JP4082384B2 - シフトレジスタ、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 - Google Patents
シフトレジスタ、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 Download PDFInfo
- Publication number
- JP4082384B2 JP4082384B2 JP2004153281A JP2004153281A JP4082384B2 JP 4082384 B2 JP4082384 B2 JP 4082384B2 JP 2004153281 A JP2004153281 A JP 2004153281A JP 2004153281 A JP2004153281 A JP 2004153281A JP 4082384 B2 JP4082384 B2 JP 4082384B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuits
- signal
- shift register
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3262—Power saving in digitizer or tablet
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Shift Register Type Memory (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
Description
データ線駆動回路の基本構成は、入力される画像信号がアナログ信号かデジタル信号かによって相違する。ただし、いずれの場合であっても、データ線駆動回路は、水平走査期間の最初に供給される転送信号をクロック信号に応じて順次シフトするシフトレジスタを備えている。
即ち、従来のシフトレジスタは、シフト単位回路と制御単位回路とが1対1に対応していた。
え、前記複数のブロックの各々は、クロック信号とこれを反転した反転クロック信号に同
期して開始パルスを順次シフトして出力信号を出力する複数のシフト単位回路と、 前記
複数のシフト単位回路の各々に入力される複数の入力信号、及び前記複数のシフト単位回
路の各々から出力される複数の出力信号に基づいて、前記複数のシフト単位回路のいずれ
かが動作している動作期間を特定し、当該動作期間において前記クロック信号および前記
反転クロック信号を前記複数のシフト単位回路に供給する単位制御回路と、を備える。
まず、本発明に係る電気光学装置は、電気光学材料として液晶を用いる。電気光学装置1は、主要部として液晶パネルAAを備える。液晶パネルAAは、スイッチング素子として薄膜トランジスタ(Thin Film Transistor:以下、「TFT」と称する)を形成した素子基板と対向基板とを互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付し、この間隙に液晶が挟持されている。
画像処理回路400は、入力画像データDに、液晶パネルの光透過特性を考慮したガンマ補正等を施した後、RGB各色の画像データをD/A変換して、画像信号40R、40G、40Bを生成して液晶パネルAAに供給する。
次に、画像表示領域Aには、図1に示されるように、m(mは2以上の自然数)本の走査線2が、X方向に沿って平行に配列して形成される一方、n(nは2以上の自然数)本のデータ線3が、Y方向に沿って平行に配列して形成されている。そして、走査線2とデータ線3との交差付近においては、TFT50のゲートが走査線2に接続される一方、TFT50のソースがデータ線3に接続されるとともに、TFT50のドレインが画素電極6に接続される。そして、各画素は、画素電極6と、対向基板に形成される対向電極(後述する)と、これら両電極間に挟持された液晶とによって構成される。この結果、走査線2とデータ線3との各交差に対応して、画素はマトリクス状に配列されることとなる。
また、保持された画像信号がリークするのを防ぐために、蓄積容量51が、画素電極6と対向電極との間に形成される液晶容量と並列に付加される。例えば、画素電極6の電圧は、ソース電圧が印加された時間よりも3桁も長い時間だけ蓄積容量51により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。
次に、データ線駆動回路200は、Xクロック信号XCKに同期して順次アクティブとなるサンプリング信号S1〜Snを生成する。また、データ線駆動回路200は、転送方向制御信号DIRおよび反転転送方向制御信号DIRBによってサンプリング信号S1〜Snをアクティブにする順番を制御することが可能である。具体的には、転送方向制御信号DIRがハイレベル且つ反転転送方向制御信号DIRBがローレベルである場合、サンプリング信号はS1→S2→…Snの順にアクティブとなり、転送方向制御信号DIRがローレベル且つ反転転送方向制御信号DIRBがハイレベルである場合、サンプリング信号はSn→Sn−1→…S1の順にアクティブとなる。
図3に、i(1≦i≦j)番目の回路ブロックBLiの構成を示す。この図に示すように回路ブロックBLiは、4個のシフトレジスタ単位回路Ai1、Ai2、…、Ai4を備え、X転送開始パルスDXを転送する。また、シフトレジスタ単位回路Ai1〜Ai4には、転送方向制御信号DIRおよび反転転送方向制御信号DIRBが供給され、これによって、転送方向が制御される。
逆に、転送方向制御信号DIRがローレベルで反転転送方向制御信号DIRBがハイレベルの場合を想定すると、クロックドインバータ504はハイインピーダンス状態となる一方、クロックドインバータ503はインバータとして機能する。したがって、転送方向制御信号DIRがローレベルの場合には、シフトレジスタ単位回路Ai1〜Ai4は、図7(B)に示す回路と等価である。
また、制御単位回路Cjは、複数のシフトレジスタ単位回路Ai1〜Ai4を一括して制御するので、各シフトレジスタ単位回路に制御単位回路Cjを設ける場合と比較して構成を簡易なもにすることができる。
次に、走査線駆動回路100について説明する。図11は、走査線駆動回路100の構成を示すブロック図である。この図に示すように走査線駆動回路100は、Yシフトレジスタ102、レベルシフタ103およびバッファ104を備える。
Yシフトレジスタ102は、Xクロック信号XCKおよび反転Xクロック信号XCKBの代わりにYクロック信号YCKおよび反転Yクロック信号YCKBが供給される点、およびシフトの段数を除いて、上述したデータ線駆動回路200と同様に構成されている。したがって、走査線駆動回路100は、上述したデータ線駆動回路200と同様に、回路規模が小さくて済む。
レベルシフタ103は、Yシフトレジスタ102の各出力信号のレベルをシフトして走査線2を駆動するのに適したレベルに変換している。また、バッファ104は、レベルシフタ103の各出力信号をローインピーダンスに変換し、走査線駆動信号Y1、Y2、…Ymとして各走査線2に出力する。
なお、この走査線駆動回路100において、Yシフトレジスタ102として図9に示す負論理で構成されたものを適用してもよいことは勿論である。
次に、上述した電気的構成に係る液晶パネルの全体構成について図12および図13を参照して説明する。ここで、図12は、液晶パネルAAの構成を示す斜視図であり、図13は、図12におけるZ−Z’線断面図である。
これらの図に示されるように、液晶パネルAAは、画素電極6等が形成されたガラスや半導体等の素子基板151と、共通電極158等が形成されたガラス等の透明な対向基板152とを、スペーサ153が混入されたシール材154によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせるとともに、この間隙に電気光学材料としての液晶155を封入した構造となっている。なお、シール材154は、対向基板152の基板周辺に沿って形成されるが、液晶155を封入するために一部が開口している。このため、液晶155の封入後に、その開口部分が封止材156によって封止されている。
なお、データ線駆動回路200、走査線駆動回路100等の周辺回路の一部または全部を、素子基板151に形成する替わりに、例えば、TAB(Tape Automated Bonding)技術を用いてフィルムに実装された駆動用ICチップを、素子基板151の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ICチップ自体を、COG(Chip
On Grass)技術を用いて、素子基板151の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。
(1)上述した実施形態において、データ線駆動回路200の回路ブロックBLiにおいて、単位制御回路Cjはクロック制御信号CTLiを生成するために、3入力のノア回路511および512とナンド回路521とを備えたが、これらの替わりに2入力のノア回路と4入力のナンド回路を用いてもよい。
図14に応用例に係る回路ブロックBLiの回路図を示す。この例では、各シフトレジスタ単位回路Ai1〜Ai4の入力信号と出力信号とが供給される2入力のノア回路515〜518が各々設けられている。そして、これらのノア回路515〜518の各出力信号が4入力のナンド回路523に供給される。この構成によっても、回路ブロックBLiにX転送開始パルスDXが入来すると、クロック制御信号CTLiがアクティブとなり、Xクロック信号XCKおよび反転Xクロック信号XCKBをシフトレジスタ単位回路Ai1〜Ai4に各々供給する。
この場合、複数のシフトレジスタ単位回路Ai1〜Ai4に1個の制御単位回路Ciを設けるので、回路構成を簡易にできる。なお、負論理で構成する場合には、ノア回路515〜518をナンド回路に各々置き換え、ナンド回路523をノア回路に置き換え、トランスファーゲート531〜538の制御入力の極性を逆転させればよい。
この場合、単位制御回路は、回路ブロックに含まれるシフトレジスタ単位回路の入力信号と出力信号とに基づいて、回路ブロックの動作期間を特定し、当該期間においてクロック信号をシフトレジスタ単位回路に供給すればよい。
次に、上述した実施形態および応用例に係る電気光学装置1を適用した電子機器について説明する。図17に、電気光学装置1を適用したモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ2000は、表示ユニットとしての電気光学装置1と本体部2010を備える。本体部2010には、電源スイッチ2001及びキーボード2002が設けられている。この電気光学装置1はデータ線駆動回路200の構成が簡略化されるので、狭ピッチで高精細な画像を表示することができる。
図18に、電気光学装置1を適用した携帯電話機の構成を示す。携帯電話機3000は、複数の操作ボタン3001及びスクロールボタン3002、並びに表示ユニットとしての電気光学装置1を備える。スクロールボタン3002を操作することによって、電気光学装置1に表示される画面がスクロールされる。
図19に、電気光学装置1を適用した情報携帯端末(PDA:Personal
Digital Assistants)の構成を示す。情報携帯端末4000は、複数の操作ボタン3001及び電源スイッチ4002、並びに表示ユニットとしての電気光学装置1を備える。電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置1に表示される。
なお、電気光学装置1が適用される電子機器としては、図17〜図19に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置1が適用可能である。
Claims (17)
- 複数のブロックを備え、
前記複数のブロックの各々は、
クロック信号とこれを反転した反転クロック信号に同期して開始パルスを順次シフトし
て出力信号を出力する複数のシフト単位回路と、
前記複数のシフト単位回路の各々に入力される複数の入力信号、及び前記複数のシフト
単位回路の各々から出力される複数の出力信号に基づいて、前記複数のシフト単位回路の
いずれかが動作している動作期間を特定し、当該動作期間において前記クロック信号およ
び前記反転クロック信号を前記複数のシフト単位回路に供給する単位制御回路と、
を備えたことを特徴とするシフトレジスタ。 - 前記単位制御回路は、前記動作期間以外の非動作期間において、前記クロック信号および
前記反転クロック信号の替わりにローレベル信号またはハイレベル信号を前記複数のシフ
ト単位回路に供給するレベル固定手段を備えることを特徴とする請求項1に記載のシフト
レジスタ。 - 前記単位制御回路は、
前記複数のシフト単位回路の入力信号および出力信号がアクティブになる各期間の論理
和を演算して、演算結果に基づいて前記動作期間を特定するクロック制御信号を生成する
クロック制御信号生成手段と、
前記クロック制御信号に応じて前記クロック信号および前記反転クロック信号を前記複
数のシフト単位回路に供給する供給手段と、
を備えることを特徴とする請求項1または2に記載のシフトレジスタ。 - 前記開始パルスはハイレベルでアクティブとなり、
前記クロック制御信号生成手段は、
複数のノア回路と、
前記複数のノア回路から出力される各出力信号の反転論理積を演算して前記クロック制
御信号として出力するナンド回路とを備え、
前記複数のノア回路の入力端子の各々には、前記複数のシフト単位回路の入力信号およ
び出力信号が総て供給される
ことを特徴とする請求項3に記載のシフトレジスタ。 - 前記複数のノア回路の各々は3個の入力端子を備え、
前記ナンド回路は、隣り合うノア回路の出力信号が各々供給される2個の入力端子を備
えることを特徴とする請求項4に記載のシフトレジスタ。 - 前記複数のノア回路の各々は2個の入力端子を備え、前記各入力端子には、前記シフト単
位回路の入力信号および出力信号が供給され、
前記ナンド回路の各入力端子には、前記複数のノア回路の出力信号が各々供給されるこ
とを特徴とする請求項4に記載のシフトレジスタ。 - 前記開始パルスはローレベルでアクティブとなり、
前記クロック制御信号生成手段は、
複数のナンド回路と、
前記複数のナンド回路から出力される各出力信号の反転論理和を演算して前記クロック
制御信号として出力するノア回路とを備え、
前記複数のナンド回路の入力端子の各々には、前記複数のシフト単位回路の入力信号お
よび出力信号が総て供給される
ことを特徴とする請求項3に記載のシフトレジスタ。 - 前記複数のナンド回路の各々は3個の入力端子を備え、
前記ノア回路は、隣り合うナンド回路の出力信号が各々供給される2個の入力端子を備
えることを特徴とする請求項7に記載のシフトレジスタ。 - 前記複数のナンド回路の各々は2個の入力端子を備え、前記各入力端子には、前記シフト
単位回路の入力信号および出力信号が供給され、
前記ノア回路の各入力端子には、前記複数のナンド回路の出力信号が各々供給されるこ
とを特徴とする請求項7に記載のシフトレジスタ。 - 前記複数の回路ブロックのうち、少なくとも一つの回路ブロックは、当該回路ブロックに
含まれる前記シフト単位回路の数が他の回路ブロックに含まれる前記シフト単位回路の数
と相違することを特徴とする請求項1乃至9のうちいずれか1項に記載のシフトレジスタ
。 - 前記複数の回路ブロックの入力の前段、または、前記複数の回路ブロックの出力の後段に
、前記クロック信号および前記反転クロック信号が供給される少なくとも一つのシフト単
位回路を備えたことを特徴とする請求項1乃至10にのうちいずれか1項に記載のシフト
レジスタ。 - 前記シフト単位回路は、転送方向を指示する転送方向信号に基づいて前記開始パルスの転
送方向を制御可能であることを特徴とする請求項1乃至11のうちいずれか1項に記載の
シフトレジスタ。 - 複数の走査線と複数のデータ線とを備え、前記走査線と前記データ線の交差に対応して設
けられた複数の画素回路を備える電気光学装置に用いられるデータ線駆動回路であって、
請求項1乃至12のうちいずれか1項に記載のシフトレジスタを備え、
前記シフト単位回路の入力信号と出力信号に基づいてデータ線信号を生成する論理演算
回路を複数備え、
前記複数の論理演算回路から出力される複数のデータ線信号を前記複数のデータ線に各
々供給する配線群と、
を具備するデータ線駆動回路。 - 複数の走査線と複数のデータ線とを備え、前記走査線と前記データ線の交差に対応して設
けられた複数の画素回路を備える電気光学装置に用いられるデータ線駆動回路であって、
請求項1乃至12のうちいずれか1項に記載のシフトレジスタを備え、
前記シフト単位回路の入力信号と出力信号に基づいて走査信号を生成する論理演算回路
を複数備え、
前記複数の論理演算回路から出力される複数の走査信号を前記複数の走査線に各々供給
する配線群と、
を具備する走査線駆動回路。 - 複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線の交差に対応して設けられた複数の画素回路と、
請求項13に記載のデータ線駆動回路と、
を備えたことを特徴とする電気光学装置。 - 複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線の交差に対応して設けられた複数の画素回路と、
請求項14に記載の走査線駆動回路と、
を備えたことを特徴とする電気光学装置。 - 請求項15または16に記載の電気光学装置を備えた電子機器。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004153281A JP4082384B2 (ja) | 2004-05-24 | 2004-05-24 | シフトレジスタ、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 |
TW094108990A TWI267821B (en) | 2004-05-24 | 2005-03-23 | Shift register, data line driving circuit, scanning line driving circuit, electro-optical device, and electronic apparatus |
KR1020050029059A KR100697999B1 (ko) | 2004-05-24 | 2005-04-07 | 시프트 레지스터, 데이터선 구동 회로, 주사선 구동 회로,전기 광학 장치, 및 전자기기 |
US11/101,502 US7472329B2 (en) | 2004-05-24 | 2005-04-08 | Shift register, data line driving circuit, scanning line driving circuit, electro-optical device, and electronic apparatus |
CNB200510066077XA CN100511387C (zh) | 2004-05-24 | 2005-04-20 | 移位寄存器、数据扫描线驱动电路、电光装置及电子设备 |
US12/292,193 US7882411B2 (en) | 2004-05-24 | 2008-11-13 | Shift register, data line driving circuit, scanning line driving circuit, electro-optical device, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004153281A JP4082384B2 (ja) | 2004-05-24 | 2004-05-24 | シフトレジスタ、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005339601A JP2005339601A (ja) | 2005-12-08 |
JP4082384B2 true JP4082384B2 (ja) | 2008-04-30 |
Family
ID=35376632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004153281A Expired - Fee Related JP4082384B2 (ja) | 2004-05-24 | 2004-05-24 | シフトレジスタ、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7472329B2 (ja) |
JP (1) | JP4082384B2 (ja) |
KR (1) | KR100697999B1 (ja) |
CN (1) | CN100511387C (ja) |
TW (1) | TWI267821B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4082384B2 (ja) * | 2004-05-24 | 2008-04-30 | セイコーエプソン株式会社 | シフトレジスタ、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 |
JP4693424B2 (ja) * | 2005-01-18 | 2011-06-01 | 東芝モバイルディスプレイ株式会社 | 双方向シフトレジスタの駆動回路、双方向シフトレジスタ |
CN100411003C (zh) * | 2005-12-31 | 2008-08-13 | 义隆电子股份有限公司 | 液晶显示器的源极驱动方式 |
US20080252622A1 (en) * | 2007-04-16 | 2008-10-16 | Tpo Displays Corp. | Systems for displaying images and driving method thereof |
TWI411988B (zh) * | 2008-11-21 | 2013-10-11 | Innolux Corp | 寄存器電路及顯示裝置電路 |
JP5286093B2 (ja) * | 2009-01-22 | 2013-09-11 | シャープ株式会社 | 情報処理装置 |
TWI412766B (zh) * | 2009-09-04 | 2013-10-21 | Wintek Corp | 主動元件陣列以及檢測方法 |
KR102234840B1 (ko) | 2014-03-14 | 2021-04-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 아날로그 연산 회로, 반도체 장치, 및 전자 기기 |
CN104537973A (zh) * | 2014-12-29 | 2015-04-22 | 厦门天马微电子有限公司 | 一种移位寄存器、栅极驱动电路、阵列基板和显示面板 |
TWI738311B (zh) * | 2020-04-29 | 2021-09-01 | 友達光電股份有限公司 | 顯示器驅動電路及驅動方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2451237C2 (de) * | 1974-10-29 | 1985-10-10 | Texas Instruments Deutschland Gmbh, 8050 Freising | Schaltungsanordnung zum Ansteuern einer mehrere Anzeigesegmente enthaltenden, der Anzeige verschiedener Zeichen dienenden Anzeigevorrichtung |
EP0149261B1 (en) * | 1984-01-13 | 1988-12-07 | Koninklijke Philips Electronics N.V. | Matrix control circuit for a memory display |
JPS63271298A (ja) | 1987-04-30 | 1988-11-09 | 沖電気工業株式会社 | 表示駆動回路 |
US5198999A (en) * | 1988-09-12 | 1993-03-30 | Kabushiki Kaisha Toshiba | Serial input/output semiconductor memory including an output data latch circuit |
JPH07248741A (ja) | 1994-03-09 | 1995-09-26 | New Japan Radio Co Ltd | データシフト回路 |
JPH1074067A (ja) | 1996-06-05 | 1998-03-17 | Canon Inc | 表示装置 |
JP3325780B2 (ja) | 1996-08-30 | 2002-09-17 | シャープ株式会社 | シフトレジスタ回路および画像表示装置 |
JPH1115441A (ja) * | 1997-06-19 | 1999-01-22 | Toshiba Microelectron Corp | 液晶駆動回路及び液晶表示システム |
JP3692846B2 (ja) | 1999-07-21 | 2005-09-07 | セイコーエプソン株式会社 | シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 |
JP3588020B2 (ja) * | 1999-11-01 | 2004-11-10 | シャープ株式会社 | シフトレジスタおよび画像表示装置 |
US20010030511A1 (en) * | 2000-04-18 | 2001-10-18 | Shunpei Yamazaki | Display device |
JP2001324951A (ja) | 2000-05-16 | 2001-11-22 | Seiko Epson Corp | シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 |
JP3780852B2 (ja) | 2001-01-31 | 2006-05-31 | セイコーエプソン株式会社 | シフトレジスタ、電気光学装置、駆動回路、パルス信号の転送方法および電子機器 |
JP4016605B2 (ja) | 2001-04-12 | 2007-12-05 | セイコーエプソン株式会社 | シフトレジスタ、電気光学装置、駆動回路および電子機器 |
JP4474821B2 (ja) * | 2002-04-16 | 2010-06-09 | セイコーエプソン株式会社 | シフトレジスタ、データ線駆動回路および走査線駆動回路 |
US6870895B2 (en) * | 2002-12-19 | 2005-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and driving method thereof |
US7151538B2 (en) * | 2003-02-28 | 2006-12-19 | Sony Corporation | Display device and projection type display device |
JP4082384B2 (ja) * | 2004-05-24 | 2008-04-30 | セイコーエプソン株式会社 | シフトレジスタ、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 |
-
2004
- 2004-05-24 JP JP2004153281A patent/JP4082384B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-23 TW TW094108990A patent/TWI267821B/zh not_active IP Right Cessation
- 2005-04-07 KR KR1020050029059A patent/KR100697999B1/ko not_active IP Right Cessation
- 2005-04-08 US US11/101,502 patent/US7472329B2/en not_active Expired - Fee Related
- 2005-04-20 CN CNB200510066077XA patent/CN100511387C/zh not_active Expired - Fee Related
-
2008
- 2008-11-13 US US12/292,193 patent/US7882411B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005339601A (ja) | 2005-12-08 |
TWI267821B (en) | 2006-12-01 |
US20050262413A1 (en) | 2005-11-24 |
TW200539100A (en) | 2005-12-01 |
US20090077442A1 (en) | 2009-03-19 |
KR20060046600A (ko) | 2006-05-17 |
KR100697999B1 (ko) | 2007-03-23 |
CN100511387C (zh) | 2009-07-08 |
US7472329B2 (en) | 2008-12-30 |
CN1702728A (zh) | 2005-11-30 |
US7882411B2 (en) | 2011-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3629712B2 (ja) | 電気光学装置及び電子機器 | |
JP4548133B2 (ja) | 双方向シフトレジスタ | |
KR100697999B1 (ko) | 시프트 레지스터, 데이터선 구동 회로, 주사선 구동 회로,전기 광학 장치, 및 전자기기 | |
TWI285869B (en) | Shift register, data line driving circuit, and scan line driving circuit | |
JP2008140490A (ja) | シフトレジスタ、走査線駆動回路、電気光学装置及び電子機器 | |
JP2001242819A6 (ja) | 電気光学装置及び電子機器 | |
JP2004191574A (ja) | 電気光学パネル、走査線駆動回路、データ線駆動回路、電子機器及び電気光学パネルの駆動方法 | |
JP4432694B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2001242819A (ja) | 電気光学装置及び電子機器 | |
JP4715840B2 (ja) | 駆動装置、電気光学装置及び電子機器 | |
JP2001034236A (ja) | シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 | |
JP3849433B2 (ja) | 表示装置および電子機器 | |
JP4788125B2 (ja) | シフトレジスタ | |
JP2004252307A (ja) | 電気光学パネル、その駆動回路及び駆動方法、並びに電子機器 | |
JP3856027B2 (ja) | 電気光学装置及び電子機器 | |
JP2007219048A (ja) | 電気光学装置および電子機器 | |
JP2008033362A (ja) | 電気光学パネルの駆動方法、電気光学装置、および電子機器 | |
JP2005070337A (ja) | 電気光学装置、電子機器、及び電気光学装置の電源制御方法 | |
JP2004233447A (ja) | 電気光学パネル及びその駆動方法、電気光学装置、並びに電子機器 | |
JP2011027887A (ja) | 電気光学装置、電子機器および電気光学装置の制御方法 | |
JP2006065965A (ja) | シフトレジスタ、その制御方法、電気光学装置及び電子機器 | |
JP4442425B2 (ja) | クロックドインバータ回路、シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器 | |
JP2009145641A (ja) | 駆動装置、電気光学装置及び電子機器 | |
JP2004117575A (ja) | 表示装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080204 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |