JP4352507B2 - 液晶表示装置およびその駆動方法 - Google Patents

液晶表示装置およびその駆動方法 Download PDF

Info

Publication number
JP4352507B2
JP4352507B2 JP13212499A JP13212499A JP4352507B2 JP 4352507 B2 JP4352507 B2 JP 4352507B2 JP 13212499 A JP13212499 A JP 13212499A JP 13212499 A JP13212499 A JP 13212499A JP 4352507 B2 JP4352507 B2 JP 4352507B2
Authority
JP
Japan
Prior art keywords
precharge
signal
liquid crystal
written
black
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13212499A
Other languages
English (en)
Other versions
JP2000321553A (ja
Inventor
勝秀 内野
敏一 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13212499A priority Critical patent/JP4352507B2/ja
Publication of JP2000321553A publication Critical patent/JP2000321553A/ja
Application granted granted Critical
Publication of JP4352507B2 publication Critical patent/JP4352507B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、液晶表示装置およびその駆動方法に関し、特に行列状に配置された各画素をライン(行)ごとに画素単位で順次駆動する点順次駆動方式のアクティブマトリクス型液晶表示装置およびその駆動方法に関する。
【0002】
【従来の技術】
アクティブマトリクス型液晶表示装置では、通常、各画素のスイッチング素子として薄膜トランジスタ(TFT:thin film transistor)が用いられている。このアクティブマトリクス型TFT液晶表示装置において、点順次駆動を行う際に、各画素に印加する映像信号の極性を1H(Hは水平期間)ごとに反転させる1H反転駆動方式では、画素部の各列ごとに配線された信号ラインへの映像信号の書き込みによる充放電電流が大きいと、縦スジとして表示画面上に見えてしまうことになる。
【0003】
この映像信号の書き込みによる充放電電流をなるべく抑えるために、映像信号の書き込みに先立って、あらかじめプリチャージ信号レベルを書き込むプリチャージ方式が知られている。この点順次プリチャージ方式のアクティブマトリクス型TFT液晶表示装置の構成の一例を図4に示す。ここでは、簡単のために、4行4列の画素配列の場合を例に採って示している。
【0004】
図4において、ゲートラインVg1〜Vg4の各々と信号ラインsig1〜sig4の各々の交差部に、画素101が行列状に配置されている。この画素101は、ゲート電極がゲートラインVg1〜Vg4に、ソース電極(又は、ドレイン電極)が信号ラインsig1〜sig4にそれぞれ接続された薄膜トランジスタTFTと、この薄膜トランジスタTFTのドレイン電極(又は、ソース電極)に一方の電極が接続された保持容量Csとを有する構成となっている。なお、ここでは、図面の簡素化のために、液晶セルLCについては省略している。この液晶セルLCは、その画素電極が薄膜トランジスタTFTのドレイン電極に接続されている。
【0005】
この画素構造において、図示せぬ液晶セルLCの対向電極および保持容量Csの他方の電極は各画素間で共通にCsライン102に接続されている。そして、このCsライン102を介して所定の直流電圧がコモン電圧Vcomとして、液晶セルLCの対向電極および保持容量Csの他方の電極にそれぞれ与えられるようになっている。
【0006】
画素部の例えば左側にはスキャンドライバ103が配されている。このスキャンドライバ103は、1垂直期間(1フィールド期間)ごとにゲートラインVg1〜Vg4を順次走査して画素101を行単位で選択する処理を行う。また、画素部の例えば上側にはソースドライバ104が、画素部の例えば下側にはプリチャージドライバ105がそれぞれ配されている。
【0007】
ソースドライバ104は、映像信号ライン106を通して入力される、1Hごとに極性が反転する映像信号videoを順次サンプリングし、スキャンドライバ103によって選択された行の各画素101に対して書き込む処理を行う。すなわち、画素部の各信号ラインsig1〜sig4と映像信号ライン106との間に接続されたサンプリングスイッチhsw1〜hsw4が、シフトレジスタの各転送段107-1〜107-4から順に出力されるサンプリングパルスVh1〜Vh4に応答して順次オンするようになっている。
【0008】
プリチャージドライバ105は、プリチャージ信号ライン108を通して映像信号videoと同極性で入力されるプリチャージ信号レベルPsigを順次サンプリングし、スキャンドライバ103によって選択された行の画素101に対して映像信号videoに先立って書き込む処理を行う。すなわち、画素部の各信号ラインsig1〜sig4とプリチャージ信号ライン108との間に接続されたプリチャージスイッチpsw1〜psw4が、シフトレジスタの各転送段109-1〜109-4から順に出力されるサンプリングパルスVp1〜Vp4に応答して順次オンするようになっている。
【0009】
次に、上記構成の点順次プリチャージ方式のアクティブマトリクス型TFT液晶表示装置の動作について、図5のタイミングチャートを用いて説明する。
【0010】
先ず、プリチャージドライバ105におけるシフトレジスタの各転送段109-1〜109-4からは、プリチャージスタートパルスPstに応答してサンプリングパルスVp1〜Vp4が水平クロックCKに同期して順次出力される。一方、ソースドライバ104におけるシフトレジスタの各転送段107-1〜107-4からは、水平スタートパルスHstに応答して、サンプリングパルスVp1〜Vp4に対して水平クロックCKの半クロック分だけ遅れて、サンプリングパルスVh1〜Vh4が水平クロックCKに同期して順次出力される。
【0011】
これにより、スキャンドライバ103によって順次選択される各行ごとに、先ず、サンプリングパルスVp1に応答してプリチャージスイッチpsw1がオンすることによってプリチャージ信号レベルPsigが信号ラインsig1に書き込まれ、続いてサンプリングパルスVh1に応答してサンプリングスイッチhsw1がオンすることによって映像信号レベルvideoが信号ラインsig1に書き込まれる。以降、サンプリングパルスVp2〜Vp4およびサンプリングパルスVh2〜Vh4によってプリチャージ信号レベルPsigおよび映像信号レベルvideoが点順次にて信号ラインsig1に書き込まれる。
【0012】
このように、アクティブマトリクス型TFT液晶表示装置において、映像信号videoの信号ラインsig1〜sig4への書き込みに先立って、あらかじめプリチャージ信号レベルPsigを点順次にて書き込んでおくようにすることで、映像信号videoを書き込む際の信号レベルは小さくて済む。これにより、映像信号videoの書き込み時の充放電電流を抑えることができるため、縦スジの発生を防ぐことができるのである。
【0013】
ところで、プリチャージ信号レベルPsigとしては、縦スジの最も見えやすいグレーレベルに設定しなければならない。しかしながら、プリチャージ信号レベルPsigをグレーレベルに設定すると、ウインドウパターン等を表示した際に、画素トランジスタ(薄膜トランジスタ)のソース・ドレイン間での光リーク量が映像の場所によって異なることに起因して、縦方向のクロストーク(以下、縦クロストークと略称する)が発生し、よって画品位を損なうことになる。
【0014】
この縦クロストークが発生しないようにするためには、プリチャージ信号レベルPsigを黒レベルに設定すれば良く、これにより、画素トランジスタのソース・ドレイン間のリーク電流を画面全体に亘って均一にすることができる。ところが、プリチャージ信号レベルPsigを黒レベルに設定すると、先述した縦スジが発生することになる。すなわち、縦クロストークと縦スジとはトレードオフの関係にある。
【0015】
そこで、本出願人は、黒レベルとグレーレベルを2ステップで一括してプリチャージする、いわゆる2ステップ一括プリチャージ方式のアクティブマトリクス型TFT液晶表示装置を提案した。この2ステップ一括プリチャージ方式のアクティブマトリクス型TFT液晶表示装置の構成の一例を図6に示す。なお、点順次プリチャージ方式のアクティブマトリクス型TFT液晶表示装置に比べて、プリチャージドライバの構成が異なるだけである。
【0016】
すなわち、プリチャージドライバ105′では、黒レベルとグレーレベルを持つ2ステップのプリチャージ信号レベルPsigがプリチャージ信号ライン108を通して入力される一方、各信号ラインsig1〜sig4とプリチャージ信号ライン108との間に接続されたプリチャージスイッチpsw1〜psw4には、制御ライン110を通してプリチャージ制御パルスPcgが共通に与えられるようになっている。
【0017】
図7に、2ステップ一括プリチャージ方式の場合のタイミング関係を示す。このタイミングチャートから明らかなように、プリチャージ制御パルスPcgは、水平ブランキング期間で発生される。これにより、水平ブランキング期間において、2ステッププリチャージ信号Psigのうち、先ず黒レベルが、続いてグレーレベルが信号ラインsig1〜sig4に対して一括して書き込まれ、その後映像信号videoが点順次にて信号ラインsig1〜sig4に書き込まれることになる。
【0018】
このように、水平ブランキング期間に2ステップのプリチャージ信号Psigを入力し、信号ラインsig1〜sig4に対して一括してプリチャージを行うことによって先ず黒レベルを書き込むことで、画素トランジスタのソース・ドレイン間のリーク電流に起因して発生する縦クロストークを除去し、その後グレーレベルを書き込むことで、映像信号videoの書き込みの際の充放電電流に起因して発生する縦スジを除去することができる。
【0019】
ところで、NTSC方式等の標準テレビジョン方式ではアスペクト比が4:3であるのに対して、ハイビジョンではアスペクト比が16:9である。液晶表示装置において、これらアスペクト比が異なるテレビジョン方式に対応できるようにするためには、テレビジョン方式に応じてアスペクト比を切り換えるようにする必要がある。
【0020】
そのために、点順次駆動方式のアクティブマトリクス型液晶表示装置では、従来、例えばアスペクト比が16:9の表示エリアの液晶パネル(画素部およびその周辺回路を搭載した透明絶縁基板)において、表示エリアの両側を黒表示(サイドブラック表示)することにより、アスペクト比が4:3の表示エリアを実現するという具合に、テレビジョン方式に応じたアスペクト比の切り換えをパネル内部で行うようにしていた。
【0021】
先述した2ステップ一括プリチャージ方式のアクティブマトリクス型TFT液晶表示装置にあっては、図8に示すように、サイドブラックモードの場合に、両サイドのプリチャージスイッチpsw1,psw4については、プリチャージ制御パルスPcgに代えてサイドブラック制御パルスPsbをサイドブラック設定信号SBに応答して取り込み、このサイドブラック制御パルスPsbによってプリチャージスイッチpsw1,psw4をドライブすることにより、信号ラインsig1,4に対して1ステップ目の黒レベルを書き込むようにしていた。
【0022】
【発明が解決しようとする課題】
しかしながら、信号ラインsig1〜sig4に対して先ず黒レベルを書き込み、その後グレーレベルを書き込む2ステップ一括プリチャージ方式のアクティブマトリクス型TFT液晶表示装置において、上述したように、アスペクト比の切り換えに当たってのサイドブラックモードの場合に、信号ラインsig1,4に対して1ステップ目の黒レベルのみを書き込むようにしたのでは、次のような問題が生ずる。
【0023】
すなわち、Csライン102には隣り合う左右の各画素間で抵抗分Rcsが存在し、この抵抗分Rcsと保持容量Csで微分回路が形成されることから、信号ラインsig1,4に対して一斉に黒レベルを書き込んだ際に、この黒レベルが保持容量Csを介してCsライン102に飛び込み、Csライン102の電位Vcsが黒レベルと同極性の方向にゆれる。ここで、この電位Vcsのゆれ分をΔVcsとする。
【0024】
そして、サイドブラック制御パルスPsbが消滅(“L”レベルに遷移)し、プリチャージスイッチpsw1,psw4がオフすると、その後に信号ラインsig1,4の電位がCsライン102の電位Vcsのゆれ分ΔVcsだけ引き戻されてしまうため、信号ラインsig1,4の電位が理想の黒レベルよりもゆれ分ΔVcsだけ低くなる。これにより、表示エリアの両サイドが完全な黒表示とはならず、グレーに近い表示となるため、パネル内部でのアスペクト比の切り換えに支障を来すことになる。
【0025】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、2ステップ一括プリチャージ方式を採用しても、表示エリアの両サイドを完全な黒表示にし、パネル内部でのアスペクト比の切り換えを可能とした液晶表示装置およびその駆動方法を提供することにある。
【0026】
【課題を解決するための手段】
上記目的を達成するために、本発明では、画素の液晶セルの対向電極と、当該液晶セルの画素電極に一方の電極が接続された保持容量の他方の電極とが各画素間で共通のラインに接続されてなる点順次駆動方式のアクティブマトリクス型液晶表示装置において、2ステップ一括プリチャージ方式を採用し、画素部の各列ごとに配線された信号ラインの各々に対して、映像信号の書き込みに先立ってプリチャージ信号を黒レベルおよびグレーレベルの順に一括して書き込み、この書き込んだグレーレベルを映像信号が書き込まれるまでホールドする一方、特定の動作モードであるサイドブラックモードの設定時には、表示エリアの両サイドの所定数の信号ラインに対して、先ずグレーレベルのプリチャージ信号を書き込み、続いて黒レベルのプリチャージ信号を書き込み、その後この書き込んだ黒レベルのプリチャージ信号をホールドするようにする。
【0027】
2ステップ一括プリチャージ方式を採用した点順次駆動方式のアクティブマトリクス型液晶表示装置において、サイドブラックモードの設定時に、両サイドの信号ラインに対してプリチャージ信号をグレーレベルおよび黒レベルの順で書き込み、その後この黒レベルをホールドすることにより、黒レベルを一斉に書き込む訳ではないので、その書き込みの際にCsラインの電位のゆれが発生しない。したがって、両サイドの信号ラインに対して確実に黒レベルが書き込め、表示エリアの両サイドを完全な黒表示にすることができるため、パネル内部でのアスペクト比の切り換えを実現できる。
【0028】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図1は、本発明の一実施形態に係る点順次駆動方式アクティブマトリクス型液晶表示装置の構成例を示す回路図である。ここでは、簡単のために、4行4列の画素配列の場合を例に採って示している。
【0029】
図1において、ゲートラインVg1〜Vg4の各々と信号ラインsig1〜sig4の各々の交差部には、画素11が行列状に配置されている。この画素11は、ゲート電極がゲートラインVg1〜Vg4に、ソース電極(又は、ドレイン電極)が信号ラインsig1〜sig4にそれぞれ接続された薄膜トランジスタTFTと、この薄膜トランジスタTFTのドレイン電極(又は、ソース電極)に一方の電極が接続された保持容量Csとを有する構成となっている。
【0030】
なお、ここでは、図面の簡素化のために、液晶セルLCについては省略している。この液晶セルLCは、その画素電極が薄膜トランジスタTFTのドレイン電極に接続されている。
【0031】
この画素構造において、図示せぬ液晶セルLCの対向電極および保持容量Csの他方の電極は各画素間で共通にCsライン12に接続されている。そして、このCsライン12を介して所定の直流電圧がコモン電圧Vcomとして、図示せぬ液晶セルLCの対向電極および保持容量Csの他方の電極に与えられるようになっている。なお、Csライン12は、隣り合う左右の各画素間で抵抗分Rcsを有している。
【0032】
画素部の例えば左側にはスキャンドライバ13が配されている。このスキャンドライバ13は、1フィールド期間ごとにゲートラインVg1〜Vg4を順次走査して画素11を行単位で選択する処理を行う。また、画素部の例えば上側にはソースドライバ14が、画素部の例えば下側にはプリチャージドライバ15がそれぞれ配されている。
【0033】
ソースドライバ14は、映像信号ライン16を通して入力される、1Hごとに極性が反転する映像信号videoを順次サンプリングし、スキャンドライバ13によって選択された行の画素11に対して書き込む処理を行う。すなわち、画素部の各信号ラインsig1〜sig4と映像信号ライン16との間に接続されたサンプリングスイッチhsw1〜hsw4が、シフトレジスタの各転送段17-1〜17-4から順に出力されるサンプリングパルスVh1〜Vh4に応答して順次オンするようになっている。
【0034】
プリチャージドライバ15には、グレーレベルと黒レベルを有する2ステップのプリチャージ信号Psigがプリチャージ信号ライン18によって伝送入力される。このプリチャージ信号Psigは、特に図2のタイミングチャートから明らかなように、映像信号videoが1Hごとに反転するのに対応して、グレーレベルおよび黒レベルの各極性が1Hごとに反転するようになっている。
【0035】
ここで、プリチャージは映像信号videoの書き込みに先立って行われる訳であるから、図2のタイミングチャートに示すように、水平スタートパルスHstが発生する以前の水平ブランキング期間(BLK)において、“H”レベルのプリチャージ制御パルスPcgが発生される。このプリチャージ制御パルスPcgの立ち上がりに対して、プリチャージ信号Psigのグレーレベルの発生タイミングは、プリチャージ制御パルスPcgの例えば半パルス分に相当する時間だけ遅れた位相関係となっている。
【0036】
プリチャージドライバ15において、信号ラインsig1〜sig4の各々とプリチャージ信号ライン18の間にはプリチャージスイッチpsw1〜psw4がそれぞれ接続されている。これらプリチャージスイッチpsw1〜psw4のうち、両サイドのプリチャージスイッチpsw1,psw4には、切り換えスイッチ19l,19rから出力されるスイッチングパルスが与えられる。
【0037】
切り換えスイッチ19l,19rは、制御ライン20を通して与えられるプリチャージ制御パルスPcgと、制御ライン21を通して与えられるサイドブラック制御パルスPsbとを2入力とするとともに、サイドブラックモードの設定時に与えられるサイドブラック設定信号SBを切り換え制御入力とし、このサイドブラック設定信号SBが与えられるサイドブラックモードではサイドブラック制御パルスPsbを、それ以外の動作モードではプリチャージ制御パルスPcgをそれぞれ選択する。ここで、プリチャージ制御パルスPcgはプリチャージ期間で“H”レベルとなり、サイドブラック制御パルスPsbはサイドブラックモードの設定期間で“H”レベルとなる。
【0038】
そして、サイドブラックモードではサイドブラック制御パルスPsbが、それ以外の動作モードではプリチャージ制御パルスPcgがそれぞれ、両サイドのプリチャージスイッチpsw1,psw4に対してスイッチングパルスとして与えられる。一方、両サイド以外のプリチャージスイッチ、本例ではプリチャージスイッチpsw2,psw3に対しては、制御ライン20を通して与えられるプリチャージ制御パルスPcgが直接スイッチングパルスとして与えられるようになっている。
【0039】
次に、上記構成の2ステップ一括プリチャージ方式のアクティブマトリクス型TFT液晶表示装置において、アスペクト比を切り換える際のサイドブラックモード設定時のプリチャージ動作について、図3のタイミングチャートを用いて説明する。本例では、4行4列の画素配列において、サイドブラックモードの設定時に表示エリアの両サイドである1列目と4列目の各画素について黒表示を行うものとする。
【0040】
プリチャージは映像信号videoの書き込みに先立って行われる訳であるから、図2のタイミングチャートからも明らかなように、ソースドライバ14のシフトレジスタの各転送段17-1〜17-4に対して水平スタートパルスHstが与えられる以前に、“H”レベルのプリチャージ制御パルスPcgが制御ライン20を通して入力される。
【0041】
このプリチャージ制御パルスPcgは、2列目,3列目のプリチャージスイッチpsw2,psw3に与えられる。すると、これらプリチャージスイッチpsw2,psw3は、プリチャージ制御パルスPcgが“H”レベルの期間の間オン状態となって、2列目,3列目の信号ラインsig2,sig3に対してプリチャージ信号Psigを書き込む。
【0042】
このとき、プリチャージ信号Psigは、そのグレーレベルの発生タイミングがプリチャージ制御パルスPcgの立ち上がりに対してプリチャージ制御パルスPcgの例えば半パルス分に相当する時間だけ遅れた位相関係にあることから、2列目,3列目の信号ラインsig2,sig3に対して、図3のタイミングチャートでは先ず負極性の黒レベルが書き込まれ、その後正極性のグレーレベルが書き込まれる。
【0043】
そして、プリチャージ制御パルスPcgが“L”レベルに遷移することで、プリチャージスイッチpsw2,psw3がオフ状態となる。これにより、映像期間に移行し、2列目,3列目の信号ラインsig2,sig3に映像信号videoが書き込まれるまでの間、これら信号ラインsig2,sig3に最終的に書き込まれたグレーレベルがホールドされる。
【0044】
このように、信号ラインsig2,sig3に対して2ステップ一括プリチャージによって先ず黒レベルを書き込むことにより、画素トランジスタ(薄膜トランジスタTFT)のソース・ドレイン間のリーク電流に起因して発生する縦クロストークを除去し、その後グレーレベルを書き込むことにより、映像信号videoの書き込みの際の充放電電流に起因して発生する縦スジを除去することができる。
【0045】
一方、今、サイドブラックモードが設定されていることから、両サイドの信号ラインsig1,sig4に対応した切り換えスイッチ19l,19rは、サイドブラック設定信号SBに応答して、プリチャージ制御パルスPcgに代えてサイドブラック制御パルスPsbを選択し、これを1列目,2列目のプリチャージスイッチpsw1,psw4に与える。すると、これらプリチャージスイッチpsw1,psw4は、サイドブラック制御パルスPsbに応答してサイドブラックモードの設定期間の間オン状態となって、1列目,4列目の信号ラインsig1,sig4に対してプリチャージ信号Psigを書き込む。
【0046】
このとき、図3のタイミングチャートでは先ず、負極性の黒レベルが書き込まれ、続いて正極性のグレーレベルが書き込まれ、最後に正極性の黒レベルが書き込まれることになる。すなわち、サイドブラックモードの設定時には、両サイドの1列目,4列目の各画素には、プリチャージ期間において最終的に黒レベルが書き込まれる。なお、図面上ではその具体的な構成を示していないが、映像期間に移行しても、両サイドの信号ラインsig1,sig4には映像信号videoが書き込まれないようになっている。
【0047】
上述したように、2ステップ一括プリチャージ方式のアクティブマトリクス型TFT液晶表示装置において、サイドブラックモードの設定時に、信号ラインsig1〜sig4のうちの両サイドの信号ラインsig1,sig4に対してプリチャージ信号Psigをグレーレベルおよび黒レベルの順で書き込み、この黒レベルをホールドするようにしたことにより、プリチャージ信号Psigがグレーレベルおよび黒レベルの順で書き込まれることによってその書き込みの際にCsライン12の電位Vcsのゆれが発生しないため、両サイドの信号ラインsig1,sig4に対して確実に黒レベルが書き込まれる。
【0048】
したがって、2ステップ一括プリチャージ方式を用いたアクティブマトリクス型TFT液晶表示装置であっても、表示エリアの両サイドを完全な黒表示にすることができるため、パネル内部でのアスペクト比の切り換えを確実に実現できることになる。特に、図2のタイミングチャートから明らかなように、各画素11の薄膜トランジスタTFTのゲート電極に与えられる走査パルス(波形Vg1で代表)が、プリチャージ制御パルスPcgの“H”レベルへの遷移タイミングよりも時間tだけ前に“L”レベルに遷移するため、画素11には確実にプリチャージ信号Psigの黒レベルが書き込まれることになる。
【0049】
なお、上記実施形態においては、アナログ映像信号videoを入力とし、これをサンプリングして点順次にて各画素を駆動するアナログインターフェース駆動回路を搭載した液晶表示装置に適用した場合について説明したが、デジタル映像信号を入力とし、これをラッチした後アナログ映像信号に変換し、この変換後のアナログ映像信号をサンプリングして点順次にて各画素を駆動するデジタルインターフェース駆動回路を搭載した液晶表示装置にも同様に適用可能である。
【0050】
【発明の効果】
以上説明したように、本発明によれば、2ステップ一括プリチャージ方式を採用した点順次駆動方式のアクティブマトリクス型液晶表示装置において、サイドブラックモードの設定時に、両サイドの信号ラインに対してプリチャージ信号をグレーレベルおよび黒レベルの順で書き込み、その後この黒レベルをホールドするようにしたことにより、その書き込みの際にCsラインの電位のゆれが発生せず、両サイドの信号ラインに対して確実に黒レベルを書き込めるため、表示エリアの両サイドを完全な黒表示にすることができ、したがってパネル内部でのアスペクト比の切り換えを実現できることになる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る点順次駆動方式アクティブマトリクス型液晶表示装置の構成例を示す回路図である。
【図2】プリチャージ制御パルスPcgおよびプリチャージ信号Psigの関係を示すタイミングチャートである。
【図3】サイドブラックモードの設定時における動作説明のためのタイミングチャートである。
【図4】ドット反転駆動方式のアクティブマトリクス型TFT液晶表示装置の一従来例を示す回路図である。
【図5】一従来例の動作説明のためのタイミングチャートである。
【図6】ドット反転駆動方式のアクティブマトリクス型TFT液晶表示装置の他の従来例を示す回路図である。
【図7】他の従来例の動作説明のためのタイミングチャートである。
【図8】2ステップ一括プリチャージ方式におけるサイドブラックモード設定時の課題を説明するためのタイミングチャートである。
【符号の説明】
11…画素、12…Csライン、13…スキャンドライバ、14…ソースドライバ、15…プリチャージドライバ、16…映像信号ライン、18…プリチャージ信号ライン,19l,19r…切り換えスイッチ、hsw1〜hsw4…サンプリングスイッチ、psw1〜psw4…プリチャージスイッチ

Claims (6)

  1. 画素トランジスタを含む画素が行列状に配置され、前記画素の液晶セルの対向電極と、当該液晶セルの画素電極に一方の電極が接続された保持容量の他方の電極とが各画素間で共通のラインに接続されてなる画素部を行単位で順次駆動する垂直駆動手段と、
    映像信号を入力する映像信号ラインと前記画素部の各列ごとに配線された複数本の信号ラインの各々との間に接続されたサンプリングスイッチ群と、
    前記サンプリングスイッチ群の各スイッチを順次駆動する第1の水平駆動手段と、
    グレーレベルと黒レベルを有するプリチャージ信号を入力するプリチャージ信号ラインと前記複数本の信号ラインの各々との間に接続されたプリチャージスイッチ群と、
    前記第1の水平駆動手段による前記サンプリングスイッチ群の各スイッチの駆動に先立って、前記プリチャージスイッチ群の各スイッチを駆動することによって前記プリチャージ信号を黒レベルおよびグレーレベルの順に前記複数本の信号ラインの各々に一括して書き込み、この書き込んだグレーレベルを映像信号が書き込まれるまでホールドする一方、表示エリアの両側を黒表示にするサイドブラックモードの設定時には前記複数本の信号ラインのうちの両サイドの所定数の信号ラインに対して前記プリチャージ信号をグレーレベルおよび黒レベルの順に書き込み、この書き込んだ黒レベルをホールドする第2の水平駆動手段と
    を備えたアクティブマトリクス型液晶表示装置。
  2. 前記プリチャージ信号は、そのグレーレベルの発生タイミングがプリチャージ開始タイミングに対して所定時間だけ遅れた位相関係にある
    請求項1記載のアクティブマトリクス型液晶表示装置。
  3. 前記プリチャージ信号のグレーレベルの発生タイミングは、プリチャージ開始タイミングに対してプリチャージ期間の半分程度の時間だけ遅れている
    請求項2記載のアクティブマトリクス型液晶表示装置。
  4. 画素トランジスタを含む画素が行列状に配置され、前記画素の液晶セルの対向電極と、当該液晶セルの画素電極に一方の電極が接続された保持容量の他方の電極とが各画素間で共通のラインに接続されてなる画素部を、行ごとに画素単位で順次駆動するアクティブマトリクス型液晶表示装置の駆動に当たって、
    前記画素部の各列ごとに配線された信号ラインの各々に対して、映像信号の書き込みに先立ってプリチャージ信号を黒レベルおよびグレーレベルの順に一括して書き込み、この書き込んだグレーレベルを映像信号が書き込まれるまでホールドする一方、
    表示エリアの両側を黒表示にするサイドブラックモードの設定時に、前記信号ラインのうちの両サイドの所定数の信号ラインに対して、先ずグレーレベルのプリチャージ信号を書き込み、続いて黒レベルのプリチャージ信号を書き込み、その後この書き込んだ黒レベルのプリチャージ信号をホールドする
    アクティブマトリクス型液晶表示装置の駆動方法。
  5. 前記プリチャージ信号は、そのグレーレベルの発生タイミングがプリチャージ開始タイミングに対して所定時間だけ遅れた位相関係にある
    請求項4記載のアクティブマトリクス型液晶表示装置の駆動方法。
  6. 前記プリチャージ信号のグレーレベルの発生タイミングは、プリチャージ開始タイミングに対してプリチャージ期間の半分程度の時間だけ遅れている
    請求項5記載のアクティブマトリクス型液晶表示装置の駆動方法。
JP13212499A 1999-05-13 1999-05-13 液晶表示装置およびその駆動方法 Expired - Fee Related JP4352507B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13212499A JP4352507B2 (ja) 1999-05-13 1999-05-13 液晶表示装置およびその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13212499A JP4352507B2 (ja) 1999-05-13 1999-05-13 液晶表示装置およびその駆動方法

Publications (2)

Publication Number Publication Date
JP2000321553A JP2000321553A (ja) 2000-11-24
JP4352507B2 true JP4352507B2 (ja) 2009-10-28

Family

ID=15073979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13212499A Expired - Fee Related JP4352507B2 (ja) 1999-05-13 1999-05-13 液晶表示装置およびその駆動方法

Country Status (1)

Country Link
JP (1) JP4352507B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5105699B2 (ja) * 2004-06-18 2012-12-26 三菱電機株式会社 表示装置
JP4720276B2 (ja) * 2005-04-27 2011-07-13 ソニー株式会社 表示装置および表示装置のプリチャージ方法

Also Published As

Publication number Publication date
JP2000321553A (ja) 2000-11-24

Similar Documents

Publication Publication Date Title
US6744417B2 (en) Display device and method for driving the same
KR100768116B1 (ko) 액정 표시 장치 및 그 구동 방법
JP4564222B2 (ja) 液晶マトリックス表示装置用制御回路
US4779085A (en) Matrix display panel having alternating scan pulses generated within one frame scan period
JP3813689B2 (ja) 表示装置及びその駆動方法
JPH09130708A (ja) 液晶画像表示装置
US20020044127A1 (en) Display apparatus and driving method therefor
JP3890948B2 (ja) 表示装置
JP4135250B2 (ja) 液晶表示装置およびその駆動方法
KR20030033050A (ko) 디스플레이 디바이스 및 이를 위한 구동 방법
JP3633151B2 (ja) アクティブマトリクス表示装置およびその駆動方法
JP3666147B2 (ja) アクティブマトリクス表示装置
JP4352507B2 (ja) 液晶表示装置およびその駆動方法
JPH10326090A (ja) アクティブマトリクス表示装置
JP3900256B2 (ja) 液晶駆動装置および液晶表示装置
JP3500841B2 (ja) 液晶装置及びその駆動方法
JPH0854601A (ja) アクティブマトリクス型液晶表示装置
JP3666161B2 (ja) アクティブマトリクス表示装置
JPH0458036B2 (ja)
JP4547726B2 (ja) 液晶表示装置およびその駆動方法並びに液晶表示システム
JPH0430683A (ja) 液晶表示装置
JP2760644B2 (ja) 液晶表示装置およびその駆動方法
JP3633152B2 (ja) アクティブマトリクス表示装置およびその駆動方法
JP2006023447A (ja) アクティブマトリクス型表示装置およびその駆動方法
JP2001236042A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060130

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080326

A131 Notification of reasons for refusal

Effective date: 20080909

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20081022

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20090707

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20090720

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees