JP2006023447A - アクティブマトリクス型表示装置およびその駆動方法 - Google Patents

アクティブマトリクス型表示装置およびその駆動方法 Download PDF

Info

Publication number
JP2006023447A
JP2006023447A JP2004200411A JP2004200411A JP2006023447A JP 2006023447 A JP2006023447 A JP 2006023447A JP 2004200411 A JP2004200411 A JP 2004200411A JP 2004200411 A JP2004200411 A JP 2004200411A JP 2006023447 A JP2006023447 A JP 2006023447A
Authority
JP
Japan
Prior art keywords
video signal
signal lines
period
horizontal scanning
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004200411A
Other languages
English (en)
Inventor
Osamu Sasaki
修 佐々木
Masayuki Inoue
雅之 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004200411A priority Critical patent/JP2006023447A/ja
Publication of JP2006023447A publication Critical patent/JP2006023447A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】画素形成部のTFTにソース端子−ドレイン端子間のショートが発生しても、その画素形成部が輝点や黒点とならず、周りの正常画素部に近い表示輝度となり欠陥として視認されにくい表示装置を提供する
【解決手段】各水平走査期間開始直後に、プリチャージドライバ500は、すべての映像信号線SL1〜SLnに所定の電圧を印加して、予備的な充電を行う。予備的な充電が行われた後、データドライバ300は、各映像信号線SL1〜SLnに映像信号を順次に印加する。このとき、データドライバ300は、各水平走査期間において各映像信号線SL1〜SLnに映像信号を印加する順序を所定期間毎に切り替える。
【選択図】図3

Description

本発明は、表示装置に関し、特にアクティブマトリクス型の液晶表示装置およびその駆動方法に関する。
一般に、アクティブマトリクス型液晶表示装置は、液晶層を挟持する2枚の透明基板を含む表示部を備えており、当該2枚の基板のうち一方の基板には、映像信号線としての複数のソースバスラインと、走査信号線として複数のゲートバスラインとが格子状に配置され、それら複数のソースバスラインとゲートバスラインとの交差点にそれぞれ対応してマトリクス状に配置された画素形成部が設けられている。またアクティブマトリクス型液晶表示装置は、その表示部のソースバスラインを駆動するデータドライバと、その表示部のゲートバスラインを駆動するゲートドライバとを有している。
図8は、従来のアクティブマトリクス型液晶表示装置における要部の構成を、表示部の等価回路と共に示したブロック図である。この液晶表示装置は、表示制御回路200とデータドライバ300とゲートドライバ400と表示部600とを有している。表示部600には、互いに交差(直交)する複数(n本)のソースバスラインSL1〜SLnと複数(m本)のゲートバスラインGL1〜GLmとが設けられている。ソースバスラインSL1〜SLnはデータドライバ300と接続され、ゲートバスラインGL1〜GLmはゲートドライバ400と接続されている。また、ソースバスラインSL1〜SLnとゲートバスラインGL1〜GLmとの交差点にそれぞれ対応して、スイッチング素子としての薄膜トランジスタ60(以下、TFT60という)と、TFT60に接続された画素容量61が設けられている。各TFT60のゲート端子はゲートバスラインGL1〜GLmのいずれかに接続され、ソース端子はソースバスラインSL1〜SLnのいずれかに接続され、ドレイン端子は画素容量61に接続されている。画素容量61は、透明電極からなる画素電極とそれに対向して設けられた対向電極とに挟持された表示媒体としての液晶容量と、その液晶容量と並列して設けられている補助容量(保持容量)とから構成されている。また、ソースバスラインSL1〜SLnの配線容量(ソースバスライン容量)CB1〜CBnと後述するサンプリング回路31とでサンプルホールド回路が形成されている。
次に、駆動方式として点順次駆動方式が採用されている液晶表示装置のデータドライバ300について説明する。図2は、点順次駆動方式が採用されているデータドライバ300の構成を示すブロック図である。図2に示すように、このデータドライバ300は、サンプリングパルス生成回路30とサンプリング回路31とを備えている。サンプリングパルス生成回路30は、表示制御回路200から出力されたスタートパルス信号SPとクロック信号CKとを受け取り、サンプリングパルスSAM1〜SAMnを順次に出力する。サンプリング回路31は、サンプリングパルス生成回路30から出力されたサンプリングパルスSAM1〜SAMnのタイミングで、表示制御回路200から出力された映像信号AVをサンプリングし、それをソースバスラインSL1〜SLnに出力する。
以下に、上述した液晶表示装置の駆動方法を説明する。図9は、データドライバ300における信号波形図である。サンプリングパルス生成回路30にスタートパルス信号SPとクロック信号CKとが入力されると、映像信号AVを順次にサンプリングするために、クロック信号CKと同期してサンプリングパルスSAM1〜SAMnが順次に出力される。このサンプリングパルスSAM1〜SAMnは、サンプリングパルス生成回路30から出力され、サンプリング回路30に入力される。サンプリング回路31は、映像信号AVをサンプリングパルスSAM1〜SAMnのタイミングで順次にサンプリングし、それをソースバスラインSL1〜SLnに出力する。これにより、映像信号AVは、各ソースバスライン容量CB1〜CBnに書き込まれる。一方、ゲートドライバ400は、表示制御回路200から出力される水平同期信号HSYと垂直同期信号VSYとに基づいて、ゲートバスラインGL1〜GLmを1水平走査期間毎に順次に選択し、選択されたゲートバスラインに接続されたTFT60を導通状態にする。これにより、ソースバスライン容量CB1〜CBnに書き込まれている映像信号AVがオン状態にされたTFT60に接続された画素容量61に順次に書き込まれる。以上のようにして、1水平走査期間分の映像信号AVのサンプリングが行われ、その映像信号AVが各画素容量61に書き込まれる。その後、選択されたゲートバスライン上のTFT60は非導通状態になり、次のフレーム期間に映像信号AVが書き込まれるまでの間、各画素容量61の電荷が保持される。以上の動作が各ゲートバスラインGL1〜GLmにつき順次に行われることにより、1フレーム分の画像表示が行われる。
このような液晶表示装置において、表示部600の画素容量61のうち液晶容量を構成する液晶分子については、直流電圧が長時間印加されると分極が生じて特性が劣化する。このため、一般に、液晶容量に印加される電圧は、1フレーム期間毎に反転されている。さらに、表示品位を向上させるために、1水平走査期間毎に異なる極性の電圧を印加するライン反転方式と、1ドット毎(1水平走査における1画素毎)に異なる極性を印加するドット反転方式がある。図10は、ライン反転方式にて駆動をおこなう場合のデータドライバ300における信号波形図である。図10(a)は外部から受け取る画像データDvの波形を示しており、図10(b)はデータドライバ300から出力される映像信号AVの波形を示している。図10に示すように、画像データDvについては極性の変化はないが、映像信号AVについては1水平走査期間毎に対向電極電位Vcを中心として正極性と負極性とに切り換えられている。また、映像信号AVの振幅Vpは、外部から受け取る画像データDvの振幅Vが液晶の特性に応じて増幅されたものとなっている。
ここで、上述のようなライン反転方式で駆動をおこなう場合のソースバスラインSL1〜SLnの電位の変化について説明する。図11は、全画面黒表示が行われているときの信号波形図である。図11に示すように、各ソースバスラインSL1〜SLnの電位は、1水平走査期間毎に2Vpだけ変化している。ここで、サンプリングパルスにより1ソースバスライン分の映像信号AVをサンプリングする期間は、1水平走査期間における有効表示期間の1/nに相当する時間である。このような短時間でソースバスライン容量CB1〜CBnを上述の2Vpの電圧で充放電するためには、データドライバ300内のサンプリング回路31を構成するスイッチング素子のオン抵抗を十分に小さくする必要がある。スイッチング素子のサイズを大きくすると、オン抵抗は小さくなる。ところが、スイッチング素子のサイズを大きくした場合、データドライバ300の面積の増加や寄生容量の増加が問題となる。また、スイッチング素子をオンするためのサンプリングパルスSAM1〜SAMnを出力するサンプリングパルス生成回路30の駆動能力を向上する必要もある。このため、データドライバ300、ゲートドライバ400、表示部600を同一基板上に形成するドライバモノリシック型液晶表示装置を構成する場合に、設計上の制約が大きくなる。また、スイッチング素子のサイズが十分な大きさではない場合、ソースバスラインSL1〜SLnの充放電が不十分なものとなる。これにより、例えばノーマリホワイトモード型の表示装置の場合、表示部600を構成する画素容量61の黒電位(黒表示に相当する電位)の書込みが不十分なものとなり、コントラスト低下などの表示不具合が発生する。なお、本説明においては、映像信号AVがいずれかのソースバスラインSL1〜SLnに出力されている期間のことを「有効表示期間」(「水平有効表示期間」もしくは「垂直有効表示期間」)といい、有効表示期間の間の期間であっていずれのソースバスラインSL1〜SLnにも映像信号AVが出力されない期間のことを「ブランキング期間」(「水平ブランキング期間」もしくは「垂直ブランキング期間」)という。また、「水平走査期間」は、水平ブランキング期間とそれに続く水平有効表示期間とからなり、「垂直走査期間」は、垂直ブランキング期間とそれに続く垂直有効表示期間とからなる。
上述のような問題に対して、水平走査期間におけるブランキング期間にソースバスラインSL1〜SLnを映像信号AVの中間電位にプリチャージ(予備充電)する方法が開示されている(特許文献1参照)。図1は、その液晶表示装置の要部の構成を、表示部の等価回路と共に示したブロック図である。図8に示した液晶表示装置との違いは、表示部600を挟んでデータドライバ300と対向してプリチャージドライバ500が設けられている点である。プリチャージドライバ500には、プリチャージのタイミングを制御するプリチャージ制御信号Pcgと、ソースバスラインSL1〜SLnを所定の電位に充電するためのプリチャージ電位Vpreとが入力されている。図12は、この液晶表示装置において全画面黒表示が行われているときの信号波形図である。図12に示すように、1水平走査期間において映像信号AVのサンプリングが開始される前の期間である水平ブランキング期間にプリチャージ制御信号Pcgがアクティブとなり、表示部600を構成するソースバスラインSL1〜SLnの容量CB1〜CBnがプリチャージ電位Vpre(本説明においては映像信号AVの中間電位)に充電される。水平ブランキング期間に各ソースバスライン容量CB1〜CBnがプリチャージ電位Vpreに充電された後、映像信号AVが各ソースバスラインSL1〜SLnに順次に出力される。このため、プリチャージが行われない場合と比べて、データドライバ300が充電すべきソースバスラインSL1〜SLnの電位の変化を小さくすることができる。例えば、本説明の場合は、プリチャージが行われない場合と比べて、2VpからVpに小さくすることができる。これにより、上述した表示不具合の発生の防止や抑制が可能となっている。
さらに、アクティブマトリクス型液晶表示装置の製造に関して、表示部には画素形成部を構成する多数のTFTがあり、また、TFTは微細であるため、表示上の欠陥が生じやすいという問題がある。表示上の欠陥として輝点欠陥があるが、輝点欠陥は非常に目立ち、表示不具合として視認される。例えば、TFTのドレイン端子とソース端子(ソースバスライン)間にショート不良が発生した場合について説明する。図13は、液晶表示装置における映像信号AVの信号波形図である。図13に示すように、垂直走査期間内には垂直ブランキング期間があり、その期間中には映像信号AVとして白レベルの信号が出力されるのが一般的である。ここで、液晶表示装置において全画面黒表示が行われると、欠陥が生じていない画素形成部(以下「正常画素部」という)の画素容量には黒レベルの信号が書き込まれ保持される。一方、欠陥が生じている画素部(以下「不良画素部」という)については、ドレイン端子−ソース端子(ソースバスライン)のリークによって、垂直有効表示期間には黒レベルの信号が書き込まれるが、垂直ブランキング期間には図13に示すように白レベルの信号が書き込まれる。このため、不良画素部の液晶印加電圧の平均レベルは、その周りの正常画素部の液晶印加電圧よりも低くなる。近年、液晶表示装置においてはノーマリホワイト(白)モードが一般的に採用されているが、上述のようなショート不良が発生すると、不良画素部の表示輝度は周りの正常画素部の表示輝度よりも明るくなり輝点欠陥となる。
上述の問題に対して、垂直ブランキング期間における映像信号AVの信号レベルを白レベルではなく、黒レベルにする方法が開示されている(特許文献2参照)。図14に示すように、垂直走査期間における垂直ブランキング期間中の映像信号AVが黒レベルにされている。垂直ブランキング期間中の映像信号AVが黒レベルにされることにより、不良画素部の表示輝度が周りの正常画素部の表示輝度と等しくなるか、周りの正常画素部の表示輝度よりも黒くなり、点欠陥として視認されにくくなる。これにより、ドレイン端子−ソース端子間のショート不良に起因する輝点欠陥を防止することが可能となっている。さらに、垂直ブランキング期間を延長し、その期間中の映像信号AVを黒レベルにすることによって不良画素部の表示輝度をより黒レベルに近づける方法も開示されている(特許文献3参照)。
また、画素形成部を構成するTFT60のソース−ドレイン端子間でオープンモード等の不良が発生した場合、その不良画素部には電圧が印加されないため、不良画素部は常に輝点となる。図15には、画素形成部を構成するドレイン端子とソースバスライン端子をレーザートリミングによりショートさせることにより輝点欠陥を救済する方法を示している。この方法によると、常にソースバスラインの信号がドレイン端子に供給され、不良画素部の表示輝度は常にソースバスラインの信号に応じたものとなる。大半の期間は、ソースバスラインには映像信号AVが供給されているので、不良画素部が輝点欠陥としては視認されにくくなる。
特開平2−204718号公報 特開平1−128098号公報 特開平6−141269号公報
ここで、上述のような従来技術を採用する場合、以下に示すような不具合が発生する。特開平2−204718に示されている水平ブランキング期間内にソースバスラインを所定のプリチャージ電位(本説明においては映像信号AVの中間電位)にプリチャージする駆動方法を採用した場合に生じる不具合について、図16を参照しつつ説明する。図16は、各水平走査期間において各ソースバスラインSL1〜SLnに映像信号AVを印加する順序を説明するための概念図である。図16に示すように、どの水平走査期間においても、ゲートドライバ400に近い位置にあるソースバスラインSL1から、ゲートドライバ400から遠い位置にあるソースバスラインSLnへと映像信号AVが順次に印加される。ここで、参照符号72で示す画素形成部のようにゲートドライバ400から遠い位置にあるソースバスラインSLn上の画素形成部でTFT60のソース端子−ドレイン端子間ショートが生じると、その画素形成部72にはほぼプリチャージ電位Vpreに基づく電圧が印加されることになり、全画面均一表示が行われた際に、周囲の正常画素部とは表示輝度が異なるという不具合が発生する。
図12に示すように全画面黒表示の映像信号AVが入力され、プリチャージ電位Vpreが映像信号AVの中間電位(白レベル)に設定されている場合について説明する。ゲートドライバ400から最も遠い位置にあるソースバスラインSLn上の画素形成部72でソース端子−ドレイン端子間ショートがあると以下のようになる。図12に示すように、水平走査期間においてサンプリングパルスが生成される前の期間である水平ブランキング期間にプリチャージ制御信号Pcgがアクティブとなる。これにより、ホールド容量としてのソースバスライン容量(図1のCB1〜CBn)が、映像信号AVの中間電位(白レベル)に設定されているプリチャージ電位Vpreに充電される。水平ブランキング期間(プリチャージ制御信号Pcgがアクティブである期間)に各ソースバスラインSL1〜SLnがプリチャージ電位Vpreに充電された後、サンプリングパルスSAM1〜SAMnのタイミングでサンプリングされた映像信号AVが各ソースバスラインSL1〜SLnに書き込まれるまでの期間中、ソースバスラインSL1〜SLnはプリチャージ電位Vpreに保持される。図12に示すように、サンプリングパルスSAMnは1水平走査期間の終了直前に出力されるため、ソースバスラインSLnの電位がプリチャージ電位Vpre(白レベル)に保持される期間が長くなる。このため、ゲートドライバ400から最も遠い位置にあるソースバスラインSLn上の画素形成部72でソース端子−ドレイン端子間ショートがあると、その画素形成部72では対向電極電位とプリチャージ電位Vpre(白レベル)との電位差がほぼ液晶印加電圧となるため輝点欠陥となる。また、プリチャージ電位Vpreの電位を映像信号AVの中間電位(白レベル)から黒レベルに変更することで上述のようなショートが発生している画素形成部を黒表示にすることは可能である。しかし、その場合においても、全画面白表示ないし全画面中間調表示が行われたときには、周りの正常画素部に比べて表示輝度が黒くなるため黒点欠陥として視認されやすくなる。
そこで、本発明は、水平走査期間のブランキング期間にソースバスラインを所定のプリチャージ電位に充電する駆動方法を採用する場合に、ゲートドライバから遠い位置にある画素形成部のTFTにソース端子−ドレイン端子間のショートが発生しても、その画素形成部が輝点欠陥や黒点欠陥とならず、周りの正常画素部とほぼ同様な表示輝度となり欠陥として視認されにくくなる表示装置およびその駆動方法を提供することを目的とする。
第1の発明は、表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を示す映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の表示装置であって、
前記複数の走査信号線を所定の水平走査期間ずつ選択的に駆動する走査信号線駆動回路と、
前記映像信号を各水平走査期間において前記複数の映像信号線に順次に印加する点順次駆動方式の映像信号線駆動回路と、
各水平走査期間において、前記映像信号が前記複数の映像信号線に順次に印加される前に、前記複数の映像信号線の配線容量を所定電位に予備的に充電する予備充電回路と
を備え、
各画素形成部は、対応する交差点を通過する走査信号線が前記走査信号線駆動回路によって選択されているときに、当該対応する交差点を通過する映像信号線によって伝達される映像信号を画素値として取り込み、
前記映像信号線駆動回路は、各水平走査期間において前記複数の映像信号線に前記映像信号を印加する順序を所定期間毎に切り替えることを特徴とする。
第2の発明は、第1の発明において、
前記映像信号線駆動回路は、各水平走査期間において前記複数の映像信号線に前記映像信号を印加する順序を1水平走査期間毎に切り替えることを特徴とする。
第3の発明は、第1の発明または第2の発明において、
前記映像信号線駆動回路は、連続する2垂直走査期間においてそれぞれ相対的に同じ期間に相当する第1水平走査期間と第2水平走査期間との間で前記複数の映像信号線への前記映像信号の印加順序が互いに逆となるように、前記映像信号を各水平走査期間において前記複数の映像信号線に順次に印加することを特徴とする。
第4の発明は、第1から第3の発明において、
前記予備充電回路は、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量を黒表示に相当する電位に充電することを特徴とする。
第5の発明は、第1から第3の発明において、
前記予備充電回路は、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量を白表示に相当する電位に充電することを特徴とする。
第6の発明は、第1から第3の発明において、
前記予備充電回路は、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量を中間調表示に相当する電位に充電することを特徴とする。
第7の発明は、第1から第6の発明において、
前記画像を表示する表示部と前記走査信号線駆動回路と前記映像信号線駆動回路とが同一の基板上に設けられていることを特徴とする。
第8の発明は、第1から第7の発明において、
表示媒体として液晶が採用されていることを特徴とする。
第9の発明は、第8の発明において、
前記液晶に電圧を印加することにより黒色が表示されるノーマリホワイトモード型であることを特徴とする。
第10の発明は、第8の発明において、
前記液晶に電圧を印加することにより白色が表示されるノーマリブラックモード型であることを特徴とする。
第11の発明は、表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を示す映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、各画素形成部は対応する交差点を通過する走査信号線が選択されているときに当該対応する交差点を通過する映像信号線によって伝達される映像信号を画素値として取り込むアクティブマトリクス型の表示装置の駆動方法であって、
前記複数の走査信号線を所定の水平走査期間ずつ選択的に駆動する走査信号線駆動ステップと、
前記映像信号を各水平走査期間において前記複数の映像信号線に順次に印加する映像信号線駆動ステップと、
各水平走査期間において、前記映像信号が前記複数の映像信号線に順次に印加される前に、前記複数の映像信号線の配線容量を所定電位に予備的に充電する予備充電ステップと
を含み、
前記映像信号線駆動ステップでは、各水平走査期間において前記複数の映像信号線に前記映像信号を印加する順序が所定期間毎に切り替えられることを特徴とする。
第12の発明は、第11の発明において、
前記映像信号線駆動ステップでは、各水平走査期間において前記複数の映像信号線に前記映像信号を印加する順序が1水平走査期間毎に切り替えられることを特徴とする。
第13の発明は、第11の発明または第12の発明において、
前記映像信号線駆動ステップでは、連続する2垂直走査期間においてそれぞれ相対的に同じ期間に相当する第1水平走査期間と第2水平走査期間との間で前記複数の映像信号線への前記映像信号の印加順序が互いに逆となるように、前記映像信号が各水平走査期間において前記複数の映像信号線に順次に印加されることを特徴とする。
第14の発明は、第11から第13の発明において、
前前記予備充電ステップでは、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量が黒表示に相当する電位に充電されることを特徴とする。
第15の発明は、第11から第13の発明において、
前記予備充電ステップでは、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量が白表示に相当する電位に充電されることを特徴とする。
第16の発明は、第11から第13の発明において、
前記予備充電ステップでは、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量が中間調表示に相当する電位に充電されることを特徴とする。
上記第1の発明によれば、複数の映像信号線に映像信号を順次に印加する点順次方式が採用されている表示装置において、水平走査期間毎に、映像信号が映像信号線に印加される前に、映像信号線の配線容量が予め充電される。また、各水平走査期間において映像信号が各映像信号線に印加される順序は、所定期間毎に切り替えられる。これにより、映像信号が各映像信号線に印加される順序が切り替わる期間の2倍に相当する期間毎の映像信号線に印加される電圧平均値は、映像信号線の位置に拘わらず等しいものとなる。また、その電圧は、映像信号の電圧と予備充電の電圧との中間の電圧となる。このため、表示部のいずれの位置で画素形成部に欠陥が生じても、当該画素形成部の表示輝度をその周りの正常画素部の表示輝度とほぼ等しくすることができる。
上記第2の発明によれば、複数の映像信号線に映像信号を順次に印加する点順次方式が採用されている表示装置において、映像信号が各映像信号線に印加される順序は、1水平走査期間毎に切り替えられる。これにより、上記第1の発明と同様、表示部のいずれの位置で画素形成部に欠陥が生じても、当該画素形成部の表示輝度をその周りの正常画素部の表示輝度とほぼ等しくすることができる。
上記第3の発明によれば、第1の発明または第2の発明において、各水平走査期間につき映像信号が各映像信号線に印加される順序が、さらに垂直走査期間毎に切り替えられる。このため、連続する2垂直走査期間における画素形成部が映像信号の電位に充電されている期間が、画素形成部の位置に拘わらず等しいものとなる。これにより、正常画素部に関して表示画面全体で表示輝度が均一化されつつ、上記第1または第2の発明と同様の効果を奏する表示装置が実現される。
上記第4の発明によれば、映像信号線は黒表示に相当する電位に充電される。これにより、輝点欠陥を効果的に抑制しつつ、上記第1から第3の発明と同様の効果を奏する表示装置が実現される。
上記第5の発明によれば、映像信号線は白表示に相当する電位に充電される。これにより、黒点欠陥を効果的に抑制しつつ、上記第1から第3の発明と同様の効果を奏する表示装置が実現される。
上記第6の発明によれば、映像信号線は中間調表示に相当する電位に充電される。これにより、輝点欠陥および黒点欠陥を効果的に抑制しつつ、上記第1から第3の発明と同様の効果を奏する表示装置が実現される。
上記第7の発明によれば、表示部と走査信号線駆動回路と映像信号線駆動回路とが同一の基板上に設けられている。これにより、上記第1から第3の発明と同様の効果を奏し、小型化も可能な表示装置が実現される。
以下に、本発明の一実施形態について添付図面を参照しつつ説明する。
<1.液晶表示装置の構成および動作>
図1は、本発明の一実施形態に係るアクティブマトリクス型液晶表示装置における要部の構成を、表示部の等価回路と共に示したブロック図である。この液晶表示装置は、表示制御回路200とデータドライバ300とゲートドライバ400とプリチャージドライバ500と表示部600とを備えている。表示部600には、互いに交差(直交)する複数(n本)のソースバスラインSL1〜SLnと複数(m本)のゲートバスラインGL1〜GLmとが設けられている。ソースバスラインSL1〜SLnはデータドライバ300と接続され、ゲートバスラインGL1〜GLmはゲートドライバ400と接続されている。また、ソースバスラインSL1〜SLnとゲートバスラインGL1〜GLmとの交差点にそれぞれ対応して、スイッチング素子としてのTFT60と、そのTFT60に接続された画素容量61が設けられている。各TFT60のゲート端子はゲートバスラインGL1〜GLmのいずれかに接続され、ソース端子はソースバスラインSL1〜SLnのいずれかに接続され、ドレイン端子は画素容量61に接続されている。画素容量61は、透明電極からなる画素電極とそれに対向して設けられた対向電極とに挟持された表示媒体としての液晶容量と、液晶容量と並列して設けられている補助容量(保持容量)とから構成されている。また、ソースバスラインSL1〜SLnの配線容量(ソースバスライン容量)CB1〜CBnと後述するサンプリング回路31とでサンプルホールド回路が形成されている。さらに、表示部600を挟んでデータドライバ300と対向してプリチャージドライバ500が設けられている。
表示制御回路200は、外部から画像データDvを受け取り、映像信号AVと、液晶パネル500に画像を表示するタイミングを制御するための水平同期信号HSY、垂直同期信号VSY、クロック信号CKおよびスタートパルス信号SPと、プリチャージ(予備充電)のためのプリチャージ制御信号Pcgとを出力する。データドライバ300は、表示制御回路200から出力された映像信号AV、クロック信号CKおよびスタートパルス信号SPを受け取り、表示部600を駆動するために、映像信号AVを表示部600の各映像信号線SL1〜SLnに印加する。ゲートドライバ400は、各ゲートバスラインGL1〜GLmを1水平走査期間ずつ順次に選択するために、表示制御回路200から出力された水平同期信号HSYと垂直同期信号VSYとに基づいて、アクティブな走査信号の各ゲートバスラインGL1〜GLmへの印加を1垂直走査期間を周期として繰り返す。プリチャージドライバ500には、プリチャージのタイミングを制御するプリチャージ制御信号Pcgと、ソースバスラインSL1〜SLnを所定の電位に充電するためのプリチャージ電位Vpreとが入力されている。そして、プリチャージ制御信号Pcgに応じて、すべての映像信号線SL1〜SLnを同じタイミングでプリチャージ電位Vpreに充電する。
<2.データドライバの構成と動作>
図2は、本実施形態におけるデータドライバ300の構成を示すブロック図である。データドライバ300は、サンプリングパルス生成回路30とサンプリング回路31とを備えている。サンプリングパルス生成回路30は、表示制御回路200から出力されたスタートパルス信号SPとクロック信号CKとを受け取り、サンプリングパルスSAM1〜SAMnを順次に出力する。サンプリング回路31は、サンプリングパルス生成回路30から出力されたサンプリングパルスSAM1〜SAMnのタイミングで映像信号AVをサンプリングし、それをソースバスラインSL1〜SLnに出力する。
<3.駆動方法>
次に駆動方法について説明する。図3は、本実施形態において、各ソースバスラインSL1〜SLnに映像信号AVを印加する順序を説明するための概念図である。1行目のゲートバスラインGL1が選択されている期間には、図3において左から右へ順次に印加される、すなわち、ゲートドライバ400に近い位置にあるソースバスラインSL1から、ゲートドライバ400から遠い位置にあるソースバスラインSLnへと映像信号AVが順次に印加される。2行目のゲートバスラインGL2が選択されている期間には、図3において右から左へ順次に印加される、すなわち、ゲートドライバ400から遠い位置にあるソースバスラインSLnから、ゲートドライバ400に近い位置にあるソースバスラインSL1へと映像信号AVが順次に印加される。このように、奇数行目のゲートバスラインが選択されている期間には、ゲートドライバ400に近い位置にあるソースバスラインSL1から、ゲートドライバ400から遠い位置にあるソースバスラインSLnへと映像信号AVが順次に印加される。一方、偶数行目が選択されている期間には、ゲートドライバ400から遠い位置にあるソースバスラインSLnから、ゲートドライバ400に近い位置にあるソースバスラインSL1へと映像信号AVが順次に印加される。このように、本実施形態では、ソースバスラインSL1〜SLnに映像信号AVを印加する順序が1水平走査期間毎に切り替えられている。
図4は、本実施形態において全画面黒表示が行われているときの信号波形図である。図4には、連続する2水平走査期間における外部から受け取る画像データDv、映像信号AV、映像信号AVをサンプリングするためのサンプリングパルスSAM1、SAM2・・・SAMn、プリチャージ制御信号Pcg、及びソースバスラインSL1、SL2、・・・SLnの波形を示している。ここで、説明の便宜上、連続する2水平走査期間のうち、前半の期間を「先行水平走査期間」といい、後半の期間を「後続水平走査期間」という。
先行水平走査期間の水平ブランキング期間には、プリチャージ制御信号Pcgがアクティブとなり、ソースバスラインSL1〜SLnがプリチャージ電位Vpreに充電される。なお、本実施形態では、プリチャージ電位Vpreの電位レベルは映像信号AVの中間電位(白レベル)に設定されている。水平ブランキング期間終了後、先行水平走査期間の有効表示期間において、各サンプリングパルスSAM1、SAM2・・・SAMnが所定の期間ずつアクティブとなる。このとき、ゲートドライバ400に近い位置にあるソースバスラインSL1から、ゲートドライバ400から遠い位置にあるソースバスラインSLnへと映像信号AVが順次に印加されるように、サンプリングパルスが順次にアクティブとなる。すなわち、SAM1、SAM2、・・・、SAMnの順にサンプリングパルスがアクティブとなる。これにより、ゲートドライバ400に近い位置にあるソースバスラインSL1から、ゲートドライバ400から遠い位置にあるソースバスラインSLnへと、ソースバスラインが順次に正極性の黒レベルに充電される。
先行水平走査期間の有効表示期間が終了し、後続水平走査期間の水平ブランキング期間になると、プリチャージ制御信号Pcgがアクティブとなり、ソースバスラインSL1〜SLnがプリチャージ電位Vpreに充電される。水平ブランキング期間終了後、後続水平走査期間の有効表示期間において、各サンプリングパルスSAM1、SAM2・・・SAMnが所定の期間ずつアクティブとなる。このとき、ゲートドライバ400から遠い位置にあるソースバスラインSLnから、ゲートドライバ400に遠い位置にあるソースバスラインSL1へと映像信号AVが順次に印加されるように、サンプリングパルスが順次にアクティブとなる。すなわち、SAMn、・・・、SAM2、SAM1の順にサンプリングパルスがアクティブとなる。これにより、ゲートドライバ400から遠い位置にあるソースバスラインSLnから、ゲートドライバ400に遠い位置にあるソースバスラインSL1へと、ソースバスラインが順次に負極性の黒レベルに充電される。
以上のように、サンプリングパルスがアクティブになるタイミングは、先行水平走査期間にはSAM1、SAM2・・・SAMnの順であったのに対し、後続水平走査期間にはSAMn、・・・、SAM2、SAM1の順となっている。すなわち、サンプリングパルスに応じた映像信号AVのサンプリングは、1水平走査期間毎に順序が逆になっている。これを実現するためにデータドライバ300に入力される映像信号AVも1水平走査期間毎に切り替える必要があるが、これについて以下に説明する。
図5は従来の駆動方法によるデータドライバ300の信号波形図であり、図6は本実施形態における駆動方法によるデータドライバ300の信号波形図である。図5に示すように、従来の駆動方法では1水平走査期間毎にサンプリングパルスSAM1、SAM2・・・SAMnが順次に出力されるが、そのタイミングに合わせて、ソースバスラインSL1、SL2、・・・SLnに出力する映像信号AVがデータドライバ300に入力される。これに対して、本実施形態における駆動方法では、図6に示すように、或る水平走査期間にSAM1、SAM2・・・SAMnの順でサンプリングパルスが出力されると、次の水平走査期間にはSAMn、・・・、SAM2、SAM1の順でサンプリングパルスが出力される。このように出力されるサンプリングパルスのタイミングに合わせて、各ソースバスラインに出力する映像信号AVがデータドライバ300に入力されている。
上述の駆動方法は、ソースバスラインSL1、SL2、・・・SLnの順に対応してデータドライバ300に入力される映像信号AVとソースバスラインSLn、・・・、SL2、SL1の順に対応してデータドライバ300に入力される映像信号AVとが1水平走査期間毎に切り替わるように、表示制御回路200から映像信号AVを出力することで実現される。具体的には、次のような構成により実現される。表示制御回路200がデジタル信号である画像データDvを外部から受け取り、それをメモリに格納する。表示制御回路200は、メモリに格納された画像データDvを1水平走査期間毎に順序を逆にして読み出し、DA(Digital to Analog)変換する。そして、DA変換後のアナログ信号を映像信号AVとして出力する。また、サンプリングパルス生成回路300は双方向シフトレジスタを備え、1水平走査期間毎にサンプリングパルスSAM1、SAM2・・・SAMnの出力順序を切り替える。
<4.作用>
次に、上述した駆動方法による作用について、再度図4を参照しつつ説明する。各ソースバスラインSL1〜SLnの電位の変化は以下のようになる。
ソースバスラインSL1については、先行水平走査期間には、プリチャージ制御信号Pcgに応じてプリチャージ電位Vpreがサンプリングされた後、すぐにサンプリングパルスSAM1が出力される。そのサンプリングパルスSAM1に応じて映像信号AVがサンプリングされるので、先行水平走査期間のほとんどの期間中、映像信号AVの電位に保持される。後続水平走査期間には、プリチャージ制御信号Pcgに応じてプリチャージ電位Vpreがサンプリングされた後、ソースバスラインSL1の映像信号AVをサンプリングするサンプリングパルスSAM1が出力されるまでに、サンプリングパルスSAMn、・・・、SAM2が順次に出力される。このため、後続水平走査期間のほとんどの期間中、プリチャージ電位Vpreに保持される。
ソースバスラインSLnについては、先行水平走査期間には、プリチャージ制御信号Pcgに応じてプリチャージ電位Vpreがサンプリングされた後、ソースバスラインSLnの映像信号AVをサンプリングするサンプリングパルスSAMnが出力されるまでに、サンプリングパルスSAM1、SAM2、・・・、SAMn−1が順次に出力される。このため、先行水平走査期間のほとんどの期間中、プリチャージ電位Vpreに保持される。後続水平走査期間には、プリチャージ制御信号Pcgに応じてプリチャージ電位Vpreがサンプリングされた後、すぐにサンプリングパルスSAMnが出力される。そのサンプリングパルスSAMnに応じて映像信号AVがサンプリングされるので、先行水平走査期間のほとんどの期間中、映像信号AVの電位に保持される。
ここで、n本のソースバスラインのうちの中間に位置するソースバスラインがk本目であるとする。ソースバスラインSLkについては、先行水平走査期間には、プリチャージ制御信号Pcgに応じてプリチャージ電位Vpreがサンプリングされた後、ソースバスラインSLkの映像信号AVをサンプリングするサンプリングパルスSAMkが出力されるまでに、サンプリングパルスSAM1、SAM2、・・・、SAMk−1が順次に出力される。後続水平走査期間には、プリチャージ制御信号Pcgに応じてプリチャージ電位Vpreがサンプリングされた後、ソースバスラインSLkの映像信号AVをサンプリングするサンプリングパルスSAMkが出力されるまでに、サンプリングパルスSAMn、SAMn−1、・・・、SAMk+1が順次に出力される。これにより、先行水平走査期間についても後続水平走査期間についても、プリチャージ電位Vpreに保持される期間と映像信号AVの電位に保持される期間とがそれぞれ2分の1ずつとなる。
以上より、各ソースバスラインSL1〜SLnについて連続する2水平走査期間におけるプリチャージ電位Vpreに保持される期間と映像信号AVの電位に保持される期間とを比較すると、いずれのソースバスラインSL1〜SLnについても、プリチャージ電位Vpreに保持される期間と映像信号AVの電位に保持される期間とは、ほぼ等しい長さとなる。これにより、すべてのソースバスラインSL1〜SLnについて、連続する2水平走査期間において保持される電位の平均値は、プリチャージ電位Vpreと映像信号AVの電位との中間値とみなすことができる。このため、いずれの画素形成部においてTFTのソース端子−ドレイン端子間ショートが生じても、その不良画素部に印加される電圧は、プリチャージ電位Vpreと映像信号AVの電位との中間値に基づいたものとなる。
実験によると、従来の駆動方法では、n本のソースバスラインSL1〜SLnのうちの中間(以下「k本目」という)にあるソースバスラインSLkと比してゲートドライバ400から近い位置にあるソースバスライン上の画素形成部でTFT60のソース端子−ドレイン端子間ショートが生じると、全画面黒表示、全画面中間調表示、全画面白表示のいずれにおいても、不良画素部の表示輝度とその周りの正常画素部の表示輝度とはほぼ等しくなる。このため、欠陥としては視認されない。一方、k本目のソースバスラインSLkと比してゲートドライバ400から遠い位置にあるソースバスラインSLn上の画素形成部でTFT60のソース端子−ドレイン端子間ショートが生じると、全画面黒表示、全画面中間調表示、全画面白表示のいずれにおいても、不良画素部に印加される電圧はプリチャージ電位Vpreに基づくものとなる。このため、全画面均一表示が行われた際に、不良画素部の表示輝度とその周りの正常画素部の表示輝度とが異なっている。
ところが、本実施形態における駆動方法では、すべてのソースバスラインSL1〜SLnについて、連続する2水平走査期間に保持される電位の平均値はほぼ等しくなる。また、その電圧の平均値は、プリチャージ電位Vpreと映像信号AVの電位との中間値に基づいたものとなる。これにより、全画面黒表示、全画面中間調表示、全画面白表示のいずれにおいても、ショートが生じた画素形成部の位置に拘わらず、従来に比して、その不良画素部の表示輝度を周りの正常画素部の表示輝度と近いものとすることができ、表示不具合が抑制される。
<5.効果>
以上のように、本実施形態によると、各水平走査期間においてデータドライバ300がソースバスラインSL1〜SLnに映像信号AVを印加する順序が1水平走査期間毎に切り替えられる。また、各水平走査期間において、すべてのソースバスラインSL1〜SLnが予めプリチャージ電位Vpreに充電される。これにより、すべてのソースバスラインSL1〜SLnについて、連続する2水平走査期間において保持される電位の平均値は、映像信号AVの電位とプリチャージ電位Vpreとの中間値となる。このため、いずれの画素形成部のTFT60においてソース端子−ドレイン端子間のショートが発生しても、不良画素部の表示輝度を周りの正常画素部の表示輝度と近いものとすることができる。その結果、ゲートドライバ400から遠い位置にある画素形成部のTFT60にソース端子−ドレイン端子間のショートがあるときに従来技術では生じていた表示不具合が解消される。
上述のように、輝点欠陥や黒点欠陥などの表示不具合が解消されることにより製造工程における歩留まりが向上する。これにより、装置の製造コストを低減することができる。本発明に係る表示装置は、例えば、携帯電話装置、液晶テレビジョン受像機およびパーソナルコンピュータなどの電子機器に適用することができ、それらの製造コストが低減される。
<6.変形例>
次に、上記実施形態の変形例について説明する。図7は、本変形例における駆動方法を説明するための概念図である。本変形例においては、各水平走査期間にソースバスラインSL1〜SLnに映像信号AVが印加される順序が1垂直走査期間毎にも切り替えられる。ここで、説明の便宜上、連続する2垂直走査期間のうち、前半の期間を「先行垂直走査期間」といい、後半の期間を「後続垂直走査期間」という。また、先行垂直走査期間における或る水平走査期間を「第1水平走査期間」といい、第1水平走査期間に対応する後続垂直走査期間における水平走査期間を「第2水平走査期間」という。
図7(a)は、先行垂直走査期間における水平走査期間毎の各ソースバスラインSL1〜SLnに映像信号AVを印加する順序を示す図である。図7(b)は、後続垂直走査期間における水平走査期間毎の各ソースバスラインSL1〜SLnに映像信号AVを印加する順序を示す図である。図7(a)に示すように、先行垂直走査期間には、奇数本目のゲートバスラインGL1、GL3、GL5、・・・については、ゲートドライバ400に近い位置にあるソースバスラインSL1から、ゲートドライバ400から遠い位置にあるソースバスラインSLnへと映像信号AVが順次に印加される。偶数本目のゲートバスラインGL2、GL4、GL6、・・・については、ゲートドライバ400から遠い位置にあるソースバスラインSLnから、ゲートドライバ400に近い位置にあるソースバスラインSL1へと映像信号AVが順次に印加される。一方、図7(b)に示すように、後続垂直走査期間には、奇数本目のゲートバスラインGL1、GL3、GL5、・・・については、ゲートドライバ400から遠い位置にあるソースバスラインSLnから、ゲートドライバ400に近い位置にあるソースバスラインSL1へと映像信号AVが順次に印加される。偶数本目のゲートバスラインGL2、GL4、GL6、・・・については、ゲートドライバ400に近い位置にあるソースバスラインSL1から、ゲートドライバ400から遠い位置にあるソースバスラインSLnへと映像信号AVが順次に印加される。
以上のように、第1水平走査期間と第2水平走査期間との間でソースバスラインSL1〜SLnに映像信号AVが印加される順序が互いに逆となるように、映像信号AVが各水平走査期間においてソースバスラインSL1〜SLnに順次に印加されている。
ここで、図7(a)および(b)で参照符号71、72で示す画素形成部の画素電極の電位について説明する。なお、画素形成部71、72は正常画素部として説明する。先行垂直走査期間においては、画素形成部71の画素容量には水平走査期間開始後すぐに映像信号AVが書き込まれるが、画素形成部72の画素容量には水平走査期間終了直前に映像信号AVが書き込まれる。ここで、各画素形成部の画素容量には、映像信号AVが書き込まれるまでの期間にはプリチャージ電位Vpreが書き込まれている。このため、画素形成部の画素容量に映像信号AVが書き込まれている期間を比較すると、画素形成部72よりも画素形成部71の方が長くなっている。
これに対して、後続垂直走査期間においては、画素形成部71の画素容量には水平走査期間終了直前に映像信号AVが書き込まれるが、画素形成部72の画素容量には水平走査期間開始後すぐに映像信号AVが書き込まれる。このため、画素形成部の画素容量に映像信号AVが書き込まれている期間を比較すると、画素形成部71よりも画素形成部72の方が長くなっている。
ここで、画素形成部を構成するTFT60のオン抵抗が十分に低くない場合、各水平走査期間において、画素形成部71と画素形成部72との間に映像信号AVの書き込み電位に差が生じる。ところが、本変形例では、上述のように1垂直走査期間毎に各水平走査期間にソースバスラインSL1〜SLnに映像信号AVが印加される順序が切り替えられる。このため、画素形成部の位置に拘わらず、連続する2垂直走査期間における各画素形成部の画素容量に映像信号AVが書き込まれている期間は均一化されたものとなる。その結果、表示画面全体での表示輝度の均一化が可能となる。
<7.その他>
上記実施形態においては、プリチャージ電位Vpreの電位レベルは映像信号AVの中間電位(白レベル)に設定されているが、本発明はこれに限定されない。プリチャージ電位Vpreの電位レベルは、黒レベルに設定されてもよいし、灰色レベルに設定されてもよい。すなわち、上記実施形態における先行水平走査期間または後続水平走査期間のいずれか一方のプリチャージ電位Vpreの電位レベルを正極性とし、他方を負極性としてもよい。
また、上記実施形態においては、映像信号を各ソースバスラインSL1〜SLnに印加する順序を1水平走査期間毎に切り替える構成としているが、本発明はこれに限定されない。所定の期間において、各ソースバスラインSL1〜SLnに印加される電圧の平均値がほぼ等しくなれば、例えば2水平走査期間毎に切り替える構成としてもよい。
また、本発明に係る表示装置においては、データドライバ300及びゲートドライバ400を表示部600と同一基板上に備える構成(いわゆる「モノリシック」)としてもよいし、データドライバ300及びゲートドライバ400を表示部の外部に備える構成としてもよい。
さらに、上記実施形態においては、ノーマリホワイト(白)モードが採用されているアクティブマトリクス型液晶表示装置を前提としているが、本発明はこれに限定されず、ノーマリブラック(黒)モードが採用されているアクティブマトリクス型液晶表示装置にも適用することができる。
さらにまた、上記実施形態においては、アクティブマトリクス型液晶表示装置を前提としているが、本発明はこれに限定されず、液晶表示装置以外のアクティブマトリクス型表示装置にも適用することできる。
本発明の一実施形態に係るアクティブマトリクス型液晶表示装置のブロック図である。 上記実施形態におけるデータドライバの構成を示すブロック図である。 上記実施形態において、各ソースバスラインに映像信号を印加する順序を説明するための概念図である。 上記実施形態において、全画面黒表示が行われているときの信号波形図である。 従来の駆動方法によるデータドライバの信号波形図である。 上記実施形態における駆動方法によるデータドライバの信号波形図である。 変形例における駆動方法を説明するための概念図である。 従来のアクティブマトリクス型液晶表示装置のブロック図である。 従来のデータドライバにおける信号波形図である。 従来例において、ライン反転方式にて駆動をおこなう場合のデータドライバにおける信号波形図である。 従来例において、全画面黒表示が行われているときの信号波形図である(プリチャージ無し)。 従来例において、全画面黒表示が行われているときの信号波形図である(プリチャージ有り)。 従来例における映像信号の信号波形図である。 従来例における映像信号の信号波形図の別の例である。 従来例において、画素形成部の救済方法を説明するための模式図である。 従来例において、各ソースバスラインに映像信号を印加する順序を説明するための概念図である。
符号の説明
30…サンプリングパルス生成回路
31…サンプリング回路
60…TFT
61…画素容量
300…データドライバ
400…ゲートドライバ
500…プリチャージドライバ
600…表示部
SL1〜SLn…ソースバスライン
AV…映像信号
Vpre…プリチャージ電位

Claims (16)

  1. 表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を示す映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の表示装置であって、
    前記複数の走査信号線を所定の水平走査期間ずつ選択的に駆動する走査信号線駆動回路と、
    前記映像信号を各水平走査期間において前記複数の映像信号線に順次に印加する点順次駆動方式の映像信号線駆動回路と、
    各水平走査期間において、前記映像信号が前記複数の映像信号線に順次に印加される前に、前記複数の映像信号線の配線容量を所定電位に予備的に充電する予備充電回路と
    を備え、
    各画素形成部は、対応する交差点を通過する走査信号線が前記走査信号線駆動回路によって選択されているときに、当該対応する交差点を通過する映像信号線によって伝達される映像信号を画素値として取り込み、
    前記映像信号線駆動回路は、各水平走査期間において前記複数の映像信号線に前記映像信号を印加する順序を所定期間毎に切り替えることを特徴とする表示装置。
  2. 前記映像信号線駆動回路は、各水平走査期間において前記複数の映像信号線に前記映像信号を印加する順序を1水平走査期間毎に切り替えることを特徴とする、請求項1に記載の表示装置。
  3. 前記映像信号線駆動回路は、連続する2垂直走査期間においてそれぞれ相対的に同じ期間に相当する第1水平走査期間と第2水平走査期間との間で前記複数の映像信号線への前記映像信号の印加順序が互いに逆となるように、前記映像信号を各水平走査期間において前記複数の映像信号線に順次に印加することを特徴とする、請求項1または2に記載の表示装置。
  4. 前記予備充電回路は、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量を黒表示に相当する電位に充電することを特徴とする、請求項1から3までのいずれか1項に記載の表示装置。
  5. 前記予備充電回路は、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量を白表示に相当する電位に充電することを特徴とする、請求項1から3までのいずれか1項に記載の表示装置。
  6. 前記予備充電回路は、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量を中間調表示に相当する電位に充電することを特徴とする、請求項1から3までのいずれか1項に記載の表示装置。
  7. 前記画像を表示する表示部と前記走査信号線駆動回路と前記映像信号線駆動回路とが同一の基板上に設けられていることを特徴とする、請求項1から6までのいずれか1項に記載の表示装置。
  8. 請求項1から7までのいずれか1項に記載の表示装置であって、表示媒体として液晶が採用されていることを特徴とする表示装置。
  9. 前記液晶に電圧を印加することにより黒色が表示されるノーマリホワイトモード型であることを特徴とする、請求項8に記載の表示装置。
  10. 前記液晶に電圧を印加することにより白色が表示されるノーマリブラックモード型であることを特徴とする、請求項8に記載の表示装置。
  11. 表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を示す映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、各画素形成部は対応する交差点を通過する走査信号線が選択されているときに当該対応する交差点を通過する映像信号線によって伝達される映像信号を画素値として取り込むアクティブマトリクス型の表示装置の駆動方法であって、
    前記複数の走査信号線を所定の水平走査期間ずつ選択的に駆動する走査信号線駆動ステップと、
    前記映像信号を各水平走査期間において前記複数の映像信号線に順次に印加する映像信号線駆動ステップと、
    各水平走査期間において、前記映像信号が前記複数の映像信号線に順次に印加される前に、前記複数の映像信号線の配線容量を所定電位に予備的に充電する予備充電ステップと
    を含み、
    前記映像信号線駆動ステップでは、各水平走査期間において前記複数の映像信号線に前記映像信号を印加する順序が所定期間毎に切り替えられることを特徴とする駆動方法。
  12. 前記映像信号線駆動ステップでは、各水平走査期間において前記複数の映像信号線に前記映像信号を印加する順序が1水平走査期間毎に切り替えられることを特徴とする、請求項11に記載の駆動方法。
  13. 前記映像信号線駆動ステップでは、連続する2垂直走査期間においてそれぞれ相対的に同じ期間に相当する第1水平走査期間と第2水平走査期間との間で前記複数の映像信号線への前記映像信号の印加順序が互いに逆となるように、前記映像信号が各水平走査期間において前記複数の映像信号線に順次に印加されることを特徴とする、請求項11または12に記載の駆動方法。
  14. 前記予備充電ステップでは、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量が黒表示に相当する電位に充電されることを特徴とする、請求項11から13までのいずれか1項に記載の駆動方法。
  15. 前記予備充電ステップでは、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量が白表示に相当する電位に充電されることを特徴とする、請求項11から13までのいずれか1項に記載の駆動方法。
  16. 前記予備充電ステップでは、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量が中間調表示に相当する電位に充電されることを特徴とする、請求項11から13までのいずれか1項に記載の駆動方法。
JP2004200411A 2004-07-07 2004-07-07 アクティブマトリクス型表示装置およびその駆動方法 Pending JP2006023447A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004200411A JP2006023447A (ja) 2004-07-07 2004-07-07 アクティブマトリクス型表示装置およびその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004200411A JP2006023447A (ja) 2004-07-07 2004-07-07 アクティブマトリクス型表示装置およびその駆動方法

Publications (1)

Publication Number Publication Date
JP2006023447A true JP2006023447A (ja) 2006-01-26

Family

ID=35796759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004200411A Pending JP2006023447A (ja) 2004-07-07 2004-07-07 アクティブマトリクス型表示装置およびその駆動方法

Country Status (1)

Country Link
JP (1) JP2006023447A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006109376A1 (ja) * 2005-04-05 2006-10-19 Sharp Kabushiki Kaisha 液晶表示装置ならびにその駆動回路および駆動方法
WO2007097173A1 (ja) * 2006-02-22 2007-08-30 Sharp Kabushiki Kaisha 表示装置およびその駆動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006109376A1 (ja) * 2005-04-05 2006-10-19 Sharp Kabushiki Kaisha 液晶表示装置ならびにその駆動回路および駆動方法
WO2007097173A1 (ja) * 2006-02-22 2007-08-30 Sharp Kabushiki Kaisha 表示装置およびその駆動方法

Similar Documents

Publication Publication Date Title
JP5303095B2 (ja) 液晶表示装置の駆動方法
CN101512628B (zh) 有源矩阵基板及具备该有源矩阵基板的显示装置
KR100602761B1 (ko) 액정 표시 장치 및 그 구동 방법
US8907883B2 (en) Active matrix type liquid crystal display device and drive method thereof
JP4753948B2 (ja) 液晶表示装置およびその駆動方法
US20120113084A1 (en) Liquid crystal display device and driving method of the same
US20060119755A1 (en) Liquid crystal display device
US20060007084A1 (en) Liquid crystal display device and method of driving liquid crystal display device
US6661401B1 (en) Circuit for driving a liquid crystal display and method for driving the same circuit
WO2018233368A1 (zh) 像素电路、显示装置以及驱动方法
KR100549983B1 (ko) 액정표시장치 및 그 구동방법
JP5346379B2 (ja) 画素回路及び表示装置
US20090085849A1 (en) Fast Overdriving Method of LCD Panel
JP2001202066A (ja) 画像表示装置及びその駆動方法
JP2006018138A (ja) 平面表示パネルの駆動方法及び平面表示装置
JP3305931B2 (ja) 液晶表示装置
US8115716B2 (en) Liquid crystal display device and its drive method
JP2003173174A (ja) 画像表示装置および表示駆動方法
WO2006109376A1 (ja) 液晶表示装置ならびにその駆動回路および駆動方法
JP2008216893A (ja) 平面表示装置及びその表示方法
KR20020056706A (ko) 액정 표시 장치의 비순차 스캐닝 구동 방법
JP2006023447A (ja) アクティブマトリクス型表示装置およびその駆動方法
JP3318667B2 (ja) 液晶表示装置
US20030112211A1 (en) Active matrix liquid crystal display devices
JP2006106019A (ja) 液晶表示装置及び液晶表示装置の駆動制御方法