JP2000321553A - 液晶表示装置およびその駆動方法 - Google Patents

液晶表示装置およびその駆動方法

Info

Publication number
JP2000321553A
JP2000321553A JP13212499A JP13212499A JP2000321553A JP 2000321553 A JP2000321553 A JP 2000321553A JP 13212499 A JP13212499 A JP 13212499A JP 13212499 A JP13212499 A JP 13212499A JP 2000321553 A JP2000321553 A JP 2000321553A
Authority
JP
Japan
Prior art keywords
precharge
signal
liquid crystal
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13212499A
Other languages
English (en)
Other versions
JP4352507B2 (ja
Inventor
Katsuhide Uchino
勝秀 内野
Toshiichi Maekawa
敏一 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13212499A priority Critical patent/JP4352507B2/ja
Publication of JP2000321553A publication Critical patent/JP2000321553A/ja
Application granted granted Critical
Publication of JP4352507B2 publication Critical patent/JP4352507B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 2ステップ一括プリチャージ方式では、サイ
ドブラックモードの設定時に、両サイドの信号ラインに
対して黒レベルのプリチャージ信号を一斉に書き込んだ
のでは、Csラインの電位のゆれが発生し、この電位の
ゆれが原因となって表示エリアの両サイドが完全な黒表
示とはならず、パネル内部でのアスペクト比の切り換え
を実現できない。 【解決手段】 2ステップ一括プリチャージ方式を採用
した点順次駆動方式のアクティブマトリクス型TFT液
晶表示装置において、サイドブラックモードの設定時に
は、信号ラインsig1〜sig4のうちの両サイドの
信号ラインsig1,sig4に対してプリチャージ信
号Psigをグレーレベルおよび黒レベルの順で書き込
み、この黒レベルをホールドするようにすることで、表
示エリアの両サイドを完全な黒表示とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、液晶表示装置およ
びその駆動方法に関し、特に行列状に配置された各画素
をライン(行)ごとに画素単位で順次駆動する点順次駆
動方式のアクティブマトリクス型液晶表示装置およびそ
の駆動方法に関する。
【0002】
【従来の技術】アクティブマトリクス型液晶表示装置で
は、通常、各画素のスイッチング素子として薄膜トラン
ジスタ(TFT:thin film transistor)が用いられて
いる。このアクティブマトリクス型TFT液晶表示装置
において、点順次駆動を行う際に、各画素に印加する映
像信号の極性を1H(Hは水平期間)ごとに反転させる
1H反転駆動方式では、画素部の各列ごとに配線された
信号ラインへの映像信号の書き込みによる充放電電流が
大きいと、縦スジとして表示画面上に見えてしまうこと
になる。
【0003】この映像信号の書き込みによる充放電電流
をなるべく抑えるために、映像信号の書き込みに先立っ
て、あらかじめプリチャージ信号レベルを書き込むプリ
チャージ方式が知られている。この点順次プリチャージ
方式のアクティブマトリクス型TFT液晶表示装置の構
成の一例を図4に示す。ここでは、簡単のために、4行
4列の画素配列の場合を例に採って示している。
【0004】図4において、ゲートラインVg1〜Vg
4の各々と信号ラインsig1〜sig4の各々の交差
部に、画素101が行列状に配置されている。この画素
101は、ゲート電極がゲートラインVg1〜Vg4
に、ソース電極(又は、ドレイン電極)が信号ラインs
ig1〜sig4にそれぞれ接続された薄膜トランジス
タTFTと、この薄膜トランジスタTFTのドレイン電
極(又は、ソース電極)に一方の電極が接続された保持
容量Csとを有する構成となっている。なお、ここで
は、図面の簡素化のために、液晶セルLCについては省
略している。この液晶セルLCは、その画素電極が薄膜
トランジスタTFTのドレイン電極に接続されている。
【0005】この画素構造において、図示せぬ液晶セル
LCの対向電極および保持容量Csの他方の電極は各画
素間で共通にCsライン102に接続されている。そし
て、このCsライン102を介して所定の直流電圧がコ
モン電圧Vcomとして、液晶セルLCの対向電極およ
び保持容量Csの他方の電極にそれぞれ与えられるよう
になっている。
【0006】画素部の例えば左側にはスキャンドライバ
103が配されている。このスキャンドライバ103
は、1垂直期間(1フィールド期間)ごとにゲートライ
ンVg1〜Vg4を順次走査して画素101を行単位で
選択する処理を行う。また、画素部の例えば上側にはソ
ースドライバ104が、画素部の例えば下側にはプリチ
ャージドライバ105がそれぞれ配されている。
【0007】ソースドライバ104は、映像信号ライン
106を通して入力される、1Hごとに極性が反転する
映像信号videoを順次サンプリングし、スキャンド
ライバ103によって選択された行の各画素101に対
して書き込む処理を行う。すなわち、画素部の各信号ラ
インsig1〜sig4と映像信号ライン106との間
に接続されたサンプリングスイッチhsw1〜hsw4
が、シフトレジスタの各転送段107-1〜107-4から
順に出力されるサンプリングパルスVh1〜Vh4に応
答して順次オンするようになっている。
【0008】プリチャージドライバ105は、プリチャ
ージ信号ライン108を通して映像信号videoと同
極性で入力されるプリチャージ信号レベルPsigを順
次サンプリングし、スキャンドライバ103によって選
択された行の画素101に対して映像信号videoに
先立って書き込む処理を行う。すなわち、画素部の各信
号ラインsig1〜sig4とプリチャージ信号ライン
108との間に接続されたプリチャージスイッチpsw
1〜psw4が、シフトレジスタの各転送段109-1〜
109-4から順に出力されるサンプリングパルスVp1
〜Vp4に応答して順次オンするようになっている。
【0009】次に、上記構成の点順次プリチャージ方式
のアクティブマトリクス型TFT液晶表示装置の動作に
ついて、図5のタイミングチャートを用いて説明する。
【0010】先ず、プリチャージドライバ105におけ
るシフトレジスタの各転送段109-1〜109-4から
は、プリチャージスタートパルスPstに応答してサン
プリングパルスVp1〜Vp4が水平クロックCKに同
期して順次出力される。一方、ソースドライバ104に
おけるシフトレジスタの各転送段107-1〜107-4か
らは、水平スタートパルスHstに応答して、サンプリ
ングパルスVp1〜Vp4に対して水平クロックCKの
半クロック分だけ遅れて、サンプリングパルスVh1〜
Vh4が水平クロックCKに同期して順次出力される。
【0011】これにより、スキャンドライバ103によ
って順次選択される各行ごとに、先ず、サンプリングパ
ルスVp1に応答してプリチャージスイッチpsw1が
オンすることによってプリチャージ信号レベルPsig
が信号ラインsig1に書き込まれ、続いてサンプリン
グパルスVh1に応答してサンプリングスイッチhsw
1がオンすることによって映像信号レベルvideoが
信号ラインsig1に書き込まれる。以降、サンプリン
グパルスVp2〜Vp4およびサンプリングパルスVh
2〜Vh4によってプリチャージ信号レベルPsigお
よび映像信号レベルvideoが点順次にて信号ライン
sig1に書き込まれる。
【0012】このように、アクティブマトリクス型TF
T液晶表示装置において、映像信号videoの信号ラ
インsig1〜sig4への書き込みに先立って、あら
かじめプリチャージ信号レベルPsigを点順次にて書
き込んでおくようにすることで、映像信号videoを
書き込む際の信号レベルは小さくて済む。これにより、
映像信号videoの書き込み時の充放電電流を抑える
ことができるため、縦スジの発生を防ぐことができるの
である。
【0013】ところで、プリチャージ信号レベルPsi
gとしては、縦スジの最も見えやすいグレーレベルに設
定しなければならない。しかしながら、プリチャージ信
号レベルPsigをグレーレベルに設定すると、ウイン
ドウパターン等を表示した際に、画素トランジスタ(薄
膜トランジスタ)のソース・ドレイン間での光リーク量
が映像の場所によって異なることに起因して、縦方向の
クロストーク(以下、縦クロストークと略称する)が発
生し、よって画品位を損なうことになる。
【0014】この縦クロストークが発生しないようにす
るためには、プリチャージ信号レベルPsigを黒レベ
ルに設定すれば良く、これにより、画素トランジスタの
ソース・ドレイン間のリーク電流を画面全体に亘って均
一にすることができる。ところが、プリチャージ信号レ
ベルPsigを黒レベルに設定すると、先述した縦スジ
が発生することになる。すなわち、縦クロストークと縦
スジとはトレードオフの関係にある。
【0015】そこで、本出願人は、黒レベルとグレーレ
ベルを2ステップで一括してプリチャージする、いわゆ
る2ステップ一括プリチャージ方式のアクティブマトリ
クス型TFT液晶表示装置を提案した。この2ステップ
一括プリチャージ方式のアクティブマトリクス型TFT
液晶表示装置の構成の一例を図6に示す。なお、点順次
プリチャージ方式のアクティブマトリクス型TFT液晶
表示装置に比べて、プリチャージドライバの構成が異な
るだけである。
【0016】すなわち、プリチャージドライバ105′
では、黒レベルとグレーレベルを持つ2ステップのプリ
チャージ信号レベルPsigがプリチャージ信号ライン
108を通して入力される一方、各信号ラインsig1
〜sig4とプリチャージ信号ライン108との間に接
続されたプリチャージスイッチpsw1〜psw4に
は、制御ライン110を通してプリチャージ制御パルス
Pcgが共通に与えられるようになっている。
【0017】図7に、2ステップ一括プリチャージ方式
の場合のタイミング関係を示す。このタイミングチャー
トから明らかなように、プリチャージ制御パルスPcg
は、水平ブランキング期間で発生される。これにより、
水平ブランキング期間において、2ステッププリチャー
ジ信号Psigのうち、先ず黒レベルが、続いてグレー
レベルが信号ラインsig1〜sig4に対して一括し
て書き込まれ、その後映像信号videoが点順次にて
信号ラインsig1〜sig4に書き込まれることにな
る。
【0018】このように、水平ブランキング期間に2ス
テップのプリチャージ信号Psigを入力し、信号ライ
ンsig1〜sig4に対して一括してプリチャージを
行うことによって先ず黒レベルを書き込むことで、画素
トランジスタのソース・ドレイン間のリーク電流に起因
して発生する縦クロストークを除去し、その後グレーレ
ベルを書き込むことで、映像信号videoの書き込み
の際の充放電電流に起因して発生する縦スジを除去する
ことができる。
【0019】ところで、NTSC方式等の標準テレビジ
ョン方式ではアスペクト比が4:3であるのに対して、
ハイビジョンではアスペクト比が16:9である。液晶
表示装置において、これらアスペクト比が異なるテレビ
ジョン方式に対応できるようにするためには、テレビジ
ョン方式に応じてアスペクト比を切り換えるようにする
必要がある。
【0020】そのために、点順次駆動方式のアクティブ
マトリクス型液晶表示装置では、従来、例えばアスペク
ト比が16:9の表示エリアの液晶パネル(画素部およ
びその周辺回路を搭載した透明絶縁基板)において、表
示エリアの両側を黒表示(サイドブラック表示)するこ
とにより、アスペクト比が4:3の表示エリアを実現す
るという具合に、テレビジョン方式に応じたアスペクト
比の切り換えをパネル内部で行うようにしていた。
【0021】先述した2ステップ一括プリチャージ方式
のアクティブマトリクス型TFT液晶表示装置にあって
は、図8に示すように、サイドブラックモードの場合
に、両サイドのプリチャージスイッチpsw1,psw
4については、プリチャージ制御パルスPcgに代えて
サイドブラック制御パルスPsbをサイドブラック設定
信号SBに応答して取り込み、このサイドブラック制御
パルスPsbによってプリチャージスイッチpsw1,
psw4をドライブすることにより、信号ラインsig
1,4に対して1ステップ目の黒レベルを書き込むよう
にしていた。
【0022】
【発明が解決しようとする課題】しかしながら、信号ラ
インsig1〜sig4に対して先ず黒レベルを書き込
み、その後グレーレベルを書き込む2ステップ一括プリ
チャージ方式のアクティブマトリクス型TFT液晶表示
装置において、上述したように、アスペクト比の切り換
えに当たってのサイドブラックモードの場合に、信号ラ
インsig1,4に対して1ステップ目の黒レベルのみ
を書き込むようにしたのでは、次のような問題が生ず
る。
【0023】すなわち、Csライン102には隣り合う
左右の各画素間で抵抗分Rcsが存在し、この抵抗分R
csと保持容量Csで微分回路が形成されることから、
信号ラインsig1,4に対して一斉に黒レベルを書き
込んだ際に、この黒レベルが保持容量Csを介してCs
ライン102に飛び込み、Csライン102の電位Vc
sが黒レベルと同極性の方向にゆれる。ここで、この電
位Vcsのゆれ分をΔVcsとする。
【0024】そして、サイドブラック制御パルスPsb
が消滅(“L”レベルに遷移)し、プリチャージスイッ
チpsw1,psw4がオフすると、その後に信号ライ
ンsig1,4の電位がCsライン102の電位Vcs
のゆれ分ΔVcsだけ引き戻されてしまうため、信号ラ
インsig1,4の電位が理想の黒レベルよりもゆれ分
ΔVcsだけ低くなる。これにより、表示エリアの両サ
イドが完全な黒表示とはならず、グレーに近い表示とな
るため、パネル内部でのアスペクト比の切り換えに支障
を来すことになる。
【0025】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、2ステップ一括プリ
チャージ方式を採用しても、表示エリアの両サイドを完
全な黒表示にし、パネル内部でのアスペクト比の切り換
えを可能とした液晶表示装置およびその駆動方法を提供
することにある。
【0026】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、点順次駆動方式のアクティブマトリク
ス型液晶表示装置において、2ステップ一括プリチャー
ジ方式を採用し、画素部の各列ごとに配線された信号ラ
インの各々に対して、映像信号の書き込みに先立ってプ
リチャージ信号を黒レベルおよびグレーレベルの順で書
き込み、このグレーレベルを映像信号が書き込まれるま
でホールドする一方、特定の動作モードであるサイドブ
ラックモードの設定時には、表示エリアの両サイドの所
定数の信号ラインに対して、先ずグレーレベルのプリチ
ャージ信号を書き込み、続いて黒レベルのプリチャージ
信号を書き込み、その後この黒レベルのプリチャージ信
号をホールドするようにする。
【0027】2ステップ一括プリチャージ方式を採用し
た点順次駆動方式のアクティブマトリクス型液晶表示装
置において、サイドブラックモードの設定時に、両サイ
ドの信号ラインに対してプリチャージ信号をグレーレベ
ルおよび黒レベルの順で書き込み、その後この黒レベル
をホールドすることにより、黒レベルを一斉に書き込む
訳ではないので、その書き込みの際にCsラインの電位
のゆれが発生しない。したがって、両サイドの信号ライ
ンに対して確実に黒レベルが書き込め、表示エリアの両
サイドを完全な黒表示にすることができるため、パネル
内部でのアスペクト比の切り換えを実現できる。
【0028】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図1は、本発明の一
実施形態に係る点順次駆動方式アクティブマトリクス型
液晶表示装置の構成例を示す回路図である。ここでは、
簡単のために、4行4列の画素配列の場合を例に採って
示している。
【0029】図1において、ゲートラインVg1〜Vg
4の各々と信号ラインsig1〜sig4の各々の交差
部には、画素11が行列状に配置されている。この画素
11は、ゲート電極がゲートラインVg1〜Vg4に、
ソース電極(又は、ドレイン電極)が信号ラインsig
1〜sig4にそれぞれ接続された薄膜トランジスタT
FTと、この薄膜トランジスタTFTのドレイン電極
(又は、ソース電極)に一方の電極が接続された保持容
量Csとを有する構成となっている。
【0030】なお、ここでは、図面の簡素化のために、
液晶セルLCについては省略している。この液晶セルL
Cは、その画素電極が薄膜トランジスタTFTのドレイ
ン電極に接続されている。
【0031】この画素構造において、図示せぬ液晶セル
LCの対向電極および保持容量Csの他方の電極は各画
素間で共通にCsライン12に接続されている。そし
て、このCsライン12を介して所定の直流電圧がコモ
ン電圧Vcomとして、図示せぬ液晶セルLCの対向電
極および保持容量Csの他方の電極に与えられるように
なっている。なお、Csライン12は、隣り合う左右の
各画素間で抵抗分Rcsを有している。
【0032】画素部の例えば左側にはスキャンドライバ
13が配されている。このスキャンドライバ13は、1
フィールド期間ごとにゲートラインVg1〜Vg4を順
次走査して画素11を行単位で選択する処理を行う。ま
た、画素部の例えば上側にはソースドライバ14が、画
素部の例えば下側にはプリチャージドライバ15がそれ
ぞれ配されている。
【0033】ソースドライバ14は、映像信号ライン1
6を通して入力される、1Hごとに極性が反転する映像
信号videoを順次サンプリングし、スキャンドライ
バ13によって選択された行の画素11に対して書き込
む処理を行う。すなわち、画素部の各信号ラインsig
1〜sig4と映像信号ライン16との間に接続された
サンプリングスイッチhsw1〜hsw4が、シフトレ
ジスタの各転送段17-1〜17-4から順に出力されるサ
ンプリングパルスVh1〜Vh4に応答して順次オンす
るようになっている。
【0034】プリチャージドライバ15には、グレーレ
ベルと黒レベルを有する2ステップのプリチャージ信号
Psigがプリチャージ信号ライン18によって伝送入
力される。このプリチャージ信号Psigは、特に図2
のタイミングチャートから明らかなように、映像信号v
ideoが1Hごとに反転するのに対応して、グレーレ
ベルおよび黒レベルの各極性が1Hごとに反転するよう
になっている。
【0035】ここで、プリチャージは映像信号vide
oの書き込みに先立って行われる訳であるから、図2の
タイミングチャートに示すように、水平スタートパルス
Hstが発生する以前の水平ブランキング期間(BL
K)において、“H”レベルのプリチャージ制御パルス
Pcgが発生される。このプリチャージ制御パルスPc
gの立ち上がりに対して、プリチャージ信号Psigの
グレーレベルの発生タイミングは、プリチャージ制御パ
ルスPcgの例えば半パルス分に相当する時間だけ遅れ
た位相関係となっている。
【0036】プリチャージドライバ15において、信号
ラインsig1〜sig4の各々とプリチャージ信号ラ
イン18の間にはプリチャージスイッチpsw1〜ps
w4がそれぞれ接続されている。これらプリチャージス
イッチpsw1〜psw4のうち、両サイドのプリチャ
ージスイッチpsw1,psw4には、切り換えスイッ
チ19l,19rから出力されるスイッチングパルスが
与えられる。
【0037】切り換えスイッチ19l,19rは、制御
ライン20を通して与えられるプリチャージ制御パルス
Pcgと、制御ライン21を通して与えられるサイドブ
ラック制御パルスPsbとを2入力とするとともに、サ
イドブラックモードの設定時に与えられるサイドブラッ
ク設定信号SBを切り換え制御入力とし、このサイドブ
ラック設定信号SBが与えられるサイドブラックモード
ではサイドブラック制御パルスPsbを、それ以外の動
作モードではプリチャージ制御パルスPcgをそれぞれ
選択する。ここで、プリチャージ制御パルスPcgはプ
リチャージ期間で“H”レベルとなり、サイドブラック
制御パルスPsbはサイドブラックモードの設定期間で
“H”レベルとなる。
【0038】そして、サイドブラックモードではサイド
ブラック制御パルスPsbが、それ以外の動作モードで
はプリチャージ制御パルスPcgがそれぞれ、両サイド
のプリチャージスイッチpsw1,psw4に対してス
イッチングパルスとして与えられる。一方、両サイド以
外のプリチャージスイッチ、本例ではプリチャージスイ
ッチpsw2,psw3に対しては、制御ライン20を
通して与えられるプリチャージ制御パルスPcgが直接
スイッチングパルスとして与えられるようになってい
る。
【0039】次に、上記構成の2ステップ一括プリチャ
ージ方式のアクティブマトリクス型TFT液晶表示装置
において、アスペクト比を切り換える際のサイドブラッ
クモード設定時のプリチャージ動作について、図3のタ
イミングチャートを用いて説明する。本例では、4行4
列の画素配列において、サイドブラックモードの設定時
に表示エリアの両サイドである1列目と4列目の各画素
について黒表示を行うものとする。
【0040】プリチャージは映像信号videoの書き
込みに先立って行われる訳であるから、図2のタイミン
グチャートからも明らかなように、ソースドライバ14
のシフトレジスタの各転送段17-1〜17-4に対して水
平スタートパルスHstが与えられる以前に、“H”レ
ベルのプリチャージ制御パルスPcgが制御ライン20
を通して入力される。
【0041】このプリチャージ制御パルスPcgは、2
列目,3列目のプリチャージスイッチpsw2,psw
3に与えられる。すると、これらプリチャージスイッチ
psw2,psw3は、プリチャージ制御パルスPcg
が“H”レベルの期間の間オン状態となって、2列目,
3列目の信号ラインsig2,sig3に対してプリチ
ャージ信号Psigを書き込む。
【0042】このとき、プリチャージ信号Psigは、
そのグレーレベルの発生タイミングがプリチャージ制御
パルスPcgの立ち上がりに対してプリチャージ制御パ
ルスPcgの例えば半パルス分に相当する時間だけ遅れ
た位相関係にあることから、2列目,3列目の信号ライ
ンsig2,sig3に対して、図3のタイミングチャ
ートでは先ず負極性の黒レベルが書き込まれ、その後正
極性のグレーレベルが書き込まれる。
【0043】そして、プリチャージ制御パルスPcgが
“L”レベルに遷移することで、プリチャージスイッチ
psw2,psw3がオフ状態となる。これにより、映
像期間に移行し、2列目,3列目の信号ラインsig
2,sig3に映像信号videoが書き込まれるまで
の間、これら信号ラインsig2,sig3に最終的に
書き込まれたグレーレベルがホールドされる。
【0044】このように、信号ラインsig2,sig
3に対して2ステップ一括プリチャージによって先ず黒
レベルを書き込むことにより、画素トランジスタ(薄膜
トランジスタTFT)のソース・ドレイン間のリーク電
流に起因して発生する縦クロストークを除去し、その後
グレーレベルを書き込むことにより、映像信号vide
oの書き込みの際の充放電電流に起因して発生する縦ス
ジを除去することができる。
【0045】一方、今、サイドブラックモードが設定さ
れていることから、両サイドの信号ラインsig1,s
ig4に対応した切り換えスイッチ19l,19rは、
サイドブラック設定信号SBに応答して、プリチャージ
制御パルスPcgに代えてサイドブラック制御パルスP
sbを選択し、これを1列目,2列目のプリチャージス
イッチpsw1,psw4に与える。すると、これらプ
リチャージスイッチpsw1,psw4は、サイドブラ
ック制御パルスPsbに応答してサイドブラックモード
の設定期間の間オン状態となって、1列目,4列目の信
号ラインsig1,sig4に対してプリチャージ信号
Psigを書き込む。
【0046】このとき、図3のタイミングチャートでは
先ず、負極性の黒レベルが書き込まれ、続いて正極性の
グレーレベルが書き込まれ、最後に正極性の黒レベルが
書き込まれることになる。すなわち、サイドブラックモ
ードの設定時には、両サイドの1列目,4列目の各画素
には、プリチャージ期間において最終的に黒レベルが書
き込まれる。なお、図面上ではその具体的な構成を示し
ていないが、映像期間に移行しても、両サイドの信号ラ
インsig1,sig4には映像信号videoが書き
込まれないようになっている。
【0047】上述したように、2ステップ一括プリチャ
ージ方式のアクティブマトリクス型TFT液晶表示装置
において、サイドブラックモードの設定時に、信号ライ
ンsig1〜sig4のうちの両サイドの信号ラインs
ig1,sig4に対してプリチャージ信号Psigを
グレーレベルおよび黒レベルの順で書き込み、この黒レ
ベルをホールドするようにしたことにより、プリチャー
ジ信号Psigがグレーレベルおよび黒レベルの順で書
き込まれることによってその書き込みの際にCsライン
12の電位Vcsのゆれが発生しないため、両サイドの
信号ラインsig1,sig4に対して確実に黒レベル
が書き込まれる。
【0048】したがって、2ステップ一括プリチャージ
方式を用いたアクティブマトリクス型TFT液晶表示装
置であっても、表示エリアの両サイドを完全な黒表示に
することができるため、パネル内部でのアスペクト比の
切り換えを確実に実現できることになる。特に、図2の
タイミングチャートから明らかなように、各画素11の
薄膜トランジスタTFTのゲート電極に与えられる走査
パルス(波形Vg1で代表)が、プリチャージ制御パル
スPcgの“H”レベルへの遷移タイミングよりも時間
tだけ前に“L”レベルに遷移するため、画素11には
確実にプリチャージ信号Psigの黒レベルが書き込ま
れることになる。
【0049】なお、上記実施形態においては、アナログ
映像信号videoを入力とし、これをサンプリングし
て点順次にて各画素を駆動するアナログインターフェー
ス駆動回路を搭載した液晶表示装置に適用した場合につ
いて説明したが、デジタル映像信号を入力とし、これを
ラッチした後アナログ映像信号に変換し、この変換後の
アナログ映像信号をサンプリングして点順次にて各画素
を駆動するデジタルインターフェース駆動回路を搭載し
た液晶表示装置にも同様に適用可能である。
【0050】
【発明の効果】以上説明したように、本発明によれば、
2ステップ一括プリチャージ方式を採用した点順次駆動
方式のアクティブマトリクス型液晶表示装置において、
サイドブラックモードの設定時に、両サイドの信号ライ
ンに対してプリチャージ信号をグレーレベルおよび黒レ
ベルの順で書き込み、その後この黒レベルをホールドす
るようにしたことにより、その書き込みの際にCsライ
ンの電位のゆれが発生せず、両サイドの信号ラインに対
して確実に黒レベルを書き込めるため、表示エリアの両
サイドを完全な黒表示にすることができ、したがってパ
ネル内部でのアスペクト比の切り換えを実現できること
になる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る点順次駆動方式アク
ティブマトリクス型液晶表示装置の構成例を示す回路図
である。
【図2】プリチャージ制御パルスPcgおよびプリチャ
ージ信号Psigの関係を示すタイミングチャートであ
る。
【図3】サイドブラックモードの設定時における動作説
明のためのタイミングチャートである。
【図4】ドット反転駆動方式のアクティブマトリクス型
TFT液晶表示装置の一従来例を示す回路図である。
【図5】一従来例の動作説明のためのタイミングチャー
トである。
【図6】ドット反転駆動方式のアクティブマトリクス型
TFT液晶表示装置の他の従来例を示す回路図である。
【図7】他の従来例の動作説明のためのタイミングチャ
ートである。
【図8】2ステップ一括プリチャージ方式におけるサイ
ドブラックモード設定時の課題を説明するためのタイミ
ングチャートである。
【符号の説明】
11…画素、12…Csライン、13…スキャンドライ
バ、14…ソースドライバ、15…プリチャージドライ
バ、16…映像信号ライン、18…プリチャージ信号ラ
イン,19l,19r…切り換えスイッチ、hsw1〜
hsw4…サンプリングスイッチ、psw1〜psw4
…プリチャージスイッチ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 画素が行列状に配置されてなる画素部を
    行単位で順次駆動する垂直駆動手段と、 映像信号を入力する映像信号ラインと前記画素部の各列
    ごとに配線された複数本の信号ラインの各々との間に接
    続されたサンプリングスイッチ群と、 前記サンプリングスイッチ群の各スイッチを順次駆動す
    る第1の水平駆動手段と、 グレーレベルと黒レベルを有するプリチャージ信号を入
    力するプリチャージ信号ラインと前記複数本の信号ライ
    ンの各々との間に接続されたプリチャージスイッチ群
    と、 前記第1の水平駆動手段による前記サンプリングスイッ
    チ群の各スイッチの駆動に先立って、前記プリチャージ
    スイッチ群の各スイッチを順次駆動して前記プリチャー
    ジ信号を黒レベルおよびグレーレベルの順で前記複数本
    の信号ラインの各々に書き込み、このグレーレベルを映
    像信号が書き込まれるまでホールドする一方、特定の動
    作モード設定時には前記複数本の信号ラインのうちの両
    サイドの所定数の信号ラインに対して前記プリチャージ
    信号をグレーレベルおよび黒レベルの順で書き込み、こ
    の黒レベルをホールドする第2の水平駆動手段とを備え
    たことを特徴とする液晶表示装置。
  2. 【請求項2】 前記プリチャージ信号は、そのグレーレ
    ベルの発生タイミングがプリチャージ開始タイミングに
    対して所定時間だけ遅れた位相関係にあることを特徴と
    する請求項1記載の液晶表示装置。
  3. 【請求項3】 前記プリチャージ信号のグレーレベルの
    発生タイミングは、プリチャージ開始タイミングに対し
    てプリチャージ期間の半分程度の時間だけ遅れているこ
    とを特徴とする請求項2記載の液晶表示装置。
  4. 【請求項4】 画素がマトリクス状に配置されてなる画
    素部を、行ごとに画素単位で順次駆動する液晶表示装置
    において、 前記画素部の各列ごとに配線された信号ラインの各々に
    対して、映像信号の書き込みに先立ってプリチャージ信
    号を黒レベルおよびグレーレベルの順で書き込み、この
    グレーレベルを映像信号が書き込まれるまでホールドす
    る一方、 特定の動作モードの設定時に、前記信号ラインのうちの
    両サイドの所定数の信号ラインに対して、先ずグレーレ
    ベルのプリチャージ信号を書き込み、続いて黒レベルの
    プリチャージ信号を書き込み、その後この黒レベルのプ
    リチャージ信号をホールドすることを特徴とする液晶表
    示装置の駆動方法。
  5. 【請求項5】 前記プリチャージ信号は、そのグレーレ
    ベルの発生タイミングがプリチャージ開始タイミングに
    対して所定時間だけ遅れた位相関係にあることを特徴と
    する請求項4記載の液晶表示装置の駆動方法。
  6. 【請求項6】 前記プリチャージ信号のグレーレベルの
    発生タイミングは、プリチャージ開始タイミングに対し
    てプリチャージ期間の半分程度の時間だけ遅れているこ
    とを特徴とする請求項5記載の液晶表示装置の駆動方
    法。
JP13212499A 1999-05-13 1999-05-13 液晶表示装置およびその駆動方法 Expired - Fee Related JP4352507B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13212499A JP4352507B2 (ja) 1999-05-13 1999-05-13 液晶表示装置およびその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13212499A JP4352507B2 (ja) 1999-05-13 1999-05-13 液晶表示装置およびその駆動方法

Publications (2)

Publication Number Publication Date
JP2000321553A true JP2000321553A (ja) 2000-11-24
JP4352507B2 JP4352507B2 (ja) 2009-10-28

Family

ID=15073979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13212499A Expired - Fee Related JP4352507B2 (ja) 1999-05-13 1999-05-13 液晶表示装置およびその駆動方法

Country Status (1)

Country Link
JP (1) JP4352507B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006308712A (ja) * 2005-04-27 2006-11-09 Sony Corp 表示装置および表示装置のプリチャージ方法
CN100423048C (zh) * 2004-06-18 2008-10-01 三菱电机株式会社 显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100423048C (zh) * 2004-06-18 2008-10-01 三菱电机株式会社 显示装置
JP2006308712A (ja) * 2005-04-27 2006-11-09 Sony Corp 表示装置および表示装置のプリチャージ方法

Also Published As

Publication number Publication date
JP4352507B2 (ja) 2009-10-28

Similar Documents

Publication Publication Date Title
KR100768116B1 (ko) 액정 표시 장치 및 그 구동 방법
US6744417B2 (en) Display device and method for driving the same
EP0848368B1 (en) Crosstalk reduction in active-matrix display
JPH09130708A (ja) 液晶画像表示装置
JP3813689B2 (ja) 表示装置及びその駆動方法
JPH09325741A (ja) 画像表示システム
JP4894151B2 (ja) アクティブマトリックス表示装置
JP4144474B2 (ja) 画像表示装置、画像表示パネル、パネル駆動装置および画像表示パネルの駆動方法
JP4135250B2 (ja) 液晶表示装置およびその駆動方法
KR20030033050A (ko) 디스플레이 디바이스 및 이를 위한 구동 방법
JP3666147B2 (ja) アクティブマトリクス表示装置
JPH10143113A (ja) アクティブマトリクス表示装置およびその駆動方法
JPH02210985A (ja) マトリクス型液晶表示装置の駆動回路
JPH10326090A (ja) アクティブマトリクス表示装置
JP4352507B2 (ja) 液晶表示装置およびその駆動方法
JP3666161B2 (ja) アクティブマトリクス表示装置
JPH0854601A (ja) アクティブマトリクス型液晶表示装置
JPH0950263A (ja) アクティブマトリクス表示装置及びその駆動方法
JPH0430683A (ja) 液晶表示装置
JPH09258164A (ja) 液晶表示装置
JP3633152B2 (ja) アクティブマトリクス表示装置およびその駆動方法
JPH11133934A (ja) 液晶駆動装置及び液晶駆動方法
JP2000267634A (ja) 液晶表示装置およびその駆動方法並びに液晶表示システム
JP2002132227A (ja) 表示装置およびその駆動方法
JPH0723316A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060130

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080326

A131 Notification of reasons for refusal

Effective date: 20080909

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20081022

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20090707

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20090720

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees