JP2003029726A - 液晶表示装置及びその駆動方法 - Google Patents
液晶表示装置及びその駆動方法Info
- Publication number
- JP2003029726A JP2003029726A JP2002096359A JP2002096359A JP2003029726A JP 2003029726 A JP2003029726 A JP 2003029726A JP 2002096359 A JP2002096359 A JP 2002096359A JP 2002096359 A JP2002096359 A JP 2002096359A JP 2003029726 A JP2003029726 A JP 2003029726A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- display device
- gate
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 本発明は全段ゲート電圧の影響により発生す
るフリッカ現象を除去すると共に消費電力を減らすこと
ができるようにした液晶表示装置及びその駆動方法に関
するものである。 【解決手段】 本発明による液晶表示装置はビデオ信号
に対応する画像を表示する液晶パネルと、前記ビデオ信
号、垂直同期信号及び水平同期信号を発生するデジタル
・ビデオ・カードと、前記垂直同期信号及び水平同期信
号を利用してドットクロックとデュアル・ゲート・スタ
ート・パルスを生成する制御部と、前記ドットクロック
に応答してデータラインなどにビデオ信号を供給するデ
ータドライバと、前記デュアルゲート・スタートパルス
に応答されてゲートラインなどに二つのレベルを有する
スキャン信号を供給するゲートドライバとを具備する。
本発明によると、データチャージング区間に相互異なる
二レベルのゲートで夏を利用して全段ゲート電圧の影響
度を減少させることで画質低下及びフリッカの発生を防
ぐことができる。
るフリッカ現象を除去すると共に消費電力を減らすこと
ができるようにした液晶表示装置及びその駆動方法に関
するものである。 【解決手段】 本発明による液晶表示装置はビデオ信号
に対応する画像を表示する液晶パネルと、前記ビデオ信
号、垂直同期信号及び水平同期信号を発生するデジタル
・ビデオ・カードと、前記垂直同期信号及び水平同期信
号を利用してドットクロックとデュアル・ゲート・スタ
ート・パルスを生成する制御部と、前記ドットクロック
に応答してデータラインなどにビデオ信号を供給するデ
ータドライバと、前記デュアルゲート・スタートパルス
に応答されてゲートラインなどに二つのレベルを有する
スキャン信号を供給するゲートドライバとを具備する。
本発明によると、データチャージング区間に相互異なる
二レベルのゲートで夏を利用して全段ゲート電圧の影響
度を減少させることで画質低下及びフリッカの発生を防
ぐことができる。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に関す
るもので、特に全段ゲート電圧の影響により発生するフ
リッカ現象を除去すると共に消費電力を減らすことがで
きるようにした液晶表示装置及びその駆動方法に関する
ものである。
るもので、特に全段ゲート電圧の影響により発生するフ
リッカ現象を除去すると共に消費電力を減らすことがで
きるようにした液晶表示装置及びその駆動方法に関する
ものである。
【０００２】
【従来の技術】一般的に、液晶表示装置（ Liquid Crys
tal Display）はビデオ信号により液晶セルなどの光透
過率を調節して画像を表示する。液晶セル毎にスイッチ
ング素子が形成されたアクティブ・マトリックス（Acti
ve Matrix）タイプの液晶表示装置は動映像を表示する
のに適切である。アクティブ・マトリックス・タイプの
液晶表示装置に使用されるスイッチング素子としては主
に薄膜トランジスタ（Thin Film Transistor：以下、″
ＴＦＴ″という）が利用されている。このようなアクテ
ィブ・マトリックス・タイプの液晶表示素子はブラウン
管に比べて小型化が可能で、パーソナル・コンピュータ
（Personal Computer）とノートブック・コンピュータ
（Note Book Computer）は勿論のこと、コピー機などの
事務自動化機器、携帯電話機からポケットベル（登録商
標）などの携帯機器まで広範囲に利用されている。
tal Display）はビデオ信号により液晶セルなどの光透
過率を調節して画像を表示する。液晶セル毎にスイッチ
ング素子が形成されたアクティブ・マトリックス（Acti
ve Matrix）タイプの液晶表示装置は動映像を表示する
のに適切である。アクティブ・マトリックス・タイプの
液晶表示装置に使用されるスイッチング素子としては主
に薄膜トランジスタ（Thin Film Transistor：以下、″
ＴＦＴ″という）が利用されている。このようなアクテ
ィブ・マトリックス・タイプの液晶表示素子はブラウン
管に比べて小型化が可能で、パーソナル・コンピュータ
（Personal Computer）とノートブック・コンピュータ
（Note Book Computer）は勿論のこと、コピー機などの
事務自動化機器、携帯電話機からポケットベル（登録商
標）などの携帯機器まで広範囲に利用されている。
【０００３】図１は従来技術による液晶表示装置を表す
ブロック図である。図１を参照すると、液晶表示装置の
駆動装置はデジタル・ビデオ・データに変換するための
デジタル・ビデオ・カード（１）と、液晶パネル（６）
のデータラインなど（ＤＬ）にビデオデータを供給する
ためのデータドライバ（３）と、液晶パネル（６）のゲ
ートラインなど（ＧＬ）を順次的に駆動するためのゲー
トドライバ（５）と、データドライバ（３）とゲートド
ライバ（５）を制御するための制御部（２）とを具備す
る。
ブロック図である。図１を参照すると、液晶表示装置の
駆動装置はデジタル・ビデオ・データに変換するための
デジタル・ビデオ・カード（１）と、液晶パネル（６）
のデータラインなど（ＤＬ）にビデオデータを供給する
ためのデータドライバ（３）と、液晶パネル（６）のゲ
ートラインなど（ＧＬ）を順次的に駆動するためのゲー
トドライバ（５）と、データドライバ（３）とゲートド
ライバ（５）を制御するための制御部（２）とを具備す
る。
【０００４】液晶パネル（６）は二枚のガラス基板の間
に液晶が注入されて、その下部ガラス基板の上にゲート
ラインなど（ＧＬ）とデータラインなど（ＤＬ）が相互
に直交するように形成される。ゲートラインなど（Ｇ
Ｌ）とデータラインなど（ＤＬ）の交差部にはデータラ
インなど（ＤＬ）から入力される映像を液晶セル（Ｃｌ
ｃ）に選択的に供給するためのＴＦＴが形成される。こ
のために、ＴＦＴはゲートラインなど（ＧＬ）にゲート
端子が接続されて、データラインなど（ＤＬ）にソース
端子が接続される。そしてＴＦＴのドレイン端子は液晶
セル（Ｃｌｃ）の画素電極に接続される。
に液晶が注入されて、その下部ガラス基板の上にゲート
ラインなど（ＧＬ）とデータラインなど（ＤＬ）が相互
に直交するように形成される。ゲートラインなど（Ｇ
Ｌ）とデータラインなど（ＤＬ）の交差部にはデータラ
インなど（ＤＬ）から入力される映像を液晶セル（Ｃｌ
ｃ）に選択的に供給するためのＴＦＴが形成される。こ
のために、ＴＦＴはゲートラインなど（ＧＬ）にゲート
端子が接続されて、データラインなど（ＤＬ）にソース
端子が接続される。そしてＴＦＴのドレイン端子は液晶
セル（Ｃｌｃ）の画素電極に接続される。
【０００５】デジタル・ビデオ・カード（１）はアナロ
グ入力映像信号を液晶パネル（６）に適合のデジタル映
像信号に変換して映像信号に含まれた同期信号を検出す
る。
グ入力映像信号を液晶パネル（６）に適合のデジタル映
像信号に変換して映像信号に含まれた同期信号を検出す
る。
【０００６】制御部（２）はデジタル・ビデオ・カード
（１）からの赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の
デジタル・ビデオ・データをデータドライバ（３）に供
給する。また、制御部（２）はデジタル・ビデオ・カー
ド（１）から入力される水平/垂直同期信号（Ｈ、Ｖ）
を利用してドットクロック（Ｄｃｌｋ）とゲート・スタ
ート・パルス（ＧＳＰ）を生成してデータドライバ
（３）とゲートドライバ（５）をタイミング制御する。
ドットクロック（Ｄｃｌｋ）はデータドライバ（３）に
供給されて、ゲート・スタート・パルス（ＧＳＰ）はゲ
ートドライバ（５）に供給される。ここで、垂直同期信
号（Ｖ）は６０Ｈｚの周波数でデジタル・ビデオ・カー
ド（１）に設置された垂直同期信号発振器（図示されな
い）により生成されて、各一画面のフレーム端を表す。
（１）からの赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の
デジタル・ビデオ・データをデータドライバ（３）に供
給する。また、制御部（２）はデジタル・ビデオ・カー
ド（１）から入力される水平/垂直同期信号（Ｈ、Ｖ）
を利用してドットクロック（Ｄｃｌｋ）とゲート・スタ
ート・パルス（ＧＳＰ）を生成してデータドライバ
（３）とゲートドライバ（５）をタイミング制御する。
ドットクロック（Ｄｃｌｋ）はデータドライバ（３）に
供給されて、ゲート・スタート・パルス（ＧＳＰ）はゲ
ートドライバ（５）に供給される。ここで、垂直同期信
号（Ｖ）は６０Ｈｚの周波数でデジタル・ビデオ・カー
ド（１）に設置された垂直同期信号発振器（図示されな
い）により生成されて、各一画面のフレーム端を表す。
【０００７】水平同期信号（Ｈ）は下のような数学式に
より垂直同期信号発振器（図示されない）で生成され
て、画面内の各ラインの端を表す。
より垂直同期信号発振器（図示されない）で生成され
て、画面内の各ラインの端を表す。
【０００８】
【数１】Ｈ＝ＶＲ＊ＲＲｖ＊１．０５
ここで、Ｈは水平同期信号、ＶＲは垂直解像図、ＲＲｖ
は垂直同期信号（Ｖ）の再生率である。
は垂直同期信号（Ｖ）の再生率である。
【０００９】図２は図１に図示されたゲートドライバの
詳細なブロック図である。図２を参照すると、ゲートド
ライバ（５）は制御部（２）から入力されるゲート・ス
タート・パルス（ＧＳＰ）に応答して順次的にスキャン
パルスを発生するシフトレジスタ（１２）と、スキャン
パルスの電圧を液晶セルの駆動に適合するレベルにシフ
トさせるためのレベルシフタ（１４）などで構成され
る。データライン（ＤＬ）上のビデオデータはゲートド
ライバ（５）から入力されるスキャンパルスに応答して
ＴＦＴにより液晶セル（ＣＬｃ）の画素電極に供給され
る。
詳細なブロック図である。図２を参照すると、ゲートド
ライバ（５）は制御部（２）から入力されるゲート・ス
タート・パルス（ＧＳＰ）に応答して順次的にスキャン
パルスを発生するシフトレジスタ（１２）と、スキャン
パルスの電圧を液晶セルの駆動に適合するレベルにシフ
トさせるためのレベルシフタ（１４）などで構成され
る。データライン（ＤＬ）上のビデオデータはゲートド
ライバ（５）から入力されるスキャンパルスに応答して
ＴＦＴにより液晶セル（ＣＬｃ）の画素電極に供給され
る。
【００１０】制御部（２）から赤色（Ｒ）、緑色（Ｇ）
及び青色（Ｂ）のデジタル・ビデオ・データと共にドッ
トクロックＤｃｌｋ）がデータドライバ（３）に入力さ
れる。このデータドライバ（３）はドットクロック（Ｄ
ｃｌｋ）に同期して赤色（Ｒ）、緑色（Ｇ）及び青色
（Ｂ）のデジタル・ビデオ・データをラッチした後に、
ラッチされたデータをガンマ電圧（Ｖγ）により補正す
る。そしてデータドライバ（３）はガンマ電圧（Ｖγ）
により補正されたデータをアナログデータに変換して１
ライン分ずつデータライン（ＤＬ）に供給する。
及び青色（Ｂ）のデジタル・ビデオ・データと共にドッ
トクロックＤｃｌｋ）がデータドライバ（３）に入力さ
れる。このデータドライバ（３）はドットクロック（Ｄ
ｃｌｋ）に同期して赤色（Ｒ）、緑色（Ｇ）及び青色
（Ｂ）のデジタル・ビデオ・データをラッチした後に、
ラッチされたデータをガンマ電圧（Ｖγ）により補正す
る。そしてデータドライバ（３）はガンマ電圧（Ｖγ）
により補正されたデータをアナログデータに変換して１
ライン分ずつデータライン（ＤＬ）に供給する。
【００１１】図３はストレージ・オン・ゲート構造の画
素等価回路図である。図３を参照すると、液晶パネル
（６）は画素電極（１６）と、ゲートライン（ＧＬ）と
データライン（ＤＬ）間の交差部に配列されてスイッチ
ング役割をするＴＦＴ（Ｔ１）とを具備する。
素等価回路図である。図３を参照すると、液晶パネル
（６）は画素電極（１６）と、ゲートライン（ＧＬ）と
データライン（ＤＬ）間の交差部に配列されてスイッチ
ング役割をするＴＦＴ（Ｔ１）とを具備する。
【００１２】画素電極（１６）は光を透過/遮断する領
域に液晶層（図示しない）に信号電圧を印加して画像を
表示する。
域に液晶層（図示しない）に信号電圧を印加して画像を
表示する。
【００１３】ＴＦＴ（Ｔ１）は画素電極（１６）に信号
電圧をかけて画素電極（１６）からの信号電圧を遮断す
るスイッチの役割をする。ＴＦＴ（Ｔ１）のゲート端子
はゲートライン（ＧＬ）に連結されて、ＴＦＴ（Ｔ１）
のソース端子はデータライン（ＤＬ）に連結される。ま
たドレイン端子は画素電極（１６）に連結される。ＴＦ
Ｔ（Ｔ１）はスイッチング作用により画素電極（１６）
に画素電圧を供給して画像を表示する。そして、液晶の
印加電圧の維持特性を向上させてグレースケール（Gray
Scale）表示を安定させ、画素の非選択期間の間に画
素情報を維持するため、補助キャパシティ即ち、ストレ
ージ・キャパシタ（Storage Capacitor：Ｃｓｔ）が使
用される。
電圧をかけて画素電極（１６）からの信号電圧を遮断す
るスイッチの役割をする。ＴＦＴ（Ｔ１）のゲート端子
はゲートライン（ＧＬ）に連結されて、ＴＦＴ（Ｔ１）
のソース端子はデータライン（ＤＬ）に連結される。ま
たドレイン端子は画素電極（１６）に連結される。ＴＦ
Ｔ（Ｔ１）はスイッチング作用により画素電極（１６）
に画素電圧を供給して画像を表示する。そして、液晶の
印加電圧の維持特性を向上させてグレースケール（Gray
Scale）表示を安定させ、画素の非選択期間の間に画
素情報を維持するため、補助キャパシティ即ち、ストレ
ージ・キャパシタ（Storage Capacitor：Ｃｓｔ）が使
用される。
【００１４】データドライバ（３）のシフトレジスタ
（図示しない）は順次的に一画素ずつビデオ信号の印加
を受けてデータライン（ＤＬ）などに当たるビデオ信号
を貯蔵する。続いて、ゲートドライバ（５）はゲートラ
イン選択信号（ＧＬ）を出力して複数のゲートライン
（ＧＬ）の中で一つのゲートライン（ＧＬ）を順次選択
する。
（図示しない）は順次的に一画素ずつビデオ信号の印加
を受けてデータライン（ＤＬ）などに当たるビデオ信号
を貯蔵する。続いて、ゲートドライバ（５）はゲートラ
イン選択信号（ＧＬ）を出力して複数のゲートライン
（ＧＬ）の中で一つのゲートライン（ＧＬ）を順次選択
する。
【００１５】選択されたゲートライン（ＧＬ）に連結さ
れた複数のＴＦＴ（Ｔ１）がターン・オンされてデータ
ドライバ（３）のシフトレジスタに貯蔵されたビデオ信
号がＴＦＴ（Ｔ１）のソース端子に印加されることでビ
デオ信号が液晶パネル（６）に表示される。以後、前記
のような動作が繰り返されてビデオ信号が液晶パネル
（６）に表示される。
れた複数のＴＦＴ（Ｔ１）がターン・オンされてデータ
ドライバ（３）のシフトレジスタに貯蔵されたビデオ信
号がＴＦＴ（Ｔ１）のソース端子に印加されることでビ
デオ信号が液晶パネル（６）に表示される。以後、前記
のような動作が繰り返されてビデオ信号が液晶パネル
（６）に表示される。
【００１６】この時、ストレージ・キャパシタ（Ｃｓ
ｔ）はゲートライン（ＧＬ）が走査される際に全段ゲー
トライン（ＧＬｎ−１）からのデータ電圧を図４及び図
５のように充電する。
ｔ）はゲートライン（ＧＬ）が走査される際に全段ゲー
トライン（ＧＬｎ−１）からのデータ電圧を図４及び図
５のように充電する。
【００１７】図４及び図５はストレージ・キャパシタ
（Ｃｓｔ）によりデータ電圧が充電されるのに対する時
間的な変動を図示した波形図である。
（Ｃｓｔ）によりデータ電圧が充電されるのに対する時
間的な変動を図示した波形図である。
【００１８】図４を参照すると、スキャンパルスがオン
（ＯＮ）される１Ｈの間、ストレージ・キャパシタ（Ｃ
ｓｔ）は正極性（＋）電圧を充電するようになる。この
時にストレージ・キャパシタ（Ｃｓｔ）に充電された電
圧はスキャンパルスがオフ（ＯＦＦ）された後、１フレ
ームの間、維持される。
（ＯＮ）される１Ｈの間、ストレージ・キャパシタ（Ｃ
ｓｔ）は正極性（＋）電圧を充電するようになる。この
時にストレージ・キャパシタ（Ｃｓｔ）に充電された電
圧はスキャンパルスがオフ（ＯＦＦ）された後、１フレ
ームの間、維持される。
【００１９】図５を参照すると、スキャンパルスがオン
（ＯＮ）される１Ｈの間、ストレージ・キャパシタ（Ｃ
ｓｔ）は負極性（−）電圧を充電するようになる。この
ようにストレージ・キャパシタ（Ｃｓｔ）に充電された
電圧はスキャンパルスがオン（ＯＮ）された後、１フレ
ームの間、維持される。
（ＯＮ）される１Ｈの間、ストレージ・キャパシタ（Ｃ
ｓｔ）は負極性（−）電圧を充電するようになる。この
ようにストレージ・キャパシタ（Ｃｓｔ）に充電された
電圧はスキャンパルスがオン（ＯＮ）された後、１フレ
ームの間、維持される。
【００２０】しかし、このような従来技術による液晶表
示装置の駆動方法は全段ゲートライン（ＧＬｎ−１）に
対するストレージ・キャパシタ（Ｃｓｔ）のデータ電圧
の充電の際に全段ゲートライン（ＧＬｎ−１）から高電
圧がストレージ・キャパシタ（Ｃｓｔ）に誘起されて画
素電圧にプラスされる問題点が発生する。このような、
ストレージ・キャパシタ（Ｃｓｔ）に誘起される電圧を
図６及び図７のシミュレーションにより詳細にすると次
のようにゲート電圧が２０Ｖである際、誘起電圧（Δ
Ｖ）は約１０Ｖでとても高い電圧が画素電圧にプラスさ
れる。図６及び図７での入力信号値などは表１に表した
ことのようである。例えば、ゲート電圧が２０Ｖである
際、誘起電圧（ΔＶ）は約１０でとても高い電圧が画素
に印加される。
示装置の駆動方法は全段ゲートライン（ＧＬｎ−１）に
対するストレージ・キャパシタ（Ｃｓｔ）のデータ電圧
の充電の際に全段ゲートライン（ＧＬｎ−１）から高電
圧がストレージ・キャパシタ（Ｃｓｔ）に誘起されて画
素電圧にプラスされる問題点が発生する。このような、
ストレージ・キャパシタ（Ｃｓｔ）に誘起される電圧を
図６及び図７のシミュレーションにより詳細にすると次
のようにゲート電圧が２０Ｖである際、誘起電圧（Δ
Ｖ）は約１０Ｖでとても高い電圧が画素電圧にプラスさ
れる。図６及び図７での入力信号値などは表１に表した
ことのようである。例えば、ゲート電圧が２０Ｖである
際、誘起電圧（ΔＶ）は約１０でとても高い電圧が画素
に印加される。
【表１】
【００２１】従って、画素に印加される電圧（Vpixel）
は充電電圧に誘起電圧（ΔＶ）がプラスされたことにな
るので、液晶パネル（１２）に表示されるデータが歪曲
されるようになる。また、誘起された大きい誘起電圧
（ΔＶ）は正常的な画素に印加される電圧より３倍程度
の大きい電圧で画素に印加されるために、液晶層は急激
な液晶変位をもたらす。
は充電電圧に誘起電圧（ΔＶ）がプラスされたことにな
るので、液晶パネル（１２）に表示されるデータが歪曲
されるようになる。また、誘起された大きい誘起電圧
（ΔＶ）は正常的な画素に印加される電圧より３倍程度
の大きい電圧で画素に印加されるために、液晶層は急激
な液晶変位をもたらす。
【００２２】このような、液晶変位は下の数学式２での
上昇時間（Rising Time）により液晶変位を起こす。
上昇時間（Rising Time）により液晶変位を起こす。
【数２】
【００２３】下の数学式３は充電電圧が５Ｖである場合
において、全段ゲートライン（ＧＬｎ−１）の影響によ
る上昇時間の変化を表したもので、数学式３は全段ゲー
トライン（ＧＬｎ−１）の影響がある場合（Ｖｔｈ＝
１．０Ｖ、ΔＶ＝１０Ｖ）である。
において、全段ゲートライン（ＧＬｎ−１）の影響によ
る上昇時間の変化を表したもので、数学式３は全段ゲー
トライン（ＧＬｎ−１）の影響がある場合（Ｖｔｈ＝
１．０Ｖ、ΔＶ＝１０Ｖ）である。
【数３】
【００２４】このように、全段ゲートライン（ＧＬｎー
１）の影響により画素電圧（Vpixel）は充電電圧と誘起
電圧（ΔＶ）の和になるので１５Ｖとなる。液晶応答速
度は画素電圧（Vpixel）の倍に反比例するので上昇時間
が早くなり、全段ゲートライン（ＧＬｎ−１）の影響に
より上昇時間が早くなるので液晶変位が発生する。この
ような、上昇時間は電圧の倍に反比例するので急激な液
晶変位は図８のようにフレーム単位の輝度変化を起こ
す。即ち、輝度変化によってフリッカが発生する。
１）の影響により画素電圧（Vpixel）は充電電圧と誘起
電圧（ΔＶ）の和になるので１５Ｖとなる。液晶応答速
度は画素電圧（Vpixel）の倍に反比例するので上昇時間
が早くなり、全段ゲートライン（ＧＬｎ−１）の影響に
より上昇時間が早くなるので液晶変位が発生する。この
ような、上昇時間は電圧の倍に反比例するので急激な液
晶変位は図８のようにフレーム単位の輝度変化を起こ
す。即ち、輝度変化によってフリッカが発生する。
【００２５】また、全段ゲートライン（ＧＬｎ−１）の
影響を除去するためにストレージ・キャパシタ（Ｃｓ
ｔ）を全段ゲートライン（ＧＬｎ−１）以外の所に形成
する方法がある。例えば、図１０のようにストレージ・
キャパシタ（Ｃｓｔ）をコムオン電極ライン（ＳＣＬ）
に連結するストレージ・コモン・ゲート（Storage Com
mon Gate）構造などがある。しかし、ストレージ・オ
ン・ゲート構造ではストレージ・オン・ゲート構造に比
べて画素開口率が５％減少する。更に、ストレージ・キ
ャパシタ（Ｃｓｔ）を形成するための全体の工程数が追
加される短所がある。
影響を除去するためにストレージ・キャパシタ（Ｃｓ
ｔ）を全段ゲートライン（ＧＬｎ−１）以外の所に形成
する方法がある。例えば、図１０のようにストレージ・
キャパシタ（Ｃｓｔ）をコムオン電極ライン（ＳＣＬ）
に連結するストレージ・コモン・ゲート（Storage Com
mon Gate）構造などがある。しかし、ストレージ・オ
ン・ゲート構造ではストレージ・オン・ゲート構造に比
べて画素開口率が５％減少する。更に、ストレージ・キ
ャパシタ（Ｃｓｔ）を形成するための全体の工程数が追
加される短所がある。
【００２６】
【発明が解決しようとする課題】従って、本発明の目的
は、全段ゲートの影響により発生するフリッカ現象を除
去することができるようにした液晶表示装置及びその駆
動方法を提供するのにある。
は、全段ゲートの影響により発生するフリッカ現象を除
去することができるようにした液晶表示装置及びその駆
動方法を提供するのにある。
【００２７】本発明の異なる目的は、向上された画質を
提供するようにした液晶表示装置及びその駆動方法を提
供することにある。
提供するようにした液晶表示装置及びその駆動方法を提
供することにある。
【００２８】
【課題を解決するための手段】前記目的を達成するため
に、本発明による液晶表示装置はビデオ信号に対応する
画像を表示する液晶パネルと、前記ビデオ信号、垂直同
期信号及び水平同期信号を発生するデジタル・ビデオ・
カードと、前記垂直同期信号及び水平同期信号を利用し
てドットクロックとデュアル・ゲート・スタート・パル
スを生成する制御部と、前記ドットクロックに応答して
データラインなどにビデオ信号を供給するデータドライ
バと、前記デュアル・ゲート・スタート・パルスに応答
されてゲートラインなどに二つのレベルを有するスキャ
ン信号を供給するゲートドライバとを具備する。
に、本発明による液晶表示装置はビデオ信号に対応する
画像を表示する液晶パネルと、前記ビデオ信号、垂直同
期信号及び水平同期信号を発生するデジタル・ビデオ・
カードと、前記垂直同期信号及び水平同期信号を利用し
てドットクロックとデュアル・ゲート・スタート・パル
スを生成する制御部と、前記ドットクロックに応答して
データラインなどにビデオ信号を供給するデータドライ
バと、前記デュアル・ゲート・スタート・パルスに応答
されてゲートラインなどに二つのレベルを有するスキャ
ン信号を供給するゲートドライバとを具備する。
【００２９】本発明による液晶表示装置の駆動方法は、
液晶表示装置のゲートラインなどを順次的に駆動するた
めのゲートドライバにおいて、デュアル・ゲート・スタ
ート・パルスに応答して順次的にスキャンパルスを発生
させる段階と、前記スキャンパルスの電圧を液晶セルの
駆動に適合したレベルにシフトさせる段階と、前記シフ
トされたスキャンパルスの電圧をゲートラインなどに順
次的に供給する段階と、前記ゲートラインなどに供給さ
れた電圧をストレージ・キャパシタを通して画素電圧に
充電する段階を含むことを特徴とする。
液晶表示装置のゲートラインなどを順次的に駆動するた
めのゲートドライバにおいて、デュアル・ゲート・スタ
ート・パルスに応答して順次的にスキャンパルスを発生
させる段階と、前記スキャンパルスの電圧を液晶セルの
駆動に適合したレベルにシフトさせる段階と、前記シフ
トされたスキャンパルスの電圧をゲートラインなどに順
次的に供給する段階と、前記ゲートラインなどに供給さ
れた電圧をストレージ・キャパシタを通して画素電圧に
充電する段階を含むことを特徴とする。
【００３０】本発明による液晶表示装置の駆動方法は、
デュアル・ゲート・スタート・パルスに応答してスキャ
ンパルスを発生させる段階と、前記スキャンパルスの電
圧レベルを液晶セルの駆動に適合した電圧レベルにシフ
トさせる段階と、前記シフトされたスキャンパルスの電
圧レベルをゲートラインなどに供給する段階と、ストレ
ージ・キャパシタを通じて供給された前記シフトされた
電圧レベルを表示装置の画素電圧に充電する段階を含む
ことを特徴とする。
デュアル・ゲート・スタート・パルスに応答してスキャ
ンパルスを発生させる段階と、前記スキャンパルスの電
圧レベルを液晶セルの駆動に適合した電圧レベルにシフ
トさせる段階と、前記シフトされたスキャンパルスの電
圧レベルをゲートラインなどに供給する段階と、ストレ
ージ・キャパシタを通じて供給された前記シフトされた
電圧レベルを表示装置の画素電圧に充電する段階を含む
ことを特徴とする。
【００３１】本発明によるまた異なる液晶表示装置の駆
動方法は、スキャンパルスを発生する段階と、前記スキ
ャンパルスの電圧レベルを液晶セルの駆動に適合した電
圧レベルにシフトさせる段階と、前記シフトされたスキ
ャンパルスの電圧レベルをゲートラインなどに供給する
段階と、ストレージ・キャパシタを通じて供給された前
記シフトされた電圧レベルを表示装置の画素に供給する
段階とからなり、２水平周期信号の間のスキャンパルス
の電圧レベルは１水平周期信号の間のスキャンパルスの
電圧レベルより大きいことを特徴とする。
動方法は、スキャンパルスを発生する段階と、前記スキ
ャンパルスの電圧レベルを液晶セルの駆動に適合した電
圧レベルにシフトさせる段階と、前記シフトされたスキ
ャンパルスの電圧レベルをゲートラインなどに供給する
段階と、ストレージ・キャパシタを通じて供給された前
記シフトされた電圧レベルを表示装置の画素に供給する
段階とからなり、２水平周期信号の間のスキャンパルス
の電圧レベルは１水平周期信号の間のスキャンパルスの
電圧レベルより大きいことを特徴とする。
【００３２】本発明によるまた異なる液晶表示装置の駆
動方法は、ビデオ信号、垂直同期信号及び水平同期信号
を発生する段階と、前記垂直同期信号及び水平同期信号
を利用してドットクロックとデュアル・ゲート・スター
ト・パルスを生成する段階と、前記ドットクロックに応
答してデータラインなどにビデオ信号を供給する段階
と、前記デュアル・ゲート・スタート・パルスに応答し
てゲートラインなどに二つのレベルを有するスキャン信
号を供給する段階を含むことを特徴とする。
動方法は、ビデオ信号、垂直同期信号及び水平同期信号
を発生する段階と、前記垂直同期信号及び水平同期信号
を利用してドットクロックとデュアル・ゲート・スター
ト・パルスを生成する段階と、前記ドットクロックに応
答してデータラインなどにビデオ信号を供給する段階
と、前記デュアル・ゲート・スタート・パルスに応答し
てゲートラインなどに二つのレベルを有するスキャン信
号を供給する段階を含むことを特徴とする。
【００３３】
【作用】本発明によると、データチャージング区間に相
互に異なる二レベルのゲート電圧を利用して全段ゲート
電圧の影響度を減少させることで、画質低下及びフリッ
カの発生を防止することができる。
互に異なる二レベルのゲート電圧を利用して全段ゲート
電圧の影響度を減少させることで、画質低下及びフリッ
カの発生を防止することができる。
【００３４】
【発明の実施態様】以下、図１０乃至図１４を参照して
本発明の好ましい実施例について説明する。
本発明の好ましい実施例について説明する。
【００３５】図１０は本発明の実施例による液晶表示装
置の駆動装置を図示したものである。
置の駆動装置を図示したものである。
【００３６】図１０を参照すると、デジタル・ビデオ・
データに変換するためのデジタル・ビデオ・カード（２
１）と、液晶パネル（２６）のデータラインなど（Ｄ
Ｌ）にビデオデータを供給するためのデータドライバ
（２３）と、液晶パネル（２６）のゲートラインなど
（ＧＬ）を順次的に駆動するためのゲートドライバ（２
５）と、データドライバ（２３）とゲートドライバ（２
５）を制御するための制御部（２２）とを具備する。
データに変換するためのデジタル・ビデオ・カード（２
１）と、液晶パネル（２６）のデータラインなど（Ｄ
Ｌ）にビデオデータを供給するためのデータドライバ
（２３）と、液晶パネル（２６）のゲートラインなど
（ＧＬ）を順次的に駆動するためのゲートドライバ（２
５）と、データドライバ（２３）とゲートドライバ（２
５）を制御するための制御部（２２）とを具備する。
【００３７】液晶パネル（２６）は二枚のガラス基板の
間に液晶が注入されて、その下部ガラス基板の上にゲー
トラインなど（ＧＬ）とデータラインなど（ＤＬ）が相
互に直交するように形成される。ゲートラインなど（Ｇ
Ｌ）とデータラインなど（ＤＬ）の交差部には、データ
ラインなど（ＤＬ）から入力される映像を液晶セル（Ｃ
ｌｃ）に選択的に供給するためのＴＦＴが形成される。
このために、ＴＦＴはゲートラインなど（ＧＬ）にゲー
ト端子が接続されて、データラインなど（ＤＬ）にソー
ス端子が接続される。そしてＴＦＴのドレイン端子は液
晶セル（Ｃｌｃ）の画素電極に接続される。
間に液晶が注入されて、その下部ガラス基板の上にゲー
トラインなど（ＧＬ）とデータラインなど（ＤＬ）が相
互に直交するように形成される。ゲートラインなど（Ｇ
Ｌ）とデータラインなど（ＤＬ）の交差部には、データ
ラインなど（ＤＬ）から入力される映像を液晶セル（Ｃ
ｌｃ）に選択的に供給するためのＴＦＴが形成される。
このために、ＴＦＴはゲートラインなど（ＧＬ）にゲー
ト端子が接続されて、データラインなど（ＤＬ）にソー
ス端子が接続される。そしてＴＦＴのドレイン端子は液
晶セル（Ｃｌｃ）の画素電極に接続される。
【００３８】デジタル・ビデオ・カード（２１）は、ア
ナログ入力映像信号を液晶パネル（２６）に適合したデ
ジタル映像信号に変換して映像信号に含まれた同期信号
を検出する。
ナログ入力映像信号を液晶パネル（２６）に適合したデ
ジタル映像信号に変換して映像信号に含まれた同期信号
を検出する。
【００３９】制御部（２２）はデジタル・ビデオ・カー
ド（２１）からの赤色（Ｒ）、緑色（Ｇ）及び青色
（Ｂ）のデジタル・ビデオ・データをデータドライバ
（２３）に供給する。また、制御部（２２）はデジタル
・ビデオ・カード（２１）から入力される水平/垂直同
期信号（Ｈ、Ｖ）を利用してドットクロック（Ｄｃｌ
ｋ）とデュアル・ゲート・スタート・パルス（ＤＧｓ
ｐ）を生成してデータドライバ（２３）とゲートドライ
バ（２５）をタイミング制御する。ドットクロック（Ｄ
ｃｌｋ）はデータドライバ（２３）に供給されて、デュ
アル・ゲート・スタート・パルス（ＤＧｓｐ）はゲート
ドライバ（２５）に供給される。
ド（２１）からの赤色（Ｒ）、緑色（Ｇ）及び青色
（Ｂ）のデジタル・ビデオ・データをデータドライバ
（２３）に供給する。また、制御部（２２）はデジタル
・ビデオ・カード（２１）から入力される水平/垂直同
期信号（Ｈ、Ｖ）を利用してドットクロック（Ｄｃｌ
ｋ）とデュアル・ゲート・スタート・パルス（ＤＧｓ
ｐ）を生成してデータドライバ（２３）とゲートドライ
バ（２５）をタイミング制御する。ドットクロック（Ｄ
ｃｌｋ）はデータドライバ（２３）に供給されて、デュ
アル・ゲート・スタート・パルス（ＤＧｓｐ）はゲート
ドライバ（２５）に供給される。
【００４０】データドライバ（２３）には、制御部（２
２）からの赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）のデ
ジタル・ビデオ・データと共にドットクロック（Ｄｃｌ
ｋ）が入力される。このデータドライバ（２３）は、ド
ットクロック（Ｄｃｌｋ）に同期して赤色（Ｒ）、緑色
（Ｇ）及び青色（Ｂ）のデジタル・ビデオ・データをラ
ッチした後に、ラッチされたデータをガンマ電圧（Ｖ
γ）により補正する。そしてデータドライバ（２３）は
ガンマ電圧（Ｖγ）により補正されたデータをアナログ
データに変換して１ライン分ずつデータライン（ＤＬ）
に供給する。
２）からの赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）のデ
ジタル・ビデオ・データと共にドットクロック（Ｄｃｌ
ｋ）が入力される。このデータドライバ（２３）は、ド
ットクロック（Ｄｃｌｋ）に同期して赤色（Ｒ）、緑色
（Ｇ）及び青色（Ｂ）のデジタル・ビデオ・データをラ
ッチした後に、ラッチされたデータをガンマ電圧（Ｖ
γ）により補正する。そしてデータドライバ（２３）は
ガンマ電圧（Ｖγ）により補正されたデータをアナログ
データに変換して１ライン分ずつデータライン（ＤＬ）
に供給する。
【００４１】図１１は図１０に図示されたゲートドライ
バを詳細に表したブロック図である。
バを詳細に表したブロック図である。
【００４２】図１１を参照すると、ゲートドライバ（２
５）は制御部（２２）から入力されるデュアル・ゲート
・スタート・パルス（ＤＧｓｐ）に応答して順次的にス
キャンパルスを発生するシフトレジスタ（３２）と、ス
キャンパルスの電圧を液晶セルの駆動に適合したレベル
にシフトさせるためのマルチ−ステップ・レベルシフタ
（３４）などで構成される。データライン（ＤＬ）上の
ビデオデータはゲートドライバ（２５）から入力される
スキャンパルスに応答してＴＦＴにより液晶セル（Ｃｌ
ｃ）の画素電極に供給される。即ち、ＴＦＴはゲートラ
イン（ＧＬ）がインエーブルされる際にデータライン
（ＤＬ）上のデータ信号を液晶セル（Ｃｌｃ）及びスト
レージ・キャパシタ（図示しない）側に転送する。する
と、液晶セル（Ｃｌｃ）はデータライン（ＤＬ）からＴ
ＦＴを経由して入力されるデータ信号を充電してその充
電されたデータ信号の電圧レベルにより透過光量を調節
する。
５）は制御部（２２）から入力されるデュアル・ゲート
・スタート・パルス（ＤＧｓｐ）に応答して順次的にス
キャンパルスを発生するシフトレジスタ（３２）と、ス
キャンパルスの電圧を液晶セルの駆動に適合したレベル
にシフトさせるためのマルチ−ステップ・レベルシフタ
（３４）などで構成される。データライン（ＤＬ）上の
ビデオデータはゲートドライバ（２５）から入力される
スキャンパルスに応答してＴＦＴにより液晶セル（Ｃｌ
ｃ）の画素電極に供給される。即ち、ＴＦＴはゲートラ
イン（ＧＬ）がインエーブルされる際にデータライン
（ＤＬ）上のデータ信号を液晶セル（Ｃｌｃ）及びスト
レージ・キャパシタ（図示しない）側に転送する。する
と、液晶セル（Ｃｌｃ）はデータライン（ＤＬ）からＴ
ＦＴを経由して入力されるデータ信号を充電してその充
電されたデータ信号の電圧レベルにより透過光量を調節
する。
【００４３】制御部（２２）から入力されるデュアル・
ゲート・スタート・パルス（ＤＧｓｐ）はデュアル・パ
ルス（Dual Pulse）の形態または二倍のパルス幅（Pul
seWidth）を有するようにする。
ゲート・スタート・パルス（ＤＧｓｐ）はデュアル・パ
ルス（Dual Pulse）の形態または二倍のパルス幅（Pul
seWidth）を有するようにする。
【００４４】デュアル・ゲート・スタート・パルス（Ｄ
Ｇｓｐ）が入力されるとマルチ−ステップ・レベルシフ
タ（３４）はスキャンパルス電圧を液晶セル（Ｃｌｃ）
の駆動に適当なレベルにするが、２水平同期期間（２
Ｈ）の間に二レベルのスキャンパルスが出力されるよう
にスイッチングされる。これでゲートドライバ（２５）
は液晶パネル（２６）上のｎ個のゲートライン（ＧＬ１
乃至ＧＬｎ）を２水平同期期間（２Ｈ）ずつ順次的にイ
ンエーブルさせることで液晶パネル（２６）上のＴＦＴ
などを順次的に駆動されるようにする。ここで二レベル
のスキャンパルスは二つのパルスを連続して印加するか
または一パルスを二倍のパルス幅に印加してゲートドラ
イバ内のマルチ−ステップ・レベルシフタ（３４）によ
り制御されるようにする。
Ｇｓｐ）が入力されるとマルチ−ステップ・レベルシフ
タ（３４）はスキャンパルス電圧を液晶セル（Ｃｌｃ）
の駆動に適当なレベルにするが、２水平同期期間（２
Ｈ）の間に二レベルのスキャンパルスが出力されるよう
にスイッチングされる。これでゲートドライバ（２５）
は液晶パネル（２６）上のｎ個のゲートライン（ＧＬ１
乃至ＧＬｎ）を２水平同期期間（２Ｈ）ずつ順次的にイ
ンエーブルさせることで液晶パネル（２６）上のＴＦＴ
などを順次的に駆動されるようにする。ここで二レベル
のスキャンパルスは二つのパルスを連続して印加するか
または一パルスを二倍のパルス幅に印加してゲートドラ
イバ内のマルチ−ステップ・レベルシフタ（３４）によ
り制御されるようにする。
【００４５】本発明による液晶表示装置もまた図３のよ
うなストレージ・オン・ゲート構造の画素等価回路を有
する。
うなストレージ・オン・ゲート構造の画素等価回路を有
する。
【００４６】これで、液晶パネル（２６）は画素電極
（１６）と、ゲートラインなど（ＧＬ）とデータライン
など（ＤＬ）間の交差部に配列されてスイッチング作用
をするＴＦＴ（Ｔ１）とを具備する。
（１６）と、ゲートラインなど（ＧＬ）とデータライン
など（ＤＬ）間の交差部に配列されてスイッチング作用
をするＴＦＴ（Ｔ１）とを具備する。
【００４７】画素電極（１６）は光を透過/遮断する領
域に液晶層（図示しない）に信号電圧を印加して画像を
表示する。
域に液晶層（図示しない）に信号電圧を印加して画像を
表示する。
【００４８】ＴＦＴ（Ｔ１）は画素電極（１６）に信号
電圧をかけてあげて遮断するスイッチ作用をする。ＴＦ
Ｔ（Ｔ１）のゲート端子にはゲートライン（ＧＬ）に連
結され、ＴＦＴ（Ｔ１）のソース端子にはデータライン
（ＤＬ）に連結され、ＴＦＴ（Ｔ１）のドレイン端子は
画素電極（１６）に連結される。ＴＦＴ（Ｔ１）のスイ
ッチング作用により画素電圧は画素電極に印加されて画
像を表示する。液晶印加電圧の維持特性を向上させてグ
レースケール（Gray Scale）表示の安定及び画素の非
選択期間の間に画素情報を維持するなどを行うため補助
容量（StorageCapacitor：Ｃｓｔ）を使用する。
電圧をかけてあげて遮断するスイッチ作用をする。ＴＦ
Ｔ（Ｔ１）のゲート端子にはゲートライン（ＧＬ）に連
結され、ＴＦＴ（Ｔ１）のソース端子にはデータライン
（ＤＬ）に連結され、ＴＦＴ（Ｔ１）のドレイン端子は
画素電極（１６）に連結される。ＴＦＴ（Ｔ１）のスイ
ッチング作用により画素電圧は画素電極に印加されて画
像を表示する。液晶印加電圧の維持特性を向上させてグ
レースケール（Gray Scale）表示の安定及び画素の非
選択期間の間に画素情報を維持するなどを行うため補助
容量（StorageCapacitor：Ｃｓｔ）を使用する。
【００４９】データドライバ（２３）のシフトレジスタ
（図示しない）は順次的に一画素ずつビデオ信号を印加
受けてデータライン（ＤＬ）などに当たるビデオ信号を
貯蔵する。続いて、ゲートドライバ（２５）はゲートラ
イン選択信号（ＧＬ）を出力して複数のゲートライン
（ＧＬ）の中で一つのゲートライン（ＧＬ）を順次選択
する。
（図示しない）は順次的に一画素ずつビデオ信号を印加
受けてデータライン（ＤＬ）などに当たるビデオ信号を
貯蔵する。続いて、ゲートドライバ（２５）はゲートラ
イン選択信号（ＧＬ）を出力して複数のゲートライン
（ＧＬ）の中で一つのゲートライン（ＧＬ）を順次選択
する。
【００５０】選択されたゲートライン（ＧＬ）に連結さ
れた複数のＴＦＴ（Ｔ１）がターン・オンされてデータ
ドライバ（２３）のシフトレジスタに貯蔵されたビデオ
信号がＴＦＴ（Ｔ１）のソース端子に印加されることで
ビデオ信号が液晶パネル（２６）に表示される。以後、
前記のような動作が繰り返されてビデオ信号が液晶パネ
ル（２６）に表示される。
れた複数のＴＦＴ（Ｔ１）がターン・オンされてデータ
ドライバ（２３）のシフトレジスタに貯蔵されたビデオ
信号がＴＦＴ（Ｔ１）のソース端子に印加されることで
ビデオ信号が液晶パネル（２６）に表示される。以後、
前記のような動作が繰り返されてビデオ信号が液晶パネ
ル（２６）に表示される。
【００５１】この時、ストレージ・キャパシタ（Ｃｓ
ｔ）はゲートライン（ＧＬｎ）が走査される際に、全段
ゲートライン（ＧＬｎ−１）からのデータ電圧を充電す
る。
ｔ）はゲートライン（ＧＬｎ）が走査される際に、全段
ゲートライン（ＧＬｎ−１）からのデータ電圧を充電す
る。
【００５２】図１２及び図１３は本発明によるストレー
ジ・キャパシタ（Ｃｓｔ）によりデータ電圧が充電され
るのに対する時間的な変動を図示した波形図である。
ジ・キャパシタ（Ｃｓｔ）によりデータ電圧が充電され
るのに対する時間的な変動を図示した波形図である。
【００５３】図１２を参照すると、スキャンパルスがオ
ン（ＯＮ）される間、ストレージ・キャパシタ（Ｃｓ
ｔ）はデュアル・ゲート・スタート・パルス（ＤＧｓ
ｐ）とマルチ−ステップ・レベルシフタ（３４）により
ゲートライン（ＧＬｎ）が走査される際、全段ゲートラ
イン（ＧＬｎ−１）から２水平同期期間（２Ｈ）の間、
相互に異なる二レベルの正極性（＋）電圧を充電する。
二レベルの正極性（＋）電圧において、１番目レベルの
電圧より次のレベルの電圧が二倍以上に大きく充電され
る。このようにストレージ・キャパシタ（Ｃｓｔ）に充
電された電圧はスキャンパルスがオフ（ＯＦＦ）された
後、１フレームの間、維持される。
ン（ＯＮ）される間、ストレージ・キャパシタ（Ｃｓ
ｔ）はデュアル・ゲート・スタート・パルス（ＤＧｓ
ｐ）とマルチ−ステップ・レベルシフタ（３４）により
ゲートライン（ＧＬｎ）が走査される際、全段ゲートラ
イン（ＧＬｎ−１）から２水平同期期間（２Ｈ）の間、
相互に異なる二レベルの正極性（＋）電圧を充電する。
二レベルの正極性（＋）電圧において、１番目レベルの
電圧より次のレベルの電圧が二倍以上に大きく充電され
る。このようにストレージ・キャパシタ（Ｃｓｔ）に充
電された電圧はスキャンパルスがオフ（ＯＦＦ）された
後、１フレームの間、維持される。
【００５４】図１３は１フレームの間、維持された後の
動作を表したものである。図１３を参照すると、スキャ
ンパルスがオン（ＯＮ）される間、ストレージ・キャパ
シタ（Ｃｓｔ）はデュアル・ゲート・スタート・パルス
（ＤＧｓｐ）とマルチ−ステップ・レベルシフタ（３
４）によりゲートライン（ＧＬｎ）が走査される際、全
段ゲートライン（ＧＬｎ−１）から２水平同期期間（２
Ｈ）の間、相互に異なる二レベルの負極性（−）電圧を
充電するようになる。二レベルの負極性（−）電圧にお
いて、次のレベルの電圧は１番目レベルの電圧より二倍
以上に大きく充電される。このようにストレージ・キャ
パシタ（Ｃｓｔ）に充電された電圧はスキャンパルスが
オフ（ＯＦＦ）された後、１フレームの間、維持され
る。
動作を表したものである。図１３を参照すると、スキャ
ンパルスがオン（ＯＮ）される間、ストレージ・キャパ
シタ（Ｃｓｔ）はデュアル・ゲート・スタート・パルス
（ＤＧｓｐ）とマルチ−ステップ・レベルシフタ（３
４）によりゲートライン（ＧＬｎ）が走査される際、全
段ゲートライン（ＧＬｎ−１）から２水平同期期間（２
Ｈ）の間、相互に異なる二レベルの負極性（−）電圧を
充電するようになる。二レベルの負極性（−）電圧にお
いて、次のレベルの電圧は１番目レベルの電圧より二倍
以上に大きく充電される。このようにストレージ・キャ
パシタ（Ｃｓｔ）に充電された電圧はスキャンパルスが
オフ（ＯＦＦ）された後、１フレームの間、維持され
る。
【００５５】図１４は図１２及び図１３に図示された波
形がゲートドライバ（２５）の出力段に順次的に出力さ
れることを説明するものである。
形がゲートドライバ（２５）の出力段に順次的に出力さ
れることを説明するものである。
【００５６】図１４を参照すると、ゲートドライバ（２
５）は制御部（２２）から入力されるデュアル・ゲート
・スタート・パルス（ＤＧｓｐ）により２水平同期期間
（２Ｈ）の間、ゲートライン（ＧＬ）などに出力を送
る。この際、２水平同期期間（２Ｈ）の間、ゲートドラ
イバ（２５）から出力される電圧レベルは相互に異なる
電圧レベルを有するように設定される。またゲートドラ
イバ（２５）により全段ゲートライン（ＧＬｎ−１）に
ストレージ・キャパシタ（Ｃｓｔ）を通してチャージン
グされるデータ電圧はゲートライン（ＧＬｎ）にストレ
ージ・キャパシタ（Ｃｓｔ）を通してチャージングされ
るデータ電圧より１水平同期期間（１Ｈ）先立つように
駆動される。
５）は制御部（２２）から入力されるデュアル・ゲート
・スタート・パルス（ＤＧｓｐ）により２水平同期期間
（２Ｈ）の間、ゲートライン（ＧＬ）などに出力を送
る。この際、２水平同期期間（２Ｈ）の間、ゲートドラ
イバ（２５）から出力される電圧レベルは相互に異なる
電圧レベルを有するように設定される。またゲートドラ
イバ（２５）により全段ゲートライン（ＧＬｎ−１）に
ストレージ・キャパシタ（Ｃｓｔ）を通してチャージン
グされるデータ電圧はゲートライン（ＧＬｎ）にストレ
ージ・キャパシタ（Ｃｓｔ）を通してチャージングされ
るデータ電圧より１水平同期期間（１Ｈ）先立つように
駆動される。
【００５７】ゲートラインなど（ＧＬ）の１水平同期期
間（１Ｈ）の間の第２ゲート電圧（Ｖｇ２）は２０Ｖ以
上の電圧がストレージ・キャパシタ（Ｃｓｔ）を通して
データ電圧に維持される区間である。第１ゲート電圧
（Ｖｇ１）はストレージ・キャパシタ（Ｃｓｔ）による
全段ゲートライン（ＧＬｎ−１）のゲート電圧の影響度
を相殺する目的で画質に関係なくＴＦＴがオン（ＯＮ）
されることができる電圧だけ１水平同期期間（１Ｈ）の
間、印加される電圧である。これで２水平同期期間（２
Ｈ）の間のデータ電圧の中、第１ゲート電圧（Ｖｇ１）
は全段ゲートライン（ＧＬｎ−１）のストレージ・キャ
パシタ（Ｃｓｔ）に充電されたデータ電圧の一部を放電
させる役割をして、第２ゲート電圧（Ｖｇ２）は当たる
ゲートライン（ＧＬｎ）のストレージ・キャパシタ（Ｃ
ｓｔ）を通してデータ電圧を充電する役割をする。
間（１Ｈ）の間の第２ゲート電圧（Ｖｇ２）は２０Ｖ以
上の電圧がストレージ・キャパシタ（Ｃｓｔ）を通して
データ電圧に維持される区間である。第１ゲート電圧
（Ｖｇ１）はストレージ・キャパシタ（Ｃｓｔ）による
全段ゲートライン（ＧＬｎ−１）のゲート電圧の影響度
を相殺する目的で画質に関係なくＴＦＴがオン（ＯＮ）
されることができる電圧だけ１水平同期期間（１Ｈ）の
間、印加される電圧である。これで２水平同期期間（２
Ｈ）の間のデータ電圧の中、第１ゲート電圧（Ｖｇ１）
は全段ゲートライン（ＧＬｎ−１）のストレージ・キャ
パシタ（Ｃｓｔ）に充電されたデータ電圧の一部を放電
させる役割をして、第２ゲート電圧（Ｖｇ２）は当たる
ゲートライン（ＧＬｎ）のストレージ・キャパシタ（Ｃ
ｓｔ）を通してデータ電圧を充電する役割をする。
【００５８】これを詳細にすると、先に全段ゲートライ
ン（ＧＬｎ−１）に２水平同期期間（２Ｈ）の間、スト
レージ・キャパシタ（Ｃｓｔ）を通して相互に異なる二
レベルの正極性（＋）電圧を充電するようになる。従来
の技術での全段ゲートライン（ＧＬｎ−１）を通してチ
ャージングされるデータ電圧は２０Ｖ以上の電圧に画素
のチャージング電圧に歪曲をもたらす原因になる。従っ
て、本発明でのゲートライン（ＧＬｎ）からチャージン
グされる第１ゲート電圧（Ｖｇ１）は全段ゲートライン
（ＧＬｎ−１）からストレージ・キャパシタ（Ｃｓｔ）
にチャージングされる２０Ｖ以上の第２ゲート電圧（Ｖ
ｇ２）を減殺させる。
ン（ＧＬｎ−１）に２水平同期期間（２Ｈ）の間、スト
レージ・キャパシタ（Ｃｓｔ）を通して相互に異なる二
レベルの正極性（＋）電圧を充電するようになる。従来
の技術での全段ゲートライン（ＧＬｎ−１）を通してチ
ャージングされるデータ電圧は２０Ｖ以上の電圧に画素
のチャージング電圧に歪曲をもたらす原因になる。従っ
て、本発明でのゲートライン（ＧＬｎ）からチャージン
グされる第１ゲート電圧（Ｖｇ１）は全段ゲートライン
（ＧＬｎ−１）からストレージ・キャパシタ（Ｃｓｔ）
にチャージングされる２０Ｖ以上の第２ゲート電圧（Ｖ
ｇ２）を減殺させる。
【００５９】全段ゲートライン（ＧＬｎ−１）の影響に
よるゲート電圧を一定に維持するために２水平同期期間
（２Ｈ）の間にストレージ・キャパシタ（Ｃｓｔ）を通
して相互に異なる二レベルの負極性（−）データ電圧
（Ｖｇ１、Ｖｇ２）を充電させる。この際、全段ゲート
ライン（ＧＬｎ−１）にチャージングされる第２ゲート
電圧（Ｖｇ２）とゲートライン（ＧＬｎ）にチャージン
グされる第１ゲート電圧（Ｖｇ１）に印加される画素電
圧が１水平同期期間（１Ｈ）の間、相互に重畳されるよ
うにする。
よるゲート電圧を一定に維持するために２水平同期期間
（２Ｈ）の間にストレージ・キャパシタ（Ｃｓｔ）を通
して相互に異なる二レベルの負極性（−）データ電圧
（Ｖｇ１、Ｖｇ２）を充電させる。この際、全段ゲート
ライン（ＧＬｎ−１）にチャージングされる第２ゲート
電圧（Ｖｇ２）とゲートライン（ＧＬｎ）にチャージン
グされる第１ゲート電圧（Ｖｇ１）に印加される画素電
圧が１水平同期期間（１Ｈ）の間、相互に重畳されるよ
うにする。
【００６０】これで全段ゲートライン（ＧＬｎ−１）の
正極性（＋）の第２ゲート電圧（Ｖｇ２）はゲートライ
ン（ＧＬｎ）の負極性（−）の第１ゲート電圧（Ｖｇ
１）により電圧レベルが減殺されることで、全段ゲート
ライン（ＧＬｎ−１）電圧がストレージ・キャパシタ
（Ｃｓｔ）を通して画素のデータ電圧に誘起される際に
もたらせる液晶変位角の変動と輝度変化を減少すること
ができる。
正極性（＋）の第２ゲート電圧（Ｖｇ２）はゲートライ
ン（ＧＬｎ）の負極性（−）の第１ゲート電圧（Ｖｇ
１）により電圧レベルが減殺されることで、全段ゲート
ライン（ＧＬｎ−１）電圧がストレージ・キャパシタ
（Ｃｓｔ）を通して画素のデータ電圧に誘起される際に
もたらせる液晶変位角の変動と輝度変化を減少すること
ができる。
【００６１】この際、第１ゲート電圧（Ｖｇ１）と第２
ゲート電圧（Ｖｇ２）間の関係は数学式４に表したこと
のようである。
ゲート電圧（Ｖｇ２）間の関係は数学式４に表したこと
のようである。
【数４】第２ゲート電圧（Ｖｇ２）＞２×｛第１ゲート
電圧（Ｖｇ１）｝
電圧（Ｖｇ１）｝
【００６２】液晶表示装置の駆動方法は全段ゲートライ
ン（ＧＬｎ−１）を通してストレージ・キャパシタ（Ｃ
ｓｔ）にデータ電圧充電の間に全段ゲートライン（ＧＬ
ｎ−１）からの電圧はストレージ・キャパシタ（Ｃｓ
ｔ）に誘起されて画素電圧がプラスされるようになる。
従来技術でストレージ・キャパシタ（Ｃｓｔ）に誘起さ
れる電圧はゲート電圧が２０Ｖである際、誘起電圧（Δ
Ｖ）は約１０Ｖでとても高い電圧が画素に印加される
が、本発明では全段ゲートライン（ＧＬｎ−１）の第２
ゲート電圧（Ｖｇ２）がストレージ・キャパシタ（Ｃｓ
ｔ）に誘起される前に減殺されるためにストレージ・キ
ャパシタ（Ｃｓｔ）に誘起される電圧はあまり高くなら
なくなる。
ン（ＧＬｎ−１）を通してストレージ・キャパシタ（Ｃ
ｓｔ）にデータ電圧充電の間に全段ゲートライン（ＧＬ
ｎ−１）からの電圧はストレージ・キャパシタ（Ｃｓ
ｔ）に誘起されて画素電圧がプラスされるようになる。
従来技術でストレージ・キャパシタ（Ｃｓｔ）に誘起さ
れる電圧はゲート電圧が２０Ｖである際、誘起電圧（Δ
Ｖ）は約１０Ｖでとても高い電圧が画素に印加される
が、本発明では全段ゲートライン（ＧＬｎ−１）の第２
ゲート電圧（Ｖｇ２）がストレージ・キャパシタ（Ｃｓ
ｔ）に誘起される前に減殺されるためにストレージ・キ
ャパシタ（Ｃｓｔ）に誘起される電圧はあまり高くなら
なくなる。
【００６３】これで数学式４から、第２ゲート電圧（Ｖ
ｇ２）は第１ゲート電圧（Ｖｇ１）より二倍以上大きい
ために、ストレージ・キャパシタ（Ｃｓｔ）によるゲー
トライン（ＧＬｎ）の全段ゲートライン（ＧＬｎ−１）
の画素電圧の影響は１/２以下に減らすことができる。
ｇ２）は第１ゲート電圧（Ｖｇ１）より二倍以上大きい
ために、ストレージ・キャパシタ（Ｃｓｔ）によるゲー
トライン（ＧＬｎ）の全段ゲートライン（ＧＬｎ−１）
の画素電圧の影響は１/２以下に減らすことができる。
【００６４】ゲートドライバ（２５）に接続される全ゲ
ートライン（ＧＬ）などを通して上にような駆動方式が
繰り返される。従って、全段ゲートライン（ＧＬｎ−
１）の高いデータ電圧の影響による電圧上昇を除去する
ことで画質低下及びフリッカの発生を防ぐことができ
る。
ートライン（ＧＬ）などを通して上にような駆動方式が
繰り返される。従って、全段ゲートライン（ＧＬｎ−
１）の高いデータ電圧の影響による電圧上昇を除去する
ことで画質低下及びフリッカの発生を防ぐことができ
る。
【００６５】
【発明の効果】上述したように、本発明による液晶表示
装置は、データチャージング区間に二レベルのゲート電
圧を利用して全段ゲートラインのチャージング電圧の影
響度を減少させることで、画質低下及びフリッカの発生
を防ぐことができる。
装置は、データチャージング区間に二レベルのゲート電
圧を利用して全段ゲートラインのチャージング電圧の影
響度を減少させることで、画質低下及びフリッカの発生
を防ぐことができる。
【００６６】以上説明した内容を通して当業者であれば
本発明の技術思想を一脱しない範囲で多様な変更及び修
正の可能であることが分かる。従って、本発明の技術的
な範囲は明細書の詳細な説明に記載された内容に限らず
特許請求の範囲によって定めなければならない。
本発明の技術思想を一脱しない範囲で多様な変更及び修
正の可能であることが分かる。従って、本発明の技術的
な範囲は明細書の詳細な説明に記載された内容に限らず
特許請求の範囲によって定めなければならない。
【図１】従来液晶表示装置を表すブロック図である。
【図２】図１のゲートドライバを詳細に説明するブロッ
ク図である。
ク図である。
【図３】図１に図示された画素の等価回路図である。
【図４】全段ゲートの影響による画素電圧の時間的な変
動を表した波形図である。
動を表した波形図である。
【図５】全段ゲートの影響による画素電圧の時間的な変
動を表した波形図である。
動を表した波形図である。
【図６】図４及び図５の全段ゲート電圧の影響度をシミ
ュレーションした図面である。
ュレーションした図面である。
【図７】図４及び図５の全段ゲート電圧の影響度をシミ
ュレーションした図面である。
ュレーションした図面である。
【図８】画素の輝度変化を表した波形図である。
【図９】ストレージ・コモン・ゲート構造の画素等価回
路図である。
路図である。
【図１０】本発明による液晶表示装置を表すブロック図
である。
である。
【図１１】図１０のゲートドライバを詳細に説明するブ
ロック図である。
ロック図である。
【図１２】本発明での全段ゲートの影響による画素電圧
の時間的な変動を表した波形図である。
の時間的な変動を表した波形図である。
【図１３】本発明での全段ゲートの影響による画素電圧
の時間的な変動を表した波形図である。
の時間的な変動を表した波形図である。
【図１４】図１１のゲートドライバにより出力されたゲ
ート電圧を図示した波形図である。
ート電圧を図示した波形図である。
１、２１：デジタル・ビデオ・カード
２、２２：制御部
３、２３：データドライバ
４、２４：ガンマ電圧発生部
５、２５：ゲートドライバ
６、２６：液晶パネル
１２、３２：シフトレジスタ
１４、３４：レベルシフタ
１６：画素電極
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６２１ Ｇ０９Ｇ 3/20 ６２１Ｂ
６２２ ６２２Ｃ
６２２Ｇ
６２３ ６２３Ｑ
Ｆターム(参考） 2H093 NA16 NC09 NC22 NC34 ND10
ND39
5C006 AA01 AA16 AA22 AC11 AC27
AC28 AF42 AF46 AF72 AF81
AF82 BB15 BC03 BC16 BF03
BF42 BF46 FA23 FA56 GA04
5C080 AA10 BB05 CC03 DD05 DD06
DD26 EE17 EE29 EE30 FF11
GG07 GG08 JJ02 JJ03 JJ04
KK02 KK04 KK07 KK25
Claims (20)
- 【請求項１】 ビデオ信号に対応する画像を表示する液
晶パネルと、前記ビデオ信号、垂直同期信号及び水平同
期信号を発生するデジタル・ビデオ・カードと、前記垂
直同期信号及び水平同期信号を利用してドットクロック
とデュアル・ゲート・スタート・パルスを生成する制御
部と、前記ドットクロックに応答してデータラインなど
にビデオ信号を供給するデータドライバと、前記デュア
ル・ゲート・スタート・パルスに応答してゲートライン
などに二つのレベルを有するスキャン信号を供給するゲ
ートドライバとを具備することを特徴とする液晶表示装
置。 - 【請求項２】 前記ゲートドライバは前記デュアル・ゲ
ート・スタート・パルスに応答して順次的にスキャンパ
ルスを発生するシフトレジスタと、前記シフトレジスタ
によるスキャンパルスの電圧を相互に異なるレベルを有
する出力電圧にシフトさせるためのマルチ・レベルシフ
タとを具備することを特徴とする請求項１記載の液晶表
示装置。 - 【請求項３】 液晶表示装置のゲートラインなどを順次
的に駆動するためのゲートドライバにおいて、デュアル
・ゲート・スタート・パルスに応答して順次的にスキャ
ンパルスを発生させる段階と、前記スキャンパルスの電
圧が液晶セルの駆動に適合するレベルにシフトさせる段
階と、前記シフトされたスキャンパルスの電圧をゲート
ラインなどに順次的に供給する段階と、前記ゲートライ
ンなどに供給された電圧を、ストレージ・キャパシタを
通して画素電圧に充電される段階を含むことを特徴とす
る液晶表示装置の駆動方法。 - 【請求項４】 前記画素電圧は、前記ゲートライン毎に
相互に異なる極性であることを特徴とする請求項３記載
の液晶表示装置の駆動方法。 - 【請求項５】 前記シフトされたスキャンパルスの電圧
は前記ゲートラインなど２水平周期信号の間、印加され
ることを特徴とする請求項３記載の液晶表示装置の駆動
方法。 - 【請求項６】 前記２水平周期信号の間印加されるスキ
ャンパルスは、１水平周期信号毎に相互に異なる電圧レ
ベルを有することを特徴とする請求項５記載の液晶表示
装置の駆動方法。 - 【請求項７】 前記２水平周期信号の間印加されるスキ
ャンパルスは、１水平周期信号より２水平周期信号の電
圧レベルが大きいことを特徴とする請求項６記載の液晶
表示装置の駆動方法。 - 【請求項８】 前記２水平周期信号のキャンパルスは、
１水平周期信号のスキャンパルスより二倍以上の電圧レ
ベルであることを特徴とする請求項７記載の液晶表示装
置の駆動方法。 - 【請求項９】 デュアル・ゲート・スタート・パルスに
応答してスキャンパルスを発生させる段階と、前記スキ
ャンパルスの電圧レベルを液晶セルの駆動に適合する電
圧レベルにシフトさせる段階と、前記シフトされたスキ
ャンパルスの電圧レベルをゲートラインなどに供給する
段階と、ストレージ・キャパシタを通じて供給された前
記シフトされた電圧レベルを表示装置の画素電圧に充電
する段階を含むことを特徴とする液晶表示装置の駆動方
法。 - 【請求項１０】 前記画素電圧レベルは、前記ゲートラ
インなど毎に互いに異なる極性であることを特徴とする
請求項９記載の液晶表示装置の駆動方法。 - 【請求項１１】 前記シフトされたスキャンパルスの電
圧は、前記ゲートラインなどに少なくとも２水平周期信
号の間に印加されることを特徴とする請求項９記載の液
晶表示装置の駆動方法。 - 【請求項１２】 前記２水平周期信号の間に印加される
スキャンパルスは、１水平周期信号毎に互いに異なる電
圧レベルを有することを特徴とする請求項１１記載の液
晶表示装置の駆動方法。 - 【請求項１３】 ２水平周期信号の間におけるスキャン
パルスの電圧レベルは、１水平周期信号の間におけるス
キャンパルスの電圧レベルより大きいことを特徴とする
請求項１２記載の液晶表示装置の駆動方法。 - 【請求項１４】 前記２水平周期信号のスキャンパルス
の電圧レベルは、１水平周期信号のスキャンパルスの電
圧レベルの２倍以上であることを特徴とする請求項１３
記載の液晶表示装置の駆動方法。 - 【請求項１５】 スキャンパルスを発生する段階と、前
記スキャンパルスの電圧レベルを、液晶セルの駆動に適
合する電圧レベルにシフトさせる段階と、前記シフトさ
れたスキャンパルスの電圧レベルをゲートラインなどに
供給する段階と、ストレージ・キャパシタを通じて供給
された前記シフトされた電圧レベルを表示装置の画素に
供給する段階とからなり、２水平周期信号の間における
スキャンパルスの電圧レベルは１水平周期信号の間にお
けるスキャンパルスの電圧レベルより大きいことを特徴
とする液晶表示装置の駆動方法。 - 【請求項１６】 前記２水平周期信号のスキャンパルス
の電圧レベルは、１水平周期信号のスキャンパルスの電
圧レベルの２倍以上であることを特徴とする請求項１５
記載の液晶表示装置の駆動方法。 - 【請求項１７】 ビデオ信号、垂直同期信号及び水平同
期信号を発生する段階と、前記垂直同期信号及び水平同
期信号を利用してドットクロックとデュアル・ゲート・
スタート・パルスを生成する段階と、前記ドットクロッ
クに応答してデータラインなどにビデオ信号を供給する
段階と、前記デュアル・ゲート・スタート・パルスに応
答されてゲートラインなどに二つのレベルを有するスキ
ャン信号を供給する段階を含むことを特徴とする液晶表
示装置。 - 【請求項１８】 前記ビデオ信号、垂直同期信号及び水
平同期信号を発生する段階は、デジタル・ビデオ・カー
ドにより行われることを特徴とする請求項１７記載の液
晶表示装置の駆動方法。 - 【請求項１９】 前記ドットクロックに応答してデータ
ラインなどにビデオ信号を供給する段階は、データドラ
イバにより行われることを特徴とする請求項１７記載の
液晶表示装置の駆動方法。 - 【請求項２０】 前記デュアル・ゲート・スタート・パ
ルスに応答してゲートラインなどに二つのレベルを有す
るスキャン信号を供給する段階は、ゲートドライバによ
り行われることを特徴とする請求項１７記載の液晶表示
装置の駆動方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-027891 | 2001-05-22 | ||
| KR10-2001-0027891A KR100389027B1 (ko) | 2001-05-22 | 2001-05-22 | 액정표시장치 및 그 구동방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003029726A true JP2003029726A (ja) | 2003-01-31 |
| JP4140810B2 JP4140810B2 (ja) | 2008-08-27 |
Family
ID=19709754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002096359A Expired - Fee Related JP4140810B2 (ja) | 2001-05-22 | 2002-03-29 | 液晶表示装置及びその駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6903715B2 (ja) |
| JP (1) | JP4140810B2 (ja) |
| KR (1) | KR100389027B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009003408A (ja) * | 2007-06-25 | 2009-01-08 | Lg Display Co Ltd | 液晶表示装置とその駆動方法 |
| JP2010277056A (ja) * | 2008-07-03 | 2010-12-09 | Nec Lcd Technologies Ltd | 液晶表示装置及びその駆動方法 |
| WO2012115051A1 (ja) * | 2011-02-25 | 2012-08-30 | シャープ株式会社 | ドライバ装置、駆動方法、及び、表示装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100857378B1 (ko) * | 2002-12-31 | 2008-09-05 | 비오이 하이디스 테크놀로지 주식회사 | 게이트 펄스의 구동방법 |
| KR20060023395A (ko) * | 2004-09-09 | 2006-03-14 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| CN100442206C (zh) * | 2005-04-25 | 2008-12-10 | 华硕电脑股份有限公司 | 具有数字输入输出模块的影像处理卡 |
| KR101146382B1 (ko) * | 2005-06-28 | 2012-05-17 | 엘지디스플레이 주식회사 | 액정표시장치의 게이트전압 제어장치 및 방법 |
| KR101211219B1 (ko) * | 2005-10-31 | 2012-12-11 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
| KR101247114B1 (ko) * | 2006-07-28 | 2013-03-25 | 삼성디스플레이 주식회사 | 구동장치 및 이를 갖는 표시장치 |
| KR101352343B1 (ko) * | 2006-12-11 | 2014-01-15 | 삼성디스플레이 주식회사 | 액정표시장치 |
| EP2136247B1 (en) * | 2007-03-15 | 2014-07-02 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| KR101310378B1 (ko) * | 2008-11-19 | 2013-09-23 | 엘지디스플레이 주식회사 | 액정표시장치 |
| CN102081246A (zh) * | 2009-12-01 | 2011-06-01 | 群康科技(深圳)有限公司 | 液晶显示面板及液晶显示装置 |
| KR101084260B1 (ko) * | 2010-03-05 | 2011-11-16 | 삼성모바일디스플레이주식회사 | 표시 장치 및 그 구동 방법 |
| TWI431939B (zh) | 2010-08-13 | 2014-03-21 | Au Optronics Corp | 閘脈波調變電路及其調變方法 |
| US20130181964A1 (en) * | 2012-01-12 | 2013-07-18 | Himax Technologies Limited | Liquid crystal display |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4651148A (en) * | 1983-09-08 | 1987-03-17 | Sharp Kabushiki Kaisha | Liquid crystal display driving with switching transistors |
| KR100288037B1 (ko) * | 1992-09-14 | 2001-05-02 | 가나이 쓰도무 | 표시장치의 구동방법 |
| JP2626451B2 (ja) * | 1993-03-23 | 1997-07-02 | 日本電気株式会社 | 液晶表示装置の駆動方法 |
-
2001
- 2001-05-22 KR KR10-2001-0027891A patent/KR100389027B1/ko not_active IP Right Cessation
- 2001-12-28 US US10/029,202 patent/US6903715B2/en not_active Expired - Fee Related
-
2002
- 2002-03-29 JP JP2002096359A patent/JP4140810B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009003408A (ja) * | 2007-06-25 | 2009-01-08 | Lg Display Co Ltd | 液晶表示装置とその駆動方法 |
| US8164556B2 (en) | 2007-06-25 | 2012-04-24 | Lg Display Co., Ltd. | Liquid crystal display and driving method thereof |
| JP2010277056A (ja) * | 2008-07-03 | 2010-12-09 | Nec Lcd Technologies Ltd | 液晶表示装置及びその駆動方法 |
| WO2012115051A1 (ja) * | 2011-02-25 | 2012-08-30 | シャープ株式会社 | ドライバ装置、駆動方法、及び、表示装置 |
| JP5336021B2 (ja) * | 2011-02-25 | 2013-11-06 | シャープ株式会社 | ドライバ装置、駆動方法、及び、表示装置 |
| KR101474185B1 (ko) | 2011-02-25 | 2014-12-17 | 샤프 가부시키가이샤 | 드라이버 장치, 구동 방법 및 표시 장치 |
| US8941634B2 (en) | 2011-02-25 | 2015-01-27 | Sharp Kabushiki Kaisha | Driver device, driving method, and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4140810B2 (ja) | 2008-08-27 |
| US6903715B2 (en) | 2005-06-07 |
| KR100389027B1 (ko) | 2003-06-25 |
| US20020190937A1 (en) | 2002-12-19 |
| KR20020088859A (ko) | 2002-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101245944B1 (ko) | 액정패널, 이를 구비한 액정표시장치 및 그 구동 방법 | |
| US7221344B2 (en) | Liquid crystal display device and driving control method thereof | |
| JP2007323041A (ja) | 液晶表示装置及びその駆動方法 | |
| KR20050002428A (ko) | 액정표시장치와 그 구동방법 | |
| KR20020056095A (ko) | 액정 표시장치의 구동방법 | |
| JP4140810B2 (ja) | 液晶表示装置及びその駆動方法 | |
| KR101296641B1 (ko) | 액정 표시장치의 구동장치와 그 구동방법 | |
| KR100770543B1 (ko) | 액정표시장치와 그 구동방법 | |
| JP2001202066A (ja) | 画像表示装置及びその駆動方法 | |
| KR100864497B1 (ko) | 액정 표시 장치 | |
| KR100480180B1 (ko) | 2-도트 인버젼 구동방식의 액정표시장치 및 그 구동방법 | |
| KR100880942B1 (ko) | 액정표시장치의 구동방법 및 구동장치 | |
| KR20010036308A (ko) | 이종 반전 구동법을 갖는 액정 표시 장치 및 이의 구동 방법 | |
| KR101777126B1 (ko) | 액정 표시장치의 구동장치와 그 구동방법 | |
| KR101264705B1 (ko) | 액정표시장치 및 그의 구동 방법 | |
| KR101127857B1 (ko) | 화상 표시장치의 구동장치 및 구동방법 | |
| KR100443830B1 (ko) | 액정표시장치 및 그 구동방법 | |
| KR100389023B1 (ko) | 액정표시장치의 감마전압 보정 방법 및 장치 | |
| KR100604272B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| KR101467213B1 (ko) | 2도트 인버젼 액정표시장치의 구동 장치 | |
| KR100848958B1 (ko) | 액정표시장치 및 그 구동방법 | |
| KR100994229B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| KR20080045468A (ko) | 액정표시장치 및 그의 구동 방법 | |
| KR100920375B1 (ko) | 액정표시장치 및 그 구동방법 | |
| KR20030054934A (ko) | 액정표시장치의 구동장치 및 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071001 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071227 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080514 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080605 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |