KR101352343B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101352343B1
KR101352343B1 KR1020060125722A KR20060125722A KR101352343B1 KR 101352343 B1 KR101352343 B1 KR 101352343B1 KR 1020060125722 A KR1020060125722 A KR 1020060125722A KR 20060125722 A KR20060125722 A KR 20060125722A KR 101352343 B1 KR101352343 B1 KR 101352343B1
Authority
KR
South Korea
Prior art keywords
storage capacitor
switch
group
line
pixels
Prior art date
Application number
KR1020060125722A
Other languages
English (en)
Other versions
KR20080053775A (ko
Inventor
미치루 센다
로이치 요코야마
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060125722A priority Critical patent/KR101352343B1/ko
Priority to JP2006339609A priority patent/JP5230930B2/ja
Priority to US11/929,260 priority patent/US8502765B2/en
Priority to TW96147085A priority patent/TWI471847B/zh
Publication of KR20080053775A publication Critical patent/KR20080053775A/ko
Priority to US13/945,258 priority patent/US9152000B2/en
Application granted granted Critical
Publication of KR101352343B1 publication Critical patent/KR101352343B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 소정 방향에 따라 배열되고, 각각이 박막 트랜지스터를 가지는 복수의 화소와, 상기 복수의 화소의각 박막 트랜지스터의 게이트에 구동 신호를 공급하는 게이트 선과, 상기 복수의 화소 각각에 설치되고, 해당 화소에 있는 박막 트랜지스터의 일 단자에 접속된 액정 용량과, 상기 게이트 선과 나란히 배치된 보조 용량선과, 상기 복수의 화소 각각에 설치되고, 해당 화소에 있는 박막 트랜지스터의 일 단자와 상기 보조 용량선 사이에 접속된 보조 용량과, 적어도 4개의 전압이 설정되고, 상기 적어도 4개의 전압 중에서 1개의 전압을 선택해 상기 선택된 전압을 상기 보조 용량선에 공급하여 상기 액정 용량과 상기 보조 용량을 용량 결합시킨 상태로 구동하는 구동 회로를 구비하는 것을 특징으로 한다.

Description

액정표시장치{Liquid Crystal Display}
도 1은 본 발명의 실시 형태에 관한 액정표시장치의 주요부를 나타내는 블럭도이다.
도 2는 도 1에 나타난 액정표시장치의 표시 패널의 확대도이다.
도 3은 LCD의 구동 방법을 나타낸 신호의 파형도이다.
도 4는 화소에 대해 보조 용량이 형성되는 위치를 나타내는 개략도이다.
도 5는 도 4에서 5－5 단면도이다.
도 6은 본 발명의 실시 형태에 관한 구동 회로의 상세한 구성을 나타내는 회로도이다.
도 7은 도 6에 나타나는 구동 회로의 동작을 나타내는 타이밍 차트이다.
*도면의 주요 부분에 대한 부호 설명*
10　:　액정표시장치
12　:　화소
11A　: 기판
12A　:　제1군 화소
12B　:　제2군 화소
14　:　박막 트랜지스터
15　:　액정 용량
16　:　게이트선
18　:　게이트
20　:　제1 보조 용량선
22　:　제2 보조 용량선
24　:　보조 용량
24A　:　제1 보조 용량
24B　:　제2 보조 용량
26　:　경계부
28　:　칼라 필터
30　:　차광부
32　:　구동 회로
34　:　전압 발생 회로
36　:　제1 스위치군
38　:　제2 스위치군
40　:　SC타이밍 제너레이터타이밍 제너레이터(스위치 변환 타이밍 제너레이터)
42　:　게이트 시프트 레지스터
44　:　게이트 드라이버
46　:　타이밍 콘트롤러(구동 회로)
70A　:　플립플롭 회로
70B　:　플립플롭 회로
V1　:　제1 전압
V2　:　제2 전압
V3　:　제3 전압
V4　:　제4 전압
본 발명은, 액티브 매트릭스형의 액정표시장치에 관한 것이다.
각 화소에 설치된 박막 트랜지스터(TFT)를 구동시켜 각 화소 중 액정의 기립 상태(배향 상태)를 제어하는 액정표시장치가 제안되고 있어, 그 일 예가 아래와 같이 특허 문헌 1에 개시되고 있다.
이러한 액정표시장치는 소정 방향에 따라 배열된 복수의 화소를 가지고 있다. 각 화소는 박막 트랜지스터를 가지고 있고, 박막 트랜지스터는, 게이트 전극에 게이트 선(게이트 전극에 신호를 전달하는 신호 라인)으로부터 전달된 구동 신호가 공급되어 구동한다. 게이트 선은, 상기의 소정 방향으로 배열된 복수의 화소에 걸쳐있다. 또, 각 화소 중에는, 액정 용량이 설치되 있고, 액정 용량의 일 단자는, 박막 트랜지스터의 일 단자에 접속되어 있다. 또, 각 화소에는, 보조 용량선(보조 용량 소자에 신호를 전달하는 신호 라인)이 게이트선과 평행하게 복수의 화소에 걸 쳐있다. 보조 용량선과 각 박막 트랜지스터의 일 단자의 사이에는 보조 용량 소자가 각각 접속되어 있다. 보조 용량선에는 구동 회로가 접속되고 있고, 이 구동 회로는, 보조 용량 선에 전압을 인가한다. 구동 회로에 의해 보조 용량선에 전압이 인가되면, 보조 용량 소자가 축전되어 상기 보조 용량 소자와 액정 용량이 용량 결합하고, 그 결과, 각 화소 중 액정의 기립 상태(배향 상태)가 제어(유지)된다.
이러한 액정표시장치에서는, 일반적으로, 보조 용량선에 인가되는 전압으로, 액정이 원하는 기립 위치(배향 위치)에서 정지 상태가 되기 위한 2값의 전압이 설정되어 있다. 그러나, 이러한 2값의 전압을 이용해 액정의 기립 상태(배향 상태)가 원하는 상태가 되도록 제어하기가 용이하지 않으며 액정의 기립 상태(배향 상태)가 변경되는데 소요되는 속도가 느리다(액정의 응답 속도를 향상시키는 것이 어렵다).
[특허 문헌 1]일본 특개평 7－20494호 공보
본 발명의 목적은 액정의 기립 상태를 원하는 상태로 보다 빠르게 이행 시킬 수 있는 액정표시장치를 제공하는 데 있다.
본 발명의 일 실시예에 따른 액정표시장치는, 복수의 화소, 게이트선, 액정 용량, 보조 용량선, 보조 용량 및 구동 회로를 포함한다. 상기 복수의 화소는 소정 방향에 따라 배열되고, 각각이 박막 트랜지스터를 가진다. 상기 게이트선은 상기 복수의 화소의 각 박막 트랜지스터의 게이트에 구동 신호를 공급한다. 상기 액정 용량은 상기 복수의 화소 각각에 설치되고, 해당 화소에 있는 박막 트랜지스터의 일 단자에 접속된 다. 상기 보조 용량선은 상기 게이트선과 나란히 배치된다. 상기 보조 용량은 상기 복수의 화소 각각에 설치되고, 해당 화소에 있는 박막 트랜지스터의 일 단자와 상기 보조 용량선간에 접속된다. 상기 구동 회로는 적어도 4개의 전압이 설정되고, 상기 적어도 4개의 전압 중에서 1개를 선택해 상기 선택된 전압을 상기 보조 용량선에 공급하여 상기 액정 용량과 상기 보조 용량을 용량 결합시킨 상태로 구동한다.
상기한 액정표시장치에 있어서, 상기 구동 회로에서는, 제1, 제2, 제3 및 제4 전압(단, 제1 전압＞제2 전압＞제3 전압＞제4 전압)이 설정되고, 상기 구동 회로는, 상기 제 3 전압, 상기 제 4 전압, 상기 제2 전압, 상기 제1 전압의 순서로 반복하여 상기 보조 용량선에 공급한다.
본 발명의 다른 실시예에 따른 액정표시장치는 복수의 화소, 게이트선, 액정 용량, 보조 용량선, 제1 보조 용량, 제2 보조 용량 및 구동 회로를 포함한다. 상기 복수의 화소는 소정 방향에 따라 배열되고, 각각이 박막 트랜지스터를 가지며 제 1 군과 제 2 군으로 구분된다. 상기 게이트선은 상기 복수의 화소의 각 박막 트랜지스터의 게이트에 구동 신호를 공급한다. 상기 액정 용량은 상기 복수의 화소 각각에 설치되고, 해당 화소에 있는 박막 트랜지스터의 일단자에 접속된다. 상기 보조 용량선은 상기 게이트선을 사이에 두고 배치된 제1 및 제2 보조 용량선을 포함한다. 상기 제1 보조 용량은 상기 제 1 군에 속하는 화소에 설치되고, 해당 화소에 있는 박막 트랜지스터의 일 단자와 상기 제 1 보조 용량선 사이에 접속된다. 상기 제2 보조 용량은 상기 복수의 화소 중 제 2 군 화소 중에 설치되고, 해당 화소에 있는 박막 트랜지스터의 일 단자와 상기 제 2 보조 용량선 사이에 접속된다. 상기 구동 회로는 적어도 4개의 전압이 설정되고, 상기 적어도 4개의 전압 중에서 1개를 선택해 상기 선택된 전압을 상기 제 1 보조 용량선 및 상기 제 2 보조 용량선에 공급하여, 상기 제 1군 화소의 액정 용량과 제 1 보조 용량을 용량 결합시킨 상태로 구동 함과 동시에 상기 제 2 군 화소의 액정 용량과 제 2 보조 용량을 용량 결합시킨 상태로 구동한다.
도 1에는, 본 발명의 실시 형태에 관한 액정표시장치(10)의 주요부가 블록도에 나타나 있다.
본 실시 형태의 액정표시장치(10)는, 액티브 매트릭스형 표시장치이고, 도트 반전 구동법을 이용해 구동되는 것이다. 본 실시 형태의 액정표시장치(10)는 도트 반전 구동법을 이용해 구동되는 것이지만, 액정표시장치(10)는, 예를 들면, 라인 반전 구동법을 이용해 구동되는 것도 좋고, 도트 반전 구동법이나 라인 반전 구동법과는 다른, 다른 구동법을 이용해 구동되는 것도 좋다.
이 액정표시장치(10)는, 표시 패널(11)을 구비하고 있다. 이 표시 패널(11)은, 기판 (11A)을 가지고 있고, 표시 패널(11)은, 이 기판(11A)상에 복수의 화소(12)를 가지고 있다. 각 화소(12)는, 열 방향의 길이가 행 방향의 길이 보다 긴 직사각형 모양으로 형성되어 있다. 이러한 화소(12)는, 열 및 행 방향을 따라 배열되어 전체적으로 매트릭스 형상을 갖는다.
이러한 복수 화소(12)는, 각각이 박막 트랜지스터(14)를 가지고 있다. 또, 각각의 화소(12) 중에는, 액정 용량(15)이 설치되어 있고, 각 박막 트랜지스터(14) 의 일 단자에는, 액정 용량(15)의 일단자가 접속되어 있다. 또, 각 화소(12)는, 도시하지 않은 화소 전극을 가지고 있다.
이상 설명한 것 같은 화소(12)에는, 제1군에 속하는 것과, 제2군에 속하는 것으로 구분되며, 이하, 제1군에 속하는 화소(12)와 제2군에 속하는 화소(12)를 구별하는 경우에는, 제1군에 속하는 화소(12)를 제1군 화소(12A), 제2군에 속하는 화소(12)를 제2군 화소(12B)라 한다. 이러한 제1군 화소(12A)와, 제2군 화소(12B)는, 행 방향 및 열 방향으로, 교대로 배열되어 있다.
또, 복수의 화소(12)의 중심부에는, 게이트선(16)이 배치되어 있다. 게이트선(16)은, 복수의 화소(12)의 중심축을 관통하고 있다(화소(12)의 행 방향에 따라 형성되어 있다). 게이트 선(16)에는, 복수의 박막 트랜지스터(14)의 게이트(18)가 접속되고 있고, 게이트 선(16)은, 복수의 화소(12)의 각 박막 트랜지스터(14)의 게이트(18)에 구동 신호를 공급한다. 이것에 의해, 각 박막 트랜지스터(14)는, 대응하는 화소(12)를 구동한다.
또, 표시 패널(11)은, 제1 보조 용량선(20)을 가지고 있다. 제1 보조 용량선(20)은, 게이트선(16)과 평행으로 나란한(화소(12)의 행 방향에 따라) 복수로 구성되며, 상기 복수의 제1 보조 용량선(20) 각각은 복수의 화소(12)의 열 방향 일단(복수의 화소(12)의 일단)에 따라 배치(형성)되어 있다. 여기서, 제1 보조 용량선(20)에 있어서 「평행」이라 함은, 제1 보조 용량선(20)의 중심선이 화소(12)의 중심 축에 따른 상태로 제1 보조 용량선(20)이 형성되어 있는 것을 말한다. 예를 들면, 제1 보조 용량선(20)이 그 도중에 지그재그 형상으로 구부러진 경우도 포함 된다.
또, 표시 패널(11)은, 제2 보조 용량선(22)을 가지고 있다. 제2 보조 용량선(22)은, 게이트선(16)과 평행으로 나란한(화소(12)의 행 방향에 따라) 복수로 구성된다. 제1 및 제2 보조 용량선(20,22)은 게이트선(16)을 사이에 두고 배치된다. 즉, 제1 보조 용량선(20)은 게이트선(16)의 일측에 배치되고 제2 보조 용량선(22)은 게이트선(16)의 반대 측에 배치된다. 상기 복수의 제2 보조 용량선(22) 각각은 복수의 화소(12)의 열 방향 타단(복수의 화소(12)의 타단)에 따라 배치(형성)되어 있다. 여기서, 제2 보조 용량선(22)에 있어서 「평행」이라 함은, 제2 보조 용량선(22)의 중심선이 화소(12)의 중심 축에 따른 상태로 제2 보조 용량선(22)가 형성되어 있는 것을 말한다. 예를 들면, 제2 보조 용량선(22)이 그 도중에 지그재그 형상으로 구부러진 경우도 포함된다.
이와 같이, 제1 및 제2 보조 용량선(20,22)이 화소(12)의 투과부에 오버랩되지 않기 때문에 화소(12)의 개구율을 향상할 수 있다.
이러한 복수의 화소(12) 중 제1군 화소(12A) 중에는, 복수의 보조 용량(24)을 구성하는 복수의 제1 보조 용량(24A)이 설치되어 있다. 이들 복수의 제1 보조 용량 (24A)은, 제1군 화소(12A)에 있는 박막 트랜지스터(14)의 일 단자와 제1 보조 용량선 (20)사이에 접속되어 있다.
한편, 복수의 화소(12)중 제2군 화소(12B)중에는, 복수의 제1 보조 용량(24A)과 함께 복수의 보조 용량(24)를 구성하는 복수의 제2 보조 용량(24B)이 설치되어 있다. 이들 복수의 제2 보조 용량(24B)은, 제2군 화소(12B)에 있는 박막 트 랜지스터(14)의 일 단자와 제2의 보조 용량선(22) 사이에 접속되고 있다.
복수의 제1 보조 용량(24A)과 복수의 제2 보조 용량(24B)은, 각각, 화소(12)의 행 방향 및 열 방향(소정 방향)에 따라 교대로 배치되어 있다. 이러한 복수의 제1 보조 용량(24A)과, 복수의 제2 보조 용량(24B)는, 거의 동일한 정전 용량값을 가지고 있다.
제1 보조 용량(24A)은, 제1군 화소(12A)와 인접하는 제2군 화소(12B)의 경계부 (26)에 따라 형성되어 있다. 한편, 제2 보조 용량(24B)은, 제2군 화소(12B)와 인접하는 제1군 화소(12A)의 경계부(26)에 따라 형성되어 있다.
복수의 화소(12)상에는, 도 5에 도시된 바와 같은 칼라 필터(28)가 배치되어 있고, 칼라 필터(28)는, 각각의 화소(12)에 대응하고 있다. 이 칼라 필터(28)의 인접하는 경계부(26)에 대응해, 복수의 차광부(30)이 형성되어 있다.
도 5에 도시된 바와 같이, 최하층은 유리(48)로 이루어져 있고, 그 위에는, 게이트 절연막 (50)이 형성되어 있다. 게이트 절연막(50)의 하부에서는, 도 5의 좌우 방향 중심선(적색의 칼라 필터(28)와 청색의 칼라 필터(28)의 좌우 방향 경계 위치)으로부터 우측으로 이간해 반도체 층(56)이 형성되어 있다.
이 게이트 절연막(50) 상에는, 층간 절연막(52)이 형성되어 있다. 층간 절연막(52)의 하부에서는, 도 5의 좌우 방향 중심선으로부터 서로 이간한 한 쌍의 게이트선 층(58)이 형성되어 있다.
이 게이트선 층(58)과 상기의 반도체 층(56)의 사이에는, 상기 보조 용량 (24) (제1군 화소(12A)에서 제1 보조 용량(24A), 제2군 화소(12B)에서는 제2 보조 용량(24B))이 형성되어 있다.
또, 층간 절연막(52)상에는, 보호막(54)이 형성되어 있다. 보호막(54)의 하부에서는, 도 5의 좌우 방향 중심선의 위치에 신호선층(60)이 형성되어 있다. 이 신호선 층(60)의 좌우 방향 양단부는, 한 쌍의 게이트선 층(58)이 서로 대향하고 있는 측 단부의 윗쪽에 위치하고 있다.
이 보호막(54)의 윗쪽에는, 도 5의 좌우 방향 중심선으로부터 서로 이간된 한 쌍의 표시 전극층(62)이 형성되어 있다. 이 한 쌍의 표시 전극층(62)이 서로 대향하고 있는 측의 단부는, 신호선 층(60)의 좌우 방향 양단부의 윗쪽에 위치하고 있다.
도 4에 도시된 바와 같이, 복수의 제1 보조 용량(24A) 및 복수의 제2 보조 용량(24B)은, 각각이, 대응하는 상기 복수의 차광부(30) 아래에 형성되어 있다. 이와 같이, 화소(12)의 투과부가 아닌 차광부(30)에 복수의 제1 보조 용량(24A) 및 복수의 제2 보조 용량(24B)이 오버랩되게 형성되어 있기 때문에, 화소(12)의 개구율을 보다 한층 더 향상시킬 수 있다.
여기서, 제1 보조 용량(24A) 및 제2 보조 용량(24B)은, 제1군 화소(12A)와 제2군 화소(12B)의 열 방향 경계 위치에 설치되어 있는 차광부(30) (도 4에서는, 부호를30A로 나타내고 있다)에 형성해도 좋다. 또, 제1군 화소(12A)와 제2군 화소 (12B)의 행 방향 경계 위치에 설치되어 있는 차광부(30) (도 4에서는, 부호를30B, 30C, 30D, 30E로 나타내고 있다)에 형성해도 좋다. 또 게다가, 제1군 화소(12A)와 제2군 화소(12B)의 행 방향 경계 위치에 설치되어 있는 차광부(30) (도 4에서 차광 부(30A)) 만이 아닌, 제1군 화소(12A)와 제2군 화소(12B)의 열방향 경계 위치에 설치되어 있는 차광부(30) (도 4에서 차광부 30B, 30C, 30D, 30E)의 적어도 1개로 조합한 영역에서 일체로 형성해도 좋다.
표시 패널(11)은, 상기의 기판(11A)과 대향하는 대향 기판(미도시)을 더 포함한다. 이 상기 대향 기판에는, 상기의 액정 용량(15)의 타 단자에 접속된 공통 전극(31)이 설치되어 있다.
이러한 액정표시장치(10)는, 구동 회로(32)를 가지고 있다. 구동 회로(32)는, 전압 발생 회로(34)와 제1 스위치군(36)과 제2 스위치군(38)을 가지고 있다.
이 구동 회로(32)는, 적어도 4값의 전압이 설정되어 있고, 전압 발생 회로(34)는, 적어도 4값의 전압을 발생한다. 본 실시 형태에서는, 전압 발생 회로(34)는, 제1, 제2, 제3및 제4 전압(V1, V2, V3, V4)(4값의 전압)이 설정되어 있고, 전압 발생 회로(34)는, 이러한 제1, 제2, 제3및 제4 전압(V1, V2, V3, V4)을 발생한다.
제 1 스위치군(36)은, 제 1 보조 용량선(20)에, 적어도 4값의 전압(본 실시 형태에서는, 4값의 전압 V1, V2, V3, V4)중에서 1개의 전압 값을 선택해 이 선택된 전압 값에 해당하는 전압을 공급한다. 본 실시 형태에서는, 제 1 스위치군(36)은, 제1, 제2, 제3및 제4 전압(V1, V2, V3, V4)을 선택해 제 1 보조 용량선(20)에 차례로 공급한다. 제 1 스위치군(36)이 제1, 제2, 제3및 제4 전압(V1, V2, V3, V4)을 선택해 제1 보조 용량선(20)에 공급하는 것으로, 구동 회로(32)는, 제1군 화소(12A)중의 액정 용량 (15)와 제1 보조 용량(24A)을 용량 결합시킨 상태로 구동한 다. 이 때문에, 액정의 원하는 기립 상태에 맞춘 전압 값의 전압을 제1 보조 용량선(20)에 공급시키는 것으로, 액정의 기립 상태를 원하는 상태로 보다 한층 빨리 이행 시킬 수가 있다.
제 2 스위치군(38)은, 제2 보조 용량선(22)에, 적어도 4값의 전압(본 실시형태 에서는, 4값의 전압V1, V2, V3, V4)중에서 1개의 전압 값을 선택해 이 선택된 전압 값에 해당하는 전압을 공급한다. 본 실시 형태에서는, 제2 스위치군(38)은, 제1, 제2, 제3및 제4 전압(V1, V2, V3, V4)을 선택해 제2 보조 용량선(22)에 차례로 공급한다. 제2 스위치군 (38)이 제1, 제2, 제3및 제4 전압(V1, V2, V3, V4)을 선택해 제2 보조 용량선(22)에 공급하는 것으로, 구동 회로(32)는, 제2군 화소(12B)중의 액정 용량(15)와 제2 보조 용량(24B)를 용량 결합시킨 상태로 구동한다. 이 때문에, 액정의 원하는 기립 상태로 맞춘 전압 값의 전압을 제2 보조 용량선(22)에 공급시키는 것으로, 액정의 기립 상태를 원하는 상태로 보다 한층 빨리 이행 시킬 수 있다.
제 1 스위치군(36)및 제 2 스위치군(38)에는, 전압 발생 회로(34), 제1 스위치군(36), 및 제2 스위치군(38)과 함께 구동 회로(32)를 구성하는 스위치 변환 타이밍 제너레이터로서 SC타이밍 제너레이터(40)가 접속되어 있고, 이 SC타이밍 제너레이터 (40)에 의해, 제1 스위치군(36)및 제2 스위치군(38)의 스위치 동작 타이밍이 제어된다. 이 SC타이밍 제너레이터(40)는, 도 6및 도 7에 나타나는 수직 동기 개시 신호 STV에 동기하여 동작한다.
SC타이밍 제너레이터(40)에는, 전압 발생 회로(34), 제1 스위치군(36), 제2 스위치군(38), 및 SC타이밍 제너레이터(40)와 함께 구동 회로(32)를 구성하는 게이트 시프트 레지스터(42)가 접속되어 있다. 게이트 시프트 레지스터(42)는, 비디오 동기 신호CKV, STA 신호, 및 STB 신호에 기초해 동작하고, 게이트 시프트 레지스터(42)는, SC타이밍 제너레이터(40)에 의해 선택되는 게이트선(16)에 관한 명령 신호를 SC타이밍 제너레이터(40)에 출력한다.
또, 게이트선(16)에는, 전압 발생 회로(34), 제1 스위치군(36), 제2 스위치군(38), SC타이밍 제너레이터(40), 및 게이트 시프트 레지스터(42)와 함께 구동 회로(32)를 구성하는 게이트 드라이버(44)가 접속되어 있고, 게이트 드라이버(44)는, 수직 동기 개시 신호 STV 및 비디오 동기 신호 CKV에 기초해서, 구동되는 화소(12)에 대응한 게이트선(16)에 게이트 구동 신호를 공급(출력)한다.
이상 설명한 것 같은 전압 발생 회로(34), 제1 스위치군(36), 제2 스위치군(38), SC타이밍 제너레이터(40), 게이트 시프트 레지스터(42), 및 게이트 드라이버(44)는, 이들의 전압 발생 회로(34), 제1 스위치군(36), 제2 스위치군(38), SC타이밍 제너레이터(40), 게이트 시프트 레지스터(42), 및 게이트 드라이버(44)와 함께 구동 회로(32)를 구성하는 타이밍 콘트롤러(46)에 접속되어 있고, 이 타이밍 콘트롤러 (46)는, 수직 동기 개시 신호 STV, 비디오 동기 신호 CKV, STA 신호, 및 STB 신호를 출력하고, 전압 발생 회로(34), 제1 스위치군(36), 제2 스위치군(38), SC타이밍 제너레이터(40), 게이트 시프트 레지스터(42), 및 게이트 드라이버(44)의 각 동작을 제어한다.
더욱 상세하게 말하면, 도 6및 도 7에 도시된 바와 같이, 타이밍 콘트롤 러(46)는, 비디오 동기 신호 CKV, STA 신호, 및 STB 신호를 게이트 시프트 레지스터(42)로 출력한다. 게이트 시프트 레지스터(42)에 입력되는 STA 신호 및 STB 신호의 주기는, 수직 동기 개시 신호 STV의 주기의 N배(단, N은 자연수)이다. 그리고, 게이트 시프트 레지스터(42)로부터 출력되는 SRA 신호(SRA1 신호, SRA2 신호) 및 SRB 신호(SRB1 신호, SRB2 신호)의 주기는, 수직 동기 개시 신호 STV의 주기의 N배(단, N은 자연수)이다. 게이트 시프트 레지스터(42)에서는, STA 신호선상과 STB 신호선상 각각에 있어, 각 보조 용량선(제1 보조 용량선(20) 또는 제2 보조 용량선(22))에 대응해 1개의 인버터(64A, 64B, 72A, 72B)가 설치되어 있다. 인버터(64A, 64B)는, 제1 보조 용량선(20)에 대응하고 있고, 인버터(72A, 72B)는, 제2 보조 용량선(22)에 대응하고 있다.
또, 이 인버터(64A, 64B)의 후단에는, 인버터(66A)와 인버터(68A)로 이루어진 플립플롭 회로(70A)와, 인버터(66B)와 인버터(68B)로 이루어진 플립플롭 회로(70B)가 설치되고 있고, 인버터(64A, 64B)로부터의 출력 신호가 각각 플립플롭 회로(70A, 70B)에 입력된다.
플립플롭 회로(70A, 70B)는, 보조 용량선(20)에 대응되게 설치되어 있다. 플립플롭 회로(70A, 70B)는, 서로 다른 주기의 복수 입력 신호를 소정 시간 보관해 출력한다. 각 보조 용량선(20)마다 설치된 플립플롭 회로(70A, 70B)는, 적어도 2개 이상(본 실시 형태에서는, 2개)으로 이루어지고, 본 실시 형태에서는, 플립플롭 회로(70A)와 플립플롭 회로(70B) 2개로 이루어진다. 플립플롭 회로(70A)는, 출력 신호로서 SRA1 신호를 출력 함과 동시에, 플립플롭 회로(70B)는, 출력 신호로서 SRB1 신호를 출력한다.
플립플롭 회로(70A, 70B)의 인버터(66A, 66B)의 출력 단자는, 각각 다음 단의 보조 용량선(여기에서는, 제2 보조 용량선(22))에 대응한 1개의 인버터(72A, 72B)의 입력 단자에 접속되어 있고, 인버터(66A, 66B)로부터 출력된 신호는, 각각 인버터(72A, 72B)에 입력된다.
또, 플립플롭 회로(70A)의 인버터(66A)로부터의 출력 신호인 SRA1 신호, 및 플립플롭 회로(70B)의 인버터(66B)로부터의 출력 신호인 SRB1 신호는, SC타이밍 제너레이터(40)에 입력된다. SC타이밍 제너레이터(40)는, 상기 수직 동기 개시 신호 STV에 동기하여 동작한다.
SC타이밍 제너레이터(40)는, 제1 스위치군(36)의 각 스위치(36A, 36B, 36C, 36D)에 대응한 신호선을 가지고 있고, 이러한 각 스위치(36A, 36B, 36C, 36D)에 대응한 신호 선상에는, NAND 게이트(74A, 74B, 74C, 74D), 인버터(76A, 76B, 76C, 76D), 인버터(78A, 78B, 78C, 78D)가 설치되어 있다. SC타이밍 제너레이터(40)는, 플립플롭 회로(70A, 70B)로부터 각각 출력된 SRA1 신호, SRB1 신호에 응해서, 제1 스위치군(36)의 스위치(36A, 36B, 36C, 36D)의 변환을 실행한다.
플립플롭 회로(70A)의 인버터(66A)의 출력 단자는, 스위치(36A)에 대응한 NAND 게이트(74A)의 한 쪽의 입력 단자에 접속됨과 동시에 스위치(36C)에 대응한 NAND 게이트(74C)의 한 쪽의 단자에 접속되어 있고, 플립플롭 회로(70A)의 인버터(68A)의 출력 단자는, 스위치(36B)에 대응한 NAND 게이트(74B)의 한 쪽의 입력 단자에 접속됨과 동시에 스위치(36D)에 대응한 NAND 게이트(74D)의 한 쪽의 입력 단자에 접속되어 있다.
또, 플립플롭 회로(70B)의 인버터(66B)의 출력 단자는, 스위치(36A)에 대응한 NAND 게이트(74A) 다른 쪽의 입력 단자에 접속됨과 동시에 스위치(36B)에 대응한 NAND 게이트(74B) 다른 쪽의 입력 단자에 접속되어 있고, 플립플롭 회로(70B)의 인버터(68B)의 출력 단자는, 스위치(36C)에 대응한 NAND 게이트(74C) 다른 쪽의 입력 단자에 접속됨과 동시에 스위치(36D)에 대응한 NAND 게이트(74D) 다른 쪽의 입력 단자에 접속되어 있다.
NAND 게이트(74A)의 출력 단자에는, 인버터(76A)의 입력 단자가 접속되어 있고, 이 인버터(76A)의 출력 단자에는, 또, 인버터(78A)의 입력 단자가 접속되어 있다. 이 인버터(78A)의 출력 단자에는, 스위치(36A)의 한 쪽 단자가 접속되어 있다. 또, 인버터(76A)와 인버터(78A)의 사이에는, 신호선이 분기 하고 있고, 이 분기 된 신호선이 스위치(36A)의 다른 쪽 단자에 접속되어 있다.
또, NAND 게이트(74B)의 출력 단자에는, 인버터(76B)의 입력 단자가 접속되어 있고, 이 인버터(76B)의 출력 단자에는, 또, 인버터(78B)의 입력 단자가 접속되어 있다. 이 인버터(78B)의 출력 단자에는, 스위치(36B)의 한 쪽 단자가 접속되어 있다. 또, 인버터(76B)와 인버터(78B) 사이에서는, 신호선이 분기 하고 있고, 이 분기 된 신호선이 스위치(36B)의 다른 쪽 단자에 접속되어 있다.
또, NAND 게이트(74C)의 출력 단자에는, 인버터(76C)의 입력 단자가 접속되어 있고, 이 인버터(76C)의 출력 단자에는, 또 인버터(78C)의 입력 단자가 접속되어 있다. 이 인버터(78C)의 출력 단자에는, 스위치(36C)의 한쪽 단자가 접속되어 있다. 또, 인버터 (76C)와 인버터(78C) 사이에는, 신호선이 분기 하고 있고, 이 분기 된 신호선이 스위치(36C)의 다른 쪽 단자에 접속되고 있다.
또, NAND 게이트(74D)의 출력 단자에는, 인버터(76D)의 입력 단자가 접속되어 있고, 이 인버터(76D)의 출력 단자에는, 또 인버터(78D)의 입력 단자가 접속되어 있다. 이 인버터(78D)의 출력 단자에는, 스위치(36D)의 한쪽 단자가 접속되어 있다. 또, 인버터 (76D)와 인버터(78D) 사이에는, 신호선이 분기 하고 있고, 이 분기 된 신호선이 스위치(36D)의 한 쪽 단자에 접속되어 있다.
이상 설명한 것과 같은 제1 보조 용량선(20)에 대응하는 각 스위치(36A, 36B, 36C, 36D) 각각의 출력 단자는, 제1 보조 용량선(20)에 병렬에 접속되어 있다.
한편, 제2 보조 용량선(22)에 대응되게 인버터(72A, 72B)의 후단에는, 인버터(80A)와 인버터(82A)로 이루어진 플립플롭 회로(84A)와, 인버터(80B)와 인버터(82B)로 이루어진 플립플롭 회로(84B)가 설치되어 있고, 인버터(72A, 72B)로부터의 출력 신호가 각각 플립플롭 회로(84A, 84B)에 입력된다.
플립플롭 회로(84A, 84B)는, 제2 보조 용량선(22)에 대응되게 설치되어 있다. 플립플롭 회로(84A, 84B)는, 서로 다른 주기의 복수 입력 신호를 소정 시간 보관해 출력한다. 각 보조 용량선(22)마다 설치된 플립플롭 회로(84A, 84B)는, 적어도 2개 이상(본 실시 형태에서는, 2개)으로 이루어지고, 본 실시 형태에서는, 플립플롭 회로(84A)와 플립플롭 회로(84B) 2개로 이루어진다. 플립플롭 회로(84A)는, 출력 신호로서 SRA2 신호를 출력 함과 동시에, 플립플롭 회로(84B)는, 출력 신호로 서 SRB2 신호를 출력한다.
플립플롭 회로(84A, 84B)의 인버터(80A, 80B)의 출력 단자는, 각각 다음 단의 보조 용량선(여기에서는, 제1 보조 용량선(20))에 대응한 1개의 인버터(64A, 64B)의 입력 단자에 접속되어 있고, 인버터(80A, 80B)로부터 출력된 신호는, 각각 인버터(64A, 64B)에 입력된다.
또, 플립플롭 회로(84A)의 인버터(80A)로부터의 출력 신호인 SRA2 신호, 및 플립플롭 회로(84B)의 인버터(80B)로부터의 출력 신호인 SRB2 신호는, SC타이밍 제너레이터(40)에도 입력된다. SC타이밍 제너레이터(40)는, 상기의 수직 동기 개시 신호 STV에 동기하여 동작한다.
SC타이밍 제너레이터(40)는, 제2 스위치군(38)의 각 스위치(38A, 38B, 38C, 38D)에 대응한 신호선을 가지고 있고, 이들 각 스위치(38A, 38B, 38C, 38D)에 대응한 신호 선상에는, NAND 게이트(86A, 86B, 86C, 86D), 인버터(88A, 88B, 88C, 88D), 인버터(90A, 90B, 90C, 90D)가 설치되어 있다. SC타이밍 제너레이터(40)는, 플립플롭 회로(84A, 84B)로부터 각각 출력된 SRA2 신호, SRB2 신호에 응답하여, 제2 스위치군 (38)의 스위치(38A, 38B, 38C, 38D)의 변환을 실행한다.
플립플롭 회로(84A)의 인버터(80A)의 출력 단자는, 스위치(38A)에 대응한 NAND 게이트(86A)의 한 쪽 입력 단자에 접속됨과 동시에 스위치(38C)에 대응한 NAND 게이트(86C)의 한 쪽 단자에 접속되어 있고, 플립플롭 회로(84A)의 인버터(82A)의 출력 단자는, 스위치(38B)에 대응한 NAND 게이트(86B)의 한쪽 입력 단자에 접속됨과 동시에 스위치(38D)에 대응한 NAND 게이트(86D)의 한쪽 입력 단자에 접속되어 있다.
또, 플립플롭 회로(84B)의 인버터(80B)의 출력 단자는, 스위치(36C)에 대응한 NAND 게이트(74C)의 한쪽 입력 단자에 접속됨과 동시에 스위치(36D)에 대응한 NAND 게이트(74D)의 한쪽 입력 단자에 접속되어 있고, 플립플롭 회로(84B)의 인버터 (82B)의 출력 단자는, 스위치(36A)에 대응한 NAND 게이트(74A)의 한쪽 입력 단자에 접속됨과 동시에 스위치(36B)에 대응한 NAND 게이트(74B)의 다른 한쪽 입력 단자에 접속되어 있다.
NAND 게이트(86A)의 출력 단자에는, 인버터(88A)의 입력 단자가 접속되어 있고, 이 인버터(88A)의 출력 단자에는, 또 인버터(90A)의 입력 단자가 접속되어 있다. 이 인버터(90A)의 출력 단자에는, 스위치(38A)의 한쪽 단자가 접속되어 있다. 또, 인버터 (88A)와 인버터(90A) 사이에는, 신호선이 분기 하고 있고, 이 분기 된 신호선이 스위치(36A)의 한쪽 단자에 접속되어 있다.
또, NAND 게이트(86B)의 출력 단자에는, 인버터(88B)의 입력 단자가 접속되어 있고, 이 인버터(88B)의 출력 단자에는, 또 인버터(90B)의 입력 단자가 접속되어 있다. 이 인버터(90B)의 출력 단자에는, 스위치(38B)의 한쪽 단자가 접속되어 있다. 또, 인버터 (88B)와 인버터(90B) 사이에는, 신호선이 분기 하고 있고, 이 분기 된 신호선이 스위치(36B)의 다른 쪽 단자에 접속되고 있다.
또, NAND 게이트(86C)의 출력 단자에는, 인버터(88C)의 입력 단자가 접속되어 있고, 인버터(88C)의 출력 단자에는, 또 인버터(90C)의 입력 단자가 접속되어 있다. 이 인버터(90C)의 출력 단자에는, 스위치(38C)의 한 쪽 단자가 접속되어 있 다. 또, 인버터(88C)와 인버터(90C) 사이에는, 신호선이 분기 하고 있고, 이 분기 된 신호선이 스위치(36C)의 한쪽 단자에 접속되고 있다.
또, NAND 게이트(86D)의 출력 단자에는, 인버터(88D)의 입력 단자가 접속되어 있고, 이 인버터(88D)의 출력 단자에는, 또 인버터(90D)의 입력 단자가 접속되어 있다. 이 인버터(90D)의 출력 단자에는, 스위치(38D)의 한쪽 단자가 접속되어 있다. 또, 인버터 (88D)와 인버터(90D)의 사이에는 신호선이 분기 하고 있고, 이 분기 한 신호선이 스위치(36D)의 한쪽 단자에 접속되어 있다.
이상 설명한 것 같은 제2 보조 용량선(22)에 대응하는 각 스위치(38A, 38B, 38C, 38D) 각각의 출력 단자는, 제2 보조 용량선(22)에 병렬에 접속되어 있다.
이러한 구성의 액정표시장치(10)에서는, 각 보조 용량선(20, 22)에 대응한 복수의 플립플롭 회로(70A, 84A)는, 인버터(64A, 72A)를 개재한 상태로 서로 직렬로 접속 되어, 이들 복수의 플립플롭 회로(70A, 84A)간에 한방향으로 데이터가 전송 된다. 또, 각 보조 용량선(20, 22)에 대응한 복수의 플립플롭 회로(70B, 84B)는, 인버터(64B, 72B)를 개재한 상태로 서로 직렬로 접속 되고, 이러한 복수의 플립플롭 회로(70B, 84B)간에 한방향으로 데이터가 전송 된다.
도 7에는, 구동 회로(32)의 동작 타이밍 차트가 나타나 있다.
수직 동기 개시 신호 STV가 타이밍 콘트롤러(46)로부터 게이트 드라이버(44)에 입력되면, 비디오 동기 신호 CKV에 동기하여, 모든 게이트선(16)에 게이트 구동 신호가 공급되어 각 게이트선(16)에 접속된 각 박막 트랜지스터(14)의 게이트(18)가 온이 됨과 동시에, 게이트 시프트 레지스터(42)에 상기의 비디오 동기 신호 CKV, STA 신호, 및 STB 신호가 입력된다.
게이트 시프트 레지스터(42)에 비디오 동기 신호 CKV, STA 신호, 및 STB 신호가 입력되면, 이러한 비디오 동기 신호 CKV, STA 신호, 및 STB 신호에 응답하여, 플립플롭 회로(70A, 70B)로부터는, 각각 SRA1 신호, SRB1 신호가 SC타이밍 제너레이터(40)에 출력된다.
이 때, 플립플롭 회로(70A, 70B)로부터 출력된 SRA1 신호, SRB1 신호에 응답하여, 플립플롭 회로(84A, 84B)로부터는, 각각 SRA2 신호, SRB2 신호가 SC타이밍 제너레이터(40)에 출력된다.
SRA1 신호 및 SRB1 신호가 SC타이밍 제너레이터(40)에 입력되면, 이들 SRA1 신호 및 SRB1 신호에 쌍방으로 응답하여, 스위치(36A, 36B, 36C, 36D)중 어느 1개의 스위치가 선택되어, 제1 보조 용량선(20)에 구동 신호가 공급된다. 마찬가지로, SRA2 신호 및 SRB2 신호가 SC타이밍 제너레이터(40)에 입력되면, SC타이밍 제너레이터 (40)에서는, SRA2 신호 및 SRB2 신호에 쌍방으로 응답하여, 스위치(38A, 38B, 38C, 38D)중 어느 1개의 스위치가 선택되어, 제2 보조 용량선(22)에 구동 신호가 공급된다. 이와 같이, SC타이밍 제너레이터(40)는, 게이트 시프트 레지스터(42)로부터 출력된 신호에 근거해, 제1 스위치군(36)및 제2 스위치군(38)의 각 스위치(36A, 36B, 36C, 36D, 38A, 38B, 38C, 38D)를 바꾼다. SC타이밍 제너레이터(40)는, 게이트 시프트 레지스터(42)로부터 출력되는 신호가 바뀔 때까지는, 제1 스위치군(36)및 제2 스위치군(38) 스위치(36A, 36B, 36C, 36D, 38A, 38B, 38C, 38D)에 주는 스위치 선택 신호(스위치 선택 정보)를 계속 출력한다. 게이트 시프트 레지스 터(42)는, 서로 다른 주기의 복수 입력 신호를 소정 시간 보관해 출력한다.
위와 같이, 구동 회로(32)는 게이트선(16)에 소정 주기의 게이트 구동 신호를 공급 함과 동시에, 제1 보조 용량선(20)에 게이트 구동 신호와 동기된 제1 신호 S1를 공급하고, 제2 보조 용량선(22)에 제1 신호 S1와 거의 역상의 제2 신호 S2(더욱 자세하게 말하면, 예를 들면, 제2 신호 S2는, 제1 신호 S1보다 타이밍이 1 수평 기간 늦지만, 제2 신호 S2와 제1 신호 S1의 공급 타이밍의 차이는 상기한 차이에 한정되지 않는다)를 공급한다. 구동 회로(32)는, 보조 용량선(제1 보조 용량선(20), 제2 보조 용량선(22))에, 제1, 제2, 제3및 제4 전압(단, 제1 전압 V1＞제2 전압 V2＞제3 전압 V3＞제4 전압 V4)을 공급한다.
도 3에 도시된 바와 같이, 구동 회로(32)는, 제3 전압(V3), 제1 전압(V1), 제2 전압(V2), 제4 전압(V4)의 순서로 반복해 보조 용량선(제1 보조 용량선(20), 제2 보조 용량선 (22))에 공급한다.
여기서, 구동 회로(32)는, 박막 트랜지스터(14)의 게이트(18)를 온으로 한 직후에 (말하자면, 화소(12)의 전압(화소 전압)의 쉬프트 타이밍에서) 제1 보조 용량선(20), 제2 보조 용량선(22)에 공급하는 전압을 오버드라이브 시키도록 설정되어 있다.
제1군 화소(12A)의 전위가(－) 전위로부터(＋) 전위로 바꿔짐과 동시에 제2군 화소 (12B)의 전위가(＋) 전위로부터(－) 전위로 바꿔진 경우에는, 구동 회로(32)는, 제3 전압 V3를 제1 보조 용량선(20)에 공급 함과 동시에 제2 전압 V2를 제2 보조 용량선(22)에 공급하고 있을 때에, 게이트선(16)에 구동 전압(게이트 구 동 신호)을 인가해 대응하는 화소(12)의 박막 트랜지스터(14)의 게이트(18)을 턴온하여 박막 트랜지스터(14)를 도통시킨 직후에, 오버드라이브 기간으로 이행한다.
여기서, 구동 회로(32)는, 제3 전압 V3로부터 제2 전압 V2보다도 전압이 높은 제1 전압 V1를 제1 보조 용량선(20)에 인가한다. 따라서, 제3 전압 V3로부터 제2 전압 V2를 제1 보조 용량선(20)에 인가하는 구성(전압(V2－V3)을 제1 보조 용량선(20)에 인가하는 구성)과 비교해, 보다 큰 전압(V1－V3)을 제1 보조 용량선(20)에 인가할 수 있다.
또 여기서, 구동 회로(32)는, 제2 전압 V2로부터 제3 전압 V3보다도 전압이 낮은 제4 전압 V4를 제2 보조 용량선(22)에 인가한다. 따라서, 제2 전압 V2로부터 제3 전압 V3를 제2 보조 용량선(22)에 인가하는 구성(전압(V3－V2)을 제2 보조 용량선 (22)에 인가하는 구성)과 비교해, 보다 큰 전압(V4－V2)을 제2 보조 용량선(22)에 인가할 수 있다.
또, 제1군 화소(12A)의 전위가(＋) 전위로부터(－) 전위로 바뀌는 것과 동시에 제2군 화소(12B)의 전위가(－) 전위로부터(＋) 전위로 바뀌는 경우에는, 구동 회로 (32)는, 제2 전압 V2를 제1 보조 용량선(20)에 공급 함과 동시에 제3 전압 V3를 제2 보조 용량선(22)에 공급하고 있을 때에, 게이트선(16)에 구동 전압(게이트 구동 신호)을 인가해 대응하는 화소(12)의 박막 트랜지스터(14)의 게이트(18)를 턴온하여 박막 트랜지스터(14)를 도통시킨 직후에, 오버드라이브 기간으로 이행한다.
여기서, 구동 회로(32)는, 제2 전압 V2로부터 제3 전압 V3보다 전압이 낮은 제4 전압 V4를 제1 보조 용량선(20)에 인가한다. 따라서, 제2 전압 V2로부터 제3 전압 V3를 제1 보조 용량선(20)에 인가하는 구성(전압(V3－V2)을 제1 보조 용량선(20)에 인가하는 구성)과 비교해, 보다 큰 전압(V4－V2)을 제1 보조 용량선(20)에 인가할 수 있다.
또 여기서, 구동 회로(32)는, 제3 전압 V3로부터 제2 전압 V2보다 전압이 높은 제1 전압 V1를 제2 보조 용량선(22)에 인가한다. 따라서, 제3 전압 V3로부터 제2 전압 V2를 제2 보조 용량선(22)에 인가하는 구성(전압(V2－V3)을 제2 보조 용량선 (22)에 인가하는 구성)과 비교해, 보다 큰 전압(V1－V3)을 제2 보조 용량선(22)에 인가할 수 있다.
이상 설명한 것처럼, 액정 용량(15)에 전압을 인가할 때에, 종래보다 큰 전압을 보조 용량(24)에 공급하는 구성이므로, 액정의 기립 상태(배향 상태)를 종래보다 빨리 원하는 기립 상태로 할 수 있을 뿐만 아니라, 화소(12)의 전압(화소 전압)을 보다 길게 적정 범위내로 유지할 수 있다.
덧붙여, 본 실시 형태에서는, 구동 회로(32)가, 제3 전압 V3, 제1 전압 V1, 제2 전압 V2, 제4 전압 V4의 순서로 전압을 반복해 각 보조 용량선(20, 22)에 공급하는 구성으로 했지만, 본 발명은 이를 대신해, 구동 회로(32)가, 제3 전압 V3, 제4 전압 V4, 제2 전압 V2, 제1 전압 V1의 순서로 전압을 반복해 각 보조 용량선(20, 22)에 공급하는 구성으로 해도 좋다. 이와 같이, 구동 회로(32)가, 제3 전압 V3, 제4 전압 V4, 제2 전압 V2, 제1 전압 V1의 순서로 전압을 반복해 각 보조 용량선(20, 22)에 공급하는 구성의 경우, 구동 회로(32)는, 제4 전압 V4 또는 제1 전압 V1를 공급하고 있을 때에, 게이트선(16)에 게이트 구동 신호(구동 전압)를 인가해 박막 트랜지스터 (14)를 턴온한다.
본 발명에서는, 복수의 화소가 소정 방향에 따라 배치 되어 있고, 이러한 복수의 화소는, 각각이 박막 트랜지스터를 가지고 있다. 이러한 복수 화소의 각 박막 트랜지스터의 게이트에는, 게이트선에 의해 구동 신호가 공급된다. 또, 본 발명에서는, 보조 용량선이 게이트선과 나란히 배치되어 있다. 이 보조 용량선에는, 구동 회로에 의해, 적어도 4값의 전압 중에서 1개의 전압 값이 선택되어, 이 선택된 전압값의 전압이 공급된다. 이 때, 구동 회로에 의해 선택된 전압값의 전압이 보조 용량선에 공급되는 것으로, 액정 용량과 보조 용량이 용량 결합된 상태로 구동된다. 이 때문에, 액정의 원하는 기립 상태에 맞춘 전압값의 전압을 보조 용량선에 공급시키는 것으로, 액정의 기립 상태를 원하는 상태로 보다 한층 빨리 이행 시킬 수가 있다.

Claims (23)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 소정 방향에 따라 배열되고, 각각이 박막 트랜지스터를 가지며 제 1 군과 제 2 군으로 구분되는 복수의 화소와,
    상기 복수의 화소의 각 박막 트랜지스터의 게이트에 구동 신호를 공급하는 게이트 선과,
    상기 복수의 화소 각각에 설치되고, 해당 화소에 있는 박막 트랜지스터의 일단자에 접속된 액정 용량과,
    상기 게이트선을 사이에 두고 배치된 제1 및 제2 보조 용량선을 포함하는 보 조 용량선과,
    상기 제 1 군에 속하는 화소에 설치되고, 해당 화소에 있는 박막 트랜지스터의 일 단자와 상기 제 1 보조 용량선 사이에 접속된 제1 보조 용량과,
    상기 복수의 화소 중 제 2 군 화소 중에 설치되고, 해당 화소에 있는 박막 트랜지스터의 일 단자와 상기 제 2 보조 용량선 사이에 접속된 제 2 보조 용량과,
    적어도 4개의 전압이 설정되고, 상기 적어도 4개의 전압 중에서 1개를 선택해 상기 선택된 전압을 상기 제 1 보조 용량선 및 상기 제 2 보조 용량선에 공급하여, 상기 제 1군 화소의 액정 용량과 제 1 보조 용량을 용량 결합시킨 상태로 구동 함과 동시에 상기 제 2 군 화소의 액정 용량과 제 2 보조 용량을 용량 결합시킨 상태로 구동하는 구동 회로를 구비하는 것을 특징으로 하는 액정표시장치.
  10. 청구항 9에 있어,
    상기 구동 회로는,
    상기 적어도 4개의 전압을 발생하는 전압 발생 회로와,
    상기 적어도 4개의 전압을 상기 제 1 보조 용량선에 차례로 공급하는 제 1 스위치 군과,
    상기 적어도 4의 전압을 상기 제 2 보조 용량선에 차례로 공급하는 제 2 스위치 군을 구비하는 것을 특징으로 하는 액정표시장치.
  11. 청구항 10에 있어,
    상기 구동 회로는,
    서로 다른 주기의 복수의 입력 신호를 소정 시간 보관해 출력하는 게이트 시프트 레지스터와,
    상기 게이트 시프트 레지스터로부터 출력된 신호에 근거해, 상기 제 1 스위치 군 및 제 2 스위치 군의 각 스위치를 변환하는 스위치 변환 타이밍 제너레이터를 가지는 것을 특징으로 하는 액정표시장치.
  12. 청구항 11에 있어,
    상기 게이트 시프트 레지스터는, 상기 서로 다른 주기의 복수의 입력 신호를 소정 시간 보관해 출력하는 플립플롭 회로를 가지는 것을 특징으로 하는 액정표시장치.
  13. 청구항 12에 있어,
    상기 플립플롭 회로는, 상기 보조 용량선에 대응되는 복수로 설치되어 있는 것을 특징으로 하는 액정표시장치.
  14. 청구항 13에 있어,
    상기 보조 용량선에 대응되게 설치된 상기 복수의 플립플롭 회로는, 서로 직렬 접속되어 상호간에 한 방향으로 데이터가 전송 되는 것을 특징으로 하는 액정표시장치.
  15. 청구항 12에 있어,
    상기 스위치 변환 타이밍 제너레이터는, 상기 플립플롭 회로로부터 출력된 신호에 응답하여 상기 제 1 스위치군 및 제2 스위치군의 스위치 변환을 실행하는 것을 특징으로 하는 액정표시장치.
  16. 청구항 15에 있어,
    상기 플립플롭 회로는, 상기 보조 용량선에 대응되는 복수로 설치되고, 상기 보조 용량선에 대응되게 설치된 상기 복수의 플립플롭 회로로부터의 출력 신호에 의해, 상기 스위치 변환 타이밍 제너레이터가 상기 제 1 스위치군 및 제2 스위치군의 스위치 변환을 실행하는 것을 특징으로 하는 액정표시장치.
  17. 청구항 16에 있어,
    상기 보조 용량선에 대응되는 복수로 설치된 플립플롭 회로는, 각각이 적어도 2개 이상의 플립플롭 동작을 수행하는 회로들을 포함하는 것을 특징으로 하는 액정표시장치.
  18. 청구항 11에 있어,
    상기 게이트 시프트 레지스터에 입력되는 신호의 주기는, 수직 동기 개시 신호의 주기의 N배(단, N은 자연수)인 것을 특징으로 하는 액정표시장치.
  19. 청구항 11에 있어,
    상기 게이트 시프트 레지스터로부터 출력되는 신호의 주기는, 수직 동기 개시 신호의 주기의 N배(단, N은 자연수)인 것을 특징으로 하는 액정표시장치.
  20. 청구항 10에 있어,
    상기 스위치 변환 타이밍 제너레이터는, 수직 동기 개시 신호에 동기하여 동작하는 것을 특징으로 하는 액정표시장치.
  21. 청구항 11에 있어,
    상기 스위치 변환 타이밍 제너레이터는, 상기 게이트 시프트 레지스터로부터 출력되는 신호가 바뀔 때까지, 상기 제1 스위치군 및 제2 스위치군의 각 스위치에게 주는 스위치 선택 정보를 계속 출력하는 것을 특징으로 하는 액정표시장치.
  22. 청구항 11에 있어,
    상기 제 1 스위치군 및 제2 스위치군의 각 스위치는, 상기 스위치 변환 타이밍 제너레이터에 의해 선택되고 있는 경우에 도통하는 것을 특징으로 하는 액정표시장치.
  23. 청구항 9에 있어,
    상기 보조 용량선은 상기 인접하는 화소 사이에 배치된 것을 특징으로 하는 액정표시장치.
KR1020060125722A 2006-12-11 2006-12-11 액정표시장치 KR101352343B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060125722A KR101352343B1 (ko) 2006-12-11 2006-12-11 액정표시장치
JP2006339609A JP5230930B2 (ja) 2006-12-11 2006-12-18 液晶表示装置
US11/929,260 US8502765B2 (en) 2006-12-11 2007-10-30 Liquid crystal display
TW96147085A TWI471847B (zh) 2006-12-11 2007-12-10 液晶顯示器
US13/945,258 US9152000B2 (en) 2006-12-11 2013-07-18 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060125722A KR101352343B1 (ko) 2006-12-11 2006-12-11 액정표시장치

Publications (2)

Publication Number Publication Date
KR20080053775A KR20080053775A (ko) 2008-06-16
KR101352343B1 true KR101352343B1 (ko) 2014-01-15

Family

ID=39497533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060125722A KR101352343B1 (ko) 2006-12-11 2006-12-11 액정표시장치

Country Status (4)

Country Link
US (2) US8502765B2 (ko)
JP (1) JP5230930B2 (ko)
KR (1) KR101352343B1 (ko)
TW (1) TWI471847B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101540072B1 (ko) * 2007-10-16 2015-07-28 삼성디스플레이 주식회사 액정표시장치
JP5112228B2 (ja) * 2008-09-04 2013-01-09 株式会社東芝 表示装置及び表示装置の駆動方法
JP5512698B2 (ja) * 2009-12-11 2014-06-04 シャープ株式会社 表示パネル、液晶表示装置、および、駆動方法
US20120235984A1 (en) * 2009-12-11 2012-09-20 Sharp Kabushiki Kaisha Display panel, liquid crystal display, and driving method
WO2012147657A1 (ja) * 2011-04-28 2012-11-01 シャープ株式会社 半導体装置、アクティブマトリクス基板、及び表示装置
TWI455092B (zh) * 2011-12-09 2014-10-01 Innolux Corp 顯示器驅動方法、驅動模組及顯示裝置
JP6540043B2 (ja) 2015-01-27 2019-07-10 セイコーエプソン株式会社 ドライバー、電気光学装置及び電子機器
CN111243476A (zh) * 2018-11-28 2020-06-05 中华映管股份有限公司 显示装置
JP7449087B2 (ja) 2019-12-25 2024-03-13 三洋工業株式会社 天井落下防止構造

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010092374A (ko) * 2000-03-15 2001-10-24 마찌다 가쯔히꼬 액티브매트릭스형 표시장치 및 그 구동방법

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03168617A (ja) * 1989-11-28 1991-07-22 Matsushita Electric Ind Co Ltd 表示装置の駆動方法
JPH05107557A (ja) * 1991-10-15 1993-04-30 Kyocera Corp 液晶表示装置
JPH06230340A (ja) * 1993-02-08 1994-08-19 Hitachi Ltd 液晶表示装置の駆動回路
JP2898509B2 (ja) 1993-06-23 1999-06-02 シャープ株式会社 アクティブマトリックス基板及びその製造方法
US6069600A (en) * 1996-03-28 2000-05-30 Kabushiki Kaisha Toshiba Active matrix type liquid crystal display
JP3723747B2 (ja) * 2000-06-16 2005-12-07 松下電器産業株式会社 表示装置およびその駆動方法
KR100338012B1 (ko) * 2000-07-27 2002-05-24 윤종용 스윙 공통 전극을 이용한 액정 표시 장치 및 이의 구동 방법
US20020126081A1 (en) * 2001-03-06 2002-09-12 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device and method for driving the same
KR100389027B1 (ko) * 2001-05-22 2003-06-25 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
JP4801848B2 (ja) * 2001-06-22 2011-10-26 東芝モバイルディスプレイ株式会社 液晶表示装置
JP3924485B2 (ja) * 2002-03-25 2007-06-06 シャープ株式会社 液晶表示装置の駆動方法及びその液晶表示装置
JP2003295157A (ja) * 2002-03-29 2003-10-15 Matsushita Electric Ind Co Ltd 液晶表示装置
JP4179800B2 (ja) * 2002-05-24 2008-11-12 ソニー株式会社 表示装置及びその製造方法
JP4248306B2 (ja) * 2002-06-17 2009-04-02 シャープ株式会社 液晶表示装置
JP4050100B2 (ja) * 2002-06-19 2008-02-20 シャープ株式会社 アクティブマトリクス基板および表示装置
KR100506006B1 (ko) * 2002-12-04 2005-08-03 엘지.필립스 엘시디 주식회사 액정표시장치의 전계효과트랜지스터에 대한 오프-스테이트스트레스 인가용 패널구조
JP2004354742A (ja) * 2003-05-29 2004-12-16 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置、液晶表示装置の駆動方法および製造方法
JP4168270B2 (ja) * 2003-08-11 2008-10-22 ソニー株式会社 表示装置及びその駆動方法
JP2005128101A (ja) * 2003-10-21 2005-05-19 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2005156764A (ja) * 2003-11-25 2005-06-16 Sanyo Electric Co Ltd 表示装置
TWI285861B (en) * 2004-05-21 2007-08-21 Sanyo Electric Co Display device
TWI297793B (en) * 2004-05-21 2008-06-11 Sanyo Electric Co Liquid crystal display device
JP2006011004A (ja) * 2004-06-25 2006-01-12 Sharp Corp 液晶表示装置ならびにその駆動回路および駆動方法
JP4275588B2 (ja) * 2004-07-26 2009-06-10 シャープ株式会社 液晶表示装置
US20060170639A1 (en) * 2004-09-06 2006-08-03 Seiji Kawaguchi Display control circuit, display control method, and liquid crystal display device
EP1818903A4 (en) * 2004-11-05 2009-06-03 Sharp Kk Liquid crystal display device and method for its activation
JP2006154088A (ja) * 2004-11-26 2006-06-15 Sanyo Electric Co Ltd アクティブマトリクス型液晶表示装置
US8253678B2 (en) * 2005-03-15 2012-08-28 Sharp Kabushiki Kaisha Drive unit and display device for setting a subframe period
JP4196999B2 (ja) * 2005-04-07 2008-12-17 エプソンイメージングデバイス株式会社 液晶表示装置の駆動回路、液晶表示装置、液晶表示装置の駆動方法、および電子機器
US7652649B2 (en) * 2005-06-15 2010-01-26 Au Optronics Corporation LCD device with improved optical performance
WO2007029381A1 (ja) * 2005-09-01 2007-03-15 Sharp Kabushiki Kaisha 表示装置ならびにその駆動回路および駆動方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010092374A (ko) * 2000-03-15 2001-10-24 마찌다 가쯔히꼬 액티브매트릭스형 표시장치 및 그 구동방법

Also Published As

Publication number Publication date
US20080136984A1 (en) 2008-06-12
JP5230930B2 (ja) 2013-07-10
TWI471847B (zh) 2015-02-01
JP2008145993A (ja) 2008-06-26
KR20080053775A (ko) 2008-06-16
US8502765B2 (en) 2013-08-06
TW200834533A (en) 2008-08-16
US20130300963A1 (en) 2013-11-14
US9152000B2 (en) 2015-10-06

Similar Documents

Publication Publication Date Title
KR101352343B1 (ko) 액정표시장치
US6160535A (en) Liquid crystal display devices capable of improved dot-inversion driving and methods of operation thereof
US8471802B2 (en) Liquid crystal display
US5838289A (en) EL display driver and system using floating charge transfers to reduce power consumption
KR100749876B1 (ko) 표시 장치 및 그 구동 방법
KR101703875B1 (ko) 액정표시장치 및 그 구동방법
KR100782394B1 (ko) 동화상 표시에 적절한 액정 표시 장치
US8199102B2 (en) Liquid crystal display and method of driving the same utilizing data line blocks
JP5679172B2 (ja) 液晶表示装置
US20040145581A1 (en) Driver circuit, electro-optical device, and driving method
JP2006072360A (ja) 表示装置及びその駆動方法
KR100487389B1 (ko) 신호선 구동회로 및 그를 사용한 표시장치
US20090122005A1 (en) Liquid crystal display device and driving method thereof
JP5147224B2 (ja) 液晶表示装置
KR100762176B1 (ko) 액정표시장치의 구동 방법 및 구동 회로
KR101191453B1 (ko) 액정 표시패널의 구동 방법
KR100508833B1 (ko) 액티브 매트릭스형 표시 장치
US10269315B2 (en) Data driver and liquid crystal display having the same
CN112331127B (zh) 显示面板的驱动方法、显示面板和显示装置
JPH07253566A (ja) 液晶表示装置
JP2009086262A (ja) 液晶表示装置
KR20000022763A (ko) 액정 표시 장치
KR100764051B1 (ko) 픽셀 당 2 개의 박막 트랜지스터를 구비하는 박막 액정 디스플레이 장치
CN101714345B (zh) 用于液晶显示装置的数据线驱动电路及其控制方法
JP2012173499A (ja) 液晶表示装置の駆動装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 7