JP4801848B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP4801848B2 JP4801848B2 JP2001189233A JP2001189233A JP4801848B2 JP 4801848 B2 JP4801848 B2 JP 4801848B2 JP 2001189233 A JP2001189233 A JP 2001189233A JP 2001189233 A JP2001189233 A JP 2001189233A JP 4801848 B2 JP4801848 B2 JP 4801848B2
- Authority
- JP
- Japan
- Prior art keywords
- driving circuit
- signal
- line driving
- liquid crystal
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス方式の液晶表示装置に関し、より詳しくは実用性を高めつつ信号線駆動回路および走査線駆動回路の信号振幅を低減するための駆動方法の改良に関する。
【０００２】
【従来の技術】
アクティブマトリクス方式の液晶表示装置において、表示信号の最大振幅の低減、内部直流電圧（寄生容量）による影響の抑制等のため、液晶の保持特性を高めるための保持容量を前段走査線と画素電極の間に設け、ここから液晶にバイアス電圧を印加する対向一定容量結合駆動方法と呼ばれる方法がある（例えば日経ＢＰ社 フラットパネル・ディスプレイ‘９３ Ｐ１２８〜Ｐ１３１）。
【０００３】
しかしながら、この方法によると、一方で走査信号の振幅を大きくする必要がある。そこで、特開平１０−３９２７７号公報には、走査線と独立した補助容量を設け、この補助容量にパルス状波形を加えて液晶にバイアス電位を加える方法が提案されている。
【０００４】
同公報による表示装置の構成の概略を図１７に、１画素の電気的構成図を図２に示す。表示領域２０には複数の信号線１が平行に配されていて、さらに複数の走査線２が信号線１に直交するように配されている。信号線１と走査線２の各交点の近傍にはスイッチング素子３が配されている。スイッチング素子３は走査線駆動回路１０より走査線２を介して入力した走査信号により信号線１と画素電極４との接続をオン・オフ制御する。液晶層７は画素電極４と対向電極１１との間に形成された電界により駆動する。複数の共通電極線５が走査線２と対をなしてそれと略平行に配される。画素電極４と共通電極線５の間には保持容量６が形成される。
【０００５】
信号線駆動回路９は、フレーム期間ごとに対向電極１１の電位Ｖｃｏｍに対して論理極性が反転したパルス信号を信号線１のそれぞれに出力する。
【０００６】
走査線駆動回路１０は、ＶｏｆｆおよびＶｏｎの２値を発生するバッファとシフトレジスタとを備え、スタート信号Ｖｓｔとクロック信号Ｖｃｌｋに基づいて走査線２を駆動するための走査信号のＶｏｆｆまたはＶｏｎを出力する。
【０００７】
共通電極線駆動回路１２はスイッチを備え、入力された信号ＶｓｔとＶｃｌｋに基づいて信号源（図示せず）より入力したＶｅ（−）、Ｖｅ、Ｖｅ（＋）の３値のいずれかを共通電極線５に出力する。
【０００８】
ここで、スイッチング素子３は、たとえば非晶質シリコン（ａ−Ｓｉ）、多結晶ポリシリコン（ｐ−Ｓｉ）等を用いた薄膜トランジスタである。また、反射型や投射型のパネルには、広くＩＣに用いられる単結晶シリコン（ｃ−Ｓｉ）を用いたものも多い。
【０００９】
これらのデバイスにはその構造上、走査線２と画素電極４の間に寄生容量すなわちゲート−ドレイン間容量８が形成されるため、走査線駆動回路１０からの走査信号がＶｏｎからＶｏｆｆに変化する時に、画素電極４の電位を負側にシフトする。
【００１０】
そこで、同公報では、この画素電極４の電位の降下を補償するために、共通電極線５の電位を変化させている。
【００１１】
この装置の駆動方法を各電位の動作波形を示す図１８を用いて説明する。
【００１２】
走査線駆動回路１０は、１フレームごとに各走査線２に向けてそれに接続されたスイッチング素子３をオンにするための信号を出力する。走査線２の電位はＶｏｆｆに維持されながら、その水平走査期間だけＶｏｎになる。したがって、スイッチング素子３はその期間だけオンになり、画素電極４と信号線１が電気的に接続される。
【００１３】
図中Ｈ１で示す水平走査期間においては、画素電極４の電位は低下して信号線１の電位Ｖｓ（−）と等しくなる。このときの信号線１の対向電極１１に対する論理極性は負である。
【００１４】
ここで、期間Ｈ１中にＶｅに維持されていた共通電極線５の電位をＶｅ（＋）に上昇させる。期間Ｈ１が経過して走査線電位がＶｏｆｆに低下した瞬間、ゲート−ドレイン間容量８の影響により、画素電極４の電位はわずかに負にシフトする。ここで、ゲート−ドレイン間容量８は液晶層７の容量と保持容量６の総和よりも一桁小さい。
【００１５】
期間Ｈ１の経過後、共通電極線５の電位をＶｅ（＋）からＶｅに下げる。これにより、画素電極４の電位はほぼこの電位差分負にシフトする。水平走査期間Ｈ２に至るまでは、スイッチング素子３がオフであるために画素電極４の電位は維持される。
【００１６】
期間Ｈ２では、信号線１の論理極性は対向電極１１に対して正であって、画素電極４の電位は上昇して信号線１の電位Ｖｓ（＋）と等しくなる。期間Ｈ２中に共通電極線５の電位をＶｅからＶｅ（−）に下げる。期間Ｈ２が経過して走査線２の電位がＶｏｆｆに低下した瞬間、ゲート−ドレイン間容量８の影響により、画素電極４の電位はわずかに負にシフトする。期間Ｈ２の経過後、共通電極線５の電位をＶｅ（−）からＶｅに上げる。これにより、画素電極４の電位はほぼこの電位差分正にシフトする。
【００１７】
上記のように、対向電極電位Ｖｃｏｍに対する論理極性が異なる画像信号が交互に繰り返し画素電極４に入力する。
【００１８】
この方法によると、画素電極４の電位の振幅を画像信号の振幅よりも大きくすることができる。
【００１９】
【発明が解決しようとする課題】
しかしながら、共通電極線５の振幅がＶｅ（＋）とＶｅ（−）の絶対値の和になり、画像信号の振幅よりも大きくなっていた。
【００２０】
このため、共通電極線駆動回路には高耐圧の素子が必要となり、機器の小型化や低価格化を妨げる要因となる。また、電池を用いる携帯機器などにおいては、高電圧の生成は電源回路そのものにとっても効率が悪く、電池駆動時間を短縮する原因になりうる。
【００２１】
本発明は、上記課題を解決するためのものであり、機器の小型化および低価格化に対応可能でありかつ消費電力の少ないアクティブマトリクス方式の液晶表示装置を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明の液晶表示装置は、互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、前記変調信号の振幅は２レベルのうちの絶対値の大きい方であり３値の電圧からなる共通電極線駆動回路とを具備する。
【００２３】
本発明では変調信号の振幅が２レベルあるため、画素電極の電位を対向電極電位に対して任意に設定でき、かつ、変調信号の振幅が小さいため、高耐圧の素子を使用しないで回路を構成できる。
【００２４】
本発明の好ましい態様において、走査線駆動回路および共通電極線駆動回路が第一の基板上の表示領域に対して同一の側に配され、両回路に入力される信号の一部は同一の信号源から出力される。基板の面積に対して表示領域を大きくとることができる。
【００２５】
本発明の他の好ましい態様において、走査線駆動回路の一部および共通電極線駆動回路の一部が同一のＩＣ基板上に形成される。
【００２６】
本発明の他の好ましい態様において、信号線駆動回路の一部および共通電極線駆動回路の一部が同一のＩＣ基板上に形成される。基板上の非表示領域を小さくすることができる。
【００２７】
本発明のほかの好ましい態様において、画素電極が反射面を有する。共通電極線の幅を大きくすることができるため、表示に影響を与えずに充分な保持容量を確保することができる。
【００２８】
本発明の他の好ましい態様において、走査線駆動回路および共通電極線駆動回路が多結晶、非結晶、または単結晶のシリコン半導体を具備する。より好ましくは、スイッチング素子が、走査線駆動回路および共通電極線駆動回路内のシリコン半導体と同じ材料を含む。これらシリコン半導体に同じ材料を用いることで、同一のプロセスにおいてこれらを形成することができる。
【００２９】
本発明のさらに他の液晶表示装置は、互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、前記変調信号の振幅は２レベルのうちの絶対値の大きい方であり４値の電圧からなる共通電極線駆動回路とを有する。
【００３０】
２レベルの変調信号を４値の電圧で生成するため、変調信号の電圧設定に自由度があり、さらに振幅は変調レベルの大きい方なので、高耐圧素子を使用せず、小規模な回路で低電力で実現できる。
【００３１】
本発明のさらに他の液晶表示装置は、互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、前記画像信号の電位を決める電位発生回路と、前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、前記変調信号の振幅は２レベルのうちの絶対値の大きい方である共通電極線駆動回路とを具備し、前記共通線駆動回路が使用する電圧の一部と前記電位発生回路が使用する電圧の一部とを共用する。液晶表示装置の駆動回路全体の中で電圧を生成する回路を共用することで、新たな電圧生成のための静的電力の増加を押さえ、回路規模を縮小することができる。
【００３２】
本発明のさらに他の液晶表示装置は、互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、前記変調信号の振幅は２レベルのうちの絶対値の大きい方である共通電極線駆動回路とを具備し、前記共通線駆動回路が使用する電圧の一部と前記対向電極電位とを共用する。液晶表示装置の駆動回路全体の中で電圧を生成する回路を共用することで、新たな電圧生成のための静的電力の増加を押さえ、回路規模を縮小することができる。
【００３３】
本発明のさらに他の液晶表示装置は、互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、前記変調信号の振幅は２レベルのうちの絶対値の大きい方で、液晶表示装置としての輝度を変更するための変調信号振幅調整機能を有する共通電極線駆動回路とを有する。信号線の電圧振幅を大きくすると、信号線は容量性負荷が大きいため消費電力がかなり増大するが、信号線振幅を変化させずに変調信号振幅を変化させれば、電力の増大は小さいまま、輝度を変更することができる。
【００３４】
本発明のさらに他の液晶表示装置は、互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、前記変調信号の振幅は２レベルのうちの絶対値の大きい方で、液晶表示装置としての輝度を変更するための変調信号振幅調整機能を有する共通電極線駆動回路と前記変調信号振幅調整機能に対応して対向電極電位が変化する対向電位変動調整装置とを有する。変調信号振幅を変化させると、画素電極電位と対向電極電位の相対的な電位関係が正負で等しくなくなり、画面上にちらつき（フリッカ）を生じる場合があるが、本発明のように変調信号振幅変動に対応して対向電極電位を変化すればフリッカを生じずに輝度を変化させることができる。
【００３５】
本発明のさらに他の液晶表示装置は、互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、前記画像信号振幅を調整する画像信号振幅調整回路と前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、前記変調信号の振幅は２レベルのうちの絶対値の大きい方で、液晶表示装置としての輝度を変更するための変調信号振幅調整機能を有する共通電極線駆動回路とを具備する液晶表示装置。画像信号振幅の増減と同時に変調信号振幅の増減を行うことで、画質の輝度コントラスト低下を抑えつつ、信号線駆動回路の消費電力を低減することができる。
【００３６】
本発明のさらに他の液晶表示装置は、互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、走査線のオンオフタイミングに対する前記変調タイミング、リセットタイミングの時間的相関関係を走査線ごとに任意に設定でき、前記変調信号の振幅は２レベルのうちの絶対値の大きい方である共通電極線駆動回路とを有する。変調タイミングのセット・リセットタイミングを走査線ごとに設定することにより、画素電極の論理極性が対向電極電位に対して同じ方向であるラインが連続する場合に、複数ライン同時に変調信号をセット・リセットすることができ、共通電極線駆動回路の動作周波数を低減して消費電力を低減することができる。
【００３７】
本発明は、第一および第二の基板にそれぞれ画素電極および対向電極を配した形式の液晶表示装置のみならず、一方の基板に画素電極および対向電極（コモン電極）を配したＩＰＳ（In−Plane Switching）モードの液晶表示装置にも適用可能である。
【００３８】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１を図１、図２、図３を用いて説明する。
【００３９】
図１は本実施の形態１における液晶表示装置の構成図、図２は表示領域の１画素電極周辺の詳細構成図である。
【００４０】
図１、図２において、１は信号線、２は走査線、３はスイッチング素子、４は画素電極、５は共通電極線、６は画素電極４と共通電極線５の間に意図的に形成した保持容量、７は液晶層、８はスイッチング素子３の寄生容量であるところのゲート−ドレイン間容量、９は信号線駆動回路、１０は走査線駆動回路、１１は対向電極、１２は共通電極線駆動回路、１３は対向電極駆動回路、２０は表示領域、３０はスイッチング素子３の薄膜トランジスタ（ＴＦＴ）のソース−ドレイン間容量、３１はスイッチング素子３のＴＦＴのゲート−ソース間容量である。このような構成の液晶表示装置における駆動タイミングを図３のタイミング図を用いて説明する。
【００４１】
走査線２は走査線駆動回路１０により、ある一定の時間Ｖｏｎに駆動され、他の時間はＶｏｆｆに駆動される。走査線が同時に電位Ｖｏｎに駆動されるのは通常は１本だけであり、１フレーム期間中にすべての走査線が１度、Ｖｏｎに駆動される。期間Ｈ１中、１走査線２がＶｏｎに駆動されるとこれに接続したスイッチング素子３がオンになり、信号線１と画素電極４が導通して画素電極電位は信号線駆動回路９が駆動する電位Ｖｓ（−）になる。このときＶｓ（−）は対向電極電位Ｖｃｏｍに対して論理極性は負である。走査線１の電位がＶｏｆｆになるとスイッチング素子３はオフになり、ゲート−ドレイン間容量８の影響で画素電極４の電位は（数式１）のＶｐｏｆｆだけ負側にシフトする。
【００４２】
（数式１） Vpoff=(Von-Voff)*Cgd/(Clc+Cst+Csd+Cgd)
走査線１の電位がＶｏｆｆでスイッチング素子３がオフしている間に共通電極線５の電位をＶｅ２からＶｅ１に変化させると、画素電極電位は（数式２）のＶｐｅ（−）だけさらに負側にシフトし、図３の斜線の領域になる。
【００４３】
（数式２） Vpe(-)=(Ve2-Ve1)*Cst/(Clc+Cst+Csd+Cgd)
期間Ｈ２では走査線２の電位がＶｏｎに駆動されスイッチング素子３が導通すると、画素電極電位は信号線１の電位であるＶｓ（＋）になる。このときのＶｓ（＋）は対向電極電位Ｖｃｏｍに対して論理極性は正である。Ｈ２の最初には共通電極電位をＶｅ１からＶｅ０に下げるが、スイッチング素子３が導通しているため画素電極電位はあまり影響を受けない。期間Ｈ２後、共通電極電位がＶｅ０からＶｅ２に変化することによって（数式３）のＶｐｅ（＋）だけ画素電極電位は対向電極電位に対して正側にシフトし、図３の斜線の領域になる。
【００４４】
（数式３） Vpe(+)=(Ve2-Ve0)*Cst/(Clc+Cst+Csd+Cgd)
Ｖｅ０、Ｖｅ１、Ｖｅ２の電位設定により、画素電極電位は対向電極電位に対して任意の電位差を有することができる。またＶｅ１からＶｅ０への変化によって、画素電極電位を負側にシフトする場合と正側にシフトする場合のシフト量を変えることができるため、対向電極電位に対して直流成分が発生しないように液晶素子に交流電界を与えることができる。また、負側のシフト量を設定する電位差Ｖｅ（−）と正側のシフト量を設定する電位差Ｖｅ（＋）をＶｅ２を基準に設定することにより、共通電極線の振幅はＶｅ（−）とＶｅ（＋）の大きい方に設定でき、高耐圧の素子でなくとも駆動できる。
【００４５】
共通電極線による画素電極電位の変調セットタイミングはスイッチング素子３がＶｏｆｆ電位になった後、いつでも良く、共通電極線のリセットタイミングも走査線の電位がＶｏｎからＶｏｆｆに変化する前であればいつでも良いのだが、この変調が終了しなければ液晶素子の輝度を適正に得ることができないため、画質劣化を回避するためには期間Ｈ１、Ｈ２ともに、リセットタイミングからセットタイミングまでの時間は期間Ｈ１、Ｈ２をはさんで１ライン以上Ｋライン（Ｋは全走査線数の１０％）以下が望ましい。
【００４６】
（実施の形態２）
図４、図２の構成図と図５のタイミング図を用いて実施の形態２の動作を説明する。図４において、共通電極線駆動回路１２はＶｅ０、Ｖｅ１、Ｖｅ２、Ｖｅ３の４値の電圧を使用する。
【００４７】
図５において、水平走査期間Ｈ１が始まると同時に共通電極線の電位はＶｅ３からＶｅ２に変化させる。同時に走査線が電位Ｖｏｎに駆動されるため、これに接続するスイッチング素子３がオンになり画素電極電位は信号線の電位Ｖｓ（−）となる。このときＶｓ（−）は対向電極電位Ｖｃｏｍに対して論理極性は負である。水平走査期間Ｈ１が終了して走査線の電位がＶｏｆｆになりスイッチング素子３がオフした後、共通電極線電位がＶｅ２からＶｅ１に電位差Ｖｅ（−）だけ下がると、画素電極電位は負側にシフトする。そのシフト量Ｖｐｅ（−）は（数式２）のとおりである。
【００４８】
次フレームで、同一画素に対する水平走査期間Ｈ２が開始すると同時に共通電極線電位をＶｅ１からＶｅ０に下げるが、走査線が電位Ｖｏｎに駆動されてスイッチング素子３がオンになるため画素電極電位は信号線電位Ｖｓ（＋）となり、期間Ｈ２終了時に、走査線電位がＶｏｎからＶｏｆｆに変化する影響を受けて（数式１）のＶｐｏｆｆだけ負側にシフトする。Ｈ２終了後、共通電極線電位がＶｅ０からＶｅ３に電位差Ｖｅ（＋）だけ変化し、画素電極電位は（数式３）のＶｐｅ（＋）だけ正側にシフトする。画素電極電位を負側にシフトするためのＶｅ（−）と正側にシフトするためのＶｅ（＋）の大きさに応じて、画素電極電位は対向電極電位Ｖｃｏｍに対して直流成分を発生せずに液晶素子を交流駆動できる。画素電極電位をシフトする量が正側と負側で異なる場合、電位差Ｖｅ（−）とＶｅ（＋）はそれぞれ異なる電圧から生成する必要があるが、本実施の形態２のように、リセットのためのタイミングと電位差を正負それぞれに設定すれば電圧Ｖｅ０、Ｖｅ１、Ｖｅ２、Ｖｅ３は任意の電圧を選択できるため、実施の形態１に比べて、回路規模は増大するが、電圧設定自由度が増す。この場合も電位差Ｖｅ（−）とＶｅ（＋）の絶対値の大きい方を設定するＶｅ０、Ｖｅ３を基準に、絶対値が小さい方のＶｅ１、Ｖｅ２を設定すれば、共通電極線駆動回路は高耐圧の素子でなくとも良い。
【００４９】
共通電極線による画素電極電位の変調セットタイミングはスイッチング素子３がＶｏｆｆ電位になった後、いつでも良く、共通電極線のリセットタイミングも走査線の電位がＶｏｎからＶｏｆｆに変化する前であればいつでも良いのだが、この変調が終了しなければ液晶素子の輝度を適正に得ることができないため、画質劣化を回避するためには期間Ｈ１、Ｈ２ともに、リセットタイミングからセットタイミングまでの時間は期間Ｈ１、Ｈ２をはさんで１ライン以上Ｋライン（Ｋは全走査線数の１０％）以下が望ましい。
【００５０】
（実施の形態３）
図６、図３、図５を用いて実施の形態３の動作を説明する。
【００５１】
図６において、１４は信号線駆動回路９が画素電極に出力するアナログの信号線電圧を決定するためのＤＡコンバータの基準電圧を生成する基準電圧生成部である。
【００５２】
共通電極線駆動回路１２は基準電圧生成部１４から３値の電圧Ｖｅ０、Ｖｅ１、Ｖｅ２を入力して図３のタイミングで共通電極線を駆動する。このような構成にすることで、駆動回路全体の中に新たな電位を生成するための静的電力の発生を抑制し回路規模を増大させずに、消費電力を低減することができる。
【００５３】
共通電極線駆動回路１２は基準電圧生成部１４から４値の電圧Ｖｅ０、Ｖｅ１、Ｖｅ２、Ｖｅ３を入力して図５のように駆動することもできる。この場合もやはり、新たな電位を生成するための静的電力の発生を抑制し回路規模を増大させずに、消費電力を低減することができる。
【００５４】
また、特に図示しないが、共通電極線駆動に使用する電圧すべてを基準電圧生成部１４から入力する必要はなく、１値以上の電圧を共用することで、回路規模削減および電力低減は図ることができる。
【００５５】
またさらに、電圧の共用が本実施の形態３の目的であるから、共通電極線駆動回路１２で生成した電圧の一部または全部を基準電圧生成部１４に入力して共用しても、回路規模削減、電力低減の発明の効果は同様に得られる。
【００５６】
（実施の形態４）
図７、図３を用いて実施の形態４の動作を説明する。
【００５７】
図７において、共通電極線駆動回路１２は対向電極駆動回路１３と電圧を共用して図３のタイミングで共通電極線を駆動する。このような構成にすることで、駆動回路全体の中に新たな電位を生成するための静的電力の発生を抑制し回路規模を増大させずに、消費電力を低減することができる。
【００５８】
また、電圧の共用が本実施の形態４の目的であるから、共通電極線駆動回路１２と対向電極駆動回路１３が共用する電圧はどちらの回路で生成しても良く、また特に図示はしないが、別途信号源から同一電圧を供給しても、回路規模削減、電力低減の発明の効果は同様に得られる。
【００５９】
（実施の形態５）
図８、図９、図３を用いて実施の形態５の動作を説明する。
【００６０】
図８において、共通電極線駆動回路１２には変調信号振幅調整回路１５が接続しており、
図３のＶｅ（−）、Ｖｅ（＋）を調整する機能を有する。
【００６１】
図９で、横軸に画素電極電位と対向電極電位の間の電圧、縦軸に液晶素子の輝度変化率をとると、初期の変調信号Ｖｅ（−）、Ｖｅ（＋）によって変調された画素電極と対向電極間の電圧の絶対値はＶｐｅ１だけ高電圧側にシフトし、そこから映像信号の振幅分Ｖｓｐの電圧範囲内で輝度が９５％から０％まで変化する。変調信号Ｖｅ（−）、Ｖｅ（＋）を変化させて画素電極と対向電極間の電圧の絶対値のシフト量をＶｐｅ２に変化させると、映像信号振幅は初期と同じ状態で液晶素子の輝度変化範囲を全体的に明るく１００％から７％までに設定することができる。
【００６２】
液晶素子の輝度変化範囲を調整するために信号線駆動回路の動作電圧を大きくすると、信号線は容量性負荷が大きいため消費電力の増大が非常に大きいが、本実施の形態５のように変調信号振幅を調整すれば、電力の増減幅は小さいまま容易に液晶素子の輝度変化範囲を調整することができる。
【００６３】
（実施の形態６）
図１０、図１１、図１２を用いて実施の形態６の動作を説明する。
【００６４】
図１０において、共通電極線駆動回路１２には変調信号振幅調整回路１５が接続しており、変調信号振幅調整回路１５から対向電極駆動回路１３に対向電極電位Ｖｃｏｍの基準電圧Ｖｃｏｍ０を出力している。
【００６５】
図１１に変調信号振幅調整回路１５の内部にある変調信号電位Ｖｅ０、Ｖｅ１、Ｖｅ２の変動に合わせてＶｃｏｍ０を変化させる回路を示す。Ｖｃｏｍ０は可変抵抗で電位設定をするＶｅ１とＶｅ２の電位の間を固定抵抗比で分割しており、Ｖｅ１、Ｖｅ２の電位変動の影響を受けて変化する。
【００６６】
このような回路における動作を図１２を用いて説明する。図１２において画素電極電位の斜線の部分は変調信号により変調された後の画素電極電位であり、期間Ｈ１、Ｈ２で極性が反転している。期間Ｈ１後はＶｅ２とＶｅ１の電位差Ｖｅ（−）１で変調され、期間Ｈ２後はＶｅ０とＶｅ２の電位差Ｖｅ（＋）で変調されており、対向電極電位Ｖｃｏｍは変調後画素電極電位の平均的中点の電位を保つ。期間Ｈ３ではＶｅ１がＶｅ１ｎに上昇し、変調信号振幅がＶｅ（−）２に小さくなるため、変調後の画素電極電位が期間Ｈ１後よりも上昇し、Ｖｃｏｍも若干上昇した新たな値を取らなければ画面にフリッカを生じるが、図１１の抵抗値を合わせこむことにより、Ｖｃｏｍの基準電圧であるＶｃｏｍ０を同時に調整することができ、変調信号振幅を変動させても画面にフリッカを生じず、良好な画質を得ることができる。
【００６７】
（実施の形態７）
図１３、図１４、図１５を用いて実施の形態７の動作を説明する。
【００６８】
図１３において、共通電極線駆動回路１２には変調信号振幅調整回路１５が接続しており、変調信号振幅調整回路１５から基準電圧生成部１４に制御信号Ｖｓｃｔｒｌを出力する。基準電圧生成部１４は信号線駆動回路９が画素電極に出力するアナログの信号線電圧を決定するためのＤＡコンバータの基準電圧を生成し、制御信号Ｖｓｃｔｒｌによって信号線電圧の振幅を制御する。
【００６９】
図１４、図１５を用いて本実施の形態７の動作を説明する。期間Ｈ１、Ｈ２で画素電極電位はそれぞれ共通電極線のＶｅ（−）１、Ｖｅ（＋）１の変動の影響を受けて斜線の部分にＶｐｅ（−）１、Ｖｐｅ（＋）１だけ電位をシフトする。このとき、信号線の振幅はＶｓｐ１であり、このような状態では液晶素子の輝度変化は図１５の横軸電圧Ｖｓｐ１で示す範囲、即ち輝度１００％から０％の範囲で変化する。期間Ｈ３、Ｈ４でＶｅ１がＶｅ１ｎに、Ｖｅ２がＶｅ２ｎに変化すると、共通電極線の変動量はＶｅ（−）２、Ｖｅ（＋）２に変化し、画素電極電位のシフト量は図１５で示すＶｐｅ２に変化する。このときに基準電圧生成部に制御信号Ｖｓｃｔｒｌを出力し、信号線の電圧振幅をＶｓｐ２に変化させると、画素電極電位は図１４の斜線の部分になり、液晶素子の輝度変化は横軸電圧Ｖｓｐ２で示す範囲即ち９５％から５％の範囲となる。この変化は、液晶表示装置の輝度コントラストの点では明らかな低下であるが、変調信号振幅を全く変化させずに信号線振幅のみを低減させる場合に比べて、電力削減効果は同じで、かなり画質を改善することができる。表示情報にあまり細かい階調差が存在せず、消費電力を削減したいときには、このように変調信号振幅を変動させてなおかつ信号線振幅を低減することで、輝度コントラストの低下を最低限に抑えつつ効果的に電力を削減できる。
【００７０】
（実施の形態８）
図１６、図１を用いて実施の形態８の動作を説明する。
【００７１】
図１６において、走査線２ａ、２ｂ、２ｃ、２ｄ、２ｅはそれぞれフレーム期間１では水平走査期間Ｈ１１、Ｈ１２、Ｈ１３、Ｈ１４、Ｈ１５で電位Ｖｏｎに.変化し、それ以外は電位Ｖｏｆｆを維持する。共通電極線５ａ、５ｂ、５ｃ、５ｄ、５ｅはいずれも期間Ｈ１５後に同時に電位Ｖｅ２からＶｅ１にＶｅ（−）だけ変化する。フレーム期間２でも走査線２ａ、２ｂ、２ｃ、２ｄ、２ｅはそれぞれ水平走査期間Ｈ２１、Ｈ２２、Ｈ２３、Ｈ２４、Ｈ２５で電位Ｖｏｎに変化し、それ以外は電位Ｖｏｆｆを維持し、共通電極線５ａ、５ｂ、５ｃ、５ｄ、５ｅは期間Ｈ２１の前に同時に電位Ｖｅ０に変化し、期間Ｈ２５後に同時に電位Ｖｅ２にＶｅ（＋）だけ変化する。走査線２ａ、２ｂ、２ｃ、２ｄ、２ｅに相当する画素電極の論理極性が対向電極電位に対して等しい場合、このように同時に変調を行っても動作上なんら問題はなく、同時に変調するライン数が画面全体のライン数に比べて概ね１０％以下の少ないライン数であればフリッカ等の画質劣化もあまり目立たない。このように変調信号のセット・リセットタイミングを数ラインまとめることで共通電極線駆動回路の動作周波数を下げることができ、低電力化が図れる。
【００７２】
なお、上記それぞれの実施の形態に於いて、画素電極が反射面を有するようにしてもよい。
【００７３】
また、走査線駆動回路および共通電極線駆動回路が多結晶、非結晶、または単結晶のシリコン半導体で構成するようにするとさらに特性が改善する。
【００７４】
また、スイッチング素子が、前記走査線駆動回路および共通電極線駆動回路内の前記シリコン半導体と同じ材料で出来ていることが望ましい。
【００７５】
【発明の効果】
以上のように本発明によれば、小型・低価格で低消費電力の液晶表示装置を提供することができる。
【００７６】
特に請求項１に記載の発明によれば、変調信号の振幅が２レベルあるため、画素電極の電位を対向電極電位に対して任意に設定でき、かつ、変調信号の振幅が小さいため、高耐圧の素子を使用しないで回路を構成できる。
【００７７】
請求項８に記載の発明によれば、２レベルの変調信号を４値の電圧で生成するため、変調信号の電圧設定に自由度があり、さらに振幅は変調レベルの大きい方なので、高耐圧素子を使用せず、小規模な回路で低電力で実現できる。
【００７８】
請求項１５に記載の発明によれば、共通線駆動回路が使用する電圧の一部と電位発生回路が使用する電圧の一部とを共用することにより、液晶表示装置の駆動回路全体の中で電圧を生成する回路を共用し、新たな電圧生成のための静的電力の増加を押さえ、回路規模を縮小することができる。
【００７９】
請求項２４に記載の発明によれば、共通線駆動回路が使用する電圧の一部と対向電極電位とを共用することにより、液晶表示装置の駆動回路全体の中で電圧を生成する回路を共用し、新たな電圧生成のための静的電力の増加を押さえ、回路規模を縮小することができる。
【００８０】
請求項３１に記載の発明によれば、信号線の電圧振幅を大きくすると、信号線は容量性負荷が大きいため消費電力がかなり増大するが、信号線振幅を変化させずに変調信号振幅を変化させれば、電力の増大は小さいまま、輝度を変更することができる。
【００８１】
請求項３８に記載の発明によれば、変調信号振幅を変化させると、画素電極電位と対向電極電位の相対的な電位関係が正負で等しくなくなり、画面上にちらつき（フリッカ）を生じる場合があるが、本発明のように変調信号振幅変動に対応して対向電極電位が変化すればフリッカを生じずに輝度を変化させることができる。
【００８２】
請求項４５に記載の発明によれば、画像信号振幅の増減と同時に変調信号振幅の増減を行うことで、画質の輝度コントラスト低下を抑えつつ、信号線駆動回路の消費電力を低減することができる。
【００８３】
請求項５２に記載の発明によれば、変調タイミングのセット・リセットタイミングを走査線ごとに設定することにより、画素電極の論理極性が対向電極電位に対して同じ方向であるラインが連続する場合に、複数ラインが同時に変調信号をセット・リセットすることができ、共通電極線駆動回路の動作周波数を低減して消費電力を低減することができる。
【図面の簡単な説明】
【図１】実施の形態１の液晶表示装置の構成図
【図２】実施の形態１の液晶表示装置の１画素電極周辺の詳細構成図
【図３】実施の形態１の液晶表示装置の動作タイミング図
【図４】実施の形態２の液晶表示装置の構成図
【図５】実施の形態２の液晶表示装置の動作タイミング図
【図６】実施の形態３の液晶表示装置の構成図
【図７】実施の形態４の液晶表示装置の構成図
【図８】実施の形態５の液晶表示装置の構成図
【図９】実施の形態５の液晶素子の輝度変化率を示す図
【図１０】実施の形態６の液晶表示装置の構成図
【図１１】実施の形態６の変調信号振幅調整回路の構成図
【図１２】実施の形態６の液晶表示装置の動作タイミング図
【図１３】実施の形態７の液晶表示装置の構成図
【図１４】実施の形態７の液晶素子の輝度変化率を示す図
【図１５】実施の形態７の液晶表示装置の動作タイミング図
【図１６】実施の形態８の液晶表示装置の動作タイミング図
【図１７】従来の液晶表示装置の構成図
【図１８】従来の液晶表示装置の動作タイミング図
【符号の説明】
１ 信号線
２ 走査線
３ スイッチング素子
４ 画素電極
５ 共通電極線
６ 保持容量
７ 液晶層
８ ゲート−ドレイン間容量
９ 信号線駆動回路
１０ 走査線駆動回路
１１ 対向電極
１２ 共通電極線駆動回路
１３ 対向電極駆動回路
１４ 基準電圧生成部
１５ 変調信号振幅調整回路
２０ 表示領域
３０ ソース−ドレイン間容量
３１ ゲート−ソース間容量
【発明の属する技術分野】
本発明は、アクティブマトリクス方式の液晶表示装置に関し、より詳しくは実用性を高めつつ信号線駆動回路および走査線駆動回路の信号振幅を低減するための駆動方法の改良に関する。
【０００２】
【従来の技術】
アクティブマトリクス方式の液晶表示装置において、表示信号の最大振幅の低減、内部直流電圧（寄生容量）による影響の抑制等のため、液晶の保持特性を高めるための保持容量を前段走査線と画素電極の間に設け、ここから液晶にバイアス電圧を印加する対向一定容量結合駆動方法と呼ばれる方法がある（例えば日経ＢＰ社 フラットパネル・ディスプレイ‘９３ Ｐ１２８〜Ｐ１３１）。
【０００３】
しかしながら、この方法によると、一方で走査信号の振幅を大きくする必要がある。そこで、特開平１０−３９２７７号公報には、走査線と独立した補助容量を設け、この補助容量にパルス状波形を加えて液晶にバイアス電位を加える方法が提案されている。
【０００４】
同公報による表示装置の構成の概略を図１７に、１画素の電気的構成図を図２に示す。表示領域２０には複数の信号線１が平行に配されていて、さらに複数の走査線２が信号線１に直交するように配されている。信号線１と走査線２の各交点の近傍にはスイッチング素子３が配されている。スイッチング素子３は走査線駆動回路１０より走査線２を介して入力した走査信号により信号線１と画素電極４との接続をオン・オフ制御する。液晶層７は画素電極４と対向電極１１との間に形成された電界により駆動する。複数の共通電極線５が走査線２と対をなしてそれと略平行に配される。画素電極４と共通電極線５の間には保持容量６が形成される。
【０００５】
信号線駆動回路９は、フレーム期間ごとに対向電極１１の電位Ｖｃｏｍに対して論理極性が反転したパルス信号を信号線１のそれぞれに出力する。
【０００６】
走査線駆動回路１０は、ＶｏｆｆおよびＶｏｎの２値を発生するバッファとシフトレジスタとを備え、スタート信号Ｖｓｔとクロック信号Ｖｃｌｋに基づいて走査線２を駆動するための走査信号のＶｏｆｆまたはＶｏｎを出力する。
【０００７】
共通電極線駆動回路１２はスイッチを備え、入力された信号ＶｓｔとＶｃｌｋに基づいて信号源（図示せず）より入力したＶｅ（−）、Ｖｅ、Ｖｅ（＋）の３値のいずれかを共通電極線５に出力する。
【０００８】
ここで、スイッチング素子３は、たとえば非晶質シリコン（ａ−Ｓｉ）、多結晶ポリシリコン（ｐ−Ｓｉ）等を用いた薄膜トランジスタである。また、反射型や投射型のパネルには、広くＩＣに用いられる単結晶シリコン（ｃ−Ｓｉ）を用いたものも多い。
【０００９】
これらのデバイスにはその構造上、走査線２と画素電極４の間に寄生容量すなわちゲート−ドレイン間容量８が形成されるため、走査線駆動回路１０からの走査信号がＶｏｎからＶｏｆｆに変化する時に、画素電極４の電位を負側にシフトする。
【００１０】
そこで、同公報では、この画素電極４の電位の降下を補償するために、共通電極線５の電位を変化させている。
【００１１】
この装置の駆動方法を各電位の動作波形を示す図１８を用いて説明する。
【００１２】
走査線駆動回路１０は、１フレームごとに各走査線２に向けてそれに接続されたスイッチング素子３をオンにするための信号を出力する。走査線２の電位はＶｏｆｆに維持されながら、その水平走査期間だけＶｏｎになる。したがって、スイッチング素子３はその期間だけオンになり、画素電極４と信号線１が電気的に接続される。
【００１３】
図中Ｈ１で示す水平走査期間においては、画素電極４の電位は低下して信号線１の電位Ｖｓ（−）と等しくなる。このときの信号線１の対向電極１１に対する論理極性は負である。
【００１４】
ここで、期間Ｈ１中にＶｅに維持されていた共通電極線５の電位をＶｅ（＋）に上昇させる。期間Ｈ１が経過して走査線電位がＶｏｆｆに低下した瞬間、ゲート−ドレイン間容量８の影響により、画素電極４の電位はわずかに負にシフトする。ここで、ゲート−ドレイン間容量８は液晶層７の容量と保持容量６の総和よりも一桁小さい。
【００１５】
期間Ｈ１の経過後、共通電極線５の電位をＶｅ（＋）からＶｅに下げる。これにより、画素電極４の電位はほぼこの電位差分負にシフトする。水平走査期間Ｈ２に至るまでは、スイッチング素子３がオフであるために画素電極４の電位は維持される。
【００１６】
期間Ｈ２では、信号線１の論理極性は対向電極１１に対して正であって、画素電極４の電位は上昇して信号線１の電位Ｖｓ（＋）と等しくなる。期間Ｈ２中に共通電極線５の電位をＶｅからＶｅ（−）に下げる。期間Ｈ２が経過して走査線２の電位がＶｏｆｆに低下した瞬間、ゲート−ドレイン間容量８の影響により、画素電極４の電位はわずかに負にシフトする。期間Ｈ２の経過後、共通電極線５の電位をＶｅ（−）からＶｅに上げる。これにより、画素電極４の電位はほぼこの電位差分正にシフトする。
【００１７】
上記のように、対向電極電位Ｖｃｏｍに対する論理極性が異なる画像信号が交互に繰り返し画素電極４に入力する。
【００１８】
この方法によると、画素電極４の電位の振幅を画像信号の振幅よりも大きくすることができる。
【００１９】
【発明が解決しようとする課題】
しかしながら、共通電極線５の振幅がＶｅ（＋）とＶｅ（−）の絶対値の和になり、画像信号の振幅よりも大きくなっていた。
【００２０】
このため、共通電極線駆動回路には高耐圧の素子が必要となり、機器の小型化や低価格化を妨げる要因となる。また、電池を用いる携帯機器などにおいては、高電圧の生成は電源回路そのものにとっても効率が悪く、電池駆動時間を短縮する原因になりうる。
【００２１】
本発明は、上記課題を解決するためのものであり、機器の小型化および低価格化に対応可能でありかつ消費電力の少ないアクティブマトリクス方式の液晶表示装置を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明の液晶表示装置は、互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、前記変調信号の振幅は２レベルのうちの絶対値の大きい方であり３値の電圧からなる共通電極線駆動回路とを具備する。
【００２３】
本発明では変調信号の振幅が２レベルあるため、画素電極の電位を対向電極電位に対して任意に設定でき、かつ、変調信号の振幅が小さいため、高耐圧の素子を使用しないで回路を構成できる。
【００２４】
本発明の好ましい態様において、走査線駆動回路および共通電極線駆動回路が第一の基板上の表示領域に対して同一の側に配され、両回路に入力される信号の一部は同一の信号源から出力される。基板の面積に対して表示領域を大きくとることができる。
【００２５】
本発明の他の好ましい態様において、走査線駆動回路の一部および共通電極線駆動回路の一部が同一のＩＣ基板上に形成される。
【００２６】
本発明の他の好ましい態様において、信号線駆動回路の一部および共通電極線駆動回路の一部が同一のＩＣ基板上に形成される。基板上の非表示領域を小さくすることができる。
【００２７】
本発明のほかの好ましい態様において、画素電極が反射面を有する。共通電極線の幅を大きくすることができるため、表示に影響を与えずに充分な保持容量を確保することができる。
【００２８】
本発明の他の好ましい態様において、走査線駆動回路および共通電極線駆動回路が多結晶、非結晶、または単結晶のシリコン半導体を具備する。より好ましくは、スイッチング素子が、走査線駆動回路および共通電極線駆動回路内のシリコン半導体と同じ材料を含む。これらシリコン半導体に同じ材料を用いることで、同一のプロセスにおいてこれらを形成することができる。
【００２９】
本発明のさらに他の液晶表示装置は、互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、前記変調信号の振幅は２レベルのうちの絶対値の大きい方であり４値の電圧からなる共通電極線駆動回路とを有する。
【００３０】
２レベルの変調信号を４値の電圧で生成するため、変調信号の電圧設定に自由度があり、さらに振幅は変調レベルの大きい方なので、高耐圧素子を使用せず、小規模な回路で低電力で実現できる。
【００３１】
本発明のさらに他の液晶表示装置は、互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、前記画像信号の電位を決める電位発生回路と、前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、前記変調信号の振幅は２レベルのうちの絶対値の大きい方である共通電極線駆動回路とを具備し、前記共通線駆動回路が使用する電圧の一部と前記電位発生回路が使用する電圧の一部とを共用する。液晶表示装置の駆動回路全体の中で電圧を生成する回路を共用することで、新たな電圧生成のための静的電力の増加を押さえ、回路規模を縮小することができる。
【００３２】
本発明のさらに他の液晶表示装置は、互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、前記変調信号の振幅は２レベルのうちの絶対値の大きい方である共通電極線駆動回路とを具備し、前記共通線駆動回路が使用する電圧の一部と前記対向電極電位とを共用する。液晶表示装置の駆動回路全体の中で電圧を生成する回路を共用することで、新たな電圧生成のための静的電力の増加を押さえ、回路規模を縮小することができる。
【００３３】
本発明のさらに他の液晶表示装置は、互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、前記変調信号の振幅は２レベルのうちの絶対値の大きい方で、液晶表示装置としての輝度を変更するための変調信号振幅調整機能を有する共通電極線駆動回路とを有する。信号線の電圧振幅を大きくすると、信号線は容量性負荷が大きいため消費電力がかなり増大するが、信号線振幅を変化させずに変調信号振幅を変化させれば、電力の増大は小さいまま、輝度を変更することができる。
【００３４】
本発明のさらに他の液晶表示装置は、互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、前記変調信号の振幅は２レベルのうちの絶対値の大きい方で、液晶表示装置としての輝度を変更するための変調信号振幅調整機能を有する共通電極線駆動回路と前記変調信号振幅調整機能に対応して対向電極電位が変化する対向電位変動調整装置とを有する。変調信号振幅を変化させると、画素電極電位と対向電極電位の相対的な電位関係が正負で等しくなくなり、画面上にちらつき（フリッカ）を生じる場合があるが、本発明のように変調信号振幅変動に対応して対向電極電位を変化すればフリッカを生じずに輝度を変化させることができる。
【００３５】
本発明のさらに他の液晶表示装置は、互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、前記画像信号振幅を調整する画像信号振幅調整回路と前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、前記変調信号の振幅は２レベルのうちの絶対値の大きい方で、液晶表示装置としての輝度を変更するための変調信号振幅調整機能を有する共通電極線駆動回路とを具備する液晶表示装置。画像信号振幅の増減と同時に変調信号振幅の増減を行うことで、画質の輝度コントラスト低下を抑えつつ、信号線駆動回路の消費電力を低減することができる。
【００３６】
本発明のさらに他の液晶表示装置は、互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、走査線のオンオフタイミングに対する前記変調タイミング、リセットタイミングの時間的相関関係を走査線ごとに任意に設定でき、前記変調信号の振幅は２レベルのうちの絶対値の大きい方である共通電極線駆動回路とを有する。変調タイミングのセット・リセットタイミングを走査線ごとに設定することにより、画素電極の論理極性が対向電極電位に対して同じ方向であるラインが連続する場合に、複数ライン同時に変調信号をセット・リセットすることができ、共通電極線駆動回路の動作周波数を低減して消費電力を低減することができる。
【００３７】
本発明は、第一および第二の基板にそれぞれ画素電極および対向電極を配した形式の液晶表示装置のみならず、一方の基板に画素電極および対向電極（コモン電極）を配したＩＰＳ（In−Plane Switching）モードの液晶表示装置にも適用可能である。
【００３８】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１を図１、図２、図３を用いて説明する。
【００３９】
図１は本実施の形態１における液晶表示装置の構成図、図２は表示領域の１画素電極周辺の詳細構成図である。
【００４０】
図１、図２において、１は信号線、２は走査線、３はスイッチング素子、４は画素電極、５は共通電極線、６は画素電極４と共通電極線５の間に意図的に形成した保持容量、７は液晶層、８はスイッチング素子３の寄生容量であるところのゲート−ドレイン間容量、９は信号線駆動回路、１０は走査線駆動回路、１１は対向電極、１２は共通電極線駆動回路、１３は対向電極駆動回路、２０は表示領域、３０はスイッチング素子３の薄膜トランジスタ（ＴＦＴ）のソース−ドレイン間容量、３１はスイッチング素子３のＴＦＴのゲート−ソース間容量である。このような構成の液晶表示装置における駆動タイミングを図３のタイミング図を用いて説明する。
【００４１】
走査線２は走査線駆動回路１０により、ある一定の時間Ｖｏｎに駆動され、他の時間はＶｏｆｆに駆動される。走査線が同時に電位Ｖｏｎに駆動されるのは通常は１本だけであり、１フレーム期間中にすべての走査線が１度、Ｖｏｎに駆動される。期間Ｈ１中、１走査線２がＶｏｎに駆動されるとこれに接続したスイッチング素子３がオンになり、信号線１と画素電極４が導通して画素電極電位は信号線駆動回路９が駆動する電位Ｖｓ（−）になる。このときＶｓ（−）は対向電極電位Ｖｃｏｍに対して論理極性は負である。走査線１の電位がＶｏｆｆになるとスイッチング素子３はオフになり、ゲート−ドレイン間容量８の影響で画素電極４の電位は（数式１）のＶｐｏｆｆだけ負側にシフトする。
【００４２】
（数式１） Vpoff=(Von-Voff)*Cgd/(Clc+Cst+Csd+Cgd)
走査線１の電位がＶｏｆｆでスイッチング素子３がオフしている間に共通電極線５の電位をＶｅ２からＶｅ１に変化させると、画素電極電位は（数式２）のＶｐｅ（−）だけさらに負側にシフトし、図３の斜線の領域になる。
【００４３】
（数式２） Vpe(-)=(Ve2-Ve1)*Cst/(Clc+Cst+Csd+Cgd)
期間Ｈ２では走査線２の電位がＶｏｎに駆動されスイッチング素子３が導通すると、画素電極電位は信号線１の電位であるＶｓ（＋）になる。このときのＶｓ（＋）は対向電極電位Ｖｃｏｍに対して論理極性は正である。Ｈ２の最初には共通電極電位をＶｅ１からＶｅ０に下げるが、スイッチング素子３が導通しているため画素電極電位はあまり影響を受けない。期間Ｈ２後、共通電極電位がＶｅ０からＶｅ２に変化することによって（数式３）のＶｐｅ（＋）だけ画素電極電位は対向電極電位に対して正側にシフトし、図３の斜線の領域になる。
【００４４】
（数式３） Vpe(+)=(Ve2-Ve0)*Cst/(Clc+Cst+Csd+Cgd)
Ｖｅ０、Ｖｅ１、Ｖｅ２の電位設定により、画素電極電位は対向電極電位に対して任意の電位差を有することができる。またＶｅ１からＶｅ０への変化によって、画素電極電位を負側にシフトする場合と正側にシフトする場合のシフト量を変えることができるため、対向電極電位に対して直流成分が発生しないように液晶素子に交流電界を与えることができる。また、負側のシフト量を設定する電位差Ｖｅ（−）と正側のシフト量を設定する電位差Ｖｅ（＋）をＶｅ２を基準に設定することにより、共通電極線の振幅はＶｅ（−）とＶｅ（＋）の大きい方に設定でき、高耐圧の素子でなくとも駆動できる。
【００４５】
共通電極線による画素電極電位の変調セットタイミングはスイッチング素子３がＶｏｆｆ電位になった後、いつでも良く、共通電極線のリセットタイミングも走査線の電位がＶｏｎからＶｏｆｆに変化する前であればいつでも良いのだが、この変調が終了しなければ液晶素子の輝度を適正に得ることができないため、画質劣化を回避するためには期間Ｈ１、Ｈ２ともに、リセットタイミングからセットタイミングまでの時間は期間Ｈ１、Ｈ２をはさんで１ライン以上Ｋライン（Ｋは全走査線数の１０％）以下が望ましい。
【００４６】
（実施の形態２）
図４、図２の構成図と図５のタイミング図を用いて実施の形態２の動作を説明する。図４において、共通電極線駆動回路１２はＶｅ０、Ｖｅ１、Ｖｅ２、Ｖｅ３の４値の電圧を使用する。
【００４７】
図５において、水平走査期間Ｈ１が始まると同時に共通電極線の電位はＶｅ３からＶｅ２に変化させる。同時に走査線が電位Ｖｏｎに駆動されるため、これに接続するスイッチング素子３がオンになり画素電極電位は信号線の電位Ｖｓ（−）となる。このときＶｓ（−）は対向電極電位Ｖｃｏｍに対して論理極性は負である。水平走査期間Ｈ１が終了して走査線の電位がＶｏｆｆになりスイッチング素子３がオフした後、共通電極線電位がＶｅ２からＶｅ１に電位差Ｖｅ（−）だけ下がると、画素電極電位は負側にシフトする。そのシフト量Ｖｐｅ（−）は（数式２）のとおりである。
【００４８】
次フレームで、同一画素に対する水平走査期間Ｈ２が開始すると同時に共通電極線電位をＶｅ１からＶｅ０に下げるが、走査線が電位Ｖｏｎに駆動されてスイッチング素子３がオンになるため画素電極電位は信号線電位Ｖｓ（＋）となり、期間Ｈ２終了時に、走査線電位がＶｏｎからＶｏｆｆに変化する影響を受けて（数式１）のＶｐｏｆｆだけ負側にシフトする。Ｈ２終了後、共通電極線電位がＶｅ０からＶｅ３に電位差Ｖｅ（＋）だけ変化し、画素電極電位は（数式３）のＶｐｅ（＋）だけ正側にシフトする。画素電極電位を負側にシフトするためのＶｅ（−）と正側にシフトするためのＶｅ（＋）の大きさに応じて、画素電極電位は対向電極電位Ｖｃｏｍに対して直流成分を発生せずに液晶素子を交流駆動できる。画素電極電位をシフトする量が正側と負側で異なる場合、電位差Ｖｅ（−）とＶｅ（＋）はそれぞれ異なる電圧から生成する必要があるが、本実施の形態２のように、リセットのためのタイミングと電位差を正負それぞれに設定すれば電圧Ｖｅ０、Ｖｅ１、Ｖｅ２、Ｖｅ３は任意の電圧を選択できるため、実施の形態１に比べて、回路規模は増大するが、電圧設定自由度が増す。この場合も電位差Ｖｅ（−）とＶｅ（＋）の絶対値の大きい方を設定するＶｅ０、Ｖｅ３を基準に、絶対値が小さい方のＶｅ１、Ｖｅ２を設定すれば、共通電極線駆動回路は高耐圧の素子でなくとも良い。
【００４９】
共通電極線による画素電極電位の変調セットタイミングはスイッチング素子３がＶｏｆｆ電位になった後、いつでも良く、共通電極線のリセットタイミングも走査線の電位がＶｏｎからＶｏｆｆに変化する前であればいつでも良いのだが、この変調が終了しなければ液晶素子の輝度を適正に得ることができないため、画質劣化を回避するためには期間Ｈ１、Ｈ２ともに、リセットタイミングからセットタイミングまでの時間は期間Ｈ１、Ｈ２をはさんで１ライン以上Ｋライン（Ｋは全走査線数の１０％）以下が望ましい。
【００５０】
（実施の形態３）
図６、図３、図５を用いて実施の形態３の動作を説明する。
【００５１】
図６において、１４は信号線駆動回路９が画素電極に出力するアナログの信号線電圧を決定するためのＤＡコンバータの基準電圧を生成する基準電圧生成部である。
【００５２】
共通電極線駆動回路１２は基準電圧生成部１４から３値の電圧Ｖｅ０、Ｖｅ１、Ｖｅ２を入力して図３のタイミングで共通電極線を駆動する。このような構成にすることで、駆動回路全体の中に新たな電位を生成するための静的電力の発生を抑制し回路規模を増大させずに、消費電力を低減することができる。
【００５３】
共通電極線駆動回路１２は基準電圧生成部１４から４値の電圧Ｖｅ０、Ｖｅ１、Ｖｅ２、Ｖｅ３を入力して図５のように駆動することもできる。この場合もやはり、新たな電位を生成するための静的電力の発生を抑制し回路規模を増大させずに、消費電力を低減することができる。
【００５４】
また、特に図示しないが、共通電極線駆動に使用する電圧すべてを基準電圧生成部１４から入力する必要はなく、１値以上の電圧を共用することで、回路規模削減および電力低減は図ることができる。
【００５５】
またさらに、電圧の共用が本実施の形態３の目的であるから、共通電極線駆動回路１２で生成した電圧の一部または全部を基準電圧生成部１４に入力して共用しても、回路規模削減、電力低減の発明の効果は同様に得られる。
【００５６】
（実施の形態４）
図７、図３を用いて実施の形態４の動作を説明する。
【００５７】
図７において、共通電極線駆動回路１２は対向電極駆動回路１３と電圧を共用して図３のタイミングで共通電極線を駆動する。このような構成にすることで、駆動回路全体の中に新たな電位を生成するための静的電力の発生を抑制し回路規模を増大させずに、消費電力を低減することができる。
【００５８】
また、電圧の共用が本実施の形態４の目的であるから、共通電極線駆動回路１２と対向電極駆動回路１３が共用する電圧はどちらの回路で生成しても良く、また特に図示はしないが、別途信号源から同一電圧を供給しても、回路規模削減、電力低減の発明の効果は同様に得られる。
【００５９】
（実施の形態５）
図８、図９、図３を用いて実施の形態５の動作を説明する。
【００６０】
図８において、共通電極線駆動回路１２には変調信号振幅調整回路１５が接続しており、
図３のＶｅ（−）、Ｖｅ（＋）を調整する機能を有する。
【００６１】
図９で、横軸に画素電極電位と対向電極電位の間の電圧、縦軸に液晶素子の輝度変化率をとると、初期の変調信号Ｖｅ（−）、Ｖｅ（＋）によって変調された画素電極と対向電極間の電圧の絶対値はＶｐｅ１だけ高電圧側にシフトし、そこから映像信号の振幅分Ｖｓｐの電圧範囲内で輝度が９５％から０％まで変化する。変調信号Ｖｅ（−）、Ｖｅ（＋）を変化させて画素電極と対向電極間の電圧の絶対値のシフト量をＶｐｅ２に変化させると、映像信号振幅は初期と同じ状態で液晶素子の輝度変化範囲を全体的に明るく１００％から７％までに設定することができる。
【００６２】
液晶素子の輝度変化範囲を調整するために信号線駆動回路の動作電圧を大きくすると、信号線は容量性負荷が大きいため消費電力の増大が非常に大きいが、本実施の形態５のように変調信号振幅を調整すれば、電力の増減幅は小さいまま容易に液晶素子の輝度変化範囲を調整することができる。
【００６３】
（実施の形態６）
図１０、図１１、図１２を用いて実施の形態６の動作を説明する。
【００６４】
図１０において、共通電極線駆動回路１２には変調信号振幅調整回路１５が接続しており、変調信号振幅調整回路１５から対向電極駆動回路１３に対向電極電位Ｖｃｏｍの基準電圧Ｖｃｏｍ０を出力している。
【００６５】
図１１に変調信号振幅調整回路１５の内部にある変調信号電位Ｖｅ０、Ｖｅ１、Ｖｅ２の変動に合わせてＶｃｏｍ０を変化させる回路を示す。Ｖｃｏｍ０は可変抵抗で電位設定をするＶｅ１とＶｅ２の電位の間を固定抵抗比で分割しており、Ｖｅ１、Ｖｅ２の電位変動の影響を受けて変化する。
【００６６】
このような回路における動作を図１２を用いて説明する。図１２において画素電極電位の斜線の部分は変調信号により変調された後の画素電極電位であり、期間Ｈ１、Ｈ２で極性が反転している。期間Ｈ１後はＶｅ２とＶｅ１の電位差Ｖｅ（−）１で変調され、期間Ｈ２後はＶｅ０とＶｅ２の電位差Ｖｅ（＋）で変調されており、対向電極電位Ｖｃｏｍは変調後画素電極電位の平均的中点の電位を保つ。期間Ｈ３ではＶｅ１がＶｅ１ｎに上昇し、変調信号振幅がＶｅ（−）２に小さくなるため、変調後の画素電極電位が期間Ｈ１後よりも上昇し、Ｖｃｏｍも若干上昇した新たな値を取らなければ画面にフリッカを生じるが、図１１の抵抗値を合わせこむことにより、Ｖｃｏｍの基準電圧であるＶｃｏｍ０を同時に調整することができ、変調信号振幅を変動させても画面にフリッカを生じず、良好な画質を得ることができる。
【００６７】
（実施の形態７）
図１３、図１４、図１５を用いて実施の形態７の動作を説明する。
【００６８】
図１３において、共通電極線駆動回路１２には変調信号振幅調整回路１５が接続しており、変調信号振幅調整回路１５から基準電圧生成部１４に制御信号Ｖｓｃｔｒｌを出力する。基準電圧生成部１４は信号線駆動回路９が画素電極に出力するアナログの信号線電圧を決定するためのＤＡコンバータの基準電圧を生成し、制御信号Ｖｓｃｔｒｌによって信号線電圧の振幅を制御する。
【００６９】
図１４、図１５を用いて本実施の形態７の動作を説明する。期間Ｈ１、Ｈ２で画素電極電位はそれぞれ共通電極線のＶｅ（−）１、Ｖｅ（＋）１の変動の影響を受けて斜線の部分にＶｐｅ（−）１、Ｖｐｅ（＋）１だけ電位をシフトする。このとき、信号線の振幅はＶｓｐ１であり、このような状態では液晶素子の輝度変化は図１５の横軸電圧Ｖｓｐ１で示す範囲、即ち輝度１００％から０％の範囲で変化する。期間Ｈ３、Ｈ４でＶｅ１がＶｅ１ｎに、Ｖｅ２がＶｅ２ｎに変化すると、共通電極線の変動量はＶｅ（−）２、Ｖｅ（＋）２に変化し、画素電極電位のシフト量は図１５で示すＶｐｅ２に変化する。このときに基準電圧生成部に制御信号Ｖｓｃｔｒｌを出力し、信号線の電圧振幅をＶｓｐ２に変化させると、画素電極電位は図１４の斜線の部分になり、液晶素子の輝度変化は横軸電圧Ｖｓｐ２で示す範囲即ち９５％から５％の範囲となる。この変化は、液晶表示装置の輝度コントラストの点では明らかな低下であるが、変調信号振幅を全く変化させずに信号線振幅のみを低減させる場合に比べて、電力削減効果は同じで、かなり画質を改善することができる。表示情報にあまり細かい階調差が存在せず、消費電力を削減したいときには、このように変調信号振幅を変動させてなおかつ信号線振幅を低減することで、輝度コントラストの低下を最低限に抑えつつ効果的に電力を削減できる。
【００７０】
（実施の形態８）
図１６、図１を用いて実施の形態８の動作を説明する。
【００７１】
図１６において、走査線２ａ、２ｂ、２ｃ、２ｄ、２ｅはそれぞれフレーム期間１では水平走査期間Ｈ１１、Ｈ１２、Ｈ１３、Ｈ１４、Ｈ１５で電位Ｖｏｎに.変化し、それ以外は電位Ｖｏｆｆを維持する。共通電極線５ａ、５ｂ、５ｃ、５ｄ、５ｅはいずれも期間Ｈ１５後に同時に電位Ｖｅ２からＶｅ１にＶｅ（−）だけ変化する。フレーム期間２でも走査線２ａ、２ｂ、２ｃ、２ｄ、２ｅはそれぞれ水平走査期間Ｈ２１、Ｈ２２、Ｈ２３、Ｈ２４、Ｈ２５で電位Ｖｏｎに変化し、それ以外は電位Ｖｏｆｆを維持し、共通電極線５ａ、５ｂ、５ｃ、５ｄ、５ｅは期間Ｈ２１の前に同時に電位Ｖｅ０に変化し、期間Ｈ２５後に同時に電位Ｖｅ２にＶｅ（＋）だけ変化する。走査線２ａ、２ｂ、２ｃ、２ｄ、２ｅに相当する画素電極の論理極性が対向電極電位に対して等しい場合、このように同時に変調を行っても動作上なんら問題はなく、同時に変調するライン数が画面全体のライン数に比べて概ね１０％以下の少ないライン数であればフリッカ等の画質劣化もあまり目立たない。このように変調信号のセット・リセットタイミングを数ラインまとめることで共通電極線駆動回路の動作周波数を下げることができ、低電力化が図れる。
【００７２】
なお、上記それぞれの実施の形態に於いて、画素電極が反射面を有するようにしてもよい。
【００７３】
また、走査線駆動回路および共通電極線駆動回路が多結晶、非結晶、または単結晶のシリコン半導体で構成するようにするとさらに特性が改善する。
【００７４】
また、スイッチング素子が、前記走査線駆動回路および共通電極線駆動回路内の前記シリコン半導体と同じ材料で出来ていることが望ましい。
【００７５】
【発明の効果】
以上のように本発明によれば、小型・低価格で低消費電力の液晶表示装置を提供することができる。
【００７６】
特に請求項１に記載の発明によれば、変調信号の振幅が２レベルあるため、画素電極の電位を対向電極電位に対して任意に設定でき、かつ、変調信号の振幅が小さいため、高耐圧の素子を使用しないで回路を構成できる。
【００７７】
請求項８に記載の発明によれば、２レベルの変調信号を４値の電圧で生成するため、変調信号の電圧設定に自由度があり、さらに振幅は変調レベルの大きい方なので、高耐圧素子を使用せず、小規模な回路で低電力で実現できる。
【００７８】
請求項１５に記載の発明によれば、共通線駆動回路が使用する電圧の一部と電位発生回路が使用する電圧の一部とを共用することにより、液晶表示装置の駆動回路全体の中で電圧を生成する回路を共用し、新たな電圧生成のための静的電力の増加を押さえ、回路規模を縮小することができる。
【００７９】
請求項２４に記載の発明によれば、共通線駆動回路が使用する電圧の一部と対向電極電位とを共用することにより、液晶表示装置の駆動回路全体の中で電圧を生成する回路を共用し、新たな電圧生成のための静的電力の増加を押さえ、回路規模を縮小することができる。
【００８０】
請求項３１に記載の発明によれば、信号線の電圧振幅を大きくすると、信号線は容量性負荷が大きいため消費電力がかなり増大するが、信号線振幅を変化させずに変調信号振幅を変化させれば、電力の増大は小さいまま、輝度を変更することができる。
【００８１】
請求項３８に記載の発明によれば、変調信号振幅を変化させると、画素電極電位と対向電極電位の相対的な電位関係が正負で等しくなくなり、画面上にちらつき（フリッカ）を生じる場合があるが、本発明のように変調信号振幅変動に対応して対向電極電位が変化すればフリッカを生じずに輝度を変化させることができる。
【００８２】
請求項４５に記載の発明によれば、画像信号振幅の増減と同時に変調信号振幅の増減を行うことで、画質の輝度コントラスト低下を抑えつつ、信号線駆動回路の消費電力を低減することができる。
【００８３】
請求項５２に記載の発明によれば、変調タイミングのセット・リセットタイミングを走査線ごとに設定することにより、画素電極の論理極性が対向電極電位に対して同じ方向であるラインが連続する場合に、複数ラインが同時に変調信号をセット・リセットすることができ、共通電極線駆動回路の動作周波数を低減して消費電力を低減することができる。
【図面の簡単な説明】
【図１】実施の形態１の液晶表示装置の構成図
【図２】実施の形態１の液晶表示装置の１画素電極周辺の詳細構成図
【図３】実施の形態１の液晶表示装置の動作タイミング図
【図４】実施の形態２の液晶表示装置の構成図
【図５】実施の形態２の液晶表示装置の動作タイミング図
【図６】実施の形態３の液晶表示装置の構成図
【図７】実施の形態４の液晶表示装置の構成図
【図８】実施の形態５の液晶表示装置の構成図
【図９】実施の形態５の液晶素子の輝度変化率を示す図
【図１０】実施の形態６の液晶表示装置の構成図
【図１１】実施の形態６の変調信号振幅調整回路の構成図
【図１２】実施の形態６の液晶表示装置の動作タイミング図
【図１３】実施の形態７の液晶表示装置の構成図
【図１４】実施の形態７の液晶素子の輝度変化率を示す図
【図１５】実施の形態７の液晶表示装置の動作タイミング図
【図１６】実施の形態８の液晶表示装置の動作タイミング図
【図１７】従来の液晶表示装置の構成図
【図１８】従来の液晶表示装置の動作タイミング図
【符号の説明】
１ 信号線
２ 走査線
３ スイッチング素子
４ 画素電極
５ 共通電極線
６ 保持容量
７ 液晶層
８ ゲート−ドレイン間容量
９ 信号線駆動回路
１０ 走査線駆動回路
１１ 対向電極
１２ 共通電極線駆動回路
１３ 対向電極駆動回路
１４ 基準電圧生成部
１５ 変調信号振幅調整回路
２０ 表示領域
３０ ソース−ドレイン間容量
３１ ゲート−ソース間容量
Claims (58)
- 互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、
前記第一の基板と対向して配された第二の基板と、
前記第一および第二の基板の間に挟持された液晶層と、
前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、
前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、
前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、
前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、前記変調信号の振幅は２レベルのうちの絶対値の大きい方であり３値の電圧からなる共通電極線駆動回路とを具備する液晶表示装置。 - 前記走査線駆動回路および共通電極線駆動回路が前記第一の基板上の表示領域に対して同一の側に配され、両回路に入力される信号の一部は同一の信号源から出力される請求項１の液晶表示装置。
- 前記走査線駆動回路の一部および共通電極線駆動回路の一部が同一のＩＣ基板上に形成された請求項１の液晶表示装置。
- 前記信号線駆動回路の一部および共通電極線駆動回路の一部が同一のＩＣ基板上に形成された請求項１の液晶表示装置。
- 前記画素電極が反射面を有する請求項１の液晶表示装置。
- 前記走査線駆動回路および共通電極線駆動回路が多結晶、非結晶、または単結晶のシリコン半導体を具備する請求項１の液晶表示装置。
- 前記スイッチング素子が、前記走査線駆動回路および共通電極線駆動回路内の前記シリコン半導体と同じ材料を含む請求項１の液晶表示装置。
- 互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、
前記第一の基板と対向して配された第二の基板と、
前記第一および第二の基板の間に挟持された液晶層と、
前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、
前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、
前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、
前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、前記変調信号の振幅は２レベルのうちの絶対値の大きい方であり４値の電圧からなる共通電極線駆動回路とを具備する液晶表示装置。 - 前記走査線駆動回路および共通電極線駆動回路が前記第一の基板上の表示領域に対して同一の側に配され、両回路に入力される信号の一部は同一の信号源から出力される請求項８の液晶表示装置。
- 前記走査線駆動回路の一部および共通電極線駆動回路の一部が同一のＩＣ基板上に形成された請求項８の液晶表示装置。
- 前記信号線駆動回路の一部および共通電極線駆動回路の一部が同一のＩＣ基板上に形成された請求項８の液晶表示装置。
- 前記画素電極が反射面を有する請求項８の液晶表示装置。
- 前記走査線駆動回路および共通電極線駆動回路が多結晶、非結晶、または単結晶のシリコン半導体を具備する請求項８の液晶表示装置。
- 前記スイッチング素子が、前記走査線駆動回路および共通電極線駆動回路内の前記シリコン半導体と同じ材料を含む請求項８の液晶表示装置。
- 互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、
前記第一の基板と対向して配された第二の基板と、
前記第一および第二の基板の間に挟持された液晶層と、
前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、
前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、
前記画像信号の電位を決める電位発生回路と、
前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、
前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、前記変調信号の振幅は２レベルのうちの絶対値の大きい方である共通電極線駆動回路とを具備し、前記共通線駆動回路が使用する電圧の一部と前記電位発生回路が使用する電圧の一部とを共用する液晶表示装置。 - 前記走査線駆動回路および共通電極線駆動回路が前記第一の基板上の表示領域に対して同一の側に配され、両回路に入力される信号の一部は同一の信号源から出力される請求項１５の液晶表示装置。
- 前記走査線駆動回路の一部および共通電極線駆動回路の一部が同一のＩＣ基板上に形成された請求項１５の液晶表示装置。
- 前記信号線駆動回路の一部および共通電極線駆動回路の一部が同一のＩＣ基板上に形成された請求項１５の液晶表示装置。
- 前記画素電極が反射面を有する請求項１５の液晶表示装置。
- 前記走査線駆動回路および共通電極線駆動回路が多結晶、非結晶、または単結晶のシリコン半導体を具備する請求項１５の液晶表示装置。
- 前記スイッチング素子が、前記走査線駆動回路および共通電極線駆動回路内の前記シリコン半導体と同じ材料を含む請求項１５の液晶表示装置。
- 前記電位発生回路と前記共通電極線駆動回路が共用する電位は前記電位発生回路で生成し、前記共通電極線駆動回路に供給する請求項１５の液晶表示装置。
- 前記電位発生回路と前記共通電極線駆動回路が共用する電位は前記共通電極線駆動回路で生成し、前記電位発生回路に供給する請求項１５の液晶表示装置。
- 互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、
前記第一の基板と対向して配された第二の基板と、
前記第一および第二の基板の間に挟持された液晶層と、
前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、
前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、
前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、
前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、前記変調信号の振幅は２レベルのうちの絶対値の大きい方である共通電極線駆動回路とを具備し、前記共通線駆動回路が使用する電圧の一部と前記対向電極電位とを共用する液晶表示装置。 - 前記走査線駆動回路および共通電極線駆動回路が前記第一の基板上の表示領域に対して同一の側に配され、両回路に入力される信号の一部は同一の信号源から出力される請求項２４の液晶表示装置。
- 前記走査線駆動回路の一部および共通電極線駆動回路の一部が同一のＩＣ基板上に形成された請求項２４の液晶表示装置。
- 前記信号線駆動回路の一部および共通電極線駆動回路の一部が同一のＩＣ基板上に形成された請求項２４の液晶表示装置。
- 前記画素電極が反射面を有する請求項２４の液晶表示装置。
- 前記走査線駆動回路および共通電極線駆動回路が多結晶、非結晶、または単結晶のシリコン半導体を具備する請求項２４の液晶表示装置。
- 前記スイッチング素子が、前記走査線駆動回路および共通電極線駆動回路内の前記シリコン半導体と同じ材料を含む請求項２４の液晶表示装置。
- 互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、
前記第一の基板と対向して配された第二の基板と、
前記第一および第二の基板の間に挟持された液晶層と、
前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、
前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、
前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、
前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、前記変調信号の振幅は２レベルのうちの絶対値の大きい方で、液晶表示装置としての輝度を変更するための変調信号振幅調整機能を有する共通電極線駆動回路とを具備する液晶表示装置。 - 前記走査線駆動回路および共通電極線駆動回路が前記第一の基板上の表示領域に対して同一の側に配され、両回路に入力される信号の一部は同一の信号源から出力される請求項３１の液晶表示装置。
- 前記走査線駆動回路の一部および共通電極線駆動回路の一部が同一のＩＣ基板上に形成された請求項３１の液晶表示装置。
- 前記信号線駆動回路の一部および共通電極線駆動回路の一部が同一のＩＣ基板上に形成された請求項３１の液晶表示装置。
- 前記画素電極が反射面を有する請求項３１の液晶表示装置。
- 前記走査線駆動回路および共通電極線駆動回路が多結晶、非結晶、または単結晶のシリコン半導体を具備する請求項３１の液晶表示装置。
- 前記スイッチング素子が、前記走査線駆動回路および共通電極線駆動回路内の前記シリコン半導体と同じ材料を含む請求項３１の液晶表示装置。
- 互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、
前記第一の基板と対向して配された第二の基板と、
前記第一および第二の基板の間に挟持された液晶層と、
前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、
前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、
前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、
前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、前記変調信号の振幅は２レベルのうちの絶対値の大きい方で、液晶表示装置としての輝度を変更するための変調信号振幅調整機能を有する共通電極線駆動回路と、
前記変調信号振幅調整機能に対応して対向電極電位が変化する対向電位変動調整装置とを具備する液晶表示装置。 - 前記走査線駆動回路および共通電極線駆動回路が前記第一の基板上の表示領域に対して同一の側に配され、両回路に入力される信号の一部は同一の信号源から出力される請求項３８の液晶表示装置。
- 前記走査線駆動回路の一部および共通電極線駆動回路の一部が同一のＩＣ基板上に形成された請求項３８の液晶表示装置。
- 前記信号線駆動回路の一部および共通電極線駆動回路の一部が同一のＩＣ基板上に形成された請求項３８の液晶表示装置。
- 前記画素電極が反射面を有する請求項３８の液晶表示装置。
- 前記走査線駆動回路および共通電極線駆動回路が多結晶、非結晶、または単結晶のシリコン半導体を具備する請求項３８の液晶表示装置。
- 前記スイッチング素子が、前記走査線駆動回路および共通電極線駆動回路内の前記シリコン半導体と同じ材料を含む請求項３８の液晶表示装置。
- 互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、
前記第一の基板と対向して配された第二の基板と、
前記第一および第二の基板の間に挟持された液晶層と、
前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、
前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、
前記画像信号振幅を調整する画像信号振幅調整回路と前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、
前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、前記変調信号の振幅は２レベルのうちの絶対値の大きい方で、液晶表示装置としての輝度を変更するための変調信号振幅調整機能を有する共通電極線駆動回路とを具備する液晶表示装置。 - 前記走査線駆動回路および共通電極線駆動回路が前記第一の基板上の表示領域に対して同一の側に配され、両回路に入力される信号の一部は同一の信号源から出力される請求項４５の液晶表示装置。
- 前記走査線駆動回路の一部および共通電極線駆動回路の一部が同一のＩＣ基板上に形成された請求項４５の液晶表示装置。
- 前記信号線駆動回路の一部および共通電極線駆動回路の一部が同一のＩＣ基板上に形成された請求項４５の液晶表示装置。
- 前記画素電極が反射面を有する請求項４５の液晶表示装置。
- 前記走査線駆動回路および共通電極線駆動回路が多結晶、非結晶、または単結晶のシリコン半導体を具備する請求項４５の液晶表示装置。
- 前記スイッチング素子が、前記走査線駆動回路および共通電極線駆動回路内の前記シリコン半導体と同じ材料を含む請求項４５の液晶表示装置。
- 互いに平行に配された複数の信号線、前記信号線と直交する複数の走査線、前記信号線および走査線に囲まれた領域のそれぞれに形成された画素電極、前記走査線より入力した走査信号に基づいて前記画素電極のそれぞれと前記信号線との接続を制御する複数のスイッチング素子、および前記走査線と対をなして前記走査線と略平行に配され、前記画素電極との間に保持容量を形成する共通電極を備えた第一の基板と、
前記第一の基板と対向して配された第二の基板と、
前記第一および第二の基板の間に挟持された液晶層と、
前記画素電極との間に前記液晶層を駆動するための電界を形成するために前記第一または第二の基板に配された対向電極と、
前記信号線およびスイッチング素子を介して前記画素電極に画像信号を出力する信号線駆動回路と、
前記走査線を介して前記スイッチング素子に前記走査信号を出力する走査線駆動回路と、
前記画像信号の論理極性に対応して前記共通電極線に２レベルの変調信号を出力し、前記変調信号は前記走査線がスイッチング素子をオフした後、１乃至Ｎライン後に変調セットタイミングを有し、前記走査線がスイッチング素子をオフする前１乃至Ｍライン以前にレベル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％以下で、前記リセットタイミングから前記変調セットタイミングまでの時間は前記走査線が前記スイッチング素子をオンしている期間を含み、走査線のオンオフタイミングに対する前記変調タイミング、リセットタイミングの時間的相関関係を走査線ごとに任意に設定でき、前記変調信号の振幅は２レベルのうちの絶対値の大きい方である共通電極線駆動回路とを具備する液晶表示装置。 - 前記走査線駆動回路および共通電極線駆動回路が前記第一の基板上の表示領域に対して同一の側に配され、両回路に入力される信号の一部は同一の信号源から出力される請求項５２の液晶表示装置。
- 前記走査線駆動回路の一部および共通電極線駆動回路の一部が同一のＩＣ基板上に形成された請求項５２の液晶表示装置。
- 前記信号線駆動回路の一部および共通電極線駆動回路の一部が同一のＩＣ基板上に形成された請求項５２の液晶表示装置。
- 前記画素電極が反射面を有する請求項５２の液晶表示装置。
- 前記走査線駆動回路および共通電極線駆動回路が多結晶、非結晶、または単結晶のシリコン半導体を具備する請求項５２の液晶表示装置。
- 前記スイッチング素子が、前記走査線駆動回路および共通電極線駆動回路内の前記シリコン半導体と同じ材料を含む請求項５２の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001189233A JP4801848B2 (ja) | 2001-06-22 | 2001-06-22 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001189233A JP4801848B2 (ja) | 2001-06-22 | 2001-06-22 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003005721A JP2003005721A (ja) | 2003-01-08 |
| JP4801848B2 true JP4801848B2 (ja) | 2011-10-26 |
Family
ID=19028188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001189233A Expired - Fee Related JP4801848B2 (ja) | 2001-06-22 | 2001-06-22 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4801848B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4275588B2 (ja) | 2004-07-26 | 2009-06-10 | シャープ株式会社 | 液晶表示装置 |
| KR101352343B1 (ko) * | 2006-12-11 | 2014-01-15 | 삼성디스플레이 주식회사 | 액정표시장치 |
| KR101540072B1 (ko) | 2007-10-16 | 2015-07-28 | 삼성디스플레이 주식회사 | 액정표시장치 |
| WO2009137241A2 (en) | 2008-04-14 | 2009-11-12 | Bandgap Engineering, Inc. | Process for fabricating nanowire arrays |
| JP2011191773A (ja) * | 2011-04-28 | 2011-09-29 | Sanyo Electric Co Ltd | 表示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0572999A (ja) * | 1991-09-17 | 1993-03-26 | Hitachi Ltd | 液晶表示装置及びその駆動方法 |
| JP2806098B2 (ja) * | 1991-10-09 | 1998-09-30 | 松下電器産業株式会社 | 表示装置の駆動方法 |
| JP3483759B2 (ja) * | 1998-03-19 | 2004-01-06 | 株式会社東芝 | 液晶表示装置 |
| JP3886698B2 (ja) * | 1999-03-31 | 2007-02-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置、液晶表示装置の駆動方法、ディスプレイ、プロジェクター、ゴーグル型ディスプレイ、携帯情報端末及びコンピュータ |
-
2001
- 2001-06-22 JP JP2001189233A patent/JP4801848B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003005721A (ja) | 2003-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7973757B2 (en) | Liquid crystal display | |
| US8098219B2 (en) | Liquid crystal display panel, liquid crystal display device having the same, and driving method thereof | |
| US8149232B2 (en) | Systems and methods for generating reference voltages | |
| US20050253829A1 (en) | Display device and display device driving method | |
| US7999803B2 (en) | Liquid crystal display device having drive circuit | |
| US7321352B2 (en) | Liquid crystal display and method for driving the same | |
| US8232932B2 (en) | Display device | |
| JP3906665B2 (ja) | 液晶駆動装置 | |
| JP2013246230A (ja) | 液晶表示装置、データ線駆動回路、および液晶表示装置の駆動方法 | |
| EP2219175B1 (en) | Driving circuit and voltage generating circuit and display using the same | |
| JPH07181927A (ja) | 画像表示装置 | |
| JP2003295157A (ja) | 液晶表示装置 | |
| JP4204204B2 (ja) | アクティブマトリクス型表示装置 | |
| KR100701137B1 (ko) | 액티브 매트릭스형 표시 장치 | |
| JP4801848B2 (ja) | 液晶表示装置 | |
| WO2013024776A1 (ja) | 表示装置およびその駆動方法 | |
| JP2005128101A (ja) | 液晶表示装置 | |
| US8878832B2 (en) | Pixel circuit, display device, and method for driving display device | |
| JP5418388B2 (ja) | 液晶表示装置 | |
| US9626920B2 (en) | Liquid crystal display device and method for driving same | |
| JP4907035B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JP4197852B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4297629B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4297628B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2021131445A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110808 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4801848 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |