JP2003005721A

JP2003005721A - 液晶表示装置

Info

Publication number: JP2003005721A
Application number: JP2001189233A
Authority: JP
Inventors: Mika Nakamura; 美香中村; Makoto Yamakura; 誠山倉; Tomoyoshi Nakakita; 朋喜中北
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-06-22
Filing date: 2001-06-22
Publication date: 2003-01-08
Anticipated expiration: 2021-06-22
Also published as: JP4801848B2

Abstract

(57)【要約】【課題】本発明の液晶表示装置の駆動方法は、極性反
転の低電力駆動とフリッカのない高画質駆動を両立す
る。【解決手段】共通電極線に電圧振幅が小さい正負の変
調信号を印加することで、低電圧でフリッカのない極性
反転駆動を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス方式の液晶表示装置に関し、より詳しくは実用性を
高めつつ信号線駆動回路および走査線駆動回路の信号振
幅を低減するための駆動方法の改良に関する。

【０００２】

【従来の技術】アクティブマトリクス方式の液晶表示装
置において、表示信号の最大振幅の低減、内部直流電圧
（寄生容量）による影響の抑制等のため、液晶の保持特
性を高めるための保持容量を前段走査線と画素電極の間
に設け、ここから液晶にバイアス電圧を印加する対向一
定容量結合駆動方法と呼ばれる方法がある（例えば日経
ＢＰ社フラットパネル・ディスプレイ‘９３Ｐ１２
８〜Ｐ１３１）。

【０００３】しかしながら、この方法によると、一方で
走査信号の振幅を大きくする必要がある。そこで、特開
平１０−３９２７７号公報には、走査線と独立した補助
容量を設け、この補助容量にパルス状波形を加えて液晶
にバイアス電位を加える方法が提案されている。

【０００４】同公報による表示装置の構成の概略を図１
７に、１画素の電気的構成図を図２に示す。表示領域２
０には複数の信号線１が平行に配されていて、さらに複
数の走査線２が信号線１に直交するように配されてい
る。信号線１と走査線２の各交点の近傍にはスイッチン
グ素子３が配されている。スイッチング素子３は走査線
駆動回路１０より走査線２を介して入力した走査信号に
より信号線１と画素電極４との接続をオン・オフ制御す
る。液晶層７は画素電極４と対向電極１１との間に形成
された電界により駆動する。複数の共通電極線５が走査
線２と対をなしてそれと略平行に配される。画素電極４
と共通電極線５の間には保持容量６が形成される。

【０００５】信号線駆動回路９は、フレーム期間ごとに
対向電極１１の電位Ｖｃｏｍに対して論理極性が反転し
たパルス信号を信号線１のそれぞれに出力する。

【０００６】走査線駆動回路１０は、ＶｏｆｆおよびＶ
ｏｎの２値を発生するバッファとシフトレジスタとを備
え、スタート信号Ｖｓｔとクロック信号Ｖｃｌｋに基づ
いて走査線２を駆動するための走査信号のＶｏｆｆまた
はＶｏｎを出力する。

【０００７】共通電極線駆動回路１２はスイッチを備
え、入力された信号ＶｓｔとＶｃｌｋに基づいて信号源
（図示せず）より入力したＶｅ（−）、Ｖｅ、Ｖｅ
（＋）の３値のいずれかを共通電極線５に出力する。

【０００８】ここで、スイッチング素子３は、たとえば
非晶質シリコン（ａ−Ｓｉ）、多結晶ポリシリコン（ｐ
−Ｓｉ）等を用いた薄膜トランジスタである。また、反
射型や投射型のパネルには、広くＩＣに用いられる単結
晶シリコン（ｃ−Ｓｉ）を用いたものも多い。

【０００９】これらのデバイスにはその構造上、走査線
２と画素電極４の間に寄生容量すなわちゲート−ドレイ
ン間容量８が形成されるため、走査線駆動回路１０から
の走査信号がＶｏｎからＶｏｆｆに変化する時に、画素
電極４の電位を負側にシフトする。

【００１０】そこで、同公報では、この画素電極４の電
位の降下を補償するために、共通電極線５の電位を変化
させている。

【００１１】この装置の駆動方法を各電位の動作波形を
示す図１８を用いて説明する。

【００１２】走査線駆動回路１０は、１フレームごとに
各走査線２に向けてそれに接続されたスイッチング素子
３をオンにするための信号を出力する。走査線２の電位
はＶｏｆｆに維持されながら、その水平走査期間だけＶ
ｏｎになる。したがって、スイッチング素子３はその期
間だけオンになり、画素電極４と信号線１が電気的に接
続される。

【００１３】図中Ｈ１で示す水平走査期間においては、
画素電極４の電位は低下して信号線１の電位Ｖｓ（−）
と等しくなる。このときの信号線１の対向電極１１に対
する論理極性は負である。

【００１４】ここで、期間Ｈ１中にＶｅに維持されてい
た共通電極線５の電位をＶｅ（＋）に上昇させる。期間
Ｈ１が経過して走査線電位がＶｏｆｆに低下した瞬間、
ゲート−ドレイン間容量８の影響により、画素電極４の
電位はわずかに負にシフトする。ここで、ゲート−ドレ
イン間容量８は液晶層７の容量と保持容量６の総和より
も一桁小さい。

【００１５】期間Ｈ１の経過後、共通電極線５の電位を
Ｖｅ（＋）からＶｅに下げる。これにより、画素電極４
の電位はほぼこの電位差分負にシフトする。水平走査期
間Ｈ２に至るまでは、スイッチング素子３がオフである
ために画素電極４の電位は維持される。

【００１６】期間Ｈ２では、信号線１の論理極性は対向
電極１１に対して正であって、画素電極４の電位は上昇
して信号線１の電位Ｖｓ（＋）と等しくなる。期間Ｈ２
中に共通電極線５の電位をＶｅからＶｅ（−）に下げ
る。期間Ｈ２が経過して走査線２の電位がＶｏｆｆに低
下した瞬間、ゲート−ドレイン間容量８の影響により、
画素電極４の電位はわずかに負にシフトする。期間Ｈ２
の経過後、共通電極線５の電位をＶｅ（−）からＶｅに
上げる。これにより、画素電極４の電位はほぼこの電位
差分正にシフトする。

【００１７】上記のように、対向電極電位Ｖｃｏｍに対
する論理極性が異なる画像信号が交互に繰り返し画素電
極４に入力する。

【００１８】この方法によると、画素電極４の電位の振
幅を画像信号の振幅よりも大きくすることができる。

【００１９】

【発明が解決しようとする課題】しかしながら、共通電
極線５の振幅がＶｅ（＋）とＶｅ（−）の絶対値の和に
なり、画像信号の振幅よりも大きくなっていた。

【００２０】このため、共通電極線駆動回路には高耐圧
の素子が必要となり、機器の小型化や低価格化を妨げる
要因となる。また、電池を用いる携帯機器などにおいて
は、高電圧の生成は電源回路そのものにとっても効率が
悪く、電池駆動時間を短縮する原因になりうる。

【００２１】本発明は、上記課題を解決するためのもの
であり、機器の小型化および低価格化に対応可能であり
かつ消費電力の少ないアクティブマトリクス方式の液晶
表示装置を提供することを目的とする。

【００２２】

【課題を解決するための手段】本発明の液晶表示装置
は、互いに平行に配された複数の信号線、前記信号線と
直交する複数の走査線、前記信号線および走査線に囲ま
れた領域のそれぞれに形成された画素電極、前記走査線
より入力した走査信号に基づいて前記画素電極のそれぞ
れと前記信号線との接続を制御する複数のスイッチング
素子、および前記走査線と対をなして前記走査線と略平
行に配され、前記画素電極との間に保持容量を形成する
共通電極を備えた第一の基板と、前記第一の基板と対向
して配された第二の基板と、前記第一および第二の基板
の間に挟持された液晶層と、前記画素電極との間に前記
液晶層を駆動するための電界を形成するために前記第一
または第二の基板に配された対向電極と、前記信号線お
よびスイッチング素子を介して前記画素電極に画像信号
を出力する信号線駆動回路と、前記走査線を介して前記
スイッチング素子に前記走査信号を出力する走査線駆動
回路と、前記画像信号の論理極性に対応して前記共通電
極線に２レベルの変調信号を出力し、前記変調信号は前
記走査線がスイッチング素子をオフした後、１乃至Ｎラ
イン後に変調セットタイミングを有し、前記走査線がス
イッチング素子をオフする前１乃至Ｍライン以前にレベ
ル変更のためのリセットタイミングを有し、Ｎ＋Ｍは全
ライン数の１０％以下で、前記変調信号の振幅は２レベ
ルのうちの絶対値の大きい方であり３値の電圧からなる
共通電極線駆動回路とを具備する。

【００２３】本発明では変調信号の振幅が２レベルある
ため、画素電極の電位を対向電極電位に対して任意に設
定でき、かつ、変調信号の振幅が小さいため、高耐圧の
素子を使用しないで回路を構成できる。

【００２４】本発明の好ましい態様において、走査線駆
動回路および共通電極線駆動回路が第一の基板上の表示
領域に対して同一の側に配され、両回路に入力される信
号の一部は同一の信号源から出力される。基板の面積に
対して表示領域を大きくとることができる。

【００２５】本発明の他の好ましい態様において、走査
線駆動回路の一部および共通電極線駆動回路の一部が同
一のＩＣ基板上に形成される。

【００２６】本発明の他の好ましい態様において、信号
線駆動回路の一部および共通電極線駆動回路の一部が同
一のＩＣ基板上に形成される。基板上の非表示領域を小
さくすることができる。

【００２７】本発明のほかの好ましい態様において、画
素電極が反射面を有する。共通電極線の幅を大きくする
ことができるため、表示に影響を与えずに充分な保持容
量を確保することができる。

【００２８】本発明の他の好ましい態様において、走査
線駆動回路および共通電極線駆動回路が多結晶、非結
晶、または単結晶のシリコン半導体を具備する。より好
ましくは、スイッチング素子が、走査線駆動回路および
共通電極線駆動回路内のシリコン半導体と同じ材料を含
む。これらシリコン半導体に同じ材料を用いることで、
同一のプロセスにおいてこれらを形成することができ
る。

【００２９】本発明のさらに他の液晶表示装置は、互い
に平行に配された複数の信号線、前記信号線と直交する
複数の走査線、前記信号線および走査線に囲まれた領域
のそれぞれに形成された画素電極、前記走査線より入力
した走査信号に基づいて前記画素電極のそれぞれと前記
信号線との接続を制御する複数のスイッチング素子、お
よび前記走査線と対をなして前記走査線と略平行に配さ
れ、前記画素電極との間に保持容量を形成する共通電極
を備えた第一の基板と、前記第一の基板と対向して配さ
れた第二の基板と、前記第一および第二の基板の間に挟
持された液晶層と、前記画素電極との間に前記液晶層を
駆動するための電界を形成するために前記第一または第
二の基板に配された対向電極と、前記信号線およびスイ
ッチング素子を介して前記画素電極に画像信号を出力す
る信号線駆動回路と、前記走査線を介して前記スイッチ
ング素子に前記走査信号を出力する走査線駆動回路と、
前記画像信号の論理極性に対応して前記共通電極線に２
レベルの変調信号を出力し、前記変調信号は前記走査線
がスイッチング素子をオフした後、１乃至Ｎライン後に
変調セットタイミングを有し、前記走査線がスイッチン
グ素子をオフする前１乃至Ｍライン以前にレベル変更の
ためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数
の１０％以下で、前記変調信号の振幅は２レベルのうち
の絶対値の大きい方であり４値の電圧からなる共通電極
線駆動回路とを有する。

【００３０】２レベルの変調信号を４値の電圧で生成す
るため、変調信号の電圧設定に自由度があり、さらに振
幅は変調レベルの大きい方なので、高耐圧素子を使用せ
ず、小規模な回路で低電力で実現できる。

【００３１】本発明のさらに他の液晶表示装置は、互い
に平行に配された複数の信号線、前記信号線と直交する
複数の走査線、前記信号線および走査線に囲まれた領域
のそれぞれに形成された画素電極、前記走査線より入力
した走査信号に基づいて前記画素電極のそれぞれと前記
信号線との接続を制御する複数のスイッチング素子、お
よび前記走査線と対をなして前記走査線と略平行に配さ
れ、前記画素電極との間に保持容量を形成する共通電極
を備えた第一の基板と、前記第一の基板と対向して配さ
れた第二の基板と、前記第一および第二の基板の間に挟
持された液晶層と、前記画素電極との間に前記液晶層を
駆動するための電界を形成するために前記第一または第
二の基板に配された対向電極と、前記信号線およびスイ
ッチング素子を介して前記画素電極に画像信号を出力す
る信号線駆動回路と、前記画像信号の電位を決める電位
発生回路と、前記走査線を介して前記スイッチング素子
に前記走査信号を出力する走査線駆動回路と、前記画像
信号の論理極性に対応して前記共通電極線に２レベルの
変調信号を出力し、前記変調信号は前記走査線がスイッ
チング素子をオフした後、１乃至Ｎライン後に変調セッ
トタイミングを有し、前記走査線がスイッチング素子を
オフする前１乃至Ｍライン以前にレベル変更のためのリ
セットタイミングを有し、Ｎ＋Ｍは全ライン数の１０％
以下で、前記変調信号の振幅は２レベルのうちの絶対値
の大きい方である共通電極線駆動回路とを具備し、前記
共通線駆動回路が使用する電圧の一部と前記電位発生回
路が使用する電圧の一部とを共用する。液晶表示装置の
駆動回路全体の中で電圧を生成する回路を共用すること
で、新たな電圧生成のための静的電力の増加を押さえ、
回路規模を縮小することができる。

【００３２】本発明のさらに他の液晶表示装置は、互い
に平行に配された複数の信号線、前記信号線と直交する
複数の走査線、前記信号線および走査線に囲まれた領域
のそれぞれに形成された画素電極、前記走査線より入力
した走査信号に基づいて前記画素電極のそれぞれと前記
信号線との接続を制御する複数のスイッチング素子、お
よび前記走査線と対をなして前記走査線と略平行に配さ
れ、前記画素電極との間に保持容量を形成する共通電極
を備えた第一の基板と、前記第一の基板と対向して配さ
れた第二の基板と、前記第一および第二の基板の間に挟
持された液晶層と、前記画素電極との間に前記液晶層を
駆動するための電界を形成するために前記第一または第
二の基板に配された対向電極と、前記信号線およびスイ
ッチング素子を介して前記画素電極に画像信号を出力す
る信号線駆動回路と、前記走査線を介して前記スイッチ
ング素子に前記走査信号を出力する走査線駆動回路と、
前記画像信号の論理極性に対応して前記共通電極線に２
レベルの変調信号を出力し、前記変調信号は前記走査線
がスイッチング素子をオフした後、１乃至Ｎライン後に
変調セットタイミングを有し、前記走査線がスイッチン
グ素子をオフする前１乃至Ｍライン以前にレベル変更の
ためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数
の１０％以下で、前記変調信号の振幅は２レベルのうち
の絶対値の大きい方である共通電極線駆動回路とを具備
し、前記共通線駆動回路が使用する電圧の一部と前記対
向電極電位とを共用する。液晶表示装置の駆動回路全体
の中で電圧を生成する回路を共用することで、新たな電
圧生成のための静的電力の増加を押さえ、回路規模を縮
小することができる。

【００３３】本発明のさらに他の液晶表示装置は、互い
に平行に配された複数の信号線、前記信号線と直交する
複数の走査線、前記信号線および走査線に囲まれた領域
のそれぞれに形成された画素電極、前記走査線より入力
した走査信号に基づいて前記画素電極のそれぞれと前記
信号線との接続を制御する複数のスイッチング素子、お
よび前記走査線と対をなして前記走査線と略平行に配さ
れ、前記画素電極との間に保持容量を形成する共通電極
を備えた第一の基板と、前記第一の基板と対向して配さ
れた第二の基板と、前記第一および第二の基板の間に挟
持された液晶層と、前記画素電極との間に前記液晶層を
駆動するための電界を形成するために前記第一または第
二の基板に配された対向電極と、前記信号線およびスイ
ッチング素子を介して前記画素電極に画像信号を出力す
る信号線駆動回路と、前記走査線を介して前記スイッチ
ング素子に前記走査信号を出力する走査線駆動回路と、
前記画像信号の論理極性に対応して前記共通電極線に２
レベルの変調信号を出力し、前記変調信号は前記走査線
がスイッチング素子をオフした後、１乃至Ｎライン後に
変調セットタイミングを有し、前記走査線がスイッチン
グ素子をオフする前１乃至Ｍライン以前にレベル変更の
ためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数
の１０％以下で、前記変調信号の振幅は２レベルのうち
の絶対値の大きい方で、液晶表示装置としての輝度を変
更するための変調信号振幅調整機能を有する共通電極線
駆動回路とを有する。信号線の電圧振幅を大きくする
と、信号線は容量性負荷が大きいため消費電力がかなり
増大するが、信号線振幅を変化させずに変調信号振幅を
変化させれば、電力の増大は小さいまま、輝度を変更す
ることができる。

【００３４】本発明のさらに他の液晶表示装置は、互い
に平行に配された複数の信号線、前記信号線と直交する
複数の走査線、前記信号線および走査線に囲まれた領域
のそれぞれに形成された画素電極、前記走査線より入力
した走査信号に基づいて前記画素電極のそれぞれと前記
信号線との接続を制御する複数のスイッチング素子、お
よび前記走査線と対をなして前記走査線と略平行に配さ
れ、前記画素電極との間に保持容量を形成する共通電極
を備えた第一の基板と、前記第一の基板と対向して配さ
れた第二の基板と、前記第一および第二の基板の間に挟
持された液晶層と、前記画素電極との間に前記液晶層を
駆動するための電界を形成するために前記第一または第
二の基板に配された対向電極と、前記信号線およびスイ
ッチング素子を介して前記画素電極に画像信号を出力す
る信号線駆動回路と、前記走査線を介して前記スイッチ
ング素子に前記走査信号を出力する走査線駆動回路と、
前記画像信号の論理極性に対応して前記共通電極線に２
レベルの変調信号を出力し、前記変調信号は前記走査線
がスイッチング素子をオフした後、１乃至Ｎライン後に
変調セットタイミングを有し、前記走査線がスイッチン
グ素子をオフする前１乃至Ｍライン以前にレベル変更の
ためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数
の１０％以下で、前記変調信号の振幅は２レベルのうち
の絶対値の大きい方で、液晶表示装置としての輝度を変
更するための変調信号振幅調整機能を有する共通電極線
駆動回路と前記変調信号振幅調整機能に対応して対向電
極電位が変化する対向電位変動調整装置とを有する。変
調信号振幅を変化させると、画素電極電位と対向電極電
位の相対的な電位関係が正負で等しくなくなり、画面上
にちらつき（フリッカ）を生じる場合があるが、本発明
のように変調信号振幅変動に対応して対向電極電位を変
化すればフリッカを生じずに輝度を変化させることがで
きる。

【００３５】本発明のさらに他の液晶表示装置は、互い
に平行に配された複数の信号線、前記信号線と直交する
複数の走査線、前記信号線および走査線に囲まれた領域
のそれぞれに形成された画素電極、前記走査線より入力
した走査信号に基づいて前記画素電極のそれぞれと前記
信号線との接続を制御する複数のスイッチング素子、お
よび前記走査線と対をなして前記走査線と略平行に配さ
れ、前記画素電極との間に保持容量を形成する共通電極
を備えた第一の基板と、前記第一の基板と対向して配さ
れた第二の基板と、前記第一および第二の基板の間に挟
持された液晶層と、前記画素電極との間に前記液晶層を
駆動するための電界を形成するために前記第一または第
二の基板に配された対向電極と、前記信号線およびスイ
ッチング素子を介して前記画素電極に画像信号を出力す
る信号線駆動回路と、前記画像信号振幅を調整する画像
信号振幅調整回路と前記走査線を介して前記スイッチン
グ素子に前記走査信号を出力する走査線駆動回路と、前
記画像信号の論理極性に対応して前記共通電極線に２レ
ベルの変調信号を出力し、前記変調信号は前記走査線が
スイッチング素子をオフした後、１乃至Ｎライン後に変
調セットタイミングを有し、前記走査線がスイッチング
素子をオフする前１乃至Ｍライン以前にレベル変更のた
めのリセットタイミングを有し、Ｎ＋Ｍは全ライン数の
１０％以下で、前記変調信号の振幅は２レベルのうちの
絶対値の大きい方で、液晶表示装置としての輝度を変更
するための変調信号振幅調整機能を有する共通電極線駆
動回路とを有する。画像信号振幅の増減と同時に変調信
号振幅の増減を行うことで、画質の輝度コントラスト低
下を抑えつつ、信号線駆動回路の消費電力を低減するこ
とができる。

【００３６】本発明のさらに他の液晶表示装置は、互い
に平行に配された複数の信号線、前記信号線と直交する
複数の走査線、前記信号線および走査線に囲まれた領域
のそれぞれに形成された画素電極、前記走査線より入力
した走査信号に基づいて前記画素電極のそれぞれと前記
信号線との接続を制御する複数のスイッチング素子、お
よび前記走査線と対をなして前記走査線と略平行に配さ
れ、前記画素電極との間に保持容量を形成する共通電極
を備えた第一の基板と、前記第一の基板と対向して配さ
れた第二の基板と、前記第一および第二の基板の間に挟
持された液晶層と、前記画素電極との間に前記液晶層を
駆動するための電界を形成するために前記第一または第
二の基板に配された対向電極と、前記信号線およびスイ
ッチング素子を介して前記画素電極に画像信号を出力す
る信号線駆動回路と、前記走査線を介して前記スイッチ
ング素子に前記走査信号を出力する走査線駆動回路と、
前記画像信号の論理極性に対応して前記共通電極線に２
レベルの変調信号を出力し、前記変調信号は前記走査線
がスイッチング素子をオフした後、１乃至Ｎライン後に
変調セットタイミングを有し、前記走査線がスイッチン
グ素子をオフする前１乃至Ｍライン以前にレベル変更の
ためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数
の１０％以下で、走査線のオンオフタイミングに対する
前記変調タイミング、リセットタイミングの時間的相関
関係を走査線ごとに任意に設定でき、前記変調信号の振
幅は２レベルのうちの絶対値の大きい方である共通電極
線駆動回路とを有する。変調タイミングのセット・リセ
ットタイミングを走査線ごとに設定することにより、画
素電極の論理極性が対向電極電位に対して同じ方向であ
るラインが連続する場合に、複数ライン同時に変調信号
をセット・リセットすることができ、共通電極線駆動回
路の動作周波数を低減して消費電力を低減することがで
きる。

【００３７】本発明は、第一および第二の基板にそれぞ
れ画素電極および対向電極を配した形式の液晶表示装置
のみならず、一方の基板に画素電極および対向電極（コ
モン電極）を配したＩＰＳ（In−Plane Switching）モ
ードの液晶表示装置にも適用可能である。

【００３８】

【発明の実施の形態】（実施の形態１）以下、本発明の
実施の形態１を図１、図２、図３を用いて説明する。

【００３９】図１は本実施の形態１における液晶表示装
置の構成図、図２は表示領域の１画素電極周辺の詳細構
成図である。

【００４０】図１、図２において、１は信号線、２は走
査線、３はスイッチング素子、４は画素電極、５は共通
電極線、６は画素電極４と共通電極線５の間に意図的に
形成した保持容量、７は液晶層、８はスイッチング素子
３の寄生容量であるところのゲート−ドレイン間容量、
９は信号線駆動回路、１０は走査線駆動回路、１１は対
向電極、１２は共通電極線駆動回路、１３は対向電極駆
動回路、２０は表示領域、３０はスイッチング素子３の
薄膜トランジスタ（ＴＦＴ）のソース−ドレイン間容
量、３１はスイッチング素子３のＴＦＴのゲート−ソー
ス間容量である。このような構成の液晶表示装置におけ
る駆動タイミングを図３のタイミング図を用いて説明す
る。

【００４１】走査線２は走査線駆動回路１０により、あ
る一定の時間Ｖｏｎに駆動され、他の時間はＶｏｆｆに
駆動される。走査線が同時に電位Ｖｏｎに駆動されるの
は通常は１本だけであり、１フレーム期間中にすべての
走査線が１度、Ｖｏｎに駆動される。期間Ｈ１中、１走
査線２がＶｏｎに駆動されるとこれに接続したスイッチ
ング素子３がオンになり、信号線１と画素電極４が導通
して画素電極電位は信号線駆動回路９が駆動する電位Ｖ
ｓ（−）になる。このときＶｓ（−）は対向電極電位Ｖ
ｃｏｍに対して論理極性は負である。走査線１の電位が
Ｖｏｆｆになるとスイッチング素子３はオフになり、ゲ
ート−ドレイン間容量８の影響で画素電極４の電位は
（数式１）のＶｐｏｆｆだけ負側にシフトする。

【００４２】（数式１） Vpoff=(Von-Voff)*Cgd/(Clc+Cst+Csd+Cgd) 走査線１の電位がＶｏｆｆでスイッチング素子３がオフ
している間に共通電極線５の電位をＶｅ２からＶｅ１に
変化させると、画素電極電位は（数式２）のＶｐｅ
（−）だけさらに負側にシフトし、図３の斜線の領域に
なる。

【００４３】（数式２） Vpe(-)=(Ve2-Ve1)*Cst/(Clc+Cst+Csd+Cgd) 期間Ｈ２では走査線２の電位がＶｏｎに駆動されスイッ
チング素子３が導通すると、画素電極電位は信号線１の
電位であるＶｓ（＋）になる。このときのＶｓ（＋）は
対向電極電位Ｖｃｏｍに対して論理極性は正である。Ｈ
２の最初には共通電極電位をＶｅ１からＶｅ０に下げる
が、スイッチング素子３が導通しているため画素電極電
位はあまり影響を受けない。期間Ｈ２後、共通電極電位
がＶｅ０からＶｅ２に変化することによって（数式３）
のＶｐｅ（＋）だけ画素電極電位は対向電極電位に対し
て正側にシフトし、図３の斜線の領域になる。

【００４４】（数式３） Vpe(+)=(Ve2-Ve0)*Cst/(Clc+Cst+Csd+Cgd) Ｖｅ０、Ｖｅ１、Ｖｅ２の電位設定により、画素電極電
位は対向電極電位に対して任意の電位差を有することが
できる。またＶｅ１からＶｅ０への変化によって、画素
電極電位を負側にシフトする場合と正側にシフトする場
合のシフト量を変えることができるため、対向電極電位
に対して直流成分が発生しないように液晶素子に交流電
界を与えることができる。また、負側のシフト量を設定
する電位差Ｖｅ（−）と正側のシフト量を設定する電位
差Ｖｅ（＋）をＶｅ２を基準に設定することにより、共
通電極線の振幅はＶｅ（−）とＶｅ（＋）の大きい方に
設定でき、高耐圧の素子でなくとも駆動できる。

【００４５】共通電極線による画素電極電位の変調セッ
トタイミングはスイッチング素子３がＶｏｆｆ電位にな
った後、いつでも良く、共通電極線のリセットタイミン
グも走査線の電位がＶｏｎからＶｏｆｆに変化する前で
あればいつでも良いのだが、この変調が終了しなければ
液晶素子の輝度を適正に得ることができないため、画質
劣化を回避するためには期間Ｈ１、Ｈ２ともに、リセッ
トタイミングからセットタイミングまでの時間は期間Ｈ
１、Ｈ２をはさんで１ライン以上Ｋライン（Ｋは全走査
線数の１０％）以下が望ましい。

【００４６】（実施の形態２）図４、図２の構成図と図
５のタイミング図を用いて実施の形態２の動作を説明す
る。図４において、共通電極線駆動回路１２はＶｅ０、
Ｖｅ１、Ｖｅ２、Ｖｅ３の４値の電圧を使用する。

【００４７】図５において、水平走査期間Ｈ１が始まる
と同時に共通電極線の電位はＶｅ３からＶｅ２に変化さ
せる。同時に走査線が電位Ｖｏｎに駆動されるため、こ
れに接続するスイッチング素子３がオンになり画素電極
電位は信号線の電位Ｖｓ（−）となる。このときＶｓ
（−）は対向電極電位Ｖｃｏｍに対して論理極性は負で
ある。水平走査期間Ｈ１が終了して走査線の電位がＶｏ
ｆｆになりスイッチング素子３がオフした後、共通電極
線電位がＶｅ２からＶｅ１に電位差Ｖｅ（−）だけ下が
ると、画素電極電位は負側にシフトする。そのシフト量
Ｖｐｅ（−）は（数式２）のとおりである。

【００４８】次フレームで、同一画素に対する水平走査
期間Ｈ２が開始すると同時に共通電極線電位をＶｅ１か
らＶｅ０に下げるが、走査線が電位Ｖｏｎに駆動されて
スイッチング素子３がオンになるため画素電極電位は信
号線電位Ｖｓ（＋）となり、期間Ｈ２終了時に、走査線
電位がＶｏｎからＶｏｆｆに変化する影響を受けて（数
式１）のＶｐｏｆｆだけ負側にシフトする。Ｈ２終了
後、共通電極線電位がＶｅ０からＶｅ３に電位差Ｖｅ
（＋）だけ変化し、画素電極電位は（数式３）のＶｐｅ
（＋）だけ正側にシフトする。画素電極電位を負側にシ
フトするためのＶｅ（−）と正側にシフトするためのＶ
ｅ（＋）の大きさに応じて、画素電極電位は対向電極電
位Ｖｃｏｍに対して直流成分を発生せずに液晶素子を交
流駆動できる。画素電極電位をシフトする量が正側と負
側で異なる場合、電位差Ｖｅ（−）とＶｅ（＋）はそれ
ぞれ異なる電圧から生成する必要があるが、本実施の形
態２のように、リセットのためのタイミングと電位差を
正負それぞれに設定すれば電圧Ｖｅ０、Ｖｅ１、Ｖｅ
２、Ｖｅ３は任意の電圧を選択できるため、実施の形態
１に比べて、回路規模は増大するが、電圧設定自由度が
増す。この場合も電位差Ｖｅ（−）とＶｅ（＋）の絶対
値の大きい方を設定するＶｅ０、Ｖｅ３を基準に、絶対
値が小さい方のＶｅ１、Ｖｅ２を設定すれば、共通電極
線駆動回路は高耐圧の素子でなくとも良い。

【００４９】共通電極線による画素電極電位の変調セッ
トタイミングはスイッチング素子３がＶｏｆｆ電位にな
った後、いつでも良く、共通電極線のリセットタイミン
グも走査線の電位がＶｏｎからＶｏｆｆに変化する前で
あればいつでも良いのだが、この変調が終了しなければ
液晶素子の輝度を適正に得ることができないため、画質
劣化を回避するためには期間Ｈ１、Ｈ２ともに、リセッ
トタイミングからセットタイミングまでの時間は期間Ｈ
１、Ｈ２をはさんで１ライン以上Ｋライン（Ｋは全走査
線数の１０％）以下が望ましい。

【００５０】（実施の形態３）図６、図３、図５を用い
て実施の形態３の動作を説明する。

【００５１】図６において、１４は信号線駆動回路９が
画素電極に出力するアナログの信号線電圧を決定するた
めのＤＡコンバータの基準電圧を生成する基準電圧生成
部である。

【００５２】共通電極線駆動回路１２は基準電圧生成部
１４から３値の電圧Ｖｅ０、Ｖｅ１、Ｖｅ２を入力して
図３のタイミングで共通電極線を駆動する。このような
構成にすることで、駆動回路全体の中に新たな電位を生
成するための静的電力の発生を抑制し回路規模を増大さ
せずに、消費電力を低減することができる。

【００５３】共通電極線駆動回路１２は基準電圧生成部
１４から４値の電圧Ｖｅ０、Ｖｅ１、Ｖｅ２、Ｖｅ３を
入力して図５のように駆動することもできる。この場合
もやはり、新たな電位を生成するための静的電力の発生
を抑制し回路規模を増大させずに、消費電力を低減する
ことができる。

【００５４】また、特に図示しないが、共通電極線駆動
に使用する電圧すべてを基準電圧生成部１４から入力す
る必要はなく、１値以上の電圧を共用することで、回路
規模削減および電力低減は図ることができる。

【００５５】またさらに、電圧の共用が本実施の形態３
の目的であるから、共通電極線駆動回路１２で生成した
電圧の一部または全部を基準電圧生成部１４に入力して
共用しても、回路規模削減、電力低減の発明の効果は同
様に得られる。

【００５６】（実施の形態４）図７、図３を用いて実施
の形態４の動作を説明する。

【００５７】図７において、共通電極線駆動回路１２は
対向電極駆動回路１３と電圧を共用して図３のタイミン
グで共通電極線を駆動する。このような構成にすること
で、駆動回路全体の中に新たな電位を生成するための静
的電力の発生を抑制し回路規模を増大させずに、消費電
力を低減することができる。

【００５８】また、電圧の共用が本実施の形態４の目的
であるから、共通電極線駆動回路１２と対向電極駆動回
路１３が共用する電圧はどちらの回路で生成しても良
く、また特に図示はしないが、別途信号源から同一電圧
を供給しても、回路規模削減、電力低減の発明の効果は
同様に得られる。

【００５９】（実施の形態５）図８、図９、図３を用い
て実施の形態５の動作を説明する。

【００６０】図８において、共通電極線駆動回路１２に
は変調信号振幅調整回路１５が接続しており、図３のＶ
ｅ（−）、Ｖｅ（＋）を調整する機能を有する。

【００６１】図９で、横軸に画素電極電位と対向電極電
位の間の電圧、縦軸に液晶素子の輝度変化率をとると、
初期の変調信号Ｖｅ（−）、Ｖｅ（＋）によって変調さ
れた画素電極と対向電極間の電圧の絶対値はＶｐｅ１だ
け高電圧側にシフトし、そこから映像信号の振幅分Ｖｓ
ｐの電圧範囲内で輝度が９５％から０％まで変化する。
変調信号Ｖｅ（−）、Ｖｅ（＋）を変化させて画素電極
と対向電極間の電圧の絶対値のシフト量をＶｐｅ２に変
化させると、映像信号振幅は初期と同じ状態で液晶素子
の輝度変化範囲を全体的に明るく１００％から７％まで
に設定することができる。

【００６２】液晶素子の輝度変化範囲を調整するために
信号線駆動回路の動作電圧を大きくすると、信号線は容
量性負荷が大きいため消費電力の増大が非常に大きい
が、本実施の形態５のように変調信号振幅を調整すれ
ば、電力の増減幅は小さいまま容易に液晶素子の輝度変
化範囲を調整することができる。

【００６３】（実施の形態６）図１０、図１１、図１２
を用いて実施の形態６の動作を説明する。

【００６４】図１０において、共通電極線駆動回路１２
には変調信号振幅調整回路１５が接続しており、変調信
号振幅調整回路１５から対向電極駆動回路１３に対向電
極電位Ｖｃｏｍの基準電圧Ｖｃｏｍ０を出力している。

【００６５】図１１に変調信号振幅調整回路１５の内部
にある変調信号電位Ｖｅ０、Ｖｅ１、Ｖｅ２の変動に合
わせてＶｃｏｍ０を変化させる回路を示す。Ｖｃｏｍ０
は可変抵抗で電位設定をするＶｅ１とＶｅ２の電位の間
を固定抵抗比で分割しており、Ｖｅ１、Ｖｅ２の電位変
動の影響を受けて変化する。

【００６６】このような回路における動作を図１２を用
いて説明する。図１２において画素電極電位の斜線の部
分は変調信号により変調された後の画素電極電位であ
り、期間Ｈ１、Ｈ２で極性が反転している。期間Ｈ１後
はＶｅ２とＶｅ１の電位差Ｖｅ（−）１で変調され、期
間Ｈ２後はＶｅ０とＶｅ２の電位差Ｖｅ（＋）で変調さ
れており、対向電極電位Ｖｃｏｍは変調後画素電極電位
の平均的中点の電位を保つ。期間Ｈ３ではＶｅ１がＶｅ
１ｎに上昇し、変調信号振幅がＶｅ（−）２に小さくな
るため、変調後の画素電極電位が期間Ｈ１後よりも上昇
し、Ｖｃｏｍも若干上昇した新たな値を取らなければ画
面にフリッカを生じるが、図１１の抵抗値を合わせこむ
ことにより、Ｖｃｏｍの基準電圧であるＶｃｏｍ０を同
時に調整することができ、変調信号振幅を変動させても
画面にフリッカを生じず、良好な画質を得ることができ
る。

【００６７】（実施の形態７）図１３、図１４、図１５
を用いて実施の形態７の動作を説明する。

【００６８】図１３において、共通電極線駆動回路１２
には変調信号振幅調整回路１５が接続しており、変調信
号振幅調整回路１５から基準電圧生成部１４に制御信号
Ｖｓｃｔｒｌを出力する。基準電圧生成部１４は信号線
駆動回路９が画素電極に出力するアナログの信号線電圧
を決定するためのＤＡコンバータの基準電圧を生成し、
制御信号Ｖｓｃｔｒｌによって信号線電圧の振幅を制御
する。

【００６９】図１４、図１５を用いて本実施の形態７の
動作を説明する。期間Ｈ１、Ｈ２で画素電極電位はそれ
ぞれ共通電極線のＶｅ（−）１、Ｖｅ（＋）１の変動の
影響を受けて斜線の部分にＶｐｅ（−）１、Ｖｐｅ
（＋）１だけ電位をシフトする。このとき、信号線の振
幅はＶｓｐ１であり、このような状態では液晶素子の輝
度変化は図１５の横軸電圧Ｖｓｐ１で示す範囲、即ち輝
度１００％から０％の範囲で変化する。期間Ｈ３、Ｈ４
でＶｅ１がＶｅ１ｎに、Ｖｅ２がＶｅ２ｎに変化する
と、共通電極線の変動量はＶｅ（−）２、Ｖｅ（＋）２
に変化し、画素電極電位のシフト量は図１５で示すＶｐ
ｅ２に変化する。このときに基準電圧生成部に制御信号
Ｖｓｃｔｒｌを出力し、信号線の電圧振幅をＶｓｐ２に
変化させると、画素電極電位は図１４の斜線の部分にな
り、液晶素子の輝度変化は横軸電圧Ｖｓｐ２で示す範囲
即ち９５％から５％の範囲となる。この変化は、液晶表
示装置の輝度コントラストの点では明らかな低下である
が、変調信号振幅を全く変化させずに信号線振幅のみを
低減させる場合に比べて、電力削減効果は同じで、かな
り画質を改善することができる。表示情報にあまり細か
い階調差が存在せず、消費電力を削減したいときには、
このように変調信号振幅を変動させてなおかつ信号線振
幅を低減することで、輝度コントラストの低下を最低限
に抑えつつ効果的に電力を削減できる。

【００７０】（実施の形態８）図１６、図１を用いて実
施の形態８の動作を説明する。

【００７１】図１６において、走査線２ａ、２ｂ、２
ｃ、２ｄ、２ｅはそれぞれフレーム期間１では水平走査
期間Ｈ１１、Ｈ１２、Ｈ１３、Ｈ１４、Ｈ１５で電位Ｖ
ｏｎに.変化し、それ以外は電位Ｖｏｆｆを維持する。
共通電極線５ａ、５ｂ、５ｃ、５ｄ、５ｅはいずれも期
間Ｈ１５後に同時に電位Ｖｅ２からＶｅ１にＶｅ（−）
だけ変化する。フレーム期間２でも走査線２ａ、２ｂ、
２ｃ、２ｄ、２ｅはそれぞれ水平走査期間Ｈ２１、Ｈ２
２、Ｈ２３、Ｈ２４、Ｈ２５で電位Ｖｏｎに変化し、そ
れ以外は電位Ｖｏｆｆを維持し、共通電極線５ａ、５
ｂ、５ｃ、５ｄ、５ｅは期間Ｈ２１の前に同時に電位Ｖ
ｅ０に変化し、期間Ｈ２５後に同時に電位Ｖｅ２にＶｅ
（＋）だけ変化する。走査線２ａ、２ｂ、２ｃ、２ｄ、
２ｅに相当する画素電極の論理極性が対向電極電位に対
して等しい場合、このように同時に変調を行っても動作
上なんら問題はなく、同時に変調するライン数が画面全
体のライン数に比べて概ね１０％以下の少ないライン数
であればフリッカ等の画質劣化もあまり目立たない。こ
のように変調信号のセット・リセットタイミングを数ラ
インまとめることで共通電極線駆動回路の動作周波数を
下げることができ、低電力化が図れる。

【００７２】なお、上記それぞれの実施の形態に於い
て、画素電極が反射面を有するようにしてもよい。

【００７３】また、走査線駆動回路および共通電極線駆
動回路が多結晶、非結晶、または単結晶のシリコン半導
体で構成するようにするとさらに特性が改善する。

【００７４】また、スイッチング素子が、前記走査線駆
動回路および共通電極線駆動回路内の前記シリコン半導
体と同じ材料で出来ていることが望ましい。

【００７５】

【発明の効果】以上のように本発明によれば、小型・低
価格で低消費電力の液晶表示装置を提供することができ
る。

【００７６】特に請求項１に記載の発明によれば、変調
信号の振幅が２レベルあるため、画素電極の電位を対向
電極電位に対して任意に設定でき、かつ、変調信号の振
幅が小さいため、高耐圧の素子を使用しないで回路を構
成できる。

【００７７】請求項８に記載の発明によれば、２レベル
の変調信号を４値の電圧で生成するため、変調信号の電
圧設定に自由度があり、さらに振幅は変調レベルの大き
い方なので、高耐圧素子を使用せず、小規模な回路で低
電力で実現できる。

【００７８】請求項１５に記載の発明によれば、共通線
駆動回路が使用する電圧の一部と電位発生回路が使用す
る電圧の一部とを共用することにより、液晶表示装置の
駆動回路全体の中で電圧を生成する回路を共用し、新た
な電圧生成のための静的電力の増加を押さえ、回路規模
を縮小することができる。

【００７９】請求項２４に記載の発明によれば、共通線
駆動回路が使用する電圧の一部と対向電極電位とを共用
することにより、液晶表示装置の駆動回路全体の中で電
圧を生成する回路を共用し、新たな電圧生成のための静
的電力の増加を押さえ、回路規模を縮小することができ
る。

【００８０】請求項３１に記載の発明によれば、信号線
の電圧振幅を大きくすると、信号線は容量性負荷が大き
いため消費電力がかなり増大するが、信号線振幅を変化
させずに変調信号振幅を変化させれば、電力の増大は小
さいまま、輝度を変更することができる。

【００８１】請求項３８に記載の発明によれば、変調信
号振幅を変化させると、画素電極電位と対向電極電位の
相対的な電位関係が正負で等しくなくなり、画面上にち
らつき（フリッカ）を生じる場合があるが、本発明のよ
うに変調信号振幅変動に対応して対向電極電位が変化す
ればフリッカを生じずに輝度を変化させることができ
る。

【００８２】請求項４５に記載の発明によれば、画像信
号振幅の増減と同時に変調信号振幅の増減を行うこと
で、画質の輝度コントラスト低下を抑えつつ、信号線駆
動回路の消費電力を低減することができる。

【００８３】請求項５２に記載の発明によれば、変調タ
イミングのセット・リセットタイミングを走査線ごとに
設定することにより、画素電極の論理極性が対向電極電
位に対して同じ方向であるラインが連続する場合に、複
数ラインが同時に変調信号をセット・リセットすること
ができ、共通電極線駆動回路の動作周波数を低減して消
費電力を低減することができる。

【図面の簡単な説明】

【図１】実施の形態１の液晶表示装置の構成図

【図２】実施の形態１の液晶表示装置の１画素電極周辺
の詳細構成図

【図３】実施の形態１の液晶表示装置の動作タイミング
図

【図４】実施の形態２の液晶表示装置の構成図

【図５】実施の形態２の液晶表示装置の動作タイミング
図

【図６】実施の形態３の液晶表示装置の構成図

【図７】実施の形態４の液晶表示装置の構成図

【図８】実施の形態５の液晶表示装置の構成図

【図９】実施の形態５の液晶素子の輝度変化率を示す図

【図１０】実施の形態６の液晶表示装置の構成図

【図１１】実施の形態６の変調信号振幅調整回路の構成
図

【図１２】実施の形態６の液晶表示装置の動作タイミン
グ図

【図１３】実施の形態７の液晶表示装置の構成図

【図１４】実施の形態７の液晶素子の輝度変化率を示す
図

【図１５】実施の形態７の液晶表示装置の動作タイミン
グ図

【図１６】実施の形態８の液晶表示装置の動作タイミン
グ図

【図１７】従来の液晶表示装置の構成図

【図１８】従来の液晶表示装置の動作タイミング図

【符号の説明】

１信号線２走査線３スイッチング素子４画素電極５共通電極線６保持容量７液晶層８ゲート−ドレイン間容量９信号線駆動回路１０走査線駆動回路１１対向電極１２共通電極線駆動回路１３対向電極駆動回路１４基準電圧生成部１５変調信号振幅調整回路２０表示領域３０ソース−ドレイン間容量３１ゲート−ソース間容量

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６２１Ｇ０９Ｇ 3/20 ６２１Ｈ６２４６２４Ｃ６８０６８０Ｇ (72)発明者中北朋喜大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 2H092 JA05 JB61 KA03 KA04 KA05 NA01 NA26 2H093 NA35 NA36 ND10 ND38 ND39 5C006 AC25 BB16 BC20 BF34 FA46 5C080 AA10 BB05 DD30 FF11 JJ02 JJ04 JJ05 5C094 AA04 AA24 AA53 BA03 BA43 CA19 EA04 EA07

Claims

【特許請求の範囲】

【請求項１】互いに平行に配された複数の信号線、前
記信号線と直交する複数の走査線、前記信号線および走
査線に囲まれた領域のそれぞれに形成された画素電極、
前記走査線より入力した走査信号に基づいて前記画素電
極のそれぞれと前記信号線との接続を制御する複数のス
イッチング素子、および前記走査線と対をなして前記走
査線と略平行に配され、前記画素電極との間に保持容量
を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、前記画素電極との間に前記液晶層を駆動するための電界
を形成するために前記第一または第二の基板に配された
対向電極と、前記信号線およびスイッチング素子を介して前記画素電
極に画像信号を出力する信号線駆動回路と、前記走査線を介して前記スイッチング素子に前記走査信
号を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２
レベルの変調信号を出力し、前記変調信号は前記走査線
がスイッチング素子をオフした後、１乃至Ｎライン後に
変調セットタイミングを有し、前記走査線がスイッチン
グ素子をオフする前１乃至Ｍライン以前にレベル変更の
ためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数
の１０％以下で、前記変調信号の振幅は２レベルのうち
の絶対値の大きい方であり３値の電圧からなる共通電極
線駆動回路とを具備する液晶表示装置。
【請求項２】前記走査線駆動回路および共通電極線駆
動回路が前記第一の基板上の表示領域に対して同一の側
に配され、両回路に入力される信号の一部は同一の信号
源から出力される請求項１の液晶表示装置。
【請求項３】前記走査線駆動回路の一部および共通電
極線駆動回路の一部が同一のＩＣ基板上に形成された請
求項１の液晶表示装置。
【請求項４】前記信号線駆動回路の一部および共通電
極線駆動回路の一部が同一のＩＣ基板上に形成された請
求項１の液晶表示装置。
【請求項５】前記画素電極が反射面を有する請求項１
の液晶表示装置。
【請求項６】前記走査線駆動回路および共通電極線駆
動回路が多結晶、非結晶、または単結晶のシリコン半導
体を具備する請求項１の液晶表示装置。
【請求項７】前記スイッチング素子が、前記走査線駆
動回路および共通電極線駆動回路内の前記シリコン半導
体と同じ材料を含む請求項１の液晶表示装置。
【請求項８】互いに平行に配された複数の信号線、前
記信号線と直交する複数の走査線、前記信号線および走
査線に囲まれた領域のそれぞれに形成された画素電極、
前記走査線より入力した走査信号に基づいて前記画素電
極のそれぞれと前記信号線との接続を制御する複数のス
イッチング素子、および前記走査線と対をなして前記走
査線と略平行に配され、前記画素電極との間に保持容量
を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、前記画素電極との間に前記液晶層を駆動するための電界
を形成するために前記第一または第二の基板に配された
対向電極と、前記信号線およびスイッチング素子を介して前記画素電
極に画像信号を出力する信号線駆動回路と、前記走査線を介して前記スイッチング素子に前記走査信
号を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２
レベルの変調信号を出力し、前記変調信号は前記走査線
がスイッチング素子をオフした後、１乃至Ｎライン後に
変調セットタイミングを有し、前記走査線がスイッチン
グ素子をオフする前１乃至Ｍライン以前にレベル変更の
ためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数
の１０％以下で、前記変調信号の振幅は２レベルのうち
の絶対値の大きい方であり４値の電圧からなる共通電極
線駆動回路とを具備する液晶表示装置。
【請求項９】前記走査線駆動回路および共通電極線駆
動回路が前記第一の基板上の表示領域に対して同一の側
に配され、両回路に入力される信号の一部は同一の信号
源から出力される請求項８の液晶表示装置。
【請求項１０】前記走査線駆動回路の一部および共通
電極線駆動回路の一部が同一のＩＣ基板上に形成された
請求項８の液晶表示装置。
【請求項１１】前記信号線駆動回路の一部および共通
電極線駆動回路の一部が同一のＩＣ基板上に形成された
請求項８の液晶表示装置。
【請求項１２】前記画素電極が反射面を有する請求項
８の液晶表示装置。
【請求項１３】前記走査線駆動回路および共通電極線
駆動回路が多結晶、非結晶、または単結晶のシリコン半
導体を具備する請求項８の液晶表示装置。
【請求項１４】前記スイッチング素子が、前記走査線
駆動回路および共通電極線駆動回路内の前記シリコン半
導体と同じ材料を含む請求項８の液晶表示装置。
【請求項１５】互いに平行に配された複数の信号線、
前記信号線と直交する複数の走査線、前記信号線および
走査線に囲まれた領域のそれぞれに形成された画素電
極、前記走査線より入力した走査信号に基づいて前記画
素電極のそれぞれと前記信号線との接続を制御する複数
のスイッチング素子、および前記走査線と対をなして前
記走査線と略平行に配され、前記画素電極との間に保持
容量を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、前記画素電極との間に前記液晶層を駆動するための電界
を形成するために前記第一または第二の基板に配された
対向電極と、前記信号線およびスイッチング素子を介して前記画素電
極に画像信号を出力する信号線駆動回路と、前記画像信号の電位を決める電位発生回路と、前記走査線を介して前記スイッチング素子に前記走査信
号を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２
レベルの変調信号を出力し、前記変調信号は前記走査線
がスイッチング素子をオフした後、１乃至Ｎライン後に
変調セットタイミングを有し、前記走査線がスイッチン
グ素子をオフする前１乃至Ｍライン以前にレベル変更の
ためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数
の１０％以下で、前記変調信号の振幅は２レベルのうち
の絶対値の大きい方である共通電極線駆動回路とを具備
し、前記共通線駆動回路が使用する電圧の一部と前記電位発
生回路が使用する電圧の一部とを共用する液晶表示装
置。
【請求項１６】前記走査線駆動回路および共通電極線
駆動回路が前記第一の基板上の表示領域に対して同一の
側に配され、両回路に入力される信号の一部は同一の信
号源から出力される請求項１５の液晶表示装置。
【請求項１７】前記走査線駆動回路の一部および共通
電極線駆動回路の一部が同一のＩＣ基板上に形成された
請求項１５の液晶表示装置。
【請求項１８】前記信号線駆動回路の一部および共通
電極線駆動回路の一部が同一のＩＣ基板上に形成された
請求項１５の液晶表示装置。
【請求項１９】前記画素電極が反射面を有する請求項
１５の液晶表示装置。
【請求項２０】前記走査線駆動回路および共通電極線
駆動回路が多結晶、非結晶、または単結晶のシリコン半
導体を具備する請求項１５の液晶表示装置。
【請求項２１】前記スイッチング素子が、前記走査線
駆動回路および共通電極線駆動回路内の前記シリコン半
導体と同じ材料を含む請求項１５の液晶表示装置。
【請求項２２】前記電位発生回路と前記共通電極線駆
動回路が共用する電位は前記電位発生回路で生成し、前
記共通電極線駆動回路に供給する請求項１５の液晶表示
装置。
【請求項２３】前記電位発生回路と前記共通電極線駆
動回路が共用する電位は前記共通電極線駆動回路で生成
し、前記電位発生回路に供給する請求項１５の液晶表示
装置。
【請求項２４】互いに平行に配された複数の信号線、
前記信号線と直交する複数の走査線、前記信号線および
走査線に囲まれた領域のそれぞれに形成された画素電
極、前記走査線より入力した走査信号に基づいて前記画
素電極のそれぞれと前記信号線との接続を制御する複数
のスイッチング素子、および前記走査線と対をなして前
記走査線と略平行に配され、前記画素電極との間に保持
容量を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、前記画素電極との間に前記液晶層を駆動するための電界
を形成するために前記第一または第二の基板に配された
対向電極と、前記信号線およびスイッチング素子を介して前記画素電
極に画像信号を出力する信号線駆動回路と、前記走査線を介して前記スイッチング素子に前記走査信
号を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２
レベルの変調信号を出力し、前記変調信号は前記走査線
がスイッチング素子をオフした後、１乃至Ｎライン後に
変調セットタイミングを有し、前記走査線がスイッチン
グ素子をオフする前１乃至Ｍライン以前にレベル変更の
ためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数
の１０％以下で、前記変調信号の振幅は２レベルのうち
の絶対値の大きい方である共通電極線駆動回路とを具備
し、前記共通線駆動回路が使用する電圧の一部と前記対向電
極電位とを共用する液晶表示装置。
【請求項２５】前記走査線駆動回路および共通電極線
駆動回路が前記第一の基板上の表示領域に対して同一の
側に配され、両回路に入力される信号の一部は同一の信
号源から出力される請求項２４の液晶表示装置。
【請求項２６】前記走査線駆動回路の一部および共通
電極線駆動回路の一部が同一のＩＣ基板上に形成された
請求項２４の液晶表示装置。
【請求項２７】前記信号線駆動回路の一部および共通
電極線駆動回路の一部が同一のＩＣ基板上に形成された
請求項２４の液晶表示装置。
【請求項２８】前記画素電極が反射面を有する請求項
２４の液晶表示装置。
【請求項２９】前記走査線駆動回路および共通電極線
駆動回路が多結晶、非結晶、または単結晶のシリコン半
導体を具備する請求項２４の液晶表示装置。
【請求項３０】前記スイッチング素子が、前記走査線
駆動回路および共通電極線駆動回路内の前記シリコン半
導体と同じ材料を含む請求項２４の液晶表示装置。
【請求項３１】互いに平行に配された複数の信号線、
前記信号線と直交する複数の走査線、前記信号線および
走査線に囲まれた領域のそれぞれに形成された画素電
極、前記走査線より入力した走査信号に基づいて前記画
素電極のそれぞれと前記信号線との接続を制御する複数
のスイッチング素子、および前記走査線と対をなして前
記走査線と略平行に配され、前記画素電極との間に保持
容量を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、前記画素電極との間に前記液晶層を駆動するための電界
を形成するために前記第一または第二の基板に配された
対向電極と、前記信号線およびスイッチング素子を介して前記画素電
極に画像信号を出力する信号線駆動回路と、前記走査線を介して前記スイッチング素子に前記走査信
号を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２
レベルの変調信号を出力し、前記変調信号は前記走査線
がスイッチング素子をオフした後、１乃至Ｎライン後に
変調セットタイミングを有し、前記走査線がスイッチン
グ素子をオフする前１乃至Ｍライン以前にレベル変更の
ためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数
の１０％以下で、前記変調信号の振幅は２レベルのうち
の絶対値の大きい方で、液晶表示装置としての輝度を変
更するための変調信号振幅調整機能を有する共通電極線
駆動回路とを具備する液晶表示装置。
【請求項３２】前記走査線駆動回路および共通電極線
駆動回路が前記第一の基板上の表示領域に対して同一の
側に配され、両回路に入力される信号の一部は同一の信
号源から出力される請求項３１の液晶表示装置。
【請求項３３】前記走査線駆動回路の一部および共通
電極線駆動回路の一部が同一のＩＣ基板上に形成された
請求項３１の液晶表示装置。
【請求項３４】前記信号線駆動回路の一部および共通
電極線駆動回路の一部が同一のＩＣ基板上に形成された
請求項３１の液晶表示装置。
【請求項３５】前記画素電極が反射面を有する請求項
３１の液晶表示装置。
【請求項３６】前記走査線駆動回路および共通電極線
駆動回路が多結晶、非結晶、または単結晶のシリコン半
導体を具備する請求項３１の液晶表示装置。
【請求項３７】前記スイッチング素子が、前記走査線
駆動回路および共通電極線駆動回路内の前記シリコン半
導体と同じ材料を含む請求項３１の液晶表示装置。
【請求項３８】互いに平行に配された複数の信号線、
前記信号線と直交する複数の走査線、前記信号線および
走査線に囲まれた領域のそれぞれに形成された画素電
極、前記走査線より入力した走査信号に基づいて前記画
素電極のそれぞれと前記信号線との接続を制御する複数
のスイッチング素子、および前記走査線と対をなして前
記走査線と略平行に配され、前記画素電極との間に保持
容量を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、前記画素電極との間に前記液晶層を駆動するための電界
を形成するために前記第一または第二の基板に配された
対向電極と、前記信号線およびスイッチング素子を介して前記画素電
極に画像信号を出力する信号線駆動回路と、前記走査線を介して前記スイッチング素子に前記走査信
号を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２
レベルの変調信号を出力し、前記変調信号は前記走査線
がスイッチング素子をオフした後、１乃至Ｎライン後に
変調セットタイミングを有し、前記走査線がスイッチン
グ素子をオフする前１乃至Ｍライン以前にレベル変更の
ためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数
の１０％以下で、前記変調信号の振幅は２レベルのうち
の絶対値の大きい方で、液晶表示装置としての輝度を変
更するための変調信号振幅調整機能を有する共通電極線
駆動回路と前記変調信号振幅調整機能に対応して対向電
極電位が変化する対向電位変動調整装置とを具備する液
晶表示装置。
【請求項３９】前記走査線駆動回路および共通電極線
駆動回路が前記第一の基板上の表示領域に対して同一の
側に配され、両回路に入力される信号の一部は同一の信
号源から出力される請求項３８の液晶表示装置。
【請求項４０】前記走査線駆動回路の一部および共通
電極線駆動回路の一部が同一のＩＣ基板上に形成された
請求項３８の液晶表示装置。
【請求項４１】前記信号線駆動回路の一部および共通
電極線駆動回路の一部が同一のＩＣ基板上に形成された
請求項３８の液晶表示装置。
【請求項４２】前記画素電極が反射面を有する請求項
３８の液晶表示装置。
【請求項４３】前記走査線駆動回路および共通電極線
駆動回路が多結晶、非結晶、または単結晶のシリコン半
導体を具備する請求項３８の液晶表示装置。
【請求項４４】前記スイッチング素子が、前記走査線
駆動回路および共通電極線駆動回路内の前記シリコン半
導体と同じ材料を含む請求項３８の液晶表示装置。
【請求項４５】互いに平行に配された複数の信号線、
前記信号線と直交する複数の走査線、前記信号線および
走査線に囲まれた領域のそれぞれに形成された画素電
極、前記走査線より入力した走査信号に基づいて前記画
素電極のそれぞれと前記信号線との接続を制御する複数
のスイッチング素子、および前記走査線と対をなして前
記走査線と略平行に配され、前記画素電極との間に保持
容量を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、前記画素電極との間に前記液晶層を駆動するための電界
を形成するために前記第一または第二の基板に配された
対向電極と、前記信号線およびスイッチング素子を介して前記画素電
極に画像信号を出力する信号線駆動回路と、前記画像信号振幅を調整する画像信号振幅調整回路と前
記走査線を介して前記スイッチング素子に前記走査信号
を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２
レベルの変調信号を出力し、前記変調信号は前記走査線
がスイッチング素子をオフした後、１乃至Ｎライン後に
変調セットタイミングを有し、前記走査線がスイッチン
グ素子をオフする前１乃至Ｍライン以前にレベル変更の
ためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数
の１０％以下で、前記変調信号の振幅は２レベルのうち
の絶対値の大きい方で、液晶表示装置としての輝度を変
更するための変調信号振幅調整機能を有する共通電極線
駆動回路とを具備する液晶表示装置。
【請求項４６】前記走査線駆動回路および共通電極線
駆動回路が前記第一の基板上の表示領域に対して同一の
側に配され、両回路に入力される信号の一部は同一の信
号源から出力される請求項４５の液晶表示装置。
【請求項４７】前記走査線駆動回路の一部および共通
電極線駆動回路の一部が同一のＩＣ基板上に形成された
請求項４５の液晶表示装置。
【請求項４８】前記信号線駆動回路の一部および共通
電極線駆動回路の一部が同一のＩＣ基板上に形成された
請求項４５の液晶表示装置。
【請求項４９】前記画素電極が反射面を有する請求項
４５の液晶表示装置。
【請求項５０】前記走査線駆動回路および共通電極線
駆動回路が多結晶、非結晶、または単結晶のシリコン半
導体を具備する請求項４５の液晶表示装置。
【請求項５１】前記スイッチング素子が、前記走査線
駆動回路および共通電極線駆動回路内の前記シリコン半
導体と同じ材料を含む請求項４５の液晶表示装置。
【請求項５２】互いに平行に配された複数の信号線、
前記信号線と直交する複数の走査線、前記信号線および
走査線に囲まれた領域のそれぞれに形成された画素電
極、前記走査線より入力した走査信号に基づいて前記画
素電極のそれぞれと前記信号線との接続を制御する複数
のスイッチング素子、および前記走査線と対をなして前
記走査線と略平行に配され、前記画素電極との間に保持
容量を形成する共通電極を備えた第一の基板と、前記第一の基板と対向して配された第二の基板と、前記第一および第二の基板の間に挟持された液晶層と、
前記画素電極との間に前記液晶層を駆動するための電界
を形成するために前記第一または第二の基板に配された
対向電極と、前記信号線およびスイッチング素子を介して前記画素電
極に画像信号を出力する信号線駆動回路と、前記走査線を介して前記スイッチング素子に前記走査信
号を出力する走査線駆動回路と、前記画像信号の論理極性に対応して前記共通電極線に２
レベルの変調信号を出力し、前記変調信号は前記走査線
がスイッチング素子をオフした後、１乃至Ｎライン後に
変調セットタイミングを有し、前記走査線がスイッチン
グ素子をオフする前１乃至Ｍライン以前にレベル変更の
ためのリセットタイミングを有し、Ｎ＋Ｍは全ライン数
の１０％以下で、走査線のオンオフタイミングに対する
前記変調タイミング、リセットタイミングの時間的相関
関係を走査線ごとに任意に設定でき、前記変調信号の振
幅は２レベルのうちの絶対値の大きい方である共通電極
線駆動回路とを具備する液晶表示装置。
【請求項５３】前記走査線駆動回路および共通電極線
駆動回路が前記第一の基板上の表示領域に対して同一の
側に配され、両回路に入力される信号の一部は同一の信
号源から出力される請求項５２の液晶表示装置。
【請求項５４】前記走査線駆動回路の一部および共通
電極線駆動回路の一部が同一のＩＣ基板上に形成された
請求項５２の液晶表示装置。
【請求項５５】前記信号線駆動回路の一部および共通
電極線駆動回路の一部が同一のＩＣ基板上に形成された
請求項５２の液晶表示装置。
【請求項５６】前記画素電極が反射面を有する請求項
５２の液晶表示装置。
【請求項５７】前記走査線駆動回路および共通電極線
駆動回路が多結晶、非結晶、または単結晶のシリコン半
導体を具備する請求項５２の液晶表示装置。
【請求項５８】前記スイッチング素子が、前記走査線
駆動回路および共通電極線駆動回路内の前記シリコン半
導体と同じ材料を含む請求項５２の液晶表示装置。