JP4800381B2 - 液晶表示装置およびその駆動方法、テレビ受像機、液晶表示プログラム、液晶表示プログラムを記録したコンピュータ読み取り可能な記録媒体、並びに駆動回路 - Google Patents

液晶表示装置およびその駆動方法、テレビ受像機、液晶表示プログラム、液晶表示プログラムを記録したコンピュータ読み取り可能な記録媒体、並びに駆動回路 Download PDF

Info

Publication number
JP4800381B2
JP4800381B2 JP2008511946A JP2008511946A JP4800381B2 JP 4800381 B2 JP4800381 B2 JP 4800381B2 JP 2008511946 A JP2008511946 A JP 2008511946A JP 2008511946 A JP2008511946 A JP 2008511946A JP 4800381 B2 JP4800381 B2 JP 4800381B2
Authority
JP
Japan
Prior art keywords
data signal
liquid crystal
crystal display
polarity
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008511946A
Other languages
English (en)
Other versions
JPWO2007122777A1 (ja
Inventor
誠 塩見
歳久 内田
俊英 津幡
純一 澤幡
直 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008511946A priority Critical patent/JP4800381B2/ja
Publication of JPWO2007122777A1 publication Critical patent/JPWO2007122777A1/ja
Application granted granted Critical
Publication of JP4800381B2 publication Critical patent/JP4800381B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、薄膜トランジスタ等のスイッチング素子を用いたアクティブマトリクス型の液晶表示装置およびこの液晶表示装置の駆動方法に関し、更に詳しくは、このような液晶表示装置における動画表示性能の改善に関する。
薄型、軽量、低消費電力で高画質な表示を行なうことができる表示装置として、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を使用した液晶表示装置がパーソナルコンピュータ、携帯電話、およびテレビなどに幅広く使用されている。このような液晶表示装置は、通常、ＴＦＴ素子が配されたアレイ基板と、対向電極が配された対向基板間に液晶を封止して成っている。また、近年、画質を向上させつつ、消費電力を低減した液晶表示装置が種々提案されている。
例えば、特許文献１に記載の液晶表示装置は、短絡回路を有しており、互いに隣接する信号線間を短絡回路により短絡しながら、順次各画素に書き込みを行っている。これにより、書き込み動作直前の各信号線の電位が正極性・負極性信号電位の均一化された中間電位となり、信号線駆動回路の消費電力を半減させている。
また、特許文献２に記載の液晶装置は、隣接するデータ信号線に互いに異なる極性のデータ信号を供給し、隣接するデータ信号線同士をショートさせている。これにより、各データ信号線は中間電位（プリチャージ電位）に向けて収束する。このプリチャージの際の負荷は、データ信号線間の短絡経路の負荷のみとなり、寄生抵抗、寄生容量が小さくなるため、高速でのプリチャージが可能となっている。
また、特許文献３に記載の表示装置は、ｎ（ｎは２以上の整数）水平走査期間周期で、少なくとも２つの出力端子間を所定期間短絡させるよう制御された電荷回収手段を有している。そして、出力端子の極性が切り替わる際に電荷回収を行なうことで、電荷回収手段を介して電荷の再配分を行っている。これにより、表示品質の向上および消費電力の低減を実現している。
また、特許文献４に記載の駆動回路は、所定の電位より高い複数の電圧（第１の電圧）と、所定の電位より低い複数の電圧（第２の電圧）を供給する階調電圧発生回路を有しており、ソースラインの奇数列およびソースラインの偶数列に対して、第１の電圧と第２の電圧とを所定の周期で切換えて短絡させている。これにより、消費電力を効果的に低減させている。
また、特許文献５に記載の液晶表示装置は、ブランキング期間において、切離しスイッチでデジタルアナログ変換手段と出力端子とを切り離し、短絡手段により出力端子間を短絡している。これにより、駆動信号反転時の消費電力を低減している。
さらに、特許文献６に記載の駆動回路は、液晶容量への書き込みの初期時にソースライン駆動部出力をソースラインから切り離し、ソースラインを所定の電位にショートさせている。これにより、消費電流を低減し、ソースラインを所定のレベルまで充電／放電させる時間を短縮している。
ところで、ＣＲＴ（Cathode Ray Tube：陰極線管）のようなインパルス型の表示装置においては、個々の画素に着目すると、画像が表示される点灯期間と画像が表示されない消灯期間とが交互に繰り返される。例えば動画の表示が行われた場合にも、１画面分の画像の書き換えが行われる際に消灯期間が挿入されるため、人間の視覚に動いている物体の残像が生じることがない。このため、背景と物体とが明瞭に見分けられ、違和感なく動画が視認される。
これに対し、上記した特許文献１ないし６では次のような問題が生じる。すなわち、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を使用した液晶表示装置のようなホールド型の表示装置では、個々の画素の輝度は各画素容量に保持される電圧によって決まり、画素容量における保持電圧は、一旦書き換えられると、１フレーム期間維持される。このようにホールド型の表示装置では、画素データとして画素容量に保持すべき電圧は、一旦書き込まれると次に書き換えられるまで保持されるので、各フレームの画像は、その１フレーム前の画像と時間的に近接することになる。これにより、動画が表示される場合に、人間の視覚には動いている物体の残像が生じる。例えば、図５９に示すように、物体を表す画像ＯＩが、Ａ方向（パターン移動方向）へ動いている場合、尾を引くように残像（尾引残像）ＡＩが生じる。
アクティブマトリクス型の液晶表示装置等のようなホールド型の表示装置では、動画表示の際にこのような尾引残像ＡＩが生じるので、主として動画表示が行われるテレビ等のディスプレイには従来、インパルス型の表示装置が採用されるのが一般的である。ところが、近年、テレビ等のディスプレイについて軽量化や薄型化が強く要求されており、そのようなディスプレイについて軽量化や薄型化が容易な液晶表示装置のようなホールド型の液晶表示装置の採用が急速に進んでいる。
従って、尾引残像ＡＩが生じない、液晶表示装置においてもホールド型からの脱却が望まれている。このような液晶表示装置として、特許文献７には、１フレーム期間中に黒表示を行なう期間を挿入する（黒挿入）等により液晶表示装置における表示をインパルス化する方法が記載されている。
日本国公開特許公報「特開平９−２４３９９８号公報（公開日：平成９年９月１９日）」 日本国公開特許公報「特開平１１−８５１１５号公報（公開日：平成１１年３月３０日）」 日本国公開特許公報「特開２００４−２７９６２６号公報（公開日：平成１６年１０月７日）」 日本国公開特許公報「特開２００５−１２１９１１号公報（公開日：平成１７年５月１２日）」 日本国公開特許公報「特開平９−２１２１３７号公報（公開日：平成９年８月１５日）」 日本国公開特許公報「特開平１１−０３０９７５号公報（公開日：平成１１年２月２日）」 日本国公開特許公報「特開２００３−６６９１８号公報（公開日：平成１５年３月５日）」 日本国公開特許公報「特開２００４−３１０１１３号公報（公開日：平成１６年１１月４日）」 日本国公開特許公報「特開２００２−１７５０５７号公報（公開日：平成１４年６月２１日）」
しかしながら、ホールド型表示装置としてのアクティブマトリクス型液晶表示装置において、特許文献７に記載の方法によってインパルス化を実現しようとすると、黒挿入のために駆動回路などが複雑化すると共に、駆動回路の動作周波数も増大し、画素容量の充電のために確保できる時間も短くなる、という問題が生じる。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、駆動回路などの複雑化や動作周波数の増大や充電効率の低下を抑えつつ表示をインパルス化できる液晶表示装置およびその駆動方法を提供することである。
本発明の液晶表示装置の駆動方法は、上記課題を解決するために、複数のデータ信号線と、これら複数のデータ信号線と交差する複数の走査信号線と、上記複数のデータ信号線と上記複数の走査信号線との交点に対応してマトリクス状に配置され対応する交点を通過する走査信号線が選択されているときに対応する交点を通過するデータ信号線の電圧を画素値として取り込む複数の画素部と、を備えたアクティブマトリクス型の液晶表示装置の駆動方法において、互いに隣接する水平走査期間の境界に非画像信号をデータ信号線に印加する一方、上記走査信号線を有効走査期間で選択し、その後該走査信号線を非選択にした時点から次の有効走査期間よりも前に上記データ信号線への非画像信号の印加のタイミングに合わせて該走査信号線を選択することを特徴としている。
また、本発明の液晶表示装置は、複数のデータ信号線と、これら複数のデータ信号線と交差する複数の走査信号線と、上記複数のデータ信号線と上記複数の走査信号線との交点に対応してマトリクス状に配置され対応する交点を通過する走査信号線が選択されているときに対応する交点を通過するデータ信号線の電圧を画素値として取り込む複数の画素部と、を備えたアクティブマトリクス型の液晶表示装置において、互いに隣接する水平走査期間の境界に非画像信号がデータ信号線に印加される一方、上記走査信号線が有効走査期間で選択され、その後該走査信号線が非選択された時点から次の有効走査期間よりも前に上記データ信号線への非画像信号の印加のタイミングに合わせて該走査信号線が選択されることを特徴としている。
ここで、非画像信号は、黒表示信号を含む、低階調表示、および低輝度表示を行なう信号をいう。
上記構成によれば、互いに隣接する水平走査期間の境界（すなわち、隣り合う１水平走査期間と１水平走査期間との間）に非画像信号をデータ信号線に印加する一方、走査信号線を有効走査期間で選択し、その後該走査信号線を非選択にした時点から次の有効走査期間よりも前にデータ信号線への非画像信号の印加のタイミングに合わせて該走査信号線を選択している。
上記の「走査信号線を非選択にした時点から次の有効走査期間よりも前」とは、有効走査期間と有効走査期間との間の期間のことをいう。つまり、有効走査期間と有効走査期間との間の期間（非有効走査期間）に、非画像信号をデータ信号線に印加することにより、非画像表示を行なっている。ここで、有効走査期間とは、水平走査期間のうち表示期間に相当する期間のことをいう。具体的には、走査信号線において画素データ書込みパルスがＨｉｇｈレベルになり、データ信号線のその画素に対応する画像信号が選択される期間のことを意味する。それゆえ、非画像表示を行なうための駆動回路をわざわざ設ける必要がなく、かつ、画素値書き込みのための画素容量での充電時間を短縮することなく、インパルス化を図ることができる。その結果、液晶表示装置の動画表示性能を高めることができる。さらに、非画像表示を行なうために、データ線駆動回路などの動作速度を高める必要もない。
従って、駆動回路などの複雑化や動作周波数の増大を抑えつつ表示をインパルス化できる液晶表示装置の駆動方法を提供することができる。
また、本発明の液晶表示装置の駆動方法では、電界により液晶分子の配向方向を制御する、垂直配向モードの液晶表示装置の駆動方法であって、上記非画像信号を、上記液晶分子をプレチルトさせるためのプレチルト信号にすることが好ましい。
また、本発明の液晶表示装置では、電界により液晶分子の配向方向を制御する、垂直配向モードの液晶表示装置であって、上記非画像信号は、上記液晶分子をプレチルトさせるためのプレチルト信号であることが好ましい。
上記構成によれば、特許文献８に開示されているようなプレチルト信号を発生させる階調信号駆動部を必要とせず、また、特別な演算処理を行うことなく容易にプレチルト信号を生成することができる。
また、垂直配向モード（ＶＡモード）の液晶分子を、上記の非画像信号によって、書き込む場合に、非画像信号の電位を液晶分子が垂直配向状態になるまで低くしてしまうと、数フレームにわたる応答異常を生ずることがある。
すなわち、非画像信号を用いて、黒表示を含む低階調表示および低輝度表示を、画素部に書き込む際の電圧が低ければ低いほど、液晶分子は垂直配向に近くなり、この垂直配向状態から、正規の書き込みをするために電圧を印加すると、液晶分子の傾斜角度は、与える電圧の大きさでコントロールすることができるが、倒れる方向（水平方向）まではコントロールすることができない。
この場合、液晶分子は、その時点において、エネルギー的に、安定な配向状態に一旦移行し、その後、液晶分子同士で互いに排斥しながら、正しい水平方向に移動する。従って、所望の配向状態（透過率）に到達するまで、すなわち、目標の階調に到達するまでに時間がかかり、数フレームにわたる応答異常を生じる。数フレームにわたる応答異常が生じた場合、尾引きが生じるという問題がある。
これに対して、上記構成によれば、非画像信号は、液晶分子をプレチルトさせるためのプレチルト信号となっている。これにより、液晶分子は、垂直配向からプレチルト角、傾斜した状態になる。つまり、黒表示を含む低階調表示および低輝度表示を書き込むときの電圧が、プレチルト角の分だけ、完全に垂直に配向した場合よりも高くなっている。従って、このプレチルト角の分だけ傾斜した状態から電圧を印加させた場合、液晶分子が所望の水平方向へ倒れ、透過率が目標の値に近づくまでの時間を短縮することができる。そのため、応答異常を防止することができ、尾引きを改善することができる。
また、本発明の液晶表示装置の駆動方法では、白輝度レベルを１とし、黒輝度レベルを０とした場合の表示輝度Ｔが、表示階調Ｌ、白表示階調Ｌｗ、およびγ特性γに関して、Ｔ＝（Ｌ／Ｌｗ）γと略近似できるときに、上記プレチルト信号を、Ｌｗ×１０(−３/γ)以上を示す信号とすることが好ましい。
また、本発明の液晶表示装置では、白輝度レベルを１とし、黒輝度レベルを０とした場合の表示輝度Ｔが、表示階調Ｌ、白表示階調Ｌｗ、およびγ特性γに関して、Ｔ＝（Ｌ／Ｌｗ）γと略近似できるときに、上記プレチルト信号を、Ｌｗ×１０(−３/γ)以上を示す信号とすることが好ましい。
本発明者らは、白輝度レベルを１とし、黒輝度レベルを０とした場合の表示輝度Ｔが、表示階調Ｌ、白表示階調Ｌｗ、およびγ特性γに関して、Ｔ＝（Ｌ／Ｌｗ）γと略近似できるときに、上記プレチルト信号を、Ｌｗ×１０(−３/γ)以上を示す信号とすることにより、尾引き残像を改善できる。
また、本発明の液晶表示装置の駆動方法では、白輝度レベルを１とし、黒輝度レベルを０とした場合の表示輝度Ｔを示す表示階調Ｌをγ特性γに関して、Ｌ＝２５５×Ｔ（１／２．２）と定義し、上記プレチルト信号を、Ｌ＝１２のときの階調電圧より大きい階調電圧を発生する信号とすることが好ましい。
また、本発明の液晶表示装置では、白輝度レベルを１とし、黒輝度レベルを０とした場合の表示輝度Ｔを示す表示階調Ｌをγ特性γに関して、Ｌ＝２５５×Ｔ（１／２．２）と定義し、上記プレチルト信号を、Ｌ＝１２のときの階調電圧より大きい階調電圧を発生する信号とすることが好ましい。
本発明者らは、白輝度レベルを１とし、黒輝度レベルを０とした場合の表示輝度Ｔを示す表示階調Ｌをγ特性γに関して、Ｌ＝２５５×Ｔ（１／２．２）と定義し、上記プレチルト信号を、Ｌ＝１２のときの階調電圧より大きい階調電圧を発生する信号とした場合にも、尾引き残像を改善できる。
また、本発明の液晶表示装置の駆動方法では、上記プレチルト信号を、γ特性２．２、表示階調２５６階調のうちの、１２階調以上を示す信号とすることが好ましい。また、本発明の液晶表示装置では、上記プレチルト信号を、γ特性２．２、表示階調２５６階調のうちの、１２階調以上を示す信号とすることが好ましい。
本発明者らは、上記プレチルト信号を、γ特性２．２、表示階調２５６階調のうちの、１２階調以上を示す信号とすれば、尾引き残像を改善できる。
また、本発明の液晶表示装置の駆動方法では、上記プレチルト信号を、γ特性２．２、表示階調１０２４階調のうちの、４５階調以上を示す信号とすることが好ましい。また、本発明の液晶表示装置では、上記プレチルト信号を、γ特性２．２、表示階調１０２４階調のうちの、４５階調以上を示す信号とすることが好ましい。
本発明者らは、上記プレチルト信号を、γ特性２．２、表示階調１０２４階調のうちの、４５階調以上を示す信号とすれば、尾引き残像を改善できる。
また、本発明の液晶表示装置の駆動方法では、表示が白となる輝度レベルを１００％とする一方、表示が黒となる輝度レベルを０％とした場合、上記プレチルト信号の輝度レベルを０．１％以上とすることが好ましい。
また、本発明の液晶表示装置では、表示が白となる輝度レベルを１００％とする一方、表示が黒となる輝度レベルを０％とした場合、上記プレチルト信号の輝度レベルが０．１％以上であることが好ましい。
本発明者らは、鋭意検討の結果、表示が白となる輝度レベルを１００％とする一方、表示が黒となる輝度レベルを０％とした場合、上記プレチルト信号の輝度レベルを０．１％以上とすることにより、尾引き残像を改善できる。
また、本発明の液晶表示装置の駆動方法では、上記データ信号線への非画像信号の印加は、隣接するデータ信号線を互いに短絡させて行なうことが好ましい。
また、本発明の液晶表示装置では、隣接するデータ信号線は互いに短絡可能に接続されており、上記データ信号線への非画像信号の印加は、データ信号線が短絡されることにより行なわれることが好ましい。
上記構成によれば、非画像信号のデータ信号線への印加は、隣接するデータ信号線を互いに短絡させることにより行なっている。つまり、データ信号の極性反転時に隣接するデータ信号線を短絡させることによって、データに非画像信号を印加している。それゆえ、消費電力を低減させることができる。
また、本発明の液晶表示装置の駆動方法では、上記データ信号線への非画像信号の印加は、各データ信号線に固定電圧を与えることにより行なうことが好ましい。
また、本発明の液晶表示装置では、各データ信号線に共通の固定電圧を与えることにより上記データ信号線への非画像信号を印加する固定電圧電源を有していることが好ましい。
画素部内の寄生容量に基づく引き込み電圧が、輝度の高い画素を表示する場合の画素電圧と、輝度の低い画素を表示する場合の画素電圧とでは異なる。そのため、隣接するデータ信号線を互いに短絡させることにより発生する電圧（非画像信号を与える電圧；チャージシェア電圧ともいう）が、表示階調により異なってしまう。その結果、表示のパターンによっては、ユーザに表示のパターンの影が視認されるという問題が生じる。
これに対して、上記構成のように、固定電圧を与えて、非画像信号を印加することにより、データ信号線の電圧を常に同一にすることができ、表示のパターンの影が視認されることを改善できる。
また、本発明の液晶表示装置の駆動方法では、上記の非画像信号は、互いに異なる極性間の電圧であり、該非画像信号の上記データ信号線への印加は、データ信号の極性反転時に行なうことが好ましい。
また、本発明の液晶表示装置では、上記の非画像信号は、互いに異なる極性間の電圧であり、該非画像信号の上記データ信号線への印加は、データ信号の極性反転時に行なわれることが好ましい。
上記構成によれば、非画像信号は互いに異なる極性間の電圧であり、非画像信号のデータ信号線への印加を、データ信号の極性反転時に行なっている。従って、いわゆるドット反転駆動の極性反転のタイミングに合わせて、非画像信号を印加することができ、回路を簡略化することができる。
また、本発明の液晶表示装置の駆動方法では、上記データ信号線における信号の極性が、１水平走査期間ごとに反転するときに、上記データ信号線への非画像信号の印加のタイミングにあわせて該走査信号線を選択する回数が偶数であることが好ましい。
また、本発明の液晶表示装置では、上記データ信号線における信号の極性が、１水平走査期間ごとに反転しているときに、上記データ信号線への非画像信号の印加のタイミングにあわせて該走査信号線を選択する回数が偶数となっていることが好ましい。
上記の構成によれば、各走査信号線において、負から正へ反転する間の非画像信号が選択される回数、および、正から負への反転する間の非画像信号が選択される回数を等しくすることができる。これによって、隣接する画素間の充電率の差を小さくすることができ、走査線ごとに生じる表示ムラを改善しつつ、表示をインパルス化できる液晶表示装置の駆動方法を提供することができる。
なお、連続する水平期間毎に非画像信号を選択することがより好ましい。１水平期間毎に画像信号の極性が反転するので、これにより隣接する走査線間において、印加される非画像信号の特性をそろえる、すなわち極性の偏りを無くすことができる。
また、本発明の液晶表示装置の駆動方法では、上記非画像信号のデータ信号線への印加は、１垂直走査期間ごとに極性が反転する電圧を各データ信号線に共通に与えることにより行なうことが好ましい。
また、本発明の液晶表示装置では、１垂直走査期間ごとに極性が反転する電圧を各データ信号線に共通に与えることにより上記データ信号線へ非画像信号を印加する、第１の極性反転電源を有していることが好ましい。
上記構成によれば、固定電圧を各データ信号線に共通に与えたことにより生じる効果に加えて、１垂直走査期間ごとにデータ信号線に印加する非画像信号の極性を反転させているので、焼き付きを防止することができる。
また、本発明の液晶表示装置の駆動方法では、上記非画像信号のデータ信号線への印加は、１水平走査期間ごとに極性が反転する電圧を与えることにより行なうことが好ましい。
また、本発明の液晶表示装置では、１水平走査期間ごとに極性が反転する電圧を各データ信号線に共通に与えることにより上記データ信号線へ非画像信号を印加する、第２の極性反転電源を有していることが好ましい。
上記構成によれば、固定電圧を各データ信号線に共通に与えたことにより生じる効果に加えて、１水平走査期間ごとにデータ信号線に印加する非画像信号の極性を反転させているので、焼きつきを防止することができる。
また、本発明の液晶表示装置の駆動方法では、上記非画像信号のデータ信号線への印加を、隣接するデータ信号線同士を互いに短絡させて、１水平走査期間ごとに極性が反転するとともに隣接するデータ信号線同士は互いに異なる極性となる電圧を与えることにより行なうことが好ましい。
また、本発明の液晶表示装置では、上記第２の極性反転電源は、１水平走査期間ごとに極性が反転するとともに、隣接するデータ信号線同士は互いに異なる極性となる電圧を各データ信号線に共通に与えることにより、上記データ信号線へ非画像信号を印加することが好ましい。
上記構成によれば、いわゆるドット反転駆動にて駆動させることができるので、焼き付きを防止するとともに、フリッカを防止できる。
また、本発明の液晶表示装置の駆動方法では、上記非画像信号の電圧極性は、該非画像信号が印加された直後の水平走査期間における画像信号の電圧極性と同じであることが好ましい。
また、本発明の液晶表示装置では、上記非画像信号の電圧極性は、該非画像信号が印加された直後の水平走査期間における画像信号の電圧極性と同じであることが好ましい。
上記構成によれば、非画像信号の極性を、後に続く水平走査期間のデータ信号の極性と等しくすることにより、充電率向上に有利となる。
また、本発明の液晶表示装置の駆動方法では、１垂直走査期間の最後に選択され、上記画素部に印加される非画像信号の極性は、該１垂直走査期間の次の１垂直走査期間で選択される画像信号の極性と同じであることが好ましい。
また、本発明の液晶表示装置では、１垂直走査期間の最後に選択され、上記画素部に印加される非画像信号の極性は、該１垂直走査期間の次の１垂直走査期間で選択される画像信号の極性と同じになっていることが好ましい。
上記構成によれば、後の垂直走査期間（フレーム）において画素部に印加する画像信号の極性と、前の垂直走査期間（フレーム）で画素部に印加する最後の非画像信号（プレチルト信号）の極性とが、同じ極性であることにより、画素の充電率向上に有利となる。
また、本発明の液晶表示装置の駆動方法では、上記データ信号線における信号の極性は、複数の水平走査期間ごとに反転することが好ましい。
また、本発明の液晶表示装置では、上記データ信号線における信号の極性は、複数の水平走査期間ごとに反転することが好ましい。
上記構成によれば、１水平走査期間ごとにデータ信号の極性を反転させる場合と比較して、たとえば、パソコンのマイクロソフト社製ＯＳウィンドウズ（登録商標）終了画面の市松ドット画面や、１ドットでは表現できない輝度の階調を、数ピクセルの組み合わせ（タイルパターン）によって表現するディザリング画面などにおいて、フリッカーなどが発生してキラーパターンとなる可能性を少なくすることができる。
なお、非画像信号の極性を後に続く水平走査期間のデータ信号の極性と等しくすることが好ましい。これにより、充電率向上に有利となる。
また、本発明の液晶表示装置の駆動方法では、隣接する水平期間の間でデータ信号の極性が反転しない時に非画像信号をデータ信号線に印加することが好ましい。
また、本発明の液晶表示装置では、隣接する水平期間の間でデータ信号の極性が反転しない時に非画像信号をデータ信号線に印加していることが好ましい。
上記構成によれば、複数の水平走査期間ごとにデータ信号の極性を反転させる場合にも、１水平走査期間ごとに走査信号線を選択して、非画像信号を印加することができる。つまり、データ信号線における信号の極性が反転する時だけではなく、極性が反転しない時にも、非画像信号を印加する。これによって、非画像信号が画素に印加される始めと終りのタイミングやトータルの時間を各走査信号線において合わせ易くすることができる。また、極性反転しないときに非画像信号を印加することで、極性反転した直後の水平走査期間の充電率とその後の水平走査期間の充電率とをあわせやすくすることができるため、上記複数の水平走査期間毎に発生するムラ（たとえば２Ｈ反転であれば走査線２本毎のムラ）を防止することができる。
なお、上記の構成において、データ信号線におけるデータ信号の極性が反転する時に入力された非画像信号が選択される回数が各走査信号線において等しくなることが好ましい。また、データ信号線におけるデータ信号の極性が反転しない時に入力された非画像信号が選択される回数が各走査信号線において等しくなることが好ましい。
そのために、本発明の液晶表示装置の駆動方法においては、上記データ信号線における信号の極性が、ｎ個（ここで、ｎは２以上の整数）の水平走査期間ごとに反転するときに、上記データ信号線への非画像信号の印加のタイミングにあわせて該走査信号線を選択する回数がｎの倍数であることが好ましい。
また、本発明の液晶表示装置においては、上記データ信号線における信号の極性が、ｎ個（ここで、ｎは２以上の整数）の水平走査期間ごとに反転しているときに、上記データ信号線への非画像信号の印加のタイミングにあわせて該走査信号線を選択する回数がｎの倍数となっていることが好ましい。
上記構成によれば、隣接する走査線間において、極性が反転するときに印加される非画像信号の数と、極性が反転しないときに印加される非画像信号の数とをそろえることができる。これによって、隣接する画素間の充電率の差を小さくすることができ、走査線ごとに生じる表示ムラを改善しつつ、表示をインパルス化できる液晶表示装置を提供することができる。
なお、連続する水平期間毎に非画像信号を選択することがより好ましい。これによれば、ｎ個の水平期間で画像信号極性が反転する数と極性反転しない数が各走査線において一定となるので、隣接する走査線間において、印加される非画像信号の特性をそろえることができる。
また、本発明の液晶表示装置の駆動方法では、上記データ信号線への非画像信号の印加のタイミングにあわせて該走査信号線を選択する回数が２ｎの倍数であることが好ましい。
また、本発明の液晶表示装置では、上記データ信号線への非画像信号の印加のタイミングにあわせて該走査信号線を選択する回数が２ｎの倍数となっていることが好ましい。
上記構成によれば、各走査信号線においてデータ信号の極性が反転する場合の、負から正へ反転する間の非画像信号が選択される回数、および、正から負への反転する間の非画像信号が選択される回数を等しくすることができるとともに、信号の極性が反転しない場合の、正と正との間に印加される非画像信号が選択される回数、および、負と負との間に印加される非画像信号が選択される回数を等しくすることができる。これによって、隣接する画素間の充電率の差をより小さくすることができ、走査線ごとに生じるムラをより改善することができる。
なお、連続する水平期間毎に非画像信号を選択することがより好ましい。これによれば、２ｎ個の水平期間周期で画像信号の極性が反転するので、隣接する走査線間において、印加される非画像信号の特性をそろえる、すなわち極性の偏りを無くすことができる。
また、本発明の液晶表示装置の駆動方法では、上記データ信号線への非画像信号の印加は、各データ信号線に固定電圧を与えることにより行ない、該固定電圧の極性は、上記複数の水平走査期間ごとに反転することが好ましい。
本発明の液晶表示装置では、上記複数の水平走査期間ごとに極性が反転する電圧を各データ信号線に与えることにより上記データ信号線へ非画像信号を印加する、第３の極性反転電源を有していることが好ましい。
上記構成によれば、固定電圧を各データ信号線に与えたことにより生じる効果に加えて、複数の水平走査期間ごとにデータ信号線に印加する非画像信号の極性を反転させているので、焼きつきを防止することができる。
また、本発明の液晶表示装置の駆動方法では、上記固定電圧は、複数の水平走査期間ごとに極性が反転するとともに、隣接するデータ信号線同士に与えられる固定電圧は互いに異なる極性を有することが好ましい。
本発明の液晶表示装置では、上記第３の極性反転電源は、上記複数の水平走査期間ごとに極性が反転するとともに隣接するデータ信号線同士は互いに異なる極性となる電圧を各データ信号線に与えることにより上記データ信号線へ非画像信号を印加するものであることが好ましい。
上記構成によれば、いわゆるドット反転駆動にて駆動させることができるので、焼き付きを防止するとともに、フリッカを防止できる。
また、本発明の液晶表示装置の駆動方法では、オーバーシュート駆動を行なう液晶表示装置の駆動方法であって、画素の極性および外部から得た映像信号に基づいて、オーバーシュート駆動に用いる階調補正量を求めることが好ましい。
また、本発明の液晶表示装置では、各画素の極性情報を検知する極性情報検知手段と、該極性情報および外部から得た映像信号に基づいてオーバーシュート駆動の階調補正量を求める補正量演算手段と、をさらに有していることが好ましい。
通常、オーバーシュート駆動は、開始階調と目的階調とから適切な階調補正量（ＯＳ量）を演算して、行なっている。また、液晶分子のプレチルト角が非常に小さい場合には、液晶分子が倒れる方向が定まらないため、階調補正量を求めるためには、この点を考慮に入れた特別な補正アルゴリズムを構築する必要がある。そのため、回路規模が大きくなるか、または、リアルタイムでの演算が困難になるという問題がある。これに対して、上記構成によれば、画素の極性および外部から得た映像信号に基づいて、オーバーシュート駆動に用いる階調補正量を求めている。そのため、特別な補正アルゴリズムを用いることなく、階調補正量を求めることができると共に、既存のオーバーシュート駆動をほぼそのまま用いることができる。
また、本発明の液晶表示装置の駆動方法では、上記画素の極性および上記外部から得た映像信号を対応付けたルックアップテーブルを用いて上記オーバーシュート駆動に用いる階調補正量を求めることが好ましい。
また、本発明の液晶表示装置では、上記画素の極性および上記外部から得た映像信号を対応付けたルックアップテーブルを有していることが好ましい。
上記構成によれば、画素の極性と外部から得た映像信号とから、ルックアップテーブルを参照するだけで、階調補正量を求めることができる。
また、本発明の液晶表示装置の駆動方法では、バックライトを有する液晶表示装置の駆動方法であって、上記非画像信号のデータ信号線への印加のタイミングに合わせて、バックライトを消灯することが好ましい。
非画像信号をデータ信号線に印加した場合に、その電位が輝度アップにつながり、黒輝度が浮いてくるという問題が生じる。これに対して、上記のようにバックライトを消灯させれば、この黒輝度の浮きが視認されることを防止することができる。
また、本発明の液晶表示装置の駆動方法では、上記データ信号線への上記非画像信号の印加時間は、上記データ信号へ印加される画像を表示するための画像信号の印加時間に比べて短いことが好ましい。
また、本発明の液晶表示装置では、上記データ信号線への上記非画像信号の印加時間は、上記データ信号へ印加される画像を表示するための画像信号の印加時間に比べて短くなっていることが好ましい。
特許文献９には、１フレーム期間内に各ゲートライン（走査信号線）が少なくとも２回選択され、該ゲートラインに接続された画素に、各画素の状態をそろえるための消去電圧および表示すべき画像に対応した階調電圧がそれぞれ少なくとも１回ずつ書き込まれるようにした液晶表示装置が開示されている。この液晶表示装置によれば、表示画像の残像を抑制して良好な動画表示を得ることができる。しかし、この液晶表示装置では、ソースラインに供給される電圧は、画像信号に基づく階調電圧と黒化電圧との間で交互に切換えられ、階調電圧の印加のために各ゲートラインが選択される期間は、１フレーム期間をゲートラインの本数で割った時間のさらに半分の時間となっている。このように、階調電圧による画素容量の充電のための時間が短くなると、充電不足が発生することが懸念される。
そこで、上記構成のように、データ信号線に印加される非画像信号の印加時間を、画像信号の印加時間に比べて短くすることで、各画素における画像信号の充電不足を抑えながら表示をインパルス化することが可能となる。特に画面サイズの大型化や高精細化に伴うデータ信号線等の負荷増大時や、フレーム周波数の高速化によるさらなる動画視認性改善を行う場合の画像信号の印加時間の縮小時に、上記構成は好適となる。
また、本発明の液晶表示装置の駆動方法においては、当該液晶表示装置が、電圧を印加しない状態で黒表示となるノーマリーブラックモードの液晶表示装置であることが好ましい。
また、本発明の液晶表示装置は、電圧を印加しない状態で黒表示となるノーマリーブラックモードの液晶表示装置であることが好ましい。
上記構成によれば、ノーマリーブラックモードの液晶表示装置とすることで、例えば、非画像信号をチャージシェア電位とする場合において、容易に黒挿入表示が可能となるとともに、消費電力的にも有利な表示装置を構成することができる。
また、本発明の液晶表示プログラムは、上記液晶表示装置を動作させるための液晶表示プログラムであって、コンピュータを上記極性情報検知手段および上記補正量演算手段として機能させる液晶表示プログラムであることが好ましい。
また、本発明のコンピュータ読み取り可能な記録媒体は、上記液晶表示プログラムを記録したコンピュータ読み取り可能な記録媒体であることが好ましい。
また、本発明のテレビ受像機は、上記液晶表示装置とテレビジョン放送を受信するチューナー部とを備えて成ることが好ましい。
また、本発明の駆動回路は、上記課題を解決するために、複数のデータ信号線と、これら複数のデータ信号線と交差する複数の走査信号線と、上記複数のデータ信号線と上記複数の走査信号線との交点に対応してマトリクス状に配置され対応する交点を通過する走査信号線が選択されているときに対応する交点を通過するデータ信号線の電圧を画素値として取り込む複数の画素部と、を備えたアクティブマトリクス型の液晶表示装置に用いる駆動回路において、互いに隣接する水平走査期間の境界に非画像信号がデータ信号線に印加される一方、上記走査信号線が有効走査期間で選択され、その後該走査信号線が非選択された時点から次の有効走査期間よりも前に上記データ信号線への非画像信号の印加のタイミングに合わせて該走査信号線が選択されることを特徴としている。
上記構成によれば、互いに隣接する水平走査期間の境界に非画像信号をデータ信号線に印加する一方、走査信号線を有効走査期間で選択し、その後該走査信号線を非選択にした時点から次の有効走査期間よりも前にデータ信号線への非画像信号の印加のタイミングに合わせて該走査信号線を選択している。
つまり、有効走査期間と有効走査期間との間の期間（非有効走査期間）に、非画像信号をデータ信号線に印加することにより、非画像表示を行なっている。ここで、有効走査期間とは、水平走査期間のうち表示期間に相当する期間のことをいう。具体的には、走査信号線において画素データ書込みパルスがＨｉｇｈレベルになる期間のことを意味する。それゆえ、非画像表示を行なうための駆動回路をわざわざ設ける必要がなく、かつ、画素値書き込みのための画素容量での充電時間を短縮することなく、インパルス化を図ることができる。その結果、液晶表示装置の動画表示性能を高めることができる。さらに、非画像表示を行なうために、データ線駆動回路などの動作速度を高める必要もない。
従って、本発明の駆動回路を使用すれば、駆動回路などの複雑化や動作周波数の増大を抑えつつ表示をインパルス化できる液晶表示装置を実現することができる。
また、本発明の駆動回路は、上記課題を解決するために、複数のデータ信号線と、これら複数のデータ信号線と交差する複数の走査信号線と、上記複数のデータ信号線と上記複数の走査信号線との交点に対応してマトリクス状に配置され対応する交点を通過する走査信号線が選択されているときに対応する交点を通過するデータ信号線の電圧を画素値として取り込む複数の画素部と、を備えたアクティブマトリクス型の液晶表示装置に用いられ、複数のデータ信号線にデータ信号を供給する駆動回路であって、上記複数のデータ信号線に接続され、極性反転する電圧を生成可能な第１の極性反転電源を備えており、該第１の極性反転電源は、ゲートスタートパルス信号の当該電源への入力のタイミングに同期して１垂直走査期間ごとに極性が反転する電圧を生成し、該生成された電圧を上記データ信号の極性の反転時に非画像信号として上記複数のデータ信号線に印加することを特徴としている。
ここで、ゲートスタートパルス信号とは、ゲートドライバのシフトレジスタの動作を開始するために液晶表示装置の表示制御回路で生成された信号である。
上記構成によれば、駆動回路は、非画像信号としてデータ信号線に印加する電圧を１垂直走査期間ごとに反転させる第１の極性反転電源を備えている。つまり、データ信号線に印加する電圧をフレーム反転させている。従って、電圧が片側極性となることにて生じる焼き付きを防止することができる。
また、本発明の駆動回路は、上記課題を解決するために、複数のデータ信号線と、これら複数のデータ信号線と交差する複数の走査信号線と、上記複数のデータ信号線と上記複数の走査信号線との交点に対応してマトリクス状に配置され対応する交点を通過する走査信号線が選択されているときに対応する交点を通過するデータ信号線の電圧を画素値として取り込む複数の画素部と、を備えたアクティブマトリクス型の液晶表示装置に用いられ、複数のデータ信号線に映像信号を供給する駆動回路であって、上記複数のデータ信号線に接続され、極性反転する電圧を生成可能な第２の極性反転電源を備えており、該第２の極性反転電源は、ゲートクロック信号の当該電源への入力のタイミングに同期して１水平走査期間ごとに極性が反転する電圧を生成し、該生成された電圧をデータ信号の極性の反転時に非画像信号として上記複数のデータ信号線に印加することを特徴としている。
ここで、ゲートクロック信号とは、ゲートドライバのシフトレジスタがシフト動作するタイミングを制御するために液晶表示装置の表示制御回路で生成された信号である。
上記構成によれば、駆動回路は、非画像信号としてデータ信号線に印加する電圧を１水平走査期間ごとに極性が反転する電圧を生成可能な第２の極性反転電源を備えている。つまり、データ信号線に印加する電圧をライン反転させている。従って、電圧が片側極性となることにて生じる焼き付きを防止することができる。
また、本発明の駆動回路は、上記課題を解決するために、複数のデータ信号線と、これら複数のデータ信号線と交差する複数の走査信号線と、上記複数のデータ信号線と上記複数の走査信号線との交点に対応してマトリクス状に配置され対応する交点を通過する走査信号線が選択されているときに対応する交点を通過するデータ信号線の電圧を画素値として取り込む複数の画素部と、を備えたアクティブマトリクス型の液晶表示装置に用いられ、複数のデータ信号線に映像信号を供給する駆動回路であって、上記複数のデータ信号線に接続され、極性反転する電圧を生成可能な第２の極性反転電源を備えており、該第２の極性反転電源は、ゲートクロック信号の入力のタイミングに同期して１水平走査期間ごとに極性が反転する電圧を生成し、上記複数のデータ信号線のうち奇数行のデータ信号線には上記生成された電圧をデータ信号の極性の反転時に非画像信号として印加する一方、上記複数のデータ信号線のうち偶数行のデータ信号線には上記生成された電圧とは極性の異なる電圧をデータ信号の極性の反転時に非画像信号として印加することを特徴としている。
上記構成によれば、駆動回路は、奇数行のデータ信号線には上記生成された電圧をデータ信号の極性の反転時に非画像信号として印加する一方、偶数行のデータ信号線には上記生成された電圧とは極性の異なる電圧をデータ信号の極性の反転時に非画像信号として印加する第２の極性反転電源を備えている。つまり、データ信号線に印加する電圧をドット反転させている。従って、電圧が片側極性となることにて生じる焼き付きを防止することができると共に、フリッカを防止することができる。
また、本発明の駆動回路は、上記課題を解決するために、複数のデータ信号線に映像信号を供給する駆動回路であって、上記複数のデータ信号線にそれぞれ接続された定電圧ダイオードと、これら定電圧ダイオードを介して上記複数のデータ信号線に接続され、上記複数のデータ信号線のそれぞれに共通の固定電圧をデータ信号の極性の反転時に非画像信号として印加する固定電圧電源とを備えていることを特徴としている。上記構成によれば、定電圧ダイオードを介して、固定電圧電源とデータ信号線とを接続させている。そして、この定電圧ダイオードに電圧を蓄積することができるので、より簡易な構造で電圧のドット反転を実現することができる。
また、本発明の駆動回路は、上記課題を解決するために、複数のデータ信号線に映像信号を供給する駆動回路であって、上記複数のデータ信号線に接続され、極性反転する電圧を生成可能な第３の極性反転電源を備えており、該第３の極性反転電源は、複数の水平走査期間ごとに極性が反転する電圧を生成し、該生成された電圧を非画像信号として上記複数のデータ信号線に印加することを特徴としている。
ここで、上記電圧の極性は、極性反転を決定するためのリバース信号の第３の極性反転電源への入力のタイミングに同期して極性を反転する。
上記構成によれば、駆動回路は、非画像信号としてデータ信号線に印加する電圧を複数の水平走査期間ごとに極性が反転する電圧を生成可能な第３の極性反転電源を備えている。つまり、データ信号線に印加する電圧をライン反転させている。従って、電圧が片側極性となることにて生じる焼き付きを防止することができる。
また、本発明の駆動回路では、上記第３の極性反転電源は、複数の水平走査期間ごとに極性が反転する電圧を生成するとともに、上記複数のデータ信号線のうち奇数行のデータ信号線には上記生成された電圧を非画像信号として印加する一方、上記複数のデータ信号線のうち偶数行のデータ信号線には上記生成された電圧とは極性の異なる電圧を非画像信号として印加することが好ましい。
上記構成によれば、駆動回路は、奇数行のデータ信号線には上記生成された電圧を非画像信号として印加する一方、偶数行のデータ信号線には上記生成された電圧とは極性の異なる電圧を非画像信号として印加する第３の極性反転電源を備えている。つまり、データ信号線に印加する電圧をドット反転させている。従って、電圧が片側極性となることにて生じる焼き付きを防止することができると共に、フリッカを防止することができる。
また、本発明の液晶表示装置の駆動方法は、複数のデータ信号線と、これら複数のデータ信号線と交差する複数の走査信号線と、上記複数のデータ信号線と上記複数の走査信号線との交点に対応してマトリクス状に配置され対応する交点を通過する走査信号線が選択されているときに対応する交点を通過するデータ信号線の電圧を画素値として取り込む複数の画素部と、を備えたアクティブマトリクス型の液晶表示装置の駆動方法において、互いに隣接する水平走査期間の境界に、後半の水平走査期間において印加される画像信号の電圧極性と同じ電圧極性の非画像信号を、データ信号線に印加することを特徴とする。
上記構成によれば、互いに隣接する水平走査期間の境界に印加される非画像信号の電圧極性が、隣接する水平走査期間の後半側の水平走査期間において印加される画像信号の電圧極性と同じであることにより、画素の充電率向上に有利となる。
また、本発明の液晶表示装置は、上記の駆動方法を用いて駆動されるものであってもよい。これによれば、画素の充電率向上に有利となる。
本発明のさらに他の目的、特徴、および優れた点は、以下に示す記載によって十分わかるであろう。また、本発明の利益は、添付図面を参照した次の説明で明白になるであろう。
（ａ）はアナログ電圧信号を示す波形図であり、（ｂ）はチャージシェア制御信号を示す波形図であり、（ｃ）はデータ信号を示す波形図であり、（ｄ）はゲートラインＧＬｊに印加される走査信号Ｇ（ｊ）を示す波形図であり、（ｅ）はゲートラインＧｊ＋１に印加される走査信号Ｇ（ｊ＋１）を示す波形図であり、（ｆ）は画素の輝度を示す波形図である。なお、これらの波形図は、本発明の第１の実施の形態の液晶表示装置に関するものである。 本実施の形態の液晶表示装置を、その表示部の等価回路と共に示すブロック図である。 図２に示すソースドライバの構成を示すブロック図である。 図３に示すソースドライバの出力部を示す回路図である。 図２に示すゲートドライバの構成を示すブロック図である。 図５（ａ）のゲートドライバ用ＩＣチップの構成を示すブロック図である。 （ａ）はゲートスタートパルス信号ＧＳＰを示す波形図であり、（ｂ）はゲートクロック信号ＧＣＫを示す波形図であり、（ｃ）はシフトレジスタの初段の出力信号Ｑ１を示す波形図であり、（ｄ）は先頭のゲートドライバ用ＩＣチップ４１１に与えられるゲートドライバ出力制御信号ＧＯＥ１を示す波形図であり、（ｅ）はゲートラインＧＬ１に印加される走査信号Ｇ（１）を示す波形図であり、（ｆ）はゲートラインＧＬ２に印加される走査信号Ｇ（２）を示す波形図である。 各画素形成部におけるＴＦＴのゲート・ドレイン間に存在する寄生容量を示す図である。 （ａ）はゲートラインＧＬｊに印加される走査信号Ｇ（ｊ）の電圧であるゲート電圧Ｖｇ（ｊ）を示す波形図であり、（ｂ）は画素形成部５における画素電極Ｅｐの電圧（画素電圧）Ｖｄを示す波形図である。 輝度の高い画素を表示する場合の画素電圧（高輝度画素電圧）Ｖｄ（Ｂ）の電圧波形Ｗｄ（Ｂ）と、輝度の低い画素を表示する場合の画素電圧（低輝度画素電圧）Ｖｄ（Ｄ）の電圧波形Ｗｄ（Ｄ）と、高輝度画素電圧Ｖｄ（Ｂ）を与えるためのデータ信号の電圧（高輝度ソース電圧）Ｖｓ（Ｂ）の電圧波形Ｗｓ（Ｂ）と、低輝度画素電圧Ｖｄ（Ｄ）を与えるためのデータ信号の電圧（低輝度ソース電圧）Ｖｓ（Ｄ）の電圧波形Ｗｓ（Ｄ）と、を示す波形図である。 黒電圧としてのチャージシェア電圧Ｖｃｓｈの書き込みに基づく表示パターンＤｐａｔに相当する影のパターンＳｐａｔを示す図である。 ソースドライバの出力部の図４とは異なる、他の構成を示す回路図である。 ソースドライバの出力部の図４とは異なる、さらに他の構成を示す回路図である。 垂直配向状態の液晶分子を示す模式図である。 図１３（ａ）の状態から高電圧を印加した場合の液晶分子の配向状態を示す模式図である。 垂直配向状態の液晶分子に電圧を印加することによる液晶分子の傾斜角度の制御の様子を示す図である。 垂直配向状態の液晶分子に電圧を印加した場合の液晶分子の転倒方向を上から見た平面図である。 液晶を傾斜配向させるための構成を示す図である。 黒信号電位、黒書き込み電位、および点灯状態の電位を示す電圧−フレームの関係図である。 黒から点灯状態への階調の変化および黒書き込みから点灯状態への階調の変化を示すグラフである。 電圧−フレームの関係図であり、図１７（ａ）に対応した図である。 チャージシェアインパルス駆動の黒から点灯状態への階調の変化および黒書き込みから点灯状態への階調の変化を示すグラフであり、図１７（ｂ）に対応した図である。 縦軸を規格化輝度とする一方、横軸を階調した場合の、所望の輝度および階調の範囲を示す図である。 図１９に示す所望の輝度および階調の範囲とした場合の電圧−フレームの関係図であり、図１８（ａ）に対応した図である。 図１９に示す所望の輝度および階調の範囲とした場合の黒から点灯状態への階調の変化および黒書き込みから点灯状態への階調の変化を示すグラフであり、図１８（ｂ）に対応した図である。 プレチルト信号を２５６階調（γ２．２）中、１２階調以上に設定して黒書き込みを行なうことにより、液晶分子２０が垂直配向状態からやや傾斜した状態から転倒する様子を示す図である。 水平方位角方向を制御できない場合の、ＯＳ駆動回路を示すブロック図である。 水平方位角方向を制御できる場合の、ＯＳ駆動回路を示すブロック図である。 黒書き込みを行なう場合の、理想的な電圧とフレームとの関係を示すグラフである。 黒書き込みを固定電位にて行なう場合の、電圧とフレームとの関係を示すグラフである。 図２５に示す電圧とフレームとの関係から、アナログ電圧を調整してプラス極性とマイナス極性での実効値を補正した電圧とフレームとの関係を示すグラフである。 ＯＳ駆動回路の概略構成を示すブロック図である。 画素の極性情報と画素の位置情報である番地との関係を示す図である。 図２７に示すＬＵＴの構成を示す図である。 他のＯＳ駆動回路の概略構成を示すブロック図である。 図３０に示すＬＵＴの構成を示す図である。 図２５に示す電圧とフレームとの関係から、図２７に示すＯＳ駆動回路を用いて極性値をデジタル補正した電圧とフレームとの関係を示すグラフである。 バックライトの概略構成を示す図である。 （ａ）は、１Ｖにおける、あるゲートラインＧＬｊに印加される走査信号の波形図であり、（ｂ）は、１Ｖにおける、バックライトの点灯・消灯とを示す波形図である。 テレビジョン受信機用の液晶表示装置の回路ブロックを示す図である。 チューナー部と表示装置との信号のやりとりを示すブロック図である。 液晶表示装置を用いたテレビジョン受信機を示す分解斜視図である。 ソースドライバの出力部の他の構成を示す回路図である。 （ａ）はゲートスタートパルス信号ＧＳＰを示す波形図であり、（ｂ）はチャージシェア制御信号を示す波形図であり、（ｃ）はデータ信号を示す波形図であり、（ｄ）は同じくデータ信号を示す波形図である。 ソースドライバの出力部の他の構成を示す回路図である。 （ａ）はゲートスタートパルス信号ＧＳＰを示す波形図であり、（ｂ）はゲートクロック信号を示す波形図であり、（ｃ）はチャージシェア制御信号を示す波形図であり、（ｄ）はデータ信号を示す波形図であり、（ｅ）は同じくデータ信号を示す波形図である。 ソースドライバの出力部の他の構成を示す回路図である。 （ａ）はゲートスタートパルス信号ＧＳＰを示す波形図であり、（ｂ）はゲートクロック信号を示す波形図であり、（ｃ）はチャージシェア制御信号を示す波形図であり、（ｄ）は同じくチャージシェア制御信号を示す波形図であり、（ｅ）はデータ信号を示す波形図であり、（ｆ）は同じくデータ信号を示す波形図である。 ソースドライバの出力部の他の構成を示す回路図である。 （ａ）はゲートスタートパルス信号ＧＳＰを示す波形図であり、（ｂ）はゲートクロック信号を示す波形図であり、（ｃ）はチャージシェア制御信号を示す波形図であり、（ｄ）はデータ信号を示す波形図であり、（ｅ）は同じくデータ信号を示す波形図である。 ソースドライバの出力部の他の構成を示す回路図である。 （ａ）はゲートスタートパルス信号ＧＳＰを示す波形図であり、（ｂ）はゲートクロック信号を示す波形図であり、（ｃ）はチャージシェア制御信号を示す波形図であり、（ｄ）はアナログ電圧信号を示す波形図であり、（ｅ）は同じくアナログ電圧信号を示す波形図であり、（ｆ）は非画像信号を示す波形図であり、（ｇ）は同じく非画像信号を示す波形図であり、（ｈ）はデータ信号を示す波形図であり、（ｉ）は同じくデータ信号を示す波形図である。 第２の実施の形態の液晶表示装置における各信号の波形図である。（ａ）はアナログ電圧信号を示す波形図であり、（ｂ）はチャージシェア制御信号を示す波形図であり、（ｃ）はデータ信号を示す波形図であり、（ｄ）はゲートラインＧＬｊに印加される走査信号Ｇ（ｊ）を示す波形図であり、（ｅ）はゲートラインＧｊ＋１に印加される走査信号Ｇ（ｊ＋１）を示す波形図であり、（ｆ）は画素の輝度を示す波形図である。 ２Ｈドット反転を模式的に示す図である。 ２Ｈライン反転を模式的に示す図である。 ４Ｈドット反転を模式的に示す図である。 第２の実施の形態の液晶表示装置における各信号の波形図の他の例である。（ａ）はアナログ電圧信号を示す波形図であり、（ｂ）はチャージシェア制御信号を示す波形図であり、（ｃ）はデータ信号を示す波形図であり、（ｄ）はゲートラインＧＬｊに印加される走査信号Ｇ（ｊ）を示す波形図であり、（ｅ）はゲートラインＧｊ＋１に印加される走査信号Ｇ（ｊ＋１）を示す波形図であり、（ｆ）は画素の輝度を示す波形図である。 第２の実施の形態の液晶表示装置における各信号の波形図のさらに他の例である。（Ａ）は、リバース信号ＲＥＶを示す波形図であり、（ａ）はアナログ電圧信号を示す波形図であり、（ｂ）はチャージシェア制御信号を示す波形図であり、（ｃ）はデータ信号を示す波形図であり、（ｄ）はゲートラインＧＬｊに印加される走査信号Ｇ（ｊ）を示す波形図であり、（ｅ）はゲートラインＧｊ＋１に印加される走査信号Ｇ（ｊ＋１）を示す波形図であり、（ｆ）は画素の輝度を示す波形図である。 図５１に示す信号を出力するソースドライバの出力部の構成の一例を示す回路図である。 第２の実施の形態の液晶表示装置の一例を、その表示部の等価回路と共に示すブロック図である。 図５３に示すソースドライバの構成を示すブロック図である。 第２の実施の形態の液晶表示装置における各信号の波形図のさらに他の例である。（Ａ）は、リバース信号ＲＥＶを示す波形図であり、（ａ）はゲートスタートパルス信号ＧＳＰを示す波形図であり、（ｂ）はゲートクロック信号を示す波形図であり、（ｃ）はチャージシェア制御信号を示す波形図であり、（ｄ）は同じくチャージシェア制御信号を示す波形図であり、（ｅ）はアナログ電圧信号を示す波形図であり、（ｆ）はデータ信号を示す波形図であり、（ｇ）は同じくデータ信号を示す波形図である。 図５５に示す信号を出力するソースドライバの出力部の構成の一例を示す回路図である。 実施の形態２において、非画像信号の極性を後のデータ信号の極性と同じにした場合と異ならせた場合のデータ信号の波形をそれぞれ示す波形図である。 実施の形態２において、非画像信号の極性を後のデータ信号の極性と同じにした場合と異ならせた場合のデータ信号の波形をそれぞれ示す波形図である。 図５７（ａ）および図５７（ｂ）の場合の実際の波形を示す波形図であり、実線が図５７（ａ）の場合の実際の波形、破線が図５７（ｂ）の場合の実際の波形である。 実施の形態１において、非画像信号の極性を後のデータ信号の極性と同じにした場合と異ならせた場合のデータ信号の波形をそれぞれ示す波形図である。 実施の形態１において、非画像信号の極性を後のデータ信号の極性と同じにした場合と異ならせた場合のデータ信号の波形をそれぞれ示す波形図である。 図５８（ａ）および図５８（ｂ）の場合の実際の波形を示す波形図であり、実線が図５８（ａ）の場合の実際の波形、破線が図５８（ｂ）の場合の実際の波形である。 従来技術を説明するための図であり、尾引残像を示す図である。
符号の説明
３ ソースドライバ（駆動回路）
５ 画素形成部
２０ 液晶分子
３５ チャージシェア電圧固定用電源（固定電圧電源）
５１ 極性情報処理部（極性情報検知手段）
５３ 補正量演算部（補正量演算手段）
５４ ＬＵＴ（ルックアップテーブル）
８２ａ〜８２ｈ 蛍光ランプ（バックライト）
９９ チューナー部
１００ 第１の極性反転電源
１０３ 第２の極性反転電源
１１３ 第３の極性反転電源
１０８ 定電圧ダイオード
２００ 表示装置（液晶表示装置）
Ｄｖ 映像信号
Ｅｓｈｐ 固定電圧
ＳＬ１〜ＳＬｎ ソースライン（データ信号線）
ＧＬ１〜ＧＬｍ ゲートライン（走査信号線）
Ｓ（１）〜Ｓ（ｎ） データ信号
ＧＳＰ ゲートスタートパルス信号
ＧＣＫ ゲートクロック信号
〔実施の形態１〕
本発明の一実施の形態について、図面を用いて説明する。
図２は、本実施の形態の液晶表示装置を、その表示部の等価回路と共に示すブロック図である。液晶表示装置は、同図に示すように、データ信号線駆動回路としてのソースドライバ（駆動回路）３と、走査信号線駆動回路としてのゲートドライバ４と、アクティブマトリクス型の表示部１と、ソースドライバ３およびゲートドライバ４を制御するための表示制御回路２と、を備えている。
表示部１は、複数本（ｍ本）の走査信号線としてのゲートラインＧＬ１〜ＧＬｍと、これらのゲートラインＧＬ１〜ＧＬｍのそれぞれと直交する複数本（ｎ本）のデータ信号線としてのソースラインＳＬ１〜ＳＬｎと、これらのゲートラインＧＬ１〜ＧＬｍとソースラインＳＬ１〜ＳＬｎとの交差点にそれぞれ対応して設けられた複数個（ｍ×ｎ個）の画素形成部５と、を含んでいる。
画素形成部５は、マトリクス状に配置されて、画素アレイを構成し、各画素形成部５は、対応する交差点を通過するゲートラインＧＬｊにゲート端子が接続されると共に、当該交差点を通過するソースラインＳＬｉにソース端子が接続されたスイッチング素子であるＴＦＴ１０と、当該ＴＦＴ１０のドレイン端子に接続された画素電極Ｅｐと、上記複数の画素形成部５に共通的に設けられた対向電極である共通電極Ｅｃと、これら画素電極Ｅｐと共通電極Ｅｃとの間に挟持された液晶層と、からなる。
画素電極Ｅｐと共通電極Ｅｃとにより形成される液晶容量により画素容量Ｃｐが構成される。なお、画素容量Ｃｐに確実に電圧を保持すべく、液晶容量（画素容量Ｃｐ）に並列に補助容量を設けてもよい。但し、当該補助容量は、本発明には直接に関係しないので、その説明および図示を省略する。
画素電極Ｅｐには、後述するように、動作するソースドライバ３およびゲートドライバ４により、表示すべき画像に応じた電位が与えられる一方、共通電極Ｅｃには、図示しない電源回路から所定電位Ｖｃｏｍが与えられる。これにより、画素電極Ｅｐと共通電極Ｅｃとの間の電位差に応じた電圧が液晶層に印加され、この電圧印加によって液晶層に対する光の透過量が制御されることで画像表示が行われる。ただし、液晶層への電圧印加によって光の透過量を制御するためには図示しない偏光板が使用され、本実施の形態の液晶表示装置では、一例として、ノーマリブラックとなるように偏光板が配置されているものとする。ノーマリーブラックモードの液晶表示装置は、電圧を印加しない状態で黒表示となるため、容易に黒挿入を行うことができ、消費電力も抑えることができる。
表示制御回路２は、図示しない外部の信号源から、表示すべき画像を表すデジタルビデオ信号Ｄｖと、当該デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹと、表示動作を制御するための制御信号Ｄｃと、を受け取る。
表示制御回路２は、これらの各種信号Ｄｖ・ＨＳＹ・ＶＳＹ・Ｄｃに基づき、デジタルビデオ信号Ｄｖの表す画像を表示部１に表示させるための信号として、データスタートパルス信号ＳＳＰと、データクロック信号ＳＣＫと、チャージシェア制御信号Ｃｓｈと、表示すべき画像を表すデジタル画像信号ＤＡ（上記ビデオ信号Ｄｖに相当する信号）と、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥ（ＧＯＥ１〜ＧＯＥｑ）と、を生成し、出力する。
より詳細には、外部の信号源から受け取ったビデオ信号Ｄｖを図示しない内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号ＤＡとして表示制御回路２から出力し、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号ＳＣＫを生成し、水平同期信号ＨＳＹに基づき１水平走査期間毎に所定期間だけハイレベル（Ｈレベル）となる信号としてデータスタートパルス信号ＳＳＰを生成し、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号としてゲートスタートパルス信号ＧＳＰを生成し、水平同期信号ＨＳＹに基づきゲートクロック信号ＧＣＫを生成し、水平同期信号ＨＳＹおよび制御信号Ｄｃに基づき、チャージシェア制御信号Ｃｓｈおよびゲートドライバ出力制御信号ＧＯＥを生成する。
上記のようにして表示制御回路２において生成された信号のうち、デジタル画像信号ＤＡとチャージシェア制御信号Ｃｓｈとデータスタートパルス信号ＳＳＰおよびデータクロック信号ＳＣＫとは、ソースドライバ３に入力される一方、ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫとゲートドライバ出力制御信号ＧＯＥとは、ゲートドライバ４に入力される。
図３は、上記ソースドライバ３の構成を示すブロック図である。
上記ソースドライバ３は、図３に示すように、データ信号生成部１２と該データ信号生成部１２の後段に配された出力部１３とを備えている。データ信号生成部１２は、データスタートパルス信号ＳＳＰおよびデータクロック信号ＳＣＫに基づき、デジタル画像信号ＤＡから、ソースラインＳＬ１〜ＳＬｎにそれぞれ対応するアナログ電圧信号ｄ（１）〜ｄ（ｎ）を生成する。このデータ信号生成部１２の構成は、従来のソースドライバのデータ信号生成部１２と同様の構成であるので、これ以上の説明を省略する。
出力部１３は、データ信号生成部１２で生成されるアナログ電圧信号ｄ（ｉ）毎に設けられた電圧ホロワからなる複数の出力バッファ３１（図４）を含み、これらの出力バッファ３１により各アナログ電圧信号ｄ（ｉ）をインピーダンス変換し、データ信号Ｓ（ｉ）として出力する（ｉ＝１，２，…，ｎ）。
ただし、後述のように、チャージシェア制御信号Ｃｓｈに基づき、チャージシェア期間Ｔｓｈ（図１（ｂ））において、データ信号Ｓ（１）〜Ｓ（ｎ）のソースラインＳＬ１〜ＳＬｎへの印加が遮断されると共に、ソースラインＳＬ１〜ＳＬｎが互いに短絡される。詳細については図４を用いて後述するが、出力部１３には、このような動作を実現するためのスイッチ回路と電源が含まれている。
ソースドライバ３は、デジタル画像信号ＤＡとデータスタートパルス信号ＳＳＰおよびデータクロック信号ＳＣＫとに基づき、デジタル画像信号ＤＡの表す画像の各水平走査線における画素値に相当するアナログ電圧としてデータ信号Ｓ(１)〜Ｓ(ｎ)を１水平走査期間毎に順次生成し、これらのデータ信号Ｓ(１)〜Ｓ(ｎ)をソースラインＳＬ１〜ＳＬｎにそれぞれ印加する。
本実施の形態におけるソースドライバ３は、液晶層への印加電圧の極性が１フレーム期間毎に反転されると共に各フレーム内において１ゲートライン毎かつ１ソースライン毎にも反転されるようにデータ信号Ｓ(１)〜Ｓ(ｎ)が出力される駆動方式、すなわち、ドット反転駆動方式が採用されている。ドット反転駆動方式は、換言すれば、１水平走査期間ごとに極性が反転するとともに、隣接するデータ信号線同士は互いに異なる極性となっている。
従って、ソースドライバ３は、ソースラインＳＬ１〜ＳＬｎへの印加電圧の極性をソースラインＳＬ１〜ＳＬｎ毎に反転させ、かつ、各ソースラインＳＬｉに印加されるデータ信号Ｓ（ｉ）の電圧極性を１水平走査期間毎に反転させている。ここで、ソースラインＳＬ１〜ＳＬｎへの印加電圧の極性反転の基準となる電位は、データ信号Ｓ(１)〜Ｓ(ｎ)の直流レベル（直流成分に相当する電位）であり、この直流レベルは、一般的には共通電極Ｅｃの直流レベルとは一致せず、各画素形成部５におけるＴＦＴ１０のゲート・ドレイン間の寄生容量Ｃｇｄによる引き込み電圧ΔＶｄだけ共通電極Ｅｃの直流レベルと異なる。
ただし、寄生容量Ｃｇｄによる引き込み電圧ΔＶｄが液晶の光学的しきい値電圧Ｖｔｈに対して十分に小さい場合には、データ信号Ｓ（１）〜Ｓ（ｎ）の直流レベルは共通電極Ｅｃの直流レベルに等しいとみなせるので、データ信号Ｓ（１）〜Ｓ（ｎ）の極性、すなわち、ソースラインＳＬ１〜ＳＬｎへの印加電圧の極性は、共通電極Ｅｃの電位（対向電圧）を基準として１水平走査期間毎に反転すると考えてもよい。
また、上記のソースドライバ３では、消費電力を低減するためにデータ信号Ｓ（１）〜Ｓ（ｎ）の極性反転時に、隣接ソースラインＳＬ１〜ＳＬｎ間が短絡されるいわゆるチャージシェアリング方式が採用されている。
このため、ソースドライバ３においてデータ信号Ｓ（１）〜Ｓ（ｎ）を出力する部分である出力部１３は、図４に示すように構成される。すなわち、この出力部１３は、デジタル画像信号ＤＡに基づき生成されたアナログ電圧信号ｄ（１）〜ｄ（ｎ）を受け取り、これらのアナログ電圧信号ｄ（１）〜ｄ（ｎ）をインピーダンス変換することによって、ソースラインＳＬ１〜ＳＬｎで伝達すべき映像信号としてデータ信号Ｓ（１）〜Ｓ（ｎ）を生成する。この出力部１３は、図４に示すように、このインピーダンス変換のための電圧ホロワとしてｎ個の出力バッファ３１を有している。さらに、同図に示すように、各出力バッファ３１の出力端子には、スイッチング素子としての第１のＭＯＳトランジスタＳＷａが接続され、各出力バッファ３１からのデータ信号Ｓ（ｉ）は、第１のＭＯＳトランジスタＳＷａを介してソースドライバ３の出力端子から出力される（ｉ＝１，２，…，ｎ）。
また、ソースドライバ３の隣接する出力端子間は、スイッチング素子としての第２のＭＯＳトランジスタＳＷｂによって接続されている。つまり、これにより、隣接ソースラインＳＬ１〜ＳＬｎ間が第２のＭＯＳトランジスタＳＷｂによって接続されることになる。そして、これらの出力端子間の第２のＭＯＳトランジスタＳＷｂのゲート端子には、チャージシェア制御信号Ｃｓｈが与えられ、各出力バッファ３１の出力端子に接続された第１のＭＯＳトランジスタＳＷａのゲート端子には、インバータ３３の出力信号すなわちチャージシェア制御信号Ｃｓｈの論理反転信号が与えられる。
したがって、チャージシェア制御信号Ｃｓｈが非アクティブ（ローレベル）のときには、第１のＭＯＳトランジスタＳＷａがオンし（導通状態となり）、第２のＭＯＳトランジスタＳＷｂがオフする（遮断状態となる）ので、各出力バッファ３１からのデータ信号は、第１のＭＯＳトランジスタＳＷａを介してソースドライバ３から出力される。
一方、チャージシェア制御信号Ｃｓｈがアクティブ（ハイレベル）のときには、第１のＭＯＳトランジスタＳＷａがオフし（遮断状態となり）、第２のＭＯＳトランジスタＳＷｂがオンする（導通状態となる）ので、各出力バッファ３１からのデータ信号は、出力されず（すなわちデータ信号Ｓ（１）〜Ｓ（ｎ）のソースラインＳＬ１〜ＳＬｎへの印加は遮断され）、表示部１における隣接ソースラインＳＬ１〜ＳＬｎが、第２のＭＯＳトランジスタＳＷｂを介して短絡される。
ソースドライバ３のデータ信号生成部１２では、図１（ａ）に示すように、１水平走査期間（１Ｈ）毎に極性の反転する映像信号としてアナログ電圧信号ｄ（ｉ）が生成される。一方、表示制御回路２では、図１（ｂ）に示すように、各アナログ電圧信号ｄ（ｉ）の極性の反転時に所定期間（１水平ブランキング期間程度の短い期間；チャージシェア期間）Ｔｓｈだけハイレベル（Ｈレベル）となるチャージシェア制御信号Ｃｓｈが生成される。
上記のように、チャージシェア制御信号Ｃｓｈがローレベル（Ｌレベル）のときには、各アナログ電圧信号ｄ（ｉ）がデータ信号Ｓ（ｉ）として出力され、チャージシェア制御信号Ｃｓｈがハイレベル（Ｈレベル）のときには、データ信号Ｓ（１）〜Ｓ（ｎ）のソースラインＳＬ１〜ＳＬｎへの印加が遮断されると共に、隣接ソースラインＳＬ１〜ＳＬｎが互いに短絡される。
そして、ドット反転駆動方式が採用されていることから、隣接ソースラインＳＬ１〜ＳＬｎの電圧は、互いに逆極性であって、しかも、その絶対値はほぼ等しい。従って、各データ信号Ｓ（ｉ）の値、すなわち、各ソースラインＳＬｉの電圧は、チャージシェア期間Ｔｓｈにおいて、黒表示に相当する電圧（黒電圧）となる。
本実施の形態の液晶表示装置では、各データ信号Ｓ（ｉ）は、データ信号Ｓ（ｉ）の直流レベルＶＳｄｃを基準として極性が反転するので、図１（ｃ）に示すように、チャージシェア期間Ｔｓｈにおいてデータ信号Ｓ（ｉ）の直流レベルＶＳｄｃにほぼ等しくなる。
なお、このようにデータ信号Ｓ（１）〜Ｓ（ｎ）の極性反転時に隣接ソースラインＳＬ１〜ＳＬｎを短絡することで各ソースラインＳＬｉの電圧を黒電圧（データ信号Ｓ（ｉ）の直流レベルＶＳｄｃ）に等しくするという構成は、消費電力を低減するための手段として従来提案されており、図４に示した構成に限定されるものではない。
ゲートドライバ４は、ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥｒ（ｒ＝１，２，…，ｑ）とに基づき、各データ信号Ｓ（１）〜Ｓ（ｎ）を各画素形成部５（の画素容量）に書き込むために、デジタル画像信号ＤＡの各フレーム期間（各垂直走査期間）においてゲートラインＧＬ１〜ＧＬｍをほぼ１水平走査期間ずつ順次選択すると共に、後述の黒挿入のために、上記したデータ信号Ｓ（ｉ）の極性反転時に所定期間だけゲートラインＧＬｊを選択する（ｊ＝１〜ｍ）。
すなわち、ゲートドライバ４は、図１（ｄ）（ｅ）に示すような画素データ書込パルスＰｗと黒電圧印加パルス（非画像信号を印加するパルス）Ｐｂとを含む走査信号Ｇ（１）〜Ｇ（ｍ）をゲートラインＧＬ１〜ＧＬｍにそれぞれ印加し、これらの画素データ書込パルスＰｗ・黒電圧印加パルスＰｂが印加されているゲートラインＧＬｊは選択状態となり、選択状態のゲートラインＧＬｊに接続されたＴＦＴ１０がオン状態となる一方、非選択状態のゲートラインＧＬｊに接続されたＴＦＴ１０はオフ状態となる。
ここで、画素データ書込パルスＰｗは、水平走査期間（１Ｈ）のうち表示期間に相当する有効走査期間でＨレベルとなるのに対し、黒電圧印加パルスＰｂは、水平走査期間（１Ｈ）のうちブランキング期間（表示期間以外の期間）に相当するチャージシェア期間Ｔｓｈ内でＨレベルとなる。
図１（ｄ）（ｅ）に示すように、各走査信号Ｇ（ｊ）において、画素データ書込パルスＰｗと、当該画素データ書込パルスＰｗの後に最初に現れる黒電圧印加パルスＰｂと、の間は、２／３フレーム期間（２／３Ｖ；Ｔｈｄ）であり、黒電圧印加パルスＰｂは、１フレーム期間（１Ｖ）において、１水平走査期間（１Ｈ）の間隔で続いて３個現れている。
黒電圧印加パルスＰｂの幅は、１．０μ秒から２．０μ秒が好ましく、１．２μ秒から１．８μ秒がより好ましい。非画像信号をデータ信号線に印加する期間の幅（図１ではＴｓｈ）は、黒電圧印加パルスＰｂの幅の２〜３倍程度であることが望ましい。すなわち、Ｔｓｈの幅は、２〜６μ秒であることが好ましく、３〜５μ秒であることがより好ましい。
また、データ信号線への非画像信号の印加時間（すなわち、Ｐｂの幅）は、データ信号線への画像信号の印加時間（すなわち、Ｐｗの幅）よりも短いことが好ましい。これは、画像信号の画素への充電率を確保するためである。非画像信号の画素への充電率に関しては、黒電圧印加パルスＰｂの本数を増やすことで確保することができる。表１には、ＦｕｌｌＨＤ（１０８０×１９２０×ＲＧＢドット）機種で確認した最適な画像信号および非画像信号の印加時間を示す。表１には、データ信号線または走査信号線への各印加時間を示す。
Figure 0004800381
なお、本発明は必ずしもこれに限定はされず、液晶表示素子の精細度や画面サイズなどで適した値が異なるので、適宜条件出しするのが望ましい。
黒電圧印加パルスＰｂの個数は、実施したい黒挿入レベルに応じて適宜選択可能であるが、２個から８個程度が適当である。より好ましくは３個から６個がよい。また黒電圧印加パルスＰｂを印加するタイミングは、データ信号の極性が＋（正）から−（負）に変わるタイミングと−から＋に変わるタイミングがあり、これらがどちらかに偏るとフリッカーや走査線毎のムラが生じる場合がある。１フレーム毎にデータ信号の極性を反転し駆動することや、Ｔｈｄ、Ｔｂｋを微調整することで、上記不具合を抑制することができる。そこで、黒電圧印加パルスＰｂを偶数個（たとえば４本）にすることで、隣接する走査線ごとに＋→−、−→＋のタイミングの黒電圧印加パルスＰｂの本数が等しくなるようにしてもよい。
次に、図１を参照しつつ、上記ソースドライバ３およびゲートドライバ４による表示部１（図１参照）の駆動について説明する。表示部１における各画素形成部５では、それに含まれるＴＦＴ１０のゲート端子に接続されるゲートラインＧＬｊに画素データ書込パルスＰｗが印加されることにより、当該ＴＦＴ１０がオンされ、当該ＴＦＴ１０のソース端子に接続されるソースラインＳＬｉの電圧がデータ信号Ｓ（ｉ）の値として当該画素形成部５に書き込まれる。すなわち、ソースラインＳＬｉの電圧が、画素容量Ｃｐに保持される。その後、当該ゲートラインＧＬｊは、黒電圧印加パルスＰｂが現れるまでの期間（非選択状態の期間；画素データ保持期間）Ｔｈｄは非選択状態となるので、当該画素形成部５に書き込まれた電圧がそのまま保持される。
黒電圧印加パルスＰｂは、画素データ保持期間Ｔｈｄの後のチャージシェア期間Ｔｓｈに、ゲートラインＧＬｊに印加される。既述のようにチャージシェア期間Ｔｓｈでは、各データ信号Ｓ（ｉ）の値すなわち各ソースラインＳＬｉの電圧は、データ信号Ｓ（ｉ）の直流レベルにほぼ等しくなる。すなわち、各ソースラインＳＬｉの電圧は、黒電圧となる。
従って、当該ゲートラインＧＬｊへの黒電圧印加パルスＰｂの印加により、該画素形成部５の画素容量Ｃｐに保持される電圧は、黒電圧に向かって変化する。しかし、黒電圧印加パルスＰｂを印加するタイミングは、データ信号Ｓ（ｉ）の極性反転時であるため、黒電圧印加パルスＰｂのパルス幅は短い。そのため、画素容量Ｃｐにおける保持電圧を確実に黒電圧にするために、図１（ｄ）（ｅ）に示すように、各フレーム期間において１水平走査期間（１Ｈ）間隔で３個の黒電圧印加パルスＰｂが続けて当該ゲートラインＧＬｊに印加される。これにより、当該ゲートラインＧＬｊに接続される画素形成部５によって形成される画素の輝度（画素容量での保持電圧によって決まる透過光量）Ｌ（ｊ，ｉ）は、図１（ｆ）に示すように変化する。
そのため、各ゲートラインＧＬｊに接続される画素形成部５に対応する１表示ラインにおいて、画素データ保持期間Ｔｈｄではデジタル画像信号ＤＡに基づく表示が行われ、その後に上記３個の黒電圧印加パルスＰｂが印加されてから次に当該ゲートラインＧＬｊに画素データ書込パルスＰｗが印加される時点までの期間Ｔｂｋでは黒表示が行われる。このようにして、黒表示の行われる期間（黒表示期間）Ｔｂｋが各フレーム期間に挿入されることにより、液晶表示装置による表示のインパルス化が行われる。
図１（ｄ）（ｅ）からもわかるように、画素データ書込パルスＰｗの現れる時点は、走査信号Ｇ（ｊ）毎に１水平走査期間（１Ｈ）ずつ、ずれているので、黒電圧印加パルスＰｂの現れる時点も走査信号Ｇ（ｊ）毎に１水平走査期間（１Ｈ）ずつずれている。従って、黒表示期間Ｔｂｋも１表示ライン毎に１水平走査期間（１Ｈ）ずつずれて全ての表示ラインにつき同じ長さの黒挿入が行われる。
このようにして、画素データ書込のための画素容量Ｃｐでの充電期間を短縮することなく、十分な黒挿入期間（非画像挿入期間）が確保される。また、黒挿入（非画像挿入）のためにソースドライバ３などの動作速度を上げる必要もない。
次に、本実施形態におけるゲートドライバ４の構成などについて、さらに詳細に説明する。図５（ａ）は、上記した図１（ｄ）（ｅ）の波形を示すように動作するゲートドライバ４の構成を示すブロック図である。このゲートドライバ４は、図５（ａ）に示すように、シフトレジスタ４０（図５（ｂ））を含む複数個（ｑ個）の部分回路としてのゲートドライバ用ＩＣ（Integrated Circuit）チップ４１１，４１２，…，４１ｑからなる。各ゲートドライバ用ＩＣチップ４１１，４１２，…，４１ｑは、図５（ｂ）に示すように、シフトレジスタ４０と、当該シフトレジスタ４０の各段に対応して設けられた第１および第２のＡＮＤゲート４２・４３と、第２のＡＮＤゲート４３の出力信号ｇ１〜ｇｐに基づき走査信号Ｇ１〜Ｇｐを出力する出力部４５とを備え、外部からの信号をスタートパルス信号ＳＰｉ、クロック信号ＣＫ、および出力制御信号ＯＥとして受け取る。
スタートパルス信号ＳＰｉはシフトレジスタ４０の入力端に与えられ、シフトレジスタ４０の出力端からは、後続のゲートドライバ用ＩＣチップに入力されるべきスタートパルス信号ＳＰｏが出力される。また、それぞれの第１のＡＮＤゲート４１にはクロック信号ＣＫの論理反転信号が入力される一方、それぞれの第２のＡＮＤゲート４３には出力制御信号ＯＥの論理反転信号が入力される。そして、シフトレジスタ４０の各段の出力信号Ｑｋ（ｋ＝１〜ｐ）は、当該段に対応する第１のＡＮＤゲート４１に入力され、当該第１のＡＮＤゲート４１の出力信号は当該段に対応する第２のＡＮＤゲート４３に入力される。
また、ゲートドライバ４は、図５（ａ）に示すように、上記構成の複数（ｑ個）のゲートドライバ用ＩＣチップ４１１〜４１ｑが縦続接続されて構成されている。すなわち、ゲートドライバ用ＩＣチップ４１１〜４１ｑ内のシフトレジスタ４０が１つのシフトレジスタを形成するように（以下、このように縦続接続によって形成されるシフトレジスタを「結合シフトレジスタ」という）、各ゲートドライバ用ＩＣチップ４１１〜４１ｑ内のシフトレジスタの出力端（スタートパルス信号ＳＰｏの出力端子）が次のゲートドライバ用ＩＣチップ４１１〜４１ｑ内のシフトレジスタの入力端（スタートパルス信号ＳＰｉの入力端子）に接続される。
ただし、先頭のゲートドライバ用ＩＣチップ４１１内のシフトレジスタの入力端には、表示制御回路２からゲートスタートパルス信号ＧＳＰが入力され、最後尾のゲートドライバ用ＩＣチップ４１ｑ内のシフトレジスタの出力端は外部と未接続となっている。
また、表示制御回路２からのゲートクロック信号ＧＣＫは、各ゲートドライバ用ＩＣチップ４１１〜４１ｑにクロック信号ＣＫとして共通に入力される。
一方、表示制御回路２において生成されるゲートドライバ出力制御信号ＧＯＥは第１〜第ｑのゲートドライバ出力制御信号ＧＯＥ１〜ＧＯＥｑからなり、これらのゲートドライバ出力制御信号ＧＯＥ１〜ＧＯＥｑは、ゲートドライバ用ＩＣチップ４１１〜４１ｑに出力制御信号ＯＥとしてそれぞれ個別に入力される。
次に、図６（ａ）〜（ｆ）を用いて、上記ゲートドライバ４の動作について説明する。
表示制御回路２は、図６（ａ）に示すように、画素データ書込パルスＰｗに対応する期間Ｔｓｐｗおよび３個の黒電圧印加パルスＰｂに対応する期間ＴｓｐｂｗだけＨレベル（アクティブ）となる信号をゲートスタートパルス信号ＧＳＰとして生成すると共に、図６（ｂ）に示すように、１水平走査期間（１Ｈ）毎に所定期間だけＨレベルとなるゲートクロック信号ＧＣＫを生成する。このようなゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫがゲートドライバ４に入力されると、先頭のゲートドライバ用ＩＣチップ４１１のシフトレジスタ４０の初段の出力信号Ｑ１として、図６（ｃ）に示すような信号が出力される。この出力信号Ｑ１は、各フレーム期間において、画素データ書込パルスＰｗに対応する１個のパルスＰｑｗと、３個の黒電圧印加パルスＰｂに対応する１個のパルスＰｑｂｗとを含み、これらの２個のパルスＰｑｗとＰｑｂｗとの間はほぼ画素データ保持期間Ｔｈｄだけ離れている。
このような２個のパルスＰｑｗおよびＰｑｂｗがゲートクロック信号ＧＣＫに従ってゲートドライバ４００内の結合シフトレジスタを順次転送されていく。それに応じて結合シフトレジスタの各段から、図６（ｃ）に示すような波形の信号が１水平走査期間（１Ｈ）ずつ順次ずれて出力される。
また、表示制御回路２は、既述のように、ゲートドライバ４を構成するゲートドライバ用ＩＣチップ４１１〜４１ｑに与えるべきゲートドライバ出力制御信号ＧＯＥ１〜ＧＯＥｑを生成する。ここで、ｒ番目のゲートドライバ用ＩＣチップ４１ｒに与えるべきゲートドライバ出力制御信号ＧＯＥｒは、当該ゲートドライバ用ＩＣチップ４１ｒ内のシフトレジスタ４０のいずれかの段から画素データ書込パルスＰｗに対応するパルスＰｑｗが出力されている期間では、画素データ書込パルスＰｗの調整のためにゲートクロック信号ＧＣＫのパルス近傍の所定期間でＨレベルとなることを除きＬレベルとなり、それ以外の期間では、ゲートクロック信号ＧＣＫがＨレベルからＬレベルに変化した直後の所定期間Ｔｏｅ（この所定期間Ｔｏｅはチャージシェア期間Ｔｓｈに含まれるように設定される）だけＬレベルとなることを除きＨレベルとなる。
例えば、先頭のゲートドライバ用ＩＣチップ４１１には、図６（ｄ）に示すようなゲートドライバ出力制御信号ＧＯＥ１が与えられる。なお、画素データ書込パルスＰｗの調整のためにゲートドライバ出力制御信号ＧＯＥ１〜ＧＯＥｑに含まれるパルス（これは上記所定期間でＨレベルとなることに相当し、以下「書込期間調整パルス」という）は、必要な画素データ書込パルスＰｗに応じて、ゲートクロック信号ＧＣＫの立ち上がりよりも早く立ち上がったり、ゲートクロック信号ＧＣＫの立ち下がりよりも遅く立ち下がったりする。
また、このような書込期間調整パルスを使用せずに、ゲートクロック信号ＧＣＫのパルスだけで画素データ書込パルスＰｗを調整するようにしてもよい。各ゲートドライバ用ＩＣチップ４１１ｒ（ｒ＝１〜ｑ）では、上記のようなシフトレジスタ４０各段の出力信号Ｑｋ（ｋ＝１〜ｐ）、ゲートクロック信号ＧＣＫおよびゲートドライバ出力制御信号ＧＯＥｒに基づき、第１および第２のＡＮＤゲート４１・４３により、内部走査信号ｇ１〜ｇｐが生成され、それらの内部走査信号ｇ１〜ｇｐが出力部４５でレベル変換されて、ゲートラインに印加すべき走査信号Ｇ１〜Ｇｐが出力される。
これにより、図６（ｅ）（ｆ）に示す走査信号Ｇ（１）Ｇ（２）から分かるように、ゲートラインＧＬ１・ＧＬ２・・・には、順次画素データ書込パルスＰｗが印加されると共に、各ゲートラインＧＬ１・ＧＬ２・・・では、画素データ書込パルスの印加時点から画素データ保持期間Ｔｈｄだけ経過した時点で、黒電圧印加パルスＰｂが印加され、その後、１水平走査期間（１Ｈ）間隔で２個の黒電圧印加パルスＰｂが印加される。このようにして３個の黒電圧印加パルスＰｂが印加された後は、次のフレーム期間の画素データ書込パルスＰｗが印加されるまでＬレベルが維持される。すなわち、上記３個の黒電圧印加パルスＰｂが印加されてから次の画素データ書込パルスＰｗが印加されるまでは黒表示期間Ｔｂｋとなる。
上記のようにして、図５（ａ）および図５（ｂ）に示した構成のゲートドライバ４により、液晶表示装置において図１（ｃ）〜（ｆ）に示したようなインパルス化駆動を実現することができ、同時に液晶プレチルト電圧を与えることができる。
ところで、一般に、ＴＦＴ１０を使用したアクティブマトリクス型の液晶表示装置では、図７に示すように、各画素形成部５におけるＴＦＴ１０のゲート・ドレイン間に寄生容量Ｃｇｄが存在する。この寄生容量Ｃｇｄの存在により、各画素形成部５における画素電極Ｅｐの電圧（画素電圧）Ｖｄは、その画素電極Ｅｐに接続されるＴＦＴ１０がオン状態（導通状態）からオフ状態（遮断状態）へと切り替わる時に、画素容量Ｃｐと寄生容量Ｃｇｄとの比に応じて低下する。以下、寄生容量Ｃｇｄに起因するこのような画素電圧Ｖｄの変化をレベルシフトと呼び、この変化量を引き込み電圧と呼び記号ΔＶｄで示すものとする。
具体的には、図８（ａ）（ｂ）に示すように、いずれかのゲートラインＧＬｊに印加される走査信号Ｇ（ｊ）の電圧であるゲート電圧Ｖｇ（ｊ）がオン電圧Ｖｇｈとなって（時刻ｔ１またはｔ３）、当該ゲートラインＧＬｊに接続されたＴＦＴ１０を介してソースラインＳＬｉの電圧ＶｓｎまたはＶｓｐが画素電極に与えられた後に、そのゲート電圧Ｖｇ（ｊ）がオフ電圧Ｖｇｌへと変化すると（時刻ｔ２またはｔ４）、画素電圧Ｖｄは、次の（１）式で表される引き込み電圧ΔＶｄだけ低下する（ｊ＝１，２，…，ｍ； ｉ＝１，２，…，ｎ）。
ΔＶｄ＝（Ｖｇｈ−Ｖｇｌ）・Ｃｇｄ／（Ｃｐ＋Ｃｇｄ） …（１）
液晶はそれに印加される電圧によって誘電率が変化するので、画素容量Ｃｐは、画素の階調によって異なる値を持つ。従って、（１）式から、上記引き込み電圧ΔＶｄも画素の階調によって異なる。
一般に、液晶表示装置では、液晶への印加電圧の極性が共通電極Ｅｃの電位すなわち対向電圧を基準として所定周期で反転し、液晶における光の透過率はそれへの印加電圧の実効値に応じて変化する。従って、フリッカの無い表示を得るには、液晶への印加電圧の平均値が０になるように対向電圧に対してソースラインの電圧（ソース電圧）、すなわち、データ信号の値を上記引き込み電圧ΔＶｄだけ補正する必要がある。この引き込み電圧ΔＶｄは、上記のように、画素の階調によって異なる。そこで、全ての階調についてフリッカの無い表示を得るために、ソース電圧は、表示すべき画素の階調に応じて補正される。すなわち、ソース電圧の補正量は表示階調によって異なる。
ところで、チャージシェア期間Ｔｓｈでのソース電圧（チャージシェア電圧）は、そのチャージシェア期間直前における各ソースドライバの全ソースラインについての電圧の平均値にほぼ等しい。上記のようにソース電圧の補正量が画素の階調によって異なるので、図９を用いて次に示すように、チャージシェア電圧は表示階調によって異なる。
図９は、輝度の高い画素を表示する場合の画素電圧（高輝度画素電圧）Ｖｄ（Ｂ）の電圧波形Ｗｄ（Ｂ）と、輝度の低い画素を表示する場合の画素電圧（低輝度画素電圧）Ｖｄ（Ｄ）の電圧波形Ｗｄ（Ｄ）と、高輝度画素電圧Ｖｄ（Ｂ）を与えるためのデータ信号の電圧（高輝度ソース電圧）Ｖｓ（Ｂ）の電圧波形Ｗｓ（Ｂ）と、低輝度画素電圧Ｖｄ（Ｄ）を与えるためのデータ信号の電圧（低輝度ソース電圧）Ｖｓ（Ｄ）の電圧波形Ｗｓ（Ｄ）と、を示している。
ただし、高輝度画素電圧の電圧波形Ｗｄ（Ｂ）および低輝度画素電圧の電圧波形Ｗｄ（Ｄ）と、高輝度ソース電圧の電圧波形Ｗｓ（Ｂ）および低輝度ソース電圧の電圧波形Ｗｓ（Ｄ）とでは、時間軸（横軸）のスケールは、一致しているわけではない。なお、図９において、Ｖｓｐ（Ｂ）は高輝度ソース電圧Ｖｓ（Ｂ）の最大値を、Ｖｓｎ（Ｂ）は高輝度ソース電圧Ｖｓ（Ｂ）の最小値をそれぞれ示し、Ｖｓｐ（Ｄ）は低輝度ソース電圧Ｖｓ（Ｄ）の最大値を、Ｖｓｎ（Ｄ）は低輝度ソース電圧Ｖｓ（Ｄ）の最小値をそれぞれ示している。
また、Ｖｃｓｈ（Ｂ）は、高輝度ソース電圧Ｖｓ（Ｂ）がソースラインに与えられた場合のチャージシェア電圧を、Ｖｃｓｈ（Ｄ）は、低輝度ソース電圧Ｖｓ（Ｄ）がソースラインに与えられた場合のチャージシェア電圧をそれぞれ示している。図９からわかるように、高輝度画素電圧Ｖｄ（Ｂ）と低輝度画素電圧Ｖｄ（Ｄ）とで引き込み電圧ΔＶｄが異なる。そして、上記した通り、引き込み電圧ΔＶｄ分だけ、ソース電圧の値を補正するため、高輝度ソース電圧Ｖｓ（Ｂ）と低輝度ソース電圧Ｖｓ（Ｄ）とで補正量が異なる。
従って、ソースラインに高輝度ソース電圧Ｖｓ（Ｂ）が与えられる場合のチャージシェア電圧Ｖｃｓｈ（Ｂ）と低輝度ソース電圧Ｖｓ（Ｄ）が与えられる場合のチャージシェア電圧Ｖｃｓｈ（Ｄ）とは、互いに異なっている。すなわち、表示階調によってチャージシェア電圧Ｖｃｓｈが異なる。
本実施の形態の液晶表示装置では、図１に示したように、チャージシェア期間Ｔｓｈのソース電圧であるチャージシェア電圧（図１（ａ）（ｃ）に示されている電圧ＶＳｄｃ）が黒表示に相当する電圧となることから、チャージシェア期間ＴｓｈでＨレベルとなる黒電圧印加パルスＰｂをゲートラインＧＬｊに印加することで黒挿入を行い（ｊ＝１〜ｍ）、これにより表示をインパルス化している。
ここで、黒電圧印加パルスＰｂのパルス幅が短いことから、黒電圧の書き込み不足を補うべく複数のチャージシェア期間Ｔｓｈ（図１（ｅ）（ｆ）に示した例では３つのチャージシェア期間Ｔｓｈ）で黒挿入を行っている。ところで、チャージシェア電圧Ｖｃｓｈは、黒表示に相当する電圧であっても、上記のようにソース電圧の値が補正されることから、表示階調によって異なる（図８参照）。
以上のようにチャージシェア電圧Ｖｃｓｈが表示階調によって異なるため、表示パターンによっては、当該パターンの影が視認される場合がある。例えば、図１０に示すように、液晶表示装置の画面において本来の表示パターンＤｐａｔの下方に、黒電圧としてのチャージシェア電圧Ｖｃｓｈの書き込みに基づき表示パターンＤｐａｔに相当する影のパターンＳｐａｔが現れ、これが表示パターンＤｐａｔの影として視認されることがある。
これに対して、黒信号挿入期間において、各ソースラインＳＬｉに黒表示に相当する固定電圧を与えることが好ましい。各ソースラインＳＬｉに黒表示に相当する固定電圧を与えれば、各画素形成部５内の寄生容量Ｃｇｄに基づく引き込み電圧の階調依存性を補償するためにデータ信号の補正量が表示階調によって異なっても、黒信号挿入期間における各ソースラインＳＬｉの電圧が常に同一の電圧となるため、パターンの影が視認されるという、問題を改善することができる。
このような固定電圧を各ソースラインＳＬｉに与えるソースドライバ３の出力部１３の具体的な構成について図面を用いて説明する。つまり、ソースドライバ３の出力部１３の構成は、上記の図４に示した構成に限らず、次に示すような構成でもよい。
図１１は、ソースドライバの出力部の他の構成を示す回路図である。
図１１に示す出力部は、ｎ個の出力バッファ３１と、スイッチング素子としてのｎ個の第１のＭＯＳトランジスタＳＷａ、（ｎ−１）個の第２のＭＯＳトランジスタＳＷｂ、およびインバータ３３からなるスイッチ回路と、を含んでおり、この点では、図４に示したソースドライバ３の出力部４の構成と同様である。
さらに、図１１に示す出力部は、上記したソースドライバ３の出力部１３と異なり、チャージシェア電圧固定用電源３５および第３のＭＯＳトランジスタＳＷｂ２を有しており、チャージシェア電圧固定用電源３５の正極がスイッチング素子としての第３のＭＯＳトランジスタＳＷｂ２を介して、いずれかのソースラインＳＬ（ｉ）に接続されるべきソースドライバ３の出力端子に接続されている（図１１に示した例では、ｎ番目のソースラインＳＬｎに接続されるべき出力端子に接続されている）。
そして、第３のＭＯＳトランジスタＳＷｂ２のゲート端子には、チャージシェア制御信号Ｃｓｈが入力され、チャージシェア電圧固定用電源３５の負極は接地されている。
このチャージシェア電圧固定用電源３５は、液晶をプレチルトさせる液晶プレチルト電圧に相当する固定電圧Ｅｓｈｐを与える電圧供給部であることが好ましい。
なお、この固定電圧Ｅｓｈｐは、チャージシェア期間Ｔｓｈにおいて黒電圧印加パルスＰｂにより画素電極に印加されるが（図１参照）、上記のとおり画素電圧が厳密に黒表示に相当する電圧ではない。しかしながら、大部分の階調領域において表示すべき画素の階調に対して、Ｅｓｈｐによる書き込みは低輝度表示（低階調表示）となるため、インパルス効果を得ることが可能である。
上記の図１１に示す出力部によっても、上記した図４に示すソースドライバ３の出力部１３と同様、チャージシェア制御信号Ｃｓｈに基づき、チャージシェア期間Ｔｓｈ以外（の有効走査期間）では、データ信号生成部１２で生成されたアナログ電圧信号ｄ（１）〜ｄ（ｎ）が出力バッファ３１を介してデータ信号Ｓ（１）〜Ｓ（ｎ）として出力されてソースラインＳＬ１〜ＳＬｎに印加され、チャージシェア期間Ｔｓｈでは、データ信号Ｓ（１）〜Ｓ（ｎ）のソースラインＳＬ１〜ＳＬｎへの印加が遮断されると共に隣接するソースラインＳＬ１〜ＳＬｎが互いに短絡される。結果的に、全ソースラインＳＬ１〜ＳＬｎが互いに短絡される。
これに加えて、図１１に示す構成によれば、チャージシェア期間Ｔｓｈにおいて各ソースラインＳＬｉ（ｉ＝１〜ｎ）にチャージシェア電圧固定用電源３５の電圧Ｅｓｈｐが与えられる。このため、引き込み電圧ΔＶｄの階調依存性を補償するためにソース電圧の補正量が表示階調によって異なっても、黒信号挿入期間としてのチャージシェア期間Ｔｓｈにおいてチャージシェア電圧を常に同一の電圧Ｅｓｈｐとすることができる。これにより、図１０に示したようなパターンの影の発生を抑制することができる。
さらに、固定電圧Ｅｓｈｐとして液晶をプレチルトさせる液晶プレチルト電圧を与えることで、次フレームに高輝度画素電圧を書き込む場合や、オーバーシュート駆動を行う場合など、黒表示に相当するような低輝度画素電位に電位差の大きな電圧を印加するときの液晶の応答速度低下を改善することができる（詳細については後述）。
しかし、図１１に示す構成例では、多くのソースラインは複数個のＭＯＳトランジスタＳＷｂを介してチャージシェア電圧固定用電源３５に接続されている。このため、全てのソースラインＳＬ１〜ＳＬｎの電圧が同一のチャージシェア電圧Ｅｓｈに落ち着くまでにある程度の時間を要する。その結果、チャージシェア期間Ｔｓｈの長さによっては、黒挿入において各画素形成部５の画素容量に保持されるべき黒電圧を同一にすることができず、上記パターンの影の発生を十分に抑制できないことも考えられる。
これに対して、チャージシェア期間Ｔｓｈにおいて全てのソースラインＳＬ１〜ＳＬｎが短時間で同一の電圧Ｅｓｈとなるように構成されたソースドライバ３の出力部の構成例について図１２を用いて説明する。
図１２は、上記したソースドライバ３の出力部１３のさらに他の出力部の構成を示す回路図である。同図に示す出力部１３における構成要素のうち、図１１に示す構成要素と同一の構成要素については、同一の参照符号を付して説明を省略する。図１２に示す出力部も、図１１に示す出力部の構成と同様、各ソースラインＳＬｉ（ｉ＝１〜ｎ）に対しスイッチング素子としての第２のＭＯＳトランジスタＳＷｃが１個ずつ設けられている。しかし、図１１に示す出力部１３の構成では、隣接ソースラインＳＬ１〜ＳＬｎ間に１個ずつ第２のＭＯＳトランジスタＳＷｂが挿入されるようにスイッチ回路が構成されるのに対し、図１２に示す構成では、各ソースラインＳＬｉとチャージシェア電圧固定用電源３５との間に１個ずつ第２のＭＯＳトランジスタＳＷｃが挿入されるようにスイッチ回路が構成されている。すなわち図１２に示す構成では、各ソースラインＳＬｉに接続されるべきソースドライバの出力端子は、これら第２のＭＯＳトランジスタＳＷｃのいずれか１つを介してチャージシェア電圧固定用電源３５の正極に接続されている。
そして、これら第２のＭＯＳトランジスタＳＷｃのゲート端子のいずれにもチャージシェア制御信号Ｃｓｈが与えられる。
上記のような図１２に示す構成によっても、図１１に示す構成や図４に示す構成におけるソースドライバ３の出力部と同様、チャージシェア制御信号Ｃｓｈに基づき、チャージシェア期間Ｔｓｈ以外（の有効走査期間）では、データ信号生成部１２で生成されたアナログ電圧信号ｄ（１）〜ｄ（ｎ）が出力バッファ３１を介してデータ信号Ｓ（１）〜Ｓ（ｎ）として出力されてソースラインＳＬ１〜ＳＬｎに印加され、チャージシェア期間Ｔｓｈでは、データ信号Ｓ（１）〜Ｓ（ｎ）のソースラインＳＬ１〜ＳＬｎへの印加が遮断されると共に隣接ソースラインが互いに短絡される（結果的に全ソースラインＳＬ１〜ＳＬｎが互いに短絡される）。
これに加えて、この図１２に示す構成によれば、チャージシェア期間Ｔｓｈにおいて各ソースラインＳＬｉ（ｉ＝１〜ｎ）にチャージシェア電圧固定用電源３５の電圧Ｅｓｈが与えられる。このため、引き込み電圧ΔＶｄの階調依存性を補償するためにソース電圧の補正量が表示階調によって異なっても、黒信号挿入期間としてのチャージシェア期間Ｔｓｈにおいてチャージシェア電圧を常に同一の電圧Ｅｓｈとすることができる。しかも、チャージシェア期間Ｔｓｈにおいて各ソースラインＳＬｉ（ｉ＝１〜ｎ）には、１つのＭＯＳトランジスタＳＷｃのみを介してチャージシェア電圧固定用電源３５の電圧Ｅｓｈｐが与えられる。したがって、黒信号挿入期間としてのチャージシェア期間Ｔｓｈにおいて各ソースラインＳＬｉの電圧を短時間で同一の電圧Ｅｓｈにすることができ、これにより、図１０に示したようなパターンの影の発生を確実に抑制することができる。
次に、図１１および図１２に示す、チャージシェア電圧固定用電源３５の電圧Ｅｓｈｐの好適な値について説明する。
電圧印加に対する液晶分子の挙動としては、液晶表示装置では上下基板間へ電圧を印加することにより、誘電率異方性をもつ液晶分子の配向方向が制御される。垂直配向モード（ＶＡモード）において、上下基板間にかかる電圧が低い場合（本実施の形態のようにチャージシェア電位を用いて黒書き込みをする場合）、図１３（ａ）に示すように液晶分子２０は、垂直配向状態となり、この垂直配向状態から上下基板間に高電圧を印加すると、図１３（ｂ）に示すように、液晶分子２０が倒れて水平配向状態となる。
但し、液晶分子２０に対してかかる電圧が低いほど、つまり、液晶分子２０が垂直配向に近いほど、この垂直配向状態から高電圧を印加して液晶分子を転倒させると、図１４に示すように、液晶分子２０の基板に対する垂直軸２１からの傾斜角は制御できるが、液晶分子２０が転倒する方向（水平方位角方向）までは制御することができず、図１５に示すように、いずれの方向に転倒するかわからないという問題がある。
すなわち、液晶分子２０は、その時にエネルギー的に安定な様々な方向に倒れる。その後、図１５中に矢印にて示すように、各液晶分子が正解方向に向かって移動するが、液晶分子２０は互いに排除体勢にあるため（つまり互いにすり抜けることができないため）、液晶分子が正解方向に配向されるまで、非常に時間がかかる、という問題が生じる。さらにクロスニコルをなす偏光板の吸収軸方向から４５度方向に配向しない液晶分子は透過率を低下させる。
上記したような問題が生じるのは、主として、ある種の配向状態をもつ、ＶＡモードの液晶表示装置の場合である。つまり、このような液晶表示装置は、図１６に示すように、リブ領域、および、電極スリット領域を有している。リブ領域には、同図に示すように、基板と平行な面に対して斜めの傾斜面を持つテーパー部２２が配設されており、このテーパー部２２に沿って、液晶分子２０が傾斜配向するようになっている。一方、電極スリット領域には、同図に示すように、スリット２３が設けられており、このスリット２３には電極印加時に斜め電界がかかり液晶分子２０が傾斜配向し易くなっている。
このリブ領域とスリット領域との間のプレチルトが非常に小さい領域に配された液晶分子２０は、リブ領域やスリット領域に配された液晶分子２０の配向方向にならって傾斜配向しようとするが、リブ領域やスリット領域から離れれば離れるほど、液晶分子２０が傾斜しようとする働きが弱く、より垂直配向に近い形となり、上記のように、液晶分子２０が正解方向に配向されるまでに時間がかかる。なお、図１６では、リブ領域とスリット領域が設けられている構成について説明したが、これに限られず、リブ領域のみの場合やスリット領域のみの場合でもよい。
次に、液晶分子の応答駆動について説明する。図１７（ａ）に示すような所望の黒信号の電位Ｖ１から点灯状態の電位Ｖ２に移行する場合、図１７（ｂ）に実線にて示すように、点灯状態の目的の階調（透過率）に比較的早く達する。これに対して、図１７（ａ）に示すような黒信号の電位Ｖ１よりも電位が低い黒書き込みの電位Ｖ３（図１７（ａ）中の一点鎖線）から点灯状態の電位Ｖ２に移行する場合、上記したように、液晶分子２０が正解方向に配向されるまで、非常に時間がかかるため、応答速度が遅くなり、図１７（ｂ）に一点鎖線にて示すように、目的の階調（目的階調）に達するまでに非常に時間がかかる、という問題がある。
次に、この液晶分子２０の応答駆動に基づいて、チャージシェアインパルス駆動についての応答挙動について説明する。図１８（ａ）に示すように、所望の黒信号の電位Ｖ１よりも低い黒書き込みの電位Ｖ３から、点灯状態の電位Ｖ２に移行する場合、図１８（ｂ）に示すように、黒書き込みと点灯状態とが交互に繰り返され、黒書き込みの電位Ｖ３が所望の黒信号の電位Ｖ１よりも低いため、点灯状態を表す目的階調にいっこうに達しない。そのため、数フレームにわたる応答破綻となり、尾引きが生じる。
これに対して、本実施の形態では、上記した所望の黒信号の電位Ｖ１を、液晶分子２０をプレチルトさせるための電位とし、より具体的には、次に示すように、階調および／または規格化輝度にて表現している。チャージシェア電圧固定用電源３５にて、データ信号Ｓ（１）〜Ｓ（ｎ）の極性反転時にソースラインＳＬ１〜ＳＬｎに供給されるデータ信号（非画像信号；プレチルト信号）を次のように設定している。
図１９に示すように、縦軸を規格化輝度とする一方、横軸を階調とする。この場合、上記の非画像信号が、γ特性２．２、８ビット階調表現（２５６階調）のうちの、１２階調以上であること、および／または、白レベルを１００％、黒レベルを０％と規格化した輝度で、０．１％以上であることが好ましい。なお、これらの好ましい値は、本発明者らが、プレチルト信号レベルを変えながら、尾引き残像のレベルを検証し、１２階調以上（および／または０．１％以上）に設定すれば、尾引き残像を改善できる。
図２０（ａ）および図２０（ｂ）は、プレチルト信号をγ特性２．２、表示階調２５６階調のうちの、１２階調以上に設定した場合についての液晶分子の応答駆動について説明するグラフである。図２０（ａ）に示すように、プレチルト信号をγ特性２．２、表示階調２５６階調のうちの、１２階調以上に設定した電位Ｖ３にて黒書き込みを行なった場合、図２０（ｂ）に実線にて示すように、黒書き込みから点灯状態にする度に目的の階調に達するので、つまり、応答破綻が生じない黒書き込み電位Ｖ３から応答することになるので、尾引き改善がなされる。
つまり、プレチルト信号をγ特性２．２、表示階調２５６階調のうちの、１２階調以上に設定して黒書き込みを行なうことにより、図２１に示すように、液晶分子２０が垂直配向状態からやや傾斜する。そのため、この状態から高電圧を印加すると、液晶分子２０は、所望の方向（正解方向）へ転倒する。従って、応答破綻を防止することができる。
また、上記以外でも、例えば、白輝度レベルを１とし、黒輝度レベルを０とした場合の表示輝度Ｔが、表示階調Ｌ、白表示階調Ｌｗ、およびγ特性γに関して、Ｔ＝（Ｌ／Ｌｗ）γと略近似できるときに、上記のプレチルト信号を、Ｌｗ×１０(−３/γ)以上を示す信号としてもよい。さらに、白輝度レベルを１とし、黒輝度レベルを０とした場合の表示輝度Ｔを示す表示階調Ｌをγ特性γに関して、Ｌ＝２５５×Ｔ（１／２．２）と定義し、上記プレチルト信号を、Ｌ＝１２のときの階調電圧より大きい階調電圧を発生する信号としてもよい。これらの場合でも、尾引きを改善することができる。
なお、本明細書においては、上記のようにγ２．２を表式化している。γ２．２のカーブは、少なくとも次の２種類の波形が挙げられる。
(i) Ｔ＝（Ｌ／２５５）２．２、
(ii) Ｔ＝（Ｌ／２５５）／４．５、または、（Ｌ／２５５＋０．０９９）／１．０９９）２．２
また、プレチルト信号をγ特性２．２、表示階調２５６階調のうちの、１２階調以上に設定して黒書き込みを行なった場合、オーバーシュート駆動（ＯＳ駆動）を実行する場合にも次のような効果を奏する。ＯＳ駆動は、目的の階調電圧よりも過剰な電圧を印加することによって、応答が遅い階調遷移を補償する技術である。通常、ＯＳ駆動は、開始階調と目的階調とから、適切なＯＳ量（階調補正量）を演算して駆動する。すなわち、次式の関数にて演算処理する。
ＯＳ量＝目的階調＋α（開始階調、目的階調）（αは関数）
それゆえ、上記したような電圧の印加によって水平方位角方向を制御できない局面の場合、ＯＳ駆動を実行しても、液晶表示装置の応答特性を制御できない。つまり、ＯＳ駆動を実行する際に、電圧あるいは階調で制御できない成分を考慮しなければならず、特別な補正アルゴリズムの構築が必要となる。このため、ＯＳ駆動を行なうためには、図２２に示すように、通常のＯＳ駆動を行なう液晶表示装置に備えられている前回のデータを記憶しておくフレームメモリ７１と、制御部７２と、に加えて、複雑な演算を必要とする補正アルゴリズムを組み込んだ回路規模の大きい、ＯＳ演算部７３を設ける必要があった。そのため、回路規模が大きくなり、リアルタイムでの演算が困難となるという問題がある。
これに対して、上記のように、プレチルト信号を２５６階調（γ２．２）中、１２階調以上に設定して黒書き込みを行なった場合、液晶分子の配向を階調（すなわち電圧）で制御できるため、αは、簡単な近似式、または、ルックアップテーブルにより補正できるため、図２３に示すように、ＯＳ演算部７３の駆動回路を比較的小規模のものにすることができる。
さらに、上記では、プレチルト信号を、γ特性２．２、表示階調２５６階調のうちの、１２階調以上を示す信号であるとしたが、これに限定されず、例えば、γ特性２．２、表示階調１０２４階調のうちの、４５階調以上を示す信号でもよい。この場合でも上記と同様の効果を得ることができる。
上記のように、チャージシェア電圧固定用電源３５を用いて黒を書き込む電位を固定とした場合からのさらなる改善策について説明する。まず、黒書き込みを行なう場合の、理想的な電圧とフレームとの関係について説明する。理想的な電圧とフレームとの関係では、図２４に示すように、映像信号を書き込む段階の極性反転する電位差ａ・ｃが互いに等しいと共に、黒書き込みする段階の極性反転する電位差ｂ・ｄが互いに等しくなっている。従って、それぞれの状態で電位差が揃うため、応答速度を高めることができる。また、黒を書き込む電位の極性がそれぞれ異なっているため極性に偏りがなく、電気的にオフセットすることがなく、信頼性を高めることができる。また、フレームの最後において画素に印加するプレチルト信号の極性は、次のフレームのデータ信号の極性にあわせることが好ましい。こうすることで、画素をプレ充電することができ、画素の充電率向上の観点から有利となる。
これに対して、上記したように、黒書き込みが固定値の場合、図２５に示すように、映像信号を書き込む段階の極性が反転する電位差ｅ・ｆが互いに異なり、黒書き込みする段階の極性反転する電位差ｇ・ｈが互いに異なっている。液晶の応答特性は電位差によって変わるため、応答特性が異なり、極性によって輝度が異なってしまう。このため、例えば、ドット反転駆動の場合、市松状の応答むらが生じる。また、黒書き込みが固定値の場合、図２５に示すように、画素の極性に偏りが生じる。つまり、黒書き込みの電位が片側極性となり、電気的にオフセットしてしまい、信頼性上の懸念が生じる。
これに対して、本実施の形態では、図２６に示すように、アナログ電圧を調整してプラス極性とマイナス極性での実効値を補正している。これにより、信頼性を向上させることができると共に、焼き付きを防止することができる。また、このアナログ補正と共に、または、アナログ補正の代わりに、表示部１の各画素へ供給する映像信号に極性反転情報に応じた補正を行なうことにより、適切なＯＳ駆動をするデジタル補正を行なってもよい。
このデジタル補正を行なうためのオーバーシュート駆動回路（ＯＳ駆動回路）の構成について、ブロック図を用いて説明する。このＯＳ駆動回路は、表示制御回路２（図２）の前段に配されており、図２７に示すように、画素の極性情報処理部（極性情報処理部）５１、制御部５２、補正量演算部５３、ルックアップテーブル（ＬＵＴ）５４、およびオーバーシュート処理部５５を備えている。
極性情報処理部５１は、予め設計された例えばドット反転駆動などの反転駆動条件と表示部１（パネル内）の画素の位置情報と、から当該画素が＋または−のどちらの極性をとるかの極性情報を検知する。一例として、反転駆動条件がドット反転方式である場合について説明する。画素の極性情報と画素の位置情報である番地を示す（ｘ，ｙ）との関係は、図２８に示すように、（ｘ，ｙ）の偶奇が一致する場合には画素の極性情報が＋となり、（ｘ，ｙ）の偶奇が異なる場合には画素の極性情報が−となる。つまり、反転駆動条件が決まれば、画素の位置情報から一義的に画素の極性情報を得ることができる。
制御部５２は、外部から映像信号（デジタル画像信号ＤＡ；図２）を受け取ると共に、極性情報処理部５１から、画素の極性情報（＋または−）の情報を受け取る。補正量演算部５３は、制御部５２から映像信号および極性状態の情報を受け取り、ＬＵＴ５４を参照して、補正値を得る。補正量演算部５３は、この補正値を補正映像信号として、次段のオーバーシュート処理部５５に送信する。ここで、図２９にＬＵＴ５４の一例を示す。同図に示すように、ＬＵＴ５４には、画素の極性情報および映像信号に対して、補正値が割り当てられている。そのため、例えば、（映像信号，極性情報）＝（５，＋）の場合、「８」という補正値を得ることができる。
オーバーシュート処理部５５は、補正量演算部５３から受け取った今回の補正映像信号と、図示しないフレームメモリに格納しておいた前回の補正映像信号とを互いに比較して、今回の補正映像信号を適切に強調したＯＳ駆動信号をディスプレイ駆動部である、表示制御回路２へ送信する。
なお、ＯＳ駆動回路の各部材の配置は、図２７に示す配置に限らず、次のような配置でもよい。図２７では、各部材は、ＯＳ駆動回路の前段から後段に向かって、画素の極性情報処理部５１および制御部５２→補正量演算部５３およびルックアップテーブル５４→オーバーシュート駆動部５５の順で配されている。これに対して、図３０に示すように、ＯＳ駆動回路の前段から後段に向かって、オーバーシュート駆動部５５→画素の極性情報処理部５１および制御部５２→補正量演算部５３およびルックアップテーブル５４の順に配されていてもよい。つまり、デジタル補正と、オーバーシュート駆動との順序を入れ替えてもよい。
この図３０に示すＯＳ駆動回路の動作について説明する。なお、すでに説明した事項と同様の事項については適宜その説明を省略する。
オーバーシュート駆動部５５は、外部から映像信号を受け取り、今回の映像信号と前回の映像信号とを互いに比較して、今回の映像信号を適切に強調した、オーバーシュート補正量としてのＯＳ補正信号を制御部５２へ送る。このＯＳ補正信号を受け取った制御部５２は、極性情報処理部５１から画素の極性情報（＋または−）の情報を受け取る。
補正量演算部５３は、制御部５２からＯＳ補正信号および極性情報を受け取り、ＬＵＴ５４を参照して、階調補正量としての補正値を得る。補正量演算部５３は、この補正値を補正駆動信号として、ディスプレイ駆動部である、表示制御回路２へ送信する。
次に、図３１に、図３０に示すＬＵＴ５４の一例を示す。同図に示すように、ＬＵＴ５４には、画素の極性情報およびＯＳ補正信号に対して、補正値が割り当てられている。そのため、例えば、（ＯＳ補正信号，極性情報）＝（５，＋）の場合、「６」という補正値を得ることができる。
以上のようなデジタル補正によって、図３２に示すような階調の補正を行うことができる。これにより、黒を書き込むための固定としたままでも、映像信号を書き込む段階の極性反転する電位差ｉ・ｊをほぼ等しくすることができると共に、黒書き込みする段階の極性反転する電位差ｋ・ｌをほぼ等しくすることができる。これにより、それぞれの状態で電位差が揃うため、応答速度を高めることができる。
さらに、黒を書き込むタイミングと同期させて、液晶表示装置に設けられたバックライトを消灯させてもよい。バックライトは、液晶表示装置の液晶表示パネル８１の裏面に配されており、図３３に示すように、複数の（８本の）直下型蛍光ランプ（バックライト）８２ａ〜８２ｈと、各蛍光ランプ８２ａ〜８２ｈに接続された複数のインバータ８３ａ〜８３ｈ、これらのインバータ８３ａ〜８３ｈにそれぞれ接続された複数の切り替えスイッチ８４ａ〜８４ｈと、これらの切り替えスイッチ８４ａ〜８４ｈを統合するバックライト駆動回路８５と、を備えている。
各蛍光ランプ８２ａ〜８２ｈは、ゲートラインＧＬ１〜ＧＬｍ（図２）に平行な方向に配されており、走査信号Ｇ（１）〜Ｇ（ｍ）（図２）に同期させて、配された順に、点灯・消灯するようになっている。また、上記したように、各蛍光ランプ８２ａ〜８２ｈには、インバータ８３ａ〜８３ｈおよび切り替えスイッチ８４ａ〜８４ｈが備えられており、各蛍光ランプ８２ａ〜８２ｈは互いに独立して点灯・消灯させることが可能となっている。蛍光ランプ８２ａ〜８２ｈは、それぞれ図３３に示すように、液晶表示パネル８１を垂直方向に８分割した８つの分割表示領域に対応して設けられている。なお、各蛍光ランプ８２ａ〜８２ｈには、例えば、冷極陰管を用いることができる。
バックライト駆動回路８５は、外部から入力される走査信号Ｇ（１）〜Ｇ（ｍ）に同期させて、切り替えスイッチ８４ａ〜８４ｈをオン・オフさせて、各蛍光ランプ８２ａ〜８２ｈの点灯・消灯を制御する。
次に、バックライトの動作について説明する。図３４（ａ）は、１垂直走査期間（１Ｖ）における、あるゲートラインＧＬｊに印加される走査信号の波形図であり、図３４（ｂ）は、１垂直走査期間（１Ｖ）における、バックライトの点灯・消灯とを示す波形図である。なお、図３４（ｂ）において、バックライトは、ハイレベルのとき点灯し、ローレベルのとき消灯するとする。例えば、図３４（ａ）に示すように、分割領域の１番目（一番上）に配されたゲートラインＧＬ１に画素データ書込パルスＰｗが印加されると、この画素データ書込パルスＰｗに同期してバックライト駆動回路８５は、蛍光ランプ８２ａに対応して設けられた切り替えスイッチ８４ａをオンして、図３４（ｂ）に示すように、蛍光ランプ８２ａを点灯する。
次に、図３４（ａ）に示すように、ゲートラインＧＬ１に黒電圧印加パルスＰｂが印加されると、該黒電圧印加パルスＰｂの印加に同期してバックライト駆動回路８５は、蛍光ランプ８２ａに対応して設けられた切り替えスイッチ８４ａをオフして、図３４（ｂ）に示すように、蛍光ランプ８２ａを消灯する。そして、この蛍光ランプ８２ａは、次フレームにおいてゲートラインＧＬ１に画素データ書込パルスＰｗが印加されるまで消灯状態を維持する。
同様にして、各分割表示領域において、上記の動作を行なう。つまり、各分割表示領域において、該分割表示領域に配された蛍光ランプ８２ａ〜８２ｈを点灯・消灯する動作を１垂直走査期間に繰り返す。以上のように、黒電圧印加パルスＰｂを印加するタイミングと同期させて蛍光ランプ８２ａ〜８２ｈを消灯させれば、例えば、完全な黒電圧が印加されずに、液晶表示パネルの８１画素透過率が十分に下がらない場合でも、透過光を低下できるので、インパルス効果を高めることができる。つまり、液晶の応答速度改善を主眼として、プレチルト電圧を独立に決定することが可能となる。
なお、上記の例では、蛍光ランプ８２ａ〜８２ｈの本数を８本としたが、これに限定されない。また、蛍光ランプ８２ａ〜８２ｈの本数が多ければ、多いほど、１本の蛍光ランプに対応するゲートラインの本数が少なくなるので、各ゲートラインＧＬｊで画素データ書込パルスＰｗおよび黒電圧印加パルスＰｂを印加時間が異なることにより生じる輝度ムラが軽減するが、蛍光ランプ８２ａ〜８２ｈ、インバータ８３ａ〜８３ｈ、切り替えスイッチ８４ａ〜８４ｈなどの数も増えるためコストおよび消費電力が増加する。
また、蛍光ランプ８２ａ〜８２ｈが少なすぎれば、所望の表示輝度が得られない場合もあるが、この場合には、蛍光ランプ８２ａ〜８２ｈの発光効率を高めるために、蛍光ランプ８２ａ〜８２ｈとして、熱陰極管を用いてもよい。蛍光ランプ８２ａ〜８２ｈとしては、その他、ＬＥＤなどの光源を用いてもよく、蛍光ランプ８２ａ〜８２ｈが、ＬＥＤであれば、分割表示領域をよりフレキシブルに分割することができる。
また、上記では、蛍光ランプ８２ａ〜８２ｈを切り替えスイッチ８４ａ〜８４ｈにより完全に消灯したが、点灯状態で、蛍光ランプ８２ａ〜８２ｈへ流れるランプ電流を制御し、蛍光ランプの輝度、つまりランプ輝度を低減してもよい。さらに、上記では、各分割表示領域に対応する１ライン目（１番目）のゲートラインＧＬ１の画素データ書込パルスＰｗおよび黒電圧印加パルスＰｂに同期させて、蛍光ランプ８２ａ〜８２ｈを点灯および消灯させたが、各分割表示領域内で蛍光ランプ８２ａ〜８２ｈの消灯によるインパルス効果の均一性を上げるためには、各分割表示領域内の中央のゲートラインの画素データ書込パルスＰｗおよび黒電圧印加パルスＰｂに同期させて、蛍光ランプ８２ａ〜８２ｈを点灯および消灯させることが好ましい。但し、どのゲートラインの画素データ書込パルスＰｗおよび黒電圧印加パルスＰｂに同期に同期させてもよい。
さらに、上記の液晶表示装置を適用したテレビジョン受信機について、図３５〜図３７を参照しながら以下に説明する。つまり、上記した各液晶表示装置はテレビジョン受信機にも用いることができる。
図３５は、テレビジョン受信機用の液晶表示装置の回路ブロックを示す。液晶表示装置は、図３５に示すように、Ｙ／Ｃ分離回路９０、ビデオクロマ回路９１、Ａ／Ｄコンバータ９２、液晶コントローラ９３、液晶パネル９４、バックライト駆動回路９５、バックライト９６、マイコン９７、階調回路９８を備えた構成となっている。
上記液晶パネル９４は、上述した各実施の形態で説明した何れの構成であってもよい。上記構成の液晶表示装置において、まず、テレビ信号の入力映像信号は、Ｙ／Ｃ分離回路９０に入力され、輝度信号と色信号に分離される。輝度信号と色信号はビデオクロマ回路９１にて光の３原色である、Ｒ・Ｇ・Ｂに変換され、さらに、このアナログＲＧＢ信号はＡ／Ｄコンバータ９２により、デジタルＲＧＢ信号に変換され、液晶コントローラ９３に入力される。
液晶パネル９４では液晶コントローラ９３からのＲＧＢ信号が所定のタイミングで入力されると共に、階調回路９８からのＲ・Ｇ・Ｂそれぞれの階調電圧が供給され、画像が表示されることになる。これらの処理を含め、システム全体の制御はマイコン９７が行うことになる。なお、映像信号として、テレビジョン放送に基づく映像信号、カメラにより撮像された映像信号、インターネット回線を介して供給される映像信号など、様々な映像信号に基づいて表示可能である。
さらに、図３６に示すチューナー部９９ではテレビジョン放送を受信して映像信号を出力し、液晶表示装置（表示装置）１００ではチューナー部９９から出力された映像信号に基づいて画像（映像）表示を行う。
また、上記構成の液晶表示装置をテレビジョン受信機とするとき、例えば、図３７に示すように、液晶表示装置１００を第１筐体１０１と第２筐体１０６とで包み込むようにして挟持した構成となっている。第１筐体３０１には、液晶表示装置１００で表示される映像を透過させる開口部１０１ａが形成されている。また、第２筐体１０６は、液晶表示装置１００の背面側を覆うものであり、該液晶表示装置１００を操作するための操作用回路１０５が設けられるとともに、下方に支持用部材１０８が取り付けられている。
また、上記ゲートドライバ４は、図５（ａ）および図５（ｂ）に示した構成に限定されるものではなく、図１（ｄ）（ｅ）に示すような走査信号Ｇ（１）〜Ｇ（ｍ）を生成するものであれば何でもよい。また、上記では、図１（ｄ）（ｅ）に示すように、各ゲートラインＧＬｊには１フレーム期間毎に３個の黒電圧印加パルスＰｂが印加されるが、１フレーム期間における黒電圧印加パルスＰｂの個数すなわち１つのゲートラインが黒信号挿入期間で選択状態となる１フレーム期間当たりの回数は３回に限定されるものではなく、表示を黒レベルとすることができるような１以上の数であればよい。図１（ｆ）からわかるように、１フレーム期間における黒電圧印加パルスＰｂの個数を変えることにより黒表示期間Ｔｂｋにおける黒レベル（表示輝度）を所望の値に設定することができる。
また、上記実施形態では、各ゲートラインＧＬｊに対し、画素データ書込パルスＰｗが印加されてから２／３フレーム期間の長さの画素データ保持期間Ｔｈｄが経過した時点で黒電圧印加パルスＰｂが印加され（図１（ｄ）（ｅ））、各フレームにつき、ほぼ１／３フレーム期間程度の黒挿入が行われるが、黒表示期間Ｔｂｋは１／３フレーム期間に限定されるものではない。黒表示期間Ｔｂｋを長くすればインパルス化の効果が大きくなり動画表示性能の改善（尾引残像の抑制等）には有効であるが、表示輝度が低下することになるので、インパルス化の効果と表示輝度とを勘案して適切な黒表示期間Ｔｂｋが設定されることになる。
なお、上記では、図１１および図１２に示すように、第１のＭＯＳトランジスタＳＷａと、第２のＭＯＳトランジスタＳＷｂおよび第３のＭＯＳトランジスタＳＷｂ２または第２のＭＯＳトランジスタＳＷｃと、インバータ３３とにより、チャージシェア期間ＴｓｈにおいてソースラインＳＬ１〜ＳＬｎへのデータ信号Ｓ（１）〜Ｓ（ｎ）の印加を遮断すると共にそれらのソースラインＳＬ１〜ＳＬｎ（各隣接ソースライン）を互いに短絡するスイッチ回路が構成され、このスイッチ回路はソースドライバ３に含まれる。しかし、このスイッチ回路の一部または全部をソースドライバ３の外部に設ける構成、例えばＴＦＴを用いて表示部１内に画素アレイと一体化して設ける構成としてもよい。
図３８は、ソースドライバ３の出力部１３の他の構成を示す回路図である。図３９（ａ）〜（ｄ）は、図３８に示す出力部１３を備えたソースドライバ３の駆動方法を説明するための波形図である。
図３８に示す出力部１３は、図１２に示すソースドライバ３の出力部１３とほぼ同じ構成であるため、図１２に示すソースドライバ３の出力部１３と異なる箇所のみ説明する。この図３８に示す出力部は、図１２に示すチャージシェア電圧固定用電源３５の代わりに、極性が反転する第１の極性反転電源１００を備えている。なお、図３８に示す出力部１３には、チャージシェア制御信号Ｃｓｈを生成する第１のチャージシェア制御信号源１０１を記載しているが、この第１のチャージシェア制御信号源１０１は、図１１・１２に示す出力部１３にも設けられているものである。また、ソースラインＳＬ１〜ＳＬｎには、絵素１０２が設けられている。さらに、各出力バッファ３１の前段には、アナログ電圧信号ｄ（ｉ）を生成する入力信号源１１１が設けられている。
ここで、特に、第２のＭＯＳトランジスタＳＷｃに接続された第１の極性反転電源１００には、ゲートスタートパルスＧＳＰが入力されており、この第１の極性反転電源１００は、入力されたゲートスタートパルスＧＳＰに同期して極性が反転する電圧を生成している。ここで、極性が反転するとは、コモン電圧に対してプラス（＋）、マイナス（−）を変わることをいう。
具体的には、画素データ書込パルスに対応するＧＳＰａ（図３９（ａ））に同期するチャージシェア制御信号ｃｓｈａによる短絡時と、チャージシェア制御信号ｃｓｈｂによる短絡時（図３９（ｂ））と、で互いに極性の異なる電圧をソースラインＳＬｎ、ＳＬｎ＋１に印加している（図３９（ｃ）（ｄ））。このように極性を反転させた電圧の印加を１Ｖ（１フレーム；１垂直走査期間）ごとに行なっている。
本実施の形態では、ゲートスタートパルスＧＳＰは、黒電圧印加パルスに対応する期間にも入力される（つまり黒挿入用のゲートスタートパルスＧＳＰもある）。そのため、第１の極性反転電源１００の電圧は、黒挿入用のゲートスタートパルスＧＳＰ以外のゲートスタートパルスＧＳＰにおいて、極性を反転させている。それゆえ、ゲートスタートパルスＧＳＰが２つ入力されるたびに極性を反転させている。これにより、１フレームごとに極性を反転させることができる。従って、片側極性にて生じる焼き付きを防止することができる。
図４０は、ソースドライバ３の出力部１３のさらに他の構成を示す回路図である。また、図４１（ａ）〜（ｅ）は、図４０に示す出力部１３を備えたソースドライバ３の駆動方法を説明するための波形図である。
図４０に示す出力部１３は、図３８に示す出力部における第１の極性反転電源１００の代わりに、第２の極性反転電源１０３を備えている。この第２の極性反転電源１０３には、図４０に示すように、外部からゲートクロック信号ＧＣＫが入力されており、第２の極性反転電源１０３は入力されたゲートクロック信号ＧＣＫに同期して極性が反転する電圧を生成している。
具体的には、ゲートクロック信号ＧＣＫ（図４１（ｂ））に同期して入力されるチャージシェア制御信号ｃｓｈ（図４１（ｃ））における短絡時に極性が異なる電圧をソースラインＳＬｎ・ＳＬｎ＋１に印加している（図４１（ｄ）（ｅ））。このように極性を反転させた電圧の印加を１Ｈ（１水平走査期間）ごとに行なっている。従って、この図３９に示す出力部の構成においても、片側極性にて生じる焼き付きをより一層防止することができる。
図４２は、ソースドライバ３の出力部１３のさらに他の構成を示す回路図である。図４３（ａ）〜（ｆ）は、図４２に示す出力部１３を備えたソースドライバ３の駆動方法を説明するための波形図である。同図に示す出力部１３は、第１のチャージシェア制御信号源１０１に加えて、該第１のチャージシェア制御信号源１０１に並列に第２のチャージシェア制御信号源１０５を備えている。
さらに、これら第１のチャージシェア制御信号源１０１および第２のチャージシェア制御信号源１０５の後段には、それぞれが生成するチャージシェア制御信号ｃｓｈ１・ｃｈｈ２が入力されるＯＲゲート１０６が設けられており、該ＯＲゲート１０６の出力がインバータ３３に入力されるようになっている。
ここで、特に、図４２に示す出力部１３では、各ソースラインＳＬｉにおける第２のＭＯＳトランジスタＳＷｃの絵素１０２側に第４のＭＯＳトランジスタＳＷｄが設けられている。この第４のＭＯＳトランジスタＳＷｄは、隣接ソースラインＳＬ１〜ＳＬｎ間に１つ個ずつ設けられており、さらに、ソースラインＳＬ１〜ＳＬｎの奇数行と偶数行とで、各第４のＭＯＳトランジスタＳＷｄのゲート端子が別々に統合されている。これら別々に統合されたゲート端子には、それぞれ第２のチャージシェア制御信号源１０５が生成したチャージシェア信号ｃｓｈ２が入力されるようになっている。
また、奇数行のソースラインＳＬ１・ＳＬ３…には、第２の極性反転電源１０３により生成される電圧、（つまりゲートクロック信号ＧＣＫに同期して極性が反転する電圧）が印加される一方、偶数行のソースラインＳＬ２・ＳＬ４…には、第２の極性反転電源１０３により生成される電圧をさらに、インバータ１０７にて極性を反転させた電圧が印加されている。
具体的には、ゲートクロック信号ＧＣＫ（図４３（ｂ））に同期していると共に、タイミングがずれたチャージシェア制御信号ｃｓｈ１・ｃｓｈ２を生成する（図４３（ｂ）（ｃ））。そして、チャージシェア制御信号ｃｓｈ１の入力のタイミングで、全てのソースラインＳＬ１〜ＳＬｎを短絡させて、ソースラインＳＬ１〜ＳＬｎの電荷を中和し、その後、チャージシェア制御信号ｃｓｈ２の入力時に、隣接するソースラインＳｎ・Ｓｎ＋１間で互いに極性が異なる電圧が印加される（図４３（ｅ）（ｆ））。このように、１水平走査期間ごとに極性が反転すると共に、隣接するソースライン同士で互いに極性が異なる、電圧を印加している。それゆえ、焼き付きを防止することができる。
また図４３（ｅ）（ｆ）に示すように、チャージシェア制御信号ｃｓｈ２に対応する非画像信号の極性は、あとに続く水平走査期間におけるデータ信号極性に揃える方が、充電率向上に有利となる。詳細は後述する実施形態２で説明する。
また、後のフレームにおいて画素に印加するデータ信号の極性と、前のフレームで画素へ印加する最後のプレチルト信号（非画像信号）の極性とは、同じ極性であることが望ましい。これにより、画素の充電率向上に有利となる。詳細は後述する実施形態２で説明する。
図４４は、ソースドライバ３の出力部１３のさらに他の構成を示す回路図である。図４５（ａ）〜（ｅ）は図４４に示す出力部１３を備えたソースドライバ３の駆動方法を説明するための波形図である。
この出力部は、図１２に示すソースドライバ３の構成に加えて、第２のＭＯＳトランジスタＳＷｃとチャージシェア電圧固定用電源３５との間に定電圧ダイオード１０８が配されている。つまり、各第２のＭＯＳトランジスタＳＷｃに定電圧ダイオード１０８を接続し、これらの定電圧ダイオード１０８を一つの配線にて統合し、この配線にチャージシェア電圧固定用電源３５を接続している。この固定電源の電圧は、例えばデータ信号電圧の最大値と最小値の中央値とする。
この定電圧ダイオード１０８を設けることにより、チャージシェア制御信号ｃｓｈ入力、つまり、各ソースラインＳＬｉの短絡によっても、ソースラインＳＬｉの電圧が完全には抜けず、一定の電圧が残る。この一定の電圧は、定電圧ダイオードのツェナー電圧を適宜選択することで調整可能である。
具体的には、ゲートクロック信号ＧＣＫ（図４５（ｂ））に同期したチャージシェア制御信号ｃｓｈの入力のタイミングで、全てのソースラインＳＬ１〜ＳＬｎを短絡させると共に、チャージシェア電圧固定用電源３５からの電圧をソースラインＳＬ１〜ＳＬｎに印加する。このとき、定電圧ダイオード１０８によりソースラインＳＬ１〜ＳＬｎに電圧が保持されるため、隣接するソースラインＳｎ・Ｓｎ＋１間で互いに極性が異なる電圧が印加される（図４５（ｄ）（ｅ））。この「互いに極性が異なる電圧」は、固定電源の設定電圧と定電圧ダイオードのツェナー電圧により決めることが出来る。
なお図４５（ｄ）（ｅ）では反対となっているが、チャージシェア制御信号ｃｓｈ対応する非画像信号の極性は、あとに続く水平走査期間におけるデータ信号の極性に揃える方が、充電率向上に有利となる。
また、後のフレームにおいて画素に印加するデータ信号の極性と、前のフレームで画素へ印加する最後のプレチルト信号（非画像信号）の極性とは、同じ極性であることが望ましい。これにより、画素の充電率向上に有利となる。詳細は後述する実施形態２で説明する。
さらに、上記した実施の形態の説明では、いずれもチャージシェア制御信号の入力時に、各ソースラインＳＬｉを短絡させて、短絡させたソースラインＳＬｉに黒を書き込むための電圧を印加することにより、黒書き込みを行なっていたが、黒書き込みの方法は、この方法に限定されない。
図４６は、ソースドライバの出力部のさらに他の構成を示す回路図である。図４７（ａ）〜（ｉ）は、図４６に示す出力部を備えたソースドライバ３の駆動方法を説明するための波形図である。この出力部には、図１１・１２・４２に示すようなチャージシェア電圧固定用電源３５は設けられておらず、また、図３８・４０・４２に示すような第１の極性反転電源１００や第２の極性反転電源１０３も設けられていない。図４６に示す出力部では、これらの代わりに、各ソースラインＳＬｉに第５のＭＯＳトランジスタＳＷｅを介して、非画像信号（黒を書き込むための信号）Ｎ（１）〜Ｎ（ｍ）が入力される構成となっている。第５のＭＯＳトランジスタＳＷｅの一端には、出力バッファ１１０が接続されており、他端には、ソースラインＳＬｉを介して第１のＭＯＳトランジスタＳＷａが接続されている。また、第５のＭＯＳトランジスタＳＷｅのゲート端子には、チャージシェア制御信号が入力されるようになっている。
具体的には、図４７（ｆ）（ｇ）に示すように、互いに極性が異なり、１ＨごとにＨｉｇｈレベルと、Ｌｏｗレベルとを繰り返す非画像信号Ｎ（ｎ）・Ｎ（ｎ＋１）をソースラインＳＬｎ・ＳＬｎ＋１に印加する。これらの非画像信号Ｎ（ｎ）・Ｎ（ｎ＋１）は、ソースラインＳＬｎ・ＳＬｎ＋１に印加されるアナログ電圧信号ｄ（ｎ）の極性反転とは１／２Ｈずれている（図４７（ｄ）（ｅ））。上記構成によれば、黒書き込むための信号（非画像信号Ｎ（ｎ））を、直接各ソースラインＳＬｉに印加することにより、黒書き込みを行なうことができる（図４７（ｈ）（ｉ））。
なお、４７（ｈ）（ｉ）では反対となっているが、チャージシェア制御信号ｃｈｓ対応する非画像信号の極性は、あとに続く水平走査期間におけるデータ信号の極性に揃える方が、充電率向上に有利となる。
また、後のフレームにおいて画素に印加するデータ信号の極性と、前のフレームで画素へ印加する最後のプレチルト信号（非画像信号）の極性とは、同じ極性であることが望ましい。これにより、画素の充電率向上に有利となる。詳細は後述する実施形態２で説明する。
最後に、図２７および図３０に示したＯＳ駆動回路の各ブロック、特に極性情報処理部５１および補正量演算部５３は、ハードウェアロジックによって構成してもよいし、次のようにＣＰＵを用いてソフトウェアによって実現してもよい。
すなわち、ＯＳ駆動回路は、各機能を実現する制御プログラムの命令を実行するＣＰＵ（central processing unit）、上記プログラムを格納したＲＯＭ（read only memory）、上記プログラムを展開するＲＡＭ（random access memory）、上記プログラムおよび各種データを格納するメモリ等の記憶装置（記録媒体）などを備えている。そして、本発明の目的は、上述した機能を実現するソフトウェアであるＯＳ駆動回路の制御プログラムのプログラムコード（実行形式プログラム、中間コードプログラム、ソースプログラム）をコンピュータで読み取り可能に記録した記録媒体を、上記ＯＳ駆動回路に供給し、そのコンピュータ（またはＣＰＵやＭＰＵ）が記録媒体に記録されているプログラムコードを読み出し実行することによっても、達成可能である。
上記記録媒体としては、例えば、磁気テープやカセットテープ等のテープ系、フロッピー（登録商標）ディスク／ハードディスク等の磁気ディスクやＣＤ−ＲＯＭ／ＭＯ／ＭＤ／ＤＶＤ／ＣＤ−Ｒ等の光ディスクを含むディスク系、ＩＣカード（メモリカードを含む）／光カード等のカード系、あるいはマスクＲＯＭ／ＥＰＲＯＭ／ＥＥＰＲＯＭ／フラッシュＲＯＭ等の半導体メモリ系などを用いることができる。
また、ＯＳ駆動回路を通信ネットワークと接続可能に構成し、上記プログラムコードを通信ネットワークを介して供給してもよい。この通信ネットワークとしては、特に限定されず、例えば、インターネット、イントラネット、エキストラネット、ＬＡＮ、ＩＳＤＮ、ＶＡＮ、ＣＡＴＶ通信網、仮想専用網（virtual private network）、電話回線網、移動体通信網、衛星通信網等が利用可能である。また、通信ネットワークを構成する伝送媒体としては、特に限定されず、例えば、ＩＥＥＥ１３９４、ＵＳＢ、電力線搬送、ケーブルＴＶ回線、電話線、ＡＤＳＬ回線等の有線でも、ＩｒＤＡやリモコンのような赤外線、Ｂｌｕｅｔｏｏｔｈ（登録商標）、８０２．１１無線、ＨＤＲ、携帯電話網、衛星回線、地上波デジタル網等の無線でも利用可能である。なお、本発明は、上記プログラムコードが電子的な伝送で具現化された、搬送波に埋め込まれたコンピュータデータ信号の形態でも実現され得る。
〔実施の形態２〕
続いて、本発明の他の実施形態について以下に説明する。本発明における液晶表示装置の駆動方法は、複数の水平走査期間毎にそれぞれの画素の極性が反転してもよい。本実施形態では、複数の走査線ごとにデータ信号の極性を反転するｎＨ反転（ｎは２以上の整数）の駆動方法について説明する。
なお、実施の形態１では、１水平走査期間ごとに信号の極性が反転するもの（すなわち、１Ｈ反転駆動）を例に挙げて説明したが、本実施の形態２は、１Ｈ反転が２Ｈ反転になった点のみが実施の形態１とは異なる。そこで、実施の形態１と共通する点についてはその説明を省略し、異なる点のみを説明する。また、各部材名称および部材番号、ならびに、信号の名称および信号の符号についても、共通するものは共通の名称及び番号（または符号）を付し、その説明を省略する。
まず、ｎＨ反転駆動の一例として、２水平走査期間毎にデータ信号線における信号の極性が反転する２Ｈ反転駆動を挙げて説明する。２Ｈ反転駆動には、隣接するソースライン（データ信号線）ごとに極性が反転する２Ｈドット反転（図４９（ａ）参照）と、隣接するソースライン（データ信号線）において極性が反転しない２Ｈライン反転（図４９（ｂ）参照）などがあるが、本実施形態に本質的に影響しないため、特に記載のない限り区別せず説明する。
このような２Ｈ反転駆動において、好ましくは、極性反転する水平走査期間の間と極性反転しない水平走査期間の間の両方において、非画像信号をデータ信号線に印加し、非画像信号の印加のタイミングに合わせて走査信号線を選択するほうがよい。つまり、１Ｈ目と２Ｈ目との間でソースラインに中間電位（非画像信号）を挿入することにより、黒挿入（非画像挿入期間）を行なうことが好ましい。このようにすることによって、非画像信号が画素に印加される始めと終りのタイミングやトータルの時間を各走査信号線において合わせ易くすることができる。これにより、走査ライン間で生ずる表示ムラを改善することができる。
本実施の形態にかかる液晶表示装置は、図２に示す実施の形態１にかかる液晶表示装置と同様の構成を有している。図４８には、本実施の形態にかかる液晶表示装置における各信号の波形を示す。（ａ）はアナログ電圧信号を示す波形図であり、（ｂ）はチャージシェア制御信号を示す波形図であり、（ｃ）はデータ信号を示す波形図であり、（ｄ）はゲートラインＧＬｊに印加される走査信号Ｇ（ｊ）を示す波形図であり、（ｅ）はゲートラインＧｊ＋１に印加される走査信号Ｇ（ｊ＋１）を示す波形図であり、（ｆ）は画素の輝度を示す波形図である。なお、図４８に示す本実施の形態の各波形において、図１に示す実施の形態１の波形と共通する点については、その説明を省略し、異なる点のみを説明する。
２Ｈ反転駆動では図４８（ａ）に示すように、ソースドライバ３のデータ生成部１２において生成される映像信号ｄ（i）として、２水平走査期間（２Ｈ）毎に極性の反転するアナログ電圧信号が用いられる。実施の形態１と異なる点は、図４８（ｂ）に示すように、前後の水平走査期間で極性反転しない間に、チャージシェア制御信号Ｃｓｈをハイレベルとする点にある。
これにより、ソースラインに印加されるデータ信号Ｓ（ｉ）は図４８（ｃ）のようになり、極性反転しないところにも非画像信号が印加されることになる。図４８（ｃ）は理想的な状態であり、実際はある程度なまった波形となっている。本実施の形態のように２Ｈ反転の場合には、極性反転する時及び極性反転しない時のそれぞれにおいて非画像信号を印加することで、極性反転する画素としない画素との間に充電率の差が生じ、２Ｈ毎にスジムラができることを防止することができる。
また、図４８（ｄ）の走査信号Ｇ（ｊ）に示すように、極性反転有無にかかわらず非画像信号で走査線を選択状態（Ｐｂ）（Ｐｂを黒挿入印加パルスとも呼ぶ）とする。これにより、画素（ｊ，ｉ）に印加される電圧によって決まる輝度（ｊ，ｉ）は、図４８（ｆ）のようになる。なお、黒挿入印加パルス（Ｐｂ）の数は、２Ｈ反転の場合には、偶数個とすることが好ましい。これによれば、隣接する走査ライン間において、極性が反転するときの黒挿入印加パルス（Ｐｂ）の数と、極性が反転しないときの黒挿入印加パルス（Ｐｂ）の数とをそろえることができる。これによれば、走査ラインごとに生じる表示ムラを改善することができる。
またデータ信号の極性が＋（正）から−（負）に変わるタイミングと−から＋タイミングがあるので、さらに好ましくは、２Ｈ反転の場合には４の倍数個（たとえば４個）とすることが好ましい。
以上が好適な方法であるが、本発明では、複数の走査線ごとに極性が反転する場合（すなわち、ｎＨ反転（ｎは２以上の整数）の場合）において、極性反転する水平走査期間の間に非画像信号をデータ信号線に印加し、非画像信号の印加のタイミングに合わせて走査信号線を選択するとともに、極性反転しない水平走査期間の間に非画像信号をデータ信号線に印加し、非画像信号の印加のタイミングに合わせて走査信号線を選択すればよい。また、図示はしていないが、１Ｈずらして飛び越し走査してもよい。
以上の説明では、２水平走査期間ごとにデータ信号の極性を反転させる２Ｈ反転について説明したが、本発明はこれに限定されることなく、極性が反転するタイミングを３以上の水平走査期間毎とすることもできる。図５０には、３以上の水平走査期間毎にデータ信号の極性を反転させる例として、４Ｈ反転（４Ｈドット反転）の場合の各信号の波形を示す。図５０に示すように、２Ｈ反転の場合と同様に極性反転しない場合にも、Ｃｓｈ信号を入れている。それ以外の点については、図４８と同じであるため、説明を省略する。
なお、図５０においては、黒挿入印加パルス（Ｐｂ）の数は４個となっている。４の倍数以外では走査線４本ごとに毎にデータ信号極性反転するタイミングとしないタイミングの黒挿入印加パルスの個数が異なりムラとなる場合があるからである。すなわちｎＨ反転の場合、黒挿入印加パルス（Ｐｂ）をｎの倍数個とすることが望ましい。
さらには、４Ｈ反転の場合、４×２ｍ（ｍは１以上の整数）となることがより好ましい。これにより、各走査信号線においてデータ信号の極性が反転する場合の、負から正へ反転する間の非画像信号が選択される回数、および、正から負への反転する間の非画像信号が選択される回数を等しくすることができるとともに、信号の極性が反転しない場合の、正と正との間に印加される非画像信号が選択される回数、および、負と負との間に印加される非画像信号が選択される回数を等しくすることができる。これによって、隣接する画素間の充電率の差をより小さくすることができ、走査線ごとに生じるムラをより改善することができる。すなわちｎＨ反転の場合、黒挿入印加パルス（Ｐｂ）を２ｎの倍数個とすることが好ましい。
なお、本実施の形態２においても実施の形態１と同様に、非画像信号を、液晶分子をプレチルトさせるためのプレチルト信号とすることができる。ここでは、２Ｈ反転において、非画像信号を、液晶分子をプレチルトさせるためのプレチルト信号とする場合を例に挙げて説明する。
図５１、図５２は、２Ｈドット反転駆動において、非画像信号を、液晶分子をプレチルトさせるためのプレチルト信号とした場合を説明する図である。図５１は、この場合の駆動方法を説明するための波形図である。図５２は、図５１に示す各波形を出力するソースドライバ３の出力部１３の一実施例の構成を示す回路図である。また、図５３は、図５２に示す出力部１３を有する液晶表示装置を、その表示部の等価回路と共に示すブロック図である。また、図５４は、図５３に示すソースドライバの構成を示すブロック図である。
図５３において、プレチルト信号の極性反転を決定するリバース信号ＲＥＶおよび電位を決定するプレチルト信号ＰＴが、表示制御回路２からソースドライバ３へ入力される。また、ソースドライバ３においては、図５４に示すように、データ信号生成部１２へリバース信号ＲＥＶが入力し、出力部１３へプレチルト信号ＰＴが入力する。他の構成については、実施の形態１と同じであるので説明を省略する。
図５２に示す出力部１３は、図４０に示すソースドライバ３の出力部１３とほぼ同じ構成であるため、図４０に示すソースドライバ３の出力部１３と異なる箇所のみ説明する。この図５２に示す出力部は、図４０に示す第２の極性反転電源１０３の代わりに、第３の極性反転電源１１３を備えている。
ここで、特に、図５２に示す出力部１３では、各ソースラインＳＬｉにおける第２のＭＯＳトランジスタＳＷｃの絵素１０２側に第４のＭＯＳトランジスタＳＷｄが設けられている。この第４のＭＯＳトランジスタＳＷｄは、隣接ソースラインＳＬ１〜ＳＬｎ間に１つ個ずつ設けられており、さらに、ソースラインＳＬ１〜ＳＬｎの奇数行と偶数行とで、各第４のＭＯＳトランジスタＳＷｄのゲート端子が別々に統合されている。
また、奇数行のソースラインＳＬ１・ＳＬ３…には、第３の極性反転電源１１３により生成される電圧が印加される一方、偶数行のソースラインＳＬ２・ＳＬ４…には、第３の極性反転電源１１３により生成される電圧をさらに、インバータ１０７にて極性を反転させた電圧が印加されている。
そして、この第３の極性反転電源１１３は、チャージシェア制御信号Ｃｓｈ（図５１（ｂ））とリバース信号ＲＥＶ（図５１（Ａ））とを参照して、プレチルト信号（非画像信号）およびデータ信号（画像信号）の極性を反転させる。ここで、極性が反転するとは、コモン電圧に対してプラス（＋）、マイナス（−）を変わることをいう。
具体的には、チャージシェア制御信号ｃｓｈａ’による短絡時と、チャージシェア制御信号ｃｓｈｂ’による短絡時（図５１（ｂ））と、で互いに極性の異なる電圧をソースラインＳＬｎ、ＳＬｎ＋１に印加する。
次に、図５２に示す出力部１３を備えたソースドライバ３の駆動を、図５１を参照して説明する。図５１において、（Ａ）はリバース信号ＲＥＶを示す波形図である。（ａ）〜（ｆ）は、図５２に示す出力部１３を備えたソースドライバ３の駆動方法を説明するための波形図であり、図４８の（ａ）〜（ｆ）にそれぞれ対応するものである。図５１に示す各波形において、図４８に示す波形と共通する点については、その説明を省略し、異なる点のみを説明する。図４８と異なる点は、（ｃ）において水平走査期間の間の非画像信号を、液晶分子をプレチルトさせるための電位であるプレチルト信号ＰＴとする点である。好ましいプレチルト信号については、１Ｈ反転の場合と同様であるので、説明を省略する。
上記の構成によれば、図５１（ｆ）の非画像信号入力時に液晶は若干傾いた状態となるので尾引きを改善できる。なお、図５１（ｃ）（ｄ）に示すように、後のフレームにおいて画素に印加する画像信号（Ａ１、選択パルスＡ２）の極性と、前のフレームで画素へ印加する最後のプレチルト信号（Ａ３、選択パルスＡ４）の極性とは、同じ極性であることが望ましい。これにより、画素の充電率向上に有利となる。同様に、次の走査ラインにおいても、図５１（ｃ）（ｅ）に示すように、画像信号Ｂ１（選択パルスＢ２）の極性と、プレチルト信号Ｂ３（選択パルスＢ４）の極性とは、同じ極性であることが望ましい。なお詳細は説明しないが、この方法は実施形態１にも適用することが可能であることは明らかである。図５１（ｃ）に示すように、チャージシェア信号Ｃｓｈは１水平走査期間毎に出力するが、図５２の第３の極性反転電源１１３において、プレチルト信号の反転タイミングを２水平走査期間毎としている点である。こうすることで、図５１（ｃ）のように、プレチルト信号および画像信号とも２水平走査期間毎に極性が反転するので焼き付きを防止することができる。
また、チャージシェア制御信号Ｃｓｈに対応する非画像信号の極性はあとに続く水平走査期間の極性に揃える方が、充電率向上に有利となる。図５７（ａ）〜図５７（ｃ）を用いて、この点について説明する。図５７（ａ）は、非画像信号Ｃ１の極性が後に続く水平走査期間ｈ２のデータ信号の極性と等しい場合の理想波形を実線で示すものであり、図５７（ｂ）は、非画像信号Ｃ２の極性が後に続く水平走査期間ｈ２のデータ信号の極性と異なる場合の理想波形を破線で示すものであり、図５７（ｃ）は、非画像信号の極性が後に続く水平走査期間のデータ信号の極性と等しい場合（実線）と異なる場合（破線）の実際の波形である。この図において、Ｐｗは、走査信号線に印加される画素データ書込パルスである。図５７（ａ）〜図５７（ｃ）において、ＶＳｄｃはデータ信号の直流レベルであり、＋ＰＶはプラスプリチャージ電位であり、−ＰＶはマイナスプリチャージ電位である。
図５７（ｃ）に示すように、データ信号線には様々な容量があるため波形がなまる。このとき、図５７（ａ）の場合と図５７（ｂ）の場合では、図５７（ｃ）にそれぞれ示されるように波形がなまっており、たとえばＤｆで示している箇所では、極性が等しい場合（実線）の方が、極性が異なる場合（破線）と比べて、電位が高く、且つ設定電位に到達する時間も早い。
したがって、極性が等しいほうが画素の充電率向上には有利となる。この方法は図５８（ａ）〜図５８（ｃ）に示すように実施形態１にも同じく適用することができる。つまり、さらには非画像信号を選択せず画素に印加しない場合においても充電率的に有利となる。
なお、本発明における互いに隣接する水平走査期間の境界とは、例えば、図５７（ａ）、図５７（ｂ）および図５８（ａ）、図５８（ｂ）においては、水平走査期間ｈ１と水平走査期間ｈ２との間、すなわち、非画像信号Ｃ１またはＣ２が印加されている部分のことを意味する。そして、非画像信号が印加された直後の水平走査期間とは、例えば、非画像信号Ｃ１またはＣ２の場合には、水平走査期間ｈ１のことを意味する。
以上のように、第３の極性反転電源１１３は、２水平走査期間ごとに極性が反転するとともに、隣接するデータ信号線同士は互いに異なる極性を有する電圧を、各ソースライン（データ信号線）に共通に与えるものである。従って、片側極性にて生じる焼き付きを防止することができるとともに、いわゆるドット反転駆動にて駆動させることができるのでフリッカを防止することもできる。
なお、ここでは、第３の極性反転電源として、２水平走査期間ごとに極性が反転するとともに、隣接するデータ信号線同士は互いに異なる極性を有する電圧を、各ソースライン（データ信号線）に共通に与えるものを例に挙げて説明した。しかしながら、本発明において、第３の極性反転電源は、複数の水平走査期間ごとに極性が反転する固定電圧を各データ信号線に共通に与えるものであればよい。これによれば、片側極性にて生じる焼き付きを防止することができる。
続いて、ソースドライバ３の出力部１３のさらに他の実施形態について説明する。図５６は、ソースドライバ３の出力部１３の別の実施例の構成を示す図である。図５５（Ａ）および（ａ）〜（ｇ）は、図５６に示す出力部１３を備えたソースドライバ３の駆動方法を説明するための波形図である。
図５６に示す出力部１３の構成は、図４２とほぼ同じであり、図５５に示す各波形は、図４３とほぼ同じである。そのため、ここでは異なる点のみを説明する。異なる点は、図５５（ｃ）（ｄ）に示すように、チャージシェア信号は１水平走査期間毎に出力するが、図５６に示す第３の極性反転電源１１３において、プレチルト信号の反転タイミングを２水平走査期間毎としている点である。つまり、第３の極性反転電源１１３に入力するチャージシェア制御信号Ｃｓｈ（図５１（ｂ））とリバース信号ＲＥＶ（図５１（Ａ））とを参照して、プレチルト信号（非画像信号）およびデータ信号（画像信号）の極性を反転させる。このようにして極性反転を行なうことで、図５５（ｆ）（ｇ）のように隣接するソースラインＳＬｎ・ＳＬｎ＋１で極性が反転される（すなわち、ドット反転される）とともに、プレチルト信号および画像信号とも２水平走査期間毎に極性が反転するので、フリッカを防止するとともに、焼き付きを防止することができる。
なお、本実施の形態では、実施の形態１と共通する点についてはその説明を省略している。そして、１水平走査期間ごとに極性を反転させる構成以外の構成については、実施の形態１において説明した構成を本実施の形態２の構成と組み合わせて実施することもできる。つまり、実施の形態１において説明した構成と実施の形態２の構成とを適宜組み合わせて本発明を実施することもでき、これらも本発明の範疇に含まれる。
また、本発明は、上記した主要な特徴から逸脱することなく、他のいろいろな形で実施することができる。そのため、上述の実施形態はあらゆる点で単なる例示にすぎず、限定的に解釈されるべきではない。本発明の範囲は特許請求の範囲によって示すものであって、明細書本文には、なんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更、プロセスは、全て本発明の範囲内のものである。
 産業上の利用の可能性
本発明の液晶表示装置は、液晶ディスプレイを用いる製品に用いることができ、特にテレビに好適に利用することができる。

Claims (60)

  1. 複数のデータ信号線と、これら複数のデータ信号線と交差する複数の走査信号線と、上記複数のデータ信号線と上記複数の走査信号線との交点に対応してマトリクス状に配置され対応する交点を通過する走査信号線が選択されているときに対応する交点を通過するデータ信号線の電圧を画素値として取り込む複数の画素部と、を備えたアクティブマトリクス型の液晶表示装置の駆動方法において、
    互いに隣接する水平走査期間の境界に非画像信号をデータ信号線に印加する一方、
    上記走査信号線を有効走査期間で選択し、その後該走査信号線を非選択にした時点から次の有効走査期間よりも前に上記データ信号線への非画像信号の印加のタイミングに合わせて該走査信号線を選択し、
    電界により液晶分子の配向方向を制御する、垂直配向モードの液晶表示装置の駆動方法であって、
    上記非画像信号を、上記液晶分子をプレチルトさせるためのプレチルト信号にするとともに、
    上記データ信号線への非画像信号の印加は、隣接するデータ信号線を互いに短絡させて行ない、
    上記データ信号線への非画像信号の印加は、各データ信号線に固定電圧を与えることにより行なうことを特徴とする液晶表示装置の駆動方法。
  2. 上記非画像信号の電圧極性は、該非画像信号が印加された直後の水平走査期間における画像信号の電圧極性と同じであることを特徴とする請求項１に記載の液晶表示装置の駆動方法。
  3. １垂直走査期間の最後に選択され、上記画素部に印加される非画像信号の極性は、該１垂直走査期間の次の１垂直走査期間で選択される画像信号の極性と同じであることを特徴とする請求項１または２に記載の液晶表示装置の駆動方法。
  4. 白輝度レベルを１とし、黒輝度レベルを０とした場合の表示輝度Ｔが、表示階調Ｌ、白表示階調Ｌｗ、およびγ特性γに関して、Ｔ＝（Ｌ／Ｌｗ）γと略近似できるときに、
    上記プレチルト信号を、Ｌｗ×１０(−３/γ)以上を示す信号とすることを特徴とする請求項１〜３のいずれか１項に記載の液晶表示装置の駆動方法。
  5. 白輝度レベルを１とし、黒輝度レベルを０とした場合の表示輝度Ｔを示す表示階調Ｌをγ特性γに関して、
    Ｌ＝２５５×Ｔ（１／２．２）と定義し、
    上記プレチルト信号を、Ｌ＝１２のときの階調電圧より大きい階調電圧を発生する信号とすることを特徴とする請求項１〜３のいずれか１項に記載の液晶表示装置の駆動方法。
  6. 上記プレチルト信号を、γ特性２．２、表示階調２５６階調のうちの、１２階調以上を示す信号とすることを特徴とする請求項４または５に記載の液晶表示装置の駆動方法。
  7. 上記プレチルト信号を、γ特性２．２、表示階調１０２４階調のうちの、４５階調以上を示す信号とすることを特徴とする請求項４または５に記載の液晶表示装置の駆動方法。
  8. 表示が白となる輝度レベルを１００％とする一方、表示が黒となる輝度レベルを０％とした場合、上記プレチルト信号の輝度レベルを０．１％以上とすることを特徴とする請求項１〜７のいずれか１項に記載の液晶表示装置の駆動方法。
  9. 上記の非画像信号は、互いに異なる極性間の電圧であり、
    該非画像信号の上記データ信号線への印加は、データ信号の極性反転時に行なうことを特徴とする請求項１〜８のいずれか１項に記載の液晶表示装置の駆動方法。
  10. 上記データ信号線における信号の極性が、１水平走査期間ごとに反転するときに、上記データ信号線への非画像信号の印加のタイミングにあわせて該走査信号線を選択する回数が偶数であることを特徴とする請求項９に記載の液晶表示装置の駆動方法。
  11. 上記非画像信号のデータ信号線への印加は、１垂直走査期間ごとに極性が反転する電圧を各データ信号線に共通に与えることにより行なうことを特徴とする請求項１〜１０のいずれか１項に記載の液晶表示装置の駆動方法。
  12. 上記非画像信号のデータ信号線への印加は、１水平走査期間ごとに極性が反転する電圧を与えることにより行なうことを特徴とする請求項１〜１０のいずれか１項に記載の液晶表示装置の駆動方法。
  13. 上記非画像信号のデータ信号線への印加は、１水平走査期間ごとに極性が反転するとともに隣接するデータ信号線同士は互いに異なる極性となる電圧を与えることにより行なうことを特徴とする請求項１〜１０のいずれか１項に記載の液晶表示装置の駆動方法。
  14. 上記データ信号線における信号の極性は、複数の水平走査期間ごとに反転することを特徴とする請求項１〜８のいずれか１項に記載の液晶表示装置の駆動方法。
  15. 隣接する水平期間の間でデータ信号の極性が反転しない時に非画像信号をデータ信号線に印加することを特徴とする請求項１４に記載の液晶表示装置の駆動方法。
  16. 上記データ信号線における信号の極性が、ｎ個（ここで、ｎは２以上の整数）の水平走査期間ごとに反転するときに、上記データ信号線への非画像信号の印加のタイミングにあわせて該走査信号線を選択する回数がｎの倍数であることを特徴とする請求項１４または１５に記載の液晶表示装置の駆動方法。
  17. 上記データ信号線への非画像信号の印加のタイミングにあわせて該走査信号線を選択する回数が２ｎの倍数であることを特徴とする請求項１６に記載の液晶表示装置の駆動方法。
  18. 上記データ信号線への非画像信号の印加は、各データ信号線に固定電圧を与えることにより行ない、
    該固定電圧の極性は、上記複数の水平走査期間ごとに反転することを特徴とする請求項１４〜１７の何れか１項に記載の液晶表示装置の駆動方法。
  19. 上記固定電圧は、複数の水平走査期間ごとに極性が反転するとともに、隣接するデータ信号線同士に与えられる固定電圧は互いに異なる極性を有することを特徴とする請求項１８に記載の液晶表示装置の駆動方法。
  20. オーバーシュート駆動を行なう液晶表示装置の駆動方法であって、
    画素の極性および外部から得た映像信号に基づいて、オーバーシュート駆動に用いる階調補正量を求めることを特徴とする請求項１〜１９のいずれか１項に記載の液晶表示装置の駆動方法。
  21. 上記画素の極性および上記外部から得た映像信号を対応付けたルックアップテーブルを用いて上記オーバーシュート駆動に用いる階調補正量を求めることを特徴とする請求項２０に記載の液晶表示装置の駆動方法。
  22. オーバーシュート駆動を行なう液晶表示装置の駆動方法であって、
    外部から得た映像信号に対し上記オーバーシュート駆動によるオーバーシュート補正量を求めた後に、上記画素の極性および上記オーバーシュート補正量を対応付けたルックアップテーブルを用いて階調補正量を求めることを特徴とする請求項１〜１９のいずれか１項に記載の液晶表示装置の駆動方法。
  23. バックライトを有する液晶表示装置の駆動方法であって、
    上記非画像信号のデータ信号線への印加のタイミングに合わせて、バックライトを消灯することを特徴とする請求項１〜２２のいずれか１項に記載の液晶表示装置の駆動方法。
  24. 上記データ信号線への上記非画像信号の印加時間は、上記データ信号へ印加される画像を表示するための画像信号の印加時間に比べて短いことを特徴とする請求項１に記載の液晶表示装置の駆動方法。
  25. 当該液晶表示装置が、電圧を印加しない状態で黒表示となるノーマリーブラックモードの液晶表示装置であることを特徴とする請求項１に記載の液晶表示装置の駆動方法。
  26. 複数のデータ信号線と、これら複数のデータ信号線と交差する複数の走査信号線と、上記複数のデータ信号線と上記複数の走査信号線との交点に対応してマトリクス状に配置され対応する交点を通過する走査信号線が選択されているときに対応する交点を通過するデータ信号線の電圧を画素値として取り込む複数の画素部と、を備えたアクティブマトリクス型の液晶表示装置において、
    互いに隣接する水平走査期間の境界に非画像信号がデータ信号線に印加される一方、
    上記走査信号線が有効走査期間で選択され、その後該走査信号線が非選択された時点から次の有効走査期間よりも前に上記データ信号線への非画像信号の印加のタイミングに合わせて該走査信号線が選択され、
    電界により液晶分子の配向方向を制御する、垂直配向モードの液晶表示装置であって、
    上記非画像信号は、上記液晶分子をプレチルトさせるためのプレチルト信号であるとともに、
    隣接するデータ信号線は互いに短絡可能に接続されており、上記データ信号線への非画像信号の印加は、データ信号線が短絡されることにより行なわれ、
    各データ信号線に共通の固定電圧を与えることにより上記データ信号線への非画像信号を印加する固定電圧電源を有していることを特徴とする液晶表示装置。
  27. 上記非画像信号の電圧極性は、該非画像信号が印加された直後の水平走査期間における画像信号の電圧極性と同じであることを特徴とする請求項２６に記載の液晶表示装置。
  28. １垂直走査期間の最後に選択され、上記画素部に印加される非画像信号の極性は、該１垂直走査期間の次の１垂直走査期間で選択される画像信号の極性と同じになっていることを特徴とする請求項２６または２７に記載の液晶表示装置。
  29. 白輝度レベルを１とし、黒輝度レベルを０とした場合の表示輝度Ｔが、表示階調Ｌ、白表示階調Ｌｗ、およびγ特性γに関して、Ｔ＝（Ｌ／Ｌｗ）γと略近似できるときに、
    上記プレチルト信号を、Ｌｗ×１０(−３/γ)以上を示す信号とすることを特徴とする請求項２６〜２８の何れか１項に記載の液晶表示装置。
  30. 白輝度レベルを１とし、黒輝度レベルを０とした場合の表示輝度Ｔを示す表示階調Ｌをγ特性γに関して、
    Ｌ＝２５５×Ｔ（１／２．２）と定義し、
    上記プレチルト信号を、Ｌ＝１２のときの階調電圧より大きい階調電圧を発生する信号とすることを特徴とする請求項２６〜２８の何れか１項に記載の液晶表示装置。
  31. 上記プレチルト信号を、γ特性２．２、表示階調２５６階調のうちの、１２階調以上を示す信号とすることを特徴とする請求項２９または３０に記載の液晶表示装置。
  32. 上記プレチルト信号を、γ特性２．２、表示階調１０２４階調のうちの、４５階調以上を示す信号とすることを特徴とする請求項２９または３０に記載の液晶表示装置。
  33. 表示が白となる輝度レベルを１００％とする一方、表示が黒となる輝度レベルを０％とした場合、上記プレチルト信号の輝度レベルが０．１％以上であることを特徴とする請求項２６〜３２のいずれか１項に記載の液晶表示装置。
  34. 上記の非画像信号は、互いに異なる極性間の電圧であり、
    該非画像信号の上記データ信号線への印加は、データ信号の極性反転時に行なわれることを特徴とする請求項２６〜３３のいずれか１項に記載の液晶表示装置。
  35. 上記データ信号線における信号の極性が、１水平走査期間ごとに反転しているときに、上記データ信号線への非画像信号の印加のタイミングにあわせて該走査信号線を選択する回数が偶数となっていることを特徴とする請求項３４に記載の液晶表示装置。
  36. １垂直走査期間ごとに極性が反転する電圧を各データ信号線に共通に与えることにより上記データ信号線へ非画像信号を印加する、第１の極性反転電源を有していることを特徴とする請求項２６〜３５のいずれか１項に記載の液晶表示装置。
  37. １水平走査期間ごとに極性が反転する電圧を各データ信号線に共通に与えることにより上記データ信号線へ非画像信号を印加する、第２の極性反転電源を有していることを特徴とする請求項２６〜３５のいずれか１項に記載の液晶表示装置。
  38. 上記第２の極性反転電源は、１水平走査期間ごとに極性が反転するとともに、隣接するデータ信号線同士は互いに異なる極性となる電圧を各データ信号線に共通に与えることにより上記データ信号線へ非画像信号を印加することを特徴とする請求項３７に記載の液晶表示装置。
  39. 上記データ信号線における信号の極性は、複数の水平走査期間ごとに反転していることを特徴とする請求項２６〜３３のいずれか１項に記載の液晶表示装置。
  40. 隣接する水平期間の間でデータ信号の極性が反転しない時に非画像信号をデータ信号線に印加していることを特徴とする請求項３９に記載の液晶表示装置。
  41. 上記データ信号線における信号の極性が、ｎ個（ここで、ｎは２以上の整数）の水平走査期間ごとに反転しているときに、上記データ信号線への非画像信号の印加のタイミングにあわせて該走査信号線を選択する回数がｎの倍数となっていることを特徴とする請求項３９または４０に記載の液晶表示装置。
  42. 上記データ信号線への非画像信号の印加のタイミングにあわせて該走査信号線を選択する回数が２ｎの倍数となっていることを特徴とする請求項４１に記載の液晶表示装置。
  43. 上記複数の水平走査期間ごとに極性が反転している電圧を各データ信号線に与えることにより上記データ信号線へ非画像信号を印加する、第３の極性反転電源を有していることを特徴とする請求項３９〜４２の何れか１項に記載の液晶表示装置。
  44. 上記第３の極性反転電源は、上記複数の水平走査期間ごとに極性が反転するとともに隣接するデータ信号線同士は互いに異なる極性となる電圧を各データ信号線に与えることにより上記データ信号線へ非画像信号を印加するものであることを特徴とする請求項４３に記載の液晶表示装置。
  45. 上記データ信号線への上記非画像信号の印加時間は、上記データ信号へ印加される画像を表示するための画像信号の印加時間に比べて短くなっていることを特徴とする請求項２６に記載の液晶表示装置。
  46. 電圧を印加しない状態で黒表示となるノーマリーブラックモードの液晶表示装置であることを特徴とする請求項２６に記載の液晶表示装置。
  47. 各画素の極性情報を検知する極性情報検知手段と、
    該極性情報および外部から得た映像信号に基づいてオーバーシュート駆動の階調補正量を求める補正量演算手段と、をさらに有していることを特徴とする請求項２６〜４４のいずれか１項に記載の液晶表示装置。
  48. 上記画素の極性および上記外部から得た映像信号を対応付けたルックアップテーブルを有していることを特徴とする請求項４７に記載の液晶表示装置。
  49. 請求項４７または４８に記載の液晶表示装置を動作させるための液晶表示プログラムであって、
    コンピュータを上記極性情報検知手段および上記補正量演算手段として機能させるための液晶表示プログラム。
  50. 請求項４９に記載の液晶表示プログラムを記録したコンピュータ読み取り可能な記録媒体。
  51. 請求項２６〜４８のいずれか１項に記載の液晶表示装置と、
    テレビジョン放送を受信するチューナー部とを備えて成ることを特徴とするテレビ受像機。
  52. 複数のデータ信号線と、これら複数のデータ信号線と交差する複数の走査信号線と、上記複数のデータ信号線と上記複数の走査信号線との交点に対応してマトリクス状に配置され対応する交点を通過する走査信号線が選択されているときに対応する交点を通過するデータ信号線の電圧を画素値として取り込む複数の画素部と、を備えたアクティブマトリクス型の液晶表示装置に用いる駆動回路において、
    互いに隣接する水平走査期間の境界に非画像信号がデータ信号線に印加される一方、
    上記走査信号線が有効走査期間で選択され、その後該走査信号線が非選択された時点から次の有効走査期間よりも前に上記データ信号線への非画像信号の印加のタイミングに合わせて該走査信号線が選択され、
    電界により液晶分子の配向方向を制御する、垂直配向モードの液晶表示装置の駆動回路であって、
    上記非画像信号は、上記液晶分子をプレチルトさせるためのプレチルト信号であるとともに、
    隣接するデータ信号線は互いに短絡可能に接続されており、上記データ信号線への非画像信号の印加は、データ信号線が短絡されることにより行なわれ、
    各データ信号線に共通の固定電圧を与えることにより上記データ信号線への非画像信号を印加する固定電圧電源を有していることを特徴とする駆動回路。
  53. 複数のデータ信号線と、これら複数のデータ信号線と交差する複数の走査信号線と、上記複数のデータ信号線と上記複数の走査信号線との交点に対応してマトリクス状に配置され対応する交点を通過する走査信号線が選択されているときに対応する交点を通過するデータ信号線の電圧を画素値として取り込む複数の画素部と、を備えたアクティブマトリクス型の液晶表示装置に用いられ、複数のデータ信号線にデータ信号を供給する駆動回路であって、
    上記複数のデータ信号線に接続され、極性反転する電圧を生成可能な第１の極性反転電源を備えており、
    該第１の極性反転電源は、ゲートスタートパルス信号の当該電源への入力のタイミングに同期して１垂直走査期間ごとに極性が反転する電圧を生成し、該生成された電圧を上記データ信号の極性の反転時に非画像信号として上記複数のデータ信号線に印加し、
    電界により液晶分子の配向方向を制御する、垂直配向モードの液晶表示装置の駆動回路であって、
    上記非画像信号は、上記液晶分子をプレチルトさせるためのプレチルト信号であるとともに、
    隣接するデータ信号線は互いに短絡可能に接続されており、上記データ信号線への非画像信号の印加は、データ信号線が短絡されることにより行なわれ、
    各データ信号線に共通の固定電圧を与えることにより上記データ信号線への非画像信号を印加する固定電圧電源を有していることを特徴とする駆動回路。
  54. 複数のデータ信号線と、これら複数のデータ信号線と交差する複数の走査信号線と、上記複数のデータ信号線と上記複数の走査信号線との交点に対応してマトリクス状に配置され対応する交点を通過する走査信号線が選択されているときに対応する交点を通過するデータ信号線の電圧を画素値として取り込む複数の画素部と、を備えたアクティブマトリクス型の液晶表示装置に用いられ、複数のデータ信号線に映像信号を供給する駆動回路であって、
    上記複数のデータ信号線に接続され、極性反転する電圧を生成可能な第２の極性反転電源を備えており、
    該第２の極性反転電源は、ゲートクロック信号の当該電源への入力のタイミングに同期して１水平走査期間ごとに極性が反転する電圧を生成し、該生成された電圧をデータ信号の極性の反転時に非画像信号として上記複数のデータ信号線に印加し、
    電界により液晶分子の配向方向を制御する、垂直配向モードの液晶表示装置の駆動回路であって、
    上記非画像信号は、上記液晶分子をプレチルトさせるためのプレチルト信号であるとともに、
    隣接するデータ信号線は互いに短絡可能に接続されており、上記データ信号線への非画像信号の印加は、データ信号線が短絡されることにより行なわれ、
    各データ信号線に共通の固定電圧を与えることにより上記データ信号線への非画像信号を印加する固定電圧電源を有していることを特徴とする駆動回路。
  55. 複数のデータ信号線と、これら複数のデータ信号線と交差する複数の走査信号線と、上記複数のデータ信号線と上記複数の走査信号線との交点に対応してマトリクス状に配置され対応する交点を通過する走査信号線が選択されているときに対応する交点を通過するデータ信号線の電圧を画素値として取り込む複数の画素部と、を備えたアクティブマトリクス型の液晶表示装置に用いられ、複数のデータ信号線に映像信号を供給する駆動回路であって、
    上記複数のデータ信号線に接続され、極性反転する電圧を生成可能な第２の極性反転電源を備えており、
    該第２の極性反転電源は、ゲートクロック信号の当該電源への入力のタイミングに同期して１水平走査期間ごとに極性が反転する電圧を生成し、上記複数のデータ信号線のうち奇数行のデータ信号線には上記生成された電圧をデータ信号の極性の反転時に非画像信号として印加する一方、上記複数のデータ信号線のうち偶数行のデータ信号線には上記生成された電圧とは極性の異なる電圧をデータ信号の極性の反転時に非画像信号として印加し、
    電界により液晶分子の配向方向を制御する、垂直配向モードの液晶表示装置の駆動回路であって、
    上記非画像信号は、上記液晶分子をプレチルトさせるためのプレチルト信号であるとともに、
    隣接するデータ信号線は互いに短絡可能に接続されており、上記データ信号線への非画像信号の印加は、データ信号線が短絡されることにより行なわれ、
    各データ信号線に共通の固定電圧を与えることにより上記データ信号線への非画像信号を印加する固定電圧電源を有していることを特徴とする駆動回路。
  56. 複数のデータ信号線に映像信号を供給する駆動回路であって、
    上記複数のデータ信号線にそれぞれ接続された定電圧ダイオードと、
    これら定電圧ダイオードを介して上記複数のデータ信号線に接続され、上記複数のデータ信号線のそれぞれに共通の固定電圧をデータ信号の極性の反転時に非画像信号として印加する固定電圧電源とを備えており、
    電界により液晶分子の配向方向を制御する、垂直配向モードの液晶表示装置の駆動回路であって、
    上記非画像信号は、上記液晶分子をプレチルトさせるためのプレチルト信号であるとともに、
    隣接するデータ信号線は互いに短絡可能に接続されており、上記データ信号線への非画像信号の印加は、データ信号線が短絡されることにより行なわれることを特徴とする駆動回路。
  57. 複数のデータ信号線に映像信号を供給する駆動回路であって、
    上記複数のデータ信号線に接続され、極性反転する電圧を生成可能な第３の極性反転電源を備えており、
    該第３の極性反転電源は、複数の水平走査期間ごとに極性が反転する電圧を生成し、該生成された電圧を非画像信号として上記複数のデータ信号線に印加し、
    電界により液晶分子の配向方向を制御する、垂直配向モードの液晶表示装置の駆動回路であって、
    上記非画像信号は、上記液晶分子をプレチルトさせるためのプレチルト信号であるとともに、
    隣接するデータ信号線は互いに短絡可能に接続されており、上記データ信号線への非画像信号の印加は、データ信号線が短絡されることにより行なわれ、
    各データ信号線に共通の固定電圧を与えることにより上記データ信号線への非画像信号を印加する固定電圧電源を有していることを特徴とする駆動回路。
  58. 上記第３の極性反転電源は、複数の水平走査期間ごとに極性が反転する電圧を生成するとともに、上記複数のデータ信号線のうち奇数行のデータ信号線には上記生成された電圧を非画像信号として印加する一方、上記複数のデータ信号線のうち偶数行のデータ信号線には上記生成された電圧とは極性の異なる電圧を非画像信号として印加することを特徴とする請求項５７に記載の駆動回路。
  59. 複数のデータ信号線と、これら複数のデータ信号線と交差する複数の走査信号線と、上記複数のデータ信号線と上記複数の走査信号線との交点に対応してマトリクス状に配置され対応する交点を通過する走査信号線が選択されているときに対応する交点を通過するデータ信号線の電圧を画素値として取り込む複数の画素部と、を備えたアクティブマトリクス型の液晶表示装置の駆動方法において、
    互いに隣接する水平走査期間の境界に、後半の水平走査期間において印加される画像信号の電圧極性と同じ電圧極性の非画像信号を、データ信号線に印加し、
    電界により液晶分子の配向方向を制御する、垂直配向モードの液晶表示装置の駆動方法であって、
    上記非画像信号を、上記液晶分子をプレチルトさせるためのプレチルト信号にするとともに、
    上記データ信号線への非画像信号の印加は、隣接するデータ信号線を互いに短絡させて行ない、
    上記データ信号線への非画像信号の印加は、各データ信号線に固定電圧を与えることにより行なうことを特徴とする液晶表示装置の駆動方法。
  60. 請求項５９に記載の駆動方法を用いた液晶表示装置。
JP2008511946A 2006-04-19 2006-12-19 液晶表示装置およびその駆動方法、テレビ受像機、液晶表示プログラム、液晶表示プログラムを記録したコンピュータ読み取り可能な記録媒体、並びに駆動回路 Expired - Fee Related JP4800381B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008511946A JP4800381B2 (ja) 2006-04-19 2006-12-19 液晶表示装置およびその駆動方法、テレビ受像機、液晶表示プログラム、液晶表示プログラムを記録したコンピュータ読み取り可能な記録媒体、並びに駆動回路

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2006116197 2006-04-19
JP2006116197 2006-04-19
JP2006247305 2006-09-12
JP2006247305 2006-09-12
PCT/JP2006/325279 WO2007122777A1 (ja) 2006-04-19 2006-12-19 液晶表示装置およびその駆動方法、テレビ受像機、液晶表示プログラム、液晶表示プログラムを記録したコンピュータ読み取り可能な記録媒体、並びに駆動回路
JP2008511946A JP4800381B2 (ja) 2006-04-19 2006-12-19 液晶表示装置およびその駆動方法、テレビ受像機、液晶表示プログラム、液晶表示プログラムを記録したコンピュータ読み取り可能な記録媒体、並びに駆動回路

Publications (2)

Publication Number Publication Date
JPWO2007122777A1 JPWO2007122777A1 (ja) 2009-08-27
JP4800381B2 true JP4800381B2 (ja) 2011-10-26

Family

ID=38624700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008511946A Expired - Fee Related JP4800381B2 (ja) 2006-04-19 2006-12-19 液晶表示装置およびその駆動方法、テレビ受像機、液晶表示プログラム、液晶表示プログラムを記録したコンピュータ読み取り可能な記録媒体、並びに駆動回路

Country Status (4)

Country Link
US (1) US8786535B2 (ja)
JP (1) JP4800381B2 (ja)
CN (1) CN101401026B (ja)
WO (1) WO2007122777A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI354962B (en) * 2006-09-01 2011-12-21 Au Optronics Corp Liquid crystal display with a liquid crystal touch
KR100849214B1 (ko) * 2007-01-16 2008-07-31 삼성전자주식회사 차지 쉐어시 전력 소모를 줄일 수 있는 데이터 드라이버장치 및 디스플레이 장치
CN101669162B (zh) * 2007-04-26 2012-07-25 夏普株式会社 液晶显示装置
RU2440599C1 (ru) 2007-12-20 2012-01-20 Шарп Кабусики Кайся Устройство отображения с оптическими датчиками
WO2009093388A1 (ja) * 2008-01-25 2009-07-30 Sharp Kabushiki Kaisha 光センサ付き表示装置
BRPI0908850A2 (pt) * 2008-02-21 2015-08-25 Sharp Kk Dispositivo de exibição e de entrada de imagem e método de acionamento de um papel de exibição que inclui um pluralidade de sensores ópticos e circuitos de pixel
CN101911159A (zh) * 2008-03-03 2010-12-08 夏普株式会社 带光传感器的显示装置
JP2011141303A (ja) * 2008-04-21 2011-07-21 Sharp Corp 液晶表示装置、表示制御装置、液晶モジュールおよび液晶表示方法
KR101303494B1 (ko) * 2008-04-30 2013-09-03 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
JP5471090B2 (ja) * 2008-09-03 2014-04-16 セイコーエプソン株式会社 集積回路装置及び電子機器
US20100225569A1 (en) * 2008-12-19 2010-09-09 Samsung Electronics Co., Ltd. Liquid crystal display, manufacturing method the same, and driving method thereof
KR101323090B1 (ko) * 2009-03-11 2013-10-29 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
JP2010281888A (ja) * 2009-06-02 2010-12-16 Seiko Epson Corp 集積回路装置、電気光学装置及び電子機器
TWI497475B (zh) * 2009-06-12 2015-08-21 Himax Tech Ltd 源極驅動器及其驅動方法
US8780017B2 (en) * 2009-06-17 2014-07-15 Sharp Kabushiki Kaisha Display driving circuit, display device and display driving method
JP5439060B2 (ja) 2009-06-30 2014-03-12 株式会社ジャパンディスプレイ 表示装置
KR101094289B1 (ko) * 2009-10-14 2011-12-19 삼성모바일디스플레이주식회사 원장 검사 장치 및 그 검사 방법
JP2011145531A (ja) * 2010-01-15 2011-07-28 Sony Corp 表示装置およびその駆動方法ならびに電子機器
CN102893323B (zh) * 2010-05-17 2015-08-05 夏普株式会社 液晶显示装置
KR101323468B1 (ko) * 2010-08-05 2013-10-29 엘지디스플레이 주식회사 입체영상 표시장치와 그 구동방법
TWI407402B (zh) * 2010-09-29 2013-09-01 Au Optronics Corp 雙向傳遞移位暫存器
KR101323049B1 (ko) * 2010-11-09 2013-10-29 엘지디스플레이 주식회사 전기영동 표시장치와 그 전원 제어방법
JP5911867B2 (ja) * 2011-07-08 2016-04-27 シャープ株式会社 液晶表示装置およびその駆動方法
TWI455104B (zh) * 2011-08-15 2014-10-01 Innolux Corp 藍相液晶顯示裝置及其驅動方法
CN102280083A (zh) * 2011-08-24 2011-12-14 华映视讯（吴江）有限公司 可改善画面质量的显示器及其方法
CN102402935A (zh) * 2011-11-17 2012-04-04 华映视讯（吴江）有限公司 可改善画面质量的显示器及其方法
KR101922461B1 (ko) * 2011-12-12 2018-11-28 엘지디스플레이 주식회사 액정표시장치
JP2014130336A (ja) * 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置
CN103901689A (zh) * 2014-03-03 2014-07-02 深圳市华星光电技术有限公司 液晶显示面板及主动快门式3d液晶显示装置
JP2015203775A (ja) * 2014-04-14 2015-11-16 株式会社ジャパンディスプレイ 表示装置及び電子機器
CN103956148B (zh) * 2014-05-20 2015-12-30 深圳市华星光电技术有限公司 显示装置的驱动方法及用于该方法的显示装置的电路结构
US9984608B2 (en) * 2014-06-25 2018-05-29 Apple Inc. Inversion balancing compensation
TW201627977A (zh) * 2015-01-21 2016-08-01 中華映管股份有限公司 顯示器及觸控顯示器
KR20170072423A (ko) * 2015-12-16 2017-06-27 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
TWI566219B (zh) * 2016-02-04 2017-01-11 友達光電股份有限公司 顯示裝置及其驅動方法
CN107004392B (zh) * 2016-11-28 2019-11-05 上海云英谷科技有限公司 显示面板的分布式驱动
CN209103800U (zh) * 2018-11-29 2019-07-12 惠科股份有限公司 显示面板驱动电路
KR102674431B1 (ko) * 2019-12-24 2024-06-11 엘지디스플레이 주식회사 표시장치
CN113053305A (zh) * 2019-12-26 2021-06-29 硅工厂股份有限公司 用于显示装置的低功率驱动系统和时序控制器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002323876A (ja) * 2001-04-24 2002-11-08 Nec Corp 液晶表示装置における画像表示方法及び液晶表示装置
JP2005141216A (ja) * 2003-10-31 2005-06-02 Samsung Electronics Co Ltd 液晶表示装置及び映像信号補正方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09212137A (ja) 1996-02-02 1997-08-15 Matsushita Electric Ind Co Ltd 液晶駆動装置
JPH09243998A (ja) 1996-03-13 1997-09-19 Toshiba Corp 表示装置
US7304632B2 (en) 1997-05-13 2007-12-04 Oki Electric Industry Co., Ltd. Liquid-crystal display driving circuit and method
JPH1130975A (ja) * 1997-05-13 1999-02-02 Oki Electric Ind Co Ltd 液晶表示装置の駆動回路及びその駆動方法
JP3687344B2 (ja) 1997-07-16 2005-08-24 セイコーエプソン株式会社 液晶装置及びその駆動方法、並びにそれを用いた投写型表示装置及び電子機器
GB0006811D0 (en) * 2000-03-22 2000-05-10 Koninkl Philips Electronics Nv Controller ICs for liquid crystal matrix display devices
JP2002175057A (ja) * 2000-12-07 2002-06-21 Mitsubishi Electric Corp 液晶表示装置および液晶表示装置の駆動方法
TW559771B (en) 2001-07-23 2003-11-01 Hitachi Ltd Matrix-type display device
JP3887285B2 (ja) * 2002-08-27 2007-02-28 ローム株式会社 表示装置
CN1237790C (zh) * 2002-08-29 2006-01-18 Nec液晶技术株式会社 在透射型液晶显示装置中的图像显示方法和透射型液晶显示装置
JP4401090B2 (ja) 2003-03-14 2010-01-20 パナソニック株式会社 表示装置およびその駆動方法
EP1467346B1 (en) 2003-04-07 2012-03-07 Samsung Electronics Co., Ltd. Liquid crystal display and driving method thereof
JP4124092B2 (ja) 2003-10-16 2008-07-23 沖電気工業株式会社 液晶表示装置の駆動回路
KR101018754B1 (ko) * 2004-10-04 2011-03-04 삼성전자주식회사 액정 표시 장치 및 영상 신호 보정 방법
US7466310B2 (en) * 2004-12-13 2008-12-16 Himax Technologies Limited Line compensated overdriving circuit of color sequential display and line compensated overdriving method thereof
TWI256035B (en) * 2004-12-31 2006-06-01 Au Optronics Corp Liquid crystal display with improved motion image quality and driving method therefor
KR101147104B1 (ko) * 2005-06-27 2012-05-18 엘지디스플레이 주식회사 액정 표시 장치의 데이터 구동 방법 및 장치
WO2007015347A1 (ja) 2005-08-01 2007-02-08 Sharp Kabushiki Kaisha 表示装置ならびにその駆動回路および駆動方法
WO2007015348A1 (ja) 2005-08-04 2007-02-08 Sharp Kabushiki Kaisha 液晶表示装置およびその駆動方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002323876A (ja) * 2001-04-24 2002-11-08 Nec Corp 液晶表示装置における画像表示方法及び液晶表示装置
JP2005141216A (ja) * 2003-10-31 2005-06-02 Samsung Electronics Co Ltd 液晶表示装置及び映像信号補正方法

Also Published As

Publication number Publication date
CN101401026A (zh) 2009-04-01
US8786535B2 (en) 2014-07-22
CN101401026B (zh) 2013-04-24
WO2007122777A1 (ja) 2007-11-01
US20090115772A1 (en) 2009-05-07
JPWO2007122777A1 (ja) 2009-08-27

Similar Documents

Publication Publication Date Title
JP4800381B2 (ja) 液晶表示装置およびその駆動方法、テレビ受像機、液晶表示プログラム、液晶表示プログラムを記録したコンピュータ読み取り可能な記録媒体、並びに駆動回路
JP5132566B2 (ja) 液晶表示装置およびテレビジョン受信機
US6940481B2 (en) Liquid crystal display apparatus
KR101240645B1 (ko) 표시 장치 및 그 구동 방법
JP4753948B2 (ja) 液晶表示装置およびその駆動方法
US7193601B2 (en) Active matrix liquid crystal display
US8259046B2 (en) Active matrix substrate and display device having the same
US20100253668A1 (en) Liquid crystal display, liquid crystal display driving method, and television receiver
US8907883B2 (en) Active matrix type liquid crystal display device and drive method thereof
US7705822B2 (en) Liquid crystal display
US20090027322A1 (en) Display Apparatus and Driving Method Thereof
US20110285759A1 (en) Liquid crystal display device and method for driving same
US8552953B2 (en) Display device
US7221344B2 (en) Liquid crystal display device and driving control method thereof
US20130271436A1 (en) Display device, driving method thereof, and display driving circuit
US20150015564A1 (en) Display device
JPWO2008152848A1 (ja) 液晶表示装置、走査信号駆動装置、液晶表示装置の駆動方法、走査信号駆動方法、およびテレビジョン受像機
KR101265333B1 (ko) 액정표시장치 및 그의 구동 방법
US8115716B2 (en) Liquid crystal display device and its drive method
JP2001166741A (ja) 半導体集積回路装置および液晶表示装置
JP2950949B2 (ja) 液晶表示装置の駆動方法
JP2007192867A (ja) 液晶表示装置およびその駆動方法
JP2006119447A (ja) 表示パネル制御回路
JP2015197579A (ja) 電気光学装置、電子機器、及び電子光学装置の駆動方法
JP2006126346A (ja) 液晶表示装置及びその駆動方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees