JP2010281888A - 集積回路装置、電気光学装置及び電子機器 - Google Patents

Abstract

【課題】表示ムラを防止できる集積回路装置、電気光学装置及び電子機器等を提供すること。
【解決手段】集積回路装置は、データ線駆動回路２００−ｉと、複数の画素Ｐ１ｉ〜Ｐｐｉに対応するオフセット用設定値を記憶するオフセット用レジスター２３０と、オフセット用設定値に基づいてオフセットを補正する処理を行う補正回路２１０−ｉと、を含み、オフセット用レジスター２３０は、正極性用のオフセット用設定値ＯＧＰ１〜ＯＧＰｐと、負極性用のオフセット用設定値ＯＧＮ１〜ＯＧＮｐとを記憶し、データ線駆動回路２００−ｉは、正極性駆動期間において、正極性用のオフセット用設定値ＯＧＰ１〜ＯＧＰｐに基づく補正によって得られたデータ信号を供給し、負極性駆動期間において、負極性用のオフセット用設定値ＯＧＮ１〜ＯＧＮｐに基づく補正によって得られたデータ信号を供給する。
【選択図】 図７

Description

本発明は、集積回路装置、電気光学装置及び電子機器等に関する。

近年ではハイビジョン映像等の高精細な映像技術が普及しており、液晶プロジェクター等の表示機器において高精細化・多階調化が進んでいる。高精細化・多階調化が進むと、多階調であるほど１階調当たりの階調電圧が小さくなるため、データ電圧にわずかな誤差が生じるだけで表示ムラが生じるという課題がある。

ここで、本出願人は、各データ線駆動回路が１水平走査期間において複数の画素に対してデータ電圧を書き込むマルチプレクス駆動方式のドライバーを開発している。しかしながら、この方式のドライバーでは、マルチプレクス駆動される複数のデータ電圧にオフセットが生じるという課題がある。そして、このオフセットによる誤差により、表示画像に表示ムラ（スジ）が生じてしまう。

なお、特許文献１には、マルチプレクス駆動される複数のデータ線の駆動順番を水平走査期間毎に切り替えることで、データ電圧の誤差を平均化する手法が開示されている。また、特許文献２には、画面を一定間隔でエリアに区切り、各エリアの色ムラを補正する手法が開示されている。

特開２００４−４５９６７号公報 特開２００２−１０８２９８号公報

本発明の幾つかの態様によれば、表示ムラを防止できる集積回路装置、電気光学装置及び電子機器等を提供できる。

本発明の一態様は、複数のデータ信号供給線の各データ信号供給線に対応して設けられ、前記複数のデータ信号供給線のうちの対応するデータ信号供給線にマルチプレクスされたデータ信号を供給するデータ線駆動回路と、前記マルチプレクスされたデータ信号がデマルチプレクサーによりデマルチプレクスされることで得られたデマルチプレクス後の複数のデータ信号が、１水平走査期間において複数の画素に供給されるときに、前記複数のデータ信号に生じるオフセットに対応するオフセット用設定値を記憶するオフセット用レジスターと、前記データ線駆動回路に対応して設けられ、前記オフセット用設定値に基づいて前記オフセットを補正する処理を行う補正回路と、を含み、前記オフセット用レジスターは、前記オフセット用設定値として、正極性用のオフセット用設定値と、負極性用のオフセット用設定値とを記憶し、前記データ線駆動回路は、正極性駆動期間において、前記正極性用のオフセット用設定値に基づく補正によって得られたデータ信号を前記データ信号供給線に供給し、負極性駆動期間において、前記負極性用のオフセット用設定値に基づく補正によって得られたデータ信号を前記データ信号供給線に供給する集積回路装置に関係する。

本発明の一態様によれば、正極性用のオフセット用設定値と負極性用のオフセット用設定値が記憶される。そして、正極性駆動期間において、正極性用のオフセット用設定値に基づいてデータ信号のオフセットを補正する処理が行われ、その補正処理後のデータ信号がデータ信号供給線に供給される。負極性駆動期間において、負極性用のオフセット用設定値に基づいてデータ信号のオフセットを補正する処理が行われ、その補正処理後のデータ信号がデータ信号供給線に供給される。データ信号供給線に供給されたデータ信号は、デマルチプレクスされて１水平走査期間において複数の画素に供給される。

これにより、デマルチプレクス後の複数のデータ信号に生じるオフセットが、正極性駆動期間と負極性駆動期間で異なるオフセットである場合にも、そのデータ信号のオフセットを補正できる。

また、本発明の一態様では、前記データ線駆動回路は、前記複数の画素のうちの奇数番目の画素用のデータ信号供給線にデータ信号を供給する奇数データ線用駆動回路と、前記複数の画素のうちの偶数番目の画素用のデータ信号供給線にデータ信号を供給する偶数データ線用駆動回路と、を有し、前記オフセット用レジスターは、前記奇数番目の画素に供給されるデータ信号に生じるオフセットに対応する奇数番目用のオフセット用設定値を記憶する奇数番目用のオフセット用レジスターと、前記偶数番目の画素に供給されるデータ信号に生じるオフセットに対応する偶数番目用のオフセット用設定値を記憶する偶数番目用のオフセット用レジスターと、を有してもよい。

このようにすれば、偶数番目用のオフセット用設定値と負極性用のオフセット用設定値が記憶される。そして、奇数番目用のオフセット用設定値に基づいて補正されたデータ信号が奇数番目の画素に供給され、偶数番目用のオフセット用設定値に基づいて補正されたデータ信号が偶数番目の画素に供給される。これにより、奇数番目の画素と偶数番目の画素のデータ信号に生じるオフセットが異なるオフセットである場合にも、そのデータ信号のオフセットを補正できる。

また、本発明の一態様では、前記奇数番目用のオフセット用レジスターは、前記奇数番目用のオフセット用設定値として、正極性用の奇数番目用のオフセット用設定値と、負極性用の奇数番目用のオフセット用設定値とを記憶し、前記偶数番目用のオフセット用レジスターは、前記偶数番目用のオフセット用設定値として、正極性用の偶数番目用のオフセット用設定値と、負極性用の偶数番目用のオフセット用設定値とを記憶し、前記奇数データ線用駆動回路は、正極性駆動期間において、前記正極性用の奇数番目用のオフセット用設定値に基づく補正によって得られたデータ信号を前記奇数番目の画素用のデータ信号供給線に供給し、負極性駆動期間において、前記負極性用の奇数番目用のオフセット用設定値に基づく補正によって得られたデータ信号を前記奇数番目の画素用のデータ信号供給線に供給し、前記偶数データ線用駆動回路は、正極性駆動期間において、前記正極性用の偶数番目用のオフセット用設定値に基づく補正によって得られたデータ信号を前記偶数番目の画素用のデータ信号供給線に供給し、負極性駆動期間において、前記負極性用の偶数番目用のオフセット用設定値に基づく補正によって得られたデータ信号を前記偶数番目の画素用のデータ信号供給線に供給してもよい。

このようにすれば、奇数番目の画素と偶数番目の画素のデータ信号に生じるオフセットが、正極性駆動期間と負極性駆動期間で異なるオフセットである場合にも、そのデータ信号のオフセットを補正できる。

また、本発明の一態様では、前記データ線駆動回路にデータを供給するデータ分配回路を含み、前記データ線駆動回路は、前記奇数データ線用駆動回路に対応して設けられる奇数データ線用ラッチ回路と、前記偶数データ線用駆動回路に対応して設けられる偶数データ線用ラッチ回路と、を有し、前記データ分配回路は、時系列に入力される画像データを受けて、前記奇数データ線用ラッチ回路に対して、マルチプレクス数分の奇数データ線用画像データを供給し、前記偶数データ線用ラッチ回路に対して、マルチプレクス数分の偶数データ線用画像データを供給してもよい。

このようにすれば、データ分配回路によりデータを分配できる。すなわち、奇数データ線駆動回路に対して、マルチプレクス数分の奇数データ線用画像データを供給し、偶数データ線駆動回路に対して、マルチプレクス数分の偶数データ線用画像データを供給できる。

また、本発明の一態様では、前記オフセット用レジスターは、前記複数の画素の第１の画素〜第ｐ（ｐは２以上の整数）の画素のうちの前記第１の画素に対応する第１のオフセット用設定値と、前記第１の画素〜前記第ｐの画素のうちの前記第ｐの画素に対応する第ｐのオフセット用設定値とを前記オフセット用設定値として少なくとも記憶し、前記補正回路が、前記第１の画素〜前記第ｐの画素に対応する第１の画像データ〜第ｐの画像データのうちの前記第１の画像データに対して、前記第１のオフセット用設定値に基づくオフセット補正値を加算する処理と、前記第１の画像データ〜前記第ｐの画像データのうちの前記第ｐの画像データに対して、前記第ｐのオフセット用設定値に基づくオフセット補正値を加算する処理とを、前記オフセットを前記補正する処理として少なくとも行ってもよい。

このようにすれば、少なくとも第１、第ｐの画素に対応する第１、第ｐのオフセット用設定値を記憶し、その第１、第ｐのオフセット用設定値に基づいて、少なくとも第１、第ｐの画素のデータ信号に生じるオフセットを補正できる。

また、本発明の一態様では、前記オフセット用レジスターが、前記第１の画素〜前記第ｐの画素のうちの第２の画素〜第ｐ−１の画素に対応する第２のオフセット用設定値〜第ｐ−１のオフセット用設定値を記憶し、前記補正回路が、前記第１の画像データ〜前記第ｐの画像データのうちの第２の画像データ〜第ｐ−１の画像データに対して、前記第２のオフセット用設定値〜前記第ｐ−１のオフセット用設定値に基づくオフセット補正値を加算する処理を行ってもよい。

このようにすれば、第２〜第ｐ−１の画素に対応する第２〜第ｐ−１のオフセット用設定値を記憶し、その第２〜第ｐ−１のオフセット用設定値に基づいて、第２〜第ｐ−１の画素のデータ信号に生じるオフセットを補正できる。

また、本発明の一態様では、前記デマルチプレクサーに含まれる複数のデマルチプレクス用スイッチング素子をオン・オフ制御するためのデマルチプレクス用スイッチ信号を生成するスイッチ信号生成回路を有してもよい。

このようにすれば、デマルチプレクサーに含まれる複数のデマルチプレクス用スイッチング素子をオン・オフ制御できる。これにより、マルチプレクスされたデータ信号をデマルチプレクサーによりデマルチプレクスすることができる。

また、本発明の他の態様は、上記のいずれかに記載の集積回路装置を含む電気光学装置に関係する。

また、本発明の他の態様は、上記に記載の電気光学装置を含む電子機器に関係する。

電気光学装置の構成例。 マルチプレクス駆動の動作説明図。 マルチプレクス駆動の動作説明図。 位置オフセット電圧の説明図。 位置オフセット電圧の説明図。 正極性駆動期間、負極性駆動期間における位置オフセット電圧の説明図。 本実施形態の集積回路装置の第１の構成例。 第１の構成例の動作説明図。 図９（Ａ）、図９（Ｂ）は、分散駆動の説明図。 図１０（Ａ）、図１０（Ｂ）は、分散駆動の動作説明図。 分散駆動を行う集積回路装置の基本構成例。 奇数番目、偶数番目の画素のデータ電圧の位置オフセット電圧の説明図。 本実施形態の集積回路装置の第２の構成例。 データ分配回路の詳細な構成例。 データドライバーの詳細な構成例。 電子機器の構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．電気光学装置の構成例
図１〜図３を用いて、マルチプレクス駆動（線順次駆動）について説明する。なお、以下では、単色の液晶パネルの駆動を例に説明する。但し、本実施形態では、複数色（例えばＲＧＢ）の液晶パネルが駆動されてもよく、ＥＬ（Electro-Luminescence）パネル、電気泳動パネル（EPD: Electrophoretic Display）等の液晶パネル以外の電気光学パネルが駆動されてもよい。また、以下では、データ信号供給線に供給されるデータ信号がデータ電圧である場合を例に説明する。但し、本実施形態では、データ信号供給線に供給されるデータ信号がデータ電流であってもよい。

図１に、液晶表示装置（LCD。広義には、電気光学装置）の構成例を示す。図１に示す構成例は、液晶パネル１２（広義には、電気光学パネル）、ドライバー６０（集積回路装置）、表示コントローラー４０、電源回路５０を含む。なお、本実施形態の電気光学装置は、図１の構成に限定されず、その構成要素の一部（例えば表示コントローラー等）を省略したり他の構成要素を追加したりする等の種々の変形実施が可能である。例えば、図１には、デマルチプレクサーが液晶パネルに含まれるものとして図示するが、本実施形態では、デマルチプレクサーがデータドライバー２０に含まれてもよい。

液晶パネル１２の液晶基板（例えば、アクティブマトリクス基板）には、走査線Ｇ１〜Ｇｍ（ゲート線。ｍは２以上の自然数）と、データ線Ｓ１１〜Ｓ８１、Ｓ１２〜Ｓ８２、・・・、Ｓ１ｎ〜Ｓ８ｎ（ソース線。ｎは２以上の自然数）が配置される。また、液晶基板には、データ信号供給線Ｓ１〜Ｓｎ（データ電圧供給線、またはデータ電流供給線）が設けられ、各データ信号供給線Ｓｉ（ｉはｎ以下の自然数）に対応してデマルチプレクサーＤＭＵＸｉが設けられる。液晶基板には、例えば、走査線Ｇｊ（ｊはｍ以下の自然数）とデータ線Ｓ１ｉとの交差点に対応する位置に薄膜トランジスターＴｊｉ−１が設けられる。そして、画素電極ＰＥｊｉ−１と対向電極ＣＥ（共通電極、コモン電極）との間に液晶容量ＣＬｊｉ−１（液晶素子、広義には電気光学素子）が設けられる。

データ信号供給線Ｓｉには、マルチプレクス（時分割、時分割多重）されたデータ電圧（またはデータ電流、広義にはデータ信号）が供給される。デマルチプレクサーＤＭＵＸｉは、そのデータ電圧をデマルチプレクス（分離、分割）してデータ線に供給する。具体的には、ＤＭＵＸｉは、Ｓ１ｉ〜Ｓ８ｉの各データ線に対応するスイッチ素子（複数のデマルチプレクス用スイッチング素子）を含む。そして、マルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８（デマルチプレクス用スイッチ信号）によってスイッチ素子がオン・オフ制御される。

ドライバー６０は、データドライバー２０、走査ドライバー３８を含む。データドライバー２０は、画像データ（階調データ）に基づいて時分割のデータ電圧をデータ信号供給線Ｓ１〜Ｓｎに出力する。また、データドライバー２０はＳＥＬ１〜ＳＥＬ８を出力する。走査ドライバー３８は、液晶パネル１２の走査線Ｇ１〜Ｇｍを走査（順次駆動）する。

表示コントローラー４０は、例えば動作モードの設定や垂直同期信号・水平同期信号の供給を行って、データドライバー２０、走査ドライバー３８、電源回路５０を制御する。表示コントローラー４０は、例えば、図示しないホストコントローラー（例えばＣＰＵ）により設定された内容に従って、これらの制御を行う。電源回路５０は、外部から供給される基準電圧（電源電圧）に基づいて、液晶パネル１２の駆動に必要な各種の電圧レベル（例えば、階調電圧生成用の基準電圧）や、対向電極ＣＥの対向電極電圧ＶＣＯＭ（共通電圧、コモン電圧）の電圧レベルを生成する。

なお、図１では説明を簡単にするために、Ｓｉに対応するＤＭＵＸｉとＳ１ｉ〜Ｓ８ｉ、Ｓ１ｉ〜Ｓ８ｉとＧｊの交点の薄膜トランジスターのみを図示した。但し、他のデータ信号供給線に対応するデマルチプレクサーとデータ線、他のデータ線と走査線との交点の薄膜トランジスターについても同様である。

２．マルチプレクス駆動の動作例
図２、図３に、マルチプレクス駆動の動作説明図を示す。

図２に示すように、データ線Ｓ１ｉ〜Ｓ８ｉ用の画像データとして、画像データＧＤ１〜ＧＤ８がラッチされる。そして、図２のＡ１に示すように、マルチプレクス制御信号ＳＥＬ１がアクティブとなったときに、Ａ２に示す画像データＧＤ１が、Ａ３に示すように選択されて出力される。同様に、マルチプレクス制御信号ＳＥＬ２〜ＳＥＬ８がアクティブとなったときに、画像データＧＤ２〜ＧＤ８が選択されて出力される。このようにして、時分割多重（マルチプレクス）された画像データＧＤ１〜ＧＤ８が生成される。時分割多重された画像データＧＤ１〜ＧＤ８はＤ／Ａ変換され、時分割多重されたデータ電圧Ｖ１〜Ｖ８が生成される。

図３に示すように、データ信号供給線Ｓｉには、時分割多重されたデータ電圧Ｖ１〜Ｖ８が１水平走査期間内に出力される。そして、図３のＢ１に示すように、マルチプレクス制御信号ＳＥＬ１がアクティブのときは、Ｂ２に示すデータ電圧Ｖ１が、Ｂ３に示すようにデータ線Ｓ１ｉに出力される。同様に、マルチプレクス制御信号ＳＥＬ２〜ＳＥＬ８がアクティブのときは、データ電圧Ｖ２〜Ｖ８がデータ線Ｓ２ｉ〜Ｓ８ｉに出力される。このようにして、時分割多重されたデータ電圧Ｖ１〜Ｖ８がＳ１ｉ〜Ｓ８ｉに分離（デマルチプレクス）される。

なお、本実施形態では、信号ＳＥＬ１〜ＳＥＬ８のアクティブとなる順番が水平走査期間毎にローテーションされる（異なる順番にされる）ことで、データ線Ｓ１ｉ〜Ｓ８ｉの駆動順番がローテーションされてもよい。

３．データ電圧のオフセット電圧
図４、図５を用いて、データ電圧に生じるオフセット電圧（誤差、偏差、バラツキ。広義には、オフセット信号）の具体例について説明する。以下では、具体例として、マルチプレクス駆動におけるデータ線の位置（並び順）によって異なる位置オフセットについて説明する。但し、本実施形態では、位置オフセットを補正することもできるし、データ電圧に生じる他のオフセットを補正することもできる。

図４に、液晶パネルの配置構成例を模式的に示す。なお、容量Ｃｓ１〜Ｃｓ３、Ｃｄ１〜Ｃｄ３、Ｃｐ１２、Ｃｐ２３は、寄生容量を模式的に示したものであり、液晶パネル上に実在する構成要素ではない。ここで、第１の方向Ｄ１に直交する方向を第２の方向Ｄ２とする。

データ線Ｓ１ｉ〜Ｓ３ｉは、方向Ｄ２に沿って配線され、方向Ｄ１に沿った方向に順次配置される。Ｓ１ｉ〜Ｓ３ｉには、複数の画素Ｐ１ｉ−１〜Ｐ３ｉ−１、Ｐ１ｉ−２〜Ｐ３ｉ−２が設けられる。例えば、１水平走査期間において画素Ｐ１ｉ−１〜Ｐ３ｉ−１がマルチプレクス駆動される。データ線Ｓ１ｉ〜Ｓ３ｉとデータ信号供給線Ｓｉとの間には、トランジスターＴ１ｉ〜Ｔ３ｉ（デマルチプレクサー）が設けられる。Ｔ１ｉ〜Ｔ３ｉのゲート電極には、信号線ＮＳ１〜ＮＳ３を介してマルチプレクス制御信号ＳＥＬ１〜ＳＥＬ３が入力される。ＮＳ１〜ＮＳ３は、方向Ｄ１に沿って配線され、方向Ｄ２に沿った方向に順次配置される。

ＮＳ１〜ＮＳ３とＳｉとの間にはゲート−ソース間容量Ｃｓ１〜Ｃｓ３が生じ、ＮＳ１〜ＮＳ３とＳ１ｉ〜Ｓ３ｉとの間にはゲート−ドレイン間容量Ｃｄ１〜Ｃｄ３が生じる。また、ＮＳ１〜ＮＳ３は液晶基板上を並走しているため、ＮＳ１とＮＳ２の間には配線間容量Ｃｐ１２が生じ、ＮＳ２とＮＳ３の間には配線間容量Ｃｐ２３が生じる。そうすると、ＮＳ１〜ＮＳ３の中間に位置するＮＳ２には負荷容量Ｃｐ１２、Ｃｐ２３が見える。端に位置するＮＳ１、ＮＳ３には、より小さい負荷容量Ｃｐ１２、Ｃｐ２３が見える。

このＮＳ１〜ＮＳ３の配線間容量の違いによって、図５のＣ１に示すＳＥＬ２の立ち下がりエッジ（アクティブから非アクティブへの変化エッジ）は、Ｃ２、Ｃ３に示すＳＥＬ１、ＳＥＬ３の立ち下がりエッジよりも緩やかに変化する。ＳＥＬ１〜ＳＥＬ３が立ち下がるとき、Ｃｓ１〜Ｃｓ３、Ｃｄ１〜Ｃｄ３を介したプッシュダウン（電圧カップリング）により、データ線Ｓ１ｉ〜Ｓ３ｉの電圧が変化する。このとき、立ち下がりエッジの緩急によって、プッシュダウンによる電圧変化量が異なる。そのため、Ｃ４に示す電圧変化量ΔＶＧ２と、Ｃ５、Ｃ６に示す電圧変化量ΔＶＧ１、ΔＶＧ３は、異なる大きさとなる。このようにして、マルチプレクス駆動される画素のデータ電圧には、画素（データ線）の位置によって大きさの異なる位置オフセットΔＶＧ１〜ΔＶＧ３が生じてしまう。

４．正極性駆動期間、負極性駆動期間におけるオフセット電圧
図６を用いて、正極性駆動期間、負極性駆動期間で異なる位置オフセットについて説明する。ここで、正極性駆動期間は、対向電極電圧ＶＣＯＭ（例えば、９Ｖ）よりも高いデータ電圧範囲（１６Ｖ〜９Ｖ）で画素が駆動される期間であり、負極性駆動期間は、対向電極電圧ＶＣＯＭよりも低いデータ電圧範囲（９Ｖ〜２Ｖ）で画素が駆動される期間である。なお、図７では、デマルチプレクサーのスイッチ素子がＮ型トランジスターである場合を例に説明する。

図６のＥ１に示すように、トランジスターのゲート電圧Ｖｇであるマルチプレクス制御信号ＳＥＬが、アクティブ（１８Ｖ）から非アクティブ（０Ｖ）にされるとする。正極性駆動期間において、トランジスターのソース電圧Ｖｓであるデータ線の電圧は、ＶＣＯＭより高いデータ電圧（１６Ｖ）となっている。そのため、Ｖｇ＝Ｖｓ＋Ｖｔｈ（１７Ｖ）となったときにトランジスターがオフする。一方、Ｅ２に示すように、負極性駆動期間において、ソース電圧ＶｓはＶＣＯＭより低いデータ電圧（２Ｖ）となっている。そのため、Ｖｇ＝Ｖｓ＋Ｖｔｈ（３Ｖ）となったときにトランジスターがオフする。

このように、正極性駆動期間と負極性駆動期間では、トランジスターのオフするタイミングが異なるため、データ電圧を画素に充電する時間が異なる。また、トランジスターのオフするゲート電圧が異なるため、トランジスターのオフ後に生じるプッシュダウンによるオフセット電圧が異なる。これにより、正極性駆動期間と負極性駆動期間で位置オフセットが異なる電圧となってしまう。

５．第１の構成例
上記の課題を解決するために、本実施形態の集積回路装置の第１の構成例は、第１〜第ｎ（ｎは２以上の自然数）のデータ線駆動回路２００−１〜２００−ｎ（複数のデータ線駆動回路）、第１〜第ｎのオフセット用加算回路２１０−１〜２１０−ｎ（広義には、複数の補正回路）、第１〜第ｎの出力選択回路２２０−１〜２２０−ｎ（複数の出力選択回路）、オフセット用レジスター２３０、選択回路２４０、順番設定回路２５０を含む。

図７には、第ｉ（ｉはｎ以下の自然数）のデータ線駆動回路２００−ｉ、オフセット用加算回路２１０−ｉ（広義には、補正回路）、出力選択回路２２０−ｉを図示し、以下ではこれらの図示した構成要素を例に説明する。但し、他のデータ線駆動回路、オフセット用加算回路、出力選択回路についても同様である。なお、本実施形態は第１の構成に限定されず、その構成要素の一部（例えば、選択回路２４０等）を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。

第１の構成例は、データ線駆動回路が１水平走査期間において第１〜第ｐの画素Ｐ１ｉ〜Ｐｐｉ（ｐは２以上の自然数）にデータ電圧を書き込むマルチプレクス駆動を行う。そして、少なくとも画素Ｐ１ｉ、Ｐｐｉに対応する画像データに対してオフセット補正値を加算処理し、データ電圧のオフセットを補正するための回路である。

ここで、以下では、少なくとも画素Ｐ１ｉ、Ｐｐｉに対応する画像データとして、画素Ｐ１ｉ〜Ｐｐｉに対応する第１〜第ｐの画像データＧＤ１ｉ〜ＧＤｐｉに対してオフセット補正値を加算処理する場合を例に説明する。但し本発明では、少なくとも画素Ｐ１ｉ、Ｐｐｉに対応する画像データとして、画像データＧＤ１ｉ、ＧＤｐｉに対してオフセット補正値を加算処理してもよい。

順番設定回路２５０は、画素Ｐ１ｉ〜Ｐｐｉの駆動順番を設定する。そして、順番設定回路２５０は、画素Ｐ１ｉ〜Ｐｐｉのいずれかを選択するかを指示する画素選択信号ＪＳと、正極性駆動期間であるか負極性駆動期間であるかを指示する極性指示信号ＰＯＬを出力する。例えば、順番設定回路２５０は、各水平走査期間において同じ駆動順番を設定してもよく、各水平走査期間において異なる駆動順番を設定するローテーションを行ってもよい。また、水平走査期間毎に極性指示信号を反転するライン反転を行ってもよく、画素毎に極性指示信号を反転するドット反転を行ってもよい。

出力選択回路２２０−ｉは、画素選択信号ＪＳと画像データＧＤ１ｉ〜ＧＤｐｉとを受けて、選択画像データＱＧＤｉを出力する。出力選択回路２２０−ｉは、ＪＳに基づいてＧＤ１ｉ〜ＧＤｐｉを時分割多重する。具体的には、第ｑの画素Ｐｑｉ（ｑはｐ以下の自然数）の選択を指示する画素選択信号ＪＳを受けたとき、画像データＧＤｑｉを選択し、その画像データＧＤｑｉを選択画像データＱＧＤｉとして出力する。

オフセット用レジスター２３０は、正極性用のオフセット用設定値ＯＧＰ１〜ＯＧＰｐと負極性用のオフセット用設定値ＯＧＮ１〜ＯＧＮｐを記憶する。ＯＧＰ１〜ＯＧＰｐは、画素Ｐ１ｉ〜Ｐｐｉに書き込まれるデータ電圧に正極性駆動期間において生じるオフセット電圧に対応する設定値であり、ＯＧＮ１〜ＯＧＮｐは、画素Ｐ１ｉ〜Ｐｐｉに書き込まれるデータ電圧に負極性駆動期間において生じるオフセット電圧に対応する設定値である。オフセット用レジスター２３０には、例えば、図示しないホストコントローラー（ＣＰＵ）からＯＧＰ１〜ＯＧＰｐ、ＯＧＮ１〜ＯＧＮｐが設定される。

選択回路２４０は、画素選択信号ＪＳ、極性指示信号ＰＯＬ、オフセット用設定値ＯＧＰ１〜ＯＧＰｐ、ＯＧＮ１〜ＯＧＮｐを受けて、選択オフセット設定値ＱＯＧを出力する。具体的には、選択回路２４０は、画素Ｐｑｉの選択を指示するＪＳを受けたとき、正極性駆動期間においては正極性用のオフセット用設定値ＯＧＰｑを選択し、そのＯＧＰｑをＱＯＧとして出力する。一方、負極性駆動期間においては負極性用のオフセット用設定値ＯＧＮｑを選択し、そのＯＧＮｑをＱＯＧとして出力する。

オフセット用加算回路２１０−ｉ（広義には、補正回路）は、データ電圧のオフセットを補正する処理を行う。具体的には、選択オフセット設定値ＱＯＧと選択画像データＱＧＤｉとを受けて、オフセット補正値ΔＯＧｉを求める。そして、ＱＧＤｉとΔＯＧｉとを加算処理し、加算処理後の画像データＡＤＧｉを出力する。なお、本実施形態では、ＱＧＤｉとΔＯＧｉを単純に加算処理してもよく、さらに他のデータを加算処理してもよく、他のデータを乗算処理してもよい。

データ線駆動回路２００−ｉは、オフセット加算後データＡＤＧｉを受けて、ＡＤＧｉに対応する時分割多重されたデータ電圧をデータ信号供給線Ｓｉに出力する。具体的には、データ線駆動回路２００−ｉは、１水平走査期間において画素Ｐ１ｉ〜Ｐｐｉに時分割にデータ電圧を書き込む。例えば、データ線駆動回路２００−ｉは、ＡＤＧｉをＤ／Ａ変換して時分割多重されたデータ電圧を生成するＤ／Ａ変換回路と、時分割多重されたデータ電圧（マルチプレクスデータ信号）をＳｉに出力するオペアンプにより構成される。

６．動作例
図８を用いて、本実施形態の動作例を具体的に説明する。図８では、正極性駆動期間において、１水平走査期間に画素Ｐ１ｉ〜Ｐ８ｉ（ｐ＝８）にデータ電圧が書き込まれる場合を例に説明する。但し、負極性駆動期間においても同様である。

画素Ｐ１ｉ〜Ｐ８ｉの駆動順番として、１水平走査期間における第１番目〜第８番目の駆動順番（第１〜第８の駆動期間）が設定される。例えば、図８のＤ１に示す画素Ｐ５ｉ（ｑ＝５）の駆動順番として、Ｄ２に示す第２番目の駆動順番が設定される。このとき、Ｄ３に示すように、画素Ｐ５ｉの選択を指示する画素選択信号ＪＳが出力される。このＪＳに基づいて、Ｄ４に示すように、画像データＧＤ５ｉが選択され、選択画像データＱＧＤｉ＝ＧＤ５ｉが出力される。Ｄ５に示すように、正極性用のオフセット用設定値ＯＧＰ５が選択され、選択オフセット設定値ＱＯＧ＝ＯＧＰ５が出力される。そして、ＯＧＰ５とＧＤ５ｉとに基づいて加算画像データＡＤＧｉが出力され、このＡＤＧｉに基づいて、Ｄ６に示すようにデータ線Ｓ５ｉが駆動される。

ここで、上述のように、マルチプレクス駆動においてデータ電圧にオフセット電圧（位置オフセット）が生じ、正極性駆動期間と負極性駆動期間で異なるオフセット電圧が生じるという課題がある。そして、そのオフセット電圧によって画素の輝度値の誤差が生じ、表示画像に縦スジ（縦線、表示ムラ）が発生するという課題がある。

この点、本実施形態によれば、オフセット用レジスター２３０が、正極性用のオフセット用設定値ＯＧＰ１〜ＯＧＰｐと負極性用のオフセット用設定値ＯＧＮ１〜ＯＧＮｐを記憶する。そして、正極性駆動期間において、オフセット用加算回路２１０−ｉが、正極性用のオフセット用設定値ＯＧＰ１〜ＯＧＰｐに基づいてオフセットを補正する処理を行い、データ線駆動回路２００−ｉが、その補正処理後のデータ電圧をデータ信号供給線Ｓｉに供給する。一方、負極性駆動期間において、オフセット用加算回路２１０−ｉが、負極性用のオフセット用設定値ＯＧＮ１〜ＯＧＮｐに基づいてオフセットを補正する処理を行い、データ線駆動回路２００−ｉが、その補正処理後のデータ電圧をデータ信号供給線Ｓｉに供給する。

これにより、マルチプレクス駆動においてデータ電圧に生じるオフセット電圧を補正し、正極性駆動期間と負極性駆動期間で異なるオフセット電圧を補正することができる。具体的には、正極性駆動期間においてＯＧＰ１〜ＯＧＰｐに基づいてΔＯＧｉが求められ、ＱＧＤｉとΔＯＧｉとが加算処理されることで、正極性駆動期間におけるオフセット電圧が補正される。また、負極性駆動期間においてＯＧＮ１〜ＯＧＮｐに基づいてΔＯＧｉが求められ、ＱＧＤｉとΔＯＧｉとが加算処理されることで、負極性駆動期間におけるオフセット電圧が補正される。これにより、表示画像の縦スジの発生を防止して画質を向上できる。

ここで、図５等で説明したように、画素Ｐ１ｉ〜Ｐｐｉの両端の画素Ｐ１ｉ、Ｐｐｉと中間の画素Ｐ２ｉ〜Ｐp-1ｉとでは、異なる大きさのオフセット電圧が生じる（例えば、図５のΔＶＧ１及びΔＶＧ３と、ΔＶＧ２）。

この点、本実施形態によれば、オフセット用レジスター２３０が、画素Ｐ１ｉ、Ｐｐｉに対応する第１、第ｐのオフセット用設定値ＯＧＰ１、ＯＧＮ１、ＯＧＰｐ、ＯＧＮｐを少なくとも記憶してもよい。そして、オフセット用加算回路２１０−ｉが、ＯＧＰ１、ＯＧＮ１に基づくオフセット補正値ΔＯＧｉを画像データＧＤ１ｉに加算する処理と、ＯＧＰｐ、ＯＧＮｐに基づくオフセット補正値ΔＯＧｉを画像データＧＤｐｉに加算する処理とを少なくとも行ってもよい。

このようにすれば、両端の画素Ｐ１ｉ、Ｐｐｉに対応するオフセット補正値ΔＯＧｉを求め、そのΔＯＧｉにより両端の画素Ｐ１ｉ、Ｐｐｉのデータ電圧を補正できる。これにより、両端の画素Ｐ１ｉ、Ｐｐｉと中間の画素Ｐ２ｉ〜Ｐp-1ｉのデータ電圧のオフセット電圧差が解消され、画素Ｐ１ｉ〜Ｐｐｉのデータ電圧のオフセット電圧を補正できる。

また、本実施形態では、オフセット用レジスター２３０が、さらに第２〜第p-1のオフセット用設定値ＯＧＰ２〜ＯＧＰp-1、ＯＧＮ２〜ＯＧＮp-1を記憶してもよい。そして、オフセット用加算回路２１０−ｉが、そのＯＧＰ２〜ＯＧＰp-1、ＯＧＮ２〜ＯＧＮp-1に基づいてΔＯＧｉを求め、そのΔＯＧｉを画像データＧＤ２ｉ〜ＧＤp-1ｉに対して加算処理してもよい。

このようにすれば、画素Ｐ１ｉ〜Ｐｐｉに対応するオフセット補正値ΔＯＧｉを求め、そのΔＯＧｉにより画素Ｐ１ｉ〜Ｐｐｉのデータ電圧のオフセット電圧を補正できる。これにより、様々な状態のオフセット電圧に対して、適切に補正を行うことができる。

また、本実施形態では、オフセット用レジスター２３０が、オフセット用設定値として
第１、第ｐのオフセット用定数値ＯＧＬ１、ＯＧＬｐ（第１、第ｐの正極性用のオフセット用定数値、第１、第ｐの負極性用のオフセット用定数値）を少なくとも記憶してもよい。そして、オフセット用加算回路２１０−ｉが、画像データＧＤ１、ＧＤｐに対して、それぞれＯＧＬ１、ＯＧＬｐをΔＯＧｉ（＝ＯＧＬ１、ＯＧＬｐ）として少なくとも加算処理してもよい。

また、本実施形態では、オフセット用レジスター２３０が、オフセット用設定値としてオフセット用係数値ＯＧＭ１、ＯＧＭｐ（第１、第ｐの正極性用のオフセット用係数値、第１、第ｐの負極性用のオフセット用定数値）を少なくとも記憶してもよい。そして、オフセット用加算回路２１０−ｉが、画像データＧＤ１、ＧＤｐに対して、それぞれＯＧＭ１、ＯＧＭｐとＧＤ１、ＧＤｐとを乗算処理した値をΔＯＧｉ（＝ＯＧＭ１×ＧＤ１ｉ、ＯＧＭｐ×ＧＤｐｉ）として少なくとも加算処理してもよい。

このようにすれば、オフセット用設定値に基づいてオフセット補正値ΔＯＧｉを求めることができる。また、ＯＧＭ１、ＯＧＭｐとＧＤ１、ＧＤｐとを乗算処理した値をΔＯＧｉとして求めることで、画像データの階調に対して位置オフセットの特性に傾きがある場合でも、その位置オフセットの特性の傾きを補正できる。

７．分散駆動
図９（Ａ）、図９（Ｂ）を用いて、分散駆動について説明する。なお、以下では、液晶パネルの一部のみを図示し、説明する。また、以下では、マルチプレクス数（１つのデータ線駆動回路により１水平走査期間に駆動される画素数）を４とした場合を例に説明するが、他のマルチプレクス数であってもよい。

図９（Ａ）に、通常のマルチプレクス駆動の説明図を示す。通常のマルチプレクス駆動では、オペアンプＯＰＡ１は、マルチプレクス制御信号ＳＥＬ１〜ＳＥＬ４によって、データ線Ｄ１〜Ｄ４を順次駆動する。同様に、オペアンプＯＰＡ２は、データ線Ｄ５〜Ｄ８を順次駆動する。

図９（Ｂ）に、分散駆動を行うマルチプレクス駆動の説明図を示す。分散駆動を行うマルチプレクス駆動では、ＯＰＡ１は、ＳＥＬ１〜ＳＥＬ４によって奇数データ線Ｄ１、Ｄ３、Ｄ５、Ｄ７（奇数番目の画素）を順次駆動（マルチプレクス駆動）する。ＯＰＡ２は、ＳＥＬ１〜ＳＥＬ４によって偶数データ線Ｄ２、Ｄ４、Ｄ６、Ｄ８（偶数番目の画素）を順次駆動する。このように、分散駆動では隣り合うデータ線は異なるオペアンプによって駆動される。

ここで、データ線駆動回路のオペアンプＯＰＡ１、ＯＰＡ２は、例えばボルテージフォロア型に接続される。これらのオペアンプは一般にオフセット電圧（入力換算オフセット電圧）を有するため、オフセット電圧分だけ誤差を持った電圧を出力する。そのため、オペアンプ間のオフセット電圧の違いによって、表示画像に表示ムラ（縦スジ、帯ムラ）が生じてしまうおそれがある。本実施形態では、分散駆動を行うことでこの表示ムラを防止できる。

図１０（Ａ）、図１０（Ｂ）を用いて、具体的に説明する。図１０（Ａ）に、通常のマルチプレクス駆動の動作例を示す。ここで、図１０（Ａ）に示すように、データ線Ｄ１〜Ｄ３２に対して１０階調の階調電圧を出力するものとする。また、各オペアンプのオフセット電圧を、その電圧に相当する階調で表す（例えば、ＯＰＡ１は１階調）。このとき、出力電圧に相当する階調（実際の出力階調）は、１０階調とオフセット電圧に相当する階調を加えたものとなる。

図１０（Ａ）に示すように、例えばデータ線Ｄ１〜Ｄ４には１１階調、Ｄ５〜Ｄ８には１２階調が出力される。すなわち、同一階調の階調電圧を出力する場合であっても４本のデータ線毎に１または２階調分の明暗差が生じることになり、これが画面上の表示ムラ（スジ）として認識されるおそれがある。

図１０（Ｂ）に、分散駆動を行うマルチプレクス駆動の動作例を示す。オフセット電圧等は図１０（Ａ）と同様である。図１０（Ｂ）に示すように、例えばデータ線Ｄ１〜Ｄ８には１１階調と１２階調とが交互に現れているのが分かる。１本のデータ線毎に１階調分の明暗差が交互に現れているために、目視では平均化されて画面上の表示ムラ（スジ）は目立たなくなる。

８．分散駆動を行う場合の基本的な構成例
図１１に、分散駆動を行うことができる集積回路装置の基本構成例を示す。図１１に示す集積回路装置１００（ドライバー）は、データドライバー３００（ソースドライバー）、データ分配回路５００を含む。なお、本実施形態の集積回路装置は図１１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたりするなどの種々の変形実施が可能である。

データ分配回路５００は、データドライバー３００にデータ（階調データ、画像データ）を供給する。具体的には、時系列に入力される画像データＰＤＡＴＡを受けて、マルチプレクス数分の奇数データ線用画像データＰｏｄｄと、マルチプレクス数分の偶数データ線用画像データＰｅｖｎを供給する。なお、奇数データ線用画像データＰｏｄｄ及び偶数データ線用画像データＰｅｖｎは、マルチプレクス数分でなくてもよい。例えば、マルチプレクス数分より多くてもよい。

データドライバー３００は、電気光学パネル４００（例えば、液晶パネル）の第１〜第ｋのデータ線Ｄ１〜Ｄｋ（複数のデータ線。ｋは自然数。）を駆動する。具体的には、データドライバー３００は、奇数データ線用ラッチ回路３１０、偶数データ線用ラッチ回路３３０、奇数データ線用駆動回路３２０、偶数データ線用駆動回路３４０、スイッチ信号生成回路３７を含む。

奇数データ線用ラッチ回路３１０は、奇数データ線用駆動回路３２０に対応して設けられる。奇数データ線用ラッチ回路３１０は、データ分配回路５００からの奇数データ線用画像データＰｏｄｄを受けて、奇数番目のデータ線Ｄ１、Ｄ３、・・・、Ｄk-1（奇数番目の画素）に対応するデータＰ１、Ｐ３、・・・、Ｐk-1をラッチする。

偶数データ線用ラッチ回路３３０は、偶数データ線用駆動回路３４０に対応して設けられる。偶数データ線用ラッチ回路３３０は、データ分配回路５００からの偶数データ線用画像データＰｅｖｎを受けて、偶数データ線Ｄ２、Ｄ４、・・・、Ｄｋ（偶数番目の画素）に対応するデータＰ２、Ｐ４、・・・、Ｐｋをラッチする。

奇数データ線用駆動回路３２０は、Ｄ１〜Ｄｋのうちの奇数番目のデータ線を駆動する。具体的には、マルチプレクス数分の奇数データ線用画像データ（例えばＰ１、Ｐ３、Ｐ５、Ｐ７）をマルチプレクスし、さらにアナログ信号に変換して電気光学パネル４００に供給する。このマルチプレクスされた奇数データ線用データ電圧（奇数データ線用データ信号）は、デマルチプレクサー（例えばＤＭＵＸ１）によりデマルチプレクスされる。こうして得られたデマルチプレクス後のデータ電圧は、1水平走査期間において、対応する奇数番目のデータ線（例えばＤ１、Ｄ３、Ｄ５、Ｄ７）に供給される。

同様に、偶数データ線用駆動回路３４０は、Ｄ１〜Ｄｋのうちの偶数番目のデータ線を駆動する。具体的には、マルチプレクス数分の偶数データ線用画像データ（例えばＰ２、Ｐ４、Ｐ６、Ｐ８）をマルチプレクスし、さらにアナログ信号に変換して電気光学パネル４００に供給する。このマルチプレクスされた偶数データ線用データ電圧（偶数データ線用データ信号）がデマルチプレクサー（例えばＤＭＵＸ２）によりデマルチプレクスされる。こうして得られたデマルチプレクス後のデータ電圧が、1水平走査期間において、対応する偶数番目のデータ線（例えばＤ２、Ｄ４、Ｄ６、Ｄ８）に供給される。

スイッチ信号生成回路３７は、デマルチプレクサーＤＭＵＸ１〜ＤＭＵＸｎを制御する。具体的には、ＤＭＵＸ１〜ＤＭＵＸｎに含まれる複数のデマルチプレクス用スイッチング素子をオン・オフ制御するためのマルチプレクス制御信号ＳＥＬ１〜ＳＥＬ４を生成する。

９．奇数番目、偶数番目のデータ線におけるオフセット電圧
図１２を用いて、奇数番目、偶数番目のデータ線のデータ電圧に生じる位置オフセットについて説明する。以下では、奇数番目のデータ線Ｄ１、偶数番目のデータ線Ｄ２を例に説明する。

図１２のＦ１に示すように、ＳＥＬ１がアクティブの期間においてＤ１、Ｄ２の画素にデータ電圧が書き込まれる。このとき、書き込みの時定数はデータ線の負荷容量等によって異なった時定数となる。例えば、オペアンプ（例えば図９（Ｂ）のＯＰＡ１）からＤ１までの配線長が、オペアンプ（例えば図９（Ｂ）のＯＰＡ２）からＤ２までの配線長より短いとする。そうすると、Ｄ１の画素に対する書き込みの時定数は、Ｄ２の画素に対する書き込みの時定数より小さくなる。そのため、Ｆ２に示すように、Ｄ１の画素は、Ｄ２の画素に比べて所望の電圧Ｖ１により近い電圧まで充電される。このようにして、Ｄ１、Ｄ２の画素に書き込まれるデータ電圧には、異なった電圧の位置オフセットΔＶＧ１、ΔＶＧ２が生じる。

このように、奇数番目、偶数番目のデータ線のデータ電圧に生じる位置オフセットが異なった電圧となる場合がある。この場合、奇数番目と偶数番目で同一の位置オフセット補正を行うとオフセット電圧が残ってしまい、その残ったオフセット電圧によって表示ムラが生じるおそれがある。

１０．第２の構成例
この課題を解決するために、本実施形態の集積回路装置の第２の構成例は、第１〜第ｎの奇数データ線駆動回路２０１−１〜２０１−ｎ、第１〜第ｎの奇数番目用のオフセット用加算回路２１１−１〜２１１−ｎ、第１〜第ｎの奇数番目用の出力選択回路２２１−１〜２２１−ｎ、奇数番目用のオフセット用レジスター２３１、奇数番目用の選択回路２４１、第１〜第ｎの偶数データ線駆動回路２０２−１〜２０２−ｎ、第１〜第ｎの偶数番目用のオフセット用加算回路２１２−１〜２１２−ｎ、第１〜第ｎの偶数番目用の出力選択回路２２２−１〜２２２−ｎ、偶数番目用のオフセット用レジスター２３２、奇数番目用の選択回路２４２、順番設定回路２５０、データ分配回路５００を含む。

図１３には、第ｉのデータ線駆動回路２０１−ｉ、２０２−ｉ、オフセット用加算回路２１１−ｉ、２１２−ｉ、出力選択回路２２１−ｉ、２２２−ｉを図示し、以下ではこれらの図示した構成要素を例に説明する。但し、他のデータ線駆動回路、オフセット用加算回路、出力選択回路についても同様である。

第２の構成例は、分散駆動のマルチプレクス駆動を行う。そして、奇数番目用のオフセット用設定値と偶数番目用のオフセット用設定値に基づいてデータ電圧のオフセット電圧を補正して、奇数番目の画素と偶数番目の画素で異なるオフセット電圧を補正するための回路である。

データ分配回路５００は、画像データＰＤを受けて、奇数番目の画素に対応する画像データ（階調データ）ＧＤ１ｉ、ＧＤ３ｉ、・・、ＧＤp-1ｉと偶数番目の画素に対応する画像データＧＤ２ｉ、ＧＤ４ｉ、・・、ＧＤｐｉを出力する。例えば、データ分配回路５００には、図１の表示コントローラー４０からストリームの画像データが入力される。

出力選択回路２２１−ｉは、ＪＳに基づいて画像データＧＤ１ｉ、ＧＤ３ｉ、・・、ＧＤp-1ｉを時分割多重し、時分割多重後の画像データを選択画像データＱＧｄｉとして出力する。

オフセット用レジスター２３１は、奇数番目用のオフセット用設定値ＯＧ１、ＯＧ３、・・、ＯＧp-1を記憶する。ＯＧ１、ＯＧ３、・・、ＯＧp-1は、奇数番目の画素に書き込まれるデータ電圧に生じるオフセット電圧に対応する設定値である。

選択回路２４１は、ＪＳを受けて、ＪＳが指示する画素に対応するオフセット用設定値をＯＧ１、ＯＧ３、・・、ＯＧp-1から選択し、選択したオフセット用設定値を選択オフセット設定値ＱＯｄとして出力する。

オフセット用加算回路２１１−ｉは、奇数番目の画素に供給されるデータ電圧に生じるオフセット電圧を補正する処理を行う。すなわち、ＱＯｄとＱＧｄｉに基づいて奇数番目用のオフセット補正値ΔＯＧｄｉを求める。そして、ＱＧｄｉとΔＯＧｄｉを加算処理し、加算処理後の画像データを奇数番目用のオフセット加算後データＡＤｄｉとして出力する。

データ線駆動回路２０１−ｉは、奇数番目の画素にデータ電圧を供給する。具体的には、ＡＤｄｉを受けて、ＡＤｄｉに対応する時分割多重されたデータ電圧をデータ信号供給線Ｓｄｉに出力する。時分割多重されたデータ電圧はデマルチプレクスされて奇数番目のデータ線に供給される。

なお、上記において奇数番目用の構成要素について説明したが、偶数番目の構成要素についても同様である。すなわち、出力選択回路２２２−ｉは、ＪＳに基づいてＧＤ２ｉ、ＧＤ４ｉ、・・、ＧＤｐｉを時分割多重したＱＧｅｉを出力する。オフセット用レジスター２３２は、偶数番目用のオフセット用設定値ＯＧ２、ＯＧ４、・・、ＯＧｐを記憶する。選択回路２４２は、ＪＳに基づいてＯＧ２、ＯＧ４、・・、ＯＧｐのいずれかを選択してＱＯｅを出力する。オフセット用加算回路２１２−ｉは、ＱＯｅとＱＧｅｉに基づいて偶数番目用のオフセット補正値ΔＯＧｄｉを求め、ＱＧｅｉとΔＯＧｄｉを加算処理して奇数番目用のオフセット加算後データＡＤｅｉを出力する。データ線駆動回路２０２−ｉは、ＡＤｅｉに対応する時分割多重されたデータ電圧をＳｅｉに出力する。

ここで、上述のように、分散駆動のマルチプレクス駆動においては、奇数番目、偶数番目のデータ線のデータ電圧に異なったオフセット電圧が生じ、そのオフセット電圧によって表示ムラが生じるおそれがあるという課題があった。

この点、本実施形態によれば、奇数番目用のオフセット用レジスター２３１が、奇数番目用のオフセット用設定値を記憶し、偶数番目用のオフセット用レジスター２３２が、偶数番目用のオフセット用設定値を記憶する。そして、奇数データ線用駆動回路２０１−ｉが、奇数番目用のオフセット用設定値に基づいて補正されたデータ電圧を奇数番目の画素に供給し、偶数データ線用駆動回路２０２−ｉが、偶数番目用のオフセット用設定値に基づいて補正されたデータ電圧を偶数番目の画素に供給する。

本実施形態によれば、奇数番目と偶数番目のデータ線のデータ電圧に生じるオフセット電圧が異なる電圧であっても、奇数番目用、偶数番目用のオフセット用設定値に基づいてそのオフセット電圧を補正できる。これにより、表示ムラを防止して画質を向上できる。

また、本実施形態では、奇数番目用のオフセット用レジスター２３１が、正極性用と負極性用の奇数番目用のオフセット用設定値とを記憶し、偶数番目用のオフセット用レジスター２３２が、正極性用と負極性用の偶数番目用のオフセット用設定値とを記憶してもよい。そして、奇数データ線用駆動回路２０１−ｉが、正極性駆動期間、負極性駆動期間において、それぞれ正極性用、負極性用の奇数番目用のオフセット用設定値に基づく補正によって得られたデータ電圧を出力し、偶数データ線用駆動回路２０２−ｉが、正極性駆動期間において、負極性駆動期間において、それぞれ正極性用、負極性用の偶数番目用のオフセット用設定値に基づく補正によって得られたデータ電圧を出力してもよい。

このようにすれば、奇数番目と偶数番目のデータ線のデータ電圧に生じるオフセット電圧が、正極性駆動期間と負極性駆動期間において異なるオフセット電圧であっても、そのオフセット電圧を補正できる。

１１．データ分配回路
図１４に、データ分配回路の詳細な構成例を示す。この構成例のデータ分配回路５００は、第１、第２、第３のラッチ回路５１０、５２０、５３０を含む。図１４は説明の便宜上、マルチプレクス数を４、分散数（分散駆動する駆動回路の数。例えば、図９（Ｂ）のオペアンプの個数２）を２とした場合を示すが、これに限定されるものではない。

第１のラッチ回路５１０は、多相クロックＭＣＫ１〜ＭＣＫ８によって、時系列的に入力される画像データＰＤＡＴＡをラッチ部ＬＡ１〜ＬＡ８にラッチする。そして、ＬＡ１〜ＬＡ８にラッチされた画像データＰ１〜Ｐ８を出力する。

第２のラッチ回路５２０は、第１の奇数データ用ラッチ部５２１と、第１の偶数データ用ラッチ部５２２とを有する。第１の奇数データ用ラッチ部５２１は、第１のクロックＣＬＫ１に基づいて、Ｐ１〜Ｐ８のうちの奇数データ線用画像データＰ１、Ｐ３、Ｐ５、Ｐ７をラッチする。また、第１の偶数データ用ラッチ部５２２は、第２のクロックＣＬＫ２に基づいて、Ｐ１〜Ｐ８のうちの偶数データ線用画像データＰ２、Ｐ４、Ｐ６、Ｐ８をラッチする。

第３のラッチ回路５３０は、第２の奇数データ用ラッチ部５３１と第２の偶数データ用ラッチ部５３２とを含む。第２の奇数データ用ラッチ部５３１は、第３のクロックＣＬＫ３に基づいて、第１の奇数データ用ラッチ部５２１からのデータＰ１、Ｐ３、Ｐ５、Ｐ７をラッチする。第２の偶数データ用ラッチ部５３２は、第３のクロックＣＬＫ３に基づいて、第１の偶数データ用ラッチ部５２２からのデータＰ２、Ｐ４、Ｐ６、Ｐ８をラッチする。

なお、図１４では、一例として画像データＰ１〜Ｐ８について図示した。但し、Ｐ８より後の画像データＰ９、Ｐ１０、・・・についても同様に、ＣＬＫ３の各周期毎に、奇数データ線用画像データＰｋ−７、Ｐｋ−５、Ｐｋ−３、Ｐｋ−１（ｋは８の倍数）及び偶数データ線用画像データＰｋ−６、Ｐｋ−４、Ｐｋ−２、Ｐｋが出力される。

１２．データドライバー
図１５に、データドライバーの詳細な構成例を示す。このデータドライバーは、シフトレジスター２２、ラインラッチ２４、２６、多重化回路８０、オフセット調整部８４（補正回路）、基準電圧発生回路３０（階調電圧発生回路）、ＤＡＣ３２（Digital-to-Analog Converter）、データ線駆動回路３４、マルチプレクス駆動制御部８２を含む。

シフトレジスター２２は、各データ線に対応して設けられ、順次接続された複数のフリップフロップを含む。そして、クロック信号ＣＬＫに同期して、隣接するフリップフロップにイネーブル入出力信号ＥＩＯを順次シフトする。ラインラッチ２４には、画像データＤＩＯ（階調データ）が入力される。ラインラッチ２４は、ＤＩＯをＥＩＯに同期してラッチする。ラインラッチ２６は、水平同期信号ＬＰに同期して、ラインラッチ２４でラッチされた１水平走査単位の画像データをラッチする。ＣＬＫ、ＥＩＯ、ＤＩＯ、ＬＰは、例えば表示コントローラー４０から入力される。なお、本実施形態にデータ分配回路が適用される場合、データ分配回路の出力が一旦ストリームデータに変換され、そのデータがＤＩＯとしてラインラッチ２４に入力されてもよい。あるいは、データ分配回路のラッチ回路が、ラインラッチ２４、２６に対応してもよい。

マルチプレクス駆動制御部８２は、データ電圧の時分割タイミングを規定するマルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８を生成する。具体的には、スイッチ信号生成回路３７、順番設定回路２５０を含む。スイッチ信号生成回路３７は、ＳＥＬ１〜ＳＥＬ８を生成してデマルチプレクサーに供給する。順番設定回路２５０は、ＳＥＬ１〜ＳＥＬ８をアクティブにする順番を設定する。

多重化回路８０は、ラインラッチ２６からの画像データを時分割多重する。具体的には、多重化回路８０は、各データ信号供給線に対応する出力選択回路を含む。そして、出力選択回路は、ＳＥＬ１〜ＳＥＬ８に基づいて、各データ信号供給線に対応する時分割多重された画像データを生成する。

オフセット調整部８４は、データ電圧を補正する処理を行う。オフセット調整部８４は、図７等で説明した、図示しないオフセット用レジスター、選択回路、オフセット用加算回路を含むことができる。

ＤＡＣ３２は、デジタルの画像データに基づいて、各データ線に供給すべきアナログの階調電圧を生成する。具体的には、ＤＡＣ３２は、多重化回路８０からの時分割多重された画像データと、基準電圧発生回路３０からの複数の基準電圧（階調電圧）を受けて、時分割多重された画像データに対応する時分割多重された階調電圧を生成する。

データ線駆動回路３４は、ＤＡＣ３２からの階調電圧をバッファリング（広義にはインピーダンス変換）してデータ信号供給線Ｓ１〜Ｓｎにデータ電圧を出力する。例えば、データ線駆動回路３４は、各データ信号供給線に対応して設けられた図示しないボルテージフォロワー接続のオペアンプ（演算増幅器）により、階調電圧をバッファリングする。

１３．電子機器
図１６に、本実施形態の集積回路装置が適用されたプロジェクター（投写型表示装置）の構成例を示す。なお、本実施形態の集積回路装置が適用される電子機器として、他にテレビ受像器、カーナビゲーション、携帯電話端末、携帯情報端末、パーソナルコンピュータ等が想定される。

プロジェクター７００は、表示情報出力源７１０、表示情報処理回路７２０、ドライバー６０（表示ドライバー）、液晶パネル１２（広義には電気光学パネル）、クロック発生回路７５０及び電源回路７６０を含む。

表示情報出力源７１０は、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）、光ディスク装置等のメモリー、画像信号を同調して出力する同調回路等を含み、クロック発生回路７５０からのクロック信号に基づいて、所定フォーマットの画像信号等の表示情報を表示情報処理回路７２０に出力する。表示情報処理回路７２０は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、或いはクランプ回路等を含むことができる。ドライバー６０は、走査ドライバー（ゲートドライバー）及びデータドライバー（ソースドライバー）を含み、液晶パネル１２（電気光学パネル）を駆動する。電源回路７６０は、上述の各回路に電力を供給する。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語（データ信号、電気光学装置、電気光学パネル、集積回路装置等）と共に記載された用語（データ電圧、液晶表示装置、液晶パネル、ドライバー等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。またオフセット用レジスター、オフセット用加算回路、集積回路装置、電気光学装置、電子機器等の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。

１２ 電気光学パネル、２０ データドライバー、４０ 表示コントローラー、
５０ 電源回路、６０ 集積回路装置、８０ 多重化回路、
８２ マルチプレクス駆動制御部、８４ オフセット調整部、１００ 集積回路装置、
１０２ 補正データ演算部、２００−ｉ データ線駆動回路、
２０１−ｉ 奇数データ線駆動回路、２０２−ｉ 偶数データ線駆動回路、
２１０−ｉ オフセット用加算回路、２２０−ｉ 出力選択回路、
２３０ オフセット用レジスター、２３１ 奇数番目用のオフセット用レジスター、
２３２ 偶数番目用のオフセット用レジスター、２４０ 選択回路、
２５０ 順番設定回路、３１０ 奇数データ線用ラッチ回路、
３３０ 偶数データ線用ラッチ回路、５００ データ分配回路、
７００ 電子機器、７１０ 表示情報出力源、７２０ 表示情報処理回路、
７５０ クロック発生回路、７６０ 電源回路、
Ｓ１ｉ データ線、Ｓ１ データ信号供給線、ＳＥＬ１ マルチプレクス制御信号、
ＤＭＵＸｉ マルチプレクサー、Ｄ１ 奇数番目のデータ線、
Ｄ２ 偶数番目のデータ線、ＧＤ１ｉ 画像データ、ＪＳ 画素選択信号、
ＯＧＰ１ 正極性用のオフセット用設定値、ＯＧＮ１ 負極性用のオフセット用設定値、
ＯＧｄ１ 奇数番目用のオフセット用設定値、
ＯＧｅ１ 偶数番目用のオフセット用設定値

Claims (9)

1. 複数のデータ信号供給線の各データ信号供給線に対応して設けられ、前記複数のデータ信号供給線のうちの対応するデータ信号供給線にマルチプレクスされたデータ信号を供給するデータ線駆動回路と、
   前記マルチプレクスされたデータ信号がデマルチプレクサーによりデマルチプレクスされることで得られたデマルチプレクス後の複数のデータ信号が、1水平走査期間において複数の画素に供給されるときに、前記複数のデータ信号に生じるオフセットに対応するオフセット用設定値を記憶するオフセット用レジスターと、
   前記データ線駆動回路に対応して設けられ、前記オフセット用設定値に基づいて前記オフセットを補正する処理を行う補正回路と、
   を含み、
   前記オフセット用レジスターは、
   前記オフセット用設定値として、正極性用のオフセット用設定値と、負極性用のオフセット用設定値とを記憶し、
   前記データ線駆動回路は、
   正極性駆動期間において、前記正極性用のオフセット用設定値に基づく補正によって得られたデータ信号を前記データ信号供給線に供給し、
   負極性駆動期間において、前記負極性用のオフセット用設定値に基づく補正によって得られたデータ信号を前記データ信号供給線に供給することを特徴とする集積回路装置。
2. 請求項１において、
   前記データ線駆動回路は、
   前記複数の画素のうちの奇数番目の画素用のデータ信号供給線にデータ信号を供給する奇数データ線用駆動回路と、
   前記複数の画素のうちの偶数番目の画素用のデータ信号供給線にデータ信号を供給する偶数データ線用駆動回路と、
   を有し、
   前記オフセット用レジスターは、
   前記奇数番目の画素に供給されるデータ信号に生じるオフセットに対応する奇数番目用のオフセット用設定値を記憶する奇数番目用のオフセット用レジスターと、
   前記偶数番目の画素に供給されるデータ信号に生じるオフセットに対応する偶数番目用のオフセット用設定値を記憶する偶数番目用のオフセット用レジスターと、
   を有することを特徴とする集積回路装置。
3. 請求項２において、
   前記奇数番目用のオフセット用レジスターは、
   前記奇数番目用のオフセット用設定値として、正極性用の奇数番目用のオフセット用設定値と、負極性用の奇数番目用のオフセット用設定値とを記憶し、
   前記偶数番目用のオフセット用レジスターは、
   前記偶数番目用のオフセット用設定値として、正極性用の偶数番目用のオフセット用設定値と、負極性用の偶数番目用のオフセット用設定値とを記憶し、
   前記奇数データ線用駆動回路は、
   正極性駆動期間において、前記正極性用の奇数番目用のオフセット用設定値に基づく補正によって得られたデータ信号を前記奇数番目の画素用のデータ信号供給線に供給し、
   負極性駆動期間において、前記負極性用の奇数番目用のオフセット用設定値に基づく補正によって得られたデータ信号を前記奇数番目の画素用のデータ信号供給線に供給し、
   前記偶数データ線用駆動回路は、
   正極性駆動期間において、前記正極性用の偶数番目用のオフセット用設定値に基づく補正によって得られたデータ信号を前記偶数番目の画素用のデータ信号供給線に供給し、
   負極性駆動期間において、前記負極性用の偶数番目用のオフセット用設定値に基づく補正によって得られたデータ信号を前記偶数番目の画素用のデータ信号供給線に供給することを特徴とする集積回路装置。
4. 請求項２又は３において、
   前記データ線駆動回路にデータを供給するデータ分配回路を含み、
   前記データ線駆動回路は、
   前記奇数データ線用駆動回路に対応して設けられる奇数データ線用ラッチ回路と、
   前記偶数データ線用駆動回路に対応して設けられる偶数データ線用ラッチ回路と、
   を有し、
   前記データ分配回路は、
   時系列に入力される画像データを受けて、前記奇数データ線用ラッチ回路に対して、マルチプレクス数分の奇数データ線用画像データを供給し、前記偶数データ線用ラッチ回路に対して、マルチプレクス数分の偶数データ線用画像データを供給することを特徴とする集積回路装置。
5. 請求項１において、
   前記オフセット用レジスターは、
   前記複数の画素の第１の画素〜第ｐ（ｐは２以上の整数）の画素のうちの前記第１の画素に対応する第１のオフセット用設定値と、前記第１の画素〜前記第ｐの画素のうちの前記第ｐの画素に対応する第ｐのオフセット用設定値とを前記オフセット用設定値として少なくとも記憶し、
   前記補正回路が、
   前記第１の画素〜前記第ｐの画素に対応する第１の画像データ〜第ｐの画像データのうちの前記第１の画像データに対して、前記第１のオフセット用設定値に基づくオフセット補正値を加算する処理と、前記第１の画像データ〜前記第ｐの画像データのうちの前記第ｐの画像データに対して、前記第ｐのオフセット用設定値に基づくオフセット補正値を加算する処理とを、前記オフセットを前記補正する処理として少なくとも行うことを特徴とする集積回路装置。
6. 請求項５において、
   前記オフセット用レジスターが、
   前記第１の画素〜前記第ｐの画素のうちの第２の画素〜第ｐ−１の画素に対応する第２のオフセット用設定値〜第ｐ−１のオフセット用設定値を記憶し、
   前記補正回路が、
   前記第１の画像データ〜前記第ｐの画像データのうちの第２の画像データ〜第ｐ−１の画像データに対して、前記第２のオフセット用設定値〜前記第ｐ−１のオフセット用設定値に基づくオフセット補正値を加算する処理を行うことを特徴とする集積回路装置。
7. 請求項１乃至６のいずれかにおいて、
   前記デマルチプレクサーに含まれる複数のデマルチプレクス用スイッチング素子をオン・オフ制御するためのデマルチプレクス用スイッチ信号を生成するスイッチ信号生成回路を有することを特徴とする集積回路装置。
8. 請求項１乃至７のいずれかに記載の集積回路装置を含むことを特徴とする電気光学装置。
9. 請求項８に記載の電気光学装置を含むことを特徴とする電子機器。

Images