JP5145628B2

JP5145628B2 - コモン電極駆動回路

Info

Publication number: JP5145628B2
Application number: JP2005215558A
Authority: JP
Inventors: 信之椎名
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2005-07-26
Filing date: 2005-07-26
Publication date: 2013-02-20
Anticipated expiration: 2025-07-26
Also published as: JP2007033749A

Description

本発明は、表示装置のコモン電極を駆動するコモン電極駆動回路の出力端子数を可変する技術に関する。

小型から中型の液晶表示装置は、携帯電話、携帯情報端末、電卓、時計等に広く用いられ、そのサイズは様々である。これに対応し、液晶表示装置を駆動する表示駆動回路も、種種のものが開発されている。しかし、コストや開発時間を考慮した場合、それぞれに最適のドライバを設計・製造することは困難である。
このような問題に対し、パネルのサイズに応じて出力端子数を切り替えることができるものが、開発されている（例えば特許文献１を参照）。

走査電極を駆動するコモンドライバの出力端子数を切り替えるために、多くの場合、図８に示すようなシフトレジスタが用いられている。図９に示すタイムチャートを参照して、図８のシフトレジスタの動作を説明する。
図９（ａ）に示すように、コモンドライバには、外部のコントローラから定常的にクロック信号ＣＬが供給される。ファーストラインマーカ信号ＤＡＴＡは、図９（ｃ）に示すように、時刻Ｔ１の立ち下がりエッジで論理値ハイが供給され、他の立ち下がりエッジでは論理値ローが供給される。また、制御信号ＭＯＤＥは、図９（ｂ）に示すように、論理値ローが供給されている。

時刻Ｔ１において、第１のフリップフロップＦＦ１は、ファーストラインマーカ信号ＤＡＴＡのみ論理値ハイを取り込む。そして、時刻Ｔ２において、第２のフリップフロップＦＦ２に入力信号のみ論理値ハイがシフトする。その後も、同様の動作を繰り返して、クロック信号ＣＬの立ち下がりエッジ毎に、論理値ハイとなる出力信号が時刻Ｔ７でＣＯＭＸが論理値ハイになるまで順次シフトしていく。時刻Ｔ８において、ＣＯＭＸが論理値ハイ、制御信号ＭＯＤＥが論理値ローとなっているため、ＦＦＸ＋１には論理値ローが供給される。したがって、時刻Ｔ８の立ち下がりエッジ以降は、全ての出力信号が論理値ローとなる。

一方、制御信号ＭＯＤＥとして、論理値ローが供給される場合には、時刻Ｔ８以後も、論理値ハイとなる出力信号がＣＯＭＹまで順次シフトしていく。
以上のようにして、出力信号数を切り替えることができる。
特開２００３−１８６４１６号公報

しかしながら、上述のような構成をとる場合、出力端子数を任意に変えられることは困難である。すなわち、ＡＮＤ回路及び制御信号ＭＯＤＥの数を増やせば、任意の出力端子数を選択することも可能であるが、回路規模や制御信号数が増大することから現実的でなかった。

本発明は、上記実情に鑑みてなされたもので、任意の出力端子数を選択可能な表示駆動回路を提供することを目的とする。

本発明の第１の観点に係るコモン電極駆動回路は、複数の第１出力端子の各々に対応する従属接続された複数の段を有し、各段から走査信号として選択電圧又は非選択電圧のいずれを出力させるかを設定する信号レベルを有する信号を出力するシフトレジスタと、前記シフトレジスタの出力信号を受け取り、表示装置を駆動するのに適した電圧レベルに変換するためのレベルシフタと、前記レベルシフタの出力信号を受け取り前記複数の第１出力端子の各々から前記表示装置のコモン電極を駆動する前記走査信号を出力する駆動回路と、から構成されるコモン電極駆動回路あって、前記シフトレジスタは、外部のコントローラからファーストラインマーカ信号とクロック信号とが供給され、該シフトレジスタの各段は、入力端子と第２出力端子とクロック入力端子とを有するフリップフロップを有し、前記ファーストラインマーカ信号は第１番目の段の前記フリップフロップの前記入力端子に印加され、前記クロック信号は各段の前記フリップフロップのクロック入力端子に印加され、前記フリップフロップは、前記クロック信号の印加に応じて、前記入力端子に印加された信号の論理値を保持するとともに、前記論理値がハイであるとき、前記走査信号を選択電圧とするための第１の信号を前記第２出力端子に出力し、前記論理値がローであるとき、前記走査信号を非選択電圧とするための第２の信号を前記第２出力端子に出力し、前記シフトレジスタの最終段を除く各段はアンド回路を有し、前記アンド回路は２つの信号入力端子と信号出力端子を有し、前記シフトレジスタの各段において、前記アンド回路の前記信号入力端子の一方は当該段の前記フリップフロップの前記第２出力端子に接続され、前記信号入力端子の他方は前記コントローラから制御信号が印加され、前記信号出力端子が当該段の次の後段の前記フリップフロップの前記入力端子に接続され、前記アンド回路は、前記２つの信号入力端子に印加された信号の論理積に対応する信号を前記後段の前記フリップフロップの前記入力端子に出力し、前記シフトレジスタの各段の前記アンド回路は、前記制御信号が、論理値がハイの信号であるとき、当該段の前記フリップフロップの前記第２出力端子から出力された信号と同じ論理値の信号を前記後段の前記フリップフロップの前記入力端子に出力し、前記制御信号が、論理値がローの信号であるとき、論理値がローの信号を前記後段の前記フリップフロップの前記入力端子に出力し、前記複数の第１出力端子の一部の特定の第１出力端子から、前記選択電圧の前記走査信号を出力させる制御手段を有し、前記制御手段は、前記シフトレジスタの前記特定の第１の出力端子から前記第１の信号が順次出力される間、前記制御信号を論理値がハイの信号に設定し、次に前記クロック信号が印加されるタイミングで前記制御信号を論理値がローの信号に設定して、前記特定の第１出力端子に対応した前記シフトレジスタの各段の前記フリップフロップから前記第１の信号が順次出力された後、次に前記クロック信号が印加されるタイミングで、各段の前記フリップフロップの前記入力端子に印加される信号を、前記フリップフロップに保持される前記論理値がローとなる信号に設定する手段を有することを特徴とする。

なお、選択電圧は、当該選択電圧が印加されたコモン電極上の画素に、階調信号に応じた明暗を表示させるための電圧である。
また、非選択電圧は、当該非選択電圧が印加されたコモン電極上の画素に、階調信号に応じた明暗の変化を生じさせないための電圧である。

本発明の第２の観点に係るコモン電極駆動回路は、複数の第１出力端子の各々に対応する従属接続された複数の段を有し、各段から走査信号として選択電圧又は非選択電圧のいずれを出力させるかを設定する信号レベルを有する信号を出力するシフトレジスタと、前記シフトレジスタの出力信号を受け取り、表示装置を駆動するのに適した電圧レベルに変換するためのレベルシフタと、前記レベルシフタの出力信号を受け取り前記複数の第１出力端子の各々から前記表示装置のコモン電極を駆動する前記走査信号を出力する駆動回路と、から構成されるコモン電極駆動回路あって、前記シフトレジスタは、外部のコントローラからファーストラインマーカ信号とクロック信号とが供給され、該シフトレジスタの各段は、入力端子と第２出力端子とクロック入力端子とを有するフリップフロップを有し、前記ファーストラインマーカ信号は第１番目の段の前記フリップフロップの前記入力端子に印加され、前記クロック信号は各段の前記フリップフロップのクロック入力端子に印加され、前記フリップフロップは、前記クロック信号の印加に応じて、前記入力端子に印加された信号の論理値を保持するとともに、前記論理値がハイであるとき、前記走査信号を選択電圧とするための第１の信号を前記第２出力端子に出力し、前記論理値がローであるとき、前記走査信号を非選択電圧とするための第２の信号を前記第２出力端子に出力し、前記シフトレジスタの最終段を除く各段はアンド回路を有し、該アンド回路は２つの信号入力端子と信号出力端子を有し、前記シフトレジスタの各段において、前記アンド回路の前記信号入力端子の一方は当該段の前記フリップフロップの前記第２出力端子に接続され、前記信号入力端子の他方は前記ファーストラインマーカ信号を反転した信号が印加され、前記信号出力端子が当該段の次の後段の前記フリップフロップの入力端子に接続され、前記アンド回路は、前記２つの信号入力端子に印加された信号の論理積に対応する信号を前記後段の前記フリップフロップの前記入力端子に出力し、前記シフトレジスタの各段の前記アンド回路は、前記他方の信号入力端子に印加される信号が、論理値がハイの信号であるとき、当該段の前記フリップフロップの前記第２出力端子から出力された信号と同じ論理値の信号を前記後段の前記フリップフロップの前記入力端子に出力し、前記他方の信号入力端子に印加される信号が、論理値がローの信号であるとき、論理値がローの信号を前記後段の前記フリップフロップの前記入力端子に出力し、前記複数の第１出力端子の一部の特定の第１出力端子から、前記選択電圧の前記走査信号を出力させる制御手段を有し、前記制御手段は、論理値がハイの前記ファーストラインマーカ信号を前記シフトレジスタの第１番目の段の前記入力端子に印加した後、前記シフトレジスタの前記特定の第１の出力端子から前記第１の信号が順次出力される間、前記ファーストラインマーカ信号を論理値がローの信号に設定し、次に前記クロック信号が印加されるタイミングで前記ファーストラインマーカ信号を論理値がハイの信号に設定して、前記特定の第１出力端子に対応した前記シフトレジスタの各段の前記フリップフロップから前記第１の信号が順次出力された後、次に前記クロック信号が印加されるタイミングで、第１番目を除く各段の前記フリップフロップの前記入力端子に印加される信号を、前記フリップフロップに保持される前記論理値がローとなる信号に設定する手段を有することを特徴とする。

本発明の表示駆動回路は、コントローラからの制御信号により所望の出力端子以降の端子に選択電圧がシフトするのを動的に禁止するので、任意の出力端子数を選択することが可能である。

（実施形態１）
本発明の実施形態１におけるコモン電極駆動回路を、液晶表示装置に適用した場合を例に説明する。
図１に示すように、本実施形態の液晶表示装置１は、液晶パネル２と、コントローラ３と、コモンドライバ４と、セグメントドライバ５と、から構成される。なお、以上の構成要素のうち、コモンドライバ４がコモン電極駆動回路に相当する。

液晶パネル２は、対向する２枚のガラス板の対向する面に、互いに直交する透明電極のマトリクスを有する。すなわち、一方のガラス板は、コモンドライバ４から供給される走査信号を受け取るコモン電極を有し、他方のガラス板はセグメントドライバ５から供給される階調信号を受け取るセグメント電極を有する。２枚のガラス板の間には液晶が封入される。そして、コモン電極とセグメント電極とが交差する位置に画素が形成さる。画素の明暗は、コモン電極とセグメント電極との電位差に応じて変化する。したがって、マトリクス状に配置されたコモン電極とセグメント電極との電位差を適宜制御することにより、所望の画像を表示することができる。

コントローラ３は、液晶表示装置１の表示機能を制御するための制御回路である。コントローラ３は、例えば、専用の論理回路で構成されてもよいし、マイクロコンピュータにより構成されてもよい。
コントローラ３は、第１画素行に選択電圧を供給させるためのファーストラインマーカ信号ＤＡＴＡと、選択電圧を供給する画素行をシフトさせるためのクロック信号ＣＬと、出力信号数を可変させるための制御信号ＭＯＤＥと、液晶表示装置１を交流駆動するための交流化信号とを、コモンドライバ４に供給する。
また、コントローラ３は、各画素の明暗を定義する階調データ、階調信号を切り替えるタイミングを定義するクロック信号等を、セグメントドライバ５に供給する。

コモンドライバ４は、コントローラ３からの制御に基づき液晶パネル２が有するＹ本のコモン電極に、走査信号を供給する。走査信号は、選択電圧と非選択電圧とを取り得る。選択電圧が供給されたコモン電極上の画素は、階調信号により定義される明暗を表示する。一方、非選択電圧が供給されたコモン電極上の画素は、階調信号による明暗の変化は生じない。
コモンドライバ４は、図２に示すように、シフトレジスタ４１、レベルシフタ４２、駆動回路４３等から構成される。
以下で説明するように、コモンドライバ４は、コントローラ３から供給される制御信号ＭＯＤＥに基づいて、出力信号数を変化させる。

シフトレジスタ４１は、コントローラ３から供給されるＤＡＴＡ、ＣＬ、ＭＯＤＥの各信号に基づき、出力信号ＣＯＭ１乃至ＣＯＭＹを出力する。
シフトレジスタ４１は、図３に示すように、液晶パネル２が有するＹ本のコモン電極に供給する電圧を定義する論理値（ハイ又はロー）を保持するためのＹ個のフリップフロップ（ＦＦ１乃至ＦＦＹ）と、出力信号数を可変させるために用いられるＹ−１個のアンド回路（ＡＮＤ１乃至ＡＮＤＹ−１）とが多段接続されて構成される。

フリップフロップ（ＦＦ１乃至ＦＦＹ）は画素行に対応して設けられ、クロック信号ＣＬの立ち下がりエッジにおける入力信号を保持して出力する。またアンド回路（ＡＮＤ１乃至ＡＮＤＹ−１）は入力信号の論理積を出力する。より具体的には、以下のように動作する。
第１のフリップフロップＦＦ１は、クロック信号ＣＬの立ち下がりエッジの度に、当該エッジの時点におけるファーストラインマーカ信号ＤＡＴＡの論理値を保持して出力する。第１のフリップフロップＦＦ１の出力信号ＣＯＭ１は、レベルシフタ４２及び第１のアンド回路ＡＮＤ１に供給される。
第１のアンド回路ＡＮＤ１は、第１のフリップフロップＦＦ１の出力信号ＣＯＭ１とコントローラ３からの制御信号ＭＯＤＥとの論理積を出力する。

第２のフリップフロップＦＦ２は、クロック信号ＣＬの立ち下がりエッジの度に、当該エッジの時点における第１のアンド回路ＡＮＤ１の出力信号の論理値を保持して出力する。第２のフリップフロップＦＦ２の出力信号ＣＯＭ２は、レベルシフタ４２及び第２のアンド回路ＡＮＤ２に供給される。
第２のアンド回路ＡＮＤ２は、第２のフリップフロップＦＦ２の出力信号ＣＯＭ２とコントローラ３からの制御信号ＭＯＤＥとの論理積を出力する。
以下同様に、各フリップフロップは、コントローラ３からのクロック信号ＣＬと、前段のアンド回路の出力とに基づいて、出力信号（ＣＯＭ３、ＣＯＭ４等）を出力する。また、各アンド回路は、コントローラ３から制御信号ＭＯＤＥと、前段のフリップフロップの出力信号との論理積を、後段のフリップフロップに供給する。

図２に戻って、レベルシフタ４２は、シフトレジスタ４１の出力信号の電圧レベル（例えばＴＴＬ（Transistor-Transistor Logic）レベル等）の出力信号を、駆動回路４３が動作する電圧レベルに昇圧する。
駆動回路４３は、レベルシフタ４２の出力信号と、コントローラ３から供給される交流化信号とに基づき、液晶駆動信号を出力する。

図１に戻って、セグメントドライバ５は、ＤＡ（Digital to Analog）変換器、駆動回路等から構成される。セグメントドライバ５は、コントローラ３の制御に基づき、画素の明暗を定義するための階調信号を出力する。

このように構成される液晶表示装置１において、任意の出力端子数を選択するためのコモンドライバ４の制御方法について、図４に示すタイムチャートを参照して説明する。
図４は、コモンドライバ４の有するＹ本の出力端子のうちＸ本のみを利用する場合の、コモンドライバ４のシフトレジスタ４１の動作を示すタイムチャートである。

初めに、シフトレジスタ４１へ入力される信号について説明する。
図４（ａ）に示すように、コモンドライバ４には、コントローラ３から定常的にクロック信号ＣＬが供給される。ファーストラインマーカ信号ＤＡＴＡは、図４（ｃ）に示すように、時刻Ｔ１の立ち下がりエッジで論理値ハイが供給され、他の立ち下がりエッジでは論理値ローが供給される。また、制御信号ＭＯＤＥは、図４（ｂ）に示すように、時刻Ｔ８の立ち下がりエッジで論理値ローが供給され、他の立ち下がりエッジではハイレベルが供給される。

次に、上述のような信号が入力された場合に、シフトレジスタ４１が出力する信号について説明する。
時刻Ｔ１において、各フリップフロップの入力信号は、第１のフリップフロップＦＦ１の入力信号であるファーストラインマーカ信号ＤＡＴＡのみ論理値ハイであり、他は論理値ローとなっている。したがって、時刻Ｔ１の立ち下がりエッジで第１のフリップフロップＦＦ１の出力であるＣＯＭ１のみ論理値ハイになる。
これにより、各フリップフロップの入力信号は、第２のフリップフロップＦＦ２の入力信号のみ論理値ハイとなり、他は論理値ローとなる。この状態は時刻Ｔ２まで継続し、時刻Ｔ２の立ち下がりエッジでは、第２のフリップフロップＦＦ２の出力であるＣＯＭ２のみ論理値ハイになる。
これにより、各フリップフロップの入力信号は、第３のフリップフロップＦＦ３の入力信号のみ論理値ハイとなり、他は論理値ローとなる。この状態は時刻Ｔ３まで継続し、時刻Ｔ３の立ち下がりエッジでは、第３のフリップフロップＦＦ３の出力であるＣＯＭ３のみ論理値ハイになる。

この後も、同様の動作を繰り返して、クロック信号ＣＬの立ち下がりエッジ毎に、論理値ハイとなる出力信号が時刻Ｔ７でＣＯＭＸが論理値ハイになるまで順次シフトしていく。時刻Ｔ８の立ち下がりエッジの直前において、ＣＯＭＸが論理値ハイ、制御信号ＭＯＤＥが論理値ローとなっているため、それらの論理積である第Ｘのアンド回路ＡＮＤＸの出力信号は、論理値ローとなる。したがって、時刻Ｔ８では、全てのフリップフロップの入力信号が論理値ローとなり、時刻Ｔ８の立ち下がりエッジ以降は、全ての出力信号が論理値ローとなる。
この後、再びファーストラインマーカ信号ＤＡＴＡが入力されるまで、全ての出力信号が論理値ローである状態が継続する。

このような、シフトレジスタ４１からの出力信号を、レベルシフタ４２が受け取りレベルを変換して駆動回路４３に供給する。駆動回路４３は、レベルシフタ４２からの信号とコントローラ３からの交流化信号とに基づいて、液晶パネル２に走査信号（選択電圧又は非選択電圧）を供給する。

このように、必要な出力端子の数だけクロック信号ＣＬを供給した後、制御信号ＭＯＤＥを論理値ローにすることにより、それ以後の出力端子からは選択電圧が出力されない。したがって、所望の数の出力端子のみを使用することが可能である。
そして、本発明のコモン電極駆動回路は任意の出力端子数を選択可能にする場合でも、制御信号の数を増やす必要がない。

なお、制御信号ＭＯＤＥは、コントローラ３において、ファーストラインマーカ信号ＤＡＴＡ供給後のクロック信号ＣＬの立ち下がりエッジの数をカウンタによりカウントし、必要数のクロックが供給されたときに論理値ローを出力するような論理回路により実現することができる。

上述のような動作をするシフトレジスタ４１を有するコモンドライバ４により、様々なコモン電極数の液晶パネル２に柔軟に対応して駆動することが可能である。このときに必要な変更は、コントローラ３の制御信号ＭＯＤＥを変更のみである。例えば、コントローラ３がマイクロコンピュータにより実現されている場合には、マイクロコンピュータを動作させるためのプログラムを変更するだけで、コモン電極数の変更に対応することが可能である。

（実施形態２）
本発明の実施形態２におけるコモン電極駆動回路を液晶表示装置に適用する場合の構成は、シフトレジスタ４１の構成を除き、実施形態１におけるコモン電極駆動回路と同一である。したがって、以下では本実施形態のシフトレジスタ４１の構成とその動作について詳述する。

本実施形態のシフトレジスタ４１は、図５に示すように、液晶パネル２が有するＹ本のコモン電極に供給する電圧を定義する論理値（ハイ又はロー）を保持するためのＹ個のフリップフロップ（ＦＦ１乃至ＦＦＹ）が多段接続されて構成される。なお、各フリップフロップは、実施形態１のものとは異なり、リセット端子を有している。
フリップフロップ（ＦＦ１乃至ＦＦＹ）は画素行に対応して設けられ、クロック信号ＣＬの立ち下がりエッジにおける入力信号を保持して出力する。また、リセット端子に論理値ハイが入力された場合、フリップフロップ（ＦＦ１乃至ＦＦＹ）の出力信号は強制的に論理値ローとなる。

全てのフリップフロップ（ＦＦ１乃至ＦＦＹ）のリセット端子には、コントローラ３からの制御信号ＭＯＤＥが、論理値を反転させるための反転回路ＮＯＴ１を介して供給される。すなわち、制御信号ＭＯＤＥが論理値ローになると、全てのフリップフロップ（ＦＦ１乃至ＦＦＹ）の出力が論理値ローとなる。

このような構成のシフトレジスタ４１を有するコモンドライバ４では、図４に示された実施形態１におけるコモンドライバ４と同様の制御方法により、任意の出力端子数を選択することが可能である。

初めに、シフトレジスタ４１へ入力される信号について説明する。
図４（ａ）に示すように、コモンドライバ４には、コントローラ３から定常的にクロック信号ＣＬが供給される。ファーストラインマーカ信号ＤＡＴＡは、図４（ｃ）に示すように、時刻Ｔ１の立ち下がりエッジで論理値ハイが供給され、他の立ち下がりエッジでは論理値ローが供給される。また、制御信号ＭＯＤＥは、図４（ｂ）に示すように、時刻Ｔ８の立ち下がりエッジで論理値ローが供給され、他の立ち下がりエッジでは論理値ハイが供給される。

この後も、同様の動作を繰り返して、クロック信号ＣＬの立ち下がりエッジ毎に、ハイとなる出力信号が時刻Ｔ７でＣＯＭＸがハイになるまで順次シフトしていく。時刻Ｔ７と時刻Ｔ８の間に、制御信号ＭＯＤＥが論理値ローとなると、これにより全てのフリップフロップの出力信号（ＣＯＭ１乃至ＣＯＭＹ）が強制的に論理値ローになる。したがって、時刻Ｔ８では、全てのフリップフロップ（ＦＦ１乃至ＦＦＹ）の入力が論理値ローとなるため、時刻Ｔ８以降は全ての出力信号が論理値ローに固定される。
この後、再びファーストラインマーカ信号ＤＡＴＡが入力されるまで、全ての出力信号がローレベルの状態が継続する。

（実施形態３）
上記実施形態１又は実施形態２では、ファーストラインマーカ信号ＤＡＴＡと制御信号ＭＯＤＥを個別に供給するが、１つの信号にファーストラインマーカ信号ＤＡＴＡと制御信号ＭＯＤＥの役割を兼ねさせることも可能である。本実施形態におけるコモン電極駆動回路は、その一例である。以下では、本実施形態のコモン電極駆動回路を液晶表示装置に適用する場合を例に説明する。

本実施形態の液晶表示装置１は、実施形態１又は実施形態２における液晶表示装置と基本的に同じ構成で実現される。すなわち、図１に示すように、液晶表示装置１は、液晶パネル２と、コントローラ３と、コモンドライバ４と、セグメントドライバ５と、から構成される。ただし、コントローラ３がコモンドライバ４に供給する信号がクロック信号ＣＬと、ファーストラインマーカ信号ＤＡＴＡのみであり、制御信号ＭＯＤＥが含まれないため、シフトレジスタ４１の構成が実施形態１又は実施形態２とは異なる。したがって、以下では本実施形態のシフトレジスタ４１の構成とその動作について詳述する。
なお、上記の構成要素のうち、コモンドライバ４がコモン電極駆動回路に相当する。

本実施形態のシフトレジスタ４１は、図６に示すように、液晶パネル２が有するＹ本のコモン電極に供給する電圧を定義する論理値（ハイ又はロー）を保持するためのＹ個のフリップフロップ（ＦＦ１乃至ＦＦＹ）と、出力信号数を可変させるために用いられるＹ−１個のアンド回路（ＡＮＤ１乃至ＡＮＤＹ−１）とが多段接続されて構成される。

フリップフロップ（ＦＦ１乃至ＦＦＹ）は画素行に対応して設けられ、クロック信号ＣＬの立ち下がりエッジにおける入力信号を保持して出力する。またアンド回路（ＡＮＤ１乃至ＡＮＤＹ−１）は入力信号の論理積を出力する。より具体的には、以下のように動作する。
第１のフリップフロップＦＦ１は、クロック信号ＣＬの立ち下がりエッジの度に、当該エッジの時点におけるファーストラインマーカ信号ＤＡＴＡの論理値を保持して出力する。第１のフリップフロップＦＦ１の出力信号ＣＯＭ１は、レベルシフタ４２及び第１のアンド回路ＡＮＤ１に供給される。
第１のアンド回路ＡＮＤ１は、第１のフリップフロップＦＦ１の出力信号ＣＯＭ１とコントローラ３からのファーストラインマーカ信号ＤＡＴＡを反転回路ＮＯＴ２により反転させた信号との論理積を出力する。

第２のフリップフロップＦＦ２は、クロック信号ＣＬの立ち下がりエッジの度に、当該エッジの時点における第１のアンド回路ＡＮＤ１の出力信号の論理値を保持して出力する。第２のフリップフロップＦＦ２の出力信号ＣＯＭ２は、レベルシフタ４２及び第２のアンド回路ＡＮＤ２に供給される。
第２のアンド回路ＡＮＤ２は、第２のフリップフロップＦＦ２の出力信号ＣＯＭ２とファーストラインマーカ信号ＤＡＴＡを反転させた信号との論理積を出力する。
以下同様に、各フリップフロップは、コントローラ３からのクロック信号ＣＬと、前段のアンド回路の出力とに基づいて、出力信号（ＣＯＭ３、ＣＯＭ４等）を出力する。また、各アンド回路は、ファーストラインマーカ信号ＤＡＴＡを反転させた信号と、前段のフリップフロップの出力信号との論理積を、後段のフリップフロップに供給する。

このように構成される液晶表示装置１において、任意の出力端子数を選択するためのコモンドライバ４の制御方法について、図７に示すタイムチャートを参照して説明する。
図７は、コモンドライバ４の有するＹ本の出力端子のうちＸ本のみを利用する場合の、コモンドライバ４のシフトレジスタ４１の動作を示すタイムチャートである。

初めに、シフトレジスタ４１へ入力される信号について説明する。
図７（ａ）に示すように、コモンドライバ４には、コントローラ３から定常的にクロック信号ＣＬが供給される。ファーストラインマーカ信号ＤＡＴＡは、図７（ｂ）に示すように、時刻Ｔ１及び時刻Ｔ８の立ち下がりエッジで論理値ハイが供給され、他の立ち下がりエッジでは論理値ローが供給される。

次に、上述のような信号が入力された場合の、シフトレジスタ４１が出力する信号について説明する。
時刻Ｔ１において、各フリップフロップの入力信号は、第１のフリップフロップＦＦ１の入力信号であるファーストラインマーカ信号ＤＡＴＡのみ論理値ハイであり、他は論理値ローとなっている。したがって、時刻Ｔ１の立ち下がりエッジで第１のフリップフロップＦＦ１の出力であるＣＯＭ１のみ論理値ハイになる。
これにより、各フリップフロップの入力信号は、第２のフリップフロップＦＦ２の入力信号のみ論理値ハイとなり、他は論理値ローとなる。この状態は時刻Ｔ２まで継続し、時刻Ｔ２の立ち下がりエッジでは、第２のフリップフロップＦＦ２の出力であるＣＯＭ２のみ論理値ハイになる。
これにより、各フリップフロップの入力信号は、第３のフリップフロップＦＦ３の入力信号のみ論理値ハイとなり、他は論理値ローとなる。この状態は時刻Ｔ３まで継続し、時刻Ｔ３の立ち下がりエッジでは、第３のフリップフロップＦＦ３の出力であるＣＯＭ３のみ論理値ハイになる。

この後も、同様の動作を繰り返して、クロック信号ＣＬの立ち下がりエッジ毎に、論理値ハイとなる出力信号が時刻Ｔ７でＣＯＭＸが論理値ハイになるまで順次シフトしていく。時刻Ｔ８の立ち下がりエッジの直前において、ＣＯＭＸが論理値ハイ、ファーストラインマーカ信号ＤＡＴＡを反転させた信号が論理値ローとなるため、それらの論理積である第Ｘのアンド回路ＡＮＤＸの出力信号、すなわち第Ｘ＋１のフリップフロップＦＦＸ＋１の入力信号は、論理値ローとなる。その一方で、ファーストラインマーカ信号ＤＡＴＡは論理値ハイであるから、第１のフリップフロップＦＦ１の入力信号は論理値ハイとなる。したがって、時刻Ｔ８の立ち下がりエッジで第１のフリップフロップＦＦ１の出力であるＣＯＭ１のみ論理値ハイになる。すなわち、時刻Ｔ８は時刻Ｔ１と同様の動作をする。

時刻Ｔ９以降も、時刻Ｔ２から時刻Ｔ７までと同様に、クロック信号ＣＬの立ち下がりエッジに同期したシフト動作が継続される。そして、再びファーストラインマーカ信号ＤＡＴＡが入力された場合には、ＣＯＭ１が論理値ハイである状態に戻る。また、ファーストラインマーカ信号ＤＡＴＡが入力されないままＣＯＭＹまでシフト動作が継続され他場合には、それ以降は、ファーストラインマーカ信号ＤＡＴＡが入力されるまで全ての出力信号が論理値ローとなる。

上述のような動作をするシフトレジスタ４１を有するコモンドライバ４により、様々なコモン電極数の液晶パネル２に柔軟に対応して駆動することが可能である。このときに必要な変更は、コントローラ３のファーストラインマーカ信号ＤＡＴＡの供給されるタイミングの変更のみである。例えば、コントローラ３がマイクロコンピュータにより実現されている場合には、マイクロコンピュータを動作させるためのプログラムを変更するだけで、コモン電極数の変更に対応することが可能である。

また、本実施形態のコモン電極駆動回路は、ファーストラインマーカ信号ＤＡＴＡが出力端子数を選択するための制御信号を兼ねるため、実施形態１及び実施形態２のコモン電極駆動回路と比較して少ない信号数で任意に出力端子数を選択できる。

上記の各実施形態では、出力端子数を１本からＹ本まで任意に選択可能なコモンドライバを例に説明したが、本発明のコモン電極駆動回路は、所定の出力端子数のみ選択可能にしてもよい。

このようなコモン電極駆動回路は、以下のようにして実現可能である。
実施形態１及び実施形態３において、例えば、Ｌ本、Ｍ本、Ｎ本の３種類の出力端子数を選択可能とする場合、第Ｌ−１、第Ｍ−１及び第Ｎ−１のアンド回路を図３及び図７のように接続し、他のアンド回路を取り去り、前後のフリップフロップを直接縦続接続すればよい。
また、実施形態２において、例えば、Ｌ本、Ｍ本、Ｎ本の３種類の出力端子数を選択可能とする場合、第Ｌ、第Ｍ及び第Ｎのフリップフロップ以外のフリップフロップをリセット端子が無いフロップに置き換えればよい。

なお、出力端子数の選択肢は、回路規模、想定される表示装置のコモン電極数のバリエーション等を考慮して定めればよい。

上記の各実施形態では、本発明のコモン電極駆動回路を液晶表示装置に適用する場合を例に説明したが、本発明のコモン電極駆動回路は、液晶表示装置に限らず、有機ＥＬ（エレクトロルミネセンス）ディスプレイ等にも適用可能である。

本発明の液晶表示装置の構成を示すブロック図である。コモン電極駆動回路の構成を示すブロック図である。実施形態１のコモン電極駆動回路が有するシフトレジスタの回路構成を示すブロック図である。実施形態１及び実施形態２のコモン電極駆動回路が有するシフトレジスタの動作を表すタイムチャートである。実施形態２のコモン電極駆動回路が有するシフトレジスタの回路構成を示すブロック図である。実施形態３のコモン電極駆動回路が有するシフトレジスタの回路構成を示すブロック図である。実施形態３のコモン電極駆動回路が有するシフトレジスタの動作を表すタイムチャートである。従来のコモン電極駆動回路が有するシフトレジスタの回路構成を示すブロック図である。従来のコモン電極駆動回路が有するシフトレジスタの動作を表すタイムチャートである。

符号の説明

１・・・液晶表示装置、２・・・液晶パネル、３・・・コントローラ、４・・・コモンドライバ、５・・・セグメントドライバ。

Claims

複数の第１出力端子の各々に対応する従属接続された複数の段を有し、各段から走査信号として選択電圧又は非選択電圧のいずれを出力させるかを設定する信号レベルを有する信号を出力するシフトレジスタと、前記シフトレジスタの出力信号を受け取り、表示装置を駆動するのに適した電圧レベルに変換するためのレベルシフタと、前記レベルシフタの出力信号を受け取り前記複数の第１出力端子の各々から前記表示装置のコモン電極を駆動する前記走査信号を出力する駆動回路と、から構成されるコモン電極駆動回路あって、
前記シフトレジスタは、外部のコントローラからファーストラインマーカ信号とクロック信号とが供給され、該シフトレジスタの各段は、入力端子と第２出力端子とクロック入力端子とを有するフリップフロップを有し、前記ファーストラインマーカ信号は第１番目の段の前記フリップフロップの前記入力端子に印加され、前記クロック信号は各段の前記フリップフロップのクロック入力端子に印加され、
前記フリップフロップは、前記クロック信号の印加に応じて、前記入力端子に印加された信号の論理値を保持するとともに、前記論理値がハイであるとき、前記走査信号を選択電圧とするための第１の信号を前記第２出力端子に出力し、前記論理値がローであるとき、前記走査信号を非選択電圧とするための第２の信号を前記第２出力端子に出力し、
前記シフトレジスタの最終段を除く各段はアンド回路を有し、前記アンド回路は２つの信号入力端子と信号出力端子を有し、
前記シフトレジスタの各段において、前記アンド回路の前記信号入力端子の一方は当該段の前記フリップフロップの前記第２出力端子に接続され、前記信号入力端子の他方は前記コントローラから制御信号が印加され、前記信号出力端子が当該段の次の後段の前記フリップフロップの前記入力端子に接続され、前記アンド回路は、前記２つの信号入力端子に印加された信号の論理積に対応する信号を前記後段の前記フリップフロップの前記入力端子に出力し、
前記シフトレジスタの各段の前記アンド回路は、前記制御信号が、論理値がハイの信号であるとき、当該段の前記フリップフロップの前記第２出力端子から出力された信号と同じ論理値の信号を前記後段の前記フリップフロップの前記入力端子に出力し、前記制御信号が、論理値がローの信号であるとき、論理値がローの信号を前記後段の前記フリップフロップの前記入力端子に出力し、
前記複数の第１出力端子の一部の特定の第１出力端子から、前記選択電圧の前記走査信号を出力させる制御手段を有し、
前記制御手段は、前記シフトレジスタの前記特定の第１の出力端子から前記第１の信号が順次出力される間、前記制御信号を論理値がハイの信号に設定し、次に前記クロック信号が印加されるタイミングで前記制御信号を論理値がローの信号に設定して、前記特定の第１出力端子に対応した前記シフトレジスタの各段の前記フリップフロップから前記第１の信号が順次出力された後、次に前記クロック信号が印加されるタイミングで、各段の前記フリップフロップの前記入力端子に印加される信号を、前記フリップフロップに保持される前記論理値がローとなる信号に設定する手段を有することを特徴とするコモン電極駆動回路。
複数の第１出力端子の各々に対応する従属接続された複数の段を有し、各段から走査信号として選択電圧又は非選択電圧のいずれを出力させるかを設定する信号レベルを有する信号を出力するシフトレジスタと、前記シフトレジスタの出力信号を受け取り、表示装置を駆動するのに適した電圧レベルに変換するためのレベルシフタと、前記レベルシフタの出力信号を受け取り前記複数の第１出力端子の各々から前記表示装置のコモン電極を駆動する前記走査信号を出力する駆動回路と、から構成されるコモン電極駆動回路あって、
前記シフトレジスタは、外部のコントローラからファーストラインマーカ信号とクロック信号とが供給され、該シフトレジスタの各段は、入力端子と第２出力端子とクロック入力端子とを有するフリップフロップを有し、前記ファーストラインマーカ信号は第１番目の段の前記フリップフロップの前記入力端子に印加され、前記クロック信号は各段の前記フリップフロップのクロック入力端子に印加され、
前記フリップフロップは、前記クロック信号の印加に応じて、前記入力端子に印加された信号の論理値を保持するとともに、前記論理値がハイであるとき、前記走査信号を選択電圧とするための第１の信号を前記第２出力端子に出力し、前記論理値がローであるとき、前記走査信号を非選択電圧とするための第２の信号を前記第２出力端子に出力し、
前記シフトレジスタの最終段を除く各段はアンド回路を有し、該アンド回路は２つの信号入力端子と信号出力端子を有し、
前記シフトレジスタの各段において、前記アンド回路の前記信号入力端子の一方は当該段の前記フリップフロップの前記第２出力端子に接続され、前記信号入力端子の他方は前記ファーストラインマーカ信号を反転した信号が印加され、前記信号出力端子が当該段の次の後段の前記フリップフロップの入力端子に接続され、前記アンド回路は、前記２つの信号入力端子に印加された信号の論理積に対応する信号を前記後段の前記フリップフロップの前記入力端子に出力し、
前記シフトレジスタの各段の前記アンド回路は、前記他方の信号入力端子に印加される信号が、論理値がハイの信号であるとき、当該段の前記フリップフロップの前記第２出力端子から出力された信号と同じ論理値の信号を前記後段の前記フリップフロップの前記入力端子に出力し、前記他方の信号入力端子に印加される信号が、論理値がローの信号であるとき、論理値がローの信号を前記後段の前記フリップフロップの前記入力端子に出力し、
前記複数の第１出力端子の一部の特定の第１出力端子から、前記選択電圧の前記走査信号を出力させる制御手段を有し、
前記制御手段は、論理値がハイの前記ファーストラインマーカ信号を前記シフトレジスタの第１番目の段の前記入力端子に印加した後、前記シフトレジスタの前記特定の第１の出力端子から前記第１の信号が順次出力される間、前記ファーストラインマーカ信号を論理値がローの信号に設定し、次に前記クロック信号が印加されるタイミングで前記ファーストラインマーカ信号を論理値がハイの信号に設定して、前記特定の第１出力端子に対応した前記シフトレジスタの各段の前記フリップフロップから前記第１の信号が順次出力された後、次に前記クロック信号が印加されるタイミングで、第１番目を除く各段の前記フリップフロップの前記入力端子に印加される信号を、前記フリップフロップに保持される前記論理値がローとなる信号に設定する手段を有することを特徴とするコモン電極駆動回路。