JP2001083941A - 液晶駆動装置 - Google Patents
液晶駆動装置Info
- Publication number
- JP2001083941A JP2001083941A JP25508799A JP25508799A JP2001083941A JP 2001083941 A JP2001083941 A JP 2001083941A JP 25508799 A JP25508799 A JP 25508799A JP 25508799 A JP25508799 A JP 25508799A JP 2001083941 A JP2001083941 A JP 2001083941A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- flop
- type flip
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 液晶パネルの表示部を自由に設定することが
できる走査電極駆動装置を提供すること。 【解決手段】 シフトレジスタを２系列備え、一方は選
択信号を制御し、もう一方は非選択信号を制御すること
で、表示し始める走査電極を自由に設定することで、表
示部を自由に設定可能になる。
できる走査電極駆動装置を提供すること。 【解決手段】 シフトレジスタを２系列備え、一方は選
択信号を制御し、もう一方は非選択信号を制御すること
で、表示し始める走査電極を自由に設定することで、表
示部を自由に設定可能になる。
Description
【０００１】
【発明の属する技術分野】本発明はマトリクス型液晶表
示装置（以下液晶表示装置と記載する）に関し、特に液
晶表示装置の駆動方法および駆動装置に関する。
示装置（以下液晶表示装置と記載する）に関し、特に液
晶表示装置の駆動方法および駆動装置に関する。
【０００２】
【従来の技術】液晶表示装置は現在情報処理の分野やア
ミューズメントの分野など様々な分野で広く用いられて
いる。これらの用途における液晶表示素子としては、大
きく二つの方式に分けることができる。一つにはアクテ
ィブマトリクス方式であり、もう一つには、単純マトリ
クス方式である。
ミューズメントの分野など様々な分野で広く用いられて
いる。これらの用途における液晶表示素子としては、大
きく二つの方式に分けることができる。一つにはアクテ
ィブマトリクス方式であり、もう一つには、単純マトリ
クス方式である。
【０００３】特に単純マトリクス方式においては、液晶
パネルの構造が簡単であるために、低コストで、大型の
ものまで容易にできることから、より広い分野において
数多く用いられている。
パネルの構造が簡単であるために、低コストで、大型の
ものまで容易にできることから、より広い分野において
数多く用いられている。
【０００４】近年、携帯電話等の用途においても電子メ
ールの配信が広く行われており、情報量の増加ととも
に、より高精細な表示が求められている。
ールの配信が広く行われており、情報量の増加ととも
に、より高精細な表示が求められている。
【０００５】その結果、走査電極数が増加してしまい、
液晶パネルの駆動電圧も高くなり、低消費電力化にとっ
て不利であった。
液晶パネルの駆動電圧も高くなり、低消費電力化にとっ
て不利であった。
【０００６】そのため、最近では低消費電力化の方法の
一つとして、携帯電話等を使用しないときに、必要な情
報だけを液晶パネルの一部分のみを表示しておく方法が
使われてはじめている。
一つとして、携帯電話等を使用しないときに、必要な情
報だけを液晶パネルの一部分のみを表示しておく方法が
使われてはじめている。
【０００７】しかし、このような方法では走査電極駆動
装置自体の構成によって、選択し始める走査電極を自由
に設定することが出来ず、液晶パネル全面表示している
場合と同じ走査電極からしか表示できなかった。
装置自体の構成によって、選択し始める走査電極を自由
に設定することが出来ず、液晶パネル全面表示している
場合と同じ走査電極からしか表示できなかった。
【０００８】また、表示し始める走査電極を帰る方法と
しては、強制的に全出力を非選択の状態にする機能を使
って、走査電極駆動回路の出力を強制的に全非選択にし
ている間に、選択信号を入力し、選択し始めたい走査電
極を選択するところまで、クロックを入力した後、通常
駆動を始めることで可能になっていた。
しては、強制的に全出力を非選択の状態にする機能を使
って、走査電極駆動回路の出力を強制的に全非選択にし
ている間に、選択信号を入力し、選択し始めたい走査電
極を選択するところまで、クロックを入力した後、通常
駆動を始めることで可能になっていた。
【０００９】しかし、この方法では、１フレーム毎に強
制的に非選択する期間が必要となってしまい、強制的に
非選択にする期間が長くなると、コントラストの低下を
招く恐れがある。
制的に非選択する期間が必要となってしまい、強制的に
非選択にする期間が長くなると、コントラストの低下を
招く恐れがある。
【００１０】
【発明が解決しようとする課題】液晶パネルの表示する
部分を、コントラストの低下を招くことなく自由に設定
できるような走査電極駆動装置を提供することにある。
部分を、コントラストの低下を招くことなく自由に設定
できるような走査電極駆動装置を提供することにある。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに、複数の走査電極と複数の信号電極を対向させて液
晶を狭持する液晶表示素子を駆動する、前記複数の信号
電極を駆動する信号電極駆動装置と、前記複数の走査電
極を駆動するシフトレジスタとアナログスイッチを備え
た走査電極駆動装置とを有する液晶駆動装置において、
前記走査電極駆動装置は、第１のシフトレジスタと第２
のシフトレジスタを有し、前記第２のシフトレジスタの
ｎビット目を構成するＤ型フリップフロップの出力の状
態によって、前記第１のシフトレジスタを構成するｎビ
ット目のＤ型フリップフロップは第１の状態と第２の状
態をとり、前記第１の状態ではクロックに関係なくＤ入
力とＱ出力とが等しくなり、前記第２の状態ではクロッ
クに同期してｎ−１ビット目のＤ型フリップフロップか
らのＤ入力をｎ＋１ビット目のＤ入力に送る機能を有す
ることを特徴とする走査電極駆動装置を用いる。
めに、複数の走査電極と複数の信号電極を対向させて液
晶を狭持する液晶表示素子を駆動する、前記複数の信号
電極を駆動する信号電極駆動装置と、前記複数の走査電
極を駆動するシフトレジスタとアナログスイッチを備え
た走査電極駆動装置とを有する液晶駆動装置において、
前記走査電極駆動装置は、第１のシフトレジスタと第２
のシフトレジスタを有し、前記第２のシフトレジスタの
ｎビット目を構成するＤ型フリップフロップの出力の状
態によって、前記第１のシフトレジスタを構成するｎビ
ット目のＤ型フリップフロップは第１の状態と第２の状
態をとり、前記第１の状態ではクロックに関係なくＤ入
力とＱ出力とが等しくなり、前記第２の状態ではクロッ
クに同期してｎ−１ビット目のＤ型フリップフロップか
らのＤ入力をｎ＋１ビット目のＤ入力に送る機能を有す
ることを特徴とする走査電極駆動装置を用いる。
【００１２】また、上記の目的を達成するために、前記
第１のシフトレジスタの構造は、前記第１のシフトレジ
スタを構成する前記Ｄ型フリップフロップにＤ入力を制
御する入力端子があり、前記Ｄ入力を制御する端子は、
第１のトランスファーゲートと第２のトランスファーゲ
ートを制御していて、入力状態によって第１の状態と第
２の状態をとり、前記第１の状態は、入力信号を前記Ｄ
型フリップフロップのＤ入力に入力すると同時に、前記
第１のトランスファーゲートがオンして入力信号を直接
Ｑ出力に出力し、前記第２のトランスファーゲートはオ
フして前記Ｄ型フリップフロップによって転送された入
力信号を転送しないようにする状態をとり、前記第２の
状態は、前記第１トランスファーゲートがオフして、入
力信号を直接Ｑ出力に出力せず、前記Ｄ型フリップフロ
ップのＤ入力のみに入力され、前記第２のトランスファ
ーゲートはオンしてクロックに同期してｎ−１ビット目
の前記Ｄ型フリップフロップからのＤ入力をｎ＋１ビッ
ト目のＤ入力に送る状態になる機能を有する構造で、前
記第１のシフトレジスタを構成するｎビット目の前記Ｄ
型フリップフロップのＤ入力を制御する入力端子には、
前記第２のシフトレジスタのｎビット目を構成するＤ型
フリップフロップの出力が入力することを特徴とする走
査電極駆動装置を用いる。
第１のシフトレジスタの構造は、前記第１のシフトレジ
スタを構成する前記Ｄ型フリップフロップにＤ入力を制
御する入力端子があり、前記Ｄ入力を制御する端子は、
第１のトランスファーゲートと第２のトランスファーゲ
ートを制御していて、入力状態によって第１の状態と第
２の状態をとり、前記第１の状態は、入力信号を前記Ｄ
型フリップフロップのＤ入力に入力すると同時に、前記
第１のトランスファーゲートがオンして入力信号を直接
Ｑ出力に出力し、前記第２のトランスファーゲートはオ
フして前記Ｄ型フリップフロップによって転送された入
力信号を転送しないようにする状態をとり、前記第２の
状態は、前記第１トランスファーゲートがオフして、入
力信号を直接Ｑ出力に出力せず、前記Ｄ型フリップフロ
ップのＤ入力のみに入力され、前記第２のトランスファ
ーゲートはオンしてクロックに同期してｎ−１ビット目
の前記Ｄ型フリップフロップからのＤ入力をｎ＋１ビッ
ト目のＤ入力に送る状態になる機能を有する構造で、前
記第１のシフトレジスタを構成するｎビット目の前記Ｄ
型フリップフロップのＤ入力を制御する入力端子には、
前記第２のシフトレジスタのｎビット目を構成するＤ型
フリップフロップの出力が入力することを特徴とする走
査電極駆動装置を用いる。
【００１３】
【発明の実施の形態】本発明を実施するためのＤ型フリ
ップフロップ回路図を図１に示す。１０７は本発明を実
現するＤ型のフリップフロップを示している。
ップフロップ回路図を図１に示す。１０７は本発明を実
現するＤ型のフリップフロップを示している。
【００１４】１０１は従来の立ち下がりで同期するＤ型
のフリップフロップを示している。
のフリップフロップを示している。
【００１５】１０２はＤ入力を制御する端子を、１０
３、１０４はインバータを示し、１０５、１０６はトラ
ンスファーゲートを示している。
３、１０４はインバータを示し、１０５、１０６はトラ
ンスファーゲートを示している。
【００１６】本発明を実現するＤ型のフリップフロップ
１０７の構成は、Ｄ入力が従来のＤ型フリップフロップ
回路２０１のＤ入力であるとともに、トランスファーゲ
ート２０５の入力に接続されている。
１０７の構成は、Ｄ入力が従来のＤ型フリップフロップ
回路２０１のＤ入力であるとともに、トランスファーゲ
ート２０５の入力に接続されている。
【００１７】また、Ｑ出力はトランスファーゲート１０
６の出力に接続されているとともに、トランスファーゲ
ート１０５の出力が接続されている。
６の出力に接続されているとともに、トランスファーゲ
ート１０５の出力が接続されている。
【００１８】トランスファーゲート１０５の入力は従来
のＤ型のフリップフロップ１０１のＱ出力と接続されて
いる。
のＤ型のフリップフロップ１０１のＱ出力と接続されて
いる。
【００１９】Ｄ入力を制御する端子１０２はインバータ
１０３の入力に接続され、インバータ１０３の出力はイ
ンバータ１０４の入力と、トランスファーゲート１０５
のＰＭＯＳのゲートとトランスファーゲート１０６のＮ
ＭＯＳのゲートに接続されている。
１０３の入力に接続され、インバータ１０３の出力はイ
ンバータ１０４の入力と、トランスファーゲート１０５
のＰＭＯＳのゲートとトランスファーゲート１０６のＮ
ＭＯＳのゲートに接続されている。
【００２０】インバータ１０４の出力はトランスファー
ゲート１０５のＮＭＯＳのゲートとトランスファーゲー
ト１０６のＰＭＯＳのゲートにそれぞれ接続されてい
る。
ゲート１０５のＮＭＯＳのゲートとトランスファーゲー
ト１０６のＰＭＯＳのゲートにそれぞれ接続されてい
る。
【００２１】Ｄ入力を制御する端子１０２がハイレベル
の時は、インバータ１０３の出力がロウレベル、インバ
ータ１０４の出力がハイレベルとなることから、トラン
スファーゲート１０５がオフし、トランスファーゲート
１０６がオンする。したがって、本発明を実現するＤ型
のフリップフロップ１０７は従来のＤ型フリップフロッ
プ１０１の動作と全く同じとなり、クロックの立ち下が
りの同期して動作をおこなうこととなる。
の時は、インバータ１０３の出力がロウレベル、インバ
ータ１０４の出力がハイレベルとなることから、トラン
スファーゲート１０５がオフし、トランスファーゲート
１０６がオンする。したがって、本発明を実現するＤ型
のフリップフロップ１０７は従来のＤ型フリップフロッ
プ１０１の動作と全く同じとなり、クロックの立ち下が
りの同期して動作をおこなうこととなる。
【００２２】Ｄ入力を制御する端子１０２がロウレベル
の時は、インバータ１０３の出力がハイレベル、インバ
ータ１０４の出力がロウレベルとなることから、トラン
スファーゲート１０５がオンし、トランスファーゲート
１０６がオフする。したがって、クロックの入力、従来
のＤ型のフリップフロップの状態に関わらす、トランス
ファーゲート１０５を介して、Ｄ入力がＱ出力に直接伝
わることになる。
の時は、インバータ１０３の出力がハイレベル、インバ
ータ１０４の出力がロウレベルとなることから、トラン
スファーゲート１０５がオンし、トランスファーゲート
１０６がオフする。したがって、クロックの入力、従来
のＤ型のフリップフロップの状態に関わらす、トランス
ファーゲート１０５を介して、Ｄ入力がＱ出力に直接伝
わることになる。
【００２３】本発明を実現するための回路構成を図２に
示す。図２に示した回路は走査電極駆動回路の出力一部
分である最初の４出力を示している。
示す。図２に示した回路は走査電極駆動回路の出力一部
分である最初の４出力を示している。
【００２４】２０１、２０２、２０３、２０４は図１で
説明した本発明を実施するためのＤ入力を制御する端子
付きＤ型のフリップフロップ（以下、Ｄ入力制御付きＤ
ＦＦと示す）である。ＤはＤ入力、ＱはＱ出力、ＣＫは
クロック入力、ＤＳはＤ入力を制御する端子を示す。機
能については、先に説明した通りである。
説明した本発明を実施するためのＤ入力を制御する端子
付きＤ型のフリップフロップ（以下、Ｄ入力制御付きＤ
ＦＦと示す）である。ＤはＤ入力、ＱはＱ出力、ＣＫは
クロック入力、ＤＳはＤ入力を制御する端子を示す。機
能については、先に説明した通りである。
【００２５】２０５、２０６、２０７、２０８はＤ型の
フリップフロップ（以下、ＤＦＦと示す）である。Ｄは
Ｄ入力、ＱはＱ出力、ＣＫはクロック入力を示す。
フリップフロップ（以下、ＤＦＦと示す）である。Ｄは
Ｄ入力、ＱはＱ出力、ＣＫはクロック入力を示す。
【００２６】２０９、２１０、２１１、２１２、２２１
はＡＮＤ回路を示しており、２３１、２１４、２１５、
２１６は出力ドライバである。
はＡＮＤ回路を示しており、２３１、２１４、２１５、
２１６は出力ドライバである。
【００２７】２１７は走査電極選択信号、２１８はシフ
トクロック、２１９は走査電極非選択信号、２２０は走
査電極非選択信号制御信号である。
トクロック、２１９は走査電極非選択信号、２２０は走
査電極非選択信号制御信号である。
【００２８】走査電極選択信号２１７は最初の走査電極
駆動装置の最初の出力を制御するＤ入力制御付きＤＦＦ
２０１のＤ入力に接続されていて、Ｄ入力制御付きＤＦ
Ｆ２０１のＱ出力は２番目の出力を制御するＤ入力制御
付きＤＦＦ２０２のＤ入力に接続されている。Ｄ入力制
御付きＤＦＦ２０２のＱ出力はＤ入力制御付きＤＦＦ２
０３のＤ入力、Ｄ入力制御付きＤＦＦ２０３のＱ出力は
Ｄ入力制御付きＤＦＦ２０４のＤ入力に接続されてお
り、以降同様に走査電極駆動装置の出力数だけ繰り返さ
れ、その結果、シフトレジスタが形成される。
駆動装置の最初の出力を制御するＤ入力制御付きＤＦＦ
２０１のＤ入力に接続されていて、Ｄ入力制御付きＤＦ
Ｆ２０１のＱ出力は２番目の出力を制御するＤ入力制御
付きＤＦＦ２０２のＤ入力に接続されている。Ｄ入力制
御付きＤＦＦ２０２のＱ出力はＤ入力制御付きＤＦＦ２
０３のＤ入力、Ｄ入力制御付きＤＦＦ２０３のＱ出力は
Ｄ入力制御付きＤＦＦ２０４のＤ入力に接続されてお
り、以降同様に走査電極駆動装置の出力数だけ繰り返さ
れ、その結果、シフトレジスタが形成される。
【００２９】走査電極非選択信号２１９は最初の走査電
極駆動装置の最初の出力を制御するＤＦＦ２０５のＤ入
力に接続されていて、ＤＦＦ２０５のＱ出力は２番目の
出力を制御するＤＦＦ２０６のＤ入力に接続されてい
る。ＤＦＦ２０６のＱ出力はＤＤＦＦ２０７のＤ入力、
ＤＦＦ２０７のＱ出力はＤＦＦ２０８のＤ入力に接続さ
れており、以降同様に走査電極駆動装置の出力数だけ繰
り返され、その結果、シフトレジスタが形成される。
極駆動装置の最初の出力を制御するＤＦＦ２０５のＤ入
力に接続されていて、ＤＦＦ２０５のＱ出力は２番目の
出力を制御するＤＦＦ２０６のＤ入力に接続されてい
る。ＤＦＦ２０６のＱ出力はＤＤＦＦ２０７のＤ入力、
ＤＦＦ２０７のＱ出力はＤＦＦ２０８のＤ入力に接続さ
れており、以降同様に走査電極駆動装置の出力数だけ繰
り返され、その結果、シフトレジスタが形成される。
【００３０】シフトクロック２１８は、Ｄ入力制御付き
ＤＦＦには直接ＣＫに接続されており、ＤＦＦにはシフ
トクロック２１８と走査電極非選択信号制御信号２２０
が入力となっているＡＮＤ回路２２１の出力がＣＫに接
続されている。
ＤＦＦには直接ＣＫに接続されており、ＤＦＦにはシフ
トクロック２１８と走査電極非選択信号制御信号２２０
が入力となっているＡＮＤ回路２２１の出力がＣＫに接
続されている。
【００３１】ＤＦＦ２０５のＱ出力はＤ入力制御付きＤ
ＦＦ２０１のＤＳ入力とＡＮＤ回路２０９の一方の入力
に、ＡＮＤ回路２０９のもう一方の入力にはＤ入力制御
付きＤＦＦ２０１のＱ出力が接続されて、ＡＮＤ回路２
０９の出力は出力ドライバ２１３に接続されて、ＡＮＤ
回路２０９の出力がハイレベルになると選択信号が出力
される。
ＦＦ２０１のＤＳ入力とＡＮＤ回路２０９の一方の入力
に、ＡＮＤ回路２０９のもう一方の入力にはＤ入力制御
付きＤＦＦ２０１のＱ出力が接続されて、ＡＮＤ回路２
０９の出力は出力ドライバ２１３に接続されて、ＡＮＤ
回路２０９の出力がハイレベルになると選択信号が出力
される。
【００３２】ＤＦＦ２０６のＱ出力はＤ入力制御付きＤ
ＦＦ２０２のＤＳ入力とＡＮＤ回路２１０の一方の入力
に、ＡＮＤ回路２１０のもう一方の入力にはＤ入力制御
付きＤＦＦ２０２のＱ出力が接続されて、ＡＮＤ回路２
１０の出力は出力ドライバ２１４に接続されて、ＡＮＤ
回路２１０の出力がハイレベルになると選択信号が出力
される。
ＦＦ２０２のＤＳ入力とＡＮＤ回路２１０の一方の入力
に、ＡＮＤ回路２１０のもう一方の入力にはＤ入力制御
付きＤＦＦ２０２のＱ出力が接続されて、ＡＮＤ回路２
１０の出力は出力ドライバ２１４に接続されて、ＡＮＤ
回路２１０の出力がハイレベルになると選択信号が出力
される。
【００３３】ＤＦＦ２０７のＱ出力はＤ入力制御付きＤ
ＦＦ２０３のＤＳ入力とＡＮＤ回路２１１の一方の入力
に、ＡＮＤ回路２１０のもう一方の入力にはＤ入力制御
付きＤＦＦ２０３のＱ出力が接続されて、ＡＮＤ回路２
１１の出力は出力ドライバ２１５に接続されて、ＡＮＤ
回路２１１の出力がハイレベルになると選択信号が出力
される。
ＦＦ２０３のＤＳ入力とＡＮＤ回路２１１の一方の入力
に、ＡＮＤ回路２１０のもう一方の入力にはＤ入力制御
付きＤＦＦ２０３のＱ出力が接続されて、ＡＮＤ回路２
１１の出力は出力ドライバ２１５に接続されて、ＡＮＤ
回路２１１の出力がハイレベルになると選択信号が出力
される。
【００３４】ＤＦＦ２０８のＱ出力はＤ入力制御付きＤ
ＦＦ２０４のＤＳ入力とＡＮＤ回路２１２の一方の入力
に、ＡＮＤ回路２１１のもう一方の入力にはＤ入力制御
付きＤＦＦ２０４のＱ出力が接続されて、ＡＮＤ回路２
１２の出力は出力ドライバ２１６に接続されて、ＡＮＤ
回路２１２の出力がハイレベルになると選択信号が出力
される。
ＦＦ２０４のＤＳ入力とＡＮＤ回路２１２の一方の入力
に、ＡＮＤ回路２１１のもう一方の入力にはＤ入力制御
付きＤＦＦ２０４のＱ出力が接続されて、ＡＮＤ回路２
１２の出力は出力ドライバ２１６に接続されて、ＡＮＤ
回路２１２の出力がハイレベルになると選択信号が出力
される。
【００３５】これら以降の出力についても、同様な接続
が繰り返されている。
が繰り返されている。
【００３６】図３に図２に示した回路の動作をタイミン
グチャートで示す。
グチャートで示す。
【００３７】図３の２１８はシフトクロック、２１９は
走査電極非選択信号、２２０は走査電極非選択信号制御
信号、２１７は走査電極選択信号を示す。
走査電極非選択信号、２２０は走査電極非選択信号制御
信号、２１７は走査電極選択信号を示す。
【００３８】３０１はＤＦＦ２０５のＱ出力、３０２は
ＤＦＦ２０６のＱ出力、３０３はＤＦＦ２０７のＱ出
力、３０４はＤＦＦ２０８のＱ出力を示す。
ＤＦＦ２０６のＱ出力、３０３はＤＦＦ２０７のＱ出
力、３０４はＤＦＦ２０８のＱ出力を示す。
【００３９】３０５はＤ入力制御付ＤＦＦ２０１のＱ出
力、３０６はＤ入力制御付ＤＦＦ２０２のＱ出力、３０
７はＤ入力制御付ＤＦＦ２０３のＱ出力、３０８はＤ入
力制御付ＤＦＦ２０４のＱ出力を示す。
力、３０６はＤ入力制御付ＤＦＦ２０２のＱ出力、３０
７はＤ入力制御付ＤＦＦ２０３のＱ出力、３０８はＤ入
力制御付ＤＦＦ２０４のＱ出力を示す。
【００４０】図３に示すように、走査電極非選択信号制
御信号２２０がハイレベルでかつ走査電極非選択信号の
波形２１９の信号がロウレベルの状態で、シフトクロッ
ク２１８が２発入力された後、走査電極非選択信号制御
信号２２０がロウレベルとなっていることから、ＤＦＦ
にシフトクロック２１８が入力されなくなる。
御信号２２０がハイレベルでかつ走査電極非選択信号の
波形２１９の信号がロウレベルの状態で、シフトクロッ
ク２１８が２発入力された後、走査電極非選択信号制御
信号２２０がロウレベルとなっていることから、ＤＦＦ
にシフトクロック２１８が入力されなくなる。
【００４１】したがって、少なくともＤＦＦにシフトク
ロックが入力されるまで、ＤＦＦ２０５のＱ出力３０
１、ＤＦＦ２０６のＱ出力３０２はロウレベル、ＤＦＦ
２０７のＱ出力３０３、ＤＦＦ２０８のＱ出力３０４は
ハイレベルを出力し続ける。
ロックが入力されるまで、ＤＦＦ２０５のＱ出力３０
１、ＤＦＦ２０６のＱ出力３０２はロウレベル、ＤＦＦ
２０７のＱ出力３０３、ＤＦＦ２０８のＱ出力３０４は
ハイレベルを出力し続ける。
【００４２】その後、図３に示すように走査電極選択信
号２１７がシフトクロック２１８の立ち下がりに同期し
て１発入力されると、ＤＦＦ２０５のＱ出力３０１、Ｄ
ＦＦ２０６のＱ出力３０２はロウレベルであることか
ら、Ｄ入力制御付ＤＦＦ２０１のＱ出力３０５、Ｄ入力
制御付ＤＦＦ２０２のＱ出力３０６、Ｄ入力制御付ＤＦ
Ｆ２０３のＱ出力３０７が同時にハイレベルになる。
号２１７がシフトクロック２１８の立ち下がりに同期し
て１発入力されると、ＤＦＦ２０５のＱ出力３０１、Ｄ
ＦＦ２０６のＱ出力３０２はロウレベルであることか
ら、Ｄ入力制御付ＤＦＦ２０１のＱ出力３０５、Ｄ入力
制御付ＤＦＦ２０２のＱ出力３０６、Ｄ入力制御付ＤＦ
Ｆ２０３のＱ出力３０７が同時にハイレベルになる。
【００４３】しかし、ＤＦＦ２０７のＱ出力３０３のみ
がハイレベルであることから、出力ドライバが選択され
るのは、３番目の出力ドライバ２１５のみである。
がハイレベルであることから、出力ドライバが選択され
るのは、３番目の出力ドライバ２１５のみである。
【００４４】続いて、次のシフトクロック２１８は１発
入力されると、Ｄ入力制御付ＤＦＦ２０４のＱ出力３０
８がのみがハイレベルになり、ＤＦＦ２０８のＱ出力３
０４もハイレベルであることから、４番目の出力ドライ
バ２１６が選択される。
入力されると、Ｄ入力制御付ＤＦＦ２０４のＱ出力３０
８がのみがハイレベルになり、ＤＦＦ２０８のＱ出力３
０４もハイレベルであることから、４番目の出力ドライ
バ２１６が選択される。
【００４５】これ以降の出力についても、シフトクロッ
ク２１８が１発入力する毎に選択信号が順次送られてい
くことが可能になる。ここでは、走査電極選択信号２１
７を１発入力したが、１発入力することも可能である。
ク２１８が１発入力する毎に選択信号が順次送られてい
くことが可能になる。ここでは、走査電極選択信号２１
７を１発入力したが、１発入力することも可能である。
【００４６】また液晶パネルのある部分のみ、例えば走
査電極を１６ラインだけを表示という場合には、走査電
極非選択信号を選択したい１６ライン分のＤＦＦのＱ出
力をロウレベルになるように設定し、他のＤＦＦのＱ出
力をハイレベルに設定しておくことで、１６ラインのみ
の表示が可能になる。同時に分割数も下がるため、駆動
電圧の下げることが可能になり、低消費電力化に有効で
ある。
査電極を１６ラインだけを表示という場合には、走査電
極非選択信号を選択したい１６ライン分のＤＦＦのＱ出
力をロウレベルになるように設定し、他のＤＦＦのＱ出
力をハイレベルに設定しておくことで、１６ラインのみ
の表示が可能になる。同時に分割数も下がるため、駆動
電圧の下げることが可能になり、低消費電力化に有効で
ある。
【００４７】そのほか、走査電極非選択信号を制御して
いるＤＦＦを１行毎にハイレベル、ロウレベルと交互に
入力すると、１ラインおきの表示も可能になる。
いるＤＦＦを１行毎にハイレベル、ロウレベルと交互に
入力すると、１ラインおきの表示も可能になる。
【００４８】
【発明の効果】本発明によって、走査電極駆動装置の選
択開始ラインをハード的に設定することなく、簡単な信
号入力を転送することで、自由に選択開始ラインを設定
できるようになる。
択開始ラインをハード的に設定することなく、簡単な信
号入力を転送することで、自由に選択開始ラインを設定
できるようになる。
【図１】本発明の実施の形態を実現するＤ型のフリップ
フロップの回路図である。
フロップの回路図である。
【図２】本発明の実施の形態を実現するシフトレジスタ
の回路図である。
の回路図である。
【図３】本発明の実施の形態を実現するタイミングチャ
ートである。
ートである。
１０１ 従来のＤ型のフリップフロップ １０５ トランスミッションゲート １０６ トランスミッションゲート ２０１ Ｄ入力を制御する端子付きＤ型のフリップフロ
ップ ２０５ 従来のＤ型のフリップフロップ ２１３ 出力ドライバ
ップ ２０５ 従来のＤ型のフリップフロップ ２１３ 出力ドライバ
フロントページの続き Ｆターム(参考） 2H093 NA07 NA43 NC09 NC21 NC22 ND38 ND39 5C006 AA02 AC02 AC22 AF34 AF42 AF51 AF72 BB12 BC03 BF03 BF06 BF49 EC13 FA47 FA54 5C080 AA10 BB05 CC01 DD26 DD30 EE32 FF12 GG05 JJ03 JJ04 KK07
Claims (2)
- 【請求項１】 複数の走査電極と複数の信号電極を対向
させて液晶を狭持する液晶表示素子を駆動する、前記複
数の信号電極を駆動する信号電極駆動装置と、前記複数
の走査電極を駆動するシフトレジスタとアナログスイッ
チを備えた走査電極駆動装置とを有する液晶駆動装置に
おいて、前記走査電極駆動装置は、第１のシフトレジス
タと第２のシフトレジスタを有し、前記第２のシフトレ
ジスタのｎビット目を構成するＤ型フリップフロップの
出力の状態によって、前記第１のシフトレジスタを構成
するｎビット目のＤ型フリップフロップは第１の状態と
第２の状態をとり、前記第１の状態ではクロックに関係
なくＤ入力とＱ出力とが等しくなり、前記第２の状態で
はクロックに同期してｎ−１ビット目のＤ型フリップフ
ロップからのＤ入力をｎ＋１ビット目のＤ入力に送る機
能を有することを特徴とする液晶駆動装置。 - 【請求項２】 前記第１のシフトレジスタの構造は、前
記第１のシフトレジスタを構成する前記Ｄ型フリップフ
ロップにＤ入力を制御する入力端子があり、前記Ｄ入力
を制御する端子は、第１のトランスファーゲートと第２
のトランスファーゲートを制御していて、入力状態によ
って第１の状態と第２の状態をとり、前記第１の状態
は、入力信号を前記Ｄ型フリップフロップのＤ入力に入
力すると同時に、前記第１のトランスファーゲートがオ
ンして入力信号を直接Ｑ出力に出力し、前記第２のトラ
ンスファーゲートはオフして前記Ｄ型フリップフロップ
によって転送された入力信号を転送しないようにする状
態をとり、前記第２の状態は、前記第１トランスファー
ゲートがオフして、入力信号を直接Ｑ出力に出力せず、
前記Ｄ型フリップフロップのＤ入力のみに入力され、前
記第２のトランスファーゲートはオンしてクロックに同
期してｎ−１ビット目の前記Ｄ型フリップフロップから
のＤ入力をｎ＋１ビット目のＤ入力に送る状態になる機
能を有する構造で、前記第１のシフトレジスタを構成す
るｎビット目の前記Ｄ型フリップフロップのＤ入力を制
御する入力端子には、前記第２のシフトレジスタのｎビ
ット目を構成するＤ型フリップフロップの出力が入力す
ることを特徴とする液晶駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25508799A JP2001083941A (ja) | 1999-09-09 | 1999-09-09 | 液晶駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25508799A JP2001083941A (ja) | 1999-09-09 | 1999-09-09 | 液晶駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001083941A true JP2001083941A (ja) | 2001-03-30 |
Family
ID=17273956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25508799A Pending JP2001083941A (ja) | 1999-09-09 | 1999-09-09 | 液晶駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001083941A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7079122B2 (en) | 2001-05-24 | 2006-07-18 | Seiko Epson Corporation | Scan-driving circuit, display device, electro-optical device, and driving method of the scan-driving circuit |
| US7633481B2 (en) | 2005-04-11 | 2009-12-15 | Samsung Electronics Co., Ltd. | Gate drive device for display device and display device having the same |
| US7733307B2 (en) | 2005-08-16 | 2010-06-08 | Samsung Mobile Display Co., Ltd. | Emission driver for organic light emitting display device |
-
1999
- 1999-09-09 JP JP25508799A patent/JP2001083941A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7079122B2 (en) | 2001-05-24 | 2006-07-18 | Seiko Epson Corporation | Scan-driving circuit, display device, electro-optical device, and driving method of the scan-driving circuit |
| US7633481B2 (en) | 2005-04-11 | 2009-12-15 | Samsung Electronics Co., Ltd. | Gate drive device for display device and display device having the same |
| US8253679B2 (en) | 2005-04-11 | 2012-08-28 | Samsung Electronics Co., Ltd. | Gate drive device with shift register for display device and display device having the same |
| US7733307B2 (en) | 2005-08-16 | 2010-06-08 | Samsung Mobile Display Co., Ltd. | Emission driver for organic light emitting display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3129271B2 (ja) | ゲートドライバ回路及びその駆動方法、並びにアクティブマトリクス型液晶表示装置 | |
| US7133017B2 (en) | Shift register and display device using same | |
| EP1056069B1 (en) | Shift register and image display apparatus using the same | |
| US6897847B2 (en) | Peripheral driver circuit of liquid crystal electro-optical device | |
| EP3333843A1 (en) | Shift register, gate driving circuit, display panel driving method, and display device | |
| CN110491331B (zh) | 一种显示面板、其驱动方法及显示装置 | |
| CN104978944A (zh) | 一种显示面板的驱动方法、显示面板及显示装置 | |
| JP2006018299A (ja) | ゲートドライバが内蔵された液晶パネル及びその駆動方法 | |
| KR20020086298A (ko) | 펄스 출력 회로, 시프트 레지스터 및 디스플레이 장치 | |
| US4785297A (en) | Driver circuit for matrix type display device | |
| US20120133839A1 (en) | Source line driving circuit, active matrix type display device and method for driving the same | |
| US20210166597A1 (en) | Shift register unit and method for driving the same, gate driving circuit and method for driving the same, and display apparatus | |
| CN105489189A (zh) | 栅极驱动单元、栅极驱动电路及其驱动方法和显示装置 | |
| CN107610737B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 | |
| CN108389540B (zh) | 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置 | |
| JP2005093028A (ja) | レベルシフタ及びそれを用いた表示装置 | |
| CN113963652A (zh) | 显示面板及其驱动方法 | |
| JP3755360B2 (ja) | 電気光学装置の駆動回路及びこれを用いた電気光学装置、電子機器、及び電気光学装置の制御信号の位相調整装置、並びに制御信号の位相調整方法 | |
| US10515603B2 (en) | Shift register, driving method, gate driving circuit, and display device | |
| JP2001083941A (ja) | 液晶駆動装置 | |
| CN112703553A (zh) | 移位寄存器单元、栅极驱动电路、显示面板、显示装置以及驱动方法 | |
| JP3146959B2 (ja) | 液晶表示装置及びそのシフトレジスタ回路 | |
| JP2000075842A (ja) | 液晶表示装置およびそのデータ線駆動回路 | |
| JP2001083482A (ja) | 液晶表示装置 | |
| Maeda et al. | 22.2: Multi‐Resolution for Low Power Mobile AMLCD |