JP2001083941A - 液晶駆動装置 - Google Patents

液晶駆動装置

Info

Publication number
JP2001083941A
JP2001083941A JP25508799A JP25508799A JP2001083941A JP 2001083941 A JP2001083941 A JP 2001083941A JP 25508799 A JP25508799 A JP 25508799A JP 25508799 A JP25508799 A JP 25508799A JP 2001083941 A JP2001083941 A JP 2001083941A
Authority
JP
Japan
Prior art keywords
input
output
flop
type flip
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25508799A
Other languages
English (en)
Inventor
賢一 ▲高▼橋
Kenichi Takahashi
Takashi Akiyama
貴 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP25508799A priority Critical patent/JP2001083941A/ja
Publication of JP2001083941A publication Critical patent/JP2001083941A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【課題】 液晶パネルの表示部を自由に設定することが
できる走査電極駆動装置を提供すること。 【解決手段】 シフトレジスタを2系列備え、一方は選
択信号を制御し、もう一方は非選択信号を制御すること
で、表示し始める走査電極を自由に設定することで、表
示部を自由に設定可能になる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はマトリクス型液晶表
示装置(以下液晶表示装置と記載する)に関し、特に液
晶表示装置の駆動方法および駆動装置に関する。
【0002】
【従来の技術】液晶表示装置は現在情報処理の分野やア
ミューズメントの分野など様々な分野で広く用いられて
いる。これらの用途における液晶表示素子としては、大
きく二つの方式に分けることができる。一つにはアクテ
ィブマトリクス方式であり、もう一つには、単純マトリ
クス方式である。
【0003】特に単純マトリクス方式においては、液晶
パネルの構造が簡単であるために、低コストで、大型の
ものまで容易にできることから、より広い分野において
数多く用いられている。
【0004】近年、携帯電話等の用途においても電子メ
ールの配信が広く行われており、情報量の増加ととも
に、より高精細な表示が求められている。
【0005】その結果、走査電極数が増加してしまい、
液晶パネルの駆動電圧も高くなり、低消費電力化にとっ
て不利であった。
【0006】そのため、最近では低消費電力化の方法の
一つとして、携帯電話等を使用しないときに、必要な情
報だけを液晶パネルの一部分のみを表示しておく方法が
使われてはじめている。
【0007】しかし、このような方法では走査電極駆動
装置自体の構成によって、選択し始める走査電極を自由
に設定することが出来ず、液晶パネル全面表示している
場合と同じ走査電極からしか表示できなかった。
【0008】また、表示し始める走査電極を帰る方法と
しては、強制的に全出力を非選択の状態にする機能を使
って、走査電極駆動回路の出力を強制的に全非選択にし
ている間に、選択信号を入力し、選択し始めたい走査電
極を選択するところまで、クロックを入力した後、通常
駆動を始めることで可能になっていた。
【0009】しかし、この方法では、1フレーム毎に強
制的に非選択する期間が必要となってしまい、強制的に
非選択にする期間が長くなると、コントラストの低下を
招く恐れがある。
【0010】
【発明が解決しようとする課題】液晶パネルの表示する
部分を、コントラストの低下を招くことなく自由に設定
できるような走査電極駆動装置を提供することにある。
【0011】
【課題を解決するための手段】上記の目的を達成するた
めに、複数の走査電極と複数の信号電極を対向させて液
晶を狭持する液晶表示素子を駆動する、前記複数の信号
電極を駆動する信号電極駆動装置と、前記複数の走査電
極を駆動するシフトレジスタとアナログスイッチを備え
た走査電極駆動装置とを有する液晶駆動装置において、
前記走査電極駆動装置は、第1のシフトレジスタと第2
のシフトレジスタを有し、前記第2のシフトレジスタの
nビット目を構成するD型フリップフロップの出力の状
態によって、前記第1のシフトレジスタを構成するnビ
ット目のD型フリップフロップは第1の状態と第2の状
態をとり、前記第1の状態ではクロックに関係なくD入
力とQ出力とが等しくなり、前記第2の状態ではクロッ
クに同期してn−1ビット目のD型フリップフロップか
らのD入力をn+1ビット目のD入力に送る機能を有す
ることを特徴とする走査電極駆動装置を用いる。
【0012】また、上記の目的を達成するために、前記
第1のシフトレジスタの構造は、前記第1のシフトレジ
スタを構成する前記D型フリップフロップにD入力を制
御する入力端子があり、前記D入力を制御する端子は、
第1のトランスファーゲートと第2のトランスファーゲ
ートを制御していて、入力状態によって第1の状態と第
2の状態をとり、前記第1の状態は、入力信号を前記D
型フリップフロップのD入力に入力すると同時に、前記
第1のトランスファーゲートがオンして入力信号を直接
Q出力に出力し、前記第2のトランスファーゲートはオ
フして前記D型フリップフロップによって転送された入
力信号を転送しないようにする状態をとり、前記第2の
状態は、前記第1トランスファーゲートがオフして、入
力信号を直接Q出力に出力せず、前記D型フリップフロ
ップのD入力のみに入力され、前記第2のトランスファ
ーゲートはオンしてクロックに同期してn−1ビット目
の前記D型フリップフロップからのD入力をn+1ビッ
ト目のD入力に送る状態になる機能を有する構造で、前
記第1のシフトレジスタを構成するnビット目の前記D
型フリップフロップのD入力を制御する入力端子には、
前記第2のシフトレジスタのnビット目を構成するD型
フリップフロップの出力が入力することを特徴とする走
査電極駆動装置を用いる。
【0013】
【発明の実施の形態】本発明を実施するためのD型フリ
ップフロップ回路図を図1に示す。107は本発明を実
現するD型のフリップフロップを示している。
【0014】101は従来の立ち下がりで同期するD型
のフリップフロップを示している。
【0015】102はD入力を制御する端子を、10
3、104はインバータを示し、105、106はトラ
ンスファーゲートを示している。
【0016】本発明を実現するD型のフリップフロップ
107の構成は、D入力が従来のD型フリップフロップ
回路201のD入力であるとともに、トランスファーゲ
ート205の入力に接続されている。
【0017】また、Q出力はトランスファーゲート10
6の出力に接続されているとともに、トランスファーゲ
ート105の出力が接続されている。
【0018】トランスファーゲート105の入力は従来
のD型のフリップフロップ101のQ出力と接続されて
いる。
【0019】D入力を制御する端子102はインバータ
103の入力に接続され、インバータ103の出力はイ
ンバータ104の入力と、トランスファーゲート105
のPMOSのゲートとトランスファーゲート106のN
MOSのゲートに接続されている。
【0020】インバータ104の出力はトランスファー
ゲート105のNMOSのゲートとトランスファーゲー
ト106のPMOSのゲートにそれぞれ接続されてい
る。
【0021】D入力を制御する端子102がハイレベル
の時は、インバータ103の出力がロウレベル、インバ
ータ104の出力がハイレベルとなることから、トラン
スファーゲート105がオフし、トランスファーゲート
106がオンする。したがって、本発明を実現するD型
のフリップフロップ107は従来のD型フリップフロッ
プ101の動作と全く同じとなり、クロックの立ち下が
りの同期して動作をおこなうこととなる。
【0022】D入力を制御する端子102がロウレベル
の時は、インバータ103の出力がハイレベル、インバ
ータ104の出力がロウレベルとなることから、トラン
スファーゲート105がオンし、トランスファーゲート
106がオフする。したがって、クロックの入力、従来
のD型のフリップフロップの状態に関わらす、トランス
ファーゲート105を介して、D入力がQ出力に直接伝
わることになる。
【0023】本発明を実現するための回路構成を図2に
示す。図2に示した回路は走査電極駆動回路の出力一部
分である最初の4出力を示している。
【0024】201、202、203、204は図1で
説明した本発明を実施するためのD入力を制御する端子
付きD型のフリップフロップ(以下、D入力制御付きD
FFと示す)である。DはD入力、QはQ出力、CKは
クロック入力、DSはD入力を制御する端子を示す。機
能については、先に説明した通りである。
【0025】205、206、207、208はD型の
フリップフロップ(以下、DFFと示す)である。Dは
D入力、QはQ出力、CKはクロック入力を示す。
【0026】209、210、211、212、221
はAND回路を示しており、231、214、215、
216は出力ドライバである。
【0027】217は走査電極選択信号、218はシフ
トクロック、219は走査電極非選択信号、220は走
査電極非選択信号制御信号である。
【0028】走査電極選択信号217は最初の走査電極
駆動装置の最初の出力を制御するD入力制御付きDFF
201のD入力に接続されていて、D入力制御付きDF
F201のQ出力は2番目の出力を制御するD入力制御
付きDFF202のD入力に接続されている。D入力制
御付きDFF202のQ出力はD入力制御付きDFF2
03のD入力、D入力制御付きDFF203のQ出力は
D入力制御付きDFF204のD入力に接続されてお
り、以降同様に走査電極駆動装置の出力数だけ繰り返さ
れ、その結果、シフトレジスタが形成される。
【0029】走査電極非選択信号219は最初の走査電
極駆動装置の最初の出力を制御するDFF205のD入
力に接続されていて、DFF205のQ出力は2番目の
出力を制御するDFF206のD入力に接続されてい
る。DFF206のQ出力はDDFF207のD入力、
DFF207のQ出力はDFF208のD入力に接続さ
れており、以降同様に走査電極駆動装置の出力数だけ繰
り返され、その結果、シフトレジスタが形成される。
【0030】シフトクロック218は、D入力制御付き
DFFには直接CKに接続されており、DFFにはシフ
トクロック218と走査電極非選択信号制御信号220
が入力となっているAND回路221の出力がCKに接
続されている。
【0031】DFF205のQ出力はD入力制御付きD
FF201のDS入力とAND回路209の一方の入力
に、AND回路209のもう一方の入力にはD入力制御
付きDFF201のQ出力が接続されて、AND回路2
09の出力は出力ドライバ213に接続されて、AND
回路209の出力がハイレベルになると選択信号が出力
される。
【0032】DFF206のQ出力はD入力制御付きD
FF202のDS入力とAND回路210の一方の入力
に、AND回路210のもう一方の入力にはD入力制御
付きDFF202のQ出力が接続されて、AND回路2
10の出力は出力ドライバ214に接続されて、AND
回路210の出力がハイレベルになると選択信号が出力
される。
【0033】DFF207のQ出力はD入力制御付きD
FF203のDS入力とAND回路211の一方の入力
に、AND回路210のもう一方の入力にはD入力制御
付きDFF203のQ出力が接続されて、AND回路2
11の出力は出力ドライバ215に接続されて、AND
回路211の出力がハイレベルになると選択信号が出力
される。
【0034】DFF208のQ出力はD入力制御付きD
FF204のDS入力とAND回路212の一方の入力
に、AND回路211のもう一方の入力にはD入力制御
付きDFF204のQ出力が接続されて、AND回路2
12の出力は出力ドライバ216に接続されて、AND
回路212の出力がハイレベルになると選択信号が出力
される。
【0035】これら以降の出力についても、同様な接続
が繰り返されている。
【0036】図3に図2に示した回路の動作をタイミン
グチャートで示す。
【0037】図3の218はシフトクロック、219は
走査電極非選択信号、220は走査電極非選択信号制御
信号、217は走査電極選択信号を示す。
【0038】301はDFF205のQ出力、302は
DFF206のQ出力、303はDFF207のQ出
力、304はDFF208のQ出力を示す。
【0039】305はD入力制御付DFF201のQ出
力、306はD入力制御付DFF202のQ出力、30
7はD入力制御付DFF203のQ出力、308はD入
力制御付DFF204のQ出力を示す。
【0040】図3に示すように、走査電極非選択信号制
御信号220がハイレベルでかつ走査電極非選択信号の
波形219の信号がロウレベルの状態で、シフトクロッ
ク218が2発入力された後、走査電極非選択信号制御
信号220がロウレベルとなっていることから、DFF
にシフトクロック218が入力されなくなる。
【0041】したがって、少なくともDFFにシフトク
ロックが入力されるまで、DFF205のQ出力30
1、DFF206のQ出力302はロウレベル、DFF
207のQ出力303、DFF208のQ出力304は
ハイレベルを出力し続ける。
【0042】その後、図3に示すように走査電極選択信
号217がシフトクロック218の立ち下がりに同期し
て1発入力されると、DFF205のQ出力301、D
FF206のQ出力302はロウレベルであることか
ら、D入力制御付DFF201のQ出力305、D入力
制御付DFF202のQ出力306、D入力制御付DF
F203のQ出力307が同時にハイレベルになる。
【0043】しかし、DFF207のQ出力303のみ
がハイレベルであることから、出力ドライバが選択され
るのは、3番目の出力ドライバ215のみである。
【0044】続いて、次のシフトクロック218は1発
入力されると、D入力制御付DFF204のQ出力30
8がのみがハイレベルになり、DFF208のQ出力3
04もハイレベルであることから、4番目の出力ドライ
バ216が選択される。
【0045】これ以降の出力についても、シフトクロッ
ク218が1発入力する毎に選択信号が順次送られてい
くことが可能になる。ここでは、走査電極選択信号21
7を1発入力したが、1発入力することも可能である。
【0046】また液晶パネルのある部分のみ、例えば走
査電極を16ラインだけを表示という場合には、走査電
極非選択信号を選択したい16ライン分のDFFのQ出
力をロウレベルになるように設定し、他のDFFのQ出
力をハイレベルに設定しておくことで、16ラインのみ
の表示が可能になる。同時に分割数も下がるため、駆動
電圧の下げることが可能になり、低消費電力化に有効で
ある。
【0047】そのほか、走査電極非選択信号を制御して
いるDFFを1行毎にハイレベル、ロウレベルと交互に
入力すると、1ラインおきの表示も可能になる。
【0048】
【発明の効果】本発明によって、走査電極駆動装置の選
択開始ラインをハード的に設定することなく、簡単な信
号入力を転送することで、自由に選択開始ラインを設定
できるようになる。
【図面の簡単な説明】
【図1】本発明の実施の形態を実現するD型のフリップ
フロップの回路図である。
【図2】本発明の実施の形態を実現するシフトレジスタ
の回路図である。
【図3】本発明の実施の形態を実現するタイミングチャ
ートである。
【符号の説明】
101 従来のD型のフリップフロップ 105 トランスミッションゲート 106 トランスミッションゲート 201 D入力を制御する端子付きD型のフリップフロ
ップ 205 従来のD型のフリップフロップ 213 出力ドライバ
フロントページの続き Fターム(参考) 2H093 NA07 NA43 NC09 NC21 NC22 ND38 ND39 5C006 AA02 AC02 AC22 AF34 AF42 AF51 AF72 BB12 BC03 BF03 BF06 BF49 EC13 FA47 FA54 5C080 AA10 BB05 CC01 DD26 DD30 EE32 FF12 GG05 JJ03 JJ04 KK07

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数の走査電極と複数の信号電極を対向
    させて液晶を狭持する液晶表示素子を駆動する、前記複
    数の信号電極を駆動する信号電極駆動装置と、前記複数
    の走査電極を駆動するシフトレジスタとアナログスイッ
    チを備えた走査電極駆動装置とを有する液晶駆動装置に
    おいて、前記走査電極駆動装置は、第1のシフトレジス
    タと第2のシフトレジスタを有し、前記第2のシフトレ
    ジスタのnビット目を構成するD型フリップフロップの
    出力の状態によって、前記第1のシフトレジスタを構成
    するnビット目のD型フリップフロップは第1の状態と
    第2の状態をとり、前記第1の状態ではクロックに関係
    なくD入力とQ出力とが等しくなり、前記第2の状態で
    はクロックに同期してn−1ビット目のD型フリップフ
    ロップからのD入力をn+1ビット目のD入力に送る機
    能を有することを特徴とする液晶駆動装置。
  2. 【請求項2】 前記第1のシフトレジスタの構造は、前
    記第1のシフトレジスタを構成する前記D型フリップフ
    ロップにD入力を制御する入力端子があり、前記D入力
    を制御する端子は、第1のトランスファーゲートと第2
    のトランスファーゲートを制御していて、入力状態によ
    って第1の状態と第2の状態をとり、前記第1の状態
    は、入力信号を前記D型フリップフロップのD入力に入
    力すると同時に、前記第1のトランスファーゲートがオ
    ンして入力信号を直接Q出力に出力し、前記第2のトラ
    ンスファーゲートはオフして前記D型フリップフロップ
    によって転送された入力信号を転送しないようにする状
    態をとり、前記第2の状態は、前記第1トランスファー
    ゲートがオフして、入力信号を直接Q出力に出力せず、
    前記D型フリップフロップのD入力のみに入力され、前
    記第2のトランスファーゲートはオンしてクロックに同
    期してn−1ビット目の前記D型フリップフロップから
    のD入力をn+1ビット目のD入力に送る状態になる機
    能を有する構造で、前記第1のシフトレジスタを構成す
    るnビット目の前記D型フリップフロップのD入力を制
    御する入力端子には、前記第2のシフトレジスタのnビ
    ット目を構成するD型フリップフロップの出力が入力す
    ることを特徴とする液晶駆動装置。
JP25508799A 1999-09-09 1999-09-09 液晶駆動装置 Pending JP2001083941A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25508799A JP2001083941A (ja) 1999-09-09 1999-09-09 液晶駆動装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25508799A JP2001083941A (ja) 1999-09-09 1999-09-09 液晶駆動装置

Publications (1)

Publication Number Publication Date
JP2001083941A true JP2001083941A (ja) 2001-03-30

Family

ID=17273956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25508799A Pending JP2001083941A (ja) 1999-09-09 1999-09-09 液晶駆動装置

Country Status (1)

Country Link
JP (1) JP2001083941A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7079122B2 (en) 2001-05-24 2006-07-18 Seiko Epson Corporation Scan-driving circuit, display device, electro-optical device, and driving method of the scan-driving circuit
US7633481B2 (en) 2005-04-11 2009-12-15 Samsung Electronics Co., Ltd. Gate drive device for display device and display device having the same
US7733307B2 (en) 2005-08-16 2010-06-08 Samsung Mobile Display Co., Ltd. Emission driver for organic light emitting display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7079122B2 (en) 2001-05-24 2006-07-18 Seiko Epson Corporation Scan-driving circuit, display device, electro-optical device, and driving method of the scan-driving circuit
US7633481B2 (en) 2005-04-11 2009-12-15 Samsung Electronics Co., Ltd. Gate drive device for display device and display device having the same
US8253679B2 (en) 2005-04-11 2012-08-28 Samsung Electronics Co., Ltd. Gate drive device with shift register for display device and display device having the same
US7733307B2 (en) 2005-08-16 2010-06-08 Samsung Mobile Display Co., Ltd. Emission driver for organic light emitting display device

Similar Documents

Publication Publication Date Title
JP3129271B2 (ja) ゲートドライバ回路及びその駆動方法、並びにアクティブマトリクス型液晶表示装置
EP1056069B1 (en) Shift register and image display apparatus using the same
US6897847B2 (en) Peripheral driver circuit of liquid crystal electro-optical device
EP3333843A1 (en) Shift register, gate driving circuit, display panel driving method, and display device
CN110491331B (zh) 一种显示面板、其驱动方法及显示装置
US20070024568A1 (en) Shift register and display device using same
CN104978944A (zh) 一种显示面板的驱动方法、显示面板及显示装置
JP2006018299A (ja) ゲートドライバが内蔵された液晶パネル及びその駆動方法
KR20020086298A (ko) 펄스 출력 회로, 시프트 레지스터 및 디스플레이 장치
US4785297A (en) Driver circuit for matrix type display device
US20120133839A1 (en) Source line driving circuit, active matrix type display device and method for driving the same
US20210166597A1 (en) Shift register unit and method for driving the same, gate driving circuit and method for driving the same, and display apparatus
CN105489189A (zh) 栅极驱动单元、栅极驱动电路及其驱动方法和显示装置
CN107610737B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN108389540B (zh) 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
JP2005093028A (ja) レベルシフタ及びそれを用いた表示装置
CN113963652A (zh) 显示面板及其驱动方法
JP3755360B2 (ja) 電気光学装置の駆動回路及びこれを用いた電気光学装置、電子機器、及び電気光学装置の制御信号の位相調整装置、並びに制御信号の位相調整方法
US10515603B2 (en) Shift register, driving method, gate driving circuit, and display device
JP2001083941A (ja) 液晶駆動装置
JP3146959B2 (ja) 液晶表示装置及びそのシフトレジスタ回路
JP2000075842A (ja) 液晶表示装置およびそのデータ線駆動回路
JP2001083482A (ja) 液晶表示装置
Maeda et al. 22.2: Multi‐Resolution for Low Power Mobile AMLCD
JP2001147674A (ja) ドットマトリックス表示装置及びその制御方法