JP2007178784A - 駆動装置 - Google Patents

駆動装置 Download PDF

Info

Publication number
JP2007178784A
JP2007178784A JP2005378254A JP2005378254A JP2007178784A JP 2007178784 A JP2007178784 A JP 2007178784A JP 2005378254 A JP2005378254 A JP 2005378254A JP 2005378254 A JP2005378254 A JP 2005378254A JP 2007178784 A JP2007178784 A JP 2007178784A
Authority
JP
Japan
Prior art keywords
clock signal
dff
driving
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005378254A
Other languages
English (en)
Inventor
Atsushi Hirama
厚志 平間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2005378254A priority Critical patent/JP2007178784A/ja
Priority to KR1020060115029A priority patent/KR101375168B1/ko
Priority to CN200610146864XA priority patent/CN1991943B/zh
Priority to US11/637,916 priority patent/US8040315B2/en
Publication of JP2007178784A publication Critical patent/JP2007178784A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】OE(Output Enable)信号を使用せずに簡略な構成にて表示パネルを駆動する駆動装置を提供。
【解決手段】表示装置に備えられる走査線駆動回路16には、画素信号(DATA) 20を入力するDFF (D-Flip Flop)22-1とDFF 22-1の出力Q1に接続されたDFF 22-2とDFF 22-2の出力Q2に接続されたDFF 22-3と、DFF 22-3の出力Q3に接続される不図示のDFFと、最終段に接続されたDFF 22-nとを備え、これらDFF 22の出力はアンド回路26-1〜26-nが接続されており、各DFF 22および各アンド回路26には共通のクロック信号(CLK) 24が入力されて、このクロック信号24に応動してDFF 22の各保持値をそれぞれ次段のDFF 22に順次遅延してシフトする。
【選択図】図１

Description

本発明は、表示パネルを駆動する駆動装置に係り、たとえば液晶表示パネルやエレクトロルミネッセンス表示パネルを駆動する駆動装置に関するものである。
近年、映像を表示する表示装置として、液晶表示装置やエレクトロルミネッセンス表示装置等のフラットディスプレイ装置が知られている。このようなフラット型の表示装置は、水平および垂直走査方向にそれぞれ配列されたスイッチング素子および液晶セルを含む液晶表示パネルに接続した走査線を駆動する走査線駆動回路と、画素信号を信号線に印加して駆動する信号線駆動回路とを有し、各信号線を各走査線ごとに順次走査し、一水平期間ごとの画素を各水平走査期間について順次を書き込む駆動方式をとっている。
垂直走査方向に走査する駆動信号を印加する走査線駆動回路は、たとえば従来、特許文献１の図６にも示されているように、シフトレジスタ、非選択化回路およびレベルシフタを有する構成において、シフトクロックＣＫをシフトレジスタに入力してスタート信号ＳＴを順次シフトし、出力制御信号ＥＮを非選択化手段に印加して、ＡＮＤゲートから出力される走査信号をローレベルにする構成であった。
特開２００３−１４０６１９号公報
しかしながら従来の駆動方式では、シフトレジスタからＡＮＤゲートに入力する走査信号のオーバーラップを防止するために出力制御信号ＥＮ、つまりOE(Output
Enable)信号を用意する必要があり、このためOE(Output Enable)信号を生成する必要があるとともに信号線が増えるという問題があった。またこのためにトータル的にコスト高になるという問題があった。
本発明はこのような従来技術の欠点を解消し、OE(Output Enable)信号を使用せずに簡略な構成にて液晶表示パネル等の表示パネルを駆動することのできる駆動装置を提供することを目的とする。
本発明は上述の課題を解決するために、表示パネルを駆動する駆動装置において、この装置は、表示パネルを走査線方向に駆動する走査線駆動手段を備え、走査線駆動手段は、複数の遅延手段の出力を順次接続し、入力データを第１のクロック信号に応動して順次シフトするシフトレジスタ手段と、複数の遅延手段の出力にそれぞれに対応して接続され、この出力と前記第１のクロック信号とを演算する複数の演算手段と、複数の演算手段の演算出力に対応してそれぞれ接続され、演算出力の電圧レベルをそれぞれ変換して出力する複数のレベルシフト手段とを備えることを特徴とする。
本発明によれば、走査線駆動手段は、複数の遅延手段の出力を順次接続し、入力データを第１のクロック信号に応動して順次シフトするシフトレジスタ手段を備えて、第１のクロック信号に応動してシフトレジスタ手段の出力を選択することにより、OE信号およびOE信号の入力線を削減することができる。また、第１および第２のクロック信号を第３のクロック信号から分離して生成する生成手段を備えて、これら２つの第１および第２のクロック信号に応動してシフトレジスタ手段の各遅延手段が動作する構成により、良好な出力信号を得ることができ、また回路規模を極端に増大させることなくシフトレジスタ手段に対するリセット動作を行うことができる。
次に添付図面を参照して本発明による駆動装置の実施例を詳細に説明する。図２を参照すると、本発明による駆動装置が適用された表示装置の一実施例が示されている。本実施例における表示装置10は、水平および垂直走査方向にそれぞれ配列されたスイッチング素子および液晶セルを含む液晶表示パネル12と、画素信号を信号線に印加して駆動する信号線駆動回路14と、垂直走査方向に走査する駆動信号を生成する走査線駆動回路16とを含み、各信号線を各走査線ごとに順次走査し、一水平期間ごとの画素を各水平走査期間について順次を書き込む。なお、以下の説明において本発明に直接関係のない部分は、図示およびその説明を省略し、また、信号の参照符号はその現われる接続線の参照番号で表す。
液晶表示パネル12は、基板上に複数の走査線を水平走査方向に設け、これら走査線に直交する垂直走査方向に複数の信号線を設け、走査線と信号線の交点近傍には少なくとも１つ以上のスイッチング素子とこのスイッチング素子に接続された画素電極と配置したアクティブマトリックス表示パネルが適用される。
信号線駆動回路14は、外部から入力される画素信号に応じて、液晶表示パネル12の各信号線を駆動する画素信号X1〜Xmを生成する。信号線駆動回路14の出力X1〜Xmは液晶表示パネル12に接続されている。
走査線駆動回路16は、液晶表示パネル12の各走査線を垂直走査方向に走査する駆動信号Y1〜Ynを生成する。走査線駆動回路16の出力Y1〜Ynは液晶表示パネル12に接続されている。本実施例における走査線駆動回路16の構成例を図１に示す。
図示するように走査線駆動回路16は、画素信号(DATA) 20を入力する第１段目のDFF (D-Flip Flop)22-1と、DFF 22-1の出力Q1に接続された２段目のDFF 22-2と、DFF 22-2の出力Q2に接続されたDFF 22-3と、DFF 22-3の出力Q3に接続される不図示のDFFと、最終段ｎ（ｎは整数）に接続されたDFF 22-nとを備えている。これらDFF 22-1〜22-n（単にDFF 22と称する）にはそれぞれ共通のクロック信号(CLK) 24が入力され、DFF 22はクロック信号の立ち上がりにて各保持値を次段のDFF 22に順次遅延してシフトするシフトレジスタを形成している。各DFF 22の出力Q1〜Qnはそれぞれアンド回路26-1〜26-nの一方の入力に接続される。
アンド回路26-1〜26-nの他方の入力にはクロック信号(CLK) 24がそれぞれ入力されて、各アンド回路26-1〜26-n（単にアンド回路26と称する）は、各DFF 22の出力Q1〜Qnと、クロック信号(CLK) 24との論理和を演算し、演算の結果を各出力28-1〜28-nに出力する。これら出力28-1〜28-nはそれぞれレベルシフタ30-1〜30-nに接続されている。レベルシフタ30-1〜30-nは、アンド回路26の出力28-1〜28-nを液晶表示パネル12内のスイッチング素子を駆動する電圧レベルにレベル変換を行う回路である。
DFF 22は、クロック信号(CLK)24がロウレベル(L)の区間には、それぞれ出力Q1〜Qnをロウレベルにし、クロック信号(CLK) 24がロウレベル(H)の区間には、それぞれ出力Q1〜Qnを、入力20への入力信号に応じてDFF 22（シフトレジスタ）の保持データを出力する。また、DFF 22はデータ遷移をクロック信号(CLK) 24に立ち上がりにて行う構成である。このDFF 22の動作を図３に示すタイミングチャートを参照して説明する。
図示するように、DFF 22-1の出力Q1は、クロック信号(CLK)24の立ち上がりタイミング（時間t1）にてハイレベルとなり、クロック信号の次の立ち上がりタイミング（時間t3）にてロウレベルなる。次段のDFF 22-2はこの立ち上がりタイミング（時間t3）にて出力Q1を入力し、その変化を受けてハイレベルとなる。同様にしてさらに次段のDFF 22-3はタイミング（時間t5）にて出力Q2を入力し、その変化を受けてハイレベルとなる。
これら出力Q1〜Q3は、それぞれアンド回路26にてクロック信号（CLK）とのアンドが演算されて時間t1〜t2の出力Y1と、時間t3〜t4の出力Y2と、時間t5〜t6の出力Y3とがそれぞれ生成され、各レベルシフタ30から駆動信号Y1〜Y3としてそれぞれ出力される。さらに後段のDFF 22から出力される駆動信号Ynについても同様に生成されて液晶表示パネル12に供給される。
このように本実施例では、DFF 22に供給するクロック信号を各アンド回路26に供給するように接続する構成によって、OE(Output Enable)信号を使用せずにOE信号を利用した場合と同様の機能を実現することができ、シフトレジスタ（DFF 22）の出力をアンド回路26にて選択する構成により、信号線を削減するとともに、本走査線駆動回路16を集積回路にて形成した際のチップサイズを小さくすることができる。
次に図４を参照して表示装置の他の実施例を説明する。本実施例における全体構成は図２に示した第１の実施例における表示装置10と同様の構成でよいが、走査線駆動回路16については図４に示す走査線駆動回路400を適用する点で第１の実施例とは異なる。
図示するように本実施例における走査線駆動回路400は、図１に示した構成と同様のアンド回路26-1〜26-nと、アンド回路26-1〜26-nの出力28-1〜28-nにそれぞれ接続されたレベルシフタ30-1〜30-nとを有している。走査線駆動回路400はさらに、画素信号(DATA) 20をオア回路402を介してその入力404に入力する第１段目のDFF (D-Flip Flop)406-1と、DFF 406-1の出力Q1に接続された２段目のDFF 406-2と、DFF 406-2の出力Q2に接続されたDFF 406-3と、DFF 406-3の出力Q3に接続される不図示のDFFと、最終段ｎ（ｎは整数）に接続されたDFF 406-nとを備えている。これらDFF 406-1〜406-n（単にDFF 406と称する）には２種類のクロック信号(CLK1およびCLK2) 410,412がそれぞれ入力され、DFF 406はこれらクロック信号に応じて各保持値を次段のDFF 406にシフトするシフトレジスタを形成している。
各DFF 406の出力Q1〜Qnはそれぞれアンド回路26-1〜26-nの一方の入力に接続される。アンド回路26-1〜26-nの他方の入力にはそれぞれ共通にクロック信号(CLK1)410が入力される。DFF 406の構成例を図５に示す。同図ではDFF 406-1を例に挙げて説明するが、他のDFF 406-2〜406-nについても同様の構成でよい。DFF 406-1の入力404にはスイッチ500を介してバッファ502,504が互いに入出力が逆になるようにして並列接続されている。これらバッファ502,504にはさらにスイッチ506を介して、さらに互いに入出力が逆になるようにして並列接続されたバッファ508,510が接続され、バッファ508,510の他方が出力Q1を形成している。
スイッチ500にはクロック信号（CLK1）410が与えられ、スイッチ506にはクロック信号（CLK2）412が与えられる。クロック信号（CLK1,CLK2）410,412に応動して各スイッチ500,506がオン／オフすることにより、DFF 406は、入力データ404を保持し、遅延して出力するシフトレジスタを形成している。図４に戻って、これらクロック信号（CLK1,CLK2）410,412を生成する生成回路420は、元となるクロック信号（CLK）を入力24に入力し、リセット信号（RES）を入力422に入力することによりクロック信号（CLK1,CLK2）410,412を生成する。クロック信号（CLK1）410は、クロック信号（CLK）24のデューティ比（矩形波の１周期とハイレベル側の幅の比率）を変更して生成したクロックである。またクロック信号（CLK2）412は、クロック信号（CLK1）410と位相が180°ずらして生成した逆相のクロックである。
生成回路420の構成例を図６に示す。図示するように生成回路420は、クロック信号（CLK）24をそれぞれ一方の入力に入力するアンド回路600およびノア回路602と、アンド回路600の出力604に接続されたオア回路606と、ノア回路602の出力608に接続されたオア回路610とを有し、オア回路610の出力412は、ノット回路614を介してアンド回路600の他方の入力に接続されるとともに、この出力412は生成回路420の出力を形成して、クロック信号（CLK2）を出力する。
また、各オア回路606,610の他方の入力には、ロウレベルのリセット信号（RES）422が入力され、オア回路606の出力410はノア回路602の他方の入力に接続されるとともに生成回路420の出力を形成して、クロック信号（CLK1）を出力する。
これらクロック信号（CLK1,CLK2）410,412と、出力Q1〜Qnと、出力Y1〜Ynとの生成状態を図７に示す。時間t1にてクロック信号（CLK）24が立ち上がりがアンド回路600およびノア回路602に与えられると出力608がロウレベルとなってオア回路610出力412（クロック信号CLK2）がロウレベルに移行するとともにその値がノット回路614にて反転されてアンド回路600に与えられる。
アンド回路600は時間t2にて入力24とノット回路614との論理積を出力604に出力し、クロック信号（CLK1）410がハイレベルとなる。次いで時間ｔ3にてクロック信号（CLK）24がロウレベルに移行するとその出力604がロウレベルになり、オア回路606の出力がロウレベルとなって、クロック信号（CLK1）410がロウレベルに移行する。
時間t4になると、ロウレベルのクロック信号（CLK）24と、すでにロウレベルになっているクロック信号（CLK1）410がノア回路602に入力されることによりその出力608が時間t4にてハイレベルなり、これがオア回路610を通してハイレベルのクロック信号（CLK2）412が生成されて出力412に出力される。
このようにして生成されたクロック信号（CLK1,CLK2）410,412がそれぞれDFF 406に入力されて、各DFF 406は、クロック信号（CLK1）410のタイミングにてスイッチ500（図５）がオンされて入力データを保持し、クロック信号（CLK2）412のタイミングにてスイッチ506（図５）がオンされて保持データを出力する。つまりクロック信号（CLK1）410はハイレベルとなりその後ロウレベルとなった後にクロック信号（CLK2）412がハイレベルとなってデータの移動が行われる。このような動作が各DFF 406にて行われることにより、図７に示すように出力Y1〜Y3が各レベルシフタ30-1〜30-3から出力されて、液晶表示パネル12が駆動される。レベルシフタ30-nの出力Ynも同様にして液晶表示パネル12に供給される。
このように本実施例では、逆相でそれぞれ時間差のあるハイレベルとロウレベルの推移が行われる２つのクロック信号を元のクロックから分離して生成し、これらクロック信号によって入力データを順次遅延してシフトする構成により、図１に示した実施例における効果に加えて、シフトレジスタの出力波形にサグ（ヒゲ）が生じることが防止されて、OE信号を入力する信号線を使用せずに、完全にオーバーラップのない良好な駆動信号を生成することができる。
この場合、走査線駆動回路400内の信号線が必要となるものの、２つのクロック信号を生成する生成回路420は走査線駆動回路400内に一つ備えられればよく、デバイスのチップ面積には大きな影響が発生しない。
なお、図６に示した生成回路420の構成において、有意のリセット信号（RES）が入力422に与えられると、オア回路606,610にそれぞれ直接入力されて、それらの出力410,412を同時にハイレベルとなることにより、これらハイレベルのクロック信号410,412によって各DFF 406内のスイッチ500,506を同時にオンさせる一斉リセットを行うことができる。この結果、リセット中のシフトレジスタがスルー状態となるので、各DFF 406に対してリセット信号を供給することなく、また素子数を増大させることなくリセット機能を実現することができる。
なお、上記各実施例における走査線駆動回路16は、液晶表示パネル12を走査する構成として説明したがこれに限らず、たとえばEL(エレクトロルミネッセンス)表示パネルを駆動してもよい。また、走査線駆動回路16を複数のブロックごとに備えてそれぞれ液晶パネルに接続し、液晶パネルをブロックごとに駆動するように構成してもよい。
走査線駆動回路の構成例を示す図である。 本発明が適用された表示装置の実施例を示す概略図である。 走査線駆動回路の動作を示すタイミングチャートである。 走査線駆動回路の他の構成例を示す図である。 DFFの構成例を示す図である。 生成回路の構成例を示す図である。 走査線駆動回路の動作を示すタイミングチャートである。
符号の説明
10 表示装置
12 液晶表示パネル
14 信号線駆動回路
16 走査線駆動回路
22-1〜22-n DFF (D-Flip Flop)
26-1〜26-n アンド回路
30−1〜30-n レベルシフタ

Claims (9)

  1. 表示パネルを駆動する駆動装置において、該装置は、前記表示パネルを走査線方向に駆動する走査線駆動手段を備え、該走査線駆動手段は、
    複数の遅延手段の出力を順次接続し、入力データを第１のクロック信号に応動して順次シフトするシフトレジスタ手段と、
    前記複数の遅延手段の出力にそれぞれに対応して接続され、該出力と前記第１のクロック信号とを演算する複数の演算手段と、
    該複数の演算手段の演算出力に対応してそれぞれ接続され、前記演算出力の電圧レベルをそれぞれ変換して出力する複数のレベルシフト手段とを備えることを特徴とする駆動装置。
  2. 請求項１に記載の駆動装置において、該装置は、前記第１のクロック信号と第２のクロック信号とを第３のクロック信号に基づいて生成する生成手段を備え、
    前記シフトレジスタ手段は、前記第１および第２のクロック信号に応動して前記入力データをシフトすることを特徴とする駆動装置。
  3. 請求項２に記載の駆動装置において、前記生成手段は、前記第３のクロック信号のデューティー比を変更して前記第１のクロック信号を生成することを特徴とする駆動装置。
  4. 請求項３に記載の駆動装置において、前記生成手段は、前記第１のクロック信号を逆相にして前記第２のクロック信号を生成することを特徴とする駆動装置。
  5. 請求項２に記載の駆動装置において、前記生成手段は、前記第３のクロック信号をそれぞれ逆相で異なるタイミングにて反転し、前記第１および第２のクロック信号を生成することを特徴とする駆動装置。
  6. 請求項２に記載の駆動装置において、前記遅延手段は、前記第１のクロック信号に応動して前記入力データを保持し、前記第２のクロック信号に応動して前記入力データを出力することを特徴とする駆動装置。
  7. 請求項２に記載の駆動装置において、前記複数のシフトレジスタ手段は、それぞれ外部から供給されるリセット信号に応動してリセット動作を行うことを特徴とする駆動装置。
  8. 請求項１に記載の駆動装置において、該装置は、画素信号を前記表示パネルに供給して駆動する信号線駆動手段を備えることを特徴とする駆動装置。
  9. 請求項１に記載の駆動装置において、前記表示パネルは液晶表示パネルであることを特徴とする駆動装置。
JP2005378254A 2005-12-28 2005-12-28 駆動装置 Pending JP2007178784A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005378254A JP2007178784A (ja) 2005-12-28 2005-12-28 駆動装置
KR1020060115029A KR101375168B1 (ko) 2005-12-28 2006-11-21 구동장치
CN200610146864XA CN1991943B (zh) 2005-12-28 2006-11-27 驱动装置
US11/637,916 US8040315B2 (en) 2005-12-28 2006-12-13 Device for driving a display panel with sequentially delayed drive signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005378254A JP2007178784A (ja) 2005-12-28 2005-12-28 駆動装置

Publications (1)

Publication Number Publication Date
JP2007178784A true JP2007178784A (ja) 2007-07-12

Family

ID=38193020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005378254A Pending JP2007178784A (ja) 2005-12-28 2005-12-28 駆動装置

Country Status (4)

Country Link
US (1) US8040315B2 (ja)
JP (1) JP2007178784A (ja)
KR (1) KR101375168B1 (ja)
CN (1) CN1991943B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016526700A (ja) * 2013-06-20 2016-09-05 深▲セン▼市華星光電技術有限公司 アクティブマトリクス型表示装置、走査駆動回路及び走査駆動方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009230103A (ja) * 2008-02-28 2009-10-08 Panasonic Corp 液晶表示装置、液晶パネル制御装置およびタイミング制御回路
TWI401659B (zh) 2008-08-22 2013-07-11 Novatek Microelectronics Corp 液晶顯示器之驅動裝置
CN101667400B (zh) * 2008-09-04 2011-09-28 联咏科技股份有限公司 液晶显示器的驱动装置
KR101542506B1 (ko) * 2009-03-02 2015-08-06 삼성디스플레이 주식회사 액정 표시 장치
US9214475B2 (en) * 2013-07-09 2015-12-15 Pixtronix, Inc. All N-type transistor inverter circuit
ES2834633T3 (es) * 2014-10-10 2021-06-18 Xiaohua Luo Dispositivo de cómputo y unidad de accionamiento de LED activada por señal de flanco de cable de alimentación
CN104464595B (zh) * 2014-12-19 2017-02-01 京东方科技集团股份有限公司 扫描驱动电路及显示装置
CN108877720B (zh) * 2018-07-25 2021-01-22 京东方科技集团股份有限公司 栅极驱动电路、显示装置及驱动方法
CN112562559B (zh) * 2019-09-26 2023-05-30 京东方科技集团股份有限公司 计数器、像素电路、显示面板和显示设备
KR102137638B1 (ko) * 2020-01-15 2020-07-27 주식회사 사피엔반도체 디스플레이 패널의 보다 세분화된 밝기 제어가 가능한 디스플레이 장치
KR20230027439A (ko) * 2021-08-19 2023-02-28 주식회사 엘엑스세미콘 전원관리회로 및 이의 구동방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62183272A (ja) * 1986-02-06 1987-08-11 Seiko Epson Corp 走査信号形成回路
JPH10268842A (ja) * 1997-03-26 1998-10-09 Mitsubishi Electric Corp マトリクス型表示装置の駆動回路
JP2002358051A (ja) * 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動方法および液晶表示装置
JP2003140619A (ja) * 2001-11-02 2003-05-16 Matsushita Electric Ind Co Ltd アクティブマトリックス表示装置およびアクティブマトリックス表示パネルの駆動装置
JP2004170768A (ja) * 2002-11-21 2004-06-17 Seiko Epson Corp 駆動回路、電気光学装置及び駆動方法
JP2005208448A (ja) * 2004-01-26 2005-08-04 Sony Corp 表示装置および表示装置の駆動方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2576159B2 (ja) * 1987-11-16 1997-01-29 日本電気株式会社 プラズマディスプレイ装置
JPH088674B2 (ja) * 1989-07-11 1996-01-29 シャープ株式会社 表示装置
JP3476241B2 (ja) * 1994-02-25 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置の表示方法
TW340937B (en) * 1995-09-28 1998-09-21 Toshiba Co Ltd Display controller and display control method
JP3516323B2 (ja) * 1996-05-23 2004-04-05 シャープ株式会社 シフトレジスタ回路および画像表示装置
US6437766B1 (en) * 1998-03-30 2002-08-20 Sharp Kabushiki Kaisha LCD driving circuitry with reduced number of control signals
KR100308115B1 (ko) * 1998-08-24 2001-11-22 김영환 액정표시소자의 게이트 구동회로
US6879313B1 (en) * 1999-03-11 2005-04-12 Sharp Kabushiki Kaisha Shift register circuit, image display apparatus having the circuit, and driving method for LCD devices
JP4185208B2 (ja) * 1999-03-19 2008-11-26 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP4092857B2 (ja) * 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
JP4099913B2 (ja) * 1999-12-09 2008-06-11 セイコーエプソン株式会社 電気光学装置、そのクロック信号調整方法および回路、その生産方法、ならびに電子機器
JP3535067B2 (ja) * 2000-03-16 2004-06-07 シャープ株式会社 液晶表示装置
JP4593071B2 (ja) * 2002-03-26 2010-12-08 シャープ株式会社 シフトレジスタおよびそれを備えた表示装置
JP3882678B2 (ja) * 2002-05-21 2007-02-21 ソニー株式会社 表示装置
GB2397710A (en) * 2003-01-25 2004-07-28 Sharp Kk A shift register for an LCD driver, comprising reset-dominant RS flip-flops
US7151538B2 (en) * 2003-02-28 2006-12-19 Sony Corporation Display device and projection type display device
US7486269B2 (en) * 2003-07-09 2009-02-03 Samsung Electronics Co., Ltd. Shift register, scan driving circuit and display apparatus having the same
KR20050068608A (ko) * 2003-12-30 2005-07-05 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 구동회로
JP4993544B2 (ja) * 2005-03-30 2012-08-08 三菱電機株式会社 シフトレジスタ回路
KR101127854B1 (ko) * 2005-09-27 2012-03-21 엘지디스플레이 주식회사 게이트 구동 장치와 이를 이용한 화상 표시 장치
US7605793B2 (en) * 2006-08-29 2009-10-20 Tpo Displays Corp. Systems for display images including two gate drivers disposed on opposite sides of a pixel array

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62183272A (ja) * 1986-02-06 1987-08-11 Seiko Epson Corp 走査信号形成回路
JPH10268842A (ja) * 1997-03-26 1998-10-09 Mitsubishi Electric Corp マトリクス型表示装置の駆動回路
JP2002358051A (ja) * 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動方法および液晶表示装置
JP2003140619A (ja) * 2001-11-02 2003-05-16 Matsushita Electric Ind Co Ltd アクティブマトリックス表示装置およびアクティブマトリックス表示パネルの駆動装置
JP2004170768A (ja) * 2002-11-21 2004-06-17 Seiko Epson Corp 駆動回路、電気光学装置及び駆動方法
JP2005208448A (ja) * 2004-01-26 2005-08-04 Sony Corp 表示装置および表示装置の駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016526700A (ja) * 2013-06-20 2016-09-05 深▲セン▼市華星光電技術有限公司 アクティブマトリクス型表示装置、走査駆動回路及び走査駆動方法

Also Published As

Publication number Publication date
KR20070070057A (ko) 2007-07-03
CN1991943B (zh) 2011-05-18
US20070146290A1 (en) 2007-06-28
US8040315B2 (en) 2011-10-18
KR101375168B1 (ko) 2014-03-18
CN1991943A (zh) 2007-07-04

Similar Documents

Publication Publication Date Title
JP2007178784A (ja) 駆動装置
JP4593071B2 (ja) シフトレジスタおよびそれを備えた表示装置
JP5414894B2 (ja) 表示装置
US20150138176A1 (en) Scanning signal line drive circuit and display device provided with same
CN104821158B (zh) 显示设备的驱动器
US8576155B2 (en) Source line driving circuit, active matrix type display device and method for driving the same
CN105047120B (zh) 一种栅极驱动电路及其驱动方法、显示装置
JP2015143781A (ja) 表示デバイスのドライバ
JP2010176083A (ja) ドライバ及び表示装置
CN107274822A (zh) 扫描驱动电路及驱动方法、阵列基板和显示装置
KR100774776B1 (ko) 전기 광학 장치 및 전자 기기
JP2009103914A (ja) 液晶表示装置の駆動回路
US8049746B2 (en) Display driving apparatus, display module package, display panel module, and television set
JPWO2006051790A1 (ja) 駆動装置および駆動方法
WO2011142148A1 (ja) レベルシフト回路およびそれを備えた表示装置
CN107016954A (zh) 一种显示面板
JPH04324418A (ja) アクティブマトリックス型表示装置用駆動回路
KR100556455B1 (ko) 티에프티-엘시디(tft－lcd)의게이트구동회로
JP2011232697A (ja) 液晶表示装置
JP5057335B2 (ja) 表示装置
JP2006221191A (ja) 表示装置およびその駆動方法
JP3436255B2 (ja) 固定重複パタン除去機能付水平走査回路装置
JP5260935B2 (ja) ソース線駆動回路
JP2009109865A (ja) 液晶表示装置の駆動回路
JP2009116101A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080729

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081210

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120313

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120321

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120420

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130802