JP5114326B2 - 表示装置 - Google Patents

Description

本発明は、表示装置に関し、特に、複数個の駆動回路部品を用いて駆動する液晶表示装置に適用して有効な技術に関するものである。

従来、アクティブマトリクス方式の液晶表示装置は、たとえば、パーソナルコンピュータ（ＰＣ）のディスプレイやテレビなどに広く使用されている。これらの液晶表示装置は、液晶表示パネルと、液晶表示パネルを駆動する駆動回路とを有する。また、従来の液晶表示装置において、前記駆動回路は、ドライバＩＣなどと呼ばれるＩＣチップに形成されており、当該ＩＣチップは、液晶表示パネル、または液晶表示パネルに接続されたプリント配線板に搭載（実装）されている。

また、アクティブマトリクス方式の液晶表示装置は、たとえば、携帯電話端末やＰＤＡなどの携帯型電子機器の表示装置（表示モジュール）としても広く利用されている。またさらに、液晶表示装置は、たとえば、ノートブック型などと呼ばれる携帯型コンピュータの表示装置（表示モジュール）としても用いられている。

ところで、携帯型コンピュータに用いる表示装置は、通常、携帯電話端末などの携帯型電子機器に用いられる表示装置よりも大型（大画面）であり、かつ、高精細（高解像度）である。また、近年の携帯型コンピュータに用いる表示装置は、多階調化が望まれている。そのため、携帯型コンピュータに用いる液晶表示装置には、より高精細であり、かつ、表示品質の優れているものが望まれている。

しかしながら、高精細な液晶表示装置で多階調の表示を行う場合、たとえば、駆動回路部品の回路規模が増大するという問題がある。携帯型コンピュータなどに用いる液晶表示装置では、たとえば、コンピュータの小型化、薄型化などにより、駆動回路を有するＩＣチップを実装できる領域が限られている。そのため、駆動回路は１つのＩＣチップに形成することが望ましいが、回路規模が増大した場合、駆動回路を１つのＩＣチップに収めると、たとえば、ＩＣチップが大型化し、限られた領域に実装することが難しくなってきている。

そのため、携帯型コンピュータなどに用いる液晶表示装置では、たとえば、１枚の液晶表示パネルに複数のＩＣチップ（駆動回路）を搭載し、それぞれのＩＣチップの駆動回路を連携させて１枚の液晶表示パネルを駆動する方法が提案されている。１枚の液晶表示パネル上に搭載した複数の駆動回路を連携させる方法としては、たとえば、インストラクション信号を用いて各ＩＣチップの駆動回路を制御する方法がある（たとえば、特許文献１を参照。）。
特開２００３−１０７５２０号公報

ところで、複数の駆動回路を連携させて１枚の液晶表示パネルを駆動する場合、当該１枚の液晶表示パネルに設けられた複数本の映像信号線は、それぞれ、複数の駆動回路のうちの１つの駆動回路に接続されている。このとき、１つの駆動回路では、複数本の映像信号線のうちの、当該駆動回路に接続された映像信号線に加える階調電圧（映像信号）を生成し、生成した階調電圧をあらかじめ定められたタイミングで出力する。

またこのとき、１枚の液晶表示パネルに搭載する複数の駆動回路（ＩＣチップ）は、通常、同じ構成であり、それぞれの駆動回路は、階調電圧を生成するときの基準になる電圧（階調基準電圧）を生成する基準階調電圧回路を有する。そして、従来の液晶表示装置におけるそれぞれの駆動回路は、当該駆動回路が有する基準階調電圧回路で生成した階調基準電圧に基づいて、それぞれの映像信号線に加える階調電圧を生成している。

しかしながら、液晶表示パネルに搭載するＩＣチップは、たとえば、同じ材料を用い、同じ手順で製造したものであっても、製造プロセスにおけるばらつきの影響で、駆動回路の特性にばらつきが生じている。したがって、１枚の液晶表示パネルに搭載された複数のＩＣチップは、すべて同じ構成のものであっても、たとえば、基準階調電圧回路で生成される階調基準電圧の電位にばらつきが生じることがある。

このように、複数のＩＣチップのそれぞれで、階調電圧を生成するときの基準になる階調基準電圧の電位にばらつきがあると、たとえば、１つの表示領域のうちの、あるＩＣチップで駆動する部分と、別のＩＣチップで駆動する部分とで、表示画質に差が生じる。そのため、従来の、１枚の液晶表示パネルに複数の駆動回路（ＩＣチップ）を搭載した液晶表示装置では、たとえば、表示むらなどが発生し、表示品質が低下するという問題がある。

本発明の目的は、たとえば、複数の駆動回路部品を連携させて１つの表示領域を駆動する液晶表示装置の表示品質の低下を防ぐことが可能な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。

本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。

（１）複数の画素がマトリクス状に配置された表示パネルと、前記表示パネルに接続されたプリント配線板と、前記表示パネルまたは前記プリント配線板に搭載された第１の駆動回路部品および第２の駆動回路部品とを有し、前記複数の画素は、それぞれ、第１の電極および第２の電極を有する表示装置において、前記第１の駆動回路部品および前記第２の駆動回路部品は、それぞれ、階調基準電圧に基づいて前記画素の前記第１の電極に加える階調電圧を生成する階調電圧生成回路と、前記階調基準電圧を生成する基準階調電圧回路とを有し、前記第２の駆動回路部品の前記階調電圧生成回路は、前記第１の駆動回路部品の前記基準階調電圧回路と接続しており、前記第１の駆動回路部品の前記階調電圧生成回路および前記第２の駆動回路部品の前記階調電圧生成回路は、それぞれ、前記第１の駆動回路部品の前記基準階調電圧回路で生成した前記階調基準電圧に基づいて前記階調電圧を生成する表示装置。

（２）前記（１）の表示装置において、前記第１の駆動回路部品および前記第２の駆動回路部品は、当該駆動回路部品に設けられた基準階調電圧回路と、他の駆動回路部品から出力された階調基準電圧の入力端子のどちらを前記階調電圧生成回路に接続するか選択するマスタ・スレーブ選択回路を有し、前記マスタ・スレーブ選択回路は、前記駆動回路部品の外部端子の接続パターンにより、前記基準階調電圧回路と前記入力端子のどちらを前記階調電圧生成回路に接続するか選択する表示装置。

（３）前記（１）の表示装置において、前記第１の駆動回路部品の前記基準階調電圧回路と前記第２の駆動回路部品の前記階調電圧生成回路は、前記表示パネルの配線および前記プリント配線板の配線を介して接続している表示装置。

（４）前記（１）の表示装置において、前記第１の駆動回路部品の前記基準階調電圧回路と、当該第１の駆動回路部品の前記階調電圧生成回路は、前記表示パネルの配線および前記プリント配線板の配線を介して接続しており、前記第１の駆動回路部品の前記基準階調電圧回路と前記第２の駆動回路部品の前記階調電圧生成回路は、前記表示パネルの配線および前記プリント配線板の配線を介して接続している表示装置。

（５）前記（１）の表示装置において、前記表示パネルは、一対の基板の間に液晶組成物を封入した液晶表示パネルである表示装置。

（６）複数の画素がマトリクス状に配置された表示パネルと、前記表示パネルに接続されたプリント配線板と、前記表示パネルまたは前記プリント配線板に搭載された第１の駆動回路部品および第２の駆動回路部品とを有し、前記複数の画素は、それぞれ、第１の電極および第２の電極を有する表示装置において、前記第１の駆動回路部品および前記第２の駆動回路部品は、それぞれ、階調基準電圧に基づいて前記画素の前記第１の電極に加える階調電圧を生成する階調電圧生成回路と、前記階調電圧生成回路で生成した前記階調電圧を増幅して前記第１の電極に供給する出力アンプと、前記出力アンプに前記階調電圧を増幅させるバイアス電圧を供給するバイアス線と、前記バイアス電圧を生成するバイアス回路とを有し、前記第１の駆動回路部品の前記バイアス回路は、基準電圧を出力する端子を有し、前記第２の駆動回路部品の前記バイアス線は、前記第１の駆動回路部品の前記バイアス回路の前記基準電圧を出力する端子と接続しており、前記第１の駆動回路部品の前記出力アンプおよび前記第２の駆動回路部品の前記出力アンプは、それぞれ、前記第１の駆動回路部品の前記バイアス回路で生成したバイアス電圧により前記階調電圧を増幅する表示装置。

（７）前記（６）の表示装置において、前記第１の駆動回路部品および前記第２の駆動回路部品は、当該駆動回路部品に設けられたバイアス回路と、他の駆動回路部品から出力された前記基準電圧の入力端子のどちらを前記バイアス線に接続するか選択するマスタ・スレーブ選択回路を有し、前記マスタ・スレーブ選択回路は、前記駆動回路部品の外部端子の接続パターンにより、前記バイアス回路と前記入力端子のどちらを前記バイアス線に接続するか選択する表示装置。

（８）前記（６）の表示装置において、前記第１の駆動回路部品は、前記バイアス回路から出力された基準電流を出力する出力端子を有し、前記第１の駆動回路部品から前記第２の駆動回路部品への前記基準電圧の供給は、前記バイアス回路から出力された前記基準電流で行う表示装置。

（９）前記（６）の表示装置において、前記第１の駆動回路部品は、前記基準電圧を生成するバンドギャップ回路を有する表示装置。

（１０）前記（６）の表示装置において、前記表示パネルは、一対の基板の間に液晶組成物を封入した液晶表示パネルである表示装置。

（１１）複数の画素がマトリクス状に配置された表示パネルと、前記表示パネルに接続されたプリント配線板と、前記表示パネルまたは前記プリント配線板に搭載された第１の駆動回路部品および第２の駆動回路部品とを有し、前記複数の画素は、それぞれ、第１の電極および第２の電極を有する表示装置において、前記第１の駆動回路部品および前記第２の駆動回路部品は、それぞれ、階調基準電圧に基づいて前記画素の前記第１の電極に加える階調電圧を生成する階調電圧生成回路と、前記階調基準電圧を生成する基準階調電圧回路と、前記階調電圧生成回路で生成する階調電圧の電位を補正するガンマ補正回路とを有し、前記第２の駆動回路部品の前記ガンマ補正回路は、前記第１の駆動回路部品の前記基準階調電圧回路と接続しており、前記第１の駆動回路部品の前記ガンマ補正回路および前記第２の駆動回路部品の前記ガンマ補正回路は、それぞれ、前記第１の駆動回路部品の前記基準階調電圧回路で生成した前記階調基準電圧に基づいて前記階調電圧の電位を補正する表示装置。

（１２）前記（１１）の表示装置において、前記第１の駆動回路部品および前記第２の駆動回路部品は、当該駆動回路部品に設けられた基準階調電圧回路と、他の駆動回路部品から出力された階調基準電圧の入力端子のどちらを前記ガンマ補正回路に接続するか選択するマスタ・スレーブ選択回路を有し、前記マスタ・スレーブ選択回路は、前記駆動回路部品の外部端子の接続パターンにより、前記基準階調電圧回路と前記入力端子のどちらを前記ガンマ補正回路に接続するか選択する表示装置。

（１３）前記（１１）の表示装置において、前記第１の駆動回路部品の前記基準階調電圧回路と前記第２の駆動回路部品の前記ガンマ補正回路は、前記表示パネルの配線および前記プリント配線板の配線を介して接続している表示装置。

（１４）前記（１１）の表示装置において、前記第１の駆動回路部品の前記基準階調電圧回路と、当該第１の駆動回路部品の前記ガンマ補正回路は、前記表示パネルの配線および前記プリント配線板の配線を介して接続しており、前記第１の駆動回路部品の前記基準階調電圧回路と前記第２の駆動回路部品の前記ガンマ補正回路は、前記表示パネルの配線および前記プリント配線板の配線を介して接続している表示装置。

（１５）前記（１１）の表示装置において、前記ガンマ補正回路は、可変抵抗回路を有する表示装置。

（１６）前記（１１）の表示装置において、前記表示パネルは、一対の基板の間に液晶組成物を封入した液晶表示パネルである表示装置。

本発明の表示装置によれば、たとえば、複数の駆動回路を連携させて１つの表示領域を駆動する液晶表示装置の表示品質の低下を防ぐことができる。

以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。

図１（ａ）乃至図１（ｅ）は、本発明による一実施例の液晶表示装置の概略構成および駆動方法を示す模式図である。
図１（ａ）は、本発明による一実施例の液晶表示装置の概略構成の一例を示す模式ブロック図である。図１（ｂ）は、図１（ａ）の駆動回路および分配回路の周辺を拡大して示した模式ブロック図である。図１（ｃ）は、液晶表示パネルの１つの画素の回路構成の一例を示す模式回路図である。図１（ｄ）は、表示領域の回路構成および分配回路の回路構成の一例を示す模式回路図である。図１（ｅ）は、本実施例の液晶表示装置の駆動方法の一例を示す模式図である。

本実施例の液晶表示装置は、たとえば、表示領域が横１３６６×３画素、縦７６８画素で構成されるＷＸＧＡクラスのものであり、２つの駆動回路部品を用いて、１枚の液晶表示パネルを駆動するものであるとする。このとき、本実施例の液晶表示装置は、たとえば、図１（ａ）に示すように、液晶表示パネル１、第１の駆動回路部品５−１、第２の駆動回路部品５−２、プリント配線板７０、およびバックライト１１０、ならびに図示しない収納ケースなどを有する。

液晶表示パネル１は、第１の基板２（以下、ＴＦＴ基板という）と、第２の基板３（以下、カラーフィルタ基板という）とを所定の間隙を隔てて重ね合わせ、ＴＦＴ基板２とカラーフィルタ基板３との間に液晶組成物（図示しない）を介在させた表示パネルである。このとき、ＴＦＴ基板２とカラーフィルタ基板３は、たとえば、表示領域を囲む環状のシール材（図示しない）で貼り合わせており、液晶組成物は、ＴＦＴ基板２、カラーフィルタ基板３、およびシール材で囲まれる空間に封入されている。

またこのとき、液晶表示パネル１は、たとえば、ＴＦＴ基板２およびカラーフィルタ基板３を挟んで設けられる一対の偏光板や、位相差板などを有する。

ＴＦＴ基板２は、複数本の走査信号線ＧＬ（走査線またはゲート線と呼ぶこともある）、および複数本の映像信号線ＤＬ（映像線またはデータ線あるいはドレイン線と呼ぶこともある）を有する。

なお、図１（ａ）には、一部の走査信号線ＧＬのみを示しており、実際のＴＦＴ基板２には、さらに多数本（たとえば、７６８本）の走査信号線ＧＬが設けられている。このとき、それぞれの走査信号線ＧＬは表示領域ＤＡを通る部分を有し、当該表示領域ＤＡを通る部分はｘ方向に延在している。また、それぞれの走査信号線ＧＬの表示領域ＤＡを通る部分は、ｙ方向に並設されている。また、それぞれの走査信号線ＧＬは、走査信号線駆動回路５１に接続している。

また、図１（ａ）には、一部の映像信号線ＤＬのみを示しており、実際のＴＦＴ基板２には、さらに多数本（たとえば、４０９８本）の映像信号線ＤＬが設けられている。このとき、それぞれの映像信号線ＤＬは表示領域ＤＡを通る部分を有し、当該表示領域ＤＡを通る部分はｙ方向に延在している。また、それぞれの映像信号線ＤＬの表示領域ＤＡを通る部分は、ｘ方向に並設されている。また、本実施例の液晶表示装置では、たとえば、図１（ｂ）に示すように、複数本の映像信号線ＤＬのうちの、表示領域ＤＡの左半分に配置されている映像信号線ＤＬが第１の分配回路６０−１を介して第１の駆動回路部品５−１に接続しており、表示領域ＤＡの右半分に配置されている映像信号線ＤＬが第２の分配回路６０−２を介して第２の駆動回路部品５−２に接続している。

液晶表示パネル１の表示領域ＤＡは、マトリクス状に配置された複数の画素の集合で構成されており、表示領域ＤＡにおいて１つの画素が占有する領域は、たとえば、隣接する２本の走査信号線ＧＬと隣接する２本の映像信号線ＤＬとで囲まれる領域に相当する。このとき、１つの画素は、たとえば、図１（ｃ）に示すように、第１のＴＦＴ素子１０、第１のＴＦＴ素子１０のソースに接続された画素電極１１、およびコモン配線２５に接続された対向電極１５を有する。また、１つの画素は、たとえば、画素容量Ｃ_ＬＣ（液晶容量と呼ぶこともある）、および保持容量Ｃ_ＳＴＧ（補助容量または蓄積容量と呼ぶこともある）を有する。

第１のＴＦＴ素子１０は、ドレインが隣接する２本の映像信号線ＤＬ_ｎ，ＤＬ_ｎ＋１のうちの１本の映像信号線ＤＬ_ｎに接続しており、ゲートが隣接する２本の走査信号線ＧＬ_ｍ，ＧＬ_ｍ＋１のうちの１本の走査信号線ＧＬ_ｍに接続している。このとき、第１のＴＦＴ素子１０は、第１の駆動回路部品５−１または第２の駆動回路部品５−２から映像信号線ＤＬ_ｎに加えられた階調電圧（映像信号）を画素電極１１に供給するためのスイッチング素子（アクティブ素子）として機能する。

なお、第１のＴＦＴ素子１０のソースとドレインは、バイアスの関係で逆になることもあるが、本明細書では、映像信号線ＤＬに接続されるほうをドレインという。

また、本実施例の液晶表示パネル１における表示領域ＤＡの構成は、従来の液晶表示パネルに適用されている種々の構成のうちのいずれか、あるいはそれを応用または変形した構成であればよい。そのため、本実施例では、実際の液晶表示パネル１における表示領域ＤＡの平面レイアウトなどの構成の説明は省略する。

第１の駆動回路部品５−１および第２の駆動回路部品５−２は、それぞれ、ＴＦＴ基板２に搭載されたＩＣチップまたは当該ＩＣチップを有する半導体パッケージである。また、第１の駆動回路部品５−１および第２の駆動回路５−２は、それぞれ、映像信号線（各画素の画素電極）に加える階調電圧（映像信号）を生成する階調電圧生成回路を有する。

このとき、第１の駆動回路部品５−１は、中継信号線６１および第１の分配回路６０−１を介して、表示領域ＤＡの左半分に配置された複数本の映像信号線ＤＬと接続している。第１の分配回路６０−１は、第１の駆動回路部品５−１から１本の中継信号線６１に出力された映像信号を供給する映像信号線ＤＬを選択する回路であり、たとえば、図１（ｄ）に示すような回路構成になっている。

第１の分配回路６０−１に接続している複数本の中継信号線６１は、それぞれ、一端が第１の駆動回路部品５−１の映像信号出力端子に接続している。このとき、１本の中継信号線６１には、隣接する３本の映像信号線ＤＬが、それぞれ、第２のＴＦＴ素子（図示しない）を介して接続している。またこのとき、第１の分配回路６０−１には、第１の駆動回路部品５−１に接続された３本の制御信号線６３ａ，６３ｂ，６３ｃが通っており、それぞれ第２のＴＦＴ素子のゲートは、３本の制御信号線６３ａ，６３ｂ，６３ｃのいずれかに接続している。なお、１本の中継信号線６１に接続している３つの第２のＴＦＴ素子のゲートは、それぞれ、異なる制御信号線に接続している。

また、制御信号線６３（６３ａ，６３ｂ，６３ｃ）は、それぞれ、一方の端のみが第１の駆動回路部品５−１に接続していてもよいが、本実施例の液晶表示装置のように、高精細な液晶表示パネル１を有する液晶表示装置の場合、制御信号線６３（６３ａ，６３ｂ，６３ｃ）は、それぞれ、図１（ｄ）に示すように、両端を第１の駆動回路部品５−１に接続することが望ましい。このように、第１の分配回路６０−１の両端部から制御信号線６３を介して制御信号を供給すると、制御信号線６３のうちの、第１の分配回路６０−１を通る部分が長くなっても、当該制御信号線６３に加えた制御信号の波形のなまりを減少させることができる。

また、第１の駆動回路部品５−１は、信号線６４−１，６４−２，６５により表示領域の左側に配置された走査信号線駆動回路５１と接続している。信号線６４−１，６４−２は、対向電極１５にコモン電位の電圧を供給する対向電極信号線であり、信号線６５は、走査タイミング信号を伝送する信号線である。

表示領域の右半分に配置された映像信号線ＤＬと第２の駆動回路部品５−２との間に介在する第２の分配回路６０−２は、第１の分配回路６０−１と同じ回路構成である。

また、第２の駆動回路部品５−２は、信号線６４−１，６４−２，６５により表示領域の右側に配置された走査信号線駆動回路５１と接続している。信号線６４−１，６４−２は、対向電極信号線であり、信号線６５は、走査タイミング信号を伝送する信号線である。

また、第２の駆動回路部品５−２は、信号線６６によりイコライズ回路８０と接続している。

なお、第１の分配回路６０−１、第２の分配回路６０−２、走査信号線駆動回路５１、およびイコライズ回路８０は、複数のＴＦＴ素子を有する集積回路であり、ＴＦＴ基板２に内蔵されている。すなわち、第１の分配回路６０−１、第２の分配回路６０−２、走査信号線駆動回路５１、およびイコライズ回路８０のＴＦＴ素子や受動素子は、ＴＦＴ基板２を形成する段階で、表示領域の第１のＴＦＴ素子１０などとともに、ガラス基板などの絶縁基板上に形成されている。

また、本実施例の液晶表示装置は、ＴＦＴ基板２の長辺の１つにプリント配線板（プリント配線板）が接続されており、プリント配線板にはコネクタ４が設けられている。コネクタ４は、外部信号線と接続されており、液晶表示装置の外部からの信号が入力する。コネクタ４と第１の駆動回路部品５−１との間、およびコネクタと第２の駆動回路部品５−２との間には、それぞれ、配線７１が設けられており、外部からの信号は配線７１を介して第１の駆動回路部品５−１および第２の駆動回路部品５−２に伝送される。

また、第１の駆動回路部品５−１および第２の駆動回路部品５−２には、外部に設けられた制御装置（図示しない）から送出された制御信号、および外部電源回路（図示しない）から供給される電源電圧が、コネクタ４、配線７１を介して入力される。

また、外部から第１の駆動回路部品５−１および第２の駆動回路部品５−２に入力する信号は、クロック信号、ディスプレイタイミング信号、水平同期信号、垂直同期信号などの制御信号、各画素の階調を指定する表示用デ−タ、および表示モード制御コマンドであり、第１の駆動回路部品５−１および第２の駆動回路部品５−２は、これらの入力信号に基づいて液晶表示パネル１を駆動する。

また、本実施例の液晶表示装置は、バックライト１１０が設けられており、バックライト１１０から液晶表示パネル１に照射した光の透過量または反射量を画素毎に制御して、映像や画像の表示を行う。バックライト１１０は、たとえば、ＬＥＤ（発光ダイオード）または冷陰極蛍光管などの光源を有する面状照明装置であり、光源を発光させるための電力は、液晶表示装置の外部からフレキシブル基板の配線およびコネクタを介して供給される。

第１の駆動回路部品５−１および第２の駆動回路部品５−２、ならびに走査信号線駆動回路５１により液晶表示装置を駆動するときには、たとえば、それぞれの回路から、図１（ｅ）に示すような信号を出力する。

第１の駆動回路部品５−１および第２の駆動回路部品５−２は、それぞれ、走査信号線ＧＬを駆動するための制御信号を信号線６５を介して走査信号線駆動回路５１に供給する。走査信号線駆動回路５１は第１の駆動回路部品５−１または第２の駆動回路部品５−２で発生させる基準クロックに基づき、それぞれの走査信号線ＧＬに、図１（ｅ）に示したような走査信号を供給する。なお、図１（ｅ）には、表示領域ＤＡの上端側の５本の走査信号線ＧＬ_１，ＧＬ_２，ＧＬ_３，ＧＬ_４，ＧＬ_５に供給する走査信号を示している。

それぞれの走査信号線ＧＬに供給する走査信号は、１フレーム期間ＦＬＭを１周期とする信号であり、１フレーム期間ＦＬＭのうちの１水平走査期間Ｈだけ電位がＨレベルになり、その他の期間は電位がＬレベルになっている。なお、Ｈレベルは、第１のＴＦＴ素子１０がオンになる（導通状態になる）電位であり、Ｌレベルは第１のＴＦＴ素子１０がオフになる（非導通状態になる）電位である。また、１水平走査期間Ｈは、たとえば、１フレーム期間ＦＬＭを走査信号線ＧＬの本数で除した期間であり、１水平走査期間Ｈ_ｍの間は、１本の走査信号線ＧＬ_ｍの走査信号のみがＨレベルの電位になっている。

またこのとき、第１の駆動回路部品５−１および第２の駆動回路部品５−２は、それぞれ、画素が表示すべき階調に対応する階調電圧（映像信号）を中継信号線６１に出力する。このとき、第１の駆動回路部品５−１から１本の中継信号線６１_１に出力される階調電圧は、たとえば、図１（ｅ）に示すように、１水平走査期間中に、第１の分配回路６０−１を介して当該中継信号線６１_１に接続されている３本の映像信号線ＤＬ_１，ＤＬ_２，ＤＬ_３のそれぞれに対して供給する３つの階調電圧Ｒ，Ｇ，Ｂが出力される。

またこのとき、第１の駆動回路部品５−１および第２の駆動回路部品５−２は、それぞれ、走査信号および階調電圧と同期した制御信号を制御信号線６３ａ，６３ｂ，６３ｃに出力する。制御信号線６３ａ，６３ｂ，６３ｃに出力される制御信号は、たとえば、１水平走査期間を１周期とし、１水平走査期間のうちの１選択期間だけ電位がＨレベルになり、その他の期間は電位がＬレベルになっている。また、１選択期間は、たとえば、１水平走査期間を制御信号線の本数で除した期間であり、１選択期間中は、１本の制御信号線の制御信号のみがＨレベルの電位になっている。

第１の駆動回路部品５−１および第２の駆動回路部品５−２から出力される階調電圧、走査信号線ＧＬに供給する走査信号、制御信号線６３ａ，６３ｂ，６３ｃに供給する制御信号が図１（ｅ）に示したタイミングで切り替わると、１本の中継信号線６１_１に出力された階調電圧を、所定の映像信号線ＤＬ_１，ＤＬ_２，ＤＬ_３に分配することができる。したがって、本実施例の液晶表示装置のように、第１の分配回路６０−１および第２の分配回路６０−２を用いることで、第１の駆動回路部品５−１および第２の駆動回路部品５−２における階調電圧出力端子の数を減らすことができる。

図２は、第１の駆動回路部品の内部構成の一例を示す模式ブロック図である。

本実施例の液晶表示装置では、第１の駆動回路部品５−１および第２の駆動回路部品５−２として、同じ構成の駆動回路部品（ＩＣチップ）を使用する。そのため、本実施例では、駆動回路部品の構成の一例として、第１の駆動回路部品５−１の構成を説明する。

第１の駆動回路部品５−１は、システムインターフェース５７１および外部表示インターフェース５７２を有する。このとき、外部から入力する信号は、入力用の配線７１を介してシステムインターフェース５７１に入力する。またこのとき、映像信号の一部は、外部表示インターフェース５７２にも入力する。

このとき、第１の駆動回路部品５−１は、以下に示すような構成になっており、出力端子である走査信号出力端子５４１や映像信号出力端子３１や電圧出力端子５４４から、液晶表示パネル１の駆動に必要な信号や電圧が出力する。

第１の駆動回路部品５−１は、グラフィックＲＡＭ５５２を内蔵しており、このグラフィックＲＡＭ５５２に表示データを格納している。そして、液晶表示パネル１を駆動する場合には、液晶表示パネル１に応じたグラフィックＲＡＭ５５２のアドレスを指定し、グラフィックＲＡＭ５５２内に表示データを書き込む。そして、第１の駆動回路部品５−１はグラフィックＲＡＭ５５２内の表示データを基に階調電圧を液晶表示パネル１に出力する。

また、第１の駆動回路部品５−１は、各種の表示モードを有しており、システムインターフェース５７１を介して外部から各種表示モードを指定するとともに、たとえば、階調電圧の基準値についてもインストラクション信号を用いて第１の駆動回路部品５−１を制御することが可能である。このように、第１の駆動回路部品５−１は、インストラクション信号に基づき各種の表示モードに対応可能にできており、駆動機能を１個のＩＣチップに形成することで実装面積を小さく抑えて、多機能な回路を実現している。

また、各種の表示モード以外にも、近年様々な機能を有する携帯電話機が開発されており、携帯電話機に用いられる液晶表示装置は様々な機能に対応している。

したがって、第１の駆動回路部品５−１も様々な機能に対応しており、それら各機能を制御する必要が生じている。本実施例の液晶表示装置に用いる第１の駆動回路部品５−１は、レジスタを備えており、レジスタの値を設定することで各機能を実行している。

また、第１の駆動回路部品５−１は、多数のレジスタを設定する煩雑さを避けるために、たとえば、オートシーケンス機能を採用することも可能である。ただし、オートシーケンス機能は、前もって対応可能な機能を決めておく必要があり、液晶表示パネル毎のカスタム仕様となる。そのため、液晶表示パネル毎に仕様が異なる駆動回路を用意する必要が生じる。

またさらに、第１の駆動回路部品５−１とは別にＥＰＲＯＭを設け、各液晶表示パネルに対応するようにレジスタの設定値を格納しておき、外部制御回路からはインストラクション信号を駆動回路５に入力することで、必要な各設定値をＥＰＲＯＭから読み出すようにすることも可能である。

一般にインストラクション信号の設定は、システムインターフェース５７１を介して行われる。システムインターフェース５７１は、たとえば、１８ビット、１６ビットなどの任意のｎビットのバスおよびクロック同期シリアルの２種類のインターフェースを備えており、ＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などの外部制御回路から送られてくるパラレル、シリアル両方の信号に対応可能である。

また、第１の駆動回路部品５−１には、インデックスレジスタ５７４、コントロールレジスタ５７５の２つの１６ビットレジスタと、ライトデータレジスタ５７８、リードデータレジスタ５７９の２つの１８ビットレジスタがあり、各レジスタには、システムインターフェース５７１を介してデータの読み書きが行われる。なお、図２の符号７１は入力信号線で符号７２は出力信号線である。また、符号７３はベリファイ信号出力線である。ベリファイ信号により入力・出力データの照合が可能である。

また、外部表示インターフェース５７２は、動画表示用にＲＧＢインターフェースと垂直同期インターフェースを備えており、外部からの入力信号線７４を介して映像信号が入力される。ＲＧＢインターフェースの動作時には、外部より供給される垂直同期信号と水平同期信号に合わせて表示データを取り込む。

また、垂直同期インターフェースの動作時には、垂直同期信号によりフレームの同期を行い、内部クロックにより表示データの取り込みを行う。

インデックスレジスタ５７４は、コントロールレジスタ５７５またはグラフィックＲＡＭ５５２のアクセス情報を格納するレジスタで、インデックスレジスタ５７４によりコントロールレジスタ５７５およびグラフィックＲＡＭ５５２のアドレスを指定することが可能である。

コントロールレジスタ５７５は、第１の駆動回路部品５−１の各種機能を指定することができる。第１の駆動回路部品５−１は、コントロールレジスタ５７５に設定された値により、表示動作を制御することが可能となり、たとえば、タイミング生成回路５７６に駆動する信号線の数などを指定することができる。

ライトデータレジスタ５７８は、グラフィックＲＡＭ５５２に書き込むデータを一時記憶し、コントロールレジスタ５７５の設定値やアドレスカウンタ５７７の値、各種制御端子の値にしたがい、外部表示インターフェース５７２を介して一時格納した表示データをグラフィックＲＡＭ５５２に書き込む。

リードデータレジスタ５７９は、グラフィックＲＡＭ５５２から読み出したデータを一時格納するレジスタであり、コントロールレジスタ５７５の設定値やアドレスカウンタ５７７の値、各種制御端子の値にしたがい、一時格納したデータを外部に出力する。

アドレスカウンタ５７７は、グラフィックＲＡＭ５５２にアドレスを与えるカウンタである。インデックスレジスタ５７４にアドレス設定のインストラクションを書き込むと、インデックスレジスタ５７４からアドレスカウンタへアドレス情報が転送される。

グラフィックＲＡＭ５５２は、たとえば、１画素あたり１８ビットの構成で、１，１８０，２２４バイトのビットパターンデータを記憶するＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）を内蔵しており、最大で２０４８（６８３ＲＧＢ）×７６８のサイズの表示に対応する。

タイミング生成回路５７６は、表示に必要な内部回路を動作させるためのタイミング信号を発生させる回路であり、たとえば、表示に必要なグラフィックＲＡＭ５５２の読み出しタイミングや、外部からのアクセスに対応する内部動作タイミング等のインターフェース信号を発生させる。

ラッチ回路５５３は、映像信号線ＤＬに出力する６８３×３本分のデジタルデータを一旦保持する。出力する信号がラッチ回路５５３に準備できると、ラッチ回路５５３は表示データを表示データ分配回路５５１に出力する。

表示データ分配回路５５１は、第１の分配回路６０−１の動作に応じて、表示データをレベルシフタ５５４に出力する。レベルシフタ５５４は、ラッチ回路５５３に保持された信号の電圧レベルを変換して、デコーダ回路５５５で制御可能な電圧とする。

デコーダ回路５５５は、入力した信号にしたがい階調電圧を出力する。デコーダ回路５５５から出力された電圧は、出力回路５５６で電流増幅して映像信号出力端子３１へ出力する。

映像信号出力端子３１は、中継信号線６１および第１の分配回路６０−１を介して液晶表示パネル１の映像信号線ＤＬと電気的に接続しており、図１（ｅ）に示したような制御をすることで、出力された階調電圧が所定の映像信号線ＤＬに供給（分配）される。階調電圧が出力される映像信号線ＤＬの数や、出力を開始する映像信号線ＤＬの位置などは、インストラクション信号によりコントロールレジスタ５７５に設定される。

階調電圧生成回路５６２は、階調電圧を発生させ、デコーダ回路５５５に供給している。ガンマ補正回路５６３は、階調電圧の増減の割合をガンマ関数に近似させて、人間の目の特性に適応した輝度変化を実現している。バイアス回路５６５は出力回路５５６で使用するバイアス電圧を生成している。レギュレータ５６６は、内部ロジック回路用の電源電圧を出力している。なお、ガンマ補正回路５６３、バイアス回路５６５の詳細は後述する。

またさらに、第１の駆動回路部品５−１は、走査信号線ＧＬ用の走査信号発生回路５５７を備えている。走査信号発生回路５５７から走査タイミング信号が走査信号出力端子５４１へ出力し、液晶表示パネル１上の走査信号線駆動回路５１に伝達される。

また、第１の駆動回路部品５−１は、分配信号出力回路５６４を備えており、第１の分配回路６０−１に設けられたスイッチング素子（第２のＴＦＴ素子）のオン／オフを切り替える信号が端子５４４を介して液晶表示パネル１上の制御信号線６３へ出力される。

また、液晶駆動電圧生成回路５６１は、液晶表示パネル１に印加される電圧を生成する。

図３は、液晶表示パネル１に印加される電圧の波形の一例を示す模式波形図である。

液晶表示パネルを駆動させるときには、たとえば、それぞれの画素の極性を一定周期で反転させる必要がある。なお、画素の極性というのは、階調を表現する際の画素電極の電位と対向電極の電位との関係であり、対向電極と同じ電位またはそれより高い電位で階調を表現する場合を正極性、対向電極と同じ電位またはそれより低い電位で階調を表現する場合を負極性という。

また、液晶表示パネルを駆動させるときには、たとえば、ライン反転駆動と呼ばれる駆動方法で駆動させることがある。ライン反転駆動というのは、たとえば、ある１フレーム期間における各画素の極性をみたときに、走査信号線の延在方向に並んだすべての画素の極性は同じ極性であり、走査信号線の延在方向で隣接する２つの画素の極性は反対の極性になっているような駆動方法である。

また、液晶表示パネルをライン反転駆動させるときには、たとえば、コモン反転駆動と呼ばれる駆動方式を組み合わせることが多い。

コモン反転駆動を組み合わせたライン反転駆動で液晶表示パネルを駆動させる場合、液晶表示パネル１の走査信号線、対向電極、および画素電極に印加される電圧の波形は、たとえば、図３に示したような波形になる。

走査信号ＶＳＣＮは、走査信号線駆動回路５１から１本の走査信号線ＧＬに出力される走査信号を示しており、１フレーム期間中の所定の１水平走査期間Ｈだけ、Ｈレベルの電圧ＶＧＯＮになり、１フレーム期間中の残りの期間はＬレベルの電圧ＶＧＯＦＦになっている。

液晶駆動電圧生成回路５６１は、走査信号におけるＨレベルの電圧ＶＧＯＮおよびＬレベルの電圧ＶＧＯＦＦを生成し、出力端子５４３から出力する。走査信号におけるＨレベルの電圧ＶＧＯＮおよびＬレベルの電圧ＶＧＯＦＦは、前述した走査タイミング信号とともに、ＴＦＴ基板２の信号線６５を介して走査信号線駆動回路５１に伝達される。

１ライン毎のコモン反転駆動方式の場合、対向電極の電圧ＶＣＯＭは、１水平走査期間Ｈ毎にＶＣＯＭＨとＶＣＯＭＬの間で反転させる。このとき、映像信号ＶＳＩＧは、対向電極の電圧ＶＣＯＭの反転に合わせて交流駆動となるように反転する。

なお、図３において、ＶＣＯＭＨは対向電極におけるＨレベルの電圧であり、ＶＣＯＭＬは対向電極におけるＬレベルの電圧である。また、ＶＤＷは対向電極の電圧の振幅を示す振幅基準電圧である。

また、映像信号ＶＳＩＧの電圧ＶＳＨは、画素に供給される階調電圧が対向電極の電圧ＶＣＯＭに対して正極性の信号である正階調電圧を示している。また、電圧ＶＳＬは対向電極の電圧ＶＣＯＭに対して負極性である負階調電圧を示し、電圧ＶＤＨは正階調電圧ＶＳＨや対向電極のＨレベルの電圧ＶＣＯＭＨの基準となる階調基準電圧である。

このように、コモン反転駆動方式を用いると、映像信号ＶＳＩＧの振幅が小さくても、映像信号ＶＳＩＧと対向電極の電圧ＶＣＯＭとの電位差を大きくとることが可能であり、低電圧駆動、低消費電力化が可能である。

なお、図３では、説明を簡単にするため、１水平走査期間Ｈ毎に極性が反転するコモン反転駆動の場合の電圧の波形を示しているが、コモン反転駆動をさせる場合、これに限らず、たとえば、対向電極の電圧を数水平走査期間毎に反転させてもよい。

また、第１の分配回路６０−１を駆動する選択信号は、たとえば、分配信号出力回路５６４において、図１（ｅ）に示したような波形の信号を生成し、それぞれの制御信号線に出力する。

図４（ａ）および図４（ｂ）は、液晶駆動電圧生成回路の構成の一例を示す模式ブロック図である。
図４（ａ）は、液晶駆動電圧生成回路の全体的な構成の一例を示す模式ブロック図である。図４（ｂ）は、図４（ａ）の対向電圧出力回路１８１の構成の一例を示す模式ブロック図である。

第１の駆動回路部品５−１において、液晶駆動電圧生成回路５６１は、たとえば、図４（ａ）および図４（ｂ）に示したような構成になっている。

基準階調電圧回路１８２は、基準電圧生成回路１８５から出力する基準電圧ＶＲＥＦに基いて、対向電圧および階調電圧の基準となる階調基準電圧ＶＤＨを出力する。また、対向電圧ハイレベル調整回路１８３は、階調基準電圧ＶＤＨから対向電極ハイ電圧ＶＣＯＭＨを出力する。

基準階調電圧回路１８２の出力は、出力端子２８２を介して可変抵抗１９４に印加されており、対向電圧ハイレベル調整回路１８３は、可変抵抗１９４から入力する電圧により対向電極のＨレベルの電圧ＶＣＯＭＨを生成している。また、対向電圧ロウレベル設定回路１８４は、対向電圧の振幅基準電圧ＶＤＷを設定することで、対向電極のＬレベルの電圧ＶＣＯＭＬを生成している。

なお、対向電圧ハイレベル調整回路１８３は、可変抵抗１９４を用いずに、内部の不揮発性メモリ、ヒューズ回路などにより保持する調整値を基に、階調基準電圧ＶＤＨに調整値倍した電圧値になるよう対向電極の電圧ＶＣＯＭＨを生成することも可能である。また、可変抵抗１９４は、後述する可変抵抗回路６０５を用いてレジスタによる制御が可能なものにしてもよい。

対向電圧ハイレベル調整回路１８３の出力は、対向電圧出力回路１８１の対向電圧ハイレベル出力回路１９１ａに入力され、対向電圧ロウレベル調整回路１８４の出力は、対向電圧出力回路１８１の対向電圧ロウレベル出力回路１９１ｂに入力される。

対向電圧ハイレベル出力回路１９１ａからは、対向電極の電圧ＶＣＯＭＨが出力しているが、対向電極の電圧ＶＣＯＭＨは、切換素子１９２ａと切換素子１９２ｂとに入力している。同様に、対向電圧ロウレベル出力回路１９１ｂからは、対向電極の電圧ＶＣＯＭＬが出力しているが、対向電極の電圧ＶＣＯＭＬは、切換素子１９２ａと切換素子１９２ｂとに入力している。

切換素子１９２ａと１９２ｂとは、互いに一定周期で、対向電圧ハイレベル出力回路１９１ａと対向電圧ロウレベル出力回路１９１ｂとからの出力と、第１対向電圧出力端子１９３ａと第２対向電圧出力端子１９３ｂとの間の接続を切り替えるように形成されている。そのため、第一の期間に第１対向電圧出力端子１９３ａから対向電極の電圧ＶＣＯＭＨを出力し、第２対向電圧出力端子１９３ｂから対向電極の電圧ＶＣＯＭＬを出力する場合と、第２の期間に第１対向電圧出力端子１９３ａから対向電極の電圧ＶＣＯＭＬを出力し、第２対向電圧出力端子１９３ｂから対向電極の電圧ＶＣＯＭＨを出力することが可能となっている。

なお、第１対向電圧出力端子１９３ａと第２対向電圧出力端子１９３ｂとは、液晶表示パネル１上の対向電極信号線６４−１または６４−２に接続し、走査信号線駆動回路５１に対向電極の電圧ＶＣＯＭＨおよび電圧ＶＣＯＭＬを伝送する。

液晶駆動電圧生成回路５６１内の符号１８６は第１昇圧基準電圧回路で、第１昇圧回路１５１および第２昇圧回路１５２、第３昇圧回路１５３用の基準電圧ＶＣＩを出力する。また、符号１８７は第２昇圧基準電圧回路で第３昇圧回路１５３用の基準電圧ＶＤＣＤＣを出力する。

第１昇圧回路１５１は、映像信号出力端子３１に映像信号を出力する回路に用いられる電源電圧ＤＤＶＤＨを生成する回路であり、電源電圧ＤＤＶＤＨは、基準電圧ＶＣＩを昇圧して生成する。すなわち、電源電圧ＤＤＶＤＨはラインラッチ回路５５３、レベルシフト回路５５４、デコーダ回路５５５、出力回路５５６で使用される。なお、電源電圧ＤＤＶＤＨは、第１保持容量Ｃｏｕｔ１が接続する端子２５１から出力する。

第２昇圧回路１５２は、対向電圧ロウレベル出力回路１９１ｂを駆動させるための電源電圧ＶＣＬを生成する回路であり、電源電圧ＶＣＬは、基準電圧ＶＣＩを昇圧して生成する。なお、電源電圧ＶＣＬは、第２保持容量Ｃｏｕｔ２が接続する端子２５２から出力する。

第３昇圧回路１５３は、走査信号線駆動回路５１で使用される電圧ＶＧＯＮおよび電圧ＶＧＯＦＦを生成する回路であり、電圧ＶＧＯＮおよび電圧ＶＧＯＦＦは、基準電圧ＶＣＩとＶＤＣＤＣから昇圧して生成する。

第４昇圧回路１５４は、分配信号出力回路５６４から出力する電圧ＶＳＷＨと電圧ＶＳＷＬを生成する回路であり、電圧ＶＳＷＨと電圧ＶＳＷＬは、基準電圧ＶＣＩ２とＶＤＣＤＣ２Ａから昇圧して生成する。また、基準電圧ＶＣＩ２は、第３昇圧基準電圧回路１８８から出力し、基準電圧ＶＤＣＤＣ２Ａは、第４昇圧基準電圧回路１８９から出力する。

なお、図４（ａ）における容量Ｃ１１、Ｃ１２、Ｃ２１、Ｃ３１、Ｃ３２、Ｃ３３、Ｃ４１，Ｃ４２、Ｃ４３は昇圧容量で、各昇圧回路の昇圧動作に使用される。また、容量Ｃｏｕｔ１、Ｃｏｕｔ２、Ｃｏｕｔ３、Ｃｏｕｔ４、Ｃｏｕｔ５、Ｃｏｕｔ６は各昇圧回路の出力端子に接続された保持容量素子である。

このように、図２に示した液晶駆動電圧生成回路５６１の出力端子５４３は、実際には、図４に示すように各昇圧回路などに出力端子が接続されており、各種電圧が液晶駆動電圧生成回路５６１から出力している。

図５は、第１の駆動回路部品における階調電圧の出力方法を説明するための模式図である。

第１の駆動回路部品５−１において、表示データ分配回路５５１には、たとえば、図５に示すように、時分割信号を入力する時分割信号線１９が接続している。なお、時分割信号線は、図２に示したタイミング生成回路５７６と接続しており、時分割信号は、タイミング生成回路５７６から出力される。

また、時分割信号線１９は、表示データ分配回路５５１の各データ線選択回路１２５に接続しており、データ線選択回路１２５に入力した時分割信号はデータ線選択回路１２５を制御する。データ線選択回路１２５は、時分割信号にしたがってラインラッチ回路５５３が出力した表示データを選択して、次段のレベルシフト回路５５４（電圧変換回路２７）に出力する。すなわち、ラインラッチ回路５５３は、１水平走査期間の間、表示データを出力するが、表示データ分配回路５５１により分割した期間毎に異なる表示データが順番に電圧変換回路２７に伝えられる。

またこのとき、レベルシフト回路５５４（電圧変換回路２７）には、表示データ分配回路５５１から、第１の分配回路６０−１の動作に応じて表示データが入力している。

電圧変換回路２７では、論理信号レベルの表示データをデコーダ回路５５５が駆動可能な電圧レベルに変換している。なお、図５では、図が複雑になることを避けて、表示データを３ビットで表しているが、第１の駆動回路部品５−１において出力可能な階調数に応じた回路を有するものとする。

デコーダ回路５５５には、表示データがレベルシフト回路５５４より供給されている。デコーダ回路５５５は、階調電圧選択回路２８を有しており、表示データにしたがって階調電圧を選択する。このとき、階調電圧選択回路２８には、階調電圧線１７により複数の階調電圧が供給されている。図５では、階調電圧線１７を１本で示しているが、階調電圧線１７は、第１の駆動回路部品５−１において出力可能な階調数に応じた本数の配線を備えているものとする。

デコーダ回路５５５（階調電圧選択回路２８）で選択された階調電圧は、出力アンプ２９により電流増幅して、映像信号出力端子３１からする。

次に図６を用いて、階調電圧選択回路２８について説明する。

図６は、階調電圧選択回路の概略構成の一例を示す模式回路図である。

図５に示した階調電圧選択回路２８は、たとえば、図６に示したような回路構成になっている。なお、図６では、図が複雑になることを避けるために、表示データがＤ０，Ｄ１，Ｄ２の３つ（すなわち３ビット）の場合を示している。また、図６では、階調電圧線１７がＶ０乃至Ｖ７の８本からなり、８階調の電圧が供給されている場合を示している。

このとき、階調電圧選択回路２８は、２４個のスイッチング素子２６１〜２８４を有している。スイッチング素子２６１〜２８４の制御端子（ゲート）には、表示データＤ０，Ｄ１，Ｄ２のいずれかが入力している。

したがって、表示データＤ０，Ｄ１，Ｄ２が（０，０，０）の場合は、スイッチング素子２６１、２６２、２６３がオン状態となり、階調電圧選択回路２８は、階調電圧Ｖ０を選択して出力アンプ２９へ出力する。

また、表示データＤ０，Ｄ１，Ｄ２が（１，０，０）の場合は、スイッチング素子２６４、２６５、２６６がオン状態となり、階調電圧選択回路２８は、階調電圧Ｖ１を選択して出力アンプ２９へ出力する。以下同様に、表示データＤ０，Ｄ１，Ｄ２が（１，１，１）となって階調電圧Ｖ７を出力するまで表示データにしたがい階調電圧を選択可能である。すなわち、階調電圧選択回路２８は、表示データＤ０，Ｄ１，Ｄ２の組み合わせに応じて、複数本の階調電圧線１７のうちの１本のみを出力アンプ２９に接続し、当該階調電圧線１７に供給されている電圧を出力アンプ２９に加える回路である。

またこのとき、第１の駆動回路部品５−１は、出力可能な階調電圧分の電圧を階調電圧生成回路５６２で発生している。

次に、図７を用いて、階調電圧生成回路５６２について説明する。

図７は、階調電圧生成回路の概略構成の一例を示す模式回路図である。

階調電圧生成回路５６２は、複数の抵抗６２１が直列に接続したラダー抵抗回路から構成されている。

階調電圧生成回路５６２における出力電圧数が３２通りである場合、階調電圧生成回路５６２は、たとえば、図７に示すように、基準階調電圧ＶＲＧ_０とＶＲＧ_３１との間を３１個の抵抗６２１で分圧して階調電圧Ｖ_０〜Ｖ_３１を出力している。なお、図７は、出力電圧数が３２通りの場合を示しているが、実際の階調電圧生成回路５６２は、第１の駆動回路部品５−１における出力階調数に応じた電圧数（たとえば、２５６通りの電圧）が出力可能なものとする。

またこのとき、階調電圧生成回路５６２には、たとえば、外部から基準階調電圧としてＶＲＧ_０、ＶＲＧ_３、ＶＲＧ_７、ＶＲＧ_１５、ＶＲＧ_２２、ＶＲＧ_２７，ＶＲＧ_３１が入力している。このように、基準階調電圧ＶＲＧを複数設け、各基準階調電圧間での電位差を調整することで、階調電圧の変化をガンマ関数に近似させることが可能である。

図８は、ガンマ補正の原理を説明するための模式グラフ図である。
なお、図８において、横軸は表示データの値Ｄ（階調数）であり、縦軸は階調電圧の値Ｖ（ボルト）である。また、図８では、表示データの値ＤをＤ_０〜Ｄ_３１の３２通りにしている。

表示データの値Ｄは階調を示しており、ガンマ補正では、表示データＤに対する階調電圧Ｖの変化率（傾き）を調整し、階調に対する電圧の変化をガンマ関数に近似させている。

ガンマ関数に近似させるときには、たとえば、図８に示すように、表示データＤ_ｎに対応する基準階調電圧ＶＲＧ_ｎの値を定めることで、表示データＤ_０から表示データＤ_ｎまでの階調電圧の傾きを定める。この階調電圧の傾きをガンマ関数に近似させることで、基準階調電圧ＶＲＧ_０からＶＲＧ_ｎの間を分圧して生成される階調電圧も、ガンマ関数に近似させることが可能となる。

同様に、表示データＤ_ｎの基準階調電圧ＶＲＧ_ｎの値と表示データＤ_ｍの基準階調電圧ＶＲＧ_ｍの値を定めることで、表示データＤ_ｎから表示データＤ_ｍまでの階調電圧の傾きを定め、ガンマ関数に近似させる。また、表示データＤ_ｍの基準階調電圧ＶＲＧ_ｍの値と表示データＤ_３１の基準階調電圧ＶＲＧ_３１の値を定めることで、表示データＤ_ｍから表示データＤ_３１までの階調電圧の傾きを定め、ガンマ関数に近似させる。

図９（ａ）乃至図９（ｃ）は、ガンマ補正回路の概略構成の一例を示す模式図である。
図９（ａ）は、ガンマ補正回路の概略構成の一例を示す模式ブロック図である。図９（ｂ）は、図９（ａ）の可変抵抗回路の概略構成の一例を示す模式回路図である。図９（ｃ）は、図９（ａ）のラダー抵抗回路の概略構成の一例を示す模式回路図である。

ガンマ関数に近似させた基準階調電圧を出力するガンマ補正回路５６３は、たとえば、図９（ａ）に示すように、傾き調整レジスタ６０１、微調整レジスタ６０２、振幅調整レジスタ６０３を有する。第１の駆動回路部品５−１は、それぞれのレジスタに設定した値によってガンマ関数に近似させた基準階調電圧ＶＲＧを出力することが可能である。

また、ガンマ補正回路５６３には、基準電圧として、配線６０９を介して階調基準電圧ＶＤＨが供給されている。階調基準電圧ＶＤＨは、可変抵抗回路６０５とラダー抵抗回路６０６との直列接続により分圧される。分圧された電圧は、基準階調電圧ＶＲＧとして基準階調電圧配線６１０から６１６までに出力される。そのため、可変抵抗回路６０５とラダー抵抗回路６０６とを用いて分圧される電圧値を調整することで、基準階調電圧ＶＲＧを調整することが可能である。

このとき、可変抵抗回路６０５は、たとえば、図９（ｂ）に示すような構成になっており、傾き調整レジスタ６０１、振幅調整レジスタ６０３に設定された値により、抵抗値を変化させることが可能である。

可変抵抗回路６０５は、入力端子６２５と出力端子６２６との間の抵抗値を外部からの制御信号６４１によって変更する。入力端子６２５と出力端子６２６との間には、抵抗６６１から６７３が直列に接続されている。また、直列に接続された抵抗と並列にアナログスイッチ６５１、６５２、６５３、６５４が接続されている。

入力端子６２５は、抵抗６６１とアナログスイッチ６５１に接続している。また、アナログスイッチ６５１の他方の端子は配線６８１を介して抵抗６６６に接続している。さらに、抵抗６６１、６６２、６６３、６６４、６６５、６６６の各抵抗が直列に接続されており、アナログスイッチ６５１により直列に接続された抵抗の入力端子と出力端子とを短絡可能になっている。制御信号線６３１がロウ電圧で、制御信号線６３２がハイ電圧となると、抵抗６６１、６６２、６６３、６６４、６６５、６６６の入力端子と出力端子がアナログスイッチ６５１により短絡されるので、入力端子６２５と出力端子６２６の間の抵抗値は見かけ上無いものとなる。

同様に、制御信号線６３３と６３４によりアナログスイッチ６５２をオン状態とすることで、抵抗６６７、６６８、６６９の入力端子と出力端子を短絡することが可能で、制御信号線６３５と６３６によりアナログスイッチ６５３オン状態とすることで、抵抗６７１、６７２の入力端子と出力端子を短絡することが可能で、制御信号線６３７と６３８によりアナログスイッチ６５４オン状態とすることで、抵抗６７３の入力端子と出力端子を短絡することが可能である。

このとき、たとえば、アナログスイッチ６５１をオン状態にすると、入力端子６２５と出力端子６２６の間に、１２個の抵抗が直列に接続している状態から、６個の抵抗が直列に接続している状態に変更可能で、入力端子６２５と出力端子６２６の間の抵抗値を変更することが可能となる。

前述したように、可変抵抗回路６０５は、図９（ａ）に示すガンマ補正回路５６３内で直列に接続されている。ガンマ補正回路５６３は可変抵抗回路６０５とラダー抵抗回路６０６とを直列に接続することで、分圧回路を形成しており、可変抵抗回路６０５で抵抗値を変化させることで、基準階調電圧配線に出力する基準階調電圧を調整することが可能である。

またこのとき、ラダー抵抗回路６０６は、たとえば、図９（ｃ）に示すような構成になっており、微調整レジスタ６０２に設定された値と選択回路６０７により、ラダー抵抗回路６０６の接点からの電圧を取り出すことが可能である。

ラダー抵抗回路６０６と選択回路６０７とは可変分圧回路６０４を形成している。ラダー回路６０６は抵抗６７４から６７８までが直列に接続しており、各抵抗の接点からは配線６４５が選択回路６０７に入力している。また、選択回路６０７には制御信号線６４２が入力しており、アナログスイッチ６５５から６５８の制御端子に接続している。

このとき、たとえば、制御信号線６３９にハイ電圧が伝達されると、アナログスイッチ６５５はオン状態となって抵抗６７４と６７５との接点に生じている電圧を出力する。ラダー抵抗回路６０６と選択回路６０７とを用いると、ラダー抵抗回路６０６の各接点に生じる電圧を選択して取り出す事が可能である。

またこのとき、ガンマ補正回路５６３は、たとえば、可変分圧回路６０４で分圧した電圧を選択することで出力を微調整することが可能である。微調整レジスタ６０２は制御信号６４２により選択回路６０７−１と６０７−２を制御して、表示データＤ_ｍからＤ_ｎまでの傾きを調整する。

図１０は、ガンマ補正回路において基準階調電圧の傾きを調整する方法を説明するための模式図である。

図９（ａ）乃至図９（ｃ）に示した構成のガンマ補正回路５６３では、傾き調整レジスタ６０１を用いて、基準階調電圧ＶＲＧの傾きを調整することが可能である。ガンマ補正回路５６３における基準階調電圧ＶＲＧの傾きの調整方法として、まず、基準階調電圧ＶＲＧ_０から第１の変化点である基準階調電圧ＶＲＧ_ｎまでの傾きについて説明する。

図９（ａ）に示したガンマ補正回路５６３は、基準階調電圧配線６１０から基準階調電圧ＶＲＧ_０を出力し、基準階調電圧配線６１１から階調電圧ＶＲＧ_３を出力し、基準階調電圧配線６１２から階調電圧ＶＲＧ_７を出力し、基準階調電圧配線６１３から階調電圧ＶＲＧ_１５を出力し、基準階調電圧配線６１４から階調電圧ＶＲＧ_２２を出力し、基準階調電圧配線６１５から階調電圧ＶＲＧ_２７を出力し、基準階調電圧配線６１６から階調電圧ＶＲＧ_３１を出力する。

このとき、ガンマ補正回路５６３は、たとえば、基準階調電圧配線６１０と基準階調電圧配線６１１との間に接続している可変抵抗回路６０５−２の抵抗値を傾き調整レジスタ６０１により変化させることで、基準階調電圧配線６１１から出力する電圧値を調整する。

可変抵抗回路６０５−２の抵抗値を減少させた場合には、電圧降下量が減少するので、基準階調電圧配線６１１から出力する電圧は、電圧ＶＲＧ_０側に変動する。そのため、傾きが変化する点を任意の表示データＤ_ｎとした場合、図１０に示すように、基準階調電圧がＶＲＧ_ｎ−０からＶＲＧ_ｎ−１に変化する。同様に、可変抵抗回路６０５−２の抵抗値を増加させた場合には、基準階調電圧がＶＲＧ_ｎ−０からＶＲＧ_ｎ−２に変化する。

同様に、可変抵抗回路６０５−３の値を調整することで、基準階調電圧配線６１２から出力する階調電圧ＶＲＧ_７を調整することが可能である。

またこのとき、基準階調電圧ＶＲＧ_３１から第２の変化点である基準階調電圧ＶＲＧ_ｍまでの傾きも可変抵抗回路６０５−４、可変抵抗回路６０５−５の抵抗値を変更することで調整可能である。

次に振幅調整について説明する。振幅調整レジスタ６０３は可変抵抗回路６０５−１と６０５−６を制御して、基準階調電圧配線６１０と６１６との間の電位差を調整することが可能である。

基準階調電圧配線６１０からは基準階調電圧ＶＲＧ_０が出力しており、可変抵抗回路６０５−１の抵抗値を変化させることで、基準階調電圧ＶＲＧ_０の電圧を増減することが可能である。

同様に、基準階調電圧配線６１６からは基準階調電圧ＶＲＧ_３１が出力しており、可変抵抗回路６０５−６の抵抗値を変化させることで、基準階調電圧ＶＲＧ_３１の電圧を増減することが可能である。

次に、ガンマ補正回路５６３に配線６０９を介して供給される階調基準電圧ＶＤＨについて説明する。階調基準電圧ＶＤＨは図４に示す基準電圧生成回路１８５から出力する基準電圧Ｖｒｅｆに基いて、基準階調電圧回路１８２から出力する。

図１１は、基準電圧生成回路および基準階調電圧回路の概略構成の一例を示す模式回路図である。

第１の駆動回路部品５−１における基準電圧生成回路１８５は、たとえば、図１１に示すように、バンドギャップ回路を形成している。また、基準階調電圧回路１８２は、基準電圧生成回路１８５の出力電圧を電力増幅する増幅器を形成している。

基準電圧生成回路１８５は、ｐチャネルＭＯＳトランジスタＱ１，Ｑ２と、抵抗Ｒ１，Ｒ２，Ｒ３と、ダイオード接続したバイポーラトランジスタＱ３と、ｎ個並列にダイオード接続したバイポーラトランジスタＱ４ｎと、演算増幅回路ＡＭＰ１とを有する。

トランジスタＱ４ｎは、トランジスタＱ３と同じレイアウトパターンの複数個のトランジスタをアレイ状に配置して並列に接続したものである。演算増幅回路ＡＭＰ１の反転入力端には、抵抗Ｒ２とＲ３との接続部の電圧が印加されており、非反転入力端には、抵抗Ｒ１とダイオード接続したトランジスタＱ３との接続部の電圧が印加されている。また、演算増幅回路ＡＭＰ１の出力はｐチャネルＭＯＳトランジスタＱ１，Ｑ２の制御端子に入力している。

ここで、トランジスタＱ３のベース−エミッタ間ｐｎ接合の順方向電圧をＶｂｅ３とすると、演算増幅回路ＡＭＰ１の出力電圧ＶｒはＶｒ＝ＫＶｔ＋Ｖｂｅ３と表される。このとき、Ｋは定数で、係数Ｖｔは温度に対して正の傾きを持ち、電圧Ｖｂｅ３は負の傾きを持つので、出力電圧Ｖｒは温度依存性を持たない安定した出力となる。

また、演算増幅回路ＡＭＰ１の出力電圧Ｖｒは、ｐチャネルＭＯＳトランジスタＱ１，Ｑ２の制御端子に入力しているので、電源電圧ＶＣＯＲＥなどが原因となる変動を抑制し出力電圧Ｖｒｅｆを安定させるように基準電圧生成回路１８５は動作する。

しかしながら、基準階調電圧回路１８２は、入力電圧Ｖｒｅｆに対して抵抗Ｒ４とＲ５との比（Ｒ４＋Ｒ５）／Ｒ５で増幅した値で出力する増幅回路となっており、出力電圧ＶＤＨ（階調基準電圧）は入力電圧Ｖｒｅｆの変動に対して（Ｒ４＋Ｒ５）／Ｒ５倍の変動を生じる。

図１２は、基準電圧生成回路と昇圧回路との接続部の概略構成を示す模式ブロック図である。

第１の駆動回路部品５−１において、基準電圧生成回路１８５と昇圧回路１５１とは、たとえば、図１２に示すように接続されている。

昇圧回路１５１は、図４に示した昇圧回路で、電源電圧ＤＤＶＤＨを出力するが、この電源電圧ＤＤＶＤＨを基準電圧生成回路１８５の電源電圧として使用して基準電圧生成回路１８５の安定化を図っている。符号１８６は第１昇圧基準電圧回路で、基準電圧生成回路１８５の出力電圧Ｖｒｅｆを昇圧回路１５１で利用可能な電圧に増幅している。

次に基準電圧生成回路１８５の出力電圧Ｖｒｅｆを図２に示す出力回路５５６のバイアス電圧として使用する場合について説明する。

図１３（ａ）乃至図１３（ｄ）は、本実施例の液晶表示パネルに搭載された２個の駆動回路部品の概略構成の一例を示す模式図である。
図１３（ａ）は、本実施例の液晶表示パネルに搭載された２個の駆動回路部品の概略構成の一例を示す模式回路図である。図１３（ｂ）は、出力アンプの概略構成の一例を示す模式回路図である。図１３（ｃ）は、図１３（ａ）の第１の駆動回路部品の概略構成を拡大して示した模式回路図である。図１３（ｄ）は、図１３（ａ）の第２の駆動回路部品の概略構成を拡大して示した模式回路図である。

本実施例の液晶表示装置において、第１の駆動回路部品５−１と第２の駆動回路部品５−２は、同じ構成になっている。そのため、第１の駆動回路部品５−１および第２の駆動回路部品５−２には、それぞれ、たとえば、図１３（ａ）に示すように、前述した基準電圧生成回路１８５が設けられている。このとき、基準電圧生成回路１８５から出力する電圧Ｖｒｅｆは、バイアス回路１８８に入力し、バイアス回路１８８では基準電圧Ｖｒｅｆよりバイアス電圧ＶＢを生成し出力している。

バイアス電圧ＶＢは出力アンプ２９の基準電圧として使用される。出力アンプ２９は、たとえば、図１３（ｂ）に示すように、ｐ型トランジスタ（ＰＭ１〜ＰＭ７）と、ｎ型トランジスタ（ＮＭ１〜ＮＭ７）を用いて構成される差増増幅回路の出力端子ＶＯＵＴと反転入力端子（−）ＩＮとを接続した周知のボルテージホロワ回路である。

この出力アンプ２９において、バイアス線ＶＢは定電流源を構成するトランジスタ（ＮＭ１，ＮＭ２）の制御端子に入力しており、バイアス線ＶＢに基準電圧Ｖｒｅｆを印加することで、出力アンプ２９内を流れる電流及び出力を一定にしている。

このとき、従来の液晶表示装置のように、液晶表示パネル１に搭載された第１の駆動回路５−１と第２の駆動回路部品５−２とにおいて、それぞれの部品が有する基準電圧生成回路１８５で生成した基準電圧Ｖｒｅｆを使用すると、たとえば、駆動回路の製造ばらつき等の原因で第１の駆動回路部品５−１におけるバイアス電圧と第２の駆動回路部品５−２におけるバイアス電圧とが異なってしまうといった問題が生じる。

そこで、本実施例の液晶表示装置では、図１３（ａ）に示したように、第１の駆動回路部品５−１の基準電圧生成回路１８５−１から出力される基準電圧Ｖｒｅｆにより、第１の駆動回路部品５−１および第２の駆動回路部品５−２の両方のバイアス電圧を生成する。

このとき、第１の駆動回路部品５−１におけるバイアス回路１８８−１は、たとえば、図１３（ｃ）に示すような構成になっている。基準電圧生成回路１８５−１から出力される基準電圧Ｖｒｅｆは、トランジスタＱ１１の制御端子に入力しており、トランジスタＱ１１には電流ＩＶｒ１が矢印で示す方向に安定して流れている。

また、トランジスタＱ８、Ｑ９、Ｑ１０の制御端子は、トランジスタＱ１１の入力端子に接続しており、トランジスタＱ８、Ｑ９、Ｑ１０に流れる電流ＩＶｒ１、ＩＶｒ２、ＩＶｒ３は同等な値となる。

またこのとき、第１の駆動回路部品５−１のバイアス回路１８８−１では、スイッチＳＷ１をオフにし、スイッチＳＷ２をオンにしてトランジスタＱ１２に電流ＩＶｒ２を流し、制御端子に生じる電圧をバイアス電圧ＶＢ−１として出力回路５５６−１に供給している。

また、第１の駆動回路部品５−１のバイアス回路１８８−１では、スイッチＳＷ３をオンにして基準電流出力端子Ｔ４から電流ＩＶｒ３を出力し、第２の駆動回路部品５−２の基準電流入力端子Ｔ５に供給している。

このとき、第２の駆動回路部品５−２のバイアス回路１８８−２は、たとえば、図１３（ｄ）に示すような構成にしておく。すなわち、第２の駆動回路部品５−２のバイアス回路１８８−２は、スイッチＳＷ１をオンにして第１の駆動回路部品５−１から入力された基準電流ＩＶｒ３をトランジスタＱ１２に流し、トランジスタＱ１２の制御端子に生じる電圧をバイアス電圧ＶＢ−２として出力回路５５６−２に供給する。

第２の駆動回路部品５−２では、配線抵抗ＲＷによって電圧降下を生じたとしても、トランジスタＱ１２に電流ＩＶｒ１と同等な電流ＩＶｒ３を流すことで、バイアス電圧ＶＢ−１と同等なバイアス電圧ＶＢ−２を得ることができる。したがって、第２の駆動回路部品５−２の出力アンプ２９に流れる電流を第１の駆動回路部品５−１の出力アンプ２９に流れる電流と同じ大きさにすることができ、第２の駆動回路部品５−２の駆動能力を第１の駆動回路部品５−１と同様に保つことができる。なお、図１３（ａ）、図１３（ｃ）、および図１３（ｄ）において、符号ＲＴは各端子の保護抵抗である。

またこのとき、第１の駆動回路部品５−１および第２の駆動回路部品５−２には、たとえば、マスタ・スレーブ選択端子Ｔ１，Ｔ２，Ｔ３を設けておき、ジャンパ線Ｊ１，Ｊ２により、第１の駆動回路部品５−１および第２の駆動回路部品５−２がマスタ状態であるか、またはスレーブ状態であるかを制御している。このとき、たとえば、端子Ｔ２は接地電位（ＧＮＤ）にし、端子Ｔ３は正極性の電源電圧にしておく。またこのとき、マスタ・スレーブ選択端子Ｔ１，Ｔ２，Ｔ３は、図示していないマスタ・スレーブ選択回路に接続している。マスタ・スレーブ選択回路は、たとえば、マスタ・スレーブ選択端子Ｔ１，Ｔ２，Ｔ３の接続パターンに応じて、バイアス回路１８８のスイッチＳＷ１，ＳＷ２，ＳＷ３のオン／オフを切り替える回路である。図１３（ａ）に示した例では、第１の駆動回路部品５−１がマスタ状態であり、第１の駆動回路部品５−１の基準電圧生成回路１８５−１で生成された基準電圧Ｖｒｅｆに基づきバイアス回路１８８−１から出力された電流ＩＶｒ３を第２の駆動回路部品５−２に出力している。

図１４は、本実施例の液晶表示パネルに搭載された２個の駆動回路部品の別の部分の概略構成の一例を示す模式回路図である。

第１の駆動回路部品５−１および第２の駆動回路部品５−２は、それぞれ、基準電圧生成回路１８５と基準階調電圧回路１８２を備えており、図１３（ａ）に示したように、基準階調電圧回路１８２は、基準電圧生成回路１８５の出力電圧Ｖｒｅｆを増幅して階調基準電圧ＶＤＨとして出力している。

この基準階調電圧回路１８２から出力する階調基準電圧ＶＤＨは、前述したガンマ補正回路５６３の基準電圧としても使用される。第１の駆動回路部品５−１と第２の駆動回路部品５−２とは、基準階調電圧回路１８２を備えているが、液晶表示パネル１に２個の駆動回路部品を搭載した場合には、製造ばらつき等の原因により階調基準電圧ＶＤＨが異なることを避けるため、たとえば、図１４に示すように、一方の駆動回路部品（第１の駆動回路部品５−１）で生成する階調基準電圧ＶＤＨを両方で使用している。

図１４では、第１の駆動回路部品５−１をマスタ状態とし、第１の駆動回路部品５−１で生成した階調基準電圧ＶＤＨを第２の駆動回路部品５−２に供給している。しかしながら、図１４に示すように、スイッチＳＷ８、ＳＷ９、ＳＷ１１をオン状態とし、スイッチＳＷ７、ＳＷ１０をオフ状態として、階調基準電圧ＶＤＨを第１の駆動回路部品５−１から第２の駆動回路部品５−２に供給すると、端子保護抵抗ＲＴと配線抵抗ＲＷＰによる電圧低下が生じる。

特に、液晶表示パネル１上の配線抵抗ＲＷＰは、抵抗値が配線基板（プリント配線板７０）上の配線に比較して大きく、またバラツキも大きいので、階調基準電圧ＶＤＨを供給する配線としては不適である。

図１５は、階調基準電圧の望ましい供給方法の一例を示す模式回路図である。

上記のように、液晶表示パネル１（ＴＦＴ基板２）の配線のみで第１の駆動回路部品５−１の端子と第２の駆動回路部品５−２の端子とを接続した場合に生じる電圧降下の問題を解消する方法として、本願発明者らは、たとえば、図１５に示すように、第１の駆動回路部品５−１の端子と第２の駆動回路部品５−２の端子とを、プリント回路基板７０−１の配線およびフレキシブルプリント配線板７０−２，７０−３の配線を介して接続して、階調基準電圧ＶＤＨを供給する方法を見出した。

プリント回路基板７０−１およびフレキシブルプリント配線板７０−２，７０−３の配線の抵抗値ＲＷＣは液晶表示パネル１上の配線抵抗ＲＷＰに比較して低抵抗でバラツキも小さい。そのため、階調基準電圧ＶＤＨの変動を、２つの駆動回路部品の駆動能力の差を、無視できる程度に抑えることが可能である。

また、プリント回路基板７０−１上に設けた安定化容量Ｃｓ１により階調基準電圧ＶＤＨをガンマ補正回路５６３に供給することが可能であり、さらに階調基準電圧ＶＤＨの変動を抑えることが可能である。

ただし、図１５に示した配線経路では、第２の駆動回路部品５−２に階調基準電圧ＶＤＨを供給する配線にフレキシブルプリント配線板７０−２と第１の駆動回路部品５−１との間、およびフレキシブルプリント配線板７０−３と第２の駆動回路部品５−２との間に生じる配線抵抗ＲＷＰについて考慮されていない。

配線抵抗ＲＷＰは液晶表示パネル１上に形成される配線や接続端子で生じる抵抗値であり、フレキシブルプリント配線板７０−２，７０−３やプリント回路基板７０−１の配線抵抗ＲＷＣに比較して高抵抗値であり、またバラツキも大きい。

図１６は、階調基準電圧のさらに望ましい供給方法の一例を示す模式回路図である。

上記のように、第１の駆動回路部品５−１の端子と第２の駆動回路部品５−２の端子とを、プリント配線板７０の配線を介して接続して、階調基準電圧ＶＤＨを供給した場合に生じる問題を解消する方法として、本願発明者らは、たとえば、図１６に示すように、第１の駆動回路部品５−１のガンマ補正回路５６３にも一旦プリント配線板７０を介して、階調基準電圧ＶＤＨが供給する方法を見出した。なお、図１６では、図１５に示したプリント回路基板７０−１およびフレキシブルプリント配線板７０−２，７０−３の代わりに、図１と同様にフレキシブルなプリント配線板７０を一体的に設けたものを示している。当然、図１５に示すようなフレキシブルプリント配線板７０−２，７０−３とプリント回路基板７０−１とを別々に設けるものでもよい。

図１６に示した配線経路では、階調基準電圧ＶＤＨは配線抵抗ＲＷＰの影響を受けるが、第１の駆動回路部品５−１と第２の駆動回路部品５−２とは、同様な配線抵抗値の経路で階調基準電圧ＶＤＨをガンマ補正回路５６３に供給している。そのため、第１の駆動回路部品５−１と第２の駆動回路部品５−２との間での、階調基準電圧ＶＤＨのバラツキは抑えられることとなる。

上述したように、液晶表示パネル１に複数個の駆動回路部品を搭載した場合に、マスタ機能とスレーブ機能を設定し、マスタ機能を設定した駆動回路部品から階調基準電圧ＶＤＨ、基準電圧Ｖｒｅｆ等をスレーブ機能に設定された駆動回路部品に供給することで、供給される電圧の各駆動回路部品の間での変動を抑えることが可能である。

また、供給する配線経路を各駆動回路部品の間での変動を抑える構成とすることで、各駆動回路部品の間で出力する信号のバラツキを抑えて高い表示品質を保つことが可能となる。

以上説明したように、本実施例の液晶表示装置によれば、複数の駆動回路部品を連携させて１つの表示領域を駆動するときの表示品質の低下を防ぐことができる。

また、本実施例の液晶表示装置によれば、複数の駆動回路部品として、同じ構成の部品（ＩＣチップ）を使用することができるので、液晶表示装置の生産性の低下や、製造コストの上昇を防ぐこともできる。

以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。

たとえば、前記実施例では、１枚の液晶表示パネル１に、２つの駆動回路部品を搭載した場合を例に挙げているが、本発明は、これに限らず、１枚の液晶表示パネル１に３つ以上の駆動回路部品を搭載した場合にも適用できる。１枚の液晶表示パネル１に３つ以上の駆動回路部品を搭載した場合、たとえば、当該３つ以上の駆動回路部品のうちの１つの駆動回路部品をマスターにし、その駆動回路部品で生成した階調基準電圧ＶＤＨや基準電圧Ｖｒｅｆを他の駆動回路部品に供給すればよい。

また、前記実施例では、液晶表示装置を例に挙げたが、本発明は、これに限らず、液晶表示装置と同様の構成および駆動方法の表示装置（たとえば、有機ＥＬを用いた自発光型の表示装置）に適用できることはもちろんである。

本発明による一実施例の液晶表示装置の概略構成の一例を示す模式ブロック図である。 図１（ａ）の駆動回路および分配回路の周辺を拡大して示した模式ブロック図である。 液晶表示パネルの１つの画素の回路構成の一例を示す模式回路図である。 表示領域の回路構成および分配回路の回路構成の一例を示す模式回路図である。 本実施例の液晶表示装置の駆動方法の一例を示す模式図である。 第１の駆動回路部品の内部構成の一例を示す模式ブロック図である。 液晶表示パネル１に印加される電圧の波形の一例を示す模式波形図である。 液晶駆動電圧生成回路の全体的な構成の一例を示す模式ブロック図である。 図４（ａ）の対向電圧出力回路１８１の構成の一例を示す模式ブロック図である。 第１の駆動回路部品における階調電圧の出力方法を説明するための模式図である。 階調電圧選択回路の概略構成の一例を示す模式回路図である。 階調電圧生成回路の概略構成の一例を示す模式回路図である。 ガンマ補正の原理を説明するための模式グラフ図である。 ガンマ補正回路の概略構成の一例を示す模式ブロック図である。 図９（ａ）の可変抵抗回路の概略構成の一例を示す模式回路図である。 図９（ａ）のラダー抵抗回路の概略構成の一例を示す模式回路図である。 ガンマ補正回路において基準階調電圧の傾きを調整する方法を説明するための模式図である。 基準電圧生成回路および基準階調電圧回路の概略構成の一例を示す模式回路図である。 基準電圧生成回路と昇圧回路との接続部の概略構成を示す模式ブロック図である。 本実施例の液晶表示パネルに搭載された２個の駆動回路部品の概略構成の一例を示す模式回路図である。 出力アンプの概略構成の一例を示す模式回路図である。 図１３（ａ）の第１の駆動回路部品の概略構成を拡大して示した模式回路図である。 図１３（ａ）の第２の駆動回路部品の概略構成を拡大して示した模式回路図である。 本実施例の液晶表示パネルに搭載された２個の駆動回路部品の別の部分の概略構成の一例を示す模式回路図である。 階調基準電圧の望ましい供給方法の一例を示す模式回路図である。 階調基準電圧のさらに望ましい供給方法の一例を示す模式回路図である。

符号の説明

１…液晶表示パネル
２…第１の基板（ＴＦＴ基板）
３…第２の基板（カラーフィルタ基板）
４…コネクタ
５−１…第１の駆動回路部品
５−２…第２の駆動回路部品
６０−１…第１の分配回路
６０−２…第２の分配回路
７０…プリント配線板
８０…イコライズ回路
１８２，１８２−１，１８２−２…基準階調電圧回路
１８５，１８５−１，１８５−２…基準電圧生成回路
１８８，１８８−１，１８８−２…バイアス回路
５６３，５６３−１，５６３−２…ガンマ補正回路

Claims (16)

1. 複数の画素がマトリクス状に配置された表示パネルと、前記表示パネルに接続されたプリント配線板と、前記表示パネルまたは前記プリント配線板に搭載された第１の駆動回路部品および第２の駆動回路部品とを有し、
   前記複数の画素は、それぞれ、第１の電極および第２の電極を有する表示装置において、
   前記第１の駆動回路部品および前記第２の駆動回路部品は、それぞれ、階調基準電圧に基づいて前記画素の前記第１の電極に加える階調電圧を生成する階調電圧生成回路と、
   前記階調基準電圧を生成する基準階調電圧回路と、
   前記基準階調電圧回路に基準電圧を出力する基準電圧生成回路とを有し、
   前記基準階調電圧回路は前記基準電圧から前記階調基準電圧を生成し、
   前記第２の駆動回路部品の前記階調電圧生成回路は、前記第１の駆動回路部品の前記基準階調電圧回路と保護抵抗を有する端子を介して接続しており、
   前記第１の駆動回路部品の前記階調電圧生成回路および前記第２の駆動回路部品の前記階調電圧生成回路は、それぞれ、前記第１の駆動回路部品の前記基準階調電圧回路で生成した前記階調基準電圧に基づいて前記階調電圧を生成し、
   前記第１の駆動回路部品の前記基準階調電圧回路と前記階調電圧生成回路とは、前記第１の駆動回路部品内の前記保護抵抗を介して電気的に接続されていることを特徴とする表示装置。
2. 前記第１の駆動回路部品および前記第２の駆動回路部品は、当該駆動回路部品に設けられた基準階調電圧回路と、他の駆動回路部品から出力された階調基準電圧の入力端子のどちらを前記階調電圧生成回路に接続するか選択するマスタ・スレーブ選択回路を有し、
   前記マスタ・スレーブ選択回路は、前記駆動回路部品の外部端子の接続パターンにより、前記基準階調電圧回路と前記入力端子のどちらを前記階調電圧生成回路に接続するか選択することを特徴とする請求項１に記載の表示装置。
3. 前記第１の駆動回路部品の前記基準階調電圧回路と前記第２の駆動回路部品の前記階調電圧生成回路は、前記表示パネルの配線および前記プリント配線板の配線を介して接続していることを特徴とする請求項１に記載の表示装置。
4. 前記第１の駆動回路部品の前記基準階調電圧回路と、当該第１の駆動回路部品の前記階調電圧生成回路は、前記表示パネルの配線および前記プリント配線板の配線を介して接続しており、
   前記第１の駆動回路部品の前記基準階調電圧回路と前記第２の駆動回路部品の前記階調電圧生成回路は、前記表示パネルの配線および前記プリント配線板の配線を介して接続していることを特徴とする請求項１に記載の表示装置。
5. 前記表示パネルは、一対の基板の間に液晶組成物を封入した液晶表示パネルであることを特徴とする請求項１に記載の表示装置。
6. 複数の画素がマトリクス状に配置された表示パネルと、前記表示パネルに接続されたプリント配線板と、前記表示パネルまたは前記プリント配線板に搭載された第１の駆動回路部品および第２の駆動回路部品とを有し、
   前記複数の画素は、それぞれ、第１の電極および第２の電極を有する表示装置において、
   前記第１の駆動回路部品および前記第２の駆動回路部品は、それぞれ、階調基準電圧に基づいて前記画素の前記第１の電極に加える階調電圧を生成する階調電圧生成回路と、
   前記階調電圧生成回路で生成した前記階調電圧を増幅して前記第１の電極に供給する出力アンプと、前記出力アンプに前記階調電圧を増幅させるバイアス電圧を供給するバイアス線と、前記バイアス電圧を生成するバイアス回路と、
   前記バイアス回路に基準電圧を出力する基準電圧生成回路とを有し、
   前記バイアス回路は前記基準電圧が制御端子に入力する第１のトランジスタと、制御端子が前記バイアス線に接続した第２のトランジスタを有し、
   前記第１の駆動回路部品の前記バイアス回路は、基準電流を出力する端子を有し、
   前記第２の駆動回路部品の前記バイアス線は、前記第１の駆動回路部品の前記バイアス回路の前記基準電流を出力する端子と保護抵抗を介して接続しており、
   前記第１の駆動回路部品の前記出力アンプおよび前記第２の駆動回路部品の前記出力アンプは、それぞれ、前記第１の駆動回路部品の前記バイアス回路で生成したバイアス電圧により前記階調電圧を増幅し、
   前記第２の駆動回路部品の前記第２のトランジスタに前記第１の駆動回路部品の前記バイアス回路の基準電流が流れることを特徴とする表示装置。
7. 前記第１の駆動回路部品および前記第２の駆動回路部品は、当該駆動回路部品に設けられたバイアス回路と、他の駆動回路部品から出力された前記基準電圧の入力端子のどちらを前記バイアス線に接続するか選択するマスタ・スレーブ選択回路を有し、
   前記マスタ・スレーブ選択回路は、前記駆動回路部品の外部端子の接続パターンにより、前記バイアス回路と前記入力端子のどちらを前記バイアス線に接続するか選択することを特徴とする請求項６に記載の表示装置。
8. 前記第１の駆動回路部品は、前記バイアス回路から出力された基準電流を出力する出力端子を有し、
   前記第１の駆動回路部品から前記第２の駆動回路部品への前記基準電圧の供給は、前記バイアス回路から出力された前記基準電流で行うことを特徴とする請求項６に記載の表示装置。
9. 前記第１の駆動回路部品は、前記基準電圧を生成するバンドギャップ回路を有することを特徴とする請求項６に記載の表示装置。
10. 前記表示パネルは、一対の基板の間に液晶組成物を封入した液晶表示パネルであることを特徴とする請求項６に記載の表示装置。
11. 複数の画素がマトリクス状に配置された表示パネルと、前記表示パネルに接続されたプリント配線板と、前記表示パネルまたは前記プリント配線板に搭載された第１の駆動回路部品および第２の駆動回路部品とを有し、
    前記複数の画素は、それぞれ、第１の電極および第２の電極を有する表示装置において、
    前記第１の駆動回路部品および前記第２の駆動回路部品は、それぞれ、階調基準電圧に基づいて前記画素の前記第１の電極に加える階調電圧を生成する階調電圧生成回路と、前記階調基準電圧を生成する基準階調電圧回路と、前記階調電圧生成回路で生成する階調電圧の電位を補正するガンマ補正回路と、
    前記基準階調電圧回路に基準電圧を出力する基準電圧生成回路とを有し、
    前記基準階調電圧回路は前記基準電圧から前記階調基準電圧を生成し、
    前記第２の駆動回路部品の前記ガンマ補正回路は、前記第１の駆動回路部品の前記基準階調電圧回路と保護抵抗を有する端子を介して接続しており、
    前記第１の駆動回路部品の前記ガンマ補正回路および前記第２の駆動回路部品の前記ガンマ補正回路は、それぞれ、前記第１の駆動回路部品の前記基準階調電圧回路で生成した前記階調基準電圧に基づいて前記階調電圧の電位を補正し、
    前記第１の駆動回路部品の前記基準階調電圧回路と前記階調電圧生成回路とは、前記第１の駆動回路部品内の前記保護抵抗を介して電気的に接続されていることを特徴とする表示装置。
12. 前記第１の駆動回路部品および前記第２の駆動回路部品は、当該駆動回路部品に設けられた基準階調電圧回路と、他の駆動回路部品から出力された階調基準電圧の入力端子のどちらを前記ガンマ補正回路に接続するか選択するマスタ・スレーブ選択回路を有し、
    前記マスタ・スレーブ選択回路は、前記駆動回路部品の外部端子の接続パターンにより、前記基準階調電圧回路と前記入力端子のどちらを前記ガンマ補正回路に接続するか選択することを特徴とする請求項１１に記載の表示装置。
13. 前記第１の駆動回路部品の前記基準階調電圧回路と前記第２の駆動回路部品の前記ガンマ補正回路は、前記表示パネルの配線および前記プリント配線板の配線を介して接続していることを特徴とする請求項１１に記載の表示装置。
14. 前記第１の駆動回路部品の前記基準階調電圧回路と、当該第１の駆動回路部品の前記ガンマ補正回路は、前記表示パネルの配線および前記プリント配線板の配線を介して接続しており、
    前記第１の駆動回路部品の前記基準階調電圧回路と前記第２の駆動回路部品の前記ガンマ補正回路は、前記表示パネルの配線および前記プリント配線板の配線を介して接続していることを特徴とする請求項１１に記載の表示装置。
15. 前記ガンマ補正回路は、可変抵抗回路を有することを特徴とする請求項１１に記載の表示装置。
16. 前記表示パネルは、一対の基板の間に液晶組成物を封入した液晶表示パネルであること
    を特徴とする請求項１１に記載の表示装置。

Images