JP6543522B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP6543522B2 JP6543522B2 JP2015135273A JP2015135273A JP6543522B2 JP 6543522 B2 JP6543522 B2 JP 6543522B2 JP 2015135273 A JP2015135273 A JP 2015135273A JP 2015135273 A JP2015135273 A JP 2015135273A JP 6543522 B2 JP6543522 B2 JP 6543522B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- switching circuit
- node
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 102
- 239000000463 material Substances 0.000 claims description 3
- 230000004048 modification Effects 0.000 description 43
- 238000012986 modification Methods 0.000 description 43
- 238000010586 diagram Methods 0.000 description 22
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 7
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 7
- 101100465890 Caenorhabditis elegans sel-12 gene Proteins 0.000 description 4
- 101150055492 sel-11 gene Proteins 0.000 description 4
- 101100098479 Caenorhabditis elegans glp-4 gene Proteins 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
そこで本実施形態の目的は、表示品位の改善が可能な高精細の表示装置を提供することにある。
表示装置DSPは、ホストデバイスHOS、回路基板(PCB)100、走査線ドライバGD、信号線ドライバSD、及び表示パネルPNLを備えている。ホストデバイスHOSは制御モジュールCM及び直流電圧(DC)供給モジュールSMを備えており、回路基板100は表示制御回路84及び電源回路85を備えている。表示パネルPNLは、例えば、画像を表示する表示領域DAに、マトリクス状に並んだ画素PXを備えた、液晶表示パネルである。図示した例では、表示パネルPNLは、画素PXに、走査線G、信号線D、画素スイッチング素子PSW、画素電極PE、液晶層LQ、及び共通電極CE等を備えている。なお、図4で後述するように、表示装置DSPは、複数の走査線ドライバGDや、複数の信号線ドライバSDを備えていてもよい。走査線ドライバGD及び信号線ドライバSDは、例えば、表示パネルPNL上に配置されている。
階調電圧生成回路23は、例えば、電源回路85に備えられており、データ信号を生成するための階調電圧を信号線ドライバSDへ供給する。階調電圧生成回路23は、信号線ドライバSD内に備えられていてもよい。なお、図2(a)に図示した階調電圧生成回路23は、I2C(Inter-Integrated Circuit)やSPI(Serial Peripheral Interface)等のシリアルバスを介して表示制御回路84から供給されるディジタル信号によって、各階調電圧の電位を全体的に制御するディジタル型である。対して、図2(b)に図示した階調電圧生成回路23は、表示制御回路84による電位の全体的な制御は行われず、電源回路85で生成された基準電圧VREFと、ラダー抵抗93の抵抗比と、で階調電圧の電位を自動的に決定するアナログ型である。
信号線ドライバSDは、第1方向Xに延在し第2方向Yに並んで配置されたi本の信号線D(D1〜Di)に接続している。走査線ドライバGDは、第2方向Yに延在し第1方向Xに並んで配置されたj本の走査線G(G1〜Gj)に接続している。信号線D及び走査線Gは、互いに交差する位置で画素スイッチング素子PSWに接続している。画素電極PEは、画素スイッチング素子PSWに接続し、共通電極CEとの間に液晶容量CLQを形成している。また、画素電極PEと共通電極CEとの間には、保持容量CSTも形成されている。全ての共通電極CEは、互いに電気的に接続し、共通電源VCOMに接続している。
表示パネルPNLは、表示領域DAに、第1分割表示領域DA1、第2分割表示領域DA2、第3分割表示領域DA3、及び第4分割表示領域DA4を有している。図示した例では、表示領域DAは矩形形状であり、各分割表示領域も矩形形状である。第1分割表示領域DA1は、第3分割表示領域DA3の対角に位置し、第2分割表示領域DA2は、第4分割表示領域DA4の対角に位置している。第1分割表示領域DA1及び第3分割表示領域DA3は、共に第2分割表示領域DA2及び第4分割表示領域DA4に隣接している。第1分割表示領域DA1、第2分割表示領域DA2、第3分割表示領域DA3、及び第4分割表示領域DA4は、例えば、協働して1つの画像を表示する。
表示装置DSPは、第1接続部51、第2接続部52、及び第3接続部53を備えている。第1接続部51は、第1回路基板1と第2回路基板2とを接続している。第2接続部52は、第2回路基板2と第3回路基板3とを接続している。第3接続部53は、第3回路基板3と第4回路基板4とを接続している。各接続部は、例えば、FFC(Flexible Flat Cable)ケーブルやFPC(Flexible Printed Circuit)ケーブルであり、接続部品は限定されない。第1接続部51は第1接続配線511を備えており、第2接続部52は第2接続配線521を備えており、第3接続部53は第3接続配線531を備えている。即ち、各々の接続配線及び回路基板は、交互に接続されている。この例では、第2回路基板2をマスタ基板2として扱うことにする。
各々の回路基板1乃至4は、接続された接続配線及び生成した階調電圧の供給先が異なるが、同じ回路構成を備えている。なお、マスタ基板2の制御信号VDS2は、後述する基準電圧VREF同様に、全ての回路基板1乃至4へ伝送される。各々の回路基板1乃至4において、各々の制御信号VRS1乃至VRS4は、制御信号VDS2を基準として、制御信号VDS2から一定時間を遅延した同タイミングで供給される。
図6は、第1実施形態に係る表示装置の動作例を説明するために示したタイミングチャートである。
まず、時点t1でDC供給モジュールSMからの入力電圧VINが入力される。このとき、各制御信号はLowであり、全ての出力スイッチング回路及び入力スイッチング回路がオフ状態である。
各々の電源回路は、性能のバラつきによって、電源電圧の出力を開始するタイミングに誤差が生じるのと同様に、出力する電源電圧の電位にも誤差が生じる恐れがある。例えば、電源電圧VDD1、VDD2、VDD3、及びVDD4の誤差電圧は、±dVである。従って、マスタ基板の電源電圧VDD2と各スレーブ基板の電源電圧VDD1、VDD3、又はVDD4との最大電位差は、2dVである。全ての回路基板が基準電圧VREFに応じた階調電圧を生成するには、階調電圧生成時にダイオードを通した階調電圧生成回路への電圧の供給が停止する必要がある。即ち、各スレーブ基板において、第4ノードと第3ノードとの電位差がダイオードの閾値電圧VFよりも小さい必要がある。マスタ基板の出力スイッチング回路(SW1)がオンし、スレーブ基板の出力スイッチング回路(SW1)がオフし、全ての入力スイッチング回路(SW2)がオンした状態では、マスタ基板とスレーブ基板との電源電圧の誤差によって生じるスレーブ基板における第4ノードと第3ノードとの最大電位差は2dVとなるので、本実施形態において、各々のダイオード及び電源回路は、VF>2dVとなることが望ましい。
図8は、第1変形例に係る表示装置の回路基板とその回路構成例を示す図である。
本変形例は、各々の回路基板において、第1ノードと階調電圧生成回路との間に接続され、互いに並列に接続した複数の入力スイッチング回路を備えている点で、第1実施形態と相違している。また、本変形例は、各々の回路基板において、入力スイッチング回路に直列に接続され、接続配線の配線抵抗と同等の抵抗値を有する入力側抵抗器を備えている点でも、第1実施形態と相違している。
第1実施形態と同様に、本変形例においても、第2回路基板2がマスタ基板として機能するものとし、第1回路基板1、第3回路基板3、及び第4回路基板4がスレーブ基板として機能するものとする。
VS1=VDD2−I×R51−I×R2=VDD2−I×R51−2×I×R52
VS2=VDD2−I×R1=VDD2−I×R51−2×I×R52
VS3=VDD2−2I×R52−I×R3=VDD2−I×R51−2×I×R52
VS4=VDD2−2I×R52−I×R53=VDD2−I×R51−2×I×R52
このように、各抵抗器の抵抗値は、各接続配線のインピーダンスに応じて、各階調電圧生成回路への供給電圧が略等しくなるように選択される。
本変形例は、第1接続部51に更に第4接続配線512を備え、第2接続部52に更に第5接続配線522を備え、第3接続部53に更に第6接続配線532を備えている点で、第1変形例と相違している。なお、第1接続配線511、第2接続配線521、及び第3接続配線531が第1系統接続配線に相当し、第4接続配線512、第5接続配線522、及び第6接続配線532が第2系統接続配線に相当する。また、第1系統接続配線と出力スイッチング回路とは出力側抵抗器を介して接続されている。即ち、出力側抵抗器の電圧降下によって、第1系統接続配線に供給される第1基準電圧VREFAの電位は、第2系統接続配線に供給される第2基準電圧VREFBの電位と異なっている。
本変形例においても、第2回路基板2がマスタ基板として機能するものとし、第1回路基板1、第3回路基板3、及び第4回路基板4がスレーブ基板として機能するものとする。
VS1=VDD2−2I×R4−I×R51=VDD2−I×R51−2×I×R52
VS2=VDD2−2I×R4−I×R5=VDD2−I×R51−2×I×R52
VS3=VDD2−2I×R52−I×R6=VDD2−I×R51−2×I×R52
VS4=VDD2−2I×R52−I×R53=VDD2−I×R51−2×I×R52
例えば、VDD2=12[V]であり、R4=R52=1[Ω]であり、R5=R6=R51=R53=0.3[Ω]であり、I=0.02[A]であるとした場合、各々の供給電圧は以下の様になる。
VS1=VS2=VS3=VS4=12−0.02×0.3−2×0.02×1=11.954[V]
本変形例は、第1回路基板1において、電源回路121と第1ノードN11とを接続する回路上に、出力スイッチング回路ではなく、電源回路121から第1ノードN11に向けて順方向に接続されたダイオード124を備えている点で、第1実施形態と相違している。また、本変形例においては、第2ノードN12と階調電圧生成回路123とは入力スイッチング回路を介さずに接続している。第2回路基板2、第3回路基板3、及び第4回路基板4は、第1回路基板1と同じ回路構成を備えている。従って、第2回路基板2も、電源回路221から第1ノードN21に向けて順方向に接続されたダイオード224を備えている。第3回路基板3も、電源回路321から第1ノードN31に向けて順方向に接続されたダイオード224を備えている。第4回路基板4も、電源回路421から第1ノードN41に向けて順方向に接続されたダイオード224を備えている。
図11は、第2実施形態に係る2分割された表示領域を有する分割駆動方式表示装置DSPの概略を示す図である。
表示パネルPNLは、ホストデバイスHOSと対向し、ホストデバイスHOSは、バッテリBATと対向している。ホストデバイスHOSは、表示パネルPNLの裏面に位置し、表示パネルPNLとバッテリBATとの間に位置している。なお、表示パネルPNLにおいて、表示領域DAの位置する側を表面とし、表面の反対側を裏面とする。図示を省略しているが、バッテリBATは、ホストデバイスHOSに接続し、駆動電圧を供給している。
第1信号線ドライバSD1は、例えば、第1実施形態に図示した回路基板の機能の少なくとも一部を兼ね備えている。図示した例では、第1信号線ドライバSD1は、電源回路(DC/DC)160と、階調電圧生成回路170とを備えている。電源回路160は、階調電圧生成回路170の一端170aに第1出力スイッチング回路(SW1)163を介して接続されている。また、電源回路160は、階調電圧生成回路170の他端170bに第2出力スイッチング回路(SW2)164を介して接続されている。第1出力スイッチング回路163と一端170aとを接続する回路上に第1ノード161が配置され、第2出力スイッチング回路164と他端170bとを接続する回路上に第2ノード162が配置されている。第1ノード161から第1接続配線55が延出し、第2ノード162から第2接続配線56が延出している。階調電圧生成回路170は、例えば、ラダー抵抗であり、一端170aから9つの抵抗器171乃至179を備えている。
マスタドライバSD1に備えられた第1出力スイッチング回路163及び第2出力スイッチング回路164はオン状態となり、スレーブドライバSD2に備えられた第1出力スイッチング回路263及び第2出力スイッチング回路264はオフ状態となる。マスタドライバSD1に備えられた電源回路160は、第1基準電圧VHIN1及び第2基準電圧VLIN1を出力する。第1基準電圧VHIN1は、第1出力スイッチング回路163を通って、一端170aに供給される。また、第1出力スイッチング回路163を通った第1基準電圧VHIN1は、第1接続配線55を通って、スレーブドライバSD2に備えられた階調電圧生成回路270の一端270aにも供給される。第2基準電圧VLIN1は、第2出力スイッチング回路164を通って、他端170bに供給される。また、第2出力スイッチング回路164を通った第2基準電圧VLIN1は、第2接続配線56を通って、スレーブドライバSD2に備えられた階調電圧生成回路270の他端270bにも供給される。スレーブドライバSD2に備えられた電源回路260から出力された第1基準電圧VHIN2及び第2基準電圧VLIN2は、第1出力スイッチング回路263及び第2出力スイッチング回路264で遮断される。
図13は、第4変形例に係る表示装置の回路基板とその回路構成例を示す図である。
本変形例は、第1信号線ドライバSD1において、第1入力スイッチング回路(SW3)191、第2入力スイッチング回路(SW4)194、第1ダイオード165、及び第2ダイオード166を備えている点で、第2実施形態と相違している。この第4変形例は、階調電圧の生成開始時に、階調電圧生成回路170と階調電圧生成回路270からそれぞれ出力される階調電圧の出力タイミングのズレをなくす点に着目している。
本変形例は、第1信号線ドライバSD1において、第1入力スイッチング回路(SW5)192、第1抵抗器193、第2入力スイッチング回路(SW6)195、及び第2抵抗器196を備えている点で、第4変形例と相違している。この変形例は、第1接続配線55及び第2接続配線56の配線抵抗の影響を低減することを考慮している。
本変形例によれば、第1信号線ドライバSD1において、第1出力スイッチング回路163の代わりに第3ダイオード167を備えており、第2出力スイッチング回路164の代わりに第4ダイオード168を備えている点で、第2実施形態と相違している。なお、第3ダイオード167は、電源回路160から第1ノード161に向けて順方向に接続されている。第4ダイオード168は、電源回路160から第2ノード162に向けて順方向に接続されている。第2信号線ドライバSD2も、第1信号線ドライバSD1と同様の回路構成を備えている。即ち、第2信号線ドライバSD2は、電源回路260から第1ノード261に向けて順方向に接続された第3ダイオード267と、電源回路260から第2ノード262に向けて順方向に接続された第4ダイオード268とを備えている。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
121、221、321、421…電源回路
123、223、323、423…階調電圧生成回路
140、240、340、440…出力スイッチング回路
141、241、341、441…入力スイッチング回路
122、222、322、422…ダイオード
N11、N21、N31、N41…第1ノード
N12、N22、N32、N42…第2ノード
511…第1接続配線 521…第2接続配線 531…第3接続配線
Claims (19)
- 複数の分割表示領域を有しかつ非表示領域に囲まれた表示領域に画像を表示する表示パネルと、
各々の前記分割表示領域へ対応するデータ信号を供給する複数の信号線ドライバと、
マスタ基板を含み前記データ信号を生成するための階調電圧を前記信号線ドライバへ供給する複数の回路基板と、
各々の前記回路基板に備えられた電源回路と、
各々の前記回路基板に備えられ前記電源回路と接続された階調電圧生成回路と、
各々の前記回路基板同士を互いに接続する少なくとも1つの接続配線と、を備え、
全ての前記階調電圧生成回路が前記マスタ基板に備えられた1つの前記電源回路から供給される基準電圧に応じた階調電圧を生成し、
各々の前記回路基板は、
前記接続配線に接続された回路上に配置された第1ノードと、
前記電源回路と前記第1ノードとを接続する回路上に配置され前記電源回路から前記第1ノードへの電圧供給を制御する出力スイッチング回路と、
前記出力スイッチング回路と前記接続配線とを接続する回路上に配置され前記階調電圧生成回路に接続された第2ノードと、
前記第1ノードと前記階調電圧生成回路とに接続され互いに並列に接続した少なくとも1つの入力スイッチング回路と、
前記入力スイッチング回路に直列に接続され前記接続配線の配線抵抗と同等の抵抗値を有する入力側抵抗器と、を備え、
各々の前記電源回路の出力が安定してから、前記マスタ基板に備えられた前記出力スイッチング回路がオン状態となり前記マスタ基板以外の前記回路基板に備えられた前記出力スイッチング回路がオフ状態となり、
前記マスタ基板中の前記電源回路から出力された前記基準電圧が前記マスタ基板中の前記出力スイッチング回路及び前記接続配線を通して全ての前記階調電圧生成回路へ供給され、
前記マスタ基板に備えられた前記出力スイッチング回路がオン状態となり前記マスタ基板以外の前記回路基板に備えられた前記出力スイッチング回路がオフ状態となり、
次いで、各々の前記回路基板において1つの前記入力スイッチング回路がオン状態となり、
前記基準電圧がオン状態である前記入力スイッチング回路を通して各々の前記階調電圧生成回路へ供給され、
各々の前記階調電圧生成回路へ供給される供給電圧が前記入力側抵抗器における電圧降下によって等しくなる、表示装置。 - 各々の前記接続配線は、第1系統接続配線と第2系統接続配線とを備え、
前記電源回路の前記基準電圧は前記出力スイッチング回路を通ったのち、
出力側抵抗器を介して前記第1系統接続配線に接続された回路と、前記第2系統接続配線に接続された回路とに分岐し、
前記第1系統接続配線又は前記第2系統接続配線のどちらか一方に接続された前記入力スイッチング回路を通して前記階調電圧生成回路に供給される、請求項1に記載の表示装置。 - 複数の分割表示領域を有しかつ非表示領域に囲まれた表示領域に画像を表示する表示パネルと、
各々の前記分割表示領域へ対応するデータ信号を供給する複数の信号線ドライバと、
マスタ基板を含み前記データ信号を生成するための階調電圧を前記信号線ドライバへ供給する複数の回路基板と、
各々の前記回路基板に備えられた電源回路と、
各々の前記回路基板に備えられ前記電源回路と接続された階調電圧生成回路と、
各々の前記回路基板同士を互いに接続する少なくとも1つの接続配線と、を備え、
全ての前記階調電圧生成回路が前記マスタ基板に備えられた1つの前記電源回路から供給される基準電圧に応じた階調電圧を生成し、
各々の前記回路基板は、
前記接続配線に接続された第1ノードと、
前記第1ノードと前記階調電圧生成回路とに接続された入力スイッチング回路と、
前記入力スイッチング回路に直列に接続され前記接続配線の配線抵抗と同等の抵抗値を有する入力側抵抗器と、を備え、
各々の前記階調電圧生成回路へ供給される供給電圧が前記入力側抵抗器における電圧降下によって等しくなる、表示装置。 - 各々の前記回路基板は、前記電源回路と前記第1ノードとを接続する回路上に配置され前記電源回路から前記第1ノードへの電圧供給を制御する出力スイッチング回路を備え、
各々の前記接続配線は、第1系統接続配線と第2系統接続配線とを備え、
前記電源回路の前記基準電圧は前記出力スイッチング回路を通ったのち、
出力側抵抗器を介して前記第1系統接続配線に接続された回路と、前記第2系統接続配線に接続された回路とに分岐し、
前記第1系統接続配線又は前記第2系統接続配線のどちらか一方に接続された前記入力スイッチング回路を通して前記階調電圧生成回路に供給される、請求項3に記載の表示装置。 - 複数の分割表示領域を有しかつ非表示領域に囲まれた表示領域に画像を表示する表示パネルと、
各々の前記分割表示領域へ対応するデータ信号を供給する複数の信号線ドライバと、
マスタ基板を含み前記データ信号を生成するための階調電圧を前記信号線ドライバへ供給する複数の回路基板と、
各々の前記回路基板に備えられた電源回路と、
各々の前記回路基板に備えられ前記電源回路と接続された階調電圧生成回路と、
各々の前記回路基板同士を互いに接続する少なくとも1つの接続配線と、を備え、
全ての前記階調電圧生成回路が前記マスタ基板に備えられた1つの前記電源回路から供給される基準電圧に応じた階調電圧を生成し、
各々の前記回路基板は、
前記接続配線に接続された回路上に配置された第1ノードと、
前記電源回路と前記第1ノードとを接続する回路上に配置され前記電源回路から前記第1ノードへの電圧供給を制御する出力スイッチング回路と、
前記出力スイッチング回路に並列に接続され前記電源回路から前記階調電圧生成回路に向けて順方向に接続されたダイオードと、を備えている、表示装置。 - 前記ダイオードの閾値電圧をVFとし、前記電源回路の誤差電圧を±dVとしたとき、VF>2dVとなる、請求項5に記載の表示装置。
- 複数の分割表示領域を有しかつ非表示領域に囲まれた表示領域に画像を表示する表示パネルと、
各々の前記分割表示領域へ対応するデータ信号を供給する複数の信号線ドライバと、
マスタ基板を含み前記データ信号を生成するための階調電圧を前記信号線ドライバへ供給する複数の回路基板と、
各々の前記回路基板に備えられた電源回路と、
各々の前記回路基板に備えられ前記電源回路と接続された階調電圧生成回路と、
各々の前記回路基板同士を互いに接続する少なくとも1つの接続配線と、を備え、
全ての前記階調電圧生成回路が前記マスタ基板に備えられた1つの前記電源回路から供給される基準電圧に応じた階調電圧を生成し、
各々の前記回路基板は、前記接続配線に接続された回路上に配置された第1ノードと、
前記電源回路と前記第1ノードとを接続する回路上に配置され前記電源回路から前記第1ノードに向けて順方向に接続されたダイオードと、
前記ダイオードと前記接続配線とを接続する回路上に配置され前記階調電圧生成回路に接続された第2ノードと、を備え、
前記基準電圧が前記マスタ基板中の前記ダイオードを通して供給される、表示装置。 - 各々の前記接続配線及び前記回路基板は交互に接続されており、前記マスタ基板には2つの前記接続配線が接続している、請求項1乃至7のいずれか1項に記載の表示装置。
- 全ての前記回路基板は、同じ回路構成を備えている、請求項1乃至8のいずれか1項に記載の表示装置。
- 複数の分割表示領域を有しかつ非表示領域に囲まれた表示領域に画像を表示する表示パネルと、
前記非表示領域に配置されマスタドライバを含み各々の前記分割表示領域へ対応するデータ信号を供給する複数の信号線ドライバと、
各々の前記信号線ドライバに備えられた複数の階調電圧生成回路と、
各々の前記階調電圧生成回路の一端に接続した複数の電源回路と、
各々の前記電源回路と前記一端とを接続する回路上に配置されたノードと、
各々の前記ノードを互いに接続する接続配線と、を備え、
前記マスタドライバに備えられた1つの前記電源回路が全ての前記一端へ基準電圧を供給し、
前記階調電圧生成回路が前記基準電圧に応じた階調電圧を生成し、
各々の前記信号線ドライバは、
前記電源回路と前記ノードとを接続する回路上に配置され前記電源回路から前記ノードへの電圧供給を制御する出力スイッチング回路と、
前記出力スイッチング回路と前記一端とに接続され互いに並列に接続された少なくとも1つの入力スイッチング回路と、
前記入力スイッチング回路に直列に接続され前記接続配線と同等の抵抗値を有する抵抗器と、を備え、
各々の前記電源回路の出力が安定してから、前記マスタドライバに備えられた前記出力スイッチング回路がオフ状態からオン状態となり、
前記マスタドライバの前記一端に前記出力スイッチング回路を通して供給される前記基準電圧が前記接続配線を通して全ての前記一端へ供給され、
前記マスタドライバに備えられた前記出力スイッチング回路がオン状態となった後、
次いで、各々の前記信号線ドライバにおいて1つの前記入力スイッチング回路がオン状態となり、
前記基準電圧はオン状態となった前記入力スイッチング回路を通して各々の前記一端に供給され、
各々の前記一端へ供給される電圧が前記抵抗器における電圧降下によって等しくなる、表示装置。 - 複数の分割表示領域を有しかつ非表示領域に囲まれた表示領域に画像を表示する表示パネルと、
前記非表示領域に配置されマスタドライバを含み各々の前記分割表示領域へ対応するデータ信号を供給する複数の信号線ドライバと、
各々の前記信号線ドライバに備えられた複数の階調電圧生成回路と、
各々の前記階調電圧生成回路の一端に接続した複数の電源回路と、
各々の前記電源回路と前記一端とを接続する回路上に配置されたノードと、
各々の前記ノードを互いに接続する接続配線と、を備え、
前記マスタドライバに備えられた1つの前記電源回路が全ての前記一端へ基準電圧を供給し、
前記階調電圧生成回路が前記基準電圧に応じた階調電圧を生成し、
各々の前記信号線ドライバは、
前記電源回路と前記ノードとを接続する回路上に配置され前記電源回路から前記ノードへの電圧供給を制御する出力スイッチング回路と、
前記出力スイッチング回路と前記一端とに接続され互いに並列に接続された少なくとも1つの入力スイッチング回路と、
前記入力スイッチング回路に直列に接続され前記接続配線と同等の抵抗値を有する抵抗器と、を備え、
各々の前記一端へ供給される電圧が前記抵抗器における電圧降下によって等しくなる、表示装置。 - 前記表示パネルは、前記信号線ドライバに接続し前記表示領域に並んで配置された複数の信号線と、
前記表示領域に並んで配置され前記信号線と交差する複数の走査線と、を備え、
前記接続配線は前記信号線又は前記走査線と同じ層に同じ材料で形成されている、請求項10または11に記載の表示装置。 - 複数の分割表示領域を有しかつ非表示領域に囲まれた表示領域に画像を表示する表示パネルと、
前記非表示領域に配置されマスタドライバを含み各々の前記分割表示領域へ対応するデータ信号を供給する複数の信号線ドライバと、
各々の前記信号線ドライバに備えられた複数の階調電圧生成回路と、
各々の前記階調電圧生成回路の一端に接続した複数の電源回路と、
各々の前記電源回路と前記一端とを接続する回路上に配置されたノードと、
各々の前記ノードを互いに接続する接続配線と、を備え、
前記マスタドライバに備えられた1つの前記電源回路が全ての前記一端へ基準電圧を供給し、
前記階調電圧生成回路が前記基準電圧に応じた階調電圧を生成し、
各々の前記信号線ドライバは、前記電源回路と前記ノードとを接続する回路上に配置され前記電源回路から前記ノードへの電圧供給を制御する出力スイッチング回路を備え、
各々の前記電源回路の出力が安定してから、前記マスタドライバに備えられた前記出力スイッチング回路がオフ状態からオン状態となり、
前記マスタドライバの前記一端に前記出力スイッチング回路を通して供給される前記基準電圧が前記接続配線を通して全ての前記一端へ供給され、
各々の前記信号線ドライバは、前記出力スイッチング回路に並列に接続され前記電源回路から前記一端に向けて順方向に接続されたダイオードを備えている、表示装置。 - 複数の分割表示領域を有しかつ非表示領域に囲まれた表示領域に画像を表示する表示パネルと、
前記非表示領域に配置されマスタドライバを含み各々の前記分割表示領域へ対応するデータ信号を供給する複数の信号線ドライバと、
各々の前記信号線ドライバに備えられた複数の階調電圧生成回路と、
各々の前記階調電圧生成回路の一端に接続した複数の電源回路と、
各々の前記電源回路と前記一端とを接続する回路上に配置されたノードと、
各々の前記ノードを互いに接続する接続配線と、を備え、
前記マスタドライバに備えられた1つの前記電源回路が全ての前記一端へ基準電圧を供給し、
前記階調電圧生成回路が前記基準電圧に応じた階調電圧を生成し、
各々の前記信号線ドライバは、
前記電源回路と前記ノードとを接続する回路上に配置され前記電源回路から前記ノードへの電圧供給を制御する出力スイッチング回路と、
前記出力スイッチング回路に並列に接続され前記電源回路から前記一端に向けて順方向に接続されたダイオードと、を備えている、表示装置。 - 複数の分割表示領域を有しかつ非表示領域に囲まれた表示領域に画像を表示する表示パネルと、
前記非表示領域に配置されマスタドライバを含み各々の前記分割表示領域へ対応するデータ信号を供給する複数の信号線ドライバと、
各々の前記信号線ドライバに備えられた複数の階調電圧生成回路と、
各々の前記階調電圧生成回路の一端に接続した複数の電源回路と、
各々の前記電源回路と前記一端とを接続する回路上に配置されたノードと、
各々の前記ノードを互いに接続する接続配線と、を備え、
前記マスタドライバに備えられた1つの前記電源回路が全ての前記一端へ基準電圧を供給し、
前記階調電圧生成回路が前記基準電圧に応じた階調電圧を生成し、
各々の前記信号線ドライバは、前記電源回路と前記ノードとを接続する回路上に配置され前記電源回路から前記ノードに向けて順方向に接続されたダイオードを備えている、表示装置。 - 前記表示パネルは、前記信号線ドライバに接続し前記表示領域に並んで配置された複数の信号線と、
前記表示領域に並んで配置され前記信号線と交差する複数の走査線と、を備え、
前記接続配線は前記信号線又は前記走査線と同じ層に同じ材料で形成されている、請求項13乃至15のいずれか1項に記載の表示装置。 - 全ての前記信号線ドライバは、同じ回路構成を備えている、請求項11乃至16のいずれか1項に記載の表示装置。
- 前記表示パネルの駆動周波数は、120Hz以上である、請求項1乃至17のいずれか1項に記載の表示装置。
- 前記表示パネルは、各画素に配置された画素電極と、
複数の前記画素電極に亘って対向し複数の前記分割表示領域において同電位の共通電圧が供給される共通電極と、を備えている、請求項1乃至18のいずれか1項に記載の表示装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015135273A JP6543522B2 (ja) | 2015-07-06 | 2015-07-06 | 表示装置 |
US15/185,921 US10497332B2 (en) | 2015-07-06 | 2016-06-17 | Display device |
CN201620704016.5U CN205910451U (zh) | 2015-07-06 | 2016-07-05 | 显示装置 |
CN201720067315.7U CN206863387U (zh) | 2015-07-06 | 2016-07-05 | 显示装置 |
US16/659,781 US10839768B2 (en) | 2015-07-06 | 2019-10-22 | Display device |
US17/035,834 US11373617B2 (en) | 2015-07-06 | 2020-09-29 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015135273A JP6543522B2 (ja) | 2015-07-06 | 2015-07-06 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017016059A JP2017016059A (ja) | 2017-01-19 |
JP6543522B2 true JP6543522B2 (ja) | 2019-07-10 |
Family
ID=57731272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015135273A Active JP6543522B2 (ja) | 2015-07-06 | 2015-07-06 | 表示装置 |
Country Status (3)
Country | Link |
---|---|
US (3) | US10497332B2 (ja) |
JP (1) | JP6543522B2 (ja) |
CN (2) | CN205910451U (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017151197A (ja) * | 2016-02-23 | 2017-08-31 | ソニー株式会社 | ソースドライバ、表示装置、及び、電子機器 |
CN109716428A (zh) * | 2016-09-27 | 2019-05-03 | 夏普株式会社 | 显示装置 |
KR102488284B1 (ko) * | 2017-12-29 | 2023-01-12 | 엘지디스플레이 주식회사 | 투 패널 표시 장치 |
KR102476183B1 (ko) * | 2018-02-19 | 2022-12-09 | 삼성디스플레이 주식회사 | 표시 장치 |
CN111868808B (zh) * | 2018-03-22 | 2021-11-09 | 夏普株式会社 | 显示装置 |
CN110085140A (zh) * | 2019-05-13 | 2019-08-02 | 京东方科技集团股份有限公司 | 显示模组及其制作方法、和显示装置 |
US11798510B2 (en) | 2019-09-11 | 2023-10-24 | Beijing Boe Optoelectronics Technology Co., Ltd. | Display apparatus and driving method thereof |
JP7286498B2 (ja) * | 2019-09-24 | 2023-06-05 | ラピスセミコンダクタ株式会社 | レベル電圧生成回路、データドライバ及び表示装置 |
US11373579B2 (en) * | 2019-12-30 | 2022-06-28 | Lg Display Co., Ltd. | Display device |
KR20220092016A (ko) * | 2020-12-24 | 2022-07-01 | 엘지디스플레이 주식회사 | 듀얼 데이터배선을 포함하는 표시장치 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5598180A (en) * | 1992-03-05 | 1997-01-28 | Kabushiki Kaisha Toshiba | Active matrix type display apparatus |
JP3110339B2 (ja) | 1997-02-28 | 2000-11-20 | 松下電器産業株式会社 | 液晶表示装置の駆動電源線の配線方法 |
JP3895186B2 (ja) * | 2002-01-25 | 2007-03-22 | シャープ株式会社 | 表示装置用駆動装置および表示装置の駆動方法 |
TW200509037A (en) * | 2003-08-22 | 2005-03-01 | Ind Tech Res Inst | A gate driver for a display |
TWM256198U (en) | 2004-03-10 | 2005-02-01 | Mou-Tsan Tsai | Hand-clamping prevention structure for folding waist-stretching chair |
JP2005338421A (ja) * | 2004-05-27 | 2005-12-08 | Renesas Technology Corp | 液晶表示駆動装置および液晶表示システム |
KR100621020B1 (ko) * | 2004-12-08 | 2006-09-19 | 엘지전자 주식회사 | 휴대단말기의 표시부 제어장치 및 방법 |
JP4915841B2 (ja) | 2006-04-20 | 2012-04-11 | ルネサスエレクトロニクス株式会社 | 階調電圧発生回路、ドライバic、及び液晶表示装置 |
JP2008292926A (ja) * | 2007-05-28 | 2008-12-04 | Seiko Epson Corp | 集積回路装置、表示装置および電子機器 |
KR101410955B1 (ko) * | 2007-07-20 | 2014-07-03 | 삼성디스플레이 주식회사 | 표시장치 및 표시장치의 구동방법 |
EP2187379A4 (en) * | 2007-08-10 | 2011-09-14 | Sharp Kk | DISPLAY, DISPLAY CONTROL, DISPLAY CONTROL PROCEDURE, LIQUID CRYSTAL DISPLAY AND TV RECEIVER |
KR101332798B1 (ko) * | 2007-08-29 | 2013-11-26 | 삼성디스플레이 주식회사 | 전원 생성 모듈 및 이를 구비하는 액정 표시 장치 |
CN101809646B (zh) * | 2007-11-07 | 2012-09-26 | 夏普株式会社 | 显示装置、液晶显示装置、电视接收机 |
JP5114326B2 (ja) * | 2008-07-17 | 2013-01-09 | 株式会社ジャパンディスプレイイースト | 表示装置 |
WO2010041649A1 (ja) * | 2008-10-10 | 2010-04-15 | シャープ株式会社 | 表示装置及びその駆動方法 |
US9070323B2 (en) * | 2009-02-17 | 2015-06-30 | Global Oled Technology Llc | Chiplet display with multiple passive-matrix controllers |
KR101762247B1 (ko) * | 2010-12-02 | 2017-07-31 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 구비한 표시 장치 |
WO2012157728A1 (ja) * | 2011-05-18 | 2012-11-22 | シャープ株式会社 | 表示装置 |
US9495923B2 (en) * | 2011-05-18 | 2016-11-15 | Sharp Kabushiki Kaisha | Liquid crystal display device, method of driving liquid crystal display device, and television receiver |
JP5961508B2 (ja) * | 2012-09-27 | 2016-08-02 | ラピスセミコンダクタ株式会社 | ソースドライバicチップ |
US9129902B2 (en) * | 2013-05-01 | 2015-09-08 | Lam Research Corporation | Continuous plasma ETCH process |
KR102141885B1 (ko) * | 2013-12-31 | 2020-08-06 | 엘지디스플레이 주식회사 | 표시장치 및 그 구동방법 |
KR102160814B1 (ko) * | 2014-02-24 | 2020-09-29 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
KR102255866B1 (ko) * | 2014-02-27 | 2021-05-26 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
KR102224080B1 (ko) * | 2014-06-02 | 2021-03-10 | 삼성디스플레이 주식회사 | 표시장치 |
KR20160011293A (ko) * | 2014-07-21 | 2016-02-01 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20160082401A (ko) * | 2014-12-26 | 2016-07-08 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 |
-
2015
- 2015-07-06 JP JP2015135273A patent/JP6543522B2/ja active Active
-
2016
- 2016-06-17 US US15/185,921 patent/US10497332B2/en active Active
- 2016-07-05 CN CN201620704016.5U patent/CN205910451U/zh not_active Expired - Fee Related
- 2016-07-05 CN CN201720067315.7U patent/CN206863387U/zh not_active Expired - Fee Related
-
2019
- 2019-10-22 US US16/659,781 patent/US10839768B2/en active Active
-
2020
- 2020-09-29 US US17/035,834 patent/US11373617B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN205910451U (zh) | 2017-01-25 |
US20210012744A1 (en) | 2021-01-14 |
JP2017016059A (ja) | 2017-01-19 |
US10497332B2 (en) | 2019-12-03 |
US20200051521A1 (en) | 2020-02-13 |
US10839768B2 (en) | 2020-11-17 |
US11373617B2 (en) | 2022-06-28 |
CN206863387U (zh) | 2018-01-09 |
US20170011702A1 (en) | 2017-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6543522B2 (ja) | 表示装置 | |
CN111210784B (zh) | 数据驱动电路、显示面板和显示装置 | |
JP6272712B2 (ja) | 表示デバイスの駆動装置 | |
US10460694B2 (en) | Display device | |
CN102074188B (zh) | 显示装置 | |
KR20180014328A (ko) | 표시장치, 게이트 드라이버 및 게이트 드라이버의 구동 방법 | |
KR20180072922A (ko) | 유기발광표시패널, 유기발광표시장치 | |
KR20070080623A (ko) | 감마전압 발생장치 및 이를 구비한 표시 장치 | |
JP2007334276A (ja) | グレイスケール電圧源のための出力バッファー | |
KR20170015752A (ko) | 감마기준전압 생성부 및 이를 포함하는 표시장치 | |
KR102455584B1 (ko) | Oled 표시패널과 이를 이용한 oled 표시 장치 | |
KR20180076490A (ko) | 유기발광표시장치와 유기발광표시장치의 구동 방법 | |
KR102203773B1 (ko) | 표시패널과 이를 이용한 oled 표시 장치 | |
KR20170081046A (ko) | 유기발광표시장치, 데이터 드라이버 및 샘플 홀드 회로 | |
KR102244247B1 (ko) | 표시장치 | |
KR102513096B1 (ko) | 서브픽셀, 데이터 구동 회로 및 표시장치 | |
KR102253685B1 (ko) | 표시장치 및 그 구동방법 | |
JP2018017793A (ja) | 電気光学装置および電子機器 | |
CN100483938C (zh) | 具有源跟随器的电路及具有该电路的半导体器件 | |
KR102558932B1 (ko) | 감마 전압 생성 회로, 데이터 드라이버 | |
KR20180003745A (ko) | 표시장치 및 그 구동방법 | |
KR20180058273A (ko) | 데이터 드라이버, 표시장치 및 표시장치의 구동 방법 | |
KR20240094346A (ko) | 디스플레이 장치 및 레벨 시프터 | |
KR20240085852A (ko) | 감마 전압 생성 회로 및 소스 드라이버 회로 | |
KR20180075272A (ko) | 감마 회로, 데이터 드라이버 및 데이터 드라이버의 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190617 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6543522 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |