KR20220092016A - 듀얼 데이터배선을 포함하는 표시장치 - Google Patents

듀얼 데이터배선을 포함하는 표시장치 Download PDF

Info

Publication number
KR20220092016A
KR20220092016A KR1020200183350A KR20200183350A KR20220092016A KR 20220092016 A KR20220092016 A KR 20220092016A KR 1020200183350 A KR1020200183350 A KR 1020200183350A KR 20200183350 A KR20200183350 A KR 20200183350A KR 20220092016 A KR20220092016 A KR 20220092016A
Authority
KR
South Korea
Prior art keywords
transistor
voltage
gate
data
switched according
Prior art date
Application number
KR1020200183350A
Other languages
English (en)
Inventor
이부흥
정의현
심다혜
김성훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200183350A priority Critical patent/KR20220092016A/ko
Priority to US17/536,818 priority patent/US11651730B2/en
Publication of KR20220092016A publication Critical patent/KR20220092016A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은, 제1 방향으로 연장된 게이트배선과, 제2 방향으로 연장되어 게이트배선과 교차하는 좌 데이터배선 및 우 데이터배선과, 제1 및 제2 방향으로 배열된 다수의 부화소를 포함하며, 제1 방향의 화소열의 다수의 부화소는 동일 게이트배선에 연결되고, 제2 방향의 화소열의 다수의 부화소는 좌 데이터배선과 우 데이터배선에 번갈아 연결되는 표시장치를 제공한다.

Description

듀얼 데이터배선을 포함하는 표시장치{Display Device Including Dual Data Lines}
본 발명은 표시장치에 관한 것으로, 특히 좌데이터배선 및 우데이터배선을 통하여 데이터전압을 부화소에 공급하는 듀얼 데이터배선을 포함하는 표시장치에 관한 것이다.
최근, 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판표시장치(flat panel display)가 널리 개발되어 다양한 분야에 적용되고 있다.
다양한 평판표시장치 중에서, 액정표시장치(liquid crystal display device: LCD), 유기발광다이오드 표시장치(organic light emitting diode display device: OLED), 마이크로 엘이디 표시장치(micro light emitting diode display device: μ-LED), 그리고 양자점 발광다이오드 표시장치(quantum dot light emitting diode display device: QLED) 등이 널리 개발되어 적용되고 있다.
이러한 표시장치는, 데이터 구동부로부터 출력되는 데이터전압을 표시패널의 화소에 공급하여 영상을 표시하는데, 해상도 증가에 따라 화소의 개수가 증가하고, 이에 따라 각 화소에 대한 데이터전압의 인가시간이 감소하여 데이터배선에 대한 충전시간이 감소하는 문제가 있다.
또한, 화소의 개수 증가에 따라 데이터 구동부의 크기 및 개수가 증가하여 표시장치의 제조비용이 증가하는 문제가 있다.
본 발명은, 이러한 문제점을 해결하기 위하여 제시된 것으로, 충분한 충전시간이 확보되는 듀얼 데이터배선을 포함하는 표시장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은, 데이터 구동부의 크기 및 개수가 증가하는 것을 방지하고 제조비용이 절감되는 듀얼 데이터배선을 포함하는 표시장치를 제공하는 것을 목적으로 한다.
전술한 바와 같은 과제를 달성하기 위해, 본 발명은, 제1 방향으로 연장된 게이트배선과, 제2 방향으로 연장되어 게이트배선과 교차하는 좌 데이터배선 및 우 데이터배선과, 제1 및 제2 방향으로 배열된 다수의 부화소를 포함하며, 제1 방향의 화소열의 다수의 부화소는 동일 게이트배선에 연결되고, 제2 방향의 화소열의 다수의 부화소는 좌 데이터배선과 우 데이터배선에 번갈아 연결되는 표시장치를 제공한다.
게이트배선은 첫 번째 게이트배선과 두 번째 게이트배선을 포함한다.
다수의 부화소 각각은, 구동 트랜지스터와 제1 내지 제9 트랜지스터 및 발광다이오드를 포함하고, 제1 내지 제9 트랜지스터는 첫 번째 및 두 번째 게이트전압과 발광전압에 따라 스위칭되며, 구동 트랜지스터는 스토리지 커패시터의 일 전극의 전압에 따라 스위칭되고 제2 트랜지스터에 연결되며, 제1 트랜지스터는 두 번째 게이트전압에 따라 스위칭 되고 구동 트랜지스터 및 제4 트랜지스터에 연결되며, 제2 트랜지스터는 두 번째 게이트전압에 따라 스위칭 되고 데이터전압을 전달하며, 제3 트랜지스터는 발광전압에 따라 스위칭 되고 제2 트랜지스터에 연결되며, 제4 트랜지스터는 발광전압에 따라 스위칭 되고 구동 트랜지스터에 연결되며, 제5 트랜지스터는 첫 번째 게이트전압에 따라 스위칭 되고 초기화전압을 전달하며, 제6 트랜지스터는 첫 번째 게이트전압에 따라 스위칭 되고 초기화전압을 전달하며, 제7 트랜지스터는 발광전압에 따라 스위칭되고 고전위전압을 전달하며, 제8 트랜지스터는 첫 번째 게이트전압에 따라 스위칭되고 기준전압을 전달하며, 제9 트랜지스터는 두 번째 게이트전압에 따라 스위칭되고 기준전압을 전달하며, 발광다이오드는 제4 트랜지스터에 연결된다.
제5 및 제6 트랜지스터는 이중 게이트 구조를 이룬다.
제5 및 제6 트랜지스터는 제2 방향의 화소열에서 이전 단의 부화소의 발광다이오드에 연결된다.
제1 트랜지스터는 이중 게이트 구조를 가진다.
제1 트랜지스터 및 좌 데이터배선 또는 우 데이터배선 사이에는 데이터 차단층이 구비되고, 데이터 차단층은 직류 전압에 연결된다.
데이터전압을 좌 데이터배선과 우 데이터배선에 순차적으로 전달하는 제1 및 제2 먹스스위치를 더 포함하고, 제1 및 제2 먹스스위치는 데이터 구동부의 하나의 출력단자에 연결된다.
본 발명의 표시장치는 제1 방향에 평행한 단변과 제2 방향에 평행한 장변을 가진다.
데이터 구동부는 표시장치의 단변에 위치한다.
본 발명은, 좌데이터배선 및 우데이터배선으로 이루어지는 듀얼 데이터배선을 통하여 표시패널의 부화소에 데이터전압을 공급함으로써, 듀얼 데이터배선에 대한 충분한 충전시간, 즉, 샘플링 시간을 확보할 수 있다.
또한, 좌 데이터배선 및 우 데이터배선을 데이터 구동부의 하나의 출력단자에 연결함으로써, 데이터 구동부의 출력단자의 개수가 증가하지 않는다. 이에 따라, 데이터 구동부의 크기 및 개수가 증가하지 않는다.
본 발명의 표시장치를 포트레이트 구조에 적용함으로써, 화소의 개수가 증가하더라도 데이터 구동부의 크기 및 개수를 최소화하거나 줄여 제조비용을 절감할 수 있다.
또한, 본 발명의 표시장치를 포트레이트 구조에 적용함으로써, 플렉서블 디스플레이에 적용이 용이하며, 멀티 커브를 구현할 수 있다.
도 1은 본 발명의 실시예에 따른 표시장치를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시예에 따른 표시장치의 표시패널의 구성을 개략적으로 도시한 도면이다.
도 3은 본 발명의 실시예에 따른 표시장치의 부화소를 도시한 회로도이다.
도 4는 본 발명의 실시예에 따른 표시장치의 구동 타이밍도이다.
도 5는 본 발명의 실시예에 따른 표시장치의 개략적인 평면도이다.
도 6은 도 5에서 A1영역을 확대한 평면도이다.
도 7은 도 6의 I-I'선에 대응하는 단면도이다.
도 8은 본 발명의 일 실시예에 따른 랜드스케이프 구조의 표시장치를 개략적으로 도시한 도면이다.
도 9는 본 발명의 다른 실시예에 따른 포트레이트 구조의 표시장치를 개략적으로 도시한 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 표시장치에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 표시장치를 개략적으로 도시한 도면으로, 일례로, 표시장치는 유기발광다이오드 표시장치일 수 있다.
도 1에 도시한 바와 같이, 본 발명의 실시예에 따른 표시장치(100)는, 표시패널(110), 타이밍 제어부(120), 데이터 구동부(130), 감마부(132), 그리고 게이트 구동부(140)를 포함한다.
타이밍 제어부(120)는, 그래픽카드 또는 TV시스템과 같은 외부 시스템(미도시)으로부터 전달되는 영상신호와 데이터인에이블신호, 수평동기신호, 수직동기신호, 및 클럭 등의 다수의 타이밍신호를 이용하여 영상데이터, 데이터제어신호 및 게이트제어신호를 생성할 수 있다. 그리고, 타이밍 제어부(120)는 생성된 영상데이터 및 데이터제어신호를 데이터 구동부(130)로 전달하고, 생성된 게이트제어신호를 게이트 구동부(140)로 전달한다.
데이터 구동부(130)는, 타이밍 제어부(120)로부터 전달되는 데이터제어신호 및 영상데이터를 이용하여 데이터신호인 데이터전압을 생성하고, 생성된 데이터전압을 표시패널(110)의 데이터배선(DLL(m), DLR(m))에 인가한다. 여기서, m은 자연수이다.
감마부(132)는, 데이터 구동부(130)의 영상데이터에 대응되는 데이터전압을 데이터 구동부(130)로 전달한다.
게이트 구동부(140)는, 타이밍 제어부(120)로부터 전달되는 게이트제어신호를 이용하여 게이트신호인 게이트전압을 생성하고, 생성된 게이트전압을 표시패널(110)의 게이트배선(GL(n))에 인가한다. 여기서, n은 자연수이다.
게이트 구동부(140)는, 게이트배선(GL(n))과 데이터배선(DLL(m), DLR(m)) 및 화소(P)가 형성되는 표시패널(110)의 기판에 함께 형성되는 게이트-인-패널(gate in panel: GIP) 타입일 수 있다.
표시패널(110)은, 게이트전압 및 데이터전압을 이용하여 영상을 표시하는데, 이를 위하여 표시영역에 배치되는 다수의 화소(P), 다수의 게이트배선(GL(n)), 다수의 좌 데이터배선(DLL(m)) 및 우 데이터배선(DLR(m))을 포함한다.
다수의 화소(P)의 각각은 제1, 제2, 제3 부화소(SP1, SP2, SP3)를 포함하고, 게이트배선(GL(n))과 좌 데이터배선(DLL(m)) 및 우 데이터배선(DLR(m))은 서로 교차하여 제1, 제2, 제3 부화소(SP1, SP2, SP3)를 정의한다. 일례로, 제1, 제2, 제3 부화소(SP1, SP2, SP3)는 각각 적, 녹, 청색 부화소일 수 있다.
각 부화소(SP1, SP2, SP3)의 좌측 및 우측에는 각각 좌 데이터배선(DLL(m)) 및 우 데이터배선(DLR(m))이 배치될 수 있다. 즉, 좌 데이터배선(DLL(m))과 우 데이터배선(DLR(m))의 사이에 각 부화소(SP1, SP2, SP3)가 위치한다.
제1, 제2, 제3 부화소(SP1, SP2, SP3)의 각각은 하나의 게이트배선(GL(n))과 하나의 좌 데이터배선(DLL(m)) 또는 우 데이터배선(DLR(m))에 연결된다.
여기서, 하나의 수평화소열의 제1, 제2, 제3 부화소(SP1, SP2, SP3)는 동일 게이트배선(GL(n))에 연결되고, 하나의 수직화소열의 제1, 제2, 제3 부화소(SP1, SP2, SP3)는 좌 데이터배선(DLL(m)) 및 우 데이터배선(DLR(m))에 번갈아 연결된다. 이에 따라, 일 수평화소열의 제1, 제2, 제3 부화소(SP1, SP2, SP3)는 좌 데이터배선(DLL(m))에 연결되고, 다음 수평화소열의 제1, 제2, 제3 부화소(SP1, SP2, SP3)는 우 데이터배선(DLR(m))에 연결된다.
예를 들어, n이 1일 때, 제n 수평화소열인 제1 수평화소열에서, 제1 부화소(SP1)는 제1 게이트배선(GL(1)) 및 제1 좌 데이터배선(DLL(1))에 연결되고, 제2 부화소(SP2)는 제1 게이트배선(GL(1)) 및 제2 좌 데이터배선(DLL(2))에 연결되며, 제3 부화소(SP3)는 제1 게이트배선(GL(1)) 및 제3 좌 데이터배선(DLL(3))에 연결될 수 있다.
또한, n이 1일 때, 제(n+1) 수평화소열인 제2 수평화소열에서, 제1 부화소(SP1)는 제2 게이트배선(GL(2)) 및 제1 우 데이터배선(DLR(1))에 연결되고, 제2 부화소(SP2)는 제2 게이트배선(GL(2)) 및 제2 우 데이터배선(DLR(2))에 연결되며, 제3 부화소(SP3)는 제2 게이트배선(GL(2)) 및 제3 우 데이터배선(DLR(3))에 연결될 수 있다.
본 발명의 표시장치(100)가 유기발광다이오드 표시장치일 때, 제1, 제2, 제3 부화소(SP1, SP2, SP3)의 각각은 스위칭 박막트랜지스터, 구동 박막트랜지스터 및 센싱 박막트랜지스터와 같은 다수의 박막트랜지스터와, 스토리지 커패시터 및 발광다이오드를 포함할 수 있으며, 이에 대해, 추후 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 표시장치의 표시패널의 구성을 개략적으로 도시한 도면으로, 도 1을 함께 참조하여 설명한다.
도 2에 도시한 바와 같이, 본 발명의 실시예에 따른 표시패널(110)은 다수의 제1 및 제2 먹스스위치(MT1, MT2)와 다수의 부화소(SPnm)를 포함한다. 여기서, n과 m은 자연수이다.
각 부화소(SPnm)는 하나의 게이트배선(GL(n))과 하나의 좌 데이터배선(DLL(m)) 또는 우 데이터배선(DLR(m))에 연결된다.
각 게이트배선(GL(n))은 첫 번째 게이트배선(GL1(n))과 두 번째 게이트배선(GL2(n))을 포함할 수 있다. 그리고, 하나의 수평화소열의 부화소(SPnm)는 첫 번째 게이트배선(GL1(n)) 및 두 번째 게이트배선(GL2(n)) 모두와 연결된다.
예를 들어, 제1 수평화소열의 부화소(SP1m)는 좌 데이터배선(DLL(m))에 연결되고, 제2 수평화소열의 부화소(SP2m)는 우 데이터배선(DLR(m))에 연결되며, 제3 수평화소열의 부화소(SP3m)는 좌 데이터배선(DLL(m))에 연결되고, 제n 수평화소열의 부화소(SPnm)는 우 데이터배선(DLR(m))에 연결된다.
여기서, 제n 수평화소열의 부화소(SPnm)까지만 도시하였으나, 본 발명은 이에 제한되지 않으며, 제(n+1) 수평화소열이 더 구비될 수 있다. 또한, 제m 수직화소열의 부화소(SPnm)까지만 도시하였으나, 본 발명은 이에 제한되지 않으며, 제(m+1) 수직화소열이 더 구비될 수 있다.
한편, 다수의 제1 및 제2 먹스스위치(MT1, MT2)는 제1 및 제2 먹스신호(MUX1, MUX2)에 따라 데이터 구동부(130)의 다수의 버퍼(도시하지 않음)로부터 출력되는 다수의 데이터전압(Vdata)을 데이터배선(DLL(m), DLR(m))에 순차적으로 전달한다.
여기서, 제1 먹스스위치(MT1)는 좌 데이터배선(DLL(m))에 연결되고, 제2 먹스스위치(MT2)는 우 데이터배선(DLR(m))에 연결되며, 하나의 수직화소열에 대응하는 제1 및 제2 먹스스위치(MT1, MT2)는 데이터 구동부(130)의 1개의 출력단자, 즉, 채널에 연결된다.
다수의 제1 먹스스위치(MT1)는 제1 먹스신호(MUX1)에 따라, 좌 데이터전압(VDL)을 좌 데이터배선(DLL(m))에 순차적으로 전달할 수 있다. 그리고, 다수의 제2먹스스위치(MT2)는 제2 먹스신호(MUX2)에 따라, 우 데이터전압(VDR)을 우 데이터배선(DLR(m))에 순차적으로 전달할 수 있다.
따라서, 제1 수평화소열의 부화소(SP1m)는 좌 데이터전압인 제1 데이터전압(VDL(1))을 인가 받고, 제2 수평화소열의 부화소(SP2m)는 우 데이터전압인 제2 데이터전압(VDR(2))을 인가 받으며, 제3 수평화소열의 부화소(SP3m)는 좌 데이터전압인 제3 데이터전압(VDL(3))을 인가 받고, 제n 수평화소열의 부화소(SPnm)는 우 데이터전압인 제n 데이터전압(VDR(n))을 인가 받는다.
다수의 부화소(SPnm)는 다수의 제1 및 제2 먹스스위치(MT1, MT2)와 데이터배선(DLL(m), DLR(m))을 통하여 전달되는 다수의 데이터전압(Vdata)을 이용하여 영상을 표시한다.
이와 같이, 본 발명의 실시예에 따른 표시장치(100)에서는, 데이터 구동부(130)의 1개의 출력단자, 즉, 채널로부터 순차적으로 출력되는 데이터전압(Vdata)이 표시패널(110)의 다수의 제1 및 제2 먹스스위치(MT1, MT2)를 통하여 하나의 수직화소열의 인접한 두 개의 부화소(SPnm)에 순차적으로 전달된다.
이에 따라, 데이터 구동부(130)의 출력단자의 개수, 즉, 핀 수가 증가되지 않는다.
또한, 하나의 수직화소열의 부화소(SPnm)가 좌 데이터배선(DLL(m)) 및 우 데이터배선(DLR(m))에 번갈아 연결됨으로써, 샘플링 시간을 증가시킬 수 있다.
도 3은 본 발명의 실시예에 따른 표시장치의 부화소를 도시한 회로도로, 유기발광다이오드 표시장치를 일례로 도시한다. 도 3은 하나의 수직화소열에서 제n 부화소(SP(n))와 제(n+1) 부화소(SP(n+1))를 도시하며, 도 2를 함께 참조하여 설명한다.
도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 표시장치의 표시패널의 각 부화소(SP(n), SP(n+1))는 구동 트랜지스터(DT), 제1 내지 제9 트랜지스터(T1 내지 T9), 스토리지 커패시터(Cst), 그리고 발광다이오드(De)를 포함한다. 여기서, 스토리지 커패시터(Cst)의 제1 전극은 제1 노드(N1)에 연결되고, 제2 전극은 제2 노드(N2)에 연결된다.
예를 들어, 구동 트랜지스터(DT)와 제1 내지 제9 트랜지스터(T1 내지 T9)는 P타입 일 수 있다. 그러나, 본 발명은 이에 제한되지 않으며, 구동 트랜지스터(DT)와 제1 내지 제9 트랜지스터(T1 내지 T9)는 N타입 일 수도 있다.
구동 트랜지스터(DT)는 스토리지 커패시터(Cst)의 제2 전극, 즉, 제2 노드(N2)의 전압에 따라 스위칭 되고, 제1 내지 제9 트랜지스터(T1 내지 T9)의 각각은 첫 번째 게이트전압(S1(n), S1(n+1))과 두 번째 게이트전압(S2(n), S2(n+1)) 및 발광전압(EM(n), EM(n+1)) 중 하나에 따라 스위칭된다.
구체적으로, 구동 트랜지스터(DT)는 스토리지 커패시터(Cst)의 제2 전극의 전압에 따라 스위칭 될 수 있다. 구동 트랜지스터(DT)의 게이트전극은 스토리지 커패시터(Cst)의 제2 전극, 제1 트랜지스터(T1)의 드레인전극, 그리고 제5 트랜지스터(T5)의 소스전극에 연결될 수 있다. 그리고, 구동 트랜지스터(DT)의 소스전극은 제2 트랜지스터(T2)의 드레인전극과 제3 트랜지스터(T3)의 소스전극에 연결되며, 구동 트랜지스터(DT)의 드레인전극은 제1 및 제4 트랜지스터(T1, T4)의 소스전극에 연결된다.
제1 트랜지스터(T1)는 두 번째 게이트전압(S2(n), S2(n+1))에 따라 스위칭 될 수 있다. 제1 트랜지스터(T1)의 게이트전극은 두 번째 게이트배선(GL2(n), GL2(n+1))에 연결되어 두 번째 게이트전압(S2(n), S2(n+1))을 인가 받고, 제1 트랜지스터(T1)의 소스전극은 구동 트랜지스터(DT)의 드레인전극 및 제4 트랜지스터(T4)의 소스전극에 연결될 수 있다. 그리고, 제1 트랜지스터(T1)의 드레인전극은 스토리지 커패시터(Cst)의 제2 전극, 구동 트랜지스터(DT)의 게이트 전극, 및 제5 트랜지스터(T5)의 소스전극에 연결된다. 이러한 제1 트랜지스터(T1)는 듀얼 게이트 구조를 가질 수 있다.
스위칭 트랜지스터인 제2 트랜지스터(T2)는 두 번째 게이트전압(S2(n), S2(n+1))에 따라 스위칭 되어 데이터전압(Vdata)을 전달한다. 이러한 제2 트랜지스터(T2)의 게이트전극은 두 번째 게이트배선(GL2(n), GL2(n+1))에 연결되어 두 번째 게이트전압(S2(n), S2(n+1))을 인가 받을 수 있다. 그리고, 제2 트랜지스터(T2)의 소스전극은 좌 데이터배선(DLL) 또는 우 데이터배선(DLR)에 연결되어 좌 데이터전압(VDL) 또는 우 데이터전압(VDR)을 전달하며, 제2 트랜지스터(T2)의 드레인전극은 구동 트랜지스터(DT)의 소스전극 및 제3 트랜지스터(T3)의 소스전극에 연결된다.
예를 들어, 제n 부화소(SP(n))의 제2 트랜지스터(T2)의 소스전극은 우 데이터배선(DLR)에 연결되어 우 데이터전압(VDR)을 전달하고, 제(n+1) 부화소(SP(n+1))의 제2 트랜지스터(T2)의 소스전극은 좌 데이터배선(DLL)에 연결되어 좌 데이터전압(VDL)을 전달할 수 있다.
제3 트랜지스터(T3)는 발광전압(EM(n), EM(n+1))에 따라 스위칭 될 수 있다. 제3 트랜지스터(T3)의 게이트전극은 발광전압(EM(n), EM(n+1))을 인가 받고, 제3 트랜지스터(T3)의 소스전극은 구동 트랜지스터(DT)의 소스전극 및 제2 트랜지스터(T2)의 드레인전극에 연결될 수 있다. 그리고, 제3 트랜지스터(T3)의 드레인전극은 제7 트랜지스터(T7)의 소스전극에 연결되고 고전위전압(VDD)을 인가 받는다.
제4 트랜지스터(T4)는 발광전압(EM(n), EM(n+1))에 따라 스위칭 될 수 있다. 제4 트랜지스터(T4)의 게이트전극은 발광전압(EM(n), EM(n+1))을 인가 받고, 제4 트랜지스터(T4)의 소스전극은 구동 트랜지스터(DT)의 드레인전극 및 제1 트랜지스터(T1)의 소스전극에 연결될 수 있다. 그리고, 제4 트랜지스터(T4)의 드레인전극은 발광다이오드(De)의 애노드에 연결될 수 있다.
또한, 제4 트랜지스터(T4)의 드레인전극은 다음 단, 즉, 다음 수평화소열의 제5 트랜지스터(T5)의 드레인전극 및 제6 트랜지스터(T6)의 소스전극에 연결될 수 있다. 즉, 제n 부화소(SP(n))의 제4 트랜지스터(T4)의 드레인전극은 제(n+1) 부화소(SP(n+1))의 제5 트랜지스터(T5)의 드레인전극 및 제6 트랜지스터(T6)의 소스전극에 연결된다.
제5 트랜지스터(T5)는 첫 번째 게이트전압(S1(n), S1(n+1))에 따라 스위칭 될 수 있다. 제5 트랜지스터(T5)의 게이트전극은 첫 번째 게이트배선(GL1(n), GL1(n+1))에 연결되어 첫 번째 게이트전압(S1(n), S1(n+1))을 인가 받을 수 있다. 그리고, 제5 트랜지스터(T5)의 소스전극은 구동 트랜지스터(DT)의 게이트전극, 스토리지 커패시터(Cst)의 제2 전극, 및 제1 트랜지스터(T1)의 드레인전극에 연결될 수 있다. 또한, 제5 트랜지스터(T5)의 드레인전극은 제6 트랜지스터(T6)의 소스전극 및 이전 단, 즉, 이전 수평화소열의 발광다이오드(De)의 애노드에 연결된다.
제6 트랜지스터(T6)는 첫 번째 게이트전압(S1(n), S1(n+1))에 따라 스위칭 될 수 있다. 제6 트랜지스터(T6)의 게이트전극은 첫 번째 게이트배선(GL1(n), GL1(n+1))에 연결되어 첫 번째 게이트전압(S1(n), S1(n+1))을 인가 받을 수 있다. 그리고, 제6 트랜지스터(T6)의 소스전극은 제5 트랜지스터(T5)의 드레인전극 및 이전 단, 즉, 이전 수평화소열의 발광다이오드(De)의 애노드에 연결될 수 있다. 또한, 제6 트랜지스터(T6)의 드레인전극은 초기화전압(Vini)을 인가 받는다.
여기서, 제5 및 제6 트랜지스터(T5, T6)는 듀얼 게이트 구조를 이룰 수 있다. 이에 따라, 제5 및 제6 트랜지스터(T5, T6)에 대응하는 면적을 줄여 좌 데이터배선(DLL)과 우 데이터배선(DLR)의 영역 확보에 유리한 구조를 제공할 수 있다.
제7 트랜지스터(T7)는 발광전압(EM(n), EM(n+1))에 따라 스위칭 될 수 있다. 제7 트랜지스터(T7)의 게이트전극은 발광전압(EM(n), EM(n+1))을 인가 받을 수 있다. 그리고, 제7 트랜지스터(T7)의 소스전극은 제3 트랜지스터(T3)의 드레인전극에 연결되고 고전위전압(VDD)을 인가 받을 수 있다. 또한, 제7 트랜지스터(T7)의 드레인전극은 스토리지 커패시터(Cst)의 제1 전극과 제8 및 제9 트랜지스터(T8, T9)의 소스전극에 연결된다.
제8 트랜지스터(T8)는 첫 번째 게이트전압(S1(n), S1(n+1))에 따라 스위칭 될 수 있다. 제8 트랜지스터(T8)의 게이트전극은 첫 번째 게이트배선(GL1(n), GL1(n+1))에 연결되어 첫 번째 게이트전압(S1(n), S1(n+1))을 인가 받을 수 있다. 그리고, 제8 트랜지스터(T8)의 소스전극은 스토리지 커패시터(Cst)의 제1 전극, 제7 트랜지스터(T7)의 드레인전극, 및 제9 트랜지스터(T9)의 소스전극에 연결될 수 있다. 또한, 제8 트랜지스터(T8)의 드레인전극은 제9 트랜지스터(T9)의 드레인전극에 연결되고 기준전압(Vref)을 인가 받는다.
제9 트랜지스터(T9)는 두 번째 게이트전압(S2(n), S2(n+1))에 따라 스위칭 될 수 있다 .제9 트랜지스터(T9)의 게이트전극은 두 번째 게이트배선(GL2(n), GL2(n+1))에 연결되어 두 번째 게이트전압(S2(n), S2(n+1))을 인가 받을 수 있다. 그리고, 제9 트랜지스터(T9)의 소스전극은 스토리지 커패시터(Cst)의 제1전극, 제7 트랜지스터(T7)의 드레인전극, 및 제8 트랜지스터(T8)의 소스전극에 연결될 수 있다. 또한, 제9 트랜지스터(T9)의 드레인전극은 제8 트랜지스터(T9)의 드레인전극에 연결되고 기준전압(Vref)을 인가 받는다.
스토리지 커패시터(Cst)는 고전위전압(VDD) 및 구동 트랜지스터(DT) 사이에 연결될 수 있다. 구체적으로, 스토리지 커패시터(Cst)의 제1 전극은 제7 트랜지스터(T7)의 드레인전극과 제8 및 제9 트랜지스터(T8, T9)의 소스전극에 연결될 수 있다. 그리고, 스토리지 커패시터(Cst)의 제2 전극은 구동 트랜지스터(DT)의 게이트전극, 제1 트랜지스터(T1)의 드레인전극, 및 제5 트랜지스터(T5)의 소스전극에 연결된다.
발광다이오드(De)는 제4 트랜지스터(T4)와 저전위전압(VSS) 사이에 연결되고, 구동 트랜지스터(DT)의 전류에 비례하는 휘도의 빛을 방출할 수 있다. 발광다이오드(De)의 애노드는 제4 트랜지스터(T4)의 드레인전극에 연결되고, 발광다이오드(De)의 캐소드는 저전위전압(VSS)을 인가 받는다. 또한, 발광다이오드(De)의 애노드는 다음 단, 즉, 다음 수평화소열의 제5 트랜지스터(T5)의 드레인전극 및 제6 트랜지스터(T6)의 소스전극에 연결된다.
이러한 표시장치의 각 부화소(SP)에서는, 제1 내지 제9 트랜지스터(T1 내지 T9)와 구동 트랜지스터(DT)가 초기화구간, 샘플링구간, 발광구간으로 구분되어 동작하는데, 이를 도 4를 참조하여 설명한다.
도 4는 본 발명의 실시예에 따른 표시장치의 구동 타이밍도로, 도 3을 함께 참조하여 설명한다.
도 4에 도시한 바와 같이, 제n 부화소(SP(n))에서, 초기화구간(TP1) 동안, 첫 번째 게이트전압(S1(n))에 의하여 제5 및 제6 트랜지스터(T5, T6)와 제8 트랜지스터(T8)가 턴-온(turn-on) 될 수 있다. 그리고, 두 번째 게이트전압(S2(n))에 의하여 제1, 제2, 제9 트랜지스터(T1, T2, T9)가 턴-오프(turn-off) 될 수 있다. 또한, 발광전압(EM(n))에 의하여 제3, 제4, 제7 트랜지스터(T3, T4, T7)가 턴-오프 될 수 있다. 따라서, 스토리지 커패시터(Cst)의 제1 전극의 전압은 기준전압(Vref)이 되고, 스토리지 커패시터(Cst)의 제2 전극의 전압은 초기화전압(Vini)이 된다. 이에 따라, 구동 트랜지스터(DT)의 게이트전극의 전압은 초기화전압(Vini)이 된다. 또한, 이전 단의 부화소의 발광다이오드(De)의 애노드의 전압은 초기화전압(Vini)이 된다. 예를 들어, 스토리지 커패시터(Cst)의 제1 노드(N1)의 전압은 기준전압(Vref)이 되고, 스토리지 커패시터(Cst)의 제2 노드(N2)의 전압은 초기화전압(Vini)이 된다. 이에 따라, 구동 트랜지스터(DT)의 게이트전극의 전압은 초기화전압(Vini)이 된다. 또한, 제(n-1) 부화소(SP(n-1))의 발광다이오드(De)의 애노드의 전압은 초기화전압(Vini)이 된다.
샘플링구간(TP2) 동안, 첫 번째 게이트전압(S1(n))에 의하여 제5 및 제6 트랜지스터(T5, T6)와 제8 트랜지스터(T8)가 턴-오프 될 수 있다. 그리고, 두 번째 게이트전압(S2(n))에 의하여 제1, 제2, 제9 트랜지스터(T1, T2, T9)가 턴-온 될 수 있다. 또한, 발광전압(EM(n))에 의하여 제3, 제4, 제7 트랜지스터(T3, T4, T7)가 턴-오프 될 수 있다. 따라서, 스토리지 커패시터(Cst)의 제1 전극 의 전압은 기준전압(Vref)으로 유지되고, 스토리지 커패시터(Cst)의 제2 전극의 전압은 우 데이터전압(VDR)에서 구동 트랜지스터(DT)의 문턱전압(Vth)을 감산한 값(VDR-Vth)이 된다. 이에 따라, 구동 트랜지스터(DT)의 게이트전극의 전압은 우 데이터전압(VDR)에서 구동 트랜지스터(DT)의 문턱전압(Vth)을 감산한 값(Vdata-Vth)이 된다. 예를 들어, 스토리지 커패시터(Cst)의 제1 노드(N1)의 전압은 기준전압(Vref)으로 유지되고, 스토리지 커패시터(Cst)의 제2 노드(N2)의 전압은 우 데이터전압(VDR)에서 구동 트랜지스터(DT)의 문턱전압(Vth)을 감산한 값(VDR-Vth)이 된다. 이에 따라, 구동 트랜지스터(DT)의 게이트전극의 전압은 우 데이터전압(VDR)에서 구동 트랜지스터(DT)의 문턱전압(Vth)을 감산한 값(Vdata-Vth)이 된다.
발광구간(TP3) 동안, 첫 번째 게이트전압(S1(n))에 의하여 제5 및 제6 트랜지스터(T5, T6)와 제8 트랜지스터(T8)가 턴-오프 될 수 있다. 그리고, 두 번째 게이트전압(S2(n))에 의하여 제1, 제2, 제9 트랜지스터(T1, T2, T9)가 턴-오프 될 수 있다. 또한, 발광전압(EM(n))에 의하여 제3, 제4, 제7 트랜지스터(T3, T4, T7)가 턴-온 뒬 수 있다. 따라서, 스토리지 커패시터(Cst)의 제1 전극의 전압은 고전위전압(VDD)이 되고, 스토리지 커패시터(Cst)의 제2 전극의 전압은 부스팅에 의하여 우 데이터전압(VDR)에서 구동 트랜지스터(DT)의 문턱전압(Vth)을 감산한 값에 제1 전극의 전압변화량(VDD-Vref)을 합산한 값((VDR-Vth)+(VDD-Vref))이 된다. 이에 따라, 구동 트랜지스터(DT)의 게이트전극의 전압은 우 데이터전압(VDR)에서 구동 트랜지스터(DT)의 문턱전압(Vth)을 감산한 값에 제1 전극의 전압변화량(VDD-Vref)을 합산한 값((VDR-Vth)+(VDD-Vref))이 된다. 예를 들어, 스토리지 커패시터(Cst)의 제1 노드(N1)의 전압은 고전위전압(VDD)이 되고, 스토리지 커패시터(Cst)의 제2 노드(N2)의 전압은 부스팅에 의하여 우 데이터전압(VDR)에서 구동 트랜지스터(DT)의 문턱전압(Vth)을 감산한 값에 제1 전극의 전압변화량(VDD-Vref)을 합산한 값((VDR-Vth)+(VDD-Vref))이 된다. 이에 따라, 구동 트랜지스터(DT)의 게이트전극의 전압은 우 데이터전압(VDR)에서 구동 트랜지스터(DT)의 문턱전압(Vth)을 감산한 값에 제1 전극의 전압변화량(VDD-Vref)을 합산한 값((VDR-Vth)+(VDD-Vref))이 된다.
다음, 제(n+1) 부화소(SP(n+1))는 제n 부화소(SP(n))와 실질적으로 동일하게 구동한다. 다만, 제(n+1) 부화소(SP(n+1))에서는, 초기화구간(TP1) 동안, 제n 부화소(SP(n))의 발광다이오드(De)의 애노드 전극의 전압이 초기화전압(Vini)이 될 수 있다. 그리고, 샘플링구간(TP2) 동안, 스토리지 커패시터(Cst)의 제2 전극(N2)전압은 좌 데이터전압(VDL)에서 구동 트랜지스터(DT)의 문턱전압(Vth)을 감산한 값(VDL-Vth)이 될 수 있다. 또한, 발광구간(TP3) 동안, 스토리지 커패시터(Cst)의 제2 전극(N2)의 전압은 부스팅에 의하여 좌 데이터전압(VDL)에서 구동 트랜지스터(DT)의 문턱전압(Vth)을 감산한 값에 제1 전극의 전압변화량(VDD-Vref)을 합산한 값((VDL-Vth)+(VDD-Vref))이 된다. 예를 들어, 샘플링구간(TP2) 동안, 구동 트랜지스터(DT)의 게이트전극의 전압은 좌 데이터전압(VDL)에서 구동 트랜지스터(DT)의 문턱전압(Vth)을 감산한 값(VDL-Vth)이 될 수 있다. 또한, 발광구간(TP3) 동안, 구동 트랜지스터(DT)의 게이트전극의 전압은 부스팅에 의하여 좌 데이터전압(VDL)에서 구동 트랜지스터(DT)의 문턱전압(Vth)을 감산한 값에 제1 전극의 전압변화량(VDD-Vref)을 합산한 값((VDL-Vth)+(VDD-Vref))이 된다.
이러한 본 발명의 실시예에 따른 표시장치에서는, 제n 부화소(SP(n))의 샘플링구간(TP2)과 제(n+1) 부화소(SP(n+1))의 샘플링구간(TP2)을 중첩하여 구동하므로, 샘플링 시간을 증가시킬 수 있다.
구체적으로, 본 발명의 실시예에 따른 표시장치에서는, 순차적으로 제n 부화소(SP(n))에 우 데이터전압(VDR)이 인가되고, 제(n+1) 부화소(SP(n+1))에 좌 데이터전압(VDL)이 인가된다. 이때, 제(n+1) 부화소(SP(n+1))에 좌 데이터전압(VDL)이 인가되는 동안, 제n 부화소(SP(n))의 우 데이터전압(VDR)이 유지되므로, 제n 부화소(SP(n))의 샘플링구간(TP2)에 우 데이터전압(VDR)을 활용할 수 있다.
이에 따라, 샘플링구간(TP2)이 2수평주기(2H)로 증가하게 되어, 구동 트랜지스터(DT)의 문턱전압(Vth)을 측정할 수 있는 샘플링 시간을 충분히 확보할 수 있으므로, 보다 정확한 보상이 가능하다.
한편, 본 발명에서는 하나의 수직화소열의 양측에 각각 좌 및 우 데이터배선을 구비하므로, 기생 커패시터가 발생하여 샘플링 오차가 발생할 수 있는데, 본 발명의 실시예에 따른 표시장치는 이러한 기생 커패시터를 방지하는 구조를 가진다.
도 5는 본 발명의 실시예에 따른 표시장치의 개략적인 평면도로, 도 3을 함께 참조하여 설명한다. 여기서, 도 5는 두 개의 수직화소열에서 제n 및 제(n+1) 부화소(SP(n), SP(n+1))를 도시한다.
도 5에 도시한 바와 같이, 제1 방향을 따라 첫 번째 게이트배선(GL1(n), GL1(n+1)), 두 번째 게이트배선(GL2(n), GL2(n+1)), 그리고 발광배선(EML(n), EML(n+1))이 연장되고, 제2 방향을 따라 좌 데이터배선(DLL(m), DLL(m+1)), 우 데이터배선(DLR(m), DLR(m+1)), 그리고 초기화배선(VLini)이 연장되며, 이들은 서로 교차하여 부화소(SP(n), SP(n+1))를 정의한다.
각 부화소(SP(n), SP(n+1))에는 구동 트랜지스터(DT)와 제1 내지 제6 트랜지스터(T1 내지 T6) 및 스토리지 커패시터(Cst)가 구비된다.
구동 트랜지스터(DT)는 스토리지 커패시터(Cst)의 일 전극 및 제2 트랜지스터(T2)에 연결된다. 제1 트랜지스터(T1)는 두 번째 게이트배선(GL2(n), GL2(n+1)과 구동 트랜지스터(DT) 및 제4 트랜지스터(T4)에 연결된다. 제2 트랜지스터(T2)는 두 번째 게이트배선(GL2(n), GL2(n+1) 및 좌 데이터배선(DLL(m), DLL(m+1)) 또는 우 데이터배선(DLR(m), DLR(m+1))에 연결된다. 제3 트랜지스터(T3)는 발광배선(EML(n), EML(n+1)) 및 제2 트랜지스터(T2)에 연결된다. 제4 트랜지스터(T4)는 발광배선(EML(n), EML(n+1)) 및 구동 트랜지스터(DT)에 연결된다. 제5 트랜지스터(T5)는 첫 번째 게이트배선(GL1(n), GL1(n+1)) 및 제6 트랜지스터(T6)에 연결된다. 제6 트랜지스터(T6)는 첫 번째 게이트배선(GL1(n), GL1(n+1)) 및 초기화배선(VLini)에 연결된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)와 제1 및 제5 트랜지스터(T1, T5)에 연결된다.
여기서, 제1 트랜지스터(T1)는 이중 게이트 구조를 가질 수 있으며, 제5 및 제6 트랜지스터(T5, T6)는 이중 게이트 구조를 이룰 수 있다.
한편, 앞서 언급한 바와 같이, 각 부화소(SP(n), SP(n+1))는 제7 내지 제9 트랜지스터(T7 내지 T9)를 더 포함하는데, 이러한 제7 내지 제9 트랜지스터(T7 내지 T9)는 별도로 구비되어 제1 방향을 따라 인접한 3개의 부화소가 서로 공유하며, 도면 상에서는 생략된다.
이러한 본 발명의 실시예에 따른 표시장치에서는, 제1 트랜지스터(T1)가 구동에 관여하지 않는 데이터배선과 중첩한다. 즉, 제n 부화소(SP(n))의 제1 트랜지스터(T1)는 좌 데이터배선(DLL(m+1))과 중첩하고, 제(n+1) 부화소(SP(n+1))의 제1 트랜지스터(T1)는 우 데이터배선(DLR(m+1))과 중첩한다. 이에 따라, 커플링에 의해 샘플링 오차가 발생할 수 있는데, 본 발명에서는 데이터 차단층을 더 구비하여 커플링을 방지한다. 이에 대해 도 6과 도 7을 참조하여 상세히 설명한다.
도 6은 도 5에서 A1영역을 확대한 평면도이고, 도 7은 도 6의 I-I'선에 대응하는 단면도이다.
도 6과 도 7에 도시한 바와 같이, 기판(SUB) 상에 버퍼층인 제1 절연층(IN1)이 형성되고, 제1 절연층(IN1) 상부에 액티브층(ACT)이 형성된다.
액티브층(ACT) 상부에 게이트 절연막인 제2 절연층(IN2)이 형성되고, 제2 절연층(IN2) 상부에 게이트전극(GE)이 형성된다.
게이트전극(GE) 상부에 제1 층간 절연막인 제3 절연층(IN3)이 형성되고, 제3 절연층(IN3) 상부에 데이터 차단층(SHL)이 형성된다.
데이터 차단층(SHL) 상부에 제2 층간 절연막인 제4 절연층(IN4)이 형성된다. 제4 절연층(IN4)은 액티브층(ACT)을 노출하는 제1 컨택홀(CH1) 및 데이터 차단층(SHL)을 노출하는 제2 컨택홀(CH2)을 가지며, 제1 컨택홀(CH1)은 제2 및 제3 절연층(IN2, IN3) 내에도 형성된다. 또한, 제1 컨택홀(CH1)은 액티브층(ACT) 내에도 형성될 수 있으며, 이 경우, 액티브층(ACT)의 측면을 노출한다.
제4 절연층(IN4) 상부에는 드레인전극(DE)과 좌 데이터배선(DLL(m+1)) 및 초기화배선(VLini)이 형성된다. 드레인전극(DE)은 제1 컨택홀(CH1)을 통해 액티브층(ACT)과 접촉하고, 초기화배선(VLini)은 제2 컨택홀(CH2)을 통해 데이터 차단층(SHL)과 접촉한다. 여기서, 드레인전극(DE)은 액티브층(ACT)의 측면과 접촉할 수 있다.
드레인전극(DE)과 좌 데이터배선(DLL(m+1)) 및 초기화배선(VLini) 상부에는 패시베이션층인 제5 절연층(IN5)과 오버코트층인 제6 절연층(IN6)이 순차적으로 형성된다. 제6 절연층(IN6)은 평탄한 상면을 가진다.
한편, 제6 절연층(IN6) 상부에는 발광다이오드의 애노드(도시하지 않음)가 형성된다.
이러한 본 발명의 실시예에 따른 표시장치에서, 좌 데이터배선(DLL(m+1))은 제1 트랜지스터(T1)의 액티브층(ACT)과 중첩한다. 앞서 언급한 바와 같이, 샘플링구간(TP2) 동안 제1 트랜지스터(T1)가 턴-온 되어 구동 트랜지스터(DT)의 문턱전압(Vth)을 측정하게 되는데, 매 프레임마다 다른 데이터전압이 인가되는 좌 데이터배선(DLL(m+1))이 액티브층(ACT)과 중첩함으로써 커플링에 의해 샘플링 오차가 발생할 수 있다. 그런데, 본 발명에서는 좌 데이터배선(DLL(m+1))과 액태브층(ACT) 사이에 데이터 차단층(SHL)을 형성하고, 데이터 차단층(SHL)을 고정된 직류 전압에 연결한다. 일례로, 데이터 차단층(SHL)을 초기화전압(Vini)이 인가되는 초기화배선(VLini)과 연결한다. 따라서, 좌 데이터배선(DLL(m+1))에 의한 커플링을 차단하여 샘플링 오차를 방지할 수 있다.
본 발명에서는 데이터 차단층(SHL)이 초기화배선(VLini)에 연결되는 것을 일례로 하였으나, 이에 제한되지 않는다. 이와 달리, 데이터 차단층(SHL)은 기준전압(Vref)이나 고전위전압(VDD) 또는 저전위전압(VSS)에 연결될 수도 있으며, 다른 직류 전압에 연결될 수도 있다.
본 발명의 데이터 차단층(SHL)은 스토리지 커패시터(Cst)의 일 전극과 동일 층에 동일 물질로 형성된다. 이에 따라, 데이터 차단층(SHL)을 형성하는 공정이 추가되지 않는다. 한편, 스토리지 커패시터(Cst)의 다른 전극은 게이트전극(GE)과 동일 층에 동일 물질로 형성된다. 여기서, 스토리지 커패시터(Cst)의 다른 전극과 게이트전극(GE)은 일체로 이루어질 수 있다.
그러나, 본 발명은 이에 제한되지 않는다. 데이터 차단층(SHL)은 게이트전극(GE)과 동일 층에 동일 물질로 형성될 수도 있다.
이러한 본 발명의 표시장치는 랜드스케이프(landscape) 구조를 가질 수 있다.
도 8은 본 발명의 일 실시예에 따른 랜드스케이프 구조의 표시장치를 개략적으로 도시한 도면이다.
도 8에 도시한 바와 같이, 본 발명의 실시예에 따른 표시장치(200)는 X 방향에 평행한 장변을 가지고, Y 방향에 평행한 단변을 가지는 표시패널(210)을 포함한다. 표시패널(210)은 영상을 표시하는 표시영역(DA)과 표시영역(DA)을 둘러싸는 비표시영역(NDA)을 포함한다.
도시하지 않았지만, 표시영역(DA)에는 X 방향을 따라 연장된 다수의 게이트배선과 Y 방향을 따라 연장된 다수의 좌 데이터배선 및 우 데이터배선이 위치한다.
표시패널(210)의 장변에 대응하는 비표시영역(NDA)에는 인쇄회로기판(printed circuit board: PCB)(220)이 연결된다. 인쇄회로기판(220)은 연성인쇄회로(flexible printed circuit: FPC)나 테이프(tape) 또는 필름(film)등의 매개수단(235)을 통해 표시패널(210)과 전기적으로 연결되며, 매개수단(235) 상에는 구동집적회로(driver integrated circuit: D-IC)(230)가 부착된다. 인쇄회로기판(220)은 타이밍 제어부 등을 포함하며, 영상데이터 및 제어신호를 공급한다. 구동집적회로(230)는 데이터 구동부에 해당하는 것으로, 데이터전압을 생성하여 표시패널(210)에 공급한다.
이러한 랜드스케이프 구조를 가지는 본 발명의 표시장치(200)에서는, 하나의 수직화소열의 부화소가 좌 데이터배선 및 우 데이터배선에 번갈아 연결되어 데이터전압을 공급 받음으로써, 샘플링 시간을 증가시킬 수 있으며, 데이터 구동부의 하나의 출력단자에 좌 데이터배선 및 우 데이터배선이 연결됨으로써, 데이터 구동부의 출력단자의 개수가 증가하지 않는다. 이에 따라, 구동집적회로(230)의 개수가 증가하지 않는다.
또한, 본 발명의 표시장치는 포트레이트(portrait) 구조에 적용될 수도 있다.
도 9는 본 발명의 다른 실시예에 따른 포트레이트 구조의 표시장치를 개략적으로 도시한 도면이다.
도 9에 도시한 바와 같이, 본 발명의 다른 실시예에 따른 표시장치(300)는 X 방향에 평행한 장변을 가지고, Y 방향에 평행한 단변을 가지는 표시패널(310)을 포함한다. 표시패널(310)은 영상을 표시하는 표시영역(DA)과 표시영역(DA)을 둘러싸는 비표시영역(NDA)을 포함한다.
도시하지 않았지만, 표시영역(DA)에는 X 방향을 따라 연장된 다수의 좌 데이터배선 및 우 데이터배선과 Y 방향을 따라 연장된 다수의 게이트배선이 위치한다. 여기서, 수평화소열의 부화소가 동일 게이트배선에 연결되고, 수직화소열의 부화소가 좌 데이터배선 및 우 데이터배선에 번갈아 연결된다.
표시패널(310)의 단변에 대응하는 비표시영역(NDA)에는 인쇄회로기판(320)이 연결된다. 인쇄회로기판(320)은 연성인쇄회로(FPC)나 테이프 또는 필름 등의 매개수단(335)을 통해 표시패널(310)과 전기적으로 연결되며, 매개수단(335) 상에는 구동집적회로(D-IC)(330)가 부착된다. 인쇄회로기판(320)은 타이밍 제어부 등을 포함하며, 영상데이터 및 제어신호를 공급한다. 구동집적회로(330)는 데이터 구동부에 해당하는 것으로, 데이터전압을 생성하여 표시패널(310)에 공급한다.
이러한 포트레이트 구조를 가지는 본 발명의 표시장치(300)에서는, 하나의 수직화소열의 부화소가 좌 데이터배선 및 우 데이터배선에 번갈아 연결되어 데이터전압을 공급 받음으로써, 샘플링 시간을 증가시킬 수 있으며, 데이터 구동부의 하나의 출력단자에 좌 데이터배선 및 우 데이터배선이 연결됨으로써, 데이터 구동부의 출력단자의 개수가 증가하지 않는다. 이에 따라, 구동집적회로(330)의 개수가 증가하지 않는다.
또한, 포트레이트 구조의 표시장치(300)에서는, 단변에 대응하는 화소의 개수가 장변에 대응하는 화소의 개수보다 작기 때문에, 도 8의 랜드스케이프 구조의 표시장치(200)에 비해 데이터 구동부의 개수를 줄일 수 있다. 이에 따라, 구동집적회로(330)의 개수를 감소시킬 수 있다.
최근 고해상도 및 대형화에 따라, 표시장치의 단변에 비해 장변의 길이가 크게 증가하게 되는데, 이러한 포트레이트 구조의 표시장치(300)에서는, 구동집적회로(330)가 단변에 대응하여 배치되므로, 표시장치(300)의 해상도 및 크기가 증가하더라도 구동집적회로(330)의 비용 증가가 없거나 최소화된다.
이와 같이, 본 발명의 다른 실시예에 따른 포트레이트 구조의 표시장치(300)는, 화소의 개수가 증가하더라도 데이터 구동부의 크기 및 개수를 최소화하거나 줄여 제조비용을 절감할 수 있다.
또한, 이러한 포트레이트 구조의 표시장치(300)는 장변에 데이터 구동부가 구비되지 않으므로, 플렉서블 디스플레이에 적용이 용이하며, 멀티 커브를 구현할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 200, 300: 표시장치 110, 120, 130: 표시패널
120: 타이밍 제어부 130: 데이터구동부
132: 감마부 140: 게이트구동부
220, 320: 인쇄회로기판 230, 330: 구동집적회로
235, 335: 매개수단

Claims (10)

  1. 제1 방향으로 연장된 게이트배선과;
    제2 방향으로 연장되어 상기 게이트배선과 교차하는 좌 데이터배선 및 우 데이터배선과;
    상기 제1 및 제2 방향으로 배열된 다수의 부화소
    를 포함하며,
    상기 제1 방향의 화소열의 상기 다수의 부화소는 동일 게이트배선에 연결되고, 상기 제2 방향의 화소열의 상기 다수의 부화소는 상기 좌 데이터배선과 상기 우 데이터배선에 번갈아 연결되는 표시장치.
  2. 제 1 항에 있어서,
    상기 게이트배선은 첫 번째 게이트배선과 두 번째 게이트배선을 포함하는 표시장치.
  3. 제 1 항에 있어서,
    상기 다수의 부화소 각각은, 구동 트랜지스터와 제1 내지 제9 트랜지스터 및 발광다이오드를 포함하고,
    상기 제1 내지 제9 트랜지스터는 첫 번째 및 두 번째 게이트전압과 발광전압에 따라 스위칭되며,
    상기 구동 트랜지스터는 스토리지 커패시터의 일 전극의 전압에 따라 스위칭되고 상기 제2 트랜지스터에 연결되며,
    상기 제1 트랜지스터는 상기 두 번째 게이트전압에 따라 스위칭 되고 상기 구동 트랜지스터 및 상기 제4 트랜지스터에 연결되며,
    상기 제2 트랜지스터는 상기 두 번째 게이트전압에 따라 스위칭 되고 데이터전압을 전달하며,
    상기 제3 트랜지스터는 상기 발광전압에 따라 스위칭 되고 상기 제2 트랜지스터에 연결되며,
    상기 제4 트랜지스터는 상기 발광전압에 따라 스위칭 되고 상기 구동 트랜지스터에 연결되며,
    상기 제5 트랜지스터는 상기 첫 번째 게이트전압에 따라 스위칭 되고 초기화전압을 전달하며,
    상기 제6 트랜지스터는 상기 첫 번째 게이트전압에 따라 스위칭 되고 초기화전압을 전달하며,
    상기 제7 트랜지스터는 상기 발광전압에 따라 스위칭되고 고전위전압을 전달하며,
    상기 제8 트랜지스터는 상기 첫 번째 게이트전압에 따라 스위칭되고 기준전압을 전달하며,
    상기 제9 트랜지스터는 상기 두 번째 게이트전압에 따라 스위칭되고 상기 기준전압을 전달하며,
    상기 발광다이오드는 상기 제4 트랜지스터에 연결되는 표시장치.
  4. 제 3 항에 있어서,
    상기 제5 및 제6 트랜지스터는 이중 게이트 구조를 이루는 표시장치.
  5. 제 4 항에 있어서,
    상기 제5 및 제6 트랜지스터는 상기 제2 방향의 화소열에서 이전 단의 부화소의 발광다이오드에 연결되는 표시장치.
  6. 제 3 항에 있어서,
    상기 제1 트랜지스터는 이중 게이트 구조를 가지는 표시장치.
  7. 제 3 항에 있어서,
    상기 제1 트랜지스터 및 상기 좌 데이터배선 또는 상기 우 데이터배선 사이에는 데이터 차단층이 구비되고, 상기 데이터 차단층은 직류 전압에 연결되는 표시장치.
  8. 제 1 항에 있어서,
    데이터전압을 상기 좌 데이터배선과 상기 우 데이터배선에 순차적으로 전달하는 제1 및 제2 먹스스위치를 더 포함하고,
    상기 제1 및 제2 먹스스위치는 데이터 구동부의 하나의 출력단자에 연결되는 표시장치.
  9. 제 1 항에 있어서,
    상기 제1 방향에 평행한 단변과 상기 제2 방향에 평행한 장변을 가지는 표시장치.
  10. 제 9 항에 있어서,
    데이터 구동부는 상기 단변에 위치하는 표시장치.
KR1020200183350A 2020-12-24 2020-12-24 듀얼 데이터배선을 포함하는 표시장치 KR20220092016A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200183350A KR20220092016A (ko) 2020-12-24 2020-12-24 듀얼 데이터배선을 포함하는 표시장치
US17/536,818 US11651730B2 (en) 2020-12-24 2021-11-29 Display device including dual data lines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200183350A KR20220092016A (ko) 2020-12-24 2020-12-24 듀얼 데이터배선을 포함하는 표시장치

Publications (1)

Publication Number Publication Date
KR20220092016A true KR20220092016A (ko) 2022-07-01

Family

ID=80625651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200183350A KR20220092016A (ko) 2020-12-24 2020-12-24 듀얼 데이터배선을 포함하는 표시장치

Country Status (2)

Country Link
US (1) US11651730B2 (ko)
KR (1) KR20220092016A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118015973A (zh) * 2020-10-20 2024-05-10 厦门天马微电子有限公司 一种显示面板、驱动方法及显示装置
CN114822379B (zh) * 2021-04-20 2023-06-06 友达光电股份有限公司 像素阵列
KR20230057510A (ko) * 2021-10-21 2023-05-02 삼성디스플레이 주식회사 화소 및 화소를 포함하는 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101970574B1 (ko) * 2012-12-28 2019-08-27 엘지디스플레이 주식회사 Oled 표시 장치
TWI543143B (zh) * 2015-04-16 2016-07-21 友達光電股份有限公司 像素控制電路及像素陣列控制電路
JP6543522B2 (ja) * 2015-07-06 2019-07-10 株式会社ジャパンディスプレイ 表示装置
KR20180072303A (ko) * 2016-12-21 2018-06-29 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
CN107393466B (zh) * 2017-08-14 2019-01-15 深圳市华星光电半导体显示技术有限公司 耗尽型tft的oled外部补偿电路
KR102620447B1 (ko) 2018-12-10 2024-01-02 엘지디스플레이 주식회사 전계발광 표시장치 및 그 구동방법

Also Published As

Publication number Publication date
US11651730B2 (en) 2023-05-16
US20220084464A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
US10741130B2 (en) Scanning drive circuit and display device including the same
CN112435622B (zh) 显示基板及其驱动方法、显示装置
KR20220092016A (ko) 듀얼 데이터배선을 포함하는 표시장치
KR20200002050A (ko) 유기 발광 표시 장치
KR20020077138A (ko) 표시장치
CN113096600A (zh) 折叠显示面板、装置及其驱动方法、电子设备
CN112820229B (zh) 显示装置
KR20230085519A (ko) 발광표시장치 및 이의 제조방법
KR20220095854A (ko) 표시장치 및 그 구동 방법
KR20220015620A (ko) 발광표시장치
US20240203364A1 (en) Display device and display panel
JP2014056254A (ja) 表示装置
JP2024086597A (ja) ディスプレイ装置及びディスプレイパネル
US20240185795A1 (en) Display substrate, display device and driving method
US11741907B2 (en) Display device including multiplexers with different turn-on periods
JP5201712B2 (ja) 表示装置
WO2023178570A1 (zh) 显示基板及其驱动方法、显示装置
JP5442678B2 (ja) 表示装置
KR20240092959A (ko) 디스플레이 장치 및 디스플레이 패널
KR20240098351A (ko) 디스플레이 장치, 디스플레이 패널 및 서브픽셀 회로
KR20230096301A (ko) 유기발광다이오드 표시장치 및 그 구동방법
KR20230098985A (ko) 보상부를 포함하는 유기발광다이오드 표시장치 및 그 구동방법
KR20230086084A (ko) 표시 장치
CN114596805A (zh) 变形显示设备
CN116897608A (zh) 显示基板和显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal