CN116897608A - 显示基板和显示装置 - Google Patents
显示基板和显示装置 Download PDFInfo
- Publication number
- CN116897608A CN116897608A CN202280000114.9A CN202280000114A CN116897608A CN 116897608 A CN116897608 A CN 116897608A CN 202280000114 A CN202280000114 A CN 202280000114A CN 116897608 A CN116897608 A CN 116897608A
- Authority
- CN
- China
- Prior art keywords
- transistor
- substrate
- coupled
- orthographic projection
- pole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 257
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 69
- 239000000463 material Substances 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 134
- 239000002184 metal Substances 0.000 description 27
- 238000000034 method Methods 0.000 description 14
- 238000000151 deposition Methods 0.000 description 9
- 230000009286 beneficial effect Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- 101150037603 cst-1 gene Proteins 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011149 active material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本公开提供一种显示基板和显示装置。所述显示基板包括:基底,设置于所述基底上的多个子像素,以及多条基准信号线和多条第一发光控制线;子像素包括子像素驱动电路,子像素驱动电路包括:驱动晶体管,补偿晶体管,稳压晶体管和第一导电连接部;补偿晶体管的第一极与驱动晶体管的第二极耦接,补偿晶体管的第二极与驱动晶体管的栅极耦接,补偿晶体管包括双栅晶体管,双栅晶体管包括串联的两个子晶体管,两个子晶体管的有源图形相耦接形成中间节点;稳压晶体管的栅极与对应的第一发光控制线耦接,稳压晶体管的第一极与对应的基准信号线耦接,稳压晶体管的第二极通过第一导电连接部与中间节点耦接。
Description
本公开涉及显示技术领域,尤其涉及一种显示基板和显示装置。
近年来,随着显示行业的迅速发展,刚性的液晶屏幕逐渐的不能满足人们需求,因此,以柔性著称的有机发光二极管显示器应运而生。有机发光二极管显示器在具有良好柔韧性的同时,还具有轻薄、功耗低、响应速度快、视角宽等优点,被广泛应用于各个领域。
发明内容
本公开的目的在于提供一种显示基板和显示装置。
为了实现上述目的,本公开提供如下技术方案:
本公开的第一方面提供一种显示基板,包括:基底,设置于所述基底上的多个子像素,以及多条基准信号线和多条第一发光控制线;所述子像素包括子像素驱动电路,所述子像素驱动电路包括:驱动晶体管,补偿晶体管,稳压晶体管和第一导电连接部;
所述补偿晶体管的第一极与所述驱动晶体管的第二极耦接,所述补偿晶体管的第二极与所述驱动晶体管的栅极耦接,所述补偿晶体管包括双栅晶体管,所述双栅晶体管包括串联的两个子晶体管,所述两个子晶体管的有源图形相耦接形成中间节点;
所述稳压晶体管的栅极与对应的第一发光控制线耦接,所述稳压晶体管的第一极与对应的基准信号线耦接,所述稳压晶体管的第二极通过所述第一导电连接部与所述中间节点耦接。
可选的,所述显示基板还包括多条栅线,所述补偿晶体管的栅极与对应的所述栅线耦接;
所述栅线包括沿第一方向延伸的至少部分,所述第一导电连接部包括沿第二方向延伸的至少部分,所述第一方向与所述第二方向相交;所述第一导 电连接部在所述基底上的正投影与所述栅线在所述基底上的正投影至少部分交叠。
可选的,所述子像素驱动电路还包括存储电容,所述存储电容包括相对设置的第一极板和第二极板,所述第一极板复用为所述驱动晶体管的栅极,所述第二极板在所述基底上的正投影与所述第一导电连接部在所述基底上的正投影至少部分交叠。
可选的,所述基准信号线包括多个第一基准部分和多个第二基准部分,所述第一基准部分与所述第二基准部分交替设置;所述第一基准部分包括沿第二方向延伸的至少部分,所述第一基准部分在所述基底上的正投影与所述第一导电连接部在所述基底上的正投影沿所述第一方向排列。
可选的,所述子像素驱动电路还包括第二导电连接部,所述第二导电连接部包括沿所述第二方向延伸的至少部分,所述第二导电连接部分别与所述驱动晶体管的栅极和所述补偿晶体管的第二极耦接;
所述第一基准部分在所述基底上的正投影的至少部分,位于所述第一导电连接部在所述基底上的正投影和所述第二导电连接部在所述基底上的正投影之间。
可选的,所述补偿晶体管包括补偿有源层,所述补偿有源层在所述基底上的正投影,与所述第一基准部分在所述基底上的正投影至少部分交叠。
可选的,所述补偿有源层包括第一有源图形和第二有源图形,所述第一有源图形属于所述两个子晶体管中的一个子晶体管,所述第二有源图形属于所述两个子晶体管中的另一个子晶体管;
所述第一有源图形包括沿所述第一方向延伸的至少部分,所述第二有源图形包括沿所述第二方向延伸的至少部分;所述第一有源图形在所述基底上的正投影与所述第一基准部分在所述基底上的正投影至少部分交叠,所述第二有源图形在所述基底上的正投影与所述第一基准部分在所述基底上的正投影至少部分交叠。
可选的,所述子像素驱动电路包括发光控制晶体管和连接图形;所述连接图形分别与所述驱动晶体管的第二极,所述补偿晶体管的第一极和所述发光控制晶体管的第一极耦接;
所述连接图形包括沿所述第二方向延伸的至少部分,所述连接图形在所述基底上的正投影与所述第一基准部分在所述基底上的正投影至少部分交叠。
可选的,所述稳压晶体管包括稳压有源层;
所述连接图形在所述基底上的正投影的至少部分与所述第二有源图形在所述基底上的正投影沿所述第一方向错开;所述连接图形与所述稳压有源层的至少部分沿所述第一方向排列。
可选的,第一导电连接部在所述基底上的正投影,位于相邻的所述第二基准部分在所述基底上的正投影之间。
可选的,所述第二基准部分包括沿所述第二方向延伸的至少部分;所述第二基准部分与所述第一基准部分沿所述第一方向错开;
所述基准信号线还包括多个第三基准部分,所述第三基准部分与相邻的所述第一基准部分和所述第二基准部分分别耦接。
可选的,所述稳压晶体管包括稳压有源层,所述稳压有源层在所述基底上的正投影的至少部分,与所述第一导电连接部在所述基底上的正投影沿所述第二方向排列;
所述稳压有源层在所述基底上的正投影,与所述第二基准部分在所述基底上的正投影至少部分交叠。
可选的,所述显示基板还包括多条第二发光控制线和多条第二初始化信号线;所述子像素还包括发光元件,所述子像素驱动电路还包括第二复位晶体管,所述第二复位晶体管的栅极与对应的第二发光控制线耦接,所述第二复位晶体管的第一极与对应的第二初始化信号线耦接,所述第二复位晶体管的第二极与所述发光元件的阳极耦接;
所述第二复位晶体管包括第二复位有源层,所述第二复位有源层包括沿第二方向延伸的至少部分;所述第二复位有源层在所述基底上的正投影,分别与所述第二发光控制线在所述基底上的正投影和所述第二初始化信号线在所述基底上的正投影部分交叠。
可选的,所述子像素驱动电路还包括第三导电连接部,所述第三导电连接部分别与所述第二复位晶体管的第一极和所述第二初始化信号线耦接;所 述第三导电连接部在所述基底上的正投影,分别与所述第二发光控制线在所述基底上的正投影和所述第二初始化信号线在所述基底上的正投影部分交叠。
可选的,所述第三导电连接部包括主体部,第一突出部和第二突出部;所述主体部沿第一方向延伸,所述主体部的第一端与所述第一突出部耦接,所述主体部的第二端与所述第二突出部耦接,沿第二方向,所述第一突出部位于所述主体部的第一侧,所述第二突出部位于所述主体部的第二侧,所述第一突出部与所述第二初始化信号线耦接,所述第二突出部与所述第二复位晶体管的第一极耦接。
可选的,所述显示基板还包括多条数据线和多条电源线;所述电源线,所述第一导电连接部和所述基准信号线同层同材料设置,所述数据线与所述电源线异层设置,所述数据线位于所述电源线背向所述基底的一侧。
可选的,所述显示基板还包括:多条电源线,多条复位线,多条栅线和多条第一初始化信号线;
所述子像素驱动电路还包括第一复位晶体管,数据写入晶体管和电源控制晶体管;
所述第一复位晶体管的栅极与对应的所述复位线耦接,所述第一复位晶体管的第一极与对应的所述第一初始化信号线耦接,所述第一复位晶体管的第二极与所述驱动晶体管的栅极耦接;
所述数据写入晶体管的栅极与对应的栅线耦接,所述数据写入晶体管的第一极与对应的数据线耦接,所述数据写入晶体管的第二极与所述驱动晶体管的第一极耦接;
所述电源控制晶体管的栅极与对应的所述第一发光控制线耦接,所述电源控制晶体管的第一极与所述电源线耦接,所述电源控制晶体管的第二极与所述驱动晶体管的第一极耦接。
基于上述显示基板的技术方案,本公开的第二方面提供一种显示装置,包括上述显示基板。
此处所说明的附图用来提供对本公开的进一步理解,构成本公开的一部分,本公开的示意性实施例及其说明用于解释本公开,并不构成对本公开的不当限定。在附图中:
图1为本公开实施例提供的子像素驱动电路的电路结构图;
图2为本公开实施例提供的两个子像素驱动电路的布局示意图;
图3为图2中有源层的布局示意图;
图4为图2中有源层和第一栅金属层的布局示意图;
图5为在图4中增加第二栅金属层的布局示意图;
图6为在图5中增加第一源漏金属层的布局示意图;
图7为图2中第一源漏金属层的布局示意图;
图8为图2中第二源漏金属层的布局示意图。
为了进一步说明本公开实施例提供的显示基板和显示装置,下面结合说明书附图进行详细描述。
本公开提供一种显示基板,显示基板中包括阵列分布的子像素驱动电路,子像素驱动电路包括驱动晶体管和补偿晶体管,所述补偿晶体管连接在驱动晶体管的第二极和驱动晶体管的栅极之间。补偿晶体管包括双栅晶体管,双栅晶体管中包括中间节点。
上述显示基板中,由于中间节点的电位容易受到周边其它信号的影响,使显示基板处于发光时段时补偿晶体管会发生漏电,进而导致显示基板应用的显示屏在显示时出现闪烁问题。
请参阅图1至图4,本公开实施例提供了一种显示基板,包括:基底,设置于所述基底上的多个子像素,以及多条基准信号线Vref和多条第一发光控制线EM1;所述子像素包括子像素驱动电路,所述子像素驱动电路包括:驱动晶体管T3,补偿晶体管T2,稳压晶体管T8和第一导电连接部11;
所述补偿晶体管T2的第一极与所述驱动晶体管T3的第二极耦接,所述补偿晶体管T2的第二极与所述驱动晶体管T3的栅极T3-g耦接,所述补偿晶 体管T2包括双栅晶体管,所述双栅晶体管包括串联的两个子晶体管,所述两个子晶体管的有源图形相耦接形成中间节点T2M;
所述稳压晶体管T8的栅极与对应的第一发光控制线EM1耦接,所述稳压晶体管T8的第一极与对应的基准信号线Vref耦接,所述稳压晶体管T8的第二极通过所述第一导电连接部11与所述中间节点T2M耦接。
示例性的,所述显示基板包括多个子像素,所述多个子像素包括的多个子像素驱动电路呈阵列分布。所述多个子像素驱动电路划分为多行子像素驱动电路和多列子像素驱动电路。所述多行子像素驱动电路沿第二方向排列,每行子像素驱动电路包括沿第一方向排列的多个子像素驱动电路。所述多列子像素驱动电路沿第一方向排列,每列子像素驱动电路包括沿第二方向排列的多个子像素驱动电路。示例性的,所述第一方向和所述第二方向相交。例如:所述第一方向包括横向,所述第二方向包括纵向。
示例性的,所述子像素包括子像素驱动电路和发光元件EL。所述子像素驱动电路与所述发光元件EL的阳极耦接,用于为发光元件提供驱动信号,驱动发光元件发光。所述发光元件EL的阴极接入负电源信号VSS。示例性的,所述子像素驱动电路包括8T1C电路(即包括8个薄膜晶体管和一个电容),但不仅限于此。
示例性的,所述多条基准信号线Vref与所述多列子像素驱动电路一一对应。所述多条第一发光控制线EM1与所述多行子像素驱动电路一一对应。
示例性的,所述基准信号线Vref包括沿所述第二方向延伸的至少部分。所述第一发光控制线EM1包括沿所述第一方向延伸的至少部分。
示例性的,所述双栅晶体管包括串联的两个子晶体管,所述两个子晶体管的栅极相耦接,所述两个子晶体管的有源图形相耦接形成中间节点T2M。
示例性的,所述基准信号线Vref用于提供基准信号,所述基准信号为可调的直流信号。所述第一发光控制线EM1用于提供第一发光控制信号。当所述第一发光控制信号处于有效电平(如低电平)时,所述稳压晶体管T8导通,将所述基准信号传输至所述中间节点T2M,以稳定所述中间节点T2M的电位。
示例性的,在发光阶段,所述稳压晶体管T8导通,将所述基准信号传输至所述中间节点T2M,以稳定所述中间节点T2M的电位。
示例性的,所述显示基板中的驱动芯片(IC)为所述基准信号线Vref提供基准信号,能够控制上述基准信号的电压值。
根据上述显示基板的具体结构可知,本公开实施例提供的显示基板中,通过设置所述稳压晶体管T8的栅极与对应的第一发光控制线EM1耦接,所述稳压晶体管T8的第一极与对应的基准信号线Vref耦接,所述稳压晶体管T8的第二极通过所述第一导电连接部11与所述中间节点T2M耦接,能够控制所述稳压晶体管T8向所述中间节点T2M给入稳定的基准信号,对所述中间节点T2M进行稳压,从而消除了周边其它信号对中间节点T2M的影响,避免了显示基板处于发光时段时补偿晶体管T2发生漏电,进而避免了显示基板应用的显示屏在显示时出现闪烁问题。本公开实施例提供的显示基板应用的显示屏具有更好的显示效果,很好的提升了产品性能。
而且,由于所述基准信号为能够根据需要调节的直流电压信号,因此不同灰阶亮度下,可以向中间节点T2M提供匹配的基准信号进行稳压,这样能够更有效的避免了显示基板处于发光时段时补偿晶体管T2发生漏电。
另外,设置所述稳压晶体管T8的第二极通过所述第一导电连接部11与所述中间节点T2M耦接,使得所述第一导电连接部11能够跨越所述中间节点T2M附近的导电结构,避免所述稳压晶体管T8的第二极与所述导电结构发生短路,有效降低了子像素驱动电路的布局难度。
请参阅图1至图4,在一些实施例中,所述显示基板还包括多条栅线GA,所述补偿晶体管T2的栅极与对应的所述栅线GA耦接;
所述栅线GA包括沿第一方向延伸的至少部分,所述第一导电连接部11包括沿第二方向延伸的至少部分,所述第一方向与所述第二方向相交;所述第一导电连接部11在所述基底上的正投影与所述栅线GA在所述基底上的正投影至少部分交叠。
示例性的,所述多条栅线GA与所述多行子像素驱动电路一一对应。
示例性的,所述补偿晶体管T2的栅极与对应的所述栅线GA形成为一体结构。
示例性的,所述栅线GA复用为所述补偿晶体管T2的栅极。
上述设置所述第一导电连接部11在所述基底上的正投影与所述栅线GA 在所述基底上的正投影至少部分交叠,使得所述第一导电连接部11能够跨越所述栅线GA与所述中间节点T2M耦接,避免了所述稳压晶体管T8的第二极与所述栅线GA发生短路,不仅降低了所述子像素驱动电路的布局难度,还提升了显示基板的信赖性。
请参阅图1至图4,在一些实施例中,所述子像素驱动电路还包括存储电容Cst,所述存储电容Cst包括相对设置的第一极板Cst1和第二极板Cst2,所述第一极板Cst1复用为所述驱动晶体管T3的栅极T3-g,所述第二极板Cst2在所述基底上的正投影与所述第一导电连接部11在所述基底上的正投影至少部分交叠。
示例性的,所述存储电容Cst包括相对设置的第一极板Cst1和第二极板Cst2,所述第一极板Cst1的至少部分位于所述第二极板Cst2与所述基底之间。
示例性的,所述第二极板Cst2与所述显示基板中的电源线VDD耦接。位于同一行的子像素驱动电路包括的第二极板Cst2依次耦接,形成为一体结构。这种设置方式使得电源线VDD和所述第二极板Cst2共同形成覆盖显示基板的网格结构,通过该网格结构传输电源信号,能够有效降低电源信号的drop,同时能够有效改善屏幕显示的均一性。
上述设置所述第二极板Cst2在所述基底上的正投影与所述第一导电连接部11在所述基底上的正投影至少部分交叠,使得所述第一导电连接部11能够跨越所述第二极板Cst2与所述中间节点T2M耦接,避免了所述稳压晶体管T8的第二极与所述第二极板Cst2发生短路,不仅降低了所述子像素驱动电路的布局难度,还提升了显示基板的信赖性。
如图7所示,在一些实施例中,所述基准信号线Vref包括多个第一基准部分181和多个第二基准部分182,所述第一基准部分181与所述第二基准部分182交替设置;所述第一基准部分181包括沿第二方向延伸的至少部分,所述第一基准部分181在所述基底上的正投影与所述第一导电连接部11在所述基底上的正投影沿所述第一方向排列。
示例性的,所述第一基准部分181与所述第二基准部分182沿所述第二方向交替设置。所述第一基准部分181与所述第二基准部分182形成为一体 结构。
示例性的,所述第一基准部分181包括沿第二方向延伸的条状结构。所述第二基准部分182包括沿第二方向延伸的条状结构。
示例性的,所述第一基准部分181在所述基底上的正投影,与所述栅线GA在所述基底上的正投影部分交叠。所述第一基准部分181在所述基底上的正投影,与所述第二极板Cst2在所述基底上的正投影部分交叠。所述第一基准部分181在所述基底上的正投影,与所述显示基板中的复位线Rst在所述基底上的正投影部分交叠。
示例性的,所述第一基准部分181与所述第一导电连接部11同层同材料设置。
上述设置方式有利于降低基准信号线Vref的布局难度,能够降低基准信号线Vref与其他导电结构发生短路的风险,同时降低了基准信号线Vref对显示基板的透过率的影响。
如图7所示,在一些实施例中,所述子像素驱动电路还包括第二导电连接部12,所述第二导电连接部12包括沿所述第二方向延伸的至少部分,所述第二导电连接部12分别与所述驱动晶体管T3的栅极T3-g和所述补偿晶体管T2的第二极耦接;所述第一基准部分181在所述基底上的正投影的至少部分,位于所述第一导电连接部11在所述基底上的正投影和所述第二导电连接部12在所述基底上的正投影之间。
示例性的,所述第二导电连接部12与所述第一导电连接部11同层同材料设置。
示例性的,所述第二导电连接部12与所述第一导电连接部11沿所述第一方向排列。
上述设置所述第一基准部分181在所述基底上的正投影的至少部分,位于所述第一导电连接部11在所述基底上的正投影和所述第二导电连接部12在所述基底上的正投影之间;有利于降低基准信号线Vref的布局难度,能够降低基准信号线Vref与其他导电结构发生短路的风险。
如图3,图6和图7所示,在一些实施例中,设置所述补偿晶体管T2包括补偿有源层21,所述补偿有源层21在所述基底上的正投影,与所述第一 基准部分181在所述基底上的正投影至少部分交叠。
示例性的,所述补偿有源层21用于形成所述补偿晶体管T2的沟道部分,所述补偿晶体管T2的第一极和第二极,以及所述中间节点T2M。
上述设置方式有利于降低基准信号线Vref的布局难度,能够降低基准信号线Vref与其他导电结构发生短路的风险,同时降低了基准信号线Vref对显示基板的透过率的影响。
如图3,图6和图7所示,在一些实施例中,所述补偿有源层21包括第一有源图形210和第二有源图形211,所述第一有源图形210属于所述两个子晶体管中的一个子晶体管,所述第二有源图形211属于所述两个子晶体管中的另一个子晶体管;
所述第一有源图形210包括沿所述第一方向延伸的至少部分,所述第二有源图形211包括沿所述第二方向延伸的至少部分;所述第一有源图形210在所述基底上的正投影与所述第一基准部分181在所述基底上的正投影至少部分交叠,所述第二有源图形211在所述基底上的正投影与所述第一基准部分181在所述基底上的正投影至少部分交叠。
示例性的,所述第一有源图形210和所述第二有源图形211形成为一体结构。所述第一有源图形210形成上述一个子晶体管的沟道部分,第一极和第二极。所述第二有源图形211形成上述另一个子晶体管的沟道部分,第一极和第二极。上述一个子晶体管的第二极作为所述补偿晶体管T2的第二极,上述一个子晶体管的第一极与上述另一个子晶体管的第二极耦接,形成所述中间节点T2M,上述另一个子晶体管的第一极作为所述补偿晶体管T2的第一极。
如图3所示,示例性的,所述第一有源图形210与所述第二有源图形211耦接的一端包括延伸部分2101,所述延伸部分2101沿所述第一方向突出于所述第二有源图形211,所述延伸部分2101在所述基底上的正投影与所述第一导电连接部11在所述基底上的正投影具有交叠区域,所述延伸部分2101与所述第一导电连接部11通过位于该交叠区域的过孔耦接。
示例性的,所述第一有源图形210包括沿所述第一方向延伸的条状图形,所述第二有源图形211包括沿所述第二方向延伸的条状图形。
示例性的,所述第一有源图形210在所述基底上的正投影与所述第一基准部分181在所述基底上的正投影部分交叠,所述第二有源图形211在所述基底上的正投影与所述第一基准部分181在所述基底上的正投影部分交叠。
示例性的,所述第二有源图形211在所述基底上的正投影被所述第一基准部分181在所述基底上的正投影覆盖。
上述设置方式有利于降低基准信号线Vref的布局难度,能够降低基准信号线Vref与其他导电结构发生短路的风险,同时降低了基准信号线Vref对显示基板的透过率的影响。
如图2至图7所示,在一些实施例中,所述子像素驱动电路包括发光控制晶体管T6和连接图形28;所述连接图形28分别与所述驱动晶体管T3的第二极,所述补偿晶体管T2的第一极和所述发光控制晶体管T6的第一极耦接;
所述连接图形28包括沿所述第二方向延伸的至少部分,所述连接图形28在所述基底上的正投影与所述第一基准部分181在所述基底上的正投影至少部分交叠。
示例性的,所述连接图形28采用显示基板中的poly层制作,所述连接图形28与所述驱动晶体管T3的第二极,所述补偿晶体管T2的第一极和所述发光控制晶体管T6的第一极形成为一体结构。
示例性的,所述连接图形28在所述基底上的正投影被所述第一基准部分181在所述基底上的正投影覆盖。
上述设置方式有利于降低基准信号线Vref的布局难度,能够降低基准信号线Vref与其他导电结构发生短路的风险,同时降低了基准信号线Vref对显示基板的透过率的影响。
如图2至图7所示,在一些实施例中,所述稳压晶体管T8包括稳压有源层27;
所述连接图形28在所述基底上的正投影的至少部分与所述第二有源图形211在所述基底上的正投影沿所述第一方向错开;所述连接图形28与所述稳压有源层27的至少部分沿所述第一方向排列。
示例性的,所述稳压有源层27包括至少部分沿所述第二方向延伸的条状 结构。
示例性的,所述连接图形28在所述基底上的正投影的至少部分与所述第二有源图形211在所述基底上的正投影沿所述第一方向错开。所述连接图形28在所述基底上的正投影的至少部分与所述第二有源图形211在所述基底上的正投影沿所述第二方向错开。
上述布局方式降低了显示基板在有限布局空间内的布局难度,保证了显示基板的信赖性。
如图7所示,在一些实施例中,设置第一导电连接部11在所述基底上的正投影,位于相邻的所述第二基准部分182在所述基底上的正投影之间。
示例性的,所述显示基板还包括多条数据线DA,所述数据线DA包括数据主体部分DA1和数据突出部分DA2,所述数据主体部分DA1沿所述第二方向延伸,所述数据突出部分DA2沿所述第一方向突出于所述数据主体部131分。
示例性的,所述数据主体部分DA1在所述基底上的正投影的至少部分,与所述第二基准部分182在所述基底上的正投影沿所述第一方向排列。
示例性的,所述数据主体部分DA1在所述基底上的正投影,与所述第二基准部分182在所述基底上的正投影部分交叠。
示例性的,所述数据主体部分DA1在所述基底上的正投影,与所述第二基准部分182在所述基底上的正投影不交叠。
示例性的,所述数据突出部分DA2在所述基底上的正投影的至少部分,位于所述第二基准部分182在所述基底上的正投影与所述第一导电连接部11在所述基底上的正投影之间。
如图6和图7所示,示例性的,所述第二基准部分182在所述基底上的正投影,与显示基板中的第二初始化信号线Vinit2在所述基底上的正投影部分交叠。所述第二基准部分182在所述基底上的正投影,与显示基板中的第二发光控制线EM2在所述基底上的正投影部分交叠。所述第二基准部分182在所述基底上的正投影,与第一初始化信号线Vinit1在所述基底上的正投影部分交叠。
示例性的,所述第二基准部分182在所述基底上的正投影,与显示基板 中的复位线Rst在所述基底上的正投影部分交叠。
示例性的,所述第二基准部分182在所述基底上的正投影,与显示基板中的第一发光控制线EM1在所述基底上的正投影部分交叠。
上述布局方式最大限度的降低了所述基准信号线Vref和所述第一导电连接部11占用的布局空间,降低了显示基板在有限布局空间内的布局难度,保证了显示基板的信赖性。
如图6和图7所示,在一些实施例中,所述第二基准部分182包括沿所述第二方向延伸的至少部分;所述第二基准部分182与所述第一基准部分181沿所述第一方向错开;
所述基准信号线Vref还包括多个第三基准部分183,所述第三基准部分183与相邻的所述第一基准部分181和所述第二基准部分182分别耦接。
示例性的,所述第三基准部分183与所述第一基准部分181和所述第二基准部分182均形成为一体结构。
示例性的,所述第三基准部分183为沿第一方向延伸的条状结构。
示例性的,所述第三基准部分183与其耦接的第一基准部分181之间形成90度夹角。所述第三基准部分183与其耦接的第二基准部分182之间形成90度夹角。
示例性的,所述第三基准部分183与其耦接的第一基准部分181之间所形成的角度大于90度。所述第三基准部分183与其耦接的第二基准部分182之间所形成的角度小于90度。
示例性的,所述第三基准部分183与其耦接的第一基准部分181之间所形成的角度小于90度。所述第三基准部分183与其耦接的第二基准部分182之间所形成的角度大于90度。
如图6和图7所示,示例性的,部分所述第三基准部分183(如:位于图7中上方的第三基准部分183)在所述基底上的正投影,与所述显示基板中的第一初始化信号线Vinit1在所述基底上的正投影至少部分交叠。部分所述第三基准部分183在所述基底上的正投影,与所述显示基板中的复位线Rst在所述基底上的正投影至少部分交叠。
如图6和图7所示,示例性的,部分所述第三基准部分183(如:位于 图7中下方的第三基准部分183)在所述基底上的正投影,与所述显示基板中的第一初始化信号线Vinit1在所述基底上的正投影不交叠。部分所述第三基准部分183在所述基底上的正投影,与所述显示基板中的复位线Rst在所述基底上的正投影不交叠。
上述布局方式最大限度的降低了所述基准信号线Vref在有限布局空间内的布局难度,保证了显示基板的信赖性。
如图3,图4和图7所示,在一些实施例中,所述稳压晶体管T8包括稳压有源层27,所述稳压有源层27在所述基底上的正投影的至少部分,与所述第一导电连接部11在所述基底上的正投影沿所述第二方向排列;
所述稳压有源层27在所述基底上的正投影,与所述第二基准部分182在所述基底上的正投影至少部分交叠。
示例性的,所述稳压有源层27包括沿所述第二方向延伸的至少部分。所述稳压有源层27在所述基底上的正投影的至少部分与所述数据线DA在所述基底上的正投影的至少部分沿所述第一方向排列。
示例性的,所述稳压有源层27用于形成所述稳压晶体管T8的沟道部分,以及所述稳压晶体管T8的第一极和第二极。所述稳压有源层27用于形成第二极的部分在所述基底上的正投影,与所述第一导电连接部11在所述基底上的正投影形成交叠区,在该交叠区,所述稳压有源层27用于形成第二极的部分通过过孔与所述第一导电连接部11耦接。所述稳压有源层27中除用于形成第二极之外剩余的部分在所述基底上的正投影,与所述第一导电连接部11在所述基底上的正投影沿所述第二方向排列。
示例性的,所述发光控制晶体管T6包括发光控制有源层25,所述发光控制有源层25与所述稳压有源层27沿所述第一方向排列。
示例性的,所述稳压有源层27中用于形成沟道的部分在所述基底上的正投影,被所述第二基准部分182在所述基底上的正投影覆盖。
上述设置方式有利于降低基准信号线Vref的布局难度,能够降低基准信号线Vref与其他导电结构发生短路的风险,同时降低了基准信号线Vref对显示基板的透过率的影响。
上述实施例提供的显示基板中,所述基准信号通过稳压晶体管T8给入, 经过稳压有源层27与第一导电连接部11之间的过孔,传输至所述第一导电连接部11,再经第一导电连接部11与中间节点T2M之间的过孔传输至中间节点T2M。所述基准信号线Vref的布局方式有效的利用了版图的空间,能够避开其他信号线的干扰。
如图1至图6所示,在一些实施例中,所述显示基板还包括多条第二发光控制线EM2和多条第二初始化信号线Vinit2;所述子像素还包括发光元件,所述子像素驱动电路还包括第二复位晶体管T7,所述第二复位晶体管T7的栅极与对应的第二发光控制线EM2耦接,所述第二复位晶体管T7的第一极与对应的第二初始化信号线Vinit2耦接,所述第二复位晶体管T7的第二极与所述发光元件的阳极耦接;
所述第二复位晶体管T7包括第二复位有源层26,所述第二复位有源层26包括沿第二方向延伸的至少部分;所述第二复位有源层26在所述基底上的正投影,分别与所述第二发光控制线EM2在所述基底上的正投影和所述第二初始化信号线Vinit2在所述基底上的正投影部分交叠。
示例性的,所述多条第二发光控制线EM2与所述多行子像素驱动电路一一对应。所述多条第二初始化信号线Vinit2与所述多行子像素驱动电路一一对应。
示例性的,所述第二发光控制线EM2包括沿所述第一方向延伸的至少部分。所述第二初始化信号线Vinit2包括沿所述第一方向延伸的至少部分。
示例性的,所述第二发光控制线EM2用于提供第二发光控制信号,所述第二初始化信号线Vinit2用于提供第二初始化信号。所述第二复位晶体管T7用于在所述第二发光控制信号的控制下,将所述第二初始化信号传输至所述发光元件的阳极。
示例性的,所述第二复位有源层26与所述发光控制晶体管T6包括发光控制有源层25形成为一体结构。
上述实施例提供的显示基板中,通过设置所述第二复位晶体管T7分别与所述第二发光控制线EM2和所述第二初始化信号线Vinit2耦接,使得所述第二复位晶体管T7能够通过单独的栅极驱动电路(GOA电路)控制,使得所述第二复位晶体管T7能够在除了发光阶段外的其余阶段都处于打开状态,能够 实现对发光元件阳极反复持续的初始化,使得对阳极的初始化更加充分,使得每一个子像素的发光初始状态都尽量一致,从而改善了屏幕的显示效果。
另外,通过设置所述第二复位有源层26在所述基底上的正投影,分别与所述第二发光控制线EM2在所述基底上的正投影和所述第二初始化信号线Vinit2在所述基底上的正投影部分交叠,最大限度的缩小了所述第二复位晶体管T7占用的布局空间,有利于显示基板实现高分辨率显示。
如图1至图7所示,在一些实施例中,所述子像素驱动电路还包括第三导电连接部13,所述第三导电连接部13分别与所述第二复位晶体管T7的第一极和所述第二初始化信号线Vinit2耦接;所述第三导电连接部13在所述基底上的正投影,分别与所述第二发光控制线EM2在所述基底上的正投影和所述第二初始化信号线Vinit2在所述基底上的正投影部分交叠。
示例性的,所述第三导电连接部13与所述第一导电连接部11和所述第二导电连接部12均同层同材料设置。
上述设置所述第二复位晶体管T7的第一极通过所述第三导电连接部13与所述第二初始化信号线Vinit2耦接,有效降低了所述第二复位晶体管T7的布局难度。
上述设置所述第三导电连接部13在所述基底上的正投影,分别与所述第二发光控制线EM2在所述基底上的正投影和所述第二初始化信号线Vinit2在所述基底上的正投影部分交叠,有利于缩小子像素驱动电路整体占用的布局空间,有利于显示基板实现高分辨率显示。
如图1至图7所示,在一些实施例中,设置所述第三导电连接部13包括主体部131,第一突出部132和第二突出部133;所述主体部131沿第一方向延伸,所述主体部131的第一端与所述第一突出部132耦接,所述主体部131的第二端与所述第二突出部133耦接,沿第二方向,所述第一突出部132位于所述主体部131的第一侧,所述第二突出部133位于所述主体部131的第二侧,所述第一突出部132与所述第二初始化信号线Vinit2耦接,所述第二突出部133与所述第二复位晶体管T7的第一极耦接。
示例性的,所述第一侧和所述第二侧沿所述第二方向相对。
示例性的,所述第一突出部132在所述基底上的正投影,与所述第二复 位有源层26在所述基底上的正投影不交叠。
上述设置方式在保证所述第三导电连接部13能够分别与所述第二初始化信号线Vinit2和所述第二复位晶体管T7的第一极耦接的同时,降低所述第三导电连接部13的布局难度。
如图2,图7和图8所示,在一些实施例中,所述显示基板还包括多条数据线DA和多条电源线VDD;所述电源线VDD,所述第一导电连接部11和所述基准信号线Vref同层同材料设置,所述数据线DA与所述电源线VDD异层设置,所述数据线DA位于所述电源线VDD背向所述基底的一侧。
示例性的,所述多条数据线DA与所述多列子像素驱动电路一一对应。所述多条电源线VDD与所述多列子像素驱动电路一一对应。
示例性的,所述电源线VDD,所述第一导电连接部11和所述基准信号线Vref均采用显示基板中的第一源漏金属层制作,所述数据线DA采用所述显示基板中的第二源漏金属层制作。
上述将所述电源线VDD,所述第一导电连接部11和所述基准信号线Vref同层同材料设置,使得所述电源线VDD,所述第一导电连接部11和所述基准信号线Vref能够在同一次构图工艺中同时形成,很好的简化了显示基板的制作工艺流程,降低了制作成本。
上述设置方式使得所述数据线DA与下层金属层之间具有较厚的第一平坦层,即有机层,降低了所述数据线DA与下层金属层之间形成的寄生电容,大大减弱了数据线DA与下层金属层之间的相互影响,从而改善了串扰问题,提升了显示性能。
上述设置所述数据线DA位于所述电源线VDD背向所述基底的一侧,能够有效节省布局空间,有利于显示基板实现高分辨率像素设计。
如图1至图4所示,在一些实施例中,所述显示基板还包括:多条电源线VDD,多条复位线Rst,多条栅线GA和多条第一初始化信号线Vinit1;
所述子像素驱动电路还包括第一复位晶体管T1,数据写入晶体管T4和电源控制晶体管T5;
所述第一复位晶体管T1的栅极与对应的所述复位线Rst耦接,所述第一复位晶体管T1的第一极与对应的所述第一初始化信号线Vinit1耦接,所述 第一复位晶体管T1的第二极与所述驱动晶体管T3的栅极T3-g耦接;
所述数据写入晶体管T4的栅极与对应的栅线GA耦接,所述数据写入晶体管T4的第一极与对应的数据线DA耦接,所述数据写入晶体管T4的第二极与所述驱动晶体管T3的第一极耦接;
所述电源控制晶体管T5的栅极与对应的所述第一发光控制线EM1耦接,所述电源控制晶体管T5的第一极与所述电源线VDD耦接,所述电源控制晶体管T5的第二极与所述驱动晶体管T3的第一极耦接。
示例性的,所述多条复位线Rst与所述多行子像素一一对应。所述多条栅线GA与所述多行子像素一一对应。所述多条第一初始化信号线Vinit1与所述多行子像素一一对应。
更详细地说,所述子像素驱动电路包括第一复位晶体管T1,补偿晶体管T2,驱动晶体管T3,数据写入晶体管T4,电源控制晶体管T5,发光控制晶体管T6,第二复位晶体管T7,稳压晶体管T8和存储电容Cst。
上述结构的子像素驱动电路在工作时,每个工作周期均包括复位时段、写入补偿时段和发光时段。
在所述复位时段,复位线Rst输入的复位信号处于有效电平,第一复位晶体管T1导通,由第一初始化信号线Vinit1传输的第一初始化信号输入至驱动晶体管T3的栅极T3-g,使得前一帧保持在驱动晶体管T3上的栅源电压Vgs被清零,实现对驱动晶体管T3的栅极T3-g复位。第二发光控制线EM2输入的第二发光控制信号处于有效电平,控制第二复位晶体管T7导通,将第二初始化信号线Vinit2输入的第二初始化信号输入至发光元件EL的阳极,对阳极进行初始化,控制发光元件EL不发光。
在写入补偿时段,所述复位信号处于非有效电平,第一复位晶体管T1截止,栅线GA输入的栅极扫描信号处于有效电平,控制补偿晶体管T2和数据写入晶体管T4导通,数据线DA写入数据信号,并经所述数据写入晶体管T4传输至驱动晶体管T3的第一极,同时,补偿晶体管T2和数据写入晶体管T4导通,使得驱动晶体管T3形成为二极管结构,因此通过补偿晶体管T2、驱动晶体管T3和数据写入晶体管T4配合工作,实现对驱动晶体管T3的阈值电 压补偿,当补偿的时间足够长时,可控制驱动晶体管T3的栅极T3-g电位最终达到Vdata+Vth,其中,Vdata代表数据信号电压值,Vth代表驱动晶体管T3的阈值电压。第二发光控制线EM2输入的第二发光控制信号继续处于有效电平,控制第二复位晶体管T7导通,将第二初始化信号线Vinit2输入的第二初始化信号输入至发光元件EL的阳极,对阳极进行初始化,控制发光元件EL不发光。
在发光时段,第一发光控制线EM1写入的第一发光控制信号处于有效电平,控制电源控制晶体管T5和发光控制晶体管T6导通,使得由电源线VDD传输的电源信号输入至驱动晶体管T3的第一极,同时由于驱动晶体管T3的栅极T3-g保持在Vdata+Vth,使得驱动晶体管T3导通,驱动晶体管T3对应的栅源电压为Vdata+Vth-VDD,其中VDD为电源信号对应的电压值,基于该栅源电压产生的漏电流流向对应的发光元件EL的阳极,驱动对应的发光元件EL发光。第二发光控制线EM2输入的第二发光控制信号处于非有效电平,控制第二复位晶体管T7截止。第一发光控制线EM1写入的第一发光控制信号处于有效电平,控制稳压晶体管导通,使基准信号线提供的基准信号传输至中间节点。
上述实施例提供的显示基板中包括:沿远离所述基底的方向依次层叠设置于所述基底上的有源层,第一栅绝缘层,第一栅金属层,第二栅绝缘层,第二栅金属层,层间绝缘层,第一源漏金属层,第一平坦层,第二源漏金属层,第二平坦层,阳极层,像素界定层,发光功能层,阴极层和封装层。所述显示基板中也可以包括钝化层。
如图3所示,所述有源层用于形成:所述第一复位晶体管T1包括的第一复位有源层20,所述补偿晶体管T2包括的补偿有源层21,所述驱动晶体管T3包括的驱动有源层22,所述数据写入晶体管T4包括数据写入有源层23,所述电源控制晶体管T5包括的电源控制有源层24,所述发光控制晶体管T6包括的发光控制有源层25,所述第二复位晶体管T7包括的第二复位有源层26,所述稳压晶体管T8包括的稳压有源层27,以及一些导电结构。所述有源层还用于形成所述连接图形28。
如图4所示,所述第一栅金属层用于形成:所述第二发光控制线EM2,所述复位线Rst,所述栅线GA和所述第一发光控制线EM1,以及各晶体管的栅极。
如图5所示,所述第二栅金属层用于形成:所述第一初始化信号线Vinit1,所述第二初始化信号线Vinit2,以及所述存储电容Cst的第二极板Cst2。
如图6和图7所示,所述第一源漏金属层用于形成:所述电源线VDD,所述基准信号线Vref,所述第一导电连接部11,所述第二导电连接部12,所述第三导电连接部13,第四导电连接部14,第五导电连接部15和第六导电连接部16。所述第四导电连接部14用于连接所述第一复位晶体管T1的第一极和所述第一初始化信号线Vinit1。所述数据写入晶体管T4的第一极与所述第五导电连接部15耦接,所述第五导电连接部15与对应的数据线DA耦接。所述发光控制晶体管T6的第二极与所述第六导电连接部16耦接,所述第六导电连接部16与第七导电连接部17耦接,所述第七导电连接部17与对应的阳极耦接。
如图8所示,所述第二源漏金属层用于形成:数据线DA和所述第七导电连接部17。
上述实施例提供的显示基板的制作工艺流程如下:在玻璃基板上制作有机PI基底;在有机PI基底上沉积有源材料层,在有源材料层上覆盖光刻胶,然后通过曝光、显影、刻蚀等工艺得到有源层。
在有源层上继续沉积形成无机介质层,以形成第一栅绝缘层。
在所述第一栅绝缘层上沉积第一栅金属材料层,在所述第一栅金属材料层上覆盖光刻胶,然后通过曝光、显影、干法刻蚀等工艺得到第一栅金属层。
在所述第一栅金属层上继续沉积无机介质层,形成第二栅绝缘层。
在所述第二栅绝缘层上沉积第二栅金属层材料层,在所述第二栅金属材料层上盖光刻胶,然后通过曝光、显影、干法刻蚀等工艺得到第二栅金属层。
在所述第二栅金属层上沉积形成层间绝缘层,在所述层间绝缘层上覆盖光刻胶,然后通过曝光、显影、干法刻蚀等工艺实现对所述层间绝缘层的图形化。
在所述层间绝缘层上沉积形成第一源漏金属材料层,在所述第一源漏金属材料层上覆盖光刻胶,然后通过曝光、显影、干法刻蚀等工艺得到第一源漏金属层。
在所述第一源漏金属层上沉积形成第一平坦层,在所述第一平坦层上覆盖光刻胶,然后通过曝光、显影、干法刻蚀等工艺实现对所述第一平坦层的图形化。
在所述第一平坦层上沉积形成第二源漏金属材料层,在所述第二源漏金属材料层上覆盖光刻胶,然后通过曝光、显影、干法刻蚀等工艺得到第二源漏金属层。
本公开实施例还提供了一种显示装置,包括上述实施例提供的显示基板。
上述实施例提供的显示基板中,通过设置所述稳压晶体管T8的栅极与对应的第一发光控制线EM1耦接,所述稳压晶体管T8的第一极与对应的基准信号线Vref耦接,所述稳压晶体管T8的第二极通过所述第一导电连接部11与所述中间节点T2M耦接,能够控制所述稳压晶体管T8向所述中间节点T2M给入稳定的基准信号,对所述中间节点T2M进行稳压,从而消除了周边其它信号对中间节点T2M的影响,避免了显示基板处于发光时段时补偿晶体管T2发生漏电,进而避免了显示基板应用的显示屏在显示时出现闪烁问题。上述实施例提供的显示基板应用的显示屏具有更好的显示效果,很好的提升了产品性能。而且,由于所述基准信号为能够根据需要调节的直流电压信号,因此不同灰阶亮度下,可以向中间节点T2M提供匹配的基准信号进行稳压,这样能够更有效的避免了显示基板处于发光时段时补偿晶体管T2发生漏电。另外,设置所述稳压晶体管T8的第二极通过所述第一导电连接部11与所述中间节点T2M耦接,使得所述第一导电连接部11能够跨越所述中间节点T2M附近的导电结构,避免所述稳压晶体管T8的第二极与所述导电结构发生短路,有效降低了子像素驱动电路的布局难度。
本公开实施例提供的显示装置在包括上述显示基板时,同样具有上述有益效果,此处不再赘述。
需要说明的是,所述显示装置可以为:电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件,其中,所述显示装置还包括柔 性电路板、印刷电路板和背板等。
需要说明,信号线沿X方向延伸是指:信号线包括主要部分和与所述主要部分连接的次要部分,所述主要部分是线、线段或条形状体,所述主要部分沿X方向延展,且所述主要部分沿X方向延展的长度大于次要部分沿其它方向伸展的长度。
需要说明的是,本公开实施例的“同层”可以指的是处于相同结构层上的膜层。或者例如,处于同层的膜层可以是采用同一成膜工艺形成用于形成特定图形的膜层,然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同,一次构图工艺可能包括多次曝光、显影或刻蚀工艺,而形成的层结构中的特定图形可以是连续的也可以是不连续的。这些特定图形还可能处于不同的高度或者具有不同的厚度。
在本公开各方法实施例中,所述各步骤的序号并不能用于限定各步骤的先后顺序,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,对各步骤的先后变化也在本公开的保护范围之内。
需要说明,本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于方法实施例而言,由于其基本相似于产品实施例,所以描述得比较简单,相关之处参见产品实施例的部分说明即可。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
可以理解,当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时,该元件可以“直接”位于另一元件“上”或“下”,或 者可以存在中间元件。
在上述实施方式的描述中,具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以所述权利要求的保护范围为准。
Claims (18)
- 一种显示基板,包括:基底,设置于所述基底上的多个子像素,以及多条基准信号线和多条第一发光控制线;所述子像素包括子像素驱动电路,所述子像素驱动电路包括:驱动晶体管,补偿晶体管,稳压晶体管和第一导电连接部;所述补偿晶体管的第一极与所述驱动晶体管的第二极耦接,所述补偿晶体管的第二极与所述驱动晶体管的栅极耦接,所述补偿晶体管包括双栅晶体管,所述双栅晶体管包括串联的两个子晶体管,所述两个子晶体管的有源图形相耦接形成中间节点;所述稳压晶体管的栅极与对应的第一发光控制线耦接,所述稳压晶体管的第一极与对应的基准信号线耦接,所述稳压晶体管的第二极通过所述第一导电连接部与所述中间节点耦接。
- 根据权利要求1所述的显示基板,其中,所述显示基板还包括多条栅线,所述补偿晶体管的栅极与对应的所述栅线耦接;所述栅线包括沿第一方向延伸的至少部分,所述第一导电连接部包括沿第二方向延伸的至少部分,所述第一方向与所述第二方向相交;所述第一导电连接部在所述基底上的正投影与所述栅线在所述基底上的正投影至少部分交叠。
- 根据权利要求1所述的显示基板,其中,所述子像素驱动电路还包括存储电容,所述存储电容包括相对设置的第一极板和第二极板,所述第一极板复用为所述驱动晶体管的栅极,所述第二极板在所述基底上的正投影与所述第一导电连接部在所述基底上的正投影至少部分交叠。
- 根据权利要求2所述的显示基板,其中,所述基准信号线包括多个第一基准部分和多个第二基准部分,所述第一基准部分与所述第二基准部分交替设置;所述第一基准部分包括沿第二方向延伸的至少部分,所述第一基准部分在所述基底上的正投影与所述第一导电连接部在所述基底上的正投影沿所述第一方向排列。
- 根据权利要求4所述的显示基板,其中,所述子像素驱动电路还包括 第二导电连接部,所述第二导电连接部包括沿所述第二方向延伸的至少部分,所述第二导电连接部分别与所述驱动晶体管的栅极和所述补偿晶体管的第二极耦接;所述第一基准部分在所述基底上的正投影的至少部分,位于所述第一导电连接部在所述基底上的正投影和所述第二导电连接部在所述基底上的正投影之间。
- 根据权利要求5所述的显示基板,其中,所述补偿晶体管包括补偿有源层,所述补偿有源层在所述基底上的正投影,与所述第一基准部分在所述基底上的正投影至少部分交叠。
- 根据权利要求6所述的显示基板,其中,所述补偿有源层包括第一有源图形和第二有源图形,所述第一有源图形属于所述两个子晶体管中的一个子晶体管,所述第二有源图形属于所述两个子晶体管中的另一个子晶体管;所述第一有源图形包括沿所述第一方向延伸的至少部分,所述第二有源图形包括沿所述第二方向延伸的至少部分;所述第一有源图形在所述基底上的正投影与所述第一基准部分在所述基底上的正投影至少部分交叠,所述第二有源图形在所述基底上的正投影与所述第一基准部分在所述基底上的正投影至少部分交叠。
- 根据权利要求7所述的显示基板,其中,所述子像素驱动电路包括发光控制晶体管和连接图形;所述连接图形分别与所述驱动晶体管的第二极,所述补偿晶体管的第一极和所述发光控制晶体管的第一极耦接;所述连接图形包括沿所述第二方向延伸的至少部分,所述连接图形在所述基底上的正投影与所述第一基准部分在所述基底上的正投影至少部分交叠。
- 根据权利要求8所述的显示基板,其中,所述稳压晶体管包括稳压有源层;所述连接图形在所述基底上的正投影的至少部分与所述第二有源图形在所述基底上的正投影沿所述第一方向错开;所述连接图形与所述稳压有源层的至少部分沿所述第一方向排列。
- 根据权利要求4所述的显示基板,其中,第一导电连接部在所述基 底上的正投影,位于相邻的所述第二基准部分在所述基底上的正投影之间。
- 根据权利要求10所述的显示基板,其中,所述第二基准部分包括沿所述第二方向延伸的至少部分;所述第二基准部分与所述第一基准部分沿所述第一方向错开;所述基准信号线还包括多个第三基准部分,所述第三基准部分与相邻的所述第一基准部分和所述第二基准部分分别耦接。
- 根据权利要求10所述的显示基板,其中,所述稳压晶体管包括稳压有源层,所述稳压有源层在所述基底上的正投影的至少部分,与所述第一导电连接部在所述基底上的正投影沿所述第二方向排列;所述稳压有源层在所述基底上的正投影,与所述第二基准部分在所述基底上的正投影至少部分交叠。
- 根据权利要求1所述的显示基板,其中,所述显示基板还包括多条第二发光控制线和多条第二初始化信号线;所述子像素还包括发光元件,所述子像素驱动电路还包括第二复位晶体管,所述第二复位晶体管的栅极与对应的第二发光控制线耦接,所述第二复位晶体管的第一极与对应的第二初始化信号线耦接,所述第二复位晶体管的第二极与所述发光元件的阳极耦接;所述第二复位晶体管包括第二复位有源层,所述第二复位有源层包括沿第二方向延伸的至少部分;所述第二复位有源层在所述基底上的正投影,分别与所述第二发光控制线在所述基底上的正投影和所述第二初始化信号线在所述基底上的正投影部分交叠。
- 根据权利要求13所述的显示基板,其中,所述子像素驱动电路还包括第三导电连接部,所述第三导电连接部分别与所述第二复位晶体管的第一极和所述第二初始化信号线耦接;所述第三导电连接部在所述基底上的正投影,分别与所述第二发光控制线在所述基底上的正投影和所述第二初始化信号线在所述基底上的正投影部分交叠。
- 根据权利要求14所述的显示基板,其中,所述第三导电连接部包括主体部,第一突出部和第二突出部;所述主体部沿第一方向延伸,所述主体部的第一端与所述第一突出部耦接,所述主体部的第二端与所述第二突出部耦接,沿第二方向,所述第一突出部位于所述主体部的第一侧,所述第二突 出部位于所述主体部的第二侧,所述第一突出部与所述第二初始化信号线耦接,所述第二突出部与所述第二复位晶体管的第一极耦接。
- 根据权利要求1所述的显示基板,其中,所述显示基板还包括多条数据线和多条电源线;所述电源线,所述第一导电连接部和所述基准信号线同层同材料设置,所述数据线与所述电源线异层设置,所述数据线位于所述电源线背向所述基底的一侧。
- 根据权利要求1所述的显示基板,其中,所述显示基板还包括:多条电源线,多条复位线,多条栅线和多条第一初始化信号线;所述子像素驱动电路还包括第一复位晶体管,数据写入晶体管和电源控制晶体管;所述第一复位晶体管的栅极与对应的所述复位线耦接,所述第一复位晶体管的第一极与对应的所述第一初始化信号线耦接,所述第一复位晶体管的第二极与所述驱动晶体管的栅极耦接;所述数据写入晶体管的栅极与对应的栅线耦接,所述数据写入晶体管的第一极与对应的数据线耦接,所述数据写入晶体管的第二极与所述驱动晶体管的第一极耦接;所述电源控制晶体管的栅极与对应的所述第一发光控制线耦接,所述电源控制晶体管的第一极与所述电源线耦接,所述电源控制晶体管的第二极与所述驱动晶体管的第一极耦接。
- 一种显示装置,包括如权利要求1~17中任一项所述的显示基板。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2022/075027 WO2023142049A1 (zh) | 2022-01-29 | 2022-01-29 | 显示基板和显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116897608A true CN116897608A (zh) | 2023-10-17 |
Family
ID=87470184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202280000114.9A Pending CN116897608A (zh) | 2022-01-29 | 2022-01-29 | 显示基板和显示装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN116897608A (zh) |
WO (1) | WO2023142049A1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2020100003B4 (en) * | 2019-01-28 | 2020-07-09 | Apple Inc. | Electronic devices having displays with compensation for oxide transistor threshold voltage |
US20220367602A1 (en) * | 2020-03-25 | 2022-11-17 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display panel and display device |
KR20210157606A (ko) * | 2020-06-22 | 2021-12-29 | 삼성전자주식회사 | 저전압 강하 레귤레이터 및 이를 포함하는 전력관리 집적회로 |
DE112020005612T5 (de) * | 2020-06-30 | 2022-12-01 | Boe Technology Group Co., Ltd. | Anzeigesubstrat, Verfahren zur Herstellung eines Anzeigesubstrats und Anzeigevorrichtung |
CN113035925B (zh) * | 2021-03-09 | 2023-10-24 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
-
2022
- 2022-01-29 CN CN202280000114.9A patent/CN116897608A/zh active Pending
- 2022-01-29 WO PCT/CN2022/075027 patent/WO2023142049A1/zh active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2023142049A1 (zh) | 2023-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11361713B1 (en) | Display panel and display device | |
CN110690360B (zh) | 一种显示面板和显示装置 | |
US11817047B2 (en) | Display panel and display device | |
CN112967682A (zh) | 一种显示面板及显示装置 | |
EP3693996B1 (en) | Display device | |
CN113078174B (zh) | 阵列基板、显示面板及显示装置 | |
US11942032B2 (en) | Display apparatus including power line comprising first power line in first direction and second power line in second direction | |
US20240046859A1 (en) | Display substrate and display device | |
US11569334B2 (en) | Display substrate including first reference voltage line being electrically coupled to first reference voltage auxiliary line through via holes penetrating through insulation layer therebetween, and display device having the same | |
US20240177680A1 (en) | Display device | |
CN114586163A (zh) | 显示基板及其制作方法、显示装置 | |
CN114616668A (zh) | 一种显示基板及其制作方法、显示装置 | |
CN115424570A (zh) | 像素电路及其驱动方法、显示基板和显示装置 | |
CN114616616B (zh) | 一种显示基板及其制作方法、显示装置 | |
CN116897608A (zh) | 显示基板和显示装置 | |
CN115836597A (zh) | 显示面板及显示装置 | |
CN219228311U (zh) | 显示基板和显示装置 | |
US20240185795A1 (en) | Display substrate, display device and driving method | |
CN116998246A (zh) | 显示基板及其制作方法、显示装置 | |
EP4336484A1 (en) | Display substrate and display device | |
US20240049542A1 (en) | Display substrate and manufacturing method therefor, and display apparatus | |
CN116615054A (zh) | 显示基板和显示装置 | |
CN117321768A (zh) | 显示面板及显示装置 | |
CN116830184A (zh) | 显示基板和显示装置 | |
CN118104419A (zh) | 显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |