KR20210157606A - 저전압 강하 레귤레이터 및 이를 포함하는 전력관리 집적회로 - Google Patents

저전압 강하 레귤레이터 및 이를 포함하는 전력관리 집적회로 Download PDF

Info

Publication number
KR20210157606A
KR20210157606A KR1020200075614A KR20200075614A KR20210157606A KR 20210157606 A KR20210157606 A KR 20210157606A KR 1020200075614 A KR1020200075614 A KR 1020200075614A KR 20200075614 A KR20200075614 A KR 20200075614A KR 20210157606 A KR20210157606 A KR 20210157606A
Authority
KR
South Korea
Prior art keywords
voltage
node
feedback
error
output
Prior art date
Application number
KR1020200075614A
Other languages
English (en)
Inventor
주성원
우정균
배정열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200075614A priority Critical patent/KR20210157606A/ko
Priority to US17/167,152 priority patent/US11429127B2/en
Priority to CN202110566246.5A priority patent/CN113900467A/zh
Publication of KR20210157606A publication Critical patent/KR20210157606A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

저전압 강하 레귤레이터는 에러 증폭기, 버퍼, 파워 트랜지스터, 피드백 회로, 모니터링 회로 및 적응적 극점 조절 회로를 포함한다. 상기 에러 증폭기는 기준 전압 및 피드백 전압을 비교하고, 상기 비교에 기초하여 제1 에러 전압을 생성한다. 상기 버퍼는 상기 에러 증폭기의 출력 단자에 연결되고, 상기 제1 에러 전압을 버퍼링하여 제2 에러 전압을 출력한다. 상기 파워 트랜지스터는 상기 버퍼의 출력 단자에 연결되는 게이트를 구비하고, 상기 제2 에러 전압에 기초하여 입력 전압을 레귤레이션하여 출력 전압을 출력 노드에 제공한다. 상기 피드백 회로는 상기 출력 노드와 접지 전압 사이에 연결되고, 상기 출력 전압을 분할하여 상기 피드백 전압을 제공한다. 상기 모니터링 회로는 상기 버퍼의 출력 단자에 상기 파워 트랜지스터와 병렬로 연결되고, 상기 제2 에러 전압과 상기 입력 전압에 기초하여 제어 전압을 생성한다. 상기 적응적 극점 주파수 조절 회로는 상기 에러 증폭기의 출력 단자와 상기 접지 전압 사이에 연결되고, 상기 제어 전압에 응답하여 상기 제1 중간 노드와 상기 접지 전압 사이에 조절 커패시터를 선택적으로 연결시킨다.

Description

저전압 강하 레귤레이터 및 이를 포함하는 전력관리 집적회로{Low drop-out regulator and power management integrated circuit including the same}
본 발명은 집적 회로에 이용되는 전압 레귤레이터에 관한 것으로, 보다 상세하게는 저전압 강하 레귤레이터 및 이를 포함하는 전력관리 집적회로에 관한 것이다.
저전압 강하 레귤레이터는 출력 전압이 입력 전압보다 낮아 전력 손실이 있으나, 안정적인 출력 전압을 제공할 수 있다. 또한 저전압 강하 레귤레이터는 라인 레귤레이션(Line Regulation) 및 부하 레귤레이션(Load Regulation)의 특성이 우수하여 전력관리 집적회로(power management integrated circuit (PMIC)) 등 많은 분야에서 이용되고 있다.
본 발명의 일 목적은 부하 전류의 크기에 따라 적응적으로 에러 증폭기의 출력단의 극점의 주파수를 조절할 수 있는 저전압 강하 레귤레이터를 제공하는 데 있다.
본 발명의 일 목적은 부하 전류의 크기에 따라 적응적으로 에러 증폭기의 출력단의 극점의 주파수를 조절할 수 있는 상기 저전압 강하 레귤레이터를 구비하는 무선 주파수 집적회로를 제공하는데 있다.
본 발명의 실시예들에 따른 저전압 강하 레귤레이터는 에러 증폭기, 버퍼, 파워 트랜지스터, 피드백 회로, 모니터링 회로 및 적응적 극점 조절 회로를 포함한다. 상기 에러 증폭기는 기준 전압 및 피드백 전압을 비교하고, 상기 비교에 기초하여 제1 에러 전압을 생성한다. 상기 버퍼는 상기 에러 증폭기의 출력 단자에 연결되고, 상기 제1 에러 전압을 버퍼링하여 제2 에러 전압을 출력한다. 상기 파워 트랜지스터는 상기 버퍼의 출력 단자에 연결되는 게이트를 구비하고, 상기 제2 에러 전압에 기초하여 입력 전압을 레귤레이션하여 출력 전압을 출력 노드에 제공한다. 상기 피드백 회로는 상기 출력 노드와 접지 전압 사이에 연결되고, 상기 출력 전압을 분할하여 상기 피드백 전압을 제공한다. 상기 모니터링 회로는 상기 버퍼의 출력 단자에 상기 파워 트랜지스터와 병렬로 연결되고, 상기 제2 에러 전압과 상기 입력 전압에 기초하여 제어 전압을 생성한다. 상기 적응적 극점 주파수 조절 회로는 상기 에러 증폭기의 출력 단자와 상기 접지 전압 사이에 연결되고, 상기 제어 전압에 응답하여 상기 제1 중간 노드와 상기 접지 전압 사이에 조절 커패시터를 선택적으로 연결시킨다.
본 발명의 실시예들에 따른 전력관리 집적회로는 적어도 하나의 스위칭 레귤레이터, 복수의 저전압 강하 레귤레이터들 및 컨트롤러를 포함한다. 상기 적어도 하나의 스위칭 레귤레이터는 배터리 전압으로부터 변환 전압을 생성한다. 상기 복수의 저전압 강하 레귤레이터들은 상기 변환 전압에 기초하여 복수의 출력 전압들을 각각 생성하여 복수의 컨슈머들에게 제공한다. 상기 컨트롤러는 상기 변환 전압을 기초로 상기 적어도 하나의 스위칭 레귤레이터의 스위칭 타이밍을 조절하는 전압 제어 신호를 생성한다. 상기 복수의 저전압 강하 레귤레이터들 각각은 에러 증폭기, 파워 트랜지스터 및 적응적 극점 조절 회로를 포함할 수 있다. 상기 에러 증폭기는 기준 전압 및 피드백 전압을 비교하고, 상기 비교에 기초하여 제1 에러 전압을 생성한다. 상기 상기 제1 에러 전압에 기초한 제2 에러 전압에 기초하여 상기 변환 전압을 레귤레이션하여 상기 출력 전압들 중 상응하는 출력 전압을 출력 노드에 제공한다. 상기 적응적 극점 조절 회로는 상기 에러 증폭기의 출력 단자와 상기 접지 전압 사이에 연결되고, 상기 제2 에러 전압과 상기 입력 전압에 기초하여 생성된 제어 전압에 응답하여 상기 제1 중간 노드와 상기 접지 전압 사이에 조절 커패시터를 선택적으로 연결시킨다.
본 발명의 실시예들에 따른 저전압 강하 레귤레이터는 에러 증폭기, 버퍼, 파워 트랜지스터, 피드백 회로, 모니터링 회로 및 적응적 극점 조절 회로를 포함한다. 상기 버퍼는 상기 에러 증폭기의 출력 단자에 연결되고, 상기 제1 에러 전압을 버퍼링하여 제2 에러 전압을 출력한다. 상기 파워 트랜지스터는 상기 버퍼의 출력 단자에 연결되는 게이트를 구비하고, 상기 제2 에러 전압에 기초하여 입력 전압을 레귤레이션하여 출력 전압을 출력 노드에 제공한다. 상기 피드백 회로는 상기 출력 노드와 접지 전압 사이에 연결되고, 상기 출력 전압을 분할하여 상기 피드백 전압을 제공한다. 상기 모니터링 회로는 상기 버퍼의 출력 단자에 상기 파워 트랜지스터와 병렬로 연결되고, 상기 제2 에러 전압과 상기 입력 전압에 기초하여 제어 전압을 생성한다. 상기 적응적 극점 주파수 조절 회로는 상기 에러 증폭기의 출력 단자와 상기 접지 전압 사이에 연결되고, 상기 제어 전압에 응답하여 상기 제1 중간 노드와 상기 접지 전압 사이에 조절 커패시터를 선택적으로 연결시킨다. 상기 모니터링 회로는 제1 피모스 트랜지스터 및 모니터링 저항을 포함한다. 상기 제1 피모스 트랜지스터는 상기 입력 전압과 제1 노드 사이에 연결되며, 상기 제2 에러 전압을 수신하는 게이트를 구비한다. 상기 모니터링 저항은 상기 제1 노드와 상기 접지 전압 사이에 연결된다. 상기 제1 제1 피모스 트랜지스터는 상기 제2 에러 전압에 응답하여 상기 부하 전류에 크기에 상응하는 미러 전류를 상기 제1 노드에 제공하고, 상기 제1 노드에서 상기 미러 전류에 상응하는 상기 제어 전압을 제공한다.
본 발명의 실시예들에 따르면, 파워 트랜지스터와 병렬로 연결되는 모니터링 회로에서 부하에 제공되는 부하 전류를 모니터링하고, 부하 전류의 크기와 관계되는 제어 전압을 생성하고, 에러 증폭기와 접지 전압 사이에 연결되는 적응적 극점 조절 회로에서 제어 전압에 기초하여 에러 증폭기의 출력단의 극점을 적응적으로 조절할 수 있다. 따라서 본 발명의 실시예들에 따른 저전압 강하 레귤레이터는 다양한 부하 조건에서 안정적으로 동작할 수 있다.
도 1은 본 발명의 실시예들에 따른 저전압 강하 레귤레이터(low drop-out, LDO) 레귤레이터를 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 도 1의 저전압 강하 레귤레이터에서 에러 증폭기를 나타내는 회로도이다.
도 3은 본 발명의 실시예들에 따른 도 1의 저전압 강하 레귤레이터에서 버퍼의 구성을 나타내는 회로도이다.
도 4는 본 발명의 실시예들에 따른 도 1의 저전압 강하 레귤레이터에서 모니터링 회로의 구성을 나타내는 회로도이다.
도 5는 본 발명의 실시예들에 따른 도 1의 저전압 강하 레귤레이터에서 피드백 회로의 구성을 나타내는 회로도이다.
도 6은 본 발명의 실시예들에 따른 도 1의 저전압 강하 레귤레이터에서 적응적 극점 조절 회로의 구성을 나타낸다.
도 7은 본 발명의 실시예들에 따른 저전압 강하 레귤레이터의 전체 구성을 나타내는 회로도이다.
도 8은 부하가 소비하는 부하 전류가 작은 경우의 도 7의 저전압 강하 레귤레이터를 나타낸다.
도 9는 부하가 소비하는 부하 전류가 큰 경우의 도 7의 저전압 강하 레귤레이터를 나타낸다.
도 10은 도 7의 피드백 회로에서 피드백 커패시터와 관계되는 피드백 팩터를 설명하는 도면이다.
도 11은 본 발명의 실시예들에 따른 도 7의 저전압 강하 레귤레이터의 게인 마진을 설명하기 위한 도면이다.
도 12는 본 발명의 실시예들에 따른 도 7의 저전압 강하 레귤레이터의 전달 함수를 나타내는 그래프들이다.
도 13은 본 발명의 실시예들에 따른 저전압 강하 레귤레이터의 동작 방법을 나타내는 흐름도이다.
도 14는 본 발명의 실시예들에 따른 전력관리 집적회로(power management integrated circuit; PMIC)를 포함하는 전자 장치를 개략적으로 나타내는 블록도이다.
도 15는 본 발명의 실시예들에 따른 도 14의 전력관리 집적회로를 포함하는 전자 장치를 상세하게 나타내는 블록도이다.
도 16은 본 발명의 실시예들에 다른 통신 장치를 나타내는 블록도이다.
도 17은 본 발명의 실시예들에 따른 도 16의 통신 장치에서 안테나와 RFIC를 나타내는 블록도이다.
도 18은 본 발명의 실시예들에 다른 모바일 장치를 간략히 나타내는 블록도이다.
도 19는 본 발명의 실시예들에 따른 통신 기기의 예시들을 나타낸다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 저전압 강하 레귤레이터(low drop-out, LDO) 레귤레이터를 나타내는 블록도이다.
도 1을 참조하면, 저전압 강하 레귤레이터(10)는 에러 증폭기(EA, 100), 버퍼(BUF, 200), 파워 트랜지스터(311)를 포함하는 패스 엘리먼트(310), 피드백 회로(FC, 350), 모니터링 회로(MTC, 330) 및 적응적 극점 조절 회로(APAC, 360)를 포함한다. 또한 저전압 강하 레귤레이터(10)는 에러 증폭기(100) 내부의 노드와 출력 노드(NO) 사이에 연결되는 보상 커패시터(Cc)와 바이어스 전압 생성기(380)를 더 포함할 수 있다. 저전압 강하 레귤레이터(10)는 또한 기준 생성기(450)를 더 포함할 수 있다.
도 1에서는 설명의 편의를 위하여 출력 노드(NO)와 접지 전압(VSS) 사이에 연결되는 부하(340)와 부하 커패시터(CL)를 함께 도시한다. 부하 커패시터(CL)는 출력 노드(NO)와 접지 전압(VSS) 사이에 부하(340)에 대하여 병렬로 연결된다. 부하(340)는 부하 저항(RL)을 포함할 수 있다.
에러 증폭기(100)는 입력 전압(VIN)과 접지 전압(VSS)에 연결되고, 기준 전압(VREF) 및 피드백 전압(VFB)을 수신하고, 기준 전압(VREF)과 피드백 전압(VFB)을 비교하고, 상기 비교에 기초하여 기준 전압(VREF)과 피드백 전압(VFB)의 차이를 증폭하여 상기 차이에 해당하는 제1 에러 전압(EV1)을 생성하고, 제1 에러 전압(EV1)을 제1 중간 노드(181)에 출력할 수 있다.
제1 에러 전압(EV1)은 기준 전압(VREF)과 피드백 전압(VFB)의 차이에 해당할 수 있다. 제1 중간 노드(181)는 에러 증폭기(100)의 출력 단자에 해당할 수 있다. 에러 증폭기(100)는 양의 입력 단자(+)에서 기준 전압(VREF)을 수신하고, 음의 입력 단자(-)에서 피드백 전압(VFB)을 수신할 수 있다. 기준 전압(VREF)은 저전압 강하 레귤레이터(10) 외부의 기준 전압 생성기로부터 제공될 수 있다.
버퍼(200)는 제1 중간 노드(181)에서 에러 증폭기(100)의 출력 단자에 연결되고, 제1 에러 전압(EV1)을 버퍼링하여 제2 에러 전압(EV2)를 제2 중간 노드(183)에 출력한다. 제2 중간 노드(183)는 버퍼(220)의 출력 단자에 해당할 수 있다. 버퍼(200)는 -1의 이득을 가질 수 있다. 도시하지는 않았지만, 버퍼(200)도 입력 전압(VIN)과 접지 전압(VSS)에 연결될 수 있다.
파워 트랜지스터(311)는 제2 중간 노드(183)에서 버퍼(200)의 출력 단자에 연결되어 제2 에러 전압(EV2)을 수신하는 게이트를 구비하고, 제2 에러 전압(EV2)에 기초하여 입력 전압(VIN)을 레귤레이션하여 출력 전압(VOUT)을 출력 노드(NO)에 제공할 수 있다. 출력 전압(VOUT)에 상응하는 부하 전류(IL)가 출력 노드(NO)로부터 부하(340)로 제공된다.
파워 트랜지스터(311)는 입력 전압(VIN)에 연결되는 소스, 제2 에러 전압(EV2)을 수신하는 게이트 및 출력 노드(NO)에 연결되는 드레인을 구비할 수 있다. 따라서, 부하 전류(IL)가 증가하면, 출력 전압(VOUT)의 레벨이 감소하고, 제1 에러 전압(EV1)의 레벨이 증가한다. 제1 에러 전압(EV1)의 레벨의 증가에 응답하여 제2 에러 전압(EV2)의 레벨이 감소한다. 제2 에러 전압(EV2)의 레벨이 감소하면, 출력 전압(VOUT)의 레벨이 증가할 수 있다.
또한, 부하 전류(IL)가 감소하면, 출력 전압(VOUT)의 레벨이 증가하고, 제1 에러 전압(EV1)의 레벨이 감소한다. 제1 에러 전압(EV1)의 레벨의 감소에 응답하여 제2 에러 전압(EV2)의 레벨이 증가한다. 제2 에러 전압(EV2)의 레벨이 증가하면, 출력 전압(VOUT)의 레벨이 감소할 수 있다.
즉, 부하 전류(IL)가 증가하면, 제2 에러 전압(EV2)의 레벨이 감소하고, 부하 전류(IL)가 증가하면, 제2 에러 전압(EV2)의 레벨이 증가할 수 있다.
피드백 회로(350)는 출력 노드(NO)와 접지 전압(VSS) 사이에 연결되고, 출력 전압(VOUT)을 분할하여 피드백 전압(VFB)을 생성하고, 피드백 전압(VFB)을 에러 증폭기(100)에 제공할 수 있다.
모니터링 회로(330)는 제2 중간 노드(183)에서 버퍼(200)의 출력 단자에 파워 트랜지스터(311)와 병렬로 연결되어 제2 에러 전압(EV2)를 수신하고, 입력 전압(VIN)과 접지 전압(VSS) 사이에 연결될 수 있다. 모니터링 회로(330)는 제2 에러 전압(EV2)와 입력 전압(VIN)에 기초하여 제어 전압(VM)을 생성할 수 있다. 즉, 모니터링 회로(330)는 파워 트랜지스터(311)로부터 출력 노드(NO)에 연결된 부하(340)에 제공되는 부하 전류(IL)를 모니터링하여 부하 전류(IL)의 크기에 관련된 제어 전압(VM)을 생성할 수 있다. 모니터링 회로(330)는 제어 전압(VM)을 피드백 회로(350)와 적응적 극점 조절 회로(360)에 제공할 수 있다.
적응적 극점 조절 회로(360)는 제1 중간 노드(181)와 접지 전압(VSS) 사이에 연결되고, 제어 전압(VM)에 응답하여 제1 중간 노드(181)와 접지 전압 사이(VSS)에 조절 커패시터를 선택적으로 연결할 수 있다. 적응적 극점 조절 회로(360)는 조절 커패시터를 제1 중간 노드(181)와 접지 전압 사이(VSS) 선택적으로 연결함으로써 에러 증폭기(100)의 출력단의 극점의 주파수를 적응적으로 조절할 수 있다.
바이어스 전압 생성기(380)는 기준 전류(IREF)에 기초하여 제1 바이어스 전압(VB1)과 제2 바이어스 전압(VB2)를 생성하고, 제1 바이어스 전압(VB1)과 제2 바이어스 전압(VB2)을 에러 증폭기(100)에 제공할 수 있다.
기준 생성기(450)는 기준 전압(VREF)과 기준 전류(IREF)를 생성하고, 기준 전압(VREF)는 에러 증폭기(100)에 제공하고, 기준 전류(IREF)는 바이이스 전압 생성기(380)에 제공할 수 있다. 기준 생성기(450)는 저전압 강하 레귤레이터(10)의 내부에 포함되거나 외부에 배치될 수 있다.
도 2는 본 발명의 실시예들에 따른 도 1의 저전압 강하 레귤레이터에서 에러 증폭기를 나타내는 회로도이다.
도 2를 참조하면, 에러 증폭기(100)는 제1 내지 제4 피모스 트랜지스터들(121, 123, 127, 125), 제1 내지 제4 엔모스 트랜지스터들(131, 133, 111, 113) 및 전류원(115)을 포함할 수 있다.
제1 피모스 트랜지스터(121)는 입력 전압(VIN)과 제1 노드(N11) 사이에 연결될 수 있다. 제2 피모스 트랜지스터(123)는 입력 전압(VIN)과 제2 노드 사이(N12)에 연결되며 제1 피모스 트랜지스터(121)의 게이트와 연결되는 게이트를 가질 수 있다. 제1 피모스 트랜지스터(121)의 게이트와 제2 피모스 트랜지스터(123)의 게이트는 제1 바이어스 전압(VB1)을 수신할 수 있다.
제3 피모스 트랜지스터(125)는 제1 노드(N11)와 제3 노드(N13) 사이에 연결될 수 있다. 제4 피모스 트랜지스터(127)는 제2 노드(N12)와 제3 노드(N14) 사이에 연결되고 제3 피모스 트랜지스터(125)의 게이트에 연결되는 게이트를 구비할 수 있다. 제3 피모스 트랜지스터(125)의 게이트와 제4 피모스 트랜지스터(127)의 게이트는 제2 바이어스 전압(VB2)를 수신할 수 있다.
제1 엔모스 트랜지스터(131)는 제3 노드(N13)와 접지 전압(VSS) 사이에 연결되고, 제3 노드(N13)에 연결되는 게이트를 구비할 수 있다. 제2 엔모스 트랜지스터(133)는 제4 노드(N14)와 접지 전압(VSS) 사이에 연결되고, 제3 노드(N13)에 연결되는 게이트를 구비할 수 있다. 따라서, 제1 엔모스 트랜지스터(131)와 제2 엔모스 트랜지스터(133)는 전류 미러를 구성할 수 있다.
제3 엔모스 트랜지스터(111)는 제1 노드(N11)와 제5 노드(N15) 사이에 연결되고, 기준 전압(VREF)을 수신하는 게이트를 구비할 수 있다. 제4 엔모스 트랜지스터(113)는 제2 노드(N12)와 제5 노드(N15) 사이에 연결되고 피드백 전압(VFB)을 수신하는 게이트를 구비할 수 있다. 전류원(115)는 제5 노드(N15)와 접지 전압(VSS) 사이에 연결되어 정전류를 제5 노드(N15)에 제공할 수 있다.
제3 엔모스 트랜지스터(111)의 게이트와 제4 엔모스 트랜지스터(113)의 게이트에 기준 전압(VREF)과 피드백 전압(VFB)에 인가되면, 기준 전압(VREF)과 피드백 전압(VFB)에 의하여 제3 피모스 트랜지스터(125)의 드레인과 제4 피모스 트랜지스터(127)의 드레인에 각각 제공되는 전류가 결정된다.
제1 엔모스 트랜지스터(131)와 제2 엔모스 트랜지스터(133)가 전류 미러를 구성하므로, 제1 엔모스 트랜지스터(131)와 제2 엔모스 트랜지스터(133)를 통하여 흐르는 전류들은 서로 동일하다. 따라서 제4 노드(N14)에서 버퍼(200)로 제공되는 제1 에러 전압(EV1)은 피드백 전압(VFB)과 기준 전압(VREF)의 차이에 해당하는 레벨을 가질 수 있다.
제4 노드(N14)는 도 1의 제1 중간 노드(181)에 해당할 수 있다. 또한 보상 커패시터(Cc)는 제3 노드(N13)와 출력 노드(NO) 사이에 연결될 수 있다. 또한 제4 노드(N14)와 접지 전압(VSS) 사이에는 적응적 극점 조절 회로(360)가 연결될 수 있다.
도 3은 본 발명의 실시예들에 따른 도 1의 저전압 강하 레귤레이터에서 버퍼의 구성을 나타내는 회로도이다.
도 3을 참조하면, 버퍼(200)는 제1 피모스 트랜지스터(211), 제1 저항(R1) 및 제1 엔모스 트랜지스터(213)를 포함할 수 있다.
제1 피모스 트랜지스터(211)는 입력 전압(VIN)과 제2 중간 노드(183) 사이에 연결되고 제2 중간 노드(183)에 연결되는 게이트를 구비할 수 있다. 제1 저항(R1)은 입력 전압(VIN)과 제2 중간 노드(183) 사이에 제1 피모스 트랜지스터(211)와 병렬로 연결될 수 있다. 제1 엔모스 트랜지스터(213)는 제2 중간 노드(183)와 접지 전압(VSS) 사이에 연결되고, 제1 중간 노드(181)로부터 제1 에러 전압(VER1)을 수신하는 게이트를 구비할 수 있다. 제1 중간 노드(181)와 접지 전압(VSS) 사이에는 적응적 극점 조절 회로(360)가 연결될 수 있다.
제2 중간 노드(183)에는 제1 저항(R1)을 통하여 VIN/R1에 해당하는 크기를 가지는 전류가 공급된다. 제1 엔모스 트랜지스터(213)의 게이트에 인가되는 제1 에러 전압(EV1)의 레벨이 감소하면, 제2 중간 노드(183)로부터 접지 전압(VSS)으로 싱킹되는 전류의 양이 감소한다. 제2 중간 노드(183)로부터 접지 전압(VSS)으로 싱킹되는 전류의 양이 감소하면, 제2 중간 노드(183)의 전압(즉, 제2 에러 전압(EV2))의 레벨이 증가하게 되고, 이에 응답하여 입력 전압(VIN)으로부터 제1 피모스 트랜지스터(211)를 통하여 제2 중간(183)에 제공되는 전류의 양의 감소한다. 입력 전압(VIN)으로부터 제1 피모스 트랜지스터(211)를 통하여 제2 중간(183)에 제공되는 전류의 양의 감소하므로, 제2 에러 전압(EV2)의 레벨은 다시 감소한다.
따라서, 버퍼(200)는 제1 에러 전압(EV1)을 버퍼링하여 제2 에러 전압(EV2)을 제공하되, 제1 에러 전압(EV1)이 증가하면 감소하고, 제1 에러 전압(EV1)이 감소하면 증가하는 제2 에러 전압(EV2)를 제공할 수 있다.
도 4는 본 발명의 실시예들에 따른 도 1의 저전압 강하 레귤레이터에서 모니터링 회로의 구성을 나타내는 회로도이다.
도 4를 참조하면, 모니터링 회로(330)는 제1 피모스 트랜지스터(331) 및 모니터링 저항(RM)을 포함할 수 있다.
제1 피모스 트랜지스터(331)는 입력 전압(VIN)과 제1 노드(333) 사이에 연결되고, 제2 에러 전압(EV2)를 수신하는 게이트를 구비할 수 있다. 따라서, 제1 피모스 트랜지스터(331)는 제2 에러 전압(EV2)의 크기와 관계되는 미러링 전류(IM)를 제1 노드(333)에 제공할 수 있다.
도 1을 참조하여 설명한 바와 같이, 제2 에러 전압(EV2)의 레벨에 의하여 부하 전류(IL)의 크기가 변동될 수 있으므로, 미러링 전류(IM)는 부하 전류(IL)의 크기와 관계될 수 있다. 따라서, 제2 에러 전압(EV2)의 레벨이 증가하면, 미러링 전류(IM)의 크기는 감소하고, 제2 에러 전압(EV2)의 레벨이 증가하면, 미러링 전류(IM)의 크기는 증가할 수 있다.
제1 노드(333)의 전압인 제어 전압(VM)은 미러링 전류(IM)와 모니터링 저항(RM)의 곱에 해당하는 레벨을 가지므로, 모니터링 회로(330)는 부하 전류(IL)를 모니터링하여 부하 전류(IL)의 크기에 관련된 제어 전압(VM)을 피드백 회로(350)와 적응적 극점 조절 회로(360)에 제공할 수 있다.
실시예에 있어서, 제1 피모스 트랜지스터(331)의 전류 구동 능력은 도 1의 파워 트랜지스터(311)의 전류 구동 능력보다 작을 수 있다. 즉, 제1 피모스 트랜지스터(331)의 채널 폭/채널 길이는 파워 트랜지스터(311)의 채널 폭/채널 길이보다 작을 수 있다. 즉, 제1 피모스 트랜지스터(331)와 파워 트랜지스터(311)의 전류구동능력의 비율은 1:n(n은 10 이상의 자연수)일 수 있다.
도 5는 본 발명의 실시예들에 따른 도 1의 저전압 강하 레귤레이터에서 피드백 회로의 구성을 나타내는 회로도이다.
도 5를 참조하면, 피드백 회로(350)는 제1 피드백 저항(Rf1), 제2 피드백 저항(Rf2), 피드백 커패시터(Cf) 및 제2 피모스 트랜지스터(351)를 포함할 수 있다.
제1 피드백 저항(Rf1)과 제2 피드백 저항(Rf2)은 출력 노드(NO)와 접지 전압(VSS) 사이에 직렬로 연결된다. 제1 피드백 저항(Rf1)은 출력 노드(NO)와 피드백 노드(FN) 사이에 연결되고, 제2 피드백 저항(Rf1)은 피드백 노드(FN)와 전지 전압(VSS) 사이에 연결된다.
제1 피드백 저항(Rf1)과 제2 피드백 저항(Rf2)은 피드백 노드(FN)에서 출력 노드(NO)에서 제공되는 출력 전압(VOUT)을 RF2/(RF1+RF2)의 비율로 분할하여 피드백 전압(VFB)을 에러 증폭기(100)에 제공한다.
피드백 커패시터(Cf) 및 제2 피모스 트랜지스터(351)는 출력 노드(NO)와 피드백 노드(FN) 사이에서 제1 피드백 저항(Rf1)에 대하여 병렬로 연결된다. 피드백 커패시터(Cf) 및 제2 피모스 트랜지스터(351)는 출력 노드(NO)와 피드백 노드(FN) 사이에 서로 직렬로 연결된다. 피드백 커패시터(Cf)는 출력 노드(NO)에 연결되는 제1 단자 및 노드(353)에서 제2 피모스 트랜지스터(351)에 연결되는 제2 단자를 구비한다.
제2 피모스 트랜지스터(351)는 제어 전압(VM)에 응답하여 선택적으로 턴-온/턴-오프되어, 피드백 커패시터(Cf)를 출력 노드(NO)와 피드백 노드(FN) 사이에 선택적으로 연결시킨다. 즉, 제2 피모스 트랜지스터(351)가 턴-온되면, 피드백 커패시터(Cf)의 제2 단자는 피드백 노드(FN)에 연결되고, 즉, 제2 피모스 트랜지스터(351)가 턴-온되면, 피드백 커패시터(Cf)의 제2 단자는 플로팅된다.
도 1에서 부하 전류(IL)가 감소하면, 도 4에서 미러 전류(IM)가 감소하고, 미러 전류(IM)의 감소에 응답하여 제어 전압(VM)이 감소한다. 제어 전압(VM)의 감소에 응답하여 제2 피모스 트랜지스터(351)가 턴-온되어, 피드백 커패시터(Cf)의 제2 단자가 피드백 노드(FN)에 연결되어 커패시턴스는 피드백 회로(350)의 영점과 관련될 수 있다.
도 1에서 부하 전류(IL)가 증가하면, 도 4에서 미러 전류(IM)가 증가하고, 미러 전류(IM)의 증가에 응답하여 제어 전압(VM)이 증가한다. 제어 전압(VM)의 증가에 응답하여 제2 피모스 트랜지스터(351)가 턴-오프된다. 제2 피모스 트랜지스터(351)가 턴-오프되면, 피드백 커패시터(Cf)의 제2 단자는 피드백 노드(FN) 사이에 연결되지 않으므로, 피드백 커패시터(Cf)의 커패시턴스는 피드백 회로(350)의 영점과 관련되지 않아, 피드백 회로(350)의 영점은 제거될 수 있다.
도 6은 본 발명의 실시예들에 따른 도 1의 저전압 강하 레귤레이터에서 적응적 극점 조절 회로의 구성을 나타낸다.
도 6을 참조하면, 적응적 극점 조절 회로(360)는 조절 커패시터(Cad) 및 엔모스 트랜지스터(361)를 포함할 수 있다.
조절 커패시터(Cad)는 제1 중간 노드(181)와 제1 노드(363) 사이에 연결된다. 조절 커패시터(Cad)는 제1 중간 노드(181)에 연결되는 제1 단다 및 제1 노드(363)에 연결되는 제2 단자를 구비할 수 있다. 엔모스 트랜지스터(361)는 제1 노드(363)와 접지 전압(VSS) 사이에 연결되고, 제어 전압(VM)을 수신하는 게이트를 구비할 수 있다. 엔모스 트랜지스터(361)는 제어 전압(VM)에 응답하여 선택적으로 턴-온/턴-오프되어, 조절 커패시터(Cad)를 제1 중간 노드(181)와 접지 전압(VSS) 사이에 선택적으로 연결시킬 수 있다.
도 1에서 부하 전류(IL)가 감소하면, 도 4에서 미러 전류(IM)가 감소하고, 미러 전류(IM)의 감소에 응답하여 제어 전압(VM)이 감소한다. 제어 전압(VM)의 감소에 응답하여 엔모스 트랜지스터(363)가 턴-오프된다. 엔모스 트랜지스터(363)가 턴-오프되면, 조절 커패시터(Cad)의 제2 단자는 접지 전압에 연결되지 않아, 조절 커패시터(Cad)의 커패시턴스는 에러 증폭기(100)의 출력단의 극점의 주파수와 무관하게 된다.
도 1에서 부하 전류(IL)가 증가하면, 도 4에서 미러 전류(IM)가 증가하고, 미러 전류(IM)의 증가에 응답하여 제어 전압(VM)이 증가한다. 제어 전압(VM)의 증가에 응답하여 엔모스 트랜지스터(361)가 턴-온된다. 엔모스 트랜지스터(361)가 턴-온되면, 조절 커패시터(Cad)의 제2 단자가 접지 전압(VSS)에 연결되어 조절 커패시터(Cad)가 제1 중간 노드(181)와 접지 전압(VSS) 사이에 연결된다.
조절 커패시터(Cad)가 제1 중간 노드(181)와 접지 전압(VSS) 사이에 연결되면, 조절 커패시터(Cad)의 커패시턴스는 에러 증폭기(100)의 출력단의 극점의 주파수와 관련된다. 조절 커패시터(Cad)의 커패시턴스가 에러 증폭기(100)의 출력단의 극점의 주파수와 관련되면, 에러 증폭기(100)의 출력단의 극점의 주파수는 조절 커패시터(Cad)가 제1 중간 노드(181)와 접지 전압(VSS) 사이에 연결되는 경우의 에러 증폭기(100)의 출력단의 극점의 주파수보다 감소하게 된다.
도 7은 본 발명의 실시예들에 따른 저전압 강하 레귤레이터의 전체 구성을 나타내는 회로도이다.
도 8은 부하가 소비하는 부하 전류가 작은 경우의 도 7의 저전압 강하 레귤레이터를 나타낸다.
도 1 내지 도 7 및 도 8을 참조하면, 출력 노드(NO)에서, 부하(340)로 흘러 들어가는 부하 전류(IL)가 감소하면, 즉 부하(340)가 경 부하(light load)인 경우에, 미러 전류(IM)가 감소하고, 미러 전류(IM)의 감소에 응답하여 제어 전압(VM)이 감소한다. 제어 전압(VM)의 감소에 응답하여 피드백 회로(350)의 제2 피모스 트랜지스터(351)가 턴-온되어, 피드백 커패시터(Cf)의 커패시턴스는 피드백 회로(350)의 영점과 관련될 수 있다.
또한, 제어 전압(VM)의 감소에 응답하여 적응적 영점 조절 회로(360)의 엔모스 트랜지스터(363)가 턴-오프된다. 엔모스 트랜지스터(363)가 턴-오프되면, 조절 커패시터(Cad)는 제1 중간 노드(181)와 접지 전압(VSS) 사이에 연결되지 않아, 조절 커패시터(Cad)의 커패시턴스는 에러 증폭기(100)의 출력단의 극점의 주파수와 무관하게 된다.
도 9는 부하가 소비하는 부하 전류가 큰 경우의 도 7의 저전압 강하 레귤레이터를 나타낸다.
도 1 내지 도 7 및 도 9를 참조하면, 출력 노드(NO)에서, 부하(340)로 흘러 들어가는 부하 전류(IL)가 증가하면, 즉 부하(340)가 중 부하(heavy load)인 경우에, 미러 전류(IM)가 증가하고, 미러 전류(IM)의 증가에 응답하여 제어 전압(VM)이 증가한다. 제어 전압(VM)의 증가에 응답하여 피드백 회로(350)의 제2 피모스 트랜지스터(351)가 턴-오프된다. 제2 피모스 트랜지스터(351)가 턴-오프되면, 피드백 커패시터(Cf)는 출력 노드(NO)와 피드백 노드(FN) 사이에 연결되지 않으므로, 피드백 커패시터(Cf)의 커패시턴스는 피드백 회로(350)의 영점과 관련되지 않아, 피드백 회로(350)의 영점은 제거될 수 있다.
또한, 제어 전압(VM)의 증가에 응답하여 적응적 극점 조절 회로(360)의 엔모스 트랜지스터(361)가 턴-온된다. 엔모스 트랜지스터(361)가 턴-온되면, 조절 커패시터(Cad)가 제1 중간 노드(181)와 접지 전압(VSS) 사이에 연결된다. 조절 커패시터(Cad)가 제1 중간 노드(181)와 접지 전압(VSS) 사이에 연결되면, 조절 커패시터(Cad)의 커패시턴스는 에러 증폭기(100)의 출력단의 극점의 주파수와 관련된다. 조절 커패시터(Cad)의 커패시턴스는 에러 증폭기(100)의 출력단의 극점의 주파수와 관련되면, 에러 증폭기(100)의 출력단의 극점의 주파수는 감소하게 된다.
도 10은 도 7의 피드백 회로에서 피드백 커패시터와 관계되는 피드백 팩터를 설명하는 도면이다.
도 7 및 도 10을 참조하면, 피드백 커패시터(Cf)가 출력 노드(NO)와 피드백 노드(FN) 사이에 연결되지 않는 경우, 피드백 팩터(β)는 Rf2/(Rf1+Rf2)로서 일정한 값을 가질 수 있다. 피드백 커패시터(Cf)가 출력 노드(NO)와 피드백 노드(FN) 사이에 연결되는 경우, 피드백 팩터(β)의 기울기는 주파수에 따라 변화하고, 주파수(fz)에서 영점을 나타내고 주파수(fp)에서 극점을 나타낼 수 있다.
도 10의 그래프에서 가로축은 파수(Hz)를 나타내고, 세로축은 피드백 팩터(β)를 나타낸다.
따라서, 도 7의 저전압 강하 레귤레이터(10)는 부하 전류(IL)의 크기에 따라서 제어 전압(VM)의 레벨이 자동으로 조절됨으로써 피드백 회로(350)의 피드백 커패시터(Cf)가 영점에 관련되는 것을 조절할 수 있다.
도 11은 본 발명의 실시예들에 따른 도 7의 저전압 강하 레귤레이터의 게인 마진을 설명하기 위한 도면이다.
도 11의 그래프(403)에서 가로축은 주파수(HZ)를 나타내고, 세로축은 전달함수의 게인을 나타낸다. 또한 그래프(405)에서 가로축은 주파수(Hz)를 나타내고, 세로축은 전달함수의 위상(Phase)을 나타낸다.
도 11을 참조하면, 게인 마진(GM)은 도 7의 저전압 강하 레귤레이터(10)의 전달 함수를 나타내는 그래프(403)에서 게인이 '0' 인 경우와 저전압 강하 레귤레이터(10)의 전달 함수의 위상을 나타내는 그래프(405)에서 위상이 180도인 주파수에서의 게인의 차이로 정의될 수 있다. 게인이 0인 주파수를 단위 게인 주파수라고 하면, 단위 게인 주파수가 감소될수록 게인 마진(GM)이 증가할 수 있음을 알 수 있다. 게인 마진(GM)이 증가하면 고주파 극점들이 단위 게인 주파수보다 큰 영역에 위치할 수 있으므로, 저전압 강하 레귤레이터(10)의 안정성은 증가할 수 있다.
도 12는 본 발명의 실시예들에 따른 도 7의 저전압 강하 레귤레이터의 전달 함수를 나타내는 그래프들이다.
도 12에서 참조 번호(411)는 부하(340)로 흘러 들어가는 부하 전류(IL)가 작은 경우의 경 부하 조건에서의 저전압 강하 레귤레이터(10)의 전달 함수를 나타내고, 참조 번호(412)는 부하(340)로 흘러 들어가는 부하 전류(IL)가 큰 경우의 중 부하 조건에서의 저전압 강하 레귤레이터(10)의 전달 함수를 나타낸다.
부하(340)로 흘러 들어가는 부하 전류(IL)가 작은 경우의 경 부하 조건에서는 도 4 내지 도 8을 참조하여 설명한 바와 같이, 미러 전류(IM)가 감소하고, 미러 전류(IM)의 감소에 응답하여 제어 전압(VM)이 감소한다. 제어 전압(VM)의 감소에 응답하여 피드백 회로(350)의 제2 피모스 트랜지스터(351)가 턴-온되어, 피드백 커패시터(Cf)는 출력 노드(NO)와 피드백 노드(FN) 사이에 연결된다. 또한 제어 전압(VM)의 감소에 응답하여 적응적 영점 조절 회로(360)의 엔모스 트랜지스터(363)가 턴-오프된다. 엔모스 트랜지스터(363)가 턴-오프되면, 조절 커패시터(Cad)는 제1 중간 노드(181)와 접지 전압(VSS) 사이에 연결되지 않는다. 따라서, 경부하 조건에서 저전압 강하 레귤레이터(10)의 전달 함수는 하기의 [수학식 1]과 같이 표현될 수 있다.
[수학식 1]
Figure pat00001
,
[수학식 1]에서 gmN1은 에러 증폭기(100)의 트랜스컨덕턴스(transconductnace)를 나타내고, gmPTR은 파워 트랜지스터(311)의 트랜스컨덕턴스를 나타내고, REA는 에러 증폭기(100)의 출력 임피던스를 나타내고, CEA는 에러 증폭기(100)의 출력 커패시턴스를 나태고, 1/gmN2'는 보상 커패시터(Cc)와 연결되는 출력 노드(NO)의 임피던스를 나타내고, RINT는 버퍼(200)의 출력 임피던스를 나타낸다.
다시 도 12를 참조하면, 에러 증폭기(100)의 출력단과 관련된 제1 극점(P1L)은 제2 주파수(f2)를 가지고, 보상 커패시터(Cc)와 연결되는 에러 증폭기(100)의 제3 노드(N13)의 제1 영점(Z1L)은 제3 주파수(f3)를 가지고, 파워 트랜지스터(311)와 관련된 제2 극점(P2L)은 제4 주파수(f4)를 가지고, 피드백 회로(350)와 관련된 제2 영점(Z2L)은 제5 주파수(f5)를 가지고, 출력 노드(NO)와 관련된 제3 극점(P3L)은 제6 주파수(f6)를 가지고, 피드백 회로(350)와 관련된 제4 극점(P4L)은 단위 게인 주파수(UGF1)보다 큰 주파수를 가질 수 있다. 게인(Gain)이 0dB가 되는 단위 게인 주파수(UGF1)은 제8 주파수(f8)를 가질 수 있다.
즉, 경부하 조건에서는 에러 증폭기(100)의 출력단과 관련된 제1 극점(P1L)은 제2 주파수(f2)를 가지고, 피드백 커패시터(Cf)와 관련된 제2 영점(Z2L)은 제5 주파수(f5) 가지게 되어 경부하 조건에서의 안정성이 증가될 수 있다.
부하(340)로 흘러 들어가는 부하 전류(IL)가 큰 경우의 중 부하 조건에서는 도 4 내지 도 7 및 도 9를 참조하여 설명한 바와 같이, 미러 전류(IM)가 증가하고, 미러 전류(IM)의 증가에 응답하여 제어 전압(VM)이 증가한다. 제어 전압(VM)의 증가에 응답하여 피드백 회로(350)의 제2 피모스 트랜지스터(351)가 턴-오프어, 피드백 커패시터(Cf)는 출력 노드(NO)와 피드백 노드(FN) 사이에 연결되지 않는다. 또한 제어 전압(VM)의 증가에 응답하여 적응적 영점 조절 회로(360)의 엔모스 트랜지스터(363)가 턴-온된다. 엔모스 트랜지스터(363)가 턴-온되면, 조절 커패시터(Cad)는 제1 중간 노드(181)와 접지 전압(VSS) 사이에 연결된다. 따라서, 중부하 조건에서 저전압 강하 레귤레이터(10)의 전달 함수는 하기의 [수학식 2]과 같이 표현될 수 있다.
[수학식 2]
Figure pat00002
,
[수학식 2]를 [수학식 1]과 비교하여 보면, 피드백 회로(350)와 관련된 제2 극점(Z2L)이 제거되고, 에러 증폭기(100)의 출력단과 관계된 제1 극점(P1H)에 조절 커패시터(Cad)가 관여하게 된다.
따라서, 에러 증폭기(100)의 출력단과 관련된 제1 극점(P1H)은 제1 주파수(f1)를 가지고, 에러 증폭기(100)의 제3 노드(N13)의 제1 영점(Z1H)은 제3 주파수(f3)를 가지고, 파워 트랜지스터(311)와 관련된 제2 극점(P2H)은 제4 주파수(f4)를 가지고, 출력 노드(NO)와 관련된 제3 극점(P3H)은 제6 주파수(f6)를 가지고, 게인(GN)이 0dB가 되는 단위 게인 주파수(UGF2)은 제7 주파수(f7)를 가질 수 있다.
즉, 중부하 조건에서는 에러 증폭기(100)의 출력단과 관련된 제1 극점(P1H)은 제2 주파수(f2)보다 작은 제1 주파수(f1)를 가지고, 피드백 회로(350)와 관련된 제2 영점은 제거되고, 단위 게인 주파수(UGF2)은 단위 게인 주파수(UGF1)의 제7 주파수(f7) 보다 작은 제6 주파수(f6)를 가지게 된다. 따라서, 중 부하 조건에서는 피드백 회로(350)와 관련된 제2 영점을 제거하여 안정상을 확보할 수 있고, 에러 증폭기(100)의 출력단과 관련된 제1 극점(P1H)의 주파수를 경 부하 조건의 제1 극점(P1L)의 주파수보다 감소시켜 단위 게인 주파수(UGF2)를 감소시켜, 게인 마진을 충분히 확보할 수 있다. 또한 경 부하와 중 부하의 사이의 중간 부하 조건에서는 조절 커패시터(Cad)와 엔모스 트랜지스터(361)의 턴-온 저항이 에러 앰프(100)의 출력단의 극점을 저주파 영역으로 이동시키지만, 동시에 피드백 회로(350)에 의하여 영점이 추가되므로 안정성 마진을 충분히 확보할 수 있다.
즉 본 발명의 실시예들에 따른 도 7의 저전압 강하 레귤레이터(10)에서는 경 부하 조건에서의 제1 극점(P1L)이 중 부하 조건에서는 참조 번호(413)가 나타내는 바와 같이 제1 극점(P1H)로 이동(감소)하고, 경 부하 조건에서의 단위 게인 주파수(UGF1)가 중 부하 조건에서는 참조 번호(414)가 나타내는 바와 같이 단위 게인 주파수(UGF2)로 이동(감소)하게 된다.
또한, 부하 전류(IL)가 매우 작은 경우에, 미러 전류(IM)도 감소하고, 이에 응답하여 제어 전압(VM)도 감소하므로 적응적 극점 조절 회로(360)의 엔모스 트랜지스터(361)가 턴-오프되어 정동작 전류(quiescent current)에 영향을 미지치 않는다.
따라서, 본 발명의 실시예들에 따른 저전압 강하 레귤레이터(10)는 다양한 부하 조건에서 안정적으로 동작함으로써 출력 전압(VOUT)을 제공하는 용량을 증가시킬 수 있다.
도 13은 본 발명의 실시예들에 따른 저전압 강하 레귤레이터의 동작 방법을 나타내는 흐름도이다.
도 1 내지 도 13을 참조하면, 기준 전압(VREF)과 피드백 전압(VFB)의 차이를 증폭하여 제1 에러 전압(EV1)으로 출력하는 에러 증폭기(100)와 제1 중간 노드(181)에서 연결되고, 제1 에러 전압(EV1)을 버퍼링하여 제2 에러 전압(EV2)으로 제공하는 버퍼(200)로부터 제2 중간 노드(183)에서 제2 에러 전압(EV2)를 수신하는 파워 트랜지스터(311)와 제2 중간 노드(183)에 병렬로 연결되는 모니터링 회로(330)에서 제2 에러 전압(EV2)에 기초하여 출력 노드(NO)에 연결되는 파워 트랜지스터(311)로부터 부하에 제공되는 부하 전류(IL)를 모니터링한다(S110).
상기 모니터링 회로(330)에서 모니터링된 부하 전류(IL)에 기초하여 부하 전류(IL)의 크기와 관계되는 제어 전압(VM)을 생성한다(S120).
상기 제1 중간 노드(181)와 접지 전압(VSS) 사이에 연결되는 적응적 극점 조절 회로(360)에서 상기 제어 전압 (VM)에 기초하여 적응적으로 에러 증폭기(100)의 출력단의 극점의 주파수를 조절한다(S130).
적응적 극점 조절 회로(360)는 제1 중간 노드(181)와 접지 전압(VSS) 사이에 직렬로 연결되는 조절 커패시터(Cad) 및 엔모스 트랜지스터(361)를 포함할 수 있다. 부하 전류(IL)의 크기와 관계되는 제어 전압(VM)에 기초하여 엔모스 트랜지스터(361)가 턴-온/턴-오프됨으로써 조절 커패시터(Cad)가 제1 중간 노드(181)와 접지 전압(VSS) 사이에 연결되거나 연결되지 않을 수 있다. 조절 커패시터(Cad)가 제1 중간 노드(181)와 접지 전압(VSS) 사이에 연결되는 경우, 에러 증폭기(100)의 출력단의 극점의 주파수가 연결되지 않는 경우의 극점의 주파수보다 감소될 수 있다.
도 14는 본 발명의 실시예들에 따른 전력관리 집적회로(power management integrated circuit; PMIC)를 포함하는 전자 장치를 개략적으로 나타내는 블록도이다.
도 14를 참조하면, 전자 장치(20)는 전력관리 집적회로(500) 및 컨슈머 그룹(consumer group)(560)을 포함할 수 있고, 컨슈머 그룹(560)은 복수의 컨슈머들(570a~570n, n은 3 이상의 자연수)을 포함할 수 있다.
실시예들에 있어서, 컨슈머들(570a~570n)은 전자 장치(20)에 포함되는 칩들 또는 모듈들, 예를 들어, 모뎀, 어플리케이션 프로세서, 메모리, 디스플레이 등일 수 있다. 또한, 실시예에 있어서, 컨슈머들(570a~570n)은 전자 장치(20)에 포함되는 동작 블록, 기능 블록 또는 IP(intellectual property, 지능 소자) 블록, 예를 들어, 어플리케이션 프로세서 내의 멀티미디어 블록, 메모리 컨트롤러 등일 수 있다. 컨슈머들(570a~570n)은 소비 블록 또는 부하(load)라고 지칭할 수도 있다.
전력관리 집적회로(500)는 외부로부터 배터리 전압(VBAT)을 수신하고, 배터리 전압(VBAT)에 기초하여 복수의 컨슈머들(570a~570n) 각각의 구동에 적합한 복수의 출력 전압들(V1~Vn)을 제공할 수 있다. 전력관리 집적회로(500)는 적어도 하나의 제1 레귤레이터(510), 복수의 제2 레귤레이터들(520a~520n) 및 컨트롤러(540)를 포함할 수 있고, 적어도 하나의 제1 레귤레이터(510) 및 복수의 제2 레귤레이터들(520a~520n)은 다단 구조로 연결될 수 있다.
적어도 하나의 제1 레귤레이터(510)는 외부의 전압 소스, 예를 들어, 배터리로부터 배터리 전압(VBAT)을 수신하고, 수신된 배터리 전압(VBAT)으로부터 변환 전압(CV)을 생성할 수 있다. 또한, 적어도 하나의 제1 레귤레이터 (510)는 전압 제어 신호(VCTL)에 응답하여, 변환 전압(CV)과 관계되는 스위칭 타이밍을 조절할 수 있다.
실시예에 있어서, 컨슈머들(570a~570n) 중 적어도 하나가 오프되고, 이에 따라, 제2 레귤레이터들(520a~520n) 중 하나가 오프되면, 변환 전압(CV)은 감소할 수 있다. 또한, 본 실시예에서, 컨슈머들(570a~570n)이 모두 온 상태이더라도, 컨슈머들(570a~570n)의 동작 상태에 따라, 변환 전압(CV)이 변경될 수 있다. 예를 들어, 컨슈머들(570a~570n) 중 하나가 스탠바이(standby) 상태 또는 슬립(sleep) 상태이고, 이에 따라, 제2 레귤레이터들(520a~520n) 중 하나의 출력 전류가 감소하면, 변환 전압(CV)은 감소할 수 있다.
일 실시예에서, 적어도 하나의 제1 레귤레이터(510)는 변환 전압(CV)을 생성하기 위해, 에너지 저장 컴포넌트(커패시터 및 인덕터) 및 출력 스테이지를 사용하는 스위칭 레귤레이터일 수 있다. 예를 들어, 제1 레귤레이터(510)는 DC-DC 컨버터일 수 있고, 이하에서는, 제1 레귤레이터(510)를 DC-DC 컨버터라고 지칭하기로 한다. DC-DC 컨버터(510)는 낮은 배터리 전압(VBAT)을 높은 변환 전압(CV)으로 변환하는 스텝-업 컨버터(예를 들어, 부스트 컨버터) 또는 높은 배터리 전압(VBAT)을 낮은 변환 전압(CV)으로 변환하는 스텝-다운 컨버터(예를 들어, 벅 컨버터)일 수 있다.
제2 레귤레이터들(520a~520n)은 DC-DC 컨버터(510)에 공통으로 연결되어, DC-DC 컨버터(510)로부터 변환 전압(CV)을 수신하고, 수신된 변환 전압(CV)으로부터 복수의 출력 전압들(V1~Vn)을 각각 생성할 수 있다. 이때, 출력 전압들(V1~Vn)은 서로 다를 수 있고, 변환 전압(CV)보다 낮을 수 있다.
일 실시예에서, 제2 레귤레이터들(520a~520n)은 리니어(linear) 레귤레이터들일 수 있다. 예를 들어, 제2 레귤레이터들(520a~520n)은 LDO 레귤레이터들일 수 있고, 이하에서는, 제2 레귤레이터들(520a~520n)을 LDO 레귤레이터들이라고 지칭하기로 한다.
DC-DC 컨버터(510)의 효율(efficiency)은 입출력 전압에 관계없이 실질적으로 일정할 수 있는 반면, 각 LDO 레귤레이터(520a~520n)의 효율은 입출력 전압에 따라 가변적일 수 있으며, 구체적으로, 변환 전압(CV)에 대한 각 출력 전압(V1~Vn)의 비율에 대응할 수 있다. 예를 들어, LDO 레귤레이터(520a)의 효율은 변환 전압(CV)에 대한 출력 전압(V1)의 비율(즉, V1/CV)일 수 있다. 따라서, LDO 레귤레이터들(520a~520n)의 효율을 향상시키기 위해서는 LDO 레귤레이터들(520a~520n)의 입출력 전압 차이를 감소시키는 것이 요구된다.
LDO 레귤레이터들(520a~520n)의 입출력 전압 차이가 큰 경우에는 LDO 레귤레이터들(520a~520n)의 전단에 DC-DC 컨버터(510)를 배치하고, DC-DC 컨버터(510)의 출력을 LDO 레귤레이터들(520a~520n)의 입력으로 이용하면 전력관리 집적회로(500)의 전체 변환 효율을 향상시킬 수 있다. 따라서, LDO 레귤레이터들(520a~520n)의 출력 전압들(V1~Vn)이 서로 다른 경우에는 LDO 레귤레이터들(520a~520n)의 전단에 DC-DC 컨버터들을 일대일로 배치하면 전력관리 집적회로(500)의 전체 변환 효율을 가장 향상시킬 수 있다.
그러나, 전력관리 집적회로(500)의 면적 및 제조 비용을 절감시키기 위해 LDO 레귤레이터들(520a~520n)을 그룹화하고, 그룹 별로 DC-DC 컨버터를 공유하여 사용할 수 있다. 이 경우에는, LDO 레귤레이터들(520a~520n)과 DC-DC 컨버터들을 일대일로 배치하는 경우에 비해, LDO 레귤레이터들(520a~520n)의 입출력 전압차이가 클 수 있으므로, 전력 관리 장치(100)의 전체 변환 효율이 하락할 수 있다.
그러나, 본 발명의 실시예들에 따르면, DC-DC 컨버터(510)는 전압 제어 신호(VCTL)에 응답하여, 변환 전압(CV)에 관계되는 스위칭 타이밍을 조절할 수 있으므로, 전력관리 집적회로(500)의 전체 변환 효율을 향상시킬 수 있다. 전압 제어 신호(VCTL)에 대해 이하에서 설명하기로 한다.
컨트롤러(540)는 DC-DC 컨버터(510)에서 출력되는 변환 전압(CV)에 기초하여 스위칭 타이밍을 조절하기 위한 전압 제어 신호(VCTL)를 생성할 수 있고, 생성된 전압 제어 신호(VCTL)를 DC-DC 컨버터(510)에 제공할 수 있다.
DC-DC 컨버터(510)는 전압 제어 신호(VCTL)에 기초하여 변환 전압(CV)의 생성에 관련된 스위칭 타이밍을 조절할 수 있다.
실시예들에 있어서, LDO 레귤레이터들(520a~520n) 각각은 도 7의 저전압 강하 레귤레이터(20)를 채용할 수 있다. 따라서 LDO 레귤레이터들(520a~520n) 각각은 에러 증폭기, 버퍼, 파워 트랜지스터, 피드백 회로, 모니터링 회로 및 적응적 극점 조절 회로를 포함할 수 있다. 상기 모니터링 회로는 출력 노드에서 부하로 제공되는 부하 전류를 모니터링하여 제어 전압을 생성하고, 적응적 극점 조절 회로는 상기 제어 전압에 응답하여 에러 증폭기의 출력 단자와 접지 전압 사이에 조절 커패시터를 선택적으로 연결하여 에러 증폭기의 출력 단자의 극점의 주파수를 조절할 수 있다.
도 15는 본 발명의 실시예들에 따른 도 14의 전자 장치에서 DC-DC컨버터의 구성을 나타내는 블록도이다.
도 15를 참조하면. DC-DC 컨버터(스위칭 레귤레이터, 510)는 게이트 드라이버(511), 제1 구동 트랜지스터(512), 제2 구동 트랜지스터(513), 인덕터(514), 커패시터(C1), 전류 센서(515) 및 온-타임 생성기(516)를 포함할 수 있다.
제1 구동 트랜지스터(512)는 배터리 전압(VBAT)과 스위칭 노드(SN) 사이에 연결되고 제1 구동 제어 신호(GP)를 수신하는 게이트를 구비하는 피모스 트랜지스터일 수 있다. 제2 구동 트랜지스터(513)는 스위칭 노드(SN)와 접지 전압(VSS) 사이에 연결되고, 제2 구동 제어 신호(GN)를 수신하는 게이트를 구비하는 엔모스 트랜지스터일 수 있다.
인덕터(514)는 스위칭 노드(SN)와 출력 노드(NO1) 사이에 연결되고, 인덕터 전류(IND)가 스위칭 노드(SN)로부터 인덕터(514)로 흘러들어갈 수 있다. 커패시터(C1)는 출력 노드(NO1)와 접지 전압(VSS) 사이에 연결되고, 출력 노드(CV1)에서 변환 전압(CV)이 제공될 수 있다.
전류 센서(515)는 스위칭 노드(SN)로부터 인덕터(514)로 흘러 들어가는 인덕터 전류(IND)를 감지한 감지 전류(ISEN)에 기초하여 전류 신호(CS)를 생성하고, 전류 신호(CS)를 온-타임 생성기(516)에 제공할 수 있다.
온-타임 생성기(516)는 전류 신호(CS)와 전압 제어 신호(VCTL)에 기초하여 제1 구동 트랜지스터(512)와 제2 구동 트랜지스터(513)의 온-타이 온-타임을 결정하는 온-타임 신호(TON)를 게이트 드라이버(511)에 제공할 수 있다. 게이트 드라이버(511)는 온-타임 신호(TON)에 기초하여 제1 구동 제어 신호(GP)와 제2 구동 제어 신호(GN)의 활성화 구간을 결정하고, 제1 구동 제어 신호(GP)와 제2 구동 제어 신호(GN)를 제1 구동 트랜지스터(512)와 제2 구동 트랜지스터(513) 각각에 제공할 수 있다.
제1 구동 트랜지스터(512)와 제2 구동 트랜지스터(513)는 제1 구동 제어 신호(GP)와 제2 구동 제어 신호(GN)에 응답하여 턴-온/턴-오프되고, 이에 따라 인덕터 전류(IND)의 크기가 결정될 수 있다. 제1 구동 트랜지스터(512)와 제2 구동 트랜지스터(513)는 제1 구동 제어 신호(GP)와 제2 구동 제어 신호(GN)에 응답하여 상보적으로 턴-온/턴-오프될 수 있다.
제1 구동 트랜지스터(512)와 제2 구동 트랜지스터(513)는 각각 제1 로직 레벨의 제1 구동 제어 신호(GP)와 제2 구동 제어 신호(GN)에 응답하여 배터리 전압(VBAT)을 인덕터(514)에 충전하여 변환 전압(DCV)의 레벨을 증가시킬 수 있다. 제1 구동 트랜지스터(512)와 제2 구동 트랜지스터(513)는 각각 제2 로직 레벨의 제1 구동 제어 신호(GP)와 제2 구동 제어 신호(GN)에 응답하여 인덕터(514)에 충전된 배터리 전압(VBAT)를 방전시켜 변환 전압(DCV)의 레벨을 감소시킬 수 있다.
도 16는 본 발명의 실시예들에 다른 통신 장치를 나타내는 블록도이다.
도 16에 도시된 바와 같이, 통신 장치(600)는 안테나(610)를 포함할 수 있고, 안테나(610)를 통해서 신호를 송신하거나 수신함으로써 무선 통신 시스템에서 상대 통신 기기와 통신할 수 있으며, 무선 통신 기기로서 지칭될 수 도 있다.
통신 장치(600)가 상대 통신 기기와 통신하는 무선 통신 시스템은, 예를 들어, 차세대 통신 시스템, 5G(5th generation wireless) 시스템, LTE(Long Term Evolution) 시스템, LTE-Advanced 시스템, CDMA(Code Division Multiple Access) 시스템, GSM(Global System for Mobile Communications) 시스템 등과 같은 셀룰러 네트워크 (cellular network)를 이용하는 무선 통신 시스템일 수도 있고, WLAN(Wireless Local Area Network) 시스템 또는 다른 임의의 무선 통신 시스템일 수 있다.
도 16에 도시된 바와 같이, 통신 장치(600)는 안테나(610), 무선 주파수 집적회로(Radio Frequency Integrated Circuit, RFIC)(620) 및 신호 프로세서(670)를 포함할 수 있고, 안테나(610) 및 RFIC(620)는 급전(feed) 라인(615)을 통해서 연결될 수 있다.
실시예들에 있어서, 안테나(610)는 안테나 모듈로서 지칭될 수도 있고, 안테나(610) 및 급전 라인(615)을 포함 하는 구성은 안테나 모듈로서 총괄적으로 지칭될 수도 있다. 또한, 안테나(610), 급전 라인(615) 및 RFIC(620)는 총괄적으로 RF 시스템 또는 RF 장치로서 지칭될 수 있다.
RFIC(620)는, 송신 모드에서 신호 프로세서(670)로부터 제공되는 송신 신호(TX)를 처리함으로써 생성된 신호를 급전 라인(615)을 통해서 안테나(610)에 제공할 수 있는 한편, 수신 모드에서 급전 라인(615)을 통해서 안테나(610)로부터 수신되는 신호를 처리함으로써 수신 신호(RX)를 신호 프로세서(670)에 제공할 수 있다.
예를 들어, RFIC(620)는 송신기를 포함할 수 있고, 송신기는 필터, 믹서, 전력 증폭기(power amplifier; PA)를 포함할 수 있다. 또한, RFIC(620)는 수신기를 포함할 수 있고, 수신기는 필터, 믹서, 저잡음 증폭기(low noise amplifier; LNA)를 포함할 수 있다. 일부 실시 예들에서, RFIC는 복수의 송신기들 및 수신기들을 포함할 수도 있고, 송신기 및 수신기가 결합된 트랜시버(또는, 송수신기)를 포함할 수도 있다.
신호 프로세서(670)는 송신하고자 하는 정보를 포함하는 신호를 처리함으로써 송신 신호(TX)를 생성할 수 있고, 수신 신호(RX)를 처리함으로써 정보를 포함하는 신호를 생성할 수 있다. 예를 들면, 신호 프로세서(670)는 송신신호(TX)를 생성하기 위하여, 인코더(encoder), 변조기(modulator) 및 디지털-아날로그 변환기(digital-to-analog converter; DAC)를 포함할 수 있다. 또한, 신호 프로세서(670)는 수신 신호(RX)를 처리하기 위하여, 아날로그-디지털 변환기(analog-to-digital converter; ADC), 복조기(demodulator) 및 디코더(decoder)를 포함할 수 있다. 신호 프로세서(670)는 RFIC(620)를 제어하기 위한 제어 신호를 생성할 수도 있고, 제어 신호를 통해서 송신 모드 또는 수신 모드를 설정하거나 RFIC(620)에 포함된 구성요소들의 전력 및 이득 등을 조절할 수 있다.
실시예들에 있어서, 신호 프로세서(670)는 하나 이상의 코어 및 코어에 의해서 실행되는 명령어들을 저장하는 메모리를 포함할 수 있고, 신호 프로세서(670)의 적어도 일부는 메모리에 저장된 소프트웨어 블록을 포함할 수 있다. 실시예들에 있어서, 신호 프로세서(670)는 논리 합성을 통해서 설계된 로직 회로를 포함할 수 있고, 신호 프로세서(670)의 적어도 일부분은 로직 회로로 구현된 하드웨어 블록을 포함할 수 있다.
무선 통신 시스템은 높은 데이터 전송량을 위하여 높은 스펙트럼 대역을 규정할 수 있다. 예를 들면, ITU(International Telecommunication Union)에 의해서 공식적으로 IMT-2020으로 지명된 5G 셀룰러 시스템(또는 5G 무선 시스템)은 24GHz 이상의 밀리미터파(mmWave)를 규정한다.
본 발명의 실시예들에 따른 안테나(610)는 밀리미터파(mmWave) 데이터 전송시에 이용되는 고주파수 대역에서의 신호 송수신(또는, 고주파수 대역에서의 전자기파를 방사)할 수 있도록 구성될 수 있으며, 이와 더불어, 안테나(610)는 상기 고주파수 대역과 비교하여 상대적으로 낮은 저주파수 대역에서의 신호 송수신(또는, 저주파수 대역에서의 전자기파를 방사)할 수 있도록 구성될 수 있다. 안테나(610)는 적어도 두 개의 주파수 대역들의 RF 신호 송수신을 지원할 수 있는 다중 대역 안테나일 수 있다. 또한, 안테나(610)는 다중 대역을 지원하는 동시에 방사하는 전자기파의 다중 편파 방사를 할 수 있도록 구성될 수 있다.
도 17은 본 발명의 실시예들에 따른 도 19의 통신 장치에서 안테나와 RFIC를 나타내는 블록도이다.
구체적으로, 도 17은 2개의 이중-급전, 이중-편파, 3-스택 구조의 안테나 패치들을 포함하는 안테나(610) 및 4개의 트랜시버들(641~644)을 함하는 RFIC(620)를 도시한다.
RFIC(620)는 안테나(610)의 4개의 포트들에 대응하는 4개의 급전 라인들(616)을 통해서 연결될 수 있다. 예를 들면, 안테나(610) 및 급전 라인들(616)을 포함하는 안테나 모듈이 RFIC(620) 상에 배치될 수 있고, RFIC(620)의 상면 및 안테나 모듈의 하면에 적어도 하나의 접속(connection)이 형성될 수 있다. 안테나(610)는 제1 안테나 패치 (PC1) 및 제2 안테나 패치(PC2)에서 4개의 급전 지점들과 각각 연결되는 4개의 급전 라인들(16)을 통해서 RFIC(620)로부터 차동 신호들을 수신할 수 있다. 이를 위하여, RFIC(620)에 포함된 한 쌍의 트랜시버들이 하나의 차동 신호를 생성할 수 있고, 이에 따라 4개의 트랜시버들(641~644)은 2개의 차동 신호들을 생성할 수 있다.
스위치/듀플렉서(630)는 송신 모드 또는 수신 모드에 따라, 4개의 트랜시버들(641~644)의 출력 단자들 또는 입력 단자들을 4개의 급전 라인들(616)과 연결시키거나 연결을 끊을 수 있다. 이와 같은 구성을 통하여, 일 실시예로, 제1 트랜시버(641) 및 제2 트랜시버(642)는 스위치/듀플렉서(630)를 통해 제1 안테나 패치(PC1)와 연결되어 제1 주파수 대역(Band1)에서의 신호 송수신 동작을 수행할 수 있으며, 제3 트랜시버(643) 및 제4 트랜시버(644)는 스위치/듀플렉서(630)를 통해 제2 안테나 패치(PC2) 및 제3 안테나 패치(PC3)와 연결되어 제2 주파수 대역(Band2)에서의 신호 송수신 동작을 수행할 수 있다.
전력관리 집적회로(650)는 제1 내지 제4 LDO 레귤레이터들(651~654)을 포함할 수 있다. 제1 내지 제4 LDO 레귤레이터들(651~654) 각각은 입력 전압(VIN)을 레귤레이션하여 출력 전압들(Vout1~Vout4) 각각을 생성하고, 출력 전압들(Vout1~Vout4) 각각을 제1 내지 제4 트랜시버들(641~644) 각각에 제공할 수 있다.
제1 내지 제4 LDO 레귤레이터들(651~654) 각각은 도 7의 저전압 강하 레귤레이터(10)를 채용할 수 있다.
따라서, 제1 내지 제4 LDO 레귤레이터들(651~654) 각각은 에러 증폭기, 버퍼, 파워 트랜지스터, 모니터링 회로, 피드백 회로 및 적응적 극점 조절 회로를 포함할 수 있다. 따라서, 제1 내지 제4 LDO 레귤레이터들(651~654) 각각은 모니터링 회로에서 제1 내지 제4 트랜시버들(641~644) 각각의 소비 전류를 모니터링하고, 소비 전류의 크기와 관련되는 제어 전압을 생성하고, 적응적 극점 조절 회로에서 상기 제어 전압에 기초하여 제1 내지 제4 LDO 레귤레이터들(651~654) 각각의 에러 증폭기의 출력단의 극점의 주파수를 적응적으로 조절할 수 있다.
도 18은 본 발명의 실시예들에 다른 모바일 장치를 간략히 나타내는 블록도이다.
도 18을 참조하면, 본 발명의 실시 예에 따른 모바일 기기(700)는 배터리(710), PMIC(720), 응용 프로세서(AP, 741), 입출력 인터페이스(I/O interface, 742), 램(RAM, 743), 아날로그 베이스밴드 칩셋(ABB, 744), 디스플레이(display, 745) 및 비휘발성 메모리(746)를 포함할 수 있다.
PMIC(720)는 배터리(710)로부터 제공되는 입력 전압(VIN)을 다양한 레벨들의 출력 전압들(Vout1~Vout6)로 변환하여 다양한 부하 장치들로 제공한다. 여기서, PMIC(720)는 복수의 LDO 레귤레이터들(LDO1~LDOi, i는 3이상의 자연수)를 포함할 수 있다.
LDO 레귤레이터들(LDO1~LDOi) 각각은 도 7의 저전압 강하 레귤레이터(10)를 채용할 수 있다. 따라서, LDO 레귤레이터들(LDO1~LDOi) 각각은 에러 증폭기, 버퍼, 파워 트랜지스터, 모니터링 회로, 피드백 회로 및 적응적 극점 조절 회로를 포함할 수 있다. 따라서, LDO 레귤레이터들(LDO1~LDOi) 각각은 모니터링 회로에서 응용 프로세서(741), 입출력 인터페이스(742), 램(743), 아날로그 베이스밴드 칩셋(744), 디스플레이(745) 및 비휘발성 메모리(746) 각각에서 소비되는 부하 전류를 모니터링하고, 부하 전류의 크기와 관련되는 제어 전압을 생성하고, 적응적 극점 조절 회로에서 상기 제어 전압에 기초하여 LDO 레귤레이터들(LDO1~LDOi) 각각의 에러 증폭기의 출력단의 극점의 주파수를 적응적으로 조절할 수 있다.
본 발명에 따른 모바일 장치는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 PMIC(720), 응용 프로세서(741), 입출력 인터페이스(742), 램(743), 아날로그 베이스밴드 칩셋(744), 디스플레이(745) 및 비휘발성 메모리(746)는 PoP(Package on Package), BGAs(Ball grid arrays), CSPs(Chip scale packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-Line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-Line Package), MQFP(Plastic Metric Quad Flat Pack), TQFP(Thin Quad Flatpack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline), TQFP(Thin Quad Flatpack), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등과 같은 패키지들을 이용하여 실장될 수 있다.
도 19는 본 발명의 실시예들에 따른 통신 기기의 예시들을 나타낸다.
구체적으로, 도 19는 WLAN을 이용하는 무선 통신 시스템에서 다양한 무선 통신 기기들이 상호 통신하는 예시를 나타낸다. 도 19에 도시된 다양한 무선 통신 기기들 각각은 복수의 안테나 패치들이 적층된 구조의 다중-대역, 다중-편파 안테나를 포함할 수 있고, 다중-대역, 다중-편파 안테나에 차동 신호를 제공하는 RFIC를 포함할 수 있다.
가정용 기기(821), 가전(822), 엔터테인먼트 기기(823) 및 액세스 포인트(810)는 IoT(Internet of Things) 네트워크 시스템을 구성할 수 있다. 가정용 기기(821), 가전(822), 엔터테인먼트 기기(823) 및 액세스 포인트(710) 각각은 본 발명의 실시예들에 따른 도 17의 트랜시버를 부품으로서 포함할 수 있다. 가정용 기기(821), 가전(822) 및 엔터테인먼트 기기(823)는 액세스 포인트(810)와 무선 통신할 수 있고, 가정용 기기(821), 가전(822) 및 엔터테인먼트 기기(823)는 상호 무선 통신할 수도 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 기준 전압 및 피드백 전압을 비교하고, 상기 비교에 기초하여 제1 에러 전압을 생성하는 에러 증폭기;
    상기 에러 증폭기의 출력 단자에 연결되고, 상기 제1 에러 전압을 버퍼링하여 제2 에러 전압을 출력하는 버퍼;
    상기 버퍼의 출력 단자에 연결되는 게이트를 구비하고, 상기 제2 에러 전압에 기초하여 입력 전압을 레귤레이션하여 출력 전압을 출력 노드에 제공하는 파워 트랜지스터;
    상기 출력 노드와 접지 전압 사이에 연결되고, 상기 출력 전압을 분할하여 상기 피드백 전압을 제공하는 피드백 회로;
    상기 버퍼의 출력 단자에 상기 파워 트랜지스터와 병렬로 연결되고, 상기 제2 에러 전압과 상기 입력 전압에 기초하여 제어 전압을 생성하는 모니터링 회로; 및
    상기 에러 증폭기의 출력 단자와 상기 접지 전압 사이에 연결되고, 상기 제어 전압에 응답하여 상기 제1 중간 노드와 상기 접지 전압 사이에 조절 커패시터를 선택적으로 연결시키는 적응적 극점 조절 회로를 포함하는 저전압 강하 레귤레이터.
  2. 제1항에 있어서,
    상기 피드백 회로는 상기 제어 전압에 응답하여 상기 출력 단자와 피드백 노드 사이에 피드백 커패시터를 선택적으로 연결시키고,
    상기 모니터링 회로는
    상기 입력 전압과 제1 노드 사이에 연결되며, 상기 제2 에러 전압을 수신하는 게이트를 구비하는 제1 피모스 트랜지스터; 및
    상기 제1 노드와 상기 접지 전압 사이에 연결되는 모니터링 저항을 포함하고,
    상기 제1 피모스 트랜지스터는 상기 제2 에러 전압에 응답하여 상기 부하 전류의 크기에 상응하는 미러 전류를 상기 제1 노드에 제공하고,
    상기 제1 노드에서 상기 미러 전류에 상응하는 상기 제어 전압을 제공하고,
    상기 제1 피모스 트랜지스터의 전류 구동 능력은 상기 파워 트랜지스터의 전류 구동 능력보다 작은 저전압 강하 레귤레이터.
  3. 제2항에 있어서, 상기 피드백 회로는
    상기 출력 노드와 피드백 노드 사이에 연결되는 제1 피드백 저항;
    상기 피드백 노드와 상기 접지 전압 사이에 연결되는 제2 피드백 저항; 및
    상기 출력 노드와 상기 피드백 노드 사이에 상기 제1 피드백 저항과 병렬로 연결되는 피드백 커패시터 및 제2 피모스 트랜지스터를 포함하고,
    상기 피드백 커패시터와 상기 제2 피모스 트랜지스터는 상기 출력 노드와 상기 피드백 노드 사이에 직렬로 연결되고,
    상기 피드백 커패시터는 상기 출력 노드에 연결되는 제1 단자 및 상기 제2 피모스 트랜지스터에 연결되는 제2 단자를 구비하고,
    상기 제2 피모스 트랜지스터는 상기 피드백 커패시터의 제2 단자에 연결되는 소스, 상기 피드백 노드에 연결되는 드레인 및 상기 제어 전압을 수신하는 게이트를 구비하는 저전압 강하 레귤레이터.
  4. 제3항에 있어서,
    상기 부하에 제공되는 상기 부하 전류가 감소하면, 상기 미러 전류가 감소하고, 상기 제어 전압에 응답하여 상기 제2 피모스 트랜지스터가 턴-온되고,
    상기 부하에 제공되는 상기 부하 전류가 증가하면, 상기 미러 전류가 증가하고, 상기 제어 전압에 응답하여 상기 제2 피모스 트랜지스터가 턴-오프되거나
    상기 제1 피모스 트랜지스터가 턴-온되면, 상기 피드백 커패시터의 제2 단자는 상기 피드백 노드와 연결되어 상기 피드백 커패시터의 커패시턴스는 상기 피드백 회로의 영점과 관련되고,
    상기 제1 피모스 트랜지스터가 턴-오프되면, 상기 피드백 커패시터의상기 제2 단자는 플로팅 되어 피드백 회로의 영점은 제거되는 저전압 강하 레귤레이터.
  5. 제1항에 있어서, 상기 적응적 극점 조절 회로는
    상기 에러 증폭기의 출력 단자에 연결되는 제1 단자 및 제1 노드에 연결되는 제2 단자를 구비하는 상기 조절 커패시터; 및
    상기 제1 노드와 상기 접지 전압 사이에 연결되고, 상기 제어 전압을 수신하는 게이트를 구비하는 엔모스 트랜지스터를 포함하고,
    상기 부하에 제공되는 상기 부하 전류가 감소하면, 상기 제어 전압의 레벨이 감소하는 것에 응답하여 상기 엔모스 트랜지스터가 턴-오프되고,
    상기 부하에 제공되는 상기 부하 전류가 감소하면, 상기 제어 전압의 레벨이 증가하는 것에 응답하여 상기 엔모스 트랜지스터가 턴-온되는 저전압 강하 레귤레이터.
  6. 제5항에 있어서,
    상기 엔모스 트랜지스터가 턴-오프되면, 상기 조절 커패시터의 제2 단자는 플로팅되고, 상기 조절 커패시터의 커패시턴스는 상기 제1 중간 노드의 극점의 주파수와 무관하고,
    상기 엔모스 트랜지스터가 턴-온되면, 상기 조절 커패시터의 제2 단자는 상기 접지 전압에 연결되고 상기 조절 커패시터의 커패시턴스는 상기 제1 중간 노드의 극점의 주파수와 관련되는 저전압 강하 레귤레이터.
  7. 제1항에 있어서,
    상기 에러 증폭기의 내부 노드와 상기 출력 노드 사이에 연결되는 보상 커패시터; 및
    상기 입력 전압을 기초로 제1 바이어스 전압과 상기 제2 바이어스 전압을 생성하는 바이어스 전압 생성기를 더 포함하고,
    상기 에러 증폭기는 음의 입력 단자로 상기 피드백 전압을 수신하고, 양의 입력 단자로 상기 기준 전압을 수신하고,
    상기 에러 증폭기는
    상기 입력 전압과 제1 노드 사이에 연결되는 제1 피모스 트랜지스터;
    상기 입력 전압과 제2 노드 사이에 연결되며 상기 제1 피모스 트랜지스터의 게이트와 연결되는 게이트를 가지는 제2 피모스 트랜지스터;
    상기 제1 노드와 제3 노드 사이에 연결되는 제3 피모스 트랜지스터;
    상기 제2 노드와 제4 노드 사이에 연결되고, 상기 제3 피모스 트랜지스터의 게이트에 연결되는 게이트를 가지는 제4 피모스 트랜지스터;
    상기 제3 노드와 상기 접지 전압 사이에 연결되고, 상기 제3 노드에 연결되는 게이트를 가지는 제1 엔모스 트랜지스터;
    상기 제4 노드와 상기 접지 전압 사이에 연결되고, 상기 제3 노드에 연결되는 게이트를 구비하는 제2 엔모스 트랜지스터;
    상기 제1 노드와 제5 노드 사이에 연결되고 상기 기준 전압을 수신하는 게이트를 구비하는 제3 엔모스 트랜지스터;
    상기 제2 노드와 상기 제5 노드 사이에 상기 제3 엔모스 트랜지스터와 병렬로 연결되고, 상기 피드백 전압을 수신하는 제4 엔모스 트랜지스터; 및
    상기 제5 노드와 상기 접지 전압 사이에 연결되는 전류원을 포함하고,
    상기 보상 커패시터는 상기 제3 노드와 상기 출력 노드 사이에 연결되고,
    상기 제1 피모스 트랜지스터의 게이트와 상기 제2 피모스 트랜지스터의 게이트는 상기 제1 바이어스 전압을 수신하고,
    상기 제3 피모스 트랜지스터의 게이트와 상기 제4 피모스 트랜지스터의 게이트는 상기 제2 바이어스 전압을 수신하는 저전압 강하 레귤레이터.
  8. 제1항에 있어서, 상기 버퍼는
    상기 입력 전압과 상기 제2 중간 노드 사이에 연결되고 상기 제2 중간 노드에 연결되는 게이트를 구비하는 제1 피모스 트랜지스터;
    상기 입력 전압과 상기 제2 중간 노드 사이에 상기 제1 피모스 트랜지스터와 병렬로 연결되는 제1 저항; 및
    상기 제2 중간 노드와 상기 접지 전압 사이에 연결되고, 상기 제1 에러 전압을 수신하는 게이트를 구비하는 제1 엔모스 트랜지스터를 포함하는 저전압 강하 레귤레이터.
  9. 배터리 전압으로부터 변환 전압을 생성하는 적어도 하나의 스위칭 레귤레이터;
    상기 변환 전압에 기초하여 복수의 출력 전압들을 각각 생성하여 복수의 컨슈머들에게 제공하는 복수의 저전압 강하 레귤레이터들; 및
    상기 변환 전압을 기초로 상기 적어도 하나의 스위칭 레귤레이터의 스위칭 타이밍을 조절하는 전압 제어 신호를 생성하는 컨트롤러를 포함하고,
    상기 복수의 저전압 강하 레귤레이터들 각각은
    기준 전압 및 피드백 전압을 비교하고, 상기 비교에 기초하여 제1 에러 전압을 생성하는 에러 증폭기;
    상기 제1 에러 전압에 기초한 제2 에러 전압에 기초하여 상기 변환 전압을 레귤레이션하여 상기 출력 전압들 중 상응하는 출력 전압을 출력 노드에 제공하는 파워 트랜지스터; 및
    상기 에러 증폭기의 출력 단자와 상기 접지 전압 사이에 연결되고, 상기 제2 에러 전압과 상기 입력 전압에 기초하여 생성된 제어 전압에 응답하여 상기 제1 중간 노드와 상기 접지 전압 사이에 조절 커패시터를 선택적으로 연결하는 적응적 극점 조절 회로를 포함하는 전력관리 집적회로(power management integrated circuit (PMIC).
  10. 기준 전압 및 피드백 전압을 비교하고, 상기 비교에 기초하여 제1 에러 전압을 생성하는 에러 증폭기;
    상기 에러 증폭기의 출력 단자에 연결되고, 상기 제1 에러 전압을 버퍼링하여 제2 에러 전압을 출력하는 버퍼;
    상기 버퍼의 출력 단자에 연결되고, 상기 제2 에러 전압에 기초하여 입력 전압을 레귤레이션하여 출력 전압을 출력 노드에 제공하는 파워 트랜지스터;
    상기 출력 노드와 접지 전압 사이에 연결되고, 상기 출력 전압을 분할하여 상기 피드백 전압을 제공하는 피드백 회로;
    상기 버퍼의 출력 단자에 상기 파워 트랜지스터와 병렬로 연결되고, 상기 제2 에러 전압과 상기 입력 전압에 기초하여 제어 전압을 제공하는 모니터링 회로; 및
    상기 에러 증폭기의 출력 단자와 상기 접지 전압 사이에 연결되고, 상기 제어 전압에 응답하여 상기 에러 증폭기의 출력 단자와 상기 접지 전압에 조절 커패시터를 선택적으로 연결하는 적응적 극점 조절 회로를 포함하고,
    상기 모니터링 회로는
    상기 입력 전압과 제1 노드 사이에 연결되며, 상기 제2 에러 전압을 수신하는 게이트를 구비하는 제1 피모스 트랜지스터; 및
    상기 제1 노드와 상기 접지 전압 사이에 연결되는 모니터링 저항을 포함하고,
    상기 제1 피모스 트랜지스터는 상기 제2 에러 전압에 응답하여 상기 부하 전류의 크기에 상응하는 미러 전류를 상기 제1 노드에 제공하고,
    상기 제1 노드에서 상기 미러 전류에 상응하는 상기 제어 전압을 제공하는 저전압 강하 레귤레이터.
KR1020200075614A 2020-06-22 2020-06-22 저전압 강하 레귤레이터 및 이를 포함하는 전력관리 집적회로 KR20210157606A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200075614A KR20210157606A (ko) 2020-06-22 2020-06-22 저전압 강하 레귤레이터 및 이를 포함하는 전력관리 집적회로
US17/167,152 US11429127B2 (en) 2020-06-22 2021-02-04 Low drop-out regulator and power management integrated circuit including the same
CN202110566246.5A CN113900467A (zh) 2020-06-22 2021-05-24 低压降稳压器和包括低压降稳压器的电源管理集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200075614A KR20210157606A (ko) 2020-06-22 2020-06-22 저전압 강하 레귤레이터 및 이를 포함하는 전력관리 집적회로

Publications (1)

Publication Number Publication Date
KR20210157606A true KR20210157606A (ko) 2021-12-29

Family

ID=79022482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200075614A KR20210157606A (ko) 2020-06-22 2020-06-22 저전압 강하 레귤레이터 및 이를 포함하는 전력관리 집적회로

Country Status (3)

Country Link
US (1) US11429127B2 (ko)
KR (1) KR20210157606A (ko)
CN (1) CN113900467A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210208616A1 (en) * 2020-01-03 2021-07-08 Skyworks Solutions, Inc. Method and system for boosting output current

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10795391B2 (en) * 2015-09-04 2020-10-06 Texas Instruments Incorporated Voltage regulator wake-up
US11635778B2 (en) * 2020-09-25 2023-04-25 Apple Inc. Voltage regulator circuit
TWI801922B (zh) * 2021-05-25 2023-05-11 香港商科奇芯有限公司 電壓調節器
US11914409B2 (en) * 2021-12-29 2024-02-27 Silego Technology Inc. Integrated user programmable slew-rate controlled soft-start for LDO
US11947373B2 (en) * 2022-01-13 2024-04-02 Taiwan Semiconductor Manufacturing Company Ltd. Electronic device including a low dropout (LDO) regulator
WO2023142049A1 (zh) * 2022-01-29 2023-08-03 京东方科技集团股份有限公司 显示基板和显示装置
KR20230141736A (ko) * 2022-03-29 2023-10-10 지오 플랫폼즈 리미티드 대규모 mimo 라디오 유닛의 hstb(high speed transceiver board)의 시스템 및 설계 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603292B1 (en) * 2001-04-11 2003-08-05 National Semiconductor Corporation LDO regulator having an adaptive zero frequency circuit
US6600299B2 (en) 2001-12-19 2003-07-29 Texas Instruments Incorporated Miller compensated NMOS low drop-out voltage regulator using variable gain stage
US7091710B2 (en) 2004-05-03 2006-08-15 System General Corp. Low dropout voltage regulator providing adaptive compensation
US7589507B2 (en) 2005-12-30 2009-09-15 St-Ericsson Sa Low dropout regulator with stability compensation
US7446515B2 (en) 2006-08-31 2008-11-04 Texas Instruments Incorporated Compensating NMOS LDO regulator using auxiliary amplifier
US7710091B2 (en) 2007-06-27 2010-05-04 Sitronix Technology Corp. Low dropout linear voltage regulator with an active resistance for frequency compensation to improve stability
CN102111070B (zh) 2009-12-28 2015-09-09 意法半导体研发(深圳)有限公司 待机电流减少的调节器过电压保护电路
US8810224B2 (en) 2011-10-21 2014-08-19 Qualcomm Incorporated System and method to regulate voltage
US8547077B1 (en) 2012-03-16 2013-10-01 Skymedi Corporation Voltage regulator with adaptive miller compensation
US9274534B2 (en) 2012-12-21 2016-03-01 Advanced Micro Devices, Inc. Feed-forward compensation for low-dropout voltage regulator
KR102076667B1 (ko) 2013-01-07 2020-02-12 삼성전자주식회사 저전압 강하 레귤레이터
CN106610684B (zh) * 2015-10-23 2018-08-03 恩智浦有限公司 低压差稳压器及其负载电流跟踪补偿方法
US9588541B1 (en) 2015-10-30 2017-03-07 Qualcomm Incorporated Dual loop regulator circuit
US20180120879A1 (en) * 2016-10-27 2018-05-03 Qualcomm Incorporated Voltage regulator with enhanced power supply rejection ratio and load-transient performance
JP7170861B2 (ja) 2018-10-12 2022-11-14 長江存儲科技有限責任公司 Ｎｍｏｓトランジスタを使用するｌｄｏレギュレータ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210208616A1 (en) * 2020-01-03 2021-07-08 Skyworks Solutions, Inc. Method and system for boosting output current
US11526187B2 (en) * 2020-01-03 2022-12-13 Skyworks Solutions, Inc. Method and system for boosting output current

Also Published As

Publication number Publication date
US20210397207A1 (en) 2021-12-23
US11429127B2 (en) 2022-08-30
CN113900467A (zh) 2022-01-07

Similar Documents

Publication Publication Date Title
KR20210157606A (ko) 저전압 강하 레귤레이터 및 이를 포함하는 전력관리 집적회로
US11558015B2 (en) Fast envelope tracking systems for power amplifiers
JP7414412B2 (ja) 動的に出力電圧を変更するスイッチングレギュレータ、及び、それを含む電源回路
US10985711B2 (en) Wide bandwidth envelope trackers
KR101163347B1 (ko) 캘리브레이팅된 무선 주파수 통신 회로를 갖는 전자 디바이스들
US20180183320A1 (en) Error amplifying and frequency compensating circuits and methods
US8116703B2 (en) Wireless transmitter calibration using device receiver
US20220085766A1 (en) Multi-level envelope tracking with analog interface
US6700440B2 (en) High frequency power amplifier
US20150378378A1 (en) Power converter and method for regulating line transient response of the power converter
US10831220B2 (en) Methods and apparatuses for voltage regulation using precharge rails
KR20200051277A (ko) 연속적인 출력 전달 전류를 생성하는 스위칭 레귤레이터 및 이것의 동작 방법
KR20160125983A (ko) 멀티-페이즈 스위칭 전력 변환기들의 평균 전류 모드 제어
EP3282579B1 (en) Power supply circuit of wireless mobile device
US20080161073A1 (en) Radio frequency integrated circuit
KR20210151701A (ko) 포락선 추적 애플리케이션들을 위한 적응적 바이어스를 갖는 전력 증폭기들
US11740644B2 (en) Low drop-out regulators and power management integrated circuits including the same
US7782222B2 (en) Voltage regulating power supply for noise sensitive circuits
US8626092B2 (en) Low variation current multiplier
KR102477884B1 (ko) 코어스(coarse)-파인(fine) 튜닝을 수행하는 차지 펌프 회로 및 이를 포함하는 저전압 강하 레귤레이터
KR102678309B1 (ko) 스위칭 레귤레이터 및 이것의 동작 방법
KR102537298B1 (ko) 저전압 가변 이득 증폭기 및 이를 포함하는 무선 통신 장치
Guo et al. Power management system for 5G millimeter-wave front-end module
CN114287107A (zh) 使用预测性充电的预充电轨进行电压调节的方法和装置
KR20010001803A (ko) 다중 중간 주파수 발생 제어 장치

Legal Events

Date Code Title Description
A201 Request for examination