CN116830184A - 显示基板和显示装置 - Google Patents

显示基板和显示装置 Download PDF

Info

Publication number
CN116830184A
CN116830184A CN202280000018.4A CN202280000018A CN116830184A CN 116830184 A CN116830184 A CN 116830184A CN 202280000018 A CN202280000018 A CN 202280000018A CN 116830184 A CN116830184 A CN 116830184A
Authority
CN
China
Prior art keywords
substrate
orthographic projection
compensation
pixel
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280000018.4A
Other languages
English (en)
Inventor
张跳梅
青海刚
张振华
王梦奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN116830184A publication Critical patent/CN116830184A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示基板和显示装置。显示基板包括：基底，设置于基底上的多条数据线(DA)，以及设置于基底上的多个第一子像素；第一子像素包括：第一像素开口(11)和平坦化补偿图形(20)；第一像素开口(11)在基底上的正投影，与多条数据线(DA)中的目标数据线(DA)在基底上的正投影部分交叠；平坦化补偿图形(20)的至少部分沿第一方向延伸，平坦化补偿图形(20)在基底上的正投影，与第一像素开口(11)在基底上的正投影至少部分交叠，平坦化补偿图形(20)与目标数据线(DA)沿第二方向排列，第二方向与第一方向相交。

Description

显示基板和显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种显示基板和显示装置。
背景技术
有机发光二极管(英文：Organic Light-Emitting Diode，简称：OLED)显示器以其轻薄、亮度高、功耗低、响应快、清晰度高、柔性好、发光效率高等优点，被广泛的应用于各个领域。而随着消费者对于显示画质要求的不断提升，显示器逐渐向着高像素密度的方向发展。
发明内容
本公开的目的在于提供一种显示基板和显示装置。
为了实现上述目的，本公开提供如下技术方案：
本公开的第一方面提供一种显示基板，包括：基底，设置于所述基底上的多条数据线，以及设置于所述基底上的多个第一子像素；所述第一子像素包括：
第一像素开口，所述第一像素开口在所述基底上的正投影，与所述多条数据线中的目标数据线在所述基底上的正投影部分交叠；
平坦化补偿图形，所述平坦化补偿图形的至少部分沿第一方向延伸，所述平坦化补偿图形在所述基底上的正投影，与所述第一像素开口在所述基底上的正投影至少部分交叠，所述平坦化补偿图形与所述目标数据线沿第二方向排列，所述第二方向与所述第一方向相交。
可选的，所述第一子像素还包括第一子像素驱动电路和第一阳极图形；所述平坦化补偿图形分别与所述第一子像素驱动电路和所述第一阳极图形耦接。
可选的，所述平坦化补偿图形包括第一补偿部分和第二补偿部分；
所述第一补偿部分为沿所述第一方向延伸的条形结构，所述第一补偿部分在所述基底上的正投影，与所述第一像素开口在所述基底上的正投影部分 交叠；
所述第二补偿部分在所述基底上的正投影，与所述第一像素开口在所述基底上的正投影不交叠。
可选的，所述第一补偿部分在所述基底上的正投影，位于所述第一阳极图形在所述基底上的正投影的内部；
所述第二补偿部分在所述基底上的正投影，与所述第一阳极图形在所述基底上的正投影部分交叠。
可选的，所述显示基板还包括多个第二子像素，所述第二子像素包括第二像素开口；
至少部分所述第二像素开口在所述基底上的正投影，位于相邻的数据线在所述基底上的正投影之间。
可选的，所述显示基板还包括多个第三子像素；所述第三子像素包括第三像素开口，所述第三像素开口在所述基底上的正投影位于相邻的数据线在所述基底上的正投影之间；
所述多个第一子像素，所述多个第二子像素和所述多个第三子像素划分为多个像素单元，每个像素单元均包括一个第一子像素，一个第二子像素和一个第三子像素；在一个像素单元中，所述第二像素开口和所述第三像素开口沿所述第一方向位于同一列，所述第一像素开口位于另一列。
可选的，所述第二子像素包括第二连接部，第二子像素驱动电路和第二阳极图形，所述第二连接部分别与所述第二子像素驱动电路和所述第二阳极图形耦接；
所述第二连接部与所述数据线同层同材料设置，所述第二连接部在所述基底上的正投影，位于所述第二像素开口在所述基底上的正投影和所述第三像素开口在所述基底上的正投影之间；该第二像素开口和该第三像素开口沿所述第一方向位于同一列。
可选的，所述显示基板还包括：
多条电源线，所述电源线的至少部分沿所述第一方向延伸；
多条电源补偿线，所述多条电源补偿线与至少部分所述电源线一一对应，所述电源补偿线在所述基底上的正投影，与对应的电源线在所述基底上的正 投影至少部分交叠，所述电源补偿线与对应的电源线耦接。
可选的，所述多条电源线包括多条第一电源线，所述多条电源补偿线包括多条第一电源补偿线，所述第一电源补偿线在所述基底上的正投影，与对应的第一电源线在所述基底上的正投影至少部分交叠，所述第一电源补偿线与对应的第一电源线耦接；
所述第一电源线在所述基底上的正投影，与所述第一像素开口在所述基底上的正投影不交叠，所述第一电源补偿线在所述基底上的正投影，与所述第一像素开口在所述基底上的正投影不交叠。
可选的，所述多条电源线包括多条第二电源线，所述多条电源补偿线包括多条第二电源补偿线，所述第二电源补偿线在所述基底上的正投影，与对应的第二电源线在所述基底上的正投影至少部分交叠，所述第二电源补偿线与对应的第二电源线耦接；
所述第二电源线在所述基底上的正投影，与所述第一像素开口在所述基底上的正投影部分交叠，所述第二电源补偿线在所述基底上的正投影，与所述第一像素开口在所述基底上的正投影不交叠。
可选的，所述多条电源线包括多条第二电源线，所述多条电源补偿线包括多条第二电源补偿线，所述第二电源补偿线在所述基底上的正投影，与对应的第二电源线在所述基底上的正投影至少部分交叠，所述第二电源补偿线与对应的第二电源线耦接；
所述第二电源线在所述基底上的正投影，与所述第一像素开口在所述基底上的正投影部分交叠，所述第二电源补偿线在所述基底上的正投影，与所述第一像素开口在所述基底上的正投影部分交叠；
所述目标数据线在所述基底上的正投影的至少部分，位于所述第二电源补偿线在所述基底上的正投影和所述平坦化补偿图形在所述基底上的正投影之间。
可选的，所述多条电源线包括多条第三电源线，所述第三电源线在所述基底上的正投影，与所述第二像素开口在所述基底上的正投影至少部分交叠；所述第三电源线在所述基底上的正投影，与所述第三像素开口在所述基底上的正投影至少部分交叠。
可选的，所述显示基板还包括：
多条第一初始化信号线，所述第一初始化信号线的至少部分沿所述第二方向延伸；
多个初始化补偿图形，所述初始化补偿图形的至少部分沿所述第一方向延伸；相邻的所述第一初始化信号线之间，通过至少一个初始化补偿图形耦接。
可选的，所述多条电源线包括多条第二电源线；所述初始化补偿图形在所述基底上的正投影与所述第二电源线在所述基底上的正投影至少部分交叠。
可选的，所述初始化补偿图形在所述基底上的正投影，与所述第一像素开口在所述基底上的正投影部分交叠，所述目标数据线在所述基底上的正投影的至少部分，位于所述初始化补偿图形在所述基底上的正投影和所述平坦化补偿图形在所述基底上的正投影之间。
可选的，所述第二电源线在所述基底上的正投影与所述第一像素开口在所述基底上的正投影部分交叠。
可选的，所述多条电源线包括多条第一电源线；所述初始化补偿图形在所述基底上的正投影与所述第一电源线在所述基底上的正投影至少部分交叠。
可选的，所述初始化补偿图形在所述基底上的正投影，与所述第一像素开口在所述基底上的正投影不交叠。
可选的，所述多个像素单元划分为多列像素单元，每列像素单元均包括沿所述第一方向排列的多个像素单元；
所述显示基板还包括多条第一电源线，多条第二电源线和多条第三电源线；所述第一电源线与对应的一列像素单元中各第一子像素分别耦接；
所述第二电源线与对应的一列像素单元中各第二子像素分别耦接；
所述第三电源线与对应的一列像素单元中各第三子像素分别耦接。
可选的，所述第一子像素包括蓝色子像素，所述第二子像素包括红色子像素，所述第三子像素包括绿色子像素；所述第三电源线，所述第二电源线和所述第一电源线沿所述第二方向依次排列。
可选的，所述数据线，所述平坦化补偿图形，所述电源补偿线和所述初始化补偿图形同层同材料设置，所述电源线与所述电源补偿线异层设置。
可选的，所述显示基板还包括多条第二初始化信号线，所述第二初始化信号线包括沿所述第二方向延伸的至少部分；所述第一子像素，所述第二子像素和所述第三子像素均包括子像素驱动电路；所述子像素驱动电路包括驱动晶体管，第一复位晶体管，第二复位晶体管和发光元件；
所述第一复位晶体管的第一极与对应的所述第一初始化信号线耦接，所述第一复位晶体管的第二极与所述驱动晶体管的栅极耦接；
所述第二复位晶体管的第一极与对应的所述第二初始化信号线耦接，所述第二复位晶体管的第二极与所述发光元件耦接。
基于上述显示基板的技术方案，本公开的第二方面提供一种显示装置，包括上述显示基板。
附图说明
此处所说明的附图用来提供对本公开的进一步理解，构成本公开的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：
图1为本公开实施例提供的子像素驱动电路的电路结构图；
图2为本公开实施例提供的子像素驱动电路的驱动时序图；
图3为本公开实施例提供的子像素驱动电路的布局示意图；
图4为图3中有源层的布局示意图；
图5为图3中第一栅金属层的布局示意图；
图6为图3中第二栅金属层的布局示意图；
图7为图3中第一源漏金属层的布局示意图；
图8为图3中第二源漏金属层的布局示意图；
图9为图3中阳极层的布局示意图；
图10为图3中有源层和第一栅金属层的布局示意图；
图11为图3中有源层和第一栅金属层和第二栅金属层的布局示意图；
图12为图3中有源层至第一源漏金属层的布局示意图；
图13为图3中有源层至第二源漏金属层的布局示意图；
图14为本公开实施例提供的像素单元中第二源漏金属层和阳极层的布局示意图；
图15为本公开实施例提供的像素单元中第一源漏金属层和阳极层的布局示意图；
图16为本公开实施例提供的像素单元中第一源漏金属层和第二源漏金属层和阳极层的布局示意图；
图17为本公开实施例提供的显示基板的部分截面示意图。
具体实施方式
为了进一步说明本公开实施例提供的显示基板和显示装置，下面结合说明书附图进行详细描述。
显示器的像素密度越大，每个子像素占用的布局空间越小，子像素的布局难度越大，子像素的像素开口下方的阳极图形的平坦性越难保证。而像素开口下方阳极图形的平坦性会影响显示器的色偏参数，进而影响了显示器的显示质量。
请参阅图3，图8，图9，图13，图14和图16，本公开实施例提供了一种显示基板，包括：基底，设置于所述基底上的多条数据线DA，以及设置于所述基底上的多个第一子像素；所述第一子像素包括：
第一像素开口11，所述第一像素开口11在所述基底上的正投影，与所述多条数据线DA中的目标数据线在所述基底上的正投影部分交叠；
平坦化补偿图形20，所述平坦化补偿图形20的至少部分沿第一方向延伸，所述平坦化补偿图形20在所述基底上的正投影，与所述第一像素开口11在所述基底上的正投影至少部分交叠，所述平坦化补偿图形20与所述目标数据线DA沿第二方向排列，所述第二方向与所述第一方向相交。
示例性的，所述目标数据线包括所述第一子像素沿第二方向相邻的子像素耦接的数据线DA。
需要说明，所述平坦化补偿图形20的至少部分沿第一方向延伸是指：所 述平坦化补偿图形20的至少部分是线、线段或条形状体，该至少部分沿所述第一方向延展，且该至少部分沿所述第一方向延展的长度大于其他部分沿其它方向伸展的长度。
示例性的，所述显示基板包括多条数据线DA，所述多条数据线DA沿所述第二方向排列，所述数据线DA包括沿所述第一方向延伸的至少部分。
示例性的，所述显示基板包括多个第一子像素，多个第二子像素和多个第三子像素，所述第一子像素包括第一子像素驱动电路，所述第二子像素包括第二子像素驱动电路，所述第三子像素包括第三子像素驱动电路，所述第一子像素驱动电路，所述第二子像素驱动电路和所述第三子像素驱动电路均包括7T1C电路结构。
示例性的，所述多个第一子像素包括多个第一子像素驱动电路，所述多个第一子像素驱动电路划分为多列第一子像素驱动电路列，每列第一子像素驱动电路列包括沿所述第一方向排列的多个第一子像素驱动电路。所述多个第二子像素包括多个第二子像素驱动电路，所述多个第二子像素驱动电路划分为多列第二子像素驱动电路列，每列第二子像素驱动电路列包括沿所述第一方向排列的多个第二子像素驱动电路。所述多个第三子像素包括多个第三子像素驱动电路，所述多个第三子像素驱动电路划分为多列第三子像素驱动电路列，每列第三子像素驱动电路列包括沿所述第一方向排列的多个第三子像素驱动电路。
所述第三子像素驱动电路列，所述第二子像素驱动电路列和所述第一子像素驱动电路列沿所述第二方向依次循环排列。
示例性的，所述多条数据线DA与显示基板中的多列子像素驱动电路列(包括多列第一子像素驱动电路列，多列第二子像素驱动电路列和多列第三子像素驱动电路列)一一对应，所述数据线DA与对应的一列子像素驱动电路列(第一子像素驱动电路列，第二子像素驱动电路列或者第三子像素驱动电路列)中的各子像素驱动电路分别耦接。
示例性的，所述第一子像素还包括第一发光元件，所述第一发光元件包括第一阳极图形51和第一发光功能层，所述第一阳极图形51与其所属的第一子像素中的第一子像素驱动电路耦接，接收该第一子像素驱动电路提供的 驱动信号。
示例性的，所述第一子像素还包括第一像素开口11，所述显示基板中的像素界定层限定出所述第一像素开口11。所述第一像素开口11在所述基底上的正投影，位于其所属第一子像素中的第一阳极图形51在所述基底上的正投影的内部。
需要说明，所述第一像素开口11在所述基底上的正投影指：所述第一像素开口11的边界围成的图形在所述基底上的正投影。
示例性的，设置所述第一像素开口11在所述基底上的正投影，与所述目标数据线在所述基底上的正投影部分交叠，使得与所述第一像素开口11重叠的部分阳极图形在所述基底上的正投影，与所述目标数据线在所述基底上的正投影部分交叠。示例性的，所述目标数据线包括所述第一子像素沿第二方向相邻的第二子像素耦接的数据线DA。
示例性的，所述平坦化补偿图形20在所述基底上的正投影，与所述第一像素开口11在所述基底上的正投影至少部分交叠，使得与所述第一像素开口11重叠的部分阳极图形在所述基底上的正投影，与所述平坦化补偿图形20在所述基底上的正投影部分交叠。
示例性的，所述平坦化补偿图形20在所述基底上的正投影，与所述目标数据线的至少部分在所述基底上的正投影沿第二方向排列。示例性的，所述第一方向包括竖直方向，所述第二方向包括水平方向。
示例性的，所述第一像素开口11的左侧部分在所述基底上的正投影，与所述多条数据线DA中的目标数据线在所述基底上的正投影部分交叠。所述第一像素开口11的右侧部分在所述基底上的正投影，与所述平坦化补偿图形20在所述基底上的正投影部分交叠。所述左侧部分和所述右侧部分沿所述第二方向相对。
根据上述显示基板的具体结构可知，本公开实施例提供的显示基板中，通过设置所述第一像素开口11在所述基底上的正投影，与所述多条数据线DA中的目标数据线在所述基底上的正投影部分交叠；以及设置所述第一像素开口11在所述基底上的正投影，与所述平坦化补偿图形20在所述基底上的正投影部分交叠；使得所述第一阳极图形51与所述第一像素开口11重叠的 部分在所述基底上的正投影，与所述多条数据线DA中的目标数据线在所述基底上的正投影部分交叠；并使得所述第一阳极图形51与所述第一像素开口11重叠的部分在所述基底上的正投影，与所述平坦化补偿图形20在所述基底上的正投影部分交叠。所述平坦化补偿图形20补偿了所述目标数据线在所述第一阳极图形51下方产生的段差，使得所述第一阳极图形51下方的结构能够均匀的对称分布，提升了所述第一阳极图形51的平坦性，从而有效改善了所述显示基板的色偏参数，保证了显示基板的显示质量。
如图3，图13至图16所示，在一些实施例中，所述第一子像素还包括第一子像素驱动电路和第一阳极图形51；所述平坦化补偿图形20分别与所述第一子像素驱动电路和所述第一阳极图形51耦接。
示例性的，所述第一阳极图形51位于所述第一子像素驱动电路背向所述基底的一侧，所述平坦化补偿图形20位于所述第一子像素驱动电路和所述第一阳极图形51之间。
由于所述第一阳极图形51与所述第一子像素驱动电路之间相距较远，通过所述平坦化补偿图形20在中间转接，能够更好的保证所述第一阳极图形51与所述第一子像素驱动电路之间的连接稳定性和信赖性。
而且，所述平坦化补偿图形20同时具备了平坦化补偿作用和转接作用，有效降低了所述显示基板的布局难度。
如图8和图14所示，在一些实施例中，设置所述平坦化补偿图形20包括第一补偿部分201和第二补偿部分202；
所述第一补偿部分201为沿所述第一方向延伸的条形结构，所述第一补偿部分201在所述基底上的正投影，与所述第一像素开口11在所述基底上的正投影部分交叠；
所述第二补偿部分202在所述基底上的正投影，与所述第一像素开口11在所述基底上的正投影不交叠。
示例性的，所述第二补偿部分202分别与所述第一子像素驱动电路和所述第一阳极图形51耦接。
如图8和图14所示，在一些实施例中，设置所述第一补偿部分201在所述基底上的正投影，位于所述第一阳极图形51在所述基底上的正投影的内 部；
所述第二补偿部分202在所述基底上的正投影，与所述第一阳极图形51在所述基底上的正投影部分交叠。
上述设置方式不仅保证所述第一阳极图形51与所述第一子像素驱动电路之间的连接稳定性和信赖性，还保证了所述第一阳极图形51的平坦度，有效降低了所述显示基板的布局难度。
如图3，图13至图16所示，在一些实施例中，设置所述显示基板还包括多个第二子像素，所述第二子像素包括第二像素开口12；至少部分所述第二像素开口12在所述基底上的正投影，位于相邻的数据线DA在所述基底上的正投影之间。
示例性的，所述第二像素开口12在所述基底上的正投影，与所述数据线DA在所述基底上的正投影不交叠。
示例性的，所述第二子像素包括第二子像素驱动电路和第二阳极图形52，所述第二阳极图形52与所述第二子像素驱动电路耦接，接收所述第二子像素驱动电路提供的驱动信号。
示例性的，所述第二像素开口12在所述基底上的正投影，位于所述第二阳极图形52在所述基底上的正投影的内部。
示例性的，所述第二阳极图形52与所述第二像素开口12交叠的部分在所述基底上的正投影，与所述数据线DA在所述基底上的正投影不交叠。
上述设置方式使得所述第二阳极图形52与所述第二像素开口12重叠的部分的平坦性，不会受到所述数据线DA的影响，进一步保证了所述显示基板的色偏参数。
如图3，图13至图16所示，在一些实施例中，所述显示基板还包括多个第三子像素；所述第三子像素包括第三像素开口13，所述第三像素开口13在所述基底上的正投影位于相邻的数据线DA在所述基底上的正投影之间；
所述多个第一子像素，所述多个第二子像素和所述多个第三子像素划分为多个像素单元，每个像素单元均包括一个第一子像素，一个第二子像素和一个第三子像素；在一个像素单元中，所述第二像素开口12和所述第三像素开口13沿所述第一方向位于同一列，所述第一像素开口11位于另一列。
示例性的，所述第三像素开口13在所述基底上的正投影，与所述数据线DA在所述基底上的正投影不交叠。
示例性的，所述第三子像素包括第三子像素驱动电路和第三阳极图形53，所述第三阳极图形53与所述第三子像素驱动电路耦接，接收所述第三子像素驱动电路提供的驱动信号。
示例性的，所述第三像素开口13在所述基底上的正投影，位于所述第三阳极图形53在所述基底上的正投影的内部。
示例性的，所述第三阳极图形53与所述第三像素开口13交叠的部分在所述基底上的正投影，与所述数据线DA在所述基底上的正投影不交叠。
示例性的，在一个像素单元中，第一子像素驱动电路，第二子像素驱动电路和第三子像素驱动电路沿所述第一方向依次排列。
示例性的，所述显示基板包括多个像素单元，所述多个像素单元划分为多列像素单元，每列像素单元中：所述第二像素开口12和所述第三像素开口13沿所述第一方向位于同一列，且所述第二像素开口12和所述第三像素开口13交替设置；所述第一像素开口11位于另一列。
示例性的，所述显示基板采用real RGB的像素排列方式。
上述设置方式使得所述第三阳极图形53与所述第三像素开口13重叠的部分的平坦性，不会受到所述数据线DA的影响，进一步保证了所述显示基板的色偏参数。
如图3，图13至图16所示，在一些实施例中，所述第二子像素包括第二连接部30，第二子像素驱动电路和第二阳极图形52，所述第二连接部30分别与所述第二子像素驱动电路和所述第二阳极图形52耦接；
所述第二连接部30与所述数据线DA同层同材料设置，所述第二连接部30在所述基底上的正投影，位于所述第二像素开口12在所述基底上的正投影和所述第三像素开口13在所述基底上的正投影之间；该第二像素开口12和该第三像素开口13沿所述第一方向位于同一列。
示例性的，所述第二连接部30采用第二源漏金属层制作。
示例性的，所述第二像素开口12和所述第三像素开口13均能够避开所述第二源漏金属层，不会与所述第二源漏金属层形成的结构在垂直于基底的 方向交叠。
示例性的，所述第二连接部30的至少部分位于所述第二子像素驱动电路和所述第二阳极图形52之间。
示例性的，所述第二连接部30在所述基底上的正投影与所述第二像素开口12在所述基底上的正投影不交叠。所述第二连接部30在所述基底上的正投影与所述第三像素开口13在所述基底上的正投影不交叠。
示例性的，所述第二连接部30在所述基底上的正投影与所述第二阳极图形52在所述基底上的正投影部分交叠。所述第二连接部30在所述基底上的正投影与所述第三阳极图形53在所述基底上的正投影部分交叠。
上述设置所述第二连接部30在所述基底上的正投影，位于所述第二像素开口12在所述基底上的正投影和所述第三像素开口13在所述基底上的正投影之间，避免了所述第二阳极图形52与所述第二像素开口12交叠的部分的平坦性，以及所述第三阳极图形53与所述第三像素开口13交叠的部分的平坦性，受到所述第二连接部30的影响，从而很好的保证了显示基板的色偏参数。
如图3，图7，图8，图12至图16，在一些实施例中，所述显示基板还包括：
多条电源线VDD，所述电源线VDD的至少部分沿所述第一方向延伸；
多条电源补偿线VDD-B，所述多条电源补偿线VDD-B与至少部分所述电源线VDD一一对应，所述电源补偿线VDD-B在所述基底上的正投影，与对应的电源线VDD在所述基底上的正投影至少部分交叠，所述电源补偿线VDD-B与对应的电源线VDD耦接。
示例性的，所述多条电源线VDD加载的电源信号相同。
示例性的，所述多条电源线VDD沿所述第二方向排列。
示例性的，所述电源线VDD采用所述第一源漏金属层制作。
示例性的，所述电源线VDD的最小线宽小于或等于3微米。
示例性的，所述电源补偿线VDD-B位于所述电源线VDD背向所述基底的一侧。
示例性的，所述电源补偿线VDD-B与对应的电源线VDD通过过孔耦接。
示例性的，所述电源补偿线VDD-B包括沿所述第一方向延伸的至少部分。
示例性的，所述显示基板包括多个像素单元，所述多个像素单元划分为多列像素单元。所述多列像素单元与所述多条电源补偿线VDD-B一一对应。所述电源补偿线VDD-B的至少部分位于对应的一列像素单元的布局区域内。
示例性的，所述电源补偿线VDD-B的延伸长度与所述电源线VDD的延伸长度大致相同；或者，所述电源补偿线VDD-B的延伸长度小于所述电源线VDD的延伸长度。
由于高像素密度的显示基板的子像素布局空间有限，因此需要适当缩小所述电源线VDD的线宽。而上述设置所述显示基板还包括所述电源补偿线VDD-B，使得所述电源线VDD和所述电源补偿线VDD-B实现双层设计，降低了所述电源线VDD的电阻，能够在缩窄所述电源线VDD线宽的情况下，很好的保证所述显示基板的显示均一性。
如图3，图7，图8，图12至图16，在一些实施例中，所述多条电源线VDD包括多条第一电源线VDD1，所述多条电源补偿线VDD-B包括多条第一电源补偿线，所述第一电源补偿线在所述基底上的正投影，与对应的第一电源线VDD1在所述基底上的正投影至少部分交叠，所述第一电源补偿线与对应的第一电源线VDD1耦接；
所述第一电源线VDD1在所述基底上的正投影，与所述第一像素开口11在所述基底上的正投影不交叠，所述第一电源补偿线在所述基底上的正投影，与所述第一像素开口11在所述基底上的正投影不交叠。
示例性的，所述多条电源线包括多条第一电源线VDD1，多条第二电源线VDD2和多条第三电源线VDD3。所述第一电源线VDD1，所述第二电源线VDD2和所述第三电源线VDD3电连接。示例性的，沿所述第二方向位于同一行的子像素驱动电路中包括的各存储电容Cst的第二极板Cst2依次耦接，每个子像素驱动电路中的所述第二极板Cst2均与对应的电源线耦接。所述显示基板中的电源线，电源补偿线VDD-B，以及所述第二极板Cst2共同形成网格状结构。
所述多条第一电源线VDD1与所述多列第一子像素驱动电路列一一对应，所述第一电源线VDD1与对应的一列第一子像素驱动电路列中的各第一子像素驱动电路分别耦接。
所述多条第二电源线VDD2与所述多列第二子像素驱动电路列一一对应，所述第二电源线VDD2与对应的一列第二子像素驱动电路列中的各第二子像素驱动电路分别耦接。
所述多条第三电源线VDD3与所述多列第三子像素驱动电路列一一对应，所述第三电源线VDD3与对应的一列第三子像素驱动电路列中的各第三子像素驱动电路分别耦接。
示例性的，所述多条第一电源补偿线与所述多条第一电源线VDD1一一对应，所述第一电源补偿线在所述基底上的正投影，与对应的第一电源线VDD1在所述基底上的正投影具有交叠区，所述第一电源补偿线与对应的第一电源线VDD1在交叠区通过过孔耦接。
上述设置所述显示基板包括所述第一电源线VDD1和所述第一电源补偿线，有效降低了显示基板电源线整体的电阻，提升了显示基板的显示均一性。
上述设置所述第一电源线VDD1在所述基底上的正投影，与所述第一像素开口11在所述基底上的正投影不交叠，所述第一电源补偿线在所述基底上的正投影，与所述第一像素开口11在所述基底上的正投影不交叠，避免了所述第一电源线VDD1和所述第一电源补偿线对所述第一阳极图形51的平坦性产生影响。
如图3，图7，图12和图15，在一些实施例中，所述多条电源线包括多条第二电源线VDD2，所述多条电源补偿线包括多条第二电源补偿线，所述第二电源补偿线在所述基底上的正投影，与对应的第二电源线VDD2在所述基底上的正投影至少部分交叠，所述第二电源补偿线与对应的第二电源线VDD2耦接；
所述第二电源线VDD2在所述基底上的正投影，与所述第一像素开口11在所述基底上的正投影部分交叠，所述第二电源补偿线在所述基底上的正投影，与所述第一像素开口11在所述基底上的正投影不交叠。
示例性的，所述多条第二电源补偿线与所述多条第二电源线VDD2一一对应，所述第二电源补偿线在所述基底上的正投影，与对应的第二电源线VDD2在所述基底上的正投影具有交叠区，所述第二电源补偿线与对应的第二电源线VDD2在交叠区通过过孔耦接。
上述设置所述显示基板包括所述第二电源线VDD2和所述第二电源补偿线，有效降低了显示基板电源线整体的电阻，提升了显示基板的显示均一性。
上述设置所述第二电源补偿线在所述基底上的正投影，与所述第一像素开口11在所述基底上的正投影不交叠，避免了所述第二电源补偿线对所述第一阳极图形51的平坦性产生影响。
如图3，图7，图12和图15，在一些实施例中，所述多条电源线包括多条第二电源线VDD2，所述多条电源补偿线包括多条第二电源补偿线，所述第二电源补偿线在所述基底上的正投影，与对应的第二电源线VDD2在所述基底上的正投影至少部分交叠，所述第二电源补偿线与对应的第二电源线VDD2耦接；
所述第二电源线VDD2在所述基底上的正投影，与所述第一像素开口11在所述基底上的正投影部分交叠，所述第二电源补偿线在所述基底上的正投影，与所述第一像素开口11在所述基底上的正投影部分交叠；
所述目标数据线DA在所述基底上的正投影的至少部分，位于所述第二电源补偿线在所述基底上的正投影和所述平坦化补偿图形20在所述基底上的正投影之间。
示例性的，示例性的，所述多条第二电源补偿线与所述多条第二电源线VDD2一一对应，所述第二电源补偿线在所述基底上的正投影，与对应的第二电源线VDD2在所述基底上的正投影具有交叠区，所述第二电源补偿线与对应的第二电源线VDD2在交叠区通过过孔耦接。
上述设置所述显示基板包括所述第二电源线VDD2和所述第二电源补偿线，有效降低了显示基板电源线整体的电阻，提升了显示基板的显示均一性。
上述设置所述第二电源补偿线在所述基底上的正投影，与所述第一像素开口11在所述基底上的正投影部分交叠；所述目标数据线在所述基底上的正投影的至少部分，位于所述第二电源补偿线在所述基底上的正投影和所述平坦化补偿图形20在所述基底上的正投影之间；有效提升了所述第一阳极图形51的平坦性。
如图3，图7，图12和图15，在一些实施例中，所述多条电源线包括多条第三电源线VDD3，所述第三电源线VDD3在所述基底上的正投影，与所述 第二像素开口12在所述基底上的正投影至少部分交叠；所述第三电源线VDD3在所述基底上的正投影，与所述第三像素开口13在所述基底上的正投影至少部分交叠。
示例性的，所述第一电源线VDD1，所述第二电源线VDD2和所述第三电源线VDD3均采用第一源漏金属层制作，所述第一源漏金属层与阳极图形之间距离较远，且所述第一源漏金属层与阳极图形之间具有两层平坦层，因此，所述第一电源线VDD1，所述第二电源线VDD2和所述第三电源线VDD3对阳极图形的平坦影响不大。
如图3，图6，图7，图8，图10至图16，在一些实施例中，所述显示基板还包括：
多条第一初始化信号线Vinit1，所述第一初始化信号线Vinit1的至少部分沿所述第二方向延伸；
多个初始化补偿图形Vinit-B，所述初始化补偿图形Vinit-B的至少部分沿所述第一方向延伸；相邻的所述第一初始化信号线Vinit1之间，通过至少一个初始化补偿图形Vinit-B耦接。
示例性的，所述第一初始化信号线Vinit1采用第二栅金属层制作。所述初始化补偿图形Vinit-B采用第二源漏金属层制作。
示例性的，所述第一初始化信号线Vinit1用于传输第一初始化信号。
示例性的，所述一初始化信号线与所述初始化补偿图形Vinit-B之间可以通过转接图形和过孔实现耦接。示例性的，所述转接图形采用第一源漏金属层制作。
示例性的，相邻的所述第一初始化信号线Vinit1之间通过多个初始化补偿图形Vinit-B耦接。沿所述第二方向位于同一行的多个像素单元与所述多个初始化补偿图形Vinit-B一一对应。所述初始化补偿图形Vinit-B的至少部分位于对应的像素单元的布局区域内。
示例性的，沿所述第一方向位于同一列的所述初始化补偿图形Vinit-B依次耦接，形成为一体结构。
上述设置所述显示基板包括所述第一初始化信号线Vinit1和初始化补偿图形Vinit-B，使得所述第一初始化信号线Vinit1和所述初始化补偿图形 Vinit-B共同形成网格状结构，从而改善了第一初始化信号线Vinit1的电阻，提高了显示基板在高灰阶下的显示均一性。
如图16所示，在一些实施例中，所述多条电源线包括多条第二电源线VDD2；所述初始化补偿图形Vinit-B在所述基底上的正投影与所述第二电源线VDD2在所述基底上的正投影至少部分交叠。
示例性的，所述初始化补偿图形Vinit-B在垂直于其自身延伸方向上的线宽，小于所述第二电源线VDD2在垂直于其自身延伸方向上的线宽。
上述设置所述初始化补偿图形Vinit-B在所述基底上的正投影与所述第二电源线VDD2在所述基底上的正投影至少部分交叠，能够通过所述第二电源线VDD2对所述初始化补偿图形Vinit-B进行信号屏蔽，有效避免了所述初始化补偿图形Vinit-B与显示基板中的其他结构之间形成额外的寄生电容。
在一些实施例中，设置所述初始化补偿图形Vinit-B在所述基底上的正投影，与所述第一像素开口11在所述基底上的正投影部分交叠，所述目标数据线DA在所述基底上的正投影的至少部分，位于所述初始化补偿图形Vinit-B在所述基底上的正投影和所述平坦化补偿图形20在所述基底上的正投影之间。
上述设置方式进一步提升了所述第一阳极图形51位于所述第一像素开口11下方的部分的平坦性。
在一些实施例中，所述第二电源线VDD2在所述基底上的正投影与所述第一像素开口11在所述基底上的正投影部分交叠。
在一些实施例中，所述多条电源线包括多条第一电源线VDD1；所述初始化补偿图形Vinit-B在所述基底上的正投影与所述第一电源线VDD1在所述基底上的正投影至少部分交叠。
示例性的，所述初始化补偿图形Vinit-B在垂直于其自身延伸方向上的线宽，小于所述第一电源线VDD1在垂直于其自身延伸方向上的线宽。
如图16所示，示例性的，所述初始化补偿图形Vinit-B和所述电源补偿线VDD-B与不同的电源线交叠。
上述设置所述初始化补偿图形Vinit-B在所述基底上的正投影与所述第一电源线VDD1在所述基底上的正投影至少部分交叠，能够通过所述第一电源 线VDD1对所述初始化补偿图形Vinit-B进行信号屏蔽，有效避免了所述初始化补偿图形Vinit-B与显示基板中的其他结构之间形成额外的寄生电容。
如图16所示，在一些实施例中，设置所述初始化补偿图形Vinit-B在所述基底上的正投影，与所述第一像素开口11在所述基底上的正投影不交叠。
上述设置方式使得所述第一阳极图形51中位于所述第一像素开口11下方的部分的平坦性，不会受到所述初始化补偿图形Vinit-B影响。
如图16所示，在一些实施例中，所述多个像素单元划分为多列像素单元，每列像素单元均包括沿所述第一方向排列的多个像素单元；
所述显示基板还包括多条第一电源线VDD1，多条第二电源线VDD2和多条第三电源线VDD3；
所述第一电源线VDD1与对应的一列像素单元中各第一子像素分别耦接；
所述第二电源线VDD2与对应的一列像素单元中各第二子像素分别耦接；
所述第三电源线VDD3与对应的一列像素单元中各第三子像素分别耦接。
示例性的，所述多条第一电源线VDD1与所述多列像素单元一一对应，所述多条第二电源线VDD2与所述多列像素单元一一对应，所述多条第三电源线VDD3与所述多列像素单元一一对应；所述第一电源线VDD1，所述第二电源线VDD2和所述第三电源线VDD3加载相同的电源信号；
示例性的，所述第一电源线VDD1，所述第二电源线VDD2和所述第三电源线VDD3加载相同的电源信号。
示例性的，所述显示基板还包括位于非显示区域的电源总线，所述第一电源线VDD1，所述第二电源线VDD2和所述第三电源线VDD3均与所述电源总线耦接。
如图16所示，在一些实施例中，所述第一子像素包括蓝色子像素，所述第二子像素包括红色子像素，所述第三子像素包括绿色子像素；所述第三电源线VDD3，所述第二电源线VDD2和所述第一电源线VDD1沿所述第二方向依次排列。
如图7和8所示，在一些实施例中，所述数据线DA，所述平坦化补偿图形20，所述电源补偿线VDD-B和所述初始化补偿图形Vinit-B同层同材料设置，所述电源线与所述电源补偿线VDD-B异层设置。
示例性的，所述数据线DA，所述平坦化补偿图形20，所述电源补偿线VDD-B和所述初始化补偿图形Vinit-B均采用第二源漏金属层制作。所述电源线采用第一源漏金属层制作。
如图6，图10至图13所示，在一些实施例中，所述显示基板还包括多条第二初始化信号线Vinit2，所述第二初始化信号线Vinit2包括沿所述第二方向延伸的至少部分；所述第一子像素，所述第二子像素和所述第三子像素均包括子像素驱动电路；所述子像素驱动电路包括驱动晶体管，第一复位晶体管，第二复位晶体管和发光元件；
所述第一复位晶体管的第一极与对应的所述第一初始化信号线Vinit1耦接，所述第一复位晶体管的第二极与所述驱动晶体管的栅极耦接；
所述第二复位晶体管的第一极与对应的所述第二初始化信号线Vinit2耦接，所述第二复位晶体管的第二极与所述发光元件耦接。
示例性的，所述第二初始化信号线Vinit2采用第二栅金属层制作。
示例性的，所述显示基板包括多条栅线GA，多条复位线Rst和多条发光控制线EM；所述栅线GA的至少部分，所述复位线Rst的至少部分和所述发光控制线EM的至少部分均沿所述第二方向延伸。
如图1，图3至图13所示，所述子像素驱动电路包括第一晶体管T1至第七晶体管T7。
所述第一晶体管T1的栅极与对应的栅线GA耦接，所述第一晶体管T1第一极与第三晶体管T3(即所述驱动晶体管)的第二极耦接，所述第一晶体管T1的第二极与所述第三晶体管T3的栅极耦接。
第二晶体管T2(即所述第一复位晶体管)的栅极与对应的复位线Rst耦接，所述第二晶体管T2的第一极与对应的所述第一初始化信号线Vinit1耦接，所述第二晶体管T2的第二极与所述第三晶体管T3的栅极耦接。所述第三晶体管T3的栅极复用为存储电容Cst的第一极板Cst1，所述存储电容Cst的第二极板Cst2与电源线耦接。
第四晶体管T4的栅极与对应的栅线GA耦接，所述第四晶体管T4的第一极与对应的数据线DA耦接，所述第四晶体管T4的第二极与所述第三晶体管T3的第一极耦接。
第五晶体管T5的栅极与对应的发光控制线EM耦接，所述第五晶体管T5第一极与电源线耦接，所述第五晶体管T5的第二极与所述第三晶体管T3的第一极耦接。
第六晶体管T6的栅极与对应的发光控制线EM耦接，所述第六晶体管T6的第一极与所述第三晶体管T3的第二极耦接，所述第六晶体管T6的第二极与发光元件EL的阳极耦接。
第七晶体管T7(即第二复位晶体管)，所述第七晶体管T7的栅极与沿所述第一方向相邻的子像素耦接的复位线Rst耦接，所述第七晶体管T7的第一极与所述第二初始化信号线Vinit2耦接，所述第七晶体管T7的第二极与所述发光元件EL的阳极耦接，发光元件EL的阴极接收负电源信号VSS。
如图17所示，示例性的，所述显示基板包括沿远离所述基底60的方向依次层叠设置的有源层，第一栅极绝缘层，第一栅金属层，第二栅极绝缘层，第二栅金属层Gate2，层间绝缘层ILD，第一源漏金属层SD1，第一平坦层PLN1，第二源漏金属层SD2，第二平坦层PLN2，阳极层50，像素界定层PDL，发光功能层，阴极层和封装层。
如图4所示，示例性的，所述有源层用于形成所述第一晶体管T1包括的第一有源层41，所述第二晶体管T2包括的第二有源层42，所述第三晶体管T3包括的第三有源层43，所述第四晶体管T4包括的第四有源层44，所述第五晶体管T5包括的第五有源层45，所述第六晶体管T6包括的第六有源层46和所述第七晶体管T7包括的第七有源层47。
示例性的，所述第一栅金属层用于形成所述复位线Rst，所述栅线GA，所述发光控制线EM，以及各晶体管的栅极。
示例性的，所述第二栅金属层Gate2用于形成所述第一初始化信号线Vinit1，所述第二初始化信号线Vinit2和所述存储电容Cst的第二极板Cst2。
示例性的，所述第一源漏金属层SD1用于形成所述电源线VDD和一些导电图形。
示例性的，所述第二源漏金属层用于形成所述数据线DA和一些导电图形。
示例性的，所述阳极层50用于形成各发光元件EL包括的阳极图形。
示例性的，所述显示基板的基底包括有机PI基底。所述显示基板的制作工艺流程包括：
在所述基底上沉积有源材料层，对所述有源材料层进行图形化，形成所述有源层。需要说明，图形化的过程包括：在有源材料层背向所述基底的一侧形成光刻胶，对所述光刻胶进行曝光，显影，然后以剩余的光刻胶为掩膜刻蚀所述有源材料层，形成所述有源层。
在所述有源层背向所述基底的一侧沉积无机材料，形成所述第一栅极绝缘层。
在所述第一栅极绝缘层背向所述基底的一侧沉积金属材料，形成第一栅金属材料层，对所述第一栅金属材料层进行图形化，形成所述第一栅金属层。
在所述第一栅金属层背向所述基底的一侧沉积无机材料，形成所述第二栅极绝缘层。
在所述第二栅极绝缘层背向所述基底的一侧沉积金属材料，形成第二栅金属材料层，对所述第二栅金属材料层进行图形化，形成所述第二栅金属层Gate2。
在所述第二栅金属层Gate2背向所述基底的一侧沉积形成所述层间绝缘层ILD。进行构图工艺，形成多个过孔。该多个过孔中的第一部分过孔仅贯穿所述层间绝缘层ILD，该第一部分过孔能够暴露所述第二栅金属层Gate2，所述第一源漏金属层SD1能够通过第一部分过孔与所述第二栅金属层Gate2耦接。所述多个过孔中的第二部分过孔能够贯穿所述层间绝缘层ILD，所述第二栅极绝缘层和所述第一栅极绝缘层，所述第二部分过孔能够暴露所述有源层，所述第一源漏金属层SD1能够通过第二部分过孔与所述有源层耦接。所述多个过孔还可以包括第三部分过孔，所述第三部分过孔能够贯穿所述层间绝缘层ILD和所述第二栅极绝缘层，所述第三部分过孔能够暴露所述第一栅金属层，所述第一源漏金属层SD1能够通过第三部分过孔与所述第一栅金属层耦接。
在所述层间绝缘层ILD背向所述基底的一侧沉积形成金属材料层，对所述金属材料层进行图形化，形成所述第一源漏金属层SD1。
在所述第一源漏金属层SD1背向所述基底的一侧沉积形成第一平坦层 PLN1。
在所述第一平坦层PLN1背向所述基底的一侧沉积形成金属材料层，对所述金属材料层进行图形化，形成所述第二源漏金属层SD2。
在所述第二源漏金属层SD2背向所述基底的一侧沉积形成第二平坦层PLN2。
在所述第二平坦层PLN2背向所述基底的一侧沉积形成阳极材料层，对所述阳极材料层进行图形化，形成所述阳极层50。
在所述阳极层50背向所述基底的一侧形成像素界定层，所述像素界定层包括多个像素开口。
如图1和图2所示，上述结构的子像素驱动电路在工作时，每个工作周期均包括第一复位时段P1、写入补偿时段P2、第二复位时段P3和发光时段P4。
在所述第一复位时段P1，复位线Rst输入的复位信号处于有效电平，第二晶体管T2导通，由第一初始化信号线Vinit1传输的第一初始化信号输入至第三晶体管T3的栅极T3-g，使得前一帧保持在第三晶体管T3上的栅源电压Vgs被清零，实现对第三晶体管T3的栅极T3-g复位。
在写入补偿时段P2，所述复位信号处于非有效电平，第二晶体管T2截止，栅线GA输入的栅极扫描信号处于有效电平，控制第一晶体管T1和第四晶体管T4导通，数据线DA写入数据信号，并经所述第四晶体管T4传输至第三晶体管T3的第一极，同时，第一晶体管T1和第四晶体管T4导通，使得第三晶体管T3形成为二极管结构，因此通过第一晶体管T1、第三晶体管T3和第四晶体管T4配合工作，实现对第三晶体管T3的阈值电压补偿，当补偿的时间足够长时，可控制第三晶体管T3的栅极T3-g电位最终达到Vdata+Vth，其中，Vdata代表数据信号电压值，Vth代表第三晶体管T3的阈值电压。
在第二复位时段P3，所述栅极扫描信号处于非有效电平，第一晶体管T1和第四晶体管T4均截止，相邻的下一行子像素耦接的复位线Rst’输入的复位信号处于有效电平，控制第七晶体管T7导通，将所述第二初始化信号线Vinit2输入的初始化信号输入至发光元件EL的阳极，控制发光元件EL不发 光。
在发光时段P4，发光控制线EM写入的发光控制信号处于有效电平，控制第五晶体管T5和第六晶体管T6导通，使得由电源线VDD传输的电源信号输入至第三晶体管T3的第一极，同时由于第三晶体管T3的栅极T3-g保持在Vdata+Vth，使得第三晶体管T3导通，第三晶体管T3对应的栅源电压为Vdata+Vth-VDD，其中VDD为电源信号对应的电压值，基于该栅源电压产生的漏电流流向对应的发光元件EL的阳极，驱动对应的发光元件EL发光。
本公开实施例还提供了一种显示装置，包括上述实施例提供的显示基板。
需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板等。
上述实施例提供的显示基板中，通过设置所述第一像素开口11在所述基底上的正投影，与所述多条数据线DA中的目标数据线在所述基底上的正投影部分交叠；以及设置所述第一像素开口11在所述基底上的正投影，与所述平坦化补偿图形20在所述基底上的正投影部分交叠；使得所述第一阳极图形51与所述第一像素开口11重叠的部分在所述基底上的正投影，与所述多条数据线DA中的目标数据线在所述基底上的正投影部分交叠；并使得所述第一阳极图形51与所述第一像素开口11重叠的部分在所述基底上的正投影，与所述平坦化补偿图形20在所述基底上的正投影部分交叠。所述平坦化补偿图形20补偿了所述目标数据线在所述第一阳极图形51下方产生的段差，使得所述第一阳极图形51下方的结构能够均匀的对称分布，提升了所述第一阳极图形51的平坦性，从而有效改善了所述显示基板的色偏参数，保证了显示基板的显示质量。
本公开实施例提供的显示装置在包括上述显示基板时，同样具有上述有益效果，此处不再赘述。
需要说明的是，本公开实施例的“同层”可以指的是处于相同结构层上的膜层。或者例如，处于同层的膜层可以是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显 影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。这些特定图形还可能处于不同的高度或者具有不同的厚度。
在本公开各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本公开的保护范围之内。
需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (23)

  1. 一种显示基板，包括：基底，设置于所述基底上的多条数据线，以及设置于所述基底上的多个第一子像素；所述第一子像素包括：
    第一像素开口，所述第一像素开口在所述基底上的正投影，与所述多条数据线中的目标数据线在所述基底上的正投影部分交叠；
    平坦化补偿图形，所述平坦化补偿图形的至少部分沿第一方向延伸，所述平坦化补偿图形在所述基底上的正投影，与所述第一像素开口在所述基底上的正投影至少部分交叠，所述平坦化补偿图形与所述目标数据线沿第二方向排列，所述第二方向与所述第一方向相交。
  2. 根据权利要求1所述的显示基板，其中，所述第一子像素还包括第一子像素驱动电路和第一阳极图形；所述平坦化补偿图形分别与所述第一子像素驱动电路和所述第一阳极图形耦接。
  3. 根据权利要求2所述的显示基板，其中，所述平坦化补偿图形包括第一补偿部分和第二补偿部分；
    所述第一补偿部分为沿所述第一方向延伸的条形结构，所述第一补偿部分在所述基底上的正投影，与所述第一像素开口在所述基底上的正投影部分交叠；
    所述第二补偿部分在所述基底上的正投影，与所述第一像素开口在所述基底上的正投影不交叠。
  4. 根据权利要求3所述的显示基板，其中，所述第一补偿部分在所述基底上的正投影，位于所述第一阳极图形在所述基底上的正投影的内部；
    所述第二补偿部分在所述基底上的正投影，与所述第一阳极图形在所述基底上的正投影部分交叠。
  5. 根据权利要求1所述的显示基板，其中，所述显示基板还包括多个第二子像素，所述第二子像素包括第二像素开口；
    至少部分所述第二像素开口在所述基底上的正投影，位于相邻的数据线在所述基底上的正投影之间。
  6. 根据权利要求5所述的显示基板，其中，所述显示基板还包括多个第 三子像素；所述第三子像素包括第三像素开口，所述第三像素开口在所述基底上的正投影位于相邻的数据线在所述基底上的正投影之间；
    所述多个第一子像素，所述多个第二子像素和所述多个第三子像素划分为多个像素单元，每个像素单元均包括一个第一子像素，一个第二子像素和一个第三子像素；在一个像素单元中，所述第二像素开口和所述第三像素开口沿所述第一方向位于同一列，所述第一像素开口位于另一列。
  7. 根据权利要求6所述的显示基板，其中，所述第二子像素包括第二连接部，第二子像素驱动电路和第二阳极图形，所述第二连接部分别与所述第二子像素驱动电路和所述第二阳极图形耦接；
    所述第二连接部与所述数据线同层同材料设置，所述第二连接部在所述基底上的正投影，位于所述第二像素开口在所述基底上的正投影和所述第三像素开口在所述基底上的正投影之间；该第二像素开口和该第三像素开口沿所述第一方向位于同一列。
  8. 根据权利要求6所述的显示基板，其中，所述显示基板还包括：
    多条电源线，所述电源线的至少部分沿所述第一方向延伸；
    多条电源补偿线，所述多条电源补偿线与至少部分所述电源线一一对应，所述电源补偿线在所述基底上的正投影，与对应的电源线在所述基底上的正投影至少部分交叠，所述电源补偿线与对应的电源线耦接。
  9. 根据权利要求8所述的显示基板，其中，所述多条电源线包括多条第一电源线，所述多条电源补偿线包括多条第一电源补偿线，所述第一电源补偿线在所述基底上的正投影，与对应的第一电源线在所述基底上的正投影至少部分交叠，所述第一电源补偿线与对应的第一电源线耦接；
    所述第一电源线在所述基底上的正投影，与所述第一像素开口在所述基底上的正投影不交叠，所述第一电源补偿线在所述基底上的正投影，与所述第一像素开口在所述基底上的正投影不交叠。
  10. 根据权利要求8所述的显示基板，其中，所述多条电源线包括多条第二电源线，所述多条电源补偿线包括多条第二电源补偿线，所述第二电源补偿线在所述基底上的正投影，与对应的第二电源线在所述基底上的正投影至少部分交叠，所述第二电源补偿线与对应的第二电源线耦接；
    所述第二电源线在所述基底上的正投影，与所述第一像素开口在所述基底上的正投影部分交叠，所述第二电源补偿线在所述基底上的正投影，与所述第一像素开口在所述基底上的正投影不交叠。
  11. 根据权利要求8所述的显示基板，其中，所述多条电源线包括多条第二电源线，所述多条电源补偿线包括多条第二电源补偿线，所述第二电源补偿线在所述基底上的正投影，与对应的第二电源线在所述基底上的正投影至少部分交叠，所述第二电源补偿线与对应的第二电源线耦接；
    所述第二电源线在所述基底上的正投影，与所述第一像素开口在所述基底上的正投影部分交叠，所述第二电源补偿线在所述基底上的正投影，与所述第一像素开口在所述基底上的正投影部分交叠；
    所述目标数据线在所述基底上的正投影的至少部分，位于所述第二电源补偿线在所述基底上的正投影和所述平坦化补偿图形在所述基底上的正投影之间。
  12. 根据权利要求8所述的显示基板，其中，所述多条电源线包括多条第三电源线，所述第三电源线在所述基底上的正投影，与所述第二像素开口在所述基底上的正投影至少部分交叠；所述第三电源线在所述基底上的正投影，与所述第三像素开口在所述基底上的正投影至少部分交叠。
  13. 根据权利要求8所述的显示基板，其中，所述显示基板还包括：
    多条第一初始化信号线，所述第一初始化信号线的至少部分沿所述第二方向延伸；
    多个初始化补偿图形，所述初始化补偿图形的至少部分沿所述第一方向延伸；相邻的所述第一初始化信号线之间，通过至少一个初始化补偿图形耦接。
  14. 根据权利要求13所述的显示基板，其中，所述多条电源线包括多条第二电源线；所述初始化补偿图形在所述基底上的正投影与所述第二电源线在所述基底上的正投影至少部分交叠。
  15. 根据权利要求14所述的显示基板，其中，所述初始化补偿图形在所述基底上的正投影，与所述第一像素开口在所述基底上的正投影部分交叠，所述目标数据线在所述基底上的正投影的至少部分，位于所述初始化补偿图 形在所述基底上的正投影和所述平坦化补偿图形在所述基底上的正投影之间。
  16. 根据权利要求14所述的显示基板，其中，所述第二电源线在所述基底上的正投影与所述第一像素开口在所述基底上的正投影部分交叠。
  17. 根据权利要求13所述的显示基板，其中，所述多条电源线包括多条第一电源线；所述初始化补偿图形在所述基底上的正投影与所述第一电源线在所述基底上的正投影至少部分交叠。
  18. 根据权利要求14或17所述的显示基板，其中，所述初始化补偿图形在所述基底上的正投影，与所述第一像素开口在所述基底上的正投影不交叠。
  19. 根据权利要求6所述的显示基板，其中，所述多个像素单元划分为多列像素单元，每列像素单元均包括沿所述第一方向排列的多个像素单元；
    所述显示基板还包括多条第一电源线，多条第二电源线和多条第三电源线；所述第一电源线与对应的一列像素单元中各第一子像素分别耦接；
    所述第二电源线与对应的一列像素单元中各第二子像素分别耦接；
    所述第三电源线与对应的一列像素单元中各第三子像素分别耦接。
  20. 根据权利要求19所述的显示基板，其中，所述第一子像素包括蓝色子像素，所述第二子像素包括红色子像素，所述第三子像素包括绿色子像素；所述第三电源线，所述第二电源线和所述第一电源线沿所述第二方向依次排列。
  21. 根据权利要求13所述的显示基板，其中，所述数据线，所述平坦化补偿图形，所述电源补偿线和所述初始化补偿图形同层同材料设置，所述电源线与所述电源补偿线异层设置。
  22. 根据权利要求13所述的显示基板，其中，所述显示基板还包括多条第二初始化信号线，所述第二初始化信号线包括沿所述第二方向延伸的至少部分；所述第一子像素，所述第二子像素和所述第三子像素均包括子像素驱动电路；所述子像素驱动电路包括驱动晶体管，第一复位晶体管，第二复位晶体管和发光元件；
    所述第一复位晶体管的第一极与对应的所述第一初始化信号线耦接，所 述第一复位晶体管的第二极与所述驱动晶体管的栅极耦接；
    所述第二复位晶体管的第一极与对应的所述第二初始化信号线耦接，所述第二复位晶体管的第二极与所述发光元件耦接。
  23. 一种显示装置，包括如权利要求1～22中任一项所述的显示基板。
CN202280000018.4A 2022-01-10 2022-01-10 显示基板和显示装置 Pending CN116830184A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/070991 WO2023130440A1 (zh) 2022-01-10 2022-01-10 显示基板和显示装置

Publications (1)

Publication Number Publication Date
CN116830184A true CN116830184A (zh) 2023-09-29

Family

ID=87072864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280000018.4A Pending CN116830184A (zh) 2022-01-10 2022-01-10 显示基板和显示装置

Country Status (2)

Country Link
CN (1) CN116830184A (zh)
WO (1) WO2023130440A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101904012B1 (ko) * 2011-09-30 2018-10-04 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN108565358B (zh) * 2018-01-19 2020-05-19 昆山国显光电有限公司 一种阳极刻蚀的方法及显示屏
CN110021654B (zh) * 2019-04-24 2021-11-09 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN110047898B (zh) * 2019-04-26 2021-04-02 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
JP2021117357A (ja) * 2020-01-27 2021-08-10 株式会社ジャパンディスプレイ 表示装置
CN111584599B (zh) * 2020-05-27 2023-04-07 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN111987136B (zh) * 2020-09-09 2022-12-23 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制备方法
CN213212167U (zh) * 2020-11-30 2021-05-14 京东方科技集团股份有限公司 显示基板、显示装置
CN112952016B (zh) * 2021-01-27 2022-09-23 合肥京东方卓印科技有限公司 一种显示面板、显示装置以及制作方法

Also Published As

Publication number Publication date
WO2023130440A1 (zh) 2023-07-13

Similar Documents

Publication Publication Date Title
WO2021227760A1 (zh) 一种显示面板及其制作方法、显示装置
CN110767829B (zh) 显示装置及其显示面板、oled透明基板、oled基板
JP7156952B2 (ja) 配線構造及びその製造方法、ｏｌｅｄアレイ基板及び表示装置
JP2022539621A (ja) ディスプレイパネル及びその製造方法、表示装置
CN216980566U (zh) 显示基板和显示装置
CN115066755A (zh) 显示基板及显示装置
CN216818344U (zh) 显示面板和显示装置
CN113272963B (zh) 显示基板及其制作方法、驱动方法、显示装置
CN114175133B (zh) 一种显示面板及其制作方法、显示装置
CN113498534A (zh) 显示基板及其驱动方法、显示装置
CN114914286A (zh) 显示基板和显示装置
US20230260454A1 (en) Display substrate, display panel and display apparatus
CN115226412A (zh) 显示面板及显示装置
CN116830184A (zh) 显示基板和显示装置
CN219228311U (zh) 显示基板和显示装置
CN115836597A (zh) 显示面板及显示装置
WO2023130439A1 (zh) 显示基板和显示装置
WO2023279374A1 (zh) 显示基板和显示装置
EP4336484A1 (en) Display substrate and display device
CN221057129U (zh) 显示基板和显示装置
CN221043675U (zh) 一种显示面板和显示装置
US20240130179A1 (en) Display substrate, method of manufacturing the same and display device
US11844255B2 (en) Display device having a second electrode layer connected to an auxiliary electrode layer, display panel and manufacturing method thereof
US20240138211A1 (en) Display substrate and display device
WO2023143032A1 (zh) 显示基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication