CN113272963B - 显示基板及其制作方法、驱动方法、显示装置 - Google Patents

显示基板及其制作方法、驱动方法、显示装置 Download PDF

Info

Publication number
CN113272963B
CN113272963B CN201980002187.XA CN201980002187A CN113272963B CN 113272963 B CN113272963 B CN 113272963B CN 201980002187 A CN201980002187 A CN 201980002187A CN 113272963 B CN113272963 B CN 113272963B
Authority
CN
China
Prior art keywords
sub
substrate
transistor
pixel
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980002187.XA
Other languages
English (en)
Other versions
CN113272963A (zh
Inventor
袁粲
李永谦
袁志东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN113272963A publication Critical patent/CN113272963A/zh
Application granted granted Critical
Publication of CN113272963B publication Critical patent/CN113272963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示基板及其制作方法、驱动方法、显示装置。所述显示基板包括基底(10)、栅线、数据线和多个子像素，多个子像素包括与栅线一一对应的多个子像素行；在子像素包括的子像素驱动电路中，驱动晶体管(T1)和数据写入晶体管(T2)位于该子像素的开口区的第一侧，感测晶体管(T3)位于该子像素的开口区的第二侧，第一侧和第二侧沿数据线的延伸方向相对；位于同一行的感测晶体管(T3)的栅极(G3)与相邻的下一行子像素行中的数据写入晶体管(T2)的栅极(G2)，均与该下一行子像素行对应的栅线耦接；存储电容(Cst)的第一极板(30)在基底(10)上的正投影与第二极板在基底(10)上的正投影存在第一交叠区域，第一交叠区域在基底(10)上的正投影与对应的子像素的开口区域在基底(10)上的正投影至少部分交叠。

Description

显示基板及其制作方法、驱动方法、显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种显示基板及其制作方法、驱动方法、显示装置。
背景技术
有源矩阵有机发光二极管(英文：Active-matrix organic light-emittingdiode，以下简称：AMOLED)显示器件，以其低功耗、广色域、能够实现大尺寸等优势，受到人们的广泛关注。这种显示器件存在多种布局方式，例如：可布局为底发射结构，即实现从显示器件的基底所在一侧出光，这种结构的显示器件可具体包括驱动电路膜层、发光单元和色阻单元，驱动电路膜层用于为所述发光单元提供驱动信号，使发光单元发光，发光单元发出的光穿过所述色阻单元，实现AMOLED显示器件的显示功能。
发明内容
本公开的目的在于提供一种显示基板及其制作方法、驱动方法、显示装置。
本公开的第一方面提供一种显示基板，包括基底，以及设置在所述基底上的多条栅线、多条数据线和多个子像素；
所述栅线和所述数据线交叉设置；
所述多个子像素包括与所述多条数据线一一对应的多个子像素列，每个所述子像素列中均包括沿所述数据线的延伸方向排列的多个所述子像素；
所述多个子像素包括与所述多条栅线一一对应的多个子像素行，每个所述子像素行中均包括沿所述栅线的延伸方向排列的多个所述子像素；
每个所述子像素均包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管、数据写入晶体管和感测晶体管，所述驱动晶体管和所述数据写入晶体管位于该子像素的开口区的第一侧，所述感测晶体管位于该子像素的开口区的第二侧，所述第一侧和所述第二侧沿所述数据线的延伸方向相对；所述数据写入晶体管的第二极与对应的数据线耦接；位于同一行子像素行中的所述感测晶体管的栅极，与相邻的下一行子像素行中的所述数据写入晶体管的栅极，均与该下一行子像素行对应的栅线耦接；
所述子像素驱动电路还包括耦接在所述驱动晶体管的栅极和所述驱动晶体管的第一极之间的存储电容，所述存储电容包括相对设置的第一极板和第二极板，所述第一极板在所述基底上的正投影与所述第二极板在所述基底上的正投影存在第一交叠区域，所述第一交叠区域在所述基底上的正投影与对应的所述子像素的开口区域在所述基底上的正投影至少部分交叠。
可选的，所述数据写入晶体管的第一极位于对应的栅线的第三侧，所述数据写入晶体管的第二极位于对应的栅线的第四侧，所述第三侧和所述第四侧沿所述数据线的延伸方向相对；所述数据写入晶体管的沟道部分在所述基底上的正投影，位于对应的栅线在所述基底上的正投影的内部；
所述感测晶体管的第一极位于与其相邻的下一行子像素行对应的栅线的第三侧，所述感测晶体管的第二极位于与其相邻的下一行子像素行对应的栅线的第四侧；所述感测晶体管的沟道部分在所述基底上的正投影，位于与该感测晶体管相邻的下一行子像素行对应的栅线在所述基底上的正投影的内部；
所述栅线同时复用为对应的子像素行中的各数据写入晶体管的栅极，以及该子像素行相邻的上一行子像素中的感测晶体管的栅极。
可选的，所述存储电容的第一极板包括第一透明极板，所述存储电容的第二极板包括第二透明极板；
所述子像素驱动电路还包括：
第一导电连接部，所述第一导电连接部的第一端与所述驱动晶体管的第一极耦接，所述第一导电连接部的第二端与所述感测晶体管的第二极耦接，所述第一导电连接部复用为所述第二透明极板。
可选的，所述显示基板还包括设置在所述基底的表面的缓冲层，所述存储电容的第一透明极板位于所述缓冲层和所述基底之间，所述存储电容的第二透明极板位于所述缓冲层背向所述基底的表面。
可选的，所述第一交叠区域在所述基底上的正投影，与对应的所述子像素的开口区域在所述基底上的正投影存在第五交叠区域，所述第五交叠区域的面积在对应的所述开口区域的面积的1/4～3/4之间。
可选的，所述第一导电连接部、所述驱动晶体管的第一极和所述感测晶体管的第二极同层设置，且均采用透明氧化物导体材料。
可选的，所述子像素驱动电路还包括：
第二导电连接部，所述第二导电连接部分别与所述数据写入晶体管的第一极、所述第一透明极板和所述驱动晶体管的栅极耦接。
可选的，所述第二导电连接部在所述基底上的正投影与所述驱动晶体管的栅极在所述基底上的正投影存在第二交叠区域，所述第二导电连接部通过设置在所述第二交叠区域的第一过孔与所述驱动晶体管的栅极耦接；
所述第二导电连接部在所述基底上的正投影与所述写入晶体管的第一极在所述基底上的正投影存在第三交叠区域，所述第二导电连接部通过设置在所述第三交叠区域的第二过孔与所述数据写入晶体管的第一极耦接；
所述第二导电连接部在所述基底上的正投影与所述第一透明极板在所述基底上的正投影存在第四交叠区域，所述第二导电连接部通过设置在所述第四交叠区域的第三过孔与所述第一透明极板耦接。
可选的，所述子像素驱动电路还包括：
第三导电连接部，所述第三导电连接部在所述基底上的正投影与所述第一导电连接部在所述基底上的正投影存在第六交叠区域，所述第三导电连接部通过设置在所述第六交叠区域的第四过孔与所述第一导电连接部耦接；
所述子像素还包括设置在所述子像素驱动电路背向所述基底的一侧的发光单元，所述发光单元包括沿远离所述基底的方向依次层叠设置的阳极、发光层和阴极，所述阳极在所述基底上的正投影与所述第三导电连接部在所述基底上的正投影存在第七交叠区域，所述阳极通过设置在所述第七交叠区域的第五过孔与所述第三导电连接部耦接。
可选的，所述阳极在所述基底上的正投影，与对应的所述存储电容的第二透明极板在所述基底上的正投影交叠。
可选的，所述显示基板还包括设置在所述基底的表面的遮光层，所述遮光层在所述基底上的正投影，覆盖全部所述驱动晶体管在所述基底上的正投影。
可选的，所述第一极板与所述遮光层同层设置。
可选的，所述遮光层在所述基底上的正投影与所述驱动晶体管的第一极在所述基底上的正投影存在第八交叠区域，所述遮光层通过设置在所述第八交叠区域的第六过孔与所述驱动晶体管的第一极耦接。
可选的，所述显示基板还包括：
与所述子像素一一对应的色组图形，所述色阻图形位于对应的所述子像素驱动电路和所述发光单元之间，所述色组图形在所述基底上的正投影与对应的子像素的开口区域在所述基底上的正投影交叠；
多条感测信号线和多条电源信号线，所述多条感测信号线和所述多条电源信号线均与所述数据线的延伸方向相同；
相邻的所述电源信号线和所述感测信号线之间包括两列所述子像素列，该两列所述子像素列对应的两条数据线位于该两列所述子像素列之间，该两列所述子像素列与该相邻的所述电源信号线对应；
所述多个子像素组成多个像素单元，每个所述像素单元包括位于同一个所述子像素行中相邻的至少三个子像素，所述至少三个子像素对应的色组图形的颜色不同，所述多个像素单元包括多个像素单元列，每个所述像素单元列中均包括沿所述数据线的延伸方向排列的多个所述像素单元，所述多个像素单元列与所述多条感测信号线一一对应；
每个所述子像素包括的子像素驱动电路中，所述驱动晶体管的栅极与所述数据写入晶体管的第一极耦接；所述驱动晶体管的第二极与对应的所述电源信号线耦接；所述感测晶体管的第二极与对应的感测信号线耦接。
可选的，所述显示基板还包括与所述电源信号线一一对应的第四导电连接部，所述第四导电连接部在所述基底上的正投影与对应的所述电源信号线在所述基底上的正投影存在第九交叠区域，所述第四导电连接部通过设置在所述第九交叠区域的至少一个第七过孔与对应的所述电源信号线耦接。
可选的，所述第四导电连接部与所述驱动晶体管的栅极同层同材料设置。
可选的，每个所述像素单元包括的所述至少三个子像素对应的色组图形具体包括：红色色组图形、白色色组图形、蓝色色组图形和绿色色组图形。
基于上述显示基板的技术方案，本公开的第二方面提供一种显示装置，包括上述显示基板。
基于上述显示基板的技术方案，本公开的第三方面提供一种显示基板的制作方法，包括：
在基底上制作多条栅线、多条数据线和多个子像素，所述栅线和所述数据线交叉设置；
所述多个子像素包括与所述多条数据线一一对应的多个子像素列，每个所述子像素列中均包括沿所述数据线的延伸方向排列的多个所述子像素；
所述多个子像素包括与所述多条栅线一一对应的多个子像素行，每个所述子像素行中均包括沿所述栅线的延伸方向排列的多个所述子像素；
每个所述子像素均包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管、数据写入晶体管和感测晶体管，所述驱动晶体管和所述数据写入晶体管位于该子像素的开口区的第一侧，所述感测晶体管位于该子像素的开口区的第二侧，所述第一侧和所述第二侧沿所述数据线的延伸方向相对；所述数据写入晶体管的第二极与对应的数据线耦接；所述感测晶体管的栅极，以及与其相邻的下一行子像素行中的所述数据写入晶体管的栅极，均与该下一行子像素行对应的栅线耦接；
所述子像素驱动电路还包括耦接在所述驱动晶体管的栅极和所述驱动晶体管的第一极之间的存储电容，所述存储电容包括相对设置的第一极板和第二极板，所述第一极板在所述基底上的正投影与所述第二极板在所述基底上的正投影存在第一交叠区域，所述第一交叠区域在所述基底上的正投影与对应的所述子像素的开口区域在所述基底上的正投影至少部分交叠。
可选的，所述存储电容的第一极板包括第一透明极板，所述存储电容的第二极板包括第二透明极板；制作所述子像素驱动电路的步骤具体包括：
在所述基底的表面制作所述第一透明极板；
制作与所述第一透明极板同层设置的遮光层；
在所述遮光层背向所述基底的一侧制作缓冲层，在所述缓冲层上形成第六过孔和过渡孔，所述第六过孔暴露部分所述遮光层，所述过渡孔暴露部分所述第一透明极板；
在所述缓冲层背向所述基底的一侧制作所述驱动晶体管的第一极、感测晶体管的第二极和第一导电连接部，所述第一导电连接部的第一端与所述驱动晶体管的第一极耦接，所述第一导电连接部的第二端与所述感测晶体管的第二极耦接，所述第一导电连接部复用为所述第二透明极板；所述驱动晶体管的第一极通过所述第六过孔与所述遮光层耦接；
在所述驱动晶体管的第一极背向所述基底的一侧制作栅极绝缘层；
在所述栅极绝缘层背向所述基底的一侧制作所述驱动晶体管的栅极；
在所述驱动晶体管的栅极背向所述基底的一侧制作层间绝缘层，在所述层间绝缘层上形成第一过孔、第三过孔和第四过孔，所述第一过孔暴露部分所述驱动晶体管的栅极，所述第三过孔暴露部分所述第一透明极板，所述第三过孔在所述基底上的正投影包围所述过渡孔在所述基底上的正投影，所述第四过孔暴露部分所述第二透明极板；
通过一次构图工艺，同时形成第二导电连接部和第三导电连接部，所述第二导电连接部通过所述第一过孔与所述栅极耦接，所述第二导电连接部通过所述第三过孔与所述第一透明极板耦接，所述第二导电连接部还与子像素驱动电路中中数据写入晶体管的第一极耦接；所述第三导电连接部通过所述第四过孔与所述第二透明极板耦接。
可选的，制作所述子像素中的发光单元的步骤具体包括：
在所述子像素驱动电路背向所述基底的一侧制作钝化层；
在所述钝化层背向所述基底的一侧制作平坦层；
形成贯穿所述钝化层和所述平坦层的第五过孔，所述第五过孔暴露部分所述第三导电连接部；
在所述平坦层背向所述基底的一侧制作阳极，所述阳极通过所述第五过孔与所述第三导电连接部耦接；
在所述阳极背向所述基底的一侧制作发光层；
在所述发光层背向所述基底的一侧制作阴极。
基于上述显示基板的技术方案，本公开的第四方面提供一种显示基板的驱动方法，包括开机时段和关机时段：
所述开机时段包括多个显示周期，在每个显示周期中，
沿所述显示基板中数据线的延伸方向，向所述显示基板中的多条栅线逐条写入第一扫描信号，且相邻所述栅线输入的第一扫描信号的有效电平时段部分重叠；
在所述显示基板的相邻两行子像素中，前一行子像素对应的栅线写入的第一扫描信号处于有效电平，后一行子像素对应的栅线写入的第一扫描信号处于有效电平时，前一行子像素中各子像素驱动电路中包括的数据写入晶体管导通，将各数据写入晶体管对应耦接的数据线写入的数据信号传输至其对应耦接的驱动晶体管的栅极；同时，前一行子像素中各子像素驱动电路中包括的感测晶体管导通，将各感测晶体管对应耦接的感测信号线写入的复位信号传输至其对应耦接的驱动晶体管的第一极；
在所述显示基板的相邻两行子像素中，前一行子像素对应的栅线写入的第一扫描信号处于非有效电平，后一行子像素对应的栅线写入的第一扫描信号处于有效电平时，前一行子像素中的驱动晶体管和感测晶体管均导通，为该感测晶体管耦接的感测信号线充电；
在所述显示基板的相邻两行子像素中，前一行子像素对应的栅线写入的第一扫描信号处于非有效电平，后一行子像素对应的栅线写入的第一扫描信号处于非有效电平时，前一行子像素中的驱动晶体管导通，前一行子像素中的感测晶体管截止，前一行子像素中的发光单元发光。
可选的，在所述关机时段，
沿所述显示基板中数据线的延伸方向，向所述显示基板中的多条栅线逐条写入第二扫描信号，所述第二扫描信号包括间隔设置的第一有效电平时段和第二有效电平时段；相邻所述栅线中，前一条栅线输入的第二扫描信号的第二有效电平时段，与后一条栅线输入的第二扫描信号的第一有效电平时段重合；
在前一条栅线输入的第二扫描信号处于所述第二有效电平时段时，与所述前一条栅线对应的子像素行中包括的数据写入晶体管和感测晶体管均处于导通状态；
在该第二有效电平时段中的第一子时段：该数据写入晶体管将对应耦接的数据线写入的初始化信号传输至其对应耦接的驱动晶体管的栅极，该感测晶体管将对应耦接的感测信号线写入的复位信号传输至其对应耦接的驱动晶体管的第一极；
在该第二有效电平时段中的第二子时段：所述感测信号线停止写入所述初始化信号，该数据写入晶体管继续将对应耦接的数据线写入的初始化信号传输至其对应耦接的驱动晶体管的栅极，使所述驱动晶体管导通，为所述感测信号线充电，直至所述驱动晶体管的栅源电压等于该驱动晶体管的阈值电压；
在该第二有效电平时段中的第三子时段：该感测晶体管将其对应耦接的驱动晶体管的第一极的电压信号传输至其耦接的感测信号线。
附图说明
此处所说明的附图用来提供对本公开的进一步理解，构成本公开的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：
图1为本公开提供的子像素驱动电路的结构示意图；
图2为本公开实施例提供的显示基板中一个像素单元的布局示意图；
图3为本公开实施例提供的遮光层和第一透明极板的布局示意图；
图4为本公开实施例提供的有源膜层的布局示意图；
图5为本公开实施例提供的栅金属层的布局示意图；
图6为本公开实施例提供的源漏金属层的布局示意图；
图7为本公开实施例提供的阳极的布局示意图；
图8为本公开实施例提供的在缓冲层上形成过孔的示意图；
图9为本公开实施例提供的形成有源膜层和栅极的示意图；
图10为本公开实施例提供的在层间绝缘层上形成过孔的示意图；
图11为图2中沿AA方向的截面示意图；
图12为本公开实施例提供的显示基板的整体布局示意图；
图13为本公开实施例提供的显示基板开机时段栅极的驱动时序示意图；
图14为本公开实施例提供的显示基板关机时段栅极的驱动时序示意图。
具体实施方式
为了进一步说明本公开实施例提供的显示基板及其制作方法、驱动方法、显示装置，下面结合说明书附图进行详细描述。
本公开提供的显示基板中，包括透明的基底和设置在所述基底上的多个子像素，每个子像素均包括子像素驱动电路和发光单元，子像素驱动电路包括多种结构，示例性的，如图1所示，子像素驱动电路包括驱动晶体管T1、数据写入晶体管T2、感测晶体管T3和存储电容Cst；所述驱动晶体管T1的第二极D1与电源信号线VDD耦接，所述驱动晶体管T1的栅极G1与存储电容Cst的第一极板耦接，所述驱动晶体管T1的第一极S1与所述存储电容Cst的第二极板耦接；所述数据写入晶体管T2的栅极G2与对应的栅线(如：G(n)和G(n+1))耦接，所述数据写入晶体管T2的第二极D2与数据线Data耦接，所述数据写入晶体管T2的第一极S2与所述驱动晶体管T1的栅极G1耦接；所述感测晶体管T3的栅极G3与对应的栅线耦接，所述感测晶体管T3的第一极S3与感测信号线SL耦接，所述感测晶体管T3的第二极D3与所述驱动晶体管T1的第一极S1耦接。所述发光单元OLED的阳极与所述驱动晶体管T1的第一极S1耦接，所述发光单元OLED的阴极与电源负极VSS耦接。
每个子像素均包括开口区和位于该开口区周边的非开口区，在布局所述显示基板时，所述非开口区一般布局该子像素包括的子像素驱动电路，所述开口区域一般布局发光单元和色阻单元，实际应用时，子像素驱动电路为所述发光单元提供驱动信号，使所述发光单元发光，发光单元发出的光线穿过所述色阻单元射出所述显示基板，使所述显示基板实现显示功能。
所述显示基板按照上述布局方式进行布局时，各子像素驱动电路中包括的驱动晶体管T1、感测晶体管T3、数据写入晶体管T2和存储电容Cst均位于子像素的非开口区域，导致所需要的非开口区域的布局空间较大，而由于非开口区域的实际布局空间有限，会使得存储电容Cst的极板在基底上的正投影与显示基板中的信号线(如：栅线)在基底上的正投影之间有交叠，使存储电容Cst存在跨线的情况，这种情况容易导致串扰的风险增加。
而且，为了提升所述子像素驱动电路的驱动性能，子像素驱动电路中包括的晶体管一般选用氧化物晶体管，而氧化物晶体管所需的版图空间较大，会导致子像素的非开口区域的面积进一步增加，影响显示基板的开口率和使用寿命。
另外，由于非开口区域的布局空间有限，当晶体管占用的空间较大时，会使得存储电容Cst占用的空间较小，从而使得存储电容Cst的容值较小，对显示基板的画质均匀性产生不良影响。
基于上述问题的存在，本公开的发明人经研究发现，可通过将所述子像素驱动电路中的存储电容Cst设置为透明结构，并将其布局在子像素的开口区域，来解决上述问题。
如图2和图11所示，本公开实施例提供了一种显示基板，包括基底10，以及设置在所述基底10上的多条栅线(如：G(n)和G(n+1))、多条数据线(如：DR、DW、DB、DG)和多个子像素；所述栅线和所述数据线交叉设置；所述多个子像素包括与所述多条数据线一一对应的多个子像素列，每个所述子像素列中均包括沿所述数据线的延伸方向排列的多个所述子像素；所述多个子像素包括与所述多条栅线一一对应的多个子像素行，每个所述子像素行中均包括沿所述栅线的延伸方向排列的多个所述子像素；
每个所述子像素均包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管T1、数据写入晶体管T2和感测晶体管T3，所述驱动晶体管T1和所述数据写入晶体管T2位于该子像素的开口区的第一侧，所述感测晶体管T3位于该子像素的开口区的第二侧，所述第一侧和所述第二侧沿所述数据线的延伸方向相对；所述数据写入晶体管T2的第二极D2与对应的数据线耦接；位于同一行子像素行中的所述感测晶体管T3的栅极G3，与相邻的下一行子像素行中的所述数据写入晶体管T2的栅极G2，均与该下一行子像素行对应的栅线耦接；
所述子像素驱动电路还包括耦接在所述驱动晶体管T1的栅极G1和所述驱动晶体管T1的第一极S1之间的存储电容Cst，所述存储电容Cst包括相对设置的第一极板30和第二极板，所述第一极板30在所述基底10上的正投影与所述第二极板在所述基底10上的正投影存在第一交叠区域，所述第一交叠区域在所述基底10上的正投影与对应的所述子像素的开口区域97在所述基底10上的正投影至少部分交叠。
具体地，所述显示基板采用底发射结构，显示基板中包括的基底10可采用透明基底。
所述显示基板中包括的多个子像素可呈阵列分布，且所述多个子像素可划分为多个子像素行和多个子像素列，每个所述子像素行均包括沿所述第二方向排列的多个所述子像素，每个所述子像素列中均包括沿所述第一方向排列的多个所述子像素，示例性的，所述第一方向为Y方向，所述第二方向为X方向。
由于所述显示基板的布局空间有限，为了减少所述显示基板中信号的设置数量，可设置所述多个子像素列与所述数据线一一对应，使位于同一列子像素列中的各子像素复用同一条对应的数据线；设置所述多个子像素行与所述栅线一一对应，使位于同一行子像素行中的各子像素复用同一条对应的栅线。
更详细地说，每个所述子像素包括的子像素驱动电路中，所述数据写入晶体管T2的栅极G2与对应的所述栅线耦接，所述数据写入晶体管T2的第二极D2与对应的所述数据线耦接，所述数据写入晶体管T2的第一极S2与所述驱动晶体管T1的栅极G1耦接；所述感测晶体管T3的栅极G3与相邻的下一个所述子像素行对应的所述栅线耦接，所述感测晶体管T3的第一极S3与所述驱动晶体管T1的第一极S1耦接，所述感测晶体管T3的第二极D3与对应的感测信号线SL耦接。
所述子像素驱动电路中，存储电容Cst可包括相对设置的第一极板30和第二极板，所述第一极板30与驱动晶体管T1的栅极G1耦接，所述第二极板与所述驱动晶体管T1的栅极G1耦接；所述第一极板30的至少部分和所述第二极板的至少部分可布局在所述子像素的开口区域97中，示例性的，所述第一极板30在所述基底10上的正投影与所述第二极板在所述基底10上的正投影形成第一交叠区域，该第一交叠区域在所述基底10上的正投影与对应的所述子像素的开口区域97在所述基底10上的正投影至少部分交叠；或者，该第一交叠区域在所述基底10上的正投影位于对应的所述子像素的开口区域97在所述基底10上的正投影的内部。
根据上述显示基板的具体结构可知，本公开实施例提供的显示基板中，在布局所述驱动晶体管T1、所述数据写入晶体管T2和所述感测晶体管T3时，将所述驱动晶体管T1和所述数据写入晶体管T2布局在该子像素的开口区的第一侧，将所述感测晶体管T3布局在该子像素的开口区的第二侧，以使相邻的子像素行中，前一行子像素中包括的所述感测晶体管T3，能够与后一行子像素中包括的所述数据写入晶体管T2靠近，同时将前一行子像素中包括的所述感测晶体管T3的栅极G3，与后一行子像素中包括的所述数据写入晶体管T2的栅极G2，均与该后一行子像素行对应的栅线耦接，使得通过该栅线能够同时为前一行子像素中包括的所述感测晶体管T3的栅极G3，以及后一行子像素中包括的所述数据写入晶体管T2的栅极G2提供扫描信号；因此，本公开实施例提供的显示基板中，通过上述布局方式，使得位于同一子像素行的各子像素中包括的感测晶体管T3，能够与相邻的下一行子像素行的各子像素中包括的数据写入晶体管T2共用同一条栅线，从而减少了信号线的布局数量，提升了像素开口率。
另外，本公开实施例提供的显示基板中，将子像素驱动电路中的存储电容Cst的至少部分布局在子像素的开口区域97中，不仅避免了将存储电容Cst全部布局在非开口区域97中时存在的跨线情况，保证了子像素驱动电路稳定性的工作性能，而且，由于存储电容Cst具有足够大的布局空间，更有利于存储电容Cst容值的提升，进而有利于提升显示基板显示画质的均匀性。另外，将子像素驱动电路中的存储电容Cst的至少部分布局在子像素的开口区域97中，还能够有效缩小所述子像素的非开口区域97的面积，从而提升子像素的开口率。
更详细地说，传统设计中，8K高分辨率显示基板按照常规的设计，能够实现的平均开口率为12％左右，而本公开实施例提供的显示基板在制作为8K高分辨率显示基板时，可将平均开口率提升至30％左右，因此，相比传统设计，本公开实施例提供的显示基板能够将开口率提升150％左右，显著提高了产品的寿命，为高PPI底发射显示领域，提供了技术支持。
在一些实施例中，所述数据写入晶体管T2的第一极S2位于对应的栅线的第三侧，所述数据写入晶体管T2的第二极D2位于对应的栅线的第四侧，所述第三侧和所述第四侧沿所述数据线的延伸方向相对；所述数据写入晶体管T2的沟道部分在所述基底10上的正投影，位于对应的栅线在所述基底10上的正投影的内部；
所述感测晶体管T3的第一极S3位于与其相邻的下一行子像素行对应的栅线的第三侧，所述感测晶体管T3的第二极D3位于与其相邻的下一行子像素行对应的栅线的第四侧；所述感测晶体管T3的沟道部分在所述基底10上的正投影，位于与该感测晶体管T3相邻的下一行子像素行对应的栅线在所述基底10上的正投影的内部；
所述栅线同时复用为对应的子像素行中的各数据写入晶体管T2的栅极，以及该子像素行相邻的上一行子像素中的感测晶体管T3的栅极。
具体地，在布局所述数据写入晶体管T2时，可将所述数据写入晶体管T2的第一极S2设置在对应的栅线的所述第三侧，将所述数据写入晶体管T2的第二极D2设置在对应的栅线的第四侧，从而使得所述数据写入晶体管T2中，连接所述数据写入晶体管T2的第一极S2和所述数据写入晶体管T2的第二极D2的T2的沟道部分，能够位于该数据写入晶体管T2对应的栅线附近，通过进一步设置所述数据写入晶体管T2的沟道部分在所述基底10上的正投影，位于对应的栅线在所述基底10上的正投影的内部，可实现将对应的栅线直接复用为该数据写入晶体管T2的栅极。
同样的，在布局所述感测晶体管T3时，可将所述感测晶体管T3的第一极S3设置在与其相邻的下一行子像素行对应的栅线的第三侧，将所述感测晶体管T3的第二极D3设置在与其相邻的下一行子像素行对应的栅线的第四侧，从而使得所述感测晶体管T3中，连接所述感测晶体管T3的第一极S3和所述感测晶体管T3的第二极D3的沟道部分，能够位于与该感测晶体管T3相邻的下一行子像素行对应的栅线附近，通过进一步设置所述感测晶体管T3的沟道部分在所述基底10上的正投影，位于该栅线在所述基底10上的正投影的内部，可实现将该栅线直接复用为该感测晶体管T3的栅极。
将所述感测晶体管T3和所述数据写入晶体管T2按照上述方式布局，使所述感测晶体管T3和所述数据写入晶体管T2均能够形成为跨越所述栅线的结构，这样就能够实现将栅线直接复用为所述感测晶体管T3的栅极和所述数据写入晶体管T2的栅极，从而缩小了所述感测晶体管T3和所述数据写入晶体管T2占用的空间，提升了像素开口率。
在一些实施例中，所述存储电容的第一极板30包括第一透明极板，所述存储电容的第二极板包括第二透明极板；所述子像素驱动电路还包括：
第一导电连接部60，所述第一导电连接部60的第一端与所述驱动晶体管T1的第一极S1耦接，所述第一导电连接部60的第二端与所述感测晶体管T3的第二极D3耦接，所述第一导电连接部60复用为所述第二透明极板。
具体地，所述感测晶体管T3的栅极G3可与第一扫描信号输入端耦接，所述感测晶体管T3的第一极S3可与感测信号输出端耦接，所述感测晶体管T3的第二极D3可与所述驱动晶体管T1的第一极S1耦接。
在布局所述感测晶体管T3时，所述感测晶体管T3的具体布局方式多种多样，示例性的，所述驱动晶体管T1位于对应的所述开口区域的第一侧，所述感测晶体管T3位于对应的开口区域的第二侧，所述第一侧和所述第二侧相对；在这种布局方式下，可设置所述子像素驱动电路还包括所述第一导电连接部60，通过所述第一导电连接部60的第一端与所述驱动晶体管T1的第一极S1耦接，所述第一导电连接部60的第二端与所述感测晶体管T3的第二极D3耦接，实现将所述驱动晶体管T1的第一极S1与所述感测晶体管T3的第二极D3耦接。
进一步地，可设置所述第一导电连接部60在所述基底10上的正投影与对应的子像素的开口区域97在所述基底10上的正投影至少部分交叠，由于所述存储电容Cst的第二透明极板分别与所述驱动晶体管T1的第一极S1和所述感测晶体管T3的第二极D3耦接，因此，可将所述第一导电连接部60复用为所述第二透明极板。
上述实施例提供的显示基板中，将驱动晶体管T1和感测晶体管T3设置在开口区域97相对的两侧，并将能够穿过所述开口区域97，用于耦接所述驱动晶体管T1的第一极S1和所述感测晶体管T3的第二极D3的所述第一导电连接部60复用为所述存储电容Cst的第二透明极板，使得所述子像素驱动电路占用的空间被有效缩小，从而有效提升了所述显示基板的开口率。
另外，上述实施例提供的显示基板中，通过设置所述存储电容的第一极板30包括第一透明极板，所述存储电容的第二极板包括第二透明极板，使得在将存储电容的第一极板30和第二极板设置在子像素的开口区时，第一极板30和第二极板不会对开口区的出光情况产生影响，从而使得所述显示基板在提升子像素的开口率的同时，能够保证良好的出光效果。
如图11所示，在一些实施例中，所述显示基板还包括设置在所述基底10的表面的缓冲层40，所述存储电容Cst的第一透明极板位于所述缓冲层40和所述基底10之间，所述存储电容Cst的第二透明极板位于所述缓冲层40背向所述基底10的表面。
具体地，所述第一透明极板和所述第二透明极板的具体布局位置多种多样，示例性的，当所述显示基板还包括设置在所述基底10的表面的缓冲层40时，可将所述第一透明极板设置在所述缓冲层40和所述基底10之间，并将所述第二透明极板设置在所述缓冲层40背向所述基底10的表面；由于所述缓冲层40在垂直于所述基底10的方向上厚度较薄，这种布局方式使得所述第一透明极板和所述第二透明极板之间距离较近，从而有利于增加存储电容Cst的容值，提升显示基板画质的均匀性。
在一些实施例中，可设置所述第一交叠区域在所述基底10上的正投影，与对应的所述子像素的开口区域在所述基底10上的正投影存在第五交叠区域，所述第五交叠区域的面积在对应的所述开口区域的面积的1/4～3/4之间。
具体地，在保证所述存储电容Cst的容值充裕的情况下，可适当缩小所述第一透明极板和所述第二透明极板的面积，示例性的，可设置所述第一交叠区域在所述基底10上的正投影，与对应的所述子像素的开口区域在所述基底10上的正投影存在第五交叠区域，所述第五交叠区域的面积在对应的所述开口区域的面积的1/4～3/4之间；这种设置方式，在保证了所述存储电容Cst的容值充裕的情况下，使得所述第一透明极板和所述第二透明极板只占用了开口区域的一部分，从而提升了短波长的光线穿过所述开口区域的光通量，对开口区域的透过率具有一定的保障，为高分辨率的底发射型显示基板提供基础支持。
如图2和图4所示，在一些实施例中，所述第一导电连接部60、所述驱动晶体管T1的第一极S1和所述感测晶体管T3的第二极D3同层设置，且均采用透明氧化物导体材料。
具体地，在制作所述驱动晶体管T1和所述感测晶体管T3时，可先利用氧化物半导体材料形成有源图形，所述有源图形包括用于形成所述驱动晶体管T1的沟道区域的第一部分，以及用于形成所述感测晶体管T3的沟道区域的第二部分，对所述有源图形中除所述第一部分和所述第二部分之外的其它部分进行掺杂，以使其它部分变为透明氧化导体。
值得注意，所述其它部分包括所述驱动晶体管T1的第一极S1和第二极D1，所述感测晶体管T3的第一极S3和第二极D3，以及所述第一导电连接部60。
上述实施例提供的显示基板中，将所述第一导电连接部60、所述驱动晶体管T1的第一极S1和所述感测晶体管T3的第二极D3同层同材料设置，使得所述第一导电连接部60、所述驱动晶体管T1的第一极S1和所述感测晶体管T3的第二极D3能够在同一次构图工艺中形成，从而有效简化了所述显示基板的制作工艺流程，节约了生产成本。
如图2和图6所示，在一些实施例中，所述子像素驱动电路还包括：
第二导电连接部82，所述第二导电连接部82分别与所述数据写入晶体管T2的第一极S2、所述第一透明极板和所述驱动晶体管T1的栅极G1耦接。
具体地，所述子像素驱动电路还可以包括数据写入晶体管T2，所述数据写入晶体管T2的栅极G2与第二扫描信号输入端耦接，所述数据写入晶体管T2的第一极S2与所述驱动晶体管T1的栅极G1耦接，所述数据写入晶体管T2的第二极D2与数据信号输入端耦接。所述数据写入晶体管T2用于在数据写入阶段，在所述第二扫描信号输入端输入的第二扫描型号的控制下导通，以将所述数据信号输入端输入的数据信号写入所述驱动晶体管T1的栅极G1。
在布局所述数据写入晶体管T2时，所述数据写入晶体管T2的具体布局位置多种多样，示例性的，所述数据写入晶体管T2位于所述驱动晶体管T1远离对应的所述开口区域的一侧；在这种布局方式下，可设置所述子像素驱动电路包括所述第二导电连接部82，通过该第二导电连接部82将所述数据写入晶体管T2的第一极S2、所述第一透明极板和所述驱动晶体管T1的栅极G1耦接在一起。
上述实施例提供的显示基板中，将所述数据写入晶体管T2设置在所述驱动晶体管T1远离对应的所述开口区域的一侧，并通过所述第二导电连接部82实现将所述数据写入晶体管T2的第一极S2、所述第一透明极板和所述驱动晶体管T1的栅极G1相耦接，使得所述子像素驱动电路占用的空间被有效缩小，从而有效提升了所述显示基板的开口率。
如图2和图10所示，在一些实施例中，所述第二导电连接部82在所述基底10上的正投影与所述驱动晶体管T1的栅极G1在所述基底10上的正投影存在第二交叠区域，所述第二导电连接部82通过设置在所述第二交叠区域的第一过孔73与所述驱动晶体管T1的栅极G1耦接；
所述第二导电连接部82在所述基底10上的正投影与所述写入晶体管的第一极在所述基底10上的正投影存在第三交叠区域，所述第二导电连接部82通过设置在所述第三交叠区域的第二过孔74与所述数据写入晶体管T2的第一极S2耦接；
所述第二导电连接部82在所述基底10上的正投影与所述第一透明极板在所述基底10上的正投影存在第四交叠区域，所述第二导电连接部82通过设置在所述第四交叠区域的第三过孔72与所述第一透明极板耦接。
具体地，所述第二导电连接部82与所述数据写入晶体管T2的第一极S2、所述第一透明极板和所述驱动晶体管T1的栅极G1的具体耦接方式，可根据所述第二导电连接部82的具体布局位置确定，示例性的，当所述第二导电连接部82与所述数据写入晶体管T2的第一极S2、所述第一透明极板和所述驱动晶体管T1的栅极G1均不同层时，可设置在垂直于所述基底10的方向上，所述第二导电连接部82能够分别与所述数据写入晶体管T2的第一极S2、所述第一透明极板和所述驱动晶体管T1的栅极G1形成交叠区域，这样可通过在相应的交叠区域形成过孔，来实现所述第二导电连接部82将所述数据写入晶体管T2的第一极S2、所述第一透明极板和所述驱动晶体管T1的栅极G1相耦接。
需要说明，由于显示基板的布局空间有限，在实际布局时，所述第二导电连接部82、所述数据写入晶体管T2的第一极S2、所述第一透明极板和所述驱动晶体管T1的栅极G1可能无法同层设置，在这种情况下，可按照上述方式将所述数据写入晶体管T2的第一极S2、所述第一透明极板和所述驱动晶体管T1的栅极G1耦接在一起。
如图2、图10和图11所示，在一些实施例中，所述子像素驱动电路还包括：
第三导电连接部81，所述第三导电连接部81在所述基底10上的正投影与所述第一导电连接部60在所述基底10上的正投影存在第六交叠区域，所述第三导电连接部81通过设置在所述第六交叠区域的第四过孔71与所述第一导电连接部60耦接；
所述子像素还包括设置在所述子像素驱动电路背向所述基底的一侧的发光单元，所述发光单元包括沿远离所述基底10的方向依次层叠设置的阳极92、发光层94和阴极95，所述阳极92在所述基底10上的正投影与所述第三导电连接部81在所述基底10上的正投影存在第七交叠区域，所述阳极92通过设置在所述第七交叠区域的第五过孔与所述第三导电连接部81耦接。
具体地，所述发光单元可具体包括沿远离所述基底10的方向依次层叠设置的阳极92、发光层94和阴极95，所述阳极92需要与对应的驱动晶体管T1的第一极S1耦接，以接收所述驱动晶体管T1的第一极S1输出的驱动信号，所述发光层94可采用有机发光材料制作，所述发光层94能够在所述阳极92和所述阴极95之间形成的电场的作用下发出白光。
由于在实际布局时，所述发光单元的阳极92与所述驱动晶体管T1的第一极S1之间相距较远，将所述阳极92与所述驱动晶体管T1的第一极S1直接耦接在一起存在困难，因此可考虑将所述阳极92与所述第一导电连接部60(即所述第二透明极板)直接耦接，从而实现所述阳极92通过所述第一导电连接部60与所述驱动晶体管T1的栅极G1实现耦接；然而由于在垂直于所述基底10的方向上，所述阳极92与所述第一导电连接部60之间具有较厚的膜层，若直接通过一个过孔实现二者的耦接，一方面工艺难度较高，无法保证精度，另一方面，阳极92沉积在较深的过孔中，容易在孔壁处发生断裂，无法保证信赖性。
基于此，上述实施例提供的显示基板中，通过设置所述第三导电连接部81，使所述第三导电连接部81在所述基底10上的正投影与所述第一导电连接部60在所述基底10上的正投影存在第六交叠区域，所述第三导电连接部81能够通过设置在所述第六交叠区域的第四过孔71与所述第一导电连接部60耦接；同时设置所述阳极92在所述基底10上的正投影与所述第三导电连接部81在所述基底10上的正投影能够形成第七交叠区域，所述阳极92通过设置在所述第七交叠区域的第五过孔与所述第三导电连接部81耦接，从而使得所述阳极92通过所述第五过孔、所述第三导电连接部81和所述第四过孔71与所述第一导电连接部60耦接。
上述实施例提供的所述阳极92与所述第一导电连接部60的耦接方式，不仅实现工艺简单，过孔精度较高，而且还保证了阳极92具有较高的信赖性。
如图11所示，在一些实施例中，所述阳极92在所述基底10上的正投影，与对应的所述存储电容Cst的第二透明极板在所述基底10上的正投影交叠。
具体地，可进一步设置所述阳极92在所述基底10上的正投影，与对应的所述存储电容Cst的第二透明极板在所述基底10上的正投影交叠，这样就使得所述存储电容Cst能够形成为包括层叠设置的第一透明极板、所述第二透明极板和所述阳极92的结构，从而更有利于对存储电容Cst容值的调节。
值得注意，所述存储电容Cst的容值调节主要在所述第一透明极板和所述第二透明极板之间，对于上述结构的存储电容Cst，可将所述存储电容Cst的容值调节至0.12pf，这个容值的存储电容Cst可适用于高分辨率的像素电路架构，保证像素驱动电路正常工作。
如图2和图3所示，在一些实施例中，所述显示基板还包括设置在所述基底10的表面的遮光层20，所述遮光层20在所述基底10上的正投影，覆盖全部所述驱动晶体管T1在所述基底10上的正投影。
具体地，所述显示基板中还可以包括所述遮光层20，通过设置所述遮光层20在所述基底10上的正投影，覆盖全部所述驱动晶体管T1在所述基底10上的正投影，使得所述遮光层20能够对所述驱动晶体管T1进行完全遮挡，避免外界光线穿过所述基底10照射所述驱动晶体管T1，从而保证了所述驱动晶体管T1稳定的工作性能。
在一些实施例中，可将所述第一极板30与所述遮光层20同层设置。
具体地，所述第一极板30的具体布局位置可根据实际需要设置，示例性的，将所述第一极板30与所述遮光层20同层设置；由于所述遮光层20占用的布局空间较小，使得与所述遮光层20同层的区域还具有较大的可布局空间，因此，将所述第一极板30与所述遮光层20同层设置，不仅能够实现为所述第一极板30提供较大的布局空间，而且更有利于显示极板的薄型化发展。
如图2、图8和图10所示，在一些实施例中，所述遮光层20在所述基底10上的正投影与所述驱动晶体管T1的第一极S1在所述基底10上的正投影存在第八交叠区域，所述遮光层20通过设置在所述第八交叠区域的第六过孔41与所述驱动晶体管T1的第一极S1耦接。
通过上述方式将所述遮光层20与所述驱动晶体管T1的第一极S1耦接，避免了所述遮光层20处于悬空状态，对所述子像素驱动电路工作的稳定性产生影响。
如图11和图12所示，在一些实施例中，所述显示基板还包括：
与所述子像素一一对应的色组图形96，所述色阻图形96位于对应的所述子像素驱动电路和所述发光单元之间，所述色组图形96在所述基底10上的正投影与对应的子像素的开口区域在所述基底10上的正投影交叠；
多条感测信号线SL和多条电源信号线VDD；所述多条感测信号线SL和所述多条电源信号线VDD均与所述数据线的延伸方向相同；
相邻的所述电源信号线VDD和所述感测信号线SL之间包括两列所述子像素列，该两列所述子像素列对应的两条数据线位于该两列所述子像素列之间，该两列所述子像素列与该相邻的所述电源信号线VDD对应；
所述多个子像素组成多个像素单元，每个所述像素单元包括位于同一个所述子像素行中相邻的至少三个子像素，所述至少三个子像素对应的色组图形的颜色不同，所述多个像素单元包括多个像素单元列，每个所述像素单元列中均包括沿所述数据线的延伸方向排列的多个所述像素单元，所述多个像素单元列与所述多条感测信号线SL一一对应；
每个所述子像素包括的子像素驱动电路中，所述驱动晶体管的栅极与所述数据写入晶体管的第一极耦接；所述驱动晶体管T1的第二极D1与对应的所述电源信号线VDD耦接；所述感测晶体管T3的第二极D3与对应的感测信号线SL耦接。
具体地，在布局所述电源信号线VDD和所述感测信号线SL时，可将所述电源信号线VDD和所述感测信号线SL交替设置，并在相邻的所述电源信号线VDD和所述感测信号线SL之间布局两列所述子像素列，该两列所述子像素列与该相邻的所述电源信号线VDD对应，该两列所述子像素列中的各子像素均复用同一条对应的电源信号线VDD。
所述多个子像素可组成多个像素单元，示例性的，每个所述像素单元包括位于同一个所述子像素行中相邻的至少三个子像素，所述至少三个子像素对应的色组图形的颜色不同；所述多个像素单元可划分为多个像素单元列，每个所述像素单元列中均包括沿所述第一方向排列的多个所述像素单元，所述多个像素单元列可与所述多条感测信号线SL一一对应，位于同一列像素单元列中的各像素单元包括的子像素均复用同一条对应的感测信号线SL。
将所述显示基板中的各种信号线和子像素按照上述方式布局，不仅能够在保证所述显示基板正常使用的同时，最大限度的减少信号线的布局数量，提升像素开口率；而且，能够满足显示基板的大尺寸，高分辨率的要求。
在一些实施例中，每个所述像素单元包括的所述至少三个子像素对应的色组图形具体包括：红色色组图形、白色色组图形、蓝色色组图形和绿色色组图形。
具体地，每个所述像素单元可均包括位于同一个所述子像素行中相邻的四个子像素，所述四个子像素与所述红色色组图形、所述白色色组图形、所述蓝色色组图形和所述绿色色组图形一一对应。
当所述显示基板采用底发射设计时，所述色阻图形可设置在所述子像素驱动电路和所述发光单元之间，由所述子像素中的发光单元发出的白色光线能够穿过对应的所述色阻图形，并最终射出所述显示基板。
如图2和图5所示，在一些实施例中，所述显示基板还包括与所述电源信号线VDD一一对应的第四导电连接部G100，所述第四导电连接部G100在所述基底10上的正投影与对应的所述电源信号线VDD在所述基底10上的正投影存在第九交叠区域，所述第四导电连接部G100通过设置在所述第九交叠区域的至少一个第七过孔75与对应的所述电源信号线VDD耦接。
具体地，所述第四导电连接部G100的延伸方向与所述电源信号线VDD的延伸方向相同，所述第四导电连接部G100可与所述电源信号线VDD异层设置，且在垂直于所述基底10的方向上形成第九交叠区域，所述第四导电连接部G100通过设置在所述第九交叠区域的至少一个第七过孔75与对应的所述电源信号线VDD耦接，能够有效降低所述电源信号线VDD上产生的压降。
如图4所示，在一些实施例中，所述第四导电连接部G100与所述驱动晶体管T1的栅极G1同层同材料设置。
具体地，将所述第四导电连接部G100与所述驱动晶体管T1的栅极G1同层同材料设置，使得所述第四导电连接部G100能够与所述驱动晶体管T1的栅极G1在同一次构图工艺中形成，从而避免了增加额外的专门用于制作所述第四导电连接部G100的工艺流程。
本公开实施例还提供了一种显示装置，包括上述实施例提供的显示基板。
上述实施例提供的显示基板中，使得位于同一子像素行的各子像素中包括的感测晶体管T3，能够与相邻的下一行子像素行的各子像素中包括的数据写入晶体管T2共用同一条栅线，从而减少了信号线的布局数量，提升了像素开口率。而且，上述实施例提供的显示基板中，将子像素驱动电路中的存储电容Cst的至少部分布局在子像素的开口区域中，不仅避免了将存储电容Cst全部布局在非开口区域中时存在的跨线情况，保证了子像素驱动电路稳定性的工作性能，而且，由于存储电容Cst具有足够大的布局空间，更有利于存储电容Cst容值的提升，进而有利于提升显示基板显示画质的均匀性。另外，上述实施例提供的显示基板中，将子像素驱动电路中的存储电容Cst的至少部分布局在子像素的开口区域中，还能够有效缩小所述子像素的非开口区域的面积，从而提升子像素的开口率。
因此，本公开实施例提供的显示装置在包括上述显示基板时，同样具有上述有益效果，此处不再赘述。
需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
本公开实施例还提供了一种显示基板的制作方法，用于制作上述实施例提供的显示基板，所述制作方法包括：
在基底10上制作多条栅线、多条数据线和多个子像素，所述栅线和所述数据线交叉设置；所述多个子像素包括与所述多条数据线一一对应的多个子像素列，每个所述子像素列中均包括沿所述数据线的延伸方向排列的多个所述子像素；所述多个子像素包括与所述多条栅线一一对应的多个子像素行，每个所述子像素行中均包括沿所述栅线的延伸方向排列的多个所述子像素；
每个所述子像素均包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管T1、数据写入晶体管T2和感测晶体管T3，所述驱动晶体管T1和所述数据写入晶体管T2位于该子像素的开口区的第一侧，所述感测晶体管T3位于该子像素的开口区的第二侧，所述第一侧和所述第二侧沿所述数据线的延伸方向相对；所述数据写入晶体管T2的第二极D2与对应的数据线耦接；位于同一行子像素行中的所述感测晶体管T3的栅极G3，与相邻的下一行子像素行中的所述数据写入晶体管T2的栅极G2，均与该下一行子像素行对应的栅线耦接；
所述子像素驱动电路还包括耦接在所述驱动晶体管T1的栅极G1和所述驱动晶体管T1的第一极S1之间的存储电容Cst，所述存储电容Cst包括相对设置的第一极板30和第二极板，所述第一极板30在所述基底10上的正投影与所述第二极板在所述基底10上的正投影存在第一交叠区域，所述第一交叠区域在所述基底10上的正投影与对应的所述子像素的开口区域在所述基底10上的正投影至少部分交叠。
由于采用本公开实施例提供的制作方法制作的显示基板中，在布局所述驱动晶体管T1、所述数据写入晶体管T2和所述感测晶体管T3时，将所述驱动晶体管T1和所述数据写入晶体管T2布局在该子像素的开口区的第一侧，将所述感测晶体管T3布局在该子像素的开口区的第二侧，以使相邻的子像素行中，前一行子像素中包括的所述感测晶体管T3，能够与后一行子像素中包括的所述数据写入晶体管T2靠近，同时将前一行子像素中包括的所述感测晶体管T3的栅极G3，与后一行子像素中包括的所述数据写入晶体管T2的栅极G2，均与该后一行子像素行对应的栅线耦接，使得通过该栅线能够同时为前一行子像素中包括的所述感测晶体管T3的栅极G3，以及后一行子像素中包括的所述数据写入晶体管T2的栅极G2提供扫描信号；因此，采用本公开实施例提供的制作方法制作的显示基板中，通过上述布局方式，使得位于同一子像素行的各子像素中包括的感测晶体管T3，能够与相邻的下一行子像素行的各子像素中包括的数据写入晶体管T2共用同一条栅线，从而减少了信号线的布局数量，提升了像素开口率。
另外，采用本公开实施例提供的制作方法制作的显示基板中，将子像素驱动电路中的存储电容Cst的至少部分布局在子像素的开口区域中，不仅避免了将存储电容Cst全部布局在非开口区域中时存在的跨线情况，保证了子像素驱动电路稳定性的工作性能，而且，由于存储电容Cst具有足够大的布局空间，更有利于存储电容Cst容值的提升，进而有利于提升显示基板显示画质的均匀性。另外，采用本公开实施例提供的制作方法制作的显示基板中，将子像素驱动电路中的存储电容Cst的至少部分布局在子像素的开口区域中，还能够有效缩小所述子像素的非开口区域的面积，从而提升子像素的开口率。
在一些实施例中，所述存储电容的第一极板30包括第一透明极板，所述存储电容的第二极板包括第二透明极板；制作所述子像素驱动电路的步骤具体包括：
如图2、图3和图8所示，在所述基底10的表面制作所述第一透明极板；
如图2、图3和图8所示，制作与所述第一透明极板同层设置的遮光层20；
如图8所示，在所述遮光层20背向所述基底10的一侧制作缓冲层40，在所述缓冲层40上形成第六过孔41和过渡孔42，所述第六过孔41暴露部分所述遮光层20，所述过渡孔42暴露部分所述第一透明极板；
如图4和图9所示，在所述缓冲层40背向所述基底10的一侧制作所述驱动晶体管T1的第一极S1、感测晶体管T3的第二极D3和第一导电连接部60，所述第一导电连接部60的第一端与所述驱动晶体管T1的第一极S1耦接，所述第一导电连接部60的第二端与所述感测晶体管T3的第二极D3耦接，所述第一导电连接部60复用为所述第二透明极板；所述驱动晶体管T1的第一极S1通过所述第六过孔41与所述遮光层20耦接；
如图9所示，在所述驱动晶体管T1的第一极S1背向所述基底10的一侧制作栅极绝缘层50；
如图9所示，在所述栅极绝缘层50背向所述基底10的一侧制作所述驱动晶体管的栅极；
如图9和10所示，在所述驱动晶体管的栅极背向所述基底10的一侧制作层间绝缘层70，在所述层间绝缘层70上形成第一过孔73、第三过孔72和第四过孔71，所述第一过孔73暴露部分所述驱动晶体管的栅极，所述第三过孔72暴露部分所述第一透明极板，所述第三过孔72在所述基底10上的正投影包围所述过渡孔42在所述基底10上的正投影，所述第四过孔71暴露部分所述第二透明极板；
如图6和图11所示，通过一次构图工艺，同时形成第二导电连接部82和第三导电连接部81，所述第二导电连接部82通过所述第一过孔73与所述栅极耦接，所述第二导电连接部82通过所述第三过孔72与所述第一透明极板耦接，所述第二导电连接部82还与子像素驱动电路中数据写入晶体管T2的第一极S2耦接；所述第三导电连接部81通过所述第四过孔71与所述第二透明极板耦接。
具体地，可利用氧化铟锡(ITO)材料在所述基底10的表面制作第一透明薄膜，然后对所述第一透明薄膜进行构图，形成所述第一透明极板；在制作所述第一透明极板后，利用构图工艺，在所述基底10的表面继续制作遮光层20，遮光层20的材料可选用金属材料，但不仅限于次。
值得注意，在形成所述第一透明电极的过程中，刻蚀工艺所采用的刻蚀液一般为草酸，而在形成所述遮光层20的过程中，刻蚀工艺所采用的刻蚀液一般为双氧水，由于双氧水对氧化铟锡材料无影响，因此，在制作时，一般先制作所述第一透明极板，后制作所述遮光层20。
在制作所述第一透明电极和所述遮光层20之后，可继续在所述遮光层20背向所述基底10的一侧沉积形成缓冲层40，所述缓冲层40覆盖所述基底10的全部区域。沉积形成缓冲层40，可对所述缓冲层40进行干刻工艺，形成所述第六过孔41和过渡孔42，所述第六过孔41能够包括所述遮光层20的至少部分，所述过渡孔42能够暴露所述第一透明电极的至少部分。
在完成所述缓冲层40的制作后，可继续在所述缓冲层40背向所述基底10的一侧制作有源层薄膜，对该有源层薄膜进行构图，形成与所述驱动晶体管T1的沟道区域、所述数据写入晶体管T2的沟道区域以及所述感测晶体管T3的沟道区域对应的第一有源图形，同时形成与所述驱动晶体管T1的第一极S1和第二极、所述数据写入晶体管T2的第一极S2和第二极、所述感测晶体管T3的第一极S3和第二极、以及所述第一导电连接部60对应的第二有源图形。
值得注意，所述有源层薄膜的具体材料可根据实际需要选择，示例性的，选用氧化物导体材料(如：氧化铟镓锌)制作所述有源层薄膜，在构图形成所述第一有源图形和第二有源图形后，可对所述第一有源图形进行掺杂，使所述第一有源图形的材质变为氧化物半导体材料；或者，选用氧化物半导体材料制作所述有源层薄膜，在构图形成所述第一有源图形和第二有源图形后，可对所述第二有源图形进行掺杂，使所述第二有源图形的材质变为氧化物导体材料。
所制作的所述第一导电连接部60可复用为所述第二透明极板；所述驱动晶体管T1的第一极S1可通过所述第六过孔41与所述遮光层20耦接。
在完成各晶体管的沟道区、第一极和第二极的制作后，可继续形成栅极绝缘层50，并在所述栅极绝缘层50背向所述基底10的表面制作所述驱动晶体管T1的栅极G1、所述数据写入晶体管T2的栅极G2、以及所述感测晶体管T3的栅极G3，所述驱动晶体管T1的栅极G1覆盖所述驱动晶体管T1对应的沟道区域，所述数据写入晶体管T2的栅极G2覆盖所述数据写入晶体管T2对应的沟道区域，所述感测晶体管T3的栅极G3覆盖所述感测晶体管T3对应的沟道区域。
在制作各晶体管的栅极后，可继续形成覆盖所述基底10的全部区域的层间绝缘层70，并在该层间绝缘层70上形成第一过孔73、第三过孔72和第四过孔71，所述第一过孔73能够暴露所述驱动晶体管T1的栅极G1的至少部分，所述第三过孔72能够暴露所述第一透明极板的至少部分，且所述第三过孔72在所述基底10上的正投影包围所述过渡孔42在所述基底10上的正投影，所述第四过孔71能够暴露所述第二透明极板的至少部分。
值得注意，所述层间绝缘层70的厚度较厚，一般为缓冲层40厚度的二倍，因此可先对所述缓冲层40进行预刻，形成所述过渡孔42，然后再在所述层间绝缘层70上形成所述第三过孔72，这样更利于打孔工艺的实现。
在完成所述层间绝缘层70上的过孔制作后，可继续在所述层间绝缘层70背向所述基底10一侧形成金属薄膜，然后对该金属薄膜进行刻蚀工艺，同时形成所述第二导电连接部82和所述第三导电连接部81，所述第二导电连接部82通过所述第一过孔73与所述栅极耦接，所述第二导电连接部82通过所述第三过孔72与所述第一透明极板耦接，所述第二导电连接部82还与子像素驱动电路中数据写入晶体管T2的第一极S2耦接；所述第三导电连接部81通过所述第四过孔71与所述第二透明极板耦接。
如图11所示，在一些实施例中，制作所述发光单元的步骤具体包括：
在所述子像素驱动电路背向所述基底10的一侧制作钝化层90；
在所述钝化层90背向所述基底10的一侧制作平坦层91；
形成贯穿所述钝化层90和所述平坦层91的第五过孔，所述第五过孔暴露部分所述第三导电连接部81；
在所述平坦层91背向所述基底10的一侧制作阳极92，所述阳极92通过所述第五过孔与所述第三导电连接部81耦接；
在所述阳极92背向所述基底10的一侧制作发光层94；
在所述发光层94背向所述基底10的一侧制作阴极95。
具体地，在制作完所述子像素驱动电路层后，可继续在所述子像素驱动电路层背向所述基底10的一侧制作钝化层90，在所述钝化层90背向所述基底10的一侧制作平坦层91，并形成能够贯穿所述钝化层90和所述平坦层91的第五过孔，所述第五过孔暴露所述第三导电连接部81的至少部分。
在形成所述第五过孔后，可继续在所述平坦层91背向所述基底10的表面制作所述阳极92，所述阳极92的一部分形成在所述第五过孔中，并能够通过所述第五过孔与所述第三导电连接部81耦接。
制作所述阳极92后，可采用蒸镀工艺，在所述阳极92背向所述基底10的一侧继续形成像素界定层93和发光层94，并最后在所述发光层94背向所述基底10的一侧制作阴极95。
上述实施例提供的显示基板的制作方法中，依次制作了如下膜层：所述第一透明极板、所述遮光层20、所述缓冲层40、有源层(如图4)、栅极绝缘层50、栅金属层(如图5)、层间绝缘层70、源漏金属层(如图6)、钝化层90、平坦层91、阳极92、像素界定层93、发光层94和阴极95。
所述第一透明极板和所述遮光层20同层设置，且均设置在所述基底10的表面，制作所述第一透明极板和所述遮光层20采用了两次构图工艺。
所述缓冲层40覆盖所述第一透明极板和所述遮光层20，需要通过一次构图工艺实现在所述缓冲层40上打孔。
所述有源层用于形成各晶体管的沟道区域的有源图形，以及各晶体管的第一极和第二极，以及所述第一导电连接部60，利用所述有源层形成这些结构需要一次构图工艺。
所述栅金属层用于形成各晶体管的栅极、显示基板中的栅线和第四导电连接部G100，形成这些结构需要一次构图工艺。
所述层间绝缘层70覆盖所述各晶体管的栅极、显示基板中的栅线和第四导电连接部G100，需要通过一次构图工艺实现在所述层间绝缘层70上打孔。
所述源漏金属层用于形成所述第二导电连接部82和所述第三导电连接部81，形成所述第二导电连接部82和所述第三导电连接部81的过程需要一次构图工艺。
所述钝化层90和所述平坦层91上各需要一次构图工艺实现打孔，制作所述阳极92和所述像素界定层93各需要采用一次构图工艺。
因此，从上述制作方法的流程能够看出，上述实施例提供的制作方法中需要进行十一次构图。
本公开实施例还提供了一种显示基板的驱动方法，包括开机时段和关机时段：
如图13所示，所述开机时段包括多个显示周期，在每个显示周期中，
沿所述显示基板中数据线的延伸方向，向所述显示基板中的多条栅线(如：G(N)、G(N+1)和G(N+2))逐条写入第一扫描信号，且相邻所述栅线输入的第一扫描信号的有效电平时段部分重叠(如：P1和P2)；
在所述显示基板的相邻两行子像素中，前一行子像素对应的栅线写入的第一扫描信号处于有效电平(高电平)，后一行子像素对应的栅线写入的第一扫描信号处于有效电平时，如P1时段，前一行子像素中各子像素驱动电路中包括的数据写入晶体管T2导通，将各数据写入晶体管T2对应耦接的数据线写入的数据信号传输至其对应耦接的驱动晶体管T1的栅极G1；同时，前一行子像素中各子像素驱动电路中包括的感测晶体管T3导通，将各感测晶体管T3对应耦接的感测信号线写入的复位信号传输至其对应耦接的驱动晶体管T1的第一极S1；
在所述显示基板的相邻两行子像素中，前一行子像素对应的栅线写入的第一扫描信号处于非有效电平，后一行子像素对应的栅线写入的第一扫描信号处于有效电平时，前一行子像素中的驱动晶体管T1和感测晶体管T3均导通，为该感测晶体管T3耦接的感测信号线SL充电；
在所述显示基板的相邻两行子像素中，前一行子像素对应的栅线写入的第一扫描信号处于非有效电平，后一行子像素对应的栅线写入的第一扫描信号处于非有效电平时，前一行子像素中的驱动晶体管T1导通，前一行子像素中的感测晶体管T3截止，前一行子像素中的发光单元发光。
具体地，在P1时段，第N行子像素对应的栅线写入的第一扫描信号处于有效电平，第N+1行子像素对应的栅线写入的第一扫描信号处于有效电平，使得第N行子像素中包括的数据写入晶体管T2导通，从而将各数据写入晶体管T2对应耦接的数据线写入的数据信号传输至其对应耦接的驱动晶体管T1的栅极G1；在该P1时段，显示基板中的各感测信号线均写入的复位信号，第N行子像素中各子像素驱动电路中包括的各感测晶体管T3导通，将各感测晶体管T3对应耦接的感测信号线SL写入的复位信号传输至其对应耦接的驱动晶体管T1的第一极S1，实现对驱动晶体管T1的第一极S1的复位。
在P2时段，第N行子像素对应的栅线写入的第一扫描信号处于非有效电平，第N+1行子像素对应的栅线写入的第一扫描信号处于有效电平，所述显示基板中的各感测信号线SL停止写入所述复位信号，第N行子像素中的各驱动晶体管T1和各感测晶体管T3均导通，为各感测晶体管T3耦接的感测信号线SL充电。
在P3时段，第N行子像素对应的栅线写入的第一扫描信号处于非有效电平，第N+1行子像素对应的栅线写入的第一扫描信号处于非有效电平，使得第N行子像素中的各驱动晶体管T1均导通，第N行子像素中的各感测晶体管T3均截止，从而使得第N行子像素中各驱动晶体管T1产生的驱动信号均流向对应的发光单元，以驱动各发光单元发光。
在采用本公开实施例提供的驱动方法驱动上述实施例提供的显示基板时，可通过一条栅线同时控制位于同一子像素行的各子像素中包括的感测晶体管T3的通断情况，以及相邻的下一行子像素行的各子像素中包括的数据写入晶体管T2的通断情况，在保证了显示基板实现正常显示功能的同时，减少了信号线的布局数量，提升了像素开口率。
在一些实施例中，在所述关机时段，如图14所示，沿所述显示基板中数据线的延伸方向，向所述显示基板中的多条栅线(如：G(N)、G(N+1)和G(N+2))逐条写入第二扫描信号，所述第二扫描信号包括间隔设置的第一有效电平时段和第二有效电平时段；相邻所述栅线中，前一条栅线输入的第二扫描信号的第二有效电平时段，与后一条栅线输入的第二扫描信号的第一有效电平时段重合(如：P4、P5、P6时段)；
在前一条栅线输入的第二扫描信号处于所述第二有效电平时段时，与所述前一条栅线对应的子像素行中包括的数据写入晶体管T2和感测晶体管T3均处于导通状态；
在该第二有效电平时段中的第一子时段P4：该数据写入晶体管T2将对应耦接的数据线写入的初始化信号传输至其对应耦接的驱动晶体管T1的栅极G1，该感测晶体管T3将对应耦接的感测信号线SL写入的复位信号传输至其对应耦接的驱动晶体管T1的第一极S1；
在该第二有效电平时段中的第二子时段P5：所述感测信号线SL停止写入所述初始化信号，该数据写入晶体管T2继续将对应耦接的数据线写入的初始化信号传输至其对应耦接的驱动晶体管T1的栅极G1，使所述驱动晶体管T1导通，为所述感测信号线SL充电，直至所述驱动晶体管T1的栅源电压Vgs等于该驱动晶体管T1的阈值电压Vth；
在该第二有效电平时段中的第三子时段P6：该感测晶体管T3将其对应耦接的驱动晶体管T1的第一极S1的电压信号传输至其耦接的感测信号线SL。
具体地，在该第二有效电平时段中的第一子时段P4：数据线写入初始化信号，感测信号线SL写入复位信号，该数据写入晶体管T2能够将对应耦接的数据线写入的初始化信号传输至其对应耦接的驱动晶体管T1的栅极G1，该感测晶体管T3将对应耦接的感测信号线SL写入的复位信号传输至其对应耦接的驱动晶体管T1的第一极S1，对驱动晶体管T1的第一极S1进行复位，具体参见图14中第N行子像素中驱动晶体管T1的第一极S1(N)在P4处的电压信号；
在该第二有效电平时段中的第二子时段P5：所述感测信号线SL停止写入所述初始化信号，该数据写入晶体管T2继续将对应耦接的数据线写入的初始化信号传输至其对应耦接的驱动晶体管T1的栅极G1，使所述驱动晶体管T1导通，为所述感测信号线SL充电，使第N行子像素中驱动晶体管T1的第一极S1(N)的电位不断上升，直至所述驱动晶体管T1的栅源电压Vgs等于该驱动晶体管T1的阈值电压Vth；
在该第二有效电平时段中的第三子时段P6：该数据写入晶体管T2继续将对应耦接的数据线写入的初始化信号传输至其对应耦接的驱动晶体管T1的栅极G1，该感测晶体管T3将其对应耦接的驱动晶体管T1的第一极S1的电压信号传输至其耦接的感测信号线SL，实现对驱动晶体管T1的第一极S1的电压信号的采集。
在所述第三子时段P6对驱动晶体管T1的第一极S1的电压信号进行采集后，可利用该采集的信号对显示基板中的驱动晶体管进行补偿，以使所述显示基板显示的画质更加均匀。
采用上述实施例提供的驱动方法驱动显示基板时，可通过一条栅线同时控制位于同一子像素行的各子像素中包括的感测晶体管T3的通断情况，以及相邻的下一行子像素行的各子像素中包括的数据写入晶体管T2的通断情况，在实现了对显示基板中各驱动晶体管T1的第一极S1的电压信号进行采集的同时，减少了信号线的布局数量，提升了像素开口率。
需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1.一种显示基板，其特征在于，包括基底，以及设置在所述基底上的多条栅线、多条数据线和多个子像素；
所述栅线和所述数据线交叉设置；
所述多个子像素包括与所述多条数据线一一对应的多个子像素列，每个所述子像素列中均包括沿所述数据线的延伸方向排列的多个所述子像素；
所述多个子像素包括与所述多条栅线一一对应的多个子像素行，每个所述子像素行中均包括沿所述栅线的延伸方向排列的多个所述子像素；
每个所述子像素均包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管、数据写入晶体管和感测晶体管，所述驱动晶体管和所述数据写入晶体管位于该子像素的开口区的第一侧，所述感测晶体管位于该子像素的开口区的第二侧，所述第一侧和所述第二侧沿所述数据线的延伸方向相对；所述数据写入晶体管的第二极与对应的数据线耦接；位于同一行子像素行中的所述感测晶体管的栅极，与相邻的下一行子像素行中的所述数据写入晶体管的栅极，均与该下一行子像素行对应的栅线耦接；
所述子像素驱动电路还包括耦接在所述驱动晶体管的栅极和所述驱动晶体管的第一极之间的存储电容，所述存储电容包括相对设置的第一极板和第二极板，所述第一极板在所述基底上的正投影与所述第二极板在所述基底上的正投影存在第一交叠区域，所述第一交叠区域在所述基底上的正投影与对应的所述子像素的开口区域在所述基底上的正投影至少部分交叠；在非开口区域，所述存储电容在所述基底上的正投影，与信号线在所述基底上的正投影之间不交叠；
所述存储电容的第一极板包括第一透明极板，所述存储电容的第二极板包括第二透明极板；
所述子像素驱动电路还包括：
第一导电连接部，所述第一导电连接部的第一端与所述驱动晶体管的第一极耦接，所述第一导电连接部的第二端与所述感测晶体管的第二极耦接，所述第一导电连接部复用为所述第二透明极板；
所述显示基板还包括设置在所述基底的表面的缓冲层，所述存储电容的第一透明极板位于所述缓冲层和所述基底之间，所述存储电容的第二透明极板位于所述缓冲层背向所述基底的表面。
2.根据权利要求1所述的显示基板，其特征在于，所述数据写入晶体管的第一极位于对应的栅线的第三侧，所述数据写入晶体管的第二极位于对应的栅线的第四侧，所述第三侧和所述第四侧沿所述数据线的延伸方向相对；所述数据写入晶体管的沟道部分在所述基底上的正投影，位于对应的栅线在所述基底上的正投影的内部；
所述感测晶体管的第一极位于与其相邻的下一行子像素行对应的栅线的第三侧，所述感测晶体管的第二极位于与其相邻的下一行子像素行对应的栅线的第四侧；所述感测晶体管的沟道部分在所述基底上的正投影，位于与该感测晶体管相邻的下一行子像素行对应的栅线在所述基底上的正投影的内部；
所述栅线同时复用为对应的子像素行中的各数据写入晶体管的栅极，以及该子像素行相邻的上一行子像素中的感测晶体管的栅极。
3.根据权利要求1所述的显示基板，其特征在于，所述第一交叠区域在所述基底上的正投影，与对应的所述子像素的开口区域在所述基底上的正投影存在第五交叠区域，所述第五交叠区域的面积在对应的所述开口区域的面积的1/4～3/4之间。
4.根据权利要求1所述的显示基板，其特征在于，所述第一导电连接部、所述驱动晶体管的第一极和所述感测晶体管的第二极同层设置，且均采用透明氧化物导体材料。
5.根据权利要求1所述的显示基板，其特征在于，所述子像素驱动电路还包括：
第二导电连接部，所述第二导电连接部分别与所述数据写入晶体管的第一极、所述第一透明极板和所述驱动晶体管的栅极耦接。
6.根据权利要求5所述的显示基板，其特征在于，所述第二导电连接部在所述基底上的正投影与所述驱动晶体管的栅极在所述基底上的正投影存在第二交叠区域，所述第二导电连接部通过设置在所述第二交叠区域的第一过孔与所述驱动晶体管的栅极耦接；
所述第二导电连接部在所述基底上的正投影与所述写入晶体管的第一极在所述基底上的正投影存在第三交叠区域，所述第二导电连接部通过设置在所述第三交叠区域的第二过孔与所述数据写入晶体管的第一极耦接；
所述第二导电连接部在所述基底上的正投影与所述第一透明极板在所述基底上的正投影存在第四交叠区域，所述第二导电连接部通过设置在所述第四交叠区域的第三过孔与所述第一透明极板耦接。
7.根据权利要求1所述的显示基板，其特征在于，所述子像素驱动电路还包括：
第三导电连接部，所述第三导电连接部在所述基底上的正投影与所述第一导电连接部在所述基底上的正投影存在第六交叠区域，所述第三导电连接部通过设置在所述第六交叠区域的第四过孔与所述第一导电连接部耦接；
所述子像素还包括设置在所述子像素驱动电路背向所述基底的一侧的发光单元，所述发光单元包括沿远离所述基底的方向依次层叠设置的阳极、发光层和阴极，所述阳极在所述基底上的正投影与所述第三导电连接部在所述基底上的正投影存在第七交叠区域，所述阳极通过设置在所述第七交叠区域的第五过孔与所述第三导电连接部耦接。
8.根据权利要求7所述的显示基板，其特征在于，所述阳极在所述基底上的正投影，与对应的所述存储电容的第二透明极板在所述基底上的正投影交叠。
9.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括设置在所述基底的表面的遮光层，所述遮光层在所述基底上的正投影，覆盖全部所述驱动晶体管在所述基底上的正投影。
10.根据权利要求9所述的显示基板，其特征在于，所述第一极板与所述遮光层同层设置。
11.根据权利要求9所述的显示基板，其特征在于，所述遮光层在所述基底上的正投影与所述驱动晶体管的第一极在所述基底上的正投影存在第八交叠区域，所述遮光层通过设置在所述第八交叠区域的第六过孔与所述驱动晶体管的第一极耦接。
12.根据权利要求7所述的显示基板，其特征在于，所述显示基板还包括：
与所述子像素一一对应的色组图形，所述色组图形位于对应的所述子像素驱动电路和所述发光单元之间，所述色组图形在所述基底上的正投影与对应的子像素的开口区域在所述基底上的正投影交叠；
多条感测信号线和多条电源信号线，所述多条感测信号线和所述多条电源信号线均与所述数据线的延伸方向相同；
相邻的所述电源信号线和所述感测信号线之间包括两列所述子像素列，该两列所述子像素列对应的两条数据线位于该两列所述子像素列之间，该两列所述子像素列与该相邻的所述电源信号线对应；
所述多个子像素组成多个像素单元，每个所述像素单元包括位于同一个所述子像素行中相邻的至少三个子像素，所述至少三个子像素对应的色组图形的颜色不同，所述多个像素单元包括多个像素单元列，每个所述像素单元列中均包括沿所述数据线的延伸方向排列的多个所述像素单元，所述多个像素单元列与所述多条感测信号线一一对应；
每个所述子像素包括的子像素驱动电路中，所述驱动晶体管的栅极与所述数据写入晶体管的第一极耦接；所述驱动晶体管的第二极与对应的所述电源信号线耦接；所述感测晶体管的第二极与对应的感测信号线耦接。
13.根据权利要求12所述的显示基板，其特征在于，所述显示基板还包括与所述电源信号线一一对应的第四导电连接部，所述第四导电连接部在所述基底上的正投影与对应的所述电源信号线在所述基底上的正投影存在第九交叠区域，所述第四导电连接部通过设置在所述第九交叠区域的至少一个第七过孔与对应的所述电源信号线耦接。
14.根据权利要求13所述的显示基板，其特征在于，所述第四导电连接部与所述驱动晶体管的栅极同层同材料设置。
15.根据权利要求12所述的显示基板，其特征在于，每个所述像素单元包括的所述至少三个子像素对应的色组图形具体包括：红色色组图形、白色色组图形、蓝色色组图形和绿色色组图形。
16.一种显示装置，其特征在于，包括如权利要求1～15中任一项所述的显示基板。
17.一种显示基板的制作方法，其特征在于，包括：
在基底上制作多条栅线、多条数据线和多个子像素，所述栅线和所述数据线交叉设置；
所述多个子像素包括与所述多条数据线一一对应的多个子像素列，每个所述子像素列中均包括沿所述数据线的延伸方向排列的多个所述子像素；
所述多个子像素包括与所述多条栅线一一对应的多个子像素行，每个所述子像素行中均包括沿所述栅线的延伸方向排列的多个所述子像素；
每个所述子像素均包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管、数据写入晶体管和感测晶体管，所述驱动晶体管和所述数据写入晶体管位于该子像素的开口区的第一侧，所述感测晶体管位于该子像素的开口区的第二侧，所述第一侧和所述第二侧沿所述数据线的延伸方向相对；所述数据写入晶体管的第二极与对应的数据线耦接；所述感测晶体管的栅极，以及与其相邻的下一行子像素行中的所述数据写入晶体管的栅极，均与该下一行子像素行对应的栅线耦接；
所述子像素驱动电路还包括耦接在所述驱动晶体管的栅极和所述驱动晶体管的第一极之间的存储电容，所述存储电容包括相对设置的第一极板和第二极板，所述第一极板在所述基底上的正投影与所述第二极板在所述基底上的正投影存在第一交叠区域，所述第一交叠区域在所述基底上的正投影与对应的所述子像素的开口区域在所述基底上的正投影至少部分交叠；在非开口区域，所述存储电容在所述基底上的正投影，与信号线在所述基底上的正投影之间不交叠；
所述存储电容的第一极板包括第一透明极板，所述存储电容的第二极板包括第二透明极板；制作所述子像素驱动电路的步骤具体包括：
在所述基底的表面制作所述第一透明极板；
制作与所述第一透明极板同层设置的遮光层；
在所述遮光层背向所述基底的一侧制作缓冲层，在所述缓冲层上形成第六过孔和过渡孔，所述第六过孔暴露部分所述遮光层，所述过渡孔暴露部分所述第一透明极板；
在所述缓冲层背向所述基底的一侧制作所述驱动晶体管的第一极、感测晶体管的第二极和第一导电连接部，所述第一导电连接部的第一端与所述驱动晶体管的第一极耦接，所述第一导电连接部的第二端与所述感测晶体管的第二极耦接，所述第一导电连接部复用为所述第二透明极板；所述驱动晶体管的第一极通过所述第六过孔与所述遮光层耦接；
在所述驱动晶体管的第一极背向所述基底的一侧制作栅极绝缘层；
在所述栅极绝缘层背向所述基底的一侧制作所述驱动晶体管的栅极；
在所述驱动晶体管的栅极背向所述基底的一侧制作层间绝缘层，在所述层间绝缘层上形成第一过孔、第三过孔和第四过孔，所述第一过孔暴露部分所述驱动晶体管的栅极，所述第三过孔暴露部分所述第一透明极板，所述第三过孔在所述基底上的正投影包围所述过渡孔在所述基底上的正投影，所述第四过孔暴露部分所述第二透明极板；
通过一次构图工艺，同时形成第二导电连接部和第三导电连接部，所述第二导电连接部通过所述第一过孔与所述栅极耦接，所述第二导电连接部通过所述第三过孔与所述第一透明极板耦接，所述第二导电连接部还与子像素驱动电路中中数据写入晶体管的第一极耦接；所述第三导电连接部通过所述第四过孔与所述第二透明极板耦接。
18.根据权利要求17所述的显示基板的制作方法，其特征在于，制作所述子像素中的发光单元的步骤具体包括：
在所述子像素驱动电路背向所述基底的一侧制作钝化层；
在所述钝化层背向所述基底的一侧制作平坦层；
形成贯穿所述钝化层和所述平坦层的第五过孔，所述第五过孔暴露部分所述第三导电连接部；
在所述平坦层背向所述基底的一侧制作阳极，所述阳极通过所述第五过孔与所述第三导电连接部耦接；
在所述阳极背向所述基底的一侧制作发光层；
在所述发光层背向所述基底的一侧制作阴极。
19.一种显示基板的驱动方法，其特征在于，所述显示基板包括基底，以及设置在所述基底上的多条栅线、多条数据线和多个子像素；所述栅线和所述数据线交叉设置；所述多个子像素包括与所述多条数据线一一对应的多个子像素列，每个所述子像素列中均包括沿所述数据线的延伸方向排列的多个所述子像素；所述多个子像素包括与所述多条栅线一一对应的多个子像素行，每个所述子像素行中均包括沿所述栅线的延伸方向排列的多个所述子像素；每个所述子像素均包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管、数据写入晶体管和感测晶体管，所述驱动晶体管和所述数据写入晶体管位于该子像素的开口区的第一侧，所述感测晶体管位于该子像素的开口区的第二侧，所述第一侧和所述第二侧沿所述数据线的延伸方向相对；所述数据写入晶体管的第二极与对应的数据线耦接；位于同一行子像素行中的所述感测晶体管的栅极，与相邻的下一行子像素行中的所述数据写入晶体管的栅极，均与该下一行子像素行对应的栅线耦接；所述子像素驱动电路还包括耦接在所述驱动晶体管的栅极和所述驱动晶体管的第一极之间的存储电容，所述存储电容包括相对设置的第一极板和第二极板，所述第一极板在所述基底上的正投影与所述第二极板在所述基底上的正投影存在第一交叠区域，所述第一交叠区域在所述基底上的正投影与对应的所述子像素的开口区域在所述基底上的正投影至少部分交叠；在非开口区域，所述存储电容在所述基底上的正投影，与信号线在所述基底上的正投影之间不交叠；所述存储电容的第一极板包括第一透明极板，所述存储电容的第二极板包括第二透明极板；所述子像素驱动电路还包括：第一导电连接部，所述第一导电连接部的第一端与所述驱动晶体管的第一极耦接，所述第一导电连接部的第二端与所述感测晶体管的第二极耦接，所述第一导电连接部复用为所述第二透明极板；所述显示基板还包括设置在所述基底的表面的缓冲层，所述存储电容的第一透明极板位于所述缓冲层和所述基底之间，所述存储电容的第二透明极板位于所述缓冲层背向所述基底的表面；
所述驱动方法包括开机时段和关机时段：
所述开机时段包括多个显示周期，在每个显示周期中，
沿所述显示基板中数据线的延伸方向，向所述显示基板中的多条栅线逐条写入第一扫描信号，且相邻所述栅线输入的第一扫描信号的有效电平时段部分重叠；
在所述显示基板的相邻两行子像素中，前一行子像素对应的栅线写入的第一扫描信号处于有效电平，后一行子像素对应的栅线写入的第一扫描信号处于有效电平时，前一行子像素中各子像素驱动电路中包括的数据写入晶体管导通，将各数据写入晶体管对应耦接的数据线写入的数据信号传输至其对应耦接的驱动晶体管的栅极；同时，前一行子像素中各子像素驱动电路中包括的感测晶体管导通，将各感测晶体管对应耦接的感测信号线写入的复位信号传输至其对应耦接的驱动晶体管的第一极；
在所述显示基板的相邻两行子像素中，前一行子像素对应的栅线写入的第一扫描信号处于非有效电平，后一行子像素对应的栅线写入的第一扫描信号处于有效电平时，前一行子像素中的驱动晶体管和感测晶体管均导通，为该感测晶体管耦接的感测信号线充电；
在所述显示基板的相邻两行子像素中，前一行子像素对应的栅线写入的第一扫描信号处于非有效电平，后一行子像素对应的栅线写入的第一扫描信号处于非有效电平时，前一行子像素中的驱动晶体管导通，前一行子像素中的感测晶体管截止，前一行子像素中的发光单元发光。
20.根据权利要求19所述的显示基板的驱动方法，其特征在于，在所述关机时段，
沿所述显示基板中数据线的延伸方向，向所述显示基板中的多条栅线逐条写入第二扫描信号，所述第二扫描信号包括间隔设置的第一有效电平时段和第二有效电平时段；相邻所述栅线中，前一条栅线输入的第二扫描信号的第二有效电平时段，与后一条栅线输入的第二扫描信号的第一有效电平时段重合；
在前一条栅线输入的第二扫描信号处于所述第二有效电平时段时，与所述前一条栅线对应的子像素行中包括的数据写入晶体管和感测晶体管均处于导通状态；
在该第二有效电平时段中的第一子时段：该数据写入晶体管将对应耦接的数据线写入的初始化信号传输至其对应耦接的驱动晶体管的栅极，该感测晶体管将对应耦接的感测信号线写入的复位信号传输至其对应耦接的驱动晶体管的第一极；
在该第二有效电平时段中的第二子时段：所述感测信号线停止写入所述初始化信号，该数据写入晶体管继续将对应耦接的数据线写入的初始化信号传输至其对应耦接的驱动晶体管的栅极，使所述驱动晶体管导通，为所述感测信号线充电，直至所述驱动晶体管的栅源电压等于该驱动晶体管的阈值电压；
在该第二有效电平时段中的第三子时段：该感测晶体管将其对应耦接的驱动晶体管的第一极的电压信号传输至其耦接的感测信号线。
CN201980002187.XA 2019-10-29 2019-10-29 显示基板及其制作方法、驱动方法、显示装置 Active CN113272963B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/113989 WO2021081753A1 (zh) 2019-10-29 2019-10-29 显示基板及其制作方法、驱动方法、显示装置

Publications (2)

Publication Number Publication Date
CN113272963A CN113272963A (zh) 2021-08-17
CN113272963B true CN113272963B (zh) 2024-02-02

Family

ID=75715720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980002187.XA Active CN113272963B (zh) 2019-10-29 2019-10-29 显示基板及其制作方法、驱动方法、显示装置

Country Status (3)

Country Link
US (1) US11877482B2 (zh)
CN (1) CN113272963B (zh)
WO (1) WO2021081753A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024020867A1 (zh) * 2022-07-27 2024-02-01 京东方科技集团股份有限公司 显示基板及其工作方法、显示装置
WO2024087166A1 (zh) * 2022-10-28 2024-05-02 京东方科技集团股份有限公司 显示基板和显示装置
WO2024103344A1 (zh) * 2022-11-17 2024-05-23 京东方科技集团股份有限公司 显示基板和显示装置
CN116249394B (zh) * 2023-02-28 2024-05-03 惠科股份有限公司 显示面板、显示装置和显示面板的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157678A (zh) * 2014-09-02 2014-11-19 深圳市华星光电技术有限公司 具有高开口率的像素结构及电路
CN106960658A (zh) * 2015-12-02 2017-07-18 乐金显示有限公司 有机发光显示装置及其驱动方法
CN109285858A (zh) * 2017-07-19 2019-01-29 上海和辉光电有限公司 一种双面显示面板和显示装置
CN109449188A (zh) * 2018-11-12 2019-03-08 京东方科技集团股份有限公司 显示装置、透明oled阵列基板及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102288961B1 (ko) * 2014-12-24 2021-08-12 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR102289664B1 (ko) * 2014-12-30 2021-08-13 엘지디스플레이 주식회사 컨트롤러, 유기발광표시패널, 유기발광표시장치 및 그 구동방법
CN109166527B (zh) * 2018-10-24 2020-07-24 合肥京东方卓印科技有限公司 显示面板、显示装置及驱动方法
CN109166529B (zh) * 2018-10-24 2020-07-24 合肥京东方卓印科技有限公司 显示面板、显示装置及驱动方法
CN109935212A (zh) * 2019-02-28 2019-06-25 合肥京东方卓印科技有限公司 显示面板、显示装置及驱动方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157678A (zh) * 2014-09-02 2014-11-19 深圳市华星光电技术有限公司 具有高开口率的像素结构及电路
CN106960658A (zh) * 2015-12-02 2017-07-18 乐金显示有限公司 有机发光显示装置及其驱动方法
CN109285858A (zh) * 2017-07-19 2019-01-29 上海和辉光电有限公司 一种双面显示面板和显示装置
CN109449188A (zh) * 2018-11-12 2019-03-08 京东方科技集团股份有限公司 显示装置、透明oled阵列基板及其制作方法

Also Published As

Publication number Publication date
US11877482B2 (en) 2024-01-16
US20230095733A1 (en) 2023-03-30
WO2021081753A1 (zh) 2021-05-06
CN113272963A (zh) 2021-08-17

Similar Documents

Publication Publication Date Title
CN113614922B (zh) 显示基板、显示装置
CN111584599B (zh) 一种显示面板及其制作方法、显示装置
CN111463255B (zh) 一种显示面板及其制作方法、显示装置
CN111477669B (zh) 一种显示面板及其制作方法、显示装置
CN113272963B (zh) 显示基板及其制作方法、驱动方法、显示装置
WO2021227758A1 (zh) 一种显示面板及其制作方法、显示装置
CN113853643B (zh) 显示基板及其制作方法、显示装置
CN110767829B (zh) 显示装置及其显示面板、oled透明基板、oled基板
CN112271205A (zh) 显示装置及电子设备
CN111524945B (zh) 显示基板及显示装置
WO2022056907A1 (zh) 显示基板及显示装置
CN111508978A (zh) 一种显示面板及其制作方法、显示装置
US11991910B2 (en) Display substrate and display device
CN114080688A (zh) 显示面板及其制作方法、显示装置
CN111653591A (zh) 显示基板及显示装置
CN114616616B (zh) 一种显示基板及其制作方法、显示装置
CN114175133B (zh) 一种显示面板及其制作方法、显示装置
CN213692056U (zh) 显示装置及电子设备
CN114207696B (zh) 显示面板及其制作方法、显示装置
WO2022041244A1 (zh) 一种显示基板及其制作方法、显示装置
CN116830184A (zh) 显示基板和显示装置
US20240145491A1 (en) Array substrate, display panel and display device
WO2023130439A1 (zh) 显示基板和显示装置
US20240194154A1 (en) Display substrate and display device
CN117652225A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant