CN114207696B - 显示面板及其制作方法、显示装置 - Google Patents

显示面板及其制作方法、显示装置 Download PDF

Info

Publication number
CN114207696B
CN114207696B CN202080000747.0A CN202080000747A CN114207696B CN 114207696 B CN114207696 B CN 114207696B CN 202080000747 A CN202080000747 A CN 202080000747A CN 114207696 B CN114207696 B CN 114207696B
Authority
CN
China
Prior art keywords
conductive connection
signal line
line pattern
pixel
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080000747.0A
Other languages
English (en)
Other versions
CN114207696A (zh
Inventor
孙开鹏
黄炜赟
王彬艳
吴超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210405819.0A priority Critical patent/CN114743484A/zh
Publication of CN114207696A publication Critical patent/CN114207696A/zh
Application granted granted Critical
Publication of CN114207696B publication Critical patent/CN114207696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)

Abstract

一种显示面板及其制作方法、显示装置，所述显示面板的第二像素区中，第一导电连接层中的第一导电连接部(71)和第二导电连接部(72)之间具有第一间隙；第二导电连接层中的第三导电连接部(73)和第四导电连接部(74)之间具有第二间隙；第三导电连接层(75)分别耦接对应的子像素组中各子像素包括的第五信号线图形(85)，第五信号线图形(85)用于传输具有固定电位的第五信号，第三导电连接层(75)在显示面板的基底上的正投影，覆盖第一间隙在基底上的正投影的至少部分和第二间隙在基底上的正投影的至少部分。

Description

显示面板及其制作方法、显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种显示面板及其制作方法、显示装置。
背景技术
随着消费者对屏幕完整性要求的提高，在显示屏下设置摄像头的技术益发流行。这种屏下摄像的技术主要是将摄像头设置于显示屏的显示区域内，并将摄像头设置于像素单元的下方，通过降低摄像头所在区域的像素密度，来兼容显示面板的显示功能和摄像头的摄像功能。
发明内容
本公开的目的在于提供一种显示面板及其制作方法、显示装置。
本公开的第一方面提供一种显示面板，包括第一像素区和第二像素区，所述第二像素区的像素密度低于所述第一像素区的像素密度；所述第二像素区包括阵列分布的多个像素单元，所述多个像素单元形成多行像素单元行，每一行像素单元行均包括沿第一方向排布的多个像素单元；每个像素单元均包括沿第一方向排列的多个子像素，在同一行像素单元行中，相邻的两个像素单元中最靠近的两个子像素形成子像素组；所述子像素包括：子像素驱动电路，以及分别与该子像素驱动电路耦接的第一信号线图形至第五信号线图形；
所述显示面板还包括：与所述子像素组一一对应的多个导电连接结构，所述导电连接结构位于对应的子像素组包括的两个子像素之间，所述导电连接结构包括：异层设置的第一导电连接层、第二导电连接层和第三导电连接层；
所述第一导电连接层包括第一导电连接部和第二导电连接部，第一导电连接部和第二导电连接部之间具有第一间隙；所述第一导电连接部分别耦接对应的所述子像素组中各子像素包括的第一信号线图形，所述第二导电连接部分别耦接对应的所述子像素组中各子像素包括的第二信号线图形；
所述第二导电连接层包括第三导电连接部和至少一个第四导电连接部，相邻的所述第三导电连接部和所述第四导电连接部之间具有第二间隙；所述第三导电连接部分别耦接对应的所述子像素组中各子像素包括的第三信号线图形，所述至少一个第四导电连接部与对应的所述子像素组中每个子像素包括的第四信号线图形均一一对应，所述第四导电连接部分别与对应的第四信号线图形耦接；
所述第三导电连接层分别耦接对应的所述子像素组中各子像素包括的第五信号线图形，所述第五信号线图形用于传输具有固定电位的第五信号，所述第三导电连接层在所述显示面板的基底上的正投影，覆盖所述第一间隙在所述基底上的正投影的至少部分和所述第二间隙在所述基底上的正投影的至少部分。
可选的，所述第一信号线图形包括第一复位信号线图形，所述第一复位信号线图形的至少部分沿所述第一方向延伸；所述第二信号线图形包括发光控制信号线图形，所述发光控制信号线图形的至少部分沿所述第一方向延伸。
可选的，所述第三信号线图形包括沿第二方向排列的栅线图形和第二复位信号线图形，所述栅线图形的至少部分和所述第二复位信号线图形的至少部分均沿第一方向延伸，所述栅线图形和所述第二复位信号线图形用于传输相同的第三信号；
所述第三导电连接部包括第一部分、第二部分和第三部分，所述第一部分和所述第二部分沿第二方向延伸，所述第三部分沿第一方向延伸，所述第二方向与所述第一方向相交；所述第一部分分别耦接所述子像素组中一个子像素包括的所述栅线图形和所述第二复位信号线图形，所述第二部分分别耦接所述子像素组中另一个子像素包括的所述栅线图形和所述第二复位信号线图形，所述第三部分分别与所述第一部分和所述第二部分耦接。
可选的，所述第四信号线图形包括沿第二方向排列的两个初始化信号线图形，所述第二方向与所述第一方向相交，所述第二导电连接层包括两个第四导电连接部，所述两个第四导电连接部与对应的所述子像素组中每个子像素包括的所述初始化信号线图形均一一对应，每个所述第四导电连接部与对应的第四信号线图形分别耦接；
所述第三导电连接部在所述基底上的正投影的至少部分，位于所述两个第四导电连接部在所述基底上的正投影之间。
可选的，所述子像素驱动电路包括存储电容，所述存储电容包括相对设置的第一极板和第二极板，所述第一极板位于所述基底与所述第二极板之间；
所述第五信号线图形包括电源信号线图形，所述电源信号线图形的至少部分沿第二方向延伸，在同一子像素中所述第二极板与所述电源信号线图形耦接；
所述第三导电连接层分别耦接对应的所述子像素组中各子像素包括的所述第二极板。
可选的，所述第一导电连接部在所述基底上的正投影，分别与所述第三导电连接部在所述基底上的正投影，以及所述两个第四导电连接部中的一个在所述基底上的正投影交叠；和/或，
所述第二导电连接部在所述基底上的正投影，分别与所述第三导电连接部在所述基底上的正投影，以及所述两个第四导电连接部中的另一个在所述基底上的正投影交叠。
可选的，所述第一导电连接部、所述第二导电连接部、所述第四导电连接部均包括第一边部和第二边部，以及位于所述第一边部和第二边部之间的中间部；所述中间部沿第一方向延伸，所述第一边部包括沿第一方向延伸的部分和沿第二方向延伸的部分，所述第二边部包括沿第一方向延伸的部分和沿第二方向延伸的部分；
所述两个第四导电连接部中的一个包括的中间部在所述基底上的正投影，所述第一导电连接部包括的中间部在所述基底上的正投影，所述第三导电连接部的第三部分在所述基底上的正投影，所述第二导电连接部包括的中间部在所述基底上的正投影，以及所述两个第四导电连接部中的另一个包括的中间部在所述基底上的正投影，沿所述第二方向依次排列。
可选的，其中，所述子像素驱动电路包括存储电容，所述存储电容包括沿垂直于所述基底的方向相对设置的第一极板和第二极板，所述第一极板位于所述基底与所述第二极板之间；
所述第四信号线图形包括电源信号线图形，所述电源信号线图形的至少部分沿第二方向延伸，所述第二极板与所述电源信号线图形耦接；
所述第二导电连接层包括一个第四导电连接部，所述第四导电连接部分别耦接对应的所述子像素组中各子像素包括的所述第二极板。
可选的，所述第五信号线图形包括沿所述第二方向排列的两个初始化信号线图形，所述第三导电连接层分别耦接对应的所述子像素组中各子像素包括的所述初始化信号线图形。
可选的，所述第四导电连接部在所述基底上的正投影，位于所述第一导电连接部在所述基底上的正投影与所述第二导电连接部在所述基底上的正投影之间；所述第三导电连接部在所述基底上的正投影与所述第二导电连接部在所述基底上的正投影交叠。
可选的，所述第四导电连接部在所述基底上的正投影，分别与所述第一导电连接部在所述基底上的正投影和所述第二导电连接部在所述基底上的正投影交叠。
可选的，所述第四导电连接部在所述基底上的正投影，与所述第一导电连接部在所述基底上的正投影交叠；所述第三导电连接部在所述基底上的正投影与所述第二导电连接部在所述基底上的正投影交叠。
可选的，所述第一导电连接部、所述第二导电连接部、所述第四导电连接部均包括第一边部和第二边部，以及位于所述第一边部和第二边部之间的中间部；所述中间部沿第一方向延伸，所述第一边部包括沿第一方向延伸的部分和沿第二方向延伸的部分，所述第二边部包括沿第一方向延伸的部分和沿第二方向延伸的部分；
所述第一导电连接部的中间部与所述第二导电连接部的中间部之间具有所述第一间隙，所述第一间隙沿垂直于所述第一方向的方向上具有第一宽度，所述第一宽度为满足所述第一导电连接部的中间部与所述第二导电连接部的中间部绝缘条件的最小宽度；
所述第三导电连接部的中间部与所述第四导电连接部的中间部之间具有所述第二间隙，所述第二间隙沿垂直于所述第一方向的方向上具有第二宽度，所述第二宽度为满足所述第三导电连接部的中间部与所述第四导电连接部的中间部绝缘条件的最小宽度。
可选的，所述第三导电连接层在所述基底上的正投影与所述第一导电连接部在所述基底上的正投影，所述第二导电连接部在所述基底上的正投影，所述第三导电连接部在所述基底上的正投影，以及所述第四导电连接部在所述基底上的正投影均交叠。
可选的，所述第一导电连接部、所述第二导电连接部、所述第四导电连接部均包括第一边部和第二边部，以及位于所述第一边部和第二边部之间的中间部；所述中间部沿第一方向延伸，所述第一边部包括沿第一方向延伸的部分和沿第二方向延伸的部分，所述第二边部包括沿第一方向延伸的部分和沿第二方向延伸的部分；
所述第四导电连接部包括的中间部在所述基底上的正投影，所述第一导电连接部包括的中间部在所述基底上的正投影，所述第三导电连接部的第三部分在所述基底上的正投影，所述第二导电连接部包括的中间部在所述基底上的正投影，均位于所述第三导电连接层在所述基底上的正投影的内部。
可选的，所述子像素还包括数据线图形，所述数据线图形沿第二方向延伸；所述子像素驱动电路包括：晶体管结构和存储电容，所述存储电容包括相对设置的第一极板和第二极板；
所述第一导电连接层与所述晶体管结构的栅极同层同材料设置；
所述第二导电连接层与所述数据线图形同层同材料设置；
所述第三导电连接层与所述第二极板同层同材料设置。
可选的，所述子像素还包括数据线图形，所述数据线图形沿第二方向延伸；所述子像素驱动电路包括：晶体管结构和存储电容，所述存储电容包括相对设置的第一极板和第二极板；
所述第一导电连接层与所述第二极板同层同材料设置；
所述第二导电连接层与所述数据线图形同层同材料设置；
所述第三导电连接层与所述晶体管结构的栅极同层同材料设置。
可选的，所述第一信号线图形包括第一复位信号线图形，所述第二信号线图形包括发光控制信号线图形，所述第三信号线图形包括栅线图形和第二复位信号线图形；所述子像素还包括电源信号线图形，数据线图形，第一初始化信号线图形和第二初始化信号线图形；
所述子像素驱动电路均包括：存储电容，驱动晶体管、第一晶体管、第二晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管；
所述驱动晶体管的栅极与所述第一晶体管的第二极耦接，所述驱动晶体管的第一极与所述第五晶体管的第二极耦接，所述驱动晶体管的第二极与所述第一晶体管的第一极耦接；
所述第一晶体管的栅极与所述栅线图形耦接；
所述第二晶体管的栅极与所述第一复位信号线图形耦接，所述第二晶体管的第一极与所述第一初始化信号线图形耦接，所述第二晶体管的第二极与所述驱动晶体管的栅极耦接；
所述第四晶体管的栅极与所述栅线图形耦接，所述第四晶体管的第一极与所述数据线图形耦接，所述第四晶体管的第二极与所述驱动晶体管的第一极耦接；
所述第五晶体管的栅极与所述发光控制信号线图形耦接，所述第五晶体管的第一极与所述电源信号线图形耦接；
所述第六晶体管的栅极与所述发光控制信号线图形耦接，所述第六晶体管的第一极与所述驱动晶体管的第二极耦接，所述第六晶体管的第二极与显示面板中对应的所述发光元件耦接；
所述第七晶体管的第二极与对应的所述发光元件耦接，所述第七晶体管的栅极与所述第二复位信号线图形耦接，所述第七晶体管的第一极与所述第二初始化信号线图形耦接。
基于上述显示面板的技术方案，本公开的第二方面提供一种显示装置，所述显示装置包括上述显示面板。
基于上述显示面板的技术方案，本公开的第三方面提供一种显示面板的制作方法，所述显示面板包括第一像素区和第二像素区，所述第二像素区的像素密度低于所述第一像素区的像素密度；所述制作方法包括：
在所述第二像素区制作阵列分布的多个像素单元和多个导电连接结构；
所述多个像素单元形成多行像素单元行，每一行像素单元行均包括沿第一方向排布的多个像素单元；每个像素单元均包括沿第一方向排列的多个子像素，在同一行像素单元行中，相邻的两个像素单元中最靠近的两个子像素形成子像素组；所述子像素包括：子像素驱动电路，以及分别与该子像素驱动电路耦接的第一信号线图形至第五信号线图形；
所述多个导电连接结构与所述子像素组一一对应，所述导电连接结构位于对应的子像素组包括的两个子像素之间，所述导电连接结构包括：异层设置的第一导电连接层、第二导电连接层和第三导电连接层；
所述第一导电连接层包括第一导电连接部和第二导电连接部，第一导电连接部和第二导电连接部之间具有第一间隙；所述第一导电连接部分别耦接对应的所述子像素组中各子像素包括的第一信号线图形，所述第二导电连接部分别耦接对应的所述子像素组中各子像素包括的第二信号线图形；
所述第二导电连接层包括第三导电连接部和至少一个第四导电连接部，相邻的所述第三导电连接部和所述第四导电连接部之间具有第二间隙；所述第三导电连接部分别耦接对应的所述子像素组中各子像素包括的第三信号线图形，所述至少一个第四导电连接部与对应的所述子像素组中每个子像素包括的第四信号线图形均一一对应，所述第四导电连接部分别与对应的第四信号线图形耦接；
所述第三导电连接层分别耦接对应的所述子像素组中各子像素包括的第五信号线图形，所述第五信号线图形用于传输具有固定电位的第五信号，所述第三导电连接层在所述显示面板的基底上的正投影，覆盖所述第一间隙在所述基底上的正投影的至少部分和所述第二间隙在所述基底上的正投影的至少部分。
附图说明
此处所说明的附图用来提供对本公开的进一步理解，构成本公开的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：
图1为本公开实施例提供的子像素组的第一布局示意图；
图2为本公开实施例提供的子像素驱动电路的电路图；
图3为本公开实施例提供的子像素驱动电路的时序图；
图4为本公开实施例提供的子像素组的第二布局示意图；
图5为图4中有源层的布局示意图；
图6为图4中第一栅金属层的布局示意图；
图7为图4中第二栅金属层的布局示意图；
图8为图4中第一源漏金属层的第一示意图；
图9为图4中第一源漏金属层的第二示意图；
图10为本公开实施例提供的子像素组的第三布局示意图；
图11为图10中第二栅金属层的布局示意图；
图12为图10中第一源漏金属层的布局示意图。
具体实施方式
为了进一步说明本公开实施例提供的显示面板及其制作方法、显示装置，下面结合说明书附图进行详细描述。
如图1所示，本公开提供一种显示面板，所述显示面板包括第一像素区和第二像素区，所述第二像素区的像素密度低于所述第一像素区的像素密度；所述第二像素区包括阵列分布的多个像素单元，所述多个像素单元形成多行像素单元行，每一行像素单元行均包括沿第一方向排布的多个像素单元；每个像素单元均包括沿第一方向排列的多个子像素，在同一行像素单元行中，相邻的两个像素单元中最靠近的两个子像素形成子像素组；所述子像素包括：子像素驱动电路，以及与所述子像素驱动电路分别耦接的信号线图形，所述信号线图形可具体包括：电源信号线图形901、数据线图形908、栅线图形902、发光控制信号线图形903、第一复位信号线图形905、第一初始化信号线图形904、第二复位信号线图形905'和第二初始化信号线图形904'。需要说明，所述像素密度表示每英寸所拥有的像素数量。
所述第一像素区中同样设置有阵列分布的多个像素单元，每个像素单元中包括的子像素的具体结构与第二像素区相同。由于在所述第二像素区中设置有屏下摄像头，因此所述第二像素区中的像素密度较低，在布局所述第一像素区中的像素单元和所述第二像素区的像素单元时，第一像素区的像素单元布局紧凑，而第二像素区的像素单元布局宽松。在所述第二像素区中，在同一行像素单元行中，相邻的两个像素单元之间间距较大，所述子像素组之间需要通过设置导电连接结构，来实现将所述子像素组中各子像素包括的相同信号线图形耦接在一起。
请继续参阅图1，在所述子像素组中，两个子像素之间的导电连接结构包括七个导电连接部，该七个导电连接部用于将子像素组中各子像素包括的第一初始化信号线图形904耦接，用于将子像素组中各子像素包括的第一复位信号线图形905耦接，用于将子像素组中各子像素包括的栅线图形902耦接，用于将子像素组中各子像素包括的发光控制信号线图形903耦接，用于将子像素组中各子像素包括的第二初始化信号线图形904'耦接，用于将子像素组中各子像素包括的第二复位信号线图形905'耦接，用于将子像组中各子像素包括的电源信号线图形901耦接。
上述实施例提供的显示面板虽然通过降低摄像头所在第二像素区域的像素密度，来兼容显示面板的显示功能和摄像头的摄像功能，但是相邻的导电连接部之间存在缝隙，从该缝隙透过的光会形成衍射、眩光，从而影响摄像头在拍照时的成像质量。另外，由于形成的导电连接部的数量较多，占用的布局空间面积较大，使得在所述第二像素区，屏幕的透过率低，从而影响摄像头在拍照时的成像质量。
请参阅图4和图10，本公开实施例提供了一种显示面板，包括第一像素区和第二像素区，所述第二像素区的像素密度低于所述第一像素区的像素密度；所述第二像素区包括阵列分布的多个像素单元，所述多个像素单元形成多行像素单元行，每一行像素单元行均包括沿第一方向排布的多个像素单元；每个像素单元均包括沿第一方向排列的多个子像素，在同一行像素单元行中，相邻的两个像素单元中最靠近的两个子像素形成子像素组；所述子像素包括：子像素驱动电路，以及分别与该子像素驱动电路耦接的第一信号线图形81至第五信号线图形85；
所述显示面板还包括：与所述子像素组一一对应的多个导电连接结构，所述导电连接结构位于对应的子像素组包括的两个子像素之间，所述导电连接结构包括：异层设置的第一导电连接层、第二导电连接层和第三导电连接层75；
所述第一导电连接层包括第一导电连接部71和第二导电连接部72，第一导电连接部71和第二导电连接部72之间具有第一间隙；所述第一导电连接部71分别耦接对应的所述子像素组中各子像素包括的第一信号线图形81，所述第二导电连接部72分别耦接对应的所述子像素组中各子像素包括的第二信号线图形82；
所述第二导电连接层包括第三导电连接部73和至少一个第四导电连接部74，相邻的所述第三导电连接部73和所述第四导电连接部74之间具有第二间隙；所述第三导电连接部73分别耦接对应的所述子像素组中各子像素包括的第三信号线图形83，所述至少一个第四导电连接部74与对应的所述子像素组中每个子像素包括的第四信号线图形84均一一对应，所述第四导电连接部74分别与对应的第四信号线图形84耦接；
所述第三导电连接层75分别耦接对应的所述子像素组中各子像素包括的第五信号线图形85，所述第五信号线图形85用于传输具有固定电位的第五信号，所述第三导电连接层75在所述显示面板的基底上的正投影，覆盖所述第一间隙在所述基底上的正投影的至少部分和所述第二间隙在所述基底上的正投影的至少部分。
具体的，所述显示面板包括第一像素区和第二像素区，所述第一像素区和第二像素区均能够实现显示功能。所述第二像素区的像素像素密度低于所述第一像素区的像素像素密度，在所述第二像素区中，在所述基底与子像素驱动电路之间设置有摄像头。
所述第一像素区和所述第二像素区中像素单元的具体布局方式多种多样，示例性的，所述第一像素区中的像素单元和所述第二像素区中的像素单元均呈阵列分布。示例性的，沿所述第一方向，在显示面板的同一行像素单元中，位于第一像素区中的信号线图形与位于第二像素区中用于传输相同信号的信号线图形之间电连接。
在所述第二像素区中，阵列分布的多个像素单元能够形成沿第二方向依次排列的多行像素单元行，每一行像素单元行均包括沿第一方向依次排布的多个像素单元。所述第一方向与所述第二方向相交，示例性的，所述第一方向包括X方向，所述第二方向包括Y方向。
在所述第二像素区中，每个像素单元均包括沿第一方向排列的多个子像素，示例性的，每个像素单元均包括沿第一方向排列的红色子像素、绿色子像素和蓝色子像素。每个像素单元包括的多个子像素之间紧凑排列，在一个像素单元中各子像素包括的用于传输相同信号的信号线图形直接耦接，示例性的，在一个像素单元中各子像素包括的用于传输相同信号的信号线图形可形成为一体结构。
在同一行像素单元行中，相邻的两个像素单元中最靠近的两个子像素形成子像素组；示例性的，每个像素单元中均包括沿第一方向依次排列的第一子像素、第二子像素和第三子像素，所述子像素包括相邻的两个像素单元中，前一个像素单元的第三子像素与后一个像素单元的第一子像素。
示例性的，所述第一像素区和所述第二像素区中像素单元包括的各子像素的具体结构相同，每个子像素均包括子像素驱动电路，以及该子像素驱动电路分别耦接的多个信号线图形。示例性的，所述多个信号线图形包括第一信号线图形81、第二信号线图形82、第三信号线图形83、第四信号线图形84和第五信号线图形85；每个信号线图形均用于传输对应的信号。
在所述第一像素区中，沿第一方向，位于同一行的像素单元布局紧凑。在所述第二像素区中，沿第一方向，位于同一行的相邻像素单元之间具有一定的间距，该间距位于所述子像素组中两个子像素之间，用于透过光线以使位于第二像素区的摄像头能够实现摄像功能。
值得注意，在满足屏幕显示所必需的像素密度的前提下，应尽量减少第二像素区的像素密度或者像素尺寸(需满足现有制作工艺)，减少子像素之间导电连接部的面积，从而更好的提升第二像素区的透光率。
所述显示面板还包括：与所述子像素组一一对应的多个导电连接结构，每个所述导电连接结构位于对应的子像素组包括的两个子像素之间，所述导电连接结构的具体结构多种多样，示例性的，所述导电连接结构包括：第一导电连接层、第二导电连接层和第三导电连接层75；第一导电连接层、第二导电连接层和第三导电连接层75中，任意两层均异层设置。
所述第一导电连接层、所述第二导电连接层和所述第三导电连接层75的具体结构和连接关系均多种多样，下面进行示例性说明。
所述第一导电连接层包括第一导电连接部71和第二导电连接部72，所述第一导电连接部71的至少部分沿第一方向延伸，所述第二导电连接部72的至少部分沿第一方向延伸，所述第一导电连接部71和所述第二导电连接部72之间具有第一间隙。所述第一导电连接部71分别耦接对应的所述子像素组中各子像素包括的第一信号线图形81，示例性的，所述第一导电连接部71与其耦接的第一信号线图形81形成为一体结构。所述第二导电连接部72分别耦接对应的所述子像素组中各子像素包括的第二信号线图形82，示例性的，所述第二导电连接部72与其耦接的第二信号线图形82形成为一体结构。
所述第二导电连接层包括第三导电连接部73和至少一个第四导电连接部74，所述第三导电连接部73的至少部分沿第一方向延伸，所述第四导电连接部74的至少部分沿第一方向延伸，相邻的所述第三导电连接部73和所述第四导电连接部74之间具有第二间隙。所述第三导电连接部73分别耦接对应的所述子像素组中各子像素包括的第三信号线图形83，示例性的，所述第三导电连接部73在所述基底上的正投影，与其耦接的第三信号线图形83在所述基底上的正投影形成交叠区域，在该交叠区域，所述第三导电连接部73通过过孔与所述第三信号线图形83耦接。值得注意，所述第一间隙和所述第二间隙一般为小尺寸间隙，所述第一间隙和所述第二间隙可以设置为满足两个导电连接部之间彼此绝缘条件下的最小间隙。
所述至少一个第四导电连接部74与对应的所述子像素组中每个子像素包括的第四信号线图形84均一一对应，所述第四导电连接部74分别与对应的第四信号线图形84耦接；示例性的，如图4所示，所述第四导电连接部74在所述基底上的正投影，与其耦接的第四信号线图形84在所述基底上的正投影形成交叠区域，在该交叠区域，所述第四导电连接部74通过过孔与所述第四信号线图形84耦接。
所述第三导电连接层75分别耦接对应的所述子像素组中各子像素包括的第五信号线图形85，所述第五信号线图形85用于传输具有固定电位的第五信号。示例性的，所述第三导电连接层75与其耦接的第五信号线图形85形成为一体结构。示例性的，所第五信号线图形85与显示面板中的目标图形耦接，所述第三导电连接层75在所述基底上的正投影，与所述目标图形在所述基底上的正投影形成交叠区域，在该交叠区域，所述第三导电连接层75通过过孔与所述目标图形耦接，从而实现所述第三导电连接层75通过所述目标图形与所述第五信号线图形85耦接。
所述第三导电连接层75的至少部分沿第一方向延伸，示例性的，所述第三导电连接层75在所述显示面板的基底上的正投影，覆盖至少部分所述第一间隙在所述基底上的正投影和至少部分所述第二间隙在所述基底上的正投影。示例性的，所述第三导电连接层75在所述显示面板的基底上的正投影，完全覆盖所述第一间隙在所述基底上的正投影的至少部分和所述第二间隙在所述基底上的正投影的至少部分。
根据上述显示面板的具体结构可知，本公开实施例提供的显示面板中，在子像素组包括的两个子像素之间设置了导电连接结构，所述导电连接结构包括：异层设置的第一导电连接层、第二导电连接层和第三导电连接层75；所述第一导电连接层和所述第二导电连接层用于将子像素组中各子像素包括的用于传输相同信号的信号线图形耦接在一起；所述第三导电连接层75用于将子像素组中各子像素包括的用于传输具有固定电位的第五信号的第五信号线图形85耦接在一起；因此，本公开实施例提供的显示面板通过设置所述导电连接结构，实现了将所述子像素组中各子像素包括的用于传输相同信号的信号线图形对应耦接在一起。
另外，本公开实施例提供的显示面板中，通过设置所述第三导电连接层75在所述显示面板的基底上的正投影，覆盖所述第一间隙在所述基底上的正投影的至少部分和所述第二间隙在所述基底上的正投影的至少部分，使得所述第三导电连接层75能够覆盖所述子像素组中位于两个子像素之间相邻导电连接部之间的缝隙，减少了缝隙处产生的漏光现象，从而避免了光线透过该缝隙时产生的干扰性衍射、眩光等问题，更好的保证了显示面板中摄像头在拍照时的成像质量。
此外，本公开实施例提供的显示面板中，将所述第三导电连接层75与用于传输具有固定电位的第五信号的第五信号线图形85耦接，使得所述第三导电连接层75具有稳定的电位，不会对所述第五信号线图形85的RC(阻容)loading(负载)产生太大影响。
如图4和图6所示，在一些实施例中，所述第一信号线图形81包括第一复位信号线图形905，所述第一复位信号线图形905的至少部分沿所述第一方向延伸；所述第二信号线图形82包括发光控制信号线图形903，所述发光控制信号线图形903的至少部分沿所述第一方向延伸。
具体的，所述第一导电连接部71分别耦接对应的所述子像素组中各子像素包括的第一复位信号线图形905。示例性的，所述第一导电连接部71与其耦接的各所述第一复位信号线图形905形成为一体结构。
所述第二导电连接部72分别耦接对应的所述子像素组中各子像素包括的发光控制信号线图形903。示例性的，所述第二导电连接部72与其耦接的各所述发光控制信号线图形903形成为一体结构。
示例性的，在同一个子像素中，所述第一复位信号线图形905与所述发光控制信号线图形903沿第二方向排列，所述第二方向与所述第一方向相交。
上述实施例提供的显示面板中，通过设置所述第一信号线图形81包括第一复位信号线图形905，所述第一导电连接部71与其耦接的各所述第一复位信号线图形905形成为一体结构，使得所述第一导电连接部71与所述第一复位信号线图形905能够在同一次构图工艺中同时形成，且所形成的所述第一导电连接部71与所述第一复位信号线图形905能够直接耦接。同样的，通过设置所述第二信号线图形82包括发光控制信号线图形903，所述第二导电连接部72与其耦接的各所述发光控制信号线图形903形成为一体结构，使得所述第二导电连接部72与所述发光控制信号线图形903能够在同一次构图工艺中同时形成，且所形成的所述第二导电连接部72与所述发光控制信号线图形903能够直接耦接。因此，上述实施例提供的显示面板有效简化了制作工艺流程，节约了制作成本。
如图4、图8、图10和图12所示，在一些实施例中，所述第三信号线图形83包括沿第二方向排列的栅线图形902和第二复位信号线图形905’，所述栅线图形902的至少部分和所述第二复位信号线图形905’的至少部分均沿第一方向延伸，所述栅线图形902和所述第二复位信号线图形905’用于传输相同的第三信号；
所述第三导电连接部73包括第一部分731、第二部分732和第三部分733，所述第一部分731和所述第二部分732沿第二方向延伸，所述第三部分733沿第一方向延伸，所述第二方向与所述第一方向相交；所述第一部分731分别耦接所述子像素组中一个子像素包括的所述栅线图形902和所述第二复位信号线图形905’，所述第二部分732分别耦接所述子像素组中另一个子像素包括的所述栅线图形902和所述第二复位信号线图形905’，所述第三部分733分别与所述第一部分731和所述第二部分732耦接。
具体的，在每个子像素中，所述第三信号线图形83均包括沿第二方向排列的栅线图形902和第二复位信号线图形905’，所述栅线图形902和所述第二复位信号线图形905’用于传输相同的第三信号。
所述第三导电连接部73的具体结构多种多样，示例性的，所述第三导电连接部73包括所述第一部分731、所述第二部分732和所述第三部分733，所述第一部分731和所述第二部分732沿第二方向延伸，所述第三部分733沿第一方向延伸。示例性的，所述第一部分731、所述第二部分732和所述第三部分733形成为一体结构。
所述第一部分731用于分别耦接所述子像素组中第一子像素包括的所述栅线图形902和所述第二复位信号线图形905’，示例性的，所述第一部分731在所述基底上的正投影，分别与该栅线图形902在所述基底上的正投影和该第二复位信号线图形905’在所述基底上的正投影形成交叠区域，所述第一部分731能够通过形成在所述交叠区域的过孔，实现与所述栅线图形902和所述第二复位信号线图形905’分别耦接。
所述第二部分732用于分别耦接所述子像素组中第二子像素包括的所述栅线图形902和所述第二复位信号线图形905’，示例性的，所述第二部分732在所述基底上的正投影，分别与该栅线图形902在所述基底上的正投影和该第二复位信号线图形905’在所述基底上的正投影形成交叠区域，所述第二部分732能够通过形成在所述交叠区域的过孔，实现与所述栅线图形902和所述第二复位信号线图形905’分别耦接。
上述实施例提供的显示面板中，通过设置所述第三导电连接部73将对应的子像素组中，各子像素包括的用于传输相同第三信号的栅线图形902和第二复位信号线图形905’耦接在一起，有效缩小了所述导电连接结构占用的布局空间，从而更好的提升了第二像素区的透光率。
另外，上述实施例提供的显示面板中，通过设置所述第一部分731、所述第二部分732和所述第三部分733形成为一体结构，使得所述第三导电连接部73能够在一次构图工艺中形成，从而有效简化了显示面板的制作流程，节约了制作成本。
如图4、图7和图9所示，在一些实施例中，所述第四信号线图形84包括沿第二方向排列的两个初始化信号线图形，所述第二方向与所述第一方向相交，所述第二导电连接层包括两个第四导电连接部74，所述两个第四导电连接部74与对应的所述子像素组中每个子像素包括的所述初始化信号线图形均一一对应，每个所述第四导电连接部74与对应的第四信号线图形84分别耦接；
所述第三导电连接部73的至少部分在所述基底上的正投影，位于所述两个第四导电连接部74在所述基底上的正投影之间。
具体的，所述第四信号线图形84包括沿第二方向排列的第一初始化信号线图形904和第二初始化信号线图形904’，第一初始化信号线图形904的至少部分和第二初始化信号线图形904’的至少部分均沿第一方向延伸。
所述第二导电连接层包括两个第四导电连接部74，其中一个第四导电连接部74与其对应的子像素组中各子像素包括的第一初始化信号线图形904分别耦接；另一个第四导电连接部74与其对应的子像素组中各子像素包括的第二初始化信号线图形904’分别耦接。
当设置所述第二导电连接层包括两个第四导电连接部74时，所述第三导电连接部73和所述两个第四导电连接部74之间的布局方式多种多样，示例性的，设置所述第三导电连接部73的至少部分在所述基底上的正投影，位于所述两个第四导电连接部74在所述基底上的正投影之间。示例性的，所述第三导电连接部73的第三部分733在所述基底上的正投影，位于所述两个第四导电连接部74在所述基底上的正投影之间。
在所述显示面板中，由于各子像素包括的第一初始化信号线图形904、栅线图形902、第二初始化信号线图形904’和第二复位信号线图形905’沿第二方向依次排列，上述设置所述第三导电连接部73在所述基底上的正投影，位于所述两个第四导电连接部74在所述基底上的正投影之间，使得在保证所述第三导电连接部73与所述第四导电连接部74之间绝缘的情况下，更有利于降低所述第三导电连接部73和所述两个第四导电连接部74的布局难度。
如图4、图7和图8所示，在一些实施例中，所述子像素驱动电路包括存储电容，所述存储电容包括相对设置的第一极板和第二极板，所述第一极板位于所述基底与所述第二极板之间；所述第五信号线图形85包括电源信号线图形901，所述电源信号线图形901的至少部分沿第二方向延伸，在同一子像素中所述第二极板与所述电源信号线图形901耦接；所述第三导电连接层75分别耦接对应的所述子像素组中各子像素包括的所述第二极板。
具体的，所述子像素驱动电路包括驱动晶体管和存储电容，所述存储电容包括相对设置的第一极板和第二极板，所述第一极板位于所述基底与所述第二极板之间，示例性的，所述第一极板复用为所述驱动晶体管的栅极。示例性的，所述第一极板采用所述显示面板中的第一栅金属层制作，所述第二极板采用所述显示面板中的第二栅金属层制作。
所述第五信号线图形85包括电源信号线图形901，所述电源信号线图形901的至少部分沿第二方向延伸，在同一子像素中，所述第二极板在所述基底上的正投影与所述电源信号线图形901在所述基底上的正投影形成交叠区域，在该交叠区域，所述电源信号线图形901通过过孔与所述第二极板耦接。示例性的，所述电源信号线图形901可采用显示面板中的第一源漏金属层制作。示例性的，沿第二方向位于同一列子像素中的各电源信号线图形901依次耦接，可形成为一体结构。
示例性的，所述第三导电连接层75可采用显示面板中的第二栅金属层制作，即将所述第三导电连接层75与所述第二极板同层同材料设置。这样所述第三导电连接层75能够与所述第二极板在同一次构图工艺中形成，且能够实现直接耦接，从而很好的简化了显示面板的制作工艺流程，降低了制作成本。
上述实施例提供的显示面板中，通过设置所述电源信号线图形901与所述第二极板耦接，以及所述第三导电连接层75分别耦接对应的所述子像素组中各子像素包括的所述第二极板，实现了所述第三导电连接层75与对应的所述子像素组中各子像素包括的电源信号线图形901耦接，使得所述第三导电连接层75具有与所述电源信号线图形901相同的稳定电位，这样在利用大面积的第三导电连接层75来遮挡相邻导电连接部之间的间隙时，能够更好的保证显示面板工作的稳定性。
在一些实施例中，所述第一导电连接部71在所述基底上的正投影，分别与所述第三导电连接部73在所述基底上的正投影，以及所述两个第四导电连接部74中的一个在所述基底上的正投影交叠；和/或，所述第二导电连接部72在所述基底上的正投影，分别与所述第三导电连接部73在所述基底上的正投影，以及所述两个第四导电连接部74中的另一个在所述基底上的正投影交叠。
具体的，由于所述第一导电连接部71和所述第二导电连接部72均与所述第三导电连接部73、所述第四导电连接部74异层设置，因此，即使在垂直于所述基底的方向上，第一导电连接部71与所述第三导电连接部73、所述第四导电连接部74交叠，第一导电连接部71也不会与所述第三导电连接部73和所述第四导电连接部74发生短路。同样的，即使在垂直于所述基底的方向上，第二导电连接部72与所述第三导电连接部73、所述第四导电连接部74交叠，第二导电连接部72也不会与所述第三导电连接部73和所述第四导电连接部74发生短路。
上述设置所述第一导电连接部71在所述基底上的正投影，分别与所述第三导电连接部73在所述基底上的正投影，以及所述两个第四导电连接部74中的一个在所述基底上的正投影交叠，能够有效缩小所述第一导电连接部71、所述第三导电连接部73和所述第四导电连接部74整体占用的布局空间。同样的，设置所述第二导电连接部72在所述基底上的正投影，分别与所述第三导电连接部73在所述基底上的正投影，以及所述两个第四导电连接部74中的另一个在所述基底上的正投影交叠，能够有效缩小所述第二导电连接部72、所述第三导电连接部73和所述第四导电连接部74整体占用的布局空间。因此，上述设置方式能够最大限度的减小所述导电连接结构占用的布局空间，有效提升显示面板在第二像素区的透光率。
如图4所示，在一些实施例中，所述第一导电连接部71、所述第二导电连接部72、所述第四导电连接部74均包括第一边部和第二边部，以及位于所述第一边部和第二边部之间的中间部；所述中间部沿第一方向延伸，所述第一边部包括沿第一方向延伸的部分和沿第二方向延伸的部分，所述第二边部包括沿第一方向延伸的部分和沿第二方向延伸的部分；
如图6和图9所示，所述两个第四导电连接部74中的一个包括的中间部743在所述基底上的正投影，所述第一导电连接部71包括的中间部在所述基底上的正投影，所述第三导电连接部73的第三部分733在所述基底上的正投影，所述第二导电连接部72包括的中间部在所述基底上的正投影，以及所述两个第四导电连接部74中的另一个包括的中间部在所述基底上的正投影，沿所述第二方向依次排列。
具体的，所述第一导电连接部71、所述第二导电连接部72、所述第四导电连接部74的具体结构多种多样，示例性的，所述第一导电连接部71、所述第二导电连接部72、所述第四导电连接部74均包括第一边部和第二边部，以及位于所述第一边部和第二边部之间的中间部。
示例性的，可设置所述第一导电连接部71的中间部713、所述第二导电连接部72的中间部723、所述第四导电连接部74的中间部743均沿第一方向延伸；所述第一导电连接部71的第一边部711和第二边部712均包括沿第一方向延伸的部分和沿第二方向延伸的部分；所述第二导电连接部72的第一边部721和第二边部722均包括沿第一方向延伸的部分和沿第二方向延伸的部分；所述两个第四导电连接部74中的一个(如图9中的标记741)包括的第一边部744和第二边部745均包括沿第一方向延伸的部分和沿第二方向延伸的部分；所述两个第四导电连接部74中的另一个(如图9中的标记742)包括的第一边部744和第二边部745均包括沿第二方向延伸的部分。
示例性的，所述两个第四导电连接部74中的一个包括的中间部在所述基底上的正投影，所述第一导电连接部71包括的中间部在所述基底上的正投影，所述第三导电连接部73的第三部分733在所述基底上的正投影，所述第二导电连接部72包括的中间部在所述基底上的正投影，以及所述两个第四导电连接部74中的另一个包括的中间部在所述基底上的正投影紧凑的靠在一起，以缩小所述导电连接结构占用的布局空间。
示例性的，所述第一导电连接部71、所述第二导电连接部72、所述第四导电连接部74中包括第一边部和第二边部均向着远离中间部的方向延伸。
上述设置所述两个第四导电连接部74中的一个包括的中间部在所述基底上的正投影，所述第一导电连接部71包括的中间部在所述基底上的正投影，所述第三导电连接部73的第三部分733在所述基底上的正投影，所述第二导电连接部72包括的中间部在所述基底上的正投影，以及所述两个第四导电连接部74中的另一个包括的中间部在所述基底上的正投影，紧凑的靠在一起，并沿所述第二方向依次排列，能够在满足连接需求的同时，有效缩小所述导电连接结构占用的布局空间。
如图10、图11和图12所示，在一些实施例中，所述子像素驱动电路包括存储电容，所述存储电容包括沿垂直于所述基底的方向相对设置的第一极板和第二极板，所述第一极板位于所述基底与所述第二极板之间；
所述第四信号线图形84包括电源信号线图形901，所述电源信号线图形901的至少部分沿第二方向延伸，所述第二极板与所述电源信号线图形901耦接；
所述第二导电连接层包括一个第四导电连接部74，所述第四导电连接部74分别耦接对应的所述子像素组中各子像素包括的所述第二极板。
具体的，所述子像素驱动电路包括驱动晶体管和存储电容，所述存储电容包括相对设置的第一极板和第二极板，所述第一极板位于所述基底与所述第二极板之间，示例性的，所述第一极板复用为所述驱动晶体管的栅极。示例性的，所述第一极板采用所述显示面板中的第一栅金属层制作，所述第二极板采用所述显示面板中的第二栅金属层制作。
所述第四信号线图形84包括电源信号线图形901，所述电源信号线图形901的至少部分沿第二方向延伸，在同一子像素中，所述第二极板在所述基底上的正投影与所述电源信号线图形901在所述基底上的正投影形成交叠区域，在该交叠区域，所述电源信号线图形901通过过孔与所述第二极板耦接。示例性的，所述电源信号线图形901可采用显示面板中的第一源漏金属层制作。示例性的，沿第二方向位于同一列子像素中的各电源信号线图形901依次耦接，可形成为一体结构。
所述第二导电连接层可包括一个第四导电连接部74，示例性的，所述第四导电连接部74采用显示面板中的第一源漏金属层制作。所述第四导电连接部74在所述基底上的正投影与对应的所述第二极板在所述基底上的正投影具有交叠区域，所述第四导电连接部74通过设置在该交叠区域的过孔与对应的所述第二极板耦接。
上述实施例提供的显示面板中，通过设置所述第二极板与所述电源信号线图形901耦接，以及所述第四导电连接部74分别耦接对应的所述子像素组中各子像素包括的所述第二极板；实现了所述第四导电连接部74与对应的所述子像素组中各子像素包括的电源信号线图形901耦接。
如图10和图11所示，在一些实施例中，所述第五信号线图形85包括沿所述第二方向排列的两个初始化信号线图形，所述第三导电连接层75分别耦接对应的所述子像素组中各子像素包括的所述初始化信号线图形。
具体的，所述初始化信号线图形的至少部分沿第一方向延伸，所述初始化信号线图形用于传输初始化信号，该初始化信号为具有稳定电位的直流信号。
示例性的，所述第三导电连接层75与所述初始化信号线图形形成为一体结构。这种设置方式使得所述第三导电连接层75与所述初始化信号线图形能够在依次构图工艺中同时形成，且能够实现直接耦接。
上述设置所述第三导电连接层75分别耦接对应的所述子像素组中各子像素包括的所述初始化信号线图形，使得所述第三导电连接层75能够同时耦接对应的子像素组中包括的四个初始化信号线图形。这种设置方式使得所述第三导电连接层75具有与所述初始化信号线图形相同的稳定电位，在利用大面积的第三导电连接层75来遮挡相邻导电连接部之间的间隙时，能够更好的保证显示面板工作的稳定性。
如图10所示，在一些实施例中，可设置所述第四导电连接部74在所述基底上的正投影，位于所述第一导电连接部71在所述基底上的正投影与所述第二导电连接部72在所述基底上的正投影之间；所述第三导电连接部73在所述基底上的正投影与所述第二导电连接部72在所述基底上的正投影交叠。
具体的，在所述子像素中，所述第二极板在所述基底上的正投影，位于所述第一复位信号线图形905在所述基底上的正投影，与所述发光控制信号线图形903在所述基底上的正投影之间，上述设置所述第四导电连接部74在所述基底上的正投影，位于所述第一导电连接部71在所述基底上的正投影与所述第二导电连接部72在所述基底上的正投影之间，更有利于降低所述第一导电连接部71、所述第二导电连接部72和所述第四导电连接部74的布局难度。
上述设置所述第三导电连接部73在所述基底上的正投影与所述第二导电连接部72在所述基底上的正投影交叠，使得所述第二导电连接部72与所述第三导电部共同占用的布局空间缩小，从而更好的提升了所述显示面板在所述第二像素区的透光率。
在一些实施例中，可设置所述第四导电连接部74在所述基底上的正投影，分别与所述第一导电连接部71在所述基底上的正投影和所述第二导电连接部72在所述基底上的正投影交叠。
上述设置所述第四导电连接部74在所述基底上的正投影，分别与所述第一导电连接部71在所述基底上的正投影和所述第二导电连接部72在所述基底上的正投影交叠，使得所述第一导电连接部71、所述第二导电连接部72和所述第四导电部共同占用的布局空间缩小，从而更好的提升了所述显示面板在所述第二像素区的透光率。
在一些实施例中，所述第四导电连接部74在所述基底上的正投影，与所述第一导电连接部71在所述基底上的正投影交叠；所述第三导电连接部73在所述基底上的正投影与所述第二导电连接部72在所述基底上的正投影交叠。
上述设置所述第四导电连接部74在所述基底上的正投影，与所述第一导电连接部71在所述基底上的正投影交叠，所述第三导电连接部73在所述基底上的正投影与所述第二导电连接部72在所述基底上的正投影交叠，使得所述第一导电连接部71、所述第二导电连接部72、第三导电连接部73和所述第四导电部共同占用的布局空间缩小，从而更好的提升了所述显示面板在所述第二像素区的透光率。
如图6和图9所示，在一些实施例中，所述第一导电连接部71、所述第二导电连接部72、所述第四导电连接部74均包括第一边部和第二边部，以及位于所述第一边部和第二边部之间的中间部；所述中间部沿第一方向延伸，所述第一边部包括沿第一方向延伸的部分和沿第二方向延伸的部分，所述第二边部包括沿第一方向延伸的部分和沿第二方向延伸的部分；
所述第一导电连接部71的中间部713与所述第二导电连接部72的中间部723之间具有所述第一间隙，所述第一间隙沿垂直于所述第一方向的方向上具有第一宽度，所述第一宽度为满足所述第一导电连接部71的中间部713与所述第二导电连接部72的中间部723绝缘条件的最小宽度；
所述第三导电连接部73的中间部与所述第四导电连接部74的中间部743之间具有所述第二间隙，所述第二间隙沿垂直于所述第一方向的方向上具有第二宽度，所述第二宽度为满足所述第三导电连接部73的中间部与所述第四导电连接部74的中间部743绝缘条件的最小宽度。
具体的，由于所述第一导电连接部71与所述第二导电连接部72同层设置，且对应连接了用于传输不同信号的信号线图形，因此，所述第一导电连接部71与所述第二导电连接部72之间需要间隔设置，以避免所述第一导电连接部71与所述第二导电连接部72之间发生短路。
同样的，由于所述第三导电连接部73与所述第四导电连接部74同层设置，且对应连接了用于传输不同信号的信号线图形，因此，所述第三导电连接部73与所述第四导电连接部74之间需要间隔设置，以避免所述第三导电连接部73与所述第四导电连接部74之间发生短路。
上述设置所述第一导电连接部71的中间部713与所述第二导电连接部72的中间部723之间具有所述第一间隙，以及所述第三导电连接部73的中间部与所述第四导电连接部74的中间部743之间具有所述第二间隙，使得所述第一导电连接部71、所述第二导电连接部72、第三导电连接部73和所述第四导电连接部74能够紧凑布局，从而更好的提升了所述显示面板在所述第二像素区的透光率。
在一些实施例中，可设置所述第三导电连接层75在所述基底上的正投影与所述第一导电连接部71在所述基底上的正投影，所述第二导电连接部72在所述基底上的正投影，所述第三导电连接部73在所述基底上的正投影，以及所述第四导电连接部74在所述基底上的正投影均交叠。
上述设置方式使得所述第一导电连接部71、所述第二导电连接部72、第三导电连接部73、所述第四导电连接部74和第三导电连接层75能够紧凑布局，从而更好的提升了所述显示面板在所述第二像素区的透光率。
如图4所示，在一些实施例中，所述第一导电连接部71、所述第二导电连接部72、所述第四导电连接部74均包括第一边部和第二边部，以及位于所述第一边部和第二边部之间的中间部；所述中间部沿第一方向延伸，所述第一边部包括沿第一方向延伸的部分和沿第二方向延伸的部分，所述第二边部包括沿第一方向延伸的部分和沿第二方向延伸的部分；
所述第四导电连接部74包括的中间部在所述基底上的正投影，所述第一导电连接部71包括的中间部在所述基底上的正投影，所述第三导电连接部73的第三部分733在所述基底上的正投影，所述第二导电连接部72包括的中间部在所述基底上的正投影，均位于所述第三导电连接层75在所述基底上的正投影的内部。
上述设置方式使得所述第一导电连接部71、所述第二导电连接部72、第三导电连接部73、所述第四导电连接部74和第三导电连接层75能够紧凑布局，从而更好的提升了所述显示面板在所述第二像素区的透光率。
值得注意，除了通过设置间隙宽度，以及不同导电连接部之间的交叠关系来缩小所述导电连接结构的布局空间，也可以在满足功能需求的情况下，将所述第一导电连接部71、所述第二导电连接部72、所述第三导电连接部73、所述第四导电连接部74的线宽，以及第三导电连接层75的面积尽量缩小，从而更好的提升了所述显示面板在所述第二像素区的透光率。
在一些实施例中，可设置所述子像素还包括数据线图形908，所述数据线图形908沿第二方向延伸；所述子像素驱动电路包括：晶体管结构和存储电容，所述存储电容包括相对设置的第一极板和第二极板；所述第一导电连接层与所述晶体管结构的栅极同层同材料设置；所述第二导电连接层与所述数据线图形908同层同材料设置；所述第三导电连接层75与所述第二极板同层同材料设置。
上述将所述第一导电连接层与所述晶体管结构的栅极同层同材料设置，使得所述第一导电连接层与所述晶体管结构的栅极能够在同一次构图工艺中形成；将所述第二导电连接层与所述数据线图形908同层同材料设置，使得所述第二导电连接层与所述数据线图形908能够在同一次构图工艺中形成；将所述第三导电连接层75与所述第二极板同层同材料设置，使得所述第三导电连接层75与所述第二极板能够在同一次构图工艺中形成；从而更好的简化了显示面板的制作工艺流程，节约了制作成本。
在一些实施例中，可设置所述子像素还包括数据线图形908，所述数据线图形908沿第二方向延伸；所述子像素驱动电路包括：晶体管结构和存储电容，所述存储电容包括相对设置的第一极板和第二极板；所述第一导电连接层与所述第二极板同层同材料设置；所述第二导电连接层与所述数据线图形908同层同材料设置；所述第三导电连接层75与所述晶体管结构的栅极同层同材料设置。
上述将所述第一导电连接层与所述第二极板同层同材料设置，使得所述第一导电连接层与所述第二极板能够在同一次构图工艺中形成；将所述第二导电连接层与所述数据线图形908同层同材料设置，使得所述第二导电连接层与所述数据线图形908能够在同一次构图工艺中形成；将所述第三导电连接层75与所述晶体管结构的栅极同层同材料设置，使得所述第三导电连接层75与所述晶体管结构的栅极能够在同一次构图工艺中形成；从而更好的简化了显示面板的制作工艺流程，节约了制作成本。
在一些实施例中，所述第一信号线图形包括第一复位信号线图形，所述第二信号线图形包括发光控制信号线图形，所述第三信号线图形包括栅线图形和第二复位信号线图形；所述子像素还包括电源信号线图形，数据线图形，第一初始化信号线图形和第二初始化信号线图形；
所述子像素驱动电路均包括：存储电容，驱动晶体管、第一晶体管、第二晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管；
所述驱动晶体管的栅极与所述第一晶体管的第二极耦接，所述驱动晶体管的第一极与所述第五晶体管的第二极耦接，所述驱动晶体管的第二极与所述第一晶体管的第一极耦接；
所述第一晶体管的栅极与所述栅线图形耦接；
所述第二晶体管的栅极与所述第一复位信号线图形耦接，所述第二晶体管的第一极与所述第一初始化信号线图形耦接，所述第二晶体管的第二极与所述驱动晶体管的栅极耦接；
所述第四晶体管的栅极与所述栅线图形耦接，所述第四晶体管的第一极与所述数据线图形耦接，所述第四晶体管的第二极与所述驱动晶体管的第一极耦接；
所述第五晶体管的栅极与所述发光控制信号线图形耦接，所述第五晶体管的第一极与所述电源信号线图形耦接；
所述第六晶体管的栅极与所述发光控制信号线图形耦接，所述第六晶体管的第一极与所述驱动晶体管的第二极耦接，所述第六晶体管的第二极与显示面板中对应的所述发光元件耦接；
所述第七晶体管的第二极与对应的所述发光元件耦接，所述第七晶体管的栅极与所述第二复位信号线图形耦接，所述第七晶体管的第一极与所述第二初始化信号线图形耦接。
具体的，如图1、图4和图10所示，所述显示面板中包括的多个子像素驱动电路能够划分为沿所述第二方向依次排列的多行子像素驱动电路，以及沿所述第一方向依次排列的多列子像素驱动电路，属于同一个像素单元的子像素驱动电路对应的所述第一初始化信号线图形904依次电连接，形成为一体结构；属于同一个像素单元的子像素驱动电路对应的所述第二初始化信号线图形904'依次电连接，形成为一体结构；属于同一个像素单元的子像素驱动电路对应的所述栅线图形902依次电连接，形成为一体结构；属于同一个像素单元的子像素驱动电路对应的所述发光控制信号线图形903依次电连接，形成为一体结构；属于同一个像素单元的子像素驱动电路对应的所述第一复位信号线图形905依次电连接，形成为一体结构；属于同一个像素单元的子像素驱动电路对应的所述第二复位信号线图形905'依次电连接，形成为一体结构；位于同一列的子像素驱动电路对应的所述数据线图形908依次电连接，形成为一体结构；位于同一列的子像素驱动电路对应的所述电源信号线图形901依次电连接，形成为一体结构。
如图1、图4和图10所示，以一个子像素驱动电路为例，该子像素驱动电路包括7个薄膜晶体管和1个电容。该子像素驱动电路包括的各晶体管均采用P型晶体管，其中，第一晶体管T1为双栅结构，第一晶体管T1的栅极201g与栅线图形902耦接，第一晶体管T1的源极S1与第三晶体管T3(即驱动晶体管)的漏极D3耦接，第一晶体管T1的漏极D1与第三晶体管T3的栅极203g耦接。
第二晶体管T2为双栅结构，第二晶体管T2的栅极202g与所述第一复位信号线图形905耦接，第二晶体管T2的源极S2与所述第一初始化信号线图形904耦接，第二晶体管T2的漏极D2与第三晶体管T3的栅极203g耦接。
第四晶体管T4的栅极204g与所述栅线图形902耦接，第四晶体管T4的源极S4与数据线图形908耦接，第四晶体管T4的漏极D4与第三晶体管T3的源极S3耦接。
第五晶体管T5的栅极205g与发光控制信号线图形903耦接，第五晶体管T5的源极S5与电源信号线图形901耦接，第五晶体管T5的漏极D5与第三晶体管T3的源极S3耦接。
第六晶体管T6的栅极206g与发光控制信号线图形903耦接，第六晶体管T6的源极S6与第三晶体管T3的漏极D3耦接，第六晶体管T6的漏极D6与显示面板中对应的发光元件耦接。
第七晶体管T7的栅极207g与所述第二复位信号线图形905'耦接，第七晶体管T7的漏极D7与发光元件耦接，第七晶体管T7的源极S7与所述第二初始化信号线图形904'耦接。
存储电容Cst的第一极板Cst1复用为第三晶体管T3的栅极203g，存储电容Cst的第二极板Cst2与所述电源信号线图形901耦接。
如图2和图3所示，上述结构的显示子像素驱动电路在工作时，每个工作周期均包括复位时段P1、写入补偿时段P2和发光时段P3。图3中，E1代表当前子像素中的发光控制信号线图形903上传输的发光控制信号，R1代表当前子像素中的第一复位信号线图形905上传输的复位信号，D1代表当前子像素中的数据线图形908上传输的数据信号，G1代表当前子像素中的栅线图形902上传输的栅极扫描信号，R1'代表当前子像素中的第二复位信号线图形905'上传输的复位信号。显示面板功能工作时，按照自下向上的方向逐行扫描。
在所述第一复位时段P1，所述第一复位信号线图形905输入的复位信号处于有效电平，第二晶体管T2导通，将由所述第一初始化信号线图形904’输的初始化信号输入至第三晶体管T3的栅极203g，使得前一帧保持在第三晶体管T3上的栅源电压Vgs被清零，实现对第三晶体管T3的栅极203g复位。
在写入补偿时段P2，所述第一复位信号线图形905输入的复位信号处于非有效电平，第二晶体管T2截止，栅线图形902输入的栅极扫描信号处于有效电平，控制第一晶体管T1和第四晶体管T4导通，数据线图形908写入数据信号，并经所述第四晶体管T4传输至第三晶体管T3的源极S3，同时，第一晶体管T1和第四晶体管T4导通，使得第三晶体管T3形成为二极管结构，因此通过第一晶体管T1、第三晶体管T3和第四晶体管T4配合工作，实现对第三晶体管T3的阈值电压补偿，当补偿的时间足够长时，可控制第三晶体管T3的栅极203g电位最终达到Vdata+Vth，其中，Vdata代表数据信号电压值，Vth代表第三晶体管T3的阈值电压。
在写入补偿时段P2，所述第二复位信号线图形905'输入的复位信号处于有效电平，控制第七晶体管T7导通，由所述第二初始化信号线图形904'传输的初始化信号输入至发光元件EL的阳极，控制发光元件EL不发光。
在发光时段P3，发光控制信号线图形903写入的发光控制信号处于有效电平，控制第五晶体管T5和第六晶体管T6导通，使得由电源信号线图形901传输的电源信号输入至第三晶体管T3的源极S3，同时由于第三晶体管T3的栅极203g保持在Vdata+Vth，使得第三晶体管T3导通，第三晶体管T3对应的栅源电压为Vdata+Vth-VDD，其中VDD为电源信号对应的电压值，基于该栅源电压产生的漏电流流向对应的发光元件EL的阳极，驱动对应的发光元件EL发光。
如图4～7所示，在制作上述显示子像素驱动电路时，显示子像素驱动电路对应的各膜层的布局如下：
沿远离基底的方向上依次层叠设置的有源膜层、栅极绝缘层、第一栅金属层、第一层间绝缘层、第二栅金属层、第二层间绝缘层、第一源漏金属层和第三层间绝缘层。
如图5所示，有源膜层用于形成显示子像素驱动电路中各晶体管的沟道区(如：101pg～107pg)，源极形成区和漏极形成区，源极形成区和漏极形成区对应的有源膜层由于掺杂作用，导电性能会优于沟道区对应的有源膜层；有源膜层可采用非晶硅、多晶硅、氧化物半导体材料等制作。需要说明的是，上述的源极区域和漏极区域可为掺杂有n型杂质或p型杂质的区域。
另外，值得注意，所述源极形成区和漏极形成区对应的有源膜层可直接作为对应的源极(如：S1～S7)和漏极(如：D1～D7)，或者，也可以采用金属材料制作与所述源极形成区接触的源极，采用金属材料制作与所述漏极形成区接触的漏极。
如图6所示，第一栅金属层用于形成子像素驱动电路中各晶体管的栅极(如：201g～207g)，以及显示面板包括的栅线图形902、发光控制信号线图形903、复位信号线图形905等结构，每个子像素驱动电路中的第三晶体管T3的栅极203g均复用为该子像素驱动电路中的第二存储电容Cst的第一极板Cst1。
如图7所示，第二栅金属层用于形成第二存储电容Cst的第二极板Cst2，以及显示基板包括的第一初始化信号线图形904和第二初始化信号线图形904'。
如图8所示，第一源漏金属层用于形成显示面板包括的数据线图形908、电源信号线图形901和一些导电连接部。
更详细地说，请继续参阅图4～5，第一晶体管T1的栅极201g覆盖第一沟道区101pg，第二晶体管T2的栅极202g覆盖第二沟道区102pg，第三晶体管T3的栅极203g覆盖第三沟道区103pg，第四晶体管T4的栅极204g覆盖第四沟道区104pg，第五晶体管T5的栅极205g覆盖第五沟道区105pg，第六晶体管T6的栅极206g覆盖第六沟道区106pg，第七晶体管T7的栅极207g覆盖第七沟道区107pg。第三晶体管T3的栅极203g复用为存储电容Cst的第一极板Cst1，存储电容Cst的第二极板Cst2与电源信号线图形901耦接。
另外，如图4所示，本公开提供的显示面板中，在第二方向(如Y方向)上，第四晶体管T4的栅极204g、第一晶体管T1的栅极201g和第二晶体管T2的栅极202g均位于驱动晶体管的栅极(即第三晶体管T3的栅极203g)的第一侧，第七晶体管T7的栅极、第六晶体管T6的栅极206g、第五晶体管T5的栅极均位于驱动晶体管的栅极的第二侧。示例性的，所述驱动晶体管的栅极的第一侧和第二侧为沿第二方向相对的两侧，进一步地，驱动晶体管的栅极的第一侧可以为驱动晶体管的栅极的下侧，驱动晶体管的栅极的第二侧可以为驱动晶体管的栅极的上侧。所述下侧，例如显示面板的用于绑定IC的一侧为显示面板的下侧，驱动晶体管的栅极的下侧，为驱动晶体管的栅极的更靠近IC的一侧。所述上侧为下侧的相对侧，例如为驱动晶体管的栅极的更远离IC的一侧。
在第一方向(如X方向)上，第四晶体管T4的栅极204g和第五晶体管T5的栅极205g均位于驱动晶体管的栅极的第三侧，第一晶体管T1的栅极201g和第六晶体管T6的栅极206g均位于驱动晶体管的栅极的第四侧。示例性的，驱动晶体管的栅极的第三侧和第四侧为沿第一方向相对的两侧；进一步地，驱动晶体管的栅极的第三侧可以为驱动晶体管的栅极的右侧，驱动晶体管的栅极的第四侧可以为驱动晶体管的栅极的左侧。所述左侧和右侧，例如在同一子像素中，数据线图形908位于电源信号线图形901右侧，电源信号线图形901位于数据线图形908左侧。
本公开实施例还提供了一种显示装置，所述显示装置包括上述实施例提供的显示面板。
上述实施例提供的显示面板中，在子像素组包括的两个子像素之间设置了导电连接结构，所述导电连接结构包括：异层设置的第一导电连接层、第二导电连接层和第三导电连接层75；所述第一导电连接层和所述第二导电连接层用于将子像素组中各子像素包括的用于传输相同信号的信号线图形耦接在一起；所述第三导电连接层75用于将子像素组中各子像素包括的用于传输具有固定电位的第五信号的第五信号线图形85耦接在一起；因此，上述实施例提供的显示面板通过设置所述导电连接结构，实现了将所述子像素组中各子像素包括的用于传输相同信号的信号线图形对应耦接在一起。
另外，上述实施例提供的显示面板中，通过设置所述第三导电连接层75在所述显示面板的基底上的正投影，覆盖所述第一间隙在所述基底上的正投影和所述第二间隙在所述基底上的正投影，使得所述第三导电连接层75能够覆盖所述子像素组中位于两个子像素之间相邻导电连接部之间的缝隙，减少了缝隙处产生的漏光现象，从而避免了光线透过该缝隙时产生的干扰性衍射、眩光等问题，更好的保证了显示面板中摄像头在拍照时的成像质量。
此外，上述实施例提供的显示面板中，将所述第三导电连接层75与用于传输具有固定电位的第五信号的第五信号线图形85耦接，使得所述第三导电连接层75具有稳定的电位，不会对所述第五信号线图形85的RC(阻容)loading(负载)产生太大影响。
因此，本公开实施例提供的显示装置在包括上述显示面板时，同样具有上述有意效果，此处不再赘述。
需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件等。
本公开实施例还提供了一种显示面板的制作方法，用于制作上述实施例提供的显示面板，所述显示面板包括第一像素区和第二像素区，所述第二像素区的像素密度低于所述第一像素区的像素密度；所述制作方法包括：
在所述第二像素区制作阵列分布的多个像素单元和多个导电连接结构；
所述多个像素单元形成多行像素单元行，每一行像素单元行均包括沿第一方向排布的多个像素单元；每个像素单元均包括沿第一方向排列的多个子像素，在同一行像素单元行中，相邻的两个像素单元中最靠近的两个子像素形成子像素组；所述子像素包括：子像素驱动电路，以及分别与该子像素驱动电路耦接的第一信号线图形至第五信号线图形；
所述多个导电连接结构与所述子像素组一一对应，所述导电连接结构位于对应的子像素组包括的两个子像素之间，所述导电连接结构包括：异层设置的第一导电连接层、第二导电连接层和第三导电连接层；
所述第一导电连接层包括第一导电连接部和第二导电连接部，第一导电连接部和第二导电连接部之间具有第一间隙；所述第一导电连接部分别耦接对应的所述子像素组中各子像素包括的第一信号线图形，所述第二导电连接部分别耦接对应的所述子像素组中各子像素包括的第二信号线图形；
所述第二导电连接层包括第三导电连接部和至少一个第四导电连接部，相邻的所述第三导电连接部和所述第四导电连接部之间具有第二间隙；所述第三导电连接部分别耦接对应的所述子像素组中各子像素包括的第三信号线图形，所述至少一个第四导电连接部与对应的所述子像素组中每个子像素包括的第四信号线图形均一一对应，所述第四导电连接部分别与对应的第四信号线图形耦接；
所述第三导电连接层分别耦接对应的所述子像素组中各子像素包括的第五信号线图形，所述第五信号线图形用于传输具有固定电位的第五信号，所述第三导电连接层在所述显示面板的基底上的正投影，覆盖所述第一间隙在所述基底上的正投影的至少部分和所述第二间隙在所述基底上的正投影的至少部分。
采用本公开实施例提供的制作方法制作的显示面板中，在子像素组包括的两个子像素之间设置了导电连接结构，所述导电连接结构包括：异层设置的第一导电连接层、第二导电连接层和第三导电连接层75；所述第一导电连接层和所述第二导电连接层用于将子像素组中各子像素包括的用于传输相同信号的信号线图形耦接在一起；所述第三导电连接层75用于将子像素组中各子像素包括的用于传输具有固定电位的第五信号的第五信号线图形85耦接在一起；因此，采用本公开实施例提供的制作方法制作的显示面板通过设置所述导电连接结构，实现了将所述子像素组中各子像素包括的用于传输相同信号的信号线图形对应耦接在一起。
另外，采用本公开实施例提供的制作方法制作的显示面板中，通过设置所述第三导电连接层75在所述显示面板的基底上的正投影，覆盖所述第一间隙在所述基底上的正投影的至少部分和所述第二间隙在所述基底上的正投影的至少部分，使得所述第三导电连接层75能够覆盖所述子像素组中位于两个子像素之间相邻导电连接部之间的缝隙，减少了缝隙处产生的漏光现象，从而避免了光线透过该缝隙时产生的干扰性衍射、眩光等问题，更好的保证了显示面板中摄像头在拍照时的成像质量。
此外，采用本公开实施例提供的制作方法制作的显示面板中，将所述第三导电连接层75与用于传输具有固定电位的第五信号的第五信号线图形85耦接，使得所述第三导电连接层75具有稳定的电位，不会对所述第五信号线图形85的RC(阻容)loading(负载)产生太大影响。
需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (19)

1.一种显示面板，包括第一像素区和第二像素区，所述第二像素区的像素密度低于所述第一像素区的像素密度；所述第二像素区包括阵列分布的多个像素单元，所述多个像素单元形成多行像素单元行，每一行像素单元行均包括沿第一方向排布的多个像素单元；每个像素单元均包括沿第一方向排列的多个子像素，在同一行像素单元行中，相邻的两个像素单元中最靠近的两个子像素形成子像素组；所述子像素包括：子像素驱动电路，以及分别与该子像素驱动电路耦接的第一信号线图形至第五信号线图形；
所述显示面板还包括：与所述子像素组一一对应的多个导电连接结构，所述导电连接结构位于对应的子像素组包括的两个子像素之间，所述导电连接结构包括：异层设置的第一导电连接层、第二导电连接层和第三导电连接层；
所述第一导电连接层包括第一导电连接部和第二导电连接部，第一导电连接部和第二导电连接部之间具有第一间隙；所述第一导电连接部分别耦接对应的所述子像素组中各子像素包括的第一信号线图形，所述第二导电连接部分别耦接对应的所述子像素组中各子像素包括的第二信号线图形；
所述第二导电连接层包括第三导电连接部和至少一个第四导电连接部，相邻的所述第三导电连接部和所述第四导电连接部之间具有第二间隙；所述第三导电连接部分别耦接对应的所述子像素组中各子像素包括的第三信号线图形，所述至少一个第四导电连接部与对应的所述子像素组中每个子像素包括的第四信号线图形均一一对应，所述第四导电连接部分别与对应的第四信号线图形耦接；
所述第三导电连接层分别耦接对应的所述子像素组中各子像素包括的第五信号线图形，所述第五信号线图形用于传输具有固定电位的第五信号，所述第三导电连接层在所述显示面板的基底上的正投影，覆盖所述第一间隙在所述基底上的正投影的至少部分和所述第二间隙在所述基底上的正投影的至少部分。
2.根据权利要求1所述的显示面板，其中，所述第一信号线图形包括第一复位信号线图形，所述第一复位信号线图形的至少部分沿所述第一方向延伸；所述第二信号线图形包括发光控制信号线图形，所述发光控制信号线图形的至少部分沿所述第一方向延伸。
3.根据权利要求1所述的显示面板，其中，所述第三信号线图形包括沿第二方向排列的栅线图形和第二复位信号线图形，所述栅线图形的至少部分和所述第二复位信号线图形的至少部分均沿第一方向延伸，所述栅线图形和所述第二复位信号线图形用于传输相同的第三信号；
所述第三导电连接部包括第一部分、第二部分和第三部分，所述第一部分和所述第二部分沿第二方向延伸，所述第三部分沿第一方向延伸，所述第二方向与所述第一方向相交；所述第一部分分别耦接所述子像素组中一个子像素包括的所述栅线图形和所述第二复位信号线图形，所述第二部分分别耦接所述子像素组中另一个子像素包括的所述栅线图形和所述第二复位信号线图形，所述第三部分分别与所述第一部分和所述第二部分耦接。
4.根据权利要求1所述的显示面板，其中，所述第四信号线图形包括沿第二方向排列的两个初始化信号线图形，所述第二方向与所述第一方向相交，所述第二导电连接层包括两个第四导电连接部，所述两个第四导电连接部与对应的所述子像素组中每个子像素包括的所述初始化信号线图形均一一对应，每个所述第四导电连接部与对应的第四信号线图形分别耦接；
所述第三导电连接部在所述基底上的正投影的至少部分，位于所述两个第四导电连接部在所述基底上的正投影之间。
5.根据权利要求4所述的显示面板，其中，所述子像素驱动电路包括存储电容，所述存储电容包括相对设置的第一极板和第二极板，所述第一极板位于所述基底与所述第二极板之间；
所述第五信号线图形包括电源信号线图形，所述电源信号线图形的至少部分沿第二方向延伸，在同一子像素中所述第二极板与所述电源信号线图形耦接；
所述第三导电连接层分别耦接对应的所述子像素组中各子像素包括的所述第二极板。
6.根据权利要求4所述的显示面板，其中，所述第一导电连接部在所述基底上的正投影，分别与所述第三导电连接部在所述基底上的正投影，以及所述两个第四导电连接部中的一个在所述基底上的正投影交叠；和/或，
所述第二导电连接部在所述基底上的正投影，分别与所述第三导电连接部在所述基底上的正投影，以及所述两个第四导电连接部中的另一个在所述基底上的正投影交叠。
7.根据权利要求4所述的显示面板，其中，所述第一导电连接部、所述第二导电连接部、所述第四导电连接部均包括第一边部和第二边部，以及位于所述第一边部和第二边部之间的中间部；所述中间部沿第一方向延伸，所述第一边部包括沿第一方向延伸的部分和沿第二方向延伸的部分，所述第二边部包括沿第一方向延伸的部分和沿第二方向延伸的部分；
所述两个第四导电连接部中的一个包括的中间部在所述基底上的正投影，所述第一导电连接部包括的中间部在所述基底上的正投影，所述第三导电连接部的第三部分在所述基底上的正投影，所述第二导电连接部包括的中间部在所述基底上的正投影，以及所述两个第四导电连接部中的另一个包括的中间部在所述基底上的正投影，沿所述第二方向依次排列。
8.根据权利要求1所述的显示面板，其中，所述子像素驱动电路包括存储电容，所述存储电容包括沿垂直于所述基底的方向相对设置的第一极板和第二极板，所述第一极板位于所述基底与所述第二极板之间；
所述第四信号线图形包括电源信号线图形，所述电源信号线图形的至少部分沿第二方向延伸，所述第二极板与所述电源信号线图形耦接；
所述第二导电连接层包括一个第四导电连接部，所述第四导电连接部分别耦接对应的所述子像素组中各子像素包括的所述第二极板。
9.根据权利要求8所述的显示面板，其中，所述第五信号线图形包括沿所述第二方向排列的两个初始化信号线图形，所述第三导电连接层分别耦接对应的所述子像素组中各子像素包括的所述初始化信号线图形。
10.根据权利要求8所述的显示面板，其中，所述第四导电连接部在所述基底上的正投影，位于所述第一导电连接部在所述基底上的正投影与所述第二导电连接部在所述基底上的正投影之间；所述第三导电连接部在所述基底上的正投影与所述第二导电连接部在所述基底上的正投影交叠。
11.根据权利要求8所述的显示面板，其中，所述第四导电连接部在所述基底上的正投影，分别与所述第一导电连接部在所述基底上的正投影和所述第二导电连接部在所述基底上的正投影交叠。
12.根据权利要求8所述的显示面板，其中，所述第四导电连接部在所述基底上的正投影，与所述第一导电连接部在所述基底上的正投影交叠；所述第三导电连接部在所述基底上的正投影与所述第二导电连接部在所述基底上的正投影交叠。
13.根据权利要求1所述的显示面板，其中，所述第一导电连接部、所述第二导电连接部、所述第四导电连接部均包括第一边部和第二边部，以及位于所述第一边部和第二边部之间的中间部；所述中间部沿第一方向延伸，所述第一边部包括沿第一方向延伸的部分和沿第二方向延伸的部分，所述第二边部包括沿第一方向延伸的部分和沿第二方向延伸的部分；
所述第一导电连接部的中间部与所述第二导电连接部的中间部之间具有所述第一间隙，所述第一间隙沿垂直于所述第一方向的方向上具有第一宽度，所述第一宽度为满足所述第一导电连接部的中间部与所述第二导电连接部的中间部绝缘条件的最小宽度；
所述第三导电连接部的中间部与所述第四导电连接部的中间部之间具有所述第二间隙，所述第二间隙沿垂直于所述第一方向的方向上具有第二宽度，所述第二宽度为满足所述第三导电连接部的中间部与所述第四导电连接部的中间部绝缘条件的最小宽度。
14.根据权利要求1所述的显示面板，其中，
所述第三导电连接层在所述基底上的正投影与所述第一导电连接部在所述基底上的正投影，所述第二导电连接部在所述基底上的正投影，所述第三导电连接部在所述基底上的正投影，以及所述第四导电连接部在所述基底上的正投影均交叠。
15.根据权利要求14所述的显示面板，其中，所述第一导电连接部、所述第二导电连接部、所述第四导电连接部均包括第一边部和第二边部，以及位于所述第一边部和第二边部之间的中间部；所述中间部沿第一方向延伸，所述第一边部包括沿第一方向延伸的部分和沿第二方向延伸的部分，所述第二边部包括沿第一方向延伸的部分和沿第二方向延伸的部分；
所述第四导电连接部包括的中间部在所述基底上的正投影，所述第一导电连接部包括的中间部在所述基底上的正投影，所述第三导电连接部的第三部分在所述基底上的正投影，所述第二导电连接部包括的中间部在所述基底上的正投影，均位于所述第三导电连接层在所述基底上的正投影的内部。
16.根据权利要求1所述的显示面板，其中，所述子像素还包括数据线图形，所述数据线图形沿第二方向延伸；所述子像素驱动电路包括：晶体管结构和存储电容，所述存储电容包括相对设置的第一极板和第二极板；
所述第一导电连接层与所述晶体管结构的栅极同层同材料设置；
所述第二导电连接层与所述数据线图形同层同材料设置；
所述第三导电连接层与所述第二极板同层同材料设置。
17.根据权利要求1所述的显示面板，其中，所述第一信号线图形包括第一复位信号线图形，所述第二信号线图形包括发光控制信号线图形，所述第三信号线图形包括栅线图形和第二复位信号线图形；所述子像素还包括电源信号线图形，数据线图形，第一初始化信号线图形和第二初始化信号线图形；
所述子像素驱动电路均包括：存储电容，驱动晶体管、第一晶体管、第二晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管；
所述驱动晶体管的栅极与所述第一晶体管的第二极耦接，所述驱动晶体管的第一极与所述第五晶体管的第二极耦接，所述驱动晶体管的第二极与所述第一晶体管的第一极耦接；
所述第一晶体管的栅极与所述栅线图形耦接；
所述第二晶体管的栅极与所述第一复位信号线图形耦接，所述第二晶体管的第一极与所述第一初始化信号线图形耦接，所述第二晶体管的第二极与所述驱动晶体管的栅极耦接；
所述第四晶体管的栅极与所述栅线图形耦接，所述第四晶体管的第一极与所述数据线图形耦接，所述第四晶体管的第二极与所述驱动晶体管的第一极耦接；
所述第五晶体管的栅极与所述发光控制信号线图形耦接，所述第五晶体管的第一极与所述电源信号线图形耦接；
所述第六晶体管的栅极与所述发光控制信号线图形耦接，所述第六晶体管的第一极与所述驱动晶体管的第二极耦接，所述第六晶体管的第二极与显示面板中对应的所述发光元件耦接；
所述第七晶体管的第二极与对应的所述发光元件耦接，所述第七晶体管的栅极与所述第二复位信号线图形耦接，所述第七晶体管的第一极与所述第二初始化信号线图形耦接。
18.一种显示装置，所述显示装置包括如权利要求1～17中任一项所述的显示面板。
19.一种显示面板的制作方法，所述显示面板包括第一像素区和第二像素区，所述第二像素区的像素密度低于所述第一像素区的像素密度；所述制作方法包括：
在所述第二像素区制作阵列分布的多个像素单元和多个导电连接结构；
所述多个像素单元形成多行像素单元行，每一行像素单元行均包括沿第一方向排布的多个像素单元；每个像素单元均包括沿第一方向排列的多个子像素，在同一行像素单元行中，相邻的两个像素单元中最靠近的两个子像素形成子像素组；所述子像素包括：子像素驱动电路，以及分别与该子像素驱动电路耦接的第一信号线图形至第五信号线图形；
所述多个导电连接结构与所述子像素组一一对应，所述导电连接结构位于对应的子像素组包括的两个子像素之间，所述导电连接结构包括：异层设置的第一导电连接层、第二导电连接层和第三导电连接层；
所述第一导电连接层包括第一导电连接部和第二导电连接部，第一导电连接部和第二导电连接部之间具有第一间隙；所述第一导电连接部分别耦接对应的所述子像素组中各子像素包括的第一信号线图形，所述第二导电连接部分别耦接对应的所述子像素组中各子像素包括的第二信号线图形；
所述第二导电连接层包括第三导电连接部和至少一个第四导电连接部，相邻的所述第三导电连接部和所述第四导电连接部之间具有第二间隙；所述第三导电连接部分别耦接对应的所述子像素组中各子像素包括的第三信号线图形，所述至少一个第四导电连接部与对应的所述子像素组中每个子像素包括的第四信号线图形均一一对应，所述第四导电连接部分别与对应的第四信号线图形耦接；
所述第三导电连接层分别耦接对应的所述子像素组中各子像素包括的第五信号线图形，所述第五信号线图形用于传输具有固定电位的第五信号，所述第三导电连接层在所述显示面板的基底上的正投影，覆盖所述第一间隙在所述基底上的正投影的至少部分和所述第二间隙在所述基底上的正投影的至少部分。
CN202080000747.0A 2020-05-15 2020-05-15 显示面板及其制作方法、显示装置 Active CN114207696B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210405819.0A CN114743484A (zh) 2020-05-15 2020-05-15 显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/090539 WO2021227023A1 (zh) 2020-05-15 2020-05-15 显示面板及其制作方法、显示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210405819.0A Division CN114743484A (zh) 2020-05-15 2020-05-15 显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN114207696A CN114207696A (zh) 2022-03-18
CN114207696B true CN114207696B (zh) 2023-12-26

Family

ID=78525966

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210405819.0A Pending CN114743484A (zh) 2020-05-15 2020-05-15 显示面板和显示装置
CN202080000747.0A Active CN114207696B (zh) 2020-05-15 2020-05-15 显示面板及其制作方法、显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210405819.0A Pending CN114743484A (zh) 2020-05-15 2020-05-15 显示面板和显示装置

Country Status (4)

Country Link
US (2) US11968864B2 (zh)
EP (2) EP3996072B1 (zh)
CN (2) CN114743484A (zh)
WO (1) WO2021227023A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114743484A (zh) * 2020-05-15 2022-07-12 京东方科技集团股份有限公司 显示面板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634930A (zh) * 2019-09-27 2019-12-31 京东方科技集团股份有限公司 显示面板和显示装置
CN110767139A (zh) * 2019-03-29 2020-02-07 昆山国显光电有限公司 显示基板、显示面板及显示装置
CN210349260U (zh) * 2019-11-15 2020-04-17 京东方科技集团股份有限公司 显示面板、显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI598662B (zh) * 2015-01-12 2017-09-11 聯詠科技股份有限公司 顯示面板
US11264430B2 (en) 2016-02-18 2022-03-01 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel arrangement structure with misaligned repeating units, display substrate, display apparatus and method of fabrication thereof
CN107293570B (zh) * 2017-05-12 2019-10-22 上海天马微电子有限公司 一种显示面板和显示装置
CN113284911B (zh) * 2019-04-30 2024-05-07 武汉天马微电子有限公司 一种显示面板及显示装置
CN113707028B (zh) * 2019-06-28 2023-04-07 武汉天马微电子有限公司 一种显示面板和显示装置
CN110783386B (zh) * 2019-10-29 2020-12-25 昆山国显光电有限公司 显示面板及显示装置
CN110600531B (zh) * 2019-10-30 2021-10-29 武汉天马微电子有限公司 一种显示面板、其驱动方法及显示装置
KR20210052724A (ko) * 2019-10-30 2021-05-11 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
CN114203791A (zh) * 2019-11-29 2022-03-18 武汉天马微电子有限公司 显示面板和显示装置
CN114550606A (zh) * 2019-12-02 2022-05-27 武汉天马微电子有限公司 一种显示面板和显示装置
KR20210073147A (ko) * 2019-12-10 2021-06-18 엘지디스플레이 주식회사 표시장치
CN111129085A (zh) * 2019-12-12 2020-05-08 武汉华星光电半导体显示技术有限公司 一种显示面板及其显示装置
CN111192902B (zh) * 2019-12-16 2021-05-07 昆山国显光电有限公司 显示面板及其驱动方法、显示装置
CN110928453A (zh) * 2019-12-20 2020-03-27 京东方科技集团股份有限公司 显示面板和显示装置
KR20210080686A (ko) * 2019-12-20 2021-07-01 삼성디스플레이 주식회사 표시 장치
KR20210104399A (ko) * 2020-02-17 2021-08-25 삼성디스플레이 주식회사 표시 장치 및 이를 구비한 전자 기기
JP7398993B2 (ja) * 2020-03-23 2023-12-15 株式会社ジャパンディスプレイ 電極基板及び発光装置
KR20210121333A (ko) * 2020-03-26 2021-10-08 삼성디스플레이 주식회사 표시 장치
KR20210130906A (ko) * 2020-04-22 2021-11-02 삼성디스플레이 주식회사 표시 장치
CN114743484A (zh) 2020-05-15 2022-07-12 京东方科技集团股份有限公司 显示面板和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767139A (zh) * 2019-03-29 2020-02-07 昆山国显光电有限公司 显示基板、显示面板及显示装置
CN110634930A (zh) * 2019-09-27 2019-12-31 京东方科技集团股份有限公司 显示面板和显示装置
CN210349260U (zh) * 2019-11-15 2020-04-17 京东方科技集团股份有限公司 显示面板、显示装置

Also Published As

Publication number Publication date
US20220328607A1 (en) 2022-10-13
EP3996072A1 (en) 2022-05-11
EP3996072B1 (en) 2023-10-04
US11968864B2 (en) 2024-04-23
EP3996072A4 (en) 2022-08-31
CN114743484A (zh) 2022-07-12
WO2021227023A1 (zh) 2021-11-18
CN114207696A (zh) 2022-03-18
EP4213605A1 (en) 2023-07-19
US20220045157A1 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
WO2021227760A1 (zh) 一种显示面板及其制作方法、显示装置
CN111463255B (zh) 一种显示面板及其制作方法、显示装置
CN111508977B (zh) 一种显示面板及其制作方法、显示装置
WO2021104481A1 (zh) 显示基板、显示装置
CN113853643B (zh) 显示基板及其制作方法、显示装置
CN111508978A (zh) 一种显示面板及其制作方法、显示装置
CN114762125A (zh) 显示基板及显示装置
CN115066755A (zh) 显示基板及显示装置
WO2021189323A1 (zh) 显示面板及其制作方法、显示装置
CN113272963B (zh) 显示基板及其制作方法、驱动方法、显示装置
CN114586163A (zh) 显示基板及其制作方法、显示装置
CN114175133B (zh) 一种显示面板及其制作方法、显示装置
CN114207696B (zh) 显示面板及其制作方法、显示装置
CN115104186B (zh) 显示基板、显示面板、显示装置
CN115226412A (zh) 显示面板及显示装置
CN115425058A (zh) 显示面板及显示装置
US20240130183A1 (en) Display panel, method for manufacturing the same, and display device
CN114450797B (zh) 一种显示基板及其制作方法、显示装置
CN114616616B (zh) 一种显示基板及其制作方法、显示装置
WO2023130439A1 (zh) 显示基板和显示装置
CN115734657A (zh) 显示基板及其制作方法、显示装置
CN116034645A (zh) 显示基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant