CN216980566U - 显示基板和显示装置 - Google Patents

Abstract

本实用新型提供一种显示基板和显示装置，涉及显示技术领域，用于在克服像素布局难度的同时，保证子像素驱动电路的工作稳定性，以及显示产品的显示画质。所述显示基板包括：基底，设置于基底上的多个子像素和多条初始化信号线；子像素包括子像素驱动电路和屏蔽图形，子像素驱动电路包括驱动晶体管和补偿晶体管；补偿晶体管包括补偿有源层，补偿有源层包括第一补偿沟道部分，第二补偿沟道部分和补偿连接部，补偿连接部分别与第一补偿沟道部分和第二补偿沟道部分耦接；屏蔽图形与对应的初始化信号线耦接，屏蔽图形在基底上的正投影，与补偿连接部在基底上的正投影至少部分交叠。

Description

显示基板和显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种显示基板和显示装置。

背景技术

随着消费者对显示产品视角效果的不断追求，高像素分辨率显示产品成为显示产品发展的新趋势。而随着分辨率要求逐渐提高，像素尺寸逐渐下降，增加了像素布局难度。如何在克服像素布局难度的同时，保证子像素驱动电路的工作稳定性，以及显示产品的显示画质成为亟待解决的技术问题。

实用新型内容

本实用新型的目的在于提供一种显示基板和显示装置，用于在克服像素布局难度的同时，保证子像素驱动电路的工作稳定性，以及显示产品的显示画质。

为了实现上述目的，本实用新型提供如下技术方案：

本实用新型的第一方面提供一种显示基板，包括：基底，设置于所述基底上的多个子像素和多条初始化信号线；所述子像素包括子像素驱动电路和屏蔽图形，所述子像素驱动电路包括驱动晶体管和补偿晶体管；

所述补偿晶体管的第一极与所述驱动晶体管的第二极耦接，所述补偿晶体管的第二极与所述驱动晶体管的栅极耦接；所述补偿晶体管包括补偿有源层，所述补偿有源层包括第一补偿沟道部分，第二补偿沟道部分和补偿连接部，所述补偿连接部分别与所述第一补偿沟道部分和所述第二补偿沟道部分耦接；

所述屏蔽图形与对应的所述初始化信号线耦接，所述屏蔽图形在所述基底上的正投影，与所述补偿连接部在所述基底上的正投影至少部分交叠。

可选的，所述屏蔽图形与所述初始化信号线形成为一体结构。

可选的，所述初始化信号线包括沿第一方向延伸的至少部分，所述屏蔽图形包括沿第二方向延伸的至少部分，所述第二方向与所述第一方向相交；

所述子像素驱动电路还包括第一导电连接部，所述第一导电连接部的第一端与所述补偿晶体管的第二极耦接，所述第一导电连接部的第二端与所述驱动晶体管的栅极耦接；

沿所述第一方向，所述屏蔽图形在所述基底上的正投影，所述第二补偿沟道部分在所述基底上的正投影，所述第一导电连接部的第一端在所述基底上的正投影依次排列。

可选的，所述屏蔽图形包括沿所述第二方向延伸的条状图形，所述屏蔽图形的第一端与所述初始化信号线耦接，所述屏蔽图形的第二端在所述基底上的正投影与所述补偿连接部在所述基底上的正投影至少部分交叠；

沿所述第一方向，所述屏蔽图形的第二端的宽度大于所述屏蔽图形的第一端的宽度。

可选的，所述子像素还包括连接图形；所述子像素驱动电路还包括第一复位晶体管，所述第一复位晶体管的第二极通过所述连接图形与所述补偿晶体管的第二极耦接；

所述屏蔽图形在所述基底上的正投影，与所述连接图形在所述基底上的正投影不交叠。

可选的，所述屏蔽图形在所述基底上的正投影，与所述连接图形在所述基底上的正投影沿所述第一方向排列。

可选的，所述子像素还包括发光元件；所述子像素驱动电路还包括第二复位晶体管，所述第二复位晶体管的第二极与所述发光元件的阳极耦接；

所述第二复位晶体管包括第二复位有源层，所述第二复位有源层在所述基底上的正投影，与所述屏蔽图形在所述基底上的正投影沿所述第二方向排列。

可选的，所述多条初始化信号线包括多条第一初始化信号线，所述屏蔽图形与对应的所述第一初始化信号线耦接；所述第一复位晶体管的第一极与所述第一初始化信号线耦接；

所述显示基板还包括多条第二初始化信号线，所述第二复位晶体管的第一极与对应的第二初始化信号线耦接；所述第二复位有源层在所述基底上的正投影与所述第一初始化信号线在所述基底上的正投影不交叠。

可选的，所述子像素还包括第二导电连接部，所述第二导电连接部的第一端与所述第一复位晶体管的第一极耦接，所述第二导电连接部的第二端与所述第一初始化信号线耦接；

所述第二导电连接部的第一端在所述基底上的正投影，位于所述第一初始化信号线在所述基底上的正投影的第一侧，所述屏蔽图形在所述基底上的正投影，位于所述第一初始化信号线在所述基底上的正投影的第二侧，所述第一侧和所述第二侧沿所述第二方向相对。

可选的，所述显示基板还包括多条电源线，所述电源线包括沿所述第二方向延伸的至少部分；所述屏蔽图形在所述基底上的正投影，与所述电源线在所述基底上的正投影不交叠。

可选的，所述初始化信号线包括沿第一方向延伸的至少部分，所述屏蔽图形包括沿第二方向延伸的至少部分，所述第二方向与所述第一方向相交；

所述子像素驱动电路还包括第一导电连接部，所述第一导电连接部的第一端与所述补偿晶体管的第二极耦接，所述第一导电连接部的第二端与所述驱动晶体管的栅极耦接；

所述屏蔽图形在所述基底上的正投影的至少部分，与所述第一导电连接部在所述基底上的正投影沿所述第二方向排列。

可选的，所述子像素还包括连接图形；所述子像素驱动电路还包括第一复位晶体管，所述第一复位晶体管的第二极通过所述连接图形与所述补偿晶体管的第二极耦接；

所述屏蔽图形在所述基底上的正投影，与所述连接图形在所述基底上的正投影部分交叠。

可选的，所述子像素还包括发光元件；所述子像素驱动电路还包括第二复位晶体管，所述第二复位晶体管的第二极与所述发光元件的阳极耦接；所述第二复位晶体管包括第二复位有源层；

所述屏蔽图形的第一端与所述初始化信号线耦接，所述屏蔽图形的第二端在所述基底上的正投影与所述补偿连接部在所述基底上的正投影至少部分交叠；

所述屏蔽图形的第一端在所述基底上的正投影，与所述第二复位有源层在所述基底上的正投影的至少部分沿所述第一方向排列；所述屏蔽图形的第二端在所述基底上的正投影，与所述第二复位有源层在所述基底上的正投影沿所述第二方向排列。

可选的，所述多条初始化信号线包括多条第一初始化信号线，所述屏蔽图形与对应的所述第一初始化信号线耦接；所述第一复位晶体管的第一极与所述第一初始化信号线耦接；

所述显示基板还包括多条第二初始化信号线，所述第二复位晶体管的第一极与对应的第二初始化信号线耦接；所述第二复位有源层在所述基底上的正投影与所述第一初始化信号线在所述基底上的正投影部分交叠。

可选的，所述子像素还包括第二导电连接部，所述第二导电连接部的第一端与所述第一复位晶体管的第一极耦接，所述第二导电连接部的第二端与所述第一初始化信号线耦接；

所述第二导电连接部的第一端在所述基底上的正投影，与所述屏蔽图形在所述基底上的正投影，均位于所述第一初始化信号线在所述基底上的正投影的同一侧。

可选的，所述显示基板还包括多条电源线，所述电源线包括沿所述第二方向延伸的至少部分；所述屏蔽图形在所述基底上的正投影，与所述电源线在所述基底上的正投影部分交叠。

可选的，所述多条初始化信号线包括多条第二初始化信号线；所述屏蔽图形与所述第二初始化信号线耦接；

所述子像素还包括发光元件；所述子像素驱动电路还包括第二复位晶体管，所述第二复位晶体管的第一极与对应的第二初始化信号线耦接，所述第二复位晶体管的第二极与所述发光元件的阳极耦接。

可选的，所述显示基板还包括正常显示区，过渡区和屏下摄像头区；所述正常显示区，所述过渡区和所述屏下摄像头区中的至少一个包括所述子像素。

可选的，所述显示基板还包括多条数据线，多条栅线，多条发光控制线和多条电源线；

所述子像素驱动电路还包括存储电容，数据写入晶体管，电源控制晶体管和发光控制晶体管；

所述数据写入晶体管的栅极与对应的栅线耦接，所述数据写入晶体管的第一极与对应的数据线耦接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极耦接；

所述电源控制晶体管的栅极与对应的发光控制信号线耦接，所述电源控制晶体管的第一极与电源线耦接，所述电源控制晶体管的第二极与所述驱动晶体管的第一极耦接；

所述发光控制晶体管的栅极与对应的发光控制信号线耦接，所述发光控制晶体管的第一极与所述驱动晶体管的第二极耦接，所述发光控制晶体管的第二极与子像素包括的发光元件耦接；

所述存储电容的第一极板与所述驱动晶体管的栅极耦接，所述存储电容的第二极板与对应的电源线耦接。

本实用新型实施例还提供了一种显示装置，包括上述实施例提供的显示基板。

本实用新型提供的技术方案中，设置所述屏蔽图形与对应的所述初始化信号线耦接，使得所述屏蔽图形上具有稳定的初始化信号。设置所述屏蔽图形在所述基底上的正投影，与所述补偿连接部在所述基底上的正投影至少部分交叠，使得所述屏蔽图形能够很好的屏蔽所述补偿连接部周边的信号对所述补偿连接部产生的影响，保证了所述补偿晶体管具有稳定的特性，从而保证了子像素驱动电路的工作性能以及显示基板的显示品质。

而且，本实用新型提供的技术方案中，所述初始化信号线沿所述第一方向延伸，所述初始化信号线在所述基底上的正投影与所述补偿连接部在所述基底上的正投影沿所述第二方向排列，且所述初始化信号线与所述补偿连接部之间相距较近，通过设置屏蔽图形与初始化信号线连接，并通过所述屏蔽图形对所述补偿连接部遮挡，能够最大限度的降低所述屏蔽图形的尺寸，降低所述屏蔽图形的布局难度，能够在满足高分辨率显示产品中有限的子像素布局空间的限制条件下，很好的保证屏蔽效果。

附图说明

此处所说明的附图用来提供对本实用新型的进一步理解，构成本实用新型的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：

图1为本实用新型实施例提供的子像素驱动电路的电路结构图；

图2为本实用新型实施例提供的子像素驱动电路的驱动时序图；

图3为本实用新型实施例提供的子像素驱动电路的第一布局示意图；

图4为图3中有源层和第一栅金属层的布局示意图；

图5为图3中有源层和第一栅金属层和第二栅金属层的布局示意图；

图6为在图5的基础上增加第一源漏金属层的布局示意图；

图7为图3中有源层的布局示意图；

图8为图3中第一栅金属层的布局示意图；

图9为图3中第二栅金属层的布局示意图；

图10为图3中第一源漏金属层的布局示意图；

图11为图3中第二源漏金属层的布局示意图；

图12为本实用新型实施例提供的子像素驱动电路的第二布局示意图；

图13为图12中有源层和第一栅金属层的布局示意图；

图14为图12中有源层和第一栅金属层和第二栅金属层的布局示意图；

图15为在图14的基础上增加第一源漏金属层的布局示意图；

图16为图12中有源层的布局示意图；

图17为图12中第一栅金属层的布局示意图；

图18为图12中第二栅金属层的布局示意图；

图19为图12中第一源漏金属层的布局示意图；

图20为图12中第二源漏金属层的布局示意图。

具体实施方式

为了进一步说明本实用新型实施例提供的显示基板和显示装置，下面结合说明书附图进行详细描述。

请参阅图1，图2，图3，图4，图7，图8，图12，图13和图16，本实用新型实施例提供一种显示基板，包括：基底，设置于所述基底上的多个子像素和多条初始化信号线(如第一初始化信号线Vinit1)；所述子像素包括子像素驱动电路和屏蔽图形30，所述子像素驱动电路包括驱动晶体管T3和补偿晶体管T2；

所述补偿晶体管T2的第一极与所述驱动晶体管T3的第二极耦接，所述补偿晶体管T2的第二极与所述驱动晶体管T3的栅极T3-g耦接；所述补偿晶体管T2包括补偿有源层21，所述补偿有源层21包括第一补偿沟道部分210，第二补偿沟道部分211和补偿连接部213，所述补偿连接部213分别与所述第一补偿沟道部分210和所述第二补偿沟道部分211耦接；

所述屏蔽图形30与对应的所述初始化信号线耦接，所述屏蔽图形30在所述基底上的正投影，与所述补偿连接部213在所述基底上的正投影至少部分交叠。

示例性的，所述显示基板包括多个子像素，所述多个子像素包括的多个子像素驱动电路呈阵列分布。所述多个子像素驱动电路划分为多行子像素驱动电路和多列子像素驱动电路。所述多行子像素驱动电路沿第二方向排列，每行子像素驱动电路包括沿第一方向排列的多个子像素驱动电路。所述多列子像素驱动电路沿第一方向排列，每列子像素驱动电路包括沿第二方向排列的多个子像素驱动电路。示例性的，所述第一方向和所述第二方向相交。例如：所述第一方向包括横向，所述第二方向包括纵向。

示例性的，所述子像素包括子像素驱动电路和发光元件EL。所述子像素驱动电路与所述发光元件EL的阳极耦接，用于为发光元件EL提供驱动信号，驱动发光元件EL发光。

示例性的，所述多条初始化信号线沿所述第二方向排列，所述多条初始化信号线与所述多行子像素驱动电路一一对应。所述初始化信号线包括沿所述第一方向延伸的至少部分。

示例性的，所述初始化信号线用于传输初始化信号，所述初始化信号为具有稳定电位的直流信号。

示例性的，所述显示基板还包括多条栅线GA，所述多条栅线GA沿所述第二方向排列，所述多条栅线GA与所述多行子像素驱动电路一一对应。所述栅线GA包括沿所述第一方向延伸的至少部分。

示例性的，所述补偿晶体管T2的栅极与对应的栅线GA耦接，所述补偿晶体管T2的第一极与所述驱动晶体管T3的第二极耦接，所述补偿晶体管T2的第二极与所述驱动晶体管T3的栅极T3-g耦接。

示例性的，所述补偿晶体管T2包括双栅晶体管。所述补偿晶体管T2包括补偿有源层21，所述补偿有源层21包括第一补偿沟道部分210，第二补偿沟道部分211和补偿连接部213。所述补偿有源层21还用于形成所述补偿晶体管T2的第一极和第二极。所述第一补偿沟道部分210位于所述补偿连接部213和所述补偿晶体管T2的第一极之间。所述第二补偿沟道部分211位于所述补偿连接部213和所述补偿晶体管T2的第二极之间。

示例性的，所述补偿连接部213的导电性能优于所述第一补偿沟道部分210的导电性能。所述补偿连接部213的导电性能优于所述第二补偿沟道部分211的导电性能。

示例性的，所述屏蔽图形30与所述初始化信号线同层设置或异层设置。当所述屏蔽图形30与所述初始化信号线异层设置，所述屏蔽图形30与所述初始化信号线可以通过贯穿二者之间绝缘层的过孔实现耦接。

示例性的，所述屏蔽图形30在所述基底上的正投影，完全覆盖与所述补偿连接部213在所述基底上的正投影。

示例性的，所述屏蔽图形30在所述基底上的正投影，与所述显示基板中的数据线DA在所述基底上的正投影不交叠。这种设置方式避免了增加数据线DA的负载，避免了增加功耗。

根据上述显示基板的具体结构可知，本实用新型实施例提供的显示基板中，设置所述屏蔽图形30与对应的所述初始化信号线耦接，使得所述屏蔽图形30上具有稳定的初始化信号。设置所述屏蔽图形30在所述基底上的正投影，与所述补偿连接部213在所述基底上的正投影至少部分交叠，使得所述屏蔽图形30能够很好的屏蔽所述补偿连接部213周边的信号对所述补偿连接部213产生的影响，保证了所述补偿晶体管T2具有稳定的特性，从而保证了子像素驱动电路的工作性能以及显示基板的显示品质。

而且，本实用新型实施例提供的显示基板中，所述初始化信号线沿所述第一方向延伸，所述初始化信号线在所述基底上的正投影与所述补偿连接部213在所述基底上的正投影沿所述第二方向排列，且所述初始化信号线与所述补偿连接部213之间相距较近，通过设置屏蔽图形30与初始化信号线连接，并通过所述屏蔽图形30对所述补偿连接部213遮挡，能够最大限度的降低所述屏蔽图形30的尺寸，降低所述屏蔽图形30的布局难度，能够在满足高分辨率显示产品中有限的子像素布局空间的限制条件下，很好的保证屏蔽效果。

如图3，图5，图6，图9，图12，图14，图15和图18所示，在一些实施例中，设置所述屏蔽图形30与所述初始化信号线形成为一体结构。

示例性的，所述屏蔽图形30和所述初始化信号线采用显示基板中的第二栅金属层制作。这样能够保证所述屏蔽图形30与所述补偿连接部213之间具有合适的距离，既不会由于距离过近对补偿晶体管T2的工作性能产生影响，也不会由于距离过远而降低屏蔽效果。

上述设置方式不仅能够保证所述屏蔽图形30与所述初始化信号线之间的连接性能，还使得所述屏蔽图形30与所述初始化信号线能够在同一次构图工艺中形成，简化显示基板的制作工艺流程，降低了显示基板的制作难度。

如图3，图4，图6，图9和图10所示，在一些实施例中，所述初始化信号线包括沿第一方向延伸的至少部分，所述屏蔽图形30包括沿第二方向延伸的至少部分，所述第二方向与所述第一方向相交；

所述子像素驱动电路还包括第一导电连接部11，所述第一导电连接部11的第一端110与所述补偿晶体管T2的第二极耦接，所述第一导电连接部11的第二端111与所述驱动晶体管T3的栅极T3-g耦接；

沿所述第一方向，所述屏蔽图形30在所述基底上的正投影，所述第二补偿沟道部分211在所述基底上的正投影，所述第一导电连接部11的第一端110在所述基底上的正投影依次排列。

示例性的，所述第一导电连接部11包括沿所述第二方向延伸的条状图形。

示例性的，所述屏蔽图形30在所述基底上的正投影，与所述第一补偿沟道部分210在所述基底上的正投影沿所述第二方向排列。

上述设置所述屏蔽图形30包括沿第二方向延伸的至少部分，以及沿所述第一方向，所述屏蔽图形30在所述基底上的正投影，所述第二补偿沟道部分211在所述基底上的正投影，所述第一导电连接部11的第一端110在所述基底上的正投影依次排列；能够最大限度的缩短所述屏蔽图形30的尺寸，使得所述屏蔽图形30能够以最小的尺寸连接至所述初始化信号线，并能够实现对补偿连接部213进行遮挡。

如图3，图5，图6和图9所示，在一些实施例中，所述屏蔽图形30包括沿所述第二方向延伸的条状图形，所述屏蔽图形30的第一端301与所述初始化信号线耦接，所述屏蔽图形30的第二端302在所述基底上的正投影与所述补偿连接部213在所述基底上的正投影至少部分交叠；

沿所述第一方向，所述屏蔽图形30的第二端302的宽度大于所述屏蔽图形30的第一端301的宽度。

上述设置沿所述第一方向，所述屏蔽图形30的第二端302的宽度大于所述屏蔽图形30的第一端301的宽度，能够保证所述屏蔽图形30的第一端301占用较小的布局空间，同时保证所述屏蔽图形30的第二端302能够对所述补偿连接部213进行有效遮挡，很好的降低了屏蔽图形30的布局难度。

如图3至图7，图9所示，在一些实施例中，所述子像素还包括连接图形27；所述子像素驱动电路还包括第一复位晶体管T1，所述第一复位晶体管T1的第二极通过所述连接图形27与所述补偿晶体管T2的第二极耦接；

所述屏蔽图形30在所述基底上的正投影，与所述连接图形27在所述基底上的正投影不交叠。

示例性的，所述显示基板还包括多条复位线Rst，所述多条复位线Rst沿所述第二方向排列，所述复位线Rst包括沿所述第一方向延伸的至少部分。所述多条复位线Rst与所述多行子像素驱动电路一一对应。所述第一复位晶体管T1的栅极与对应的复位线Rst耦接。

示例性的，所述连接图形27采用显示基板中的有源层制作。所述连接图形27，所述第一复位晶体管T1的第二极和所述补偿晶体管T2的第二极形成为一体结构。

示例性的，所述连接图形27包括沿所述第二方向延伸的条形结构。

示例性的，所述连接图形27在所述基底上的正投影与所述第一导电连接部11在所述基底上的正投影沿所述第二方向排列。

上述设置所述屏蔽图形30在所述基底上的正投影，与所述连接图形27在所述基底上的正投影不交叠，能够最大限度的缩短所述屏蔽图形30的尺寸，使得所述屏蔽图形30能够以最小的尺寸连接至所述初始化信号线，并能够实现对补偿连接部213进行遮挡。

如图3至图7，图9所示，在一些实施例中，设置所述屏蔽图形30在所述基底上的正投影，与所述连接图形27在所述基底上的正投影沿所述第一方向排列。

上述设置方式能够降低所述屏蔽图形30的布局难度，能够最大限度的缩短所述屏蔽图形30的尺寸，使得所述屏蔽图形30能够以最小的尺寸连接至所述初始化信号线，并能够实现对补偿连接部213进行遮挡。

如图3，图5，图6，图7和图9所示，在一些实施例中，所述子像素还包括发光元件EL；所述子像素驱动电路还包括第二复位晶体管T7，所述第二复位晶体管T7的第二极与所述发光元件EL的阳极耦接；

所述第二复位晶体管T7包括第二复位有源层26，所述第二复位有源层26在所述基底上的正投影，与所述屏蔽图形30在所述基底上的正投影沿所述第二方向排列。

示例性的，所述第二复位晶体管T7的栅极与沿所述第二方向相邻的子像素驱动电路中的第一复位晶体管T1的栅极耦接同一条复位线。所述第二复位晶体管T7用于对发光元件EL的阳极进行复位。

示例性的，所述第二复位有源层26包括沿所述第二方向延伸的条状图形。

上述设置所述第二复位有源层26在所述基底上的正投影，与所述屏蔽图形30在所述基底上的正投影沿所述第二方向排列，使得所述屏蔽图形30不会增加所述子像素驱动电路在所述第一方向上占用的布局空间宽度，有利于显示基板实现高像素分辨率。

如图3，图5，图6,和图9所示，在一些实施例中，所述多条初始化信号线包括多条第一初始化信号线Vinit1，所述屏蔽图形30与对应的所述第一初始化信号线Vinit1耦接；所述第一复位晶体管T1的第一极与所述第一初始化信号线Vinit1耦接；

所述显示基板还包括多条第二初始化信号线Vinit2，所述第二复位晶体管T7的第一极与对应的第二初始化信号线Vinit2耦接；所述第二复位有源层26在所述基底上的正投影与所述第一初始化信号线Vinit1在所述基底上的正投影不交叠。

示例性的，所述第一初始化信号线Vinit1在所述基底上的正投影，位于所述屏蔽图形30在所述基底上的正投影与所述第二初始化信号线Vinit2在所述基底上的正投影之间。

示例性的，所述屏蔽图形30在所述基底上的正投影与所述第二初始化信号线Vinit2在所述基底上的正投影不交叠。

示例性的，所述第一初始化信号线Vinit1用于提供第一初始化信号。所述第二初始化信号线Vinit2用于提供第二初始化信号。所述第一初始化信号和所述第二初始化信号均为具有稳定电位的直流信号。

示例性的，所述多条第二初始化信号线Vinit2沿所述第二方向排列，所述第二初始化信号线Vinit2包括沿所述第一方向延伸的至少部分。所述多条第二初始化信号线Vinit2与所述多行子像素驱动电路一一对应。

上述设置所述第二复位有源层26在所述基底上的正投影与所述第一初始化信号线Vinit1在所述基底上的正投影不交叠，有利于缩短所述子像素驱动电路在所述第二方向上占用的布局空间的长度。

如图3，图5，图6，图9和图10所示，在一些实施例中，所述子像素还包括第二导电连接部12，所述第二导电连接部12的第一端120与所述第一复位晶体管T1的第一极耦接，所述第二导电连接部12的第二端121与所述第一初始化信号线Vinit1耦接；

所述第二导电连接部12的第一端120在所述基底上的正投影，位于所述第一初始化信号线Vinit1在所述基底上的正投影的第一侧，所述屏蔽图形30在所述基底上的正投影，位于所述第一初始化信号线Vinit1在所述基底上的正投影的第二侧，所述第一侧和所述第二侧沿所述第二方向相对。

示例性的，所述第二导电连接部12包括沿所述第二方向延伸的条状图形。

示例性的，所述第二导电连接部12在所述基底上的正投影，与所述复位线Rst在所述基底上的正投影不交叠。

上述设置所述第二导电连接部12和所述屏蔽图形30分别位于所述第一初始化信号线Vinit1的两侧，能够降低所述子像素驱动电路在所述第一方向的布局难度。

如图3和图11所示，在一些实施例中，所述显示基板还包括多条电源线VDD，所述电源线VDD包括沿所述第二方向延伸的至少部分；所述屏蔽图形30在所述基底上的正投影，与所述电源线VDD在所述基底上的正投影不交叠。

示例性的，所述多条电源线VDD沿所述第一方向排列。所述多条电源线VDD与所述多列子像素驱动电路一一对应。所述电源线VDD包括沿所述第二方向延伸的至少部分。所述电源线VDD用于传输稳定的电源信号。

示例性的，所述屏蔽图形30在所述基底上的正投影，与所述电源线VDD在所述基底上的正投影沿所述第一方向排列。

上述设置所述屏蔽图形30在所述基底上的正投影，与所述电源线VDD在所述基底上的正投影不交叠，有利于缩小所述屏蔽图形30的尺寸，降低所述子像素驱动电路的布局难度。

如图12，图13，图15，图17，图18和图19所示，在一些实施例中，所述初始化信号线包括沿第一方向延伸的至少部分，所述屏蔽图形30包括沿第二方向延伸的至少部分，所述第二方向与所述第一方向相交；

所述子像素驱动电路还包括第一导电连接部11，所述第一导电连接部11的第一端110与所述补偿晶体管T2的第二极耦接，所述第一导电连接部11的第二端111与所述驱动晶体管T3的栅极T3-g耦接；

所述屏蔽图形30在所述基底上的正投影的至少部分，与所述第一导电连接部11在所述基底上的正投影沿所述第二方向排列。

如图18所示，示例性的，所述屏蔽图形30包括沿所述第一方向延伸的第一屏蔽部分303，沿所述第二方向延伸的第二屏蔽部分304，以及沿第三方向延伸的第三屏蔽部分305。所述第三方向与所述第一方向和所述第二方向均相交。

示例性的，所述第一导电连接图形27包括沿所述第二方向延伸的第一导电部分和沿所述第三方向延伸的第二导电部分。

示例性的，所述第一导电连接部11在垂直于其自身延伸方向上的宽度均匀。

上述设置所述屏蔽图形30在所述基底上的正投影的至少部分，与所述第一导电连接部11在所述基底上的正投影沿所述第二方向排列，能够有效利用有限的布局空间，有利于显示基板实现高分辨率显示。

如图12至图15所示，在一些实施例中，所述子像素还包括连接图形27；所述子像素驱动电路还包括第一复位晶体管T1，所述第一复位晶体管T1的第二极通过所述连接图形27与所述补偿晶体管T2的第二极耦接；

所述屏蔽图形30在所述基底上的正投影，与所述连接图形27在所述基底上的正投影部分交叠。

由于所述屏蔽图形30上具有稳定的电位，因此通过设置所述屏蔽图形30在所述基底上的正投影，与所述连接图形27在所述基底上的正投影部分交叠，有利于提升所述第一复位晶体管T1的第二极和所述补偿晶体管T2的第二极的电位稳定性。

如图12，图16和图18所示，在一些实施例中，所述子像素还包括发光元件EL；所述子像素驱动电路还包括第二复位晶体管T7，所述第二复位晶体管T7的第二极与所述发光元件EL的阳极耦接；所述第二复位晶体管T7包括第二复位有源层26；

所述屏蔽图形30的第一端301与所述初始化信号线耦接，所述屏蔽图形30的第二端302在所述基底上的正投影与所述补偿连接部213在所述基底上的正投影至少部分交叠；

所述屏蔽图形30的第一端301在所述基底上的正投影，与所述第二复位有源层26在所述基底上的正投影的至少部分沿所述第一方向排列；所述屏蔽图形30的第二端302在所述基底上的正投影，与所述第二复位有源层26在所述基底上的正投影沿所述第二方向排列。

示例性的，所述子像素驱动电路可以应用于包括屏下摄像头区的显示基板。所述子像素驱动电路可以应用于显示基板中的正常显示区，也可以应用于显示基板中位于正常显示区和屏下摄像头区之间的过渡区，也可以应用于屏下摄像头区内。

示例性的，所述子像素驱动电路位于所述过渡区，用于驱动屏下显示区域中的阳极时，显示基板中还包括连接线18，该连接线18可以采用第一源漏金属层制作，连接线18用于连接为了避开屏下显示区域的数据线DA，用于为该数据线DA提供数据信号。示例性的，所述连接线18包括沿所述第一方向延伸的部分，所述连接线18在所述基底上的正投影，与所述屏蔽图形30在所述基底上的正投影至少部分交叠。

上述设置所述屏蔽图形30的第一端301在所述基底上的正投影，与所述第二复位有源层26在所述基底上的正投影的至少部分沿所述第一方向排列；所述屏蔽图形30的第二端302在所述基底上的正投影，与所述第二复位有源层26在所述基底上的正投影沿所述第二方向排列；有利于缩小所述屏蔽图形30在所述第一方向上占用的布局空间的宽度，同时有利缩小所述屏蔽图形30在所述第二方向上占用的布局空间的长度。上述设置方式很好的降低了子像素的布局难度，有利于显示基板实现高像素分辨率显示。

在一些实施例中，所述多条初始化信号线包括多条第一初始化信号线Vinit1，所述屏蔽图形30与对应的所述第一初始化信号线Vinit1耦接；所述第一复位晶体管T1的第一极与所述第一初始化信号线Vinit1耦接；

所述显示基板还包括多条第二初始化信号线Vinit2，所述第二复位晶体管T7的第一极与对应的第二初始化信号线Vinit2耦接；所述第二复位有源层26在所述基底上的正投影与所述第一初始化信号线Vinit1在所述基底上的正投影部分交叠。

如图15所示，在一些实施例中，所述子像素还包括第二导电连接部12，所述第二导电连接部12的第一端120与所述第一复位晶体管T1的第一极耦接，所述第二导电连接部12的第二端121与所述第一初始化信号线Vinit1耦接；

所述第二导电连接部12的第一端120在所述基底上的正投影，与所述屏蔽图形30在所述基底上的正投影，均位于所述第一初始化信号线Vinit1在所述基底上的正投影的同一侧。

示例性的，所述第二导电连接部12包括沿所述第三方向延伸的至少部分。

示例性的，所述第二导电连接部12的第一端120在所述基底上的正投影，位于所述屏蔽图形30在所述基底上的正投影，和所述第二复位有源层26在所述基底上的正投影之间。

上述设置所述第二导电连接部12的第一端120在所述基底上的正投影，与所述屏蔽图形30在所述基底上的正投影，均位于所述第一初始化信号线Vinit1在所述基底上的正投影的同一侧，有利于缩小子像素在所述第二方向上占用的布局空间的宽度。

如图12和图20所示，在一些实施例中，设置所述显示基板还包括多条电源线VDD，所述电源线VDD包括沿所述第二方向延伸的至少部分；所述屏蔽图形30在所述基底上的正投影，与所述电源线VDD在所述基底上的正投影部分交叠。

上述设置方式有利于降低所述屏蔽图形30的布局难度。

如图12至图15所示，在一些实施例中，所述多条初始化信号线包括多条第二初始化信号线Vinit2；所述屏蔽图形30与所述第二初始化信号线Vinit2耦接；

所述子像素还包括发光元件EL；所述子像素驱动电路还包括第二复位晶体管T7，所述第二复位晶体管T7的第一极与对应的第二初始化信号线Vinit2耦接，所述第二复位晶体管T7的第二极与所述发光元件EL的阳极耦接。

将所述屏蔽图形30与所述第二初始化信号线Vinit2耦接，使得所述屏蔽图形30上加载有第二初始化信号线Vinit2提供的第二初始化信号，同样能够实现良好的屏蔽效果。

在一些实施例中，所述显示基板还包括正常显示区，过渡区和屏下摄像头区；所述正常显示区，所述过渡区和所述屏下摄像头区中的至少一个包括所述子像素。

上述实施例提供的子像素结构可以应用于所述正常显示区，所述过渡区和所述屏下摄像头区中的至少一个区域中，也可以应用于不包括屏下摄像头区的显示产品中。尤其对于包括屏下摄像头区的显示产品，为了实现高分辨率显示，其包括的子像素能够占用的布局空间很小，采用上述结构的子像素，能够满足屏下摄像头区的显示产品的需求。

设置显示产品包括上述实施例提供的子像素，能够降低子像素的布局难度，有利于显示产品实现高像素分辨率。

如图1至图4，图12和图13所示，在一些实施例中，所述显示基板还包括多条数据线DA，多条栅线GA，多条发光控制线EM和多条电源线VDD；

所述子像素驱动电路还包括存储电容Cst，数据写入晶体管T4，电源控制晶体管T5和发光控制晶体管T6；

所述数据写入晶体管T4的栅极与对应的栅线GA耦接，所述数据写入晶体管T4的第一极与对应的数据线DA耦接，所述数据写入晶体管T4的第二极与所述驱动晶体管T3的第一极耦接；

所述电源控制晶体管T5的栅极与对应的发光控制信号线耦接，所述电源控制晶体管T5的第一极与电源线VDD耦接，所述电源控制晶体管T5的第二极与所述驱动晶体管T3的第一极耦接；

所述发光控制晶体管T6的栅极与对应的发光控制信号线耦接，所述发光控制晶体管T6的第一极与所述驱动晶体管T3的第二极耦接，所述发光控制晶体管T6的第二极与子像素包括的发光元件EL耦接；

如图8，图9，图17和图18所示，所述存储电容Cst的第一极板Cst1与所述驱动晶体管T3的栅极T3-g耦接，所述存储电容Cst的第二极板Cst2与对应的电源线VDD耦接。

示例性的，所述多条数据线DA与所述多列子像素驱动电路一一对应。所述多条电源线VDD与所述多列子像素驱动电路一一对应。所述多条发光控制线EM与所述多行子像素驱动电路一一对应。上述多条栅线与所述多行子像素驱动电路一一对应。

更详细地说，所述子像素驱动电路包括第一复位晶体管T1，补偿晶体管T2，驱动晶体管T3，数据写入晶体管T4，电源控制晶体管T5，发光控制晶体管T6，第二复位晶体管T7和存储电容Cst。

如图1和图2所示，上述结构的子像素驱动电路在工作时，每个工作周期均包括第一复位时段P1、写入补偿时段P2、第二复位时段P3和发光时段P4。

在所述第一复位时段P1，复位线Rst输入的复位信号处于有效电平，第一复位晶体管T1导通，由第一初始化信号线Vinit1传输的第一初始化信号输入至驱动晶体管T3的栅极T3-g，使得前一帧保持在驱动晶体管T3上的栅源电压Vgs被清零，实现对驱动晶体管T3的栅极T3-g复位。

在写入补偿时段P2，所述复位信号处于非有效电平，第一复位晶体管T1截止，栅线GA输入的栅极扫描信号处于有效电平，控制补偿晶体管T2和数据写入晶体管T4导通，数据线DA写入数据信号，并经所述数据写入晶体管T4传输至驱动晶体管T3的第一极，同时，补偿晶体管T2和数据写入晶体管T4导通，使得驱动晶体管T3形成为二极管结构，因此通过补偿晶体管T2、驱动晶体管T3和数据写入晶体管T4配合工作，实现对驱动晶体管T3的阈值电压补偿，当补偿的时间足够长时，可控制驱动晶体管T3的栅极T3-g电位最终达到Vdata+Vth，其中，Vdata代表数据信号电压值，Vth代表驱动晶体管T3的阈值电压。

在第二复位时段P3，所述栅极扫描信号处于非有效电平，补偿晶体管T2和数据写入晶体管T4均截止，相邻的下一行子像素耦接的复位线Rst’输入的复位信号处于有效电平，控制第二复位晶体管T7导通，将所述第二初始化信号线Vinit2输入的初始化信号输入至发光元件EL的阳极，控制发光元件EL不发光。发光元件EL的阴极接入负电源信号VSS。

在发光时段P4，发光控制线EM写入的发光控制信号处于有效电平，控制电源控制晶体管T5和发光控制晶体管T6导通，使得由电源线VDD传输的电源信号输入至驱动晶体管T3的第一极，同时由于驱动晶体管T3的栅极T3-g保持在Vdata+Vth，使得驱动晶体管T3导通，驱动晶体管T3对应的栅源电压为Vdata+Vth-VDD，其中VDD为电源信号对应的电压值，基于该栅源电压产生的漏电流流向对应的发光元件EL的阳极，驱动对应的发光元件EL发光。

上述实施例提供的显示基板中包括：沿远离所述基底的方向依次层叠设置于所述基底上的有源层，第一栅绝缘层，第一栅金属层，第二栅绝缘层，第二栅金属层，层间绝缘层，第一源漏金属层，第一平坦层，第二源漏金属层，第二平坦层，阳极层，像素界定层，发光功能层，阴极层和封装层。所述显示基板中也可以包括钝化层。

如图7和图16所示，所述有源层用于形成：连接图形27，所述第一复位晶体管T1包括的第一复位有源层20，所述补偿晶体管T2包括的补偿有源层21，所述驱动晶体管T3包括的驱动有源层22，所述数据写入晶体管T4包括数据写入有源层23，所述电源控制晶体管T5包括的电源控制有源层24，所述发光控制晶体管T6包括的发光控制有源层25，所述第二复位晶体管T7包括的第二复位有源层26，以及一些导电结构。

如图8和图17所示，所述第一栅金属层用于形成：所述复位线Rst，所述栅线GA和所述发光控制线EM，以及各晶体管的栅极。

如图9和图18所示，所述第二栅金属层用于形成：所述第一初始化信号线Vinit1，所述第二初始化信号线Vinit2，屏蔽图形，以及所述存储电容Cst的第二极板Cst2。

如图10和图19所示，所述第一源漏金属层用于形成：所述第一导电连接部11，所述第二导电连接部12，所述第三导电连接部13，第四导电连接部14，第五导电连接部15，第六导电连接部16。所述第一导电连接部11用于耦接所述驱动晶体管T3的栅极T3-g和所述补偿晶体管T2的第二极。所述第二导电连接部12用于耦接所述第一复位晶体管T1的第一极和所述第一初始化信号线Vinit1。所述第三导电连接部13用于耦接所述数据写入晶体管T4的第一极和所述数据线DA。所述第四导电连接部14用于耦接所述第二复位晶体管T7的第一极与所述第二初始化信号线Vinit2。所述第五导电连接部15用于耦接所述电源控制晶体管T5的第一极和对应的电源线VDD。所述第六导电连接部16用于耦接所述发光控制晶体管T6的第二极和第七导电连接部17。所述第七导电连接部17与对应的阳极耦接。

如图11和图20所示，所述第二源漏金属层用于形成：所述电源线VDD，所述数据线DA和所述第七导电连接部17。

所述显示基板的制作工艺流程如下：

在玻璃基板上制作有机PI基底。

在有机PI基底上沉积有源材料层，在有源材料层上覆盖光刻胶，然后通过曝光、显影、刻蚀等工艺得到有源层。

在有源层上继续沉积形成无机介质层，以形成第一栅绝缘层。

在所述第一栅绝缘层上沉积第一栅金属材料层，在所述第一栅金属材料层上覆盖光刻胶，然后通过曝光、显影、干法刻蚀等工艺得到第一栅金属层。

在所述第一栅金属层上继续沉积无机介质层，形成第二栅绝缘层。

在所述第二栅绝缘层上沉积第二栅金属层材料层，在所述第二栅金属材料层上盖光刻胶，然后通过曝光、显影、干法刻蚀等工艺得到第二栅金属层。

在所述第二栅金属层上沉积形成层间绝缘层，在所述层间绝缘层上覆盖光刻胶，然后通过曝光、显影、干法刻蚀等工艺实现对所述层间绝缘层的图形化。图形化后的层间绝缘层上包括过孔，该过孔主要用于耦接第一源漏金属层和层间绝缘层下方的导电膜层。

在所述层间绝缘层上沉积形成第一源漏金属材料层，在所述第一源漏金属材料层上覆盖光刻胶，然后通过曝光、显影、干法刻蚀等工艺得到第一源漏金属层。

在所述第一源漏金属层上沉积形成第一平坦层，在所述第一平坦层上覆盖光刻胶，然后通过曝光、显影、干法刻蚀等工艺实现对所述第一平坦层的图形化。

在所述第一平坦层上沉积形成第二源漏金属材料层，在所述第二源漏金属材料层上覆盖光刻胶，然后通过曝光、显影、干法刻蚀等工艺得到第二源漏金属层。

本实用新型实施例还提供了一种显示装置，包括上述实施例提供的显示基板。

需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板等。显示装置的示例可以包括有机发光显示设备、发光二极管显示设备、量子点发光显示设备和微发光二极管显示设备等。

上述实施例提供的显示基板中，设置所述屏蔽图形30与对应的所述初始化信号线耦接，使得所述屏蔽图形30上具有稳定的初始化信号。设置所述屏蔽图形30在所述基底上的正投影，与所述补偿连接部213在所述基底上的正投影至少部分交叠，使得所述屏蔽图形30能够很好的屏蔽所述补偿连接部213周边的信号对所述补偿连接部213产生的影响，保证了所述补偿晶体管T2具有稳定的特性，从而保证了子像素驱动电路的工作性能以及显示基板的显示品质。

而且，上述实施例提供的显示基板中，所述初始化信号线沿所述第一方向延伸，所述初始化信号线在所述基底上的正投影与所述补偿连接部213在所述基底上的正投影沿所述第二方向排列，且所述初始化信号线与所述补偿连接部213之间相距较近，通过设置屏蔽图形30与初始化信号线连接，并通过所述屏蔽图形30对所述补偿连接部213遮挡，能够最大限度的降低所述屏蔽图形30的尺寸，降低所述屏蔽图形30的布局难度，能够在满足高分辨率显示产品中有限的子像素布局空间的限制条件下，很好的保证屏蔽效果。

本实用新型实施例提供的显示装置在包括上述显示基板时，同样具有上述有益效果，此处不再赘述。

需要说明，信号线沿X方向延伸是指：信号线包括主要部分和与所述主要部分连接的次要部分，所述主要部分是线、线段或条形状体，所述主要部分沿X方向延展，且所述主要部分沿X方向延展的长度大于次要部分沿其它方向伸展的长度。

需要说明的是，本实用新型实施例的“同层”可以指的是处于相同结构层上的膜层。或者例如，处于同层的膜层可以是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。这些特定图形还可能处于不同的高度或者具有不同的厚度。

在本实用新型各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本实用新型的保护范围之内。

需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。

除非另外定义，本公开使用的技术术语或者科学术语应当为本实用新型所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。

在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1.一种显示基板，其特征在于，包括：基底，设置于所述基底上的多个子像素和多条初始化信号线；所述子像素包括子像素驱动电路和屏蔽图形，所述子像素驱动电路包括驱动晶体管和补偿晶体管；

所述补偿晶体管的第一极与所述驱动晶体管的第二极耦接，所述补偿晶体管的第二极与所述驱动晶体管的栅极耦接；所述补偿晶体管包括补偿有源层，所述补偿有源层包括第一补偿沟道部分，第二补偿沟道部分和补偿连接部，所述补偿连接部分别与所述第一补偿沟道部分和所述第二补偿沟道部分耦接；

所述屏蔽图形与对应的所述初始化信号线耦接，所述屏蔽图形在所述基底上的正投影，与所述补偿连接部在所述基底上的正投影至少部分交叠。

2.根据权利要求1所述的显示基板，其特征在于，所述屏蔽图形与所述初始化信号线形成为一体结构。

3.根据权利要求1所述的显示基板，其特征在于，所述初始化信号线包括沿第一方向延伸的至少部分，所述屏蔽图形包括沿第二方向延伸的至少部分，所述第二方向与所述第一方向相交；

所述子像素驱动电路还包括第一导电连接部，所述第一导电连接部的第一端与所述补偿晶体管的第二极耦接，所述第一导电连接部的第二端与所述驱动晶体管的栅极耦接；

沿所述第一方向，所述屏蔽图形在所述基底上的正投影，所述第二补偿沟道部分在所述基底上的正投影，所述第一导电连接部的第一端在所述基底上的正投影依次排列。

4.根据权利要求3所述的显示基板，其特征在于，所述屏蔽图形包括沿所述第二方向延伸的条状图形，所述屏蔽图形的第一端与所述初始化信号线耦接，所述屏蔽图形的第二端在所述基底上的正投影与所述补偿连接部在所述基底上的正投影至少部分交叠；

沿所述第一方向，所述屏蔽图形的第二端的宽度大于所述屏蔽图形的第一端的宽度。

5.根据权利要求3所述的显示基板，其特征在于，所述子像素还包括连接图形；所述子像素驱动电路还包括第一复位晶体管，所述第一复位晶体管的第二极通过所述连接图形与所述补偿晶体管的第二极耦接；

所述屏蔽图形在所述基底上的正投影，与所述连接图形在所述基底上的正投影不交叠。

6.根据权利要求5所述的显示基板，其特征在于，所述屏蔽图形在所述基底上的正投影，与所述连接图形在所述基底上的正投影沿所述第一方向排列。

7.根据权利要求5所述的显示基板，其特征在于，所述子像素还包括发光元件；所述子像素驱动电路还包括第二复位晶体管，所述第二复位晶体管的第二极与所述发光元件的阳极耦接；

所述第二复位晶体管包括第二复位有源层，所述第二复位有源层在所述基底上的正投影，与所述屏蔽图形在所述基底上的正投影沿所述第二方向排列。

8.根据权利要求7所述的显示基板，其特征在于，所述多条初始化信号线包括多条第一初始化信号线，所述屏蔽图形与对应的所述第一初始化信号线耦接；所述第一复位晶体管的第一极与所述第一初始化信号线耦接；

所述显示基板还包括多条第二初始化信号线，所述第二复位晶体管的第一极与对应的第二初始化信号线耦接；所述第二复位有源层在所述基底上的正投影与所述第一初始化信号线在所述基底上的正投影不交叠。

9.根据权利要求8所述的显示基板，其特征在于，所述子像素还包括第二导电连接部，所述第二导电连接部的第一端与所述第一复位晶体管的第一极耦接，所述第二导电连接部的第二端与所述第一初始化信号线耦接；

所述第二导电连接部的第一端在所述基底上的正投影，位于所述第一初始化信号线在所述基底上的正投影的第一侧，所述屏蔽图形在所述基底上的正投影，位于所述第一初始化信号线在所述基底上的正投影的第二侧，所述第一侧和所述第二侧沿所述第二方向相对。

10.根据权利要求3所述的显示基板，其特征在于，所述显示基板还包括多条电源线，所述电源线包括沿所述第二方向延伸的至少部分；所述屏蔽图形在所述基底上的正投影，与所述电源线在所述基底上的正投影不交叠。

11.根据权利要求1所述的显示基板，其特征在于，所述初始化信号线包括沿第一方向延伸的至少部分，所述屏蔽图形包括沿第二方向延伸的至少部分，所述第二方向与所述第一方向相交；

所述子像素驱动电路还包括第一导电连接部，所述第一导电连接部的第一端与所述补偿晶体管的第二极耦接，所述第一导电连接部的第二端与所述驱动晶体管的栅极耦接；

所述屏蔽图形在所述基底上的正投影的至少部分，与所述第一导电连接部在所述基底上的正投影沿所述第二方向排列。

12.根据权利要求11所述的显示基板，其特征在于，所述子像素还包括连接图形；所述子像素驱动电路还包括第一复位晶体管，所述第一复位晶体管的第二极通过所述连接图形与所述补偿晶体管的第二极耦接；

所述屏蔽图形在所述基底上的正投影，与所述连接图形在所述基底上的正投影部分交叠。

13.根据权利要求12所述的显示基板，其特征在于，所述子像素还包括发光元件；所述子像素驱动电路还包括第二复位晶体管，所述第二复位晶体管的第二极与所述发光元件的阳极耦接；所述第二复位晶体管包括第二复位有源层；

所述屏蔽图形的第一端与所述初始化信号线耦接，所述屏蔽图形的第二端在所述基底上的正投影与所述补偿连接部在所述基底上的正投影至少部分交叠；

所述屏蔽图形的第一端在所述基底上的正投影，与所述第二复位有源层在所述基底上的正投影的至少部分沿所述第一方向排列；所述屏蔽图形的第二端在所述基底上的正投影，与所述第二复位有源层在所述基底上的正投影沿所述第二方向排列。

14.根据权利要求13所述的显示基板，其特征在于，所述多条初始化信号线包括多条第一初始化信号线，所述屏蔽图形与对应的所述第一初始化信号线耦接；所述第一复位晶体管的第一极与所述第一初始化信号线耦接；

所述显示基板还包括多条第二初始化信号线，所述第二复位晶体管的第一极与对应的第二初始化信号线耦接；所述第二复位有源层在所述基底上的正投影与所述第一初始化信号线在所述基底上的正投影部分交叠。

15.根据权利要求14所述的显示基板，其特征在于，所述子像素还包括第二导电连接部，所述第二导电连接部的第一端与所述第一复位晶体管的第一极耦接，所述第二导电连接部的第二端与所述第一初始化信号线耦接；

所述第二导电连接部的第一端在所述基底上的正投影，与所述屏蔽图形在所述基底上的正投影，均位于所述第一初始化信号线在所述基底上的正投影的同一侧。

16.根据权利要求11所述的显示基板，其特征在于，所述显示基板还包括多条电源线，所述电源线包括沿所述第二方向延伸的至少部分；所述屏蔽图形在所述基底上的正投影，与所述电源线在所述基底上的正投影部分交叠。

17.根据权利要求1所述的显示基板，其特征在于，所述多条初始化信号线包括多条第二初始化信号线；所述屏蔽图形与所述第二初始化信号线耦接；

所述子像素还包括发光元件；所述子像素驱动电路还包括第二复位晶体管，所述第二复位晶体管的第一极与对应的第二初始化信号线耦接，所述第二复位晶体管的第二极与所述发光元件的阳极耦接。

18.根据权利要求1～17中任一项所述的显示基板，其特征在于，所述显示基板还包括正常显示区，过渡区和屏下摄像头区；所述正常显示区，所述过渡区和所述屏下摄像头区中的至少一个包括所述子像素。

19.根据权利要求1～17中任一项所述的显示基板，其特征在于，所述显示基板还包括多条数据线，多条栅线，多条发光控制线和多条电源线；

所述子像素驱动电路还包括存储电容，数据写入晶体管，电源控制晶体管和发光控制晶体管；

所述数据写入晶体管的栅极与对应的栅线耦接，所述数据写入晶体管的第一极与对应的数据线耦接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极耦接；

所述电源控制晶体管的栅极与对应的发光控制信号线耦接，所述电源控制晶体管的第一极与电源线耦接，所述电源控制晶体管的第二极与所述驱动晶体管的第一极耦接；

所述发光控制晶体管的栅极与对应的发光控制信号线耦接，所述发光控制晶体管的第一极与所述驱动晶体管的第二极耦接，所述发光控制晶体管的第二极与子像素包括的发光元件耦接；

所述存储电容的第一极板与所述驱动晶体管的栅极耦接，所述存储电容的第二极板与对应的电源线耦接。

20.一种显示装置，其特征在于，包括如权利要求1～19中任一项所述的显示基板。

Images