CN116998246A - 显示基板及其制作方法、显示装置 - Google Patents

显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN116998246A
CN116998246A CN202280000115.3A CN202280000115A CN116998246A CN 116998246 A CN116998246 A CN 116998246A CN 202280000115 A CN202280000115 A CN 202280000115A CN 116998246 A CN116998246 A CN 116998246A
Authority
CN
China
Prior art keywords
compensation
reset
substrate
transistor
orthographic projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280000115.3A
Other languages
English (en)
Inventor
张跳梅
青海刚
肖云升
于子阳
杨中流
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN116998246A publication Critical patent/CN116998246A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开提供一种显示基板及其制作方法、显示装置。所述显示基板包括基底，设置于基底上的多个子像素，多条栅线，以及多个第一补偿栅极图形；子像素包括子像素驱动电路，子像素驱动电路包括补偿晶体管；补偿晶体管包括第二补偿栅极图形，第一补偿栅极图形位于对应的第二补偿栅极图形与基底之间，第一补偿栅极图形与直流信号输出端耦接，第二补偿栅极图形与对应的栅线耦接；补偿晶体管包括补偿有源层，补偿有源层位于第一补偿栅极图形和第二补偿栅极图形之间，补偿有源层包括补偿沟道部分；第一补偿栅极图形在基底上的正投影，与补偿沟道部分在基底上的正投影至少部分交叠；第二补偿栅极图形在基底上的正投影，覆盖补偿沟道部分在基底上的正投影。

Description

显示基板及其制作方法、显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种显示基板及其制作方法、显示装置。
背景技术
近年来，随着显示行业的迅速发展，刚性的液晶屏幕逐渐的不能满足人们需求，因此，以柔性著称的有机发光二极管显示器应运而生。有机发光二极管显示器在具有良好柔韧性的同时，还具有轻薄、功耗低、响应速度快、视角宽等优点，被广泛应用于各个领域。
发明内容
本公开的目的在于提供一种显示基板及其制作方法、显示装置。
为了实现上述目的，本公开提供如下技术方案：
本公开的第一方面提供一种显示基板，包括：基底，设置于所述基底上的多个子像素，多条栅线，以及多个第一补偿栅极图形；所述子像素包括子像素驱动电路，所述子像素驱动电路包括：驱动晶体管和补偿晶体管；
所述补偿晶体管的第一极与所述驱动晶体管的第二极耦接，所述补偿晶体管的第二极与所述驱动晶体管的栅极耦接；所述补偿晶体管包括第二补偿栅极图形，所述第一补偿栅极图形位于对应的所述第二补偿栅极图形与所述基底之间，所述第一补偿栅极图形与直流信号输出端耦接，所述第二补偿栅极图形与对应的栅线耦接；
所述补偿晶体管包括补偿有源层，所述补偿有源层位于所述第一补偿栅极图形和所述第二补偿栅极图形之间，所述补偿有源层包括补偿沟道部分；所述第一补偿栅极图形在所述基底上的正投影，与所述补偿沟道部分在所述基底上的正投影至少部分交叠；所述第二补偿栅极图形在所述基底上的正投影，完全覆盖所述补偿沟道部分在所述基底上的正投影。
可选的，所述第一补偿栅极图形在所述基底上的正投影，完全覆盖所述 补偿沟道部分在所述基底上的正投影。
可选的，所述第一补偿栅极图形在所述基底上的正投影，包围所述第二补偿栅极图形在所述基底上的正投影。
可选的，所述补偿有源层包括第一补偿沟道部分，第二补偿沟道部分和补偿连接部分，所述补偿连接部分分别与所述第一补偿沟道部分和所述第二补偿沟道部分耦接；
所述第一补偿栅极图形在所述基底上的正投影，与所述补偿连接部分在所述基底上的正投影至少部分交叠。
可选的，所述补偿有源层还包括第一轻掺杂区，所述第一补偿沟道部分位于所述第一轻掺杂区之间，所述第二补偿沟道部分位于所述第一轻掺杂区之间。
可选的，所述显示基板还包括多条电源线；所述子像素还包括屏蔽图形，所述屏蔽图形与所述电源线耦接，所述屏蔽图形在所述基底上的正投影，与所述补偿连接部分在所述基底上的正投影至少部分交叠。
可选的，所述子像素还包括第一导电连接部，所述第一导电连接部分别与所述驱动晶体管的栅极和所述补偿晶体管的第二极耦接；
所述第一导电连接部与所述补偿晶体管的第二极耦接的一端在所述基底上的正投影，被所述屏蔽图形在所述基底上的正投影至少部分包围。
可选的，所述显示基板还包括第一初始化信号膜层，多条第一复位线，以及多个第一复位栅极图形；所述子像素驱动电路还包括：第一复位晶体管，所述第一复位晶体管的第一极与第一初始化信号膜层耦接，所述第一复位晶体管的第二极与所述驱动晶体管的栅极耦接；所述第一复位晶体管包括第二复位栅极图形，所述第一复位栅极图形位于对应的所述第二复位栅极图形与所述基底之间；所述第一复位栅极图形与直流信号输出端耦接，所述第二复位栅极图形与对应的第一复位线耦接；
所述第一复位晶体管包括第一复位有源层，所述第一复位有源层位于所述第一复位栅极图形和所述第二复位栅极图形之间，所述第一复位有源层包括复位沟道部分；所述第一复位栅极图形在所述基底上的正投影，与所述复位沟道部分在所述基底上的正投影至少部分交叠；所述第二复位栅极图形在 所述基底上的正投影，完全覆盖所述复位沟道部分在所述基底上的正投影。
可选的，所述第一复位栅极图形在所述基底上的正投影，完全覆盖所述复位沟道部分在所述基底上的正投影。
可选的，所述第一复位栅极图形在所述基底上的正投影，包围所述第二复位栅极图形在所述基底上的正投影。
可选的，所述第一复位有源层包括第一复位沟道部分，第二复位沟道部分和复位连接部分，所述复位连接部分分别与所述第一复位沟道部分和所述第二复位沟道部分耦接；
所述第一复位栅极图形在所述基底上的正投影，与所述复位连接部分在所述基底上的正投影至少部分交叠。
可选的，所述第一复位有源层还包括第二轻掺杂区，所述第一复位沟道部分位于所述第二轻掺杂区之间，所述第二复位沟道部分位于所述第二轻掺杂区之间。
可选的，所述第一初始化信号膜层包括网格状结构。
可选的，所述第一初始化信号膜层包括多个第一初始部和多个第二初始部，所述第一初始部包括沿第一方向延伸的至少部分，所述第二初始部包括沿第二方向延伸的至少部分，所述第一方向与所述第二方向相交；
所述多个第一初始部沿所述第二方向排列，所述第二初始部与所述多个第一初始部分别耦接；所述第一复位晶体管的第一极与对应的所述第二初始部耦接。
可选的，所述第二初始部包括初始主体部和初始突出部，所述初始主体部包括沿所述第二方向延伸的至少部分，所述初始突出部包括沿所述第一方向延伸的至少部分；所述第一复位晶体管的第一极与所述初始突出部耦接。
可选的，所述初始主体部包括多个第一子部和多个第二子部，所述第一子部和所述第二子部交替设置，沿所述第一方向，所述第一子部和所述第二子部的至少部分错开；
所述第二子部与所述初始突出部耦接；所述第二子部在所述基底上的正投影，与所述补偿沟道部分在所述基底上的正投影至少部分交叠。
可选的，所述第二子部在所述基底上的正投影，与所述补偿连接部分在 所述基底上的正投影至少部分交叠。
可选的，所述第一初始部在所述基底上的正投影，与所述复位连接部分在所述基底上的正投影至少部分交叠。
可选的，所述显示基板还包括多条第二初始化信号线和多条第二复位线；所述子像素驱动电路还包括第二复位晶体管，所述第二复位晶体管的栅极与对应的第二复位线耦接，所述第二复位晶体管的第一极与对应的第二初始化信号线耦接，所述第二复位晶体管的第二极与对应的发光元件耦接。
可选的，所述显示基板还包括多条数据线，多条电源线和多条发光控制线；
所述子像素驱动电路还包括数据写入晶体管，电源控制晶体管，发光控制晶体管和存储电容；
所述数据写入晶体管的栅极与对应的栅线耦接，所述数据写入晶体管的第一极与对应的数据线耦接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极耦接；
所述电源控制晶体管的栅极与对应的发光控制线耦接，所述电源控制晶体管的第一极与对应的电源线耦接，所述电源控制晶体管的第二极与所述驱动晶体管的第一极耦接；
所述发光控制晶体管的栅极与对应的发光控制线耦接，所述发光控制晶体管的第一极与所述驱动晶体管的第二极耦接，所述发光控制晶体管的第二极与对应的发光元件耦接；
所述存储电容的第一极板与所述驱动晶体管的栅极耦接，所述存储电容的第二极板与对应的电源线耦接。
可选的，所述显示基板包括遮光层，所述遮光层中的第一遮光部分复用为所述第一补偿栅极图形，所述遮光层中的第二遮光部分复用为所述第一复位栅极图形。
可选的，所述显示基板还包括显示区域和包围所述显示区域的周边区域；所述显示基板还包括电源线，所述电源线包括位于所述显示区域的部分和位于所述周边区域的部分；在所述周边区域，所述遮光层与所述电源线耦接。
基于上述显示基板的技术方案，本公开实施例提供一种显示装置，包括 上述实施例提供的显示基板。
基于上述显示基板的技术方案，本公开实施例提供一种显示基板的制作方法，用于制作上述显示基板；所述制作方法包括：
制作显示基板包括的多个第一补偿栅极图形和多个第一复位栅极图形；
制作补偿晶体管包括的补偿有源层和第一复位晶体管包括的第一复位有源层；
制作补偿晶体管包括的第二补偿栅极图形和第一复位晶体管包括的第二复位栅极图形；
制作第一光刻胶图形和第二光刻胶图形，所述第一光刻胶图形覆盖补偿沟道部分和第一轻掺杂区，所述第二光刻胶图形覆盖复位沟道部分和第二轻掺杂区；
对所述补偿有源层和所述第一复位有源层进行第一次掺杂；
去除所述第一光刻胶图形和所述第二光刻胶图形；
对所述补偿有源层和所述第一复位有源层进行第二次掺杂。
附图说明
此处所说明的附图用来提供对本公开的进一步理解，构成本公开的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：
图1为本公开实施例提供的子像素驱动电路的电路结构示意图；
图2为本公开实施例提供的两个子像素驱动电路的布局示意图；
图3为图2中遮光层和有源层和第一栅金属层的布局示意图；
图4为在图3基础上形成的第一光刻胶图形和第二光刻胶图形的位置示意图；
图5为在图3的基础上形成第二栅金属层的布局示意图；
图6为在图5的基础上形成第一源漏金属层的布局示意图；
图7为图2中遮光层的布局示意图；
图8为图2中有源层的布局示意图；
图9为图2中第一栅金属层的布局示意图；
图10为图2中第二栅金属层的布局示意图；
图11为图2中第一源漏金属层的布局示意图；
图12为图2中第二源漏金属层的布局示意图；
图13为本公开实施例提供的第一轻掺杂区和第二轻掺杂区的位置示意图；
图14至图18为本公开实施例提供的第一轻掺杂区和第二轻掺杂区形成的流程示意图。
具体实施方式
为了进一步说明本公开实施例提供的显示基板及其制作方法、显示装置，下面结合说明书附图进行详细描述。
本公开提供一种显示基板，显示基板中包括阵列分布的子像素驱动电路，子像素驱动电路包括驱动晶体管和补偿晶体管，所述补偿晶体管连接在驱动晶体管的第二极和驱动晶体管的栅极之间。补偿晶体管包括双栅晶体管，补偿晶体管容易受到周边其它信号的影响，使显示基板处于发光时段时补偿晶体管会发生漏电，进而导致显示基板应用的显示屏在低频显示时出现闪烁问题。
请参阅图1，图2，图3，图7，图8和图9，本公开实施例提供了一种显示基板，包括：基底，设置于所述基底上的多个子像素，多条栅线GA，以及多个第一补偿栅极图形31；所述子像素包括子像素驱动电路，所述子像素驱动电路包括：驱动晶体管T3和补偿晶体管T2；
所述补偿晶体管T2的第一极与所述驱动晶体管T3的第二极耦接，所述补偿晶体管T2的第二极与所述驱动晶体管T3的栅极T3-g耦接；所述补偿晶体管T2包括第二补偿栅极图形32，所述第一补偿栅极图形31位于对应的所述第二补偿栅极图形32与所述基底之间，所述第一补偿栅极图形31与直流信号输出端耦接，所述第二补偿栅极图形32与对应的栅线GA耦接；
所述补偿晶体管T2包括补偿有源层21，所述补偿有源层21位于所述第一补偿栅极图形31和所述第二补偿栅极图形32之间，所述补偿有源层21包括补偿沟道部分；所述第一补偿栅极图形31在所述基底上的正投影，与所述 补偿沟道部分在所述基底上的正投影至少部分交叠；所述第二补偿栅极图形32在所述基底上的正投影，完全覆盖所述补偿沟道部分在所述基底上的正投影。
示例性的，所述显示基板包括多个子像素，所述多个子像素包括的多个子像素驱动电路呈阵列分布。所述多个子像素驱动电路划分为多行子像素驱动电路和多列子像素驱动电路。所述多行子像素驱动电路沿第二方向排列，每行子像素驱动电路包括沿第一方向排列的多个子像素驱动电路。所述多列子像素驱动电路沿第一方向排列，每列子像素驱动电路包括沿第二方向排列的多个子像素驱动电路。示例性的，所述第一方向和所述第二方向相交。例如：所述第一方向包括横向，所述第二方向包括纵向。
示例性的，所述子像素包括子像素驱动电路和发光元件。所述子像素驱动电路与所述发光元件的阳极耦接，用于为发光元件提供驱动信号，驱动发光元件发光。示例性的，所述子像素驱动电路包括7T1C电路(即包括7个薄膜晶体管和一个电容)，但不仅限于此。
示例性的，所述显示基板还包括多条栅线GA，所述栅线GA包括沿所述第一方向延伸的至少部分。所述多条栅线GA与所述多行子像素驱动电路一一对应。所述补偿晶体管T2的第二补偿栅极图形32与对应的栅线GA耦接，接收显示基板周边区域设置的栅极驱动电路(GOA)提供的扫描信号。
示例性的，所述第一补偿栅极图形31与显示基板中的直流信号输出端耦接，所述第一补偿栅极图形31上加载有稳定的直流信号。示例性的，所述显示基板中的电源线VDD复用为所述直流信号输出端。
示例性的，所述第一补偿栅极图形31采用金属材料制作。所述第一补偿栅极图形31与所述第二补偿栅极图形32材质相同，可选用金属钼制作，但不仅限于此。
示例性的，所述第一补偿栅极图形31，第二补偿栅极图形32和补偿有源层21层叠设置。所述第一补偿栅极图形31位于所述补偿有源层21与所述基底之间。所述第二补偿栅极图形32位于所述补偿有源层21背向所述基底的一侧。
根据上述显示基板的具体结构可知，本公开实施例提供的显示基板中， 设置所述显示基板包括所述第一补偿栅极图形31，所述补偿晶体管T2包括所述第二补偿栅极图形32，使得所述补偿晶体管T2形成为包括顶栅和底栅的结构。通过设置所述第一补偿栅极图形31在所述基底上的正投影，与所述补偿沟道部分在所述基底上的正投影至少部分交叠；所述第二补偿栅极图形32在所述基底上的正投影，完全覆盖所述补偿沟道部分在所述基底上的正投影；使得所述第二补偿栅极图形32能够接收相应的扫描信号，控制所述补偿晶体管T2正常工作，所述第一补偿栅极图形31能够对所述补偿晶体管T2进行屏蔽稳压。从而消除了周边其它信号对补偿晶体管T2的影响，避免了显示基板处于发光时段时补偿晶体管T2发生漏电，进而避免了显示基板应用的显示屏在低频显示时出现闪烁问题。本公开实施例提供的显示基板应用的显示屏具有更好的显示效果，很好的提升了产品性能。
而且，由于所述第一补偿栅极图形31能够根据需要加载不同的直流电压信号，因此不同灰阶亮度下，可以向第一补偿栅极图形31提供匹配的信号进行稳压，这样能够更有效的避免了显示基板处于发光时段时补偿晶体管T2发生漏电。
请参阅图1，图2，图3，图7，图8和图9，在一些实施例中，设置所述第一补偿栅极图形31在所述基底上的正投影，完全覆盖所述补偿沟道部分在所述基底上的正投影。
上述设置方式能够更好的提升稳压效果，更有效的避免了显示基板处于发光时段时补偿晶体管T2发生漏电。
请参阅图1，图2，图3，图7，图8和图9，在一些实施例中，设置所述第一补偿栅极图形31在所述基底上的正投影，包围所述第二补偿栅极图形32在所述基底上的正投影。
示例性的，所述第一补偿栅极图形31在所述基底上的正投影，完全覆盖所述第二补偿栅极图形32在所述基底上的正投影。
上述设置方式能够充分考虑制作工艺偏差，保证第一补偿栅极图形31在基底上的正投影，能够完全覆盖所述补偿沟道部分在所述基底上的正投影，保证所述补偿沟道部分能够被所述第一补偿栅极图形31完全屏蔽，从而更好的提升稳压效果，更有效的避免了显示基板处于发光时段时补偿晶体管T2发 生漏电。
请参阅图1，图2，图3，图7，图8和图9，在一些实施例中，设置所述补偿有源层21包括第一补偿沟道部分210，第二补偿沟道部分211和补偿连接部分212，所述补偿连接部分212分别与所述第一补偿沟道部分210和所述第二补偿沟道部分211耦接；
所述第一补偿栅极图形31在所述基底上的正投影，与所述补偿连接部分212在所述基底上的正投影至少部分交叠。
示例性的，所述补偿连接部分212的导电性能优于所述第一补偿沟道部分210和所述第二补偿沟道部分211。
示例性的，第一补偿沟道部分210，第二补偿沟道部分211和补偿连接部分212形成为一体结构。
补偿连接部分212形成为所述补偿晶体管T2的补偿中间节点。上述设置所述第一补偿栅极图形31在所述基底上的正投影，与所述补偿连接部分212在所述基底上的正投影至少部分交叠；使得所述补偿中间节点处寄生电容增大，有利于改善所述补偿晶体管T2的漏电问题。
请参阅图1，图2，图4，图8和图13，在一些实施例中，所述补偿有源层21还包括第一轻掺杂区41，所述第一补偿沟道部分210位于所述第一轻掺杂区41之间，所述第二补偿沟道部分211位于所述第一轻掺杂区41之间。
示例性的，部分所述第一轻掺杂区41位于所述补偿连接部分212和所述第一补偿沟道部分210之间。
示例性的，部分所述第一轻掺杂区41位于所述补偿连接部分212和所述第二补偿沟道部分211之间。
示例性的，所述第一轻掺杂区41是进行P型掺杂形成的。
上述设置所述补偿有源层21还包括第一轻掺杂区41，所述第一补偿沟道部分210位于所述第一轻掺杂区41之间，所述第二补偿沟道部分211位于所述第一轻掺杂区41之间，有效提升了所述补偿有源层21在第一轻掺杂区41的沟道电阻，改善了所述补偿晶体管T2的漏电问题，从而有效改善了低频闪烁问题。
如图5，图6和图10所示，在一些实施例中，所述显示基板还包括多条 电源线VDD；所述子像素还包括屏蔽图形50，所述屏蔽图形50与所述电源线VDD耦接，所述屏蔽图形50在所述基底上的正投影，与所述补偿连接部分212在所述基底上的正投影至少部分交叠。
示例性的，所述多条电源线VDD与所述多列子像素驱动电路一一对应。所述电源线VDD包括沿所述第二方向延伸的至少部分。
示例性的，所述屏蔽图形50在所述基底上的正投影与所述电源线VDD在所述基底上的正投影具有交叠区域，在该交叠区域，所述屏蔽图形50与所述电源线VDD通过过孔耦接。
示例性的，所述屏蔽图形50在所述基底上的正投影，覆盖所述补偿连接部分212在所述基底上的正投影。
上述设置所述屏蔽图形50在所述基底上的正投影，与所述补偿连接部分212在所述基底上的正投影至少部分交叠，使得所述屏蔽图形50能够对所述补偿晶体管T2进行稳压，进一步改善了所述补偿晶体管T2的漏电问题，从而有效改善了低频闪烁问题。
所述屏蔽图形50和所述第一补偿栅极图形31均对所述补偿连接部进行遮挡屏蔽稳压，进一步改善了所述补偿晶体管T2的漏电问题，从而有效保护了驱动晶体管T3的栅极T3-g电位。
如图5，图6，图10和图11所示，在一些实施例中，所述子像素还包括第一导电连接部11，所述第一导电连接部11分别与所述驱动晶体管T3的栅极T3-g和所述补偿晶体管T2的第二极耦接；
所述第一导电连接部11与所述补偿晶体管T2的第二极耦接的一端在所述基底上的正投影，被所述屏蔽图形50在所述基底上的正投影至少部分包围。
示例性的，所述第一导电连接部11与所述补偿晶体管T2的第二极耦接的一端形成N1节点。
示例性的，所述第一导电连接部11与所述补偿晶体管T2的第二极耦接的一端在所述基底上的正投影，被所述屏蔽图形50在所述基底上的正投影半包围。
示例性的，所述屏蔽图形50在所述基底上的正投影的至少部分，位于第 一复位有源层20在所述基底上的正投影和所述驱动晶体管T3的栅极T3-g在所述基底上的正投影之间。
示例性的，所述屏蔽图形50在所述基底上的正投影的至少部分，位于N1节点在所述基底上的正投影和数据线DA在所述基底上的正投影之间。
上述设置所述第一导电连接部11与所述补偿晶体管T2的第二极耦接的一端在所述基底上的正投影，被所述屏蔽图形50在所述基底上的正投影至少部分包围，能够将N1节点与其周围的其它信号隔开，对N1节点起到了很好的屏蔽作用，保护了N1节点不受周围其他信号的干扰，从而改善了显示串扰不良。
如图1，图2，图3，图6至图9所示，在一些实施例中，所述显示基板还包括第一初始化信号膜层Vinit1，多条第一复位线Rst1，以及多个第一复位栅极图形33；所述子像素驱动电路还包括：第一复位晶体管T1，所述第一复位晶体管T1的第一极与第一初始化信号膜层Vinit1耦接，所述第一复位晶体管T1的第二极与所述驱动晶体管T3的栅极T3-g耦接；所述第一复位晶体管T1包括第二复位栅极图形34，所述第一复位栅极图形33位于对应的所述第二复位栅极图形34与所述基底之间；所述第一复位栅极图形33与直流信号输出端耦接，所述第二复位栅极图形34与对应的第一复位线Rst1耦接；
所述第一复位晶体管T1包括第一复位有源层20，所述第一复位有源层20位于所述第一复位栅极图形33和所述第二复位栅极图形34之间，所述第一复位有源层20包括复位沟道部分；所述第一复位栅极图形33在所述基底上的正投影，与所述复位沟道部分在所述基底上的正投影至少部分交叠；所述第二复位栅极图形34在所述基底上的正投影，完全覆盖所述复位沟道部分在所述基底上的正投影。
示例性的，所述第一初始化信号膜层Vinit1用于传输第一初始化信号。所述第一复位线Rst1用于传输第一复位信号。
示例性的，所述第一复位线Rst1包括沿所述第一方向延伸的至少部分。所述多条第一复位线Rst1与所述多行子像素驱动电路一一对应。
所述复位晶体管的第二复位栅极图形34与对应的第一复位线Rst1耦接，接收显示基板周边区域设置的栅极驱动电路(GOA)提供的扫描信号。
示例性的，所述第一复位栅极图形33与显示基板中的直流信号输出端耦接，所述第一复位栅极图形33上加载有稳定的直流信号。示例性的，所述显示基板中的电源线VDD复用为所述直流信号输出端。
示例性的，所述第一复位栅极图形33采用金属材料制作。所述第一复位栅极图形33与所述第二复位栅极图形34材质相同，可选用金属钼制作，但不仅限于此。
示例性的，第一复位栅极图形33，第二复位栅极图形34和复位有源层层叠设置。所述第一复位栅极图形33位于所述第一复位有源层20与所述基底之间。所述第二复位栅极图形34位于所述第一复位有源层20背向所述基底的一侧。
上述实施例提供的显示基板中，设置所述显示基板包括所述第一复位栅极图形33，所述第一复位晶体管T1包括所述第二复位栅极图形34，使得所述第一复位晶体管T1形成为包括顶栅和底栅的结构。通过设置所述第一复位栅极图形33在所述基底上的正投影，与所述复位沟道部分在所述基底上的正投影至少部分交叠；所述第二复位栅极图形34在所述基底上的正投影，完全覆盖所述复位沟道部分在所述基底上的正投影；使得所述第二复位栅极图形34能够接收相应的扫描信号，控制所述第一复位晶体管T1正常工作，所述第一复位栅极图形33能够对所述第一复位晶体管T1进行屏蔽稳压。从而消除了周边其它信号对第一复位晶体管T1的影响，避免了显示基板处于发光时段时第一复位晶体管T1发生漏电，进而避免了显示基板应用的显示屏在低频显示时出现闪烁问题。本公开实施例提供的显示基板应用的显示屏具有更好的显示效果，很好的提升了产品性能。
而且，由于所述第一复位栅极图形33能够根据需要加载不同的直流电压信号，因此不同灰阶亮度下，可以向第一复位栅极图形33提供匹配的信号进行稳压，这样能够更有效的避免了显示基板处于发光时段时复位晶体管发生漏电。
如图1，图2，图3，图6至图9所示，在一些实施例中，所述第一复位栅极图形33在所述基底上的正投影，完全覆盖所述复位沟道部分在所述基底上的正投影。
上述设置方式能够更好的提升稳压效果，更有效的避免了显示基板处于发光时段时第一复位晶体管T1发生漏电。
如图1，图2，图3，图6至图9所示，在一些实施例中，所述第一复位栅极图形33在所述基底上的正投影，包围所述第二复位栅极图形34在所述基底上的正投影。
示例性的，所述第一复位栅极图形33在所述基底上的正投影，完全覆盖所述第二复位栅极图形34在所述基底上的正投影。
上述设置方式能够充分考虑制作工艺偏差，保证第一复位栅极图形33在基底上的正投影，能够完全覆盖所述复位沟道部分在所述基底上的正投影，保证所述复位沟道部分能够被所述第一复位栅极图形33完全屏蔽，从而更好的提升稳压效果，更有效的避免了显示基板处于发光时段时第一复位晶体管T1发生漏电。
如图1，图2，图3，图6至图9所示，在一些实施例中，所述第一复位有源层20包括第一复位沟道部分201，第二复位沟道部分202和复位连接部分203，所述复位连接部分203分别与所述第一复位沟道部分201和所述第二复位沟道部分202耦接；
所述第一复位栅极图形33在所述基底上的正投影，与所述复位连接部分203在所述基底上的正投影至少部分交叠。
示例性的，所述复位连接部分203的导电性能优于所述第一复位沟道部分201和所述第二复位沟道部分202。
示例性的，第一复位沟道部分201，第二复位沟道部分202和复位连接部分203形成为一体结构。
复位连接部分203形成为所述第一复位晶体管T1的复位中间节点。上述设置所述第一复位栅极图形33在所述基底上的正投影，与所述复位连接部分203在所述基底上的正投影至少部分交叠；使得所述复位中间节点处寄生电容增大，有利于改善所述第一复位晶体管T1的漏电问题。
请参阅图1，图2，图4，图8和图13，在一些实施例中，所述第一复位有源层20还包括第二轻掺杂区42，所述第一复位沟道部分201位于所述第二轻掺杂区42之间，所述第二复位沟道部分202位于所述第二轻掺杂区42 之间。
示例性的，部分所述第二轻掺杂区42位于所述复位连接部分203和所述第一复位沟道部分201之间。
示例性的，部分所述第二轻掺杂区42位于所述复位连接部分203和所述第二复位沟道部分202之间。
示例性的，所述第二轻掺杂区42是进行P型掺杂形成的。
上述设置所述第一复位有源层20还包括第二轻掺杂区42，所述第一复位沟道部分201位于所述第二轻掺杂区42之间，所述第二复位沟道部分202位于所述第二轻掺杂区42之间，有效提升了所述第一复位有源层20在第二轻掺杂区42的沟道电阻，改善了所述第一复位晶体管T1的漏电问题，从而有效改善了低频闪烁问题。
如图6所示，在一些实施例中，设置所述第一初始化信号膜层Vinit1包括网格状结构。
上述设置方式有利于降低所述第一初始化信号膜层Vinit1在传输第一初始化信号时产生的loading，使得N1节点的初始化速度更快，从而减小了第一初始化信号的loading对N1节点的充电影响。
如图6，图10和图11所示，在一些实施例中，所述第一初始化信号膜层Vinit1包括多个第一初始部60和多个第二初始部61，所述第一初始部60包括沿第一方向延伸的至少部分，所述第二初始部61包括沿第二方向延伸的至少部分，所述第一方向与所述第二方向相交；
所述多个第一初始部60沿所述第二方向排列，所述第二初始部61与所述多个第一初始部60分别耦接；所述第一复位晶体管T1的第一极与对应的所述第二初始部61耦接。
示例性的，所述多个第一初始部60与所述多行子像素驱动电路一一对应。所述多个第二初始部61与所述多列子像素驱动电路一一对应。
示例性的，所述第一初始部60和所述第二初始部61异层设置。
示例性的，所述第一初始部60在所述基底上的正投影与所述第二初始部61在所述基底上的正投影之间具有交叠区域，所述第一初始部60与所述第二初始部61之间通过位于该交叠区域的过孔耦接。
示例性的，所述第一复位晶体管T1的第一极在所述基底上的正投影与对应的所述第二初始部61在所述基底上的正投影之间具有交叠区域，所述第一复位晶体管T1的第一极与对应的所述第二初始部61通过位于该交叠区域的过孔耦接。
如图6，图10和图11所示，在一些实施例中，设置所述第二初始部61包括初始主体部610和初始突出部611，所述初始主体部610包括沿所述第二方向延伸的至少部分，所述初始突出部611包括沿所述第一方向延伸的至少部分；所述第一复位晶体管T1的第一极与所述初始突出部611耦接。
示例性的，所述第一复位晶体管T1的第一极在所述基底上的正投影与所述初始突出部611在所述基底上的正投影之间具有交叠区域，所述第一复位晶体管T1的第一极与对应的所述初始突出部611通过位于该交叠区域的过孔耦接。
示例性的，所述初始突出部611在所述基底上的正投影的至少部分，位于所述屏蔽图形50在所述基底上的正投影，与所述第一复位线Rst1在所述基底上的正投影之间。
上述设置方式有利于降低所述显示基板的布局难度，保证所述第一复位晶体管T1的第一极与所述第一初始化信号膜层Vinit1之间更好的连接。
如图2，图6，图10和图11所示，在一些实施例中，所述初始主体部610包括多个第一子部6101和多个第二子部6102，所述第一子部6101和所述第二子部6102交替设置，沿所述第一方向，所述第一子部6101和所述第二子部6102的至少部分错开；
所述第二子部6102与所述初始突出部611耦接；所述第二子部6102在所述基底上的正投影，与所述补偿沟道部分在所述基底上的正投影至少部分交叠。
示例性的，沿所述第一方向，所述第一子部6101和所述第二子部6102的至少部分错开。沿所述第二方向，所述第一子部6101和所述第二子部6102的至少部分错开。
示例性的，所述第一子部6101，所述第二子部6102和所述初始突出部611形成为一体结构。
示例性的，所述第一子部6101在所述基底上的正投影，与第二初始化信号线Vinit2在所述基底上的正投影部分交叠。所述第一子部6101在所述基底上的正投影，与第二复位线Rst2在所述基底上的正投影部分交叠。所述第一子部6101在所述基底上的正投影，与所述第一初始部60在所述基底上的正投影部分交叠。所述第一子部6101在所述基底上的正投影的一部分，位于所述数据线DA在所述基底上的正投影，与第二复位晶体管T7包括的第二复位有源层26在所述基底上的正投影之间。所述第一子部6101在所述基底上的正投影，与存储电容Cst的第二极板Cst2在所述基底上的正投影部分交叠。所述第一子部6101在所述基底上的正投影，与发光控制线EM在所述基底上的正投影部分交叠。所述第一子部6101在所述基底上的正投影的一部分，位于所述数据线DA在所述基底上的正投影，与发光控制晶体管T6包括的发光控制有源层25在所述基底上的正投影之间。
示例性的，所述第二子部6102在所述基底上的正投影，与所述第一补偿沟道部分210在所述基底上的正投影至少部分交叠。
上述设置所述第二子部6102在所述基底上的正投影，与所述补偿沟道部分在所述基底上的正投影至少部分交叠，进一步增强了对所述补偿沟道部分的屏蔽效果，更好的改善了补偿晶体管T2的漏电问题。
上述设置所述第二初始部61包括第一子部6101，第二子部6102和初始突出部611，使得所述第二初始部61形成为三叉结构设计，在第一复位晶体管T1导通后，所述第二初始部61可以直接写入第一初始化信号至N1节点。因此，对于频率要求高的显示产品，这种设计可以使得显示屏幕在更短的时间内对N1点进行初始化，使得屏幕上的每个子像素的初始化后的状态在更短的时间达到一致，改善了显示均一性。
如图2，图6，图8，图10和图11所示，在一些实施例中，设置所述第二子部6102在所述基底上的正投影，与所述补偿连接部分212在所述基底上的正投影至少部分交叠。
上述设置方式进一步增强了对所述补偿晶体管T2的屏蔽效果，更好的改善了补偿晶体管T2的漏电问题。
如图2，图6，图8，图10和图11所示，在一些实施例中，设置所述第 一初始部60在所述基底上的正投影，与所述复位连接部分203在所述基底上的正投影至少部分交叠。
上述设置方式进一步增强了对所述第一复位晶体管T1的屏蔽效果，更好的改善了第一复位晶体管T1的漏电问题。
上述设置方式使得所述复位连接部分203能够同时被其上方的第一初始部60，以及其下方的第一复位栅极图形33遮挡屏蔽稳压，进一步对第一复位晶体管T1进行了保护，改善第一复位晶体管T1的漏电问题，从而进一步稳定了N1节点电位。
如图1至图3所示，在一些实施例中，所述显示基板还包括多条第二初始化信号线Vinit2和多条第二复位线Rst2；所述子像素驱动电路还包括第二复位晶体管T7，所述第二复位晶体管T7的栅极与对应的第二复位线Rst2耦接，所述第二复位晶体管T7的第一极与对应的第二初始化信号线Vinit2耦接，所述第二复位晶体管T7的第二极与对应的发光元件耦接。
示例性的，所述子像素还包括发光元件EL，发光元件EL的阴极接入负电源信号VSS。
示例性的，所述多条第二复位线Rst2与所述多行子像素驱动电路一一对应。所述多条第二初始化信号线Vinit2与所述多行子像素驱动电路一一对应。
示例性的，所述第二复位线Rst2包括沿所述第一方向延伸的至少部分。所述第二初始化信号线Vinit2包括沿所述第一方向延伸的至少部分。
示例性的，所述第二复位线Rst2用于提供第二复位信号，所述第二初始化信号线Vinit2用于提供第二初始化信号。所述第二复位晶体管T7用于在所述第二复位信号的控制下，将所述第二初始化信号传输至所述发光元件的阳极。
上述实施例提供的显示基板中，通过设置所述第二复位晶体管T7分别与所述第二复位线Rst2和所述第二初始化信号线Vinit2耦接，使得所述第二复位晶体管T7能够通过单独的栅极驱动电路(GOA电路)控制，使得所述第二复位晶体管T7能够在除了发光阶段外的其余阶段都处于打开状态，能够实现对发光元件阳极反复持续的初始化，使得对阳极的初始化更加充分，使得 每一个子像素的发光初始状态都尽量一致，从而改善了屏幕的显示效果。
上述实施例提供的显示基板中，通过设置所述第二复位晶体管T7分别与所述第二复位线Rst2和所述第二初始化信号线Vinit2耦接，使得所述第一复位晶体管T1和所述第二复位晶体管T7能够独立控制，互不影响。
如图1至图6，图8至图12所示，在一些实施例中，所述显示基板还包括多条数据线DA，多条电源线VDD和多条发光控制线EM；
所述子像素驱动电路还包括数据写入晶体管T4，电源控制晶体管T5，发光控制晶体管T6和存储电容Cst；
所述数据写入晶体管T4的栅极与对应的栅线GA耦接，所述数据写入晶体管T4的第一极与对应的数据线DA耦接，所述数据写入晶体管T4的第二极与所述驱动晶体管T3的第一极耦接；
所述电源控制晶体管T5的栅极与对应的发光控制线EM耦接，所述电源控制晶体管T5的第一极与对应的电源线VDD耦接，所述电源控制晶体管T5的第二极与所述驱动晶体管T3的第一极耦接；
所述发光控制晶体管T6的栅极与对应的发光控制线EM耦接，所述发光控制晶体管T6的第一极与所述驱动晶体管T3的第二极耦接，所述发光控制晶体管T6的第二极与对应的发光元件耦接；
所述存储电容Cst的第一极板Cst1与所述驱动晶体管T3的栅极T3-g耦接，所述存储电容Cst的第二极板Cst2与对应的电源线VDD耦接。
示例性的，所述多条数据线DA与所述多列子像素驱动电路一一对应。所述多条电源线VDD与所述多列子像素驱动电路一一对应。所述多条发光控制线EM与所述多行子像素驱动电路一一对应。
更详细地说，所述子像素驱动电路包括第一复位晶体管T1，补偿晶体管T2，驱动晶体管T3，数据写入晶体管T4，电源控制晶体管T5，发光控制晶体管T6，第二复位晶体管T7和存储电容Cst。
上述结构的子像素驱动电路在工作时，每个工作周期均包括第一复位时段、写入补偿时段和发光时段。
在所述复位时段，第一复位线Rst1输入的第一复位信号处于有效电平，第一复位晶体管T1导通，由第一初始化信号膜层Vinit1传输的第一初始化 信号输入至驱动晶体管T3的栅极T3-g，使得前一帧保持在驱动晶体管T3上的栅源电压Vgs被清零，实现对驱动晶体管T3的栅极T3-g复位。第二复位线Rst2输入的第二复位信号处于有效电平，控制第二复位晶体管T7导通，将第二初始化信号线Vinit2输入的第二初始化信号输入至发光元件EL的阳极，对阳极进行初始化，控制发光元件EL不发光。
在写入补偿时段，所述第一复位信号处于非有效电平，第一复位晶体管T1截止，栅线GA输入的栅极扫描信号处于有效电平，控制补偿晶体管T2和数据写入晶体管T4导通，数据线DA写入数据信号，并经所述数据写入晶体管T4传输至驱动晶体管T3的第一极，同时，补偿晶体管T2和数据写入晶体管T4导通，使得驱动晶体管T3形成为二极管结构，因此通过补偿晶体管T2、驱动晶体管T3和数据写入晶体管T4配合工作，实现对驱动晶体管T3的阈值电压补偿，当补偿的时间足够长时，可控制驱动晶体管T3的栅极T3-g电位最终达到Vdata+Vth，其中，Vdata代表数据信号电压值，Vth代表驱动晶体管T3的阈值电压。第二复位线Rst2输入的第二复位信号继续处于有效电平，控制第二复位晶体管T7导通，将第二初始化信号线Vinit2输入的第二初始化信号输入至发光元件EL的阳极，对阳极进行初始化，控制发光元件EL不发光。
在发光时段，发光控制线EM写入的发光控制信号处于有效电平，控制电源控制晶体管T5和发光控制晶体管T6导通，使得由电源线VDD传输的电源信号输入至驱动晶体管T3的第一极，同时由于驱动晶体管T3的栅极T3-g保持在Vdata+Vth，使得驱动晶体管T3导通，驱动晶体管T3对应的栅源电压为Vdata+Vth-VDD，其中VDD为电源信号对应的电压值，基于该栅源电压产生的漏电流流向对应的发光元件EL的阳极，驱动对应的发光元件EL发光。第二复位线Rst2输入的第二复位信号处于非有效电平，控制第二复位晶体管T7截止。
如图2和图12所示，在一些实施例中，所述数据线DA采用所述显示基板中的第二源漏金属层制作。
上述设置方式使得所述数据线DA与下层金属层之间具有较厚的第一平 坦层，即有机层，降低了所述数据线DA与下层金属层之间形成的寄生电容，大大减弱了数据线DA与下层金属层之间的相互影响，从而改善了串扰问题，提升了充电速率，提升了显示性能。
如图2，图3和图7所示，在一些实施例中，所述显示基板包括遮光层LS，所述遮光层LS中的第一遮光部分复用为所述第一补偿栅极图形31，所述遮光层LS中的第二遮光部分复用为所述第一复位栅极图形33。
如图2，图3和图7所示，在一些实施例中，所述显示基板还包括显示区域和包围所述显示区域的周边区域；所述显示基板还包括电源线VDD，所述电源线VDD包括位于所述显示区域的部分和位于所述周边区域的部分；在所述周边区域，所述遮光层LS与所述电源线VDD耦接。
示例性的，所述遮光层LS形成为网格状结构，在所述周边区域，所述遮光层LS在所述基底上的正投影与所述电源线VDD在所述基底上的正投影之间具有交叠区域，所述遮光层LS与所述电源线VDD通过位于该交叠区域的过孔耦接。
上述设置方式能够避免形成独立的，专门作为栅极图形的一层膜层。同时，上述设置方式还能够降低电源线VDD的loading，使得显示均一性也得到优化。
上述实施例提供的显示基板中包括：沿远离所述基底的方向依次层叠设置于所述基底上的遮光层LS，绝缘层，有源层，第一栅绝缘层，第一栅金属层，第二栅绝缘层，第二栅金属层，层间绝缘层，第一源漏金属层，第一平坦层，第二源漏金属层，第二平坦层，阳极层，像素界定层，发光功能层，阴极层和封装层。所述显示基板中也可以包括钝化层。
如图3和图8所示，所述有源层用于形成：所述第一复位晶体管T1包括的第一复位有源层20，所述补偿晶体管T2包括的补偿有源层21，所述驱动晶体管T3包括的驱动有源层22，所述数据写入晶体管T4包括数据写入有源层23，所述电源控制晶体管T5包括的电源控制有源层24，所述发光控制晶体管T6包括的发光控制有源层25，所述第二复位晶体管T7包括的第二复位有源层26，以及一些导电结构。
如图2和图9所示，所述第一栅金属层用于形成：所述第一复位线Rst1， 所述第二复位线Rst2，所述栅线GA和所述发光控制线EM，以及各晶体管的栅极。
如图2和图10所示，所述第二栅金属层用于形成：所述第一初始部60，所述第二初始化信号线Vinit2，屏蔽图形50，以及所述存储电容Cst的第二极板Cst2。
如图2，图11和图12所示，所述第一源漏金属层用于形成：所述电源线VDD，所述第二初始部61，所述第一导电连接部11，所述第二导电连接部12，所述第三导电连接部13和第四导电连接部14。上述第一导电连接部11用于耦接所述驱动晶体管T3的栅极T3-g和所述补偿晶体管T2的第二极。所述第二导电连接部12用于耦接上述第二复位晶体管T7的第一极与所述第二初始化信号线Vinit2。所述第三导电连接部13用于耦接所述数据写入晶体管T4的第一极和所述数据线DA。所述第四导电连接部14用于耦接所述发光控制晶体管T6的第二极和第五导电连接部15。所述第五导电连接部15与对应的阳极耦接。
如图12所示，所述第二源漏金属层用于形成：数据线DA和所述第五导电连接部15。
本公开实施例还提供了一种显示装置，包括上述实施例提供的显示基板。
需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板等。
上述实施例提供的显示基板中，设置显示基板包括所述第一补偿栅极图形31，所述补偿晶体管T2包括所述第二补偿栅极图形32，使得所述补偿晶体管T2形成为包括顶栅和底栅的结构。通过设置所述第一补偿栅极图形31在所述基底上的正投影，与所述补偿沟道部分在所述基底上的正投影至少部分交叠；所述第二补偿栅极图形32在所述基底上的正投影，完全覆盖所述补偿沟道部分在所述基底上的正投影；使得所述第二补偿栅极图形32能够接收相应的扫描信号，控制所述补偿晶体管T2正常工作，所述第一补偿栅极图形31能够对所述补偿晶体管T2进行屏蔽稳压。从而消除了周边其它信号对补偿晶体管T2的影响，避免了显示基板处于发光时段时补偿晶体管T2发生漏 电，进而避免了显示基板应用的显示屏在低频显示时出现闪烁问题。上述实施例提供的显示基板应用的显示屏具有更好的显示效果，很好的提升了产品性能。而且，由于所述第一补偿栅极图形31能够根据需要加载不同的直流电压信号，因此不同灰阶亮度下，可以向第一补偿栅极图形31提供匹配的信号进行稳压，这样能够更有效的避免了显示基板处于发光时段时补偿晶体管T2发生漏电。
本公开实施例提供的显示装置在包括上述显示基板时，同样具有上述有益效果，此处不再赘述。
本公开实施例还提供了一种显示基板的制作方法，用于制作上述实施例提供的显示基板；所述制作方法包括：
制作显示基板包括的多个第一补偿栅极图形31和多个第一复位栅极图形33；
制作补偿晶体管T2包括的补偿有源层21和第一复位晶体管T1包括的第一复位有源层20；
制作补偿晶体管T2包括的第二补偿栅极图形32和第一复位晶体管T1包括的第二复位栅极图形34；
制作第一光刻胶图形PR1和第二光刻胶图形PR2，所述第一光刻胶图形PR1覆盖补偿沟道部分和第一轻掺杂区41，所述第二光刻胶图形PR2覆盖复位沟道部分和第二轻掺杂区42；
对所述补偿有源层21和所述第一复位有源层20进行第一次掺杂；
去除所述第一光刻胶图形PR1和所述第二光刻胶图形PR2；
对所述补偿有源层21和所述第一复位有源层20进行第二次掺杂。
更详细地说，所述显示基板的制作工艺流程如下：
在玻璃基板上制作有机PI基底70；在有机PI基底上沉积遮光金属材料层，在遮光金属材料层上覆盖光刻胶，然后通过曝光、显影、刻蚀等工艺得到遮光层LS。所述遮光层LS中的一部分复用为所述第一补偿栅极图形31和所述第一复位栅极图形33。
在所述遮光层LS上沉积形成无机介质层。
在上述无机介质层上沉积有源材料层，在有源材料层上覆盖光刻胶，然 后通过曝光、显影、刻蚀等工艺得到有源层。所述有源层包括所述补偿有源层21和所述第一复位有源层20。
在有源层上继续沉积形成无机介质层，以形成第一栅绝缘层。
在所述第一栅绝缘层上沉积第一栅金属材料层，在所述第一栅金属材料层上覆盖光刻胶，然后通过曝光、显影、干法刻蚀等工艺得到第一栅金属层。所述第一栅金属层包括第二补偿栅极图形32和第二复位栅极图形34。
如图14至图18所示，在所述第一栅金属层上覆盖光刻胶PR，然后利用掩膜板71对光刻胶进行曝光，然后进行显影等工艺形成第一光刻胶图形PR1和第二光刻胶图形PR2，所述第一光刻胶图形PR1覆盖补偿沟道部分和第一轻掺杂区41，所述第二光刻胶图形PR2覆盖复位沟道部分和第二轻掺杂区42。
对所述补偿有源层21和所述第一复位有源层20进行第一次P型掺杂。去除所述第一光刻胶图形PR1和所述第二光刻胶图形PR2；对所述补偿有源层21和所述第一复位有源层20进行第二次P型掺杂。由于第一次P型掺杂时，有第一光刻胶图形PR1和第二光刻胶图形PR2的覆盖，这样第一轻掺杂区41和第二轻掺杂区42的掺杂浓度小于非第一轻掺杂区43和非第二轻掺杂区的掺杂浓度，能够起到防止漏电的效果。需要说明，图16和图18为掺杂步骤。
在所述第一栅金属层上继续沉积无机介质层，形成第二栅绝缘层。
在所述第二栅绝缘层上沉积第二栅金属层材料层，在所述第二栅金属材料层上盖光刻胶，然后通过曝光、显影、干法刻蚀等工艺得到第二栅金属层。
在所述第二栅金属层上沉积形成层间绝缘层，在所述层间绝缘层上覆盖光刻胶，然后通过曝光、显影、干法刻蚀等工艺实现对所述层间绝缘层的图形化。图形化后的层间绝缘层上包括过孔，该过孔主要用于耦接第一源漏金属层和层间绝缘层下方的导电膜层。
在所述层间绝缘层上沉积形成第一源漏金属材料层，在所述第一源漏金属材料层上覆盖光刻胶，然后通过曝光、显影、干法刻蚀等工艺得到第一源漏金属层。
在所述第一源漏金属层上沉积形成第一平坦层，在所述第一平坦层上覆盖光刻胶，然后通过曝光、显影、干法刻蚀等工艺实现对所述第一平坦层的 图形化。
在所述第一平坦层上沉积形成第二源漏金属材料层，在所述第二源漏金属材料层上覆盖光刻胶，然后通过曝光、显影、干法刻蚀等工艺得到第二源漏金属层。
需要说明，信号线沿X方向延伸是指：信号线包括主要部分和与所述主要部分连接的次要部分，所述主要部分是线、线段或条形状体，所述主要部分沿X方向延展，且所述主要部分沿X方向延展的长度大于次要部分沿其它方向伸展的长度。
需要说明的是，本公开实施例的“同层”可以指的是处于相同结构层上的膜层。或者例如，处于同层的膜层可以是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。这些特定图形还可能处于不同的高度或者具有不同的厚度。
在本公开各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本公开的保护范围之内。
需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝 对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (24)

  1. 一种显示基板，包括：基底，设置于所述基底上的多个子像素，多条栅线，以及多个第一补偿栅极图形；所述子像素包括子像素驱动电路，所述子像素驱动电路包括：驱动晶体管和补偿晶体管；
    所述补偿晶体管的第一极与所述驱动晶体管的第二极耦接，所述补偿晶体管的第二极与所述驱动晶体管的栅极耦接；所述补偿晶体管包括第二补偿栅极图形，所述第一补偿栅极图形位于对应的所述第二补偿栅极图形与所述基底之间，所述第一补偿栅极图形与直流信号输出端耦接，所述第二补偿栅极图形与对应的栅线耦接；
    所述补偿晶体管包括补偿有源层，所述补偿有源层位于所述第一补偿栅极图形和所述第二补偿栅极图形之间，所述补偿有源层包括补偿沟道部分；所述第一补偿栅极图形在所述基底上的正投影，与所述补偿沟道部分在所述基底上的正投影至少部分交叠；所述第二补偿栅极图形在所述基底上的正投影，完全覆盖所述补偿沟道部分在所述基底上的正投影。
  2. 根据权利要求1所述的显示基板，其中，所述第一补偿栅极图形在所述基底上的正投影，完全覆盖所述补偿沟道部分在所述基底上的正投影。
  3. 根据权利要求2所述的显示基板，其中，所述第一补偿栅极图形在所述基底上的正投影，包围所述第二补偿栅极图形在所述基底上的正投影。
  4. 根据权利要求1所述的显示基板，其中，所述补偿有源层包括第一补偿沟道部分，第二补偿沟道部分和补偿连接部分，所述补偿连接部分分别与所述第一补偿沟道部分和所述第二补偿沟道部分耦接；
    所述第一补偿栅极图形在所述基底上的正投影，与所述补偿连接部分在所述基底上的正投影至少部分交叠。
  5. 根据权利要求4所述的显示基板，其中，所述补偿有源层还包括第一轻掺杂区，所述第一补偿沟道部分位于所述第一轻掺杂区之间，所述第二补偿沟道部分位于所述第一轻掺杂区之间。
  6. 根据权利要求4所述的显示基板，其中，所述显示基板还包括多条电源线；所述子像素还包括屏蔽图形，所述屏蔽图形与所述电源线耦接，所述 屏蔽图形在所述基底上的正投影，与所述补偿连接部分在所述基底上的正投影至少部分交叠。
  7. 根据权利要求6所述的显示基板，其中，所述子像素还包括第一导电连接部，所述第一导电连接部分别与所述驱动晶体管的栅极和所述补偿晶体管的第二极耦接；
    所述第一导电连接部与所述补偿晶体管的第二极耦接的一端在所述基底上的正投影，被所述屏蔽图形在所述基底上的正投影至少部分包围。
  8. 根据权利要求4所述的显示基板，其中，所述显示基板还包括第一初始化信号膜层，多条第一复位线，以及多个第一复位栅极图形；所述子像素驱动电路还包括：第一复位晶体管，所述第一复位晶体管的第一极与第一初始化信号膜层耦接，所述第一复位晶体管的第二极与所述驱动晶体管的栅极耦接；所述第一复位晶体管包括第二复位栅极图形，所述第一复位栅极图形位于对应的所述第二复位栅极图形与所述基底之间；所述第一复位栅极图形与直流信号输出端耦接，所述第二复位栅极图形与对应的第一复位线耦接；
    所述第一复位晶体管包括第一复位有源层，所述第一复位有源层位于所述第一复位栅极图形和所述第二复位栅极图形之间，所述第一复位有源层包括复位沟道部分；所述第一复位栅极图形在所述基底上的正投影，与所述复位沟道部分在所述基底上的正投影至少部分交叠；所述第二复位栅极图形在所述基底上的正投影，完全覆盖所述复位沟道部分在所述基底上的正投影。
  9. 根据权利要求8所述的显示基板，其中，所述第一复位栅极图形在所述基底上的正投影，完全覆盖所述复位沟道部分在所述基底上的正投影。
  10. 根据权利要求9所述的显示基板，其中，所述第一复位栅极图形在所述基底上的正投影，包围所述第二复位栅极图形在所述基底上的正投影。
  11. 根据权利要求8所述的显示基板，其中，所述第一复位有源层包括第一复位沟道部分，第二复位沟道部分和复位连接部分，所述复位连接部分分别与所述第一复位沟道部分和所述第二复位沟道部分耦接；
    所述第一复位栅极图形在所述基底上的正投影，与所述复位连接部分在所述基底上的正投影至少部分交叠。
  12. 根据权利要求11所述的显示基板，其中，所述第一复位有源层还包 括第二轻掺杂区，所述第一复位沟道部分位于所述第二轻掺杂区之间，所述第二复位沟道部分位于所述第二轻掺杂区之间。
  13. 根据权利要求11所述的显示基板，其中，所述第一初始化信号膜层包括网格状结构。
  14. 根据权利要求13所述的显示基板，其中，所述第一初始化信号膜层包括多个第一初始部和多个第二初始部，所述第一初始部包括沿第一方向延伸的至少部分，所述第二初始部包括沿第二方向延伸的至少部分，所述第一方向与所述第二方向相交；
    所述多个第一初始部沿所述第二方向排列，所述第二初始部与所述多个第一初始部分别耦接；所述第一复位晶体管的第一极与对应的所述第二初始部耦接。
  15. 根据权利要求14所述的显示基板，其中，所述第二初始部包括初始主体部和初始突出部，所述初始主体部包括沿所述第二方向延伸的至少部分，所述初始突出部包括沿所述第一方向延伸的至少部分；所述第一复位晶体管的第一极与所述初始突出部耦接。
  16. 根据权利要求15所述的显示基板，其中，所述初始主体部包括多个第一子部和多个第二子部，所述第一子部和所述第二子部交替设置，沿所述第一方向，所述第一子部和所述第二子部的至少部分错开；
    所述第二子部与所述初始突出部耦接；所述第二子部在所述基底上的正投影，与所述补偿沟道部分在所述基底上的正投影至少部分交叠。
  17. 根据权利要求16所述的显示基板，其中，所述第二子部在所述基底上的正投影，与所述补偿连接部分在所述基底上的正投影至少部分交叠。
  18. 根据权利要求14所述的显示基板，其中，所述第一初始部在所述基底上的正投影，与所述复位连接部分在所述基底上的正投影至少部分交叠。
  19. 根据权利要求1所述的显示基板，其中，所述显示基板还包括多条第二初始化信号线和多条第二复位线；所述子像素驱动电路还包括第二复位晶体管，所述第二复位晶体管的栅极与对应的第二复位线耦接，所述第二复位晶体管的第一极与对应的第二初始化信号线耦接，所述第二复位晶体管的第二极与对应的发光元件耦接。
  20. 根据权利要求1所述的显示基板，其中，所述显示基板还包括多条数据线，多条电源线和多条发光控制线；
    所述子像素驱动电路还包括数据写入晶体管，电源控制晶体管，发光控制晶体管和存储电容；
    所述数据写入晶体管的栅极与对应的栅线耦接，所述数据写入晶体管的第一极与对应的数据线耦接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极耦接；
    所述电源控制晶体管的栅极与对应的发光控制线耦接，所述电源控制晶体管的第一极与对应的电源线耦接，所述电源控制晶体管的第二极与所述驱动晶体管的第一极耦接；
    所述发光控制晶体管的栅极与对应的发光控制线耦接，所述发光控制晶体管的第一极与所述驱动晶体管的第二极耦接，所述发光控制晶体管的第二极与对应的发光元件耦接；
    所述存储电容的第一极板与所述驱动晶体管的栅极耦接，所述存储电容的第二极板与对应的电源线耦接。
  21. 根据权利要求8所述的显示基板，其中，所述显示基板包括遮光层，所述遮光层中的第一遮光部分复用为所述第一补偿栅极图形，所述遮光层中的第二遮光部分复用为所述第一复位栅极图形。
  22. 根据权利要求21所述的显示基板，其中，所述显示基板还包括显示区域和包围所述显示区域的周边区域；所述显示基板还包括电源线，所述电源线包括位于所述显示区域的部分和位于所述周边区域的部分；在所述周边区域，所述遮光层与所述电源线耦接。
  23. 一种显示装置，包括如权利要求1～22中任一项所述的显示基板。
  24. 一种显示基板的制作方法，用于制作如权利要求1～22中任一项所述的显示基板；所述制作方法包括：
    制作显示基板包括的多个第一补偿栅极图形和多个第一复位栅极图形；
    制作补偿晶体管包括的补偿有源层和第一复位晶体管包括的第一复位有源层；
    制作补偿晶体管包括的第二补偿栅极图形和第一复位晶体管包括的第二 复位栅极图形；
    制作第一光刻胶图形和第二光刻胶图形，所述第一光刻胶图形覆盖补偿沟道部分和第一轻掺杂区，所述第二光刻胶图形覆盖复位沟道部分和第二轻掺杂区；
    对所述补偿有源层和所述第一复位有源层进行第一次掺杂；
    去除所述第一光刻胶图形和所述第二光刻胶图形；
    对所述补偿有源层和所述第一复位有源层进行第二次掺杂。
CN202280000115.3A 2022-01-29 2022-01-29 显示基板及其制作方法、显示装置 Pending CN116998246A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/075043 WO2023142055A1 (zh) 2022-01-29 2022-01-29 显示基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN116998246A true CN116998246A (zh) 2023-11-03

Family

ID=87470178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280000115.3A Pending CN116998246A (zh) 2022-01-29 2022-01-29 显示基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US20240130179A1 (zh)
CN (1) CN116998246A (zh)
WO (1) WO2023142055A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101436544B (zh) * 2007-11-16 2010-12-01 中华映管股份有限公司 薄膜晶体管的制造方法
KR102143924B1 (ko) * 2013-07-12 2020-08-13 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105140276A (zh) * 2015-08-14 2015-12-09 京东方科技集团股份有限公司 薄膜晶体管制作方法及阵列基板制作方法
KR20210102557A (ko) * 2020-02-11 2021-08-20 삼성디스플레이 주식회사 디스플레이 장치
CN111681549B (zh) * 2020-06-16 2022-03-18 昆山国显光电有限公司 阵列基板和显示面板
CN113690306B (zh) * 2021-08-06 2023-10-31 武汉华星光电半导体显示技术有限公司 阵列基板及显示面板
CN113745254A (zh) * 2021-09-07 2021-12-03 厦门天马显示科技有限公司 显示面板以及显示装置
CN113920934B (zh) * 2021-09-30 2023-04-18 成都京东方光电科技有限公司 显示基板和显示装置
CN113629127B (zh) * 2021-10-14 2022-01-21 北京京东方技术开发有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
WO2023142055A1 (zh) 2023-08-03
US20240130179A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
US11361713B1 (en) Display panel and display device
US9847051B2 (en) Organic light-emitting diode display with minimized subpixel crosstalk
JP2021524926A (ja) 表示パネルおよび表示装置
CN112117320A (zh) 一种显示面板和显示装置
CN216980566U (zh) 显示基板和显示装置
US20230097504A1 (en) Display substrate and display device
CN113013218A (zh) 阵列基板、显示面板及显示装置
US11569334B2 (en) Display substrate including first reference voltage line being electrically coupled to first reference voltage auxiliary line through via holes penetrating through insulation layer therebetween, and display device having the same
CN114495835A (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN216488063U (zh) 显示基板及显示装置
KR20140127441A (ko) 박막 트랜지스터 및 유기 발광 표시 장치
CN115398631A (zh) 阵列基板和显示装置
CN114616668A (zh) 一种显示基板及其制作方法、显示装置
CN114743989A (zh) 阵列基板及显示面板
CN115424570A (zh) 像素电路及其驱动方法、显示基板和显示装置
KR20190078180A (ko) 박막트랜지스터 및 그를 포함하는 유기발광표시장치
CN115836597A (zh) 显示面板及显示装置
CN116998246A (zh) 显示基板及其制作方法、显示装置
CN114361186A (zh) 显示基板和显示装置
CN219228311U (zh) 显示基板和显示装置
WO2023142049A1 (zh) 显示基板和显示装置
WO2023130439A1 (zh) 显示基板和显示装置
EP4336484A1 (en) Display substrate and display device
US11844255B2 (en) Display device having a second electrode layer connected to an auxiliary electrode layer, display panel and manufacturing method thereof
CN116615054A (zh) 显示基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination