CN101436544B - 薄膜晶体管的制造方法 - Google Patents
薄膜晶体管的制造方法 Download PDFInfo
- Publication number
- CN101436544B CN101436544B CN2007101887671A CN200710188767A CN101436544B CN 101436544 B CN101436544 B CN 101436544B CN 2007101887671 A CN2007101887671 A CN 2007101887671A CN 200710188767 A CN200710188767 A CN 200710188767A CN 101436544 B CN101436544 B CN 101436544B
- Authority
- CN
- China
- Prior art keywords
- layer
- grid
- film transistor
- source
- photoresist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管的制造方法,包括先在一基板上依序形成一多晶硅岛状物、一栅绝缘层、与一导体层。通过覆盖于上方的图案化光刻胶层对该导体层进行一过蚀刻工艺,以形成一栅极,其中栅极的宽度小于图案化光刻胶层的宽度。于图案化光刻胶层移除前后分别进行离子植入工艺,以于栅极两侧下方的多晶硅岛状物内形成一源极/漏极与浅掺杂漏极区。浅掺杂漏极区位于源极/漏极与通道区之间。因此,制造薄膜晶体管所需的光掩膜数目可以减少。
Description
技术领域
本发明是有关于一种主动元件的制造方法,且特别是有关于一种薄膜晶体管的制造方法。
背景技术
随着科技日新月异,技术的日渐成熟,液晶显示器(Liquid Crystal Display,LCD)已广泛的被应用在日常生活中,而薄膜晶体管(Thin Film Transistor,TFT)是应用液晶显示器中的驱动元件。晶体管(Transistor)的通道材料分为两种,一种为非晶硅材料(amorphous silicon,a-Si),一种为多晶硅材料(poly-silicon,p-Si)。一般来说,非晶硅薄膜晶体管具有较低的漏电流(leakage current),但是其电子迁移率(electron mobility)却较低,其不超过1cm2/Vsec,不敷目前高速元件应用的需求。然而,多晶硅薄膜晶体管相较于非晶硅薄膜晶体管而言,具有较高的电子迁移率(约比非晶硅高2~3个数量级),却有较高的漏电流,以致于无法应用于大尺寸的液晶显示器。因此,为了有效改善多晶硅薄膜晶体管偏高的漏电流,一般便于薄膜晶体管的栅极两侧以浅掺杂漏极的结构来降低漏电流。
图1A至图1D绘示一种传统的薄膜晶体管的制造方法的示意图。请参考图1A,此传统的薄膜晶体管的制造方法包括下列步骤,于基板110上形成一多晶硅岛状物(poly-silicon island)120。
请参考图1B,形成一图案化光刻胶层125,然后,以图案化光刻胶层125为掩膜进行一离子植入工艺(ion implantation process)S110,以于图案化光刻胶层125两侧下方的多晶硅岛状物120内形成一源极/漏极121。然后,移除图案化光刻胶层125。
请参考图1C,形成一栅绝缘层130于基板上110,并覆盖住多晶硅岛状物120;接着,形成一栅极140于基板110上。然后,以栅极140为掩膜,进行一浅掺杂离子植入工艺(lightly doped drain ion implantation process)S120,以于栅极140两侧之下方之多晶硅岛状物120内形成一浅掺杂漏极区123,而位于栅极层140正下方的多晶硅岛状物120即是一通道区127。
请参考图1D,于基板110上分别形成一图案化介电层150,并移除部份栅绝缘层130,以暴露出部分源极/漏极121。然后,在图案化介电层150上形成图案化导体层160,而图案化导体层160与源极/漏极121电性连接。至此,大致上完成传统的薄膜晶体管的工艺。
但值得一提的是,为了形成漏极/源极121与浅掺杂漏极区123,此传统的制造方法必须分别以图案化光刻胶层125与栅极140来做为离子植入的掩膜。换言之,就是需要两道光掩膜才能完成漏极/源极121与浅掺杂漏极区123的制作。因此,为了减少光掩膜数,发展出另一种传统的薄膜晶体管的制造方法。
图2A至图2E所绘示的为另一种传统薄膜晶体管的制造方法的示意图。请参考图2A,此传统的薄膜晶体管的制造方法包括下列步骤。于一基板上210依序形成一多晶硅岛状物220、一栅绝缘层230与一栅极层240a。接着,形成一图案化光刻胶层250于栅极层240a之上,其中图案化光刻胶层250具有一顶部光刻胶层结构250a与一基部光刻胶层结构250b,且顶部光刻胶层结构250a与基部光刻胶层结构250b连接。
请参考图2B,进行离子植入工艺S210,以于在栅极层240a两侧下方的多晶硅岛状物220内形成漏极/源极221。
请参考图2C,以等离子灰化或其他非等向性蚀刻的方式剥除部分厚度的基部光刻胶层结构250b,以暴露出部分栅极层240a。然后,移除部分栅极层240a,以形成栅极240b。
请参考图2D,进行浅掺杂离子植入工艺S220,以于栅极层240b两侧下方的多晶硅岛状物220内形成浅掺杂漏极区223,而位于栅极层240b正下方的多晶硅岛状物220即是一通道区127。然后,移除剩余的基部光刻胶层结构250b。
请参考图2E,于基板210上分别形成一图案化介电层260,并移除部份栅绝缘层230,以暴露出部分源极/漏极221。然后,在图案化介电层260上形成图案化导体层270,而图案化导体层270与源极/漏极电性221连接。
值得注意的是,此种制造方法虽然可以减少一道光掩膜,却需要增加等离子灰化或其他非等向性蚀刻工艺来剥除部份图案化光刻胶层250(亦即基部光刻胶层结构250b),并增加栅极二次蚀刻的工艺,其对于整体制造的程序并未减少。
发明内容
有鉴于此,本发明提供一种薄膜晶体管的制造方法,以减少所使用的光掩膜数。
本发明提出一种薄膜晶体管的制作方法,其步骤包括。在基板上形成多晶硅岛状物。接着,依序形成栅绝缘层与导体层于基板上,并覆盖住多晶硅岛状物。之后,形成图案化光刻胶层于导体层上,并通过图案化光刻胶层对于导体层进行一过蚀刻工艺,以形成栅极,其中栅极的宽度小于图案化光刻胶层的宽度。接着,进行离子植入工艺,以于图案化光刻胶层两侧下方的多晶硅岛状物内形成一源极/漏极,而栅极正下方的多晶硅岛状物为一通道区。其后,移除图案化光刻胶层,并进行一浅掺杂离子植入工艺,以于栅极两侧下方的多晶硅岛状物内形成浅掺杂漏极区,其中浅掺杂漏极区位于源极/漏极与通道区之间。之后,形成介电层于栅绝缘层上,以覆盖栅极。移除部分介电层与栅绝缘层,以暴露出部分源极/漏极,并形成图案化介电层与图案化栅绝缘层。形成一源极/漏极导体层于图案化介电层上,其中源极/漏极导体层分别与源极/漏极电性连接。
依据本发明的一实施例,上述源极/漏极的离子植入工艺所植入的离子的掺杂浓度可以是介于5E14至1E16ions/cm2之间。
依据本发明一实施例,上述浅掺杂离子植入工艺所植入的离子的掺杂浓度可以是介于1E13至1E14ions/cm2之间。
依据本发明一实施例,上述在形成多晶硅岛状物之前,还可以先于基板上形成一缓冲层。
依据本发明一实施例,上述图案化光刻胶层的边缘与栅极的边缘可以相距1.5至2微米。
依据本发明之一实施例,上述栅极的材质可以包括铜(Cu)、铝(Al)、钨(W)、铬(Cr)、钼(Mo)、钛(Ti)、钽(Ta)、硅化钨(WSi2)、硅化钛(TiSi2)、硅化钽(TaSi2)、硅化钼(MoSi2)或硅化钴(CoSi2)。
基于以上所述,本发明利用过蚀刻的方式,以使得形成栅极所需的图案化光刻胶层大于栅极,并以图案化光刻胶层与栅极为掩膜分别进行离子植入工艺,以形成源极/漏极与浅掺杂漏极区,藉此可减少薄膜晶体管的工艺光掩膜数目,并降低工艺成本与时间。
为让本发明的上述与其目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合附图作详细说明如下。
附图说明
图1A至图1D绘示传统的薄膜晶体管的制造方法的示意图。
图2A至图2E绘示另一传统的薄膜晶体管的制造方法的示意图。
图3A是图3F本发明实施例中的一种薄膜晶体管的制作方法的示意图。
具体实施方式
图3A至3F绘示为本发明实施例的一种薄膜晶体管的制作方法的示意图。请参考图3A,本实施例的薄膜晶体管的制造方法包括下列步骤。首先,于基板310上形成一多晶硅岛状物320。更详细而言,形成多晶硅岛状物320的步骤例如是先在基板310上形成一非晶硅层(未绘示),而形成非晶硅层的方式例如是化学气相沉积(chemical vapor deposition,CVD)工艺或等离子加强化学气相沉积(plasmaenhanced CVD,PECVD)工艺。接着,对于此非晶硅层进行激光退火(laser annealing)工艺,以使非晶硅层转变成多晶硅层。然后,对于此多晶硅层进行微影(photolithography)工艺与蚀刻(etching)工艺,以在基板310上形成多晶硅岛状物320。
此外,在形成多晶硅岛状物320之前,还可以先于基板上形成一缓冲层311,以减少基板310内的金属离子扩散至多晶硅岛状物320内。而形成缓冲层311的方式可以是低压化学气相沉积(low pressure CVD,LPCVD)工艺或是PECVD工艺。更详细而言,缓冲层311例如是单层氧化硅或是氧化硅/氮化硅之双层结构。
请参考图3B,在基板上形成一栅绝缘层330,并覆盖住多晶硅岛状物320。更详细而言,栅绝缘层330形成的方式可以是采用PECVD工艺。接着,在栅绝缘层330之上形成一导体层340于基板上。更详细而言,导体层340形成的方式可以是先在栅绝缘层330上以物理气相沉积(physical vapor deposition)工艺或是溅镀(sputtering)工艺形成一栅极材料层,而栅极材料层的材质可以是铜(Cu)、铝(Al)、钨(W)、铬(Cr)、钼(Mo)、钛(Ti)、钽(Ta)、硅化钨(WSi2)、硅化钛(TiSi2)、硅化钽(TaSi2)、硅化钼(MoSi2)或硅化钴(CoSi2)。然后,于导体层340上形成一图案化光刻胶层410。
请参考图3C,通过湿蚀刻的方式进行过蚀刻,以形成栅极341,并使得栅极341的宽度小于图案化光刻胶层410的宽度。更详细而言,图案化光刻胶层410的边缘与栅极341的边缘可以相距1.5至2微米,如图3C所示之d。
请参考图3D,以图案化光刻胶层410为掩膜进行离子植入S310工艺,以于图案化光刻胶层410两侧下方的多晶硅岛状物320内形成一源极/漏极321。更详细而言,离子植入工艺S310所植入的离子可以是n型掺杂物,其中n型掺杂物可以是磷离子,而所植入的离子的掺杂浓度可以是介于5E14至1E16ions/cm2之间。
请参考图3E,去除图案化光刻胶层410后,以栅极341为掩膜进行浅掺杂离子植入工艺S320,以于栅极341两侧的下方多晶硅岛状物320内形成浅掺杂漏极区323,而栅极341正下方的多晶硅岛状物320即是一通道区325。更详细而言,浅掺杂离子植入工艺S320所植入的离子可以是n型掺杂物,其中n型掺杂物可以是磷离子,所植入的离子的掺杂浓度可以是介于1E13至1E14ions/cm2之间。
换言之,由于源极/漏极321是以图案化光刻胶层410为掩膜进行离子植入工艺所形成,因此,源极/漏极321的边缘与图案化光刻胶层410边缘对齐。此外,浅掺杂区323是以栅极341为掩膜进行浅掺杂离子植入工艺所形成,因此,浅掺杂区323的边缘与栅极341边缘对齐。
请参考图3F,于该栅绝缘层330上形成一介电层350,接着移除部份介电层350与栅绝缘层330,以暴露出部分源极/漏极321。更详细而言,移除部分介电层350与栅绝缘层330的方法包括微影工艺与蚀刻工艺。然后,在介电层350上形成源极/漏极导体层360,而源极/漏极导体层360与源极/漏极321电性连接。
此外,离子植入工艺中所掺杂的离子,依实际薄膜晶体管设计需求,可以是n型或p型掺杂物,以形成n通道或是p通道金属氧化物半导体。
综上所述,本发明的薄膜晶体管的制造方法包括下列优点:
一、相较于传统技术需要两道光掩膜才能形成源极/漏极与浅掺杂漏极区,本发明利用过蚀刻方式,使得栅极的图案小于图案化光刻胶层的图案,并分别以图案化光刻胶层与栅极为掩膜进行离子植入工艺,以形成源极/漏极与浅掺杂漏极区。因此相较于传统技术,本发明的薄膜晶体管的制造方法仅需一道光掩膜,可以减少薄膜晶体管的工艺光掩膜数目。
二、相较于传统技术可能产生光掩膜间的对位误差无法形成对称的浅掺杂漏极区,本发明采用栅极层的图案化光刻胶为掩膜以及利用金属湿式蚀刻具有均匀等向性的优点,对多晶硅岛状物进行离子植入工艺,因此通道区两侧的浅掺杂漏极区较为对称。
三、相较于传统技术需要在源极/漏极形成后,对图案化光刻胶进行等离子灰化或其他非等向性蚀刻以剥除部份光刻胶,且还需再进行移除部分栅极层后,才进行浅掺杂离子植入以形成浅掺杂漏极区。本发明则是利用栅极层的图案化光刻胶作为掩膜,进行浅掺杂离子植入以形成浅掺杂漏极区。因此相较于传统技术,本发明的薄膜晶体管的制造方法,所需的工艺程序较少。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许更动与润饰,因此本发明的保护范围当以权利要求所界定的为准。
Claims (6)
1.一种薄膜晶体管的制造方法,包括:
形成一多晶硅岛状物于一基板上;
形成一栅绝缘层于该基板上,并覆盖住该多晶硅岛状物;
形成一导体层于该栅绝缘层上;
形成一图案化光刻胶层于该导体层上;
通过该图案化光刻胶层对于该导体层进行一过蚀刻工艺,以形成一栅极,其中该栅极的宽度小于该图案化光刻胶层的宽度;
进行一离子植入工艺,以于该图案化光刻胶层两侧下方的该多晶硅岛状物内形成一源极/漏极,而该栅极正下方的该多晶硅岛状物为一通道区;
移除该图案化光刻胶层;
进行一浅掺杂离子植入工艺,以于该栅极两侧下方的该多晶硅岛状物内形成一浅掺杂漏极区,其中该浅掺杂漏极区位于该源极/漏极与该通道区之间;
形成一介电层于该栅绝缘层上,以覆盖该栅极;
移除部分该介电层与该栅绝缘层,以暴露出部分该源极/漏极,并形成一图案化介电层与一图案化栅绝缘层;以及
形成一源极/漏极导体层于该图案化介电层上,其中该源极/漏极导体层分别与该源极/漏极电性连接。
2.如权利要求1所述的薄膜晶体管的制造方法,其特征在于,该离子植入工艺所植入的离子的掺杂浓度介于5E14至1E16ions/cm2之间。
3.如权利要求1所述的薄膜晶体管的制造方法,其特征在于,该浅掺杂离子植入工艺所植入的离子的掺杂浓度介于1E13至1E14ions/cm2之间。
4.如权利要求1所述的薄膜晶体管的制造方法,其特征在于,在形成该多晶硅岛状物之前,还包括在该基板上形成一缓冲层。
5.如权利要求1所述的薄膜晶体管的制造方法,其特征在于,该图案化光刻胶层的边缘与该栅极的边缘相距1.5至2微米。
6.如权利要求1所述的薄膜晶体管的制造方法,其特征在于,该栅极的材质包括铜、铝、钨、铬、钼、钛、钽、硅化钨、硅化钛、硅化钽、硅化钼或硅化钴。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101887671A CN101436544B (zh) | 2007-11-16 | 2007-11-16 | 薄膜晶体管的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101887671A CN101436544B (zh) | 2007-11-16 | 2007-11-16 | 薄膜晶体管的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101436544A CN101436544A (zh) | 2009-05-20 |
CN101436544B true CN101436544B (zh) | 2010-12-01 |
Family
ID=40710907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101887671A Expired - Fee Related CN101436544B (zh) | 2007-11-16 | 2007-11-16 | 薄膜晶体管的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101436544B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104409416B (zh) * | 2014-12-11 | 2018-01-23 | 深圳市华星光电技术有限公司 | 用于制作阵列基板的方法及阵列基板 |
CN104465405B (zh) * | 2014-12-30 | 2017-09-22 | 京东方科技集团股份有限公司 | 薄膜晶体管的制作方法及阵列基板的制作方法 |
WO2023142055A1 (zh) * | 2022-01-29 | 2023-08-03 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1892995A (zh) * | 2005-07-01 | 2007-01-10 | 友达光电股份有限公司 | 具有低掺杂漏极结构的低温多晶硅薄膜晶体管的制造方法 |
CN1331202C (zh) * | 2004-03-19 | 2007-08-08 | 友达光电股份有限公司 | 薄膜晶体管的制作方法 |
-
2007
- 2007-11-16 CN CN2007101887671A patent/CN101436544B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1331202C (zh) * | 2004-03-19 | 2007-08-08 | 友达光电股份有限公司 | 薄膜晶体管的制作方法 |
CN1892995A (zh) * | 2005-07-01 | 2007-01-10 | 友达光电股份有限公司 | 具有低掺杂漏极结构的低温多晶硅薄膜晶体管的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101436544A (zh) | 2009-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7098514B2 (en) | Highly integrated semiconductor device with silicide layer that secures contact margin and method of manufacturing the same | |
US7893494B2 (en) | Method and structure for SOI body contact FET with reduced parasitic capacitance | |
US7118954B1 (en) | High voltage metal-oxide-semiconductor transistor devices and method of making the same | |
CN107403758B (zh) | 阵列基板及其制备方法、显示装置 | |
US8199270B2 (en) | TFT-LCD array substrate and method of manufacturing the same | |
CN101414621A (zh) | 半导体装置 | |
US7618881B2 (en) | Thin-film transistor and manufacturing method thereof | |
US20080150026A1 (en) | Metal-oxide-semiconductor field effect transistor with an asymmetric silicide | |
US8093113B2 (en) | Array substrate for LCD and method of fabrication thereof | |
JP3282582B2 (ja) | トップゲート型薄膜トランジスタ及びその製造方法 | |
US20040241919A1 (en) | Method of forming a CMOS thin film transistor device | |
US7176074B1 (en) | Manufacturing method of thin film transistor array substrate | |
CN101436544B (zh) | 薄膜晶体管的制造方法 | |
JP2002124677A (ja) | 液晶表示用基板及びその製造方法 | |
CN100590818C (zh) | 薄膜晶体管及其制造方法 | |
US20060246637A1 (en) | Sidewall gate thin-film transistor | |
US20060145253A1 (en) | MOS transistor and method of manufacturing the same | |
US20090057679A1 (en) | Thin film transistor and manufacturing method thereof | |
US10916641B2 (en) | Thin film transistor, method of manufacturing thin film transistor, and manufacturing system | |
US20090242894A1 (en) | Thin-Film-Transistor Structure, Pixel Structure and Manufacturing Method Thereof | |
JP4304374B2 (ja) | トップゲート型薄膜トランジスタ | |
JP3613221B2 (ja) | 薄膜トランジスタの製造方法 | |
TWI362755B (en) | Manufacturing method of thin film transistor | |
US20070246763A1 (en) | Trench step channel cell transistor and manufacture method thereof | |
WO2009154242A1 (ja) | Mis型電界効果トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101201 Termination date: 20161116 |