CN1892995A - 具有低掺杂漏极结构的低温多晶硅薄膜晶体管的制造方法 - Google Patents
具有低掺杂漏极结构的低温多晶硅薄膜晶体管的制造方法 Download PDFInfo
- Publication number
- CN1892995A CN1892995A CN 200510080415 CN200510080415A CN1892995A CN 1892995 A CN1892995 A CN 1892995A CN 200510080415 CN200510080415 CN 200510080415 CN 200510080415 A CN200510080415 A CN 200510080415A CN 1892995 A CN1892995 A CN 1892995A
- Authority
- CN
- China
- Prior art keywords
- metal level
- layer
- covered
- cover layer
- photoresist design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 8
- 229910052710 silicon Inorganic materials 0.000 title claims description 8
- 239000010703 silicon Substances 0.000 title claims description 8
- 239000002184 metal Substances 0.000 claims abstract description 73
- 229910052751 metal Inorganic materials 0.000 claims abstract description 73
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 61
- 229920005591 polysilicon Polymers 0.000 claims abstract description 60
- 238000013461 design Methods 0.000 claims description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims description 38
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 230000000717 retained effect Effects 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 150000002739 metals Chemical class 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 abstract 2
- 239000010408 film Substances 0.000 description 15
- 238000012545 processing Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000001994 activation Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 229910020776 SixNy Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
一种具有低掺杂漏极结构的低温多晶硅薄膜晶体管的制造方法，包括：a)形成一多晶硅岛于一基板上；b)依序形成一介电层、一金属层与一覆盖层，覆盖于多晶硅岛上；c)形成一光阻图案层于覆盖层上，并将未被光阻图案层覆盖的部分覆盖层及金属层移除，且被保留的覆盖层的同侧边露出具有一既定距离的部分金属层；d)进行一高剂量离子掺杂程序，利用金属层作为光掩膜，使得未被金属层覆盖的部分多晶硅岛形成一重掺杂区；e)将未被保留的覆盖层覆盖的部分金属层移除；以及f)进行一低剂量离子掺杂程序，利用金属层作为光掩膜，使得未被金属层覆盖的部分多晶硅岛形成一轻掺杂区。
Description
技术领域
本发明涉及一种低温多晶硅薄膜晶体管(low temperature polysilicon thinfilm transistor，LTPS TFT)的制作方法，特别是涉及一种具有轻掺杂漏极(lowdoped drain，LDD)结构的低温多晶硅薄膜晶体管制作方法。
背景技术
薄膜晶体管液晶示器(thin film transistor-liquid crystal display，TFT-LCD)目前已成为显示器市场的主力产品，液晶显示产品的快速发展，液晶面板厂商的产业竞争日增。如何提升薄膜晶体管的效能、可靠性与降低制作成本，是重要的发展目标。提升晶体管效能需要从结构或是材料上着手，由于晶体管的泄漏电流(leakage current)现象是造成功率消耗的主要原因，因此相关的硅绝缘层、高介电栅极及其它减少漏电流的技术已成为各家大厂所重视的技术议题。其中一项相关技术透过改变晶体管结构以降低漏电流，例如在晶体管的栅极内(intra-gate)区域利用低离子掺杂，通过结构上的改变来减少横向电阻，进而形成高效能的薄膜晶体管，此种技术一般被称为“具有LDD结构的低温多晶硅薄膜晶体管”。
请参照图1A与图1B所示为现有技术中具有LDD结构的低温多晶硅薄膜晶体管制作方法示意图。如图1A所示，一透明绝缘的基板10表面上形成有一多晶硅岛12，一介电层14覆盖多晶硅岛12。在现有的制作方法中，先在介电层14上定义形成一光阻图案层16，然后利用光阻图案层16作为光掩膜进行一高剂量离子掺杂程序，使光阻图案层16未覆盖的部分多晶硅岛12形成一重掺杂区123(N+掺杂区或P+掺杂区)，中间部分则为一未掺杂区121。
如图1B所示，将光阻图案层16去除后，在介电层14上定义形成一栅极18，仅覆盖图1A多晶硅岛12部分的未掺杂区121。之后，利用栅极18作为光掩膜进行一低剂量离子掺杂程序，在多晶硅岛12形成一轻掺杂区122(N-掺杂区或P-掺杂区)，以完成LDD结构，栅极18正下方的多晶硅岛12的未掺杂区121则作为信道。
由上述现有技术的说明可知，现有技术中制作具有LDD结构的低温多晶硅薄膜晶体管的方法需要通过额外的掩膜制作光阻图案层16的图形，在其光刻蚀程序(photo etching process)中，曝光时很容易因对准误差而产生LDD结构偏移的情形。此外，由于需要由额外的掩膜，因此现有技术受限于多一道光刻蚀程序带来的加工成本与加工时程的增加。因此，现有技术的缺点在于必须增加额外的掩膜的加工。
发明内容
本发明的主要目的在于提供一种不需额外掩膜的制作方法，以制作具有LDD结构的低温多晶硅薄膜晶体管。
本发明的另一目的在于改善现有技术中因额外掩膜带来的加工时间与加工成本的浪费。
本发明的另一目的在于改善现有技术因额外掩膜造成的曝光对准误差与LDD结构偏移缺点。
本发明提供的低温多晶硅薄膜晶体管制作方法包括下列步骤：
为实现上述发明目的，本发明提供了：
一种具有低掺杂漏极结构的低温多晶硅薄膜晶体管的制造方法，包括下列步骤：
形成一多晶硅岛于一基板上；
依序形成一介电层、一金属层与一覆盖层，覆盖于所述的多晶硅岛上；
形成一光阻图案层于所述的覆盖层上，并将未被所述的光阻图案层覆盖的部分所述的覆盖层及所述的金属层移除，且被保留的所述的覆盖层的同侧边暴露出具有一既定距离的部分所述的金属层；
进行一高剂量离子掺杂程序，利用所述的金属层作为光掩膜，使得未被所述的金属层覆盖的部分所述的多晶硅岛形成一重掺杂区；
将未被保留的所述的覆盖层覆盖的部分所述的金属层移除；以及
进行一低剂量离子掺杂程序，利用所述的金属层作为光掩膜，使得未被所述的金属层覆盖的部分所述的多晶硅岛形成一轻掺杂区。
形成一缓冲层于所述的基板上。
所述的既定距离至少为0.3微米。
将未被所述的光阻图案层覆盖的部分所述的覆盖层及所述的金属层移除的步骤是利用一干刻蚀或一湿刻蚀的方法。
将未被保留的所述的覆盖层覆盖的部分所述的金属层移除的步骤是利用一千刻蚀或一湿刻蚀的方法。
所述的覆盖层包括氮化硅、氧化硅、氮氧化硅或氮化硅、氧化硅、氮氧化硅的混合层。
所述的光阻图案层包括：一正光阻或一负光阻。
将未被所述的光阻图案层覆盖的部分所述的覆盖层及所述的金属层移除的步骤，包括：先通过一湿刻蚀的方法，过刻蚀所述的覆盖层；以及，再通过一干刻蚀的方法，利用所述的光阻图案层作为光掩膜，将未被所述的光阻图案层覆盖的部分金属层移除。
本发明还提供了：一种具有低掺杂漏极结构的低温多晶硅薄膜晶体管的制造方法，包括下列步骤：
形成一多晶硅岛于一基板上；
依序形成一介电层、一金属层与一覆盖层，覆盖于所述的多晶硅岛上；
形成一光阻图案层于所述的覆盖层上，并将未被所述的光阻图案层覆盖的部分所述的覆盖层及所述的金属层移除，且被保留的所述的覆盖层的图案尺寸小于所述的金属层的图案尺寸，并具有一图案尺寸差值；
进行一高剂量离子掺杂程序，利用所述的金属层作为光掩膜，使得未被所述的金属层覆盖的部分所述的多晶硅岛形成一重掺杂区；
将未被保留的所述的覆盖层覆盖的部分所述的金属层移除；以及
进行一低剂量离子掺杂程序，利用所述的金属层作为光掩膜，使得未被所述的金属层覆盖的部分所述的多晶硅岛形成一轻掺杂区；
所述的图案尺寸差值至少为0.6微米。
最后可利用离子活化程序，以高温来活化轻掺杂区与重掺杂区中的带电离子，使多晶硅岛具有半导体功能。
本发明的有益效果在于，可以节省一道光刻蚀程序带来的加工成本与加工时间，并且可改善光刻蚀程序中曝光时因对准误差而造成的LDD结构偏移情形，有利于精确地定义与形成具有LDD结构的低温多晶硅薄膜晶体管。
附图说明
图1A至图1B所示为现有技术中具有LDD结构的低温多晶硅薄膜晶体管制作方法示意图；以及
图2A至图2H为本发明具有LDD结构的低温多晶硅薄膜晶体管制作方法示意图。
主要组件符号说明：
基板 10 多晶硅岛 12
未掺杂区 121 轻掺杂区 122
重掺杂区 123 介电层 14
光阻图案层 16 栅极 18
基板 30 缓冲层 31
多晶硅层 320 多晶硅岛 32
未掺杂区 321 轻掺杂区 322
重掺杂区 323 介电层 34
金属层 38 覆盖层 39
光阻图案层 40
具体实施方式
请参照图2A至图2H为本发明具有LDD结构的低温多晶硅薄膜晶体管制作方法示意图。首先请参照图2A，一透明绝缘的基板30首先被提供，一缓冲层31形成于基板30上，接着，则在缓冲层31上沉积非晶硅前驱物(α-Siprecursor)，并利用准分子雷射回火技术(ELA)在低于摄氏500度的温度环境下，将非晶硅(α-Si)结晶成多晶硅(polycrystalline Si)，从而形成一多晶硅层320于缓冲层31上。之后，利用多个具有预定图案的光阻48(如图2A)以及刻蚀的方法，将多晶硅层320形成多个多晶硅岛32，如图2B所示。
请继续参照图2C，在多晶硅岛32完成之后，将介电材料沉积于基板30上，以形成一介电层34覆盖于多晶硅岛32上。如图2D，以溅镀的方法形成一金属层38，并在金属层38上形成一覆盖层(cap layer)39，金属层38与覆盖层39也覆盖于多晶硅岛32上。之后，形成一光阻图案层40于覆盖层39上，并且光阻图案层40位于一个多晶硅岛32正上方的范围内，如图2D所示。
在本发明各种实施例中，光阻图案层40可包括一正光阻或一负光阻。而覆盖层39包括氮化硅(SixNy)、氧化硅(SiOz)、氮氧化硅(SiOzNy)或氮化硅、氧化硅、氮氧化硅的混合层。
接着，如图2E与图2F所示，将未被光阻图案层40覆盖的部分覆盖层39及金属层38移除，且被保留的覆盖层39的同侧边露出具有一既定距离(图2F标号d)的部分金属层38。图2E至图2F的步骤，在实施上可利用一干刻蚀或一湿刻蚀的方式。
举例而言，可通过一湿刻蚀的方式，过刻蚀覆盖层39，将未被光阻图案层40覆盖的部分覆盖层39移除，且利用湿刻蚀的过刻蚀效果，将覆盖层39形成如图2E所示的图案。
再通过一干刻蚀的方式，利用光阻图案层40作为光掩膜，，将未被光阻图案层40覆盖的部分金属层38移除，使得被保留的金属层38的侧边与同侧边的覆盖层39相距上述既定距离d，如图2F所示。
在本发明一较佳实施例中，既定距离d大体上至少为0.3微米(μm)。被保留的覆盖层39的图案、既定距离d、以及被保留的金属层38的图案完成后，则可移除光阻图案层40。
从上述实施例的说明可以发现，在本发明中，保留的覆盖层39的图案尺寸小于被保留的金属层38的图案尺寸，且二者之间具有一图案尺寸差值。图案尺寸差值大体上为2倍的既定距离d，换言之，实施上述图案尺寸差值大约为至少0.6微米。
请参考图2G，利用金属层38作为光掩膜(mask)，而进行一高剂量离子掺杂程序，使未被金属层38覆盖的部分多晶硅岛32形成一重掺杂区323(N+掺杂区或P+掺杂区)。当重掺杂区323中已掺杂入预定浓度的离子后，则进行下一步骤，利用图2G所示的覆盖层39作为刻蚀光掩膜，利用干刻蚀的方式将未被覆盖层39覆盖的部分的金属层38移除，以将金属层38形成与覆盖层39相对应的形状，如图2H所示，此形状的金属层38，即，依照本发明形成的薄膜晶体管中的栅极。在一实施例中，当金属层38已成为与覆盖层39对应的形状后，即可移除覆盖层39，另一实施例中，也可仍保留覆盖层39而继续进行后续的步骤。
请继续参考图2H，利用金属层38作为光掩膜，，而进行一低剂量离子掺杂程序，以在多晶硅岛32形成一轻掺杂区322(N-掺杂区或P-掺杂区)，以完成LDD结构；至于金属层38(栅极)正下方的多晶硅岛32中的未掺杂区321则作为薄膜晶体管中的信道。确定轻掺杂区322中已掺杂入预定浓度的离子后，通过一离子活化程序(activation process)加热至大约400℃与1000℃之间，活化轻掺杂区322与重掺杂区323中的带电离子，进而使多晶硅岛32具有半导体的功能。
因此，本发明不需要通过额外的掩膜定义LDD结构的图形，利用增加栅极金属层上方部分的覆盖层的方式，使残余的覆盖层的一侧边距离同侧的金属层的一侧边大体上为至少0.3微米，并以此残余的覆盖层作为金属层的刻蚀光掩膜，，如此一来，不但可以节省一道光刻蚀程序带来的加工成本与加工时间，并且可改善光刻蚀程序中曝光时因对准误差而造成的LDD结构偏移情形，有利于精确地定义与形成具有LDD结构的低温多晶硅薄膜晶体管。
以上较佳实例仅用于说明本发明的实施过程，并非用以限定本发明的保护范围。本领域的技术人员，可以轻易了解并利用其它组件或方式产生相同功效。因此，在不脱离本发明的精神与范围内所作的修改，均应包含在本发明的保护范围内。
Claims (16)
1.一种具有低掺杂漏极结构的低温多晶硅薄膜晶体管的制造方法，包括下列步骤：
形成一多晶硅岛于一基板上；
依序形成一介电层、一金属层与一覆盖层，覆盖于所述的多晶硅岛上；
形成一光阻图案层于所述的覆盖层上，并将未被所述的光阻图案层覆盖的部分所述的覆盖层及所述的金属层移除，且被保留的所述的覆盖层的同侧边暴露出具有一既定距离的部分所述的金属层；
进行一高剂量离子掺杂程序，利用所述的金属层作为光掩膜，使得未被所述的金属层覆盖的部分所述的多晶硅岛形成一重掺杂区；
将未被保留的所述的覆盖层覆盖的部分所述的金属层移除；以及
进行一低剂量离子掺杂程序，利用所述的金属层作为光掩膜，使得未被所述的金属层覆盖的部分所述的多晶硅岛形成一轻掺杂区。
2.如权利要求1所述的方法，其特征在于还包含：形成一缓冲层于所述的基板上。
3.如权利要求1所述的方法，其特征在于，所述的既定距离至少为0.3微米。
4.如权利要求1所述的方法，其特征在于，将未被所述的光阻图案层覆盖的部分所述的覆盖层及所述的金属层移除的步骤是利用一干刻蚀或一湿刻蚀的方法。
5.如权利要求1所述的方法，其特征在于，将未被保留的所述的覆盖层覆盖的部分所述的金属层移除的步骤是利用一干刻蚀或一湿刻蚀的方法。
6.如权利要求1所述的方法，其特征在于，所述的覆盖层包括氮化硅、氧化硅、氮氧化硅或上述的混合层。
7.如权利要求1所述的方法，其特征在于，所述的光阻图案层包括：一正光阻或一负光阻。
8.如权利要求1所述的方法，其特征在于，将未被所述的光阻图案层覆盖的部分所述的覆盖层及所述的金属层移除的步骤，包括：
先通过一湿刻蚀的方法，过刻蚀所述的覆盖层；以及
再通过一干刻蚀的方法，利用所述的光阻图案层作为光掩膜，将未被所述的光阻图案层覆盖的部分金属层移除。
9.一种具有低掺杂漏极结构的低温多晶硅薄膜晶体管的制造方法，包括下列步骤：
形成一多晶硅岛于一基板上；
依序形成一介电层、一金属层与一覆盖层，覆盖于所述的多晶硅岛上；
形成一光阻图案层于所述的覆盖层上，并将未被所述的光阻图案层覆盖的部分所述的覆盖层及所述的金属层移除，且被保留的所述的覆盖层的图案尺寸小于所述的金属层的图案尺寸，并具有一图案尺寸差值；
进行一高剂量离子掺杂程序，利用所述的金属层作为光掩膜，使得未被所述的金属层覆盖的部分所述的多晶硅岛形成一重掺杂区；
将未被保留的所述的覆盖层覆盖的部分所述的金属层移除；以及
进行一低剂量离子掺杂程序，利用所述的金属层作为光掩膜，使得未被所述的金属层覆盖的部分所述的多晶硅岛形成一轻掺杂区。
10.如权利要求9所述的方法，其特征在于，还包含：形成一缓冲层于所述的基板上。
11.如权利要求9所述的方法，其特征在于，所述的图案尺寸差值至少为0.6微米。
12.如权利要求9所述的方法，其特征在于，将未被所述的光阻图案层覆盖的部分所述的覆盖层及所述的金属层移除的步骤是利用一干刻蚀或一湿刻蚀方法。
13.如权利要求9所述的方法，其特征在于，将未被保留的所述的覆盖层覆盖的部分所述的金属层移除的步骤利用一干刻蚀或一湿刻蚀的方法。
14.如权利要求9所述的方法，其特征在于，所述的覆盖层包括：氮化硅、氧化硅、氮氧化硅或上述的混合层。
15.如权利要求9所述的方法，其特征在于，所述的光阻图案层包括一正光阻或一负光阻。
16.如权利要求9所述的方法，其特征在于，将未被所述的光阻图案层覆盖的部分所述的覆盖层及所述的金属层移除的步骤，包括：
先通过一湿刻蚀的方法，过刻蚀所述的覆盖层；以及
再通过一干刻蚀的方法，利用所述的光阻图案层作为光掩膜，将未被所述的光阻图案层覆盖的部分金属层移除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100804155A CN100437944C (zh) | 2005-07-01 | 2005-07-01 | 具有低掺杂漏极结构的低温多晶硅薄膜晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100804155A CN100437944C (zh) | 2005-07-01 | 2005-07-01 | 具有低掺杂漏极结构的低温多晶硅薄膜晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1892995A true CN1892995A (zh) | 2007-01-10 |
| CN100437944C CN100437944C (zh) | 2008-11-26 |
Family
ID=37597696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100804155A Expired - Fee Related CN100437944C (zh) | 2005-07-01 | 2005-07-01 | 具有低掺杂漏极结构的低温多晶硅薄膜晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100437944C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101436544B (zh) * | 2007-11-16 | 2010-12-01 | 中华映管股份有限公司 | 薄膜晶体管的制造方法 |
| CN101488477B (zh) * | 2008-01-16 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 用于保护多晶和衬底表面的集成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6511870B2 (en) * | 2001-05-08 | 2003-01-28 | Industrial Technology Research Institute | Self-aligned LDD poly-Si thin-film transistor |
| TW548850B (en) * | 2002-05-29 | 2003-08-21 | Toppoly Optoelectronics Corp | Low-temperature polysilicon TFT of LDD structure and process for producing same |
| TWI222227B (en) * | 2003-05-15 | 2004-10-11 | Au Optronics Corp | Method for forming LDD of semiconductor devices |
-
2005
- 2005-07-01 CN CNB2005100804155A patent/CN100437944C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101436544B (zh) * | 2007-11-16 | 2010-12-01 | 中华映管股份有限公司 | 薄膜晶体管的制造方法 |
| CN101488477B (zh) * | 2008-01-16 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 用于保护多晶和衬底表面的集成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100437944C (zh) | 2008-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101991834B1 (ko) | 박막 트랜지스터, 디스플레이 기판 및 이를 가지는 디스플레이 패널, 및 그 제조 방법 | |
| CN1309034C (zh) | 底栅控制型多晶硅薄膜晶体管的制造方法 | |
| CN101330053B (zh) | 互补金属氧化物半导体器件应力层的形成方法 | |
| WO2018188319A1 (zh) | 低温多晶硅薄膜晶体管及其制造方法、显示基板 | |
| CN104517896A (zh) | 一种阵列基板的掺杂方法及制造设备 | |
| JP2011023741A (ja) | アレイ | |
| CN105304643A (zh) | 一种tft阵列基板及其制作方法 | |
| WO2019218566A1 (zh) | Ltps tft基板的制作方法 | |
| JPH0311744A (ja) | 薄膜トランジスタの製造方法 | |
| JP3296975B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN108538855B (zh) | 一种阵列基板的制作方法 | |
| US20050017318A1 (en) | Circuit array substrate and method of manufacturing the same | |
| CN109786324B (zh) | 一种低温多晶硅基板及其制作方法、阵列基板 | |
| WO2021120378A1 (zh) | 一种阵列基板及其制作方法 | |
| CN101236904A (zh) | 具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法 | |
| CN1564313A (zh) | 薄膜晶体管及其制作方法 | |
| WO2019200835A1 (zh) | Cmos型ltps tft基板的制作方法 | |
| US20210066504A1 (en) | Thin film transistor and manufacturing method thereof and display device | |
| JP2008042218A (ja) | 薄膜トランジスタパネルの製造方法 | |
| CN1892995A (zh) | 具有低掺杂漏极结构的低温多晶硅薄膜晶体管的制造方法 | |
| CN1401142A (zh) | 薄膜晶体管的制造方法和液晶显示装置 | |
| JP2004014622A (ja) | 薄膜半導体装置の製造方法及びそのレジストパターン形成方法 | |
| US20210391474A1 (en) | Active switch, manufacturing method thereof and display device | |
| CN107195689B (zh) | 一种薄膜晶体管及其制作方法、oled显示面板 | |
| CN102709329A (zh) | 薄膜晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081126 |