CN115424570A - 像素电路及其驱动方法、显示基板和显示装置 - Google Patents

像素电路及其驱动方法、显示基板和显示装置 Download PDF

Info

Publication number
CN115424570A
CN115424570A CN202211066504.4A CN202211066504A CN115424570A CN 115424570 A CN115424570 A CN 115424570A CN 202211066504 A CN202211066504 A CN 202211066504A CN 115424570 A CN115424570 A CN 115424570A
Authority
CN
China
Prior art keywords
transistor
signal line
node
electrically connected
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211066504.4A
Other languages
English (en)
Inventor
张慧
冯煊
韩承佑
刘立伟
李卓
玄明花
杨明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202211066504.4A priority Critical patent/CN115424570A/zh
Publication of CN115424570A publication Critical patent/CN115424570A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种像素电路及其驱动方法、显示基板和显示装置，其中，像素电路包括：第一节点控制子电路、第二节点控制子电路，发光控制子电路和驱动子电路，第二节点控制子电路，分别与扫描信号线、第一节点和第四节点电连接，被配置为存储第一节点和第四节点的信号，在扫描信号线的信号的控制下，带动第一节点的信号发生变化。

Description

像素电路及其驱动方法、显示基板和显示装置
技术领域
本公开涉及但不限于显示技术领域，具体涉及一种像素电路及其驱动方法、显示基板和显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
第一方面，本公开提供了一种像素电路，包括：第一节点控制子电路、第二节点控制子电路，发光控制子电路和驱动子电路，所述像素电路被配置为驱动发光器件发光；
所述第一节点控制子电路，分别与扫描信号线、数据信号线、第一复位信号线、第二复位信号线、初始信号线、第一电源线、第一节点、第二节点、第三节点和第四节点电连接，被配置为根据扫描信号线、第一复位信号线、第二复位信号线的信号的控制下，向第一节点提供第一电源线的信号或者第二节点的信号，向第三节点提供数据信号线的信号，向第四节点提供初始信号线的信号；
所述第二节点控制子电路，分别与扫描信号线、第一节点和第四节点电连接，被配置为存储第一节点和第四节点的信号，在扫描信号线的信号的控制下，带动第一节点的信号发生变化；
所述驱动子电路，分别与第一节点、第二节点和第三节点电连接，被配置为在第一节点和第二节点的信号的控制下，向第三节点提供驱动电流；
所述发光控制子电路，分别与发光信号线、第一电源线、第二节点、第三节点和第四节点电连接，被配置为在发光信号线的信号的控制下，向第二节点提供第一电源线的信号，向第四节点提供第三节点的信号；
所述发光器件，分别与第四节点和第二电源线电连接。
在示例性实施方式中，所述第一节点控制子电路包括：复位子电路、补偿子电路和写入子电路；
所述复位子电路，分别与第一复位信号线、第二复位信号线、第一电源线、初始信号线、第一节点和第四节点电连接，被配置为在第一复位信号线的信号的控制下，向第一节点提供第一电源线的信号，在第二复位信号线的信号的控制下，向第四节点提供初始信号线的信号；
所述补偿子电路，分别与扫描信号线、第一节点和第二节点电连接，被配置为在第三扫描信号线的信号的控制下，向第一节点提供第二节点的信号；
所述写入子电路，分别与扫描信号线、数据信号线和第三节点电连接，被配置为在扫描信号线的信号的控制下，向第三节点提供数据信号线的信号。
在示例性实施方式中，所述复位子电路包括：第一晶体管和第七晶体管，所述补偿子电路包括：第二晶体管，所述写入晶体管包括：第四晶体管；
第一晶体管的控制极与第一复位信号线电连接，第一晶体管的第一极与第一电源线电连接，第一晶体管的第二极与第一节点电连接；
第二晶体管的控制极与扫描信号线电连接，第二晶体管的第一极与第一节点电连接，第二晶体管的第二极与第二节点电连接；
第四晶体管的控制极与扫描信号线电连接，第四晶体管的第一极与数据信号线电连接，第四晶体管的第二极与第三节点电连接；
第七晶体管的控制极与第二复位信号线电连接，第七晶体管的第一极与初始信号线电连接，第七晶体管的第二极与第四节点电连接。
在示例性实施方式中，所述第二节点控制子电路包括：第一电容和第二电容，所述第一电容和所述第二电容均包括：第一极板和第二极板；
第一电容的第一极板与第一节点电连接，第一电容的第二极板与第四节点电连接；
第二电容的第一极板与扫描信号线电连接，第二电容的第二极板与第一节点电连接。
在示例性实施方式中，所述第一节点控制子电路包括：第一晶体管、第二晶体管、第四晶体管和第七晶体管，所述第二节点控制子电路包括：第一电容和第二电容，所述驱动子电路包括：第三晶体管，所述发光控制子电路包括：第五晶体管和第六晶体管，所述第一电容和所述第二电容均包括：第一极板和第二极板；
第一晶体管的控制极与第一复位信号线电连接，第一晶体管的第一极与第一电源线电连接，第一晶体管的第二极与第一节点电连接；
第二晶体管的控制极与扫描信号线电连接，第二晶体管的第一极与第一节点电连接，第二晶体管的第二极与第二节点电连接；
第三晶体管的控制极与第一节点电连接，第三晶体管的第一极与第二节点电连接，第三晶体管的第二极与第三节点电连接；
第四晶体管的控制极与扫描信号线电连接，第四晶体管的第一极与数据信号线电连接，第四晶体管的第二极与第三节点电连接；
第五晶体管的控制极与发光信号线电连接，第五晶体管的第一极与第一电源线电连接，第五晶体管的第二极与第二节点电连接；
第六晶体管的控制极与发光信号线电连接，第六晶体管的第一极与第三节点电连接，第六晶体管的第二极与第四节点电连接；
第七晶体管的控制极与第二复位信号线电连接，第七晶体管的第一极与初始信号线电连接，第七晶体管的第二极与第四节点电连接；
第一电容的第一极板与第一节点电连接，第一电容的第二极板与第四节点电连接；
第二电容的第一极板与扫描信号线电连接，第二电容的第二极板与第一节点电连接。
在示例性实施方式中，第一晶体管至第七晶体管的晶体管类型相同，且均为氧化物晶体管。
在示例性实施方式中，所述第二复位信号线的信号为有效电平信号的时间包括：依次发生，且连续的第一时间段和第二时间段；
所述第一复位信号线的信号在第一时间段内为有效电平信号，在第二时间段内有无效电平信号，所述扫描信号线的信号在第一时间段内为无效电平信号，在第二时间段内为有效电平信号；
所述第二复位信号线的信号为有效电平信号时，所述发光信号线的信号为无效电平信号，所述发光信号线的信号为有效电平信号时，所述第一复位信号线、是第二复位信号线和所述扫描信号线的信号均为无效电平信号。
在示例性实施方式中，第一电容的电容值C1与第二电容的电容值C2满足：
C2＝C1/(ΔV1+VOLED-Vinit)
其中，ΔV1为第一节点N1的信号的跳变的电压值，VOLED为发光器件的阳极电压，Vinit为初始信号线的信号的电压值；
所述初始信号线的信号的电压值小于第二电源线的信号的电压值。
第二方面，本公开还提供了一种显示基板，包括：上述像素电路。
在示例性实施方式中，包括：基底以及设置在基底上的驱动电路层和发光结构层，驱动电路层包括：像素电路、发光信号线、初始信号线、第一扫描信号线、第一复位信号线、第二复位信号线、第一电源线和数据信号线，发光结构层包括：发光器件。
在示例性实施方式中，所述驱动电路层包括在基底上依次设置的半导体层、第一绝缘层、第一导电层、第二绝缘层、第二导电层、第三绝缘层、第三导电层、第四绝缘层和平坦层；所述像素电路包括：多个晶体管、第一电容和第二电容，第一电容和第二电容分别包括：第一极板和第二极板；
半导体层至少包括多个晶体管的有源层；
第一导电层至少包括第一复位信号线、扫描信号线、发光信号线、第二复位信号线以及多个晶体管的控制极、第一电容的第一极板和第二电容的第二极板；
第二导电层至少包括初始信号线和第一电容的第二极板；
第三导电层至少包括数据信号线、第一电源线、第二电容的第二极板以及多个晶体管的第一极和第二极。
在示例性实施方式中，所述驱动电路层包括在基底上依次设置的半导体层、第一绝缘层、第一导电层、第二绝缘层、第二导电层、第三绝缘层、第三导电层、第四绝缘层和平坦层；所述像素电路包括：第一晶体管至第七晶体管、第一电容和第二电容，第一电容和第二电容分别包括：第一极板和第二极板；
半导体层至少包括多个晶体管的有源层；
第一导电层至少包括第一复位信号线、扫描信号线、发光信号线和第二复位信号线以及第一晶体管至第七晶体管的控制极、第一电容的第一极板和第二电容的第二极板，第一复位信号线、扫描信号线、发光信号线和第二复位信号线沿第一方向延伸；
第二导电层至少包括初始信号线和第一电容的第二极板；
第三导电层至少包括数据信号线、第一电源线、第二电容的第二极板以及第一晶体管的第一极和第二极、第二晶体管的第一极、第四晶体管的第一极、第五晶体管的第一极、第六晶体管的第二极、第七晶体管的第一极和第二极，数据信号线和第一电源线沿第二方向延伸，第一方向与第二方向相交。
在示例性实施方式中，扫描信号线与第二晶体管的有源层相交叠的区域作为第二晶体管的控制极，扫描信号线与第四晶体管的有源层相交叠的区域作为第四晶体管的控制极，扫描信号线与第一晶体管的第二极相交叠的区域作为第二电容的第一极板。
在示例性实施方式中，第一电容的第二极板包括：电容主体部和电容连接部，电容连接部位于电容主体部靠近初始信号线的一侧，且与电容主体部互连接；
电容主体部在基底上的正投影与第一电容的第一极板在基底上的正投影至少部分交叠；电容主体部上设置有开口，开口暴露出覆盖第一电容的第一极板；电容连接部在基底上的正投影分别与发光信号线和第六晶体管的有源层在基底上的正投影部分交叠。
在示例性实施方式中，还包括：设置在第一绝缘层至第三绝缘层上的第一过孔至第六过孔，设置在第二绝缘层和第三绝缘层上的第七过孔，设置在第三绝缘层上的第八过孔和第九过孔；
第一过孔在基底上的正投影位于第一晶体管的有源层在基底上的正投影的范围之内，第二过孔在基底上的正投影位于第一晶体管的有源层在基底上的正投影的范围之内，第三过孔在基底上的正投影位于第四晶体管的有源层在基底上的正投影的范围之内，第四过孔在基底上的正投影位于第五晶体管的有源层在基底上的正投影的范围之内，第五过孔在基底上的正投影位于第六晶体管的有源层在基底上的正投影的范围之内，第六过孔在基底上的正投影位于第七晶体管的有源层在基底上的正投影的范围之内，第七过孔在基底上的正投影位于开口在基底上的正投影的范围之内，第八过孔在基底上的正投影位于初始信号线在基底上的正投影的范围之内，第九过孔在基底上的正投影位于第一电容的第二极板在基底上的正投影的范围之内。
在示例性实施方式中，沿第二方向延伸的虚拟直线经过第一过孔和第四过孔，沿第一方向延伸的虚拟直线经过第二过孔和第三过孔，沿第二方向延伸的虚拟直线经过第五过孔和第九过孔，沿第一方向延伸的虚拟直线经过第六过孔和第八过孔。
在示例性实施方式中，第一电源线在基底上的正投影与第一过孔和第四过孔在基底上的正投影至少部分交叠，第一电源线与第一过孔相交叠的区域作为第一晶体管的第一极，第一电源线与第四过孔相交叠的区域作为第五晶体管的第一极。
在示例性实施方式中，数据信号线包括：沿第二方向依次排布的第一数据连接部、第二数据连接部、第三数据连接部、第四数据连接部和第五数据连接部，第二数据连接部分别与第一数据连接部和第三数据连接部连接，第四数据连接部分别与第三数据连接部和第五数据连接部连接，沿第二方向延伸的虚拟直线穿过第一数据连接部和第五数据连接部，第三数据连接部位于第一数据连接部和第五数据连接部远离第一电源线的一侧；
第一数据连接部沿第二方向延伸，且与第二数据连接部之间的夹角大于90度，且小于180度，第三数据连接部沿第二方向延伸，且与第二数据连接部和第四数据连接部之间的夹角均大于90度，且小于180度，第五数据连接部沿第二方向延伸，且与第四数据连接部之间的夹角大于90度，且小于180度。
在示例性实施方式中，第二数据连接部在基底上的正投影与第一复位信号线在基底上的正投影部分交叠，第三数据连接部在基底上的正投影与第三过孔和扫描信号线在基底上的正投影部分交叠，第三数据连接部与第三过孔相交叠的区域作为第四晶体管的第一极，第四数据连接部在基底上的正投影与发光信号线和第一电容的第二极板在基底上的正投影部分交叠，第五数据连接部在基底上的正投影分别与第二复位信号线和初始信号线在基底上的正投影部分交叠。
在示例性实施方式中，第一晶体管的第二极和第二晶体管的第一极为同一电极，且在基底上的正投影与第二过孔、第七过孔、第一电容的第二极板和扫描信号线在基底上的正投影部分交叠，第一晶体管的第二极与扫描信号线相交叠的区域作为第二电容的第二极板；
第六晶体管的第二极与第七晶体管的第二极为同一电极，且在基底上的正投影与第五过孔和第九过孔在基底上的正投影至少部分交叠；
第七晶体管的第一极在基底上的正投影与第六过孔和第八过孔在基底上的正投影至少部分交叠。
第三方面，本公开还提供了一种显示装置，包括：上述显示基板。
第四方面，本公开还提供了一种像素电路的驱动方法，被配置为驱动上述像素电路，所述方法包括：
第一节点控制子电路根据扫描信号线、第一复位信号线、第二复位信号线的信号的控制下，向第一节点提供第一电源线的信号或者第二节点的信号，向第三节点提供数据信号线的信号，向第四节点提供初始信号线的信号；
第二节点控制子电路存储第一节点和第四节点的信号，在扫描信号线的信号的控制下，带动第一节点的信号发生变化；
驱动子电路在第一节点和第二节点的信号的控制下，向第三节点提供驱动电流，发光控制子电路在发光信号线的信号的控制下，向第二节点提供第一电源线的信号，向第四节点提供第三节点的信号。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
图1为本公开实施例提供的像素电路的结构示意图；
图2为一种示例性实施例提供的第一节点控制子电路的结构示意图；
图3为一种示例性实施例提供的第一节点控制子电路的等效电路图；
图4为一种示例性实施例提供的第二节点控制子电路的等效电路图；
图5为一种像素电路的等效电路图；
图6为一种像素驱动电路的工作时序图；
图7为本公开实施例提供的显示基板的结构示意图；
图8为形成半导体层图案后的示意图；
图9为第一导电层图案的示意图；
图10为形成第一导电层图案后的示意图；
图11为第二导电层图案的示意图；
图12为形成第二导电层图案后的示意图；
图13为形成第三绝缘层后的示意图；
图14为第三导电层图案的示意图；
图15为形成第三导电层图案后的示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。为了保持本公开实施例的以下说明清楚且简明，本公开省略了部分已知功能和已知部件的详细说明。本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计
本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个线子的元件。晶体管在漏电极(漏电极线子、漏区域或漏电极)与源电极(源电极线子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
在本说明书中，所采用的“同层设置”是指两种(或两种以上)结构通过同一次图案化工艺得以图案化而形成的结构，它们的材料可以相同或不同。例如，形成同层设置的多种结构的前驱体的材料是相同的，最终形成的材料可以相同或不同。
本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
显示基板中所用的是低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)技术，LTPS技术拥有高分辨率、高反应速度、高亮度、高开口率等优势。尽管受到了市场欢迎，但LTPS技术也存在一些缺陷，如生产成本较高，所需功耗较大等，此时，低温多晶氧化物(Low Temperature Polycrystalline Oxide，简称LTPO)技术方案应运而生。相比于LTPS技术，LTPO技术的漏电流更小，像素点反应更快，显示基板多加了一层氧化物，降低了激发像素点所需的能耗，从而降低屏幕显示时的功耗。但是，相比采用LTP0技术的显示产品的制作工艺较复杂，且成本较高。随着高迁移率氧化物材料的出现，Oxide驱动OLED器件成为可能此时，采用氧化物技术的显示产品成为可能，相比于LTPO技术，氧化物技术的工艺简单且成本较低，漏电流更小，已然成为新的主流趋势。但是氧化物技术的显示产品中，像素电路中驱动晶体管的栅电极的跳变较大，使得显示产品在低灰阶显示时，亮度增加，降低了显示产品的对比度，影响了显示产品的显示效果。
图1为本公开实施例提供的像素电路的结构示意图。如图1所示，本公开实施例提供的像素电路，被配置为驱动发光器件发光，包括：第一节点控制子电路、第二节点控制子电路，发光控制子电路和驱动子电路。
如图1所示，第一节点控制子电路，分别与扫描信号线Gate、数据信号线Data、第一复位信号线Reset1、第二复位信号线Reset2、初始信号线INIT、第一电源线VDD、第一节点N1、第二节点N2、第三节点N3和第四节点N4电连接，被配置为根据扫描信号线Gate、第一复位信号线Reset1、第二复位信号线Reset2的信号的控制下，向第一节点N1提供第一电源线VDD的信号或者第二节点N2的信号，向第三节点N3提供数据信号线Data的信号，向第四节点N4提供初始信号线INIT的信号；第二节点控制子电路，分别与扫描信号线Gate、第一节点N1和第四节点N4电连接，被配置为存储第一节点N1和第四节点N4的信号，在扫描信号线Gate的信号的控制下，控制第一节点N1的信号；驱动子电路，分别与第一节点N1、第二节点N2和第三节点N3电连接，被配置为在第一节点N1和第二节点N2的信号的控制下，向第三节点N3提供驱动电流；发光控制子电路，分别与发光信号线EM、第一电源线VDD、第二节点N2、第三节点N3和第四节点N4电连接，被配置为在发光信号线EM的信号的控制下，向第二节点N2提供第一电源线VDD的信号，向第四节点N4提供第三节点N3的信号。
在示例性实施方式中，发光器件，可以分别与第四节点N4和第二电源线VSS电连接。
在一种示例性实施例中，第一电源线VDD可以持续提供高压电源信号，第二电源线VSS可以持续提供低压电源信号。
在一种示例性实施例中，发光器件可以是有机电致发光二极管(OLED)，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)。示例性地，有机发光二极管的阳极与第四节点N4电连接，有机发光二极管的阴极与第二电源线VSS电连接。
在一种示例性实施例中，有机发光层可以包括叠设的空穴注入层(HoleInjection Layer，简称HIL)、空穴传输层(Hole Transport Layer，简称HTL)、电子阻挡层(EMectron Block Layer，简称EBL)、发光层(Emitting Layer，简称EML)、空穴阻挡层(HoleBlock Layer，简称HBL)、电子传输层(EMectron Transport Layer，简称ETL)和电子注入层(EMectron Injection Layer，简称EIL)。在示例性实施方式中，所有子像素的空穴注入层可以是连接在一起的共通层，所有子像素的电子注入层可以是连接在一起的共通层，所有子像素的空穴传输层可以是连接在一起的共通层，所有子像素的电子传输层可以是连接在一起的共通层，所有子像素的空穴阻挡层可以是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是隔离的，相邻子像素的电子阻挡层可以有少量的交叠，或者可以是隔离的。
本公开实施例提供的像素电路，包括：第一节点控制子电路、第二节点控制子电路，发光控制子电路和驱动子电路，所述像素电路被配置为驱动发光器件发光；第一节点控制子电路，分别与扫描信号线、数据信号线、第一复位信号线、第二复位信号线、初始信号线、第一电源线、第一节点、第二节点、第三节点和第四节点电连接，被配置为根据扫描信号线、第一复位信号线、第二复位信号线的信号的控制下，向第一节点提供第一电源线的信号或者第二节点的信号，向第三节点提供数据信号线的信号，向第四节点提供初始信号线的信号；第二节点控制子电路，分别与扫描信号线、第一节点和第四节点电连接，被配置为存储第一节点和第四节点的信号，在扫描信号线的信号的控制下，带动第一节点的信号发生变化；驱动子电路，分别与第一节点、第二节点和第三节点电连接，被配置为在第一节点和第二节点的信号的控制下，向第三节点提供驱动电流；发光控制子电路，分别与发光信号线、第一电源线、第二节点、第三节点和第四节点电连接，被配置为在发光信号线的信号的控制下，向第二节点提供第一电源线的信号，向第四节点提供第三节点的信号；发光器件，分别与第四节点和第二电源线电连接。本公开通过设置第二节点控制子电路在扫描信号线的信号的控制下，带动第一节点的信号发生变化，可以使得在扫描信号线的信号的控制下，减少第一节点的跳变，降低低灰阶显示时的亮度，增加了对比度，提升了显示产品的显示效果。
在示例性实施方式中，第二复位信号线Reset2的信号为有效电平信号的时间可以包括：依次发生，且连续的第一时间段和第二时间段。其中，第一时间段和第二时间段连续表示的是第一时间段的截止时间为第二时间段的开始时间。
在示例性实施方式中，第一复位信号线Reset1的信号在第一时间段内为有效电平信号，在第二时间段内有无效电平信号，扫描信号线Gate的信号在第一时间段内为无效电平信号，在第二时间段内为有效电平信号。
在示例性实施方式中，第二复位信号线Reset2的信号为有效电平信号时，发光信号线EM的信号为无效电平信号，发光信号线EM的信号为有效电平信号时，第一复位信号线Reset1、是第二复位信号线Reset2和扫描信号线Gate的信号均为无效电平信号。
在示例性实施方式中，第一电容的电容值C1与第二电容的电容值C2满足：
C2＝C1/(ΔV1+VOLED-Vinit)
其中，ΔV1为第一节点N1的信号的跳变的电压值，VOLED为发光器件的阳极电压，Vinit为初始信号线的信号的电压值。
在示例性实施方式中，初始信号线INIT的信号的电压值小于第二电源线VSS的信号的电压值。示例性地，初始信号线INIT的信号的电压值可以略小于第二电源线VSS的信号的电压值，初始信号线INIT的信号的电压值小于第二电源线VSS的信号的电压值可以保证在对发光器件的阳极进行复位时，发光器件不发光，可以提升显示效果。
图2为一种示例性实施例提供的第一节点控制子电路的结构示意图。如图2所示，在示例性实施方式中，第一节点控制子电路可以包括：复位子电路、补偿子电路和写入子电路。
如图2所示，复位子电路，可以分别与第一复位信号线Reset1、第二复位信号线Reset2、第一电源线VDD、初始信号线INIT、第一节点N1和第四节点N4电连接，被配置为在第一复位信号线Reset1的信号的控制下，向第一节点N1提供第一电源线VDD的信号，在第二复位信号线Reset2的信号的控制下，向第四节点N4提供初始信号线INIT的信号；补偿子电路，分别与扫描信号线Gate、第一节点N1和第二节点N2电连接，被配置为在第三扫描信号线Gate的信号的控制下，向第一节点N1提供第二节点N2的信号；写入子电路，分别与扫描信号线Gate、数据信号线Data和第三节点N3电连接，被配置为在扫描信号线Gate的控制下，向第三节点N3提供数据信号线Data的信号。
图3为一种示例性实施例提供的第一节点控制子电路的等效电路图。如图3所示，在示例性实施方式中，复位子电路可以包括：第一晶体管T1和第七晶体管T7，补偿子电路可以包括：第二晶体管T2，写入晶体管可以包括：第四晶体管T4。
如图3所示，第一晶体管T1的控制极与第一复位信号线Reset1电连接，第一晶体管T1的第一极与第一电源线VDD电连接，第一晶体管T1的第二极与第一节点N1电连接；第二晶体管T2的控制极与扫描信号线Gate电连接，第二晶体管T2的第一极与第一节点N1电连接，第二晶体管T2的第二极与第二节点N2电连接；第四晶体管T4的控制极与扫描信号线Gate电连接，第四晶体管T4的第一极与数据信号线Data电连接，第四晶体管T4的第二极与第三节点N3电连接；第七晶体管T7的控制极与第二复位信号线Reset2电连接，第七晶体管T7的第一极与初始信号线INIT电连接，第七晶体管T7的第二极与第四节点N4电连接。
图4为一种示例性实施例提供的第二节点控制子电路的等效电路图。如图4所示，在示例性实施方式中，第二节点控制子电路可以包括：第一电容C1和第二电容C2，第一电容C1和第二电容C2均包括：第一极板和第二极板。
如图4所示，第一电容C1的第一极板C11与第一节点N1电连接，第一电容C1的第二极板C12与第四节点N4电连接；第二电容C2的第一极板C21与扫描信号线Gate电连接，第二电容C2的第二极板C22与第一节点N1电连接。
图5为一种像素电路的等效电路图。如图5所示，在示例性实施方式中，第一节点控制子电路包括：第一晶体管T1、第二晶体管T2、第四晶体管T4和第七晶体管T7，第二节点控制子电路可以包括：第一电容C1和第二电容C2，驱动子电路可以包括：第三晶体管T3，发光控制子电路可以包括：第五晶体管T5和第六晶体管T6，第一电容C1和第二电容C2均包括：第一极板和第二极板。
如图5所示，第一晶体管T1的控制极与第一复位信号线Reset1电连接，第一晶体管T1的第一极与第一电源线VDD电连接，第一晶体管T1的第二极与第一节点N1电连接；第二晶体管T2的控制极与扫描信号线Gate电连接，第二晶体管T2的第一极与第一节点N1电连接，第二晶体管T2的第二极与第二节点N2电连接；第三晶体管T3的控制极与第一节点N1电连接，第三晶体管T3的第一极与第二节点N2电连接，第三晶体管T3的第二极与第三节点N3电连接；第四晶体管T4的控制极与扫描信号线Gate电连接，第四晶体管T4的第一极与数据信号线Data电连接，第四晶体管T4的第二极与第三节点N3电连接；第五晶体管T5的控制极与发光信号线电连接，第五晶体管T5的第一极与第一电源线VDD电连接，第五晶体管T5的第二极与第二节点N2电连接；第六晶体管T6的控制极与发光信号线电连接，第六晶体管T6的第一极与第三节点N3电连接，第六晶体管T6的第二极与第四节点N4电连接；第七晶体管T7的控制极与第二复位信号线Reset2电连接，第七晶体管T7的第一极与初始信号线INIT电连接，第七晶体管T7的第二极与第四节点N4电连接；第一电容C1的第一极板C11与第一节点N1电连接，第一电容C1的第二极板C12与第四节点N4电连接；第二电容C2的第一极板C21与扫描信号线Gate电连接，第二电容C2的第二极板C22与第一节点N1电连接。
在示例性实施方式中，第三晶体管T3可以称为驱动晶体管。第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流经的驱动电流。
在示例性实施方式中，第四晶体管T4可以称为写入晶体管。扫描信号线Gate的信号为有效电平信号时，数据信号线Data的信号写入至第二节点N2中。
在示例性实施方式中，第五晶体管T5和第六晶体管T6可以称为发光晶体管。当发光信号线EM的信号为有效电平信号时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件发光。
图5中示出了第一节点控制子电路、第二节点控制子电路、驱动子电路和发光控制子电路的一个示例性结构。本领域技术人员容易理解是，第一节点控制子电路、第二节点控制子电路、驱动子电路和发光控制子电路的实现方式不限于此。
按照晶体管的特性区分可以将晶体管分为N型晶体管和P型晶体管。当晶体管为P型晶体管时，开启电压为低电平电压(例如，0V、-5V、-10V或其它合适的电压)，关闭电压为高电平电压(例如，5V、10V或其它合适的电压)。当晶体管为N型晶体管时，开启电压为高电平电压(例如，5V、10V或其它合适的电压)，关闭电压为低电平电压(例如，0V、-5V、-10V或其它合适的电压)。
在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是是N型晶体管。像素电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。
在示例性实施方式中，第一晶体管T1到第七晶体管T7可以采用氧化物薄膜晶体管，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，可以提高显示品质。
图6为一种像素驱动电路的工作时序图。下面通过图5示例的像素电路的工作过程说明本公开示例性实施例，图5中的像素电路包括7个晶体管(第一晶体管T1到第七晶体管T7)和2个电容(第一电容C1和第二电容C2)，7个晶体管均为N型晶体管。
在示例性实施方式中，像素电路的工作过程可以包括：
第一阶段P1，称为初始化阶段，第一复位信号线Reset1和第二复位信号线Reset2的信号为高电平信号，扫描信号线Gate和发光信号线EM的信号为低电平信号。第一复位信号线Reset1为高电平信号，第一晶体管T1导通，第一电源线VDD的高压电源信号通过导通的第一晶体管T1写入至第一节点N1，对第一节点N1进行初始化(复位)，清空其内部的预存电压，完成初始化，第二复位信号线Reset2为高电平信号，第七晶体管T7导通，初始信号线INIT的初始信号通过导通的第七晶体管T7写入至第四节点N4，对第四节点N4进行初始化(复位)，清空其内部的预存电压，完成初始化。扫描信号线Gate和发光信号线EM的信号为低电平信号，第二晶体管T2、第四晶体管T4、第五晶体管T5和第六晶体管T6截止，此阶段，第一节点N1的信号的电压值V1＝Vdd,Vdd为高压电源信号的电压值，第四节点N4的信号的电压值V4＝Vinit,Vinit为初始信号的电压值，由于初始信号线INIT的信号的电压值略小于第二电源线VSS的信号的电压值，发光器件L不发光。
第二阶段P2，称为数据写入和阈值补偿阶段，扫描信号线Gate和第二复位信号线Reset2的信号为高电平信号，第一复位信号线Reset1和发光信号线EM的信号为低电平信号，数据信号线Data输出数据信号。第二复位信号线Reset2为高电平信号，第七晶体管T7持续导通，初始信号线INIT的初始信号通过导通的第七晶体管T7写入至第四节点N4，扫描信号线Gate的信号为低电平信号，第二晶体管T2和第四晶体管T4导通，数据信号线Data的信号通过导通的第四晶体管T4、第三节点N3、导通的第三晶体管T3、第二节点N2和导通的第二晶体管T2对第一节点N1进行充电，直至第一节点N1的信号的电压值跳变为Vdata+Vth，Vdata为数据信号的电压值。第一复位信号线Reset1和发光信号线EM的信号为低电平信号，第一晶体管T1、第五晶体管T5和第六晶体管T6截止。此阶段，第一节点N1的信号的电压值V1＝Vdata+Vth，第四节点N4的信号的电压值V4＝Vinit，由于初始信号线INIT的信号的电压值略小于第二电源线VSS的信号的电压值，发光器件L不发光。
在第二阶段P2之后，第三阶段P3之前，扫描信号线Gate的信号由高电平信号跳变至低电平信号，在第二电容C2的作用下，第一节点N1的信号的电压值发生第一次跳变，且跳变值ΔV1满足ΔV1＝{C2/(C2+C1)}*(VGH-VGL)，此时，第一节点N1的信号的电压值V1＝Vdata+Vth-ΔV1，其中，VGH为扫描信号线Gate的信号为高电平信号的电压值，VGL为扫描信号线Gate的信号为低电平信号的电压值，C1为第一电容C1的电容值，C2为第二电容C2的电容值。也就是说，在第二阶段P2之后，第三阶段P3之前，第一节点N1的信号的电压值在扫描信号线Gate的作用下被拉低了ΔV1。
第三阶段P3、称为发光阶段，发光信号线EM的信号为高电平信号，扫描信号线Gate、第一复位信号线Reset1和第二复位信号线Reset2的信号为低电平信号。发光信号线EM的信号为高电平信号，第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的高压电源信号通过导通的第五晶体管T5、第二节点N2、导通的第三晶体管T3、第三节点N3、导通的第六晶体管T6和第四节点N4向发光器件L的第一极提供驱动电压，驱动发光器件L发光。扫描信号线Gate、第一复位信号线Reset1和第二复位信号线Reset2的信号为低电平信号，第一晶体管T1、第二晶体管T2、第四晶体管T4和第七晶体管T7截止。此阶段，发光器件L发光，此阶段，第三节点N3的信号的电压值V3＝VOLED，VOLED为发光器件L的阳极电压，第一节点N1的信号的电压值在第一电容C1的作用下发生第二次跳变，且跳变值ΔV2满足
ΔV2＝{Cgs/(Cgs+C1)}*(VOLED-Vdata)+{C1/(Cgs+C1)}*(VOLED-Vinit)＝VOLED-{Cgs/(Cgs+C1)}*Vdata-{C1/(Cgs+C1)}*Vinit
其中，Cgs为第三晶体管的栅电极和第二极的寄生电容，此阶段，第一节点N1的信号的电压值V1满足：
V1＝Vdata+Vth-ΔV1+ΔV2＝Vdata+Vth-{C2/(C2+C1)}*(VGH-VGL)+VOLED-{Cgs/(Cgs+C1)}*Vdata-{C1/(Cgs+C1)}*Vinit
第三晶体管T3的控制极和第一极之间的电压差Vgs满足：Vgs＝V1-VOLED＝Vdata+Vth-{C2/(C2+C1)}*(VGH-VGL)-{Cgs/(Cgs+C1)}*Vdata-{C1/(Cgs+C1)}*Vinit
在像素电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由控制极和第一极之间的电压差决定。因而第三晶体管T3的驱动电流I为：
I＝K*(Vgs-Vth)2＝K*[Vdata-{C2/(C2+C1)}*(VGH-VGL)-{Cgs/(Cgs+C1)}*Vdata-{C1/(Cgs+C1)}*Vinit]2
其中，I为流过第三晶体管T3的驱动电流，也就是驱动发光器件L的驱动电流，K为常数。
由上述电流公式的推导结果可以看出，在发光阶段，第三晶体管T3的驱动电流已经不受第三晶体管T3的阈值电压的影响，从而消除了第三晶体管T3的阈值电压对驱动电流的影响，可以保证显示产品的显示亮度均匀，提升了整个显示产品的显示效果。
本公开通过设置第二节点控制子电路，第二电容C2可以在第二阶段之后，点阶段之前，在扫描信号线Gate的信号由高电平信号变为低电平信号时，拉低第一节点N1的信号的电压值，使得第一节点N1发生跳变，从而降低低灰阶显示时的亮度，增加了对比度，提升了显示产品的显示效果。
本公开实施例还提供一种显示基板，图7为本公开实施例提供的显示基板的结构示意图。如图7所示，显示基板可以包括：基底以及依次设置在基底上的驱动电路层和发光结构层，驱动电路层包括像素电路、发光信号线EM、初始信号线INIT、第一扫描信号线Gate、第一复位信号线Reset1、第二复位信号线Reset2、第一电源线VDD和数据信号线Data，发光结构层包括：发光器件。图7是以显示基板包括图5提供像素电路为例进行说明的。
像素电路为前述任一个实施例提供的像素电路，实现原理和实现效果类似，在此不再赘述。
在示例性实施方式中，显示基板还可以包括设置在发光结构层远离基底一侧的封装结构层。显示基板可以包括其它膜层，如触控结构层等，本公开在此不做限定。
在示例性实施方式中，在平行于显示基板的平面上，显示基板可以包括：多个子像素，至少一个子像素可以包括：像素电路和发光器件，像素电路被配置为向所连接的发光器件输出相应的电流，使该发光器件发出相应亮度的光。
在示例性实施方式中，多个子像素可以包括多个像素行和多个像素列。沿着水平方向依次排布的多个子像素可以称为像素行，沿着竖直方向依次排布的多个子像素可以称为像素列，多个像素行和多个像素列构成阵列排布的像素阵列。
在示例性实施方式中，多个子像素构成一个像素单元，像素单元可以包括第一子像素、第二子像素和第三子像素，或者第一子像素、第二子像素、第三子像素和第四子像素。
在示例性实施方式中，当像素单元包括第一子像素、第二子像素和第三子像素时，第一子像素可以是出射红色光线的红色子像素(R)，第二子像素可以是出射蓝色光线的蓝色子像素(B)，第三子像素P3可以是出射绿色光线的绿色子像素(G)，三个子像素的形状可以是三角形、矩形状、菱形、五边形或六边形等，本公开在此不做限定。在像素行方向上，第一子像素、第二子像素和第三子像素可以按照对齐方式依次设置，在像素列方向上，第一子像素、第二子像素和第三子像素可以按照错位方式依次设置，形成子像素的品字布局。例如，奇数行中的第一子像素可以位于偶数行中相邻的第二子像素和第三子像素之间，或者，偶数行中的第一子像素可以位于奇数行中相邻的第二子像素和第三子像素之间。又如，奇数行中的第二子像素可以位于偶数行中相邻的第一子像素和第三子像素之间，或者，偶数行中的第二子像素可以位于奇数行中相邻的第一子像素和第三子像素之间。再如，奇数行中的第三子像素可以位于偶数行中相邻的第一子像素和第二子像素之间，或者，偶数行中的第三子像素可以位于奇数行中相邻的第一子像素和第二子像素之间。
在示例性实施方式中，像素单元包括第一子像素、第二子像素、第三子像素和第四子像素时，第一子像素可以是出射红色光线的红色子像素(R)，第二子像素可以是出射蓝色光线的蓝色子像素(B)，第三子像素和第四子像素可以是出射绿色光线的绿色子像素(G)，三个子像素的形状可以是三角形、矩形状、菱形、五边形或六边形等，本公开在此不做限定。在示例性实施方式中，四个子像素可以采用水平并列、竖直并列或正方形等方式排列，本公开在此不做限定。四个子像素可以采用正方形(Square)方式排列，形成GGRB像素排布。在另一种示例性实施方式中，四个子像素可以采用钻石形(Diamond)方式排列，形成RGGB像素排布。
在示例性实施方式中，封装结构层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入发光结构层。
在一种示例性实施例中，基底可以为刚性基底或柔性基底，其中，刚性基底可以为但不限于玻璃、导电箔片中的一种或多种；柔性基底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在一种示例性实施例中，发光结构层包括：依次叠设在基底上的阳极层、像素定义层、有机结构层和阴极层；所述阳极层包括：阳极，所述有机结构层包括：有机发光层，所述阴极层包括：阴极。
在示例性实施方式中，驱动电路层可以包括在基底上依次设置的半导体层、第一绝缘层、第一导电层、第二绝缘层、第二导电层、第三绝缘层、第三导电层、第四绝缘层和平坦层；所述像素电路可以包括：多个晶体管、第一电容和第二电容，第一电容和第二电容分别包括：第一极板和第二极板；
半导体层可以至少包括多个晶体管的有源层；
第一导电层可以至少包括第一复位信号线、扫描信号线、发光信号线、第二复位信号线以及多个晶体管的控制极、第一电容的第一极板和第二电容的第二极板；
第二导电层可以至少包括初始信号线和第一电容的第二极板；
第三导电层可以至少包括数据信号线、第一电源线、第二电容的第二极板以及多个晶体管的第一极和第二极。
在示例性实施方式中，所述驱动电路层可以包括在基底上依次设置的半导体层、第一绝缘层、第一导电层、第二绝缘层、第二导电层、第三绝缘层、第三导电层、第四绝缘层和平坦层；所述像素电路包括：第一晶体管至第七晶体管、第一电容和第二电容，第一电容和第二电容分别包括：第一极板和第二极板；
半导体层可以至少包括多个晶体管的有源层；
第一导电层可以至少包括第一复位信号线、扫描信号线、发光信号线和第二复位信号线以及第一晶体管至第七晶体管的控制极、第一电容的第一极板和第二电容的第二极板，第一复位信号线、扫描信号线、发光信号线和第二复位信号线沿第一方向延伸；
第二导电层可以至少包括初始信号线和第一电容的第二极板；
第三导电层可以至少包括数据信号线、第一电源线、第二电容的第二极板以及第一晶体管的第一极和第二极、第二晶体管的第一极、第四晶体管的第一极、第五晶体管的第一极、第六晶体管的第二极、第七晶体管的第一极和第二极，数据信号线和第一电源线沿第二方向延伸，第一方向与第二方向相交。
在示例性实施方式中，扫描信号线与第二晶体管的有源层相交叠的区域作为第二晶体管的控制极，扫描信号线与第四晶体管的有源层相交叠的区域作为第四晶体管的控制极，扫描信号线与第一晶体管的第二极相交叠的区域作为第二电容的第一极板。
在示例性实施方式中，第一电容的第二极板可以包括：电容主体部和电容连接部，电容连接部位于电容主体部靠近初始信号线的一侧，且与电容主体部互连接；
电容主体部在基底上的正投影与第一电容的第一极板在基底上的正投影至少部分交叠；电容主体部上设置有开口，开口暴露出覆盖第一电容的第一极板；电容连接部在基底上的正投影分别与发光信号线和第六晶体管的有源层在基底上的正投影部分交叠。
在示例性实施方式中，驱动电路层还包括：设置在第一绝缘层至第三绝缘层上的第一过孔至第六过孔，设置在第二绝缘层和第三绝缘层上的第七过孔，设置在第三绝缘层上的第八过孔和第九过孔；
第一过孔在基底上的正投影位于第一晶体管的有源层在基底上的正投影的范围之内，第二过孔在基底上的正投影位于第一晶体管的有源层在基底上的正投影的范围之内，第三过孔在基底上的正投影位于第四晶体管的有源层在基底上的正投影的范围之内，第四过孔在基底上的正投影位于第五晶体管的有源层在基底上的正投影的范围之内，第五过孔在基底上的正投影位于第六晶体管的有源层在基底上的正投影的范围之内，第六过孔在基底上的正投影位于第七晶体管的有源层在基底上的正投影的范围之内，第七过孔在基底上的正投影位于开口在基底上的正投影的范围之内，第八过孔在基底上的正投影位于初始信号线在基底上的正投影的范围之内，第九过孔在基底上的正投影位于第一电容的第二极板在基底上的正投影的范围之内。
在示例性实施方式中，沿第二方向延伸的虚拟直线经过第一过孔和第四过孔，沿第一方向延伸的虚拟直线经过第二过孔和第三过孔，沿第二方向延伸的虚拟直线经过第五过孔和第九过孔，沿第一方向延伸的虚拟直线经过第六过孔和第八过孔。
在示例性实施方式中，第一电源线在基底上的正投影与第一过孔和第四过孔在基底上的正投影至少部分交叠，第一电源线与第一过孔相交叠的区域作为第一晶体管的第一极，第一电源线与第四过孔相交叠的区域作为第五晶体管的第一极。
在示例性实施方式中，数据信号线可以包括：沿第二方向依次排布的第一数据连接部、第二数据连接部、第三数据连接部、第四数据连接部和第五数据连接部，第二数据连接部分别与第一数据连接部和第三数据连接部连接，第四数据连接部分别与第三数据连接部和第五数据连接部连接，沿第二方向延伸的虚拟直线穿过第一数据连接部和第五数据连接部，第三数据连接部位于第一数据连接部和第五数据连接部远离第一电源线的一侧；
第一数据连接部沿第二方向延伸，且与第二数据连接部之间的夹角大于90度，且小于180度，第三数据连接部沿第二方向延伸，且与第二数据连接部和第四数据连接部之间的夹角均大于90度，且小于180度，第五数据连接部沿第二方向延伸，且与第四数据连接部之间的夹角大于90度，且小于180度。
在示例性实施方式中，第二数据连接部在基底上的正投影与第一复位信号线在基底上的正投影部分交叠，第三数据连接部在基底上的正投影与第三过孔和扫描信号线在基底上的正投影部分交叠，第三数据连接部与第三过孔相交叠的区域作为第四晶体管的第一极，第四数据连接部在基底上的正投影与发光信号线和第一电容的第二极板在基底上的正投影部分交叠，第五数据连接部在基底上的正投影分别与第二复位信号线和初始信号线在基底上的正投影部分交叠。
在示例性实施方式中，第一晶体管的第二极和第二晶体管的第一极为同一电极，且在基底上的正投影与第二过孔、第七过孔、第一电容的第二极板和扫描信号线在基底上的正投影部分交叠，第一晶体管的第二极与扫描信号线相交叠的区域作为第二电容的第二极板；
第六晶体管的第二极与第七晶体管的第二极为同一电极，且在基底上的正投影与第五过孔和第九过孔在基底上的正投影至少部分交叠；
第七晶体管的第一极在基底上的正投影与第六过孔和第八过孔在基底上的正投影至少部分交叠。
下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开在此不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施方式中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界交叠。
下面以一行一列像素电路说明图7提供的显示基板的制备过程。一种示例性实施例提供的显示基板的制备过程可以包括：
(1)在基底上形成半导体层图案。在示例性实施方式中，形成半导体层图案可以包括：在基底上依次沉积半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成半导体层图案，如图8所示，图8为形成半导体层图案后的示意图。
在示例性实施方式中，如图8所示，每个子像素的半导体层图案至少可以包括：第一晶体管的有源层T11至第七晶体管的有源层T71。
在示例性实施方式中，如图8所示，第一晶体管的有源层T11至第七晶体管的有源层T71可以为相互连接的一体结构。
在示例性实施方式中，如图8所示，在第一方向X上，第一晶体管的有源层T11、第二晶体管的有源层T21和第五晶体管的有源层T61可以位于本子像素中第三晶体管的有源层T31的同一侧，第四晶体管的有源层T41和第六晶体管的有源层T61可以位于本子像素中第三晶体管的有源层T31的同一侧，第二晶体管的有源层T21和第四晶体管的有源层T41可以位于本子像素的第三晶体管的有源层T31的不同侧。在第二方向Y上，第一晶体管的有源层T11、第二晶体管的有源层T21和第四晶体管的有源层T41可以位于本子像素中第三晶体管的有源层T31的同一侧，第五晶体管的有源层T51、第六晶体管的有源层T61和第七晶体管的有源层T71可以位于本子像素中第三晶体管的有源层T31的另一侧。
在示例性实施方式中，如图8所示，第一晶体管的有源层T11、第二晶体管的有源层T21、第四晶体管的有源层T41、第五晶体管的有源层T51和第六晶体管的有源层T61的主体部分的形状可以为沿第二方向Y延伸的线性状，第三晶体管的有源层T31的形状可以为沿第一方向X延伸的线性状，第七晶体管的有源层T71的形状可以呈“L”字形。
在示例性实施方式中，如图8所示，每个晶体管的有源层可以包括第一区、第二区以及位于第一区和第二区之间的沟道区。在示例性实施方式中，第一晶体管的有源层T11的第二区T11_2可以作为第二晶体管的有源层T21的第一区T21_1，第三晶体管的有源层T31的第一区T31_1可以同时作为第二晶体管的有源层T21的第二区T21_2和第五晶体管的有源层T51的第二区T51_2，第三晶体管的有源层T31的第二区T31_2可以同时作为第四晶体管的有源层T41的第二区T41_2和第六晶体管的有源层T61的第一区T61_1，第六晶体管的有源层T61的第二区T61_2可以作为第七晶体管的有源层T71的第二区T71_2，第一晶体管的有源层T11的第一区T11_1、第四晶体管的有源层T41的第一区T41_1、第五晶体管的有源层T51的第一区T51_1和第七晶体管的有源层T71的第一区T71_1可以单独设置。
(2)形成第一导电层图案。在示例性实施方式中，形成第一导电层图案可以包括：在形成前述图案的基底上，依次沉积第一绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层图案的第一绝缘层，以及位于第一绝缘层上的第一导电层图案，如图9和图10所示，其中，图9为第一导电层图案的示意图，图10为形成第一导电层图案后的示意图。在示例性实施方式中，第一导电层可以称为第一栅金属(Gate1)层。
在示例性实施方式中，每个子像素的第一导电层图案至少可以包括：沿第一方向X延伸的第一复位信号线Reset1、扫描信号线Gate、发光信号线EM、第二复位信号线Reset2以及第一晶体管的控制极T12至第七晶体管的控制极T72、第一电容的第一极板C11和第二电容的第二极板C21。
在示例性实施方式中，如图9和图10所示，第一电容的第一极板C11的形状可以为矩形状，且矩形状的角部可以设置倒角，第一电容的第一极板C11在基底上的正投影与第三晶体管T3的有源层在基底上的正投影至少部分交叠。在示例性实施方式中，第一电容的第一极板C11可以同时作为第三晶体管T3的控制极T32。
在示例性实施方式中，如图9和图10所示，第一复位信号线Reset1的形状可以为沿着第一方向X延伸的线性状，第一复位信号线Reset1可以位于第一电容的第一极板C11(也是第三晶体管的控制极T32)远离发光信号线EM的一侧。第一复位信号线Reset1与第一晶体管T1的有源层相交叠的区域作为第一晶体管的控制极T12。
在示例性实施方式中，如图9和图10所示，扫描信号线Gate的形状可以为沿着第一方向X延伸的线性状，扫描信号线Gate可以位于第一复位信号线Reset1靠近第一电容的第一极板C11(也是第三晶体管的控制极T32)的一侧。扫描信号线Gate复用为第二晶体管的控制极T12、第四晶体管的控制极T42和第二电容的第一极板C21。扫描信号线Gate与第二晶体管的有源层相交叠的区域作为第二晶体管的控制极T12，扫描信号线Gate与第四晶体管的有源层相交叠的区域作为第四晶体管的控制极T42，扫描信号线Gate与第一晶体管的第二极(也是第二晶体管的第一极)相交叠的区域作为第二电容的第一极板C21。
在示例性实施方式中，如图9和图10所示，发光信号线EM的形状可以为沿着第一方向X延伸的线性状，发光信号线EM位于第一电容的第一极板C11(也是第三晶体管的控制极T32)远离扫描信号线Gate的一侧，发光信号线EM与第五晶体管T5的有源层相交叠的区域作为第五晶体管T5的控制极T52，发光信号线EM与第六晶体管T6的有源层相交叠的区域作为第六晶体管T6的控制极T62。
在示例性实施方式中，如图9和图10所示，第二复位信号线Reset2的形状可以为沿着第一方向X延伸的线性状，第二复位信号线Reset2可以位于发光信号线EM远离第一电容的第一极板C11(也是第三晶体管的控制极T32)的一侧。第二复位信号线Reset2与第七晶体管T7的有源层相交叠的区域作为第七晶体管的控制极T72。
在示例性实施方式中，第一复位信号线Reset1、第二复位信号线Reset2、扫描信号线Gate和发光信号线EM可以为等宽度设计，或者可以为非等宽度设计，可以为直线，或者可以为折线，不仅可以便于像素结构的布局，而且可以降低信号线之间的寄生电容，本公开在此不做限定。
在示例性实施方式中，形成第一导电层图案后，可以利用第一导电层作为遮挡，对半导体层进行导体化处理，被第一导电层遮挡区域的半导体层形成第一晶体管T1至第七晶体管T7的沟道区，未被第一导电层遮挡区域的半导体层被导体化，即第一晶体管的有源层至第七晶体管的有源层的第一区和第二区均被导体化，且导体化后的第三晶体管的有源层的第一区(也是第二晶体管的有源层的第二区和第五晶体管的有源层的第二区)可以同时作为第二晶体管的第二极T24、第三晶体管的第一极T33和第五晶体管的第二极T54，导体化后的第三晶体管的有源层T31的第二区T31_2(也是第四晶体管的有源层T41的第二区T41_2和第六晶体管的有源层T61的第一区T61_1)也是同时作为第三晶体管的第二极T34、第四晶体管的第二极T44和第六晶体管的第一极T63。
(3)形成第二导电层图案。在示例性实施方式中，形成第二导电层图案可以包括：在形成前述图案的基底上，沉积第二绝缘层薄膜和第二导电薄膜，采用图案化工艺对第二导电薄膜进行图案化，在第二绝缘层上形成第二导电层图案。图11和图12所示，图11为第二导电层图案的示意图，图12为形成第二导电层图案后的示意图。在示例性实施方式中，第二导电层可以称为第二栅金属(Gate2)层。
在示例性实施方式中，如图11和图12所示，每个子像素的第二导电层图案至少可以包括：初始信号线INIT和第一电容的第二极板C12。
在示例性实施方式中，如图11和图12所示，第一电容的第二极板C12可以包括：电容主体部C12A和电容连接部C12B，电容连接部C12B可以位于电容主体部C12A靠近初始信号线INIT的一侧，且与电容主体部C12A连接。
在示例性实施方式中，如图11和图12所示，电容主体部C12A的形状可以为矩形状，且矩形状的角部可以设置倒角。电容主体部C12A在基底上的正投影与第一电容的第一极板在基底上的正投影至少部分交叠。电容主体部C12A上设置有开口V0，开口V0的形状可以为矩形状，可以位于第一电容的第二极板C12的中部，使第一电容的第二极板C12形成环形结构。开口V0暴露出覆盖第一电容的第一极板的第二绝缘层，且第一电容的第一极板在基底上的正投影包含开口V0在基底上的正投影。
在示例性实施方式中，如图11和图12所示，电容连接部C12B的形状可以为“L”字形，电容连接部C12B在基底上的正投影可以分别与发光信号线和第六晶体管的有源层的第二区(也是第七晶体管的有源层的第二区)在基底上的正投影部分交叠。
(4)形成第三绝缘层图案。在示例性实施方式中，形成第三绝缘层图案可以包括：在形成前述图案的基底上，沉积第三绝缘薄膜，采用图案化工艺对第三绝缘薄膜进行图案化，形成覆盖第二导电层的第三绝缘层，第三绝缘层上设置有多个过孔，如图13所示，图13为形成第三绝缘层后的示意图。
在示例性实施方式中，如图13所示，每个子像素的第三绝缘层的多个过孔至少可以包括：第一过孔V1、第二过孔V2、第三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7、第八过孔V8和第九过孔V9。
在示例性实施方式中，第一过孔V1在基底上的正投影位于第一晶体管的有源层的第一区在基底上的正投影的范围之内，第一过孔V1内的第一绝缘层和第二绝缘层被刻蚀掉，暴露出第一晶体管的有源层的第一区的表面，第一过孔V1被配置为使后续形成的第一晶体管T1的第一极通过该过孔与第一晶体管的有源层的第一区连接。
在示例性实施方式中，第二过孔V2在基底上的正投影位于第一晶体管的有源层的第二区(也是第二晶体管的有源层的第一区)在基底上的正投影的范围之内，第二过孔V2内的第一绝缘层和第二绝缘层被刻蚀掉，暴露出第一晶体管的有源层的第二区(也是第二晶体管的有源层的第一区)的表面，第二过孔V2被配置为使后续形成的第一晶体管T1的第二极(也是第二晶体管的第一极)通过该过孔与第一晶体管的有源层的第一区(也是第二晶体管的有源层的第一区)连接。
在示例性实施方式中，第三过孔V3在基底上的正投影位于第四晶体管的有源层的第一区在基底上的正投影的范围之内，第三过孔V3内的第一绝缘层和第二绝缘层被刻蚀掉，暴露出第四晶体管的有源层的第一区的表面，第三过孔V3被配置为使后续形成的第四晶体管的第一极通过该过孔与第四晶体管的有源层的第一区连接。
在示例性实施方式中，第四过孔V4在基底上的正投影位于第五晶体管的有源层的第一区在基底上的正投影的范围之内，第四过孔V4内的第一绝缘层和第二绝缘层被刻蚀掉，暴露出第五晶体管的有源层的第一区的表面，第四过孔V4被配置为使后续形成的第五晶体管的第一极通过该过孔与第五晶体管的有源层的第一区连接。
在示例性实施方式中，第五过孔V5在基底上的正投影位于第六晶体管的有源层的第二区(也是第七晶体管的有源层的第二区)在基底上的正投影的范围之内，第五过孔V5内的第一绝缘层和第二绝缘层被刻蚀掉，暴露出第六晶体管的有源层的第二区(也是第七晶体管的有源层的第二区)的表面，第五过孔V5被配置为使后续形成的第六晶体管T1的第二极(也是第七晶体管的第二极)通过该过孔与第六晶体管的有源层的第二区(也是第七晶体管的有源层的第二区)连接。
在示例性实施方式中，第六过孔V6在基底上的正投影位于第七晶体管的有源层的第一区在基底上的正投影的范围之内，第六过孔V6内的第一绝缘层和第二绝缘层被刻蚀掉，暴露出第七晶体管的有源层的第一区的表面，第六过孔V6被配置为使后续形成的第七晶体管的第一极通过该过孔与第七晶体管的有源层的第一区连接。
在示例性实施方式中，第七过孔V7在基底上的正投影位于开口在基底上的正投影的范围之内，第七过孔V7内的第二绝缘层被刻蚀掉，暴露出第一电容的第一极板(也是第三晶体管的控制极)的表面，第七过孔V7被配置为使后续形成的第一晶体管的第二极(也是第二晶体管的第一极)通过该过孔与第一电容的第一极板(也是第三晶体管的控制极)连接。
在示例性实施方式中，第八过孔V8在基底上的正投影位于初始信号线INIT在基底上的正投影的范围之内，第八过孔V8暴露出初始信号线INIT的表面，第八过孔V8被配置为使后续形成的第七晶体管的第一极通过该过孔与初始信号线INIT连接。
在示例性实施方式中，第九过孔V9在基底上的正投影位于第一电容的第二极板在基底上的正投影的范围之内，第九过孔V9暴露出第一电容的第二极板的表面，第九过孔V9被配置为使后续形成的第六晶体管的第二极(也是第七晶体管的第二极)通过该过孔与第一电容的第二极板连接。在示例性实施方式中。
在示例性实施例中，沿第二方向Y延伸的虚拟直线可以经过第一过孔V1和第四过孔V4。
在示例性实施例中，沿第一方向X延伸的虚拟直线可以经过第二过孔V2和第三过孔V3。
在示例性实施例中，沿第二方向Y延伸的虚拟直线经过第五过孔V5和第九过孔V9。
在示例性实施例中，沿第一方向X延伸的虚拟直线可以经过第六过孔V6和第八过孔V8。
(5)形成第三导电层。在示例性实施方式中，形成第三导电层可以包括：在形成前述图案的基底上，沉积第三导电薄膜，采用图案化工艺对第三导电薄膜进行图案化，形成设置在第三绝缘层上的第三导电层，图14和图15所示，图14为第三导电层图案的示意图，图15为形成第三导电层图案后的示意图。在示例性实施方式中，第三导电层可以称为源漏金属(SD)层。
在示例性实施方式中，如图14和图15所示，每个子像素的第三导电层图案至少可以包括：数据信号线Data、第一电源线VDD、第二电容的第二极板C22、第一晶体管的第一极T13和第二极T14、第二晶体管的第一极T23、第四晶体管的第一极T43、第五晶体管的第一极T53、第六晶体管的第二极T64、第七晶体管的第一极T73和第二极T74。
在示例性实施方式中，如图14和图15所示，第一晶体管的第二极T14可以同时作为第二晶体管的第一极T23和第二电容的第二极板C22、第六晶体管的第二极T64可以同时作为第七晶体管的第二极T74，第七晶体管的第一极T73可以单独设置。
在示例性实施方式中，如图14和图15所示，第一晶体管的第二极T14(也是第二晶体管的第一极T23和第二电容的第二极板C22)位于第一电源线VDD和数据信号线Data之间，第六晶体管的第二极T64(也是第七晶体管的第二极T74)和第七晶体管的第一极T73可以位于数据信号线Data远离第一电源线VDD的一侧。
在示例性实施方式中，如图14和图15所示，第一电源线VDD的形状可以为沿着第二方向Y延伸的线性状。第一电源线VDD在基底上的正投影可以与第一过孔和第四过孔在基底上的正投影至少部分交叠。第一电源线VDD与第一过孔相交叠的区域可以作为第一晶体管的第一极T13，第一电源线VDD与第四过孔V4相交叠的区域可以作为第五晶体管的第一极T53，第一晶体管的第一极T13通过第一过孔与第一晶体管的有源层的第一区连接，第五晶体管的第一极T53可以通过第四过孔与第五晶体管的有源层的第一区连接。
在示例性实施方式中，如图14和图15所示，数据信号线Data可以包括：沿第二方向Y依次排布的第一数据连接部Data1、第二数据连接部Data2、第三数据连接部Data3、第四数据连接部Data4和第五数据连接部Data5。第二数据连接部Data2分别与第一数据连接部Data1和第三数据连接部Data3连接，第四数据连接部Data4分别与第三数据连接部Data3和第五数据连接部Data5连接。
在示例性实施方式中，沿第二方向Y延伸的虚拟直线可以穿过第一数据连接部Data1和第五数据连接部Data5。第三数据连接部Data3可以位于第一数据连接部Data1和第五数据连接部Data5远离第一电源线VDD的一侧。
在示例性实施方式中，如图14和图15所示，第一数据连接部Data1的形状可以为沿第二方向Y延伸的线性状，且与第二数据连接部Data2之间的夹角大于90度，且小于180度。
在示例性实施方式中，如图14和图15所示，第二数据连接部Data1在基底上的正投影与第一复位信号线在基底上的正投影部分交叠。
在示例性实施方式中，如图14和图15所示，第三数据连接部Data3的形状可以为沿第二方向Y延伸的线性状，且与第二数据连接部Data2和第四数据连接部Data4之间的夹角均大于90度，且小于180度。第三数据连接部Data3在基底上的正投影与第三过孔和扫描信号线在基底上的正投影部分交叠。第三数据连接部Data2与第三过孔相交叠的区域可以作为第四晶体管的第一极T43，第四晶体管的第一极T43通过第三过孔与第四晶体管的有源层的第一区连接。
在示例性实施方式中，如图14和图15所示，第四数据连接部Data4在基底上的正投影与发光信号线和第一电容的第二极板在基底上的正投影部分交叠。
在示例性实施方式中，如图14和图15所示，第五数据连接部Data5的形状可以为沿第二方向Y延伸的线性状，且与第四数据连接部Data4之间的夹角均大于90度，且小于180度。第五数据连接部Data5在基底上的正投影分别与第二复位信号线和初始信号线在基底上的正投影部分交叠。
在示例性实施方式中，如图14和图15所示，第一晶体管的第二极T14(也是第二晶体管的第一极T23)的主体部分的形状可以为沿第二方向Y延伸的线型状。第一晶体管的第二极T14(也是第二晶体管的第一极T13)在基底上的正投影可以与第二过孔、第七过孔、第一电容的第二极板和扫描信号线在基底上的正投影部分交叠。第一晶体管的第二极T14(也是第二晶体管的第一极T13)与扫描信号线相交叠的区域可以作为第二电容的第二极板C22，第一晶体管的第二极T14(也是第二晶体管的第一极T23)通过第二过孔与第一晶体管的有源层的第二区(也是第二晶体管的有源层的第一区)连接，且通过第七过孔与第一电容的第一极板连接。
本公开中，扫描信号线与第一晶体管的第二极T14(也是第二晶体管的第一极T13)相交叠的区域可以为第二电容的第一极板，第一晶体管的第二极T14(也是第二晶体管的第一极T13)与扫描信号线相交叠的区域可以作为第二电容的第二极板C22，本公开中的第二电容的设置方式可以节省像素电路所占用的空间，可以实现窄边框。
在示例性实施方式中，如图14和图15所示，第六晶体管的第二极T64(第七晶体管的第二极T74)可以为块状结构。第六晶体管的第二极T64(第七晶体管的第二极T74)在基底上的正投影可以与第五过孔和第九过孔在基底上的正投影至少部分交叠。第六晶体管的第二极T64(第七晶体管的第二极T74)通过第五过孔与第六晶体管的有源层的第二区(也是第七晶体管的有源层的第二区)连接，且通过第九过孔与第一电容的第二极板连接。
在示例性实施方式中，如图14和图15所示，第七晶体管的第一极T73可以为沿第一方向X延伸的线型状。第七晶体管的第一极T73在基底上的正投影与第六过孔和第八过孔在基底上的正投影至少部分交叠。第七晶体管的第一极通过第六过孔与第七晶体管的有源层的第一区连接，且通过第八过孔与初始信号线连接。
在示例性实施方式中，数据信号线Data和第一电源线VDD可以为等宽度设计，或者可以为非等宽度设计，可以为直线，或者可以为折线，不仅可以便于像素结构的布局，而且可以降低信号线之间的寄生电容，本公开在此不做限定。
(6)形成平坦层图案。在示例性实施方式中，形成平坦层图案可以包括：在形成前述图案的基底上，涂覆第四绝缘薄膜和平坦薄膜，采用图案化工艺对平坦薄膜进行图案化，形成覆盖第三导电层图案的第四绝缘层和覆盖第四绝缘层的平坦层。
至此，在基底上制备完成图7提供的显示基板的驱动电路层。在平行于显示基板的平面内，驱动电路层可以包括多个电路单元，每个电路单元可以包括像素电路，驱动电路层还包括：扫描信号线、发光信号线、初始信号线、第一复位信号线、第二复位信号线、数据信号线和第一电源线连接。在垂直于显示基板的平面内，驱动电路层可以设置在基底上，基底可以包括叠设的第一柔性层、阻挡层、基底导电层和第二柔性层。
驱动电路层可以包括在基底上依次设置的半导体层、第一绝缘层、第一导电层、第二绝缘层、第二导电层、第三绝缘层、第三导电层、第四绝缘层和平坦层。半导体层可以至少包括第一晶体管至第七晶体管的有源层，第一导电层可以至少包括第一复位信号线、扫描信号线、发光信号线、第二复位信号线以及第一晶体管的控制极至第七晶体管的控制极、第一电容的第一极板和第二电容的第二极板，第二导电层可以至少包括初始信号线和第一电容的第二极板，第三导电层可以至少包括数据信号线、第一电源线、第二电容的第二极板以及多个晶体管的第一极和第二极。
在示例性实施方式中，第一导电层、第二导电层和第三导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。
在示例性实施方式中，第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。第一绝缘层可以称为缓冲(Buffer)层，第二绝缘层和第三绝缘层可以称为栅绝缘(GI)层，第四绝缘层可以称为层间绝缘(ILD)层。平坦层可以采用有机材料，如树脂等。
在示例性实施方式中，制备完成驱动电路层后，在驱动电路层上制备发光结构层，发光结构层的制备过程可以包括如下操作。
(7)形成阳极导电层图案。在示例性实施方式中，形成阳极导电层图案可以包括：在形成前述图案的基底上，沉积阳极导电薄膜，采用图案化工艺对阳极导电薄膜进行图案化，形成设置在第二平坦层上的阳极导电层，阳极导电层至少包括多个阳极图案。
在示例性实施方式中，阳极导电层采用单层结构，如氧化铟锡ITO或氧化铟锌IZO，或者可以采用多层复合结构，如ITO/Ag/ITO等。
(8)形成像素定义层图案。在示例性实施方式中，形成像素定义层图案可以包括：在形成前述图案的基底上，涂覆像素定义薄膜，采用图案化工艺对像素定义薄膜进行图案化，形成像素定义层，每个子像素的像素定义层上设置有像素开口，像素开口内的像素定义薄膜被去掉，暴露出所在子像素的阳极。
在示例性实施方式中，后续制备流程可以包括：先采用蒸镀或喷墨打印工艺形成有机发光层，然后在有机发光层上形成阴极，然后形成封装结构层，封装结构层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入发光结构层。
本公开实施例通过的显示基板可以适用于任何分辨率的显示产品中。
本公开实施例还提供了一种像素电路的驱动方法，设置驱动像素电路，本公开实施例提供的像素电路的驱动方法可以包括以下步骤：
步骤100、第一节点控制子电路根据扫描信号线、第一复位信号线、第二复位信号线的信号的控制下，向第一节点提供第一电源线的信号或者第二节点的信号，向第三节点提供数据信号线的信号，向第四节点提供初始信号线的信号。
步骤200、第二节点控制子电路存储第一节点和第四节点的信号，在扫描信号线的信号的控制下，带动第一节点的信号发生变化。
步骤300、驱动子电路第一节点和第二节点的控制下，向第三节点提供驱动电流，发光控制子电路在发光信号线的控制下，向第二节点提供第一电源线的信号，并向第四节点提供第三节点的信号。
本公开实施例还提供了一种显示装置，包括：显示基板。
显示基板为前述任一个实施例提供的显示基板，实现原理和实现效果类似，在此不再赘述。
在一种示例性实施例中，显示装置可以为：液晶面板、电子纸、OLED面板、有源矩阵有机发光二极管(active-matrix organic light emitting diode，简称AMOLED)面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本公开中的附图只涉及本公开实施例涉及到的结构，其他结构可参考通常设计。
为了清晰起见，在用于描述本公开的实施例的附图中，层或微结构的厚度和尺寸被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本公开的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (22)

1.一种像素电路，其特征在于，包括：第一节点控制子电路、第二节点控制子电路，发光控制子电路和驱动子电路，所述像素电路被配置为驱动发光器件发光；
所述第一节点控制子电路，分别与扫描信号线、数据信号线、第一复位信号线、第二复位信号线、初始信号线、第一电源线、第一节点、第二节点、第三节点和第四节点电连接，被配置为根据扫描信号线、第一复位信号线、第二复位信号线的信号的控制下，向第一节点提供第一电源线的信号或者第二节点的信号，向第三节点提供数据信号线的信号，向第四节点提供初始信号线的信号；
所述第二节点控制子电路，分别与扫描信号线、第一节点和第四节点电连接，被配置为存储第一节点和第四节点的信号，在扫描信号线的信号的控制下，带动第一节点的信号发生变化；
所述驱动子电路，分别与第一节点、第二节点和第三节点电连接，被配置为在第一节点和第二节点的信号的控制下，向第三节点提供驱动电流；
所述发光控制子电路，分别与发光信号线、第一电源线、第二节点、第三节点和第四节点电连接，被配置为在发光信号线的信号的控制下，向第二节点提供第一电源线的信号，向第四节点提供第三节点的信号；
所述发光器件，分别与第四节点和第二电源线电连接。
2.根据权利要求1所述的像素电路，其特征在于，所述第一节点控制子电路包括：复位子电路、补偿子电路和写入子电路；
所述复位子电路，分别与第一复位信号线、第二复位信号线、第一电源线、初始信号线、第一节点和第四节点电连接，被配置为在第一复位信号线的信号的控制下，向第一节点提供第一电源线的信号，在第二复位信号线的信号的控制下，向第四节点提供初始信号线的信号；
所述补偿子电路，分别与扫描信号线、第一节点和第二节点电连接，被配置为在第三扫描信号线的信号的控制下，向第一节点提供第二节点的信号；
所述写入子电路，分别与扫描信号线、数据信号线和第三节点电连接，被配置为在扫描信号线的信号的控制下，向第三节点提供数据信号线的信号。
3.根据权利要求2所述的像素电路，其特征在于，所述复位子电路包括：第一晶体管和第七晶体管，所述补偿子电路包括：第二晶体管，所述写入晶体管包括：第四晶体管；
第一晶体管的控制极与第一复位信号线电连接，第一晶体管的第一极与第一电源线电连接，第一晶体管的第二极与第一节点电连接；
第二晶体管的控制极与扫描信号线电连接，第二晶体管的第一极与第一节点电连接，第二晶体管的第二极与第二节点电连接；
第四晶体管的控制极与扫描信号线电连接，第四晶体管的第一极与数据信号线电连接，第四晶体管的第二极与第三节点电连接；
第七晶体管的控制极与第二复位信号线电连接，第七晶体管的第一极与初始信号线电连接，第七晶体管的第二极与第四节点电连接。
4.根据权利要求1所述的像素电路，其特征在于，所述第二节点控制子电路包括：第一电容和第二电容，所述第一电容和所述第二电容均包括：第一极板和第二极板；
第一电容的第一极板与第一节点电连接，第一电容的第二极板与第四节点电连接；
第二电容的第一极板与扫描信号线电连接，第二电容的第二极板与第一节点电连接。
5.根据权利要求1所述的像素电路，其特征在于，所述第一节点控制子电路包括：第一晶体管、第二晶体管、第四晶体管和第七晶体管，所述第二节点控制子电路包括：第一电容和第二电容，所述驱动子电路包括：第三晶体管，所述发光控制子电路包括：第五晶体管和第六晶体管，所述第一电容和所述第二电容均包括：第一极板和第二极板；
第一晶体管的控制极与第一复位信号线电连接，第一晶体管的第一极与第一电源线电连接，第一晶体管的第二极与第一节点电连接；
第二晶体管的控制极与扫描信号线电连接，第二晶体管的第一极与第一节点电连接，第二晶体管的第二极与第二节点电连接；
第三晶体管的控制极与第一节点电连接，第三晶体管的第一极与第二节点电连接，第三晶体管的第二极与第三节点电连接；
第四晶体管的控制极与扫描信号线电连接，第四晶体管的第一极与数据信号线电连接，第四晶体管的第二极与第三节点电连接；
第五晶体管的控制极与发光信号线电连接，第五晶体管的第一极与第一电源线电连接，第五晶体管的第二极与第二节点电连接；
第六晶体管的控制极与发光信号线电连接，第六晶体管的第一极与第三节点电连接，第六晶体管的第二极与第四节点电连接；
第七晶体管的控制极与第二复位信号线电连接，第七晶体管的第一极与初始信号线电连接，第七晶体管的第二极与第四节点电连接；
第一电容的第一极板与第一节点电连接，第一电容的第二极板与第四节点电连接；
第二电容的第一极板与扫描信号线电连接，第二电容的第二极板与第一节点电连接。
6.根据权利要求1所述的像素电路，其特征在于，第一晶体管至第七晶体管的晶体管类型相同，且均为氧化物晶体管。
7.根据权利要求1所述的像素电路，其特征在于，所述第二复位信号线的信号为有效电平信号的时间包括：依次发生，且连续的第一时间段和第二时间段；
所述第一复位信号线的信号在第一时间段内为有效电平信号，在第二时间段内有无效电平信号，所述扫描信号线的信号在第一时间段内为无效电平信号，在第二时间段内为有效电平信号；
所述第二复位信号线的信号为有效电平信号时，所述发光信号线的信号为无效电平信号，所述发光信号线的信号为有效电平信号时，所述第一复位信号线、是第二复位信号线和所述扫描信号线的信号均为无效电平信号。
8.根据权利要求1所述的像素电路，其特征在于，第一电容的电容值C1与第二电容的电容值C2满足：
C2＝C1/(ΔV1+VOLED-Vinit)
其中，ΔV1为第一节点N1的信号的跳变的电压值，VOLED为发光器件的阳极电压，Vinit为初始信号线的信号的电压值；
所述初始信号线的信号的电压值小于第二电源线的信号的电压值。
9.一种显示基板，其特征在于，包括：如权利要求1至8任一项所述的像素电路。
10.根据权利要求9所述的显示基板，其特征在于，包括：基底以及设置在基底上的驱动电路层和发光结构层，驱动电路层包括：像素电路、发光信号线、初始信号线、第一扫描信号线、第一复位信号线、第二复位信号线、第一电源线和数据信号线，发光结构层包括：发光器件。
11.根据权利要求10所述的显示基板，其特征在于，所述驱动电路层包括在基底上依次设置的半导体层、第一绝缘层、第一导电层、第二绝缘层、第二导电层、第三绝缘层、第三导电层、第四绝缘层和平坦层；所述像素电路包括：多个晶体管、第一电容和第二电容，第一电容和第二电容分别包括：第一极板和第二极板；
半导体层至少包括多个晶体管的有源层；
第一导电层至少包括第一复位信号线、扫描信号线、发光信号线、第二复位信号线以及多个晶体管的控制极、第一电容的第一极板和第二电容的第二极板；
第二导电层至少包括初始信号线和第一电容的第二极板；
第三导电层至少包括数据信号线、第一电源线、第二电容的第二极板以及多个晶体管的第一极和第二极。
12.根据权利要求10所述的显示基板，其特征在于，所述驱动电路层包括在基底上依次设置的半导体层、第一绝缘层、第一导电层、第二绝缘层、第二导电层、第三绝缘层、第三导电层、第四绝缘层和平坦层；所述像素电路包括：第一晶体管至第七晶体管、第一电容和第二电容，第一电容和第二电容分别包括：第一极板和第二极板；
半导体层至少包括多个晶体管的有源层；
第一导电层至少包括第一复位信号线、扫描信号线、发光信号线和第二复位信号线以及第一晶体管至第七晶体管的控制极、第一电容的第一极板和第二电容的第二极板，第一复位信号线、扫描信号线、发光信号线和第二复位信号线沿第一方向延伸；
第二导电层至少包括初始信号线和第一电容的第二极板；
第三导电层至少包括数据信号线、第一电源线、第二电容的第二极板以及第一晶体管的第一极和第二极、第二晶体管的第一极、第四晶体管的第一极、第五晶体管的第一极、第六晶体管的第二极、第七晶体管的第一极和第二极，数据信号线和第一电源线沿第二方向延伸，第一方向与第二方向相交。
13.根据权利要求12所述的显示基板，其特征在于，扫描信号线与第二晶体管的有源层相交叠的区域作为第二晶体管的控制极，扫描信号线与第四晶体管的有源层相交叠的区域作为第四晶体管的控制极，扫描信号线与第一晶体管的第二极相交叠的区域作为第二电容的第一极板。
14.根据权利要求12所述的显示基板，其特征在于，第一电容的第二极板包括：电容主体部和电容连接部，电容连接部位于电容主体部靠近初始信号线的一侧，且与电容主体部互连接；
电容主体部在基底上的正投影与第一电容的第一极板在基底上的正投影至少部分交叠；电容主体部上设置有开口，开口暴露出覆盖第一电容的第一极板；电容连接部在基底上的正投影分别与发光信号线和第六晶体管的有源层在基底上的正投影部分交叠。
15.根据权利要求12所述的显示基板，其特征在于，还包括：设置在第一绝缘层至第三绝缘层上的第一过孔至第六过孔，设置在第二绝缘层和第三绝缘层上的第七过孔，设置在第三绝缘层上的第八过孔和第九过孔；
第一过孔在基底上的正投影位于第一晶体管的有源层在基底上的正投影的范围之内，第二过孔在基底上的正投影位于第一晶体管的有源层在基底上的正投影的范围之内，第三过孔在基底上的正投影位于第四晶体管的有源层在基底上的正投影的范围之内，第四过孔在基底上的正投影位于第五晶体管的有源层在基底上的正投影的范围之内，第五过孔在基底上的正投影位于第六晶体管的有源层在基底上的正投影的范围之内，第六过孔在基底上的正投影位于第七晶体管的有源层在基底上的正投影的范围之内，第七过孔在基底上的正投影位于开口在基底上的正投影的范围之内，第八过孔在基底上的正投影位于初始信号线在基底上的正投影的范围之内，第九过孔在基底上的正投影位于第一电容的第二极板在基底上的正投影的范围之内。
16.根据权利要求15所述的显示基板，其特征在于，沿第二方向延伸的虚拟直线经过第一过孔和第四过孔，沿第一方向延伸的虚拟直线经过第二过孔和第三过孔，沿第二方向延伸的虚拟直线经过第五过孔和第九过孔，沿第一方向延伸的虚拟直线经过第六过孔和第八过孔。
17.根据权利15或16所述的显示基板，其特征在于，第一电源线在基底上的正投影与第一过孔和第四过孔在基底上的正投影至少部分交叠，第一电源线与第一过孔相交叠的区域作为第一晶体管的第一极，第一电源线与第四过孔相交叠的区域作为第五晶体管的第一极。
18.根据权利要求15或16所述的显示基板，其特征在于，数据信号线包括：沿第二方向依次排布的第一数据连接部、第二数据连接部、第三数据连接部、第四数据连接部和第五数据连接部，第二数据连接部分别与第一数据连接部和第三数据连接部连接，第四数据连接部分别与第三数据连接部和第五数据连接部连接，沿第二方向延伸的虚拟直线穿过第一数据连接部和第五数据连接部，第三数据连接部位于第一数据连接部和第五数据连接部远离第一电源线的一侧；
第一数据连接部沿第二方向延伸，且与第二数据连接部之间的夹角大于90度，且小于180度，第三数据连接部沿第二方向延伸，且与第二数据连接部和第四数据连接部之间的夹角均大于90度，且小于180度，第五数据连接部沿第二方向延伸，且与第四数据连接部之间的夹角大于90度，且小于180度。
19.根据权利要求18所述的显示基板，其特征在于，第二数据连接部在基底上的正投影与第一复位信号线在基底上的正投影部分交叠，第三数据连接部在基底上的正投影与第三过孔和扫描信号线在基底上的正投影部分交叠，第三数据连接部与第三过孔相交叠的区域作为第四晶体管的第一极，第四数据连接部在基底上的正投影与发光信号线和第一电容的第二极板在基底上的正投影部分交叠，第五数据连接部在基底上的正投影分别与第二复位信号线和初始信号线在基底上的正投影部分交叠。
20.根据权利要求15或16所述的显示基板，其特征在于，第一晶体管的第二极和第二晶体管的第一极为同一电极，且在基底上的正投影与第二过孔、第七过孔、第一电容的第二极板和扫描信号线在基底上的正投影部分交叠，第一晶体管的第二极与扫描信号线相交叠的区域作为第二电容的第二极板；
第六晶体管的第二极与第七晶体管的第二极为同一电极，且在基底上的正投影与第五过孔和第九过孔在基底上的正投影至少部分交叠；
第七晶体管的第一极在基底上的正投影与第六过孔和第八过孔在基底上的正投影至少部分交叠。
21.一种显示装置，其特征在于，包括：如权利要求9至20任一项所述的显示基板。
22.一种像素电路的驱动方法，其特征在于，被配置为驱动如权利要求1至8任一项所述的像素电路，所述方法包括：
第一节点控制子电路根据扫描信号线、第一复位信号线、第二复位信号线的信号的控制下，向第一节点提供第一电源线的信号或者第二节点的信号，向第三节点提供数据信号线的信号，向第四节点提供初始信号线的信号；
第二节点控制子电路存储第一节点和第四节点的信号，在扫描信号线的信号的控制下，带动第一节点的信号发生变化；
驱动子电路在第一节点和第二节点的信号的控制下，向第三节点提供驱动电流，发光控制子电路在发光信号线的信号的控制下，向第二节点提供第一电源线的信号，向第四节点提供第三节点的信号。
CN202211066504.4A 2022-08-31 2022-08-31 像素电路及其驱动方法、显示基板和显示装置 Pending CN115424570A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211066504.4A CN115424570A (zh) 2022-08-31 2022-08-31 像素电路及其驱动方法、显示基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211066504.4A CN115424570A (zh) 2022-08-31 2022-08-31 像素电路及其驱动方法、显示基板和显示装置

Publications (1)

Publication Number Publication Date
CN115424570A true CN115424570A (zh) 2022-12-02

Family

ID=84202866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211066504.4A Pending CN115424570A (zh) 2022-08-31 2022-08-31 像素电路及其驱动方法、显示基板和显示装置

Country Status (1)

Country Link
CN (1) CN115424570A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116306435A (zh) * 2023-05-25 2023-06-23 无锡光煜晞科技有限责任公司 一种qled的等效电路结构及其参数辨识与修正方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116306435A (zh) * 2023-05-25 2023-06-23 无锡光煜晞科技有限责任公司 一种qled的等效电路结构及其参数辨识与修正方法
CN116306435B (zh) * 2023-05-25 2023-07-21 无锡光煜晞科技有限责任公司 一种qled的等效电路结构及其参数辨识与修正方法

Similar Documents

Publication Publication Date Title
CN114730544A (zh) 显示基板及其制备方法、显示装置
CN112951892A (zh) 显示基板及其制备方法、显示装置
CN114730538B (zh) 显示基板及其制备方法、显示装置
WO2022241747A1 (zh) 显示基板及其制备方法、显示装置
CN215578569U (zh) 显示基板和显示装置
CN114005859A (zh) 一种显示面板和显示装置
CN115000092A (zh) 显示基板及其制备方法、显示装置
CN115424570A (zh) 像素电路及其驱动方法、显示基板和显示装置
WO2022170547A1 (zh) 显示基板及其制备方法、显示装置
CN115552627A (zh) 显示基板及其制备方法、显示装置
CN114793474A (zh) 显示基板及其制作方法、显示装置
CN114830346A (zh) 显示基板及其制作方法、显示装置
WO2023115457A1 (zh) 显示基板及其驱动方法、显示装置
WO2022267556A1 (zh) 显示基板及其制备方法、显示装置
WO2024113224A1 (zh) 显示面板和显示装置
US11955082B2 (en) Pixel circuit, driving method thereof, display substrate and display apparatus
WO2023184352A1 (zh) 显示基板及显示装置
WO2023279333A1 (zh) 显示基板及显示装置
WO2023178612A1 (zh) 显示基板及其制备方法、显示装置
WO2023016341A1 (zh) 显示基板及其制备方法、显示装置
WO2023016335A1 (zh) 显示基板及显示装置
US20230268465A1 (en) Display apparatus
US20240164156A1 (en) Display Substrate, Preparation Method thereof, and Display Apparatus
CN116129792A (zh) 像素电路及其驱动方法、显示基板和显示装置
CN117918029A (zh) 显示基板及其驱动方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination