JP2021117357A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2021117357A
JP2021117357A JP2020010862A JP2020010862A JP2021117357A JP 2021117357 A JP2021117357 A JP 2021117357A JP 2020010862 A JP2020010862 A JP 2020010862A JP 2020010862 A JP2020010862 A JP 2020010862A JP 2021117357 A JP2021117357 A JP 2021117357A
Authority
JP
Japan
Prior art keywords
light emitting
emitting diode
layer
resistance layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020010862A
Other languages
English (en)
Inventor
理 伊東
Osamu Ito
理 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2020010862A priority Critical patent/JP2021117357A/ja
Priority to US17/155,084 priority patent/US20210233955A1/en
Publication of JP2021117357A publication Critical patent/JP2021117357A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)

Abstract

【課題】低階調の再現性が向上したマイクロLED表示装置を提供する。【解決手段】表示装置は、複数の画素PEを有する表示部を備える表示装置であり、前記複数の画素のそれぞれは、陽極ADと、陰極CDと、前記陽極と陰極との間に配置された発光ダイオードLEDを有し、前記発光ダイオードは、発光層EMと、前記発光層と平面視で部分的に重畳する抵抗層RLと、を備え、前記発光層のうち前記抵抗層が重畳しない領域の幅wと前記発光ダイオードの厚さdは、w/d>1を満たす。【選択図】図4

Description

本発明の実施形態は、表示装置に関する。
表示装置として、自発光素子である発光ダイオード(LED:Light Emitting Diode)を用いたLED表示装置が知られている。近年では、より高精細な表示装置として、マイクロLEDやミニLEDと称される微小な発光ダイオードをアレイ基板に実装した表示装置(以下、マイクロLED表示装置と称する)が開発されている。
マイクロLEDディスプレイは、従来の液晶ディスプレイや有機ELディスプレイと異
なり、表示領域に、チップ状の多数のマイクロLEDが実装されて形成されるため、高精
細化と高コントラストの両立が容易であり、次世代の表示装置として注目されている。
特開2001−144329号公報
本実施形態は、低階調の再現性が向上したマイクロLED表示装置を提供する。
一実施形態に係る表示装置は、複数の画素を有する表示部を備える表示装置であり、前記複数の画素のそれぞれは、陽極と、陰極と、前記陽極と陰極との間に配置された発光ダイオードを有し、前記発光ダイオードは、発光層と、前記発光層と平面視で部分的に重畳する抵抗層と、を備え、前記発光層のうち前記抵抗層が重畳しない領域の幅wと前記発光ダイオードの厚さdは、w/d>1を満たす。
図1は、本実施形態の表示装置の平面図である。 図2は、表示部DPの拡大平面図である。 図3は、画素PXの等価回路である。 図4(A)は、駆動用薄膜トランジスタDTRを含む画素の断面模式図である。図4(B)は、発光ダイオードLED近傍の拡大断面図である。 図5は、図4(B)において抵抗層RLと発光層EMが重畳している領域の平面図である。 図6は、発光ダイオードLEDの抵抗値と電流を示す模式図である。 図7(A)は発光ダイオードLEDの発光を示す模式図である。図7(B)は発光ダイオードLEDの発光を示す模式図である。 図8は、発光ダイオードLEDの変形例を示す断面図である。 図9は、発光ダイオードLEDの別の変形例を示す断面図である。 図10は、発光ダイオードLEDの別の変形例を示す平面図である。 図11は、発光ダイオードLEDの別の変形例を示す平面図である。 図12は、発光ダイオードLEDの別の変形例を示す断面図である。 図13は、比較例の発光ダイオードLEDを示す断面図である。 図14(A)は、実施形態の発光ダイオードLEDにおける、等電位面を示す断面図である。図14(B)は、本比較例の発光ダイオードLEDにおける、等電位面を示す断面図である。 図15は、別の比較例の発光ダイオードLEDを示す断面図である。
以下に、本発明の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
以下、図面を参照しながら一実施形態に係る表示装置について詳細に説明する。
本実施形態においては、第1方向X、第2方向Y、及び、第3方向Zは、互いに直交しているが、90度以外の角度で交差していてもよい。第3方向Zの矢印の先端に向かう方向を上又は上方と定義し、第3方向Zの矢印の先端に向かう方向とは反対側の方向を下又は下方と定義する。
また、「第1部材の上方の第2部材」及び「第1部材の下方の第2部材」とした場合、第2部材は、第1部材に接していてもよく、又は第1部材から離れて位置していてもよい。後者の場合、第1部材と第2部材との間に、第3の部材が介在していてもよい。一方、「第1部材の上の第2部材」及び「第1部材の下の第2部材」とした場合、第2部材は第1部材に接している。
また、第3方向Zの矢印の先端側に表示装置DSPを観察する観察位置があるものとし、この観察位置から、第1方向X及び第2方向Yで規定されるX−Y平面に向かって見ることを平面視という。
図1は、本実施形態の表示装置の平面図である。図1に示す表示装置DSPは、基板SUを有している。基板SU上には、表示部DP、表示部DPの周辺に周辺回路PFC、周辺回路PFCの周辺に接続部CNが設けられている。外部の駆動素子は接続部CNを介して接続される。
図2は、表示部DPの拡大平面図である。表示部DPは、複数の画素を有している。表示部DPは、信号走査配線SSL、信号配線SL、電流供給配線IPL、コンタクトホールCH、赤色発光ダイオードRLED、緑色発光ダイオードGLED、青色発光ダイオードBLEDを有している。
複数の画素のうち、画素PXRは赤色発光ダイオードRLED、画素PXGは緑色発光ダイオードGLED、画素PXBは青色発光ダイオードBLEDを有している。画素PXR、画素PXG、画素PXBは、それぞれ赤色、緑色、青色を発光する。なお本明細書では、画素PXR、画素PXG、画素PXBを、それぞれ第1画素、第2画素、第3画素という。
本実施形態において、赤色発光ダイオードRLED、緑色発光ダイオードGLED、青色発光ダイオードBLEDは、平面視で最長の一辺の長さが100μm以下であるマイクロLEDである。本実施形態の表示装置DSPは、画素にマイクロLEDを有するマイクロLED表示装置である。また、平面視で最長の一辺の長さが100μmより大きい発光ダイオードLEDである場合ミニLEDと一般的に呼ばれる。本実施形態はマイクロLEDを用いた表示装置、ミニLEDを用いた表示装置のいずれにも適用可能である。
図2に示すように、信号配線SLと電流供給配線IPLは第2方向Yに平行に延伸し、かつ対をなして配置されている。信号走査配線SSLは、第1方向Xに延伸し、信号配線SLと電流供給配線IPLに交差している。
それぞれの画素PX(画素PXR、画素PXG、画素PXB)のコンタクトホールCHは、信号配線SLと電流供給配線IPLの対と信号走査配線SSLの作る格子中に配置されている。画素PXの発光ダイオードLED(赤色発光ダイオードRLED、緑色発光ダイオードGLED、青色発光ダイオードBLED)が実装される陽極ADは、後述する画素PXの等価回路のトランジスタにコンタクトホールCHを介して電気的に接続されている。
なお図2において、赤色発光ダイオードRLED及び青色発光ダイオードBLEDは、コンタクトホールCHを挟んで信号走査配線SSLと対向して配置されている。緑色発光ダイオードGLEDは、信号走査配線SSLを挟んでコンタクトホールCHに対向して配置されている。
図3は、画素PXの等価回路である。画素PXは、信号薄膜トランジスタSTR、初期化薄膜トランジスタITR、リセット薄膜トランジスタRTR、駆動用薄膜トランジスタDTR、電流測定用薄膜トランジスタMTR、保持容量Cs、素子容量Cledを有している。
電流測定用薄膜トランジスタMTRは、電流測定走査配線MSLで開閉されて、画素PX内の電流測定のための回路を形成する。信号薄膜トランジスタSTRは、信号走査配線SSLで開閉されて、信号配線SLより供給される電圧で駆動用薄膜トランジスタDTRの開閉を制御する。初期化薄膜トランジスタITRは、初期化走査配線ISLで開閉されて、初期化配線INLから供給される電圧で駆動用薄膜トランジスタDTRの開閉を制御する。リセット薄膜トランジスタRTRは、リセット走査配線RSLで開閉されて、リセット配線RTLより供給される逆バイアス電圧を発光ダイオードLEDに印加する。駆動用薄膜トランジスタDTRは、信号薄膜トランジスタSTRと初期化薄膜トランジスタITRで開閉されて、電流供給配線IPLの電流を発光ダイオードLEDに供給する。
また図3に示すように、画素電極PEは、駆動用薄膜トランジスタDTRのドレイン、発光ダイオードLEDの陽極AD、保持容量Csの一方の電極、及び素子容量Cledの一方の電極に電気的に接続されている。保持容量Csは、駆動用薄膜トランジスタDTRのゲートとソースとの間に形成されている。発光ダイオードLEDの内部容量である素子容量Cledは、共通電極CEを介して低電位電源Vssに接続されている。発光ダイオードLEDの陰極CDは低電位電源Vssに接続されている。
図4(A)及び(B)は、駆動用薄膜トランジスタDTRを含む画素の断面模式図及び発光ダイオードLED近傍の拡大断面図である。図4(A)に示すように、基板SUに近い順に、遮光層LS、アンダーコート層UC、ポリシリコン層PS、ゲート絶縁膜GZL、走査配線GL、層間絶縁膜LZL、電流供給配線IPL、台座BS、第一の平坦化層LL1、共通電極CE、容量窒化膜LSN、画素電極PE、陽極AD、接続層CL、発光ダイオードLED、光取出し層LPL、第二の平坦化層LL2、陰極CD、オーバーコート層OC、円偏光板CPLが積層されている。
なお駆動用薄膜トランジスタDTRの走査配線GLとは、信号薄膜トランジスタSTRと初期化薄膜トランジスタITRのドレイン線が合流したものである。
基板SUは、例えば厚さ100μmのホウケイサンガラスである。遮光層LSは、層厚50nmのモリブデンタングステン合金膜である。遮光層LSは、窒化珪素層と酸化珪素層の積層体で、層厚はそれぞれ100nm、150nmである。
ポリシリコン層PSは、アモルファスシリコン層をレーザーアニール法で多結晶化したもので、層厚は50nmである。ゲート絶縁膜GZLは層厚100nmの酸化珪素層で、信号配線SLは層厚300nmのモリブデンタングステン合金膜である。
層間絶縁膜LZLは酸化珪素層と窒化珪素層の積層体で、層厚はそれぞれ350nmと375nmである。電流供給配線IPLと台座BSは同層で、チタン、アルミニウム、チタンの三層積層膜であり、各層の層厚はそれぞれ100nm、400nm、200nmである。
第一の平坦化層LL1と第二の平坦化層LL2は有機絶縁膜で、層厚はそれぞれ2μm、10μmである。共通電極CE、画素電極PE、陰極CDはインジウム錫酸化物膜で、層厚はそれぞれ50nm、50nm、100nmである。容量窒化膜LSNは低温成膜した窒化珪素層で、層厚は120nmである。
陽極ADはインジウム錫酸化物、銀、インジウム錫酸化物の積層体で、接続層CLは銀ペーストである。オーバーコート層OCは層厚200nmの窒化珪素膜と層厚10μmの有機絶縁膜の積層体である。
図4(B)に示す発光ダイオードLEDは上側より抵抗層RL、p型クラッド層PC、発光層EM、n型クラッド層NC、発光ダイオード基板SULED、発光ダイオード電極ELEDを有している。
図5は、図4(B)において抵抗層RLと発光層EMが重畳している領域の平面図である。なお図5では、第3方向Zにおいて抵抗層RLと発光層EMの間に配置される層は省略している。図5に示すように、発光層EM上には、抵抗層RLが存在しない領域CA及び抵抗層RLが存在する領域PAが設けられている。換言すると、抵抗層RLにおいて、発光層EMと重畳する領域が領域PAであり、重畳しない領域が領域CAである。発光層EMに対して、平面視で領域CAは2つの領域PAに挟まれ、矩形形状に設けられている。なお領域CA及び領域PAについての詳細は後述する。
青色発光ダイオードBLEDを構成する発光層EMは、インジウムとガリウムの組成比が0.2:0.8の窒化インジウムガリウムであり、p型クラッド層とn型クラッド層は窒化ガリウムであり、発光ダイオード基板SULEDは炭化珪素である。
緑色発光ダイオードGLEDを構成する発光層EMは、インジウムとガリウムの組成比が0.45:0.55の窒化インジウムガリウムであり、p型クラッド層とn型クラッド層は窒化ガリウムであり、発光ダイオード基板SULEDは炭化珪素である。
赤色発光ダイオードRLEDを構成する発光層EMは、アルミニウムとガリウムとインジウムの組成比が0.225:0.275:0.5の燐化アルミニウムガリウムインジウムであり、p型クラッド層とn型クラッド層は燐化アルミニウムインジウムであり、発光ダイオード基板SULEDは砒化ガリウムである。
抵抗層RL、発光ダイオード基板SULED、発光ダイオード電極ELEDは各色の発光ダイオードLEDで共通であり、それぞれIII−IV族化合物半導体、サファイア、アルミニウムである。
各発光ダイオードLEDは、これを構成する各層を発光ダイオード基板SULED上に成膜し、発光ダイオード基板SULEDを薄膜化して底面に発光ダイオード電極ELEDを形成する。その後、方形に切断したものを接続層CL上に配置する。接続層CLに銀ペーストを用いれば、接続層CLは一時の圧力に応じて変形し、発光ダイオードLEDに密着して導通する。あるいは接続層CLに発光ダイオード電極ELEDと同じアルミニウムを用いても良い。この場合発光ダイオードLEDを配置した後に加熱すれば発光ダイオード電極ELEDと一体化させることができ、導通がとれる。
赤色発光ダイオードRLED、緑色発光ダイオードGLED、青色発光ダイオードBLEDの極大発光波長は、それぞれ645nm、530nm、450nmである。
図4(B)の発光ダイオードLEDは、発光ダイオード基板SULEDを薄膜化している。この場合陰極CDと陽極AD間には層厚方向に沿った電流が主になり、電流の回り込みは少なくなる。図4(B)に示す破線は、陽極ADから陰極CDに向かう電流である。電流a(電流a1及びa2)は、層厚方向に沿った直線的な電流であり、電流bは回り込みを伴う電流である。図4(B)に示した発光ダイオードLEDでは、電流aが主になる。
図4(B)に示す通り、抵抗層RLは部分的に分布しており、発光ダイオードLED中には抵抗層RLの存在する部分と存在しない部分がある。電流a1は、抵抗層RLの存在する部分を流れる電流、電流a2は抵抗層RLの存在しない部分を流れる電流となる。
図4(B)中に示す回り込みを伴う電流bの低減には、発光ダイオードLEDの厚さdの他に、抵抗層RLが存在しない領域の幅wも影響し、抵抗層RLが存在しない領域の幅wは、発光ダイオードLEDの厚さdの半分以上であることが好ましい。さらにw/d>1であれば回り込みを伴う電流bを十分に低減することが可能である。
図6は、発光ダイオードLEDの抵抗値と電流を示す模式図である。抵抗層RLの存在する領域の抵抗値をR1、抵抗層RLの存在しない領域の抵抗値をR2とする。図5に示すように、発光ダイオードLEDは、抵抗層RLの存在する領域と存在しない領域で、直列接続されている抵抗値がそれぞれR1、R2(R1>R2)と異なる。これにより動作特性も異なる複数の発光ダイオードLEDが並列結合されているのに等しい。
マイクロLEDは、電流駆動すると明確な閾値特性を示す。そのため低階調側の輝度-電流特性が急峻になり、低階調を十分に再現できない恐れが生じる。しかしながら本実施形態の発光ダイオードLEDは、抵抗層RLの存在する領域と存在しない領域を有しており、異なる複数の発光ダイオードLEDが並列結合されているのと同等である。
そのため例えば、個々の発光ダイオードLEDの電圧電流特性が急峻すぎる場合でも、電圧電流特性が異なる複数の発光ダイオードLEDを同時点灯するのと、同様の効果が得られる。このため本実施形態では、発光ダイオードLEDの電圧電流特性の急峻性を緩和することが可能である。
図7(A)及び(B)は発光ダイオードLEDの発光を示す模式図である。図示しないが、駆動用薄膜トランジスタDTRに印加される電圧が閾値に達しない場合は、発光ダイオードLEDは発光しない。駆動用薄膜トランジスタDTRから電流供給が開始され、抵抗層RLが存在しない領域CAで印加電圧が閾値に達すると、図7(A)に示すように、抵抗層RLが存在しない領域CAがはじめに発光する。領域CAの抵抗値は、上述の抵抗値R2である。
次いで抵抗層RLが存在する領域PAで印加電圧が閾値に達すると、図7(B)に示すように、抵抗層RLが存在する領域PAが発光する。領域PAの抵抗値は、上述の抵抗値R1である。なお抵抗層RLが存在しない領域CAでは、抵抗層RLが存在する領域PAよりも早く最大発光輝度に達する。
さらに印加電圧が増大し、駆動用薄膜トランジスタDTRから供給される電流値が増大すると、領域PAにおいても最大発光輝度に達する。
図7(A)及び(B)に示す発光ダイオードLEDにおいて、領域CAの面積は、領域PAの面積より小さい。面積が小さく抵抗層RLが存在しない領域CAは、より低い電流値から発光が生じる。次いで電流値が増大すると、面積が大きく抵抗層RLが存在する領域PAが発光する。これにより、低階調域の階調再現性が向上する。
抵抗層RLには、例えばAlGaInP系のIII−IV族化合物半導体を用いることができる。あるいは、これにイオン種を添加して、近接するクラッド層との間に逆整合を形成すれば、抵抗層RLをより高抵抗にできる。例えば図4(B)では、抵抗層RLに近接するクラッド層がp型クラッド層PCであり、III−IV族化合物半導体にマイナスイオンを添加してn型半導体層にすれば、抵抗層RLをより高抵抗にすることができる。
また抵抗層RLとして、上述の半導体に代えて、ITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)などの透明電極材料において、酸素成分比を増大して高抵抗とした透明導電層も用いることができる。
上述の通り本実施形態により、低階調の再現性が向上した表示装置を得ることが可能である。
<変形例1>
図8は、本実施形態における発光ダイオードLEDの変形例を示す断面図である。図8に示した変形例では、図4に示した構成例と比較して、第3方向Zにおける抵抗層RLの位置を変えたという点で異なっている。
図8(A)は、発光ダイオードLEDにおいて、抵抗層RLをn型クラッド層NCの下層に配置した例である。
図8(A)に示す発光ダイオードLEDは、図4(B)に示す発光ダイオードLEDと比較して、抵抗層RLが陽極ADに近くなるので、抵抗層RLのない領域に回り込む電流成分を更に低減することができる。
図8(B)では、第3方向Zにおける発光ダイオードLEDの積層順が、発光ダイオード電極ELED、n型クラッド層NC、発光層EM、p型クラッド層PC、抵抗層RL、発光ダイオード基板SULEDである。換言すると、図8(B)の発光ダイオードLEDでは、発光ダイオード基板SULED上におけるn型クラッド層NCとp型クラッド層PCの積層順を逆にして形成した上で、発光ダイオードLED自体を上下逆に配置したものである。
図8(B)に示す発光ダイオードLEDは、図8(A)に示す発光ダイオードLEDと比較して、抵抗層RLがより陽極ADに近くなるので、抵抗層RLを回避するように回り込む電流成分を更に低減することができる。
図8(C)では、第3方向Zにおける発光ダイオードLEDの積層順が、発光ダイオード電極ELED、抵抗層RL、n型クラッド層NC、発光層EM、p型クラッド層PC、発光ダイオード基板SULEDである。
図8(C)に示す発光ダイオードLEDは、図8(B)に示す発光ダイオードLEDと比較して、抵抗層RLがさらに陽極ADに近くなるので、抵抗層RLを回避するように回り込む電流成分を更に低減することができる。
<変形例2>
図9は、本実施形態における発光ダイオードLEDの別の変形例を示す断面図である。図9に示した変形例では、図7に示した構成例と比較して、抵抗層RLを発光ダイオードLEDの中央側に配置したという点で異なっている。
図9に示す発光ダイオードLEDでは、抵抗層RLが存在する領域PAが、抵抗層RLが存在しない領域CA1及びCA2に挟まれて配置されている。図9に示す抵抗層RLは、図7に示す構造と比較して、より単純な平面形状になるため、抵抗層RLの形成が容易である。なお図9の抵抗層RLの平面視での形状は、図5と同様矩形である。
また図9に示す領域CA1及びCA2の幅をそれぞれw1及びw2とすると、抵抗層RLが存在しない領域の幅wはw1及びw2の和、すなわちw=w1+w2である。この場合でも、w/d>1であれば、図8と同様、抵抗層RLが存在しない領域に回り込む電流bを低減できる。これにより、本変形例においても低階調域の階調再現性が向上する効果が得られる。
上述の通り本変形例により、低階調の再現性が向上した表示装置を得ることが可能である。
<変形例3>
図10は、本実施形態における発光ダイオードLEDの別の変形例を示す平面図である。図10に示した変形例では、図5に示した構成例と比較して、平面視における抵抗層RLの存在しない領域の形状が異なる。
図10(A)及び(B)は、抵抗層RLが存在しない領域CAの平面視における形状が、それぞれ円形形状及び矩形形状以外の多角形形状の例を示している。
図10(A)で示す円形形状の領域CAでは、図5に示す構成例と比較して、発光層EMからの発光がより均一に広がるという点で優位である。なお図10(A)において、領域CAの形状は真円であるが、これに限定されない。領域CAの形状は楕円等であってもよい。
図10(B)に示す多角形形状の領域CAでは、図5に示す構成例と比較して、発光層EMからの発光がより均一かつ遠くまで広がるという点で優位である。なお図10(B)において、領域CAの形状は十六角形であるが、これに限定されない。領域CAの形状は他の多角形、具体的には三角形或いは五角形以上の多角形であってもよい。
上述の通り本変形例により、低階調の再現性が向上した表示装置を得ることが可能である。
<変形例4>
図11は、本実施形態における発光ダイオードLEDの別の変形例を示す平面図である。図11に示した変形例では、図5に示した構成例と比較して、発光色によって平面視における抵抗層が存在しない領域の面積が異なるという点で異なっている。
図11において、赤色発光ダイオードRLEDの発光層を発光層EMR、抵抗層を抵抗層RLR、抵抗層RLRが存在しない領域を領域CAR、抵抗層RLRが存在する領域を領域PAR、領域CARの幅を幅wrとする。
また図11において、緑色発光ダイオードGLEDの発光層を発光層EMG、抵抗層を抵抗層RLG、抵抗層RLGが存在しない領域を領域CAG、抵抗層RLGが存在する領域を領域PAG、領域CAGの幅を幅wgとする。
また図11において、青色発光ダイオードBLEDの発光層を発光層EMB、抵抗層を抵抗層RLB、抵抗層RLBが存在しない領域を領域CAB、抵抗層RLBが存在する領域を領域PAB、領域CABの幅を幅wbとする。
図11に示す例では、赤色発光ダイオードRLEDの領域CAR、緑色発光ダイオードGLEDの領域CAG、青色発光ダイオードBLEDの領域CABは、領域CABの面積が一番大きく、領域CAGの面積が一番小さい。換言すると、領域CARの面積は、領域CABより小さく、領域CAGより大きい。
このように、視感度が高い緑色発光ダイオードGLEDの領域CAGの面積を一番小さくし、視感度が低い青色発光ダイオードBLEDの領域CABを一番大きくすることで、色に対する輝度のバラツキを抑制することが可能である。
本変形例において、領域CAR、領域CAG、領域CABは長辺の長さが同じ矩形である。よってこれら領域の面積を変えるには、それぞれの幅を変えてもよい。すなわち、赤色発光ダイオードRLEDの幅wr、緑色発光ダイオードGLEDの幅wg、青色発光ダイオードBLEDの幅wbは、幅wbが一番大きく、幅wgが一番小さい(wb>wr>wg)。換言すると、幅wrは、幅wbより狭く、幅wgより広い。
上述の通り本変形例により、低階調の再現性が向上した表示装置を得ることが可能である。
<変形例5>
図12は、本実施形態における発光ダイオードLEDの別の変形例を示す断面図である。図12に示した変形例では、図5に示した構成例と比較して、発光色によって平面視における抵抗層の厚さが異なるという点で異なっている。
図12において、赤色発光ダイオードRLEDの抵抗層RLRの厚さを厚さtr、緑色発光ダイオードGLEDの抵抗層RLGの厚さを厚さtg、青色発光ダイオードBLEDの抵抗層RLBの厚さを厚さtbとする。
図12に示す例では、抵抗層RLRの厚さtr、抵抗層RLGの厚さtg、抵抗層RLBの厚さtbは、厚さtbが一番薄く、厚さtgが一番厚い(tg>tr>tb)。換言すると、厚さtrは、厚さtgより薄く、厚さtbより厚い。
このように、視感度が低い青色発光ダイオードBLEDの抵抗層RLBの厚さtbの一番薄くし、視感度が高い緑色発光ダイオードGLEDの抵抗層RLGの厚さtgを一番厚くすることで、色に対する輝度のバラツキを抑制することが可能である。
上述の通り本変形例により、低階調の再現性が向上した表示装置を得ることが可能である。
<比較例1>
図13は、比較例の発光ダイオードLEDを示す断面図である。図13に示す発光ダイオードLEDでは、発光ダイオード基板SULEDが薄膜化されていない。そのため図13では、抵抗層RLが存在しない領域CAの幅wと、発光ダイオードLEDの厚さdは、w/d<1となった。
発光ダイオード基板SULEDが厚いと、陽極ADと陰極CD間の間隔も増大する。そのため、陽極ADから陰極CDに向かう電流のうち、抵抗層RLが存在する領域PAを避けるように、回り込みを伴う電流bが増大する。これにより、抵抗層RLが存在する電流a1が減少する。
抵抗層RLが存在する電流a1が減少すると、発光層EMの発光に寄与する電流は、抵抗層RLが存在しない領域PAを通る電流a2が大半となる。よって図6で説明した、電圧電流特性の異なる複数の発光ダイオードLEDが同時点灯する際に生じる効果は、本比較例では得られない。
以上により、本比較例の発光ダイオードLEDは、単独の発光ダイオードLEDに近くなり、低階調域の階調再現性が向上する効果は生じない。
図14(A)及び(B)は、それぞれ上記実施形態及び本比較例の発光ダイオードLEDにおける、等電位面を示す断面図である。図14(A)は図4(B)に示す発光ダイオードLEDの等電位面、図14(B)は図13に示す発光ダイオードLEDの等電位面を示している。
図14(A)に示すように、抵抗層RLの厚さに対して発光ダイオードLEDの厚さが薄い場合、抵抗層RLの存在する領域PAと抵抗層RLの存在しない領域CAの電界分布の差が大きい。このため、電流値を変えた際に、抵抗層RLの存在しない領域CAが先に発光し、次いで抵抗層RLの存在する領域PAが発光する。
よって図14(A)に示すように、本実施形態の発光ダイオードLEDを有する表示装置では、低階調の再現性が向上可能である。
一方、図14(B)に示すように、抵抗層RLの厚さに対して発光ダイオードLEDの厚さが厚すぎると、抵抗層RLの存在する領域PAと抵抗層RLの存在しない領域CAの電界分布の差が小さくなる。このため、電流値を変えた際に、抵抗層RLの存在する領域PAと抵抗層RLの存在しない領域CAで、ほぼ同時に発光してしまう。
なお抵抗層RLの厚さが厚すぎる場合では、抵抗層RLの存在する領域PAは発光が生じない。この場合、発光する領域は抵抗層RLの存在しない領域CAのみである。
<比較例2>
図15は、別の比較例の発光ダイオードLEDを示す断面図である。図15に示す発光ダイオードLEDでは、抵抗層RLが存在しない領域CA及び抵抗層RLが存在する領域PAの面積比は、実施形態と同一である。しかしながら本比較例では、図15に示すように抵抗層RLが存在する領域PAを細分化した。
抵抗層RLが存在する領域PAを細分化することで、発光ダイオードLED内部の電界分布が平均化され、抵抗層RLの存在する領域PAと存在しない領域CAの電界強度の差がなくなる。
抵抗層RLの存在する領域PAと存在しない領域CAの電界強度の差がなくなるため、
発光層EMに印加される電圧と発光層EM中を流れる電流も、抵抗層RLの存在する領域PAに近接する発光層EM、及び、抵抗層RLの存在しない領域CAに近接する発光層EMで、同一になってしまう。
よって図6で説明した、電圧電流特性の異なる複数の発光ダイオードLEDが同時点灯する際に生じる効果は、本比較例では得られない。
以上により、本比較例の発光ダイオードLEDは、単独の発光ダイオードLEDに近くなり、低階調域の階調再現性が向上する効果は生じない。
本発明の実施形態及びその変形例を説明したが、上記実施形態及び変形例は、例として提示したものであり、発明の範囲を限定することは意図していない。上記新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
AD…陽極、BLED…青色発光ダイオード、CA…領域、CA1…領域、CA2…領域、CAB…領域、CAG…領域、CAR…領域、CD…陰極、CL…接続層、DP…表示部、DSP…表示装置、DTR…駆動用薄膜トランジスタ、ELED…発光ダイオード電極、EM…発光層、EMB…発光層、EMG…発光層、EMR…発光層、GLED…緑色発光ダイオード、NC…n型クラッド層、PA…領域、PAB…領域、PAG…領域、PAR…領域、PC…p型クラッド層、PE…画素電極、PX…画素、PXB…画素、PXG…画素、PXR…画素、RL…抵抗層、RLB…抵抗層、RLED…赤色発光ダイオード、RLG…抵抗層、RLR…抵抗層、STR…信号薄膜トランジスタ、SULED…発光ダイオード基板、a…電流、a1…電流、a2…電流、b…電流、d…厚さ、tb…厚さ、tg…厚さ、tr…厚さ、w…幅、w1…幅、w2…幅、wb…幅、wg…幅、wr…幅。

Claims (14)

  1. 複数の画素を有する表示部を備える表示装置であり、
    前記複数の画素のそれぞれは、陽極と、陰極と、前記陽極と陰極との間に配置された発光ダイオードを有し、
    前記発光ダイオードは、
    発光層と、
    前記発光層と平面視で部分的に重畳する抵抗層と、
    を備え、
    前記発光層のうち前記抵抗層が重畳しない領域の幅wと前記発光ダイオードの厚さdは、w/d>1を満たす、表示装置。
  2. 前記発光層と前記抵抗層が重畳しない領域は、前記発光層と前記抵抗層が重畳する領域2つに挟まれて配置されている、請求項1に記載の表示装置。
  3. 前記発光層と前記抵抗層が重畳する領域は、前記発光層と前記抵抗層が重畳しない領域2つに挟まれて配置されている、請求項1に記載の表示装置。
  4. 前記発光層と前記抵抗層が重畳しない領域は、平面視で矩形形状である、請求項1乃至3のいずれか1項に記載の表示装置。
  5. 前記発光層と前記抵抗層が重畳しない領域は、平面視で円形形状である、請求項1乃至3のいずれか1項に記載の表示装置。
  6. 前記発光層と前記抵抗層が重畳しない領域は、平面視で三角形或いは五角形以上の多角形である、請求項1乃至3のいずれか1項に記載の表示装置。
  7. 前記発光ダイオードは、
    発光ダイオード電極と、
    前記発光ダイオード電極上の発光ダイオード基板と、
    前記発光ダイオード基板上のn型クラッド層と、
    前記n型クラッド層上の前記発光層と、
    前記発光層上のp型クラッド層と、
    前記p型クラッド層上の前記抵抗層と、
    を有する、請求項1乃至6のいずれか1項に記載の表示装置。
  8. 前記発光ダイオードは、
    発光ダイオード電極と、
    前記発光ダイオード電極上の発光ダイオード基板と、
    前記発光ダイオード基板上の前記抵抗層と、
    前記抵抗層上のn型クラッド層と、
    前記n型クラッド層上の前記発光層と、
    前記発光層上のp型クラッド層と、
    を有する、請求項1乃至6のいずれか1項に記載の表示装置。
  9. 前記発光ダイオードは、
    発光ダイオード電極と、
    前記発光ダイオード電極上のn型クラッド層と、
    前記n型クラッド層上の前記発光層と、
    前記発光層上のp型クラッド層と、
    前記p型クラッド層上の前記抵抗層と、
    前記抵抗層上の発光ダイオード基板と、
    を有する、請求項1乃至6のいずれか1項に記載の表示装置。
  10. 前記発光ダイオードは、
    発光ダイオード電極と、
    前記発光ダイオード電極上の前記抵抗層と、
    前記抵抗層上のn型クラッド層と、
    前記n型クラッド層上の前記発光層と、
    前記発光層上のp型クラッド層と、
    前記p型クラッド層上の発光ダイオード基板と、
    を有する、請求項1乃至6のいずれか1項に記載の表示装置。
  11. 前記抵抗層RLは、III−IV族化合物半導体である、請求項1乃至10のいずれか1項に記載の表示装置。
  12. 前記複数の画素は、赤色を発光する第1画素、緑色を発光する第2画素、青色を発光する第3画素を有し、
    前記第1画素、前記第2画素、及び前記第3画素は、それぞれ赤色発光ダイオード、緑色発光ダイオード、及び青色発光ダイオードを有し、
    前記赤色発光ダイオードの前記発光層と前記抵抗層の重畳しない領域の面積は、前記緑色発光ダイオードより大きく、前記青色発光ダイオードより小さい、請求項1乃至11のいずれか1項に記載の表示装置。
  13. 前記複数の画素は、赤色を発光する第1画素、緑色を発光する第2画素、青色を発光する第3画素を有し、
    前記第1画素、前記第2画素、及び前記第3画素は、それぞれ赤色発光ダイオード、緑色発光ダイオード、及び青色発光ダイオードを有し、
    前記赤色発光ダイオードの前記発光層と前記抵抗層の重畳しない領域の幅は、前記緑色発光ダイオードより広く、前記青色発光ダイオードより狭い、請求項1乃至11のいずれか1項に記載の表示装置。
  14. 前記複数の画素は、赤色を発光する第1画素、緑色を発光する第2画素、青色を発光する第3画素を有し、
    前記第1画素、前記第2画素、及び前記第3画素は、それぞれ赤色発光ダイオード、緑色発光ダイオード、及び青色発光ダイオードを有し、
    前記赤色発光ダイオードの前記抵抗層の厚さは、前記緑色発光ダイオードより薄く、前記青色発光ダイオードより厚い、請求項1乃至13のいずれか1項に記載の表示装置。
JP2020010862A 2020-01-27 2020-01-27 表示装置 Pending JP2021117357A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020010862A JP2021117357A (ja) 2020-01-27 2020-01-27 表示装置
US17/155,084 US20210233955A1 (en) 2020-01-27 2021-01-22 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020010862A JP2021117357A (ja) 2020-01-27 2020-01-27 表示装置

Publications (1)

Publication Number Publication Date
JP2021117357A true JP2021117357A (ja) 2021-08-10

Family

ID=76970415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020010862A Pending JP2021117357A (ja) 2020-01-27 2020-01-27 表示装置

Country Status (2)

Country Link
US (1) US20210233955A1 (ja)
JP (1) JP2021117357A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023130440A1 (zh) * 2022-01-10 2023-07-13 京东方科技集团股份有限公司 显示基板和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114695494A (zh) * 2022-03-23 2022-07-01 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231153B2 (en) * 2014-05-30 2016-01-05 Mikro Mesa Technology Co., Ltd. Micro-light-emitting diode
US10297719B2 (en) * 2015-08-27 2019-05-21 Mikro Mesa Technology Co., Ltd. Micro-light emitting diode (micro-LED) device
CN105679798B (zh) * 2016-01-22 2019-03-29 京东方科技集团股份有限公司 Oled显示装置及其像素修复方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023130440A1 (zh) * 2022-01-10 2023-07-13 京东方科技集团股份有限公司 显示基板和显示装置

Also Published As

Publication number Publication date
US20210233955A1 (en) 2021-07-29

Similar Documents

Publication Publication Date Title
US10008549B2 (en) Organic light emitting device
US10504934B2 (en) Array substrate, method for manufacturing array substrate, and display panel
US10121772B1 (en) Display apparatus
JP6676131B2 (ja) 電界発光表示装置
TWI694430B (zh) 微型led顯示面板
KR102050434B1 (ko) 플렉서블 유기전계 발광소자 및 그 제조방법
US8431930B2 (en) Display device
TWI740078B (zh) 有機發光二極體顯示器
US8922112B2 (en) Light emitting device
TW201631794A (zh) 發光二極體晶片
KR102113616B1 (ko) 유기발광표시장치 및 그의 제조방법
TWI682378B (zh) 微型led顯示面板
TW201701458A (zh) 發光二極體顯示器及其製造方法
WO2020215415A1 (zh) Oled显示面板的外围电路结构及oled显示面板
JP6521610B2 (ja) 画像表示装置
JP2018054728A (ja) 表示装置
JP2011510514A (ja) 輝度の均一性を改善したエレクトロルミネセンスデバイス
JP2021117357A (ja) 表示装置
TWI424563B (zh) 電激發光顯示面板及其畫素結構
JP2015141775A (ja) 有機el表示装置
US20220344311A1 (en) High-voltage flip-chip semiconductor light-emitting device
TW201017876A (en) Organic light emitting diode display device and manufacturing method thereof
US9799844B2 (en) Organic light emitting element
TWI736455B (zh) 微型發光二極體顯示器
JP6506973B2 (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240305