KR20220015620A - 발광표시장치 - Google Patents

Abstract

본 발명은 기판; 상기 기판 상에 위치하는 광차단층; 상기 기판 상에 위치하는 센싱 트랜지스터; 및 상기 센싱 트랜지스터 상에 위치하고 상기 광차단층과 중첩하는 발광영역을 갖는 발광다이오드를 포함하는 전계발광표시장치를 제공할 수 있다.

Description

발광표시장치{Light Emitting Display Device}

본 발명은 발광표시장치에 관한 것이다.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 발광표시장치(Light Emitting Display: LED), 양자점표시장치(Quantum Dot Display; QDD), 액정표시장치(Liquid Crystal Display: LCD) 등과 같은 표시장치의 사용이 증가하고 있다.

앞서 설명한 표시장치들은 서브 픽셀들을 포함하는 표시패널, 표시패널을 구동하는 구동 신호를 출력하는 구동부 및 표시패널 또는 구동부에 공급할 전원을 생성하는 전원 공급부 등이 포함된다.

위와 같은 표시장치들은 표시패널에 형성된 서브 픽셀들에 구동 신호 예컨대, 스캔신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 빛을 투과시키거나 빛을 직접 발광을 하게 됨으로써 영상을 표시할 수 있게 된다.

한편, 앞서 설명한 표시장치들 중 발광표시장치는 빠른 응답속도, 고휘도 및 시야각이 넓은 전기적 그리고 광학적 특성과 더불어 유연한 형태로 구현할 수 있는 기구적 특성 등과 같이 많은 장점이 있다. 그러나 발광표시장치는 여전히 개선점이 남아 있는바 이와 관련된 지속적인 연구가 필요하다.

본 발명은 보상회로를 기반으로 서브 픽셀에 포함된 소자의 열화나 스트레스를 보상할 때 표시패널의 환경 온도를 예측하거나 측정한 후 이를 반영하여 보상의 정확도를 높이기 위해 표시패널 상에 박막 형태로 구현된 장치 및 소자의 특징이나 구조적 여건(기구 영향 등)을 고려하여 적응적으로 구현할 수 있는 온도 센싱용 센싱 픽셀을 포함하는 발광표시장치를 제공하는 것이다.

본 발명은 기판; 상기 기판 상에 위치하는 광차단층; 상기 기판 상에 위치하는 센싱 트랜지스터; 및 상기 센싱 트랜지스터 상에 위치하고 상기 광차단층과 중첩하는 발광영역을 갖는 발광다이오드를 포함하는 전계발광표시장치를 제공할 수 있다.

또 다른 측면에서 본 발명은 영상을 표시하기 위한 서브 픽셀을 갖는 표시영역과, 온도를 센싱하기 위한 센싱 픽셀을 갖는 비표시영역을 포함하는 표시패널; 및 상기 표시패널을 구동하는 구동부를 포함하고, 상기 센싱 픽셀은 기판 상에 위치하는 광차단층과, 상기 기판 상에 위치하는 센싱 트랜지스터와, 상기 센싱 트랜지스터 상에 위치하고 상기 광차단층에 의해 발광된 빛이 차단되도록 상기 광차단층과 중첩하는 발광영역을 갖는 발광다이오드를 포함하는 전계발광표시장치를 제공할 수 있다.

상기 센싱 트랜지스터 및 상기 발광다이오드는 상기 광차단층과 중첩할 수 있다.

상기 구동부는 적어도 하나의 시프트 레지스터와 보조 시프트 레지스터를 갖는 스캔 구동부를 포함하고, 상기 서브 픽셀은 스캔라인을 통해 상기 시프트 레지스터의 출력단자에 연결되고, 상기 센싱 픽셀은 보조스캔라인을 통해 상기 보조 시프트 레지스터의 출력단자에 연결될 수 있다.

상기 스캔라인은 상기 보조스캔라인보다 더 두꺼운 배선폭을 가질 수 있다.

상기 구동부는 시프트 레지스터들을 갖는 스캔 구동부를 포함하고, 상기 서브 픽셀은 스캔라인을 통해 상기 시프트 레지스터들 중 선택된 시프트 레지스터에 연결되고, 상기 센싱 픽셀은 보조스캔라인을 통해 상기 선택된 시프트 레지스터에 연결될 수 있다.

상기 보조스캔라인은 상기 스캔라인보다 더 두꺼운 배선폭을 가질 수 있다.

상기 보조스캔라인은 상기 선택된 시프트 레지스터의 출력단자에 연결된 상기 스캔라인으로부터 분기될 수 있다.

상기 선택된 시프트 레지스터는 상기 서브 픽셀 및 상기 센싱 픽셀에 스캔신호를 출력하기 위해 상기 시프트 레지스터들 중에서 가장 큰 출력 버퍼를 가질 수 있다.

상기 선택된 시프트 레지스터는 상기 서브 픽셀에 공급할 스캔신호를 출력하기 위한 출력회로와, 상기 센싱 픽셀에 공급할 보조스캔신호를 출력하기 위한 보조출력회로를 포함할 수 있다.

상기 서브 픽셀은 상기 스캔라인을 통해 상기 출력회로의 출력단자에 연결되고, 상기 센싱 픽셀은 상기 보조스캔라인을 통해 상기 보조출력회로의 출력단자에 연결될 수 있다.

상기 센싱 트랜지스터는 보조스캔라인에 게이트전극이 연결되고 제1레퍼런스라인에 제1전극이 연결되고 상기 발광다이오드의 애노드전극에 제2전극이 연결되며, 상기 발광다이오드는 상기 센싱 트랜지스터의 제2전극에 애노드전극이 연결되고 저전위의 전원라인에 캐소드전극이 연결될 수 있다.

상기 구동부는 상기 제1레퍼런스라인에 연결되고 상기 센싱 픽셀에 전압을 인가하고 센싱하는 센싱회로를 포함할 수 있다.

상기 센싱 픽셀은 상기 표시영역의 삼면에 인접하는 비표시영역에 다수 배치될 수 있다.

이상 본 발명은 보상회로를 기반으로 서브 픽셀에 포함된 소자의 열화나 스트레스를 보상할 때 표시패널의 환경 온도를 예측하거나 측정한 후 이를 반영하여 보상의 정확도를 높일 수 있는 효과가 있다. 또한, 본 발명은 표시패널의 외곽에 배치된 센싱 픽셀을 기반으로 표시패널의 실제 환경 온도를 다양한 지점에서 직접 측정할 수 있는 효과가 있다. 또한, 본 발명은 표시패널 상에 박막 형태로 구현된 장치 및 소자의 특징이나 구조적 여건(기구 영향 등)을 고려하여 적응적으로 구현할 수 있는 온도 센싱용 센싱 픽셀을 제공하는 효과가 있다. 또한, 본 발명은 표시패널의 제조 공정을 변경하지 않고도 온도 센싱용 센싱 픽셀을 구현할 수 있는 효과가 있다.

도 1은 본 발명의 실시예에 따른 유기전계발광표시장치를 개략적으로 나타낸 블록도이고, 도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 구성도이고, 도 3 및 도 4는 본 발명의 실시예에 따른 보상회로를 포함하는 서브 픽셀을 나타낸 등가 회로도들이다.
도 5 내지 도 7은 본 발명의 실시예에 따른 센싱 픽셀의 배치예를 설명하기 위한 도면들이고, 도 8은 본 발명의 실시예에 따른 센싱 픽셀의 등가회로를 나타낸 도면이고, 도 9 내지 도 12는 본 발명의 실시예에 따른 센싱 픽셀을 이용한 온도 센싱 방법을 설명하기 위한 도면들이다.
도 13 및 도 14는 본 발명의 실시예에 따라 센싱 픽셀과 관계하는 부분을 설명하기 위한 도면들이고, 도 15 및 도 16은 본 발명의 변형된 실시예에 따라 센싱 픽셀과 관계하는 부분을 설명하기 위한 도면들이다.
도 17 내지 도 19는 센싱 픽셀들의 구조와 함께 고려할 수 있는 시프트 레지스터의 구성을 설명하기 위한 도면들이다.
도 20은 본 발명의 실시예에 따라 센싱 픽셀의 구조를 설명하기 위한 도면이고, 도 21은 본 발명의 변형된 실시예에 따라 센싱 픽셀의 구조를 설명하기 위한 도면이다.

본 발명에 따른 표시장치는 텔레비전, 영상 플레이어, 개인용 컴퓨터(PC), 홈시어터, 자동차 전기장치, 스마트폰 등으로 구현될 수 있으며, 이에 한정되는 것은 아니다. 본 발명에 따른 표시장치는 발광표시장치(Light Emitting Display Apparatus: LED), 양자점표시장치(Quantum Dot Display Apparatus; QDD), 액정표시장치(Liquid Crystal Display Apparatus: LCD) 등으로 구현될 수 있다. 이하에서는 설명의 편의를 위해 빛을 직접 발광하는 방식으로 영상을 표현하는 발광표시장치를 일례로 한다. 발광표시장치는 무기 발광다이오드를 기반으로 구현되거나 유기 발광다이오드를 기반으로 구현될 수 있다. 이하에서는 설명의 편의를 위해 유기 발광다이오드를 기반으로 구현된 것을 일례로 설명한다.

아울러, 이하에서 설명되는 서브 픽셀은 n 타입 박막 트랜지스터를 포함하는 것을 일례로 설명하지만 이는 p 타입 박막 트랜지스터 또는 n 타입과 p 타입이 함께 존재하는 형태로 구현될 수도 있다. 박막 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 박막 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 박막 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, 박막 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다.

n 타입 박막 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 박막 트랜지스터에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. 이와 달리, p 타입 박막 트랜지스터의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 박막 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 그러나 박막 트랜지스터의 소스와 드레인은 인가된 전압에 따라 변경될 수 있다. 이를 반영하여, 이하의 설명에서는 소스와 드레인 중 어느 하나를 제1전극, 소스와 드레인 중 나머지 하나를 제2전극으로 설명한다.

아울러, 이하에서 설명하는 유기전계발광표시장치는 박막 트랜지스터가 위치하는 기판 방향으로 빛을 발광하는 하부 발광형(Bottom Emission Type)에 적용하는 것이 바람직하다.

도 1은 본 발명의 실시예에 따른 유기전계발광표시장치를 개략적으로 나타낸 블록도이고, 도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 구성도이고, 도 3 및 도 4는 본 발명의 실시예에 따른 보상회로를 포함하는 서브 픽셀을 나타낸 등가 회로도들이다.

도 1 및 도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 유기전계발광표시장치에는 영상 공급부(110), 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140), 표시패널(150) 및 전원 공급부(180) 등이 포함된다.

영상 공급부(110)(또는 호스트시스템)는 외부로부터 공급된 영상 데이터신호 또는 내부 메모리에 저장된 영상 데이터신호와 더불어 각종 구동신호를 출력한다. 영상 공급부(110)는 데이터신호와 각종 구동신호를 타이밍 제어부(120)에 공급할 수 있다.

타이밍 제어부(120)는 스캔 구동부(130)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC), 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC) 및 각종 동기신호(수직 동기신호인 Vsync, 수평 동기신호인 Hsync) 등을 출력한다.

타이밍 제어부(120)는 데이터 타이밍 제어신호(DDC)와 함께 영상 공급부(110)로부터 공급된 데이터신호(DATA)를 데이터 구동부(140)에 공급한다. 타이밍 제어부(120)는 IC(Integrated Circuit) 형태로 형성되어 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.

스캔 구동부(130)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC) 등에 응답하여 스캔신호(또는 스캔전압)를 출력한다. 스캔 구동부(130)는 스캔라인들(GL1~GLm)을 통해 표시패널(150)에 포함된 서브 픽셀들에 스캔신호를 공급한다. 스캔 구동부(130)는 IC 형태로 형성되거나 게이트인패널(Gate In Panel) 방식으로 표시패널(150) 상에 직접 형성될 수 있으나 이에 한정되지 않는다.

데이터 구동부(140)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC) 등에 응답하여 데이터신호(DATA)를 샘플링 및 래치하고 감마 기준전압을 기반으로 디지털 형태의 데이터신호를 아날로그 형태의 데이터전압으로 변환하여 출력한다.

데이터 구동부(140)는 데이터라인들(DL1~DLn)을 통해 표시패널(150)에 포함된 서브 픽셀들에 데이터전압을 공급한다. 데이터 구동부(140)는 IC 형태로 형성되어 표시패널(150) 상에 실장되거나 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.

전원 공급부(180)는 외부로부터 공급되는 외부 입력전압을 기반으로 고전위의 제1패널전원(EVDD)과 저전위의 제2패널전원(EVSS)을 생성 및 출력한다. 전원 공급부(180)는 제1패널전원 및 제2패널전원(EVDD, EVSS)뿐만아니라 스캔 구동부(130)의 구동에 필요한 전압(예: 스캔하이전압, 스캔로우전압)이나 데이터 구동부(140)의 구동에 필요한 전압(드레인전압, 하프드레인전압) 등을 생성 및 출력할 수 있다.

표시패널(150)은 스캔 구동부(130)와 데이터 구동부(140)를 포함하는 구동부로부터 출력된 스캔신호와 데이터전압을 포함하는 구동신호 그리고 전원 공급부(180)로부터 출력된 제1패널전원 및 제2패널전원(EVDD, EVSS)에 대응하여 영상을 표시한다. 표시패널(150)의 서브 픽셀들은 직접 빛을 발광한다.

표시패널(150)은 유리, 실리콘, 폴리이미드 등 강성 또는 연성을 갖는 기판을 기반으로 제작될 수 있다. 그리고 빛을 발광하는 서브 픽셀들은 적색, 녹색 및 청색을 포함하는 픽셀 또는 적색, 녹색, 청색 및 백색을 포함하는 픽셀로 이루어질 수 있으나 이에 한정되지 않는다.

예컨대, 하나의 서브 픽셀(SP)에는 스위칭 트랜지스터(SW)와 구동 트랜지스터, 스토리지 커패시터, 유기 발광다이오드 등을 포함하는 픽셀회로(PC)가 포함된다. 유기전계발광표시장치에서 사용되는 서브 픽셀(SP)은 빛을 직접 발광하는바 회로의 구성이 복잡하다. 또한, 빛을 발광하는 유기 발광다이오드는 물론이고 유기 발광다이오드에 구동전류를 공급하는 구동 트랜지스터 등의 열화를 보상하는 보상회로 등이 다양하다. 따라서, 서브 픽셀(SP)에 포함된 픽셀회로(PC)를 블록형태로 도시하였음을 참조한다.

한편, 위의 설명에서는 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140) 등을 각각 개별적인 구성인 것처럼 설명하였다. 그러나 발광표시장치의 구현 방식에 따라 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140) 중 하나 이상은 하나의 IC 내에 통합될 수 있다.

도 3 및 도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 보상회로를 포함하는 서브 픽셀은 스위칭 트랜지스터(SW), 센싱 트랜지스터(ST), 구동 트랜지스터(DT), 커패시터(CST), 및 유기 발광다이오드(OLED)를 포함할 수 있다.

구동 트랜지스터(DT)는 커패시터(CST)의 제1전극에 게이트전극이 연결되고 제1전원라인(EVDD)에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다. 커패시터(CST)는 구동 트랜지스터(DT)의 게이트전극에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다. 유기 발광다이오드(OLED)는 구동 트랜지스터(DT)의 제2전극에 애노드전극이 연결되고 제2전원라인(EVSS)에 캐소드전극이 연결된다.

스위칭 트랜지스터(SW)는 제1A스캔라인(GL1a) 또는 제1스캔라인(GL1)에 게이트전극이 연결되고 제1데이터라인(DL1)에 제1전극이 연결되고 구동 트랜지스터(DT)의 게이트전극에 제2전극이 연결된다. 센싱 트랜지스터(ST)는 제1B스캔라인(GL1b) 또는 제1스캔라인(GL1)에 게이트전극이 연결되고 제1레퍼런스라인(VREF1)에 제1전극이 연결되고 센싱노드인 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다.

센싱 트랜지스터(ST)는 구동 트랜지스터(DT)와 유기 발광다이오드(OLED)의 열화나 문턱전압 등을 보상하기 위해 추가된 보상회로이다. 센싱 트랜지스터(ST)는 구동 트랜지스터(DT)와 유기 발광다이오드(OLED) 사이에 정의된 센싱노드를 통해 센싱값을 취득한다. 센싱 트랜지스터(ST)로부터 취득된 센싱값은 제1레퍼런스라인(VREF1)을 통해 서브 픽셀의 외부에 마련된 외부 보상 회로로 전달된다.

도 3 및 도 4에 도시된 바와 같이, 스위칭 트랜지스터(SW)의 게이트전극과 센싱 트랜지스터(ST)의 게이트전극은 서브 픽셀의 구동 방식 등에 따라 분리된 구조를 취하거나 공통으로 연결된 구조를 취할 수 있다. 따라서, 본 발명은 도 3 및 도 4의 구조를 모두 포함할 수 있다.

한편, 도 3 및 도 4와 같은 보상회로를 기반으로 서브 픽셀에 포함된 소자의 열화나 스트레스를 보상할 때 표시패널의 환경 온도(표시패널에 형성된 온도로서, 표시패널의 구동에 따른 온도 변화 및 표시패널의 주변 온도 변화 등을 포함)를 예측하거나 측정한 후 이를 반영하는 과정 또한 중요하다. 그 이유는 서브 픽셀에 포함된 소자의 대부분이 온도 변화에 취약하여 전기적 및 광학적 특성 변화를 야기하기 때문이다. 이점에 기초하여, 본 발명의 실시예는 다음과 같이 구현된 발광표시장치를 제안한다.

도 5 내지 도 7은 본 발명의 실시예에 따른 센싱 픽셀의 배치예를 설명하기 위한 도면들이고, 도 8은 본 발명의 실시예에 따른 센싱 픽셀의 등가회로를 나타낸 도면이고, 도 9 내지 도 12는 본 발명의 실시예에 따른 센싱 픽셀을 이용한 온도 센싱 방법을 설명하기 위한 도면들이다.

도 5 내지 도 7에 도시된 바와 같이, 표시패널(150)의 표시영역(AA)에는 영상을 표시하기 위해 발광 동작을 하는 서브 픽셀(SP)이 배치될 수 있다. 반면, 표시패널(150)의 비표시영역(NA)에는 온도 센싱을 위해 센싱 동작을 하는 센싱 픽셀(SS)이 배치될 수 있다.

도시된 예들을 통해 알 수 있듯이, 센싱 픽셀(SS)은 제1방향(x), 제2방향(x) 또는 제1 및 제2방향(x, y)에 배치될 수 있다. 그리고 센싱 픽셀(SS)은 표시패널(150)의 비표시영역(NA)에 하나가 아닌 다수 배치될 수도 있다.

도 8에 도시된 바와 같이, 센싱 픽셀(SS)은 온도 센싱을 목적으로 하는 바 공간적 제약을 최소화기 위해, 하나의 유기 발광다이오드(OLED)와 하나의 센싱 트랜지스터(ST)를 포함할 수 있다.

센싱 트랜지스터(ST)는 제I스캔라인(GLi)에 게이트전극이 연결되고 제I레퍼런스라인(VREFi)에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결될 수 있다. 유기 발광다이오드(OLED)는 센싱 트랜지스터(ST)의 제2전극에 애노드전극이 연결될 수 있고 제2전원라인(EVSS)에 캐소드전극이 연결된다.

데이터 구동부(140)는 센싱 픽셀(SS)에 연결된 제I레퍼런스라인(VREFi)을 통해 센싱 동작을 할 수 있다. 데이터 구동부(140)는 제I레퍼런스라인(VREFi)을 통해 센싱용 전압을 인가한 후 센싱하기 위한 스위치 그룹(SWG)과, 센싱된 아날로그전압을 디지털전압으로 변환하는 전압변환부(ADC) 등의 센싱회로를 포함할 수 있다. 한편, 유기 발광다이오드(OLED)는 기생 커패시터(Co)를 포함하는 것으로 도시하였음을 참고한다.

도 9 내지 도 12에 도시된 바와 같이, 센싱 픽셀(SS)은 표시패널의 영상 표시 동작 시 구동하지 않지만, 온도 센싱 동작 시 충전 구간(Charging), 방전 구간(Discharging) 및 센싱 구간(Sensing)의 흐름으로 구동할 수 있다.

도 9 및 도 12와 같이, 센싱 픽셀(SS)의 충전 구간(Charging) 동안, 제I스캔신호(GLi)와 제1스위치신호(SW_INI)는 로직하이로 인가되지만, 제2스위치신호(SW_ADC)는 로직로우로 인가될 수 있다.

로직하이의 제I스캔신호(GLi)를 인가받는 센싱 트랜지스터(ST)와 로직하이의 제1스위치신호(SW_INI)를 인가받는 제1스위치(SW_INI)는 턴온되지만, 로직로우의 제2스위치신호(SW_ADC)를 인가받는 제2스위치(SW_ADC)는 턴오프될 수 있다.

센싱 트랜지스터(ST)와 제1스위치(SW_INI)가 턴온되면, 센싱용 전압원(INI)의 센싱용 전압(Vini)은 유기 발광다이오드(OLED)의 기생 커패시터(Co)와 제I레퍼런스라인(VREFi)의 기생 커패시터(Cl)에 충전될 수 있다. 이때, 센싱용 전압(Vini)은 유기 발광다이오드(OLED)의 문턱전압보다 높은 레벨을 가지므로 도 12에는 "Vini (>> OLED Vth)"와 같은 형태로 표기하였다.

도 10 및 도 12와 같이, 센싱 픽셀(SS)의 방전 구간(Discharging) 동안, 제I스캔신호(GLi)는 로직하이로 유지되고, 제1스위치신호(SW_INI)는 로직로우로 변경되지만, 제2스위치신호(SW_ADC)는 이전과 마찬가지로 로직로우로 유지될 수 있다.

로직하이의 제I스캔신호(GLi)를 인가받는 센싱 트랜지스터(ST)는 턴온되지만, 로직로우의 제1스위치신호(SW_INI) 및 제2스위치신호(SW_ADC)를 인가받는 제1스위치(SW_INI) 및 제2스위치(SW_ADC)는 턴오프될 수 있다.

센싱용 전압(Vini)이 인가되지 않는 상태에서 센싱 트랜지스터(ST)만 턴온되면, 유기 발광다이오드(OLED)의 기생 커패시터(Co) 등에 의해 방전이 일어나면서 유기 발광다이오드(OLED)의 문턱전압에 해당하는 전압(또는 OLED의 구동 전압 근처로 Saturation된 전압)만 애노드전극의 노드에 남을 수 있다. 유기 발광다이오드(OLED)의 특성상 온도 변화에 대응하여 문턱전압이 변하기 때문에 애노드전극의 노드에 남은 전압을 센싱하면 표시패널의 환경 온도를 측정 또는 추정이 가능하다.

도 11 및 도 12와 같이, 센싱 픽셀(SS)의 센싱 구간(Sensing) 동안, 제I스캔신호(GLi)는 로직하이로 유지되고, 제2스위치신호(SW_ADC)는 로직하이로 변경되지만, 제1스위치신호(SW_INI)는 로직로우로 유지될 수 있다.

센싱 트랜지스터(ST)의 턴온이 유지된 상태에서 제2스위치(SW_ADC)가 턴온되면, 유기 발광다이오드(OLED)의 애노드전극의 노드에 존재하는 문턱전압(OLED Vth)은 전압변환부(ADC) 등에 의해 센싱된 후 디지털 형태의 센싱값으로 변경될 수 있다. 전압변환부(ADC) 등에 의해 변환된 디지털 형태의 센싱값은 데이터 프로세싱 과정을 거친 후 표시패널의 환경 온도를 가늠할 수 있는 온도값으로 마련될 수 있다.

이를 위해, 데이터구동부(140)는 디지털 형태의 센싱값을 타이밍 제어부에 전달할 수 있고, 타이밍 제어부는 내부 룩업 테이블(LUT)을 기반으로 디지털 형태의 센싱값을 데이터 프로세싱한 후 온도값으로 마련할 수 있다. 그리고 타이밍 제어부는 표시패널에 포함된 서브 픽셀의 데이터 보상이나 전압 보상 시 온도값을 반영하여 최적의 보상값을 산출할 수 있다. 그러나 위의 설명은 하나의 예시일 뿐 본 발명은 이에 한정되지 않는다.

이하, 센싱 픽셀(SS)과 관계하는 부분(회로나 신호라인 등)에 대한 보다 구체적인 구현예를 설명하되, 도 7과 같이 비표시영역의 제1방향과 제2방향에 센싱 픽셀(SS)이 위치하는 것을 일례로 한다.

도 13 및 도 14는 본 발명의 실시예에 따라 센싱 픽셀과 관계하는 부분을 설명하기 위한 도면들이고, 도 15 및 도 16은 본 발명의 변형된 실시예에 따라 센싱 픽셀과 관계하는 부분을 설명하기 위한 도면들이다.

도 13에 도시된 바와 같이, 센싱 픽셀들(SS)은 영상을 표시하는 표시영역(AA)의 주변에 해당하는 제1수평방향, 제2수평방향 및 제1수직방향의 비표시영역(NA)에 배치될 수 있다. 센싱 픽셀들(SS)은 표시영역(AA)의 삼면에 대응하여 위치할 수 있으나 이에 한정되지 않는다.

표시영역(AA)의 제1면(상측면)에 인접한 제1수평방향의 비표시영역(NA)에 배치된 센싱 픽셀들(SS)과 표시영역(AA)의 제2면(하측면)에 인접한 제2수평방향의 비표시영역(NA)에 배치된 센싱 픽셀들(SS)은 별도로 마련된 보조 시프트 레지스터들(SGIP)에 연결될 수 있다. 즉, 제1 및 제2수평방향의 비표시영역(NA)에 배치된 센싱 픽셀들(SS)은 보조 시프트 레지스터들(SGIP)로부터 출력된 보조스캔신호들을 기반으로 온도 센싱을 위한 센싱 동작을 할 수 있다.

반면, 표시영역(AA)의 제3면(좌측)에 인접한 제1수직방향의 비표시영역(NA)에 배치된 센싱 픽셀들(SS)은 표시영역(AA)의 픽셀들(1st Line Pixels ~ 2160th Line Pixels)을 구동하기 위해 마련된 시프트 레지스터들(GIP) 중 적어도 하나에 연결될 수 있다. 즉, 제1수직방향의 비표시영역(NA)에 배치된 센싱 픽셀들(SS)은 시프트 레지스터들(GIP)로부터 출력된 스캔신호들 중 적어도 하나를 기반으로 온도 센싱을 위한 센싱 동작을 할 수 있다.

보조 시프트 레지스터들(SGIP)은 제1시프트 레지스터(1st Line GIP)의 윗단에 위치하는 제1보조 시프트 레지스터(0th Line SGIP)과 제2160시프트 레지스터(2160th Line GIP)의 하단에 위치하는 제2보조 시프트 레지스터(2161th Line SGIP)를 포함할 수 있다.

제1시프트 레지스터(1st Line GIP)는 표시영역(AA)의 첫 번째 라인분 서브 픽셀들(1st Line Pixels)에 스캔신호를 공급하는 회로이고, 제2160시프트 레지스터(2160th Line GIP)는 표시영역(AA)의 마지막 번째 라인분 서브 픽셀들(2160th Line Pixels)에 스캔신호를 공급하는 회로일 수 있다.

보조 시프트 레지스터들(SGIP)은 시프트 레지스터들(GIP)과 함께 시프트 레지스터 영역(GIPA) 내에 일렬로 배치될 수 있다. 또한, 보조 시프트 레지스터들(SGIP)은 0 번째 라인의 보조스캔신호를 시작으로 첫 번째 내지 마지막 번째 라인의 스캔신호들과 더불어 2161 번째 라인의 보조스캔신호까지 순차적으로 신호들을 출력하기 위해 시프트 레지스터들(GIP)과 종속적인 접속 관계를 가질 수 있다.

그러나, 보조 시프트 레지스터들(SGIP)은 시프트 레지스터들(GIP)과 분리된 접속 관계를 가질 수도 있다. 이는, 센싱 픽셀들(SS)을 특정 시간에만 독립 구동(별도 구동)하고자 할 경우에 해당할 수 있다.

도 14에 도시된 바와 같이, 시프트 레지스터들(GIP)과 표시영역(AA)에 포함된 서브 픽셀들(1st Line Pixels ~ 2160th Line Pixels)을 연결하는 스캔라인들은 보조 시프트 레지스터들(SGIP)과 센싱 픽셀들(SS)을 연결하는 보조스캔라인들 보다 더 두꺼운 배선폭을 가질 수 있다.

이와 같이, 스캔라인들의 배선폭을 달리하는 이유는 실제 영상을 표시할 목적으로 배치된 스캔라인들과 온도를 센싱할 목적으로 배치된 보조스캔라인들에 형성된 기생 저항값이나 기생 용량값에 차이(이하 RC 차이)가 존재할 수 있어 이를 보상하기 위함이다.

상기와 같은 차이는 한 라인에 배치된 센싱 픽셀들(SS)의 개수가 표시영역(AA)의 한 라인에 배치된 서브 픽셀들의 개수보다 적을 경우 야기될 수 있다. 그러나 도 14와 같이 보조스캔라인들의 배선폭보다 스캔라인들의 배선폭을 더 두껍게 하면 RC 차이를 해소할 수 있다.

도 15에 도시된 바와 같이, 표시영역(AA)의 제1면(상측면)에 인접한 제1수평방향의 비표시영역(NA)에 배치된 센싱 픽셀들(SS)과 표시영역(AA)의 제2면(하측면)에 인접한 제2수평방향의 비표시영역(NA)에 배치된 센싱 픽셀들(SS)은 이들과 인접하는 시프트 레지스터들(GIP)에 연결될 수 있다. 즉, 제1수평방향의 비표시영역(NA)에 배치된 센싱 픽셀들(SS)은 제1시프트 레지스터(1st Line GIP)로부터 출력된 스캔신호를 기반으로 온도 센싱을 위한 센싱 동작을 할 수 있다. 그리고 제2수평방향의 비표시영역(NA)에 배치된 센싱 픽셀들(SS)은 제2160시프트 레지스터(2160th Line GIP)로부터 출력된 스캔신호를 기반으로 온도 센싱을 위한 센싱 동작을 할 수 있다.

도 16에 도시된 바와 같이, 제1시프트 레지스터(1st Line GIP)의 출력단에 연결된 스캔라인은 표시영역(AA)을 향하는 제1부분과 비표시영역(NA)을 향하는 제2부분을 갖도록 분기될 수 있다. 표시영역(AA)의 첫 번째 라인분 서브 픽셀들(1st Line Pixels)을 향하는 제1부분은 스캔라인으로 정의될 수 있고, 제1수평방향의 비표시영역(NA)에 배치된 센싱 픽셀들(SS)을 향하는 제2부분은 보조스캔라인으로 정의될 수 있다. 이와 같은 배선 구조는 제2160시프트 레지스터(2160th Line GIP)에서도 볼 수 있다.

제1 및 제2수평방향의 비표시영역(NA)에 배치된 센싱 픽셀들(SS)과 같이 인접하는 시프트 레지스터들(1st Line GIP, 2160th Line GIP)로부터 출력된 스캔신호를 공유할 경우, 스캔라인들보다는 보조스캔라인들의 배선폭을 더 두껍게 하는 것이 바람직하다.

그 이유는 제N시프트 레지스터(N-th Line GIP)의 출력단에는 하나의 센싱 픽셀(SS)만 존재하기 때문에 RC 차이를 무시할 수 있으나 제1시프트 레지스터(1st Line GIP)의 출력단과 제2160시프트 레지스터(2160th Line GIP)의 출력단에는 다수의 센싱 픽셀들(SS)이 존재하기 때문에 RC 차이를 무시할 수 없기 때문이다.

따라서, 별도로 시프트 레지스터를 추가하지 않고 기존에 존재하는 시프트 레지스터를 공유하는 구조로 한 라인에 다수의 센싱 픽셀들(SS)을 배치할 경우 도 16과 같이 스캔라인들의 배선폭보다 보조스캔라인들의 배선폭을 더 두껍게 형성할 수 있다.

한편, 도 15 및 도 16에서 설명한 구조는 스캔 구동부의 출력회로를 달리하는 방안도 있는데, 이를 설명하면 다음과 같다. 다만, 이하에서 설명되는 스캔 구동부는 제1시프트 레지스터(1st Line GIP) 및 제2160시프트 레지스터(2160th Line GIP)와 같이 센싱 픽셀들(SS)에 스캔신호를 공급하는 회로를 일례로 한다.

도 17 내지 도 19는 센싱 픽셀들의 구조와 함께 고려할 수 있는 시프트 레지스터의 구성을 설명하기 위한 도면들이다.

도 17에 도시된 바와 같이, 스캔 구동부(130)는 레벨 시프터(LS)와 시프트 레지스터(GIP)를 포함할 수 있다. 레벨 시프터(LS)는 타이밍 제어부(120)로부터 출력된 신호에 대응하여 시프트 레지스터(GIP)의 동작을 개시할 수 있는 스타트신호(Vst) 그리고 클록신호(Clk) 등을 출력할 수 있다. 시프트 레지스터(GIP)는 레벨 시프터(LS)로부터 출력된 스타트신호(Vst) 그리고 클록신호(Clk) 등을 기반으로 표시패널(150)의 구동에 필요한 스캔신호들을 출력할 수 있다.

도 18에 도시된 바와 같이, 시프트 레지스터(GIP)는 노드 제어회로(CIR)와 출력회로들(T6A ~ T6C, T7A ~ T7C, T8A ~ T8C, CA ~ CB)을 포함할 수 있다.

노드 제어회로(CIR)는 스타트신호 등을 기반으로 적어도 3개의 노드들(Q, QB1, QB2)의 충방전을 제어할 수 있다. 출력회로들(T6A ~ T6C, T7A ~ T7C, T8A ~ T8C, CA ~ CB)은 노드들(Q, QB1, QB2)의 충방전을 기반으로 동작하며 클록신호들(CRCLK[n], SCCLK[n+1], SCCLK[n])과 저전위전압(GVSS0)을 이용하여 캐리신호 및 스캔신호들을 출력하는 온오프 동작을 할 수 있다.

제1출력회로(T6A, T7A, T8A, CA)는 제1풀업 트랜지스터(T6A), 제1A풀다운 트랜지스터(T7A), 제1B풀다운 트랜지스터(T8A) 및 제1커패시터(CA)를 포함할 수 있다. 제2출력회로(T6B, T7B, T8B, CB)는 제2풀업 트랜지스터(T6B), 제2A풀다운 트랜지스터(T7B), 제2B풀다운 트랜지스터(T8B) 및 제2커패시터(CB)를 포함할 수 있다. 제3출력회로(T6C, T7C, T8C)는 제3풀업 트랜지스터(T6C), 제3A풀다운 트랜지스터(T7C), 제3B풀다운 트랜지스터(T8C)를 포함할 수 있다.

제1출력회로(T6A, T7A, T8A, CA)와 제2출력회로(T6B, T7B, T8B, CB)는 표시영역의 제1스캔라인(1st Line)에 공급할 스캔신호를 출력하는 회로로 정의될 수 있고, 제3출력회로(T6C, T7C, T8C)는 다음 단에 위치하는 시프트 레지스터에 공급할 캐리신호를 출력하는 회로로 정의될 수 있다.

제1출력회로(T6A, T7A, T8A, CA)의 출력단자(SCOUT[n])를 살펴보면 알 수 있듯이, 시프트 레지스터(GIP)는 표시영역의 제1스캔라인(1st Line)과 비표시영역의 제0스캔라인(0th Line)에 공통으로 연결될 수 있다. 여기서, "SCOUT[n](0th Line)"은 비표시영역의 센싱 픽셀에 스캔신호를 공급하기 위해 추가된 보조스캔라인(OL)이다.

도 18의 예시처럼, 별도로 시프트 레지스터를 추가하지 않고 기존에 존재하는 시프트 레지스터를 공유하는 구조로 센싱 픽셀을 구동할 경우, 스캔신호를 출력하는 출력회로의 출력단자에 스캔라인과 더불어 보조스캔라인(OL)이 연결되도록 구현할 수 있다.

그리고 스캔라인과 보조스캔라인(OL)의 배선폭을 달리하는 방식 대신 제1출력회로(T6A, T7A, T8A, CA)에 포함된 버퍼 트랜지스터들(T6A, T7A, T8A)의 사이즈(width and Length)를 다른 트랜지스터들보다 크게 증가시킬 수 있다. 즉, 제1출력회로(T6A, T7A, T8A, CA)의 버퍼 트랜지스터들(T6A, T7A, T8A)은 서브 픽셀과 센싱 픽셀을 함께 구동할 수 있을 만큼 큰 출력 버퍼로 구현될 수 있다.

또한, 스캔라인과 보조스캔라인(OL)의 배선폭을 달리하는 방식과 제1출력회로(T6A, T7A, T8A, CA)에 포함된 버퍼 트랜지스터들(T6A, T7A, T8A)의 사이즈(width and Length)를 다른 트랜지스터들보다 크게 증가시키는 방식을 결합할 수도 있다.

도 19에 도시된 바와 같이, 시프트 레지스터(GIP)는 노드 제어회로(CIR)와 출력회로들(T6A ~ T6D, T7A ~ T7D, T8A ~ T8D, CA ~ CD)을 포함할 수 있다.

노드 제어회로(CIR)는 스타트신호 등을 기반으로 적어도 3개의 노드들(Q, QB1, QB2)의 충방전을 제어할 수 있다. 출력회로들(T6A ~ T6D, T7A ~ T7D, T8A ~ T8D, CA ~ CD)은 노드들(Q, QB1, QB2)의 충방전을 기반으로 동작하며 클록신호들(CRCLK[n], SCCLK[n+1], SCCLK[n])과 저전위전압(GVSS0)을 이용하여 캐리신호 및 스캔신호들을 출력하는 온오프 동작을 할 수 있다.

제1출력회로(T6A, T7A, T8A, CA)는 제1풀업 트랜지스터(T6A), 제1A풀다운 트랜지스터(T7A), 제1B풀다운 트랜지스터(T8A) 및 제1커패시터(CA)를 포함할 수 있다. 제2출력회로(T6B, T7B, T8B, CB)는 제2풀업 트랜지스터(T6B), 제2A풀다운 트랜지스터(T7B), 제2B풀다운 트랜지스터(T8B) 및 제2커패시터(CB)를 포함할 수 있다. 제3출력회로(T6C, T7C, T8C)는 제3풀업 트랜지스터(T6C), 제3A풀다운 트랜지스터(T7C), 제3B풀다운 트랜지스터(T8C)를 포함할 수 있다. 제4출력회로(T6D, T7D, T8D, CD)는 제4풀업 트랜지스터(T6D), 제4A풀다운 트랜지스터(T7D), 제4B풀다운 트랜지스터(T8D) 및 제3커패시터(CD)를 포함할 수 있다.

제1출력회로(T6A, T7A, T8A, CA)와 제2출력회로(T6B, T7B, T8B, CB)는 표시영역의 제1스캔라인(1st Line)에 공급할 스캔신호를 출력하는 회로로 정의될 수 있고, 제3출력회로(T6C, T7C, T8C)는 다음 단에 위치하는 시프트 레지스터에 공급할 캐리신호를 출력하는 회로로 정의될 수 있고, 제4출력회로(T6D, T7D, T8D, CD)는 비표시영역의 센싱 픽셀에 공급할 보조스캔신호를 출력하는 회로로 정의될 수 있다.

제4출력회로(T6D, T7D, T8D, CD)의 출력단자(SCOUT[n])를 살펴보면 알 수 있듯이, 시프트 레지스터(GIP)는 비표시영역의 센싱 픽셀에 별도의 보조스캔신호를 출력하는 보조출력회로(OC)와 보조스캔신호를 전달하는 보조스캔라인(OL)을 더 포함할 수 있다.

도 19의 예시처럼, 별도로 시프트 레지스터를 추가하지 않고 기존에 존재하는 시프트 레지스터의 내부에 보조회로를 더 추가하는 구조로 센싱 픽셀을 구동할 경우, 스캔라인과 보조스캔라인(OL)의 배선폭을 달리하는 않아도 RC 차이 문제를 해소할 수 있다. 그럼에도, RC 차이가 발생할 경우 제4출력회로(T6D, T7D, T8D, CD)에 포함된 버퍼 트랜지스터들(T6D, T7D, T8D)의 사이즈(width and Length)를 다른 트랜지스터들보다 크게 증가시킬 수도 있다.

도 20은 본 발명의 실시예에 따라 센싱 픽셀의 구조를 설명하기 위한 도면이고, 도 21은 본 발명의 변형된 실시예에 따라 센싱 픽셀의 구조를 설명하기 위한 도면이다.

도 20 및 도 21에 도시된 바와 같이, 센싱 픽셀은 기판(SUB) 상의 센싱 트랜지스터(ST)와 센싱 트랜지스터(ST) 상에 위치하고 기판(SUB)(또는 센싱 트랜지스터) 방향으로 빛을 발광하는 유기 발광다이오드(OLED)를 포함할 수 있는데, 이를 더욱 자세히 설명하면 다음과 같다.

광차단층(LS)은 기판(SUB) 상에 정의된 개구영역(OPN)에 대응하여 위치할 수 있다. 광차단층(LS)은 유기 발광다이오드(OLED)로부터 발광된 빛을 효과적으로 차단하기 위해 비개구영역(NOPN)까지 일부 연장되어 개구영역(OPN)보다 더 큰 면적을 가질 수 있다.

버퍼층(BUF)은 광차단층(LS)을 덮도록 기판(SUB) 상에 위치할 수 있다. 반도체층(ACT)은 광차단층(LS)과 중첩하도록 버퍼층(BUF) 상에 위치할 수 있다. 제1절연층(INS1)은 반도체층(ACT)의 일부 영역을 덮도록 버퍼층(BUF) 상에 위치할 수 있다. 게이트절연층(GI)은 반도체층(ACT)의 채널영역에 해당하는 영역을 덮도록 반도체층(ACT) 상에 섬 형상으로 위치할 수 있다.

게이트금속층(GAT)은 게이트절연층(GI) 상에 위치할 수 있다. 게이트금속층(GAT)은 센싱 트랜지스터(ST)의 게이트전극이 됨과 동시에 스캔라인(GL)이 될 수 있다. 제1레퍼런스라인(VREF1)은 센싱 트랜지스터(ST)의 제1전극에 연결되도록 제1절연층(INS1) 상에 위치할 수 있다. 제1레퍼런스라인(VREF1)은 제1절연층(INS1)과 제2절연층(INS2) 사이에 존재하는 소스 드레인 금속층과 동일한 층 및 동일한 재료로 이루어질 수 있다.

제2절연층(INS2)은 제1레퍼런스라인(VREF1) 및 센싱 트랜지스터(ST) 등의 하부 구조물을 덮도록 제1절연층(INS1) 상에 위치할 수 있다. 제2절연층(INS2)은 표면을 평탄하게 하는 평탄화막으로 정의될 수 있다.

하부전극층(ANO)은 광차단층(LS)과 중첩하도록 제2절연층(INS2) 상에 위치할 수 있다. 하부전극층(ANO)은 제2절연층(INS2)의 콘택홀을 통해 센싱 트랜지스터(ST)의 제2전극에 연결될 수 있다. 하부전극층(ANO)은 유기 발광다이오드(OLED)의 애노드전극으로 정의될 수 있으나 이에 한정되지 않는다.

뱅크층(BNK)은 하부전극층(ANO)의 일부를 노출하도록 제2절연층(INS2) 상에 위치할 수 있다. 기판(SUB) 상의 개구영역(OPN)과 비개구영역(NOPN)은 뱅크층(BNK)에 의해 정의될 수 있다.

발광층(EML)은 하부전극층(ANO) 상에 위치하도록 뱅크층(BNK)과 더불어 뱅크층(BNK)을 통해 노출된 하부전극층(ANO) 상에 위치할 수 있다. 상부전극층(CAT)은 발광층(EML)을 덮도록 발광층(EML) 상에 위치할 수 있다. 상부전극층(CAT)은 유기 발광다이오드(OLED)의 캐소드전극으로 정의될 수 있으나 이에 한정되지 않는다.

도 20 및 도 21에 도시된 센싱 픽셀은 유기 발광다이오드(OLED)로부터 발광된 빛이 광차단층(LS)에 의해 가로 막혀 외부로 출사되지 않도록 하는 점에서 동일한 특징과 구성을 갖지만, 다음과 같은 차이점이 있다.

도 20의 센싱 픽셀은 비개구영역(NOPN) 내에 센싱 트랜지스터(ST)가 위치하고 개구영역(OPN) 내에 유기 발광다이오드(OLED)가 위치한다. 즉, 회로영역(DRA)에 해당하는 센싱 트랜지스터(ST)와 발광영역(EMA)에 해당하는 유기 발광다이오드(OLED)가 각기 다른 영역에 배치되어 상호 비중첩하는 구조이다.

이와 달리, 도 21의 센싱 픽셀은 개구영역(OPN) 내에서 센싱 트랜지스터(ST)와 유기 발광다이오드(OLED)가 한다. 즉, 회로영역(DRA)에 해당하는 센싱 트랜지스터(ST)와 발광영역(EMA)에 해당하는 유기 발광다이오드(OLED)가 동일한 영역에 수직 배치되어 상호 중첩하는 구조이다.

도 20의 구조는 표시영역에 배치된 서브 픽셀과 유사 배치 구조를 갖지만 표시영역에 배치된 서브 픽셀보다 적은 회로로 구현되므로 점유 공간 또한 작다. 따라서, 도 20의 구조는 공간적 제약이 없거나 비교적 넓은 공간을 점유할 수 있는 표시영역의 상측면이나 하측면에 구현 시 적용할 수 있다.

이와 달리, 도 21의 구조는 표시영역에 배치된 서브 픽셀과 다른 배치 구조를 가지며 도 20의 구조보다 점유 공간이 작다. 따라서, 도 21의 구조는 공간적 제약이 있거나 비교적 좁은 공간을 점유할 수 밖에 없는 표시영역의 좌측면이나 우측면에 구현 시 적용할 수 있다. 이 밖에, 도 20 및 도 21의 센싱 픽셀 구조는 표시패널의 표시영역에 배치된 서브 픽셀과 거의 유사하므로 제조 공정을 변경하지 않고 구현할 수 있다.

이상 본 발명은 보상회로를 기반으로 서브 픽셀에 포함된 소자의 열화나 스트레스를 보상할 때 표시패널의 환경 온도를 예측하거나 측정한 후 이를 반영하여 보상의 정확도를 높일 수 있는 효과가 있다. 또한, 본 발명은 표시패널의 외곽에 배치된 센싱 픽셀을 기반으로 표시패널의 실제 환경 온도를 다양한 지점에서 직접 측정할 수 있는 효과가 있다. 또한, 본 발명은 표시패널 상에 박막 형태로 구현된 장치 및 소자의 특징이나 구조적 여건(기구 영향 등)을 고려하여 적응적으로 구현할 수 있는 온도 센싱용 센싱 픽셀을 제공하는 효과가 있다. 또한, 본 발명은 표시패널의 제조 공정을 변경하지 않고도 온도 센싱용 센싱 픽셀을 구현할 수 있는 효과가 있다.

150: 표시패널 SUB: 하부기판
EMA: 발광영역 DRA: 회로영역
OPN: 개구부 NOPN: 비개구부
SP: 서브 픽셀 SS: 센싱 픽셀
ST: 센싱 트랜지스터 OLED: 유기 발광다이오드

Claims (14)

1. 기판;
   상기 기판 상에 위치하는 광차단층;
   상기 기판 상에 위치하는 센싱 트랜지스터; 및
   상기 센싱 트랜지스터 상에 위치하고 상기 광차단층과 중첩하는 발광영역을 갖는 발광다이오드를 포함하는 전계발광표시장치.
2. 영상을 표시하기 위한 서브 픽셀을 갖는 표시영역과, 온도를 센싱하기 위한 센싱 픽셀을 갖는 비표시영역을 포함하는 표시패널; 및
   상기 표시패널을 구동하는 구동부를 포함하고,
   상기 센싱 픽셀은
   기판 상에 위치하는 광차단층과,
   상기 기판 상에 위치하는 센싱 트랜지스터와,
   상기 센싱 트랜지스터 상에 위치하고 상기 광차단층에 의해 발광된 빛이 차단되도록 상기 광차단층과 중첩하는 발광영역을 갖는 발광다이오드를 포함하는 전계발광표시장치.
3. 제1항 또는 제2항에 있어서,
   상기 센싱 트랜지스터 및 상기 발광다이오드는
   상기 광차단층과 중첩하는 전계발광표시장치.
4. 제2항에 있어서,
   상기 구동부는 적어도 하나의 시프트 레지스터와 보조 시프트 레지스터를 갖는 스캔 구동부를 포함하고,
   상기 서브 픽셀은 스캔라인을 통해 상기 시프트 레지스터의 출력단자에 연결되고,
   상기 센싱 픽셀은 보조스캔라인을 통해 상기 보조 시프트 레지스터의 출력단자에 연결된 전계발광표시장치.
5. 제4항에 있어서,
   상기 스캔라인은
   상기 보조스캔라인보다 더 두꺼운 배선폭을 갖는 전계발광표시장치.
6. 제2항에 있어서,
   상기 구동부는 시프트 레지스터들을 갖는 스캔 구동부를 포함하고,
   상기 서브 픽셀은 스캔라인을 통해 상기 시프트 레지스터들 중 선택된 시프트 레지스터에 연결되고,
   상기 센싱 픽셀은 보조스캔라인을 통해 상기 선택된 시프트 레지스터에 연결된 전계발광표시장치.
7. 제6항에 있어서,
   상기 보조스캔라인은
   상기 스캔라인보다 더 두꺼운 배선폭을 갖는 전계발광표시장치.
8. 제6항에 있어서,
   상기 보조스캔라인은
   상기 선택된 시프트 레지스터의 출력단자에 연결된 상기 스캔라인으로부터 분기된 전계발광표시장치.
9. 제6항에 있어서,
   상기 선택된 시프트 레지스터는
   상기 서브 픽셀 및 상기 센싱 픽셀에 스캔신호를 출력하기 위해 상기 시프트 레지스터들 중에서 가장 큰 출력 버퍼를 갖는 전계발광표시장치.
10. 제6항에 있어서,
    상기 선택된 시프트 레지스터는
    상기 서브 픽셀에 공급할 스캔신호를 출력하기 위한 출력회로와,
    상기 센싱 픽셀에 공급할 보조스캔신호를 출력하기 위한 보조출력회로를 포함하는 전계발광표시장치.
11. 제10항에 있어서,
    상기 서브 픽셀은 상기 스캔라인을 통해 상기 출력회로의 출력단자에 연결되고,
    상기 센싱 픽셀은 상기 보조스캔라인을 통해 상기 보조출력회로의 출력단자에 연결된 전계발광표시장치.
12. 제2항에 있어서,
    상기 센싱 트랜지스터는
    보조스캔라인에 게이트전극이 연결되고 제1레퍼런스라인에 제1전극이 연결되고 상기 발광다이오드의 애노드전극에 제2전극이 연결되며,
    상기 발광다이오드는 상기 센싱 트랜지스터의 제2전극에 애노드전극이 연결되고 저전위의 전원라인에 캐소드전극이 연결된 전계발광표시장치.
13. 제12항에 있어서,
    상기 구동부는
    상기 제1레퍼런스라인에 연결되고 상기 센싱 픽셀에 전압을 인가하고 센싱하는 센싱회로를 포함하는 전계발광표시장치.
14. 제2항에 있어서,
    상기 센싱 픽셀은
    상기 표시영역의 삼면에 인접하는 비표시영역에 다수 배치된 전계발광표시장치.

Images