KR102612042B1 - 발광표시장치 - Google Patents

Abstract

본 발명은 표시 패널, 데이터 구동부 및 스캔 구동부를 포함하는 발광표시장치를 제공한다. 표시 패널은 영상을 표시한다. 데이터 구동부는 표시 패널의 데이터라인을 통해 데이터전압을 공급한다. 스캔 구동부는 표시 패널의 스캔라인을 통해 스캔신호를 공급한다. 표시 패널은 제1스캔라인을 통해 인가된 제1스캔신호에 응답하여 발광다이오드의 애노드전극과 구동 트랜지스터의 게이트전극에 레퍼런스전압이 인가되고, 제2스캔라인을 통해 인가된 제2스캔신호에 응답하여 구동 트랜지스터의 게이트전극과 제2전극이 전기적으로 연결되어 다이오드커넥션 상태가 됨과 더불어 데이터라인을 통해 인가된 데이터전압이 커패시터에 저장되며 프로그래밍되는 제N서브 픽셀을 갖는다.

Description

발광표시장치{Light Emitting Display}

본 발명은 발광표시장치에 관한 것이다.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 발광표시장치(Light Emitting Display: LED), 양자점표시장치(Quantum Dot Display; QDD), 액정표시장치(Liquid Crystal Display: LCD) 등과 같은 표시장치의 사용이 증가하고 있다.

앞서 설명한 표시장치들은 서브 픽셀들을 포함하는 표시패널, 표시패널을 구동하는 구동 신호를 출력하는 구동부 및 표시패널 또는 구동부에 공급할 전원을 생성하는 전원 공급부 등이 포함된다.

위와 같은 표시장치들은 표시패널에 형성된 서브 픽셀들에 구동 신호 예컨대, 스캔신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 빛을 투과시키거나 빛을 직접 발광을 하게 됨으로써 영상을 표시할 수 있게 된다.

한편, 앞서 설명한 표시장치들 중 발광표시장치는 빠른 응답속도, 고휘도 및 시야각이 넓은 전기적 그리고 광학적 특성과 더불어 유연한 형태로 구현할 수 있는 기구적 특성 등과 같이 많은 장점이 있다. 그러나 발광표시장치는 표시패널의 구성면에서 개선점이 남아 있는바 이와 관련된 지속적인 연구가 필요하다.

상술한 배경기술의 문제점을 해결하기 위한 본 발명은 픽셀 구동 시 제1전위전원과 레퍼런스전압 간의 쇼트 발생 가능성을 방지하여 소비전력 상승이나 불안정한 동작 발생 가능성을 억제하는 것이다. 또한, 본 발명은 시프트레지스터가 차지하는 하는 면적을 감소시켜 표시 패널을 네로우 베젤화할 수 있음은 물론이고 중형급 이상의 모델이나 고해상도 모델 구현 시 이점을 제공하는 것이다.

상술한 과제 해결 수단으로 본 발명은 표시 패널, 데이터 구동부 및 스캔 구동부를 포함하는 발광표시장치를 제공한다. 표시 패널은 영상을 표시한다. 데이터 구동부는 표시 패널의 데이터라인을 통해 데이터전압을 공급한다. 스캔 구동부는 표시 패널의 스캔라인을 통해 스캔신호를 공급한다. 표시 패널은 제1스캔라인을 통해 인가된 제1스캔신호에 응답하여 발광다이오드의 애노드전극과 구동 트랜지스터의 게이트전극에 레퍼런스전압이 인가되고, 제2스캔라인을 통해 인가된 제2스캔신호에 응답하여 구동 트랜지스터의 게이트전극과 제2전극이 전기적으로 연결됨과 더불어 데이터라인을 통해 인가된 데이터전압이 커패시터에 저장되는 제N서브 픽셀을 갖는다.

제N서브 픽셀은 데이터전압을 전달하는 제1트랜지스터와, 구동 트랜지스터의 게이트전극과 제2전극을 전기적으로 연결하는 제2트랜지스터를 포함하고, 제1트랜지스터와 제2트랜지스터는 제2스캔라인에 공통으로 연결될 수 있다.

제2트랜지스터는 제2스캔라인을 통해 인가된 제2스캔신호에 응답하여 턴온되는 제2A트랜지스터와, 제2스캔라인을 통해 인가된 제2스캔신호에 응답하여 턴온되는 제2B트랜지스터를 포함할 수 있다.

제1스캔라인은 제N서브 픽셀의 이전 단에 위치하는 제N-1서브 픽셀에 스캔신호를 공급하는 제N-1스캔라인이고, 제2스캔라인은 제N서브 픽셀에 스캔신호를 공급하는 제N스캔라인일 수 있다.

제N서브 픽셀은 제2스캔라인에 게이트전극이 연결되고 제1데이터라인에 제1전극이 연결된 제1트랜지스터와, 제1트랜지스터의 제2전극에 일단이 연결된 커패시터와, 제2스캔라인에 게이트전극이 연결되고 커패시터의 타단에 제1전극이 연결된 제2트랜지스터와, 커패시터의 타단에 게이트전극이 연결되고 제1전원라인에 제1전극이 연결된 구동 트랜지스터와, 발광신호라인에 게이트전극이 연결되고 커패시터의 일단에 제1전극이 연결되고 레퍼런스라인에 제2전극이 연결된 제3트랜지스터와, 발광신호라인에 게이트전극이 연결되고 구동 트랜지스터의 제2전극에 제1전극이 연결된 제4트랜지스터와, 제1스캔라인에 게이트전극이 연결되고 레퍼런스라인에 제1전극이 연결되고 제4트랜지스터의 제2전극에 제2전극이 연결된 제5트랜지스터와, 제1스캔라인에 게이트전극이 연결되고 커패시터의 타단 및 구동 트랜지스터의 게이트전극에 제1전극이 연결되고 레퍼런스라인에 제2전극이 연결된 제6트랜지스터와, 제4트랜지스터의 제2전극에 애노드전극이 연결되고 제2전원라인에 캐소드전극이 연결된 발광다이오드를 포함할 수 있다.

제2트랜지스터는 제2스캔라인에 게이트전극이 연결되고 커패시터의 타단에 제1전극이 연결된 제2A트랜지스터와, 제2스캔라인에 게이트전극이 연결되고 제2A트랜지스터의 제2전극에 제1전극이 연결되고 구동 트랜지스터의 제2전극에 제2전극이 연결된 제2B트랜지스터를 포함할 수 있다.

다른 측면에서 본 발명은 표시 패널, 데이터 구동부 및 스캔 구동부를 포함하는 발광표시장치를 제공한다. 표시 패널은 제N-1서브 픽셀과 제N서브 픽셀을 포함한다. 데이터 구동부는 표시 패널의 데이터라인을 통해 데이터전압을 공급한다. 스캔 구동부는 표시 패널의 스캔라인을 통해 스캔신호를 공급한다. 표시 패널은 제N-1서브 픽셀과 제N서브 픽셀에 포함된 데이터전압 저장용 소자의 타단이 동시에 초기화되고, 제N-1서브 픽셀과 제N서브 픽셀이 동시에 빛을 발광한다.

제N-1서브 픽셀과 제N서브 픽셀은 레퍼런스전압을 전달하기 위한 제1스캔라인과 발광제어를 위한 발광신호라인을 공유할 수 있다.

제N-1서브 픽셀은 제2스캔라인을 통해 인가된 제2스캔신호에 응답하여 구동전류를 생성하는 소자의 문턱전압이 샘플링됨과 더불어 데이터라인을 통해 인가된 제N-1데이터전압이 제N-1서브 픽셀의 데이터전압 저장용 소자에 저장되고, 제N서브 픽셀은 제3스캔라인을 통해 인가된 제3스캔신호에 응답하여 구동전류를 생성하는 소자의 문턱전압이 샘플링됨과 더불어 데이터라인을 통해 인가된 제N데이터전압이 제N서브 픽셀의 데이터전압 저장용 소자에 저장될 수 있다.

제N-1서브 픽셀은 제2스캔라인에 게이트전극이 연결되고 제1데이터라인에 제1전극이 연결된 제1트랜지스터와, 제1트랜지스터의 제2전극에 일단이 연결된 커패시터와, 제2스캔라인에 게이트전극이 연결되고 커패시터의 타단에 제1전극이 연결된 제2트랜지스터와, 커패시터의 타단에 게이트전극이 연결되고 제1전원라인에 제1전극이 연결된 구동 트랜지스터와, 발광신호라인에 게이트전극이 연결되고 커패시터의 일단에 제1전극이 연결되고 레퍼런스라인에 제2전극이 연결된 제3트랜지스터와, 발광신호라인에 게이트전극이 연결되고 구동 트랜지스터의 제2전극에 제1전극이 연결된 제4트랜지스터와, 제1스캔라인에 게이트전극이 연결되고 레퍼런스라인에 제1전극이 연결되고 제4트랜지스터의 제2전극에 제2전극이 연결된 제5트랜지스터와, 제1스캔라인에 게이트전극이 연결되고 커패시터의 타단 및 구동 트랜지스터의 게이트전극에 제1전극이 연결되고 레퍼런스라인에 제2전극이 연결된 제6트랜지스터와, 제4트랜지스터의 제2전극에 애노드전극이 연결되고 제2전원라인에 캐소드전극이 연결된 발광다이오드를 포함할 수 있다.

제N서브 픽셀은 제3스캔라인에 게이트전극이 연결되고 제1데이터라인에 제1전극이 연결된 제1트랜지스터와, 제1트랜지스터의 제2전극에 일단이 연결된 커패시터와, 제2스캔라인에 게이트전극이 연결되고 커패시터의 타단에 제1전극이 연결된 제2트랜지스터와, 커패시터의 타단에 게이트전극이 연결되고 제1전원라인에 제1전극이 연결된 구동 트랜지스터와, 발광신호라인에 게이트전극이 연결되고 커패시터의 일단에 제1전극이 연결되고 레퍼런스라인에 제2전극이 연결된 제3트랜지스터와, 발광신호라인에 게이트전극이 연결되고 구동 트랜지스터의 제2전극에 제1전극이 연결된 제4트랜지스터와, 제1스캔라인에 게이트전극이 연결되고 레퍼런스라인에 제1전극이 연결되고 제4트랜지스터의 제2전극에 제2전극이 연결된 제5트랜지스터와, 제1스캔라인에 게이트전극이 연결되고 커패시터의 타단 및 구동 트랜지스터의 게이트전극에 제1전극이 연결되고 레퍼런스라인에 제2전극이 연결된 제6트랜지스터와, 제4트랜지스터의 제2전극에 애노드전극이 연결되고 제2전원라인에 캐소드전극이 연결된 발광다이오드를 포함할 수 있다.

제N-1서브 픽셀과 제N서브 픽셀은 표시 패널 상에서 상하 또는 좌우로 인접할 수 있다.

본 발명은 픽셀 구동 시 제1전위전원과 레퍼런스전압 간의 쇼트 발생 가능성을 방지할 수 있는 방식을 취하게 됨에 따라 소비전력 상승이나 불안정한 동작 발생 가능성을 억제할 수 있는 효과가 있다. 또한, 본 발명은 인접하는 두 서브 픽셀의 스캔라인 공유 접속 구조를 통해 시프트레지스터가 차지하는 하는 면적을 감소시켜 표시 패널을 네로우 베젤화할 수 있음은 물론이고 중형급 이상의 모델이나 고해상도 모델 구현 시 이점을 제공할 수 있는 효과가 있다.

도 1은 본 발명의 제1실시예에 따른 발광표시장치의 개략적인 블록도.
도 2는 서브 픽셀의 개략적인 회로 구성도.
도 3은 표시 패널의 단면 예시도.
도 4는 게이트인패널 방식 스캔 구동부와 관련된 장치의 제1 구성 예시도.
도 5는 게이트인패널 방식 스캔 구동부와 관련된 장치의 제2 구성예시도.
도 6은 게이트인패널 방식 스캔 구동부에서 시프트레지스터의 배치예를 나타낸 도면.
도 7은 본 발명의 제1실시예에 따라 보상회로를 갖는 서브 픽셀을 나타낸 도면.
도 8은 도 7에 도시된 보상회로를 갖는 서브 픽셀의 구동 파형도.
도 9 내지 도 11은 도 7에 도시된 보상회로를 갖는 서브 픽셀의 동작 설명을 위한 도면들.
도 12는 본 발명의 제2실시예에 따라 보상회로를 갖는 서브 픽셀을 나타낸 도면.
도 13은 도 12에 도시된 보상회로를 갖는 서브 픽셀의 구동 파형도.
도 14 내지 도 16은 도 12에 도시된 보상회로를 갖는 서브 픽셀의 동작 설명을 위한 도면들.
도 17은 본 발명의 제3실시예에 따라 보상회로를 갖는 서브 픽셀들을 나타낸 도면.
도 18은 도 17에 도시된 보상회로를 갖는 서브 픽셀들의 구동 파형도.
도 19 내지 도 22는 도 17에 도시된 보상회로를 갖는 서브 픽셀들의 동작 설명을 위한 도면들.
도 23은 본 발명의 제3실시예를 기반으로 하는 서브 픽셀들의 레이아웃 예시도.
도 24는 본 발명의 제3실시예에 따른 이점을 설명하기 위한 도면.
도 25 내지 도 27은 본 발명의 제3실시예에 따른 시프트레지스터의 단순화를 설명하기 위한 도면들.

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.

본 발명에 따른 발광표시장치는 텔레비전, 영상 플레이어, 개인용 컴퓨터(PC), 홈시어터, 스마트폰 등으로 구현된다. 발광표시장치는 무기 발광다이오드를 기반으로 구현되거나 유기 발광다이오드를 기반으로 구현된다. 그러나 이하에서는 설명의 편의를 위해 유기 발광다이오드를 기반으로 구현된 것을 일례로 설명한다.

아울러, 이하에서 설명되는 서브 픽셀은 p 타입 박막 트랜지스터를 포함하는 것을 일례로 설명하지만 이는 n 타입 박막 트랜지스터로 구현될 수도 있다. 박막 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 박막 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 박막 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, 박막 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다.

n 타입 박막 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 박막 트랜지스터에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. 이와 달리, p 타입 박막 트랜지스터의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 박막 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 그러나 박막 트랜지스터의 소스와 드레인은 인가된 전압에 따라 변경될 수 있다. 이를 반영하여, 이하의 설명에서는 소스와 드레인 중 어느 하나를 제1전극, 소스와 드레인 중 나머지 하나를 제2전극으로 설명한다.

<제1실시예>

도 1은 본 발명의 제1실시예에 따른 발광표시장치의 개략적인 블록도이고, 도 2는 서브 픽셀의 개략적인 회로 구성도이고, 도 3은 표시 패널의 단면 예시도이고, 도 4는 게이트인패널 방식 스캔 구동부와 관련된 장치의 제1 구성 예시도이고, 도 5는 게이트인패널 방식 스캔 구동부와 관련된 장치의 제2 구성예시도이고, 도 6은 게이트인패널 방식 스캔 구동부에서 시프트레지스터의 배치예를 나타낸 도면이다.

도 1에 도시된 바와 같이, 본 발명의 제1실시예에 따른 발광표시장치에는 영상 처리부(110), 타이밍 제어부(120), 데이터 구동부(130), 스캔 구동부(140), 전원 공급부(180) 및 표시 패널(150)이 포함된다.

영상 처리부(110)는 외부로부터 공급된 데이터신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(110)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다.

타이밍 제어부(120)는 영상 처리부(110)로부터 데이터 인에이블 신호(DE) 또는 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터신호(DATA)를 공급받는다. 타이밍 제어부(120)는 구동신호에 기초하여 스캔 구동부(140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(130)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC) 등을 출력한다.

데이터 구동부(130)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(120)로부터 공급되는 디지털 형태의 데이터신호(DATA)를 샘플링하고 래치한 후 감마 기준전압을 기반으로 아날로그 형태의 데이터전압으로 변환하여 출력한다. 데이터 구동부(130)는 데이터라인들(DL1 ~ DLn)을 통해 데이터전압을 출력한다. 데이터 구동부(130)는 IC(Integrated Circuit) 형태로 형성될 수 있다.

스캔 구동부(140)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 스캔신호를 출력한다. 스캔 구동부(140)는 게이트라인들(GL1 ~ GLm)을 통해 스캔하이전압과 스캔로우전압으로 이루어진 스캔신호 등을 출력한다. 스캔 구동부(140)는 IC(Integrated Circuit) 형태로 형성되거나 표시 패널(150)에 게이트인패널(Gate In Panel) 방식으로 형성된다.

전원 공급부(180)는 표시 패널(150)에 배치된 제1전원라인(EVDD)과 제2전원라인(EVSS)에 연결된다. 전원 공급부(180)는 제1전원라인(EVDD)과 제2전원라인(EVSS)을 통해 제1전위전원(고전위전압)과 제2전위전원(저전위전압)을 출력한다. 제1전원라인(EVDD)과 제2전원라인(EVSS)을 통해 전달되는 제1전위전원(고전위전압)과 제2전위전원(저전위전압)은 표시 패널(150)의 서브 픽셀들(SP)에 인가된다.

표시 패널(150)은 전원 공급부(180)로부터 공급된 전원과 데이터 구동부(130) 및 스캔 구동부(140)로부터 공급된 데이터전압 및 스캔신호에 대응하여 영상을 표시한다. 표시 패널(150)은 영상을 표시할 수 있도록 동작하는 서브 픽셀들(SP)을 포함한다.

서브 픽셀들(SP)은 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함하거나 백색 서브 픽셀, 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함한다. 서브 픽셀들(SP)은 발광 특성에 따라 하나 이상 다른 발광 면적을 가질 수 있다.

도 2에 도시된 바와 같이, 하나의 서브 픽셀(SP)은 데이터라인(DL1), 게이트라인(GL1), 제1전원라인(EVDD) 및 제2전원라인(EVSS)에 전기적으로 연결된다. 하나의 서브 픽셀(SP)에는 빛을 발광하는 유기 발광다이오드(OLED)와 이를 구동하는 픽셀 회로(CC)가 포함된다.

픽셀 회로(CC)는 데이터전압을 전달하기 위한 스위칭 트랜지스터, 데이터전압을 저장하는 커패시터, 커패시터에 저장된 데이터전압 등을 기반으로 구동전류를 생성하는 구동 트랜지스터 등을 포함한다. 픽셀 회로(CC)는 구동 트랜지스터나 유기 발광다이오드(OLED) 등의 열화를 보상하기 위한 보상회로가 더 포함될 수도 있다. 보상회로를 갖는 픽셀 회로(CC)와 관련된 설명은 도 7 이후부터 다룬다.

도 3에 도시된 바와 같이, 제1기판(또는 박막 트랜지스터 기판)(150a)의 표시영역(AA) 상에는 도 2에서 설명된 회로를 기반으로 서브 픽셀들이 형성된다. 표시영역(AA) 상에 형성된 서브 픽셀들은 보호필름(또는 보호기판)(150b)에 의해 밀봉된다. 표시영역(AA)은 영상을 표시하는 영역이고, 이 영역을 제외한 NA는 영상을 표시하지 않는 비표시영역을 의미한다. 제1기판(150a)은 유리, 실리콘, 폴리이미드 등 강성 또는 연성을 갖는 재료로 선택될 수 있다.

서브 픽셀들은 표시영역(AA) 상에서 적색(R), 백색(W), 청색(B) 및 녹색(G)의 순으로 수평 또는 수직하게 배치될 수 있다. 그리고 서브 픽셀들은 적색(R), 백색(W), 청색(B) 및 녹색(G)이 하나의 픽셀(P)이 될 수 있다. 그러나 서브 픽셀들의 배치 순서는 발광재료, 발광면적, 보상회로의 구성(또는 구조) 등에 따라 다양하게 변경될 수 있다. 또한, 서브 픽셀들은 적색(R), 청색(B) 및 녹색(G)이 하나의 픽셀(P)이 되는 등 다양한 형태로 구현 가능하다.

도 4에 도시된 바와 같이, 게이트인패널 방식 스캔 구동부(140)는 시프트 레지스터(141)와 레벨 시프터(145)를 포함할 수 있다. 레벨 시프터(145)는 타이밍 제어부(120)로부터 출력된 신호를 기반으로 다수의 클록신호들(GCLK)을 생성 및 출력한다. 다수의 클록신호들(GCLK)은 예컨대, 2상, 4상, 8상 등 위상이 다른 N(N은 2이상 정수)상의 형태로 생성 및 출력된다. 시프트 레지스터(141)는 레벨 시프터(145)로부터 출력된 다수의 클록신호들(GCLK) 등을 기반으로 동작하며 스캔신호들(Scan 1~Scan m)을 출력한다.

레벨 시프터(145)는 IC 형태로 형성되는 반면, 시프트 레지스터(141)는 게이트인패널 방식에 의해 박막 형태로 표시 패널 상에 형성된다. 즉, 스캔 구동부(140)에서 표시 패널 상에 형성되는 부분은 시프트 레지스터(141)이다. 레벨 시프터(145)는 발광표시장치의 크기나 구현 방식에 따라, 도 4와 같이 별도의 IC 형태로 구성될 수 있음은 물론이고, 도 5와 같이 전원 공급부(180)의 내부에 포함될 수도 있다.

도 6에 도시된 바와 같이, 게이트인패널 방식 스캔 구동부에 포함된 시프트레지스터(140a, 140b)는 표시 패널(150)의 비표시영역(NA)에 배치된다. 시프트레지스터(140a, 140b)는 표시영역(AA)의 좌우측에 위치하는 비표시영역(NA)에 하나씩 배치될 수 있으나 이에 한정되지 않는다. 한편, 도 6(a)에서는 시프트레지스터(140a, 140b)가 표시 패널(150)의 좌우측 비표시영역(NA)에 배치된 것을 일례로 하였다. 하지만, 도 6(b)와 같이, 시프트레지스터(140a, 140b)는 표시 패널(150)의 상하측 비표시영역(NA)에 배치될 수도 있다.

도 7은 본 발명의 제1실시예에 따라 보상회로를 갖는 서브 픽셀을 나타낸 도면이고, 도 8은 도 7에 도시된 보상회로를 갖는 서브 픽셀의 구동 파형도이고, 도 9 내지 도 11은 도 7에 도시된 보상회로를 갖는 서브 픽셀의 동작 설명을 위한 도면들이다.

도 7에 도시된 바와 같이, 본 발명의 제1실시예에 따른 서브 픽셀은 제1트랜지스터(T1), 제2A트랜지스터(T2a), 제2B트랜지스터(T2b), 제3트랜지스터(T3), 제4트랜지스터(T4), 제5트랜지스터(T5), 제6트랜지스터(T6), 구동 트랜지스터(DR), 커패시터(CST) 및 유기 발광다이오드(OLED)를 포함한다. 서브 픽셀에 연결된 제1스캔라인(SCAN1), 제2스캔라인(SCAN2) 및 발광신호라인(EM)은 제1게이트라인(GL1)에 포함된다.

제1실시예에 따른 서브 픽셀의 픽셀 회로에 포함된 제1트랜지스터(T1), 제2A트랜지스터(T2a), 제2B트랜지스터(T2b), 제3트랜지스터(T3), 제4트랜지스터(T4), 제5트랜지스터(T5), 제6트랜지스터(T6) 및 구동 트랜지스터(DT)는 P타입 모스 트랜지스터로 이루어진다. P타입 모스 트랜지스터는 로직로우의 스캔신호에 응답하여 턴온 동작하는 반면 로직하이의 스캔신호에 응답하여 턴오프 동작한다.

제1트랜지스터(T1)는 제2스캔라인(SCAN2)에 게이트전극이 연결되고 제1데이터라인(DL1)에 제1전극이 연결되고 커패시터(CST)의 일단(또는 제3노드인 N3)에 제2전극이 연결된다. 제1트랜지스터(T1)는 제2스캔라인(SCAN2)을 통해 인가된 제2스캔신호에 응답하여 턴온된다. 턴온된 제1트랜지스터(T1)는 제1데이터라인(DL1)을 통해 인가된 데이터전압을 커패시터(CST)의 일단에 전달하는 역할을 한다.

제2A트랜지스터(T2a)는 제2스캔라인(SCAN2)에 게이트전극이 연결되고 커패시터(CST)의 타단(또는 제2노드인 N2)에 제1전극이 연결되고 제2B트랜지스터(T2b)의 제1전극에 제2전극이 연결된다. 제2A트랜지스터(T2a)는 제2스캔라인(SCAN2)을 통해 인가된 제2스캔신호에 응답하여 턴온된다. 턴온된 제2A트랜지스터(T2a)는 제2B트랜지스터(T2b)와 함께 구동 트랜지스터(DR)의 게이트전극과 제2전극을 전기적으로 연결하여 다이오드커넥션 상태로 만드는 역할을 한다.

제2B트랜지스터(T2b)는 제2스캔라인(SCAN2)에 게이트전극이 연결되고 제2A트랜지스터(T2a)의 제2전극에 제1전극이 연결되고 구동 트랜지스터(DR)의 제2전극(또는 제1노드인 N1)에 제2전극이 연결된다. 제2B트랜지스터(T2b)는 제2스캔라인(SCAN2)을 통해 인가된 제2스캔신호에 응답하여 턴온된다. 턴온된 제2B트랜지스터(T2b)는 제2A트랜지스터(T2a)와 함께 구동 트랜지스터(DR)의 게이트전극과 제2전극을 전기적으로 연결하여 다이오드커넥션 상태로 만드는 역할을 한다. 쌍을 이루는 제2A트랜지스터(T2a)와 제2B트랜지스터(T2b)는 누설 전류(off current)에 따른 영향을 억제하는 역할을 한다. 이로 인하여, 구동 트랜지스터(DR)는 구동 시 신뢰성과 안정성이 높아진다.

제3트랜지스터(T3)는 발광신호라인(EM)에 게이트전극이 연결되고 제1트랜지스터(T1)의 제2전극과 커패시터(CST)의 일단(또는 제3노드인 N3)에 제1전극이 연결되고 레퍼런스라인(VREF)에 제2전극이 연결된다. 제3트랜지스터(T3)는 발광신호라인(EM)을 통해 인가된 발광신호에 응답하여 턴온된다. 턴온된 제3트랜지스터(T3)는 레퍼런스라인(VREF)을 통해 인가된 레퍼런스전압(또는 초기화전압)을 커패시터(CST)의 일단(또는 제3노드인 N3)에 인가하는 역할을 한다. 발광신호라인(EM)은 유기 발광다이오드(OLED)의 발광제어용이 아닌 레퍼런스전압의 인가용으로 사용할 수 있다.

제4트랜지스터(T4)는 발광신호라인(EM)에 게이트전극이 연결되고 구동 트랜지스터(DR)의 제2전극(또는 제1노드인 N1)에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극(또는 제4노드인 N4)에 제2전극이 연결된다. 제4트랜지스터(T4)는 발광신호라인(EM)을 통해 인가된 발광신호에 응답하여 턴온된다. 턴온된 제4트랜지스터(T4)는 구동 트랜지스터(DR)로부터 발생한 구동전류를 유기 발광다이오드(OLED)에 전달하는 역할을 한다. 발광신호라인(EM)은 유기 발광다이오드(OLED)의 발광제어용(T4의 턴온/턴오프 제어)으로 사용할 수 있다.

제5트랜지스터(T5)는 제1스캔라인(SCAN1)에 게이트전극이 연결되고 레퍼런스라인(VREF)에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다. 제5트랜지스터(T5)는 제1스캔라인(SCAN1)을 통해 인가된 제1스캔신호에 응답하여 턴온된다. 턴온된 제5트랜지스터(T5)는 레퍼런스라인(VREF)을 통해 인가된 레퍼런스전압(또는 초기화전압)을 유기 발광다이오드(OLED)의 애노드전극에 인가하는 역할을 한다.

제6트랜지스터(T6)는 제1스캔라인(SCAN1)에 게이트전극이 연결되고 커패시터(CST)의 타단(또는 제2노드인 N2), 제2A트랜지스터(T2a)의 제1전극 및 구동 트랜지스터(DR)의 게이트전극에 제1전극이 연결되고 레퍼런스라인(VREF)에 제2전극이 연결된다. 제6트랜지스터(T6)는 제1스캔라인(SCAN1)을 통해 인가된 제1스캔신호에 응답하여 턴온된다. 턴온된 제6트랜지스터(T6)는 레퍼런스라인(VREF)을 통해 인가된 레퍼런스전압(또는 초기화전압)을 기반으로 커패시터(CST)의 타단, 제2A트랜지스터(T2a)의 제1전극 및 구동 트랜지스터(DR)의 게이트전극이 접속된 제2노드(N)를 초기화하는 역할을 한다.

구동 트랜지스터(DR)는 커패시터(CST)의 타단(또는 제2노드인 N2)에 게이트전극이 연결되고 제1전원라인(EVDD)에 제1전극이 연결되고 제4트랜지스터(T4)의 제1전극(또는 제1노드인 N1)에 제2전극이 연결된다. 구동 트랜지스터(DT)는 커패시터(CST)에 저장된 데이터전압에 대응하여 턴온됨과 더불어 구동전류를 발생하는 역할을 한다.

커패시터(CST)는 제1트랜지스터(T1)의 제2전극 및 제3트랜지스터(T3)의 제1전극(또는 제3노드인 N3)에 일단이 연결되고 구동 트랜지스터(DT)의 게이트전극(또는 제2노드인 N2)에 타단이 연결된다. 커패시터(CST)는 제1트랜지스터(T1)를 통해 전달된 데이터전압을 저장하는 역할을 한다.

유기 발광다이오드(OLED)는 제4트랜지스터(T4)의 제2전극(또는 제4노드인 N4)에 애노드전극이 연결되고 제2전원라인(EVSS)에 캐소드전극이 연결된다. 유기 발광다이오드(OLED)는 제4트랜지스터(T4)를 통해 전달된 구동전류에 대응하여 빛을 발광하는 역할을 한다.

도 8에 도시된 바와 같이, 제N서브 픽셀은 초기화 기간(①; Pixel N Initial), 샘플링 및 프로그램 기간(②; Sampling & Program) 및 발광기간(③; Emission)의 순서로 동작한다. 데이터전압(Vdata)은 제N-2서브 픽셀(n-2)분부터 제N+2서브 픽셀분(n+2)까지 도시된 상태이다. 이하, 제N서브 픽셀의 기간별 동작을 설명하면 다음과 같다.

도 8 및 도 9에 도시된 바와 같이, 초기화 기간(①) 동안, 제1스캔라인(SCAN1)을 통해 로직로우의 제1스캔신호(Scan1)가 인가되고, 제2스캔라인(SCAN2)을 통해 로직하이의 제2스캔신호(Scan2)가 인가되고, 발광신호라인(EM)을 통해 로직하이의 발광신호(Em1)가 인가된다.

로직로우의 제1스캔신호(Scan1)에 대응하여 제5트랜지스터(T5)와 제6트랜지스터(T6)는 턴온된다. 턴온된 제5트랜지스터(T5)와 제6트랜지스터(T6)에 의해 제2노드(N2)와 제4노드(N2)에는 레퍼런스전압(Vref)이 인가되면서 초기화된다. 이 기간 동안, 제3노드(N3)는 플로팅된(Floating) 상태가 되고, 제1노드(N1)는 구동 트랜지스터(DR)에 의해 제1전위전원(VDD)-구동 트랜지스터(DR)의 문턱전압(Vth)으로 인하여 VDD-Vth가 된다.

도 8 및 도 10에 도시된 바와 같이, 샘플링 및 프로그램 기간(②) 동안, 제1스캔라인(SCAN1)을 통해 로직하이의 제1스캔신호(Scan1)가 인가되고, 제2스캔라인(SCAN2)을 통해 로직로우의 제2스캔신호(Scan2)가 인가되고, 발광신호라인(EM)을 통해 로직하이의 발광신호(Em1)가 인가된다.

로직로우의 제2스캔신호(Scan2)에 대응하여 제1트랜지스터(T1)와 제2A 및 제2B트랜지스터(T2a, T2b)는 턴온된다. 턴온된 제1트랜지스터(T1)와 제2A 및 제2B트랜지스터(T2a, T2b)에 의해 구동 트랜지스터(DR)의 게이트전극과 제2전극이 전기적으로 연결되는 다이오드커넥션 상태가 되어 문턱전압(Vth)이 샘플링되고 제3노드(N3)에는 제N데이터전압(Vdata의 n참고)이 인가되면서 커패시터(CST)에 저장되는 프로그래밍이 진행된다. 이 기간 동안, 제1노드(N1)와 제2노드(N2)는 구동 트랜지스터(DR)에 의해 제1전위전원(VDD)-구동 트랜지스터(DR)의 문턱전압(Vth)으로 인하여 VDD-Vth가 된다.

도 8 및 도 11에 도시된 바와 같이, 발광기간(③) 동안, 제1스캔라인(SCAN1)을 통해 로직하이의 제1스캔신호(Scan1)가 인가되고, 제2스캔라인(SCAN2)을 통해 로직하이의 제2스캔신호(Scan2)가 인가되고, 발광신호라인(EM)을 통해 로직로우의 발광신호(Em1)가 인가된다.

로직로우의 발광신호(Em1)에 대응하여 제3트랜지스터(T3)와 제4트랜지스터(T4)는 턴온된다. 턴온된 제3트랜지스터(T3)에 의해 제3노드(N3)는 레퍼런스전압(Vref)이 인가되고 턴온된 제4트랜지스터(T4)에 의해 물리적으로 분리된 제1노드(N1)와 제4노드(N4)는 전기적으로 연결된다.

구동 트랜지스터(DR)는 커패시터(CST)에 저장된 보상된 데이터전압[VDD-Vth-(Vdata-Vref)]을 기반으로 구동전류를 생성하고 생성된 구동전류는 제4트랜지스터(T4)를 통해 유기 발광다이오드(OLED)의 애노드전극에 인가된다. 그리고 유기 발광다이오드(OLED)는 구동전류에 대응하여 빛을 발광한다.

본 발명의 제1실시예에 따르면, 제N서브 픽셀은 제1스캔신호(Scan1)와 제2스캔신호(Scan2)의 로직로우 구간이 일부 중첩하지 않고 구분되도록 인가된다. 그리고 제2A트랜지스터(T2a) 및 제2B트랜지스터(T2b)의 게이트전극은 제1스캔라인(SCAN1)이 아닌 제2스캔라인(SCAN2)에 연결된다.

위와 같이 본 발명의 제1실시예는 제6트랜지스터를 추가하고 스캔신호 인가방식과 접속 구조의 변경을 통해 레퍼런스전압(Vref)의 전달 시점과 구동 트랜지스터(DR)의 다이오드커넥션 형성 시점을 구분하여 제1전위전원(VDD)과 레퍼런스전압(Vref) 간의 쇼트 발생 가능성을 방지할 수 있다. 그리고 제1전위전원(VDD)과 레퍼런스전압(Vref) 간의 쇼트 발생 가능성을 방지하게 됨에 따라 소비전력 상승이나 불안정한 동작 발생 가능성 또한 억제할 수 있다.

한편, 제1스캔라인(SCAN1)과 제2스캔라인(SCAN2)은 제N서브 픽셀에 연결되지만, 이들 중 제1스캔라인(SCAN1)은 제N-1서브 픽셀과 공유할 수 있다. 즉, 제1스캔라인(SCAN1)은 제N-1스캔라인으로 정의되고 제2스캔라인(SCAN2)은 제N스캔라인으로 정의될 수도 있다. 이와 관련된 설명은 이하의 제3실시예에 기재된 시프트레지스터 부분을 참고한다.

<제2실시예>

도 12는 본 발명의 제2실시예에 따라 보상회로를 갖는 서브 픽셀을 나타낸 도면이고, 도 13은 도 12에 도시된 보상회로를 갖는 서브 픽셀의 구동 파형도이고, 도 14 내지 도 16은 도 12에 도시된 보상회로를 갖는 서브 픽셀의 동작 설명을 위한 도면들이다.

도 12에 도시된 바와 같이, 본 발명의 제2실시예에 따른 서브 픽셀은 제1트랜지스터(T1), 제2트랜지스터(T2), 제3트랜지스터(T3), 제4트랜지스터(T4), 제5트랜지스터(T5), 제6트랜지스터(T6), 구동 트랜지스터(DR), 커패시터(CST) 및 유기 발광다이오드(OLED)를 포함한다. 서브 픽셀에 연결된 제1스캔라인(SCAN1), 제2스캔라인(SCAN2) 및 발광신호라인(EM)은 제1게이트라인(GL1)에 포함된다.

제1트랜지스터(T1)는 제2스캔라인(SCAN2)에 게이트전극이 연결되고 제1데이터라인(DL1)에 제1전극이 연결되고 커패시터(CST)의 일단(또는 제3노드인 N3)에 제2전극이 연결된다. 제1트랜지스터(T1)는 제2스캔라인(SCAN2)을 통해 인가된 제2스캔신호에 응답하여 턴온된다. 턴온된 제1트랜지스터(T1)는 제1데이터라인(DL1)을 통해 인가된 데이터전압을 커패시터(CST)의 일단에 전달하는 역할을 한다.

제2트랜지스터(T2)는 제2스캔라인(SCAN2)에 게이트전극이 연결되고 커패시터(CST)의 타단(또는 제2노드인 N2)에 제1전극이 연결되고 구동 트랜지스터(DR)의 제2전극(또는 제1노드인 N1)에 제2전극이 연결된다. 제2트랜지스터(T2)는 제2스캔라인(SCAN2)을 통해 인가된 제2스캔신호에 응답하여 턴온된다. 턴온된 제2트랜지스터(T2)는 구동 트랜지스터(DR)의 게이트전극과 제2전극을 전기적으로 연결하여 다이오드커넥션 상태로 만드는 역할을 한다.

제3트랜지스터(T3)는 발광신호라인(EM)에 게이트전극이 연결되고 제1트랜지스터(T1)의 제2전극과 커패시터(CST)의 일단(또는 제3노드인 N3)에 제1전극이 연결되고 레퍼런스라인(VREF)에 제2전극이 연결된다. 제3트랜지스터(T3)는 발광신호라인(EM)을 통해 인가된 발광신호에 응답하여 턴온된다. 턴온된 제3트랜지스터(T3)는 레퍼런스라인(VREF)을 통해 인가된 레퍼런스전압(또는 초기화전압)을 커패시터(CST)의 일단(또는 제3노드인 N3)에 인가하는 역할을 한다.

제4트랜지스터(T4)는 발광신호라인(EM)에 게이트전극이 연결되고 구동 트랜지스터(DR)의 제2전극(또는 제1노드인 N1)에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극(또는 제4노드인 N4)에 제2전극이 연결된다. 제4트랜지스터(T4)는 발광신호라인(EM)을 통해 인가된 발광신호에 응답하여 턴온된다. 턴온된 제4트랜지스터(T4)는 구동 트랜지스터(DR)로부터 발생한 구동전류를 유기 발광다이오드(OLED)에 전달하는 역할을 한다.

제5트랜지스터(T5)는 제1스캔라인(SCAN1)에 게이트전극이 연결되고 레퍼런스라인(VREF)에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다. 제5트랜지스터(T5)는 제1스캔라인(SCAN1)을 통해 인가된 제1스캔신호에 응답하여 턴온된다. 턴온된 제5트랜지스터(T5)는 레퍼런스라인(VREF)을 통해 인가된 레퍼런스전압(또는 초기화전압)을 유기 발광다이오드(OLED)의 애노드전극에 인가하는 역할을 한다.

제6트랜지스터(T6)는 제1스캔라인(SCAN1)에 게이트전극이 연결되고 커패시터(CST)의 타단(또는 제2노드인 N2), 제2트랜지스터(T2)의 제1전극 및 구동 트랜지스터(DR)의 게이트전극에 제1전극이 연결되고 레퍼런스라인(VREF)에 제2전극이 연결된다. 제6트랜지스터(T6)는 제1스캔라인(SCAN1)을 통해 인가된 제1스캔신호에 응답하여 턴온된다. 턴온된 제6트랜지스터(T6)는 레퍼런스라인(VREF)을 통해 인가된 레퍼런스전압(또는 초기화전압)을 기반으로 커패시터(CST)의 타단, 제2트랜지스터(T2)의 제1전극 및 구동 트랜지스터(DR)의 게이트전극이 접속된 제2노드(N)를 초기화하는 역할을 한다.

구동 트랜지스터(DR)는 커패시터(CST)의 타단(또는 제2노드인 N2)에 게이트전극이 연결되고 제1전원라인(EVDD)에 제1전극이 연결되고 제4트랜지스터(T4)의 제1전극(또는 제1노드인 N1)에 제2전극이 연결된다. 구동 트랜지스터(DT)는 커패시터(CST)에 저장된 데이터전압에 대응하여 턴온됨과 더불어 구동전류를 발생하는 역할을 한다.

커패시터(CST)는 제1트랜지스터(T1)의 제2전극 및 제3트랜지스터(T3)의 제1전극(또는 제3노드인 N3)에 일단이 연결되고 구동 트랜지스터(DT)의 게이트전극(또는 제2노드인 N2)에 타단이 연결된다. 커패시터(CST)는 제1트랜지스터(T1)를 통해 전달된 데이터전압을 저장하는 역할을 한다.

유기 발광다이오드(OLED)는 제4트랜지스터(T4)의 제2전극(또는 제4노드인 N4)에 애노드전극이 연결되고 제2전원라인(EVSS)에 캐소드전극이 연결된다. 유기 발광다이오드(OLED)는 제4트랜지스터(T4)를 통해 전달된 구동전류에 대응하여 빛을 발광하는 역할을 한다.

도 13에 도시된 바와 같이, 제N서브 픽셀은 초기화 기간(①; Pixel N Initial), 샘플링 및 프로그램 기간(②; Sampling & Program) 및 발광기간(③; Emission)의 순서로 동작한다. 데이터전압(Vdata)은 제N-2서브 픽셀(n-2)분부터 제N+2서브 픽셀분(n+2)까지 도시된 상태이다. 이하, 제N서브 픽셀의 기간별 동작을 설명하면 다음과 같다.

도 13 및 도 14에 도시된 바와 같이, 초기화 기간(①) 동안, 제1스캔라인(SCAN1)을 통해 로직로우의 제1스캔신호(Scan1)가 인가되고, 제2스캔라인(SCAN2)을 통해 로직하이의 제2스캔신호(Scan2)가 인가되고, 발광신호라인(EM)을 통해 로직하이의 발광신호(Em1)가 인가된다.

로직로우의 제1스캔신호(Scan1)에 대응하여 제5트랜지스터(T5)와 제6트랜지스터(T6)는 턴온된다. 턴온된 제5트랜지스터(T5)와 제6트랜지스터(T6)에 의해 제2노드(N2)와 제4노드(N2)에는 레퍼런스전압(Vref)이 인가되면서 초기화된다. 이 기간 동안, 제3노드(N3)는 플로팅된(Floating) 상태가 되고, 제1노드(N1)는 제1전위전원(VDD)-구동 트랜지스터(DR)의 문턱전압(Vth) 간이 차이값인 VDD-Vth가 된다.

도 13 및 도 15에 도시된 바와 같이, 샘플링 및 프로그램 기간(②) 동안, 제1스캔라인(SCAN1)을 통해 로직하이의 제1스캔신호(Scan1)가 인가되고, 제2스캔라인(SCAN2)을 통해 로직로우의 제2스캔신호(Scan2)가 인가되고, 발광신호라인(EM)을 통해 로직하이의 발광신호(Em1)가 인가된다.

로직로우의 제2스캔신호(Scan2)에 대응하여 제1트랜지스터(T1)와 제2트랜지스터(T2)는 턴온된다. 턴온된 제1트랜지스터(T1)와 제2트랜지스터(T2)에 의해 구동 트랜지스터(DR)의 게이트전극과 제2전극이 전기적으로 연결되는 다이오드커넥션 상태가 되어 문턱전압(Vth)이 샘플링되고 제3노드(N3)에는 제N데이터전압(Vdata의 n참고)이 인가되면서 커패시터(CST)에 저장되는 프로그래밍이 진행된다. 이 기간 동안, 제1노드(N1)와 제2노드(N2)는 제1전위전원(VDD)-구동 트랜지스터(DR)의 문턱전압(Vth) 간의 차이값인 VDD-Vth가 된다.

도 13 및 도 16에 도시된 바와 같이, 발광기간(③) 동안, 제1스캔라인(SCAN1)을 통해 로직하이의 제1스캔신호(Scan1)가 인가되고, 제2스캔라인(SCAN2)을 통해 로직하이의 제2스캔신호(Scan2)가 인가되고, 발광신호라인(EM)을 통해 로직로우의 발광신호(Em1)가 인가된다.

로직로우의 발광신호(Em1)에 대응하여 제3트랜지스터(T3)와 제4트랜지스터(T4)는 턴온된다. 턴온된 제3트랜지스터(T3)에 의해 제3노드(N3)는 레퍼런스전압(Vref)이 인가되고 턴온된 제4트랜지스터(T4)에 의해 물리적으로 분리된 제1노드(N1)와 제4노드(N4)는 전기적으로 연결된다.

구동 트랜지스터(DR)는 커패시터(CST)에 저장된 보상된 데이터전압[VDD-Vth-(Vdata-Vref)]을 기반으로 구동전류를 생성하고 생성된 구동전류는 제4트랜지스터(T4)를 통해 유기 발광다이오드(OLED)의 애노드전극에 인가된다. 그리고 유기 발광다이오드(OLED)는 구동전류에 대응하여 빛을 발광한다.

본 발명의 제2실시예에 따르면, 제N서브 픽셀은 제1스캔신호(Scan1)와 제2스캔신호(Scan2)의 로직로우 구간이 일부 중첩하지 않고 구분되도록 인가된다. 그리고 제2트랜지스터(T2)의 게이트전극은 제1스캔라인(SCAN1)이 아닌 제2스캔라인(SCAN2)에 연결된다.

위와 같은 스캔신호 인가방식과 접속 구조로 인하여, 본 발명의 제2실시예 또한 제1전위전원(VDD)과 레퍼런스전압(Vref) 간의 쇼트 발생 가능성을 방지할 수 있다. 그리고 제1전위전원(VDD)과 레퍼런스전압(Vref) 간의 쇼트 발생 가능성을 방지하게 됨에 따라 소비전력 상승이나 불안정한 동작 발생 가능성 또한 억제할 수 있다.

한편, 제1스캔라인(SCAN1)과 제2스캔라인(SCAN2)은 제N서브 픽셀에 연결되지만, 이들 중 제1스캔라인(SCAN1)은 제N-1서브 픽셀과 공유할 수 있다. 즉, 제1스캔라인(SCAN1)은 제N-1스캔라인으로 정의되고 제2스캔라인(SCAN2)은 제N스캔라인으로 정의될 수도 있다. 이와 관련된 설명은 이하의 제3실시예에 기재된 시프트레지스터 부분을 참고한다.

<제3실시예>

도 17은 본 발명의 제3실시예에 따라 보상회로를 갖는 서브 픽셀들을 나타낸 도면이고, 도 18은 도 17에 도시된 보상회로를 갖는 서브 픽셀들의 구동 파형도이고, 도 19 내지 도 22는 도 17에 도시된 보상회로를 갖는 서브 픽셀들의 동작 설명을 위한 도면들이고, 도 23은 본 발명의 제3실시예를 기반으로 하는 서브 픽셀들의 레이아웃 예시도이고, 도 24는 본 발명의 제3실시예에 따른 이점을 설명하기 위한 도면이고, 도 25 내지 도 27은 본 발명의 제3실시예에 따른 시프트레지스터의 단순화를 설명하기 위한 도면들이다.

도 17에 도시된 바와 같이, 본 발명의 제3실시예에 따른 서브 픽셀들(SP n-1, SP n)은 제1트랜지스터(T1), 제2트랜지스터(T2), 제3트랜지스터(T3), 제4트랜지스터(T4), 제5트랜지스터(T5), 제6트랜지스터(T6), 구동 트랜지스터(DR), 커패시터(CST) 및 유기 발광다이오드(OLED)를 포함한다.

제3실시예에 따른 서브 픽셀들(SP n-1, SP n)은 제2실시예를 기반으로 하므로 제1트랜지스터(T1), 제2트랜지스터(T2), 제3트랜지스터(T3), 제4트랜지스터(T4), 제5트랜지스터(T5), 제6트랜지스터(T6), 구동 트랜지스터(DR), 커패시터(CST) 및 유기 발광다이오드(OLED)의 접속 구조는 제2실시예와 대동소이하다.

하지만, 제3실시예는 인접하는 제N-1서브 픽셀(SP n-1)과 제N서브 픽셀(SP n)이 레퍼런스라인(VREF), 제1스캔라인(SCAN1) 및 발광신호라인(EM)을 공유하는 점에서 제2실시예 대비 차이가 있다. 여기서, 인접하는 두 서브 픽셀들(SP n-1, SP n)은 표시 패널 상에서 상하 또는 좌우로 인접하는 서브 픽셀들에 해당한다.

제N-1서브 픽셀(SP n-1)은 제1스캔라인(SCAN1), 제2스캔라인(SCAN2) 및 발광신호라인(EM)에 연결되고, 제N서브 픽셀(SP n)은 제1스캔라인(SCAN1), 제3스캔라인(SCAN3) 및 발광신호라인(EM)에 연결된다. 제N서브 픽셀(SP n)의 측면에서 보면, 제1스캔라인(SCAN1)은 제N-1서브 픽셀(SP n-1)에 연결된 이전 단의 스캔라인(또는 제N-1스캔라인)으로 정의될 수 있다. 그리고 제3스캔라인(SCAN3)은 제N서브 픽셀(SP n)에 연결된 현재 단의 스캔라인(또는 제N스캔라인)으로 정의될 수 있다.

제1스캔라인(SCAN1)은 제N-1서브 픽셀(SP n-1)과 제N서브 픽셀(SP n)이 공유하도록 접속되므로 라인의 명칭을 통일하였다. 하지만 제2스캔라인(SCAN2)과 제3스캔라인(SCAN3)은 제N-1서브 픽셀(SP n-1)과 제N서브 픽셀(SP n)에 각기 구분되어 연결되고 또한 구분되는 스캔신호를 인가하는 라인이므로 명칭을 구분하였음을 참고한다. 위와 같이, 서브 픽셀이 자신의 주변에 있는 이전 단의 스캔라인을 사용하도록 접속하고 구동방식을 변경하면, 스캔라인의 개수를 줄일 수 있게 되어 시프트레지스터의 구성을 단순화할 수 있다.

도 18에 도시된 바와 같이, 제N-1서브 픽셀과 제N서브 픽셀은 초기화 기간(①; Initial), 제N-1서브 픽셀의 샘플링 및 프로그램 기간(②; Pixel N-1 Sampling & Program), 제N서브 픽셀의 샘플링 및 프로그램 기간(③; Pixel N Sampling & Program), 및 발광기간(④; Emission)의 순서로 동작한다. 데이터전압(Vdata)은 제N-3서브 픽셀(n-3)분부터 제N+1서브 픽셀분(n+1)까지 도시된 상태이다. 이하, 제N-1서브 픽셀과 제N서브 픽셀의 기간별 동작을 설명하면 다음과 같다.

도 18 및 도 19에 도시된 바와 같이, 초기화 기간(①) 동안, 제1스캔라인(SCAN1)을 통해 로직로우의 제1스캔신호(Scan1)가 인가되고, 제2스캔라인(SCAN2)을 통해 로직하이의 제2스캔신호(Scan2)가 인가되고, 제3스캔라인(SCAN3)을 통해 로직하이의 제3스캔신호(Scan3)가 인가되고, 발광신호라인(EM)을 통해 로직하이의 발광신호(Em1)가 인가된다.

로직로우의 제1스캔신호(Scan1)에 대응하여 제N-1서브 픽셀(SP n-1)과 제N서브 픽셀(SP n)의 제5트랜지스터(T5) 및 제6트랜지스터(T6)는 동시에 턴온된다. 턴온된 제5트랜지스터(T5) 및 제6트랜지스터(T6)에 의해, 제N-1서브 픽셀(SP n-1)과 제N서브 픽셀(SP n)의 제2노드(N2)와 제4노드(N4)에는 레퍼런스전압(Vref)이 인가되면서 초기화된다. 이 기간 동안, 제N-1서브 픽셀(SP n-1)과 제N서브 픽셀(SP n)의 제3노드(N3)는 플로팅된(Floating) 상태가 된다.

도 18 및 도 20에 도시된 바와 같이, 제N-1서브 픽셀의 샘플링 및 프로그램 기간(②) 동안, 제1스캔라인(SCAN1)을 통해 로직하이의 제1스캔신호(Scan1)가 인가되고, 제2스캔라인(SCAN2)을 통해 로직로우의 제2스캔신호(Scan2)가 인가되고, 제3스캔라인(SCAN3)을 통해 로직하이의 제3스캔신호(Scan3)가 인가되고, 발광신호라인(EM)을 통해 로직하이의 발광신호(Em1)가 인가된다.

로직로우의 제2스캔신호(Scan2)에 대응하여 제N-1서브 픽셀(SP n-1)의 제1트랜지스터(T1)와 제2트랜지스터(T2)는 턴온된다. 턴온된 제1트랜지스터(T1)와 제2트랜지스터(T2)에 의해, 제N-1서브 픽셀(SP n-1)의 구동 트랜지스터(DR)의 게이트전극과 제2전극이 전기적으로 연결되는 다이오드커넥션 상태가 되어 문턱전압(Vth)이 샘플링되고 제3노드(N3)에는 제N-1데이터전압(Vdata의 n-1참고)이 인가되면서 커패시터(CST)에 저장되는 프로그래밍이 진행된다. 이 기간 동안, 제1노드(N1)와 제2노드(N2)는 제1전위전원(VDD)-구동 트랜지스터(DR)의 문턱전압(Vth) 간의 차이값인 VDD-Vth가 된다.

도 18 및 도 21에 도시된 바와 같이, 제N서브 픽셀의 샘플링 및 프로그램 기간(③) 동안, 제1스캔라인(SCAN1)을 통해 로직하이의 제1스캔신호(Scan1)가 인가되고, 제2스캔라인(SCAN2)을 통해 로직하이의 제2스캔신호(Scan2)가 인가되고, 제3스캔라인(SCAN3)을 통해 로직로우의 제3스캔신호(Scan3)가 인가되고, 발광신호라인(EM)을 통해 로직하이의 발광신호(Em1)가 인가된다.

로직로우의 제3스캔신호(Scan3)에 대응하여 제N서브 픽셀(SP n)의 제1트랜지스터(T1)와 제2트랜지스터(T2)는 턴온된다. 턴온된 제1트랜지스터(T1)와 제2트랜지스터(T2)에 의해, 제N서브 픽셀(SP n)의 구동 트랜지스터(DR)의 게이트전극과 제2전극이 전기적으로 연결되는 다이오드커넥션 상태가 되어 문턱전압(Vth)이 샘플링되고 제3노드(N3)에는 제N데이터전압(Vdata의 n참고)이 인가되면서 커패시터(CST)에 저장되는 프로그래밍이 진행된다. 이 기간 동안, 제1노드(N1)와 제2노드(N2)는 제1전위전원(VDD)-구동 트랜지스터(DR)의 문턱전압(Vth) 간의 차이값인 VDD-Vth가 된다.

도 18 및 도 22에 도시된 바와 같이, 발광기간(④) 동안, 제1스캔라인(SCAN1)을 통해 로직하이의 제1스캔신호(Scan1)가 인가되고, 제2스캔라인(SCAN2)을 통해 로직하이의 제2스캔신호(Scan2)가 인가되고, 제3스캔라인(SCAN3)을 통해 로직하이의 제3스캔신호(Scan3)가 인가되고, 발광신호라인(EM)을 통해 로직로우의 발광신호(Em1)가 인가된다.

로직로우의 발광신호(Em1)에 대응하여 제N-1서브 픽셀(SP n-1) 및 제N서브 픽셀(SP n)의 제3트랜지스터(T3)와 제4트랜지스터(T4)는 동시에 턴온된다. 턴온된 제3트랜지스터(T3)에 의해 제3노드(N3)는 레퍼런스전압(Vref)이 인가되고 턴온된 제4트랜지스터(T4)에 의해 물리적으로 분리된 제1노드(N1)와 제4노드(N4)는 전기적으로 연결된다.

구동 트랜지스터(DR)는 커패시터(CST)에 저장된 보상된 데이터전압[VDD-Vth-(Vdata-Vref)]을 기반으로 구동전류를 생성하고 생성된 구동전류는 제4트랜지스터(T4)를 통해 유기 발광다이오드(OLED)의 애노드전극에 인가된다. 그리고 유기 발광다이오드(OLED)는 구동전류에 대응하여 빛을 발광한다.

본 발명의 제3실시예에 따르면, 제N-1서브 픽셀(SP n-1) 및 제N서브 픽셀(SP n)은 픽셀의 샘플링 및 프로그램 기간이 구분되지만 초기화 기간과 발광기간이 동시에 이루어진다. 본 발명의 제3실시예는 제2실시예를 기반으로 하므로 이 또한 제1전위전원(VDD)과 레퍼런스전압(Vref) 간의 쇼트 발생 가능성을 억제할 수 있다. 그리고 제1전위전원(VDD)과 레퍼런스전압(Vref) 간의 쇼트 발생 가능성을 억제하게 됨에 따라 소비전력 상승이나 불안정한 동작 발생 가능성 또한 억제할 수 있다. 한편, 본 발명의 제3실시예는 제2실시예를 기반으로 하였으나 이는 제1실시예를 기반으로 구현할 수도 있다.

도 23 및 도 24에 도시된 바와 같이, 본 발명의 제3실시예를 따르면, 제N-1서브 픽셀(SP n-1) 및 제N서브 픽셀(SP n)을 플립(Flip)(또는 미러)형으로 구현할 수 있다. 이때, 제1스캔라인(SCAN1)과 발광신호라인(EM)은 제N-1서브 픽셀(SP n-1) 및 제N서브 픽셀(SP n)이 공유하므로 가장 가까운 영역에 배치(인접 배치)할 수 있다. 그리고 제N-1서브 픽셀(SP n-1)과 제N서브 픽셀(SP n)이 공유하지 않는 제2스캔라인(SCAN2)과 제3스캔라인(SCAN3)은 가장 먼 영역에 배치(이격 배치)할 수 있다.

도 23과 같은 형태로 제N-1서브 픽셀(SP n-1) 및 제N서브 픽셀(SP n)을 구현하면, 제1스캔라인(SCAN1)을 듀얼로 배치할 수 있고 또한 제1스캔라인(SCAN1)의 두께(width)를 증가시킬 수 있는 등 설계의 자유도가 높아진다. 제1스캔라인(SCAN1)의 두께를 점진적으로 증가시킨 후 시뮬레이션을 한 결과 도 24와 같이 스캔신호의 폴링타임 신호지연(falling delay) 문제 또한 저감 가능한 것으로 나타났다. (제1스캔라인(SCAN1)의 두께가 증가할수록 tran1에서 tran4로 폴링타임이 빨라진다)

도 25 및 도 27에 도시된 바와 같이, 본 발명의 제3실시예(도 25 (b) 및 도 27)를 따르면, 종래 기술(도 25 (a) 및 도 26) 대비 시프트레지스터의 구성 또한 단순화할 수 있는데, 이를 설명하면 다음과 같다.

종래 기술(도 25 (a) 및 도 26)은 내부 보상회로를 갖는 서브 픽셀의 구동을 위해 제1스캔신호를 생성하는 제1스캔신호 생성회로(SCAN1), 제2스캔신호를 생성하는 제2스캔신호 생성회로(SCAN2) 및 발광신호를 생성하는 발광신호 생성회로(EM)를 포함하는 형태로 시프트레지스터의 스테이지들(STG1 ~ STG4)이 구현된다.

그러나 본 발명의 제3실시예(도 25 (b) 및 도 27)는 이전의 설명을 통해 알 수 있듯이 인접하는 이전 단의 스캔신호를 이용하도록 접속되어 하나의 스캔라인이 삭제됨에 따라 제1스캔신호 생성회로(SCAN1)와 발광신호 생성회로(EM)를 포함하는 형태로 시프트레지스터의 스테이지들(STG1 ~ STG4)의 구성을 단순화할 수 있다.

그 결과, 본원 발명의 제3실시예(도 25 (b) 및 도 27)는 시프트레지스터가 차지하는 면적을 감소시켜 표시 패널을 네로우 베젤화할 수 있음은 물론이고 중형급 이상의 모델이나 고해상도 모델 구현 시 이점을 제공할 수 있다. 이와 같은 이점은 제1 및 제2실시예에도 모두 적용 가능하다. 그 이유는 제1 및 제2실시예 또한 제3실시예와 같이 제1스캔라인을 이전 단에 접속하고 제2스캔라인을 현재 단에 접속하는 구조로 구현 가능하기 때문이다.

이상 본 발명은 픽셀 구동 시 제1전위전원과 레퍼런스전압 간의 쇼트 발생 가능성을 방지할 수 있는 방식을 취하게 됨에 따라 소비전력 상승이나 불안정한 동작 발생 가능성을 억제할 수 있는 효과가 있다. 또한, 본 발명은 인접하는 두 서브 픽셀의 스캔라인 공유 접속 구조를 통해 시프트레지스터가 차지하는 하는 면적을 감소시켜 표시 패널을 네로우 베젤화할 수 있음은 물론이고 중형급 이상의 모델이나 고해상도 모델 구현 시 이점을 제공할 수 있는 효과가 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

T1: 제1트랜지스터 T2: 제2트랜지스터
T2a: 제2A트랜지스터 T2b: 제2B트랜지스터
T3: 제3트랜지스터 T4: 제4트랜지스터
T5: 제5트랜지스터 T6: 제6트랜지스터
DR: 구동 트랜지스터 SCAN1: 제1스캔라인
SCAN2: 제2스캔라인 SCAN3: 제3스캔라인
EM: 발광신호라인

Claims (12)

1. 영상을 표시하는 표시 패널;
   상기 표시 패널의 데이터라인을 통해 데이터전압을 공급하는 데이터 구동부; 및
   상기 표시 패널의 스캔라인을 통해 스캔신호를 공급하는 스캔 구동부를 포함하고,
   상기 표시 패널은
   제1스캔라인을 통해 인가된 제1스캔신호에 응답하여 발광다이오드의 애노드전극과 구동 트랜지스터의 게이트전극에 레퍼런스전압이 동시에 인가되고,
   제2스캔라인을 통해 인가된 제2스캔신호에 응답하여 상기 구동 트랜지스터의 게이트전극과 제2전극이 전기적으로 연결됨과 더불어 데이터라인을 통해 인가된 데이터전압이 커패시터에 저장되는 제N서브 픽셀을 포함하고,
   상기 제N서브 픽셀은
   상기 제2스캔라인에 게이트전극이 연결되고 제1데이터라인에 제1전극이 연결된 제1트랜지스터와,
   상기 제1트랜지스터의 제2전극에 일단이 연결된 커패시터와,
   상기 제2스캔라인에 게이트전극이 연결되고 상기 커패시터의 타단에 제1전극이 연결된 제2트랜지스터와,
   상기 커패시터의 타단에 게이트전극이 연결되고 제1전원라인에 제1전극이 연결된 구동 트랜지스터와,
   발광신호라인에 게이트전극이 연결되고 상기 커패시터의 일단에 제1전극이 연결되고 레퍼런스라인에 제2전극이 연결된 제3트랜지스터와,
   상기 발광신호라인에 게이트전극이 연결되고 상기 구동 트랜지스터의 제2전극에 제1전극이 연결된 제4트랜지스터와,
   상기 제1스캔라인에 게이트전극이 연결되고 상기 레퍼런스라인에 제1전극이 연결되고 상기 제4트랜지스터의 제2전극에 제2전극이 연결된 제5트랜지스터와,
   상기 제1스캔라인에 게이트전극이 연결되고 상기 커패시터의 타단 및 상기 구동 트랜지스터의 게이트전극에 제1전극이 연결되고 상기 레퍼런스라인에 제2전극이 연결된 제6트랜지스터와,
   상기 제4트랜지스터의 제2전극에 애노드전극이 연결되고 제2전원라인에 캐소드전극이 연결된 발광다이오드를 포함하는 발광표시장치.
2. 삭제
3. 제1항에 있어서,
   상기 제2트랜지스터는
   상기 제2스캔라인을 통해 인가된 제2스캔신호에 응답하여 턴온되는 제2A트랜지스터와,
   상기 제2스캔라인을 통해 인가된 제2스캔신호에 응답하여 턴온되는 제2B트랜지스터를 포함하는 발광표시장치.
4. 제1항에 있어서,
   상기 제1스캔라인은 상기 제N서브 픽셀의 이전 단에 위치하는 제N-1서브 픽셀에 스캔신호를 공급하는 제N-1스캔라인이고,
   상기 제2스캔라인은 상기 제N서브 픽셀에 스캔신호를 공급하는 제N스캔라인인 발광표시장치.
5. 삭제
6. 제1항에 있어서,
   상기 제2트랜지스터는
   상기 제2스캔라인에 게이트전극이 연결되고 상기 커패시터의 타단에 제1전극이 연결된 제2A트랜지스터와,
   상기 제2스캔라인에 게이트전극이 연결되고 상기 제2A트랜지스터의 제2전극에 제1전극이 연결되고 상기 구동 트랜지스터의 제2전극에 제2전극이 연결된 제2B트랜지스터를 포함하는 발광표시장치.
7. 제N-1서브 픽셀과 제N서브 픽셀을 포함하는 표시 패널;
   상기 표시 패널의 데이터라인을 통해 데이터전압을 공급하는 데이터 구동부; 및
   상기 표시 패널의 스캔라인을 통해 스캔신호를 공급하는 스캔 구동부를 포함하고,
   상기 제N-1서브 픽셀과 상기 제N서브 픽셀은 데이터전압 저장용 소자의 타단과 구동전류를 생성하는 트랜지스터의 게이트전극이 접속된 노드가 동시에 초기화된 이후 동시에 빛을 발광하고,
   상기 제N-1서브 픽셀과 상기 제N서브 픽셀은
   제1스캔라인을 통해 인가된 제1스캔신호에 응답하여 발광다이오드의 애노드전극과 상기 구동 전류를 생성하는 트랜지스터의 게이트전극에 레퍼런스전압이 동시에 인가되고,
   상기 제N-1서브 픽셀은
   제2스캔라인을 통해 인가된 제2스캔신호에 응답하여 구동전류를 생성하는 소자의 문턱전압이 샘플링됨과 더불어 데이터라인을 통해 인가된 제N-1데이터전압이 상기 제N-1서브 픽셀의 데이터전압 저장용 소자에 저장되고,
   상기 제N-1서브 픽셀은
   상기 제2스캔라인에 게이트전극이 연결되고 제1데이터라인에 제1전극이 연결된 제1트랜지스터와,
   상기 제1트랜지스터의 제2전극에 일단이 연결된 커패시터와,
   상기 제2스캔라인에 게이트전극이 연결되고 상기 커패시터의 타단에 제1전극이 연결된 제2트랜지스터와,
   상기 커패시터의 타단에 게이트전극이 연결되고 제1전원라인에 제1전극이 연결된 구동 트랜지스터와,
   발광신호라인에 게이트전극이 연결되고 상기 커패시터의 일단에 제1전극이 연결되고 레퍼런스라인에 제2전극이 연결된 제3트랜지스터와,
   상기 발광신호라인에 게이트전극이 연결되고 상기 구동 트랜지스터의 제2전극에 제1전극이 연결된 제4트랜지스터와,
   상기 제1스캔라인에 게이트전극이 연결되고 상기 레퍼런스라인에 제1전극이 연결되고 상기 제4트랜지스터의 제2전극에 제2전극이 연결된 제5트랜지스터와,
   상기 제1스캔라인에 게이트전극이 연결되고 상기 커패시터의 타단 및 상기 구동 트랜지스터의 게이트전극에 제1전극이 연결되고 상기 레퍼런스라인에 제2전극이 연결된 제6트랜지스터와,
   상기 제4트랜지스터의 제2전극에 애노드전극이 연결되고 제2전원라인에 캐소드전극이 연결된 발광다이오드를 포함하는 발광표시장치.
8. 제7항에 있어서,
   상기 제N-1서브 픽셀과 상기 제N서브 픽셀은
   상기 레퍼런스전압을 전달하기 위한 제1스캔라인과 발광제어를 위한 발광신호라인을 공유하는 발광표시장치.
9. 제8항에 있어서,
   상기 제N서브 픽셀은
   제3스캔라인을 통해 인가된 제3스캔신호에 응답하여 구동전류를 생성하는 소자의 문턱전압이 샘플링됨과 더불어 상기 데이터라인을 통해 인가된 제N데이터전압이 상기 제N서브 픽셀의 데이터전압 저장용 소자에 저장되는 발광표시장치.
10. 삭제
11. 제9항에 있어서,
    상기 제N서브 픽셀은
    상기 제3스캔라인에 게이트전극이 연결되고 제1데이터라인에 제1전극이 연결된 제1트랜지스터와,
    상기 제1트랜지스터의 제2전극에 일단이 연결된 커패시터와,
    상기 제2스캔라인에 게이트전극이 연결되고 상기 커패시터의 타단에 제1전극이 연결된 제2트랜지스터와,
    상기 커패시터의 타단에 게이트전극이 연결되고 제1전원라인에 제1전극이 연결된 구동 트랜지스터와,
    상기 발광신호라인에 게이트전극이 연결되고 상기 커패시터의 일단에 제1전극이 연결되고 레퍼런스라인에 제2전극이 연결된 제3트랜지스터와,
    상기 발광신호라인에 게이트전극이 연결되고 상기 구동 트랜지스터의 제2전극에 제1전극이 연결된 제4트랜지스터와,
    상기 제1스캔라인에 게이트전극이 연결되고 상기 레퍼런스라인에 제1전극이 연결되고 상기 제4트랜지스터의 제2전극에 제2전극이 연결된 제5트랜지스터와,
    상기 제1스캔라인에 게이트전극이 연결되고 상기 커패시터의 타단 및 상기 구동 트랜지스터의 게이트전극에 제1전극이 연결되고 상기 레퍼런스라인에 제2전극이 연결된 제6트랜지스터와,
    상기 제4트랜지스터의 제2전극에 애노드전극이 연결되고 제2전원라인에 캐소드전극이 연결된 발광다이오드를 포함하는 발광표시장치.
12. 제9항에 있어서,
    상기 제N-1서브 픽셀과 상기 제N서브 픽셀은
    상기 표시 패널 상에서 상하 또는 좌우로 인접하는 발광표시장치.

Images