KR20210049220A - 픽셀 회로 및 이를 포함하는 표시 장치 - Google Patents

픽셀 회로 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20210049220A
KR20210049220A KR1020190132744A KR20190132744A KR20210049220A KR 20210049220 A KR20210049220 A KR 20210049220A KR 1020190132744 A KR1020190132744 A KR 1020190132744A KR 20190132744 A KR20190132744 A KR 20190132744A KR 20210049220 A KR20210049220 A KR 20210049220A
Authority
KR
South Korea
Prior art keywords
switching element
voltage
period
initialization
turned
Prior art date
Application number
KR1020190132744A
Other languages
English (en)
Inventor
박준현
채종철
서영완
이안수
정보용
조강문
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190132744A priority Critical patent/KR20210049220A/ko
Priority to US17/062,971 priority patent/US11322093B2/en
Priority to CN202011138125.2A priority patent/CN112712773A/zh
Publication of KR20210049220A publication Critical patent/KR20210049220A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

픽셀 회로는 제1 노드에 연결되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 스위칭 소자, 보상 게이트 신호가 인가되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제2 스위칭 소자, 기입 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제3 스위칭 소자, 초기화 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 포함하는 스토리지 캐패시터, 데이터 전압이 인가되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 프로그램 캐패시터 및 상기 제3 노드에 연결되는 제1 전극 및 제2 전원 전압이 인가되는 제2 전극을 포함하는 유기 발광 소자를 포함한다.

Description

픽셀 회로 및 이를 포함하는 표시 장치 {PIXEL CIRCUIT AND DISPLAY APPARATUS INCLUDING THE SAME}
본 발명은 픽셀 회로 및 이를 포함하는 표시 장치에 관한 것으로, 고해상도를 구현할 수 있는 픽셀 회로 및 이를 포함하는 표시 장치에 관한 것이다.
일반적으로, 표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들, 복수의 에미션 라인들 및 복수의 픽셀들을 포함한다. 상기 표시 패널 구동부는 상기 복수의 게이트 라인들에 게이트 신호를 제공하는 게이트 구동부, 상기 데이터 라인들에 데이터 전압을 제공하는 데이터 구동부 및 상기 게이트 구동부 및 상기 데이터 구동부를 제어하는 구동 제어부를 포함한다.
종래의 픽셀 회로는 많은 개수의 트랜지스터들을 포함하여 고해상도를 구현하기 어려운 문제가 있다. 트랜지스터의 개수를 줄이는 경우에 상하 색 편차, 크로스토크 등의 화질 문제가 발생하는 문제가 있다.
본 발명의 목적은 트랜지스터의 개수를 줄이면서 표시 품질을 향상시킬 수 있는 픽셀 회로를 제공하는 것이다.
본 발명의 다른 목적은 상기 픽셀 회로를 포함하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 픽셀 회로는 제1 노드에 연결되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 스위칭 소자, 보상 게이트 신호가 인가되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제2 스위칭 소자, 기입 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제3 스위칭 소자, 초기화 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 포함하는 스토리지 캐패시터, 데이터 전압이 인가되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 프로그램 캐패시터 및 상기 제3 노드에 연결되는 제1 전극 및 제2 전원 전압이 인가되는 제2 전극을 포함하는 유기 발광 소자를 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자는 P형 트랜지스터일 수 있다.
본 발명의 일 실시예에 있어서, 온 바이어스 구간에서, 상기 제1 스위칭 소자가 턴 온되고, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자가 턴 오프되며, 상기 제1 전원 전압은 하이 레벨을 갖고, 상기 제2 전원 전압은 하이 레벨을 가지며, 상기 초기화 전압은 로우 레벨을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 온 바이어스 구간 이후의 초기화 구간에서, 상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자가 턴 온되고, 상기 제1 전원 전압은 로우 레벨을 갖고, 상기 제2 전원 전압은 상기 하이 레벨을 가지며, 상기 초기화 전압은 상기 로우 레벨을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 초기화 구간 이후의 쓰레스홀드 보상 구간에서, 상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자가 턴 온되고, 상기 제1 전원 전압은 상기 하이 레벨을 갖고, 상기 제2 전원 전압은 상기 하이 레벨을 가지며, 상기 초기화 전압은 하이 레벨을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 쓰레스홀드 보상 구간 이후의 프로그래밍 구간에서, 상기 제1 스위칭 소자 및 상기 제3 스위칭 소자는 턴 온되고, 상기 제2 스위칭 소자는 턴 오프되며, 상기 제1 전원 전압은 상기 로우 레벨을 갖고, 상기 제2 전원 전압은 상기 하이 레벨을 가지며, 상기 초기화 전압은 상기 하이 레벨을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 프로그래밍 구간 이후의 발광 전 애노드 초기화 구간에서, 상기 제1 스위칭 소자는 턴 온되고, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자는 턴 오프되며, 상기 제1 전원 전압은 상기 로우 레벨을 갖고, 상기 제2 전원 전압은 상기 하이 레벨을 가지며, 상기 초기화 전압은 상기 로우 레벨을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 전 애노드 초기화 구간 이후의 에미션 구간에서, 상기 제1 스위칭 소자는 턴 온되고, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자는 턴 오프되며, 상기 제1 전원 전압은 상기 하이 레벨을 갖고, 상기 제2 전원 전압은 상기 로우 레벨을 가지며, 상기 초기화 전압은 상기 하이 레벨을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 온 바이어스 구간 이후의 제1 초기화 구간에서, 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자가 턴 온되고 상기 제3 스위칭 소자가 턴 오프되며, 상기 제1 전원 전압은 로우 레벨을 갖고, 상기 제2 전원 전압은 상기 하이 레벨을 가지며, 상기 초기화 전압은 상기 로우 레벨을 가질 수 있다. 상기 제1 초기화 구간 이후의 제2 초기화 구간에서, 상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자가 턴 온되고, 상기 제1 전원 전압은 상기 로우 레벨을 갖고, 상기 제2 전원 전압은 상기 하이 레벨을 가지며, 상기 초기화 전압은 상기 로우 레벨을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 온 바이어스 구간 이후의 초기화 구간에서, 상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자가 턴 온되고, 상기 제1 전원 전압은 로우 레벨을 갖고, 상기 제2 전원 전압은 상기 하이 레벨을 가지며, 상기 초기화 전압은 상기 로우 레벨을 가질 수 있다. 상기 초기화 전압은 상기 온 바이어스 구간과 상기 초기화 구간의 경계에서 일시적으로 하이 레벨을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 온 바이어스 구간 이후의 제1 초기화 구간에서, 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자가 턴 온되고 상기 제3 스위칭 소자가 턴 오프되며, 상기 제1 전원 전압은 로우 레벨을 갖고, 상기 제2 전원 전압은 상기 하이 레벨을 가지며, 상기 초기화 전압은 상기 로우 레벨을 가질 수 있다. 상기 제1 초기화 구간 이후의 제2 초기화 구간에서, 상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자가 턴 온되고, 상기 제1 전원 전압은 상기 로우 레벨을 갖고, 상기 제2 전원 전압은 상기 하이 레벨을 가지며, 상기 초기화 전압은 상기 로우 레벨을 가질 수 있다. 상기 초기화 전압은 상기 온 바이어스 구간과 상기 제1 초기화 구간의 경계에서 일시적으로 하이 레벨을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 보상 게이트 신호는 다른 픽셀의 기입 게이트 신호일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자는 N형 트랜지스터일 수 있다.
본 발명의 일 실시예에 있어서, 초기화 구간에서, 상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자가 턴 온되고, 상기 제1 전원 전압은 하이 레벨 및 로우 레벨 사이의 중간 레벨을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 초기화 구간 이후의 쓰레스홀드 보상 구간에서, 상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자가 턴 온되고, 상기 제1 전원 전압은 상기 로우 레벨을 갖고, 상기 초기화 전압은 로우 레벨을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 쓰레스홀드 보상 구간 이후의 프로그래밍 구간에서, 상기 제1 스위칭 소자 및 상기 제3 스위칭 소자는 턴 온되고, 상기 제2 스위칭 소자는 턴 오프되며, 상기 제1 전원 전압은 상기 하이 레벨을 갖고, 상기 초기화 전압은 상기 로우 레벨을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 프로그래밍 구간 이후의 에미션 구간에서, 상기 제1 스위칭 소자는 턴 온되고, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자는 턴 오프되며, 상기 제1 전원 전압은 상기 하이 레벨을 갖고, 상기 초기화 전압은 하이 레벨을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 보상 게이트 신호는 다른 픽셀의 기입 게이트 신호일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 스위칭 소자는 P형 트랜지스터일 수 있다. 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자는 N형 트랜지스터일 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 게이트 구동부 및 데이터 구동부를 포함한다. 상기 표시 패널은 복수의 픽셀을 포함한다. 상기 게이트 구동부는 상기 픽셀에 기입 게이트 신호를 출력한다. 상기 데이터 구동부는 상기 픽셀에 데이터 전압을 출력한다. 상기 픽셀은 제1 노드에 연결되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 스위칭 소자, 보상 게이트 신호가 인가되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제2 스위칭 소자, 상기 기입 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제3 스위칭 소자, 초기화 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 포함하는 스토리지 캐패시터, 상기 데이터 전압이 인가되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 프로그램 캐패시터 및 상기 제3 노드에 연결되는 제1 전극 및 제2 전원 전압이 인가되는 제2 전극을 포함하는 유기 발광 소자를 포함한다.
이와 같은 픽셀 회로 및 상기 픽셀 회로를 포함하는 표시 장치에 따르면, 픽셀 회로는 세 개의 트랜지스터와 두 개의 캐패시터를 포함하여 고해상도의 표시 패널을 구현할 수 있다.
또한, 상기 픽셀 회로의 구동 신호를 적절히 제어하여 트랜지스터의 개수를 줄이면서도 상하 색 편차, 크로스토크 등을 개선하여 표시 패널의 표시 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 패널의 픽셀 회로를 나타내는 회로도이다.
도 3은 도 2의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 4는 도 3의 초기화 구간에서 도 1의 표시 패널의 픽셀 회로를 나타내는 회로도이다.
도 5는 도 3의 쓰레스홀드 보상 구간에서 도 1의 표시 패널의 픽셀 회로를 나타내는 회로도이다.
도 6은 도 3의 프로그래밍 구간에서 도 1의 표시 패널의 픽셀 회로를 나타내는 회로도이다.
도 7은 도 3의 발광 전 애노드 초기화 구간에서 도 1의 표시 패널의 픽셀 회로를 나타내는 회로도이다.
도 8은 도 3의 에미션 구간에서 도 1의 표시 패널의 픽셀 회로를 나타내는 회로도이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 12는 본 발명의 일 실시예에 따른 표시 패널의 픽셀 회로를 나타내는 회로도이다.
도 13은 도 12의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 14는 도 13의 초기화 구간 및 쓰레스홀드 보상 구간에서 도 12의 표시 패널의 픽셀 회로를 나타내는 회로도이다.
도 15는 도 13의 프로그래밍 구간에서 도 12의 표시 패널의 픽셀 회로를 나타내는 회로도이다.
도 16은 도 13의 에미션 구간에서 도 12의 표시 패널의 픽셀 회로를 나타내는 회로도이다.
도 17은 본 발명의 일 실시예에 따른 표시 패널의 픽셀 회로를 나타내는 회로도이다.
도 18은 본 발명의 일 실시예에 따른 표시 패널의 픽셀 회로를 나타내는 회로도이다.
도 19는 본 발명의 일 실시예에 따른 표시 패널의 픽셀 회로를 나타내는 회로도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.
상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.
상기 표시 패널(100)은 복수의 게이트 라인들(GWL, GCL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GWL, GCL), 상기 데이터 라인들(DL) 및 상기 에미션 라인들(EL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 상기 게이트 라인들(GWL, GCL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다.
상기 구동 제어부(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신한다. 예를 들어, 상기 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 백색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성한다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성한다. 상기 구동 제어부(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.
상기 게이트 구동부(300)는 상기 구동 제어부(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GWL, GCL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GWL, GCL)에 출력할 수 있다. 예를 들어, 상기 게이트 구동부(300)는 상기 표시 패널(100) 내에 집적될 수 있다. 예를 들어, 상기 게이트 구동부(300)는 상기 표시 패널(100) 내에 실장될 수 있다.
상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.
예를 들어, 상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.
상기 데이터 구동부(500)는 상기 구동 제어부(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.
도 2는 도 1의 표시 패널(100)의 픽셀 회로를 나타내는 회로도이다. 도 3은 도 2의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다. 도 4는 도 3의 초기화 구간(INITIAL)에서 도 1의 표시 패널(100)의 픽셀 회로를 나타내는 회로도이다. 도 5는 도 3의 쓰레스홀드 보상 구간(VTH COMP)에서 도 1의 표시 패널(100)의 픽셀 회로를 나타내는 회로도이다. 도 6은 도 3의 프로그래밍 구간(PROGRAMMING)에서 도 1의 표시 패널(100)의 픽셀 회로를 나타내는 회로도이다. 도 7은 도 3의 발광 전 애노드 초기화 구간(BCB)에서 도 1의 표시 패널(100)의 픽셀 회로를 나타내는 회로도이다. 도 8은 도 3의 에미션 구간(EMISSION)에서 도 1의 표시 패널(100)의 픽셀 회로를 나타내는 회로도이다.
도 1 내지 도 8을 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 유기 발광 소자(OLED)를 포함한다.
상기 픽셀들은 기입 게이트 신호(GW), 보상 게이트 신호(GC), 상기 데이터 전압(VDATA), 초기화 전압(VINIT), 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 수신하여, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 유기 발광 소자(OLED)를 발광시켜 상기 영상을 표시한다.
본 실시예에서, 상기 기입 게이트 신호(GW[n])는 픽셀 행(n)에 따라 서로 다른 위상을 갖는 로컬 신호일 수 있다. 이와는 달리, 상기 보상 게이트 신호(GC)는 픽셀 행에 무관하게 같은 값을 갖는 글로벌 신호일 수 있다.
상기 픽셀들 중 적어도 하나는 제1 내지 제3 스위칭 소자(T1 내지 T3), 스토리지 캐패시터(CST), 프로그램 캐패시터(CPR) 및 상기 유기 발광 소자(OLED)를 포함할 수 있다.
본 실시예에서, 상기 제1 내지 제3 스위칭 소자(T1 내지 T3)는 P형 트랜지스터일 수 있다. 예를 들어, 상기 제1 내지 제3 스위칭 소자(T1 내지 T3)는 폴리 실리콘 박막 트랜지스터일 수 있다.
상기 제1 스위칭 소자(T1)는 제1 노드(N1)에 연결되는 제어 전극, 상기 제1 전원 전압(ELVDD)이 인가되는 입력 전극 및 제3 노드(N3)에 연결되는 출력 전극을 포함할 수 있다. 상기 제1 스위칭 소자(T1)의 제어 전극은 게이트 전극, 상기 제1 스위칭 소자(T1)의 입력 전극은 소스 전극, 상기 제1 스위칭 소자(T1)의 출력 전극은 드레인 전극일 수 있다.
상기 제2 스위칭 소자(T2)는 상기 보상 게이트 신호(GC)가 인가되는 제어 전극, 제2 노드(N2)에 연결되는 입력 전극 및 상기 제3 노드(N3)에 연결되는 출력 전극을 포함할 수 있다. 상기 제2 스위칭 소자(T2)의 제어 전극은 게이트 전극, 상기 제2 스위칭 소자(T2)의 입력 전극은 소스 전극, 상기 제2 스위칭 소자(T2)의 출력 전극은 드레인 전극일 수 있다.
상기 제3 스위칭 소자(T3)는 기입 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함할 수 있다. 상기 제3 스위칭 소자(T3)의 제어 전극은 게이트 전극, 상기 제3 스위칭 소자(T3)의 입력 전극은 소스 전극, 상기 제3 스위칭 소자(T3)의 출력 전극은 드레인 전극일 수 있다.
상기 스토리지 캐패시터(CST)는 상기 초기화 전압(VINIT)이 인가되는 제1 전극 및 상기 제1 노드(N1)에 연결되는 제2 전극을 포함할 수 있다.
상기 프로그램 캐패시터(CPR)는 상기 데이터 전압(VDATA)이 인가되는 제1 전극 및 상기 제2 노드(N2)에 연결되는 제2 전극을 포함할 수 있다.
상기 유기 발광 소자(OLED)는 상기 제3 노드에 연결되는 제1 전극 및 제2 전원 전압(ELVSS)이 인가되는 제2 전극을 포함할 수 있다. 상기 유기 발광 소자(OLED)의 상기 제1 전극은 애노드 전극, 상기 유기 발광 소자(OLED)의 상기 제2 전극은 캐소드 전극일 수 있다.
도 3을 보면, 온 바이어스 구간(ON BIAS)에서, 상기 제1 스위칭 소자(T1)가 턴 온되고, 상기 제2 스위칭 소자(T2) 및 상기 제3 스위칭 소자(T3)가 턴 오프되며, 상기 제1 전원 전압(ELVDD)은 하이 레벨을 갖고, 상기 제2 전원 전압(ELVSS)은 하이 레벨을 가지며, 상기 초기화 전압(VINIT)은 로우 레벨을 가질 수 있다.
상기 온 바이어스 구간(ON BIAS)에서, 상기 기입 게이트 신호(GW[n])는 하이 레벨을 갖고, 상기 보상 게이트 신호(GC)는 하이 레벨을 가질 수 있다.
상기 온 바이어스 구간(ON BIAS)에서는 히스테리시스 개선을 위해 상기 제1 스위칭 소자(T1)에 온 바이어스가 인가될 수 있다. 또한, 상기 제1 스위칭 소자(T1)가 턴 온되어 상기 유기 발광 소자(OLED)가 발광하는 것을 방지하기 위해 상기 제2 전원 전압(ELVSS)은 하이 레벨을 가질 수 있다.
도 4를 보면, 상기 온 바이어스 구간(ON BIAS) 이후의 초기화 구간(INITIAL)에서, 상기 제1 스위칭 소자(T1), 상기 제2 스위칭 소자(T2) 및 상기 제3 스위칭 소자(T3)가 턴 온되고, 상기 제1 전원 전압(ELVDD)은 로우 레벨을 갖고, 상기 제2 전원 전압(ELVSS)은 상기 하이 레벨을 가지며, 상기 초기화 전압(VINIT)은 상기 로우 레벨을 가질 수 있다.
상기 초기화 구간(INITIAL)에서, 상기 기입 게이트 신호(GW[n])는 로우 레벨을 갖고, 상기 보상 게이트 신호(GC)는 로우 레벨을 가질 수 있다.
상기 초기화 구간(INITIAL)에서는 상기 초기화 전압(VINIT)을 이용하여 상기 제1 스위칭 소자(T1)의 제어 전극인 상기 제1 노드(N1)를 초기화 한다. 상기 초기화 구간(INITIAL)에서 상기 제1 노드(N1)는 ELVDD_L+a값을 가질 수 있다. 여기서, ELVDD_L은 상기 제1 전원 전압(ELVDD)의 로우 레벨이고, a는 상기 기입 게이트 신호(GW[n])가 로우 레벨로 활성화되면서 챠지 쉐어링에 의해 발생하는 값이다.
도 5를 보면, 상기 초기화 구간(INITIAL) 이후의 쓰레스홀드 보상 구간(VTH COMP)에서, 상기 제1 스위칭 소자(T1), 상기 제2 스위칭 소자(T2) 및 상기 제3 스위칭 소자(T3)가 턴 온되고, 상기 제1 전원 전압(ELVDD)은 상기 하이 레벨을 갖고, 상기 제2 전원 전압(ELVSS)은 상기 하이 레벨을 가지며, 상기 초기화 전압(VINIT)은 하이 레벨을 가질 수 있다.
상기 쓰레스홀드 보상 구간(VTH COMP)에서, 상기 기입 게이트 신호(GW[n])는 로우 레벨을 갖고, 상기 보상 게이트 신호(GC)는 로우 레벨을 가질 수 있다.
상기 쓰레스홀드 보상 구간(VTH COMP)에서는 상기 제1 전원 전압(ELVDD)이 하이 레벨이 되어, 상기 제1 스위칭 소자(T1)의 다이오드 커넥션을 이용하여 상기 제1 스위칭 소자(T1)의 쓰레스홀드 전압(|VTH|)을 보상한다. 상기 쓰레스홀드 보상 구간(VTH COMP)에서 상기 제1 노드(N1)는 ELVDD_H-|VTH|값을 가질 수 있다. 여기서, ELVDD_H는 상기 제1 전원 전압(ELVDD)의 하이 레벨이다.
도 6을 보면, 상기 쓰레스홀드 보상 구간(VTH COMP) 이후의 프로그래밍 구간(PROGRAMMING)에서, 상기 제1 스위칭 소자(T1) 및 상기 제3 스위칭 소자(T3)는 턴 온되고, 상기 제2 스위칭 소자(T2)는 턴 오프되며, 상기 제1 전원 전압(ELVDD)은 상기 로우 레벨을 갖고, 상기 제2 전원 전압(ELVSS)은 상기 하이 레벨을 가지며, 상기 초기화 전압(VINIT)은 상기 하이 레벨을 가질 수 있다.
상기 프로그래밍 구간(PROGRAMMING)에서, 상기 기입 게이트 신호(GW[n])는 상기 표시 패널(100) 내의 픽셀들이 픽셀 행을 따라 스캐닝되면서 순차적으로 로우 레벨을 갖고, 상기 보상 게이트 신호(GC)는 하이 레벨을 가질 수 있다. 도 3에서, 상기 기입 게이트 신호(GW[n])는 제n 픽셀 행의 스캔 신호(SCAN<n>)임을 도시하였다.
상기 프로그래밍 구간(PROGRAMMING)에서는 상기 데이터 라인(DL)을 통해 상기 데이터 전압(VDATA)이 상기 픽셀에 인가될 수 있다. 도 3에서 본 발명의 픽셀 행은 m개이고, 그에 따라 데이터 전압(VDATA)도 제1 내지 제m 계조 전압(DATA<1> 내지 DATA<M>)을 포함하는 것으로 도시하였다.
상기 프로그래밍 구간(PROGRAMMING)에서 상기 제3 스위칭 소자(T3)가 턴 온되어, 상기 제1 노드(N1)와 상기 제2 노드(N2) 간의 챠지 쉐어링과 상기 프로그램 캐패시터(CPR)를 통한 커플링으로 상기 제1 노드(N1)의 전압이 ELVDD_L-|VTH|+a*VDATA가 될 수 있다. 여기서, a는 CPR/(CST+CPR)일 수 있다.
도 7을 보면, 상기 프로그래밍 구간(PROGRAMMING) 이후의 발광 전 애노드 초기화 구간(BCB)에서, 상기 제1 스위칭 소자(T1)는 턴 온되고, 상기 제2 스위칭 소자(T2) 및 상기 제3 스위칭 소자(T3)는 턴 오프되며, 상기 제1 전원 전압(ELVDD)은 상기 로우 레벨을 갖고, 상기 제2 전원 전압(ELVSS)은 상기 하이 레벨을 가지며, 상기 초기화 전압(VINIT)은 상기 로우 레벨을 가질 수 있다.
상기 발광 전 애노드 초기화 구간(BCB)에서, 상기 기입 게이트 신호(GW[n])는 하이 레벨을 갖고, 상기 보상 게이트 신호(GC)는 하이 레벨을 가질 수 있다.
상기 발광 전 애노드 초기화 구간(BCB)에서는 발광 전에 상기 유기 발광 소자(OLED)의 상기 애노드 전극(N3)을 초기화하여 저계조 표시 영상의 얼룩을 개선할 수 있다. 또한, 상기 발광 전 애노드 초기화 구간(BCB)에서 상기 제1 전원 전압(ELVDD)이 로우 레벨을 가지므로 상기 유기 발광 소자(OLED)의 상기 애노드 전극(N3)이 안정적으로 초기화될 수 있다.
도 8을 보면, 상기 발광 전 애노드 초기화 구간(BCB) 이후의 에미션 구간(EMISSION)에서, 상기 제1 스위칭 소자(T1)는 턴 온되고, 상기 제2 스위칭 소자(T2) 및 상기 제3 스위칭 소자(T3)는 턴 오프되며, 상기 제1 전원 전압(ELVDD)은 상기 하이 레벨을 갖고, 상기 제2 전원 전압(ELVSS)은 상기 로우 레벨을 가지며, 상기 초기화 전압(VINIT)은 상기 하이 레벨을 가질 수 있다.
상기 에미션 구간(EMISSION)에서, 상기 기입 게이트 신호(GW[n])는 하이 레벨을 갖고, 상기 보상 게이트 신호(GC)는 하이 레벨을 가질 수 있다.
상기 에미션 구간(EMISSION)에서는 상기 제1 스위칭 소자(T1)가 턴 온되고, 상기 제1 전원 전압(ELVDD)이 하이 레벨을 가지며, 상기 제2 전원 전압(ELVSS)이 로우 레벨을 가지므로, 상기 제1 스위칭 소자(T1)를 통해 커런트 패스(current path)가 형성될 수 있다. 상기 에미션 구간(EMISSION)에서 상기 유기 발광 소자(ELVDD)는 상기 제1 스위칭 소자(T1)를 통해 흐르는 전류로 인해 발광할 수 있다.
본 실시예에 따르면, 픽셀 회로는 세 개의 트랜지스터(T1, T2, T3)와 두 개의 캐패시터(CST, CPR)를 포함하여 고해상도의 표시 패널(100)을 구현할 수 있다.
또한, 상기 픽셀 회로의 구동 신호를 적절히 제어하여 트랜지스터의 개수를 줄이면서도 상하 색 편차, 크로스토크 등을 개선하여 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
본 실시예에 따른 픽셀 회로 및 표시 장치는 기입 게이트 신호(GW[n])의 타이밍을 제외하면, 도 1 내지 도 8의 픽셀 회로 및 표시 장치와 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 2, 도 4 내지 도 9를 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 유기 발광 소자(OLED)를 포함한다.
상기 픽셀들 중 적어도 하나는 제1 내지 제3 스위칭 소자(T1 내지 T3), 스토리지 캐패시터(CST), 프로그램 캐패시터(CPR) 및 상기 유기 발광 소자(OLED)를 포함할 수 있다.
본 실시예에서, 상기 제1 내지 제3 스위칭 소자(T1 내지 T3)는 P형 트랜지스터일 수 있다. 예를 들어, 상기 제1 내지 제3 스위칭 소자(T1 내지 T3)는 폴리 실리콘 박막 트랜지스터일 수 있다.
도 9를 보면, 온 바이어스 구간(ON BIAS)에서, 상기 제1 스위칭 소자(T1)가 턴 온되고, 상기 제2 스위칭 소자(T2) 및 상기 제3 스위칭 소자(T3)가 턴 오프되며, 상기 제1 전원 전압(ELVDD)은 하이 레벨을 갖고, 상기 제2 전원 전압(ELVSS)은 하이 레벨을 가지며, 상기 초기화 전압(VINIT)은 로우 레벨을 가질 수 있다.
상기 온 바이어스 구간(ON BIAS) 이후의 제1 초기화 구간(INITIAL의 전기 구간)에서, 상기 제1 스위칭 소자(T1) 및 상기 제2 스위칭 소자(T2)가 턴 온되고 상기 제3 스위칭 소자(T3)가 턴 오프되며, 상기 제1 전원 전압(ELVDD)은 로우 레벨을 갖고, 상기 제2 전원 전압(ELVSS)은 상기 하이 레벨을 가지며, 상기 초기화 전압(VINIT)은 상기 로우 레벨을 가질 수 있다.
상기 제1 초기화 구간(INITIAL의 전기 구간) 이후의 제2 초기화 구간(INITIAL의 후기 구간)에서, 상기 제1 스위칭 소자(T1), 상기 제2 스위칭 소자(T2) 및 상기 제3 스위칭 소자(T3)가 턴 온되고, 상기 제1 전원 전압(ELVDD)은 상기 로우 레벨을 갖고, 상기 제2 전원 전압(ELVSS)은 상기 하이 레벨을 가지며, 상기 초기화 전압(VINIT)은 상기 로우 레벨을 가질 수 있다.
상기 제1 초기화 구간(INITIAL의 전기 구간)에서, 상기 기입 게이트 신호(GW[n])는 하이 레벨을 갖고, 상기 보상 게이트 신호(GC)는 로우 레벨을 가질 수 있다. 반면, 상기 제2 초기화 구간(INITIAL의 후기 구간)에서, 상기 기입 게이트 신호(GW[n])는 로우 레벨을 갖고, 상기 보상 게이트 신호(GC)는 로우 레벨을 가질 수 있다.
상기 제1 초기화 구간(INITIAL의 전기 구간)에서는 상기 제1 및 제2 스위칭 소자(T1, T2)만이 턴 온되며, 상기 제2 노드(N2) 및 상기 제3 노드(N3)가 초기화 될 수 있다. 상기 제2 초기화 구간(INITIAL의 후기 구간)에서는 상기 제1 내지 제3 스위칭 소자(T1, T2, T3)가 모두 턴 온되며, 상기 제1 노드(N1), 상기 제2 노드(N2), 상기 제3 노드(N3) 및 상기 스토리지 캐패시터(CST)가 초기화 될 수 있다.
본 실시예에 따르면, 픽셀 회로는 세 개의 트랜지스터(T1, T2, T3)와 두 개의 캐패시터(CST, CPR)를 포함하여 고해상도의 표시 패널(100)을 구현할 수 있다.
또한, 상기 픽셀 회로의 구동 신호를 적절히 제어하여 트랜지스터의 개수를 줄이면서도 상하 색 편차, 크로스토크 등을 개선하여 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
본 실시예에 따른 픽셀 회로 및 표시 장치는 초기화 전압(VINIT)의 타이밍을 제외하면, 도 1 내지 도 8의 픽셀 회로 및 표시 장치와 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 2, 도 4 내지 도 8 및 도 10을 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 유기 발광 소자(OLED)를 포함한다.
상기 픽셀들 중 적어도 하나는 제1 내지 제3 스위칭 소자(T1 내지 T3), 스토리지 캐패시터(CST), 프로그램 캐패시터(CPR) 및 상기 유기 발광 소자(OLED)를 포함할 수 있다.
본 실시예에서, 상기 제1 내지 제3 스위칭 소자(T1 내지 T3)는 P형 트랜지스터일 수 있다. 예를 들어, 상기 제1 내지 제3 스위칭 소자(T1 내지 T3)는 폴리 실리콘 박막 트랜지스터일 수 있다.
도 10을 보면, 온 바이어스 구간(ON BIAS)에서, 상기 제1 스위칭 소자(T1)가 턴 온되고, 상기 제2 스위칭 소자(T2) 및 상기 제3 스위칭 소자(T3)가 턴 오프되며, 상기 제1 전원 전압(ELVDD)은 하이 레벨을 갖고, 상기 제2 전원 전압(ELVSS)은 하이 레벨을 가지며, 상기 초기화 전압(VINIT)은 로우 레벨을 가질 수 있다.
상기 온 바이어스 구간(ON BIAS) 이후의 초기화 구간(INITIAL)에서, 상기 제1 스위칭 소자(T1), 상기 제2 스위칭 소자(T2) 및 상기 제3 스위칭 소자(T3)가 턴 온되고, 상기 제1 전원 전압(ELVDD)은 로우 레벨을 갖고, 상기 제2 전원 전압(ELVSS)은 상기 하이 레벨을 가지며, 상기 초기화 전압(VINIT)은 상기 로우 레벨을 가질 수 있다.
본 실시예에서, 상기 초기화 전압(VINIT)은 상기 온 바이어스 구간(ON BIAS)과 상기 초기화 구간(INITIAL)의 경계에서 일시적으로 하이 레벨을 가질 수 있다.
이 경우, 상기 초기화 구간(INITIAL)에서 상기 제1 노드(N1)의 전압이 순간적으로 더욱 크게 감소할 수 있다. 따라서, 상기 제1 노드(N1)의 초기화가 더욱 안정적으로 수행될 수 있다.
본 실시예에 따르면, 픽셀 회로는 세 개의 트랜지스터(T1, T2, T3)와 두 개의 캐패시터(CST, CPR)를 포함하여 고해상도의 표시 패널(100)을 구현할 수 있다.
또한, 상기 픽셀 회로의 구동 신호를 적절히 제어하여 트랜지스터의 개수를 줄이면서도 상하 색 편차, 크로스토크 등을 개선하여 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
본 실시예에 따른 픽셀 회로 및 표시 장치는 기입 게이트 신호(GW[n])의 타이밍을 제외하면, 도 10의 픽셀 회로 및 표시 장치와 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 2, 도 4 내지 도 8 및 도 11을 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 유기 발광 소자(OLED)를 포함한다.
상기 픽셀들 중 적어도 하나는 제1 내지 제3 스위칭 소자(T1 내지 T3), 스토리지 캐패시터(CST), 프로그램 캐패시터(CPR) 및 상기 유기 발광 소자(OLED)를 포함할 수 있다.
본 실시예에서, 상기 제1 내지 제3 스위칭 소자(T1 내지 T3)는 P형 트랜지스터일 수 있다. 예를 들어, 상기 제1 내지 제3 스위칭 소자(T1 내지 T3)는 폴리 실리콘 박막 트랜지스터일 수 있다.
도 11을 보면, 온 바이어스 구간(ON BIAS)에서, 상기 제1 스위칭 소자(T1)가 턴 온되고, 상기 제2 스위칭 소자(T2) 및 상기 제3 스위칭 소자(T3)가 턴 오프되며, 상기 제1 전원 전압(ELVDD)은 하이 레벨을 갖고, 상기 제2 전원 전압(ELVSS)은 하이 레벨을 가지며, 상기 초기화 전압(VINIT)은 로우 레벨을 가질 수 있다.
상기 온 바이어스 구간(ON BIAS) 이후의 제1 초기화 구간(INITIAL의 전기 구간)에서, 상기 제1 스위칭 소자(T1) 및 상기 제2 스위칭 소자(T2)가 턴 온되고 상기 제3 스위칭 소자(T3)가 턴 오프되며, 상기 제1 전원 전압(ELVDD)은 로우 레벨을 갖고, 상기 제2 전원 전압(ELVSS)은 상기 하이 레벨을 가지며, 상기 초기화 전압(VINIT)은 상기 로우 레벨을 가질 수 있다.
상기 제1 초기화 구간(INITIAL의 전기 구간) 이후의 제2 초기화 구간(INITIAL의 후기 구간)에서, 상기 제1 스위칭 소자(T1), 상기 제2 스위칭 소자(T2) 및 상기 제3 스위칭 소자(T3)가 턴 온되고, 상기 제1 전원 전압(ELVDD)은 상기 로우 레벨을 갖고, 상기 제2 전원 전압(ELVSS)은 상기 하이 레벨을 가지며, 상기 초기화 전압(VINIT)은 상기 로우 레벨을 가질 수 있다.
상기 제1 초기화 구간(INITIAL의 전기 구간)에서, 상기 기입 게이트 신호(GW[n])는 하이 레벨을 갖고, 상기 보상 게이트 신호(GC)는 로우 레벨을 가질 수 있다. 반면, 상기 제2 초기화 구간(INITIAL의 후기 구간)에서, 상기 기입 게이트 신호(GW[n])는 로우 레벨을 갖고, 상기 보상 게이트 신호(GC)는 로우 레벨을 가질 수 있다.
상기 제1 초기화 구간(INITIAL의 전기 구간)에서는 상기 제1 및 제2 스위칭 소자(T1, T2)만이 턴 온되며, 상기 제2 노드(N2) 및 상기 제3 노드(N3)가 초기화 될 수 있다. 상기 제2 초기화 구간(INITIAL의 후기 구간)에서는 상기 제1 내지 제3 스위칭 소자(T1, T2, T3)가 모두 턴 온되며, 상기 제1 노드(N1), 상기 제2 노드(N2), 상기 제3 노드(N3) 및 상기 스토리지 캐패시터(CST)가 초기화 될 수 있다.
본 실시예에서, 상기 초기화 전압(VINIT)은 상기 온 바이어스 구간(ON BIAS)과 상기 제1 초기화 구간(INITIAL의 초기 구간)의 경계에서 일시적으로 하이 레벨을 가질 수 있다.
이 경우, 초기화 구간(INITIAL)에서 상기 제1 노드(N1)의 전압이 순간적으로 더욱 크게 감소할 수 있다. 따라서, 상기 제1 노드(N1)의 초기화가 더욱 안정적으로 수행될 수 있다.
본 실시예에 따르면, 픽셀 회로는 세 개의 트랜지스터(T1, T2, T3)와 두 개의 캐패시터(CST, CPR)를 포함하여 고해상도의 표시 패널(100)을 구현할 수 있다.
또한, 상기 픽셀 회로의 구동 신호를 적절히 제어하여 트랜지스터의 개수를 줄이면서도 상하 색 편차, 크로스토크 등을 개선하여 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시 패널(100)의 픽셀 회로를 나타내는 회로도이다. 도 13은 도 12의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다. 도 14는 도 13의 초기화 구간(INITIAL) 및 쓰레스홀드 보상 구간(COMP)에서 도 12의 표시 패널(100)의 픽셀 회로를 나타내는 회로도이다. 도 15는 도 13의 프로그래밍 구간(PROGRAMMING)에서 도 12의 표시 패널(100)의 픽셀 회로를 나타내는 회로도이다. 도 16은 도 13의 에미션 구간(EMISSION)에서 도 12의 표시 패널(100)의 픽셀 회로를 나타내는 회로도이다.
본 실시예에 따른 픽셀 회로 및 표시 장치는 제1 내지 제3 스위칭 소자가 N형 트랜지스터인 것과 입력 신호들의 타이밍을 제외하면, 도 1 내지 도 8의 픽셀 회로 및 표시 장치와 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 12 내지 도 16을 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 유기 발광 소자(OLED)를 포함한다.
상기 픽셀들은 기입 게이트 신호(GW), 보상 게이트 신호(GC), 상기 데이터 전압(VDATA), 초기화 전압(VEM), 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 수신하여, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 유기 발광 소자(OLED)를 발광시켜 상기 영상을 표시한다.
본 실시예에서, 상기 기입 게이트 신호(GW[n])는 픽셀 행(n)에 따라 서로 다른 위상을 갖는 로컬 신호일 수 있다. 이와는 달리, 상기 보상 게이트 신호(GC)는 픽셀 행에 무관하게 같은 값을 갖는 글로벌 신호일 수 있다.
상기 픽셀들 중 적어도 하나는 제1 내지 제3 스위칭 소자(T1 내지 T3), 스토리지 캐패시터(CST), 프로그램 캐패시터(CPR) 및 상기 유기 발광 소자(OLED)를 포함할 수 있다.
본 실시예에서, 상기 제1 내지 제3 스위칭 소자(T1 내지 T3)는 N형 트랜지스터일 수 있다. 예를 들어, 상기 제1 내지 제3 스위칭 소자(T1 내지 T3)는 산화물 박막 트랜지스터일 수 있다.
상기 제1 스위칭 소자(T1)는 제1 노드(N1)에 연결되는 제어 전극, 상기 제1 전원 전압(ELVDD)이 인가되는 입력 전극 및 제3 노드(N3)에 연결되는 출력 전극을 포함할 수 있다. 상기 제1 스위칭 소자(T1)의 제어 전극은 게이트 전극, 상기 제1 스위칭 소자(T1)의 입력 전극은 소스 전극, 상기 제1 스위칭 소자(T1)의 출력 전극은 드레인 전극일 수 있다.
상기 제2 스위칭 소자(T2)는 상기 보상 게이트 신호(GC)가 인가되는 제어 전극, 제2 노드(N2)에 연결되는 입력 전극 및 상기 제3 노드(N3)에 연결되는 출력 전극을 포함할 수 있다. 상기 제2 스위칭 소자(T2)의 제어 전극은 게이트 전극, 상기 제2 스위칭 소자(T2)의 입력 전극은 소스 전극, 상기 제2 스위칭 소자(T2)의 출력 전극은 드레인 전극일 수 있다.
상기 제3 스위칭 소자(T3)는 기입 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함할 수 있다. 상기 제3 스위칭 소자(T3)의 제어 전극은 게이트 전극, 상기 제3 스위칭 소자(T3)의 입력 전극은 소스 전극, 상기 제3 스위칭 소자(T3)의 출력 전극은 드레인 전극일 수 있다.
상기 스토리지 캐패시터(CST)는 상기 초기화 전압(VEM)이 인가되는 제1 전극 및 상기 제1 노드(N1)에 연결되는 제2 전극을 포함할 수 있다.
상기 프로그램 캐패시터(CPR)는 상기 데이터 전압(VDATA)이 인가되는 제1 전극 및 상기 제2 노드(N2)에 연결되는 제2 전극을 포함할 수 있다.
상기 유기 발광 소자(OLED)는 상기 제3 노드에 연결되는 제1 전극 및 제2 전원 전압(ELVSS)이 인가되는 제2 전극을 포함할 수 있다. 상기 유기 발광 소자(OLED)의 상기 제1 전극은 애노드 전극, 상기 유기 발광 소자(OLED)의 상기 제2 전극은 캐소드 전극일 수 있다.
본 실시예에서, 상기 제2 전원 전압(ELVSS)은 직류 전압일 수 있다. 예를 들어, 상기 제2 전원 전압(ELVSS)은 로우 레벨을 가질 수 있다.
도 13 및 도 14를 보면, 초기화 구간(INITIAL)에서, 상기 제1 스위칭 소자(T1), 상기 제2 스위칭 소자(T2) 및 상기 제3 스위칭 소자(T3)가 턴 온되고, 상기 제1 전원 전압(ELVDD)은 하이 레벨 및 로우 레벨 사이의 중간 레벨을 가질 수 있다.
상기 초기화 구간(INITIAL) 내에서, 상기 초기화 전압(VEM)은 하이 레벨로부터 로우 레벨로 감소할 수 있다. 상기 초기화 구간(INITIAL)에서, 상기 기입 게이트 신호(GW[n])는 하이 레벨을 갖고, 상기 보상 게이트 신호(GC)는 하이 레벨을 가질 수 있다.
상기 초기화 구간(INITIAL)에서는 상기 제1 전원 전압(ELVDD)의 상기 중간 레벨을 이용하여 상기 제1 스위칭 소자(T1)의 제어 전극인 상기 제1 노드(N1)를 초기화 한다. 상기 초기화 구간(INITIAL)에서 상기 제1 노드(N1)는 ELVDD_INT+|VTH|값을 가질 수 있다. 여기서, ELVDD_INT은 상기 제1 전원 전압(ELVDD)의 중간 레벨이다.
도 14를 보면, 상기 초기화 구간(INITIAL) 이후의 쓰레스홀드 보상 구간(COMP)에서, 상기 제1 스위칭 소자(T1), 상기 제2 스위칭 소자(T2) 및 상기 제3 스위칭 소자(T3)가 턴 온되고, 상기 제1 전원 전압(ELVDD)은 상기 로우 레벨을 갖고, 상기 초기화 전압(VEM)은 로우 레벨을 가질 수 있다.
상기 쓰레스홀드 보상 구간(COMP)에서, 상기 기입 게이트 신호(GW[n])는 하이 레벨을 갖고, 상기 보상 게이트 신호(GC)는 하이 레벨을 가질 수 있다.
상기 쓰레스홀드 보상 구간(COMP)에서는 상기 제1 전원 전압(ELVDD)이 상기 중간 레벨로부터 상기 로우 레벨로 변경되어, 상기 제1 스위칭 소자(T1)의 다이오드 커넥션을 이용하여 상기 제1 스위칭 소자(T1)의 쓰레스홀드 전압(|VTH|)을 보상한다. 상기 쓰레스홀드 보상 구간(COMP)에서 상기 제1 노드(N1)는 ELVDD_L+|VTH|값을 가질 수 있다. 여기서, ELVDD_L은 상기 제1 전원 전압(ELVDD)의 로우 레벨이다.
도 15를 보면, 상기 쓰레스홀드 보상 구간(VTH COMP) 이후의 프로그래밍 구간(PROGRAMMING)에서, 상기 제1 스위칭 소자(T1) 및 상기 제3 스위칭 소자(T3)는 턴 온되고, 상기 제2 스위칭 소자(T2)는 턴 오프되며, 상기 제1 전원 전압(ELVDD)은 상기 하이 레벨을 갖고, 상기 초기화 전압(VEM)은 상기 로우 레벨을 가질 수 있다.
상기 프로그래밍 구간(PROGRAMMING)에서, 상기 기입 게이트 신호(GW[n])는 상기 표시 패널(100) 내의 픽셀들이 픽셀 행을 따라 스캐닝되면서 순차적으로 하이 레벨을 갖고, 상기 보상 게이트 신호(GC)는 로우 레벨을 가질 수 있다.
상기 프로그래밍 구간(PROGRAMMING)에서는 상기 데이터 라인(DL)을 통해 상기 데이터 전압(VDATA)이 상기 픽셀에 인가될 수 있다.
상기 프로그래밍 구간(PROGRAMMING)에서 상기 제3 스위칭 소자(T3)가 턴 온되어, 상기 제1 노드(N1)와 상기 제2 노드(N2) 간의 챠지 쉐어링과 상기 프로그램 캐패시터(CPR)를 통한 커플링으로 상기 제1 노드(N1)의 전압이 ELVDD_L+|VTH|+a*VDATA가 될 수 있다. 여기서, a는 CPR/(CST+CPR)일 수 있다.
상기 프로그래밍 구간(PROGRAMMING) 이후의 에미션 구간(EMISSION)에서, 상기 제1 스위칭 소자(T1)는 턴 온되고, 상기 제2 스위칭 소자(T2) 및 상기 제3 스위칭 소자(T3)는 턴 오프되며, 상기 제1 전원 전압(ELVDD)은 상기 하이 레벨을 갖고, 상기 초기화 전압(VEM)은 하이 레벨을 가질 수 있다.
상기 에미션 구간(EMISSION)에서, 상기 기입 게이트 신호(GW[n])는 로우 레벨을 갖고, 상기 보상 게이트 신호(GC)는 로우 레벨을 가질 수 있다.
상기 에미션 구간(EMISSION)에서는 상기 제1 스위칭 소자(T1)가 턴 온되고, 상기 제1 전원 전압(ELVDD)이 하이 레벨을 가지며, 상기 제2 전원 전압(ELVSS)이 로우 레벨을 가지므로, 상기 제1 스위칭 소자(T1)를 통해 커런트 패스(current path)가 형성될 수 있다. 상기 에미션 구간(EMISSION)에서 상기 유기 발광 소자(ELVDD)는 상기 제1 스위칭 소자(T1)를 통해 흐르는 전류로 인해 발광할 수 있다.
본 실시예에 따르면, 픽셀 회로는 세 개의 트랜지스터(T1, T2, T3)와 두 개의 캐패시터(CST, CPR)를 포함하여 고해상도의 표시 패널(100)을 구현할 수 있다.
또한, 상기 픽셀 회로의 구동 신호를 적절히 제어하여 트랜지스터의 개수를 줄이면서도 상하 색 편차, 크로스토크 등을 개선하여 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 17은 본 발명의 일 실시예에 따른 표시 패널의 픽셀 회로를 나타내는 회로도이다.
본 실시예에 따른 픽셀 회로 및 표시 장치는 제1 내지 제3 스위칭 소자 중 상기 제2 및 제3 스위칭 소자가 N형 트랜지스터인 것을 제외하면, 도 1 내지 도 8의 픽셀 회로 및 표시 장치와 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 3 내지 도 8 및 도 17을 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 유기 발광 소자(OLED)를 포함한다.
상기 픽셀들은 기입 게이트 신호(GW), 보상 게이트 신호(GC), 상기 데이터 전압(VDATA), 초기화 전압(VINIT), 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 수신하여, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 유기 발광 소자(OLED)를 발광시켜 상기 영상을 표시한다.
본 실시예에서, 상기 기입 게이트 신호(GW[n])는 픽셀 행(n)에 따라 서로 다른 위상을 갖는 로컬 신호일 수 있다. 이와는 달리, 상기 보상 게이트 신호(GC)는 픽셀 행에 무관하게 같은 값을 갖는 글로벌 신호일 수 있다.
상기 픽셀들 중 적어도 하나는 제1 내지 제3 스위칭 소자(T1 내지 T3), 스토리지 캐패시터(CST), 프로그램 캐패시터(CPR) 및 상기 유기 발광 소자(OLED)를 포함할 수 있다.
본 실시예에서, 상기 제1 스위칭 소자(T1)는 P형 트랜지스터일 수 있다. 예를 들어, 상기 제1 스위칭 소자(T1)는 폴리 실리콘 박막 트랜지스터일 수 있다. 본 실시예에서, 상기 제2 및 제3 스위칭 소자(T2 및 T3)는 N형 트랜지스터일 수 있다. 예를 들어, 상기 제2 및 제3 스위칭 소자(T2 및 T3)는 산화물 박막 트랜지스터일 수 있다.
상기 제1 스위칭 소자(T1)를 상기 P형 트랜지스터로 구성하여 발광 전 애노드 초기화를 구현할 수 있고, 고온에서의 휘도 변화를 방지할 수 있다.
상기 제2 및 제3 스위칭 소자(T2 및 T3)를 상기 N형 트랜지스터로 구성하여 상기 제2 및 제3 스위칭 소자(T2 및 T3)의 전류 리키지를 방지할 수 있다.
본 실시예에 따르면, 픽셀 회로는 세 개의 트랜지스터(T1, T2, T3)와 두 개의 캐패시터(CST, CPR)를 포함하여 고해상도의 표시 패널(100)을 구현할 수 있다.
또한, 상기 픽셀 회로의 구동 신호를 적절히 제어하여 트랜지스터의 개수를 줄이면서도 상하 색 편차, 크로스토크 등을 개선하여 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 18은 본 발명의 일 실시예에 따른 표시 패널의 픽셀 회로를 나타내는 회로도이다.
본 실시예에 따른 픽셀 회로 및 표시 장치는 보상 게이트 신호를 제외하면, 도 1 내지 도 8의 픽셀 회로 및 표시 장치와 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 3 내지 도 8 및 도 18을 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 유기 발광 소자(OLED)를 포함한다.
상기 픽셀들은 기입 게이트 신호(GW), 보상 게이트 신호(GC), 상기 데이터 전압(VDATA), 초기화 전압(VINIT), 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 수신하여, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 유기 발광 소자(OLED)를 발광시켜 상기 영상을 표시한다.
본 실시예에서, 상기 기입 게이트 신호(GW[n])는 픽셀 행(n)에 따라 서로 다른 위상을 갖는 로컬 신호일 수 있다. 본 실시예에서, 상기 보상 게이트 신호(GC)는 픽셀 행(n)에 따라 서로 다른 위상을 갖는 로컬 신호일 수 있다.
예를 들어, 상기 보상 게이트 신호(GC)는 다른 픽셀의 기입 게이트 신호일 수 있다. 예를 들어, 제n+1 픽셀 행에 배치되는 픽셀의 기입 게이트 신호(GW[n+1])는 상기 제n 픽셀 행에 배치되는 픽셀의 보상 게이트 신호(GC)로 사용될 수 있다. 이와는 달리, 제n 픽셀 행에 배치되는 픽셀의 기입 게이트 신호(GW[n])가 상기 제n 픽셀 행에 배치되는 픽셀의 보상 게이트 신호(GC)로 사용될 수도 있다. 이와는 달리, 상기 픽셀의 기입 게이트 신호(GW)중 어느 하나가 상기 제n 픽셀 행에 배치되는 픽셀의 보상 게이트 신호(GC)로 사용될 수도 있다.
상기 픽셀들 중 적어도 하나는 제1 내지 제3 스위칭 소자(T1 내지 T3), 스토리지 캐패시터(CST), 프로그램 캐패시터(CPR) 및 상기 유기 발광 소자(OLED)를 포함할 수 있다.
본 실시예에서, 상기 제1 내지 제3 스위칭 소자(T1 내지 T3)는 P형 트랜지스터일 수 있다. 예를 들어, 상기 제1 내지 제3 스위칭 소자(T1 내지 T3)는 폴리 실리콘 박막 트랜지스터일 수 있다.
본 실시예에 따르면, 픽셀 회로는 세 개의 트랜지스터(T1, T2, T3)와 두 개의 캐패시터(CST, CPR)를 포함하여 고해상도의 표시 패널(100)을 구현할 수 있다.
또한, 상기 픽셀 회로의 구동 신호를 적절히 제어하여 트랜지스터의 개수를 줄이면서도 상하 색 편차, 크로스토크 등을 개선하여 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 19는 본 발명의 일 실시예에 따른 표시 패널의 픽셀 회로를 나타내는 회로도이다.
본 실시예에 따른 픽셀 회로 및 표시 장치는 보상 게이트 신호를 제외하면, 도 12 내지 도 16의 픽셀 회로 및 표시 장치와 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 13 내지 도 16 및 도 19를 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 유기 발광 소자(OLED)를 포함한다.
상기 픽셀들은 기입 게이트 신호(GW), 보상 게이트 신호(GC), 상기 데이터 전압(VDATA), 초기화 전압(VINIT), 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 수신하여, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 유기 발광 소자(OLED)를 발광시켜 상기 영상을 표시한다.
본 실시예에서, 상기 기입 게이트 신호(GW[n])는 픽셀 행(n)에 따라 서로 다른 위상을 갖는 로컬 신호일 수 있다. 본 실시예에서, 상기 보상 게이트 신호(GC)는 픽셀 행(n)에 따라 서로 다른 위상을 갖는 로컬 신호일 수 있다.
예를 들어, 상기 보상 게이트 신호(GC)는 다른 픽셀의 기입 게이트 신호일 수 있다. 예를 들어, 제n+1 픽셀 행에 배치되는 픽셀의 기입 게이트 신호(GW[n+1])는 상기 제n 픽셀 행에 배치되는 픽셀의 보상 게이트 신호(GC)로 사용될 수 있다. 이와는 달리, 제n 픽셀 행에 배치되는 픽셀의 기입 게이트 신호(GW[n])가 상기 제n 픽셀 행에 배치되는 픽셀의 보상 게이트 신호(GC)로 사용될 수도 있다. 이와는 달리, 상기 픽셀의 기입 게이트 신호(GW)중 어느 하나가 상기 제n 픽셀 행에 배치되는 픽셀의 보상 게이트 신호(GC)로 사용될 수도 있다.
상기 픽셀들 중 적어도 하나는 제1 내지 제3 스위칭 소자(T1 내지 T3), 스토리지 캐패시터(CST), 프로그램 캐패시터(CPR) 및 상기 유기 발광 소자(OLED)를 포함할 수 있다.
본 실시예에서, 상기 제1 내지 제3 스위칭 소자(T1 내지 T3)는 N형 트랜지스터일 수 있다. 예를 들어, 상기 제1 내지 제3 스위칭 소자(T1 내지 T3)는 산화물 박막 트랜지스터일 수 있다.
본 실시예에 따르면, 픽셀 회로는 세 개의 트랜지스터(T1, T2, T3)와 두 개의 캐패시터(CST, CPR)를 포함하여 고해상도의 표시 패널(100)을 구현할 수 있다.
또한, 상기 픽셀 회로의 구동 신호를 적절히 제어하여 트랜지스터의 개수를 줄이면서도 상하 색 편차, 크로스토크 등을 개선하여 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
이상에서 설명한 본 발명에 따른 픽셀 회로 및 이를 포함하는 표시 장치에 따르면, 고해상도의 표시 패널을 구현할 수 있고, 표시 패널의 표시 품질을 향상시킬 수 있다.
이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 200: 구동 제어부
300: 게이트 구동부 400: 감마 기준 전압 생성부
500: 데이터 구동부

Claims (20)

  1. 제1 노드에 연결되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 스위칭 소자;
    보상 게이트 신호가 인가되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제2 스위칭 소자;
    기입 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제3 스위칭 소자;
    초기화 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 포함하는 스토리지 캐패시터;
    데이터 전압이 인가되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 프로그램 캐패시터; 및
    상기 제3 노드에 연결되는 제1 전극 및 제2 전원 전압이 인가되는 제2 전극을 포함하는 유기 발광 소자를 포함하는 픽셀 회로.
  2. 제1항에 있어서, 상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자는 P형 트랜지스터인 것을 특징으로 하는 픽셀 회로.
  3. 제2항에 있어서, 온 바이어스 구간에서, 상기 제1 스위칭 소자가 턴 온되고, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자가 턴 오프되며, 상기 제1 전원 전압은 하이 레벨을 갖고, 상기 제2 전원 전압은 하이 레벨을 가지며, 상기 초기화 전압은 로우 레벨을 갖는 것을 특징으로 하는 픽셀 회로.
  4. 제3항에 있어서, 상기 온 바이어스 구간 이후의 초기화 구간에서, 상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자가 턴 온되고, 상기 제1 전원 전압은 로우 레벨을 갖고, 상기 제2 전원 전압은 상기 하이 레벨을 가지며, 상기 초기화 전압은 상기 로우 레벨을 갖는 것을 특징으로 하는 픽셀 회로.
  5. 제4항에 있어서, 상기 초기화 구간 이후의 쓰레스홀드 보상 구간에서, 상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자가 턴 온되고, 상기 제1 전원 전압은 상기 하이 레벨을 갖고, 상기 제2 전원 전압은 상기 하이 레벨을 가지며, 상기 초기화 전압은 하이 레벨을 갖는 것을 특징으로 하는 픽셀 회로.
  6. 제5항에 있어서, 상기 쓰레스홀드 보상 구간 이후의 프로그래밍 구간에서, 상기 제1 스위칭 소자 및 상기 제3 스위칭 소자는 턴 온되고, 상기 제2 스위칭 소자는 턴 오프되며, 상기 제1 전원 전압은 상기 로우 레벨을 갖고, 상기 제2 전원 전압은 상기 하이 레벨을 가지며, 상기 초기화 전압은 상기 하이 레벨을 갖는 것을 특징으로 하는 픽셀 회로.
  7. 제6항에 있어서, 상기 프로그래밍 구간 이후의 발광 전 애노드 초기화 구간에서, 상기 제1 스위칭 소자는 턴 온되고, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자는 턴 오프되며, 상기 제1 전원 전압은 상기 로우 레벨을 갖고, 상기 제2 전원 전압은 상기 하이 레벨을 가지며, 상기 초기화 전압은 상기 로우 레벨을 갖는 것을 특징으로 하는 픽셀 회로.
  8. 제7항에 있어서, 상기 발광 전 애노드 초기화 구간 이후의 에미션 구간에서, 상기 제1 스위칭 소자는 턴 온되고, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자는 턴 오프되며, 상기 제1 전원 전압은 상기 하이 레벨을 갖고, 상기 제2 전원 전압은 상기 로우 레벨을 가지며, 상기 초기화 전압은 상기 하이 레벨을 갖는 것을 특징으로 하는 픽셀 회로.
  9. 제3항에 있어서, 상기 온 바이어스 구간 이후의 제1 초기화 구간에서, 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자가 턴 온되고 상기 제3 스위칭 소자가 턴 오프되며, 상기 제1 전원 전압은 로우 레벨을 갖고, 상기 제2 전원 전압은 상기 하이 레벨을 가지며, 상기 초기화 전압은 상기 로우 레벨을 갖고,
    상기 제1 초기화 구간 이후의 제2 초기화 구간에서, 상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자가 턴 온되고, 상기 제1 전원 전압은 상기 로우 레벨을 갖고, 상기 제2 전원 전압은 상기 하이 레벨을 가지며, 상기 초기화 전압은 상기 로우 레벨을 갖는 것을 특징으로 하는 픽셀 회로.
  10. 제3항에 있어서, 상기 온 바이어스 구간 이후의 초기화 구간에서, 상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자가 턴 온되고, 상기 제1 전원 전압은 로우 레벨을 갖고, 상기 제2 전원 전압은 상기 하이 레벨을 가지며, 상기 초기화 전압은 상기 로우 레벨을 갖고,
    상기 초기화 전압은 상기 온 바이어스 구간과 상기 초기화 구간의 경계에서 일시적으로 하이 레벨을 갖는 것을 특징으로 하는 픽셀 회로.
  11. 제3항에 있어서, 상기 온 바이어스 구간 이후의 제1 초기화 구간에서, 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자가 턴 온되고 상기 제3 스위칭 소자가 턴 오프되며, 상기 제1 전원 전압은 로우 레벨을 갖고, 상기 제2 전원 전압은 상기 하이 레벨을 가지며, 상기 초기화 전압은 상기 로우 레벨을 갖고,
    상기 제1 초기화 구간 이후의 제2 초기화 구간에서, 상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자가 턴 온되고, 상기 제1 전원 전압은 상기 로우 레벨을 갖고, 상기 제2 전원 전압은 상기 하이 레벨을 가지며, 상기 초기화 전압은 상기 로우 레벨을 갖고,
    상기 초기화 전압은 상기 온 바이어스 구간과 상기 제1 초기화 구간의 경계에서 일시적으로 하이 레벨을 갖는 것을 특징으로 하는 픽셀 회로.
  12. 제2항에 있어서, 상기 보상 게이트 신호는 다른 픽셀의 기입 게이트 신호인 것을 특징으로 하는 픽셀 회로.
  13. 제1항에 있어서, 상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자는 N형 트랜지스터인 것을 특징으로 하는 픽셀 회로.
  14. 제13항에 있어서, 초기화 구간에서, 상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자가 턴 온되고, 상기 제1 전원 전압은 하이 레벨 및 로우 레벨 사이의 중간 레벨을 갖는 것을 특징으로 하는 픽셀 회로.
  15. 제14항에 있어서, 상기 초기화 구간 이후의 쓰레스홀드 보상 구간에서, 상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자가 턴 온되고, 상기 제1 전원 전압은 상기 로우 레벨을 갖고, 상기 초기화 전압은 로우 레벨을 갖는 것을 특징으로 하는 픽셀 회로.
  16. 제15항에 있어서, 상기 쓰레스홀드 보상 구간 이후의 프로그래밍 구간에서, 상기 제1 스위칭 소자 및 상기 제3 스위칭 소자는 턴 온되고, 상기 제2 스위칭 소자는 턴 오프되며, 상기 제1 전원 전압은 상기 하이 레벨을 갖고, 상기 초기화 전압은 상기 로우 레벨을 갖는 것을 특징으로 하는 픽셀 회로.
  17. 제16항에 있어서, 상기 프로그래밍 구간 이후의 에미션 구간에서, 상기 제1 스위칭 소자는 턴 온되고, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자는 턴 오프되며, 상기 제1 전원 전압은 상기 하이 레벨을 갖고, 상기 초기화 전압은 하이 레벨을 갖는 것을 특징으로 하는 픽셀 회로.
  18. 제13항에 있어서, 상기 보상 게이트 신호는 다른 픽셀의 기입 게이트 신호인 것을 특징으로 하는 픽셀 회로.
  19. 제1항에 있어서, 상기 제1 스위칭 소자는 P형 트랜지스터이고,
    상기 제2 스위칭 소자 및 상기 제3 스위칭 소자는 N형 트랜지스터인 것을 특징으로 하는 픽셀 회로.
  20. 복수의 픽셀을 포함하는 표시 패널;
    상기 픽셀에 기입 게이트 신호를 출력하는 게이트 구동부; 및
    상기 픽셀에 데이터 전압을 출력하는 데이터 구동부를 포함하고,
    상기 픽셀은
    제1 노드에 연결되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 스위칭 소자;
    보상 게이트 신호가 인가되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제2 스위칭 소자;
    상기 기입 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제3 스위칭 소자;
    초기화 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 포함하는 스토리지 캐패시터;
    상기 데이터 전압이 인가되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 프로그램 캐패시터; 및
    상기 제3 노드에 연결되는 제1 전극 및 제2 전원 전압이 인가되는 제2 전극을 포함하는 유기 발광 소자를 포함하는 것을 특징으로 하는 표시 장치.
KR1020190132744A 2019-10-24 2019-10-24 픽셀 회로 및 이를 포함하는 표시 장치 KR20210049220A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190132744A KR20210049220A (ko) 2019-10-24 2019-10-24 픽셀 회로 및 이를 포함하는 표시 장치
US17/062,971 US11322093B2 (en) 2019-10-24 2020-10-05 Pixel circuit and display apparatus having the same
CN202011138125.2A CN112712773A (zh) 2019-10-24 2020-10-22 像素电路和具有像素电路的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190132744A KR20210049220A (ko) 2019-10-24 2019-10-24 픽셀 회로 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20210049220A true KR20210049220A (ko) 2021-05-06

Family

ID=75542963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190132744A KR20210049220A (ko) 2019-10-24 2019-10-24 픽셀 회로 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US11322093B2 (ko)
KR (1) KR20210049220A (ko)
CN (1) CN112712773A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI818605B (zh) * 2021-07-08 2023-10-11 南韓商Ｌｇ顯示器股份有限公司 像素電路及包含該像素電路的顯示裝置
KR20230081422A (ko) * 2021-11-30 2023-06-07 엘지디스플레이 주식회사 전원 공급회로 및 그를 포함하는 표시장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101082234B1 (ko) 2010-05-13 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR20120065716A (ko) * 2010-12-13 2012-06-21 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
KR20130007065A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터, 이를 구비하는 화소 및 유기 발광 표시 장치
KR101964768B1 (ko) 2012-09-10 2019-04-03 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
KR20140123219A (ko) 2013-04-12 2014-10-22 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102241704B1 (ko) * 2014-08-07 2021-04-20 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102432801B1 (ko) * 2015-10-28 2022-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR102660207B1 (ko) 2017-02-09 2024-04-25 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
CN107016956A (zh) * 2017-05-23 2017-08-04 上海和辉光电有限公司 一种像素电路、驱动方法及显示器
CN107424555B (zh) * 2017-05-23 2021-08-24 上海和辉光电股份有限公司 一种像素电路、驱动方法及显示器
KR102367752B1 (ko) 2017-07-26 2022-03-02 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102460558B1 (ko) * 2018-01-04 2022-10-31 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102554711B1 (ko) * 2018-08-07 2023-07-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 리페어 방법
KR20210021219A (ko) * 2019-08-16 2021-02-25 삼성디스플레이 주식회사 화소 회로
KR102599715B1 (ko) * 2019-08-21 2023-11-09 삼성디스플레이 주식회사 화소 회로

Also Published As

Publication number Publication date
US11322093B2 (en) 2022-05-03
CN112712773A (zh) 2021-04-27
US20210125560A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
CN113838421B (zh) 像素电路及其驱动方法、显示面板
CN110176213B (zh) 像素电路及其驱动方法、显示面板
US11881164B2 (en) Pixel circuit and driving method thereof, and display panel
CN109523956B (zh) 像素电路及其驱动方法、显示装置
KR102050268B1 (ko) 유기 발광 표시 장치
US9685116B2 (en) Display device using a demultiplexer circuit
CN109872692B (zh) 像素电路及其驱动方法、显示装置
JP5611312B2 (ja) 有機発光ダイオード表示装置及びその駆動方法
CN110021273B (zh) 像素电路及其驱动方法、显示面板
KR20200039071A (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US11328668B2 (en) Pixel circuit and driving method thereof, and display panel
CN109979394A (zh) 像素电路及其驱动方法、阵列基板及显示装置
JP2010266848A (ja) Ｅｌ表示装置及びその駆動方法
KR20150015239A (ko) 유기발광 표시장치
KR102414594B1 (ko) 전계발광표시장치 및 이의 구동방법
KR20150002324A (ko) 유기 발광 다이오드 표시장치와 그 구동방법
US11322093B2 (en) Pixel circuit and display apparatus having the same
US11626079B2 (en) Display device and method for driving the same
KR20200050204A (ko) 발광표시장치
US11361705B2 (en) Display device having interlaced scan signals
CN115249454A (zh) 像素
KR20150077897A (ko) 유기 발광 다이오드 표시장치와 그 구동방법
KR20190057705A (ko) Oled 표시 장치 및 그의 구동 방법
KR102498990B1 (ko) 표시 장치
KR102486085B1 (ko) 화소 및 이를 포함하는 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application