TWI767461B

TWI767461B - 閘極驅動電路以及使用其的顯示裝置

Info

Publication number: TWI767461B
Application number: TW109145092A
Authority: TW
Inventors: 朴海濬; 李泰根; 金玟秀; 金世桓; 洪泳澤
Original assignee: 南韓商樂金顯示科技股份有限公司
Priority date: 2019-12-26
Filing date: 2020-12-18
Publication date: 2022-06-11
Also published as: KR20210082904A; TW202125471A; CN113053289A; CN117995117A; TW202234373A; CN117995118A; US10991302B1; CN113053289B

Abstract

依據本公開的顯示裝置包含包括顯示區域及非顯示區域的基板，各包含至少一個n型電晶體及至少一個p型電晶體的多個像素電路，且設置在顯示區域內，以及包含在非顯示區域內的閘極驅動電路，閘極驅動電路輸出第一掃描訊號以及第二掃描訊號，第一掃描訊號用於在初始化時間施加資料電壓至多個像素電路的驅動電晶體，第二掃描訊號在初始化時間代表與第一掃描訊號相同的邏輯電壓，以及在採樣時間代表相反於第一掃描訊號的邏輯電壓。第一掃描訊號產生器及第二掃描訊號產生器藉使用邏輯電路的節點Q/QB而集成，以降低邊框的尺寸。

Description

閘極驅動電路以及使用其的顯示裝置

本申請主張於2019年12月26日提交之韓國專利申請第10-2019-0175347號的優先權，其整體透過引用合併於此。

本發明係關於一種閘極驅動電路以及使用其的一種顯示裝置，更具體地，關於一種藉使用邏輯電路的Q/QB節點集成第一掃描訊號產生器及第二掃描訊號產生器以實現閘極驅動電路以及使用其的顯示裝置，以實現具有窄邊框（bezel）的顯示裝置。

目前，各種顯示裝置正被開發並已經進入市場。舉例而言，例如為液晶顯示（liquid crystal display，LCD）裝置、場發射顯示（field emission display，FED）裝置、電泳顯示（electrophoretic display，EPD）裝置、電濕潤顯示（electrowetting display， EWD）裝置、有機發光顯示（organic light emitting display，OLED）裝置以及量子點顯示（quantum dot display，EPD）的顯示裝置。

在用於實現顯示裝置的各種技術的發展以及各種產品的量產中，在用以實現消費者期望的設計的技術而非用以操作顯示裝置的技術的基礎上實現了技術增強。為此目的的一項技術為增加顯示螢幕的尺寸。這是為了降低圍繞顯示螢幕的非顯示區域（即邊框），並增加顯示區域的尺寸以提升使用者對顯示螢幕的沉浸感並使產品設計多樣化。

在邊框中，佈置了用以傳輸驅動訊號至構成顯示螢幕的像素陣列的驅動電路。

當從驅動電路供應的訊號驅動像素電路時，像素陣列發光。閘極驅動電路被提供以將閘極訊號傳輸至像素電路的閘極線。資料驅動電路被提供以將資料訊號傳輸至像素電路的資料線。閘極驅動電路可以包含用以控制掃描電晶體的資料電極或像素電路的開關電晶體的掃描驅動電路，以及包含用以控制發光開關電晶體的閘極電極的發光驅動電路。

傳統的閘極驅動電路的掃描驅動電路使用單獨的驅動器以輸出第一掃描訊號以及第二掃描訊號，該第一掃描訊號用以判斷資料電壓是否會被傳輸到驅動電晶體，該第二掃描訊號用以補償該驅動電晶體。由於提供了兩個掃描驅動器，邊框的尺寸因此增加。

因此需要藉由降低佈置有閘極驅動電路的區域以縮小邊框的技術。

本發明提供一種可以實現窄邊框的閘極驅動電路及使用其的顯示裝置。

本發明提供一種可以確保驅動電晶體的驅動初始化時間的閘極驅動電路及使用其的顯示裝置。

為了實現這些目標及其他優點，並且根據本發明的目的，如在本文中實施及廣泛描述的，閘極驅動電路包含使用邏輯電路的節點Q/QB集成的第一掃描訊號產生器及第二掃描訊號產生器。

提供了依據本公開的一閘極驅動電路，包含包括一節點Q及一節點QB的一邏輯訊號產生器，該節點QB輸出相反於該節點Q的一邏輯訊號並輸出一進位脈衝訊號，以及一掃描訊號產生器，該掃描訊號產生器的一第一掃描訊號產生器用以藉由共用該邏輯訊號產生器的該節點Q及該節點QB產生一第一掃描訊號以用以在一初始化時間施加一資料電壓至多個像素電路的多個驅動電晶體，該第一掃描訊號產生器與該第二掃描訊號產生器藉由共用該邏輯訊號產生器的該節點Q及該節點QB集成，該第二掃描訊號產生器藉由共用該邏輯訊號產生器的該節點Q及該節點QB產生該第二掃描訊號，該第二掃描訊號在一初始化時間代表相同於該第一掃描訊號的邏輯電壓訊號，第二掃描訊號在一採樣時間代表相反於該第一掃描訊號的邏輯電壓訊號。

依據本公開的該閘極驅動電路可以使用多個六相時脈訊號以具有四個水平時段的一初始化時間及一個水平時段的一採樣時間。

依據本公開的該閘極驅動電路可以使用多個八相時脈訊號以具有六個水平時段的一初始化時間及一個水平時段的一採樣時間。

依據本公開的該閘極驅動電路可以包含包括一第一電晶體以及一第二電晶體的該邏輯訊號產生器，該第一電晶體具有連接於該節點Q的一閘極電極，該第二電晶體串聯連接於該第一電晶體並具有連接於該節點QB的一閘極電極，該邏輯訊號產生器經由該第一電晶體與該第二電晶體共用的一節點輸出一進位脈衝訊號。該第一掃描訊號產生器可以包含一第三電晶體以及一第四電晶體，該第三電晶體具有連接於該節點Q的一閘極電極，該第四電晶體串聯連接於該第三電晶體並具有連接於該節點QB的一閘極電極，該第一掃描訊號產生器經由該第三電晶體與該第四電晶體共用的一節點輸出該第一掃描訊號。該第二掃描訊號產生器可以包含一第五電晶體以及一第六電晶體，該第五電晶體具有連接於該節點Q的一閘極電極，該第六電晶體串聯連接於該第五電晶體且具有連接於該節點QB的一閘極電極，該第二掃描訊號產生器經由該第五電晶體與該第六電晶體共用的一節點輸出該第二掃描訊號。

依據本公開的該閘極驅動電路中的所有電晶體可以為p型電晶體。

在依據本公開的該閘極驅動電路中，一第一時脈訊號可以被提供至該第一電晶體的一個終端，一第二高位準電壓可以被提供至該第二電晶體的一個終端，一第一高位準電壓可以被提供至該第三電晶體的一個終端，一第四時脈訊號可以被提供至該第五電晶體的一個終端，且該第二高位準電壓可以被提供至該第六電晶體的一個終端。

在依據本公開的該閘極驅動電路中，一電容器可以被設置在該節點Q與該第五電晶體的該閘極電極的一連接點，以及該第五電晶體與該第六電晶體共用的該節點之間。

依據本公開的該閘極驅動電路的該第一掃描訊號產生器可以包含一第一訊號傳輸電晶體，該第一訊號傳輸電晶體具有連接於該節點Q的一源極電極以及連接於該第三電晶體的該閘極電極的一汲極電極，該第一訊號傳輸電晶體並由透過一閘極電極接收一第二低位準電壓以被一直導通，且該第二掃描訊號產生器可以包含一第二訊號傳輸電晶體，該第二訊號傳輸電晶體具有連接於該節點Q的一源極電極以及連接於該第五電晶體的該閘極電極的一汲極電極，該第二訊號傳輸電晶體並由透過一閘極電極接收該第二低位準電壓以被一直導通。

在依據本公開的閘極驅動電路中，該邏輯訊號產生器、該第一掃描訊號產生器及該第二掃描訊號產生器可以在一第一時脈訊號CLK1到一第五時脈訊號CLK5為一低位準電壓，且一起始脈衝訊號VST及一第六時脈訊號CLK6為該低位準電壓時，輸出一高位準電壓，在該第一時脈訊號CLK1為該低位準電壓，且該起始脈衝訊號VST及該第二時脈訊號CLK2到該第六時脈訊號CLK6為該高位準電壓時，該邏輯訊號產生器可以輸出該低位準電壓且該第一掃描訊號產生器及該第二掃描訊號產生器可以輸出該高位準電壓，在該第四時脈訊號CLK4為該低位準電壓，且該起始脈衝訊號VST及該第一時脈訊號CLK1到該第三時脈訊號CLK3以及該第五時脈訊號CLK5及該第六時脈訊號CLK6為該高位準電壓時，該邏輯訊號產生器及該第一掃描訊號產生器可以輸出該高位準電壓且該第二掃描訊號產生器可以輸出該高位準電壓，且在該第五時脈訊號CLK5為該低位準電壓，且該起始脈衝訊號VST、該第一時脈訊號CLK1到該第四時脈訊號CLK4以及該第六時脈訊號CLK6為該高位準電壓時，該邏輯訊號產生器及該第二掃描訊號產生器可以輸出該高位準電壓且該第一掃描訊號產生器可以輸出該低位準電壓。

依據本公開的一種顯示裝置，包含：一基板，包含一顯示區域及一非顯示區域；多個像素電路，每一該些像素電路包含一驅動電晶體，用以依據一開關運作來傳輸操作一發光電極體所需的電流，該些像素電路設置在該顯示區域內；以及包含在該非顯示區域內的一閘極驅動電路，且該閘極驅動電路包含使用一邏輯電路的節點Q及節點QB集成的一第一掃描訊號產生器及一第二掃描訊號產生器。

在依據本公開的該顯示裝置中，每一像素電路可以包含至少一個氧化物電晶體以及至少一個多晶矽電晶體。

在依據本公開的該顯示裝置中，每一像素電路可以包含一第一掃描電晶體，用以接收一第一掃描訊號並提供該第一掃描訊號至該驅動電晶體的一閘極電極，以及一第二掃描電晶體，用以接收一第二掃描訊號並執行用以補償該驅動電晶體的一開關運作。

在依據本公開的該顯示裝置中，該第一掃描電晶體可以為一氧化物電晶體，且該第二掃描電晶體可以為一多晶矽電晶體。

在依據本公開的該顯示裝置中，該驅動電晶體可以為一氧化物電晶體或一多晶矽電晶體。

在依據本公開的該顯示裝置中，該驅動電晶體可以具有由一半導體氧化物形成的一通道。

在依據本公開的該顯示裝置中，該第二掃描電晶體可以為一p型金屬氧化物半導體矽電晶體或一n型金屬氧化物半導體矽電晶體。

依據本公開的該閘極驅動電路及使用該閘極驅動電路的該顯示裝置，可以透過集成第一掃描訊號SC1及第二掃描訊號SC2的驅動器以降低邊框的尺寸，並且可以使用六相時脈訊號以確保足夠的初始化時間。

以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。

對於說明書中揭露的本公開的實施例，出於描述本公開的實施例的目的，特定的結構及功能性的描述為示例性的，並且本發明的實施例可以被實現為各種形式且不被認為是作為本發明的限制。

本公開可以被以各種方式修改並且具有各種形式，並且將參照附圖詳細描述具體實施例。然而，本公開不應被解釋為限於於此闡述的實施例，相反地，本公開涵蓋落入實施例的精神和範圍內的所有修改、同等形式和替代形式。

儘管例如為「第一」、「第二」等的術語可以備用以描述各種元件，這些元件並不受以上術語的限制。以上的術語僅用於區分一個元件及另一個元件。舉例而言，在不脫離本發明的範圍的情況下，第一元件可以被稱為第二元件，且第二元件可以被稱為第一元件。

當一個元件「耦接」或「連接」到另一元件時，應可理解的是，儘管元件可能直接耦接或連接於另一元件，第三元件可以存在兩元件之間。當元件「直接耦接」或「直接連接」到另一元件時，應可理解的是，兩元件之間不存在其他元件。應該以相同的方式解釋用於描述元件之間的關係的其他表示方式，即「之間」、「緊接…之間」、「在…附近」、「緊鄰」等。

在本發明的說明書中使用的術語僅用以描述特定的實施例，並不旨在限制本發明的範圍。除非上下文另外明確指出，否則以單數形式描述的元件旨在包含複數個元件。

在本發明的說明書中，更應被理解的是，術語「包含」及「包括」指明存在所述的特徵、整數、步驟、操作、元件、組件及/或其組合，但是不排除存在或增加一個或多個其他特徵、整數、步驟、操作、元件、組件及/或組合。

除非另有定義，否則本文所使用的包括技術及科學術語在內的所有術語具有與示例性的實施例的所屬領域中具有通常知識者通常所理解的相同含義。更應理解的是，例如在常用詞典中定義的術語應被解釋為具有與其在相關技術的上下文中的含義一致的含義，並且不應以理想化或過於正式的含義來解釋，除非在此明確定義。

同時，當特定的實施例可以被以不同方式實現時，可以以與流程圖中指定的順序不同的順序來執行特定塊中說明的功能或操作。舉例而言，兩個連續的塊依據相關的功能或運作可以被同時地執行或反向地執行。

在下文中，將參照附圖描述依據本公開的閘極驅動電路及使用其的顯示裝置。

在以下的說明中，形成在顯示面板的基板上的像素電路及閘極驅動電路可以由n型或p型電晶體實現。舉例而言，電晶體可以由金屬氧半導體場效應電晶體（metal oxide semiconductor field effect transistor，MOSFET）實現。

電晶體為三電極元件，包含閘極、源極以及汲極。源極為將載子（carrier）提供給電晶體的電極。載子從電晶體中的源極流出。汲極為從電晶體中發射載子的電極。例如，在電晶體中載子從源極流向汲極。在n型電晶體的情況中，載子為電子，因此源極電壓低於汲極電壓以使電子可以從源極流向汲極。由於在n型電晶體中電子從源極流向汲極，電流從汲極流向源極。在p型電晶體的情況中，載子為電洞（hole），因此源極電壓高於汲極電壓以使電洞可以從源極流向汲極。由於在p型電晶體中電洞從源極流向汲極，電流從源極流向汲極。電晶體的源極及汲極並非固定的且可以依據施加於其的電壓而互換。

p型電晶體的導通電壓可以為低位準電壓，而其截止電壓可以為高位準電壓。n型電晶體的導通電壓可以為高位準電壓，而其截止電壓可以為低位準電壓。

圖1係依據本發明一實施例示意性地示出顯示裝置的配置的方塊圖。於此，圖1示出為示例性的顯示裝置的方塊圖，其中佈置了可以被從外部補償的像素電路，且顯示裝置的元件不限於此。

顯示裝置100包含顯示面板10、驅動積體電路（integrated circuit，IC）20、記憶體30等。

顯示面板10中顯示一輸入影像的螢幕包含連接於訊號線的複數個像素P。雖然像素P可以包含用以表示顏色的紅色、綠色及藍色子像素，本公開不以此為限且像素P可以更包含白色子像素。佈置像素P以顯示影像的區域被稱為顯示區域（display area，DA），顯示區域DA以外的區域稱為非顯示區域，且非顯示區域可以稱為邊框（bezel）。

訊號線可以包含資料線及閘極線，類比資料電壓Vdata透過資料線被提供給像素P，閘極訊號透過閘極線被提供給像素P。閘極訊號依據像素電路配置可以包含兩個或多個訊號。在將於以下描述的像素電路中，閘極訊號包含第一掃描訊號SC1、第二掃描訊號SC2以及發光訊號EM。訊號線可以更包含用以感測像素P的電性特徵的感測線。

顯示面板10的像素P被佈置為矩陣形式以構成像素陣列，然本發明不以此為限。像素P可以被佈置為除了矩陣形式外的不同的形式，例如像素共用形式、條狀形式以及菱形形式。每個像素P可以連接於任一條資料線、任一條感測線，以及閘極線中的至少一條。每個像素P被供以來自電力產生器的高位準電源電壓以及低位準電源電壓。電力產生器可以經高位準電源電壓線提供高位準電源電壓至像素P。此外，電力產生器可以經低位準電源電壓線提供低位準電源電壓至像素P。電力產生器可以包含在驅動IC 20內。驅動IC 20模組在像素P的電性特徵感測結果的基礎上，將影像資料輸入至像素P的預定補償值。驅動IC 20包含產生對應調變資料V-DATA的資料電壓的資料驅動電路28，以及控制資料驅動電路28及閘極驅動電路15的時序控制器21。驅動IC 20的資料驅動電路28藉由將預訂補償值加到輸入影像資料以產生補償資料。資料驅動電路28將補償資料轉換為資料電壓Vdata並將資料電壓Vdata供應給資料線。資料驅動電路28包含資料驅動器25、補償器26、補償記憶體27等。

資料驅動器25可以包含感測器22及資料電壓產生器23，然本發明不以此為限。

時序控制器21可以從由主系統40輸入的視訊訊號產生時序訊號。舉例而言，時序控制器21可以基於垂直同步訊號、水平同步訊號、點時脈（dot clock）訊號及資料致能訊號產生用以控制閘極驅動電路15的運作時序的閘極時序控制訊號GTC，以及用以控制資料驅動器25的運作時序的資料時序控制訊號DTC。

資料時序控制訊號DTC可以包含源極起始脈衝訊號、源極採樣時脈訊號以及源極輸出致能訊號，然本發明不以此為限。源極起始脈衝訊號控制資料電壓產生器23的資料採樣起始時間。源極採樣時脈訊號為在上升沿（rising edge）或下降沿（falling edge）的基礎上控制資料採樣時間的時脈訊號。源極輸出致能訊號控制資料電壓產生器23的輸出時間點。

閘極時序控制訊號GTC可以包含閘極起始脈衝訊號及閘極位移時脈訊號，然本發明不以此為限。閘極起始脈衝訊號被施加至產生第一輸出的級（stage）以啟動該級的運作。閘極位移時脈訊號為共同被輸入到各級並移位閘極起始脈衝訊號的時脈訊號。

資料電壓產生器23使用數位類比轉換器（digital-analog converter，CAD）產生輸入影像的資料電壓Vdata，並將資料電壓Vdata將資料線提供給像素P，數位類比轉換器在一般驅動模式下將數位訊號轉換為類比訊號，其中在一般驅動模式下輸入影像在螢幕上被重現（reproduced）。

在產品被運輸之前或在產品運作期間用於量測像素P的電性特徵偏差的感測模式中，資料電壓產生器23轉換從灰階亮度（grayscale-luminance）量測系統接收到的測試資料以生成用於感測的資料電壓。資料電壓產生器23經資料線提供用於感測的資料電壓至顯示面板10的感測目標像素P。灰階亮度量測系統感測像素P的電性特徵。灰階亮度量測系統取得補償像素P的電性特徵偏差的補償值，特別是基於感測結果的驅動電晶體的閾值電壓偏差。灰階亮度量測系統儲存像素P的補償值於記憶體30中或更新預存的值。記憶體30可以被實現為補償記憶體27以及單一記憶體。此外，記憶體30可以為快閃記憶體，然本發明不以此為限。

灰階亮度量測系統在感測模式的運作中可以電性連接於記憶體30。

當在正常的驅動模式中電力被施加至顯示裝置100時，來自記憶體30的補償值被加載進驅動IC 20的補償記憶體27。驅動IC 20的補償記憶體27可以為雙倍數據率同步動態隨機存取記憶體（double data rate synchronous dynamic random-access memory，DDR SDRAM）或為靜態隨機存取記憶體（static random access memory，SRAM），然本發明不以此為限。

感測器22可以依據驅動電晶體的電流採樣驅動電晶體的源極電壓以感測驅動電晶體的電性特徵。感測器22可以被用於感測每個像素P的電性特徵並在產品被運輸之前的熟化過程（aging process）傳輸電性特徵至灰階亮度量測系統。

補償器26使用從補償記憶體27讀取的補償值調變（modulate）輸入影像資料並將調變電壓V-DATA傳輸至資料電壓產生器23。

圖2A係依據本發明一實施例示意性地示出顯示裝置的像素電路的電路圖。圖2A的像素電路可以包含發光元件EL、驅動電晶體DT、電容器C、第一掃描電晶體ST1、第二掃描電晶體ST2以及發光開關電晶體ST3。像素電路的第一掃描電晶體ST1、第二掃描電晶體ST2、發光開關電晶體ST3以及驅動電晶體DT被實現為兩種類型的電晶體。舉例而言，電晶體類型可以包含n型及p型，以及氧化物半導體電晶體（oxide semiconductor transistor）及多晶矽電晶體（polysilicon transistor）。第一掃描電晶體ST1可以被實現為n型電晶體，而驅動電晶體DT、第二掃描電晶體ST2以及發光開關電晶體ST3可以被實現為p型電晶體。雖然在圖2A中示例了僅有第一掃描電晶體ST1被實現為n型電晶體的像素電路，然本發明不以此為限。

依據本發明一實施例的像素電路的第一掃描電晶體ST1可以為氧化物半導體電晶體，而第二掃描電晶體ST2可以為多晶矽電晶體。或者，第二掃描電晶體ST2可以為p型金屬氧化物半導體矽電晶體（p-type metal-oxide-semiconductor silicon transistor）或n型金屬氧化物半導體矽電晶體（n-type metal-oxide-semiconductor silicon transistor）。

此外，驅動電晶體DT可以被配置為氧化物電晶體或矽電晶體。驅動電晶體DT可以包含以半導體氧化物形成的通道。

雖然在圖2A中示例了由四個電晶體及一個電容器組成的外部和內部補償像素電路，本發明不以此為限，並且像素電路可以為由n型及p型電晶體兩種類型組成的內部補償或外部補償像素電路。

在圖2A中，驅動電晶體DT的閾值電壓可以經外部補償方法被補償，且驅動電晶體DT的移動率偏差（mobility deviation）可以經內部補償方法被補償。

如上所述，第一掃描電晶體ST1可以為包含具有小的截止電流（off current）的氧化物半導體層的氧化物電晶體。截止電流為在電晶體為關斷的狀態下在電晶體的源極及汲極之間流動的漏電流（leakage current）。具有小的截止電流的電晶體元件即使在長時間的關斷狀態下仍有小的漏電流，因此像素中亮度的變化可以在像素被以低速驅動時降低。舉例而言，低速驅動可以為以1Hz驅動。

驅動電晶體DT、第二掃描電晶體ST2以及發光開關電晶體ST3可以為由低溫多晶矽（low temperature polysilicon，LTPS）形成的包含半導體層的多晶矽電晶體。

在本發明的顯示裝置中，框率（frame rate）可以被降低，且像素被以低速驅動以降低靜止影像中的功耗。在這個情況下，資料更新時段增加，並因此當在像素中產生漏電流時可能發生閃爍。使用者可以在像素的亮度週期性地變化時感知到閃爍。

若具有長的關斷時段的第一掃描電晶體ST1被用為包含具有小的截止電流的氧化物半導體層的電晶體，則在低速驅動的漏電流降低並因此可以避免閃爍。

請參考圖2A，第一掃描訊號SC1、第二掃描訊號SC2及發光訊號EM被施加至像素電路。第一掃描訊號SC1、第二掃描訊號SC2及發光訊號EM在高位準電壓及低位準電壓之間擺盪。

發光元件EL包含形成在陽極和陰極之間的有機化合物層。有機化合物層可以包含電洞注入層（hole injection layer，HIL）、電洞傳輸層（hole transport layer，HTL）、發光層（emission layer，EL）、電子傳輸層（electron transport layer，ETL）以及電子注入層（electron injection layer，EIL），然本發明不以此為限。發光元件EL的陰極被供予低位準電源電壓VSS，且陽極連接於驅動電晶體DT的汲極電極。

驅動電晶體DT為依據閘極-源極電壓控制流經發光元件EL的電流的驅動元件。驅動電晶體DT包含連接於第一節點DTG的閘極電極、連接於第二節點DTD的汲極電極以及連接於第三節點DTS的源極電極。第一節點DTG連接於驅動電晶體DT的閘極電極、電容器C的一個電極以及第一掃描電晶體ST2的源極元件。電容器C連接於第一節點DTG及第三節點DTS之間。高位準電源電壓VDD經第三節點DTS被施加至驅動電晶體DT。

第一掃描電晶體ST1包含施加有第一掃描訊號SC1的閘極電極、施加有資料電壓Vdata的汲極電極以及源極電極，其中該源極電極經第一節點DTG連接於驅動電晶體DT的閘極電極。

第二掃描電晶體ST2依據第二掃描訊號SC2被導通以形成感測線及第二節點DTD之間的電流路徑。第二掃描電晶體ST2包含施加有第二掃描訊號SC2的閘極電極、施加有參考電壓Vref的源極電極以及汲極電極，其中該汲極電極經第二節點DTD連接於驅動電晶體DT的汲極電極以及發光元件EL的陽極。參考電壓Vref低於高位準電源電壓VDD以及資料電壓Vdata。

發光開關電晶體ST3包含施加有發光訊號EM的閘極電極、經第三節點DTS連接於驅動電晶體DT的源極電極的汲極電極，以及經高位準電源電壓線施加有高位準電源電壓VDD的源極電極。

發光開關電晶體ST3連接於供應高位準電源電壓VDD的高位準電源電壓線以及驅動電晶體DT的源極電極之間，發光開關電晶體ST3並響應於發光訊號EM而在高位準電源電壓線以及驅動電晶體DT之間切換電流路徑。

圖2B係示出提供給圖2A所示的像素電路的掃描訊號波型的圖。在圖2B(A)以及圖2B(B)中，1H代表資料被寫入像素的1個水平時間段。

圖2B(A)示出使用多個六相時脈訊號（6-phase clock signals）產生邏輯訊號的情況。第一掃描訊號SC1為在五個水平時間段5H的電晶體導通電壓，第二掃描訊號SC2為在一個水平時間段1H的電晶體導通電壓。

圖2B(B) 示出使用多個八相時脈訊號（8-phase clock signals）產生邏輯訊號的情況。第一掃描訊號SC1為在七個水平時間段7H的電晶體導通電壓，第二掃描訊號SC2為在一個水平時間段1H的電晶體導通電壓。在初始化時間1，第二掃描訊號SC2為與第一掃描訊號SC1相同的邏輯電壓訊號，在採樣時間2是與第一掃描訊號SC1相反的邏輯電壓訊號。

在對應初始化時間1的四個水平時段4H或六個水平時段6H，第一掃描訊號SC1被施加至第一掃描電晶體ST1的閘極電極作為高位準電壓。因此，第一掃描電晶體ST1被導通。第二掃描訊號SC2亦是高位準電壓且第二掃描電晶體ST2於四個水平時段4H或六個水平時段6H被關斷。經第一掃描電晶體ST1的汲極電極提供的資料電壓Vdata經過連接於驅動電晶體DT的閘極電極的第一節點DTG，且被充入設置在第一節點DTG以及第三節點DTS之間的電容器C。

在經過初始化時間1後，第二掃描訊號SC2切換至低位準電壓並且被施加至第二掃描電晶體ST2的閘極電極，以使第二掃描電晶體ST2在採樣時間2中被導通一個水平時段1H。經第二掃描電晶體ST2的汲極電極提供的參考電壓Vref被施加至連接於驅動電晶體DT的源極電極的第二節點DTD。

圖3係示出依據本發明的閘極驅動電路的配置中的掃描訊號產生器的配置的圖。閘極驅動電路除了包含掃描訊號產生器之外還可以包含產生發光訊號EM的發光訊號產生器。

如圖所示，依據本發明的閘極驅動電路15包含邏輯訊號產生器15a、共用邏輯訊號產生器15a的節點Q及節點QB並產生第一掃描訊號SC1的第一掃描訊號產生器15b，以及共用邏輯訊號產生器15a的節點Q及節點QB並產生第二掃描訊號SC2的第二掃描訊號產生器15c。

邏輯訊號產生器15a接收起始脈衝訊號VST、第二高位準電壓VGH2、第二低位準電壓VGL2以及第一時脈訊號CLK1，並輸出進位脈衝訊號（carry pulse signal）Logic。

第一掃描訊號產生器15b共用邏輯訊號產生器15a的節點Q及節點QB，接收第一高位準電壓VGH1以及第一低位準電壓VGL1，並輸出第一掃描訊號SC1。

第二掃描訊號產生器15c共用邏輯訊號產生器15a的節點Q及節點QB，接收第二高位準電壓VGH2以及第四時脈訊號CLK4，並輸出第二掃描訊號SC2。

圖4係詳細示出圖3的掃描訊號產生器的配置的圖。

邏輯訊號產生器15a包含第一電晶體T1以及第二電晶體T2、第七電晶體T7到第十三電晶體T13，以及第一自舉電容器（bootstrap capacitors）CQ及第二自舉電容器CQB。第一電晶體T1到第十三電晶體T13中的第一電晶體T1以及第二電晶體T2通過其共用的節點輸出進位脈衝訊號Logic，用於隨後開始移位暫存器的操作。

第一電晶體T1包含連接於節點Q的閘極電極、連接於第一時脈供應線的源極電極，以及連接於進位脈衝輸出節點的汲極電極。第一電晶體T1響應於節點Q的電位（electric potential）而關斷或導通，以經輸出節點輸出第一時脈訊號CLK1的邏輯電壓或阻斷邏輯電壓。

第二電晶體T2包含連接於節點QB的閘極電極、連接於第二高位準電壓線的源極電極，以及連接於進位脈衝輸出節點的汲極電極。第二電晶體T2響應於節點QB的電位而關斷或導通，以經輸出節點輸出由第二高位準電壓線供應的第二高位準電壓VGH2或阻斷第二高位準電壓VGH2。

第七電晶體T7包含連接於起始脈衝線的閘極電極、連接於第二低位準電壓線的源極電極，以及連接於第八電晶體T8的源極電極的汲極電極。第七電晶體T7響應於由起始脈衝線供應的起始脈衝訊號VST的電位而關斷或導通，以將由第二低位準電壓線供應的第二低位準電壓VGL2透過汲極電極傳輸或阻斷第二低位準電壓VGL2。

第八電晶體T8包含連接於第六時脈供應線的閘極電極、連接於第七電晶體T7的汲極電極的源極電極，以及連接於節點Q’的汲極電極。第八電晶體T8響應於由第六時脈供應線供應的第六時脈訊號CLK6的電位而關斷或導通，以傳輸由第二低位準電壓線供應的第二低位準電壓VGL2且從第七電晶體T7傳輸至節點Q’ ，或阻斷第二低位準電壓VGL2。

第九電晶體T9包含連接於節點QB的閘極電極、連接於第二高位準電壓線的源極電極，以及連接於節點Q’的汲極電極。第九電晶體T9響應於節點QB的電位而關斷或導通，以傳輸由第二高位準電壓線供應的第二高位準電壓VGH2或阻斷第二高位準電壓VGH2。

第十電晶體T10包含連接於第五時脈線的閘極電極、連接於第二低位準電壓線的源極電極，以及連接於節點QB的汲極電極。第十電晶體T10響應於由第五時脈線供應的第五時脈訊號CLK5的電位而關斷或導通，以將由第二低位準電壓線供應的第二低位準電壓VGL2傳輸至節點QB，或阻斷第二低位準電壓VGL2。

第十一電晶體T11包含連接於起始脈衝線的閘極電極、連接於第二高位準電壓線的源極電極，以及連接於節點QB的汲極電極。第十一電晶體T11響應於由起始脈衝線供應的起始脈衝訊號VST的電位而關斷或導通，以將由第二高位準電壓線供應的第二高位準電壓VGH2傳輸至節點QB，或阻斷第二高位準電壓VGH2。

第十二電晶體T12包含連接於節點Q’的閘極電極、連接於第二高位準電壓線的源極電極，以及連接於節點QB的汲極電極。第十二電晶體T12響應於節點Q’的電位而關斷或導通，以傳輸由第二高位準電壓線供應的第二高位準電壓VGH2，或阻斷第二高位準電壓VGH2。

第十三電晶體T13包含連接於第二低位準電壓線的閘極電極、連接於節點Q’的源極電極，以及連接於節點Q的汲極電極。第十三電晶體T13依據由第二低位準電壓線供應的第二低位準電壓VGL2被一直導通，以將節點Q’的邏輯電壓傳輸至節點Q。

第一自舉電容器CQ的一端連接於節點Q，且另一端連接於進位脈衝輸出節點。由第十三電晶體T13供應的電流被充入第一自舉電容器CQ。

第二自舉電容器CQB的一端連接於第二高位準電壓線，且另一端連接於節點QB。對應於一電壓的一電流被充入第二自舉電容器CQB，其中該電壓係依據由第二高位準電壓線供應的第二高位準電壓VGH2與節點QB的電位之間的差。

第一掃描訊號產生器15b可以包含構成輸出單位的第三電晶體T3、第四電晶體T4以及第十四電晶體14。

第十四電晶體14包含連接於第二低位準電壓線的閘極電極、連接於邏輯訊號產生器15a的節點Q’的源極電極，以及連接於第三電晶體T3的閘極電極的汲極電極。第十四電晶體14依據由第二低位準電壓線供應的第二低位準電壓VGL2被一直導通，以將邏輯訊號產生器15a的節點Q’的邏輯電壓傳輸至第三電晶體T3的閘極電極。也就是說，第十四電晶體14使得施加至第三電晶體T3的閘極電極的邏輯電壓與邏輯訊號產生器15a的節點Q的電位一致。第十四電晶體14為訊號傳輸電晶體的其中之一。第十四電晶體14可以被省略。

第三電晶體T3包含連接於第十四電晶體14的閘極電極、連接於第一高位準電壓線的源極電極，以及連接於第一掃描訊號SC1的輸出節點的汲極電極。第三電晶體T3響應於經閘極電極傳輸的邏輯訊號產生器15a的節點Q的電位而關斷或導通，以經第一掃描訊號SC1的輸出節點輸出由第一高位準電壓線供應的第一高位準電壓VGH1 ，或阻斷第一高位準電壓VGH1。

第四電晶體T4包含連接於邏輯訊號產生器15a的節點QB的閘極電極、連接於第一低位準電壓線的源極電極，以及連接於第一掃描訊號SC1的輸出節點的汲極電極。第四電晶體T4響應於經閘極電極傳輸的邏輯訊號產生器15a的節點Q的電位而關斷或導通，以經第一掃描訊號SC1的輸出節點輸出由第一低位準電壓線供應的第一低位準電壓VGL1，或阻斷第一低位準電壓VGL1。

第二掃描訊號產生器15c可以包含構成輸出單元的第五電晶體T5及第六電晶體T6、第十五電晶體T15以及第三自舉電容器CQ_SC2。

第十五電晶體T15包含連接於第二低位準電壓線的閘極電極、連接於邏輯訊號產生器15a的節點Q’的源極電極，以及連接於第五電晶體T5的閘極電極的汲極電極。第十五電晶體T15為訊號傳輸電晶體的其中之一。第十五電晶體T15依據由第二低位準電壓線供應的第二低位準電壓VGL2被一直導通，以將邏輯訊號產生器15a的節點Q’的邏輯電壓傳輸至第五電晶體T5的閘極電極。也就是說，第十五電晶體T15使得施加至第五電晶體T5的閘極電極的邏輯電壓與邏輯訊號產生器15a的節點Q的電位一致。

第五電晶體T5包含連接於第十五電晶體T15的汲極電極的閘極電極、連接於第四時脈線的源極電極，以及連接於第二掃描訊號SC2的輸出節點的汲極電極。第五電晶體T5響應於經閘極電極傳輸的邏輯訊號產生器15a的節點Q的電位而關斷或導通，以經第二掃描訊號SC2的輸出節點輸出第四時脈訊號CLK4的邏輯電壓，或阻斷第四時脈訊號CLK4。

第六電晶體T6包含連接於邏輯訊號產生器15a的節點QB的閘極電極、連接於第二高位準電壓線的源極電極，以及連接於第二掃描訊號SC2的輸出節點的汲極電極。第六電晶體T6響應於經閘極電極傳輸的邏輯訊號產生器15a的節點QB的電位而關斷或導通，以經第二掃描訊號SC2的輸出節點輸出由第二高位準電壓線供應的第二高位準電壓VGH2，或阻斷第二高位準電壓VGH2。

當在如圖2A所示配置的電路中第一掃描電晶體ST1實現為氧化物半導體電晶體，且第二掃描電晶體SC2實現為多晶矽電晶體時，因它們的低位準電壓不同，故使用個別的低位準電壓VGL。舉例而言，第一低位準電壓VGL1被用為供予第一掃描電晶體ST1的低位準電壓VGL，第二低位準電壓VGL2被用為供予第二掃描電晶體ST2的低位準電壓。也就是說，在第二掃描訊號產生器15c中，第二低位準電壓VGL2因時脈訊號被輸出而被用為起始脈衝訊號VST以及時脈訊號。當如本公開將第一掃描訊號產生器15b及第二掃描訊號產生器15c集成時，舉例而言，當為-10V的第二低位準電壓VGL2被施加至第一掃描訊號產生器15b的節點QB，且第一低位準電壓VGL1被供予為-6V的第一掃描訊號產生器15b時，第四電晶體T4的汲極-源極電壓被施加為「4V」並因此可以改善延遲（delay）的現象。

圖5A係示出當起始脈衝訊號VST及第六時脈訊號CLK6代表「步驟1」時段的低位準電壓時，邏輯訊號產生器15a、第一掃描訊號產生器15b以及第二掃描訊號產生器15c的輸出訊號的電路圖，且圖5B係此時的波型圖。

如圖5B所示，起始脈衝訊號VST及第六時脈訊號CLK6代表步驟1中的低位準電壓。

邏輯訊號產生器15a的第七電晶體T7藉由經閘極電極接收起始脈衝訊號VST而被導通，並經汲極電極傳輸由第二低位準電壓線供應的第二低位準電壓VGL2。第八電晶體T8藉由經閘極電極接收第六時脈訊號CLK6而被導通，以將第二低位準電壓VGL2傳輸至節點Q’。在這個情況下，由於第十三電晶體T13被一直導通，節點Q具有低位準電壓並因此第一電晶體T1被導通。第一電晶體T1被導通，並因此進位脈衝訊號Logic具有第一時脈訊號CLK1的高位準電壓。第十二電晶體T12被施加至閘極電極的第二低位準電壓VGL2導通，以將第二高位準電壓VGH2傳輸至節點QB。在這個情況下，節點QB具有高位準電壓，並因此第二電晶體T2維持在關斷狀態。

第一掃描訊號產生器15b的第十四電晶體T14被施加至閘極電極的第二低位準電壓VGL2導通，以將邏輯訊號產生器15a的節點Q的低位準電壓傳輸至第三電晶體T3的閘極電極。第三電晶體T3將被供應至源極電極的第一高位準電壓VGH1傳輸至汲極電極，以將高位準電壓輸出為第一掃描訊號SC1。在這個情況下，由於邏輯訊號產生器15a的節點QB的高位準電壓被供予第四電晶體T4的閘極電極，第四電晶體T4維持在關斷狀態。

第二掃描訊號產生器15c的第十五電晶體T15被施加至閘極電極的第二低位準電壓VGL2導通，以將邏輯訊號產生器15a的節點Q的低位準電壓傳輸至第五電晶體T5的閘極電極。第五電晶體T5被施加至閘極電極的節點Q的低位準電壓導通。第五電晶體T5經第四時脈線傳輸被供應至源極電極的高位準電壓並傳輸至汲極電極，以將高位準電壓輸出為第二掃描訊號SC2。在這個情況下，由於邏輯訊號產生器15a的節點QB的高位準電壓被供至第六電晶體T6的閘極電極，第六電晶體T6維持在關斷狀態。在這個情況下，由於邏輯訊號產生器15a的節點QB的高位準電壓被供予第六電晶體T6的閘極電極，第六電晶體T6維持在關斷狀態。

據此，在起始脈衝訊號VST與第六時脈訊號CLK6在步驟1同步時，節點Q被充至低位準電壓，且初始化時間1在高位準電壓被輸出為第一掃描訊號SC1時開始。

圖6A係示出當第一時脈訊號CLK1代表「步驟2」時段的低位準電壓時，邏輯訊號產生器15a、第一掃描訊號產生器15b以及第二掃描訊號產生器15c的輸出訊號的電路圖，且圖5B係此時的波型圖。

如圖6B所示，步驟2中，起始脈衝訊號VST及第六時脈訊號CLK6為高位準電壓，而第一時脈訊號CLK1為低位準電壓。

由於起始脈衝訊號VST及第六時脈訊號CLK6轉換為高位準電壓，第七電晶體T7、第八電晶體T8及第十一電晶體T11被關斷。節點Q浮接（float）至低位準電壓。經閘極電極接收第二低位準電壓VGL2的第十三電晶體T13維持導通狀態，並因此節點Q代表低位準電壓。在充於第一自舉電容器CQ中的電壓被放電時，節點Q的電壓據以低於低位準電壓的電壓值。由於節點Q’代表在浮接狀態的低位準電壓，第十二電晶體T12被導通。由於節點QB經第十一電晶體T11及第十二電晶體T12的源極電極被供予第二高位準電壓VGH2，第二電晶體T2維持關斷狀態。第一電晶體T1被施加至閘極電極的低位準電壓導通。第一電晶體T1經汲極電極將供至源極電極的第一時脈訊號CLK1的低位準電壓輸出至輸出終端。邏輯訊號產生器15a的輸出訊號（進位脈衝訊號Logic）切換至低位準電壓。

第一掃描訊號產生器15b的第三電晶體T3被施加至閘極電極的節點Q的低位準電壓導通。第三電晶體T3將被供予源極電極的第一高位準電壓VGH1輸出為第一掃描訊號SC1。在這個情況下，由於節點QB的高位準電壓被提供至第一掃描訊號產生器15b的第四電晶體T4的閘極電極，第四電晶體T4維持在關斷狀態。

第二掃描訊號產生器15c的第十五電晶體T15依據施加至閘極電極的第二低位位準電壓VGL2維持導通狀態，且節點Q代表低位準電壓。第五電晶體T5被施加至閘極電極的節點Q的低位準電壓導通。第五電晶體T5將供至源極電極具有高位準電壓的第四時脈訊號CLK4輸出為第二掃描訊號SC2。在這個情況下，由於節點QB的高位準電壓被提供至第六電晶體T6的閘極電極，第六電晶體T6維持在關斷狀態。

第二掃描訊號產生器15c的輸出訊號（第二掃描訊號SC2）被與第四時脈訊號CLK4同步。因此，第一掃描訊號產生器15b及第二掃描訊號產生器15c的輸出訊號在「步驟3」及「步驟4」的時段維持在浮接狀態。也就是說，由於當第二時脈訊號CLK2及第三時脈訊號CLK3在低位準電壓時，第一掃描訊號產生器15b的輸出訊號（第一掃描訊號SC1）為高位準電壓，第二掃描訊號產生器15c的輸出訊號（第二掃描訊號SC2）維持為高位準電壓，因此沒有相位變化。在第四時脈訊號CLK4被觸發（toggle）的步驟5中，第二掃描訊號產生器15c輸出第二掃描訊號SC2。

圖7A係示出當第四時脈訊號CLK4在「步驟5」時段中代表低位準電壓時，邏輯訊號產生器15a、第一掃描訊號產生器15b以及第二掃描訊號產生器15c的輸出邏輯訊號的電路圖，且圖7B係此時的波型圖。

如圖7B所示，第四時脈訊號CLK4在步驟5中為低位準電壓。於此，由於起始脈衝訊號VST及第六時脈訊號CLK6維持高位準電壓，第七電晶體T7、第八電晶體T8以及第十一電晶體T11維持在關斷狀態。節點Q’的電位為低位準電壓，並因此節點Q’維持在浮接狀態。

因第二低位準電壓VGL2被供至第十三電晶體T13的閘極電極，第十三電晶體T13被導通，並因此節點Q的電位為低位準電壓。

由於在浮接狀態的節點Q’的電位為低位準電壓，第十二電晶體T12被導通，並因此節點QB依據經第十一電晶體T11及第十二電晶體T12的源極電極供應的第二高位準電壓VGH2切換為高位準電壓，且第二電晶體T2維持關斷狀態。

由於第一電晶體T1被施加至閘極電極的低位準電壓導通，施加至源極電極具有高位準電壓的第一時脈訊號CLK1經第一電晶體T1的汲極電極被輸出。據此，邏輯訊號產生器15a的輸出訊號代表高位準電壓。於此，由於節點QB的高位準電壓被供予第二電晶體T2的閘極電極，第二電晶體T2維持關斷狀態。

第一掃描訊號產生器15b的第三電晶體T3被施加至閘極電極的節點Q的低位準電壓導通。第三電晶體T3被導通以經汲極電極輸出被供予源極電極的第一高位準電壓VGH1。由於節點QB的高位準電壓被供予第四電晶體T4的閘極電極，第四電晶體T4維持關斷狀態。

第二掃描訊號產生器15c的第十五電晶體T15依據被供予閘極電極的第二低位準電壓VGL2，維持導通狀態，並因此節點Q代表低位準電壓。第五電晶體T5被施加至閘極電極的節點Q的低位準電壓導通。第五電晶體T5將由源極電極輸入的在低位準電壓的第四時脈訊號CLK4經汲極電極輸出為第二掃描訊號SC2。由於節點QB的高位準電壓被提供至第六電晶體T6的閘極電極，第六電晶體T6維持關斷狀態。

圖8A係示出當第五時脈訊號CLK5在「步驟6」時段中代表低位準電壓時，邏輯訊號產生器15a、第一掃描訊號產生器15b以及第二掃描訊號產生器15c的輸出邏輯訊號的電路圖，且圖8B係此時的波型圖。

如圖8B所示，因起始脈衝訊號VST及第六時脈訊號CLK6在「步驟6」時段維持高位準電壓，故第七電晶體T7、第八電晶體T8以及第十一電晶體T11 維持關斷狀態。

第十電晶體T10被供予閘極電極的在低位準電壓的第五時脈訊號CLK5導通。由於第十電晶體T10透過源極電極被供予第二低位準電壓VGL2，並將第二低位準電壓VGL2傳輸至連接至汲極電極的節點QB，節點QB的電位改變為低位準電壓。

因連接至第九電晶體T9的閘極電極的節點QB的電位改變為低位準電壓，第九電晶體T9被導通。第九電晶體T9經源極電極接收第二高位準電壓VGH2，並將第二高位準電壓VGH2提供給連接於汲極電極的節點Q’。由於節點Q’的電位切換為高位準電壓，節點Q的電位切換為高位準電壓。由於節點Q’的電位為高位準電壓，第十二電晶體T12被關斷。因節點Q’的電位為高位準電壓，節點Q的電位亦切換為高位準電壓，並因此第一電晶體T1被關斷。

由於第十電晶體T10被導通，因此節點QB的電位切換至低位準電壓，第二電晶體T2被導通。第二電晶體T2將透過源極電極提供的第二高位準電壓VGH2經汲極電極輸出。在這個情況下，邏輯訊號產生器15a的輸出電位為高位準電壓。

因節點Q的高位準電壓被施加至第三電晶體T3的閘極電極，第一掃描訊號產生器15b的第三電晶體T3被關斷。在這個情況下，因節點QB的低位準電壓被施加至第四電晶體T4的閘極電極，第四電晶體T4被導通。第四電晶體T4經源極電極接收第一低位準電壓VGL1，並經汲極電極輸出為低位準電壓的第一掃描訊號SC1。

第二掃描訊號產生器15c的第十五電晶體T15依據供予閘極電極的第二低位準電壓VGL2而維持導通狀態，且節點Q因節點Q’的電位為高位準電壓而切換為高位準電壓。第五電晶體T5因高位準電壓被供予閘極電極而關斷。在這個情況下，第六電晶體T6藉由透過閘極電極接收節點QB的低位準電壓而導通。第六電晶體T6將被供予源極電極的第二高位準電壓VGH2經汲極電極輸出為第二掃描訊號SC2。

圖9係依據本發明另一實施例示出的閘極驅動電路。依據另一實施例的第一掃描訊號產生器15b’及第二掃描訊號產生器15c’與圖4的第一掃描訊號產生器15b及第二掃描訊號產生器15c的不同處在於，圖9未提供藉由經閘極電極接收第二低位準電壓VGL2而一直導通的第十四電晶體T14及第十五電晶體T15。

由於第十四電晶體T14及第十五電晶體T15為用以藉由透過其閘極電極接收第二低位準電壓VGL2以一直導通，來防止連接於源極電極的節點Q’的電壓漏電的元件，第十四電晶體T14及第十五電晶體T15在圖9的實施例中可以省略。

邏輯訊號產生器15a具有與圖4的實施例中相同的配置及運作，因此其省略其說明。

儘管使用六個相位時脈訊號產生邏輯訊號的例子（即進位脈衝訊號）已在本實施例中描述，第一掃描訊號SC1的七個水平時段7H的初始化時間可以確保為如圖2B(B)所示的在使用八個相位時脈訊號產生進位脈衝訊號的實施例中。

在像素驅動電路中包含氧化物半導體電晶體及多晶矽電晶體的電路中，初始化操作是在面板內閘極（gate-in-panel，GIP）中提供的驅動器中執行，而不是依據直流（DC）電壓執行。於此，驅動電晶體DT及有機發光二極體（發光元件EL）的陽極之間的第二節點DTD的初始化充電期間產生延遲。據此，例如大約為4H的長的初始化時間是必須的。如上所述，依據本公開的閘極驅動電路可以使用六個相位時脈訊號CLK1到CLK6以確保四個水平時段4H的初始化時間。此外，因第一掃描訊號產生器及第二掃描訊號產生器被集成為單一的掃描訊號產生器，依據本公開的閘極驅動電路可以降低邊框尺寸。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

100:顯示裝置 10:顯示面板 15:閘極驅動電路 15a:邏輯訊號產生器 15b 、15b’:第一掃描訊號產生器 15c 、15c’:第二掃描訊號產生器 Q、Q’、QB:節點 20:驅動IC 21:時序控制器 22:感測器 23:資料電壓產生器 25:資料驅動器 26:補償器 27:補償記憶體 28:資料驅動電路 30:記憶體 40:主系統 P:像素 DA:顯示區域 Vdata:類比資料電壓 SC1:第一掃描訊號 SC2:第二掃描訊號 EM:發光訊號 Vdata:資料電壓 Vref:參考電壓 V-DATA:調變資料 GTC:閘極時序控制訊號 DTC:資料時序控制訊號 EL:發光元件 DT:驅動電晶體 C:電容器 ST1:第一掃描電晶體 ST2:第二掃描電晶體 ST3:發光開關電晶體 VSS:低位準電源電壓 VDD:高位準電源電壓 DTG:第一節點 DTD:第二節點 DTS:第三節點 1:初始化時間 2:採樣時間 1H:一個水平時段 4H:四個水平時段 5H:五個水平時段 6H:六個水平時段 7H:七個水平時段 VST:起始脈衝訊號 VGH1:第一高位準電壓 VGL1:第一低位準電壓 VGH2:第二高位準電壓 VGL2:第二低位準電壓 CLK1～CLK6:第一時脈訊號～第六時脈訊號 Logic:進位脈衝訊號 T1～T15:第一電晶體～第十五電晶體 CQ:第一自舉電容器 CQB:第二自舉電容器 CQ_SC2:第三自舉電容器

圖1係依據本發明一實施例示意性地示出顯示裝置的配置的方塊圖。圖2A係依據本發明一實施例示意性地示出顯示裝置的像素電路的電路圖。圖2B係依據本發明一實施例示出提供給圖2A所示的像素電路的掃描訊號波型。圖3係依據本發明一實施例示意性地示出閘極驅動電路的配置的方塊圖。圖4係依據本發明一實施例詳細示出閘極驅動電路的配置的電路圖。圖5A係依據本發明一實施例示出當起始脈衝訊號及第六時脈訊號指示低位準電壓時閘極驅動電路的輸出邏輯訊號的電路圖，且圖5B係此時的波型圖。圖6A係依據本發明一實施例示出當第一時脈訊號指示低位準電壓時閘極驅動電路的輸出邏輯訊號的電路圖，且圖6B係此時的波型圖。圖7A係依據本發明一實施例示出當第四時脈訊號指示低位準電壓時閘極驅動電路的輸出邏輯訊號的電路圖，且圖7B係此時的波型圖。圖8A係依據本發明一實施例示出當第五時脈訊號指示低位準電壓時閘極驅動電路的輸出邏輯訊號的電路圖，且圖8B係此時的波型圖。圖9係依據本發明一實施例示出的閘極驅動電路。

15:閘極驅動電路

15a:邏輯訊號產生器

15b:第一掃描訊號產生器

15c:第二掃描訊號產生器

Q、QB:節點

SC1:第一掃描訊號

SC2:第二掃描訊號

VST:起始脈衝訊號

VGH1:第一高位準電壓

VGL1:第一低位準電壓

VGH2:第二高位準電壓

VGL2:第二低位準電壓

CLK1:第一時脈訊號

CLK4:第四時脈訊號

CLK6:第六時脈訊號

Logic:進位脈衝訊號

Claims

一種閘極驅動電路，包含：一邏輯訊號產生器，包含一第一節點及一第二節點，該第二節點輸出與該第一節點的一邏輯訊號相反的另一邏輯訊號，並輸出一進位脈衝訊號；以及一掃描訊號產生器，包含一第一掃描訊號產生器及一第二掃描訊號產生器，其中該第一掃描訊號產生器透過共用該邏輯訊號產生器的該第一節點及該第二節點產生一第一掃描訊號，以用以在一初始化時間施加一資料電壓至多個像素電路的多個驅動電晶體，且其中該第二掃描訊號產生器透過共用該邏輯訊號產生器的該第一節點及該第二節點產生一第二掃描訊號，該第二掃描訊號係在一初始化時間與該第一掃描訊號相同的一邏輯電壓訊號，且係在一採樣時間與該第一掃描訊號相反的一邏輯電壓訊號。
如請求項1所述的閘極驅動電路，其中四個水平時段的該初始化時間及一個水平時段的該採樣時間係藉由使用多個六相時脈訊號提供。
如請求項1所述的閘極驅動電路，其中六個水平時段的該初始化時間及一個水平時段的該採樣時間係藉使用多個八相時脈訊號提供。
如請求項1所述的閘極驅動電路，其中該邏輯訊號產生器包含一第一電晶體以及一第二電晶體，該第一電晶體具有連接於該第一節點的一閘極電極，該第二電晶體串聯連接於該第一電晶體且具有連接於該第二節點的一閘極電極，該邏輯訊號產生器經由該第一電晶體與該第二電晶體共用的一節點輸出該進位脈衝訊號；其中該第一掃描訊號產生器包含一第三電晶體以及一第四電晶體，該第三電晶體具有連接於該第一節點的一閘極電極，該第四電晶體串聯連接於該第三電晶體且具有連接於該第二節點的一閘極電極，該第一掃描訊號產生器經由該第三電晶體與該第四電晶體共用的一節點輸出該第一掃描訊號；且其中該第二掃描訊號產生器包含一第五電晶體以及一第六電晶體，該第五電晶體具有連接於該第一節點的一閘極電極，該第六電晶體串聯連接於該第五電晶體且具有連接於該第二節點的一閘極電極，該第二掃描訊號產生器經由該第五電晶體與該第六電晶體共用的一節點輸出該第二掃描訊號。
如請求項4所述的閘極驅動電路，其中該第一電晶體到該第六電晶體為p型電晶體。
如請求項4所述的閘極驅動電路，其中一第一時脈訊號被提供至該第一電晶體的一個終端，一第二高位準電壓被提供至該第二電晶體的一個終端，一第一高位準電壓被提供至該第三電晶體的一個終端，一第一低位準電壓被提供至該第四電晶體的一個終端，一第四時脈訊號被提供至該第五電晶體的一個終端，且該第二高位準電壓被提供至該第六電晶體的一個終端。
如請求項6所述的閘極驅動電路，其中一電容器被設置在該第一節點與該第五電晶體的該閘極電極的一連接點，以及該第五電晶體與該第六電晶體共用的該節點之間。
如請求項7所述的閘極驅動電路，其中該第一掃描訊號產生器包含一第一訊號傳輸電晶體，該第一訊號傳輸電晶體具有連接於該第一節點的一源極電極以及連接於該第三電晶體的該閘極電極的一汲極電極，該第一訊號傳輸電晶體並由透過一閘極電極接收一第二低位準電壓以被一直導通，且其中該第二掃描訊號產生器包含一第二訊號傳輸電晶體，該第二訊號傳輸電晶體具有連接於該第一節點的一源極電極以及連接於該第五電晶體的該閘極電極的一汲極電極，該第二訊號傳輸電晶體並由透過一閘極電極接收該第二低位準電壓以被一直導通。
如請求項4所述的閘極驅動電路，其中該邏輯訊號產生器、該第一掃描訊號產生器及該第二掃描訊號產生器在一第一時脈訊號到一第五時脈訊號為一低位準電壓，且一起始脈衝訊號及一第六時脈訊號為該低位準電壓時，輸出一高位準電壓，在該第一時脈訊號為該低位準電壓，且該起始脈衝訊號及該第二時脈訊號到該第六時脈訊號為該高位準電壓時，該邏輯訊號產生器輸出該低位準電壓且該第一掃描訊號產生器及該第二掃描訊號產生器輸出該高位準電壓，在該第四時脈訊號為該低位準電壓，且該起始脈衝訊號及該第一時脈訊號到該第三時脈訊號以及該第五時脈訊號及該第六時脈訊號為該高位準電壓時，該邏輯訊號產生器及該第一掃描訊號產生器輸出該高位準電壓且該第二掃描訊號產生器輸出該高位準電壓，且在該第五時脈訊號為該低位準電壓，且該起始脈衝訊號、該第一時脈訊號到該第四時脈訊號以及該第六時脈訊號為該高位準電壓時，該邏輯訊號產生器及該第二掃描訊號產生器輸出該高位準電壓且該第一掃描訊號產生器輸出該低位準電壓。
一種顯示裝置，包含：一基板，包含一顯示區域及一非顯示區域；多個像素電路，每一該些像素電路包含一驅動電晶體，用以依據一開關運作來傳輸操作一發光電極體所需的電流，該些像素電路設置在該顯示區域內；以及請求項1所述的該閘極驅動電路，包含在該非顯示區域內。
如請求項10所述的顯示裝置，其中每一該些像素電路包含至少一個氧化物半導體電晶體以及至少一個多晶矽電晶體。
如請求項10所述的顯示裝置，其中每一該些像素電路包含一第一掃描電晶體以及一第二掃描電晶體，該第一掃描電晶體係用以接收一第一掃描訊號並施加該第一掃描訊號至該驅動電晶體的一閘極電極，該第二掃描電晶體係用以接收一第二掃描訊號並執行用以補償該驅動電晶體的一開關運作。
如請求項12所述的顯示裝置，其中該第一掃描電晶體為一氧化物電晶體，且該第二掃描電晶體為一多晶矽電晶體。
如請求項12所述的顯示裝置，其中該驅動電晶體為一氧化物電晶體。
如請求項12所述的顯示裝置，其中該驅動電晶體為一矽電晶體。
如請求項12所述的顯示裝置，其中該驅動電晶體具有由一半導體氧化物形成的一通道。
如請求項12所述的顯示裝置，其中該第二掃描電晶體為一p型金屬氧化物半導體矽電晶體。
如請求項12所述的顯示裝置，其中該第二掃描電晶體為一n型金屬氧化物半導體矽電晶體。