JP3832156B2 - 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 - Google Patents
電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 Download PDFInfo
- Publication number
- JP3832156B2 JP3832156B2 JP27311499A JP27311499A JP3832156B2 JP 3832156 B2 JP3832156 B2 JP 3832156B2 JP 27311499 A JP27311499 A JP 27311499A JP 27311499 A JP27311499 A JP 27311499A JP 3832156 B2 JP3832156 B2 JP 3832156B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pixel
- data
- electro
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、パルス幅変調により階調表示制御を行う電気光学装置の駆動方法、駆動回路および電気光学装置並びに電子機器に関する。
【０００２】
【従来の技術】
電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器の表示部や液晶テレビなどに広く用いられている。
【０００３】
ここで、従来技術による電気光学装置は、例えば、次のように構成されている。即ち、従来の電気光学装置は、マトリクス状に配列した画素電極と、この画素電極に接続されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）のようなスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板との間に充填された電気光学材料たる液晶とから構成される。そして、このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して画素電極に、階調レベルに応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調レベルに応じて制御すると、画素毎に液晶の配向状態が変化するので、画素毎に濃度が変化することになる。このため、液晶表示装置は、階調表示が可能となる。
【０００４】
この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、走査線駆動回路によって、各走査線を順次選択すると共に、第２に、走査線の選択期間では、データ線駆動回路によってデータ線を順次選択し、第３に、選択されたデータ線に、階調レベルに応じた電圧の画像信号をサンプリングする構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００５】
【発明が解決しようする課題】
しかしながら、従来技術による液晶表示装置では、階調レベルに対応してデータ線に印加される画像信号は、アナログ信号である。このため、電気光学装置の周辺回路には、Ｄ／Ａ変換回路やオペアンプなどの電気回路が必要となり、装置全体のコスト高や消費電力の増加を招致してしまう。さらに、これらのＤ／Ａ変換回路、オペアンプなどの特性や、各種の配線抵抗などの不均一性に起因して、表示ムラが発生するため、高品質な表示が極めて困難である、という問題があり、特に、高精細な表示を行う場合に顕著となる。
【０００６】
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、高品質・高精細な階調表示可能な電気光学装置、その駆動方法、その駆動回路、さらには、この電気光学装置を用いた電子機器を提供することにある。
【０００７】
上記目的を達成するために、第１の発明は、階調データに基づいて各画素を制御する電気光学装置の駆動方法であって、１フレームを分割した複数のサブフィールド毎に画素をオン状態にする電圧またはオフ状態にする電圧を印加して、前記１フレーム内で前記画素をオン状態とする時間の長さによって階調を制御するものであり、前記複数のサブフィールドにおいて印加される前記オン状態にする電圧は、第１の電圧と、当該第１の電圧よりも電圧が高い第２の電圧とを含み、前記階調データの下位ビットの値に応じて、対応する前記サブフィールドに前記オン状態にする電圧を印加するときは、前記第１の電圧を用いて、当該第１の電圧を印加する時間の長さによって階調を制御し、前記階調データの上位ビットの値に応じて、対応する前記サブフィールドに前記オン状態にする電圧を印加するときは、前記第２の電圧を用いて、当該第２の電圧を印加する時間の長さによって階調を制御し、前記階調データの下位ビットに対応するとともに、前記１フレームの中で先頭に配置されるサブフィールドは、他のサブフィールドよりも時間が長く設定され、前記１フレームの期間の前半には、前記第１の電圧が印加される複数のサブフィールドが連続して配置され、前記１フレームの期間の後半には、前記第２の電圧が印加される複数のサブフィールドが連続して配置されることを特徴とする。
【０００８】
この第１の発明によれば、１フレームにおいて、画素をオン（オフ）する信号の印加期間が、当該画素の階調データに応じてパルス幅変調される結果、実効電圧値の制御による階調表示が行われることになる。この際、各サブフィールドにおいては、画素のオンまたはオフを指示するだけで済むので、画素への指示信号として２値信号を用いることができる。従って、この発明では、画素への印加信号がディジタル信号となるため、素子特性や配線抵抗などの不均一性に起因する表示ムラが抑えられる結果、高品質かつ高精細な階調表示が可能となる。
【０００９】
また、この発明では、サブフィールドにおいて画素をオンにする電圧の電圧を２種類以上備えているから、サブフィールドの電圧を１値で設定する場合に比べてサブフィールドの個数を少なくすることができ、最小期間にあるサブフィールドであってもその期間を比較的長く確保することができる。この結果、階調レベルに対応したデータ信号を各画素に確実に書込むことができ、当該電気光学装置による階調表示制御を正確に行うことができる。
【００１０】
なお、本発明では、１フレームとは、水平走査信号および垂直走査信号に同期して水平走査および垂直走査することにより、１枚のラスタ画像を形成するのに要する期間という意味合いで用いている。
【００１１】
また、第２の発明は、階調データに基づいて、複数のデータ線と複数の走査線との各交差に対応して配設された各画素を制御する電気光学装置の駆動回路であって、１フレームを分割した複数のサブフィールドの各々において、各画素をオン状態にする電圧またはオフ状態にする電圧の印加を指示する２値信号を階調データに基づいて生成するデータ変換回路と、前記サブフィールド毎に、データ線から画素への電圧印加を可能にする走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、前記走査信号が前記走査線に供給される間、前記データ変換回路で生成される２値信号に基づいて前記画素をオン状態にする電圧またはオフ状態にする電圧を前記データ線に供給するデータ線駆動回路と、前記複数のサブフィールドにおいて印加される前記画素をオン状態にする電圧を第１の電圧と当該第１の電圧よりも電圧が高い第２の電圧とを含む２種類以上の電圧で切換える電圧切換手段と、を具備し、
前記階調データの下位ビットの値に応じて、対応する前記サブフィールドに前記オン状態にする電圧を印加するときは、前記第１の電圧を用いて、当該第１の電圧を印加する時間の長さによって階調を制御し、前記階調データの上位ビットの値に応じて、対応する前記サブフィールドに前記オン状態にする電圧を印加するときは、前記第２の電圧を用いて、当該第２の電圧を印加する時間の長さによって階調を制御し、前記階調データの下位ビットに対応するとともに、前記１フレームの中で先頭に配置されるサブフィールドは、他のサブフィールドよりも時間が長く設定され、前記１フレームの期間の前半には、前記第１の電圧が印加される複数のサブフィールドが連続して配置され、前記１フレームの期間の後半には、前記第２の電圧が印加される複数のサブフィールドが連続して配置されることを特徴とする。
【００１２】
この第２の発明は、上記第１の発明を電気光学装置の駆動回路として具現化したものであり、上記第１の発明と同様な効果を奏する。
【００１３】
また、隣接する前記画素で、電圧を印加する前記サブフィールドの時間軸上での配置を反転させ、周期的にも前記サブフィールドの時間軸上での配置を反転させることが好ましい。
【００１４】
次に第３の発明は、複数の走査線と複数のデータ線との各交差に対応して配設された複数の画素を有する電気光学装置であって、１フレームを分割した複数のサブフィールドの各々において、各画素をオン状態にする電圧またはオフ状態にする電圧による印加を指示する２値信号を階調データに基づいて生成するデータ変換回路と、前記サブフィールド毎に、データ線から画素への電圧印加を可能にする走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、前記走査信号が前記走査線に供給される間、前記データ変換回路で生成される２値信号に基づいて前記画素をオン状態にする電圧またはオフ状態にする電圧を前記データ線に供給するデータ線駆動回路と、前記複数のサブフィールドにおいて印加される前記画素をオン状態にする電圧を、第１の電圧と当該第１の電圧よりも電圧が高い第２の電圧とを含む２種類以上の電圧で切換える電圧切換手段と、を具備し、前記階調データの下位ビットの値に応じて、対応する前記サブフィールドに前記オン状態にする電圧を印加するときは、前記第１の電圧を用いて、当該第１の電圧を印加する時間の長さによって階調を制御し、前記階調データの上位ビットの値に応じて、対応する前記サブフィールドに前記オン状態にする電圧を印加するときは、前記第２の電圧を用いて、当該第２の電圧を印加する時間の長さによって階調を制御し、前記階調データの下位ビットに対応するとともに、前記１フレームの中で先頭に配置されるサブフィールドは、他のサブフィールドよりも時間が長く設定され、前記１フレームの期間の前半には、前記第１の電圧が印加される複数のサブフィールドが連続して配置され、前記１フレームの期間の後半には、前記第２の電圧が印加される複数のサブフィールドが連続して配置されることを特徴とする。
【００１５】
この第３の発明は、上記第１の発明を電気光学装置として具現化したものであり、上記第１の発明と同様な効果を奏する。
【００１６】
また、隣接する前記画素で、電圧を印加する前記サブフィールドの時間軸上での配置を反転させ、周期的にも前記サブフィールドの時間軸上での配置を反転させることが好ましい。
【００１７】
この第３の発明の一の態様において、前記画素は、
画素電極と、
前記画素電極に対向した対向電極と、
前記画素電極および対向電極間に挟持された電気光学材料と、
前記走査線を介して走査信号が与えられることにより前記データ線を介して供給されるデータ信号を前記画素電極に印加するスイッチング素子と、
を具備するものである。
【００１８】
また、この発明の他の態様において、前記画素は、
画素電極と、
前記画素電極に対向した対向電極と、
前記画素電極および対向電極間に挟持された電気光学材料と、
前記走査線を介して走査信号が与えられることにより前記データ線を介して供給されるデータ信号を記憶するメモリと、
前記メモリに記憶されたデータ信号に従って、前記画素をオンする電圧またはオフする電圧の一方を選択して前記画素電極に印加する選択回路と、
を具備するものである。
【００１９】
この発明に係る電気光学装置においては、前記対向電極に印加されるレベルに応じて、前記２値信号をレベル反転することが好ましい。
【００２０】
また、前記対向電極に印加されるレベルを一定に維持し、あるいは周期的にレベル反転させ、この対向電極に印加されるレベルを基準とし、前記画素をオンにする電圧のレベルを一定周期毎に反転することが好ましい。
【００２１】
さらに、前記電圧切換手段は、前記複数の走査線の各々に対応した複数の電圧切換回路を有し、各電圧切換回路は、当該走査線に走査信号が供給されるのと同期したタイミングにおいて、前記画素をオンにする電圧の切換えを行うことが好ましい。
【００２２】
このような構成とすることにより、画素に印加される電圧を交流化することができ、画質の劣化を防止することができる。
【００２３】
この発明は、上記電気光学装置自体を単体で製造または販売する他、この電気光学装置を表示装置として備えた電子機器として製造または販売するという態様で実施することも可能である。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。まず、本実施形態に係る電気光学装置は、電気光学材料として液晶を用いた液晶装置であり、後述するように素子基板と対向基板とが、互いに一定の間隙を保って貼付され、この間隙に電気光学材料たる液晶が挟持される構成となっている。また、本実施形態に係る電気光学装置では、素子基板として半導体基板が用いられ、ここに、画素を駆動するトランジスタと共に、周辺駆動回路などが形成されたものである。
【００２５】
＜本実施形態における電気光学装置の駆動方法＞
まず、本実施形態に係る装置の理解を容易にするため、本実施形態による電気光学装置の駆動方法について説明する。
【００２６】
一般に、電気光学材料として液晶を用いた液晶装置において、液晶層に印加される電圧と透過率（または反射率）との関係は、電圧無印加状態において黒表示を行うノーマリーブラックモードを例にとれば、図５に示されるような関係にある。即ち、液晶層への電圧実効値（電圧を一定として、オン電圧のパルス幅を変える）が増すにつれて、透過率が非線形に増加して飽和する。なお、ここでいう透過率とは、透過光量の最低値および最高値を、それぞれ０％および１００％として正規化したものである。
【００２７】
ここで、本実施形態に係る電気光学装置が６４階調表示を行うものとし、６ビットで示される階調（濃淡）データが、それぞれ同図に示される透過率を指示するものとする。この際、各透過率において液晶層に印加される電圧を、それぞれＶ０〜Ｖ６３とすると、従来ではこれらの電圧Ｖ０〜Ｖ６３自体を、液晶層に印加する構成となっていた。このため、特に、中間階調に対応する電圧Ｖ１〜Ｖ６２については、Ｄ／Ａ変換回路やオペアンプなどのアナログ回路の特性や、各種の配線抵抗などのばらつきによる影響によって、画素間に亘って不均一となり易い。従って、従来の構成では、高品質かつ高精細な階調表示が困難であった。
【００２８】
そこで、本実施形態では、次のようにして液晶層に対する電圧の印加を行う。
【００２９】
（１）１フレームを複数のサブフィールドに分割し、各サブフィールド単位で液晶層に対する電圧印加を行う。
【００３０】
各サブフィールドにおいて液晶層に印加する電圧は、Ｖｏｎ、Ｖｏｆｆの２種類のいずれかである。ここで、電圧Ｖｏｎは、画素をオンにする電圧、即ち、液晶層の透過率を高めることに寄与し得る電圧である。また、電圧Ｖｏｆｆは画素をオフにする電圧、即ち、液晶層の透過率を高めることに全く寄与しない電圧である。
【００３１】
（２）いずれのサブフィールドにおいて電圧印加を行うかは、画素に対応した階調データにより決定する。
【００３２】
電圧Ｖｏｎが液晶層の透過率の上昇にどの程度寄与するかは、その印加時間に依存することとなる。従って、電圧Ｖｏｎの印加を行うサブフィールドを階調データに応じて選択し、階調データが小さい場合には電圧Ｖｏｎの印加時間を短くして、液晶層に対する実効印加電圧を小さくし、階調データが大きい場合には電圧Ｖｏｎの印加時間を長くして、液晶層に対する実効印加電圧を大きくするのである。
【００３３】
（３）１フレームを複数のサブフィールドに分割する際、各サブフィールドの長さを不均一にしてもよい。
【００３４】
即ち、時間長が長く、電圧Ｖｏｎの印加が液晶透過率の上昇に寄与する度合いが大きいサブフィールドと、時間長が短く、電圧Ｖｏｎの印加が液晶透過率の上昇に寄与の度合いが小さいサブフィールドとを設けてもよい。この場合において、各サブフィールドの長さを階調データの各ビットの重みに対応させてもよい。
【００３５】
（４）電圧Ｖｏｎは、一部のサブフィールドにおいて他のサブフィールドのもよりも低い電圧とする。
【００３６】
これは多階調表示を行う際に生じるデータ書込時間の不足の問題を回避するためである。即ち、次の通りである。
【００３７】
本実施形態のように、印加時間の長短により階調の高低を制御する方法を採った場合、階調を細かな刻み幅で変化させるためには、極めて時間長の短いサブフィールドを設ける必要がある。
【００３８】
しかし、液晶パネルのような電気光学装置は、縦横に並んだ多数の画素に電圧ＶｏｎまたはＶｏｆｆを与えて画像表示を行うものであり、全ての画素への電圧印加を行うためには、ある程度の時間を要してしまう。そして、サブフィールドがあまりに短いと、このサブフィールドの期間内に全ての画素への電圧印加が行うことができなくなる。このようにサブフィールドを短くするのに限界があることから、サブフィールドの時間長を短くするのみでは高階調表示を実現することが困難なのである。
【００３９】
そこで、本実施形態では、液晶の透過率の上昇に対する寄与度の低いサブフィールドを設けるに当たり、そのサブフィールドにおける電圧Ｖｏｎを他のサブフィールドのものよりも低い電圧とし、その代わりに、当該サブフィールドの時間長を本来の時間長（すなわち、他のサブフィールドと同じ電圧Ｖｏｎを用いた場合の時間長）よりも長くした。
【００４０】
具体的には、本実施形態において、階調データの上位ビットに対応したサブフィールドでは図４における電圧ＶＨを電圧Ｖｏｎとして印加するが、下位ビットに対応したサブフィールドでは電圧ＶＬを電圧Ｖｏｎとして印加する。電圧Ｖｏｆｆは、いずれのサブフィールドでも、電圧Ｖ０（＝０Ｖ）を用いる。
【００４１】
なお、電圧Ｖｏｎは、２種類に限らず、３種類以上としてもよい。
【００４２】
＜電気的な構成＞
次に、本実施形態に係る電気光学装置の電気的な構成について説明する。図１は、素子基板に形成された回路の構成が示されている。
【００４３】
図１に示すように、素子基板上における表示領域１０１ａには、複数本の走査線１１２がＸ（行）方向に延在して形成され、複数本のデータ線１１４がＹ（列）方向に沿って延在して形成されている。そして、画素１１０は、走査線１１２とデータ線１１４との各交差に対応して設けられて、マトリクス状に配列している。本実施形態では、説明の便宜上、走査線１１２の総本数をｍ本とし、データ線１１４の総本数をｎ本として（ｍ、ｎはそれぞれ２以上の整数）、ｍ行×ｎ列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。
【００４４】
画素１１０の具体的な構成としては、例えば、図２（ａ）に示されるものが挙げられる。この構成では、トランジスタ（ＭＯＳ型ＦＥＴ）１１６のゲートが走査線１１２に、ソースがデータ線１１４に、ドレインが画素電極１１８に、それぞれ接続されると共に、画素電極１１８と対向電極１０８との間に電気光学材料たる液晶１０５が挟持されて液晶層が形成されている。ここで、画素電極１１８と後述するＬＣＯＭとの間には蓄積容量１１９が形成されている。この蓄積容量は、トランジスタ１１６を介して画素電極１１８に電圧が印加された後、この印加電圧を必要な時間だけほぼ一定に維持するために設けられた容量である。本実施形態では、蓄積容量１１９は、画素電極１１８とＬＣＯＭの間に形成したが、画素電極１１８と接地電位ＧＮＤ間や画素電極１１８と走査線１１２等に形成しても良い。また、対向電極１０８は、画素電極１１８と対向するように対向基板の一面に形成される透明電極である。
【００４５】
図２（ａ）に示される構成では、トランジスタ１１６として一方のチャネル型のみが用いられている。従って、データ線１１４からトランジスタ１１６を介して画素電極１１８への充電を行う際、画素電極１１８に対する印加電圧が、走査線１１２上の電圧よりもトランジスタ１１６の閾値電圧だけ低い電圧に達すると、トランジスタ１１６がオフ状態となり、画素電極１１８に対する充電が止まってしまう。このため、走査線１１２に対する印加電圧がデータ線１１４に対する印加電圧よりもトランジスタ１１６の閾値電圧分だけ高くない場合には、画素電極１１８に対する印加電圧をデータ線１１４上の電圧に一致させることができず、両電圧間にオフセット電圧が生じることとなる。
【００４６】
これに対し、図２（ｂ）に示すように、Ｐチャネル型トランジスタとＮチャネル型トランジスタとを相補的に組み合わせた構成とすれば、このようなオフセット電圧を生じさせることなく、データ線１１４上の電圧を極めて少ない誤差で画素電極１１８に印加させることができる。ただし、この相補型構成では、走査信号として互いに排他的レベルを供給する必要が生じるため、１行の画素１１０に対して走査線１１２ａ、１１２ｂの２本が必要となる。
【００４７】
図１において、タイミング信号生成回路２００は、図示せぬ上位装置から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに基づいて、各種のタイミング信号やクロック信号などを生成する装置である。このタイミング信号生成回路２００によって生成される信号のうち主要なものを列挙すると次の通りである。
【００４８】
ａ．交流化駆動論理信号ＦＲ
この交流化駆動論理信号ＦＲは、後述する交流化駆動信号ＬＣＯＭのＨレベル、Ｌレベルを指定するものである。
【００４９】
ｂ．交流化駆動信号ＬＣＯＭ
この交流化駆動信号ＬＣＯＭは、対向基板の対向電極１０８（図２参照）に印加される。本実施形態において交流化駆動信号ＬＣＯＭは、ＶＣＣ（Ｈレベル）からＶ０（Ｌレベル）へ、ＬレベルからＨレベルへ、という具合に１フレーム毎にレベル反転を繰り返す。そして、交流化駆動信号ＬＣＯＭは、交流化駆動論理信号ＦＲに対してラッチ信号ＬＰの１クロック分位相が遅れたものである。
【００５０】
ｃ．スタートパルスＤＹ
このスタートパルスＤＹはサブフィールドの最初に出力されるパルス信号である。本実施形態では、１フレームを１５分割してサブフィールドＳｆ０〜Ｓｆ１４を設ける。従って、こっれらの各サブフィールドの最初において、このスタートパルス信号ＤＹが出力されることになる。
【００５１】
ｄ．クロック信号ＣＬＹ
このクロック信号ＣＬＹは、走査側（Ｙ側）の水平走査期間を規定する信号である。
【００５２】
e．ラッチ信号ＬＰ
このラッチ信号ＬＰは、水平走査期間の最初に出力されるパルス信号であって、クロック信号ＣＬＹのレベル遷移（即ち、立ち上がりおよび立ち下がり）時に出力されるものである。
【００５３】
f．クロック信号ＣＬＸ
このクロック信号ＣＬＸは、いわゆるドットクロックにより規定される信号である。
【００５４】
以上がタイミング信号生成回路２００によって生成される主要な信号の概要である。
【００５５】
図１において、走査線駆動回路１３０は、いわゆるＹシフトレジスタと呼ばれるものであり、サブフィールドの最初に供給されるスタートパルスＤＹをクロック信号ＣＬＹに基づいて転送し、走査線１１２の各々に走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍとして順次排他的に供給するものである。
【００５６】
また、データ線駆動回路１４０は、ある水平走査期間において２値信号Ｄｓをデータ線１１４の本数に相当するｎ個順次ラッチした後、ラッチしたｎ個の２値信号Ｄｓを、次の水平走査期間において、それぞれ対応するデータ線１１４にデータ信号ｄ１、ｄ２、ｄ３、…、ｄｎとして一斉に供給するものである。このデータ線駆動回路１４０の具体的な構成は、図３に示される通りである。
【００５７】
図３に示すように、このデータ線駆動回路１４０は、Ｘシフトレジスタ１４１０と、第１のラッチ回路１４２０と、第２のラッチ回路１４３０と、電圧選択回路１４４０とによって構成されている。
【００５８】
ここで、Ｘシフトレジスタ１４１０は、水平走査期間の最初に供給されるラッチ信号ＬＰをクロック信号ＣＬＸに基づいて転送し、ラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎとして順次排他的に供給するものである。
【００５９】
第１のラッチ回路１４２０は、２値信号Ｄｓをラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎの立ち下がりにおいて順次ラッチするものである。
【００６０】
第２のラッチ回路１４３０は、第１のラッチ回路１４２０によりラッチされた２値信号Ｄｓの各々をラッチ信号ＬＰの立ち下がりにおいて一斉にラッチして信号を各々出力するものである。
【００６１】
電圧選択回路１４４０は、第２のラッチ回路１４３０から出力される信号を受けて電圧ＶｏｎまたはＶｏｆｆを選択して出力するため、２個のスイッチング素子によって構成されている。そして、電圧選択回路１４４０では、第２のラッチ回路１４３０によりラッチされた信号に応じて電圧ＶｏｎまたはＶｏｆｆ（ＬＣＯＭ）のうちいずれか一方を選択し、データ信号ｄ１、ｄ２、ｄ３、…、ｄｎを各々のデータ線１１４に供給するものである。
【００６２】
次に、電圧切換回路１４５０は、サブフィールドＳｆ０〜Ｓｆ７においては電圧ＶＬをＶｏｎとして出力し、その他のサブフィールドにおいては電圧ＶＨをＶｏｎとして出力するものである。これにより、前記電圧選択回路１４４０から出力されるデータ信号ｄ１〜ｄｎは、電圧ＶＨ、ＶＬによって重み付けされる。
【００６３】
ここで、電圧切換回路１４５０は、具体的には図４に示すように構成され、交流化駆動信号ＬＣＯＭを受けて、ＬＣＯＭのＨ／Ｌレベルに応じた電圧ＶＨ，ＶＬを発生する基準電圧発生回路１４５１と、サブフィールドＳｆ０〜Ｓｆ７の期間セットされ、サブフィールドＳｆ８〜Ｓｆ１４の期間リセットされるフリップフロップ回路１４５２と、該フリップフロップ回路１４５２の出力信号を受けて前記基準電圧発生回路１４５１から出力される電圧ＶＨ，ＶＬを選択するスイッチング素子１４５３とによって構成されている。
【００６４】
これにより、電圧切換回路１４５０は、サブフィールドＳｆ０〜Ｓｆ７のときには電圧ＶＬを有するＶｏｎを出力し、サブフィールドＳｆ８〜Ｓｆ１４のときには電圧ＶＨを有するＶｏｎを出力するものである。
【００６５】
さて、このようにサブフィールドＳｆ０〜Ｓｆ１４毎に、階調レベルに応じて電圧Ｖ０、ＶＬおよびＶＨを画素に書込むためには、画素に対応する階調データを何らかの形でこれらの電圧のいずれかを指示する信号に変換する必要がある。この変換を行うものが、図１におけるデータ変換回路３００である。
【００６６】
このデータ変換回路３００は、垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに同期して供給され、かつ、画素毎に対応する６ビットの階調データＤ０〜Ｄ５を、サブフィールドＳｆ０〜Ｓｆ１４毎に２値信号Ｄｓ（０または１）に変換する構成となっている。
【００６７】
また、データ変換回路３００は、階調データＤ０〜Ｄ５を２値信号Ｄｓに変換する必要がある。具体的には、データ変換回路３００は、階調データＤ０〜Ｄ５に対応する２値信号Ｄｓを、図７に示される内容に基づいて出力する構成となっている。
【００６８】
なお、この２値信号Ｄｓについては、走査線駆動回路１３０およびデータ線駆動回路１４０における動作に同期して出力する必要があるので、データ変換回路３００には、スタートパルスＤＹと、水平走査に同期するクロック信号ＣＬＹと、水平走査期間の最初を規定するラッチ信号ＬＰと、ドットクロック信号ＤＣＬＫに相当するクロック信号ＣＬＸとが供給されている。また、上述したように、データ線駆動回路１４０では、ある水平走査期間において、第１のラッチ回路１４２０が点順次的に２値信号Ｄｓをラッチした後、次の水平走査期間において、第２のラッチ回路１４３０が、データ信号ｄ１、ｄ２、ｄ３、…、ｄｎとして一斉に各データ線１１４に供給する構成となっているので、データ変換回路３００は、走査線駆動回路１３０およびデータ線駆動回路１４０における動作と比較して、１水平走査期間だけ先行するタイミングで２値信号Ｄｓを出力する構成となっている。
【００６９】
次に、前述した２値信号Ｄｓを生成するためのデータ変換回路３００の具体的な構成について説明する。ここで、図６はこのデータ変換回路３００の回路構成を示すブロック図である。また、図７は同データ変換回路３００の機能を示す真理値表である。
【００７０】
図６に示すように、データ変換回路３００は、駆動パターンメモリ３０１により構成されている。
【００７１】
駆動パターンメモリ３０１は、サブフィールド番号と階調データの各組み合わせ毎に画素のオン／オフを指定する１ビットのオンオフデータ（図７参照）を記憶している。そして、駆動パターンメモリ３０１には、サブフィールド番号と階調データとがアドレスとして与えられる。
【００７２】
ここで、サブフィールド番号は、１フレーム内における各サブフィールドの番号であり、「０」〜「１４」までのいずれかの値である。このサブフィールド番号を生成する方法に関しては各種考えられるが、例えば、データ変換回路３００の内部に、スタートパルスＤＹを計数すると共に、当該カウンタ結果を交流化駆動論路信号ＦＲのレベル遷移（立ち上がりおよび立ち下がり）でリセットするカウンタを設けて、当該カウント結果を参照することで、現状のサブフィールドを認識してサブフィールド番号を設定することも可能である。
【００７３】
また、図７は、階調データに対する２値信号Ｄｓ（サブフィールド番号に対する電圧Ｖｏｎ，Ｖｏｆｆの選択）との関係を示している。即ち、駆動パターンメモリ３０１には、図７に示す真理値表において“１”と“０”とからなるオンオフデータが記憶されている。
【００７４】
そして、駆動パターンメモリ３０１は、このようにして得られるサブフィールド番号と階調データとの組み合わせに対応した２値信号Ｄｓをデータ線駆動回路１４０に向けて出力する。
【００７５】
そして、２値信号Ｄｓによって電圧Ｖｏｎが選択されているとき（即ち、オンオフデータが“１”であるとき）、電圧切換回路１４５０および電圧選択回路１４４０により、サブフィールドがＳｆ０からＳｆ７である場合には電圧ＶＬにより重み付けされ、サブフィールドがＳｆ８からＳｆ１４である場合には電圧ＶＨにより重み付けされたデータ信号ｄ１〜ｄｎに変換される。
【００７６】
次に、階調データに対応してサブフィールド毎に印加される電圧について具体的に説明する。
【００７７】
まず、階調データが（０００００１）である場合、当該画素の透過率を１．５９（＝１／６３）％とすべきであり、そのためには図示の実効電圧値Ｖ１を画素に対して印加する必要がある。そこで、本実施形態では、当該画素の画素電極１１８および対向電極１０８間に印加される電圧が、サブフィールドＳｆ０およびＳｆ１においてはＶｏｎ＝ＶＬとなり、他のサブフィールドにおいてはＶｏｆｆ＝Ｖ０（＝０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。ここで、画素に印加される実効電圧値は、電圧瞬時値の２乗を１周期（フレーム）に亘って平均化した平方根によって求められるから、サブフィールドＳｆ０およびＳｆ１の長さを、１フレームに対して（Ｖ１／ＶＬ）２を乗じた時間とすれば、階調データ（０００００１）に対応した実効電圧値Ｖ１を画素に印加することができる。
【００７８】
また、階調データが（００００１０）である場合、当該画素の透過率を３．１７（＝２／６３）％とすべきであり、そのためには図示の実効電圧値Ｖ２を画素に対して印加する必要がある。そこで、本実施形態では、当該画素の画素電極１１８および対向電極１０８間に印加される電圧が、サブフィールドＳｆ０，Ｓｆ１およびＳｆ２においてはＶｏｎ＝ＶＬとなり、他のサブフィールドにおいてはＶｏｆｆ＝Ｖ０（０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。ここで、画素に印加される実効電圧値は、電圧瞬時値の２乗を１周期（１フレーム）に亘って平均化した平方根によって求められるから、サブフィールドＳｆ０〜Ｓｆ２の長さを、１フレームに対して（Ｖ２／ＶＬ）2 を乗じた時間とすれば、階調データ（００００１０）に対応した実効電圧値Ｖ２を画素に印加することができる。
【００７９】
同様に、階調データが（００００１１）である場合、当該画素の透過率を４．７６（＝３／６３）％とすべきである。そこで、本実施形態では、当該画素の画素電極１１８と対向電極１０８間に印加される電圧が、サブフィールドＳｆ０〜Ｓｆ３においてはＶｏｎ＝ＶＬとなり、他のサブフィールドにおいてはＶｏｆｆ＝Ｖ０（＝０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。ここで、画素に印加される実効電圧値は、電圧瞬時値の２乗を１周期（１フレーム）に亘って平均化した平方根によって求められるから、サブフィールドＳｆ０〜Ｓｆ３の長さを、１フレームに対して（Ｖ３／ＶＬ）2を乗じた時間とすれば、階調データ（００００１１）に対応した実効電圧値Ｖ３を画素に印加することができる。
【００８０】
さらに、階調データが（００１０００）である場合、当該画素の透過率を１２．７（＝８／６３）％とすべきであり、そのためには図示の実効電圧値Ｖ８を画素に対して印加する必要がある。そこで、本実施形態では、当該画素の画素電極１１８および対向電極１０８間に印加される電圧が、サブフィールドＳｆ０においてはＶｏｎ＝ＶＬとし、サブフィールドＳｆ８においてはＶｏｎ＝ＶＨとし、残りのサブフィールドにおいてはＶｏｆｆ＝Ｖ０（＝０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。この電圧の印加によって、１フレームに対して階調データ（００１０００）に対応した実効電圧値Ｖ８を画素に印加することができる。
【００８１】
以下、同様にして、階調データに対するサブフィールドＳｆ４〜Ｓｆ１４の時間と電圧を設定することにより、他の階調データについても同様に、画素への電圧印加を行うこととなる。
【００８２】
このようにして、サブフィールドＳｆ０〜Ｓｆ１４に対して階調データに応じた電圧を画素に印加する構成とすることにより、各サブフィールド毎に当該液晶層に印加される電圧がＶＨ，ＶＬおよびＶ０であるにもかかわらず、各透過率に対応して６４階調の表示が可能となる。なお、図８に図示したサブフィールドＳｆ１〜Ｓｆ１４の期間を、便宜上等しい幅としているが、個々にその長さが異なるものであってもよい。
【００８３】
＜動作＞
次に、上述した実施形態に係る電気光学装置の動作について説明する。図８は、この電気光学装置の動作を説明するためのタイミングチャートである。
【００８４】
まず、交流化駆動信号ＬＣＯＭは、１フレーム（１ｆ）毎にレベル反転して、対向電極１０８に印加される。一方、スタートパルスＤＹは、上述したように１フレーム（１ｆ）を分割した各サブフィールドの開始時に供給される。
【００８５】
ここで、交流化駆動信号ＬＣＯＭがＬレベルとなる１フレーム（１ｆ）において、サブフィールドＳｆ０の開始を規定するスタートパルスＤＹが供給されると、走査線駆動回路１３０（図１参照）におけるクロック信号ＣＬＹに準じた転送によって、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍが期間（１Ｖａ）に順次排他的に出力される。なお、期間（１Ｖａ）は、最も短いサブフィールドよりもさらに短い期間に設定されている。
【００８６】
さて、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍは、それぞれクロック信号ＣＬＹの半周期に相当するパルス幅を有し、また、上から数えて１本目の走査線１１２に対応する走査信号Ｇ１は、スタートパルスＤＹが供給された後、クロック信号ＣＬＹが最初に立ち上がってから、少なくともクロック信号ＣＬＹの半周期だけ遅延して出力される構成となっている。従って、サブフィールドの最初にスタートパルスＤＹが供給されてから、走査信号Ｙ１が出力されるまでに、ラッチ信号ＬＰの１ショット（Ｇ０）がデータ線駆動回路１４０に供給されることになる。
【００８７】
そこで、このラッチ信号ＬＰの１ショット（Ｇ０）が供給された場合について検討してみる。まず、このラッチ信号ＬＰの１ショット（Ｇ０）がデータ線駆動回路１４０に供給されると、データ線駆動回路１４０（図３参照）におけるクロック信号ＣＬＸに基づいて転送され、ラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎが水平走査期間（１Ｈ）に順次排他的に出力される。なお、ラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎは、それぞれクロック信号ＣＬＸの半周期に相当するパルス幅を有している。
【００８８】
この際、図３における第１のラッチ回路１４２０は、ラッチ信号Ｓ１の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて１本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチし、次に、ラッチ信号Ｓ２の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて２本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチし、以下、同様に、上から数えて１本目の走査線１１２と、左から数えてｎ本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチする。
【００８９】
これにより、まず、図１において上から１本目の走査線１１２との交差に対応する画素１行分の２値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされることになる。なお、データ変換回路３００は、第１のラッチ回路１４２０によるラッチのタイミングに合わせて、各画素の階調データＤ０〜Ｄ５を２値信号Ｄｓに変換して出力することはいうまでもない。また、ここでは、交流化駆動信号ＬＣＯＭがＬレベルの場合を想定しているので、図７に示されるテーブルが参照され、さらに、サブフィールドＳｆ１に相当する２値信号Ｄｓが、階調データＤ０〜Ｄ５に応じて出力されることになる。
【００９０】
次に、クロック信号ＣＬＹが立ち下がって、走査信号Ｇ１が出力されると、図１において上から数えて１本目の走査線１１２が選択される結果、当該走査線１１２との交差に対応する画素１１０のトランジスタ１１６がすべてオン状態となる。一方、当該クロック信号ＣＬＹの立ち下がりによってラッチ信号ＬＰが出力される。そして、このラッチ信号ＬＰの立ち下がりタイミングにおいて、第２のラッチ回路１４３０は、第１のラッチ回路１４２０によって点順次的にラッチされた２値信号Ｄｓを、対応するデータ線１１４の各々にデータ信号ｄ１、ｄ２、ｄ３、…、ｄｎとして一斉に供給する。このため、上から数えて１行目の画素１１０においては、データ信号ｄ１、ｄ２、ｄ３、…、ｄｎの書込みが同時に行われることとなる。
【００９１】
この書込みと並行して、図１において上から２本目の走査線１１２との交差に対応する画素１行分の２値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされる。
【００９２】
そして、以降同様な動作が、ｍ本目の走査線１１２に対応する走査信号Ｇｍが出力されるまで繰り返される。即ち、ある走査信号Ｇｉ（ｉは、１≦ｉ≦ｍを満たす整数）が出力される１水平走査期間（１Ｈ）においては、ｉ本目の走査線１１２に対応する画素１１０の１行分に対するデータ信号ｄ１〜ｄｎの書込みと、（ｉ＋１）本目の走査線１１２に対応する画素１１０の１行分に対する２値信号Ｄｓの点順次的なラッチとが並行して行われることになる。なお、画素１１０に書込まれたデータ信号は、次のサブフィールドＳｆ２において書込まれるまで保持される。
【００９３】
以下同様な動作が、サブフィールドの開始を規定するスタートパルスＤＹが供給される毎に繰り返される。ただし、データ変換回路３００は、階調データＤ０〜Ｄ５から２値信号Ｄｓへの変換については、サブフィールドＳｆ０〜Ｓｆ１４のうち、対応するサブフィールドの項目が参照される。
【００９４】
さらに、１フレーム経過後、交流化駆動信号ＬＣＯＭがＨレベルに反転した場合においても、各サブフィールドにおいて同様な動作が繰り返される。ただし、階調データＤ０〜Ｄ５から２値信号Ｄｓへの変換については、図７（ｂ）に示されるテーブルが参照されることになる。
【００９５】
次に、データ駆動回路１４０による画素１１０の液晶層への印加に印加されるデータ信号の電圧について検討する。図９は、階調データと、画素１１０における画素電極１１８への印加波形を示すタイミングチャートである。
【００９６】
例えば、交流化駆動信号ＬＣＯＭがＬレベルである場合に、ある画素の階調データＤ０〜Ｄ５が（００００００）であるとき、図７に示される変換内容に従う結果、当該画素の画素電極１１８には、図９に示されるように、１フレーム（１ｆ）に亘って電圧Ｖ０が書込まれる。ここで、当該液晶層に印加される実効電圧値はＶ０となる。従って、当該画素の透過率は、階調データ（００００００）に対応して０％となる。
【００９７】
また、ある画素の階調データＤ０〜Ｄ５が（００００１１）であるとき、図７に示される変換内容に従う結果、当該画素の画素電極１１８には、図９に示されるように、サブフィールドＳｆ０〜Ｓｆ３においては電圧ＶＬのＶｏｎが、以降のサブフィールドＳｆ４〜Ｓｆ１４においては電圧Ｖ０のＶｏｆｆが、それぞれ書込まれる。ここで、サブフィールドＳｆ０〜Ｓｆ３の期間が１フレーム（１ｆ）において占める割合は（Ｖ３／ＶＬ）2であり、この期間に電圧ＶＬが書込まれるので、１フレームにおいて当該画素の画素電極１１８に印加される実効電圧値はＶ３となる。従って、当該画素の透過率は、階調データ（００００１１）に対応して４．７６％となる。
【００９８】
さらに、ある画素の階調データＤ０〜Ｄ５が（１１１１１１）であるとき、図７に示される変換内容に従う結果、当該画素の画素電極１１８には、図９に示されるように、サブフィールドＳｆ０〜Ｓｆ７においては電圧ＶＬのＶｏｎが、以降のサブフィールドＳｆ８〜Ｓｆ１４においては電圧ＶＨのＶｏｎが、それぞれ書込まれる。従って、当該画素の透過率は、階調データ（１１１１１１）に対応して１００％となる。なお、他の階調データについても同様に、階調データＤ０〜Ｄ５は透過率に対応している。
【００９９】
一方、交流化駆動信号ＬＣＯＭがＨレベルである場合に、Ｌレベルの場合と反転したレベルが画素電極１１８に印加される。このため、交流化駆動信号ＬＣＯＭがＨレベルの場合に各液晶層の印加電圧は、交流化駆動信号ＬＣＯＭがＬレベルの場合の印加電圧とは極性を反転したものであって、かつ、その絶対値は等しいものとなる。従って、液晶層に直流成分が印加される事態が回避される結果、液晶１０５の劣化が防止されることになる。
【０１００】
このような実施形態に係る電気光学装置によれば、１フレーム（１ｆ）を、１５個のサブフィールドＳｆ０〜Ｓｆ１４に分割し、各サブフィールド毎に、画素をオンするＶｏｎの電圧をＶＬ、ＶＨの２値によって重み付けを行って、１フレームにおける実効電圧値を設定している。これにより、データ線１１４に供給されるデータ信号ｄ１〜ｄｎは、ディジタル信号であるため、駆動回路などの周辺回路においては、高精度のＤ／Ａ変換回路やオペアンプなどのような、アナログ信号を処理するための回路は不要となる。このため、回路構成が大幅に簡略化されるので、装置全体のコストを低く抑えることが可能となる。
【０１０１】
また、消費電力の低減も可能になる。
【０１０２】
また、データ線１１４に各々供給されるデータ信号ｄ１〜ｄｎはディジタル信号であるため、素子特性や配線抵抗などの不均一性に起因する表示ムラが原理的に発生しない。このため、本実施形態に係る電気光学装置によれば、高品位かつ高精細な階調表示が可能となる。
【０１０３】
さらに、２値信号Ｄｓは、１フレームを１５個のサブフィールドＳｆ０〜Ｓｆ１４に分割し、６ビットの階調データＤ０〜Ｄ５に基づいてサブフィールドＳｆ０〜Ｓｆ１４の電圧をＶ０、ＶＬ、ＶＨによって重み付けをするようにしているから、サブフィードＳｆ０〜Ｓｆ１４のうち、比較的時間の短いサブフィールドにおいても書込時間を十分に確保することができ、各画素１１０にデータ信号を確実に書込むことができ、当該電気光学装置による階調表示を高精度に行うことができる。
【０１０４】
さらにまた、サブフィールドＳｆ０〜Ｓｆ１４における画素１１０への書込みは、スタートパルスＤＹの１ショットに対して行っているから、図２に示すトランジスタ１１６をサブフィールドのうち立ち上がり時のみオン状態としている。これにより、交流化駆動信号ＬＣＯＭがレベル反転する場合には、トランジスタ１１６はオフ状態になっている。このため、蓄積容量１１９に蓄積された電荷は、反転した信号による影響を受けることなく、交流化駆動信号ＬＣＯＭのレベル反転に拘わらず、次の書込みが行われるまでデータを保持することができる。
【０１０５】
なお、上述した実施形態にあっては、交流化駆動信号ＬＣＯＭを１フレームの周期でレベル反転することとしたが、本発明は、これに限られず、例えば、２フレーム以上の周期でレベル反転する構成としても良い。ただし、上述した実施形態において、データ変換回路３００は、スタートパルスＤＹをカウントすると共に、当該カウント結果を交流化駆動信号ＬＣＯＭの遷移によってリセットすることで、現状のサブフィールドを認識する構成としたので、交流化駆動信号ＬＣＯＭを２フレームの周期でレベル反転する場合には、フレームを規定するために何らかの信号を与える必要が生じる。
【０１０６】
＜応用形態▲１▼＞
上記実施形態では、図２（ａ）または（ｂ）に示すように、画素電極１１８に対する印加電圧を液晶容量および蓄積容量１１９によって保持する構成の画素を採用していた。これに対し、本応用形態▲１▼では、画素自体に１ビットのデジタル信号を記憶するメモリと、このメモリに記憶されたデジタル信号に応じて電圧ＶｏｎまたはＶｏｆｆを選択して画素電極に印加する回路とが設けられている。
【０１０７】
ここで、図１０は応用形態▲１▼による電気光学装置の構成を示すブロック図、図１１は画素の構成を示す回路図、図１２はデータ線駆動回路の構成を示すブロック図、図１３は電圧切換回路の一態様を示す回路図をそれぞれ示している。なお、本応用形態▲１▼では、前述した実施形態と同一の構成要素には同一の符号を付し、その説明を省略するものとする。
【０１０８】
図１０に示すように、素子基板上における表示領域１０１ａには、例えばｍ本の走査線１１２がＸ（行）方向に延在して形成され、ｎ本のデータ線１１４ａ，１１４ｂがＹ（列）方向に沿って延在して形成され、さらにｍ本のＶｏｎ線１１３ａとＶｏｆｆ線１１３ｂがＸ（行）方向に延在して形成されている。そして、画素１２０は、走査線１１２と一対のデータ線１１４ａ，１１４ｂとの各交差に対応して設けられて、マトリクス状に配列されている。なお、図１１に示す画素２１０は、ｉ行ｊ列に配置したものです。
【０１０９】
また、各データ線１１４ａとデータ線１１４ｂとの間にはインバータ１５０がそれぞれ接続され、一方のデータ線１１４ａにはデータ信号ｄｊが他方のデータ線１１４ｂにはレベルを反転したデータ信号／ｄｊが入力される。さらに、各Ｖｏｎ線１１３ａには、走査線駆動回路１３０から出力される走査信号Ｇｉを受けて電圧Ｖｏｎの電圧値をＶＨ，ＶＬに設定する電圧切換回路１６０が各々接続されている。
【０１１０】
なお、応用形態▲１▼では、説明の便宜上、走査線１１２の総本数をｍ本とし、データ線１１４ａ，１１４ｂの総本数をｎ本として（ｍ、ｎはそれぞれ２以上の整数）、ｍ行×ｎ列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。
【０１１１】
次に、画素１２０の具体的な構成としては、図１１に示すように、インバータ１２１および１２２によって、一方の出力端子が他方の入力端子に接続することにより、全体として１ビットのメモリを構成している。
【０１１２】
トランジスタ１１６ａおよび１１６ｂは、この１ビットのメモリに対して書込みを行うときにオン状態とされるスイッチングトランジスタであり、各々のドレインはインバータ１２１および１２２の各出力端子に接続され、各々のゲートは走査信号Ｇｉを供給する走査線１１２に接続されている。
【０１１３】
上記実施形態では、各画素には１本のデータ線を介してデータ信号が送られてきた。これに対し、本応用形態▲１▼では、２本のデータ線１１４ａおよび１１４ｂが各画素に対して配線されており、データ線１１４ａにはトランジスタ１１６ａのソースが接続され、データ線１１４ｂにはトランジスタ１１６ｂのソースが接続されている。そして、データ線１１４ａには、後述するデータ線駆動回路１７０からデータ信号ｄｊ（ｊ＝１〜ｎ）がそのまま出力され、データ線１１４ｂにはこの信号ｄｊをレベル反転した信号が出力される。これらの各データ線上の信号は、トランジスタ１１６ａおよび１１６ｂを介してインバータ１２１および１２２からなるメモリに与えられ、このメモリに書込まれる。トランスミッションゲート１２３は、入力端が電圧Ｖｏｎを供給するＶｏｎ線１１３ａに接続されており、出力端が画素電極１１８に接続されている。また、トランスミッションゲート１２４は、入力端が電圧Ｖｏｆｆを供給するＶｏｆｆ線１１３ｂに接続されており、出力端が画素電極１１８に接続されている。これらのトランスミッションゲート１２３および１２４は、いずれもＨレベルのゲート信号が与えられることによりオンになるゲートであり、これらには上記メモリにおけるインバータ１２１および１２２の各出力信号がゲート信号として供給される。
【０１１４】
さらに、データ線駆動回路１７０は、図１２に示すように、実施形態で述べたデータ線駆動回路１４０のうち、電圧選択回路１４４０を除いたＸシフトレジスタ１４１０と、第１のラッチ回路１４２０と、第２のラッチ回路１４３０とによって構成されている。そして、第２のラッチ１４３０からはデータ線１１４に各データ信号ｄ１〜ｄｎを供給する。ここで、データ信号ｄｊは、ｉ列目の信号であり、ＨレベルのときにはＶＣＣ、Ｌレベルのときには０Ｖとなっている。
【０１１５】
一方、電圧切換回路１６０は、図１３に示すような回路で構成され、交流化駆動信号ＬＣＯＭを受けて、このＬＣＯＭのＨ／Ｌに応じた電圧ＶＨ，ＶＬを発生する基準電圧発生回路１６１と、サブフィールドＳｆ０〜Ｓｆ７においてＨレベルとなる走査信号Ｇｉの入力があるときにセット信号を出力するアンドゲート１６２と、サブフィールドＳｆ８〜Ｓｆ１４においてＨレベルとなる走査信号Ｇｉの入力があるときにリセット信号を出力するアンドゲート１６３と、アンドゲート１６２の出力がＳ端子に接続され、アンドゲート１６３がＲ端子に接続されたフリップフロップ回路１６４と、該フリップフロップ回路１６４の出力信号を受けて前記基準電圧発生回路１６１から出力される電圧ＶＨ，ＶＬを選択するスイッチング素子１６５とによって構成されている。
【０１１６】
これにより、電圧切換回路１６０は、サブフィールドＳｆ０〜Ｓｆ７のときには電圧ＶＬをＶｏｎとして出力し、サブフィールドＳｆ８〜Ｓｆ１４のときには電圧ＶＨをＶｏｎとして出力するものである。
【０１１７】
以下、この画素１２０の動作について説明するに、本応用形態▲１▼においても、実施形態の図９に示したような階調データに対応した信号を画素電極１１８に書き込むものとする。
【０１１８】
走査線１１２にはサブフィールド毎にＨレベルの走査信号Ｇｉが出力され、トランジスタ１１６ａおよび１１６ｂがオン状態となっているときに、電圧の印加を指示するＨレベルの信号ｄｊおよびそのレベルを反転したＬレベルの信号がデータ線１１４ａおよび１１４ｂに出力されたとする。この場合、インバータ１２１の出力信号がＬレベル、インバータ１２２の出力信号がＨレベルとなるため、トランシミッションゲート１２４のみがオン状態となり、このトランスミッションゲート１２４を介して電圧Ｖｏｎが画素電極１１８に印加される。
【０１１９】
この際、サブフィールドがＳｆ０〜Ｓｆ７の場合には、前述した電圧切換回路１６０によってＶｏｎ線１１３ａにかかる電圧はＶＬとなっているから、画素電極１１８には電圧ＶＬが書き込まれる。
【０１２０】
一方、サブフィールドがＳｆ８〜Ｓｆ１４の場合には、Ｖｏｎ線１１３ａにかかる電圧はＶＨとなるため、画素電極１１８には電圧ＶＨが書き込まれる。
【０１２１】
また、走査線１１２に対する走査信号ＧｉがＬレベルになると、トランジスタ１１６ａおよび１１６ｂはオフ状態となり、インバータ１２１および１２２はそれ以前の出力信号レベルをそのまま維持する。この間、インバータ１２２の出力信号のみがＨレベルとなるため、トランスミッションゲート１２４を介して電圧ＶＨが画素電極１１８に印加され続けることとなる。
【０１２２】
その後、走査線１１２に対する走査信号Ｇｉが再びＨレベルとなり、トランジスタ１１６ａおよび１１６ｂがオン状態となっているときに、電圧の印加を指示するＬレベルの信号ｄｊおよびそのレベルを反転したＨレベルの信号がデータ線１１４ａおよび１１４ｂに出力されたとする。この場合、インバータ１２１の出力信号がＨレベル、インバータ１２２の出力信号がＬレベルとなるため、トランシミッションゲート１２３のみがオン状態となり、このトランスミッションゲート１２３を介して電圧Ｖｏｆｆ（ＬＣＯＭ）が画素電極１１８に印加される。
【０１２３】
そして、走査線１１２に対する走査信号ＧｉがＬレベルになると、上述したように、インバータ１２１および１２２はそれ以前の出力信号レベルをそのまま維持し、トランスミッションゲート１２３を介して電圧Ｖｏｆｆが画素電極１１８に印加され続けることとなる。
【０１２４】
しかも、図１３に示す電圧切換回路１６０では、交流化駆動信号ＬＣＯＭのレベル反転に応じて電圧Ｖｏｎも反転した電圧ＶＨ，ＶＬを出力するから、対向電極１０８が交流化駆動信号ＬＣＯＭによってレベル反転した場合であっても、ＬＣＯＭを基準として電圧差ＶＨ，ＶＬとなる信号を出力する。
【０１２５】
かくして、応用形態▲１▼によれば、このようなメモリ内蔵型の画素を採用しているため、画素電極に対する印加電圧がリークによって揮発するといった事態が生じず、上記実施形態におけるサブフィールド単位での各画素の駆動を高精度で実施することができる。
【０１２６】
＜応用形態▲２▼＞
前述した実施形態においては、各サブフィールドのうち、最も短い期間を有するサブフィールドをより長くすることにより、信号の書込みをより確実に行うことができる。このため、サブフィールドによって設定されるＶｏｎ時の電圧を３値に設定したものを図１４および図１５に示す。
【０１２７】
ここで、画素１１０における液晶層への印加電圧について検討する。なお、図１４はデータ変換回路の階調データの変換内容を示すテーブルであり、図１５は、階調データと、画素１１０における画素電極１１８への印加波形を示すタイミングチャートである。
【０１２８】
応用形態▲２▼に係る電気光学装置では、第１に、液晶層に印加される電圧を、Ｖ０（＝０）、ＶＨ（＝Ｖ６３）、ＶLH（＝Ｖ５５）、ＶLL（＝Ｖ８）の３値（Ｖ０を除く）とする構成を採用する。この構成において、１フレームの全期間に亘って液晶層に実効電圧値Ｖ０が印加されれば透過率は０％となり、実効電圧値ＶＣＣが印加されれば透過率は１００％となる。また、１フレームのうち、液晶層に電圧Ｖ０を印加する期間と、電圧ＶＨを印加する期間と、電圧ＶLHを印加する期間と、電圧ＶLLを印加する期間との比率を制御して、液晶層に印加される実効電圧値がＶ０〜Ｖ６３となるように構成すれば、当該電圧に対応する６４階調の表示が可能となる。
【０１２９】
そこで、本応用形態▲２▼に係る電気光学装置では、第２に、液晶層に電圧Ｖ０、ＶＨ、ＶLH、ＶLLを印加する期間に区切るために、１フレーム（１ｆ）を例えば１０個の期間に分割する。この分割した１０個の期間を便宜的にサブフィールドＳｆ０〜Ｓｆ９と称することにする。
【０１３０】
さらに、本応用形態▲２▼に係る電気光学装置では、第３に、実施形態で述べた電圧切換回路１４５０とほぼ同様の構成による回路によって、サブフィールドＳｆ０〜Ｓｆ３においては電圧ＶLLのＶｏｎを出力し、サブフィールドＳｆ４〜Ｓｆ６においては電圧ＶLHのＶｏｎを出力し、サブフィールドＳｆ７〜Ｓｆ９においては電圧ＶＨのＶｏｎを出力する。そして、電圧Ｖｏｎには、サブフィールド毎に電圧ＶＨ，ＶLH，ＶLLによる重み付けがされている。
【０１３１】
例えば、階調データが（０００００１）である場合、当該画素の透過率を１．５９（＝１／６３）％とすべきであり、そのためには実効電圧値Ｖ１を画素に対して印加する必要がある。そこで、本実施形態では、当該画素の画素電極１１８および対向電極１０８間に印加される電圧が、サブフィールドＳｆ０およびＳｆ１においてはＶｏｎ＝ＶLLとなり、他のサブフィールドにおいてはＶｏｆｆ＝Ｖ０（＝０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。ここで、画素に印加される実効電圧値は、電圧瞬時値の２乗を１周期（１フレーム）に亘って平均化した平方根によって求められるから、サブフィールドＳｆ０およびＳｆ１の長さを、１フレームに対して（Ｖ１／ＶLL）2を乗じた時間とすれば、階調データ（０００００１）に対応した実効電圧値Ｖ１を画素に印加することができる。
【０１３２】
また、階調データが（００００１０）である場合、当該画素の透過率を３．１７（＝２／６３）％とすべきであり、そのためには実効電圧値Ｖ２を画素に対して印加する必要がある。そこで、本実施形態では、当該画素の画素電極１１８および対向電極１０８間に印加される電圧が、サブフィールドＳｆ０，Ｓｆ１およびＳｆ２においてはＶｏｎ＝ＶLLとなり、他のサブフィールドにおいてはＶｏｆｆ＝Ｖ０（０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。ここで、画素に印加される実効電圧値は、電圧瞬時値の２乗を１周期（１フレーム）に亘って平均化した平方根によって求められるから、サブフィールドＳｆ０〜Ｓｆ２の長さを、１フレームに対して（Ｖ２／ＶLL）2 を乗じた時間とすれば、階調データ（００００１０）に対応した実効電圧値Ｖ２を画素に印加することができる。
【０１３３】
同様に、階調データが（００００１１）である場合、当該画素の透過率を４．７６（＝３／６３）％とする。この場合、サブフィールドＳｆ０〜Ｓｆ３においてはＶｏｎ＝ＶLLとなり、他のサブフィールドにおいてはＶｏｆｆ＝Ｖ０（０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。ここで、画素に印加される実効電圧値は、電圧瞬時値の２乗を１周期（１フレーム）に亘って平均化した平方根によって求められるから、サブフィールドＳｆ０〜Ｓｆ３の長さを、１フレームに対して（Ｖ３／ＶLL）2 を乗じた時間とすれば、階調データ（００００１１）に対応した実効電圧値Ｖ３を画素に印加することができる。
【０１３４】
さらに、階調データが（０１１０００）である場合、当該画素の透過率を３８．１（＝２４／６３）％とすべきであり、そのためには実効電圧値Ｖ２４を画素に対して印加する必要がある。そこで、本実施形態では、当該画素の画素電極１１８および対向電極１０８間に印加される電圧が、サブフィールドＳｆ０においてＶｏｎ＝ＶLLとなり、サブフィールドＳｆ４〜Ｓｆ５においてＶｏｎ＝ＶLHとなり、サブフィールドＳｆ７においてＶｏｎ＝ＶＨとなり、残りのサブフィールドにおいてＶｏｆｆ＝Ｖ０（＝０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。このように画素電極１１８に対して電圧を印加することにより、１フレームに対して階調データ（０１１０００）に対応した実効電圧値Ｖ２４を画素に印加することができる。
【０１３５】
以下、同様にして、実効電圧値に対する信号がそれぞれ設定される。
【０１３６】
このようにして、フレーム１ｆを１０個のサブフィールドＳｆ０〜Ｓｆ９の期間に分割し、階調データに応じて書込みを行う構成とすると、当該画素の画素電極１１８に印加される電圧は、Ｖｏｆｆ（Ｖ０）とＶｏｎ（ＶＨおよびＶLL、ＶLHの３値）を用いて各透過率に対応する６４階調の表示が可能となる。なお、図１５に図示したサブフィールドＳｆ１〜Ｓｆ９の期間は、図面上、ほぼ等しい幅に図示しているが、個々にその長さが異なるものであってもよい。
【０１３７】
このように応用形態▲２▼では、前記実施形態によるサブフィールドの期間よりも最小となる期間を長く確保することができ、２値信号による画素電極１１８への書込みをより確実に行うことができる。
【０１３８】
〈応用形態▲３▼〉
図１６は、本応用形態▲３▼において対向基板に対する印加電圧ＬＣＯＭ、画素電極に対する印加電圧を、サブフィールド単位で示したタイミングチャートである。
【０１３９】
上記実施形態および上記各応用形態においては、対向基板に対する印加電圧ＬＣＯＭを一定周期でレベル反転させ、これに合わせて、画素をオンにする電圧のレベル反転を行うことで、液晶層に対する印加電圧の極性を周期的に反転させた。
【０１４０】
これに対し、本応用形態▲３▼では、対向基板に対しては、一定レベルの直流電圧となるＬＣＯＭを印加し、このＬＣＯＭを基準として、画素をオンにする電圧Ｖｏｎのレベルを一定周期毎に反転させる。
【０１４１】
即ち、本応用形態▲３▼では、図１６に例示するように、あるフレーム１ｆでは、階調データに応じた個数のサブフィールドにおいて、直流レベルＬＣＯＭよりも低い電圧Ｖｏｎ−を画素をオンにする電圧として画素電極に印加し、このフレーム１ｆの次のフレーム２ｆでは、直流レベルＬＣＯＭを基準として電圧Ｖｏｎ−（ＶＬ−，ＶＨ−）のレベル反転を行った電圧Ｖｏｎ＋（ＶＬ＋，ＶＨ＋）を画素をオンにする電圧として画素電極に印加するのである。
【０１４２】
このような交流駆動を行うためには、上記実施形態または各応用形態（特に応用形態▲１▼）に対し、次のような変形を加える必要がある。
【０１４３】
ａ．上記実施形態のように前掲図２（ａ）または（ｂ）に示す構成の画素を有する電気光学装置の場合
この場合、あるフレームにおいては、画素をオンにする電圧としてＶｏｎ−を、画素をオフにする電圧としてＶｏｆｆを各データ線１１４に出力し、その次のフレームでは、画素をオンにする電圧としてＶｏｎ＋を、画素をオフにする電圧としてＶｏｆｆを各データ線１１４に出力する、という具合に、画素をオンにする電圧のレベルを１フレーム周期で反転するようデータ線駆動回路１４０の出力部の構成を変更する。
【０１４４】
ｂ．上記応用形態▲１▼のように前掲図１１に示す画素を有する電気光学装置の場合この場合、あるフレームでは電圧ＶｏｎとしてＶｏｎ−を、次のフレームでは電圧ＶｏｎとしてＶｏｎ＋を、という具合に、画素をオンにする電圧Ｖｏｎをフレーム毎に切り換えるように構成する。
【０１４５】
本応用形態▲３▼によれば、上記実施形態および各応用形態と同様に、液晶層に対する印加電圧を交流化することができるので、液晶層に対する印加電圧の直流成分に起因した画質の劣化を防止することができる。
【０１４６】
＜応用形態▲４▼＞
応用形態▲４▼による電気光学装置においては、隣接する画素で、サブフィールドの時間軸上での配置を反転させたもので、フレーム毎にもサブフィールドの時間軸上での配置を反転させている。このとき、階調データと、画素１１０における画素電極１１８への印加波形を示すタイミングチャートを図１７に示す。なお、この２値信号は、前述した実施形態によるフレーム１ｆを１５個のサブフィールドＳｆ０〜Ｓｆ１４に分割し、サブフィールドＳｆ０〜Ｓｆ１４毎に電圧ＶＨ、ＶＬによる重み付けを行ったものである。
【０１４７】
ここで、図１７の上段の４行は、例えば画素１１０（Ｐij）に印加される波形、下段の３行は、画素（Ｐij+1）に印加される波形を例示している。
【０１４８】
このように、隣接する画素で、サブフィールドの時間軸上での配置を反転し、画素（Ｐij）をＳｆ１４〜Ｓｆ０の順に配置し、画素（Ｐij+1）をＳｆ０〜Ｓｆ１４の順に配置し、フレームの切換わり毎に、サブフィールドＳｆ０〜Ｓｆ１４の配置を、切換前ではＳｆ１４〜Ｓｆ０の順に配置し、切換後ではＳｆ０〜Ｓｆ１４の順に配置する。これによって、画素１１０に対して印加される２値信号が隣接する画素で大きく変動するのを低減し、フリッカーを防止することができる。
【０１４９】
尚、上記応用形態▲４▼では、フレーム毎にサブフィールドの配置を入換えているが、２フレーム毎や３フレーム毎の入換えでも良い。
【０１５０】
＜応用形態▲５▼＞
一方、上述した実施形態では、６４階調表示としたが、例えば、８階調表示、１６階調表示、…のように他の階調表示度にも適用することができる。
【０１５１】
しかしながら、駆動回路、特に、データ線駆動回路１４０におけるＸシフトレジスタ１４１０は、実際には上限付近で動作しているので、このままでは、階調表示度数を高めることができない。そこで、この点に改良を施した応用形態▲５▼について説明する。
【０１５２】
図１８は、この応用形態▲５▼に係る電気光学装置におけるデータ線駆動回路の構成を示すブロック図である。この図において、Ｘシフトレジスタ１４１２は、ラッチ信号ＬＰをクロック信号ＣＬＸに基づいて転送する点においては、図３に示されるＸシフトレジスタ１４１０と同様であるが、その段数が半分となっている点において、Ｘシフトレジスタ１４１０と相違している。即ち、ｎ＝２ｐを満たす整数ｐを想定すると、Ｘシフトレジスタ１４１２は、ラッチ信号Ｓ１、Ｓ２、…、Ｓｐを順次出力する構成となっている。
【０１５３】
また、この応用形態▲５▼において２値信号は、左から数えて奇数本目のデータ線１１４への２値信号Ｄｓ１と、偶数本目のデータ線１１４への２値信号Ｄｓ２との２系統に分けられて供給される。さらに、第１のラッチ回路１４２２では、奇数本目のデータ線１１４に対応して２値信号Ｄｓ１をラッチするものと、それに続く偶数本目のデータ線１１４に対応して２値信号Ｄｓ２をラッチするものとが組となって、それぞれ同一のラッチ信号の立ち下がりで同時にラッチを行う構成となっている。
【０１５４】
従って、このようなデータ線駆動回路１４０によれば、図１９に示されるように、同一のラッチ信号Ｓ１、Ｓ２、Ｓ３、…によって同時に画素２個分の２値信号Ｄｓ１、Ｄｓ２がラッチされるので、クロック信号ＣＬＸの周波数を上記実施形態と同一に維持したまま、必要な水平走査期間を半分に短縮することができる。さらに、Ｘシフトレジスタ１４１２を構成する単位回路の段数は、データ線１１４の総本数に対応する「ｎ」から、その半分である「ｐ」に削減される。このため、Ｘシフトレジスタ１４１２の構成を、Ｘシフトレジスタ１４１０（図３参照）と比較して簡略化することも可能となる。
【０１５５】
一方、Ｘシフトレジスタ１４１２を構成する単位回路の段数が半分で済むということは、必要な水平走査期間を同じとするのであれば、クロック信号ＣＬＸを半分に低下させることができることを意味する。このため、水平走査期間を同じとするのであれば、動作周波数に起因して消費される電力を抑えることもできる。
【０１５６】
なお、この応用形態にあっては、ラッチ信号によって同時されるラッチを行う第１のラッチ回路１４２２の個数を「２」としたが、「３」以上としても良いことは勿論である。この場合には、２値信号は、当該個数に応じた系統に分けれられて供給されることになる。
【０１５７】
＜応用形態▲６▼＞
また、上述した実施形態においては、各サブフィールドにおける書込期間（１Ｖａ）で完了する。このため、あるサブフィールドにおいて、書込みが完了した後から次のサブフィールドが開始するまでの期間では、各画素の液晶層において書込まれた電圧の保持動作が行われるのみである。
【０１５８】
一方、上記実施形態における駆動回路、特に、データ線駆動回路１４０には、非常に高周波数のクロック信号ＣＬＸが供給される。一般に、シフトレジスタには、クロック信号をゲートで入力するクロックドインバータが極めて多数備えられるので、クロック信号ＣＬＸの供給源であるタイミング信号生成回路２００からみると、Ｘシフトレジスタ１４１０（１４１２）は容量負荷となる。
【０１５９】
従って、上述した保持動作が行われる期間において、クロック信号ＣＬＸを供給する構成では、容量負荷によって無駄に電力が消費される結果、消費電力の増大を招くことになる。そこで、この点に改良を施した応用形態について説明する。
【０１６０】
この応用形態▲６▼においては、クロック信号ＣＬＸがタイミング信号生成回路２００からＸシフトレジスタ１４１０（１４１２）に至るまでの途中に、図２０に示されるクロック信号供給制御回路４００が介挿される構成となっている。ここで、クロック信号供給制御回路４００は、ＲＳフリップフロップ４０２と、アンドゲート４０４とを備えている。このうち、ＲＳフリップフロップ４０２は、セット入力端ＳにスタートパルスＤＹを入力すると共に、リセット入力端Ｒに走査信号Ｇｍを入力するものである。また、アンドゲート４０４は、タイミング信号生成回路２００から供給されるクロック信号ＣＬＸと、ＲＳフリップフロップ４０２の出力端Ｑから出力される信号との論理積信号を求めて、これをデータ線駆動回路１４０におけるＸシフトレジスタ１４１０（１４１２）へのクロック信号ＣＬＸとして供給するものである。
【０１６１】
ここで、クロック信号供給制御回路４００において、あるサブフィールドの最初においてスタートパルスＤＹが供給されると、ＲＳフリップフロップ４０２がセットされるので、その出力端Ｑから出力される信号がＨレベルとなる。このため、アンドゲート４０４が開くので、図２１に示されるように、Ｘシフトレジスタ１４１０（１４１２）へのクロック信号ＣＬＸの供給が開始される。そして、データ線駆動回路１４０においては、この直後に供給されるラッチ信号ＬＰを契機に、第１のラッチ回路１４２０（１４２２）による２値信号の点順次的なラッチが行われることとなる。
【０１６２】
一方、スタートパルスＤＹによってクロック信号ＣＬＸの供給が開始された後、そのサブフィールドにおいて最後（上から数えてｍ本目）の走査線１１２を選択する走査信号Ｇｍが供給されると、ＲＳフリップフロップ４０２がリセットされるので、その出力端Ｑから出力される信号がＬレベルとなる。このため、アンドゲート４０４が閉じるので、図２０に示されるように、Ｘシフトレジスタ１４１０（１４１２）へのクロック信号ＣＬＸの供給が遮断される。ここで、走査信号Ｇｍが供給される以前には、ｍ本目の走査線１１２との交差に対応する画素１行分の２値信号が、第１のラッチ回路１４２０（１４２２）によりラッチされているはずであるから、次のサブフィールドの開始まで、クロック信号ＣＬＸが遮断されても問題がない。なお、図２０において、クロック信号ＣＬＸの周波数は、クロック信号ＣＬＹの周波数よりも圧倒的に高いので、クロック信号ＣＬＸのエンベロープのみを示している。
【０１６３】
従って、このようなクロック信号供給制御回路４００を設けると、クロック信号ＣＬＸが必要なときだけＸシフトレジスタ１４１０（１４１２）に供給されるので、容量負荷により消費される電力をそれだけ抑えることが可能となる。また、Ｙ側のクロック信号ＣＬＹにおいても同様なクロック信号供給制御回路を設けても良いが、クロック信号ＣＬＹは、Ｘ側のクロック信号ＣＬＸよりも周波数が圧倒的に低い。このため、Ｙ側において、容量負荷により消費される電力は、Ｘ側と比較して、あまり問題にはならない。
【０１６４】
＜応用形態▲７▼＞
さらに、上述した実施形態にあっては、データ信号の電圧を、ＶＨ（＝Ｖ６３）、ＶLH（＝Ｖ５５）として別途生成し、１５個のサブフィールドの期間を設定したものとして述べたが、本発明はこれに限らず、電圧の重み付けを３値、４値…とすることもできる。
【０１６５】
このとき、階調データが（００００００）のときには、データ信号の実効電圧値をＶ０、階調データが（０００００１）のときには、実効電圧値をＶ１、階調データが（００００１０）のときには、実効電圧値をＶ２、…、階調データが（１１１１１１）のときには、実効電圧値をＶ６３となるように、２値信号の電圧とサブフィールドの期間とを設定すればよい。
【０１６６】
さらに、本発明では、階調数を６４としたが、本発明はこれに限らず、階調数を１２８、２５６、５１２、…に対応させることも可能である。
【０１６７】
さらに、本発明では、各画素に印加される電圧は、トランジスタ１１６の特性、蓄積容量１１９や液晶の容量等によって、電圧がシフトする場合がある。この様な場合には、対向電極１１０に印加する電圧ＬＣＯＭを電圧のシフト量に応じてずらす場合もある。
【０１６８】
＜液晶装置の全体構成＞
次に、上述した実施形態や応用形態に係る電気光学装置の構造について、図２２および図２３を参照して説明する。ここで、図２２は、電気光学装置１００の構成を示す平面図であり、図２３は、図２２におけるＡ−Ａ’線の断面図である。
【０１６９】
これらの図に示されるように、電気光学装置１００は、画素電極１１８などが形成された素子基板１０１と、対向電極１０８などが形成された対向基板１０２とが、互いにシール材１０４によって一定の間隙を保って貼り合わせられると共に、この間隙に電気光学材料としての液晶１０５が挟持された構造となっている。なお、実際には、シール材１０４には切欠部分があって、ここを介して液晶１０５が封入された後、封止材により封止されるが、各図においては省略されている。
【０１７０】
ここで、素子基板１０１は、上述したように半導体基板であるため不透明である。このため、画素電極１１８は、アルミニウムなどの反射性金属から形成されて、電気光学装置１００は、反射型として用いられることになる。これに対して、対向基板１０２は、ガラスなどから構成されるので透明である。
【０１７１】
さて、素子基板１０１において、シール材１０４の内側かつ表示領域１０１ａの外側領域には、遮光膜１０６が設けられている。この遮光膜１０６が形成される領域内のうち、領域１３０ａには走査線駆動回路１３０が形成され、また、領域１４０ａにはデータ線駆動回路１４０が形成されている。即ち、遮光膜１０６は、この領域に形成される駆動回路に光が入射するのを防止している。この遮光膜１０６には、対向電極１０８と共に、交流化駆動信号ＬＣＯＭが印加される構成となっている。このため、遮光膜１０６が形成された領域では、液晶層への印加電圧がほぼゼロとなるので、画素電極１１８の電圧無印加状態と同じ表示状態となる。
【０１７２】
また、素子基板１０１において、データ線駆動回路１４０が形成される領域１４０ａ外側であって、シール材１０４を隔てた領域１０７には、複数の接続端子が形成されて、外部からの制御信号や電源などを入力する構成となっている。
【０１７３】
一方、対向基板１０２の対向電極１０８は、基板貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材（図示省略）によって、素子基板１０１における遮光膜１０６および接続端子と電気的な導通が図られている。即ち、交流化駆動信号ＬＣＯＭは、素子基板１０１に設けられた接続端子を介して、遮光膜１０６に、さらに、導通材を介して対向電極１０８に、それぞれ印加される構成となっている。
【０１７４】
ほかに、対向基板１０２には、電気光学装置１００の用途に応じて、例えば、直視型であれば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、金属材料や樹脂などからなる遮光膜（ブラックマトリクス）が設けられる。なお、色光変調の用途の場合には、例えば、後述するプロジェクタのライトバルブとして用いる場合には、カラーフィルタは形成されない。また、直視型の場合、電気光学装置１００に光を対向基板１０２側から照射するフロントライトが必要に応じて設けられる。くわえて、素子基板１０１および対向基板１０２の電極形成面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）などが設けられて、電圧無印加状態における液晶分子の配向方向を規定する一方、対向基板１０２側には、配向方向に応じた偏光子（図示省略）が設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【０１７５】
＜その他＞
また、実施形態においては、電気光学装置を構成する素子基板１０１を半導体基板とし、ここに、画素電極１１８に接続されるトランジスタ１１６や、駆動回路の構成素子などを、ＭＯＳ型ＦＥＴで形成したが、本発明は、これに限られない。例えば、素子基板１０１を、ガラスや石英などの非晶質基板とし、ここに半導体薄膜を堆積してＴＦＴを形成する構成としても良い。このようにＴＦＴを用いると、素子基板１０１として透明基板を用いることができる。
【０１７６】
さらに、電気光学材料としては、液晶のほかに、エレクトロルミネッセンス素子などを用いて、その電気光学効果により表示を行う装置に適用可能である。即ち、本発明は、上述した構成と類似の構成を有する電気光学装置、特に、オンまたはオフの２値的な表示を行う画素を用いて、階調表示を行う電気光学装置のすべてに適用可能である。
【０１７７】
＜電子機器＞
次に、上述した液晶装置を具体的な電子機器に用いた例のいくつかについて説明する。
【０１７８】
＜その１：プロジェクタ＞
まず、実施形態に係る電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図２４は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置している。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクタ１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。これにより、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることとなる。
【０１７９】
さて、偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、反射型の電気光学装置１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、反射型の液電気光学装置１００Ｒによって変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、反射型の電気光学装置１００Ｇによって変調される。
【０１８０】
このようにして、電気光学装置１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッタ１１４０によって順次合成された後、投写光学系１１６０によって、スクリーン１１７０に投写されることとなる。なお、電気光学装置１００Ｒ、１００Ｂおよび１００Ｇには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは必要ない。
【０１８１】
＜その２：モバイル型コンピュータ＞
次に、上記電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図２５は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、表示ユニット１２０６とから構成されている。この表示ユニット１２０６は、先に述べた電気光学装置１００の前面にフロントライトを付加することにより構成されている。
【０１８２】
なお、この構成では、電気光学装置１００を反射直視型として用いることになるので、画素電極１１８において、反射光が様々な方向に散乱するように、凹凸が形成される構成が望ましい。
【０１８３】
＜その３：携帯電話＞
さらに、上記電気光学装置を、携帯電話に適用した例について説明する。図２６は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６と共に、電気光学装置１００を備えるものである。この電気光学装置１００にも、必要に応じてその前面にフロントライトが設けられる。また、この構成でも、電気光学装置１００が反射直視型として用いられることになるので、画素電極１１８に凹凸が形成される構成が望ましい。
【０１８４】
なお、電子機器としては、図２４〜図２６を参照して説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、実施形態や応用形態に係る電気光学装置が適用可能なことは言うまでもない。
【０１８５】
【発明の効果】
以上説明したように本発明によれば、データ線に印加されるデータ信号がディジタル化されて、高品位な階調表示が可能となる。
【０１８６】
しかも、画素をオンにする電圧の電圧を２種類以上備え、画素の階調レベルに応じて、前記サブフィールド毎に電圧による重み付けをしているから、例えば階調表示を６４階調にした場合でも、サブフィールドの期間を比較的長くすることができ、データ信号による画素への書込みを確実に行うことができる。
【０１８７】
また、低消費電力化も実現できる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る電気光学装置の電気的な構成を示すブロック図である。
【図２】 （ａ）および（ｂ）は、それぞれ同電気光学装置の画素の一態様を示すブロック図である。
【図３】 同電気光学装置におけるデータ線駆動回路の構成を示すブロック図である。
【図４】 同電気光学装置における電圧切換回路の構成を示すブロック図である。
【図５】 同電気光学装置における電圧−透過率特性を示す説明図である。
【図６】 同電気光学装置におけるデータ変換回路の構成を示すブロック図である。
【図７】 同電気光学装置におけるデータ変換回路の階調データの変換内容を示すテーブルである。
【図８】 同電気光学装置の動作を示すタイミングチャートである。
【図９】 同電気光学装置において対向基板に印加される電圧、および画素電極に印加される電圧を、フィールド単位で示すタイミングチャートである。
【図１０】 応用形態▲１▼に係る電気光学装置の電気的な構成を示すブロック図である。
【図１１】 同応用形態に係る画素の一態様を示すブロック図である。
【図１２】 同応用形態に係るデータ線駆動回路の構成を示すブロック図である。
【図１３】 同応用形態に係る電圧切換回路の構成を示すブロック図である。
【図１４】 応用形態▲２▼に係る電気光学装置におけるデータ変換回路の階調データの変換内容を示すテーブルである。
【図１５】 応用形態▲２▼に係る電気光学装置において対向基板に印加される電圧、および画素電極に印加される電圧を、フィールド単位で示すタイミングチャートである。
【図１６】 応用形態▲３▼に係る電気光学装置において対向基板に印加される電圧、および画素電極に印加される電圧を、フィールド単位で示すタイミングチャートである。
【図１７】 応用形態▲４▼に係る電気光学装置において対向基板に印加される電圧、および画素電極に印加される電圧を、フィールド単位で示すタイミングチャートである。
【図１８】 応用形態▲５▼に係る電気光学装置におけるデータ線駆動回路の応用形態を示すブロック図である。
【図１９】 同応用形態に係るデータ線駆動回路の動作を示すタイミングチャートである。
【図２０】 応用形態▲６▼に係る電気光学装置の応用形態におけるクロック信号供給制御回路の構成を示すブロック図である。
【図２１】 同応用形態に係るクロック信号供給制御回路の動作を示すタイミングチャートである。
【図２２】 同電気光学装置の構造を示す平面図である。
【図２３】 同電気光学装置の構造を示す断面図である。
【図２４】 同電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図２５】 同電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図２６】 同電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
１００……電気光学装置
１０１……素子基板
１０１ａ……表示領域
１０２……対向基板
１０５……液晶（電気光学材料）
１０８……対向電極
１１２……走査線
１１４……データ線
１１６……トランジスタ
１１８……画素電極
１１９……蓄積容量
１３０……走査線駆動回路
１４０……データ線駆動回路
１４１０……Ｘシフトレジスタ
１４２０……第１のラッチ回路
１４３０……第２のラッチ回路
１４４０……電圧選択回路
１４５０，１６０……電圧切換回路
２００……タイミング信号生成回路
３００……データ変換回路
４００……クロック信号供給制御回路
【発明の属する技術分野】
本発明は、パルス幅変調により階調表示制御を行う電気光学装置の駆動方法、駆動回路および電気光学装置並びに電子機器に関する。
【０００２】
【従来の技術】
電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器の表示部や液晶テレビなどに広く用いられている。
【０００３】
ここで、従来技術による電気光学装置は、例えば、次のように構成されている。即ち、従来の電気光学装置は、マトリクス状に配列した画素電極と、この画素電極に接続されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）のようなスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板との間に充填された電気光学材料たる液晶とから構成される。そして、このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して画素電極に、階調レベルに応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調レベルに応じて制御すると、画素毎に液晶の配向状態が変化するので、画素毎に濃度が変化することになる。このため、液晶表示装置は、階調表示が可能となる。
【０００４】
この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、走査線駆動回路によって、各走査線を順次選択すると共に、第２に、走査線の選択期間では、データ線駆動回路によってデータ線を順次選択し、第３に、選択されたデータ線に、階調レベルに応じた電圧の画像信号をサンプリングする構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００５】
【発明が解決しようする課題】
しかしながら、従来技術による液晶表示装置では、階調レベルに対応してデータ線に印加される画像信号は、アナログ信号である。このため、電気光学装置の周辺回路には、Ｄ／Ａ変換回路やオペアンプなどの電気回路が必要となり、装置全体のコスト高や消費電力の増加を招致してしまう。さらに、これらのＤ／Ａ変換回路、オペアンプなどの特性や、各種の配線抵抗などの不均一性に起因して、表示ムラが発生するため、高品質な表示が極めて困難である、という問題があり、特に、高精細な表示を行う場合に顕著となる。
【０００６】
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、高品質・高精細な階調表示可能な電気光学装置、その駆動方法、その駆動回路、さらには、この電気光学装置を用いた電子機器を提供することにある。
【０００７】
上記目的を達成するために、第１の発明は、階調データに基づいて各画素を制御する電気光学装置の駆動方法であって、１フレームを分割した複数のサブフィールド毎に画素をオン状態にする電圧またはオフ状態にする電圧を印加して、前記１フレーム内で前記画素をオン状態とする時間の長さによって階調を制御するものであり、前記複数のサブフィールドにおいて印加される前記オン状態にする電圧は、第１の電圧と、当該第１の電圧よりも電圧が高い第２の電圧とを含み、前記階調データの下位ビットの値に応じて、対応する前記サブフィールドに前記オン状態にする電圧を印加するときは、前記第１の電圧を用いて、当該第１の電圧を印加する時間の長さによって階調を制御し、前記階調データの上位ビットの値に応じて、対応する前記サブフィールドに前記オン状態にする電圧を印加するときは、前記第２の電圧を用いて、当該第２の電圧を印加する時間の長さによって階調を制御し、前記階調データの下位ビットに対応するとともに、前記１フレームの中で先頭に配置されるサブフィールドは、他のサブフィールドよりも時間が長く設定され、前記１フレームの期間の前半には、前記第１の電圧が印加される複数のサブフィールドが連続して配置され、前記１フレームの期間の後半には、前記第２の電圧が印加される複数のサブフィールドが連続して配置されることを特徴とする。
【０００８】
この第１の発明によれば、１フレームにおいて、画素をオン（オフ）する信号の印加期間が、当該画素の階調データに応じてパルス幅変調される結果、実効電圧値の制御による階調表示が行われることになる。この際、各サブフィールドにおいては、画素のオンまたはオフを指示するだけで済むので、画素への指示信号として２値信号を用いることができる。従って、この発明では、画素への印加信号がディジタル信号となるため、素子特性や配線抵抗などの不均一性に起因する表示ムラが抑えられる結果、高品質かつ高精細な階調表示が可能となる。
【０００９】
また、この発明では、サブフィールドにおいて画素をオンにする電圧の電圧を２種類以上備えているから、サブフィールドの電圧を１値で設定する場合に比べてサブフィールドの個数を少なくすることができ、最小期間にあるサブフィールドであってもその期間を比較的長く確保することができる。この結果、階調レベルに対応したデータ信号を各画素に確実に書込むことができ、当該電気光学装置による階調表示制御を正確に行うことができる。
【００１０】
なお、本発明では、１フレームとは、水平走査信号および垂直走査信号に同期して水平走査および垂直走査することにより、１枚のラスタ画像を形成するのに要する期間という意味合いで用いている。
【００１１】
また、第２の発明は、階調データに基づいて、複数のデータ線と複数の走査線との各交差に対応して配設された各画素を制御する電気光学装置の駆動回路であって、１フレームを分割した複数のサブフィールドの各々において、各画素をオン状態にする電圧またはオフ状態にする電圧の印加を指示する２値信号を階調データに基づいて生成するデータ変換回路と、前記サブフィールド毎に、データ線から画素への電圧印加を可能にする走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、前記走査信号が前記走査線に供給される間、前記データ変換回路で生成される２値信号に基づいて前記画素をオン状態にする電圧またはオフ状態にする電圧を前記データ線に供給するデータ線駆動回路と、前記複数のサブフィールドにおいて印加される前記画素をオン状態にする電圧を第１の電圧と当該第１の電圧よりも電圧が高い第２の電圧とを含む２種類以上の電圧で切換える電圧切換手段と、を具備し、
前記階調データの下位ビットの値に応じて、対応する前記サブフィールドに前記オン状態にする電圧を印加するときは、前記第１の電圧を用いて、当該第１の電圧を印加する時間の長さによって階調を制御し、前記階調データの上位ビットの値に応じて、対応する前記サブフィールドに前記オン状態にする電圧を印加するときは、前記第２の電圧を用いて、当該第２の電圧を印加する時間の長さによって階調を制御し、前記階調データの下位ビットに対応するとともに、前記１フレームの中で先頭に配置されるサブフィールドは、他のサブフィールドよりも時間が長く設定され、前記１フレームの期間の前半には、前記第１の電圧が印加される複数のサブフィールドが連続して配置され、前記１フレームの期間の後半には、前記第２の電圧が印加される複数のサブフィールドが連続して配置されることを特徴とする。
【００１２】
この第２の発明は、上記第１の発明を電気光学装置の駆動回路として具現化したものであり、上記第１の発明と同様な効果を奏する。
【００１３】
また、隣接する前記画素で、電圧を印加する前記サブフィールドの時間軸上での配置を反転させ、周期的にも前記サブフィールドの時間軸上での配置を反転させることが好ましい。
【００１４】
次に第３の発明は、複数の走査線と複数のデータ線との各交差に対応して配設された複数の画素を有する電気光学装置であって、１フレームを分割した複数のサブフィールドの各々において、各画素をオン状態にする電圧またはオフ状態にする電圧による印加を指示する２値信号を階調データに基づいて生成するデータ変換回路と、前記サブフィールド毎に、データ線から画素への電圧印加を可能にする走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、前記走査信号が前記走査線に供給される間、前記データ変換回路で生成される２値信号に基づいて前記画素をオン状態にする電圧またはオフ状態にする電圧を前記データ線に供給するデータ線駆動回路と、前記複数のサブフィールドにおいて印加される前記画素をオン状態にする電圧を、第１の電圧と当該第１の電圧よりも電圧が高い第２の電圧とを含む２種類以上の電圧で切換える電圧切換手段と、を具備し、前記階調データの下位ビットの値に応じて、対応する前記サブフィールドに前記オン状態にする電圧を印加するときは、前記第１の電圧を用いて、当該第１の電圧を印加する時間の長さによって階調を制御し、前記階調データの上位ビットの値に応じて、対応する前記サブフィールドに前記オン状態にする電圧を印加するときは、前記第２の電圧を用いて、当該第２の電圧を印加する時間の長さによって階調を制御し、前記階調データの下位ビットに対応するとともに、前記１フレームの中で先頭に配置されるサブフィールドは、他のサブフィールドよりも時間が長く設定され、前記１フレームの期間の前半には、前記第１の電圧が印加される複数のサブフィールドが連続して配置され、前記１フレームの期間の後半には、前記第２の電圧が印加される複数のサブフィールドが連続して配置されることを特徴とする。
【００１５】
この第３の発明は、上記第１の発明を電気光学装置として具現化したものであり、上記第１の発明と同様な効果を奏する。
【００１６】
また、隣接する前記画素で、電圧を印加する前記サブフィールドの時間軸上での配置を反転させ、周期的にも前記サブフィールドの時間軸上での配置を反転させることが好ましい。
【００１７】
この第３の発明の一の態様において、前記画素は、
画素電極と、
前記画素電極に対向した対向電極と、
前記画素電極および対向電極間に挟持された電気光学材料と、
前記走査線を介して走査信号が与えられることにより前記データ線を介して供給されるデータ信号を前記画素電極に印加するスイッチング素子と、
を具備するものである。
【００１８】
また、この発明の他の態様において、前記画素は、
画素電極と、
前記画素電極に対向した対向電極と、
前記画素電極および対向電極間に挟持された電気光学材料と、
前記走査線を介して走査信号が与えられることにより前記データ線を介して供給されるデータ信号を記憶するメモリと、
前記メモリに記憶されたデータ信号に従って、前記画素をオンする電圧またはオフする電圧の一方を選択して前記画素電極に印加する選択回路と、
を具備するものである。
【００１９】
この発明に係る電気光学装置においては、前記対向電極に印加されるレベルに応じて、前記２値信号をレベル反転することが好ましい。
【００２０】
また、前記対向電極に印加されるレベルを一定に維持し、あるいは周期的にレベル反転させ、この対向電極に印加されるレベルを基準とし、前記画素をオンにする電圧のレベルを一定周期毎に反転することが好ましい。
【００２１】
さらに、前記電圧切換手段は、前記複数の走査線の各々に対応した複数の電圧切換回路を有し、各電圧切換回路は、当該走査線に走査信号が供給されるのと同期したタイミングにおいて、前記画素をオンにする電圧の切換えを行うことが好ましい。
【００２２】
このような構成とすることにより、画素に印加される電圧を交流化することができ、画質の劣化を防止することができる。
【００２３】
この発明は、上記電気光学装置自体を単体で製造または販売する他、この電気光学装置を表示装置として備えた電子機器として製造または販売するという態様で実施することも可能である。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。まず、本実施形態に係る電気光学装置は、電気光学材料として液晶を用いた液晶装置であり、後述するように素子基板と対向基板とが、互いに一定の間隙を保って貼付され、この間隙に電気光学材料たる液晶が挟持される構成となっている。また、本実施形態に係る電気光学装置では、素子基板として半導体基板が用いられ、ここに、画素を駆動するトランジスタと共に、周辺駆動回路などが形成されたものである。
【００２５】
＜本実施形態における電気光学装置の駆動方法＞
まず、本実施形態に係る装置の理解を容易にするため、本実施形態による電気光学装置の駆動方法について説明する。
【００２６】
一般に、電気光学材料として液晶を用いた液晶装置において、液晶層に印加される電圧と透過率（または反射率）との関係は、電圧無印加状態において黒表示を行うノーマリーブラックモードを例にとれば、図５に示されるような関係にある。即ち、液晶層への電圧実効値（電圧を一定として、オン電圧のパルス幅を変える）が増すにつれて、透過率が非線形に増加して飽和する。なお、ここでいう透過率とは、透過光量の最低値および最高値を、それぞれ０％および１００％として正規化したものである。
【００２７】
ここで、本実施形態に係る電気光学装置が６４階調表示を行うものとし、６ビットで示される階調（濃淡）データが、それぞれ同図に示される透過率を指示するものとする。この際、各透過率において液晶層に印加される電圧を、それぞれＶ０〜Ｖ６３とすると、従来ではこれらの電圧Ｖ０〜Ｖ６３自体を、液晶層に印加する構成となっていた。このため、特に、中間階調に対応する電圧Ｖ１〜Ｖ６２については、Ｄ／Ａ変換回路やオペアンプなどのアナログ回路の特性や、各種の配線抵抗などのばらつきによる影響によって、画素間に亘って不均一となり易い。従って、従来の構成では、高品質かつ高精細な階調表示が困難であった。
【００２８】
そこで、本実施形態では、次のようにして液晶層に対する電圧の印加を行う。
【００２９】
（１）１フレームを複数のサブフィールドに分割し、各サブフィールド単位で液晶層に対する電圧印加を行う。
【００３０】
各サブフィールドにおいて液晶層に印加する電圧は、Ｖｏｎ、Ｖｏｆｆの２種類のいずれかである。ここで、電圧Ｖｏｎは、画素をオンにする電圧、即ち、液晶層の透過率を高めることに寄与し得る電圧である。また、電圧Ｖｏｆｆは画素をオフにする電圧、即ち、液晶層の透過率を高めることに全く寄与しない電圧である。
【００３１】
（２）いずれのサブフィールドにおいて電圧印加を行うかは、画素に対応した階調データにより決定する。
【００３２】
電圧Ｖｏｎが液晶層の透過率の上昇にどの程度寄与するかは、その印加時間に依存することとなる。従って、電圧Ｖｏｎの印加を行うサブフィールドを階調データに応じて選択し、階調データが小さい場合には電圧Ｖｏｎの印加時間を短くして、液晶層に対する実効印加電圧を小さくし、階調データが大きい場合には電圧Ｖｏｎの印加時間を長くして、液晶層に対する実効印加電圧を大きくするのである。
【００３３】
（３）１フレームを複数のサブフィールドに分割する際、各サブフィールドの長さを不均一にしてもよい。
【００３４】
即ち、時間長が長く、電圧Ｖｏｎの印加が液晶透過率の上昇に寄与する度合いが大きいサブフィールドと、時間長が短く、電圧Ｖｏｎの印加が液晶透過率の上昇に寄与の度合いが小さいサブフィールドとを設けてもよい。この場合において、各サブフィールドの長さを階調データの各ビットの重みに対応させてもよい。
【００３５】
（４）電圧Ｖｏｎは、一部のサブフィールドにおいて他のサブフィールドのもよりも低い電圧とする。
【００３６】
これは多階調表示を行う際に生じるデータ書込時間の不足の問題を回避するためである。即ち、次の通りである。
【００３７】
本実施形態のように、印加時間の長短により階調の高低を制御する方法を採った場合、階調を細かな刻み幅で変化させるためには、極めて時間長の短いサブフィールドを設ける必要がある。
【００３８】
しかし、液晶パネルのような電気光学装置は、縦横に並んだ多数の画素に電圧ＶｏｎまたはＶｏｆｆを与えて画像表示を行うものであり、全ての画素への電圧印加を行うためには、ある程度の時間を要してしまう。そして、サブフィールドがあまりに短いと、このサブフィールドの期間内に全ての画素への電圧印加が行うことができなくなる。このようにサブフィールドを短くするのに限界があることから、サブフィールドの時間長を短くするのみでは高階調表示を実現することが困難なのである。
【００３９】
そこで、本実施形態では、液晶の透過率の上昇に対する寄与度の低いサブフィールドを設けるに当たり、そのサブフィールドにおける電圧Ｖｏｎを他のサブフィールドのものよりも低い電圧とし、その代わりに、当該サブフィールドの時間長を本来の時間長（すなわち、他のサブフィールドと同じ電圧Ｖｏｎを用いた場合の時間長）よりも長くした。
【００４０】
具体的には、本実施形態において、階調データの上位ビットに対応したサブフィールドでは図４における電圧ＶＨを電圧Ｖｏｎとして印加するが、下位ビットに対応したサブフィールドでは電圧ＶＬを電圧Ｖｏｎとして印加する。電圧Ｖｏｆｆは、いずれのサブフィールドでも、電圧Ｖ０（＝０Ｖ）を用いる。
【００４１】
なお、電圧Ｖｏｎは、２種類に限らず、３種類以上としてもよい。
【００４２】
＜電気的な構成＞
次に、本実施形態に係る電気光学装置の電気的な構成について説明する。図１は、素子基板に形成された回路の構成が示されている。
【００４３】
図１に示すように、素子基板上における表示領域１０１ａには、複数本の走査線１１２がＸ（行）方向に延在して形成され、複数本のデータ線１１４がＹ（列）方向に沿って延在して形成されている。そして、画素１１０は、走査線１１２とデータ線１１４との各交差に対応して設けられて、マトリクス状に配列している。本実施形態では、説明の便宜上、走査線１１２の総本数をｍ本とし、データ線１１４の総本数をｎ本として（ｍ、ｎはそれぞれ２以上の整数）、ｍ行×ｎ列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。
【００４４】
画素１１０の具体的な構成としては、例えば、図２（ａ）に示されるものが挙げられる。この構成では、トランジスタ（ＭＯＳ型ＦＥＴ）１１６のゲートが走査線１１２に、ソースがデータ線１１４に、ドレインが画素電極１１８に、それぞれ接続されると共に、画素電極１１８と対向電極１０８との間に電気光学材料たる液晶１０５が挟持されて液晶層が形成されている。ここで、画素電極１１８と後述するＬＣＯＭとの間には蓄積容量１１９が形成されている。この蓄積容量は、トランジスタ１１６を介して画素電極１１８に電圧が印加された後、この印加電圧を必要な時間だけほぼ一定に維持するために設けられた容量である。本実施形態では、蓄積容量１１９は、画素電極１１８とＬＣＯＭの間に形成したが、画素電極１１８と接地電位ＧＮＤ間や画素電極１１８と走査線１１２等に形成しても良い。また、対向電極１０８は、画素電極１１８と対向するように対向基板の一面に形成される透明電極である。
【００４５】
図２（ａ）に示される構成では、トランジスタ１１６として一方のチャネル型のみが用いられている。従って、データ線１１４からトランジスタ１１６を介して画素電極１１８への充電を行う際、画素電極１１８に対する印加電圧が、走査線１１２上の電圧よりもトランジスタ１１６の閾値電圧だけ低い電圧に達すると、トランジスタ１１６がオフ状態となり、画素電極１１８に対する充電が止まってしまう。このため、走査線１１２に対する印加電圧がデータ線１１４に対する印加電圧よりもトランジスタ１１６の閾値電圧分だけ高くない場合には、画素電極１１８に対する印加電圧をデータ線１１４上の電圧に一致させることができず、両電圧間にオフセット電圧が生じることとなる。
【００４６】
これに対し、図２（ｂ）に示すように、Ｐチャネル型トランジスタとＮチャネル型トランジスタとを相補的に組み合わせた構成とすれば、このようなオフセット電圧を生じさせることなく、データ線１１４上の電圧を極めて少ない誤差で画素電極１１８に印加させることができる。ただし、この相補型構成では、走査信号として互いに排他的レベルを供給する必要が生じるため、１行の画素１１０に対して走査線１１２ａ、１１２ｂの２本が必要となる。
【００４７】
図１において、タイミング信号生成回路２００は、図示せぬ上位装置から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに基づいて、各種のタイミング信号やクロック信号などを生成する装置である。このタイミング信号生成回路２００によって生成される信号のうち主要なものを列挙すると次の通りである。
【００４８】
ａ．交流化駆動論理信号ＦＲ
この交流化駆動論理信号ＦＲは、後述する交流化駆動信号ＬＣＯＭのＨレベル、Ｌレベルを指定するものである。
【００４９】
ｂ．交流化駆動信号ＬＣＯＭ
この交流化駆動信号ＬＣＯＭは、対向基板の対向電極１０８（図２参照）に印加される。本実施形態において交流化駆動信号ＬＣＯＭは、ＶＣＣ（Ｈレベル）からＶ０（Ｌレベル）へ、ＬレベルからＨレベルへ、という具合に１フレーム毎にレベル反転を繰り返す。そして、交流化駆動信号ＬＣＯＭは、交流化駆動論理信号ＦＲに対してラッチ信号ＬＰの１クロック分位相が遅れたものである。
【００５０】
ｃ．スタートパルスＤＹ
このスタートパルスＤＹはサブフィールドの最初に出力されるパルス信号である。本実施形態では、１フレームを１５分割してサブフィールドＳｆ０〜Ｓｆ１４を設ける。従って、こっれらの各サブフィールドの最初において、このスタートパルス信号ＤＹが出力されることになる。
【００５１】
ｄ．クロック信号ＣＬＹ
このクロック信号ＣＬＹは、走査側（Ｙ側）の水平走査期間を規定する信号である。
【００５２】
e．ラッチ信号ＬＰ
このラッチ信号ＬＰは、水平走査期間の最初に出力されるパルス信号であって、クロック信号ＣＬＹのレベル遷移（即ち、立ち上がりおよび立ち下がり）時に出力されるものである。
【００５３】
f．クロック信号ＣＬＸ
このクロック信号ＣＬＸは、いわゆるドットクロックにより規定される信号である。
【００５４】
以上がタイミング信号生成回路２００によって生成される主要な信号の概要である。
【００５５】
図１において、走査線駆動回路１３０は、いわゆるＹシフトレジスタと呼ばれるものであり、サブフィールドの最初に供給されるスタートパルスＤＹをクロック信号ＣＬＹに基づいて転送し、走査線１１２の各々に走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍとして順次排他的に供給するものである。
【００５６】
また、データ線駆動回路１４０は、ある水平走査期間において２値信号Ｄｓをデータ線１１４の本数に相当するｎ個順次ラッチした後、ラッチしたｎ個の２値信号Ｄｓを、次の水平走査期間において、それぞれ対応するデータ線１１４にデータ信号ｄ１、ｄ２、ｄ３、…、ｄｎとして一斉に供給するものである。このデータ線駆動回路１４０の具体的な構成は、図３に示される通りである。
【００５７】
図３に示すように、このデータ線駆動回路１４０は、Ｘシフトレジスタ１４１０と、第１のラッチ回路１４２０と、第２のラッチ回路１４３０と、電圧選択回路１４４０とによって構成されている。
【００５８】
ここで、Ｘシフトレジスタ１４１０は、水平走査期間の最初に供給されるラッチ信号ＬＰをクロック信号ＣＬＸに基づいて転送し、ラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎとして順次排他的に供給するものである。
【００５９】
第１のラッチ回路１４２０は、２値信号Ｄｓをラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎの立ち下がりにおいて順次ラッチするものである。
【００６０】
第２のラッチ回路１４３０は、第１のラッチ回路１４２０によりラッチされた２値信号Ｄｓの各々をラッチ信号ＬＰの立ち下がりにおいて一斉にラッチして信号を各々出力するものである。
【００６１】
電圧選択回路１４４０は、第２のラッチ回路１４３０から出力される信号を受けて電圧ＶｏｎまたはＶｏｆｆを選択して出力するため、２個のスイッチング素子によって構成されている。そして、電圧選択回路１４４０では、第２のラッチ回路１４３０によりラッチされた信号に応じて電圧ＶｏｎまたはＶｏｆｆ（ＬＣＯＭ）のうちいずれか一方を選択し、データ信号ｄ１、ｄ２、ｄ３、…、ｄｎを各々のデータ線１１４に供給するものである。
【００６２】
次に、電圧切換回路１４５０は、サブフィールドＳｆ０〜Ｓｆ７においては電圧ＶＬをＶｏｎとして出力し、その他のサブフィールドにおいては電圧ＶＨをＶｏｎとして出力するものである。これにより、前記電圧選択回路１４４０から出力されるデータ信号ｄ１〜ｄｎは、電圧ＶＨ、ＶＬによって重み付けされる。
【００６３】
ここで、電圧切換回路１４５０は、具体的には図４に示すように構成され、交流化駆動信号ＬＣＯＭを受けて、ＬＣＯＭのＨ／Ｌレベルに応じた電圧ＶＨ，ＶＬを発生する基準電圧発生回路１４５１と、サブフィールドＳｆ０〜Ｓｆ７の期間セットされ、サブフィールドＳｆ８〜Ｓｆ１４の期間リセットされるフリップフロップ回路１４５２と、該フリップフロップ回路１４５２の出力信号を受けて前記基準電圧発生回路１４５１から出力される電圧ＶＨ，ＶＬを選択するスイッチング素子１４５３とによって構成されている。
【００６４】
これにより、電圧切換回路１４５０は、サブフィールドＳｆ０〜Ｓｆ７のときには電圧ＶＬを有するＶｏｎを出力し、サブフィールドＳｆ８〜Ｓｆ１４のときには電圧ＶＨを有するＶｏｎを出力するものである。
【００６５】
さて、このようにサブフィールドＳｆ０〜Ｓｆ１４毎に、階調レベルに応じて電圧Ｖ０、ＶＬおよびＶＨを画素に書込むためには、画素に対応する階調データを何らかの形でこれらの電圧のいずれかを指示する信号に変換する必要がある。この変換を行うものが、図１におけるデータ変換回路３００である。
【００６６】
このデータ変換回路３００は、垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに同期して供給され、かつ、画素毎に対応する６ビットの階調データＤ０〜Ｄ５を、サブフィールドＳｆ０〜Ｓｆ１４毎に２値信号Ｄｓ（０または１）に変換する構成となっている。
【００６７】
また、データ変換回路３００は、階調データＤ０〜Ｄ５を２値信号Ｄｓに変換する必要がある。具体的には、データ変換回路３００は、階調データＤ０〜Ｄ５に対応する２値信号Ｄｓを、図７に示される内容に基づいて出力する構成となっている。
【００６８】
なお、この２値信号Ｄｓについては、走査線駆動回路１３０およびデータ線駆動回路１４０における動作に同期して出力する必要があるので、データ変換回路３００には、スタートパルスＤＹと、水平走査に同期するクロック信号ＣＬＹと、水平走査期間の最初を規定するラッチ信号ＬＰと、ドットクロック信号ＤＣＬＫに相当するクロック信号ＣＬＸとが供給されている。また、上述したように、データ線駆動回路１４０では、ある水平走査期間において、第１のラッチ回路１４２０が点順次的に２値信号Ｄｓをラッチした後、次の水平走査期間において、第２のラッチ回路１４３０が、データ信号ｄ１、ｄ２、ｄ３、…、ｄｎとして一斉に各データ線１１４に供給する構成となっているので、データ変換回路３００は、走査線駆動回路１３０およびデータ線駆動回路１４０における動作と比較して、１水平走査期間だけ先行するタイミングで２値信号Ｄｓを出力する構成となっている。
【００６９】
次に、前述した２値信号Ｄｓを生成するためのデータ変換回路３００の具体的な構成について説明する。ここで、図６はこのデータ変換回路３００の回路構成を示すブロック図である。また、図７は同データ変換回路３００の機能を示す真理値表である。
【００７０】
図６に示すように、データ変換回路３００は、駆動パターンメモリ３０１により構成されている。
【００７１】
駆動パターンメモリ３０１は、サブフィールド番号と階調データの各組み合わせ毎に画素のオン／オフを指定する１ビットのオンオフデータ（図７参照）を記憶している。そして、駆動パターンメモリ３０１には、サブフィールド番号と階調データとがアドレスとして与えられる。
【００７２】
ここで、サブフィールド番号は、１フレーム内における各サブフィールドの番号であり、「０」〜「１４」までのいずれかの値である。このサブフィールド番号を生成する方法に関しては各種考えられるが、例えば、データ変換回路３００の内部に、スタートパルスＤＹを計数すると共に、当該カウンタ結果を交流化駆動論路信号ＦＲのレベル遷移（立ち上がりおよび立ち下がり）でリセットするカウンタを設けて、当該カウント結果を参照することで、現状のサブフィールドを認識してサブフィールド番号を設定することも可能である。
【００７３】
また、図７は、階調データに対する２値信号Ｄｓ（サブフィールド番号に対する電圧Ｖｏｎ，Ｖｏｆｆの選択）との関係を示している。即ち、駆動パターンメモリ３０１には、図７に示す真理値表において“１”と“０”とからなるオンオフデータが記憶されている。
【００７４】
そして、駆動パターンメモリ３０１は、このようにして得られるサブフィールド番号と階調データとの組み合わせに対応した２値信号Ｄｓをデータ線駆動回路１４０に向けて出力する。
【００７５】
そして、２値信号Ｄｓによって電圧Ｖｏｎが選択されているとき（即ち、オンオフデータが“１”であるとき）、電圧切換回路１４５０および電圧選択回路１４４０により、サブフィールドがＳｆ０からＳｆ７である場合には電圧ＶＬにより重み付けされ、サブフィールドがＳｆ８からＳｆ１４である場合には電圧ＶＨにより重み付けされたデータ信号ｄ１〜ｄｎに変換される。
【００７６】
次に、階調データに対応してサブフィールド毎に印加される電圧について具体的に説明する。
【００７７】
まず、階調データが（０００００１）である場合、当該画素の透過率を１．５９（＝１／６３）％とすべきであり、そのためには図示の実効電圧値Ｖ１を画素に対して印加する必要がある。そこで、本実施形態では、当該画素の画素電極１１８および対向電極１０８間に印加される電圧が、サブフィールドＳｆ０およびＳｆ１においてはＶｏｎ＝ＶＬとなり、他のサブフィールドにおいてはＶｏｆｆ＝Ｖ０（＝０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。ここで、画素に印加される実効電圧値は、電圧瞬時値の２乗を１周期（フレーム）に亘って平均化した平方根によって求められるから、サブフィールドＳｆ０およびＳｆ１の長さを、１フレームに対して（Ｖ１／ＶＬ）２を乗じた時間とすれば、階調データ（０００００１）に対応した実効電圧値Ｖ１を画素に印加することができる。
【００７８】
また、階調データが（００００１０）である場合、当該画素の透過率を３．１７（＝２／６３）％とすべきであり、そのためには図示の実効電圧値Ｖ２を画素に対して印加する必要がある。そこで、本実施形態では、当該画素の画素電極１１８および対向電極１０８間に印加される電圧が、サブフィールドＳｆ０，Ｓｆ１およびＳｆ２においてはＶｏｎ＝ＶＬとなり、他のサブフィールドにおいてはＶｏｆｆ＝Ｖ０（０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。ここで、画素に印加される実効電圧値は、電圧瞬時値の２乗を１周期（１フレーム）に亘って平均化した平方根によって求められるから、サブフィールドＳｆ０〜Ｓｆ２の長さを、１フレームに対して（Ｖ２／ＶＬ）2 を乗じた時間とすれば、階調データ（００００１０）に対応した実効電圧値Ｖ２を画素に印加することができる。
【００７９】
同様に、階調データが（００００１１）である場合、当該画素の透過率を４．７６（＝３／６３）％とすべきである。そこで、本実施形態では、当該画素の画素電極１１８と対向電極１０８間に印加される電圧が、サブフィールドＳｆ０〜Ｓｆ３においてはＶｏｎ＝ＶＬとなり、他のサブフィールドにおいてはＶｏｆｆ＝Ｖ０（＝０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。ここで、画素に印加される実効電圧値は、電圧瞬時値の２乗を１周期（１フレーム）に亘って平均化した平方根によって求められるから、サブフィールドＳｆ０〜Ｓｆ３の長さを、１フレームに対して（Ｖ３／ＶＬ）2を乗じた時間とすれば、階調データ（００００１１）に対応した実効電圧値Ｖ３を画素に印加することができる。
【００８０】
さらに、階調データが（００１０００）である場合、当該画素の透過率を１２．７（＝８／６３）％とすべきであり、そのためには図示の実効電圧値Ｖ８を画素に対して印加する必要がある。そこで、本実施形態では、当該画素の画素電極１１８および対向電極１０８間に印加される電圧が、サブフィールドＳｆ０においてはＶｏｎ＝ＶＬとし、サブフィールドＳｆ８においてはＶｏｎ＝ＶＨとし、残りのサブフィールドにおいてはＶｏｆｆ＝Ｖ０（＝０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。この電圧の印加によって、１フレームに対して階調データ（００１０００）に対応した実効電圧値Ｖ８を画素に印加することができる。
【００８１】
以下、同様にして、階調データに対するサブフィールドＳｆ４〜Ｓｆ１４の時間と電圧を設定することにより、他の階調データについても同様に、画素への電圧印加を行うこととなる。
【００８２】
このようにして、サブフィールドＳｆ０〜Ｓｆ１４に対して階調データに応じた電圧を画素に印加する構成とすることにより、各サブフィールド毎に当該液晶層に印加される電圧がＶＨ，ＶＬおよびＶ０であるにもかかわらず、各透過率に対応して６４階調の表示が可能となる。なお、図８に図示したサブフィールドＳｆ１〜Ｓｆ１４の期間を、便宜上等しい幅としているが、個々にその長さが異なるものであってもよい。
【００８３】
＜動作＞
次に、上述した実施形態に係る電気光学装置の動作について説明する。図８は、この電気光学装置の動作を説明するためのタイミングチャートである。
【００８４】
まず、交流化駆動信号ＬＣＯＭは、１フレーム（１ｆ）毎にレベル反転して、対向電極１０８に印加される。一方、スタートパルスＤＹは、上述したように１フレーム（１ｆ）を分割した各サブフィールドの開始時に供給される。
【００８５】
ここで、交流化駆動信号ＬＣＯＭがＬレベルとなる１フレーム（１ｆ）において、サブフィールドＳｆ０の開始を規定するスタートパルスＤＹが供給されると、走査線駆動回路１３０（図１参照）におけるクロック信号ＣＬＹに準じた転送によって、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍが期間（１Ｖａ）に順次排他的に出力される。なお、期間（１Ｖａ）は、最も短いサブフィールドよりもさらに短い期間に設定されている。
【００８６】
さて、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍは、それぞれクロック信号ＣＬＹの半周期に相当するパルス幅を有し、また、上から数えて１本目の走査線１１２に対応する走査信号Ｇ１は、スタートパルスＤＹが供給された後、クロック信号ＣＬＹが最初に立ち上がってから、少なくともクロック信号ＣＬＹの半周期だけ遅延して出力される構成となっている。従って、サブフィールドの最初にスタートパルスＤＹが供給されてから、走査信号Ｙ１が出力されるまでに、ラッチ信号ＬＰの１ショット（Ｇ０）がデータ線駆動回路１４０に供給されることになる。
【００８７】
そこで、このラッチ信号ＬＰの１ショット（Ｇ０）が供給された場合について検討してみる。まず、このラッチ信号ＬＰの１ショット（Ｇ０）がデータ線駆動回路１４０に供給されると、データ線駆動回路１４０（図３参照）におけるクロック信号ＣＬＸに基づいて転送され、ラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎが水平走査期間（１Ｈ）に順次排他的に出力される。なお、ラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎは、それぞれクロック信号ＣＬＸの半周期に相当するパルス幅を有している。
【００８８】
この際、図３における第１のラッチ回路１４２０は、ラッチ信号Ｓ１の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて１本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチし、次に、ラッチ信号Ｓ２の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて２本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチし、以下、同様に、上から数えて１本目の走査線１１２と、左から数えてｎ本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチする。
【００８９】
これにより、まず、図１において上から１本目の走査線１１２との交差に対応する画素１行分の２値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされることになる。なお、データ変換回路３００は、第１のラッチ回路１４２０によるラッチのタイミングに合わせて、各画素の階調データＤ０〜Ｄ５を２値信号Ｄｓに変換して出力することはいうまでもない。また、ここでは、交流化駆動信号ＬＣＯＭがＬレベルの場合を想定しているので、図７に示されるテーブルが参照され、さらに、サブフィールドＳｆ１に相当する２値信号Ｄｓが、階調データＤ０〜Ｄ５に応じて出力されることになる。
【００９０】
次に、クロック信号ＣＬＹが立ち下がって、走査信号Ｇ１が出力されると、図１において上から数えて１本目の走査線１１２が選択される結果、当該走査線１１２との交差に対応する画素１１０のトランジスタ１１６がすべてオン状態となる。一方、当該クロック信号ＣＬＹの立ち下がりによってラッチ信号ＬＰが出力される。そして、このラッチ信号ＬＰの立ち下がりタイミングにおいて、第２のラッチ回路１４３０は、第１のラッチ回路１４２０によって点順次的にラッチされた２値信号Ｄｓを、対応するデータ線１１４の各々にデータ信号ｄ１、ｄ２、ｄ３、…、ｄｎとして一斉に供給する。このため、上から数えて１行目の画素１１０においては、データ信号ｄ１、ｄ２、ｄ３、…、ｄｎの書込みが同時に行われることとなる。
【００９１】
この書込みと並行して、図１において上から２本目の走査線１１２との交差に対応する画素１行分の２値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされる。
【００９２】
そして、以降同様な動作が、ｍ本目の走査線１１２に対応する走査信号Ｇｍが出力されるまで繰り返される。即ち、ある走査信号Ｇｉ（ｉは、１≦ｉ≦ｍを満たす整数）が出力される１水平走査期間（１Ｈ）においては、ｉ本目の走査線１１２に対応する画素１１０の１行分に対するデータ信号ｄ１〜ｄｎの書込みと、（ｉ＋１）本目の走査線１１２に対応する画素１１０の１行分に対する２値信号Ｄｓの点順次的なラッチとが並行して行われることになる。なお、画素１１０に書込まれたデータ信号は、次のサブフィールドＳｆ２において書込まれるまで保持される。
【００９３】
以下同様な動作が、サブフィールドの開始を規定するスタートパルスＤＹが供給される毎に繰り返される。ただし、データ変換回路３００は、階調データＤ０〜Ｄ５から２値信号Ｄｓへの変換については、サブフィールドＳｆ０〜Ｓｆ１４のうち、対応するサブフィールドの項目が参照される。
【００９４】
さらに、１フレーム経過後、交流化駆動信号ＬＣＯＭがＨレベルに反転した場合においても、各サブフィールドにおいて同様な動作が繰り返される。ただし、階調データＤ０〜Ｄ５から２値信号Ｄｓへの変換については、図７（ｂ）に示されるテーブルが参照されることになる。
【００９５】
次に、データ駆動回路１４０による画素１１０の液晶層への印加に印加されるデータ信号の電圧について検討する。図９は、階調データと、画素１１０における画素電極１１８への印加波形を示すタイミングチャートである。
【００９６】
例えば、交流化駆動信号ＬＣＯＭがＬレベルである場合に、ある画素の階調データＤ０〜Ｄ５が（００００００）であるとき、図７に示される変換内容に従う結果、当該画素の画素電極１１８には、図９に示されるように、１フレーム（１ｆ）に亘って電圧Ｖ０が書込まれる。ここで、当該液晶層に印加される実効電圧値はＶ０となる。従って、当該画素の透過率は、階調データ（００００００）に対応して０％となる。
【００９７】
また、ある画素の階調データＤ０〜Ｄ５が（００００１１）であるとき、図７に示される変換内容に従う結果、当該画素の画素電極１１８には、図９に示されるように、サブフィールドＳｆ０〜Ｓｆ３においては電圧ＶＬのＶｏｎが、以降のサブフィールドＳｆ４〜Ｓｆ１４においては電圧Ｖ０のＶｏｆｆが、それぞれ書込まれる。ここで、サブフィールドＳｆ０〜Ｓｆ３の期間が１フレーム（１ｆ）において占める割合は（Ｖ３／ＶＬ）2であり、この期間に電圧ＶＬが書込まれるので、１フレームにおいて当該画素の画素電極１１８に印加される実効電圧値はＶ３となる。従って、当該画素の透過率は、階調データ（００００１１）に対応して４．７６％となる。
【００９８】
さらに、ある画素の階調データＤ０〜Ｄ５が（１１１１１１）であるとき、図７に示される変換内容に従う結果、当該画素の画素電極１１８には、図９に示されるように、サブフィールドＳｆ０〜Ｓｆ７においては電圧ＶＬのＶｏｎが、以降のサブフィールドＳｆ８〜Ｓｆ１４においては電圧ＶＨのＶｏｎが、それぞれ書込まれる。従って、当該画素の透過率は、階調データ（１１１１１１）に対応して１００％となる。なお、他の階調データについても同様に、階調データＤ０〜Ｄ５は透過率に対応している。
【００９９】
一方、交流化駆動信号ＬＣＯＭがＨレベルである場合に、Ｌレベルの場合と反転したレベルが画素電極１１８に印加される。このため、交流化駆動信号ＬＣＯＭがＨレベルの場合に各液晶層の印加電圧は、交流化駆動信号ＬＣＯＭがＬレベルの場合の印加電圧とは極性を反転したものであって、かつ、その絶対値は等しいものとなる。従って、液晶層に直流成分が印加される事態が回避される結果、液晶１０５の劣化が防止されることになる。
【０１００】
このような実施形態に係る電気光学装置によれば、１フレーム（１ｆ）を、１５個のサブフィールドＳｆ０〜Ｓｆ１４に分割し、各サブフィールド毎に、画素をオンするＶｏｎの電圧をＶＬ、ＶＨの２値によって重み付けを行って、１フレームにおける実効電圧値を設定している。これにより、データ線１１４に供給されるデータ信号ｄ１〜ｄｎは、ディジタル信号であるため、駆動回路などの周辺回路においては、高精度のＤ／Ａ変換回路やオペアンプなどのような、アナログ信号を処理するための回路は不要となる。このため、回路構成が大幅に簡略化されるので、装置全体のコストを低く抑えることが可能となる。
【０１０１】
また、消費電力の低減も可能になる。
【０１０２】
また、データ線１１４に各々供給されるデータ信号ｄ１〜ｄｎはディジタル信号であるため、素子特性や配線抵抗などの不均一性に起因する表示ムラが原理的に発生しない。このため、本実施形態に係る電気光学装置によれば、高品位かつ高精細な階調表示が可能となる。
【０１０３】
さらに、２値信号Ｄｓは、１フレームを１５個のサブフィールドＳｆ０〜Ｓｆ１４に分割し、６ビットの階調データＤ０〜Ｄ５に基づいてサブフィールドＳｆ０〜Ｓｆ１４の電圧をＶ０、ＶＬ、ＶＨによって重み付けをするようにしているから、サブフィードＳｆ０〜Ｓｆ１４のうち、比較的時間の短いサブフィールドにおいても書込時間を十分に確保することができ、各画素１１０にデータ信号を確実に書込むことができ、当該電気光学装置による階調表示を高精度に行うことができる。
【０１０４】
さらにまた、サブフィールドＳｆ０〜Ｓｆ１４における画素１１０への書込みは、スタートパルスＤＹの１ショットに対して行っているから、図２に示すトランジスタ１１６をサブフィールドのうち立ち上がり時のみオン状態としている。これにより、交流化駆動信号ＬＣＯＭがレベル反転する場合には、トランジスタ１１６はオフ状態になっている。このため、蓄積容量１１９に蓄積された電荷は、反転した信号による影響を受けることなく、交流化駆動信号ＬＣＯＭのレベル反転に拘わらず、次の書込みが行われるまでデータを保持することができる。
【０１０５】
なお、上述した実施形態にあっては、交流化駆動信号ＬＣＯＭを１フレームの周期でレベル反転することとしたが、本発明は、これに限られず、例えば、２フレーム以上の周期でレベル反転する構成としても良い。ただし、上述した実施形態において、データ変換回路３００は、スタートパルスＤＹをカウントすると共に、当該カウント結果を交流化駆動信号ＬＣＯＭの遷移によってリセットすることで、現状のサブフィールドを認識する構成としたので、交流化駆動信号ＬＣＯＭを２フレームの周期でレベル反転する場合には、フレームを規定するために何らかの信号を与える必要が生じる。
【０１０６】
＜応用形態▲１▼＞
上記実施形態では、図２（ａ）または（ｂ）に示すように、画素電極１１８に対する印加電圧を液晶容量および蓄積容量１１９によって保持する構成の画素を採用していた。これに対し、本応用形態▲１▼では、画素自体に１ビットのデジタル信号を記憶するメモリと、このメモリに記憶されたデジタル信号に応じて電圧ＶｏｎまたはＶｏｆｆを選択して画素電極に印加する回路とが設けられている。
【０１０７】
ここで、図１０は応用形態▲１▼による電気光学装置の構成を示すブロック図、図１１は画素の構成を示す回路図、図１２はデータ線駆動回路の構成を示すブロック図、図１３は電圧切換回路の一態様を示す回路図をそれぞれ示している。なお、本応用形態▲１▼では、前述した実施形態と同一の構成要素には同一の符号を付し、その説明を省略するものとする。
【０１０８】
図１０に示すように、素子基板上における表示領域１０１ａには、例えばｍ本の走査線１１２がＸ（行）方向に延在して形成され、ｎ本のデータ線１１４ａ，１１４ｂがＹ（列）方向に沿って延在して形成され、さらにｍ本のＶｏｎ線１１３ａとＶｏｆｆ線１１３ｂがＸ（行）方向に延在して形成されている。そして、画素１２０は、走査線１１２と一対のデータ線１１４ａ，１１４ｂとの各交差に対応して設けられて、マトリクス状に配列されている。なお、図１１に示す画素２１０は、ｉ行ｊ列に配置したものです。
【０１０９】
また、各データ線１１４ａとデータ線１１４ｂとの間にはインバータ１５０がそれぞれ接続され、一方のデータ線１１４ａにはデータ信号ｄｊが他方のデータ線１１４ｂにはレベルを反転したデータ信号／ｄｊが入力される。さらに、各Ｖｏｎ線１１３ａには、走査線駆動回路１３０から出力される走査信号Ｇｉを受けて電圧Ｖｏｎの電圧値をＶＨ，ＶＬに設定する電圧切換回路１６０が各々接続されている。
【０１１０】
なお、応用形態▲１▼では、説明の便宜上、走査線１１２の総本数をｍ本とし、データ線１１４ａ，１１４ｂの総本数をｎ本として（ｍ、ｎはそれぞれ２以上の整数）、ｍ行×ｎ列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。
【０１１１】
次に、画素１２０の具体的な構成としては、図１１に示すように、インバータ１２１および１２２によって、一方の出力端子が他方の入力端子に接続することにより、全体として１ビットのメモリを構成している。
【０１１２】
トランジスタ１１６ａおよび１１６ｂは、この１ビットのメモリに対して書込みを行うときにオン状態とされるスイッチングトランジスタであり、各々のドレインはインバータ１２１および１２２の各出力端子に接続され、各々のゲートは走査信号Ｇｉを供給する走査線１１２に接続されている。
【０１１３】
上記実施形態では、各画素には１本のデータ線を介してデータ信号が送られてきた。これに対し、本応用形態▲１▼では、２本のデータ線１１４ａおよび１１４ｂが各画素に対して配線されており、データ線１１４ａにはトランジスタ１１６ａのソースが接続され、データ線１１４ｂにはトランジスタ１１６ｂのソースが接続されている。そして、データ線１１４ａには、後述するデータ線駆動回路１７０からデータ信号ｄｊ（ｊ＝１〜ｎ）がそのまま出力され、データ線１１４ｂにはこの信号ｄｊをレベル反転した信号が出力される。これらの各データ線上の信号は、トランジスタ１１６ａおよび１１６ｂを介してインバータ１２１および１２２からなるメモリに与えられ、このメモリに書込まれる。トランスミッションゲート１２３は、入力端が電圧Ｖｏｎを供給するＶｏｎ線１１３ａに接続されており、出力端が画素電極１１８に接続されている。また、トランスミッションゲート１２４は、入力端が電圧Ｖｏｆｆを供給するＶｏｆｆ線１１３ｂに接続されており、出力端が画素電極１１８に接続されている。これらのトランスミッションゲート１２３および１２４は、いずれもＨレベルのゲート信号が与えられることによりオンになるゲートであり、これらには上記メモリにおけるインバータ１２１および１２２の各出力信号がゲート信号として供給される。
【０１１４】
さらに、データ線駆動回路１７０は、図１２に示すように、実施形態で述べたデータ線駆動回路１４０のうち、電圧選択回路１４４０を除いたＸシフトレジスタ１４１０と、第１のラッチ回路１４２０と、第２のラッチ回路１４３０とによって構成されている。そして、第２のラッチ１４３０からはデータ線１１４に各データ信号ｄ１〜ｄｎを供給する。ここで、データ信号ｄｊは、ｉ列目の信号であり、ＨレベルのときにはＶＣＣ、Ｌレベルのときには０Ｖとなっている。
【０１１５】
一方、電圧切換回路１６０は、図１３に示すような回路で構成され、交流化駆動信号ＬＣＯＭを受けて、このＬＣＯＭのＨ／Ｌに応じた電圧ＶＨ，ＶＬを発生する基準電圧発生回路１６１と、サブフィールドＳｆ０〜Ｓｆ７においてＨレベルとなる走査信号Ｇｉの入力があるときにセット信号を出力するアンドゲート１６２と、サブフィールドＳｆ８〜Ｓｆ１４においてＨレベルとなる走査信号Ｇｉの入力があるときにリセット信号を出力するアンドゲート１６３と、アンドゲート１６２の出力がＳ端子に接続され、アンドゲート１６３がＲ端子に接続されたフリップフロップ回路１６４と、該フリップフロップ回路１６４の出力信号を受けて前記基準電圧発生回路１６１から出力される電圧ＶＨ，ＶＬを選択するスイッチング素子１６５とによって構成されている。
【０１１６】
これにより、電圧切換回路１６０は、サブフィールドＳｆ０〜Ｓｆ７のときには電圧ＶＬをＶｏｎとして出力し、サブフィールドＳｆ８〜Ｓｆ１４のときには電圧ＶＨをＶｏｎとして出力するものである。
【０１１７】
以下、この画素１２０の動作について説明するに、本応用形態▲１▼においても、実施形態の図９に示したような階調データに対応した信号を画素電極１１８に書き込むものとする。
【０１１８】
走査線１１２にはサブフィールド毎にＨレベルの走査信号Ｇｉが出力され、トランジスタ１１６ａおよび１１６ｂがオン状態となっているときに、電圧の印加を指示するＨレベルの信号ｄｊおよびそのレベルを反転したＬレベルの信号がデータ線１１４ａおよび１１４ｂに出力されたとする。この場合、インバータ１２１の出力信号がＬレベル、インバータ１２２の出力信号がＨレベルとなるため、トランシミッションゲート１２４のみがオン状態となり、このトランスミッションゲート１２４を介して電圧Ｖｏｎが画素電極１１８に印加される。
【０１１９】
この際、サブフィールドがＳｆ０〜Ｓｆ７の場合には、前述した電圧切換回路１６０によってＶｏｎ線１１３ａにかかる電圧はＶＬとなっているから、画素電極１１８には電圧ＶＬが書き込まれる。
【０１２０】
一方、サブフィールドがＳｆ８〜Ｓｆ１４の場合には、Ｖｏｎ線１１３ａにかかる電圧はＶＨとなるため、画素電極１１８には電圧ＶＨが書き込まれる。
【０１２１】
また、走査線１１２に対する走査信号ＧｉがＬレベルになると、トランジスタ１１６ａおよび１１６ｂはオフ状態となり、インバータ１２１および１２２はそれ以前の出力信号レベルをそのまま維持する。この間、インバータ１２２の出力信号のみがＨレベルとなるため、トランスミッションゲート１２４を介して電圧ＶＨが画素電極１１８に印加され続けることとなる。
【０１２２】
その後、走査線１１２に対する走査信号Ｇｉが再びＨレベルとなり、トランジスタ１１６ａおよび１１６ｂがオン状態となっているときに、電圧の印加を指示するＬレベルの信号ｄｊおよびそのレベルを反転したＨレベルの信号がデータ線１１４ａおよび１１４ｂに出力されたとする。この場合、インバータ１２１の出力信号がＨレベル、インバータ１２２の出力信号がＬレベルとなるため、トランシミッションゲート１２３のみがオン状態となり、このトランスミッションゲート１２３を介して電圧Ｖｏｆｆ（ＬＣＯＭ）が画素電極１１８に印加される。
【０１２３】
そして、走査線１１２に対する走査信号ＧｉがＬレベルになると、上述したように、インバータ１２１および１２２はそれ以前の出力信号レベルをそのまま維持し、トランスミッションゲート１２３を介して電圧Ｖｏｆｆが画素電極１１８に印加され続けることとなる。
【０１２４】
しかも、図１３に示す電圧切換回路１６０では、交流化駆動信号ＬＣＯＭのレベル反転に応じて電圧Ｖｏｎも反転した電圧ＶＨ，ＶＬを出力するから、対向電極１０８が交流化駆動信号ＬＣＯＭによってレベル反転した場合であっても、ＬＣＯＭを基準として電圧差ＶＨ，ＶＬとなる信号を出力する。
【０１２５】
かくして、応用形態▲１▼によれば、このようなメモリ内蔵型の画素を採用しているため、画素電極に対する印加電圧がリークによって揮発するといった事態が生じず、上記実施形態におけるサブフィールド単位での各画素の駆動を高精度で実施することができる。
【０１２６】
＜応用形態▲２▼＞
前述した実施形態においては、各サブフィールドのうち、最も短い期間を有するサブフィールドをより長くすることにより、信号の書込みをより確実に行うことができる。このため、サブフィールドによって設定されるＶｏｎ時の電圧を３値に設定したものを図１４および図１５に示す。
【０１２７】
ここで、画素１１０における液晶層への印加電圧について検討する。なお、図１４はデータ変換回路の階調データの変換内容を示すテーブルであり、図１５は、階調データと、画素１１０における画素電極１１８への印加波形を示すタイミングチャートである。
【０１２８】
応用形態▲２▼に係る電気光学装置では、第１に、液晶層に印加される電圧を、Ｖ０（＝０）、ＶＨ（＝Ｖ６３）、ＶLH（＝Ｖ５５）、ＶLL（＝Ｖ８）の３値（Ｖ０を除く）とする構成を採用する。この構成において、１フレームの全期間に亘って液晶層に実効電圧値Ｖ０が印加されれば透過率は０％となり、実効電圧値ＶＣＣが印加されれば透過率は１００％となる。また、１フレームのうち、液晶層に電圧Ｖ０を印加する期間と、電圧ＶＨを印加する期間と、電圧ＶLHを印加する期間と、電圧ＶLLを印加する期間との比率を制御して、液晶層に印加される実効電圧値がＶ０〜Ｖ６３となるように構成すれば、当該電圧に対応する６４階調の表示が可能となる。
【０１２９】
そこで、本応用形態▲２▼に係る電気光学装置では、第２に、液晶層に電圧Ｖ０、ＶＨ、ＶLH、ＶLLを印加する期間に区切るために、１フレーム（１ｆ）を例えば１０個の期間に分割する。この分割した１０個の期間を便宜的にサブフィールドＳｆ０〜Ｓｆ９と称することにする。
【０１３０】
さらに、本応用形態▲２▼に係る電気光学装置では、第３に、実施形態で述べた電圧切換回路１４５０とほぼ同様の構成による回路によって、サブフィールドＳｆ０〜Ｓｆ３においては電圧ＶLLのＶｏｎを出力し、サブフィールドＳｆ４〜Ｓｆ６においては電圧ＶLHのＶｏｎを出力し、サブフィールドＳｆ７〜Ｓｆ９においては電圧ＶＨのＶｏｎを出力する。そして、電圧Ｖｏｎには、サブフィールド毎に電圧ＶＨ，ＶLH，ＶLLによる重み付けがされている。
【０１３１】
例えば、階調データが（０００００１）である場合、当該画素の透過率を１．５９（＝１／６３）％とすべきであり、そのためには実効電圧値Ｖ１を画素に対して印加する必要がある。そこで、本実施形態では、当該画素の画素電極１１８および対向電極１０８間に印加される電圧が、サブフィールドＳｆ０およびＳｆ１においてはＶｏｎ＝ＶLLとなり、他のサブフィールドにおいてはＶｏｆｆ＝Ｖ０（＝０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。ここで、画素に印加される実効電圧値は、電圧瞬時値の２乗を１周期（１フレーム）に亘って平均化した平方根によって求められるから、サブフィールドＳｆ０およびＳｆ１の長さを、１フレームに対して（Ｖ１／ＶLL）2を乗じた時間とすれば、階調データ（０００００１）に対応した実効電圧値Ｖ１を画素に印加することができる。
【０１３２】
また、階調データが（００００１０）である場合、当該画素の透過率を３．１７（＝２／６３）％とすべきであり、そのためには実効電圧値Ｖ２を画素に対して印加する必要がある。そこで、本実施形態では、当該画素の画素電極１１８および対向電極１０８間に印加される電圧が、サブフィールドＳｆ０，Ｓｆ１およびＳｆ２においてはＶｏｎ＝ＶLLとなり、他のサブフィールドにおいてはＶｏｆｆ＝Ｖ０（０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。ここで、画素に印加される実効電圧値は、電圧瞬時値の２乗を１周期（１フレーム）に亘って平均化した平方根によって求められるから、サブフィールドＳｆ０〜Ｓｆ２の長さを、１フレームに対して（Ｖ２／ＶLL）2 を乗じた時間とすれば、階調データ（００００１０）に対応した実効電圧値Ｖ２を画素に印加することができる。
【０１３３】
同様に、階調データが（００００１１）である場合、当該画素の透過率を４．７６（＝３／６３）％とする。この場合、サブフィールドＳｆ０〜Ｓｆ３においてはＶｏｎ＝ＶLLとなり、他のサブフィールドにおいてはＶｏｆｆ＝Ｖ０（０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。ここで、画素に印加される実効電圧値は、電圧瞬時値の２乗を１周期（１フレーム）に亘って平均化した平方根によって求められるから、サブフィールドＳｆ０〜Ｓｆ３の長さを、１フレームに対して（Ｖ３／ＶLL）2 を乗じた時間とすれば、階調データ（００００１１）に対応した実効電圧値Ｖ３を画素に印加することができる。
【０１３４】
さらに、階調データが（０１１０００）である場合、当該画素の透過率を３８．１（＝２４／６３）％とすべきであり、そのためには実効電圧値Ｖ２４を画素に対して印加する必要がある。そこで、本実施形態では、当該画素の画素電極１１８および対向電極１０８間に印加される電圧が、サブフィールドＳｆ０においてＶｏｎ＝ＶLLとなり、サブフィールドＳｆ４〜Ｓｆ５においてＶｏｎ＝ＶLHとなり、サブフィールドＳｆ７においてＶｏｎ＝ＶＨとなり、残りのサブフィールドにおいてＶｏｆｆ＝Ｖ０（＝０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。このように画素電極１１８に対して電圧を印加することにより、１フレームに対して階調データ（０１１０００）に対応した実効電圧値Ｖ２４を画素に印加することができる。
【０１３５】
以下、同様にして、実効電圧値に対する信号がそれぞれ設定される。
【０１３６】
このようにして、フレーム１ｆを１０個のサブフィールドＳｆ０〜Ｓｆ９の期間に分割し、階調データに応じて書込みを行う構成とすると、当該画素の画素電極１１８に印加される電圧は、Ｖｏｆｆ（Ｖ０）とＶｏｎ（ＶＨおよびＶLL、ＶLHの３値）を用いて各透過率に対応する６４階調の表示が可能となる。なお、図１５に図示したサブフィールドＳｆ１〜Ｓｆ９の期間は、図面上、ほぼ等しい幅に図示しているが、個々にその長さが異なるものであってもよい。
【０１３７】
このように応用形態▲２▼では、前記実施形態によるサブフィールドの期間よりも最小となる期間を長く確保することができ、２値信号による画素電極１１８への書込みをより確実に行うことができる。
【０１３８】
〈応用形態▲３▼〉
図１６は、本応用形態▲３▼において対向基板に対する印加電圧ＬＣＯＭ、画素電極に対する印加電圧を、サブフィールド単位で示したタイミングチャートである。
【０１３９】
上記実施形態および上記各応用形態においては、対向基板に対する印加電圧ＬＣＯＭを一定周期でレベル反転させ、これに合わせて、画素をオンにする電圧のレベル反転を行うことで、液晶層に対する印加電圧の極性を周期的に反転させた。
【０１４０】
これに対し、本応用形態▲３▼では、対向基板に対しては、一定レベルの直流電圧となるＬＣＯＭを印加し、このＬＣＯＭを基準として、画素をオンにする電圧Ｖｏｎのレベルを一定周期毎に反転させる。
【０１４１】
即ち、本応用形態▲３▼では、図１６に例示するように、あるフレーム１ｆでは、階調データに応じた個数のサブフィールドにおいて、直流レベルＬＣＯＭよりも低い電圧Ｖｏｎ−を画素をオンにする電圧として画素電極に印加し、このフレーム１ｆの次のフレーム２ｆでは、直流レベルＬＣＯＭを基準として電圧Ｖｏｎ−（ＶＬ−，ＶＨ−）のレベル反転を行った電圧Ｖｏｎ＋（ＶＬ＋，ＶＨ＋）を画素をオンにする電圧として画素電極に印加するのである。
【０１４２】
このような交流駆動を行うためには、上記実施形態または各応用形態（特に応用形態▲１▼）に対し、次のような変形を加える必要がある。
【０１４３】
ａ．上記実施形態のように前掲図２（ａ）または（ｂ）に示す構成の画素を有する電気光学装置の場合
この場合、あるフレームにおいては、画素をオンにする電圧としてＶｏｎ−を、画素をオフにする電圧としてＶｏｆｆを各データ線１１４に出力し、その次のフレームでは、画素をオンにする電圧としてＶｏｎ＋を、画素をオフにする電圧としてＶｏｆｆを各データ線１１４に出力する、という具合に、画素をオンにする電圧のレベルを１フレーム周期で反転するようデータ線駆動回路１４０の出力部の構成を変更する。
【０１４４】
ｂ．上記応用形態▲１▼のように前掲図１１に示す画素を有する電気光学装置の場合この場合、あるフレームでは電圧ＶｏｎとしてＶｏｎ−を、次のフレームでは電圧ＶｏｎとしてＶｏｎ＋を、という具合に、画素をオンにする電圧Ｖｏｎをフレーム毎に切り換えるように構成する。
【０１４５】
本応用形態▲３▼によれば、上記実施形態および各応用形態と同様に、液晶層に対する印加電圧を交流化することができるので、液晶層に対する印加電圧の直流成分に起因した画質の劣化を防止することができる。
【０１４６】
＜応用形態▲４▼＞
応用形態▲４▼による電気光学装置においては、隣接する画素で、サブフィールドの時間軸上での配置を反転させたもので、フレーム毎にもサブフィールドの時間軸上での配置を反転させている。このとき、階調データと、画素１１０における画素電極１１８への印加波形を示すタイミングチャートを図１７に示す。なお、この２値信号は、前述した実施形態によるフレーム１ｆを１５個のサブフィールドＳｆ０〜Ｓｆ１４に分割し、サブフィールドＳｆ０〜Ｓｆ１４毎に電圧ＶＨ、ＶＬによる重み付けを行ったものである。
【０１４７】
ここで、図１７の上段の４行は、例えば画素１１０（Ｐij）に印加される波形、下段の３行は、画素（Ｐij+1）に印加される波形を例示している。
【０１４８】
このように、隣接する画素で、サブフィールドの時間軸上での配置を反転し、画素（Ｐij）をＳｆ１４〜Ｓｆ０の順に配置し、画素（Ｐij+1）をＳｆ０〜Ｓｆ１４の順に配置し、フレームの切換わり毎に、サブフィールドＳｆ０〜Ｓｆ１４の配置を、切換前ではＳｆ１４〜Ｓｆ０の順に配置し、切換後ではＳｆ０〜Ｓｆ１４の順に配置する。これによって、画素１１０に対して印加される２値信号が隣接する画素で大きく変動するのを低減し、フリッカーを防止することができる。
【０１４９】
尚、上記応用形態▲４▼では、フレーム毎にサブフィールドの配置を入換えているが、２フレーム毎や３フレーム毎の入換えでも良い。
【０１５０】
＜応用形態▲５▼＞
一方、上述した実施形態では、６４階調表示としたが、例えば、８階調表示、１６階調表示、…のように他の階調表示度にも適用することができる。
【０１５１】
しかしながら、駆動回路、特に、データ線駆動回路１４０におけるＸシフトレジスタ１４１０は、実際には上限付近で動作しているので、このままでは、階調表示度数を高めることができない。そこで、この点に改良を施した応用形態▲５▼について説明する。
【０１５２】
図１８は、この応用形態▲５▼に係る電気光学装置におけるデータ線駆動回路の構成を示すブロック図である。この図において、Ｘシフトレジスタ１４１２は、ラッチ信号ＬＰをクロック信号ＣＬＸに基づいて転送する点においては、図３に示されるＸシフトレジスタ１４１０と同様であるが、その段数が半分となっている点において、Ｘシフトレジスタ１４１０と相違している。即ち、ｎ＝２ｐを満たす整数ｐを想定すると、Ｘシフトレジスタ１４１２は、ラッチ信号Ｓ１、Ｓ２、…、Ｓｐを順次出力する構成となっている。
【０１５３】
また、この応用形態▲５▼において２値信号は、左から数えて奇数本目のデータ線１１４への２値信号Ｄｓ１と、偶数本目のデータ線１１４への２値信号Ｄｓ２との２系統に分けられて供給される。さらに、第１のラッチ回路１４２２では、奇数本目のデータ線１１４に対応して２値信号Ｄｓ１をラッチするものと、それに続く偶数本目のデータ線１１４に対応して２値信号Ｄｓ２をラッチするものとが組となって、それぞれ同一のラッチ信号の立ち下がりで同時にラッチを行う構成となっている。
【０１５４】
従って、このようなデータ線駆動回路１４０によれば、図１９に示されるように、同一のラッチ信号Ｓ１、Ｓ２、Ｓ３、…によって同時に画素２個分の２値信号Ｄｓ１、Ｄｓ２がラッチされるので、クロック信号ＣＬＸの周波数を上記実施形態と同一に維持したまま、必要な水平走査期間を半分に短縮することができる。さらに、Ｘシフトレジスタ１４１２を構成する単位回路の段数は、データ線１１４の総本数に対応する「ｎ」から、その半分である「ｐ」に削減される。このため、Ｘシフトレジスタ１４１２の構成を、Ｘシフトレジスタ１４１０（図３参照）と比較して簡略化することも可能となる。
【０１５５】
一方、Ｘシフトレジスタ１４１２を構成する単位回路の段数が半分で済むということは、必要な水平走査期間を同じとするのであれば、クロック信号ＣＬＸを半分に低下させることができることを意味する。このため、水平走査期間を同じとするのであれば、動作周波数に起因して消費される電力を抑えることもできる。
【０１５６】
なお、この応用形態にあっては、ラッチ信号によって同時されるラッチを行う第１のラッチ回路１４２２の個数を「２」としたが、「３」以上としても良いことは勿論である。この場合には、２値信号は、当該個数に応じた系統に分けれられて供給されることになる。
【０１５７】
＜応用形態▲６▼＞
また、上述した実施形態においては、各サブフィールドにおける書込期間（１Ｖａ）で完了する。このため、あるサブフィールドにおいて、書込みが完了した後から次のサブフィールドが開始するまでの期間では、各画素の液晶層において書込まれた電圧の保持動作が行われるのみである。
【０１５８】
一方、上記実施形態における駆動回路、特に、データ線駆動回路１４０には、非常に高周波数のクロック信号ＣＬＸが供給される。一般に、シフトレジスタには、クロック信号をゲートで入力するクロックドインバータが極めて多数備えられるので、クロック信号ＣＬＸの供給源であるタイミング信号生成回路２００からみると、Ｘシフトレジスタ１４１０（１４１２）は容量負荷となる。
【０１５９】
従って、上述した保持動作が行われる期間において、クロック信号ＣＬＸを供給する構成では、容量負荷によって無駄に電力が消費される結果、消費電力の増大を招くことになる。そこで、この点に改良を施した応用形態について説明する。
【０１６０】
この応用形態▲６▼においては、クロック信号ＣＬＸがタイミング信号生成回路２００からＸシフトレジスタ１４１０（１４１２）に至るまでの途中に、図２０に示されるクロック信号供給制御回路４００が介挿される構成となっている。ここで、クロック信号供給制御回路４００は、ＲＳフリップフロップ４０２と、アンドゲート４０４とを備えている。このうち、ＲＳフリップフロップ４０２は、セット入力端ＳにスタートパルスＤＹを入力すると共に、リセット入力端Ｒに走査信号Ｇｍを入力するものである。また、アンドゲート４０４は、タイミング信号生成回路２００から供給されるクロック信号ＣＬＸと、ＲＳフリップフロップ４０２の出力端Ｑから出力される信号との論理積信号を求めて、これをデータ線駆動回路１４０におけるＸシフトレジスタ１４１０（１４１２）へのクロック信号ＣＬＸとして供給するものである。
【０１６１】
ここで、クロック信号供給制御回路４００において、あるサブフィールドの最初においてスタートパルスＤＹが供給されると、ＲＳフリップフロップ４０２がセットされるので、その出力端Ｑから出力される信号がＨレベルとなる。このため、アンドゲート４０４が開くので、図２１に示されるように、Ｘシフトレジスタ１４１０（１４１２）へのクロック信号ＣＬＸの供給が開始される。そして、データ線駆動回路１４０においては、この直後に供給されるラッチ信号ＬＰを契機に、第１のラッチ回路１４２０（１４２２）による２値信号の点順次的なラッチが行われることとなる。
【０１６２】
一方、スタートパルスＤＹによってクロック信号ＣＬＸの供給が開始された後、そのサブフィールドにおいて最後（上から数えてｍ本目）の走査線１１２を選択する走査信号Ｇｍが供給されると、ＲＳフリップフロップ４０２がリセットされるので、その出力端Ｑから出力される信号がＬレベルとなる。このため、アンドゲート４０４が閉じるので、図２０に示されるように、Ｘシフトレジスタ１４１０（１４１２）へのクロック信号ＣＬＸの供給が遮断される。ここで、走査信号Ｇｍが供給される以前には、ｍ本目の走査線１１２との交差に対応する画素１行分の２値信号が、第１のラッチ回路１４２０（１４２２）によりラッチされているはずであるから、次のサブフィールドの開始まで、クロック信号ＣＬＸが遮断されても問題がない。なお、図２０において、クロック信号ＣＬＸの周波数は、クロック信号ＣＬＹの周波数よりも圧倒的に高いので、クロック信号ＣＬＸのエンベロープのみを示している。
【０１６３】
従って、このようなクロック信号供給制御回路４００を設けると、クロック信号ＣＬＸが必要なときだけＸシフトレジスタ１４１０（１４１２）に供給されるので、容量負荷により消費される電力をそれだけ抑えることが可能となる。また、Ｙ側のクロック信号ＣＬＹにおいても同様なクロック信号供給制御回路を設けても良いが、クロック信号ＣＬＹは、Ｘ側のクロック信号ＣＬＸよりも周波数が圧倒的に低い。このため、Ｙ側において、容量負荷により消費される電力は、Ｘ側と比較して、あまり問題にはならない。
【０１６４】
＜応用形態▲７▼＞
さらに、上述した実施形態にあっては、データ信号の電圧を、ＶＨ（＝Ｖ６３）、ＶLH（＝Ｖ５５）として別途生成し、１５個のサブフィールドの期間を設定したものとして述べたが、本発明はこれに限らず、電圧の重み付けを３値、４値…とすることもできる。
【０１６５】
このとき、階調データが（００００００）のときには、データ信号の実効電圧値をＶ０、階調データが（０００００１）のときには、実効電圧値をＶ１、階調データが（００００１０）のときには、実効電圧値をＶ２、…、階調データが（１１１１１１）のときには、実効電圧値をＶ６３となるように、２値信号の電圧とサブフィールドの期間とを設定すればよい。
【０１６６】
さらに、本発明では、階調数を６４としたが、本発明はこれに限らず、階調数を１２８、２５６、５１２、…に対応させることも可能である。
【０１６７】
さらに、本発明では、各画素に印加される電圧は、トランジスタ１１６の特性、蓄積容量１１９や液晶の容量等によって、電圧がシフトする場合がある。この様な場合には、対向電極１１０に印加する電圧ＬＣＯＭを電圧のシフト量に応じてずらす場合もある。
【０１６８】
＜液晶装置の全体構成＞
次に、上述した実施形態や応用形態に係る電気光学装置の構造について、図２２および図２３を参照して説明する。ここで、図２２は、電気光学装置１００の構成を示す平面図であり、図２３は、図２２におけるＡ−Ａ’線の断面図である。
【０１６９】
これらの図に示されるように、電気光学装置１００は、画素電極１１８などが形成された素子基板１０１と、対向電極１０８などが形成された対向基板１０２とが、互いにシール材１０４によって一定の間隙を保って貼り合わせられると共に、この間隙に電気光学材料としての液晶１０５が挟持された構造となっている。なお、実際には、シール材１０４には切欠部分があって、ここを介して液晶１０５が封入された後、封止材により封止されるが、各図においては省略されている。
【０１７０】
ここで、素子基板１０１は、上述したように半導体基板であるため不透明である。このため、画素電極１１８は、アルミニウムなどの反射性金属から形成されて、電気光学装置１００は、反射型として用いられることになる。これに対して、対向基板１０２は、ガラスなどから構成されるので透明である。
【０１７１】
さて、素子基板１０１において、シール材１０４の内側かつ表示領域１０１ａの外側領域には、遮光膜１０６が設けられている。この遮光膜１０６が形成される領域内のうち、領域１３０ａには走査線駆動回路１３０が形成され、また、領域１４０ａにはデータ線駆動回路１４０が形成されている。即ち、遮光膜１０６は、この領域に形成される駆動回路に光が入射するのを防止している。この遮光膜１０６には、対向電極１０８と共に、交流化駆動信号ＬＣＯＭが印加される構成となっている。このため、遮光膜１０６が形成された領域では、液晶層への印加電圧がほぼゼロとなるので、画素電極１１８の電圧無印加状態と同じ表示状態となる。
【０１７２】
また、素子基板１０１において、データ線駆動回路１４０が形成される領域１４０ａ外側であって、シール材１０４を隔てた領域１０７には、複数の接続端子が形成されて、外部からの制御信号や電源などを入力する構成となっている。
【０１７３】
一方、対向基板１０２の対向電極１０８は、基板貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材（図示省略）によって、素子基板１０１における遮光膜１０６および接続端子と電気的な導通が図られている。即ち、交流化駆動信号ＬＣＯＭは、素子基板１０１に設けられた接続端子を介して、遮光膜１０６に、さらに、導通材を介して対向電極１０８に、それぞれ印加される構成となっている。
【０１７４】
ほかに、対向基板１０２には、電気光学装置１００の用途に応じて、例えば、直視型であれば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、金属材料や樹脂などからなる遮光膜（ブラックマトリクス）が設けられる。なお、色光変調の用途の場合には、例えば、後述するプロジェクタのライトバルブとして用いる場合には、カラーフィルタは形成されない。また、直視型の場合、電気光学装置１００に光を対向基板１０２側から照射するフロントライトが必要に応じて設けられる。くわえて、素子基板１０１および対向基板１０２の電極形成面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）などが設けられて、電圧無印加状態における液晶分子の配向方向を規定する一方、対向基板１０２側には、配向方向に応じた偏光子（図示省略）が設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【０１７５】
＜その他＞
また、実施形態においては、電気光学装置を構成する素子基板１０１を半導体基板とし、ここに、画素電極１１８に接続されるトランジスタ１１６や、駆動回路の構成素子などを、ＭＯＳ型ＦＥＴで形成したが、本発明は、これに限られない。例えば、素子基板１０１を、ガラスや石英などの非晶質基板とし、ここに半導体薄膜を堆積してＴＦＴを形成する構成としても良い。このようにＴＦＴを用いると、素子基板１０１として透明基板を用いることができる。
【０１７６】
さらに、電気光学材料としては、液晶のほかに、エレクトロルミネッセンス素子などを用いて、その電気光学効果により表示を行う装置に適用可能である。即ち、本発明は、上述した構成と類似の構成を有する電気光学装置、特に、オンまたはオフの２値的な表示を行う画素を用いて、階調表示を行う電気光学装置のすべてに適用可能である。
【０１７７】
＜電子機器＞
次に、上述した液晶装置を具体的な電子機器に用いた例のいくつかについて説明する。
【０１７８】
＜その１：プロジェクタ＞
まず、実施形態に係る電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図２４は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置している。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクタ１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。これにより、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることとなる。
【０１７９】
さて、偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、反射型の電気光学装置１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、反射型の液電気光学装置１００Ｒによって変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、反射型の電気光学装置１００Ｇによって変調される。
【０１８０】
このようにして、電気光学装置１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッタ１１４０によって順次合成された後、投写光学系１１６０によって、スクリーン１１７０に投写されることとなる。なお、電気光学装置１００Ｒ、１００Ｂおよび１００Ｇには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは必要ない。
【０１８１】
＜その２：モバイル型コンピュータ＞
次に、上記電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図２５は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、表示ユニット１２０６とから構成されている。この表示ユニット１２０６は、先に述べた電気光学装置１００の前面にフロントライトを付加することにより構成されている。
【０１８２】
なお、この構成では、電気光学装置１００を反射直視型として用いることになるので、画素電極１１８において、反射光が様々な方向に散乱するように、凹凸が形成される構成が望ましい。
【０１８３】
＜その３：携帯電話＞
さらに、上記電気光学装置を、携帯電話に適用した例について説明する。図２６は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６と共に、電気光学装置１００を備えるものである。この電気光学装置１００にも、必要に応じてその前面にフロントライトが設けられる。また、この構成でも、電気光学装置１００が反射直視型として用いられることになるので、画素電極１１８に凹凸が形成される構成が望ましい。
【０１８４】
なお、電子機器としては、図２４〜図２６を参照して説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、実施形態や応用形態に係る電気光学装置が適用可能なことは言うまでもない。
【０１８５】
【発明の効果】
以上説明したように本発明によれば、データ線に印加されるデータ信号がディジタル化されて、高品位な階調表示が可能となる。
【０１８６】
しかも、画素をオンにする電圧の電圧を２種類以上備え、画素の階調レベルに応じて、前記サブフィールド毎に電圧による重み付けをしているから、例えば階調表示を６４階調にした場合でも、サブフィールドの期間を比較的長くすることができ、データ信号による画素への書込みを確実に行うことができる。
【０１８７】
また、低消費電力化も実現できる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る電気光学装置の電気的な構成を示すブロック図である。
【図２】 （ａ）および（ｂ）は、それぞれ同電気光学装置の画素の一態様を示すブロック図である。
【図３】 同電気光学装置におけるデータ線駆動回路の構成を示すブロック図である。
【図４】 同電気光学装置における電圧切換回路の構成を示すブロック図である。
【図５】 同電気光学装置における電圧−透過率特性を示す説明図である。
【図６】 同電気光学装置におけるデータ変換回路の構成を示すブロック図である。
【図７】 同電気光学装置におけるデータ変換回路の階調データの変換内容を示すテーブルである。
【図８】 同電気光学装置の動作を示すタイミングチャートである。
【図９】 同電気光学装置において対向基板に印加される電圧、および画素電極に印加される電圧を、フィールド単位で示すタイミングチャートである。
【図１０】 応用形態▲１▼に係る電気光学装置の電気的な構成を示すブロック図である。
【図１１】 同応用形態に係る画素の一態様を示すブロック図である。
【図１２】 同応用形態に係るデータ線駆動回路の構成を示すブロック図である。
【図１３】 同応用形態に係る電圧切換回路の構成を示すブロック図である。
【図１４】 応用形態▲２▼に係る電気光学装置におけるデータ変換回路の階調データの変換内容を示すテーブルである。
【図１５】 応用形態▲２▼に係る電気光学装置において対向基板に印加される電圧、および画素電極に印加される電圧を、フィールド単位で示すタイミングチャートである。
【図１６】 応用形態▲３▼に係る電気光学装置において対向基板に印加される電圧、および画素電極に印加される電圧を、フィールド単位で示すタイミングチャートである。
【図１７】 応用形態▲４▼に係る電気光学装置において対向基板に印加される電圧、および画素電極に印加される電圧を、フィールド単位で示すタイミングチャートである。
【図１８】 応用形態▲５▼に係る電気光学装置におけるデータ線駆動回路の応用形態を示すブロック図である。
【図１９】 同応用形態に係るデータ線駆動回路の動作を示すタイミングチャートである。
【図２０】 応用形態▲６▼に係る電気光学装置の応用形態におけるクロック信号供給制御回路の構成を示すブロック図である。
【図２１】 同応用形態に係るクロック信号供給制御回路の動作を示すタイミングチャートである。
【図２２】 同電気光学装置の構造を示す平面図である。
【図２３】 同電気光学装置の構造を示す断面図である。
【図２４】 同電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図２５】 同電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図２６】 同電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
１００……電気光学装置
１０１……素子基板
１０１ａ……表示領域
１０２……対向基板
１０５……液晶（電気光学材料）
１０８……対向電極
１１２……走査線
１１４……データ線
１１６……トランジスタ
１１８……画素電極
１１９……蓄積容量
１３０……走査線駆動回路
１４０……データ線駆動回路
１４１０……Ｘシフトレジスタ
１４２０……第１のラッチ回路
１４３０……第２のラッチ回路
１４４０……電圧選択回路
１４５０，１６０……電圧切換回路
２００……タイミング信号生成回路
３００……データ変換回路
４００……クロック信号供給制御回路
Claims (11)
- 階調データに基づいて各画素を制御する電気光学装置の駆動方法であって、
１フレームを分割した複数のサブフィールド毎に画素をオン状態にする電圧またはオフ状態にする電圧を印加して、前記１フレーム内で前記画素をオン状態とする時間の長さによって階調を制御するものであり、
前記複数のサブフィールドにおいて印加される前記オン状態にする電圧は、第１の電圧と、当該第１の電圧よりも電圧が高い第２の電圧とを含み、
前記階調データの下位ビットの値に応じて、対応する前記サブフィールドに前記オン状態にする電圧を印加するときは、前記第１の電圧を用いて、当該第１の電圧を印加する時間の長さによって階調を制御し、
前記階調データの上位ビットの値に応じて、対応する前記サブフィールドに前記オン状態にする電圧を印加するときは、前記第２の電圧を用いて、当該第２の電圧を印加する時間の長さによって階調を制御し、
前記階調データの下位ビットに対応するとともに、前記１フレームの中で先頭に配置されるサブフィールドは、他のサブフィールドよりも時間が長く設定され、
前記１フレームの期間の前半には、前記第１の電圧が印加される複数のサブフィールドが連続して配置され、
前記１フレームの期間の後半には、前記第２の電圧が印加される複数のサブフィールドが連続して配置される
ことを特徴とする電気光学装置の駆動方法。 - 階調データに基づいて、複数のデータ線と複数の走査線との各交差に対応して配設された各画素を制御する電気光学装置の駆動回路であって、
１フレームを分割した複数のサブフィールドの各々において、各画素をオン状態にする電圧またはオフ状態にする電圧の印加を指示する２値信号を階調データに基づいて生成するデータ変換回路と、
前記サブフィールド毎に、データ線から画素への電圧印加を可能にする走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、
前記走査信号が前記走査線に供給される間、前記データ変換回路で生成される２値信号に基づいて前記画素をオン状態にする電圧またはオフ状態にする電圧を前記データ線に供給するデータ線駆動回路と、
前記複数のサブフィールドにおいて印加される前記画素をオン状態にする電圧を第１の電圧と当該第１の電圧よりも電圧が高い第２の電圧とを含む２種類以上の電圧で切換える電圧切換手段と、
を具備し、
前記階調データの下位ビットの値に応じて、対応する前記サブフィールドに前記オン状態にする電圧を印加するときは、前記第１の電圧を用いて、当該第１の電圧を印加する時間の長さによって階調を制御し、
前記階調データの上位ビットの値に応じて、対応する前記サブフィールドに前記オン状態にする電圧を印加するときは、前記第２の電圧を用いて、当該第２の電圧を印加する時間の長さによって階調を制御し、
前記階調データの下位ビットに対応するとともに、前記１フレームの中で先頭に配置されるサブフィールドは、他のサブフィールドよりも時間が長く設定され、
前記１フレームの期間の前半には、前記第１の電圧が印加される複数のサブフィールドが連続して配置され、
前記１フレームの期間の後半には、前記第２の電圧が印加される複数のサブフィールドが連続して配置される
ことを特徴とする電気光学装置の駆動回路。 - 隣接する前記画素で、電圧を印加する前記サブフィールドの時間軸上での配置を反転させ、周期的にも前記サブフィールドの時間軸上での配置を反転させたことを特徴とする請求項２記載の電気光学装置の駆動回路。
- 複数の走査線と複数のデータ線との各交差に対応して配設された複数の画素を有する電気光学装置であって、
１フレームを分割した複数のサブフィールドの各々において、各画素をオン状態にする電圧またはオフ状態にする電圧による印加を指示する２値信号を階調データに基づいて生成するデータ変換回路と、
前記サブフィールド毎に、データ線から画素への電圧印加を可能にする走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、
前記走査信号が前記走査線に供給される間、前記データ変換回路で生成される２値信号に基づいて前記画素をオン状態にする電圧またはオフ状態にする電圧を前記データ線に供給するデータ線駆動回路と、
前記複数のサブフィールドにおいて印加される前記画素をオン状態にする電圧を、第１の電圧と当該第１の電圧よりも電圧が高い第２の電圧とを含む２種類以上の電圧で切換える電圧切換手段と、
を具備し、
前記階調データの下位ビットの値に応じて、対応する前記サブフィールドに前記オン状態にする電圧を印加するときは、前記第１の電圧を用いて、当該第１の電圧を印加する時間の長さによって階調を制御し、
前記階調データの上位ビットの値に応じて、対応する前記サブフィールドに前記オン状態にする電圧を印加するときは、前記第２の電圧を用いて、当該第２の電圧を印加する時間の長さによって階調を制御し、
前記階調データの下位ビットに対応するとともに、前記１フレームの中で先頭に配置されるサブフィールドは、他のサブフィールドよりも時間が長く設定され、
前記１フレームの期間の前半には、前記第１の電圧が印加される複数のサブフィールドが連続して配置され、
前記１フレームの期間の後半には、前記第２の電圧が印加される複数のサブフィールドが連続して配置される
ことを特徴とする電気光学装置。 - 隣接する前記画素で、電圧を印加する前記サブフィールドの時間軸上での配置を反転させ、周期的にも前記サブフィールドの時間軸上での配置を反転させたことを特徴とする請求項４に記載の電気光学装置。
- 前記画素は、
画素電極と、
前記画素電極に対向した対向電極と、
前記画素電極および対向電極間に挟持された電気光学材料と、
前記走査線を介して走査信号が与えられることにより前記データ線を介して供給されるデータ信号を前記画素電極に印加するスイッチング素子と、
を具備することを特徴とする請求項４または５に記載の電気光学装置。 - 前記画素は、
画素電極と、
前記画素電極に対向した対向電極と、
前記画素電極および対向電極間に挟持された電気光学材料と、
前記走査線を介して走査信号が与えられることにより前記データ線を介して供給されるデータ信号を記憶するメモリと、
前記メモリに記憶されたデータ信号に従って、前記画素をオン状態にする電圧またはオフ状態にする電圧の一方を選択して前記画素電極に印加する選択回路と、
を具備することを特徴とする請求項４乃至６のいずれかに記載の電気光学装置。 - 前記対向電極に印加されるレベルに応じて、前記２値信号をレベル反転する
ことを特徴とする請求項４乃至７のいずれかに記載の電気光学装置。 - 前記対向電極に印加されるレベルを一定に維持し、あるいは周期的にレベル反転させ、この対向電極に印加されるレベルを基準とし、前記画素をオン状態にする電圧のレベルを一定周期毎に反転する
ことを特徴とする請求項４乃至８のいずれかに記載の電気光学装置。 - 前記電圧切換手段は、前記複数の走査線の各々に対応した複数の電圧切換回路を有し、各電圧切換回路は、当該走査線に走査信号が供給されるのと同期したタイミングにおいて、前記画素をオン状態にする電圧の切換えを行う
ことを特徴とする請求項７に記載の電気光学装置。 - 請求項４乃至１０のいずれかに記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27311499A JP3832156B2 (ja) | 1999-09-27 | 1999-09-27 | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27311499A JP3832156B2 (ja) | 1999-09-27 | 1999-09-27 | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001100700A JP2001100700A (ja) | 2001-04-13 |
| JP3832156B2 true JP3832156B2 (ja) | 2006-10-11 |
Family
ID=17523337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27311499A Expired - Fee Related JP3832156B2 (ja) | 1999-09-27 | 1999-09-27 | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3832156B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4576836B2 (ja) * | 2003-12-24 | 2010-11-10 | セイコーエプソン株式会社 | 画素回路、電気光学装置および電子機器 |
| JP5720110B2 (ja) * | 2010-04-08 | 2015-05-20 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の制御方法及び電子機器 |
| KR20210082904A (ko) * | 2019-12-26 | 2021-07-06 | 엘지디스플레이 주식회사 | 게이트 구동 회로 및 이를 이용한 표시 장치 |
-
1999
- 1999-09-27 JP JP27311499A patent/JP3832156B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001100700A (ja) | 2001-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3680795B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP3876600B2 (ja) | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP4013550B2 (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP3613180B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP3661523B2 (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP3724301B2 (ja) | 電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器 | |
| JP2001159883A (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP3818050B2 (ja) | 電気光学装置の駆動回路及び駆動方法 | |
| JP3832156B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP3997727B2 (ja) | 電気光学パネルおよび電子機器 | |
| JP3812263B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP3775137B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP3823645B2 (ja) | 電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器 | |
| JP3931909B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP3750501B2 (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP2002162944A (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP2002062857A (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP4386608B2 (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
| JP3876622B2 (ja) | 電気光学装置の駆動方法、電気光学装置の駆動回路および電気光学装置 | |
| JP4479154B2 (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
| JP4089734B2 (ja) | 電子機器 | |
| JP3800952B2 (ja) | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP5194329B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP3998038B2 (ja) | 電気光学装置、走査線駆動回路、駆動方法および電子機器 | |
| JP4407704B2 (ja) | 電気光学パネル、その駆動方法、電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060127 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060518 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060710 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |