JP3800952B2 - 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 - Google Patents
電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP3800952B2 JP3800952B2 JP2000359873A JP2000359873A JP3800952B2 JP 3800952 B2 JP3800952 B2 JP 3800952B2 JP 2000359873 A JP2000359873 A JP 2000359873A JP 2000359873 A JP2000359873 A JP 2000359873A JP 3800952 B2 JP3800952 B2 JP 3800952B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- pixel
- electro
- optical device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電気光学装置の駆動に用いて好適な電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器に関する。
【０００２】
【従来の技術】
電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器の表示部や液晶テレビなどに広く用いられている。ここで、従来の電気光学装置は、例えば、次のように構成されている。すなわち、従来の電気光学装置は、マトリクス状に配列した画素電極と、この画素電極に接続されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）のようなスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板との問に充填された電気光学材料たる液晶とから構成される。
【０００３】
そして、このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して画素電極に、階調に応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素毎に液晶の配向状態が変化するので、画素毎に濃度が変化することになる。このため、階調表示することが可能となるのである。
【０００４】
この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、走査線駆動回路によって、各走査線を順次選択するとともに、第２に、走査線の選択期間において、データ線駆動回路によって、データ線を順次選択し、第３に、選択されたデータ線に、階調に応じた電圧の画像信号をサンプリングする構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００５】
しかしながら、データ線に印加される画像信号は、階調に対応する電圧、すなわちアナログ信号である。このため、電気光学装置の周辺回路には、Ｄ／Ａ変換回路やオペアンプなとが必要となるので、装置全体のコスト高を招致してしまう。くわえて、これらのＤ／Ａ変換回路、オペアンプなとの特性や、各種の配線抵抗などの不均一性に起因して、表示ムラが発生するので、高品質な表示が極めて困難である、という問題があり、特に、高精細な表示を行う場合に顕著となる。さらに、液晶等の電気光学物質において、印加電圧と透過率との関係は、電気光学物質の種類に応じて相違する。このため、電気光学装置を駆動する駆動回路としては、各種の電気光学装置に対応できる汎用のものが望まれる。
【０００６】
【発明が解決しようとする課題】
上述した事情により、本出願人は、１フレームを複数のサブフィールドに分割し、サブフィールド毎に各画素をオン／オフする技術を提案している（平成１１年９月２７日付特許願，整理番号Ｊ００７５１９２，未公開）。この技術によれば、各サブフィールド内で画素がオン／オフされる際の印加電圧は階調に拘らず一定であり、１フレーム内で画素がオン状態になるデューティ比（または電圧実効値）によって画素の階調が決定される。
【０００７】
ここで、デューティ比を０〜１００％の間で変化させながら電気光学装置の階調を観察すると、デューティ比０％付近、または１００％付近において、デューティ比が変化しているにもかかわらず階調が変化しない領域が存在する。この領域が発生する態様は、液晶の組成に応じて異なるが、デューティ比０％付近のみ発生する場合、１００％付近のみ発生する場合、および双方において発生する場合がある。そこで、これら階調が変化しない領域に対応して、指定された階調に拘らず画素が常にオンまたはオフに設定される期間が生ずることになる。このように画素が常にオンになる期間をＶ_on期間と呼び、常にオフになる期間をＶ_off期間と呼ぶ。
【０００８】
上記特許願の技術においては、各サブフィールド毎の各画素のオン／オフ状態を“１”または“０”の二値データとしてフィールドメモリに記憶し、そのデータに基づいて各画素のオン／オフ状態を制御していた。これはＶ_on期間およびＶ_off期間についても同様であり、Ｖ_on，Ｖ_off期間の各画素のオン／オフ状態も上記フィールドメモリに記憶されていた。
【０００９】
しかし、上述したようにＶ_on期間においては画素は必ずオン状態になるから、フィールドメモリ内の対応するデータは必ず“１”または“０”の一方になり、同様にＶ_off期間に対応するデータ必ず“１”または“０”の他方になっていた。このように既知のデータをフィールドメモリに記憶して読み出すことはフィールドメモリの記憶容量の無駄であり、さらにメモリアクセス等のために無駄な電力が消費されることになる。
この発明は上述した事情に鑑みてなされたものであり、所要記憶容量を削減し、消費電力を削減できる電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器を提供することを目的としている。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明にあっては、下記の構成を具備することを特徴とする。
マトリクス状に配設された複数の画素を、１フレーム内の複数のサブフィールド毎にオンまたはオフ状態として、前記１フレーム内における前記各画素の前記オン状態の電圧実効値によって、前記各画素を階調表示させる電気光学装置の駆動方法であって、各前記サブフィールドに対応して設けられたメモリの各々に対して、前記各画素の階調に応じて、各前記サブフィールドの前記各画素のオンまたはオフ状態を示すデータを記憶する過程と、前記１フレーム内の一部であり、前記複数のサブフィールドを含む第１の期間において、前記メモリに記憶されたデータに応じて前記複数のサブフィールド毎に前記各画素のオンまたはオフ状態を設定する過程と、前記１フレーム内の他の期間である第２の期間において、前記メモリに記憶されたデータにかかわらず、所定のタイミング信号に基づいて前記複数の画素をオンまたはオフ状態に設定する過程と、を有し、前記第２の期間において、前記複数の画素をオンまたはオフ状態に設定する期間の長さは、前記各画素に印加する電圧実効値を変化させたときに、前記各画素の階調の変化が現れ始める電圧実効値に応じて定められること を特徴とする。
また、前記第２の期間は、前記画素のオンの指示のみをする信号を供給することを特徴とする。
また、前記第２の期間は、前記画素のオンの指示をする信号を供給する期間と前記画素のオフの指示をする信号を供給する期間の両方を有することを特徴とする。
複数の走査線と複数のデータ線との各交差に対応して配設された画素電極と、前記画素電極毎に設けられ、当該走査線に走査信号が供給されると、当該データ線と当該画素電極との間を導通させるスイッチング素子とからなる画素を１フレーム内の複数のサブフィールド毎にオンまたはオフ状態として、前記１フレーム内における前記各画素の前記オン状態の電圧実効値によって、階調表示させる電気光学装置の駆動回路であって、各前記サブフィールドに対応して設けられ、前記各画素の階調に応じて、対応する各前記サブフィールドの前記各画素のオンまたはオフ状態を示すデータを記憶するメモリと、１フレームの一部であり、前記複数のサブフィールドを含む第１の期間において、前記メモリに記憶されたデータに応じて前記複数のサブフィールド毎に前記各画素のオンまたはオフ状態を設定するメモリ対応制御回路と、前記１フレーム内の他の期間である第２の期間において、前記メモリに記憶されたデータにかかわらず、所定のタイミング信号に基づいて全画素をオンまたはオフ状態に設定するメモリ非対応制御回路とを有し、前記第２の期間において、前記複数の画素をオンまたはオフ状態に設定する期間の長さは、前記各画素に印加する電圧実効値を変化させたときに、前記各画素の階調の変化が現れ始める電圧実効値に応じて定められることを特徴とする。
また、前記第２の期間は、前記画素のオン状態の指示のみをする信号を供給することを特徴とする。
また、前記第２の期間は、前記画素のオン状態の指示をする信号を供給する期間と前記画素のオフ状態の指示をする信号を供給する期間の両方を有することを特徴とする。
マトリクス状に配設された複数の画素を１フレーム内の複数のサブフィールド毎にオンまたはオフ状態として、前記１フレーム内における前記各画素の前記オン状態の電圧実効値によって、前記各画素を階調表示させる電気光学装置であって、複数の走査線と複数のデータ線との各交差に対応して配設された画素電極と、前記画素電極毎に設けられ、当該走査線を介して供給される走査信号によって、当該データ線と当該画素電極との導通を制御するスイッチング素子とを備えた素子基板と、前記画素電極に対して対向配置された対向電極を備える対向基板と、前記素子基板と前記対向基板との問に挟持された電気光学材料と、前記サブフィールド毎に前記走査信号を前記走査線の各々に順次供給する走査線駆動回路と、各前記サブフィールドに対応して設けられ、前記各画素の階調に応じて、各前記サブフィールドの前記各画素のオンまたはオフ状態を示すデータを記憶するメモリと、前記１フレームの一部であり、前記複数のサブフィールドを含む第１の期間において、前記メモリに記憶されたデータに応じて前記複数のサブフィールド毎に前記各画素のオンまたはオフ状態を設定するメモリ対応制御回路と、前記１フレーム内の他の期間である第２の期間において、前記メモリに記憶されたデータにかかわらず、所定のタイミング信号に基づいて全画素をオンまたはオフ状態に設定するメモリ非対応制御回路とを有し、前記第２の期間において、前記複数の画素をオンまたはオフ状態に設定する期間の長さは、前記各画素に印加する電圧実効値を変化させたときに、前記各画素の階調の変化が現れ始める電圧実効値に応じて定められることを特徴とする。
また、前記第２の期間は、前記画素のオン状態の指示のみをする信号を供給することを特徴とする。
また、前記第２の期間は、前記画素のオン状態の指示をする信号を供給する期間と前記画素のオフ状態の指示をする信号を供給する期間の両方を有することを特徴とする。
また、上記の電気光学装置を備えることを特徴とする電子機器である。
【００１１】
【発明の実施の形態】
１．実施形態の構成
次に、本発明の一実施形態の電気光学装置の構成を図１を参照し説明する。
図において、タイミング信号生成回路２００は、図示せぬ上位装置から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫにしたがって、次に説明する各種のタイミング信号やクロック信号などを生成するものである。まず、交流化信号ＦＲは、１フレーム毎にレベル反転する信号である。駆動信号ＬＣＯＭは、対向基板の対向電極に印加される信号であり、本実施形態においては一定電圧（零電圧）になる。スタートパルスＤＹは、各サブフィールド、Ｖ_on期間およびＶ_off期間において最初に出力されるパルス信号である。クロック信号ＣＬＹは、走査側（Ｙ側）の水平走査期間を規定する信号である。ラッチパルスＬＰは、水平走査期間の最初に出力されるパルス信号であって、クロック信号ＣＬＹのレベル遷移（すなわち、立ち上がりおよび立ち下がり）時に出力されるものである。クロック信号ＣＬＸは、いわゆるドットクロックを規定する信号である。
【００１２】
−方、素子基板１０１上における表示領域１０１ａには、図においてＸ（行）方向に廷在して複数本の走査線１１２が形成されている。また、複数本のデータ線１１４が、Ｙ（列）方向に沿って廷在して形成されている。そして、画素１１０は、走査線１１２とデータ線１１４との各交差に対応して設けられて、マトリクス状に配列している。ここで、説明の便宜上、本実施形態では、走査線１１２の総本数をｍ本とし、データ線１１４の総本数をｎ本として（ｍ、ｎはそれぞれ２以上の整数）、ｍ行×ｎ列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。
【００１３】
１．１．＜画素の構成＞
画素１１０の具体的な構成としては、例えば、図２（ａ）に示されるものが挙げられる。この構成では、トランジスタ（ＭＯＳ型ＦＥＴ）１１６のゲートが走査線１１２に、ソースがデータ線１１４に、ドレインが画素電極１１８に、それぞれ接続されている。また、画素電極１１８と対向電極１０８との間に電気光学材料たる液晶１０５が挟持されて液晶層が形成されている。ここで、対向電極１０８は、後述するように、実際には画素電極１１８と対向するように対向基板に一面に形成される透明電極である。また、画素電極１１８と対向電極１０８との間においては蓄積容量１１９が形成されて、液晶層に蓄積される電荷のリークを防止している。なお、この実施形態では、蓄積容量１１９を画素電極１１８と対向電極１０８の間に形成したが、画素電極１１８と接地電位ＧＮＤ間や画素電極１１８とゲート線間等に形成しても良い。
【００１４】
ここで、図２（ａ）に示される構成では、トランジスタ１１６として一方のチャネル型のみが用いられているために、オフセット電圧が必要となるが、図２（ｂ）に示されるように、Ｐチャネル型トランジスタとＮチヤネル型トランジスタとを相補的に組み合わせた構成とすれば、オフセット電圧の影響をキャンセルすることができる。ただし、この相補型構成では、走査信号として互いに排他的レベルを供給する必要が生じるため、１行の画素１１０に対して走査線１１２ａ，１１２ｂの2本が必要となる。
【００１５】
１．２．＜スタートパルス発生回路＞
上述したように本実施形態においては、サブフィールド、Ｖ_on期間およびＶ_off期間（以下、本明細書において「サブフィールド等」と呼ぶ）の切り替わりはスタートパルスＤＹによって制御される。このスタートパルスＤＹはタイミング信号生成回路２００の内部で生成されるが、電気光学装置に対して要求される階調数（ここでは８階調）に応じて、図３に示すようにスタートパルスＤＹの立上りタイミングが設定される。まず、１フレームの最初にスタートパルスＤＹが立ち上がり、Ｖ_on期間が開始される。
【００１６】
次に、１フレーム内でスタートパルスＤＹが８回立ち上がり、各立上りタイミングから次の立上りタイミングまでの期間（最後のＶ_off期間については次のフレームまでの期間）が各々Ｖ_on期間、サブフィールドＳf1〜Ｓf7、およびＶ_off期間になる。各サブフィールドＳf1〜Ｓf7の長さは、「１フィールド長−Ｖ_on期間−Ｖ_off期間」のほぼ「１／７」に設定されるが、電気光学装置の非直線特性に応じて若干づつ増減される。
【００１７】
次に、上述したスタートパルスＤＹを発生するスタートパルス発生回路２１０のブロック図を図５に示す。図５に示すように、スタートパルス発生回路２１０は、カウンタ２１１、コンパレータ２１２、マルチプレクサ２１３、リングカウンタ２１４、Ｄフリップフロップ２１５、オア回路２１６、およびデコーダ２１８，２１９から構成されている。カウンタ２１１はラインクロック信号ＬＣＬＫをカウントするが、オア回路２１６の出力信号によってカウント値がリセットされるようになっている。また、オア回路２１６の一方の入力端には、フレームの開始において、ラインクロック信号ＬＣＬＫの１周期の期間だけＨレベルとなるリセット信号ＲＳＥＴが供給されるようになっている。したがって、カウンタ２１１は、少なくともフレームの開始時点において、カウント値がリセットされるようになっている。
【００１８】
コンパレータ２１２は、カウンタ２１１のカウント値とマルチプレクサ２１３の出力データ値を比較し、両者が一致する時、Ｈレベルとなる一致信号を出力する。マルチプレクサ２１３は、スタートパルスＤＹの数をカウントするリングカウンタ２１４のカウント結果に基づいて、データＤ_on，ＤS1，ＤS2，…，ＤS7，Ｄ_offを選択出力する。ここで、データＤ_on，ＤS1，ＤS2，…，ＤS7，Ｄ_offは、図３に示す各サブフィールド等Ｖ_on, Ｓf1, Ｓf2, …,Ｓf7, Ｖ_offに各々対応するものである。ここで、データＤ_onすなわちＶ_on期間の長さは、液晶のしきい値電圧Ｖｔｈ（電圧実効値の変化に対して階調の変化が現れ始める電圧実効値）に応じて定められたものであり、可変することが可能である。
【００１９】
例えば、電気光学装置の製品機種毎に予め設定してもよいし、あるいは、各製品のバラツキを補償するために、出荷時に調整するようにしてもよい。ここで、データＤ_on，Ｄ_offの合計は一定であり、データＤ_onの値が増加、減少される場合には、これに応じてデータＤ_offの値が変更される。このようにすると、データＤS1，ＤS2，…，ＤS7を変更することなく、データＤ_on，Ｄ_offのみを変更してＶ_on期間の長さを変更することができる。このようにＶ_on期間を電気光学装置の温度特性に合わせて可変にすると、環境温度が変化に追随して液晶に印加する電圧の実効値を可変することができるので、温度が変化しても、表示される階調やコントラスト比を一定に保つことができる。
【００２０】
また、コンパレータ２１２は、カウンタのカウント値が、サブフィールドの区切りに達すると一致信号を出力することになる。この一致信号は、オア回路２１６を介してカウンタ２１１のリセット端子にフイードバックされるから、カウンタ２１１はサブフィールドの区切りから再びカウントを開始することになる。また、Ｄフリップフロップ２１５は、オア回路２１６の出力信号を、ラインクロック信号ＬＣＬＫによってラッチして、スタートパルスＤＹを生成する。デコーダ２１８は、リングカウンタ２１４のカウント結果に基づいて、Ｖ_on期間内においてＨレベルになる信号Ｓ_onを出力する。同様に、デコーダ２１９は、リングカウンタ２１４のカウント結果に基づいて、Ｖ_off期間内においてＨレベルになる信号Ｓ_offを出力する。
【００２１】
１．３．＜走査線駆動向路＞
説明を再び図１に戻す。走査線駆動回路１３０は、いわゆるＹシフトレジスタと呼ばれるものであり、サブフィールドの最初に供給されるスタートパルスＤＹをクロック信号ＣＬＹにしたがって転送し、走査線１１２の各々に走査信号Ｇ1,Ｇ2, Ｇ3, … ,Ｇmとして順次排他的に供給するものである。
【００２２】
１．４．＜データ線駆動回路＞
また、データ線駆動回路１４０は、ある水平走査期間において２値信号Ｄｓをデータ線１１４の本数に相当するｎ個順次ラッチした後、ラッチしたｎ個の２値信号Ｄｓを、次の水平走査期間において、それぞれ対応するデータ線１１４にデータ信号ｄ1’, ｄ2’, ｄ3’, …ｄn’として一斉に供給するものである。ここで、データ線駆動回路１４０の具体的な構成は、図６に示される通りである。すなわち、データ線駆動回路１４０は、Ｘシフトレジスタ１４１０と、第１のラッチ回路１４２０と、第２のラッチ回路１４３０と、電位選択回路１４４０とから構成されている。
【００２３】
このうちＸシフトレジスタ１４１０は、水平走査期間の最初に供給されるラッチパルスＬＰをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ1, Ｓ2, Ｓ3, …Ｓnとして順次俳他的に供給するものである。次に、第１のラッチ回路１４２０は、２値信号Ｄｓをラッチ信号Ｓ1, Ｓ2, Ｓ3, …Ｓnの立ち下がりにおいて順次ラッチするものである。そして、第２のラッチ回路１４３０は、第１のラッチ回路１４２０によりラッチされた２値信号Ｄｓの各々をラッチパルスＬＰの立ち下がりにおいて一斉にラッチするとともに、その結果をデータ信号ｄ1，ｄ2，ｄ3，…，ｄnとして出力する。電位選択回路１４４０は、交流化信号ＦＲ，信号Ｓ_on，Ｓ_offおよび図７(b)の真理値表に基づいて、データ信号ｄ1, ｄ2, ｄ3, …ｄnをデータ信号ｄ1’, ｄ2’, ｄ3’, …ｄn’に変換し、データ線１１４に印加するものである。
【００２４】
１．５．＜データ変換回路＞
次に、データ変換回路３００について説明する。サブフィールドＳf1〜Ｓf7毎に階調に応じてＨレベルまたはＬレベルを書き込むためには、画素に対応する階調データを何らかの形で変換する必要がある。図１におけるデータ変換回路３００はこのために設けられたものであり、その詳細構成を図４を参照し説明する。
【００２５】
サブフィールドデータ生成回路３０２に入力された階調データＰＤ０〜ＰＤ２は、図７(a)の真理値表に基づいて変換され、書込み制御回路３０１からの書込み制御信号によってフィールドメモリ３０４内の各フィールドの各画素に対応するメモリに“１”または“０”の論理値として書き込まれる。読出し制御回路３０３は、クロック信号ＣＬＸに同期して各サブフィールドの各画素の出力レベルを読出し制御信号によって順次読み出し、２値信号Ｄｓとして出力する。どのフィールドを読み出すべきかの判断は、スタートパルスＤＹを計数し交流化信号ＦＲの変化点を検出するエッジ検出回路３０５からの出力によってリセットされるカウンタ３０６のカウント値によって判別する。
【００２６】
このように、階調データＰＤ０〜ＰＤ２に基づいて、フィールドメモリ３０４の内容は逐次更新され、フィールドメモリ３０４の内容に基づいて２値信号Ｄｓが生成され続けることになる。
【００２７】
なお、この２値信号Ｄｓについては、走査線駆動回路１３０およびデータ線駆動回路１４０における動作に同期して出力する必要があるので、読出し制御回路３０３には、水平走査期間を規定するラッチパルスＬＰと、ドットクロック信号ＣＬＸとが供給されている。また、上述したように、データ線駆動回路１４０では、ある水平走査期間において、第１のラッチ回路１４２０が点順次的に２値信号をラッチした後、次の水平走査期間において、第２のラッチ回路１４３０が、データ信号ｄ1’, ｄ2’, ｄ3’, …ｄn’として、電位選択回路１４４０を介して一斉に各データ線１１４に供給する構成となっているので、読出し制御回路３０３は、走査線駆動回路１３０およびデータ線駆動回路１４０における動作と比較して、１水平走査期間だけ先行するタイミングで２値信号Ｄｓを読み出すように構成されている。
【００２８】
１．６．＜液晶装置の構成＞
上述した電気光学装置の構造について、図１０(a)，(b)を参照して説明する。ここで、同図(a)は、電気光学装置１００の構成を示す平面図であり、同図(b)は、同図(a)におけるＡ−Ａ´線の断面図である。これらの図に示されるように、電気光学装置１００は、画素電極１１８などが形成された素子基板１０１と、対向電極１０８などが形成された対向基板１０２とが、互いにシール材１０４によって一定の間隙を保って貼り合わせられるとともに、この間隙に電気光学材料としての液晶１０５が挟持された構造となっている。なお、実際には、シール材１０４には切欠部分があって、ここを介して液晶１０５が封入された後、封止材により封止されるが、これらの図においては省略されている。
【００２９】
ここで、素子基板１０１および対向基板１０２はガラスや石英などの非晶質基板である。そして、画素電極１１８等は、素子基板１０１に半導体簿膜を堆積して成るＴＦＴによって形成されている。すなわち、電気光学装置１００は、透過型として用いられることになる。
【００３０】
さて、素子基板１０１において、シール材１０４の内側かつ表示領域１０１ａの外側領域には、遮光膜１０６が設けられている。この遮光膜１０６が形成される領域内のうち、領域１３０ａには走査線駆動回路１３０が形成され、また領域１４０ａにはデータ線駆動回路１４０が形成されている。すなわち、遮光膜１０６は、この領域に形成される駆動回路に光が入射するのを防止している。この遮光膜１０６には、対向電極１０８とともに、駆動信号ＬＣＯＭが印加される構成となっている。このため、遮光膜１０６が形成された領域では、液晶層への印加電圧がほほゼロとなるので、画素電極１１８の電圧無印加状態と同じ表示状態となる。
【００３１】
また、素子基板１０１において、データ線駆動回路１４０が形成される領域１４０ａ外側であって、シール材１０４を隔てた領域１０７には、複数の接続端子が形成されて、外側からの制御信号や電源などを入力する構成となっている。一方、対向基板１０２の対向電極１０８は、基板貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材（図示省略）によって、素子基板１０１における遮光膜１０６および接続端子と電気的な導通が図られている。すなわち、駆動信号ＬＣＯＭは、素子基板１０１に設けられた接続端子を介して、遮光膜１０６に、さらに、導通材を介して対向電極１０８に、それぞれ印加される構成となっている。
【００３２】
ほかに、対向基板１０２には、電気光学装置１００の用途に応じて、例えば、直視型であれば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、金属材料や樹脂などからなる遮光膜（ブラックマトリクス）が設けられる。なお、色光変調の用途の場合には、例えば、後述するプロジェクタのライトバルブとして用いる場合には、カラーフィルタは形成されない。また、直視型の場合、電気光学装置１００に光を対向基板１０２側から照射するフロントライト、または素子基板１０１側から照射するバックライトが必要に応じて設けられる。くわえて、素子基板１０１および対向基板１０２の電極形成面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）など設けられて、電圧無印加状態における液晶分子の配向方向を規定する一方、対向基板１０２の側には、配向方向に応じた偏光子（図示省略）が設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有効である。
【００３３】
２．実施形態の動作
次に、上述した実施形態に係る電気光学装置の動作について説明する。図８は、この電気光学装置の動作を説明するためのタイミングチャートである。まず、交流化信号ＦＲは、１フレーム（１ｆ）ごとにレベル反転する信号である。一方、スタートパルスＤＹは、各サブフィールドの開始時に供給される。
【００３４】
ここで、交流化信号ＦＲがＬレベルとなる１フレーム（１ｆ）において、スタートパルスＤＹが供給されると、走査線駆動回路１３０（図１参照）におけるクロック信号ＣＬＹにしたがった転送によって、走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmが期間（ｔ）に順次排他的に出力される。なお、期間（ｔ）は、最も短いサブフィールドよりもさらに短い期間に設定されている。
【００３５】
さて走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmは、それぞれクロック信号ＣＬＹの半周期に相当するパルス幅を有し、また、上から数えて１本目の走査線１１２に対応する走査信号Ｇ1は、スタートパルスＤＹが供給された後、クロック信号ＣＬＹが最初に立ち上がってから、少なくともクロック信号ＣＬＹの半周期だけ遅延して出力される構成となっている。したがって、スタートパルスＤＹが供給されてから、走査信号Ｇ1が出力されるまでに、ラッチパルスＬＰの１ショット（Ｇ0）がデータ線駆動回路１４０に供給されることになる。
【００３６】
そこで、このラッチパルスＬＰの１ショット（Ｇ0）が供給された場合について検討してみる。まず、このラッチパルスＬＰの１ショット（Ｇ0）がデータ線駆動回路１４０に供給されると、データ線駆動回路１４０（図６参照）におけるクロック信号ＣＬＸにしたがった転送によって、ラッチ信号Ｓ1, Ｓ2, Ｓ3, …,Ｓnが水平走査期間（１Ｈ）に順次排他的に出力される。なお、ラッチ信号Ｓ1,Ｓ2, Ｓ3, …, Ｓnは、それぞれクロック信号ＣＬＸの半周期に相当するパルス幅を有している。
【００３７】
この際、図６における第１のラッチ回路１４２０は、ラッチ信号Ｓ1の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて１本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチし、次に、ラッチ信号Ｓ２の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて２本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチし、以下、同様に、上から数えて１本目の走査線１１２と、左から数えてｎ本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチする。
【００３８】
これにより、まず、図１において上から１本目の走査線１１２との交差に対応する画素１行分の２値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされることになる。なお、データ変換回路３００は、第１のラッチ回路１４２０のラッチのタイミングに合わせて、サブフィールド毎に記憶されたオン／オフの各画素のデータを２値信号Ｄｓとして出力する。
【００３９】
次に、クロック信号ＣＬＹが立ち下がって、走査信号Ｇ1が出力されると、図１において上から数えて１本目の走査線１１２が選択される結果、当該走査線１１２との交差に対応する画素１１０のトランジスタ１１６がすべてオンとなる。一方、当該クロック信号ＣＬＹの立ち下がりによってラッチパルスＬＰが出力される。そして、このラッチパルスＬＰの立ち下がりタイミングにおいて、第２のラッチ回路１４３０は、第１のラッチ回路１４２０によって点順次的にラッチされた２値信号Ｄｓを、電位選択回路１４４０を介して、対応するデータ線１１４の各々にデータ信号ｄ1’, ｄ2’, ｄ3’, …ｄn’として一斉に供給する。このため、上から数えて１行目の画素１１０においては、データ信号ｄ1’, ｄ2’, ｄ3’, …ｄn’の書込が同時に行われることとなる。
【００４０】
この書込みと並行して、図１において上から２本目の走査線１１２との交差に対応する画素１行分の２値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされる。そして、以降同様な動作が、ｍ本目の走査線１１２に対応する走査信号Ｇｍが出力されるまで繰り返される。すなわち、ある走査信号Ｇｉ（ｉは、１≦ｉ≦ｍを満たす整数）が出力される１水平走査期間（１Ｈ）においては、ｉ本目の走査繰１１２に対応する画素１１０の１行分に対するデータ信号ｄ1’, ｄ2’, ｄ3’, …ｄn’の書込と、（ｉ＋１）本目の走査線１１２に対応する画素１１０の１行分に対する２値信号Ｄｓの点順次的なラッチとが並行して行われることになる。なお、画素１１０に書き込まれたデータ信号は、次のサブフィールドＳf2における書込まで保持される。
【００４１】
以下同様な動作が、サブフィールドの開始を規定するスタートパルスＤＹが供給される毎に繰り返される。そして、データ変換回路３００（図１参照）は、階調データＰＤ０〜ＰＤ２から２値信号Ｄｓへの変換については、サブフィールドＳf1〜Ｓf7のうち、対応するサブフィールドの項目が参照される。但し、Ｖ_on期間およびＶ_off期間においては、２値信号Ｄｓのレベルにかかわらず、図７(b)の電位選択回路１４４０の真理値表に基づいて、信号Ｓ_on，Ｓ_offに応じたレベルにデータ信号ｄ1’, ｄ2’, ｄ3’, …ｄn’のレベルが設定される。
【００４２】
次に、このような動作が行われることによって、画素１１０における液晶層への印加電圧について検討する。図９は、階調データと、画素１１０における画素電極１１８への印加波形を示すタイミングチャートである。例えば、交流化信号ＦＲがＬレベルである場合に、ある画素の階調データＰＤ０〜ＰＤ２が「０００」であるとき、図７(a)，(b)に示される変換内容に従う結果、当該画素の画素電極１１８には、図９に示されるように、Ｖ_on期間にはＨレベル（電圧Ｖ1）、各サブフィールドにはＬレベル（零電圧）が書き込まれる。ここで、上述したようにサブフィールドＳf0にＨレベルを書き込んだ場合、当該液晶層に印加される電圧の最大値はＶ1、実効値はＶａとなる。したがって、当該画素の透過率は、階調データ「０００」に対応して０％となる
【００４３】
また、ある画素の階調データＰＤ０〜ＰＤ２が「０１０」であるとき、図７(a)，(b)に示される変換内容に従う結果、当該画素の画素電極１１８には、図９に示されるように、サブフィールドＳf1，Ｓf2においてはＨレベルが、それ以外のサブフィールドＳf3〜Ｓf7においてはＬレベルが、それぞれ書き込まれる。このように、階調データＰＤ０〜ＰＤ２が高くなるほど、１フレーム（１ｆ）内においてＨレベルになる時間割合が増加するため、これに伴って当該画素の透過率が高くなる。そして、ある画素の階調データＰＤ０〜ＰＤ２が「１１１」であるとき、図７(a)，(b)に示される変換内容に従う結果、当該画素の画素電極１１８には、図９に示されるように、Ｖ_off期間を除いて１フレーム（１ｆ）にわたってＨレベルが書き込まれる。したがって、当該画素の透過率は、階調データ「１１１」に対応して１００％となる。
【００４４】
−方、交流化信号ＦＲがＨレベルである場合においても、電位選択回路１４４０の前段までの動作は交流化信号ＦＲがＬレベルである場合と同様である。但し、図７(b)によれば、交流化信号ＦＲがＨレベルで信号ｄｓがＨレベルの時の出力電位ｄｓ’は＋Ｖ1に設定され、交流化信号ＦＲがＬレベルで信号ｄｓがＨレベルの時の出力電位ｄｓ’は−Ｖ1に設定される。すなわち、電位＋Ｖ1と電位−Ｖ1の中間値である零電位を電位の基準としてみた場合、交流化信号ＦＲがＨレベルの場合に各夜晶層の印加電圧は、交流化信号ＦＲがＬレベルの場合の印加電圧とは極性を反転したものであって、かつ、その絶対値は等しいものとなる。したがって、液晶層に直流成分が印加される事態が回避される結果、液晶１０５の劣化が防止されることになる。
【００４５】
このような実施形態に係る電気光学装置によれば、１フレーム（１ｆ）を、階調特性の電圧比率に応じてサブフィールドＳf1〜Ｓf7に分割し、各サブフィールド毎に、画素にＨレベルまたはＬレベルを書き込んで、１フレームにおける電圧実効値が制御される。このため、データ線１１４に供給されるデータ信号ｄ1’,ｄ2’, ｄ3’, …ｄn’は、電圧±Ｖ1および零電圧の３種類のみである。従って、駆動回路なとの周辺回路においては、高精度のＤ／Ａ変換回路やオペアンプなとのような、アナログ信号を処理するための回路は不要となる。このため、回路構成が大幅に簡略化されるので、装置全体のコストを低く抑えることが可能となる。さらに、データ線１１４に供給されるデータ信号ｄ1’, ｄ2’, ｄ3’, …ｄn’は３種類であるため、素子特性や配線抵抗などの不均一性に起因する表示ムラが原理的に発生しない。このため、本実施形態に係る電気光学装置によれば、高品位かつ高精細な階調表示が可能となる。
【００４６】
また、本実施形態においては、階調にかかわらず画素をオン状態にするＶ_on期間を１フレーム内に割り当て、Ｖ_on期間の長さを液晶の透過率特性が立ち上がり始める電圧Ｖａによって調整できるようにしたので、各種の液晶を用いた電気光学装置に適用することができ、装置の汎用性を拡張することが可能である。
【００４７】
特に、本実施形態においては、スタートパルス発生回路２１０において信号Ｓ_on，Ｓ_offが生成され、電位選択回路１４４０において該信号Ｓ_on，Ｓ_offと交流化信号ＦＲとに基づいて、Ｖ_on，Ｖ_off期間のデータ信号ｄ1’, ｄ2’, ｄ3’, …ｄn’がデータ線１１４に出力されるから、当該期間に対応してフィールドメモリ３０４になんらデータを記憶しておく必要がない。このため、フィールドメモリ３０４のメモリ容量を低く抑えることができ、データアクセスに必要な電力も削減できる。
【００４８】
３．電子機器の具体例
３．１．＜プロジェクタ＞
次に、上述した電気光学装置を具体的な電子機器に用いた例のいくつかについて説明する。
まず、実施形態に係る電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図１１は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置されている。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクタ１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。これにより、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることとなる。
【００４９】
さて、偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、反射型の電気光学装置１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、反射型の電気光学装置１００Ｒによって変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、反射型の電気光学装置１００Ｇによって変調される。
【００５０】
このようにして、電気光学装置１００Ｒ，１００Ｇ，１００Ｂによってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッタ１１４０によって順次合成された後、投写光学系１１６０によって、スクリーン１１７０に投写されることとなる。なお、電気光学装置１００Ｒ、１００Ｂおよび１００Ｇには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは必要ない。
【００５１】
３．２．＜モバイル型コンピュータ＞
次に、上記電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１２は、このパーソナルコンピュータの構成を示す正面図である。図において、モバイル型コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、表示ユニット１２０６とから構成されている。この表示ユニット１２０６は、先に述べた電気光学装置１００の前面にフロントライトを付加することにより構成されている。なお、この構成では、電気光学装置１００を反射直視型として用いることになるので、画素電極１１８において、反射光が様々な方向に散乱するように、凹凸が形成される構成が望ましい。
【００５２】
３．３．＜携帯電話器＞
さらに、上記電気光学装置を、携帯電話器に適用した例について説明する。図１３は、この携帯電誌の構成を示す斜視図である。図において、携帯電話器１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６とともに、電気光学装置１００を備えるものである。この電気光学装置１００にも、必要に応じてその前面にフロントライトが設けられる。また、この構成でも電気光学装置１００が反射直視型として用いられることになるので、画素電極１１８に凹凸が形成される構成が望ましい。
【００５３】
３．４．＜その他＞
電子機器としては、以上説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、上述した電気光学装置が適用可能なのは言うまでもない。
【００５４】
４．変形例
本発明は上述した実施形態に限定されるものではなく、例えば以下のように種々の変形が可能である。
（１）上述した実施形態にあっては、交流化信号ＦＲを１フレームの周期でレベル反転することとしたが、本発明は、これに限られず、例えば、２フレーム以上の周期でレベル反転する構成としても良い。
【００５５】
（２）上記実施形態において対向電極１０８に印加する駆動信号ＬＣＯＭは零電圧であったが、各画素に印加される電圧はトランジスタ１１６の特性、蓄積容量１１９や液晶の容量等によって、電圧がシフトする場合がある。この様な場合には、対向電極１０８に印加する駆動信号ＬＣＯＭのレベルを電圧のシフト量に応じてずらしてもよい。
【００５６】
（３）また、上記実施形態においては、電気光学装置を構成する素子基板１０１をガラスや石英などの非晶質基板とし、ここに半導体簿膜を堆積してＴＦＴを形成したが、本発明は、これに限られない。例えば、素子基板１０１を不透明な半導体基板によって構成し、画素電極１１８をアルミニウムなどの反射性金属から形成し、対向基板１０２をガラスなどから構成すると、電気光学装置１００を反射型として用いることができる。
【００５７】
（４）さらに、上記実施形態は本発明を液晶に用いた電気光学装置に適用した例を説明したが、他の電気光学装置、特に、オンまたはオフの２値的な表示を行う画素を用いて、階調表示を行う電気光学装置のすべてに適用可能である。このような電気光学装置としてはエレクトロルミネッセンス装置やプラズマディスプレイなどが考えられる。特に有機ＥＬの場合は、液晶のような交流駆動をする必要が無く、極性反転をしなくて良い。
【００５８】
（５）上記実施形態において、Ｖ_on期間の長さを規定するデータＤ_onの調整を使用者に委ねるように調整ツマミを設け、これを使用者が操作することによって、データＤ_onの値を可変できるようにしてもよい。くわえて、液晶表示装置の温度、或いは液晶表示装置周辺の温度を温度センサで検出し、検出温度に基づいて、液晶の温度特性に合わせて、データＤ_onの値を可変するようにしてもよい。
【００５９】
ここで、データＤ_on，Ｄ_offの合計は一定であるから、データＤ_onの値を増加、減少させる場合には、これに応じてデータＤ_offの値を変更するとよい。このようにすると、データＤS1，ＤS2，…，ＤS7を変更することなく、データＤ_on，Ｄ_offのみを変更してＶ_on，Ｖ_off期間の長さを変更することができる。このようにＶ_on，Ｖ_off期間を液晶の温度特性に合わせて可変にすると、環境温度が変化に追随して液晶に印加する電圧の実効値を可変することができるので、温度が変化しても、表示される階調やコントラスト比を一定に保つことができる。
【００６０】
【発明の効果】
以上説明したように本発明によれば、１フレーム内の第２の期間において、メモリの内容にかかわらず、所定のタイミング信号に基づいて全画素をオンまたはオフ状態に設定するから、メモリの所要記憶容量を削減し、消費電力を削減できる。
【図面の簡単な説明】
【図１】 本発明の一実施形態の電気光学装置の電気的構成を示すブロック図である。
【図２】 上記実施形態における画素の構成例を示す図である。
【図３】 上記実施形態における各階調数におけるスタートパルスＤＹのタイミングチャートである。
【図４】 上記実施形態におけるデータ変換回路３００のブロック図である。
【図５】 上記実施形態におけるスタートパルス発生回路２１０のブロック図である。
【図６】 上記実施形態におけるデータ線駆動回路１４０のブロック図である。
【図７】 上記実施形態のデータ変換回路３００および電位選択回路１４４０における階調データの変換内容を示す図である。
【図８】 上記実施形態の電気光学装置のタイミングチャートである。
【図９】 上記実施形態における階調データと画素電極１１８への印加波形との関係を示すタイミングチャートである。
【図１０】 上記実施形態における電気光学装置の構造図である。
【図１１】 同電気光学装置を適用した電子機器の一例たるプロジェクタ１１００の構成を示す図である。
【図１２】 同電気光学装置を適用した電子機器の一例たるモバイル型コンピュータ１２００の正面図である。
【図１３】 同電気光学装置を適用した電子機器の一例たる携帯電話器１３００の斜視図である。
【符号の説明】
１００，１００Ｒ，１００Ｇ，１００Ｂ……電気光学装置
１０１……素子基板
１０１ａ……表示領域
１０２……対向基板
１０５……液晶
１０６……遮光膜
１０８……対向電極
１１０……画素
１１２……走査線
１１４……データ線
１１６……トランジスタ
１１８……画素電極
１３０……走査線駆動回路
１４０……データ線駆動回路
２００……タイミング信号生成回路
２１０……スタートパルス発生回路
２１１……カウンタ
２１２……コンパレータ
２１３……マルチプレクサ
２１４……リングカウンタ
２１５……Ｄフリップフロップ
２１６……オア回路
２１８，２１９…デコーダ
３００……データ変換回路
３０１……書込み制御回路
３０２……書込みラッチ回路
３０３……読出し制御回路
３０４……フィールドメモリ
１１００……プロジェクタ
１１１０……偏光照明装置
１１１２……ランプ
１１１４……リフレクタ
１１２０……第１のインテグレータレンズ
１１３０……偏光変換素子
１１４０……偏光ビームスプリッタ
１１４１……ｓ偏光光束反射面
１１５１……ダイクロイックミラー
１１５２……ダイクロイックミラー
１１６０……投写光学系
１１７０……スクリーン
１２００……モバイル型コンピュータ
１２０２……キーボード
１２０４……本体部
１２０６……表示ユニット
１３００……携帯電話器
１３０２……操作ボタン
１３０４……受話口
１３０６……送話口
１４２０……第１のラッチ回路
１４３０……第２のラッチ回路
１４４０……電位選択回路
【発明の属する技術分野】
本発明は、電気光学装置の駆動に用いて好適な電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器に関する。
【０００２】
【従来の技術】
電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器の表示部や液晶テレビなどに広く用いられている。ここで、従来の電気光学装置は、例えば、次のように構成されている。すなわち、従来の電気光学装置は、マトリクス状に配列した画素電極と、この画素電極に接続されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）のようなスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板との問に充填された電気光学材料たる液晶とから構成される。
【０００３】
そして、このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して画素電極に、階調に応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素毎に液晶の配向状態が変化するので、画素毎に濃度が変化することになる。このため、階調表示することが可能となるのである。
【０００４】
この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、走査線駆動回路によって、各走査線を順次選択するとともに、第２に、走査線の選択期間において、データ線駆動回路によって、データ線を順次選択し、第３に、選択されたデータ線に、階調に応じた電圧の画像信号をサンプリングする構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００５】
しかしながら、データ線に印加される画像信号は、階調に対応する電圧、すなわちアナログ信号である。このため、電気光学装置の周辺回路には、Ｄ／Ａ変換回路やオペアンプなとが必要となるので、装置全体のコスト高を招致してしまう。くわえて、これらのＤ／Ａ変換回路、オペアンプなとの特性や、各種の配線抵抗などの不均一性に起因して、表示ムラが発生するので、高品質な表示が極めて困難である、という問題があり、特に、高精細な表示を行う場合に顕著となる。さらに、液晶等の電気光学物質において、印加電圧と透過率との関係は、電気光学物質の種類に応じて相違する。このため、電気光学装置を駆動する駆動回路としては、各種の電気光学装置に対応できる汎用のものが望まれる。
【０００６】
【発明が解決しようとする課題】
上述した事情により、本出願人は、１フレームを複数のサブフィールドに分割し、サブフィールド毎に各画素をオン／オフする技術を提案している（平成１１年９月２７日付特許願，整理番号Ｊ００７５１９２，未公開）。この技術によれば、各サブフィールド内で画素がオン／オフされる際の印加電圧は階調に拘らず一定であり、１フレーム内で画素がオン状態になるデューティ比（または電圧実効値）によって画素の階調が決定される。
【０００７】
ここで、デューティ比を０〜１００％の間で変化させながら電気光学装置の階調を観察すると、デューティ比０％付近、または１００％付近において、デューティ比が変化しているにもかかわらず階調が変化しない領域が存在する。この領域が発生する態様は、液晶の組成に応じて異なるが、デューティ比０％付近のみ発生する場合、１００％付近のみ発生する場合、および双方において発生する場合がある。そこで、これら階調が変化しない領域に対応して、指定された階調に拘らず画素が常にオンまたはオフに設定される期間が生ずることになる。このように画素が常にオンになる期間をＶ_on期間と呼び、常にオフになる期間をＶ_off期間と呼ぶ。
【０００８】
上記特許願の技術においては、各サブフィールド毎の各画素のオン／オフ状態を“１”または“０”の二値データとしてフィールドメモリに記憶し、そのデータに基づいて各画素のオン／オフ状態を制御していた。これはＶ_on期間およびＶ_off期間についても同様であり、Ｖ_on，Ｖ_off期間の各画素のオン／オフ状態も上記フィールドメモリに記憶されていた。
【０００９】
しかし、上述したようにＶ_on期間においては画素は必ずオン状態になるから、フィールドメモリ内の対応するデータは必ず“１”または“０”の一方になり、同様にＶ_off期間に対応するデータ必ず“１”または“０”の他方になっていた。このように既知のデータをフィールドメモリに記憶して読み出すことはフィールドメモリの記憶容量の無駄であり、さらにメモリアクセス等のために無駄な電力が消費されることになる。
この発明は上述した事情に鑑みてなされたものであり、所要記憶容量を削減し、消費電力を削減できる電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器を提供することを目的としている。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明にあっては、下記の構成を具備することを特徴とする。
マトリクス状に配設された複数の画素を、１フレーム内の複数のサブフィールド毎にオンまたはオフ状態として、前記１フレーム内における前記各画素の前記オン状態の電圧実効値によって、前記各画素を階調表示させる電気光学装置の駆動方法であって、各前記サブフィールドに対応して設けられたメモリの各々に対して、前記各画素の階調に応じて、各前記サブフィールドの前記各画素のオンまたはオフ状態を示すデータを記憶する過程と、前記１フレーム内の一部であり、前記複数のサブフィールドを含む第１の期間において、前記メモリに記憶されたデータに応じて前記複数のサブフィールド毎に前記各画素のオンまたはオフ状態を設定する過程と、前記１フレーム内の他の期間である第２の期間において、前記メモリに記憶されたデータにかかわらず、所定のタイミング信号に基づいて前記複数の画素をオンまたはオフ状態に設定する過程と、を有し、前記第２の期間において、前記複数の画素をオンまたはオフ状態に設定する期間の長さは、前記各画素に印加する電圧実効値を変化させたときに、前記各画素の階調の変化が現れ始める電圧実効値に応じて定められること を特徴とする。
また、前記第２の期間は、前記画素のオンの指示のみをする信号を供給することを特徴とする。
また、前記第２の期間は、前記画素のオンの指示をする信号を供給する期間と前記画素のオフの指示をする信号を供給する期間の両方を有することを特徴とする。
複数の走査線と複数のデータ線との各交差に対応して配設された画素電極と、前記画素電極毎に設けられ、当該走査線に走査信号が供給されると、当該データ線と当該画素電極との間を導通させるスイッチング素子とからなる画素を１フレーム内の複数のサブフィールド毎にオンまたはオフ状態として、前記１フレーム内における前記各画素の前記オン状態の電圧実効値によって、階調表示させる電気光学装置の駆動回路であって、各前記サブフィールドに対応して設けられ、前記各画素の階調に応じて、対応する各前記サブフィールドの前記各画素のオンまたはオフ状態を示すデータを記憶するメモリと、１フレームの一部であり、前記複数のサブフィールドを含む第１の期間において、前記メモリに記憶されたデータに応じて前記複数のサブフィールド毎に前記各画素のオンまたはオフ状態を設定するメモリ対応制御回路と、前記１フレーム内の他の期間である第２の期間において、前記メモリに記憶されたデータにかかわらず、所定のタイミング信号に基づいて全画素をオンまたはオフ状態に設定するメモリ非対応制御回路とを有し、前記第２の期間において、前記複数の画素をオンまたはオフ状態に設定する期間の長さは、前記各画素に印加する電圧実効値を変化させたときに、前記各画素の階調の変化が現れ始める電圧実効値に応じて定められることを特徴とする。
また、前記第２の期間は、前記画素のオン状態の指示のみをする信号を供給することを特徴とする。
また、前記第２の期間は、前記画素のオン状態の指示をする信号を供給する期間と前記画素のオフ状態の指示をする信号を供給する期間の両方を有することを特徴とする。
マトリクス状に配設された複数の画素を１フレーム内の複数のサブフィールド毎にオンまたはオフ状態として、前記１フレーム内における前記各画素の前記オン状態の電圧実効値によって、前記各画素を階調表示させる電気光学装置であって、複数の走査線と複数のデータ線との各交差に対応して配設された画素電極と、前記画素電極毎に設けられ、当該走査線を介して供給される走査信号によって、当該データ線と当該画素電極との導通を制御するスイッチング素子とを備えた素子基板と、前記画素電極に対して対向配置された対向電極を備える対向基板と、前記素子基板と前記対向基板との問に挟持された電気光学材料と、前記サブフィールド毎に前記走査信号を前記走査線の各々に順次供給する走査線駆動回路と、各前記サブフィールドに対応して設けられ、前記各画素の階調に応じて、各前記サブフィールドの前記各画素のオンまたはオフ状態を示すデータを記憶するメモリと、前記１フレームの一部であり、前記複数のサブフィールドを含む第１の期間において、前記メモリに記憶されたデータに応じて前記複数のサブフィールド毎に前記各画素のオンまたはオフ状態を設定するメモリ対応制御回路と、前記１フレーム内の他の期間である第２の期間において、前記メモリに記憶されたデータにかかわらず、所定のタイミング信号に基づいて全画素をオンまたはオフ状態に設定するメモリ非対応制御回路とを有し、前記第２の期間において、前記複数の画素をオンまたはオフ状態に設定する期間の長さは、前記各画素に印加する電圧実効値を変化させたときに、前記各画素の階調の変化が現れ始める電圧実効値に応じて定められることを特徴とする。
また、前記第２の期間は、前記画素のオン状態の指示のみをする信号を供給することを特徴とする。
また、前記第２の期間は、前記画素のオン状態の指示をする信号を供給する期間と前記画素のオフ状態の指示をする信号を供給する期間の両方を有することを特徴とする。
また、上記の電気光学装置を備えることを特徴とする電子機器である。
【００１１】
【発明の実施の形態】
１．実施形態の構成
次に、本発明の一実施形態の電気光学装置の構成を図１を参照し説明する。
図において、タイミング信号生成回路２００は、図示せぬ上位装置から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫにしたがって、次に説明する各種のタイミング信号やクロック信号などを生成するものである。まず、交流化信号ＦＲは、１フレーム毎にレベル反転する信号である。駆動信号ＬＣＯＭは、対向基板の対向電極に印加される信号であり、本実施形態においては一定電圧（零電圧）になる。スタートパルスＤＹは、各サブフィールド、Ｖ_on期間およびＶ_off期間において最初に出力されるパルス信号である。クロック信号ＣＬＹは、走査側（Ｙ側）の水平走査期間を規定する信号である。ラッチパルスＬＰは、水平走査期間の最初に出力されるパルス信号であって、クロック信号ＣＬＹのレベル遷移（すなわち、立ち上がりおよび立ち下がり）時に出力されるものである。クロック信号ＣＬＸは、いわゆるドットクロックを規定する信号である。
【００１２】
−方、素子基板１０１上における表示領域１０１ａには、図においてＸ（行）方向に廷在して複数本の走査線１１２が形成されている。また、複数本のデータ線１１４が、Ｙ（列）方向に沿って廷在して形成されている。そして、画素１１０は、走査線１１２とデータ線１１４との各交差に対応して設けられて、マトリクス状に配列している。ここで、説明の便宜上、本実施形態では、走査線１１２の総本数をｍ本とし、データ線１１４の総本数をｎ本として（ｍ、ｎはそれぞれ２以上の整数）、ｍ行×ｎ列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。
【００１３】
１．１．＜画素の構成＞
画素１１０の具体的な構成としては、例えば、図２（ａ）に示されるものが挙げられる。この構成では、トランジスタ（ＭＯＳ型ＦＥＴ）１１６のゲートが走査線１１２に、ソースがデータ線１１４に、ドレインが画素電極１１８に、それぞれ接続されている。また、画素電極１１８と対向電極１０８との間に電気光学材料たる液晶１０５が挟持されて液晶層が形成されている。ここで、対向電極１０８は、後述するように、実際には画素電極１１８と対向するように対向基板に一面に形成される透明電極である。また、画素電極１１８と対向電極１０８との間においては蓄積容量１１９が形成されて、液晶層に蓄積される電荷のリークを防止している。なお、この実施形態では、蓄積容量１１９を画素電極１１８と対向電極１０８の間に形成したが、画素電極１１８と接地電位ＧＮＤ間や画素電極１１８とゲート線間等に形成しても良い。
【００１４】
ここで、図２（ａ）に示される構成では、トランジスタ１１６として一方のチャネル型のみが用いられているために、オフセット電圧が必要となるが、図２（ｂ）に示されるように、Ｐチャネル型トランジスタとＮチヤネル型トランジスタとを相補的に組み合わせた構成とすれば、オフセット電圧の影響をキャンセルすることができる。ただし、この相補型構成では、走査信号として互いに排他的レベルを供給する必要が生じるため、１行の画素１１０に対して走査線１１２ａ，１１２ｂの2本が必要となる。
【００１５】
１．２．＜スタートパルス発生回路＞
上述したように本実施形態においては、サブフィールド、Ｖ_on期間およびＶ_off期間（以下、本明細書において「サブフィールド等」と呼ぶ）の切り替わりはスタートパルスＤＹによって制御される。このスタートパルスＤＹはタイミング信号生成回路２００の内部で生成されるが、電気光学装置に対して要求される階調数（ここでは８階調）に応じて、図３に示すようにスタートパルスＤＹの立上りタイミングが設定される。まず、１フレームの最初にスタートパルスＤＹが立ち上がり、Ｖ_on期間が開始される。
【００１６】
次に、１フレーム内でスタートパルスＤＹが８回立ち上がり、各立上りタイミングから次の立上りタイミングまでの期間（最後のＶ_off期間については次のフレームまでの期間）が各々Ｖ_on期間、サブフィールドＳf1〜Ｓf7、およびＶ_off期間になる。各サブフィールドＳf1〜Ｓf7の長さは、「１フィールド長−Ｖ_on期間−Ｖ_off期間」のほぼ「１／７」に設定されるが、電気光学装置の非直線特性に応じて若干づつ増減される。
【００１７】
次に、上述したスタートパルスＤＹを発生するスタートパルス発生回路２１０のブロック図を図５に示す。図５に示すように、スタートパルス発生回路２１０は、カウンタ２１１、コンパレータ２１２、マルチプレクサ２１３、リングカウンタ２１４、Ｄフリップフロップ２１５、オア回路２１６、およびデコーダ２１８，２１９から構成されている。カウンタ２１１はラインクロック信号ＬＣＬＫをカウントするが、オア回路２１６の出力信号によってカウント値がリセットされるようになっている。また、オア回路２１６の一方の入力端には、フレームの開始において、ラインクロック信号ＬＣＬＫの１周期の期間だけＨレベルとなるリセット信号ＲＳＥＴが供給されるようになっている。したがって、カウンタ２１１は、少なくともフレームの開始時点において、カウント値がリセットされるようになっている。
【００１８】
コンパレータ２１２は、カウンタ２１１のカウント値とマルチプレクサ２１３の出力データ値を比較し、両者が一致する時、Ｈレベルとなる一致信号を出力する。マルチプレクサ２１３は、スタートパルスＤＹの数をカウントするリングカウンタ２１４のカウント結果に基づいて、データＤ_on，ＤS1，ＤS2，…，ＤS7，Ｄ_offを選択出力する。ここで、データＤ_on，ＤS1，ＤS2，…，ＤS7，Ｄ_offは、図３に示す各サブフィールド等Ｖ_on, Ｓf1, Ｓf2, …,Ｓf7, Ｖ_offに各々対応するものである。ここで、データＤ_onすなわちＶ_on期間の長さは、液晶のしきい値電圧Ｖｔｈ（電圧実効値の変化に対して階調の変化が現れ始める電圧実効値）に応じて定められたものであり、可変することが可能である。
【００１９】
例えば、電気光学装置の製品機種毎に予め設定してもよいし、あるいは、各製品のバラツキを補償するために、出荷時に調整するようにしてもよい。ここで、データＤ_on，Ｄ_offの合計は一定であり、データＤ_onの値が増加、減少される場合には、これに応じてデータＤ_offの値が変更される。このようにすると、データＤS1，ＤS2，…，ＤS7を変更することなく、データＤ_on，Ｄ_offのみを変更してＶ_on期間の長さを変更することができる。このようにＶ_on期間を電気光学装置の温度特性に合わせて可変にすると、環境温度が変化に追随して液晶に印加する電圧の実効値を可変することができるので、温度が変化しても、表示される階調やコントラスト比を一定に保つことができる。
【００２０】
また、コンパレータ２１２は、カウンタのカウント値が、サブフィールドの区切りに達すると一致信号を出力することになる。この一致信号は、オア回路２１６を介してカウンタ２１１のリセット端子にフイードバックされるから、カウンタ２１１はサブフィールドの区切りから再びカウントを開始することになる。また、Ｄフリップフロップ２１５は、オア回路２１６の出力信号を、ラインクロック信号ＬＣＬＫによってラッチして、スタートパルスＤＹを生成する。デコーダ２１８は、リングカウンタ２１４のカウント結果に基づいて、Ｖ_on期間内においてＨレベルになる信号Ｓ_onを出力する。同様に、デコーダ２１９は、リングカウンタ２１４のカウント結果に基づいて、Ｖ_off期間内においてＨレベルになる信号Ｓ_offを出力する。
【００２１】
１．３．＜走査線駆動向路＞
説明を再び図１に戻す。走査線駆動回路１３０は、いわゆるＹシフトレジスタと呼ばれるものであり、サブフィールドの最初に供給されるスタートパルスＤＹをクロック信号ＣＬＹにしたがって転送し、走査線１１２の各々に走査信号Ｇ1,Ｇ2, Ｇ3, … ,Ｇmとして順次排他的に供給するものである。
【００２２】
１．４．＜データ線駆動回路＞
また、データ線駆動回路１４０は、ある水平走査期間において２値信号Ｄｓをデータ線１１４の本数に相当するｎ個順次ラッチした後、ラッチしたｎ個の２値信号Ｄｓを、次の水平走査期間において、それぞれ対応するデータ線１１４にデータ信号ｄ1’, ｄ2’, ｄ3’, …ｄn’として一斉に供給するものである。ここで、データ線駆動回路１４０の具体的な構成は、図６に示される通りである。すなわち、データ線駆動回路１４０は、Ｘシフトレジスタ１４１０と、第１のラッチ回路１４２０と、第２のラッチ回路１４３０と、電位選択回路１４４０とから構成されている。
【００２３】
このうちＸシフトレジスタ１４１０は、水平走査期間の最初に供給されるラッチパルスＬＰをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ1, Ｓ2, Ｓ3, …Ｓnとして順次俳他的に供給するものである。次に、第１のラッチ回路１４２０は、２値信号Ｄｓをラッチ信号Ｓ1, Ｓ2, Ｓ3, …Ｓnの立ち下がりにおいて順次ラッチするものである。そして、第２のラッチ回路１４３０は、第１のラッチ回路１４２０によりラッチされた２値信号Ｄｓの各々をラッチパルスＬＰの立ち下がりにおいて一斉にラッチするとともに、その結果をデータ信号ｄ1，ｄ2，ｄ3，…，ｄnとして出力する。電位選択回路１４４０は、交流化信号ＦＲ，信号Ｓ_on，Ｓ_offおよび図７(b)の真理値表に基づいて、データ信号ｄ1, ｄ2, ｄ3, …ｄnをデータ信号ｄ1’, ｄ2’, ｄ3’, …ｄn’に変換し、データ線１１４に印加するものである。
【００２４】
１．５．＜データ変換回路＞
次に、データ変換回路３００について説明する。サブフィールドＳf1〜Ｓf7毎に階調に応じてＨレベルまたはＬレベルを書き込むためには、画素に対応する階調データを何らかの形で変換する必要がある。図１におけるデータ変換回路３００はこのために設けられたものであり、その詳細構成を図４を参照し説明する。
【００２５】
サブフィールドデータ生成回路３０２に入力された階調データＰＤ０〜ＰＤ２は、図７(a)の真理値表に基づいて変換され、書込み制御回路３０１からの書込み制御信号によってフィールドメモリ３０４内の各フィールドの各画素に対応するメモリに“１”または“０”の論理値として書き込まれる。読出し制御回路３０３は、クロック信号ＣＬＸに同期して各サブフィールドの各画素の出力レベルを読出し制御信号によって順次読み出し、２値信号Ｄｓとして出力する。どのフィールドを読み出すべきかの判断は、スタートパルスＤＹを計数し交流化信号ＦＲの変化点を検出するエッジ検出回路３０５からの出力によってリセットされるカウンタ３０６のカウント値によって判別する。
【００２６】
このように、階調データＰＤ０〜ＰＤ２に基づいて、フィールドメモリ３０４の内容は逐次更新され、フィールドメモリ３０４の内容に基づいて２値信号Ｄｓが生成され続けることになる。
【００２７】
なお、この２値信号Ｄｓについては、走査線駆動回路１３０およびデータ線駆動回路１４０における動作に同期して出力する必要があるので、読出し制御回路３０３には、水平走査期間を規定するラッチパルスＬＰと、ドットクロック信号ＣＬＸとが供給されている。また、上述したように、データ線駆動回路１４０では、ある水平走査期間において、第１のラッチ回路１４２０が点順次的に２値信号をラッチした後、次の水平走査期間において、第２のラッチ回路１４３０が、データ信号ｄ1’, ｄ2’, ｄ3’, …ｄn’として、電位選択回路１４４０を介して一斉に各データ線１１４に供給する構成となっているので、読出し制御回路３０３は、走査線駆動回路１３０およびデータ線駆動回路１４０における動作と比較して、１水平走査期間だけ先行するタイミングで２値信号Ｄｓを読み出すように構成されている。
【００２８】
１．６．＜液晶装置の構成＞
上述した電気光学装置の構造について、図１０(a)，(b)を参照して説明する。ここで、同図(a)は、電気光学装置１００の構成を示す平面図であり、同図(b)は、同図(a)におけるＡ−Ａ´線の断面図である。これらの図に示されるように、電気光学装置１００は、画素電極１１８などが形成された素子基板１０１と、対向電極１０８などが形成された対向基板１０２とが、互いにシール材１０４によって一定の間隙を保って貼り合わせられるとともに、この間隙に電気光学材料としての液晶１０５が挟持された構造となっている。なお、実際には、シール材１０４には切欠部分があって、ここを介して液晶１０５が封入された後、封止材により封止されるが、これらの図においては省略されている。
【００２９】
ここで、素子基板１０１および対向基板１０２はガラスや石英などの非晶質基板である。そして、画素電極１１８等は、素子基板１０１に半導体簿膜を堆積して成るＴＦＴによって形成されている。すなわち、電気光学装置１００は、透過型として用いられることになる。
【００３０】
さて、素子基板１０１において、シール材１０４の内側かつ表示領域１０１ａの外側領域には、遮光膜１０６が設けられている。この遮光膜１０６が形成される領域内のうち、領域１３０ａには走査線駆動回路１３０が形成され、また領域１４０ａにはデータ線駆動回路１４０が形成されている。すなわち、遮光膜１０６は、この領域に形成される駆動回路に光が入射するのを防止している。この遮光膜１０６には、対向電極１０８とともに、駆動信号ＬＣＯＭが印加される構成となっている。このため、遮光膜１０６が形成された領域では、液晶層への印加電圧がほほゼロとなるので、画素電極１１８の電圧無印加状態と同じ表示状態となる。
【００３１】
また、素子基板１０１において、データ線駆動回路１４０が形成される領域１４０ａ外側であって、シール材１０４を隔てた領域１０７には、複数の接続端子が形成されて、外側からの制御信号や電源などを入力する構成となっている。一方、対向基板１０２の対向電極１０８は、基板貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材（図示省略）によって、素子基板１０１における遮光膜１０６および接続端子と電気的な導通が図られている。すなわち、駆動信号ＬＣＯＭは、素子基板１０１に設けられた接続端子を介して、遮光膜１０６に、さらに、導通材を介して対向電極１０８に、それぞれ印加される構成となっている。
【００３２】
ほかに、対向基板１０２には、電気光学装置１００の用途に応じて、例えば、直視型であれば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、金属材料や樹脂などからなる遮光膜（ブラックマトリクス）が設けられる。なお、色光変調の用途の場合には、例えば、後述するプロジェクタのライトバルブとして用いる場合には、カラーフィルタは形成されない。また、直視型の場合、電気光学装置１００に光を対向基板１０２側から照射するフロントライト、または素子基板１０１側から照射するバックライトが必要に応じて設けられる。くわえて、素子基板１０１および対向基板１０２の電極形成面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）など設けられて、電圧無印加状態における液晶分子の配向方向を規定する一方、対向基板１０２の側には、配向方向に応じた偏光子（図示省略）が設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有効である。
【００３３】
２．実施形態の動作
次に、上述した実施形態に係る電気光学装置の動作について説明する。図８は、この電気光学装置の動作を説明するためのタイミングチャートである。まず、交流化信号ＦＲは、１フレーム（１ｆ）ごとにレベル反転する信号である。一方、スタートパルスＤＹは、各サブフィールドの開始時に供給される。
【００３４】
ここで、交流化信号ＦＲがＬレベルとなる１フレーム（１ｆ）において、スタートパルスＤＹが供給されると、走査線駆動回路１３０（図１参照）におけるクロック信号ＣＬＹにしたがった転送によって、走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmが期間（ｔ）に順次排他的に出力される。なお、期間（ｔ）は、最も短いサブフィールドよりもさらに短い期間に設定されている。
【００３５】
さて走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmは、それぞれクロック信号ＣＬＹの半周期に相当するパルス幅を有し、また、上から数えて１本目の走査線１１２に対応する走査信号Ｇ1は、スタートパルスＤＹが供給された後、クロック信号ＣＬＹが最初に立ち上がってから、少なくともクロック信号ＣＬＹの半周期だけ遅延して出力される構成となっている。したがって、スタートパルスＤＹが供給されてから、走査信号Ｇ1が出力されるまでに、ラッチパルスＬＰの１ショット（Ｇ0）がデータ線駆動回路１４０に供給されることになる。
【００３６】
そこで、このラッチパルスＬＰの１ショット（Ｇ0）が供給された場合について検討してみる。まず、このラッチパルスＬＰの１ショット（Ｇ0）がデータ線駆動回路１４０に供給されると、データ線駆動回路１４０（図６参照）におけるクロック信号ＣＬＸにしたがった転送によって、ラッチ信号Ｓ1, Ｓ2, Ｓ3, …,Ｓnが水平走査期間（１Ｈ）に順次排他的に出力される。なお、ラッチ信号Ｓ1,Ｓ2, Ｓ3, …, Ｓnは、それぞれクロック信号ＣＬＸの半周期に相当するパルス幅を有している。
【００３７】
この際、図６における第１のラッチ回路１４２０は、ラッチ信号Ｓ1の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて１本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチし、次に、ラッチ信号Ｓ２の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて２本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチし、以下、同様に、上から数えて１本目の走査線１１２と、左から数えてｎ本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチする。
【００３８】
これにより、まず、図１において上から１本目の走査線１１２との交差に対応する画素１行分の２値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされることになる。なお、データ変換回路３００は、第１のラッチ回路１４２０のラッチのタイミングに合わせて、サブフィールド毎に記憶されたオン／オフの各画素のデータを２値信号Ｄｓとして出力する。
【００３９】
次に、クロック信号ＣＬＹが立ち下がって、走査信号Ｇ1が出力されると、図１において上から数えて１本目の走査線１１２が選択される結果、当該走査線１１２との交差に対応する画素１１０のトランジスタ１１６がすべてオンとなる。一方、当該クロック信号ＣＬＹの立ち下がりによってラッチパルスＬＰが出力される。そして、このラッチパルスＬＰの立ち下がりタイミングにおいて、第２のラッチ回路１４３０は、第１のラッチ回路１４２０によって点順次的にラッチされた２値信号Ｄｓを、電位選択回路１４４０を介して、対応するデータ線１１４の各々にデータ信号ｄ1’, ｄ2’, ｄ3’, …ｄn’として一斉に供給する。このため、上から数えて１行目の画素１１０においては、データ信号ｄ1’, ｄ2’, ｄ3’, …ｄn’の書込が同時に行われることとなる。
【００４０】
この書込みと並行して、図１において上から２本目の走査線１１２との交差に対応する画素１行分の２値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされる。そして、以降同様な動作が、ｍ本目の走査線１１２に対応する走査信号Ｇｍが出力されるまで繰り返される。すなわち、ある走査信号Ｇｉ（ｉは、１≦ｉ≦ｍを満たす整数）が出力される１水平走査期間（１Ｈ）においては、ｉ本目の走査繰１１２に対応する画素１１０の１行分に対するデータ信号ｄ1’, ｄ2’, ｄ3’, …ｄn’の書込と、（ｉ＋１）本目の走査線１１２に対応する画素１１０の１行分に対する２値信号Ｄｓの点順次的なラッチとが並行して行われることになる。なお、画素１１０に書き込まれたデータ信号は、次のサブフィールドＳf2における書込まで保持される。
【００４１】
以下同様な動作が、サブフィールドの開始を規定するスタートパルスＤＹが供給される毎に繰り返される。そして、データ変換回路３００（図１参照）は、階調データＰＤ０〜ＰＤ２から２値信号Ｄｓへの変換については、サブフィールドＳf1〜Ｓf7のうち、対応するサブフィールドの項目が参照される。但し、Ｖ_on期間およびＶ_off期間においては、２値信号Ｄｓのレベルにかかわらず、図７(b)の電位選択回路１４４０の真理値表に基づいて、信号Ｓ_on，Ｓ_offに応じたレベルにデータ信号ｄ1’, ｄ2’, ｄ3’, …ｄn’のレベルが設定される。
【００４２】
次に、このような動作が行われることによって、画素１１０における液晶層への印加電圧について検討する。図９は、階調データと、画素１１０における画素電極１１８への印加波形を示すタイミングチャートである。例えば、交流化信号ＦＲがＬレベルである場合に、ある画素の階調データＰＤ０〜ＰＤ２が「０００」であるとき、図７(a)，(b)に示される変換内容に従う結果、当該画素の画素電極１１８には、図９に示されるように、Ｖ_on期間にはＨレベル（電圧Ｖ1）、各サブフィールドにはＬレベル（零電圧）が書き込まれる。ここで、上述したようにサブフィールドＳf0にＨレベルを書き込んだ場合、当該液晶層に印加される電圧の最大値はＶ1、実効値はＶａとなる。したがって、当該画素の透過率は、階調データ「０００」に対応して０％となる
【００４３】
また、ある画素の階調データＰＤ０〜ＰＤ２が「０１０」であるとき、図７(a)，(b)に示される変換内容に従う結果、当該画素の画素電極１１８には、図９に示されるように、サブフィールドＳf1，Ｓf2においてはＨレベルが、それ以外のサブフィールドＳf3〜Ｓf7においてはＬレベルが、それぞれ書き込まれる。このように、階調データＰＤ０〜ＰＤ２が高くなるほど、１フレーム（１ｆ）内においてＨレベルになる時間割合が増加するため、これに伴って当該画素の透過率が高くなる。そして、ある画素の階調データＰＤ０〜ＰＤ２が「１１１」であるとき、図７(a)，(b)に示される変換内容に従う結果、当該画素の画素電極１１８には、図９に示されるように、Ｖ_off期間を除いて１フレーム（１ｆ）にわたってＨレベルが書き込まれる。したがって、当該画素の透過率は、階調データ「１１１」に対応して１００％となる。
【００４４】
−方、交流化信号ＦＲがＨレベルである場合においても、電位選択回路１４４０の前段までの動作は交流化信号ＦＲがＬレベルである場合と同様である。但し、図７(b)によれば、交流化信号ＦＲがＨレベルで信号ｄｓがＨレベルの時の出力電位ｄｓ’は＋Ｖ1に設定され、交流化信号ＦＲがＬレベルで信号ｄｓがＨレベルの時の出力電位ｄｓ’は−Ｖ1に設定される。すなわち、電位＋Ｖ1と電位−Ｖ1の中間値である零電位を電位の基準としてみた場合、交流化信号ＦＲがＨレベルの場合に各夜晶層の印加電圧は、交流化信号ＦＲがＬレベルの場合の印加電圧とは極性を反転したものであって、かつ、その絶対値は等しいものとなる。したがって、液晶層に直流成分が印加される事態が回避される結果、液晶１０５の劣化が防止されることになる。
【００４５】
このような実施形態に係る電気光学装置によれば、１フレーム（１ｆ）を、階調特性の電圧比率に応じてサブフィールドＳf1〜Ｓf7に分割し、各サブフィールド毎に、画素にＨレベルまたはＬレベルを書き込んで、１フレームにおける電圧実効値が制御される。このため、データ線１１４に供給されるデータ信号ｄ1’,ｄ2’, ｄ3’, …ｄn’は、電圧±Ｖ1および零電圧の３種類のみである。従って、駆動回路なとの周辺回路においては、高精度のＤ／Ａ変換回路やオペアンプなとのような、アナログ信号を処理するための回路は不要となる。このため、回路構成が大幅に簡略化されるので、装置全体のコストを低く抑えることが可能となる。さらに、データ線１１４に供給されるデータ信号ｄ1’, ｄ2’, ｄ3’, …ｄn’は３種類であるため、素子特性や配線抵抗などの不均一性に起因する表示ムラが原理的に発生しない。このため、本実施形態に係る電気光学装置によれば、高品位かつ高精細な階調表示が可能となる。
【００４６】
また、本実施形態においては、階調にかかわらず画素をオン状態にするＶ_on期間を１フレーム内に割り当て、Ｖ_on期間の長さを液晶の透過率特性が立ち上がり始める電圧Ｖａによって調整できるようにしたので、各種の液晶を用いた電気光学装置に適用することができ、装置の汎用性を拡張することが可能である。
【００４７】
特に、本実施形態においては、スタートパルス発生回路２１０において信号Ｓ_on，Ｓ_offが生成され、電位選択回路１４４０において該信号Ｓ_on，Ｓ_offと交流化信号ＦＲとに基づいて、Ｖ_on，Ｖ_off期間のデータ信号ｄ1’, ｄ2’, ｄ3’, …ｄn’がデータ線１１４に出力されるから、当該期間に対応してフィールドメモリ３０４になんらデータを記憶しておく必要がない。このため、フィールドメモリ３０４のメモリ容量を低く抑えることができ、データアクセスに必要な電力も削減できる。
【００４８】
３．電子機器の具体例
３．１．＜プロジェクタ＞
次に、上述した電気光学装置を具体的な電子機器に用いた例のいくつかについて説明する。
まず、実施形態に係る電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図１１は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置されている。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクタ１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。これにより、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることとなる。
【００４９】
さて、偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、反射型の電気光学装置１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、反射型の電気光学装置１００Ｒによって変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、反射型の電気光学装置１００Ｇによって変調される。
【００５０】
このようにして、電気光学装置１００Ｒ，１００Ｇ，１００Ｂによってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッタ１１４０によって順次合成された後、投写光学系１１６０によって、スクリーン１１７０に投写されることとなる。なお、電気光学装置１００Ｒ、１００Ｂおよび１００Ｇには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは必要ない。
【００５１】
３．２．＜モバイル型コンピュータ＞
次に、上記電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１２は、このパーソナルコンピュータの構成を示す正面図である。図において、モバイル型コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、表示ユニット１２０６とから構成されている。この表示ユニット１２０６は、先に述べた電気光学装置１００の前面にフロントライトを付加することにより構成されている。なお、この構成では、電気光学装置１００を反射直視型として用いることになるので、画素電極１１８において、反射光が様々な方向に散乱するように、凹凸が形成される構成が望ましい。
【００５２】
３．３．＜携帯電話器＞
さらに、上記電気光学装置を、携帯電話器に適用した例について説明する。図１３は、この携帯電誌の構成を示す斜視図である。図において、携帯電話器１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６とともに、電気光学装置１００を備えるものである。この電気光学装置１００にも、必要に応じてその前面にフロントライトが設けられる。また、この構成でも電気光学装置１００が反射直視型として用いられることになるので、画素電極１１８に凹凸が形成される構成が望ましい。
【００５３】
３．４．＜その他＞
電子機器としては、以上説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、上述した電気光学装置が適用可能なのは言うまでもない。
【００５４】
４．変形例
本発明は上述した実施形態に限定されるものではなく、例えば以下のように種々の変形が可能である。
（１）上述した実施形態にあっては、交流化信号ＦＲを１フレームの周期でレベル反転することとしたが、本発明は、これに限られず、例えば、２フレーム以上の周期でレベル反転する構成としても良い。
【００５５】
（２）上記実施形態において対向電極１０８に印加する駆動信号ＬＣＯＭは零電圧であったが、各画素に印加される電圧はトランジスタ１１６の特性、蓄積容量１１９や液晶の容量等によって、電圧がシフトする場合がある。この様な場合には、対向電極１０８に印加する駆動信号ＬＣＯＭのレベルを電圧のシフト量に応じてずらしてもよい。
【００５６】
（３）また、上記実施形態においては、電気光学装置を構成する素子基板１０１をガラスや石英などの非晶質基板とし、ここに半導体簿膜を堆積してＴＦＴを形成したが、本発明は、これに限られない。例えば、素子基板１０１を不透明な半導体基板によって構成し、画素電極１１８をアルミニウムなどの反射性金属から形成し、対向基板１０２をガラスなどから構成すると、電気光学装置１００を反射型として用いることができる。
【００５７】
（４）さらに、上記実施形態は本発明を液晶に用いた電気光学装置に適用した例を説明したが、他の電気光学装置、特に、オンまたはオフの２値的な表示を行う画素を用いて、階調表示を行う電気光学装置のすべてに適用可能である。このような電気光学装置としてはエレクトロルミネッセンス装置やプラズマディスプレイなどが考えられる。特に有機ＥＬの場合は、液晶のような交流駆動をする必要が無く、極性反転をしなくて良い。
【００５８】
（５）上記実施形態において、Ｖ_on期間の長さを規定するデータＤ_onの調整を使用者に委ねるように調整ツマミを設け、これを使用者が操作することによって、データＤ_onの値を可変できるようにしてもよい。くわえて、液晶表示装置の温度、或いは液晶表示装置周辺の温度を温度センサで検出し、検出温度に基づいて、液晶の温度特性に合わせて、データＤ_onの値を可変するようにしてもよい。
【００５９】
ここで、データＤ_on，Ｄ_offの合計は一定であるから、データＤ_onの値を増加、減少させる場合には、これに応じてデータＤ_offの値を変更するとよい。このようにすると、データＤS1，ＤS2，…，ＤS7を変更することなく、データＤ_on，Ｄ_offのみを変更してＶ_on，Ｖ_off期間の長さを変更することができる。このようにＶ_on，Ｖ_off期間を液晶の温度特性に合わせて可変にすると、環境温度が変化に追随して液晶に印加する電圧の実効値を可変することができるので、温度が変化しても、表示される階調やコントラスト比を一定に保つことができる。
【００６０】
【発明の効果】
以上説明したように本発明によれば、１フレーム内の第２の期間において、メモリの内容にかかわらず、所定のタイミング信号に基づいて全画素をオンまたはオフ状態に設定するから、メモリの所要記憶容量を削減し、消費電力を削減できる。
【図面の簡単な説明】
【図１】 本発明の一実施形態の電気光学装置の電気的構成を示すブロック図である。
【図２】 上記実施形態における画素の構成例を示す図である。
【図３】 上記実施形態における各階調数におけるスタートパルスＤＹのタイミングチャートである。
【図４】 上記実施形態におけるデータ変換回路３００のブロック図である。
【図５】 上記実施形態におけるスタートパルス発生回路２１０のブロック図である。
【図６】 上記実施形態におけるデータ線駆動回路１４０のブロック図である。
【図７】 上記実施形態のデータ変換回路３００および電位選択回路１４４０における階調データの変換内容を示す図である。
【図８】 上記実施形態の電気光学装置のタイミングチャートである。
【図９】 上記実施形態における階調データと画素電極１１８への印加波形との関係を示すタイミングチャートである。
【図１０】 上記実施形態における電気光学装置の構造図である。
【図１１】 同電気光学装置を適用した電子機器の一例たるプロジェクタ１１００の構成を示す図である。
【図１２】 同電気光学装置を適用した電子機器の一例たるモバイル型コンピュータ１２００の正面図である。
【図１３】 同電気光学装置を適用した電子機器の一例たる携帯電話器１３００の斜視図である。
【符号の説明】
１００，１００Ｒ，１００Ｇ，１００Ｂ……電気光学装置
１０１……素子基板
１０１ａ……表示領域
１０２……対向基板
１０５……液晶
１０６……遮光膜
１０８……対向電極
１１０……画素
１１２……走査線
１１４……データ線
１１６……トランジスタ
１１８……画素電極
１３０……走査線駆動回路
１４０……データ線駆動回路
２００……タイミング信号生成回路
２１０……スタートパルス発生回路
２１１……カウンタ
２１２……コンパレータ
２１３……マルチプレクサ
２１４……リングカウンタ
２１５……Ｄフリップフロップ
２１６……オア回路
２１８，２１９…デコーダ
３００……データ変換回路
３０１……書込み制御回路
３０２……書込みラッチ回路
３０３……読出し制御回路
３０４……フィールドメモリ
１１００……プロジェクタ
１１１０……偏光照明装置
１１１２……ランプ
１１１４……リフレクタ
１１２０……第１のインテグレータレンズ
１１３０……偏光変換素子
１１４０……偏光ビームスプリッタ
１１４１……ｓ偏光光束反射面
１１５１……ダイクロイックミラー
１１５２……ダイクロイックミラー
１１６０……投写光学系
１１７０……スクリーン
１２００……モバイル型コンピュータ
１２０２……キーボード
１２０４……本体部
１２０６……表示ユニット
１３００……携帯電話器
１３０２……操作ボタン
１３０４……受話口
１３０６……送話口
１４２０……第１のラッチ回路
１４３０……第２のラッチ回路
１４４０……電位選択回路
Claims (10)
- マトリクス状に配設された複数の画素を、１フレーム内の複数のサブフィールド毎にオンまたはオフ状態として、前記１フレーム内における前記各画素の前記オン状態の電圧実効値によって、前記各画素を階調表示させる電気光学装置の駆動方法であって、
各前記サブフィールドに対応して設けられたメモリの各々に対して、前記各画素の階調に応じて、各前記サブフィールドの前記各画素のオンまたはオフ状態を示すデータを記憶する過程と、
前記１フレーム内の一部であり、前記複数のサブフィールドを含む第１の期間において、前記メモリに記憶されたデータに応じて前記複数のサブフィールド毎に前記各画素のオンまたはオフ状態を設定する過程と、
前記１フレーム内の他の期間である第２の期間において、前記メモリに記憶されたデータにかかわらず、所定のタイミング信号に基づいて前記複数の画素をオンまたはオフ状態に設定する過程と、
を有し、
前記第２の期間において、前記複数の画素をオンまたはオフ状態に設定する期間の長さは、前記各画素に印加する電圧実効値を変化させたときに、前記各画素の階調の変化が現れ始める電圧実効値に応じて定められること
を特徴とする電気光学装置の駆動方法。 - 前記第２の期間は、前記画素のオンの指示のみをする信号を供給することを特徴とする請求項１に記載の電気光学装置の駆動方法。
- 前記第２の期間は、前記画素のオンの指示をする信号を供給する期間と前記画素のオフの指示をする信号を供給する期間の両方を有することを特徴とする請求項１に記載の電気光学装置の駆動方法。
- 複数の走査線と複数のデータ線との各交差に対応して配設された画素電極と、前記画素電極毎に設けられ、当該走査線に走査信号が供給されると、当該データ線と当該画素電極との間を導通させるスイッチング素子とからなる画素を１フレーム内の複数のサブフィールド毎にオンまたはオフ状態として、前記１フレーム内における前記各画素の前記オン状態の電圧実効値によって、階調表示させる電気光学装置の駆動回路であって、
各前記サブフィールドに対応して設けられ、前記各画素の階調に応じて、対応する各前記サブフィールドの前記各画素のオンまたはオフ状態を示すデータを記憶するメモリと、
１フレームの一部であり、前記複数のサブフィールドを含む第１の期間において、前記メモリに記憶されたデータに応じて前記複数のサブフィールド毎に前記各画素のオンまたはオフ状態を設定するメモリ対応制御回路と、
前記１フレーム内の他の期間である第２の期間において、前記メモリに記憶されたデータにかかわらず、所定のタイミング信号に基づいて全画素をオンまたはオフ状態に設定するメモリ非対応制御回路と
を有し、
前記第２の期間において、前記複数の画素をオンまたはオフ状態に設定する期間の長さは、前記各画素に印加する電圧実効値を変化させたときに、前記各画素の階調の変化が現れ始める電圧実効値に応じて定められること
を特徴とする電気光学装置の駆動回路。 - 前記第２の期間は、前記画素のオン状態の指示のみをする信号を供給することを特徴とする請求項４記載の電気光学装置の駆動回路。
- 前記第２の期間は、前記画素のオン状態の指示をする信号を供給する期間と前記画素のオフ状態の指示をする信号を供給する期間の両方を有することを特徴とする請求項４記載の電気光学装置の駆動回路。
- マトリクス状に配設された複数の画素を１フレーム内の複数のサブフィールド毎にオンまたはオフ状態として、前記１フレーム内における前記各画素の前記オン状態の電圧実効値によって、前記各画素を階調表示させる電気光学装置であって、
複数の走査線と複数のデータ線との各交差に対応して配設された画素電極と、前記画素電極毎に設けられ、当該走査線を介して供給される走査信号によって、当該データ線と当該画素電極との導通を制御するスイッチング素子とを備えた素子基板と、
前記画素電極に対して対向配置された対向電極を備える対向基板と、
前記素子基板と前記対向基板との問に挟持された電気光学材料と、
前記サブフィールド毎に前記走査信号を前記走査線の各々に順次供給する走査線駆動回路と、
各前記サブフィールドに対応して設けられ、前記各画素の階調に応じて、対応する各前記サブフィールドの前記各画素のオンまたはオフ状態を示すデータを記憶するメモリと、
前記１フレームの一部であり、前記複数のサブフィールドを含む第１の期間において、前記メモリに記憶されたデータに応じて前記複数のサブフィールド毎に前記各画素のオンまたはオフ状態を設定するメモリ対応制御回路と、
前記１フレーム内の他の期間である第２の期間において、前記メモリに記憶されたデータにかかわらず、所定のタイミング信号に基づいて全画素をオンまたはオフ状態に設定するメモリ非対応制御回路とを有し、
前記第２の期間において、前記複数の画素をオンまたはオフ状態に設定する期間の長さは、前記各画素に印加する電圧実効値を変化させたときに、前記各画素の階調の変化が現れ始める電圧実効値に応じて定められることを特徴とする電気光学装置。 - 前記第２の期間は、前記画素のオン状態の指示のみをする信号を供給することを特徴とする請求項７記載の電気光学装置。
- 前記第２の期間は、前記画素のオン状態の指示をする信号を供給する期間と前記画素のオフ状態の指示をする信号を供給する期間の両方を有することを特徴とする請求項８記載の電気光学装置。
- 請求項７乃至９いずれかに記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000359873A JP3800952B2 (ja) | 2000-11-27 | 2000-11-27 | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000359873A JP3800952B2 (ja) | 2000-11-27 | 2000-11-27 | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002162942A JP2002162942A (ja) | 2002-06-07 |
| JP3800952B2 true JP3800952B2 (ja) | 2006-07-26 |
Family
ID=18831564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000359873A Expired - Fee Related JP3800952B2 (ja) | 2000-11-27 | 2000-11-27 | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3800952B2 (ja) |
-
2000
- 2000-11-27 JP JP2000359873A patent/JP3800952B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002162942A (ja) | 2002-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3876600B2 (ja) | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP3680795B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP4110772B2 (ja) | 電気光学装置、駆動回路及び電子機器 | |
| JP3613180B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP4013550B2 (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP2003177723A (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP3661523B2 (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP2001159883A (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP2005189274A (ja) | 画素回路、電気光学装置および電子機器 | |
| JP3991633B2 (ja) | 駆動回路、電気光学装置及び電子機器 | |
| JP3800952B2 (ja) | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP2004233808A (ja) | 液晶装置及びその駆動方法並びに電子機器 | |
| JP3775137B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP3931909B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP3876622B2 (ja) | 電気光学装置の駆動方法、電気光学装置の駆動回路および電気光学装置 | |
| JP3832156B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP3912010B2 (ja) | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP4386608B2 (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
| JP4089734B2 (ja) | 電子機器 | |
| JP3750501B2 (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP2002162944A (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP2002062857A (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP5194329B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP2002311914A (ja) | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置、液晶表示装置および電子機器 | |
| JP2003186448A (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060424 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |