JP3931909B2 - 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 - Google Patents

Description

本発明は、パルス幅変調により階調表示制御を行う電気光学装置の駆動方法、駆動回路および電気光学装置並びに電子機器に関する。

電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器の表示部や液晶テレビなどに広く用いられている。

ここで、従来の電気光学装置は、例えば、次のように構成されている。すなわち、従来の電気光学装置は、マトリクス状に配列した画素電極と、この画素電極に接続されたＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）のようなスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板との間に充填された電気光学材料たる液晶とから構成される。そして、このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して画素電極に、階調に応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素毎に液晶の配向状態が変化するので、画素毎に濃度が変化することになる。このため、階調表示することが可能となるのである。

この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、走査線駆動回路によって、各走査線を順次選択するとともに、第２に、走査線の選択期間において、データ線駆動回路によって、データ線を順次選択し、第３に、選択されたデータ線に、階調に応じた電圧の画像信号をサンプリングする構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。

しかしながら、データ線に印加される画像信号は、階調に対応する電圧、すなわちアナログ信号である。このため、電気光学装置の周辺回路には、Ｄ／Ａ変換回路やオペアンプなどが必要となるので、装置全体のコスト高を招致してしまう。くわえて、これらのＤ／Ａ変換回路、オペアンプなどの特性や、各種の配線抵抗などの不均一性に起因して、表示ムラが発生するので、高品質な表示が極めて困難である、という問題があり、特に、高精細な表示を行う場合に顕著となる。

さらに、液晶等の電気光学物質において、印加電圧と透過率との関係は、電気光学物質の種類に応じて相違する。このため、電気光学装置を駆動する駆動回路としては、各種の電気光学装置に対応できる汎用のものが望まれる。

本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、高品質・高精細な階調表示が可能な電気光学装置、その駆動方法、その駆動回路、さらには、この電気光学装置を用いた電子機器を提供することにある。

上記目的を達成するために、本発明の電気光学装置の駆動方法は、複数の走査線と複数のデータ線との各交差に対応して画素が配置され、前記走査線に走査信号が供給され、前記データ線に印加される電圧にしたがって前記画素に階調表示させる電気光学装置の駆動方法であって、１フレームを第１の期間と第２の期間とに分割する一方、前記第１の期間を複数のサブフィールドに分割し、前記サブフィールド毎に前記走査信号を前記走査線の各々に順次供給し、前記走査線に前記走査信号を供給する際に、当該走査線に対応する前記画素にオン電圧を印加するかまたはオフ電圧を印加するかを指示する２値信号を前記画素に対応するデータ線に供給することによって、前記第１の期間において、前記画素に表示させるべき階調に応じた前記２値信号に基づいて前記画素にオン電圧を印加するかまたはオフ電圧を印加するかを制御し、前記第２の期間において、前記画素にオン電圧を印加するオン期間と前記画素にオフ電圧を印加するオフ期間とを設けて、前記画素に所定期間の間オン電圧を印加することにより前記電気光学装置に用いられる電気光学材料のしきい値電圧に応じた電荷を前記画素に蓄積することを特徴とする。

この電気光学装置の駆動方法によれば、１フレームの第１の期間において、画素のオン（またはオフ）の期間が、当該画素の階調に応じてパルス幅変調される結果、実効値制御による階調表示が行われることになる。この際、各サブフィールドにおいては、画素のオンまたはオフを指示するだけで済む。したがって、第１の発明では、画素への印加信号がディジタル信号となるので、素子特性や配線抵抗などの不均一性に起因する表示ムラが抑えられる結果、高品質かつ高精細な階調表示が可能となる。くわえて、第２の期間においては電気光学材料のしきい値電圧に応じて画素のオン・オフが制御されるので、液晶の組成、セルギャップ、あるいは温度特性が異なる場合でも、第２の期間中に適切な電圧を電気光学材料に印加することができる。この結果、材料特性の相違を第２の期間で吸収することができる。

なお、本発明において、１フレームとは、従来において、水平走査信号および垂直走査信号に同期して水平走査および垂直走査することにより、１枚のラスタ画像を形成するのに要する期間という意味合いで用いている。

ここで、前記オン期間の長さは前記電気光学物質の印加電圧に対する透過率特性のしきい値に応じて決められることが望ましい。

また、本発明の電気光学装置の駆動方法の他の態様では、複数の走査線と複数のデータ線との各交差に対応して画素が配置され、前記走査線に走査信号が供給され、前記データ線に印加される電圧にしたがって前記画素に階調表示させる電気光学装置の駆動方法であって、１フレームを第１の期間と第２の期間とに分割する一方、前記第１の期間を複数のサブフィールドに分割し、前記サブフィールド毎に前記走査信号を前記走査線の各々に順次供給し、前記走査線に前記走査信号を供給する際に、当該走査線に対応する前記画素にオン電圧を印加するかまたはオフ電圧を印加するかを指示する２値信号を前記画素に対応するデータ線に供給することによって、前記第１の期間において、前記画素に表示させるべき階調に応じた前記２値信号に基づいて前記画素にオン電圧を印加するかまたはオフ電圧を印加するかを制御し、前記第２の期間において、前記画素にオン電圧を印加するオン期間を設けて、前記画素に所定期間の間オン電圧を印加することにより前記電気光学装置に用いられる電気光学材料のしきい値電圧に応じた電荷を前記画素に蓄積することを特徴とする。

また、本発明の電気光学装置の駆動回路は、複数の走査線と複数のデータ線との各交差に対応して配設された画素電極と、前記画素電極毎に設けられ、当該走査線を介して供給される走査信号によって、当該データ線と当該画素電極との導通を制御するスイッチング素子と、からなる画素を駆動する電気光学装置の駆動回路であって、１フレームを第１の期間と第２の期間とに分割する一方、前記第１の期間を複数のサブフィールドに分割し、当該第１の期間を分割したサブフィールド毎に前記走査信号を前記走査線の各々に順次供給するとともに、前記第２の期間において、前記画素にオン電圧を印加するオン期間と前記画素にオフ電圧を印加するオフ期間とを設けるように、前記スイッチング素子を導通させる走査信号を前記走査線の各々に順次供給する走査線駆動回路と、前記第１の期間において、前記画素に表示させるべき階調に応じて各サブフィールド毎に前記画素にオン電圧を印加するかまたはオフ電圧を印加するかを指示する２値信号を、それぞれ当該画素に対応する走査線に前記走査信号が供給される際に当該画素に対応するデータ線に供給し、前記第２の期間において、前記電気光学装置に用いられる電気光学材料のしきい値電圧に応じた電荷を当該画素に蓄積するように、前記オン期間に、当該画素に対してオン電圧の印加を指示する信号を当該画素に対応するデータ線に供給し、前記オフ期間に、当該画素に対してオフ電圧の印加を指示する信号を当該画素に対応するデータ線に供給するデータ線駆動回路と、を具備することを特徴とする。

この電気光学装置の駆動回路によれば、画素への印加信号がディジタル信号となるので、素子特性や配線抵抗などの不均一性に起因する表示ムラが抑えられる結果、高品質かつ高精細な階調表示が可能となる。くわえて、第２の期間においては電気光学材料のしきい値電圧に応じて画素のオン・オフが制御されるので、液晶の組成、セルギャップ、あるいは温度特性が異なる場合でも、第２の期間中に適切な電圧を電気光学材料に印加することができる。

また、本発明の電気光学装置の駆動回路の他の態様では、複数の走査線と複数のデータ線との各交差に対応して配設された画素電極と、前記画素電極毎に設けられ、当該走査線を介して供給される走査信号によって、当該データ線と当該画素電極との導通を制御するスイッチング素子と、からなる画素を駆動する電気光学装置の駆動回路であって、１フレームを第１の期間と第２の期間とに分割する一方、前記第１の期間を複数のサブフィールドに分割し、当該第１の期間を分割したサブフィールド毎に前記走査信号を前記走査線の各々に順次供給するとともに、前記第２の期間において、前記画素にオン電圧を印加するオン期間を設けるように、前記スイッチング素子を導通させる走査信号を前記走査線の各々に順次供給する走査線駆動回路と、前記第１の期間において、前記画素に表示させるべき階調に応じて各サブフィールド毎に前記画素にオン電圧を印加するかまたはオフ電圧を印加するかを指示する２値信号を、それぞれ当該画素に対応する走査線に前記走査信号が供給される際に当該画素に対応するデータ線に供給し、前記第２の期間において、前記電気光学装置に用いられる電気光学材料のしきい値電圧に応じた電荷を当該画素に蓄積するように、前記オン期間に、当該画素に対してオン電圧の印加を指示する信号を当該画素に対応するデータ線に供給するデータ線駆動回路と、を具備することを特徴とする。

また、本発明の電気光学装置は、複数の走査線と複数のデータ線との各交差に対応して配設された画素電極と、前記画素電極毎に設けられ、当該走査線を介して供給される走査信号によって、当該データ線と当該画素電極との導通を制御するスイッチング素子と、からなる画素を備えた素子基板と、前記素子基板に対して対向配置された対向基板と、前記素子基板と前記対向基板との間に挟持された電気光学材料と、１フレームを第１の期間と第２の期間とに分割する一方、前記第１の期間を複数のサブフィールドに分割し、当該第１の期間を分割したサブフィールド毎に前記走査信号を前記走査線の各々に順次供給するとともに、前記第２の期間において、前記画素にオン電圧を印加するオン期間と前記画素にオフ電圧を印加するオフ期間とを設けるように、前記スイッチング素子を導通させる走査信号を前記走査線の各々に順次供給する走査線駆動回路と、前記第１の期間において、前記画素に表示させるべき階調に応じて各サブフィールド毎に前記画素にオン電圧を印加するかまたはオフ電圧を印加するかを指示する２値信号を、それぞれ当該画素に対応する走査線に前記走査信号が供給される際に当該画素に対応するデータ線に供給し、前記第２の期間において、前記電気光学装置に用いられる電気光学材料のしきい値電圧に応じた電荷を当該画素に蓄積するように、前記オン期間に、当該画素に対してオン電圧の印加を指示する信号を当該画素に対応するデータ線に供給し、前記オフ期間に、当該画素に対してオフ電圧の印加を指示する信号を当該画素に対応するデータ線に供給するデータ線駆動回路と、を具備することを特徴とする。

この電気光学装置によれば、画素への印加信号がディジタル信号となるので、素子特性や配線抵抗などの不均一性に起因する表示ムラが抑えられる結果、高品質かつ高精細な階調表示が可能となる。

また、本発明の電気光学装置の他の態様では、複数の走査線と複数のデータ線との各交差に対応して配設された画素電極と、前記画素電極毎に設けられ、当該走査線を介して供給される走査信号によって、当該データ線と当該画素電極との導通を制御するスイッチング素子と、からなる画素を備えた素子基板と、前記素子基板に対して対向配置された対向基板と、前記素子基板と前記対向基板との間に挟持された電気光学材料と、１フレームを第１の期間と第２の期間とに分割する一方、前記第１の期間を複数のサブフィールドに分割し、当該第１の期間を分割したサブフィールド毎に前記走査信号を前記走査線の各々に順次供給するとともに、前記第２の期間において、前記画素にオン電圧を印加するオン期間を設けるように、前記スイッチング素子を導通させる走査信号を前記走査線の各々に順次供給する走査線駆動回路と、前記第１の期間において、前記画素に表示させるべき階調に応じて各サブフィールド毎に前記画素にオン電圧を印加するかまたはオフ電圧を印加するかを指示する２値信号を、それぞれ当該画素に対応する走査線に前記走査信号が供給される際に当該画素に対応するデータ線に供給し、前記第２の期間において、前記電気光学装置に用いられる電気光学材料のしきい値電圧に応じた電荷を当該画素に蓄積するように、前記オン期間に、当該画素に対してオン電圧の印加を指示する信号を当該画素に対応するデータ線に供給するデータ線駆動回路と、を具備することを特徴とする。

また、本発明の電子機器にあっては、上記電気光学装置を備えているので、Ｄ／Ａ変換回路やオペアンプなどが不要となる上に、さらに、これらのＤ／Ａ変換回路、オペアンプなどの特性や、各種の配線抵抗などの不均一性の影響を受けない。したがって、この電子機器によれば、コストが抑えられるとともに、高品質かつ高精細な階調表示が可能となる。

以下、本発明の実施形態について図面を参照して説明する。

＜理論的前提＞
まず、本実施形態について説明する前に、本実施形態に係る電気光学装置の前提となるサブフィールドなる概念について説明する。一般に、電気光学材料として液晶を用いた液晶装置において、液晶層に印加される電圧実効値（電圧を一定として、オン電圧のパルス幅を変化させた場合）と相対透過率（または反射率）との関係は、電圧無印加状態において黒表示を行うノーマリーブラックモードを例にとれば、図１（ａ）に示されるような関係にある。すなわち、液晶層に印加される電圧実効値が増すにつれて、透過率が非線形に増加して飽和する。なお、ここでいう相対透過率とは、透過光量の最低値および最高値を、それぞれ０％および１００％として正規化したものである。

ここで、本実施形態に係る電気光学装置が８階調表示を行うものとし、３ビットで示される階調（濃淡）データが、それぞれ同図に示される透過率を指示するものとする。この際、透過率０％と透過率１００％とを除いた中間透過率において液晶層に印加される電圧実効値を、それぞれ、Ｖ１、Ｖ２、…、Ｖ６とすると、従来では、これらの電圧が、データ線を介して液晶層に印加される構成となっていた。このため、従来の技術で説明したように、中間階調に対応する電圧Ｖ１、Ｖ２、…、Ｖ６については、Ｄ／Ａ変換回路やオペアンプなどのアナログ回路の特性や、各種の配線抵抗などのばらつきによる影響を受けやすく、さらに、画素同士でみて不均一となり易いので、高品質かつ高精細な階調表示が困難であった。

そこで、本実施形態に係る電気光学装置では、第１に、液晶層に瞬間的に印加する電圧を、例えば、Ｌレベルに相当する電圧ＶＬ（＝０）と、Ｈレベルに相当する電圧ＶＨのいずれかとする構成を採用する。

一方、この構成において、１フレーム（１ｆ）の全期間にわたって液晶層に電圧ＶＬを印加すれば、当該全期間においてオフ表示となるから、透過率は０％となる。さらに、１フィールド期間のうち、液晶層に電圧ＶＬを印加する期間と、電圧ＶＨを印加する期間との比率を制御して、液晶層に印加される電圧実効値がＶ１、Ｖ２、…、Ｖ６となるように構成すれば、当該電圧に対応する階調表示が可能となるはずである。また、液晶層に印加される電圧実効値がＶ７を越えても、飽和性であるがゆえに透過率は１００％となる。
ここで、透過率が０％から立ち上がり始める電圧値をＶａとすれば、Ｖ１、Ｖ２、…、Ｖ６は、Ｖａ＋（Ｖ１−Ｖａ）、Ｖａ＋（Ｖ２−Ｖａ）、…、Ｖａ＋（Ｖ６−Ｖａ）、と表すことができる。換言すれば、必要な透過率に対応する実効電圧値をＶｄとすれば、Ｖｄは、透過率０％から立ち上がり始める電圧値ＶａとＶｄ−Ｖａの合計として与えられる。また、上述したように、本実施形態においては、１フレーム期間のうち、液晶層に電圧ＶＬを印加する期間と、電圧ＶＨを印加する期間との比率を制御して、液晶層に印加される電圧実効値がＶｄとなるようにする。

そこで、本実施形態に係る電気光学装置では、第２に、１フレーム（１ｆ）期間の一部の期間（第１の期間）を階調データに応じた実効電圧値Ｖｄ−Ｖａを発生させるために必要な期間として確保し、当該期間を複数の期間に分割し、階調データに基づいて、各期間毎に液晶層に電圧ＶＬを印加するが、電圧ＶＨを印加するかを決定し、これにより液晶層にＶｄ−Ｖａなる値の実効電圧を印加する。

以下の説明では、分割された複数の期間をサブフィールドと称することにする。

また、本実施形態に係る電気光学装置では、第３に、１フレーム（１ｆ）期間の他の期間（第２の期間：サブフィールド以外の期間）において、透過率０％から立ち上がり始める電圧値Ｖａが実効電圧値として液晶層に印加されるように、液晶層に電圧ＶＬを印加するか、電圧ＶＨを印加するかを決定する。なお、以下の説明では、液晶層に電圧ＶＨを印加する期間をＶｏｎ期間、液晶層に電圧ＶＬを印加する期間をＶｏｆｆ期間と称する。

ところで、液晶の印加電圧に対する透過率特性において、そのしきい値電圧Ｖｔｈは、液晶の組成や液晶層の厚さ（セルギャップ）あるいは環境温度によって変化する。ここで、しきい値電圧とは、透過率１０％を得るのに必要な液晶に印加する電圧である。図１（ｂ）に示す例では、透過率特性Ｘ、Ｙ、Ｚの順にしきい値電圧Ｖｔｈが大きくなる。ここで、階調表示に必要な実効電圧は、透過率特性Ｘの場合にはＶａｘからＶｂｘまでの範囲にあり、一方、透過率特性Ｚの場合にはＶａｚからＶｂｚまでの範囲にある。したがって、液晶の種類によって、階調表示に必要な実効電圧の範囲が異なる。電圧Ｖａは、液晶の種類のよって相違し、しきい値電圧Ｖｔｈに応じて定まる値である。換言すれば、電気光学装置に用いられる液晶のしきい値電圧Ｖｔｈに応じて、電圧Ｖａは変化する。一方、電気光学装置の駆動回路においては、各種の電気光学装置に対応できる汎用のものが望まれる。

そこで、本実施形態に係る電気光学装置では、第４に、電気光学装置に用いられる液晶のしきい値電圧Ｖｔｈに応じて、上述した他の期間（第２の期間Ｔ２）中に液晶層に電圧ＶＨを印加するＶｏｎ期間を可変するようにしている。

図２に、１フレームの分割の態様を示す。図２（ａ）は、１フレームの開始直後から第２の期間Ｔ２が開始し、これが終了した後、サブフィールドに分割された第１の期間が開始する態様である。また、図２（ｂ）は第２の期間Ｔ２のＶｏｎ期間とＶｏｆｆ期間とが分離されており、これらの期間の間に第１の期間Ｔ１が介挿されている態様である。さらに、図２（ｃ）は、第１の期間Ｔ１の中に、第２の期間Ｔ２が分散されている態様である。液晶の階調表示はそこに印加される電圧の実効値で定まるため、１フレームの中で各サブフィールドやＶｏｎ期間、Ｖｏｆｆ期間をどのように配置してもよい。

ここで、図１（ａ）に示すように階調データが３ビットであるとすれば、図２に示すように上述した第１の期間Ｔ１を７つの期間に分割する。この分割した７つの期間を便宜的にサブフィールドＳｆ１、Ｓｆ２、…、Ｓｆ６、Ｓｆ７と称することにする。そして例えば、この電気光学装置に用いられる液晶の透過率特性が図１（ｂ）に示すＸであるとする。この場合には、まず、第２の期間Ｔ２において、電圧Ｖａｘに相当する実効電圧を液晶に印加する必要がある。ここで、電圧実効値は、電圧瞬時値の２乗を１周期（１フレーム）にわたって平均化した平根で与えられる。このため、電圧ＶＨを印加するＶｏｎ期間を、１フレーム（１ｆ）に対して（Ｖａｘ／ＶＨ）２の期間に設定する。これにより、すべの画素に対して、階調データとは関係無く、少なくとも液晶層にＶａｘといった電圧値を実効電圧として印加することができる。

また、ある画素の階調データが（００１）である場合（すなわち、当該画素の透過率を１４．３％とする階調表示を行う場合）、１フレーム（１ｆ）期間のうち、サブフィールドＳｆ１において、当該画素の液晶層に電圧ＶＨを印加する一方、他の期間において電圧ＶＬ（＝０）を印加する構成とする。この場合、サブフィールドＳｆ１の期間は、Ｖ１−Ｖａｘといった電圧値を実効電圧として印加することができる期間として設定する。したがって、第１の期間においてサブフィールドＳｆ１のみに電圧ＶＨを印加することにより、液晶に電圧値Ｖ１を実効電圧値として印加することになるので、当該画素の透過率を１４．３％とする中間階調表示が可能となる。

また例えば、階調データが（０１０）である場合（すなわち、当該画素の透過率を２８．６％とする階調表示を行う場合）、１フレーム（１ｆ）期間のうち、サブフィールドＳｆ１とサブフィールドＳｆ２とにおいて、当該画素の液晶層に電圧ＶＨを印加する一方、他の期間において電圧ＶＬを印加する構成とする。ここで、サブフィールドＳｆ１とサブフィールドＳｆ２との累積期間を、Ｖ２−Ｖａｘといった電圧値を実効電圧として印加することができる期間として設定する。これにより、１フレーム（１ｆ）期間において液晶層に印加される電圧実効値が電圧Ｖ２となるので、当該画素の透過率を２８．６％とする中間階調表示が可能となる。

同様に例えば、階調データが（０１１）である場合（すなわち、当該画素の透過率を４２．９％とする階調表示を行う場合）、１フレーム（１ｆ）期間のうち、サブフィールドＳｆ１〜Ｓｆ３とにおいて、当該画素の液晶層に電圧ＶＨを印加する一方、他の期間において電圧ＶＬを印加する構成とする。ここで、サブフィールドＳｆ１〜Ｓｆ３の累積期間を、Ｖ３−Ｖａｘといった電圧値を実効電圧として印加することができる期間として設定する。これにより、１フレーム（１ｆ）期間において液晶層に印加される電圧実効値が電圧Ｖ３となるので、当該画素の透過率を４２．９％とする中間階調表示が可能となる。以下、同様にして、サブフィールドＳｆ４〜Ｓｆ７の期間が各々設定される。

このように、第１の期間を７つのサブフィールドＳｆ１、Ｓｆ２、…、Ｓｆ７に分割するとともに階調データに応じて、各サブフィールドに電圧ＶＨまたは電圧ＶＬを液晶層に印加するか否かを決定し、第２の期間において、透過率０％から立ち上がり始める電圧値Ｖａが実効電圧値として液晶層に印加されるように、液晶層に電圧ＶＬを印加するが、電圧ＶＨを印加するかを決定したので、当該液晶層に印加される電圧はＶＬおよびＶＨの２値であるにもかかわらず、各透過率に対応する階調表示が可能となる。そこで、以下、このための構成について図面を参照して説明する。

＜全体構成＞
まず、本実施形態に係る電気光学装置は、電気光学材料として液晶を用いた液晶装置であり、後述するように素子基板と対向基板とが、互いに一定の間隙を保って貼付され、この間隙に電気光学材料たる液晶が挟持される構成となっている。また、本実施形態に係る電気光学装置では、素子基板として半導体基板が用いられ、ここに、画素を駆動するトランジスタとともに、周辺駆動回路などが形成されたものである。なお、この例の電気光学装置は図２（ｂ）に示すように１フレームを、Ｖｏｎ期間、サブフィールドＳｆ１〜Ｓｆ７、Ｖｏｆｆ期間の順に分割するものとする。

図３は、この電気光学装置の電気的な構成を示すブロック図である。図において、タイミング信号生成回路２００は、図示せぬ上位装置から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫにしたがって、次に説明する各種のタイミング信号やクロック信号などを生成するものである。まず、第１に交流化信号ＦＲは、１フレーム毎にレベル反転する信号である。

第２に、交流化駆動信号ＬＣＯＭは、１フレーム毎にレベル反転して、対向基板の対向電極に印加される信号である。なお、交流化駆動信号ＬＣＯＭは交流化信号ＦＲに対してラッチパルスＬＰの１クロック分位相が遅れている。第３に、スタートパルスＤＹは、Ｖｏｎ期間、Ｖｏｆｆ期間の開始および各サブフィールドにおいて最初に出力されるパルス信号である。第４に、クロック信号ＣＬＹは、走査側（Ｙ側）の水平走査期間を規定する信号である。第５に、ラッチパルスＬＰは、水平走査期間の最初に出力されるパルス信号であって、クロック信号ＣＬＹのレベル遷移（すなわち、立ち上がりおよび立ち下がり）時に出力されるものである。第６に、クロック信号ＣＬＸは、いわゆるドットクロックを規定する信号である。

一方、素子基板上における表示領域１０１ａには、複数本の走査線１１２が、図においてＸ（行）方向に延在して形成され、また、複数本のデータ線１１４が、Ｙ（列）方向に沿って延在して形成されている。そして、画素１１０は、走査線１１２とデータ線１１４との各交差に対応して設けられて、マトリクス状に配列している。ここで、説明の便宜上、本実施形態では、走査線１１２の総本数をｍ本とし、データ線１１４の総本数をｎ本として（ｍ、ｎはそれぞれ２以上の整数）、ｍ行×ｎ列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。

＜画素の構成＞
画素１１０の具体的な構成としては、例えば、図４（ａ）に示されるものが挙げられる。この構成では、トランジスタ（ＭＯＳ型ＦＥＴ）１１６のゲートが走査線１１２に、ソースがデータ線１１４に、ドレインが画素電極１１８に、それぞれ接続されるとともに、画素電極１１８と対向電極１０８との間に電気光学材料たる液晶１０５が挟持されて液晶層が形成されている。ここで、対向電極１０８は、後述するように、実際には画素電極１１８と対向するように対向基板に一面に形成される透明電極である。なお、対向電極１０８の電位は、通常の電気光学装置おいては、一定値に保たれるが、本実施形態に係る電気光学装置においては、前述した交流化駆動信号ＬＣＯＭが印加されて、１フレーム毎にレベル反転する構成となっている。また、画素電極１１８と対向電極１０８との間においては蓄積容量１１９が形成されて、液晶層に蓄積される電荷のリークを防止している。なお、この実施例では、蓄積容量１１９を画素電極１１９と対向電極１０８の間に形成したが、画素電極１１９と接地電位ＧＮＤ間や画素電極１１９とゲート線間等に形成しても良い。

ここで、図４（ａ）に示される構成では、トランジスタ１１６として一方のチャネル型のみが用いられているために、オフセット電圧が必要となるが、図４（ｂ）に示されるように、Ｐチャネル型トランジスタとＮチャネル型トランジスタとを相補的に組み合わせた構成とすれば、オフセット電圧の影響をキャンセルすることができる。ただし、この相補型構成では、走査信号として互いに排他的レベルを供給する必要が生じるため、１行の画素１１０に対して走査線１１２ａ、１１２ｂの２本が必要となる。

さらに、画素１１０の構成としては、図４（ｃ）に示されるものであってもよい。この例では、データ線１１４が２本のデータ線１１４ａ及び１１４ｂから構成されている。データ線１１４ａにはデータ信号が供給される一方、データ線１１４ｂにはデータ信号の極性を反転させた反転データ信号が供給されるようになっている。また、トランジスタ（ＭＯＳ型ＦＥＴ）１２０及び１２１のゲートは走査線１１２に接続され、トランジスタ１２０のソースはデータ線１１４ａに、トランジスタ１２１のソースはデータ線１１４ｂに各々接続されている。そして、トランジスタ１２０及び１２１のドレイン間には、インバータ１２２及び１２３がラッチ回路として設けられている。くわえて、オン電圧Ｖｏｎとオフ電圧Ｖｏｆｆを各々供給する電圧供給線１２６及び１２７が設けられており、トランスファーゲート１２４及び１２５を介して、これらの電圧が選択的に画素電極１１８へ印加されるようになっている。なお、トランスファーゲート１２４及び１２５は、制御入力端子のレベルがＨレベルの時、オン状態となる一方、当該レベルがＬレベルの時、オフ状態となるように構成されている。

この例では、走査線１１２の電圧がＨレベルの場合、トランジスタ１２０および１２１がオン状態となるから、データ信号および反転データ信号がトランスファーゲート１２４及び１２５の制御入力端子に各々供給される。したがって、データ信号のレベルがＨレベルであればオン電圧Ｖｏｎが画素電極１１８に印加される一方、当該レベルがＬレベルであればオン電圧Ｖｏｆｆが画素電極１１８に印加される。逆に、走査線１１２の電圧がＬレベルの場合には、トランジスタ１２０および１２１がオン状態となるから、ラッチ回路（インバータ１２２及び１２３）によって、直前の状態が維持されることになる。

＜スタートパルス生成回路＞
上述したように本実施形態においては、１フレームを、階調データに応じて各サブフィールド毎に２値電圧を液晶層に印加する第１の期間Ｔ１と、液晶のしきい値電圧に応じて２値電圧を液晶層に印加する第２の期間Ｔ２に分割している。

Ｖｏｎ期間、Ｖｏｆｆ期間、およびサブフィールドの切り替わりはスタートパルスＤＹによって制御される。このスタートパルスＤＹはタイミング信号生成回路２００の内部で生成される。ここで、タイミング信号生成回路２００において、スタートパルスＤＹを生成するスタートパルス生成回路の構成を説明する。

図５は、スタートパルス生成回路の構成例を示すブロック図である。図５に示すように、スタートパルス生成回路２１０は、カウンタ２１１、コンパレータ２１２、マルチプレクサ２１３、リングカウンタ２１４、Ｄフリップフロップ２１５、およびオア回路２１６から構成されている。

カウンタ２１１はドットクロックＤＣＬＫをカウントするが、オア回路２１６の出力信号によってカウント値がリセットされるようになっている。また、オア回路２１６の一方の入力端子には、フィールドの開始において、ドットクロックＤＣＬＫの１周期の期間だけＨレベルとなるリセット信号ＲＳＥＴが供給されるようになっている。したがって、カウンタ２１１は、少なくともフレームの開始時点において、カウント値がリセットされるようになっている。

コンパレータ２１２は、カウンタ２１１のカウント値とマルチプレクサ２１３の出力データ値を比較し、両者が一致する時、Ｈレベルとなる一致信号を出力する。マルチプレクサ２１３は、スタートパルスＤＹの数をカウントするリングカウンタ２１４のカウント結果に基づいて、データＤｏｎ、Ｄｓ１、Ｄｓ２、…、Ｄｓ７、Ｄｏｆｆを選択出力する。ここで、データＤｏｎ、Ｄｓ１、Ｄｓ２、…、Ｄｓ７、Ｄｏｆｆは、図２（ｂ）に示す各期間Ｖｏｎ、Ｓｆ１、Ｓｆ２、…、Ｓｆ７、Ｖｏｆｆに各々対応するものである。また、データＤｏｎは、液晶のしきい値電圧Ｖｔｈに応じて定められたものであり、可変することが可能である。例えば、電気光学装置の製品機種毎に予め設定してもよいし、あるいは、各製品のバラツキを補償するために、出荷時に調整するようにしてもよい。さらに、調整を使用者に委ねるように調整ツマミを設け、これを使用者が操作することによって、データＤｏｎの値を可変できるようにしてもよい。くわえて、液晶表示装置の温度、或いは液晶表示装置周辺の温度を温度センサで検出し、検出温度に基づいて、液晶の温度特性に合わせて、データＤｏｎの値を可変するようにしてもよい。なお、データＤｏｎの値とデータＤｏｆｆの値の合計は一定であるから、データＤｏｎの値を増加、減少させる場合には、これに応じてデータＤｏｆｆの値を変更する。このように、Ｖｏｎ期間の長さを液晶の温度特性に合わせて可変すると、環境温度が変化に追随して液晶に印加する電圧の実効値を可変することができるので、温度が変化しても、表示される階調やコントラスト比を一定に保つことができる。

また、コンパレータ２１２は、カウンタのカウント値が、サブフィールドの区切りに達すると一致信号を出力することになる。この一致信号は、オア回路２１６を介してカウンタ２１１のリセット端子にフィードバックされるから、カウンタ２１１はサブフィールドの区切りから再びカウントを開始することになる。また、Ｄフリップフロップ２１５は、オア回路２１６の出力信号を、Ｙクロック信号ＹＣＬＫによってラッチして、スタートパルスＤＹを生成する。

＜走査線駆動回路＞
説明を再び図３に戻す。走査線駆動回路１３０は、いわゆるＹシフトレジスタと呼ばれるものであり、サブフィールドの最初に供給されるスタートパルスＤＹをクロック信号ＣＬＹにしたがって転送し、走査線１１２の各々に走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍとして順次排他的に供給するものである。

＜データ線駆動回路＞
また、データ線駆動回路１４０は、ある水平走査期間において２値信号Ｄｓをデータ線１１４の本数に相当するｎ個順次ラッチした後、ラッチしたｎ個の２値信号Ｄｓを、次の水平走査期間において、それぞれ対応するデータ線１１４にデータ信号ｄ１、ｄ２、ｄ３、…、ｄｎとして一斉に供給するものである。ここで、データ線駆動回路１４０の具体的な構成は、図６に示される通りである。すなわち、データ線駆動回路１４０は、Ｘシフトレジスタ１４１０と、第１のラッチ回路１４２０と、第２のラッチ回路１４３０とから構成されている。このうち、Ｘシフトレジスタ１４１０は、水平走査期間の最初に供給されるラッチパルスＰをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎとして順次排他的に供給するものである。次に、第１のラッチ回路１４２０は、２値信号Ｄｓをラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎの立ち下がりにおいて順次ラッチするものである。そして、第２のラッチ回路１４３０は、第１のラッチ回路１４２０によりラッチされた２値信号Ｄｓの各々をラッチパルスＬＰの立ち下がりにおいて一斉にラッチするとともに、データ線１１４の各々にデータ信号ｄ１、ｄ２、ｄ３、…、ｄｎとして供給するものである。

＜データ変換回路＞
次に、データ変換回路３００について説明する。サブフィールドＳｆ１〜Ｓｆ７毎に、階調に応じてＨレベルまたはＬレベルを書き込むためには、画素に対応する階調データを何らかの形で変換する必要がある。また、２値の電圧を書き込むことによって、液晶の透過率特性が０％から立ち上がり始める電圧Ｖａを実効電圧として液晶層に印加するためには、Ｖｏｎ期間中、液晶層にＨレベルの電圧を印加する必要がある。

図３におけるデータ変換回路３００はこのために設けられたものである。すなわち、データ変換回路３００は、垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに同期して供給され、かつ、画素毎に対応する３ビットの階調データＤ０〜Ｄ２を、サブフィールドＳｆ１〜Ｓｆ７毎に２値信号Ｄｓに変換するとともに、Ｖｏｎ期間にＨレベルの２値信号Ｄｓを、Ｖｏｆｆ期間にＬレベルの２値信号Ｄｓを各画素に供給する構成となっている。

ここで、データ変換回路３００では、１フレームにおいて、どのサブフィールドであるか、また、Ｖｏｎ期間、Ｖｏｆｆ期間であるかを認識する構成が必要となる。この構成については、例えば、次のような手法で認識することができる。

すなわち、本実施形態では、交流化駆動のために、対向電極１０８の電位を交流化駆動信号ＬＣＯＭによって１フレーム毎に反転しているので、データ変換回路３００内部に、スタートパルスＤＹを計数するとともに、当該カウンタ結果を交流化信号ＦＲのレベル遷移（立ち上がりおよび立ち下がり）でリセットするカウンタを設けて、当該カウント結果を参照することで、現状のサブフィールド等を認識することができる。

また、データ変換回路３００は、交流化信号ＦＲのレベルに応じて、階調データＤ０〜Ｄ２を２値信号Ｄｓに変換する必要がある。具体的には、データ変換回路３００は、階調データＤ０〜Ｄ２に対応する２値信号Ｄｓを、交流化信号ＦＲがＬレベルである場合には、図７（ａ）に示される内容にしたがって出力する一方、交流化信号ＦＲがＨレベルである場合には、図７（ｂ）に示される内容にしたがって出力する構成となっている。くわえて、Ｖｏｎ期間においてはＨレベルの電圧を、Ｖｏｆｆ期間においてはＬレベルの電圧を実効的に液晶層に印加する必要がある。このため、これらの期間においては、交流化信号ＦＲのレベルに応じて、図７に示される２値信号Ｄｓを出力する構成となっている。

なお、この２値信号Ｄｓについては、走査線駆動回路１３０およびデータ線駆動回路１４０における動作に同期して出力する必要があるので、データ変換回路３００には、スタートパルスＤＹと、水平走査に同期するクロック信号ＣＬＹと、水平走査期間の最初を規定するラッチパルスＬＰと、ドットクロック信号に相当するクロック信号ＣＬＸとが供給されている。また、上述したように、データ線駆動回路１４０では、ある水平走査期間において、第１のラッチ回路１４２０が点順次的に２値信号をラッチした後、次の水平走査期間において、第２のラッチ回路１４３０が、データ信号ｄ１、ｄ２、ｄ３、…、ｄｎとして一斉に各データ線１１４に供給する構成となっているので、データ変換回路３００は、走査線駆動回路１３０およびデータ線駆動回路１４０における動作と比較して、１水平走査期間だけ先行するタイミングで２値信号Ｄｓを出力する構成となっている。

＜動作＞
次に、上述した実施形態に係る電気光学装置の動作について説明する。図８は、この電気光学装置の動作を説明するためのタイミングチャートである。

まず、交流化信号ＦＲは、１フレーム（１ｆ）毎にレベル反転する信号である。

一方、スタートパルスＤＹは、Ｖｏｎ期間、Ｖｏｆｆ期間、および各サブフィールドの開始時に供給される。

ここで、交流化信号ＦＲがＬレベルとなる１フレーム（１ｆ）において、スタートパルスＤＹが供給されると、走査線駆動回路１３０（図３参照）におけるクロック信号ＣＬＹにしたがった転送によって、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍが期間（ｔ）に順次排他的に出力される。なお、期間（ｔ）は、最も短いサブフィールドよりもさらに短い期間に設定されている。

さて、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍは、それぞれクロック信号ＣＬＹの半周期に相当するパルス幅を有し、また、上から数えて１本目の走査線１１２に対応する走査信号Ｇ１は、スタートパルスＤＹが供給された後、クロック信号ＣＬＹが最初に立ち上がってから、少なくともクロック信号ＣＬＹの半周期だけ遅延して出力される構成となっている。したがって、スタートパルスＤＹが供給されてから、走査信号Ｇ１が出力されるまでに、ラッチパルスＬＰの１ショット（Ｇ０）がデータ線駆動回路１４０に供給されることになる。

そこで、このラッチパルスＬＰの１ショット（Ｇ０）が供給された場合について検討してみる。まず、このラッチパルスＬＰの１ショット（Ｇ０）がデータ線駆動回路１４０に供給されると、データ線駆動回路１４０（図６参照）におけるクロック信号ＣＬＸにしたがった転送によって、ラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎが水平走査期間（１Ｈ）に順次排他的に出力される。なお、ラッチ号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎは、それぞれクロック信号ＣＬＸの半周期に相当するパルス幅を有している。

この際、図６における第１のラッチ回路１４２０は、ラッチ信号Ｓ１の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて１本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチし、次に、ラッチ信号Ｓ２の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて２本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチし、以下、同様に、上から数えて１本目の走査線１１２と、左から数えてｎ本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチする。

これにより、まず、図３において上から１本目の走査線１１２との交差に対応する画素１行分の２値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされることになる。なお、データ変換回路３００は、第１のラッチ回路１４２０によるラッチのタイミングに合わせて、各画素の階調データＤ０〜Ｄ２を２値信号Ｄｓに変換して出力することはいうまでもない。また、ここでは、交流化信号ＦＲがＬレベルの場合を想定しているので、図７（ａ）に示されるテーブルが参照され、さらに、サブフィールドＳｆ１に相当する２値信号Ｄｓが、階調データＤ０〜Ｄ２に応じて出力されることになる。

次に、クロック信号ＣＬＹが立ち下がって、走査信号Ｇ１が出力されると、図３において上から数えて１本目の走査線１１２が選択される結果、当該走査線１１２との交差に対応する画素１１０のトランジスタ１１６がすべてオンとなる。

一方、当該クロック信号ＣＬＹの立ち下がりによってラッチパルスＬＰが出力される。そして、このラッチパルスＬＰの立ち下がりタイミングにおいて、第２のラッチ回路１４３０は、第１のラッチ回路１４２０によって点順次的にラッチされた２値信号Ｄｓを、対応するデータ線１１４の各々にデータ信号ｄ１、ｄ２、ｄ３、…、ｄｎとして一斉に供給する。このため、上から数えて１行目の画素１１０においては、データ信号ｄ１、ｄ２、ｄ３、…、ｄｎの書込が同時に行われることとなる。

この書込と並行して、図３において上から２本目の走査線１１２との交差に対応する画素１行分の２値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされる。
そして、以降同様な動作が、ｍ本目の走査線１１２対応する走査信号Ｇｍが出力されるまで繰り返される。すなわち、ある走査信号Ｇｉ（ｉは、１≦ｉ≦ｍを満たす整数）が出力される１水平走査期間（１Ｈ）においては、ｉ本目の走査線１１２に対応する画素１１０の１行分に対するデータ信号ｄ１〜ｄｎの書込と、（ｉ＋１）本目の走査線１１２に対応する画素１１０の１行分に対する２値信号Ｄｓの点順次的なラッチとが並行して行われることになる。なお、画素１１０に書き込まれたデータ信号は、次のサブフィールドＳｆ２における書込まで保持される。

以下同様な動作が、サブフィールドの開始を規定するスタートパルスＤＹが供給される毎に繰り返される。ただし、データ変換回路３００（図１参照）は、階調データＤ０〜Ｄ２から２値信号Ｄｓへの変換については、サブフィールドＳｆ１〜Ｓｆ７のうち、対応するサブフィールドの項目が参照される。

また、Ｖｏｎ期間およびＶｏｆｆ期間においても、同様の書き込みが行われる。但し、Ｖｏｎ期間においては、２値信号Ｄｓのレベルは常にＨレベルである一方、Ｖｏｆｆ期間においては、２値信号Ｄｓのレベルは常にＬレベルである。

さらに、１フレーム経過後、交流化信号ＦＲがＨレベルに反転した場合においても、各サブフィールドにおいて同様な動作が繰り返される。ただし、階調データＤ０〜Ｄ２から２値信号Ｄｓへの変換については、図７（ｂ）に示されるテーブルが参照されることになる。また、Ｖｏｎ期間およびＶｏｆｆ期間においても図７（ｂ）に示されるテーブルが参照される。

次に、このような動作が行われることによって、画素１１０における液晶層への印加電圧について検討する。図９は、階調データと、画素１１０における画素電極１１８への印加波形を示すタイミングチャートである。

例えば、交流化駆動信号ＬＣＯＭがＬレベルである場合に、ある画素の階調データＤ０〜Ｄ２が（０００）であるとき、図７（ａ）に示される変換内容に従う結果、当該画素の画素電極１１８には、図９に示されるように、Ｖｏｎ期間はＨレベル、他の期間はＬレベルが書き込まれる。ここで、上述したようにＶｏｎ期間にＨレベルを書き込んだ場合、当該液晶層に印加される電圧実効値はＶａとなる。したがって、当該画素の透過率は、階調データ（０００）に対応して０％となる。

また、ある画素の階調データＤ０〜Ｄ２が（１００）であるとき、図７（ａ）に示される変換内容に従う結果、当該画素の画素電極１１８には、図９に示されるように、Ｖｏｎ期間およびサブフィールドＳｆ１〜Ｓｆ４においてはＨレベルが、以降のサブフィールドＳｆ５〜Ｓｆ７およびＶｏｆｆ期間においてはＬレベルが、それぞれ書き込まれる。ここで、サブフィールドＳｆ１〜Ｓｆ４の期間が１フレーム（１ｆ）において占める割合は（Ｖ４−Ｖａ）に対応しており、また、Ｖｏｎ期間の割合は（Ｖａ）に対応しているので、１フレームにおいて当該画素の画素電極１１８に印加される電圧実効値はＶ４となる。したがって、当該画素の透過率は、階調データ（１００）に対応して５７．１％となる。なお、 他の階調データについては、別段説明を要しないであろう。

さらに、ある画素の階調データＤ０〜Ｄ２が（１１１）であるとき、図７（ａ）に示される変換内容に従う結果、当該画素の画素電極１１８には、図９に示されるように、Ｖｏｆｆ期間を除いて、１フレーム（１ｆ）にわたってＨレベルが書き込まれる。したがって、当該画素の透過率は、階調データ（１１１）に対応して１００％となる。

一方、交流化駆動信号ＬＣＯＭがＨレベルである場合に、Ｈレベルの場合と反転したレベルが画素電極１１８に印加される。このため、ＨレベルとＬレベルとの中間値を電圧の基準としてみた場合、交流化駆動信号ＬＣＯＭがＨレベルの場合に各液晶層の印加電圧は、交流化駆動信号ＬＣＯＭがＬレベルの場合の印加電圧とは極性を反転したものであって、かつ、その絶対値は等しいものとなる。したがって、液晶層に直流成分が印加される事態が回避される結果、液晶１０５の劣化が防止されることになる。

このような実施形態に係る電気光学装置によれば、１フレーム（１ｆ）を、階調特性の電圧比率に応じてサブフィールドＳｆ１〜Ｓｆ７に分割し、各サブフィールド毎に、画素にＨレベルまたはＬレベルを書き込んで、１フレームにおける電圧実効値が制御される。このため、データ線１１４に供給されるデータ信号ｄ１〜ｄｎは、本実施形態では、ＨレベルまたはＬレベルのみであって、２値的であるため、駆動回路などの周辺回路においては、高精度のＤ／Ａ変換回路やオペアンプなどのような、アナログ信号を処理するための回路は不要となる。このため、回路構成が大幅に簡略化されるので、装置全体のコストを低く抑えることが可能となる。さらに、データ線１１４に供給されるデータ信号ｄ１〜ｄｎは２値的であるため、素子特性や配線抵抗などの不均一性に起因する表示ムラが原理的に発生しない。このため、本実施形態に係る電気光学装置によれば、高品位かつ高精細な階調表示が可能となる。

くわえて、サブフィールドとは別に、Ｖｏｎ期間とＶｏｆｆ期間とを１フレーム内に割り当て、Ｖｏｎ期間の長さを液晶の透過率特性が立ち上がり始める電圧Ｖａによって調整できるようにしたので、各種の液晶を用いた電気光学装置に適用することができ、装置の汎用性を拡張することが可能である。

なお、上述した実施形態にあっては、交流化駆動信号ＬＣＯＭを１フレームの周期でレベル反転することとしたが、本発明は、これに限られず、例えば、２フレーム以上の周期でレベル反転する構成としても良い。ただし、上述した態において、データ変換回路３００は、スタートパルスＤＹをカウントするとともに、当該カウント結果を交流化信号ＦＲの遷移によってリセットすることで、現状のサブフィールドを認識する構成としたので、交流化信号ＦＲを２フレームの周期でレベル反転する場合には、フレームを規定するための何らの信号を与える必要が生じる。

尚、各画素に印加される電圧は、トランジスタ１１６の特性、蓄積容量１１９や液晶の容量等によって、電圧がシフトする場合がある。この様な場合には、対向電極１１０に印加する電圧ＬＣＯＭを電圧のシフト量に応じてずらす場合もある。

＜応用形態＞
上述した実施形態においては、各サブフィールドの書込を、最も短いサブフィールドよりもさらに短い期間（ｔ）で完了する必要がある。一方、上述した実施形態では、８階調表示としたが、例えば、１６階調表示、６４階調表示、……のように階調表示度数を高めるためには、サブフィールドの期間をさらに短くして、各サブフィールドの書込を、より短期間で完了させる必要が生じる。しかしながら、駆動回路、特に、データ線駆動回路１４０におけるＸシフトレジスタ１４１０は、実際には上限付近で動作しているので、このままでは、階調表示度数を高めることができない。そこで、この点に改良を施した応用形態について説明する。

図１０は、この応用形態に係る電気光学装置におけるデータ線駆動回路の構成を示すブロック図である。この図において、Ｘシフトレジスタ１４１２は、ラッチパルスＬＰをクロック信号ＣＬＸにしたがって転送する点においては、図６に示されるＸシフトレジスタ１４１０と同様であるが、その段数が半分となっている点において、Ｘシフトレジスタ１４１０と相違している。すなわち、ｎ＝２ｐを満たす整数ｐを想定すると、Ｘシフトレジスタ１４１２は、ラッチ信号Ｓ１、Ｓ２、…、Ｓｐを順次出力する構成となっている。
また、この応用形態において２値信号は、左から数えて奇数本目のデータ線１１４への２値信号Ｄｓ１と、偶数本目のデータ線１１４への２値信号Ｄｓ２との２系統に分けられて供給される。さらに、第１のラッチ回路１４２２では、奇数本目のデータ線１１４に対応して２値信号Ｄｓ１をラッチするものと、それに続く偶数本目のデータ線１１４に対応して２値信号Ｄｓ２をラッチするものとが組となって、それぞれ同一のラッチ信号の立ち下がりで同時にラッチを行う構成となっている。

したがって、このようなデータ線駆動回路１４０によれば、図１１に示されるように、同一のラッチ信号Ｓ１、Ｓ２、Ｓ３、…によって同時に画素２個分の２値信号Ｄｓ１、Ｄｓ２がラッチされるので、クロック信号ＣＬＸの周波数を上記実施形態と同一に維持したまま、必要な水平走査期間を半分に短縮することができる。さらに、Ｘシフトレジスタ１４１２を構成する単位回路の段数は、データ線１１４の総本数に対応する「ｎ」から、その半分である「ｐ」に削減される。

このため、Ｘシフトレジスタ１４１２の構成を、Ｘシフトレジスタ１４１０（図６参照）と比較して簡略化することも可能となる。

一方、Ｘシフトレジスタ１４１２を構成する単位回路の段数が半分で済むということは、必要な水平走査期間を同じとするのであれば、クロック信号ＣＬＸを半分に低下させることができることを意味する。このため、水平走査期間を同じとするのであれば、動作周波数に起因して消費される電力を抑えることもできる。

なお、この応用形態にあっては、ラッチ信号によって同時されるラッチを行う第１のラッチ回路１４２２の個数を「２」としたが、「３」以上としても良いのはもちろんである。この場合には、２値信号は、当該個数に応じた系統に分けれられて供給されることになる。

＜応用形態＞
また、上述した実施形態においては、Ｖｏｎ期間、Ｖｏｆｆ期間および各サブフィールドにおける書込が期間（ｔ）で完了する。このため、あるサブフィールドにおいて、書込が完了した後から次のサブフィールドが開始するまでの期間等では、各画素の液晶層において書き込まれた電圧の保持動作が行われるのみである。

一方、上記実施形態における駆動回路、特に、データ線駆動回路１４０には、非常に高周波数のクロック信号ＣＬＸが供給される。一般に、シフトレジスタには、クロック信号をゲートで入力するクロックドインバータが極めて多数備えられるので、クロック信号ＣＬＸの供給源であるタイミング信号生成回路２００からみると、Ｘシフトレジスタ１４１０（１４１２）は容量負荷となる。

したがって、上述した保持動作が行われる期間において、クロック信号ＣＬＸを供給する構成では、容量負荷によって無駄に電力が消費される結果、消費電力の増大を招くことになる。そこで、この点に改良を施した応用形態について説明する。

この応用形態においては、クロック信号ＣＬＸがタイミング信号生成回路２００からＸシフトレジスタ１４１０（１４１２）に至るまでの途中に、図１２に示されるクロック信号供給制御回路４００が介挿される構成となっている。ここで、クロック信号供給制御回路４００は、ＲＳフリップフロップ４０２と、ＡＮＤ回路４０４とを備えている。このうち、ＲＳフリップフロップ４０２は、セット入力端ＳにスタートパルスＤＹを入力するとともに、リセット入力端Ｒに走査信号Ｇｍを入力するものである。また、ＡＮＤ回路４０４は、タイミング信号生成回路２００から供給されるクロック信号ＣＬＸと、ＲＳフリップフロップ４０２の出力端Ｑから出力される信号との論理積信号を求めて、これをデータ線駆動回路１４０におけるＸシフトレジスタ１４１０（１４１２）へのクロック信号ＣＬＸとして供給するものである。

ここで、クロック信号供給制御回路４００において、あるサブフィールドの最初においてスタートパルスＤＹが供給されると、ＲＳフリップフロップ４０２がセットされるので、その出力端Ｑから出力される信号がＨレベルとなる。このため、ＡＮＤ回路４０４が開くので、図１３に示されるように、Ｘシフトレジスタ１４１０（１４１２）へのクロック信号ＣＬＸの供給が開始される。そして、データ線駆動回路１４０においては、この直後に供給されるラッチパルスＬＰを契機に、第１のラッチ回路１４２０（１４２２）による２値信号の点順次的なラッチが行われることとなる。

一方、スタートパルスＤＹによってクロック信号ＣＬＸの供給が開始された後、そのサブフィールドにおいて最後（上から数えてｍ本目）の走査線１１２を選択する走査信号Ｇｍが供給されると、ＲＳフリップフロップ４０２がリセットされるので、その出力端Ｑから出力される信号がＬレベルとなる。このため、ＡＮＤ回路４０４が閉じるので、図１３に示されるように、Ｘシフトレジスタ１４１０（１４１２）へのクロック信号ＣＬＸの供給が遮断される。ここで、走査信号Ｇｍが供給される以前には、ｍ本目の走査線１１２との交差に対応する画素１行分の２値信号が、第１のラッチ回路１４２０（１４２２）によりラッチされているはずであるから、次のサブフィールドの開始まで、クロック信号ＣＬＸが遮断されても問題がない。なお、図１３において、クロック信号ＣＬＸの周波数は、クロック信号ＣＬＹの周波数よりも圧倒的に高いので、クロックＣＬＸのエンベロープのみを示している。

したがって、このようなクロック信号供給制御回路４００を設けると、クロック信号ＣＬＸが必要なときだけＸシフトレジスタ１４１０（１４１２）に供給されるので、容量負荷により消費される電力をそれだけ抑えることが可能となる。

また、Ｙ側のクロック信号ＣＬＹにおいても同様なクロック信号供給制御回路を設けても良いが、クロック信号ＣＬＹは、Ｘ側のクロック信号ＣＬＸよりも周波数が圧倒的に低い。このため、Ｙ側において、容量負荷により消費される電力は、Ｘ側と比較して、あまり問題にはならない。

＜応用形態＞
上述した実施形態、応用形態およびでは、２値信号である交流化駆動信号ＬＣＯＭを対向電極１０８に印加した。これは、液晶１０５に直流成分が印加されるのを防止するためであった。これに対して、応用形態は、対向電極１０８の電位を予め定められた基準電位Ｖｒｅｆに固定して、液晶１０５を交流化駆動するものである。

応用形態の電気光学装置は、タイミング信号発生回路２００において生成される交流化駆動信号ＬＣＯＭが基準電位Ｖｒｅｆに固定されている点、データ変換回路３００の出力信号である２値信号Ｄｓは、常に図７の（ａ）の真理値表（ＦＲ＝Ｌのとき）に示される論理レベルを出力する点（即ち、ＦＲ＝Ｈの場合であっても、図７（ａ）に示される２値信号Ｄｓを出力する）、３値信号を生成する３値信号生成回路１４４０をデータ線駆動回路１４０に内蔵する点、を除いて、上述した実施形態の電気光学装置と同様に構成されている。

図１４は、３値信号生成回路１４４０の回路図である。この３値信号生成回路１４４０は、図６または図１０に示す第２ラッチ回路１４３０の後段に設けられており、ＨレベルとＬレベルとの間を２値的に遷移する第２ラッチ回路１４３０の各出力信号ｄ１、ｄ２、ｄ３、…、ｄｎを、３値信号に変換し、これらをデータ信号ｄ１’、ｄ２’、ｄ３’、…、ｄｎ’として、各データ線１１４に供給するものである。

図１４に示すように、この３値信号生成回路１４４０はスイッチＳＷ１及びｎ個のスイッチＳＷ２１、ＳＷ２２、ＳＷ２３、…、ＳＷ２ｎから構成されている。また、３値信号生成回路３０１には、図示せぬ電圧源から、基準電位Ｖｒｅｆと、これを中心として正極性側の正電圧＋Ｖ、負極性側の負電圧−Ｖとが供給される。スイッチＳＷ１は交流化信号ＦＲによって制御され、その論理レベルがＨレベルのとき負電圧−Ｖを選択する一方、その論理レベルがＬレベルのとき正電圧＋Ｖを選択する。

次に、スイッチＳＷ２１、ＳＷ２２、ＳＷ２３、…、ＳＷ２ｎの各制御端子には、信号ｄ１、ｄ２、ｄ３、…、ｄｎが供給される。各スイッチＳＷ２１〜ＳＷ２ｎは、それらの制御端子のレベルがＨレベルの場合にスイッチＳＷ１の出力信号を選択する一方、制御端子のレベルがＬレベルの場合に基準電位Ｖｒｅｆを選択するように構成されている。このように３値のデータ信号ｄ１’、ｄ２’、ｄ３’、…、ｄｎ’は、アンプ等のアナログ回路を用いることなくディジタル的に生成することができる。

以上の構成において、交流化信号ＦＲがＨレベルであるならば、負電圧−ＶがスイッチＳＷ２１〜ＳＷ２ｎの一方の入力端子に供給される。この場合には、第２ラッチ回路１４３０の各出力信号ｄ１〜ｄｎがＨレベルの時、各スイッチＳＷ２１〜ＳＷ２ｎが負電圧−Ｖを選択する一方、出力信号ｄ１〜ｄｎがＬレベルの時、各スイッチＳＷ２１〜ＳＷ２ｎが基準電位Ｖｒｅｆを選択する。したがって、データ信号ｄ１’〜ｄｎ’は、各出力信号ｄ１〜ｄｎがＨレベルの時にアクティブとなり、当該期間において画素をオンさせる制御が行われる。

また、逆に、交流化信号ＦＲがＬレベルである場合には、正電圧＋ＶがスイッチＳＷ２１〜ＳＷ２ｎの一方の入力端子に供給される。この場合には、第２ラッチ回路１４３０の各出力信号ｄ１〜ｄｎがＨレベルの時、各スイッチＳＷ２１〜ＳＷ２ｎが正電圧＋Ｖを選択する一方、出力信号ｄ１〜ｄｎがＬレベルの時、各スイッチＳＷ２１〜ＳＷ２ｎが基準電位Ｖｒｅｆを選択する。したがって、データ信号ｄ１’〜ｄｎ’は、各出力信号ｄ１〜ｄｎがＨレベルの時にアクティブとなり、当該期間において画素をオンさせる制御が行われる。

図１５は、応用形態の電気光学装置における階調データと画素１１０における画素電極１１８への印加波形とを示すタイミングチャートであり、図９に対応するものである。この図に示すように、画素電極１１８への印加波形（この例ではデータ信号ｄ１’）は、基準電位Ｖｒｅｆを中心として、第１フレーム１ｆでは、負極性側に振れる一方、第２フレーム２ｆでは正極性側に振れる。また、負極性側に振れたときの電圧の絶対値と正極性側に振れたときの電圧の絶対値とは同一値Ｖとなるように調整されている。したがって、第１フレーム１ｆと第２フレーム２ｆとを併せて考えれば、液晶１０８には直流電圧が印加されないことになる。

ここで、Ｖｏｎ期間の長さは透過率特性のしきい値に応じて定められるから、画素電極１１８への印加波形が周期的に反転したとしても、液晶１０５には、透過率特性のしきい値に応じた電圧が実効的に印加されることになる。また、階調データに応じて、基準電圧Ｖｒｅｆを基準として正電圧＋Ｖと負電圧−Ｖとが印加される期間が調整されるので、階調データに応じた電圧が液晶１０５に実効的に印加されることになる。すなわち、印加波形は３値となるが、液晶１０５に印加される電圧を実効的に捉えれば、画素をオンまたはオフする信号を２値的に液１０５に印加しているといえる。この意味において、応用形態の電気光学装置は上述した実施形態の電気光学装置と同様である。

したがって、応用形態の電気光学装置によれば、上述した実施形態と同様に、画素をオンまたはオフする信号が２値的であるため、駆動回路などの周辺回路においては、高精度のＤ／Ａ変換回路やオペアンプなどのような、アナログ信号を処理するための回路は不要となる。くわえて、サブフィールドとは別に、Ｖｏｎ期間とＶｏｆｆ期間とを１フレーム内に割り当て、Ｖｏｎ期間の長さを液晶の透過率特性が立ち上がり始める電圧Ｖａによって調整できるようにしたので、各種の液晶を用いた電気光学装置に適用することができ、装置の汎用性を拡張することが可能である。

尚、各画素に印加される電圧は、トランジスタ１１６の特性、蓄積容量１１９や液晶１０５の容量等によって、シフトする場合がある。このような場合には、対向電極１１０に交流化駆動信号ＬＣＯＭとして印加する基準電圧Ｖｒｅｆを、データ信号ｄ１’〜ｄｎ’の中心電圧（ｄ１〜ｄｎがＬレベルの時の電圧）から、シフト量に応じてずらすことが好ましい。

＜液晶装置の全体構成＞
次に、上述した実施形態や応用形態に係る電気光学装置の構造について、図１６および図１７を参照して説明する。ここで、図１６は、電気光学装置１００の構成を示す平面図であり、図１７は、図１６におけるＡ−Ａ’線の断面図である。

これらの図に示されるように、電気光学装置１００は、画素電極１１８などが形成された素子基板１０１と、対向電極１０８などが形成された対向基板１０２とが、互いにシール材１０４によって一定の間隙を保って貼り合わせられるとともに、この間隙に電気光学材料としての液晶１０５が挟持された構造となっている。なお、実際には、シール材１０４には切欠部分があって、ここを介して液晶１０５が封入された後、封止材により封止されるが、これらの図においては省略されている。

ここで、素子基板１０１は、上述したように半導体基板であるため不透明である。このため、画素電極１１８は、アルミニウムなどの反射性金属から形成されて、電気光学装置１００は、反射型として用いられることになる。これに対して、対向基板１０２は、ガラスなどから構成されるので透明である。

さて、素子基板１０１において、シール材１０４の内側かつ表示領域１０１ａの外側領域には、遮光膜１０６が設けられている。この遮光膜１０６が形成される領域内のうち、領域１３０ａには走査線駆動回路１３０が形成され、また、領域１４０ａにはデータ駆動回路１４０が形成されている。すなわち、遮光膜１０６は、この領域に形成される駆動回路に光が入射するのを防止している。この遮光膜１０６には、対向電極１０８とともに、交流化駆動信号ＬＣＯＭが印加される構成となっている。このため、遮光膜１０６が形成された領域では、液晶層への印加電圧がほぼゼロとなるので、画素電極１１８の電圧無印加状態と同じ表示状態となる。

また、素子基板１０１において、データ線駆動回路１４０が形成される領域１４０ａ外側であって、シール材１０４を隔てた領域１０７には、複数の接続端子が形成されて、外部からの制御信号や電源などを入力する構成となっている。

一方、対向基板１０２の対向電極１０８は、基板貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材（図示省略）によって、素子基板１０１における遮光膜１０６および接続端子と電気的な導通が図られている。すなわち、交流化駆動信号ＬＣＯＭは、素子基板１０１に設けられた接続端子を介して、遮光膜１０６に、さらに、導通材を介して対向電極１０８に、それぞれ印加される構成となっている。

ほかに、対向基板１０２には、電気光学装置１００の用途に応じて、例えば、直視型であれば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、金属材料や樹脂などからなる遮光膜（ブラックマトリクス）が設けられる。なお、色光変調の用途の場合には、例えば、後述するプロジェクタのライトバルブとして用いる場合には、カラーフィルタは形成されない。また、直視型の場合、電気光学装置１００に光を対向基板１０２側から照射するフロントライトが必要に応じて設けられる。くわえて、素子基板１０１および対向基板１０２の電極形成面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）などが設けられて、電圧無印加状態における液晶分子の配向方向を規定する一方、対向基板１０１の側には、配向方向に応じた偏光子（図示省略）が設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。

＜応用形態＞
上記実施形態では、Ｖｏｎ期間とＶｏｆｆ期間の両方を１フレーム内に設けたが、Ｖｏｎ期間のみを設けるようにしてもよい。以下にその実施形態を示す。なお、上記実施形態と共通の箇所は説明を省くものであり、Ｖｏｎ期間のみを設けた点以外は上記実施形態と同様の構成をとる。

例えば階調データが０００である場合には、全てのサブフィールドにおいて画素をオフにするレベルの２値信号Ｄｓが出力される。また、階調データが００１である場合にはサブフィールドＳｆ０において画素をオンにするレベルの２値信号Ｄｓが出力される。そして、それ以上の階調データの場合には、階調データの値が１増加する毎に画素をオンにするレベルの２値信号Ｄｓが出力されるサブフィールドの個数が１個ずつ増加してゆく。
ここで、サブフィールドＳｆ０では、階調データが００１以上である場合に、階調データとは無関係に画素をオンにするレベルの２値信号Ｄｓが出力される。

これは前掲図１（ａ）における閾値Ｖａ相当の実効電圧を当該画素に印加するために、データ変換回路３００からデータ線駆動回路１４０に出力されるものである。そして、サブフィールドＳｆ０の時間長は、このサブフィールドＳｆ０の間だけ所定の電圧ＶＨの印加を持続した場合に、閾値Ｖａ相当の実効電圧が画素に印加されるように定められている。サブフィールドＳｆ０以外の他のサブフィールドについては、液晶の電圧／透過率特性の非線形性を補償するように非均一な時間長とすることも考えられるが、本実施形態では制御系の回路構成を簡単にするため、サブフィールドＳｆ０以外の各サブフィールドＳｆ１〜Ｓｆ７は均等な時間長となっている。

なお、上記応用形態では、階調データが０００の場合にサブフィールドＳｆ０の期間に画素にオフにする電圧を与えたが、他の階調と同じようにＳｆ０の期間に画素がオンになる電圧を与えるようにしてもよい。Ｓｆ０の期間に液晶に印加される実効電圧がＶａなので、どちらも場合でも透過率に差はでないからである。図１８にＳｆ０の期間に画素がオンになる電圧を与える場合のタイミングチャートを示す。

なお、階調データ０００の場合にＳｆ０の期間に画素をオフにする電圧を与える場合は低消費電力化及び高コントラスト化を図ることができ、画素をオンにする電圧を与える場合は回路構成を簡単にすることができる。

また、本応用実施形態は、初めに示した実施形態の＜その他＞また、実施形態においては、電気光学装置を構成する素子基板１０１を半導体基板とし、ここに、画素電極１１８に接続されるトランジスタ１１６や、駆動回路の構成素子などを、ＭＯＳ型ＦＥＴで形成したが、本発明は、これに限られない。例えば、素子基板１０１を、ガラスや石英などの非晶質基板とし、ここに半導体薄膜を堆積してＴＦＴを形成する構成としても良い。このようにＴＦＴを用いると、素子基板１０１として透明基板を用いることができる。

さらに、電気光学材料としては、液晶のほかに、エレクトロルミネッセンス素子などを用いて、その電気光学効果により表示を行う装置に適用可能である。有機ＥＬの場合は、液晶のような交流駆動をする必要が無く、極性反転をしなくて良い。

すなわち、本発明は、上述した構成と類似の構成を有する電気光学装置、特に、オンまたはオフの２値的な表示を行う画素を用いて、階調表示を行う電気光学装置のすべてに適用可能である。

＜電子機器＞
次に、上述した液晶装置を具体的な電子機器に用いた例のいくつかについて説明する。

＜その１：プロジェクタ＞
まず、実施形態に係る電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図１９は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置している。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクタ１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。これにより、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることとなる。

さて、偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、反射型の電気光学装置１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、反射型の液電気光学装置１００Ｒによって変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、反射型の電気光学装置１００Ｇによって変調される。

このようにして、電気光学装置１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッタ１１４０によって順次合成された後、投写光学系１１６０によって、スクリーン１１７０に投写されることとなる。なお、電気光学装置１００Ｒ、１００Ｂおよび１００Ｇには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは必要ない。

＜その２：モバイル型コンピュータ＞
次に、上記電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図２０は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、表示ユニット１２０６とから構成されている。この表示ユニット１２０６は、先に述べた電気光学装置１００の前面にフロントライトを付加することにより構成されている。

なお、この構成では、電気光学装置１００を反射直視型として用いることになるので、画素電極１１８において、反射光が様々な方向に散乱するように、凹凸が形成される構成が望ましい。

＜その３：携帯電話＞
さらに、上記電気光学装置を、携帯電話に適用した例について説明する。図２１は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６とともに、電気光学装置１００を備えるものである。この電気光学装置１００にも、必要に応じてその前面にフロントライトが設けられる。また、この構成でも、電気光学装置１００が反射直視型として用いられることになるので、画素電極１１８に凹凸が形成される構成が望ましい。

なお、電子機器としては、図１９〜図２１を参照して説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、実施形態や応用形態に係る電気光学装置が適用可能なのは言うまでもない。
以上説明したように本発明によれば、データ線に印加される信号が２値化されて、高品位な階調表示が可能となる。また、簡易な構成で各種の液晶に対応させることができる。

（ａ）は、本発明の実施形態に係る電気光学装置における電圧−透過率特性を示す図であり、（ｂ）は、液晶の種類による電圧−透過率特性の変化を示す図である。 （ａ）、（ｂ）、および（ｃ）は、同電気光学装置におけるＶｏｎ期間、Ｖｏｆｆ期間およびサブフィールドの概念を説明するための図である。 同電気光学装置の電気的な構成を示すブロック図である。 （ａ）、（ｂ）および（ｃ）は、それぞれ同電気光学装置の画素の一態様を示すブロック図である。 同電気光学装置におけるスタートパルス生成回路の構成を示すブロック図である。 同電気光学装置におけるデータ線駆動回路の構成を示すブロック図である。 （ａ）および（ｂ）は、それぞれ同電気光学装置におけるデータ変換回路の階調データの変換内容と、Ｖｏｎ期間及びＶｏｆｆ期間の２値信号の内容を示すテーブルである。 同電気光学装置の動作を示すタイミングチャートである。 同電気光学装置において対向基板に印加される電圧、および、画素電極に印加される電圧を、フレーム単位で示すタイミングチャートである。 同電気光学装置におけるデータ線駆動回路の応用形態を示すブロック図である。 同応用形態に係るデータ線駆動回路の動作を示すタイミングチャートである。 同電気光学装置の応用形態におけるクロック信号供給制御回路の構成を示すブロック図である。 同クロック信号供給制御回路の動作を示すタイミングチャートである。 同電気光学装置の応用形態に係る３値信号生成回路の回路図である。 同電気光学装置における対向基板に印加される電圧、および、画素電極に印加される電圧を、フレーム単位で示すタイミングチャートである。 同電気光学装置の構造を示す平面図である。 同電気光学装置の構造を示す断面図である。 応用形態における動作を示すタイミングチャートである。 同電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。 同電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。 同電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。

符号の説明

１００……電気光学装置
１０１……素子基板
１０１ａ……表示領域
１０２……対向基板
１０５……液晶（電気光学材料）
１０８……対向電極
１１２……走査線
１１４……データ線
１１６……トランジスタ
１１８……画素電極
１１９……蓄積容量
１３０……走査線駆動回路
１４０……データ線駆動回路
１４１０……Ｘシフトレジスタ
１４２０……第１のラッチ回路
１４３０……第２のラッチ回路
１４４０……３値信号生成回路
２００……タイミンダ信号生成回路
２１０……スタートパルス発生回路
３００……データ変換回路
４００……クロック信号供給制御回路

Claims (11)

1. 複数の走査線と複数のデータ線との各交差に対応して画素が配置され、前記走査線に走査信号が供給され、前記データ線に印加される電圧にしたがって前記画素に階調表示させる電気光学装置の駆動方法であって、
   １フレームを第１の期間と第２の期間とに分割する一方、
   前記第１の期間を複数のサブフィールドに分割し、前記サブフィールド毎に前記走査信号を前記走査線の各々に順次供給し、前記走査線に前記走査信号を供給する際に、当該走査線に対応する前記画素にオン電圧を印加するかまたはオフ電圧を印加するかを指示する２値信号を前記画素に対応するデータ線に供給することによって、前記第１の期間において、前記画素に表示させるべき階調に応じた前記２値信号に基づいて前記画素にオン電圧を印加するかまたはオフ電圧を印加するかを制御し、
   前記第２の期間において、前記画素にオン電圧を印加するオン期間と前記画素にオフ電圧を印加するオフ期間とを設けて、前記画素に所定期間の間オン電圧を印加することにより前記電気光学装置に用いられる電気光学材料のしきい値電圧に応じた電荷を前記画素に蓄積する
   ことを特徴とする電気光学装置の駆動方法。
2. 複数の走査線と複数のデータ線との各交差に対応して画素が配置され、前記走査線に走査信号が供給され、前記データ線に印加される電圧にしたがって前記画素に階調表示させる電気光学装置の駆動方法であって、
   １フレームを第１の期間と第２の期間とに分割する一方、
   前記第１の期間を複数のサブフィールドに分割し、前記サブフィールド毎に前記走査信号を前記走査線の各々に順次供給し、前記走査線に前記走査信号を供給する際に、当該走査線に対応する前記画素にオン電圧を印加するかまたはオフ電圧を印加するかを指示する２値信号を前記画素に対応するデータ線に供給することによって、前記第１の期間において、前記画素に表示させるべき階調に応じた前記２値信号に基づいて前記画素にオン電圧を印加するかまたはオフ電圧を印加するかを制御し、
   前記第２の期間において、前記画素にオン電圧を印加するオン期間を設けて、前記画素に所定期間の間オン電圧を印加することにより前記電気光学装置に用いられる電気光学材料のしきい値電圧に応じた電荷を前記画素に蓄積する
   ことを特徴とする電気光学装置の駆動方法。
3. 複数の走査線と複数のデータ線との各交差に対応して配設された画素電極と、前記画素電極毎に設けられ、当該走査線を介して供給される走査信号によって、当該データ線と当該画素電極との導通を制御するスイッチング素子と、からなる画素を駆動する電気光学装置の駆動回路であって、
   １フレームを第１の期間と第２の期間とに分割する一方、
   前記第１の期間を複数のサブフィールドに分割し、当該第１の期間を分割したサブフィールド毎に前記走査信号を前記走査線の各々に順次供給するとともに、前記第２の期間において、前記画素にオン電圧を印加するオン期間と前記画素にオフ電圧を印加するオフ期間とを設けるように、前記スイッチング素子を導通させる走査信号を前記走査線の各々に順次供給する走査線駆動回路と、
   前記第１の期間において、前記画素に表示させるべき階調に応じて各サブフィールド毎に前記画素にオン電圧を印加するかまたはオフ電圧を印加するかを指示する２値信号を、それぞれ当該画素に対応する走査線に前記走査信号が供給される際に当該画素に対応するデータ線に供給し、前記第２の期間において、前記電気光学装置に用いられる電気光学材料のしきい値電圧に応じた電荷を当該画素に蓄積するように、前記オン期間に、当該画素に対してオン電圧の印加を指示する信号を当該画素に対応するデータ線に供給し、前記オフ期間に、当該画素に対してオフ電圧の印加を指示する信号を当該画素に対応するデータ線に供給するデータ線駆動回路と、
   を具備することを特徴とする電気光学装置の駆動回路。
4. 複数の走査線と複数のデータ線との各交差に対応して配設された画素電極と、前記画素電極毎に設けられ、当該走査線を介して供給される走査信号によって、当該データ線と当該画素電極との導通を制御するスイッチング素子と、からなる画素を駆動する電気光学装置の駆動回路であって、
   １フレームを第１の期間と第２の期間とに分割する一方、
   前記第１の期間を複数のサブフィールドに分割し、当該第１の期間を分割したサブフィールド毎に前記走査信号を前記走査線の各々に順次供給するとともに、前記第２の期間において、前記画素にオン電圧を印加するオン期間を設けるように、前記スイッチング素子を導通させる走査信号を前記走査線の各々に順次供給する走査線駆動回路と、
   前記第１の期間において、前記画素に表示させるべき階調に応じて各サブフィールド毎に前記画素にオン電圧を印加するかまたはオフ電圧を印加するかを指示する２値信号を、それぞれ当該画素に対応する走査線に前記走査信号が供給される際に当該画素に対応するデータ線に供給し、前記第２の期間において、前記電気光学装置に用いられる電気光学材料のしきい値電圧に応じた電荷を当該画素に蓄積するように、前記オン期間に、当該画素に対してオン電圧の印加を指示する信号を当該画素に対応するデータ線に供給するデータ線駆動回路と、
   を具備することを特徴とする電気光学装置の駆動回路。
5. 複数の走査線と複数のデータ線との各交差に対応して配設された画素電極と、前記画素電極毎に設けられ、当該走査線を介して供給される走査信号によって、当該データ線と当該画素電極との導通を制御するスイッチング素子と、からなる画素を備えた素子基板と、
   前記素子基板に対して対向配置された対向基板と、
   前記素子基板と前記対向基板との間に挟持された電気光学材料と、
   １フレームを第１の期間と第２の期間とに分割する一方、
   前記第１の期間を複数のサブフィールドに分割し、当該第１の期間を分割したサブフィールド毎に前記走査信号を前記走査線の各々に順次供給するとともに、前記第２の期間において、前記画素にオン電圧を印加するオン期間と前記画素にオフ電圧を印加するオフ期間とを設けるように、前記スイッチング素子を導通させる走査信号を前記走査線の各々に順次供給する走査線駆動回路と、
   前記第１の期間において、前記画素に表示させるべき階調に応じて各サブフィールド毎に前記画素にオン電圧を印加するかまたはオフ電圧を印加するかを指示する２値信号を、それぞれ当該画素に対応する走査線に前記走査信号が供給される際に当該画素に対応するデータ線に供給し、前記第２の期間において、前記電気光学装置に用いられる電気光学材料のしきい値電圧に応じた電荷を当該画素に蓄積するように、前記オン期間に、当該画素に対してオン電圧の印加を指示する信号を当該画素に対応するデータ線に供給し、前記オフ期間に、当該画素に対してオフ電圧の印加を指示する信号を当該画素に対応するデータ線に供給するデータ線駆動回路と、
   を具備することを特徴とする電気光学装置。
6. 複数の走査線と複数のデータ線との各交差に対応して配設された画素電極と、前記画素電極毎に設けられ、当該走査線を介して供給される走査信号によって、当該データ線と当該画素電極との導通を制御するスイッチング素子と、からなる画素を備えた素子基板と、
   前記素子基板に対して対向配置された対向基板と、
   前記素子基板と前記対向基板との間に挟持された電気光学材料と、
   １フレームを第１の期間と第２の期間とに分割する一方、
   前記第１の期間を複数のサブフィールドに分割し、当該第１の期間を分割したサブフィールド毎に前記走査信号を前記走査線の各々に順次供給するとともに、前記第２の期間において、前記画素にオン電圧を印加するオン期間を設けるように、前記スイッチング素子を導通させる走査信号を前記走査線の各々に順次供給する走査線駆動回路と、
   前記第１の期間において、前記画素に表示させるべき階調に応じて各サブフィールド毎に前記画素にオン電圧を印加するかまたはオフ電圧を印加するかを指示する２値信号を、それぞれ当該画素に対応する走査線に前記走査信号が供給される際に当該画素に対応するデータ線に供給し、前記第２の期間において、前記電気光学装置に用いられる電気光学材料のしきい値電圧に応じた電荷を当該画素に蓄積するように、前記オン期間に、当該画素に対してオン電圧の印加を指示する信号を当該画素に対応するデータ線に供給するデータ線駆動回路と、
   を具備することを特徴とする電気光学装置。
7. 前記対向基板に配置された対向電極に２値信号を印加し、前記２値信号のレベルに応じて、前記画素にオン電圧を印加するかまたはオフ電圧を印加するかを指示する信号の極性を反転することを特徴とする請求項５または６に記載の電気光学装置。
8. 前記対向基板に配置された対向電極の電位を一定の基準電位に固定し、前記画素にオン電圧を印加するかまたはオフ電圧を印加するかを指示する信号の極性を一定周期で反転することを特徴とする請求項５または６に記載の電気光学装置。
9. 前記画素にオン電圧を印加するかまたはオフ電圧を印加するかを指示する信号は、前記基準電位を中心に極性を反転した３値信号であることを特徴とする請求項８に記載の電気光学装置。
10. 前記素子基板は、半導体基板からなり、前記走査線駆動回路および前記データ線駆動回路は、前記素子基板に形成される一方、前記画素電極は反射性を有することを特徴とする請求項５または６に記載の電気光学装置。
11. 請求項５乃至１０のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。

Images