JP3775137B2 - 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 - Google Patents
電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 Download PDFInfo
- Publication number
- JP3775137B2 JP3775137B2 JP30766699A JP30766699A JP3775137B2 JP 3775137 B2 JP3775137 B2 JP 3775137B2 JP 30766699 A JP30766699 A JP 30766699A JP 30766699 A JP30766699 A JP 30766699A JP 3775137 B2 JP3775137 B2 JP 3775137B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- voltage
- data
- signal
- subfield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、パルス幅変調により階調表示制御を行う電気光学装置の駆動方法、駆動回路および電気光学装置並びに電子機器に関する。
【０００２】
【従来の技術】
電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器の表示部や液晶テレビなどに広く用いられている。
【０００３】
ここで、従来技術による電気光学装置は、例えば、次のように構成されている。即ち、従来の電気光学装置は、マトリクス状に配列した画素電極と、この画素電極に接続されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）のようなスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板との間に充填された電気光学材料たる液晶とから構成される。そして、このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して画素電極に、階調レベルに応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調レベルに応じて制御すると、画素毎に液晶の配向状態が変化するので、画素毎に濃度が変化することになる。このため、液晶表示装置は、階調表示が可能となる。
【０００４】
この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、走査線駆動回路によって、各走査線を順次選択すると共に、第２に、走査線の選択期間では、データ線駆動回路によってデータ線を順次選択し、第３に、選択されたデータ線に、階調レベルに応じた電圧の画像信号をサンプリングする構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来技術による液晶表示装置では、階調レベルに対応してデータ線に印加される画像信号は、アナログ信号である。このため、電気光学装置の周辺回路には、Ｄ／Ａ変換回路やオペアンプなどの電気回路が必要となり、装置全体のコスト高を招致してしまう。さらに、これらのＤ／Ａ変換回路、オペアンプなどの特性や、各種の配線抵抗などの不均一性に起因して、表示ムラが発生するため、高品質な表示が極めて困難である、という問題があり、特に、高精細な表示を行う場合に顕著となる。
【０００６】
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、高品質・高精細な階調表示可能な電気光学装置、その駆動方法、その駆動回路、さらには、この電気光学装置を用いた電子機器を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、第１の発明は、フィールド毎に１画面分の各画素の階調データを受け取り、当該階調データに基づいて各画素を駆動する電気光学装置の駆動方法であって、１フィールドを複数のサブフィールドに分け、当該サブフィールド単位で各画素をオン状態にする電圧または各画素をオフ状態にする電圧を各画素に印加し、前記画素をオン状態にする電圧値を２種類以上備え、前記サブフィールドを移行するときの前記電圧値の切換えは、先のサブフィールドにおける各画素への電圧印加が終了してから行い、前記先のサブフィールドから次のサブフィールドへの移行に伴って前記画素をオン状態にする電圧が切換わる場合、前記先のサブフィールドにおける電圧印加の終了から前記次のサブフィールドにおける電圧印加の開始までの間、前記画素をオフ状態にする電圧を各画素に印加することを特徴とする。
【０００８】
この第１の発明によれば、１フィールドにおいて、画素をオン（オフ）にする信号の印加期間が、当該画素の階調データに応じてパルス幅変調される結果、電圧実効値の制御による階調表示が行われることになる。この際、各サブフィールドにおいては、画素のオンまたはオフを指示するだけで済むので、画素への指示信号として２値信号を用いることができる。従って、この発明では、画素への印加信号がディジタル信号となるため、素子特性や配線抵抗などの不均一性に起因する表示ムラが抑えられる結果、高品質かつ高精細な階調表示が可能となる。
【０００９】
また、この発明では、サブフィールドにおいて画素をオンにする電圧の電圧値を２種類以上備えているから、サブフィールドの電圧値を１値で設定する場合に比べてサブフィールドの個数を少なくすることができ、最小期間にあるサブフィールドであってもその期間を比較的長く確保することができる。この結果、階調レベルに対応したデータ信号を各画素に確実に書込むことができ、当該電気光学装置による階調表示制御を正確に行うことができる。
【００１０】
さらに、この発明では、サブフィールドを移行するときの前記電圧値の切換えを、先のサブフィールドにおける各画素への電圧印加が終了してから行っているから、先のサブフィールドにおいて画素に電圧を印加している途中に、電圧値が切換わるのを防止し、サブフィールド毎に決められた画素をオンにする電圧の実効電圧が変動するのを防止する。
【００１１】
しかも、高階調表示を行う場合であっても、各サブフィールド毎に画素へのデータ書込時間を確保することができ、高階調表示を実現できる。
【００１２】
なお、本発明では、１フィールドとは、水平走査信号および垂直走査信号に同期して水平走査および垂直走査することにより、１枚のラスタ画像を形成するのに要する期間という意味合いで用いている。従って、ノンインターレース方式等における１フレームも、本発明による１フィールドに相当している点に留意されたい。
【００１３】
また、第１の発明の態様として、先のサブフィールドから次のサブフィールドへの移行に伴って前記画素をオンにする電圧が切換わる場合、先のサブフィールドにおける電圧印加終了から次のサブフィールドにおける電圧印加開始までの間、前記画素をオフにする電圧を各画素に印加することが好ましい。
【００１４】
このような態様では、先のサブフィールドにおける電圧印加終了から次のサブフィールドにおける電圧印加開始までの間、前記画素をオフにする電圧を各画素に印加することによって、サブフィールド毎に階調データに基づいた画素をオンにする電圧の実効電圧が変動するのを防止することができる。
【００１５】
また、第２の発明は、フィールド毎に１画面分の各画素の階調データを受け取り、これらの階調データに基づいて、複数のデータ線と複数の走査線との各交差に対応して配設された各画素を駆動する電気光学装置の駆動回路であって、
１フィールドを分割した複数のサブフィールドの各々において、各画素をオンにする電圧またはオフにする電圧の印加を指示する２値信号を階調データに基づいて生成するデータ変換回路と、
前記各サブフィールド毎に、データ線から画素への電圧印加を可能にする走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、
前記走査信号が前記走査線に供給される間、前記データ変換回路によって生成される２値信号に基づいて前記画素をオンにする電圧またはオフにする電圧を印加するためのデータ信号を前記データ線に供給するデータ線駆動回路と、
前記画素をオンにする電圧を切換える電圧切換回路と、
前記サブフィールドを移行するときに前記電圧切換回路によって電圧を切換える場合、前記各走査線において先のサブフィールドにおける走査線上の各画素への電圧印加が終了してから次のサブフィールドにおける走査信号が走査線に供給されるまでの間、前記画素をオフにする電圧を印加するためのデータ信号を前記複数のデータ線に強制的に与えるデータ信号切換回路と、
を具備したことを特徴とする電気光学装置の駆動回路を提供するものである。
【００１６】
この第２の発明は、上記第１の発明を電気光学装置の駆動回路として具現化したものであり、上記第１の発明と同様な効果を奏する。
【００１７】
次に、第３の発明は、複数の走査線と複数のデータ線との各交差に対応して配設された複数の画素を有する電気光学装置であって、
１フィールドを分割した複数のサブフィールドの各々において、各画素をオンにする電圧またはオフにする電圧の印加を指示する２値信号を階調データに基づいて生成するデータ変換回路と、
前記各サブフィールド毎に、データ線から画素への電圧印加を可能にする走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、
前記走査信号が前記走査線に供給される間、前記データ変換回路によって生成される２値信号に基づいて前記画素をオンにする電圧またはオフにする電圧を印加するためのデータ信号を前記データ線に供給するデータ線駆動回路と、
前記画素をオンにする電圧を切換える電圧切換回路と、
前記サブフィールドを移行するときに前記電圧切換回路によって電圧を切換える場合、前記各走査線において先のサブフィールドにおける走査線上の各画素への電圧印加が終了してから次のサブフィールドにおける走査信号が走査線に供給されるまでの間、前記画素をオフにする電圧を印加するためのデータ信号を前記複数のデータ線に強制的に与えるデータ信号切換回路と、
を具備したことを特徴とする電気光学装置を提供するものである。
【００１８】
この第３の発明は、上記第１の発明を電気光学装置として具現化したものであり、上記第１の発明と同様な効果を奏する。
【００１９】
この第３の発明の態様において、前記画素は、
画素電極と、
前記画素電極に対向した対向電極と、
前記画素電極および対向電極間に挟持された電気光学材料と、
前記走査線を介して走査信号が与えられることにより前記データ線を介して供給されるデータ信号を記憶するメモリと、
前記メモリに記憶されたデータ信号に従って、前記画素をオンにする電圧またはオフにする電圧の一方を選択して前記画素電極に印加する選択回路と、
を具備するものである。
【００２０】
この発明に係る電気光学装置においては、前記対向電極に印加されるレベルに応じて、前記２値信号をレベル反転することが好ましい。
【００２１】
このような構成とすることにより、画素に印加される電圧を交流化することができ、画質の劣化を防止することができる。
【００２２】
この発明は、上記電気光学装置自体を単体で製造または販売する他、この電気光学装置を表示装置として備えた電子機器として製造または販売するという態様で実施することも可能である。
【００２３】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。まず、本実施形態に係る電気光学装置は、電気光学材料として液晶を用いた液晶装置であり、後述するように素子基板と対向基板とが、互いに一定の間隙を保って貼付され、この間隙に電気光学材料たる液晶が挟持される構成となっている。また、本実施形態に係る電気光学装置では、素子基板として半導体基板が用いられ、ここに、画素を駆動するトランジスタと共に、周辺駆動回路などが形成されたものである。
【００２４】
＜本実施形態における電気光学装置の駆動方法＞
まず、本実施形態に係る装置の理解を容易にするため、本実施形態による電気光学装置の駆動方法について説明する。
【００２５】
一般に、電気光学材料として液晶を用いた液晶装置において、液晶層に印加される電圧と透過率（または反射率）との関係は、電圧無印加状態において黒表示を行うノーマリーブラックモードを例にとれば、図７に示されるような関係にある。即ち、液晶層への印加電圧が増すにつれて、透過率が非線形に増加して飽和する。なお、ここでいう透過率とは、透過光量の最低値および最高値を、それぞれ０％および１００％として正規化したものである。
【００２６】
ここで、本実施形態に係る電気光学装置が１６階調表示を行うものとし、４ビットで示される階調（濃淡）データが、それぞれ同図に示される透過率を指示するものとする。この際、各透過率において液晶層に印加される電圧を、それぞれＶ０〜Ｖ１５とすると、従来ではこれらの電圧Ｖ０〜Ｖ１５自体を、液晶層に印加する構成となっていた。このため、特に、中間階調に対応する電圧Ｖ１〜Ｖ１４については、Ｄ／Ａ変換回路やオペアンプなどのアナログ回路の特性や、各種の配線抵抗などのばらつきによる影響によって、画素間に亘って不均一となり易い。従って、従来の構成では、高品質かつ高精細な階調表示が困難であった。
【００２７】
そこで、本実施形態では、次のようにして液晶層に対する電圧の印加を行う。
【００２８】
（１）１フィールドを複数のサブフィールドに分割し、各サブフィールド単位で液晶層に対する電圧印加を行う。
【００２９】
各サブフィールドにおいて液晶層に印加する電圧は、Ｖｏｎ、Ｖｏｆｆの２種類のいずれかである。ここで、電圧Ｖｏｎは、画素をオンにする電圧、即ち、液晶層の透過率を高めることに寄与し得る電圧である。また、電圧Ｖｏｆｆは画素をオフにする電圧、即ち、液晶層の透過率を高めることに全く寄与しない電圧である。
【００３０】
（２）いずれのサブフィールドにおいて電圧印加を行うかは、画素に対応した階調データにより決定する。
【００３１】
電圧Ｖｏｎが液晶層の透過率の上昇にどの程度寄与するかは、その印加時間に依存することとなる。従って、電圧Ｖｏｎの印加を行うサブフィールドを階調データに応じて選択し、階調データが小さい場合には電圧Ｖｏｎの印加時間を短くして、液晶層に対する実効印加電圧を小さくし、階調データが大きい場合には電圧Ｖｏｎの印加時間を長くして、液晶層に対する実効印加電圧を大きくするのである。
【００３２】
（３）１フィールドを複数のサブフィールドに分割する際、各サブフィールドの長さを不均一にしてもよい。
【００３３】
即ち、時間長が長く、電圧Ｖｏｎの印加が液晶透過率の上昇に寄与する度合いが大きいサブフィールドと、時間長が短く、電圧Ｖｏｎの印加が液晶透過率の上昇に寄与の度合いが小さいサブフィールドを設けてもよい。この場合において、各サブフィールドの長さを階調データの各ビットの重みに対応させてもよい。
【００３４】
（４）電圧Ｖｏｎは、一部のサブフィールドにおいて他のサブフィールドのものよりも低い電圧値とする。
【００３５】
これは多階調表示を行う際に生じるデータ書込時間の不足の問題を回避するためである。即ち、次の通りである。
【００３６】
本実施形態のように、印加時間の長短により階調の高低を制御する方法を採った場合、階調を細かな刻み幅で変化させるためには、極めて時間長の短いサブフィールドを設ける必要がある。
【００３７】
しかし、液晶パネルのような電気光学装置は、縦横に並んだ多数の画素に電圧ＶｏｎまたはＶｏｆｆを与えて画像表示を行うものであり、全ての画素への電圧印加を行うためには、ある程度の時間を要してしまう。そして、サブフィールドがあまりに短いと、このサブフィールドの期間内に全ての画素への電圧印加が行うことができなくなる。このようにサブフィールドを短くするのに限界があることから、サブフィールドの時間長を短くするのみでは高階調表示を実現することが困難なのである。
【００３８】
そこで、本実施形態では、液晶の透過率の情報に対する寄与度の低いサブフィールドを設けるに当たり、そのサブフィールドにおける電圧Ｖｏｎを他のサブフィールドのものよりも低い電圧値とし、その代わりに、当該サブフィールドの時間長を本来の時間長（すなわち、他のサブフィールドと同じ電圧Ｖｏｎを用いた場合の時間長）よりも長くした。
【００３９】
具体的には、本実施形態において、階調データの上位ビットに対応したサブフィールドでは図５における電圧値Ｖｃを電圧Ｖｏｎとして印加するが、下位ビットに対応したサブフィールドでは電圧値ＶａまたはＶｂを電圧Ｖｏｎとして印加する。電圧Ｖｏｆｆは、いずれのサブフィールドでも、Ｖ０（＝０Ｖ）を用いる。
【００４０】
なお、電圧Ｖｏｎは、３種類に限らず、２種類或いは４種類以上としてもよい。
【００４１】
（５）電圧Ｖｏｎの電圧値が切換わるとき、オフ電圧印加期間ｆｘを設けている。
【００４２】
即ち、各画素へのデータ信号の書込みは、走査信号を走査線毎に順次供給している間に、データ線にデータ信号を供給して行っているため、走査線毎に各画素への書込むを行うことになる。そこで、オフ電圧印加期間ｆｘを設けることにより、先のサブフィールドにおける各画素への電圧印加を終了して電圧値の切換えを行うことができ、サブフィールドにおける実効電圧を、階調データに対応した値にすることができる。なお、理由について後で詳述する。
【００４３】
＜電気的な構成＞
次に、本実施形態に係る電気光学装置の電気的な構成について説明する。図１は、素子基板に形成された回路の構成が示されている。
【００４４】
図１に示すように、素子基板上における表示領域１０１ａには、例えばｍ本の走査線１１２がＸ（行）方向に延在して形成され、ｎ本のデータ線１１４ａ，１１４ｂがＹ（列）方向に沿って延在して形成され、さらにｍ本のＶｏｎ線１１３ａとＶｏｆｆ線１１３ｂがＸ（行）方向に延在して形成されている。そして、画素１１０は、走査線１１２と一対のデータ線１１４ａ，１１４ｂ（以下、説明の都合上合わせてデータ線１１４ともいう）との各交差に対応して設けられて、マトリクス状に配列されている。
【００４５】
また、各データ線１１４ａとデータ線１１４ｂとの間にはインバータ１１５がそれぞれ接続され、一方のデータ線１１４ａにはデータ信号ｄｊが他方のデータ線１１４ｂにはレベルを反転したデータ信号／ｄｊが入力される。さらに、各Ｖｏｎ線１１３ａには、走査線駆動回路１３０から出力される走査信号Ｇｉを受けて電圧Ｖｏｎの電圧値をＶａ，Ｖｂ，Ｖｃに切換える電圧切換回路１６０が接続されている。
【００４６】
本実施形態では、説明の便宜上、走査線１１２の総本数をｍ本とし、データ線１１４の総本数をｎ本として（ｍ、ｎはそれぞれ２以上の整数）、ｍ行×ｎ列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。
【００４７】
画素１１０の具体的な構成としては、例えば、図２に示されるものが挙げられる。
【００４８】
この構成では、画素自体に１ビットのデジタル信号を記憶するメモリと、このメモリに記憶されたデジタル信号に応じて電圧ＶｏｎまたはＶoffを選択して画素電極に印加する回路とが設けられている。
【００４９】
画素１１０では、図２に示すように、インバータ１２１および１２２によって、一方の出力端子が他方の入力端子に接続することにより、全体として１ビットのメモリを構成している。
【００５０】
トランジスタ１１６ａおよび１１６ｂは、この１ビットのメモリに対して書込みを行うときにオン状態とされるスイッチングトランジスタであり、各々のドレインはインバータ１２１および１２２の各出力端子に接続され、各々のゲートは走査信号Ｇｋ（ｋ＝１〜ｍ）またはＧ１、Ｇ２、…Ｇｍを供給する走査線１１２に接続されている。
【００５１】
本実施形態では、２本のデータ線１１４ａおよび１１４ｂが各画素に対して配線されており、データ線１１４ａにはトランジスタ１１６ａのソースが接続され、データ線１１４ｂにはトランジスタ１１６ｂのソースが接続されている。そして、データ線１１４ａには、後述するデータ線駆動回路１４０からデータ信号ｄｊ（ｊ＝１〜ｎ）がそのまま出力され、データ線１１４ｂにはこの信号ｄｊをレベル反転した信号が出力される。これらの各データ線上の信号は、トランジスタ１１６ａおよび１１６ｂを介してインバータ１２１および１２２からなるメモリに与えられ、このメモリに書込まれる。トランスミッションゲート１２３は、入力端が電圧Ｖｏｎを供給するＶｏｎ線１１３ａに接続されており、出力端が画素電極１１８に接続されている。また、トランスミッションゲート１２４は、入力端が電圧Ｖｏｆｆを供給するＶｏｆｆ線１１３ｂに接続されており、出力端が画素電極１１８に接続されている。これらのトランスミッションゲート１２３および１２４は、いずれもＨレベルのゲート信号が与えられることによりオンになるゲートであり、これらには上記メモリにおけるインバータ１２１および１２２の各出力信号がゲート信号として供給される。さらに、画素電極１１８と対向電極１０８との間に電気光学材料たる液晶１０５が挟持されて液晶層が形成され、前記対向電極１０８は交流化駆動信号ＬＣＯＭに接続されている。
【００５２】
図１において、タイミング信号生成回路２００は、図示せぬ上位装置から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに基づいて、各種のタイミング信号やクロック信号などを生成する装置である。このタイミング信号生成回路２００によって生成される信号のうち主要なものを列挙すると次の通りである。
【００５３】
ａ．交流化駆動論理信号ＦＲ
この交流化駆動論理信号ＦＲは、後述する交流化駆動信号ＬＣＯＭのＨレベル、Ｌレベルを指定するものである。
【００５４】
ｂ．交流化駆動信号ＬＣＯＭ
この交流化駆動信号ＬＣＯＭは、対向基板の対向電極１０８（図２参照）に印加される。本実施形態において交流化駆動信号ＬＣＯＭは、ＶＣＣ（Ｈレベル）からＶ０（Ｌレベル）へ、ＬレベルからＨレベルへ、という具合に１フィールド毎にレベル反転を繰り返す。そして、交流化駆動信号ＬＣＯＭは、交流化駆動論理信号ＦＲに対してラッチパルスＬＰの１クロック分位相が遅れたものである。
【００５５】
ｃ．スタートパルスＤＹ
このスタートパルスＤＹはサブフィールドの最初に出力されるパルス信号である。本実施形態では、１フィールドを４分割してサブフィールドＳｆ０〜Ｓｆ３を設ける。従って、これらの各サブフィールドの最初において、このスタートパルス信号ＤＹが出力されることになる。
【００５６】
ｄ．ストップパルスＤＹres
このストップパルスＤＹresは、サブフィールドを後述するオフ電圧印加期間ｆｘに切換えるとき、最初に出力されるパルス信号である。
【００５７】
ｅ．クロック信号ＣＬＹ
このクロック信号ＣＬＹは、走査側（Ｙ側）の水平走査期間を規定する信号である。
【００５８】
ｆ．ラッチパルスＬＰ
このラッチパルスＬＰは、水平走査期間の最初に出力されるパルス信号であって、クロック信号ＣＬＹのレベル遷移（即ち、立ち上がりおよび立ち下がり）時に出力されるものである。
【００５９】
ｇ．クロック信号ＣＬＸ
このクロック信号ＣＬＸは、いわゆるドットクロックにより規定される信号である。
【００６０】
ｈ．リセット信号ＲＥＳ
このリセット信号ＲＥＳは、ラッチパルスＬＰに同期して出力されるパルス信号であって、オフ電圧印加期間ｆｘの開始を規定する信号である。即ち、リセット信号ＲＥＳがＨレベルからＬレベルに切換わるときに１行目の走査信号Ｇ１をオフ電圧とし、ＬレベルからＨレベルに切換わるときにｍ行目の走査信号Ｇｍをオフ電圧とするものである。
【００６１】
以上がタイミング信号生成回路２００によって生成される主要な信号の概要である。
【００６２】
図１において、走査線駆動回路１３０は、いわゆるＹシフトレジスタと呼ばれるものであり、スタートパルスＤＹおよびストップパルスＤＹresをクロック信号ＣＬＹに基づいて転送し、走査線１１２の各々に走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍとして順次排他的に供給するものである。この走査線駆動回路１３０の具体的な構成は、図３に示す通りである。
【００６３】
図３に示すように、この走査線駆動回路１３０は、Ｙシフトレジスタ１３１と、該Ｙシフトレジスタ１３１に入力される信号を形成するオアゲート１３２とによって構成されている。
【００６４】
ここで、オアゲート１３２の入力側にはスタートパルスＤＹとストップパルスＤＹresが入力され、このいずれかの信号がＨレベルであるときに（ＤＹ＋
ＤＹres）信号をＹシフトレジスタ１３１に出力する。
【００６５】
また、Ｙシフトレジスタ１３１は、供給される（ＤＹ＋ＤＹres）信号をクロック信号ＣＬＹに基づいて転送し、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍとして走査線１１２の各々に順次排他的に供給するものである。
【００６６】
また、データ線駆動回路１４０は、ある水平走査期間において２値信号Ｄｓをデータ線１１４の本数に相当するｎ個順次ラッチした後、ラッチしたｎ個の２値信号Ｄｓを、次の水平走査期間において、それぞれ対応するデータ線１１４にデータ信号ｄ１、ｄ２、ｄ３、…、ｄｎとして一斉に供給するものである。このデータ線駆動回路１４０の具体的な構成は、図４に示される通りである。
【００６７】
図４に示すように、このデータ線駆動回路１４０は、Ｘシフトレジスタ１４１０と、第１のラッチ回路１４２０と、第２のラッチ回路１４３０とによって構成されている。
【００６８】
ここで、Ｘシフトレジスタ１４１０は、水平走査期間の最初に供給されるラッチパルスＬＰをクロック信号ＣＬＸに基づいて転送し、ラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎとして順次排他的に供給するものである。
【００６９】
第１のラッチ回路１４２０は、２値信号Ｄｓをラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎの立ち下がりにおいて順次ラッチするものである。
【００７０】
第２のラッチ回路１４３０は、第１のラッチ回路１４２０によりラッチされた２値信号Ｄｓの各々をラッチパルスＬＰの立ち下がりにおいて一斉にラッチして信号を各々出力するものである。
【００７１】
次に、データ信号切換回路１５０は、第２のラッチ回路１４３０から出力される信号とリセット信号ＲＥＳとが入力されるｎ個のアンドゲートによって構成されている。
【００７２】
そして、データ信号切換回路１５０は、リセット信号ＲＥＳがＬレベルのときには、画素をオフにする電圧を前記画素１１０に印加するためのデータ信号ｄ１、ｄ２、ｄ３、…、ｄｎを各々のデータ線１１４に供給するものであり、リセット信号ＲＥＳがＨレベルのときには、２値信号Ｄｓに基づいて前記データ線駆動回路１４０から出力される信号、即ち画素をオンにする電圧Ｖｏｎまたはオフにする電圧Ｖｏｆｆのいずれかを印加するためのデータ信号を各データ線１１４に供給する。
【００７３】
次に、電圧切換回路１６０は、図５に示すような回路によって構成されている。
【００７４】
即ち、交流化駆動信号ＬＣＯＭを受けて、ＦＲのＨ／Ｌに応じた電圧値Ｖａ，Ｖｂ，Ｖｃを発生する基準電圧値発生回路１６１と、サブフィールドＳｆ０においてＨレベルとなる走査信号Ｇｉの入力があるときにセット信号を出力するアンドゲート１６２と、サブフィールドＳｆ１〜Ｓｆ３においてＨレベルとなる走査信号Ｇｉの入力があるときにリセット信号を出力するアンドゲート１６３と、アンドゲート１６２の出力がＳ端子に接続され、アンドゲート１６３がＲ端子に接続されたフリップフロップ回路１６４と、該フリップフロップ回路１６４の出力信号を受けて前記基準電圧値発生回路１６１から出力される電圧値Ｖａ，Ｖｂを選択するスイッチング素子１６５と、サブフィールドＳｆ０〜Ｓｆ１においてＨレベルとなる走査信号Ｇｉの入力があるときにセット信号を出力するアンドゲート１６６と、サブフィールドＳ２〜Ｓｆ３においてＨレベルとなる走査信号Ｇｉの入力があるときにリセット信号を出力するアンドゲート１６７と、アンドゲート１６６の出力がＳ端子に接続され、アンドゲート１６７がＲ端子に接続されたフリップフロップ回路１６８と、該フリップフロップ回路１６８の出力信号を受けて、前記スイッチング素子１６５から出力される電圧値Ｖａ，Ｖｂ、前記基準電圧値発生回路１６１から出力される電圧値Ｖｃを選択するスイッチング素子１６９とによって構成されている。
【００７５】
これにより、電圧切換回路１６０は、サブフィールドＳｆ０のときには電圧値Ｖａを有する電圧Ｖｏｎを出力し、サブフィールドＳｆ１のときには電圧値Ｖｂを有する電圧Ｖｏｎを出力し、サブフィールドＳｆ２、Ｓｆ３のときには電圧値Ｖｃを有する電圧Ｖｏｎを出力するものである。
【００７６】
さて、このようにサブフィールドＳｆ０〜Ｓｆ３毎に、階調レベルに応じて電圧Ｖｏｆｆ（Ｖ０）、Ｖｏｎ（Ｖａ，Ｖｂ，Ｖｃ）を書込むためには、画素に対応する階調データを何らかの形で変換する必要がある。この変換を行うものが、図１におけるデータ変換回路３００である。
【００７７】
従って、データ変換回路３００は、垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに同期して供給され、かつ、画素毎に対応する４ビットの階調データＤ０〜Ｄ３を、サブフィールドＳｆ０〜Ｓｆ３毎に２値信号Ｄｓ（０または１）に変換する構成となっている。
【００７８】
また、データ変換回路３００は、交流化駆動論理信号ＦＲのレベルに応じて、階調データＤ０〜Ｄ３を２値信号Ｄｓに変換する必要がある。具体的には、データ変換回路３００は、階調データＤ０〜Ｄ３に対応する２値信号Ｄｓを、交流化駆動論理信号ＦＲがＬレベルである場合には、図８（ａ）に示される内容に基づいて出力する一方、交流化駆動論理信号ＦＲがＨレベルである場合には、図８（ｂ）に示される内容に基づいて出力する構成となっている。
【００７９】
なお、この２値信号Ｄｓについては、走査線駆動回路１３０およびデータ線駆動回路１４０における動作に同期して出力する必要があるので、データ変換回路３００には、スタートパルスＤＹと、水平走査に同期するクロック信号ＣＬＹと、水平走査期間の最初を規定するラッチパルスＬＰと、ドットクロック信号ＤＣＬＫに相当するクロック信号ＣＬＸとが供給されている。また、上述したように、データ線駆動回路１４０では、ある水平走査期間において、第１のラッチ回路１４２０が点順次的に２値信号Ｄｓをラッチした後、次の水平走査期間において、第２のラッチ回路１４３０が、データ信号ｄ１、ｄ２、ｄ３、…、ｄｎとして一斉に各データ線１１４に供給する構成となっているので、データ変換回路３００は、走査線駆動回路１３０およびデータ線駆動回路１４０における動作と比較して、１水平走査期間だけ先行するタイミングで２値信号Ｄｓを出力する構成となっている。
【００８０】
次に、前述した２値信号Ｄｓを生成するためのデータ変換回路３００の具体的な構成について説明する。ここで、図７はこのデータ変換回路３００の回路構成を示すブロック図である。また、図８は同データ変換回路３００の機能を示す真理値表である。
【００８１】
図７に示すように、データ変換回路３００は、駆動パターンメモリ３０１と、ＥＸＯＲゲート３０２とにより構成されている。
【００８２】
駆動パターンメモリ３０１は、サブフィールド番号と階調データの各組み合わせ毎に画素のオン／オフを指定する１ビットのオンオフデータを記憶している。そして、駆動パターンメモリ３０１には、サブフィールド番号と階調データとがアドレスとして与えられる。
【００８３】
ここで、サブフィールド番号は、１フィールド内における各サブフィールドの番号であり、「０」〜「３」までのいずれかの値である。このサブフィールド番号を生成する方法に関しては各種考えられるが、例えば、データ変換回路３００の内部に、スタートパルスＤＹを計数すると共に、当該カウンタ結果を交流化駆動論理信号ＦＲのレベル遷移（立ち上がりおよび立ち下がり）でリセットするカウンタを設けて、当該カウント結果を参照することで、現状のサブフィールドを認識してサブフィールド番号を設定することも可能である。
【００８４】
駆動パターンメモリ３０１は、このようにして得られるサブフィールド番号と階調データとの組み合わせに対応したオンオフデータを出力する。
【００８５】
ＥＸＯＲゲート３０２は、この駆動パターンメモリ３０１から出力されるオンオフデータと交流化駆動論理信号ＦＲとの排他的論理和を演算し、２値信号Ｄｓとして出力する。ここで、交流化駆動論理信号ＦＲは、交流化駆動信号ＬＣＯＭよりラッチパルスＬＰの１クロック分速い位相でレベル反転を繰り返すデジタル信号である。
【００８６】
交流化駆動論理信号ＦＲがＬレベルである場合、駆動パターンメモリ３０１から読み出されたオンオフデータはそのまま２値信号Ｄｓとしてデータ線駆動回路１４０に出力される。これに対し、交流化駆動論理信号ＦＲがＨレベルである場合には、駆動パターンメモリ３０１から読み出されたオンオフデータはＥＸＯＲゲート３０２によってレベル反転され、２値信号Ｄｓとしてデータ線駆動回路１４０に出力される。いずれの場合でも、オンオフデータが“１”であるときには、画素をオン状態とする２値信号Ｄｓがデータ線駆動回路１４０に供給され、オンオフデータが“０”であるときには、画素をオフ状態とする２値信号Ｄｓがデータ線駆動回路１４０に供給される。
【００８７】
そして、２値信号ＤｓによってＶｏｎが選択されているとき（即ち、オンオフデータが“１”であるとき）、電圧切換回路１６０により、サブフィールドがＳｆ０である場合には電圧値Ｖａにより重み付けされ、Ｓｆ１である場合には電圧値Ｖｂに重み付けされ、Ｓｆ２，Ｓｆ３である場合には電圧値Ｖｃにより重み付けされた電圧が画素に印加される。
【００８８】
図８（ａ）および（ｂ）は、交流化駆動論理信号ＦＲがＬレベルまたはＨレベルである場合、階調データに対するサブフィールド番号および電圧値と２値信号Ｄｓとの関係を示している。即ち、駆動パターンメモリ３０１には、図８に示す真理値表において“１”と“０”とからなるオンオフデータが記憶されている。
【００８９】
図８から明らかなように、本実施形態によるデータ変換回路３００では、各サブフィールド毎に画素のオンオフ駆動を行うための２値信号Ｄｓをデータ線駆動回路１４０に向けて出力するようになっている。
【００９０】
次に、階調データに対応してサブフィールド毎に印加される電圧Ｖｏｎの電圧値について具体的に説明する。
【００９１】
まず、階調データが（０００１）である場合、当該画素の透過率を６．６（＝１／１５）％とすべきであり、このためには図示の実効電圧値Ｖ１を画素に対して印加する必要がある。そこで、本実施形態では、当該画素の画素電極１１８および対向電極１０８間に印加される電圧が、サブフィールドＳｆ０においてはＶｏｎ＝Ｖａとなり、他のサブフィールドにおいてはＶｏｆｆ＝Ｖ０（＝０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。ここで、画素に印加される実効電圧値は、電圧瞬時値の２乗を１周期（１フィールド）に亘って平均化した平方根によって求められるから、サブフィールドＳｆ０の長さを、１フィールド（１ｆ）に対して（Ｖ１／Ｖａ）2 を乗じた時間とすれば、１フィールド（１ｆ）に対応した実効電圧値Ｖ１を印加することができる。
【００９２】
また、階調データが（００１０）である場合、当該画素の透過率を１３．３（＝２／１５）％とすべきであり、そのためには図示の実効電圧値Ｖ２を画素に対して印加する必要がある。そこで、本実施形態では、当該画素の画素電極１１８および対向電極１０８間に印加される電圧が、サブフィールドＳｆ１においてはＶｏｎ＝Ｖｂとなり、他のサブフィールドにおいてはＶｏｆｆ＝Ｖ０（０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。ここで、画素に印加される実効電圧値は、電圧瞬時値の２乗を１周期（１フィールド）に亘って平均化した平方根によって求められるから、サブフィールドＳｆ１の長さを、１フィールドに対して（Ｖ２／Ｖｂ）2 を乗じた時間とすれば、階調データ（００１０）に対応した実効電圧値Ｖ２を画素に印加することができる。
【００９３】
同様に、階調データが（００１１）である場合、当該画素の透過率を２０．０（＝３／１５）％とすべきであり、実効電圧値Ｖ３を画素に対して印加する必要がある。そこで、本実施形態では、当該画素の画素電極１１８と対向電極１０８間に印加される電圧が、サブフィールドＳｆ０においてはＶｏｎ＝Ｖａとなり、サブフィールドＳｆ１においてはＶｏｎ＝Ｖｂとなり、他のサブフィールドにおいてはＶｏｆｆ＝Ｖ０（＝０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。この電圧印加によって、１フィールドに対して階調データ（００１１）に対応した実効電圧値Ｖ３を画素に印加することができる。
【００９４】
さらに、階調データが（１０００）である場合、当該画素の透過率を５３．３（＝８／１５）％とすべきであり、そのためには図示の実効電圧値Ｖ８を画素に対して印加する必要がある。そこで、本実施形態では、当該画素の画素電極１１８および対向電極１０８間に印加される電圧が、サブフィールドＳｆ３においてはＶｏｎ＝Ｖｃとし、他のサブフィールドにおいてはＶｏｆｆ＝Ｖ０（＝０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。ここで、画素に印加される実効電圧値は、電圧瞬時値の２乗を１周期（１フィールド）に亘って平均化した平方根によって求められるから、サブフィールドＳｆ３の長さを、１フィールドに対して（Ｖ８／Ｖｃ）2 を乗じた時間とすれば、階調データ（１０００）に対応した実効電圧値Ｖ８を画素に印加することができる。この電圧の印加によって、１フィールドに対して階調データ（１０００）に対応した実効電圧値Ｖ８を画素に印加することができる。
【００９５】
以下、同様にして、階調データに対するサブフィールドにおける電圧値を設定することにより、他の階調データについても同様な書込みが行われることとなる。
【００９６】
このようにして、サブフィールドＳｆ０〜Ｓｆ３に対して階調データに応じた書込みを行う構成とすると、当該液晶層に印加される電圧値がＶａ，Ｖｂ、ＶｃおよびＶ０であるにもかかわらず、各透過率に対応する１６階調の表示が可能となる。
【００９７】
＜動作＞
＜電気光学装置の動作＞
次に、上述した実施形態に係る電気光学装置の動作について説明する。図９は、この電気光学装置の動作を説明するためのタイミングチャートである。
【００９８】
まず、交流化駆動信号ＬＣＯＭは、１フィールド（１ｆ）毎にレベル反転して、対向電極１０８に印加される。一方、スタートパルスＤＹは、上述したように１フィールド（１ｆ）を分割した各サブフィールドの開始時に供給される。
【００９９】
ここで、交流化駆動信号ＬＣＯＭがＬレベルとなる１フィールド（１ｆ）において、サブフィールドＳｆ０の開始を規定するスタートパルスＤＹが供給されると、走査線駆動回路１３０（図１参照）におけるクロック信号ＣＬＹに準じた転送によって、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍが期間（１Ｖａ）に順次排他的に出力される。なお、期間（１Ｖａ）は、最も短いサブフィールドよりもさらに短い期間に設定されている。
【０１００】
さて、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍは、それぞれクロック信号ＣＬＹの半周期に相当するパルス幅を有し、また、上から数えて１本目の走査線１１２に対応する走査信号Ｇ１は、スタートパルスＤＹが供給された後、クロック信号ＣＬＹが最初に立ち上がってから、少なくともクロック信号ＣＬＹの半周期だけ遅延して出力される構成となっている。従って、サブフィールドの最初にスタートパルスＤＹが供給されてから、走査信号Ｇ１が出力されるまでに、ラッチパルスＬＰの１ショット（Ｇ０）がデータ線駆動回路１４０に供給されることになる。
【０１０１】
そこで、このラッチパルスＬＰの１ショット（Ｇ０）が供給された場合について検討してみる。まず、このラッチパルスＬＰの１ショット（Ｇ０）がデータ線駆動回路１４０に供給されると、データ線駆動回路１４０（図４参照）におけるクロック信号ＣＬＸに基づいて転送され、ラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎが水平走査期間（１Ｈ）に順次排他的に出力される。なお、ラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎは、それぞれクロック信号ＣＬＸの半周期に相当するパルス幅を有している。
【０１０２】
この際、図４における第１のラッチ回路１４２０は、ラッチ信号Ｓ１の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて１本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチし、次に、ラッチ信号Ｓ２の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて２本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチし、以下、同様に、上から数えて１本目の走査線１１２と、左から数えてｎ本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチする。
【０１０３】
これにより、まず、図１において上から１本目の走査線１１２との交差に対応する画素１行分の２値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされることになる。なお、データ変換回路３００は、第１のラッチ回路１４２０によるラッチのタイミングに合わせて、各画素の階調データＤ０〜Ｄ３を２値信号Ｄｓに変換して出力することはいうまでもない。また、ここでは、交流化駆動信号ＬＣＯＭ（交流化駆動論理信号ＦＲ）がＬレベルの場合を想定しているので、図８（ａ）に示されるテーブルが参照され、さらにサブフィールドＳｆ１に相当する２値信号Ｄｓが、階調データＤ０〜Ｄ３に応じて出力されることになる。
【０１０４】
次に、クロック信号ＣＬＹが立ち下がって、走査信号Ｇ１が出力されると、図１において上から数えて１本目の走査線１１２が選択される結果、当該走査線１１２との交差に対応する画素１１０のトランジスタ１１６がすべてオン状態となる。一方、当該クロック信号ＣＬＹの立ち下がりによってラッチパルスＬＰが出力される。そして、このラッチパルスＬＰの立ち下がりタイミングにおいて、第２のラッチ回路１４３０は、第１のラッチ回路１４２０によって点順次的にラッチされた２値信号Ｄｓを、対応するデータ線１１４の各々にデータ信号ｄ１、ｄ２、ｄ３、…、ｄｎとして一斉に供給する。このため、上から数えて１行目の画素１１０においては、データ信号ｄ１、ｄ２、ｄ３、…、ｄｎの書込みが同時に行われることとなる。
【０１０５】
この書込みと並行して、図１において上から２本目の走査線１１２との交差に対応する画素１行分の２値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされる。
【０１０６】
そして、以降同様な動作が、ｍ本目の走査線１１２に対応する走査信号Ｇｍが出力されるまで繰り返される。即ち、ある走査信号Ｇｉ（ｉは、１≦ｉ≦ｍを満たす整数）が出力される１水平走査期間（１Ｈ）においては、ｉ本目の走査線１１２に対応する画素１１０の１行分に対するデータ信号ｄ１〜ｄｎの書込みと、（ｉ＋１）本目の走査線１１２に対応する画素１１０の１行分に対する２値信号Ｄｓの点順次的なラッチとが並行して行われることになる。なお、画素１１０に書込まれたデータ信号は、次のサブフィールドＳｆ２において書込まれるまで保持される。
【０１０７】
以下同様な動作が、サブフィールドの開始を規定するスタートパルスＤＹが供給される毎に繰り返される。ただし、データ変換回路３００は、階調データＤ０〜Ｄ３から２値信号Ｄｓへの変換については、サブフィールドＳｆ０〜Ｓｆ３のうち、対応するサブフィールドの項目が参照される。
【０１０８】
さらに、１フィールド経過後、交流化駆動信号ＬＣＯＭがＨレベルに反転した場合においても、各サブフィールドにおいて同様な動作が繰り返される。ただし、階調データＤ０〜Ｄ３から２値信号Ｄｓへの変換については、図８（ｂ）に示されるテーブルが参照されることになる。
【０１０９】
＜画素に印加される電圧＞
次に、データ駆動回路１４０による画素１１０の液晶層へ印加されるデータ信号の電圧値について検討する。図１０は、階調データと、画素１１０における画素電極１１８への印加波形を示すタイミングチャートである。
【０１１０】
例えば、交流化駆動信号ＬＣＯＭがＬレベルである場合に、ある画素の階調データＤ０〜Ｄ３が（００００）であるとき、図８（ａ）に示される変換内容に従う結果、当該画素の画素電極１１８には、図１０に示されるように、１フィールド（１ｆ）に亘ってＶ０が書込まれる。ここで、当該液晶層に印加される電圧実効値はＶ０となる。従って、当該画素の透過率は、階調データ（００００）に対応して０％となる。
【０１１１】
また、ある画素の階調データＤ０〜Ｄ３が（００１１）であるとき、図８（ａ）に示される変換内容に従う結果、当該画素の画素電極１１８には、図１０に示されるように、サブフィールドＳｆ０においては電圧値Ｖａが、Ｓｆ１においては電圧値Ｖｂが、それぞれ書込まれる。従って、当該画素の画素電極１１８に印加される電圧実効値はＶ３となる。従って、当該画素の透過率は、階調データ（００１１）に対応して２０．０％となる。
【０１１２】
さらに、ある画素の階調データＤ０〜Ｄ３が（１１１１）であるとき、図８（ａ）に示される変換内容に従う結果、当該画素の画素電極１１８には、図１０に示されるように、サブフィールドＳｆ０においては電圧値Ｖａが、Ｓｆ１においては電圧値Ｖｂが、Ｓｆ２，Ｓｆ３においては電圧値Ｖｃが、それぞれ書込まれる。従って、当該画素の透過率は、階調データ（１１１１）に対応して１００％となる。なお、他の階調データについても同様に、階調データＤ０〜Ｄ３は透過率に対応している。
【０１１３】
一方、交流化駆動信号ＬＣＯＭがＨレベルである場合に、Ｌレベルの場合と反転したレベルが画素電極１１８に印加される。このため、交流化駆動信号ＬＣＯＭがＨレベルの場合に各液晶層に印加される電圧は、交流化駆動信号ＬＣＯＭがＬレベルの場合となる印加電圧の極性を反転したものであり、かつ、その絶対値は等しいものとなる。従って、液晶層に直流成分が印加される事態が回避される結果、液晶１０５の劣化が防止されることになる。
【０１１４】
＜画素の動作＞
次に、画素１１０の動作について説明するに、図１０に示したような階調データＤ０〜Ｄ３に対応した信号を画素電極１１８に書き込むものとする。
【０１１５】
走査線１１２にはサブフィールド毎にＨレベルの走査信号Ｇｉが出力され、トランジスタ１１６ａおよび１１６ｂがオン状態となっているときに、電圧の印加を指示するＨレベルの信号ｄｊおよびそのレベルを反転したＬレベルの信号がデータ線１１４ａおよび１１４ｂに出力されたとする。この場合、インバータ１２１の出力信号がＨレベル、インバータ１２２の出力信号がＬレベルとなるため、トランシミッションゲート１２３のみがオン状態となり、このトランスミッションゲート１２３を介して電圧Ｖｏｎが画素電極１１８に印加される。
【０１１６】
この際、サブフィールドがＳｆ０の場合には、前述した電圧切換回路１６０によってＶｏｎ線１１３ａにかかる電圧値はＶａとなっているから、画素電極１１８には電圧値Ｖａが書き込まれる。
【０１１７】
一方、サブフィールドがＳｆ１の場合には、Ｖｏｎ線１１３ａにかかる電圧値はＶｂとなるため、画素電極１１８には電圧値Ｖｂが書き込まれる。
【０１１８】
さらに、サブフィールドがＳｆ２，Ｓｆ３の場合には、Ｖｏｎ線１１３ａにかかる電圧値はＶｃとなるため、画素電極１１８には電圧値Ｖｃが書き込まれる。
【０１１９】
また、走査線１１２に対する走査信号ＧｉがＬレベルになると、トランジスタ１１６ａおよび１１６ｂはオフ状態となり、インバータ１２１および１２２はそれ以前の出力信号レベルをそのまま維持する。この間、インバータ１２１の出力信号のみがＨレベルとなるため、トランスミッションゲート１２３を介して電圧Ｖｏｎが画素電極１１８に印加され続けることとなる。
【０１２０】
その後、走査線１１２に対する走査信号Ｇｉが再びＨレベルとなり、トランジスタ１１６ａおよび１１６ｂがオン状態となっているときに、電圧の印加を指示するＬレベルの信号ｄｊおよびそのレベルを反転したＨレベルの信号がデータ線１１４ａおよび１１４ｂに出力されたとする。この場合、インバータ１２１の出力信号がＬレベル、インバータの出力信号がＨレベルとなるため、トランシミッションゲート１２４のみがオン状態となり、このトランスミッションゲート１２４を介して電圧Ｖｏｆｆ（ＦＲ）が画素電極１１８に印加される。
【０１２１】
そして、走査線１１２に対する走査信号ＧｉがＬレベルになると、上述したように、インバータ１２１および１２２はそれ以前の出力信号レベルをそのまま維持し、トランスミッションゲート１２４を介して電圧が画素電極１１８に印加され続けることとなる。
【０１２２】
しかも、図５に示す電圧切換回路１６０では、出力されるＶｏｎがＬＣＯＭがレベル反転するのに対応して反転したＶａ，Ｖｂ，Ｖｃを出力するから、対向電極１０８がＦＲによってレベル反転した場合であっても、ＦＲを基準として電圧差Ｖａ，Ｖｂ，Ｖｃとなる信号を出力する。
【０１２３】
＜オフ電圧印加期間＞
次に、オフ電圧印加期間ｆｘについて、図１１および図１３を参照しつつ説明する。なお、階調データは、（１１１１）とする。
【０１２４】
まず、図１１は、オフ電圧印加期間ｆｘを設けていない場合、行毎に書込まれる電圧のタイミングチャートを示したものである。この場合、１行目の電圧印加に対応させてＶｏｎの電圧値を切換えると、点線で示すように、２行目〜ｍ行目において各画素１１０に電圧を印加している途中で電圧値が切換わることになり、実効電圧値が所望の値と異なってしまう。この結果、階調データに対応した階調表示を行うことができなくなってしまう。
【０１２５】
そこで、本実施形態では、図１２または図１３に示すようなオフ電圧印加期間ｆｘを設けている。オフ電圧印加期間ｆｘは、電圧Ｖｏｎの電圧値が切換わるときに発生するもので、その発生動作は次の如くである。
【０１２６】
まず、タイミング信号生成回路２００から出力されるリセット信号ＲＥＳは、オフ電圧印加期間ｆｘを開始させるためのもので、走査線駆動回路１３０とデータ線駆動回路１４０とに供給される。そして、このリセット信号ＲＥＳは、電圧Ｖｏｎの電圧値が切換わるときに、ＨレベルからＬレベルに変化するものである。
【０１２７】
走査線駆動回路１３０は、図３に示すような構成となっているから、（ＤＹ＋ＤＹres）信号がＬレベルからＨレベルに切換わった後に、クロック信号ＣＬＹがＨレベルからＨレベルに切換わるとき、行に並んだ各画素１１０への書込みを許可する信号となる走査信号Ｇ１〜Ｇｍを各走査線１１２毎に排他的に順次供給する（図１２参照）。ここで、電圧値が切換わる各サブフィールドでは、スタートが順次異なるものの、ストップパルスＤＹresの発生による走査信号からスタートパルスＤＹの発生による走査信号までの時間は、各行毎に等しくなり、この期間がオフ電圧印加期間ｆｘとなっている。
【０１２８】
また、データ信号切換回路１５０では、Ｈレベルのリセット信号ＲＥＳが供給されている場合には、ラッチ回路１４３０から階調データに準じたデータ信号（画素をオンするための信号または画素をオフするための信号）をデータ線１１４に供給する。
【０１２９】
一方、Ｌレベルのリセット信号ＲＥＳがデータ信号切換回路１５０に供給されている場合には、階調データによる信号に拘わらず、画素をオフするためのデータ信号をデータ線１１４に供給する。そして、画素１１０は、図２に示すような回路構成となっているから、データ線１１４ａのデータ信号ｄｊが電圧Ｖｏｆｆ、データ線１１４ｂのデータ信号／ｄｊが電圧Ｖｏｎ（電圧値Ｖｃ）となるため、画素電極１１８には電圧Ｖｏｆｆが書込まれる。しかも、この電圧Ｖｏｆｆを印加する期間は、先のサブフィールドにおける電圧印加終了から次のサブフィールドにおける電圧印加開始までの間印加されている。なお、図１２および図１３では、ｍ行目の電圧印加が終了したとほぼ同時に次のサブフィールドにおける１行目の電圧印加を開始するように図示したが、本実施形態はこれに限らず、ｍ行目における電圧印加の終了から次の１行目における電圧印加の開始まで時間を持たせてもよいことは勿論である。
【０１３０】
このように、本実施形態では、オフ電圧印加期間ｆｘを設けることにより、あるサブフィールドから次のサブフィールドに移行するとき、Ｖｏｎの電圧値の切換えを、先のサブフィールドにおける各画素への電圧印加が終了してから行うことができ、サブフィールド毎に階調データに対応した電圧を各画素に印加することができる。
【０１３１】
しかも、オフ電圧印加期間ｆｘを設けずに各行毎に電圧値を切換える場合、各行毎に制御する電圧切換回路１６０を必要としていた。しかし、本実施形態では、電圧Ｖｏｎの電圧値が切換わるとき、サブフィールド間にオフ電圧印加期間ｆｘを設けるようにしたから、電圧切換回路１６０による電圧値の切換えは、ｍ行目）の各画素にデータ信号が書込まれてから切換えることができ、各行毎に電圧値を切換えるような切換回路およびその制御は必要なく、電圧Ｖｏｎの電圧値切換えを、１個の電圧切換回路１６０によって簡単に行うことができる。
【０１３２】
＜実施形態の効果＞
このような実施形態に係る電気光学装置によれば、１フィールド（１ｆ）を、４個のサブフィールドＳｆ０〜Ｓｆ３に分割し、各サブフィールド毎に、画素をオンする電圧Ｖｏｎの電圧値をＶａ，Ｖｂ，Ｖｃの３値によって重み付けを行って、１フィールドにおける電圧実効値を設定している。これにより、データ線１１４に供給されるデータ信号ｄ１〜ｄｎは、ディジタル信号であるため、駆動回路などの周辺回路においては、高精度のＤ／Ａ変換回路やオペアンプなどのような、アナログ信号を処理するための回路は不要となる。このため、回路構成が大幅に簡略化されるので、装置全体のコストを低く抑えることが可能となる。
【０１３３】
また、データ線１１４に各々供給されるデータ信号ｄ１〜ｄｎはディジタル信号であるため、素子特性や配線抵抗などの不均一性に起因する表示ムラが原理的に発生しない。このため、本実施形態に係る電気光学装置によれば、高品位かつ高精細な階調表示が可能となる。
【０１３４】
さらに、２値信号Ｄｓは、１フィールドを４個のサブフィールドＳｆ０〜Ｓｆ３に分割し、４ビットの階調データＤ０〜Ｄ３に基づいてサブフィールドＳｆ０〜Ｓｆ３の電圧値をＶ０、Ｖａ，Ｖｂ，Ｖｃによって重み付けを行うようにしている。このため、サブフィードＳｆ０〜Ｓｆ３のうち、比較的時間の短いサブフィールドにおいても書込時間を十分に確保することができ、各画素１１０にデータ信号を確実に書込むことができ、当該電気光学装置による階調表示を高精度に行うことができる。
【０１３５】
また、本実施形態では、電圧Ｖｏｎの電圧値を切換えるとき、サブフィールド間にオフ電圧印加期間ｆｘを設け、先のサブフィールドにおける各画素への電圧印加を終了して電圧値の切換えを行うようにしたから、各サブフィールドにおける階調データに対応した各画素への電圧印加を正確に行って、階調データに対応した階調表示を行うことができる。
【０１３６】
しかも、Ｖｏｎの電圧値の切換えを、最終段の電圧印加を終了してから行うことにより、１個の電圧切換回路１６０によって電圧値の切換えを容易に行うことができる。
【０１３７】
さらに、本実施形態によれば、メモリ内蔵型の画素を採用しているため、画素電極に対する印加電圧がリークによって揮発するといった事態が生じず、サブフィールド単位での各画素の駆動を高精度で実施することができる。
【０１３８】
なお、上述した実施形態にあっては、交流化駆動信号ＬＣＯＭを１フィールドの周期でレベル反転することとしたが、本発明は、これに限られず、例えば、２フィールド以上の周期でレベル反転する構成としても良い。ただし、上述した実施形態において、データ変換回路３００は、スタートパルスＤＹをカウントすると共に、当該カウント結果を交流化駆動信号ＬＣＯＭの遷移によってリセットすることで、現状のサブフィールドを認識する構成としたので、交流化駆動信号ＬＣＯＭを２フィールドの周期でレベル反転する場合には、フィールドを規定するために何らかの信号を与える必要が生じる。
【０１３９】
＜応用形態＞
上述した実施形態では、１６階調表示としたが、例えば、８階調表示、３２階調表示、さらには、６４、１２８、２５６、５１２、…の階調表示に対応させることも可能である。
【０１４０】
＜液晶装置の全体構成＞
次に、上述した実施形態や応用形態に係る電気光学装置の構造について、図１４および図１５を参照して説明する。ここで、図１４は、電気光学装置１００の構成を示す平面図であり、図１５は、図１４におけるＡ−Ａ’線の断面図である。
【０１４１】
これらの図に示されるように、電気光学装置１００は、画素電極１１８などが形成された素子基板１０１と、対向電極１０８などが形成された対向基板１０２とが、互いにシール材１０４によって一定の間隙を保って貼り合わせられると共に、この間隙に電気光学材料としての液晶１０５が挟持された構造となっている。なお、実際には、シール材１０４には切欠部分があって、ここを介して液晶１０５が封入された後、封止材により封止されるが、各図においては省略されている。
【０１４２】
ここで、素子基板１０１は、上述したように半導体基板であるため不透明である。このため、画素電極１１８は、アルミニウムなどの反射性金属から形成されて、電気光学装置１００は、反射型として用いられることになる。これに対して、対向基板１０２は、ガラスなどから構成されるので透明である。
【０１４３】
さて、素子基板１０１において、シール材１０４の内側かつ表示領域１０１ａの外側領域には、遮光膜１０６が設けられている。この遮光膜１０６が形成される領域内のうち、領域１３０ａには走査線駆動回路１３０が形成され、また、領域１４０ａにはデータ線駆動回路１４０が形成されている。即ち、遮光膜１０６は、この領域に形成される駆動回路に光が入射するのを防止している。この遮光膜１０６には、対向電極１０８と共に、交流化駆動信号ＬＣＯＭが印加される構成となっている。このため、遮光膜１０６が形成された領域では、液晶層への印加電圧がほぼゼロとなるので、画素電極１１８の電圧無印加状態と同じ表示状態となる。
【０１４４】
また、素子基板１０１において、データ線駆動回路１４０が形成される領域１４０ａ外側であって、シール材１０４を隔てた領域１０７には、複数の接続端子が形成されて、外部からの制御信号や電源などを入力する構成となっている。
【０１４５】
一方、対向基板１０２の対向電極１０８は、基板貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材（図示省略）によって、素子基板１０１における遮光膜１０６および接続端子と電気的な導通が図られている。即ち、交流化駆動信号ＬＣＯＭは、素子基板１０１に設けられた接続端子を介して、遮光膜１０６に、さらに、導通材を介して対向電極１０８に、それぞれ印加される構成となっている。
【０１４６】
ほかに、対向基板１０２には、電気光学装置１００の用途に応じて、例えば、直視型であれば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、金属材料や樹脂などからなる遮光膜（ブラックマトリクス）が設けられる。なお、色光変調の用途の場合には、例えば、後述するプロジェクタのライトバルブとして用いる場合には、カラーフィルタは形成されない。また、直視型の場合、電気光学装置１００に光を対向基板１０２側から照射するフロントライトが必要に応じて設けられる。くわえて、素子基板１０１および対向基板１０２の電極形成面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）などが設けられて、電圧無印加状態における液晶分子の配向方向を規定する一方、対向基板１０２側には、配向方向に応じた偏光子（図示省略）が設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【０１４７】
＜その他＞
また、実施形態においては、電気光学装置を構成する素子基板１０１を半導体基板とし、ここに、画素電極１１８に接続されるトランジスタ１１６や、駆動回路の構成素子などを、ＭＯＳ型ＦＥＴで形成したが、本発明は、これに限られない。例えば、素子基板１０１を、ガラスや石英などの非晶質基板とし、ここに半導体薄膜を堆積してＴＦＴを形成する構成としても良い。このようにＴＦＴを用いると、素子基板１０１として透明基板を用いることができる。
【０１４８】
さらに、電気光学材料としては、液晶のほかに、エレクトロルミネッセンス素子などを用いて、その電気光学効果により表示を行う装置に適用可能である。即ち、本発明は、上述した構成と類似の構成を有する電気光学装置、特に、オンまたはオフの２値的な表示を行う画素を用いて、階調表示を行う電気光学装置のすべてに適用可能である。
【０１４９】
＜電子機器＞
次に、上述した液晶装置を具体的な電子機器に用いた例のいくつかについて説明する。
【０１５０】
＜その１：プロジェクタ＞
まず、実施形態に係る電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図１６は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置している。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクタ１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。これにより、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることとなる。
【０１５１】
さて、偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、反射型の電気光学装置１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、反射型の液電気光学装置１００Ｒによって変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、反射型の電気光学装置１００Ｇによって変調される。
【０１５２】
このようにして、電気光学装置１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッタ１１４０によって順次合成された後、投写光学系１１６０によって、スクリーン１１７０に投写されることとなる。なお、電気光学装置１００Ｒ、１００Ｂおよび１００Ｇには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは必要ない。
【０１５３】
＜その２：モバイル型コンピュータ＞
次に、上記電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１７は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、表示ユニット１２０６とから構成されている。この表示ユニット１２０６は、先に述べた電気光学装置１００の前面にフロントライトを付加することにより構成されている。
【０１５４】
なお、この構成では、電気光学装置１００を反射直視型として用いることになるので、画素電極１１８において、反射光が様々な方向に散乱するように、凹凸が形成される構成が望ましい。
【０１５５】
＜その３：携帯電話＞
さらに、上記電気光学装置を、携帯電話に適用した例について説明する。図１８は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６と共に、電気光学装置１００を備えるものである。この電気光学装置１００にも、必要に応じてその前面にフロントライトが設けられる。また、この構成でも、電気光学装置１００が反射直視型として用いられることになるので、画素電極１１８に凹凸が形成される構成が望ましい。
【０１５６】
なお、電子機器としては、図１６〜図１８を参照して説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、実施形態や応用形態に係る電気光学装置が適用可能なのは言うまでもない。
【０１５７】
【発明の効果】
以上説明したように本発明によれば、データ線に印加されるデータ信号がディジタル化されて、高品位な階調表示が可能となる。
【０１５８】
また、画素をオンにする電圧の電圧値を２種類以上備え、画素の階調レベルに応じて、前記サブフィールド毎に電圧値による重み付けをしているから、例えば階調表示を６４階調にした場合でも、サブフィールドの期間を比較的長くすることができ、データ信号による画素への書込みを確実に行うことができる。
【０１５９】
さらに、画素をオンする電圧の電圧値を切換えるとき、先のサブフィールドにおける各画素への電圧印加を終了してから行うことにより、各サブフィールドにおける階調データに対応した電圧を各画素に印加でき、階調データに対応した表示を行うことができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る電気光学装置の電気的な構成を示すブロック図である。
【図２】 同電気光学装置の画素の一態様を示すブロック図である。
【図３】 同電気光学装置における走査線駆動回路の構成を示すブロック図である。
【図４】 同電気光学装置におけるデータ線駆動回路の構成を示すブロック図である。
【図５】 同電気光学装置における電圧切換回路の構成を示すブロック図である。
【図６】 同電気光学装置における電圧−透過率特性を示す説明図である。
【図７】 同電気光学装置におけるデータ変換回路の構成を示すブロック図である。
【図８】 （ａ）および（ｂ）は、それぞれ同電気光学装置におけるデータ変換回路の階調データの変換内容を示すテーブルである。
【図９】 同電気光学装置の動作を示すタイミングチャートである。
【図１０】 同電気光学装置において対向基板に印加される電圧、および画素電極に印加される電圧を、フィールド単位で示すタイミングチャートである。
【図１１】 オフ電圧印加期間を設けない場合において、各行毎の各画素電極に印加される電圧を示すタイミングチャートである。
【図１２】 オフ電圧印加期間を設けた場合において、走査線駆動回路の動作と、各行毎の各画素電極に印加される電圧とをサブフィールド単位で示すタイミングチャートである。
【図１３】 オフ電圧印加期間を設けた場合において、データ線駆動かいろの動作と、各行毎の各画素電極に印加される電圧とをサブフィールド単位で示すタイミングチャートである。
【図１４】 同電気光学装置の構造を示す平面図である。
【図１５】 同電気光学装置の構造を示す断面図である。
【図１６】 同電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図１７】 同電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１８】 同電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
１００……電気光学装置
１０１……素子基板
１０１ａ……表示領域
１０２……対向基板
１０５……液晶（電気光学材料）
１０８……対向電極
１１２……走査線
１１４……データ線
１１６……トランジスタ
１１８……画素電極
１１９……蓄積容量
１３０……走査線駆動回路
１３１……Ｙシフトレジスタ
１３２……オアゲート
１４０……データ線駆動回路
１５０……データ信号切換回路
１４１０……Ｘシフトレジスタ
１４２０……第１のラッチ回路
１４３０……第２のラッチ回路
１６０……電圧切換回路
２００……タイミング信号生成回路
３００……データ変換回路
４００……クロック信号供給制御回路
【発明の属する技術分野】
本発明は、パルス幅変調により階調表示制御を行う電気光学装置の駆動方法、駆動回路および電気光学装置並びに電子機器に関する。
【０００２】
【従来の技術】
電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器の表示部や液晶テレビなどに広く用いられている。
【０００３】
ここで、従来技術による電気光学装置は、例えば、次のように構成されている。即ち、従来の電気光学装置は、マトリクス状に配列した画素電極と、この画素電極に接続されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）のようなスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板との間に充填された電気光学材料たる液晶とから構成される。そして、このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して画素電極に、階調レベルに応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調レベルに応じて制御すると、画素毎に液晶の配向状態が変化するので、画素毎に濃度が変化することになる。このため、液晶表示装置は、階調表示が可能となる。
【０００４】
この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、走査線駆動回路によって、各走査線を順次選択すると共に、第２に、走査線の選択期間では、データ線駆動回路によってデータ線を順次選択し、第３に、選択されたデータ線に、階調レベルに応じた電圧の画像信号をサンプリングする構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来技術による液晶表示装置では、階調レベルに対応してデータ線に印加される画像信号は、アナログ信号である。このため、電気光学装置の周辺回路には、Ｄ／Ａ変換回路やオペアンプなどの電気回路が必要となり、装置全体のコスト高を招致してしまう。さらに、これらのＤ／Ａ変換回路、オペアンプなどの特性や、各種の配線抵抗などの不均一性に起因して、表示ムラが発生するため、高品質な表示が極めて困難である、という問題があり、特に、高精細な表示を行う場合に顕著となる。
【０００６】
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、高品質・高精細な階調表示可能な電気光学装置、その駆動方法、その駆動回路、さらには、この電気光学装置を用いた電子機器を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、第１の発明は、フィールド毎に１画面分の各画素の階調データを受け取り、当該階調データに基づいて各画素を駆動する電気光学装置の駆動方法であって、１フィールドを複数のサブフィールドに分け、当該サブフィールド単位で各画素をオン状態にする電圧または各画素をオフ状態にする電圧を各画素に印加し、前記画素をオン状態にする電圧値を２種類以上備え、前記サブフィールドを移行するときの前記電圧値の切換えは、先のサブフィールドにおける各画素への電圧印加が終了してから行い、前記先のサブフィールドから次のサブフィールドへの移行に伴って前記画素をオン状態にする電圧が切換わる場合、前記先のサブフィールドにおける電圧印加の終了から前記次のサブフィールドにおける電圧印加の開始までの間、前記画素をオフ状態にする電圧を各画素に印加することを特徴とする。
【０００８】
この第１の発明によれば、１フィールドにおいて、画素をオン（オフ）にする信号の印加期間が、当該画素の階調データに応じてパルス幅変調される結果、電圧実効値の制御による階調表示が行われることになる。この際、各サブフィールドにおいては、画素のオンまたはオフを指示するだけで済むので、画素への指示信号として２値信号を用いることができる。従って、この発明では、画素への印加信号がディジタル信号となるため、素子特性や配線抵抗などの不均一性に起因する表示ムラが抑えられる結果、高品質かつ高精細な階調表示が可能となる。
【０００９】
また、この発明では、サブフィールドにおいて画素をオンにする電圧の電圧値を２種類以上備えているから、サブフィールドの電圧値を１値で設定する場合に比べてサブフィールドの個数を少なくすることができ、最小期間にあるサブフィールドであってもその期間を比較的長く確保することができる。この結果、階調レベルに対応したデータ信号を各画素に確実に書込むことができ、当該電気光学装置による階調表示制御を正確に行うことができる。
【００１０】
さらに、この発明では、サブフィールドを移行するときの前記電圧値の切換えを、先のサブフィールドにおける各画素への電圧印加が終了してから行っているから、先のサブフィールドにおいて画素に電圧を印加している途中に、電圧値が切換わるのを防止し、サブフィールド毎に決められた画素をオンにする電圧の実効電圧が変動するのを防止する。
【００１１】
しかも、高階調表示を行う場合であっても、各サブフィールド毎に画素へのデータ書込時間を確保することができ、高階調表示を実現できる。
【００１２】
なお、本発明では、１フィールドとは、水平走査信号および垂直走査信号に同期して水平走査および垂直走査することにより、１枚のラスタ画像を形成するのに要する期間という意味合いで用いている。従って、ノンインターレース方式等における１フレームも、本発明による１フィールドに相当している点に留意されたい。
【００１３】
また、第１の発明の態様として、先のサブフィールドから次のサブフィールドへの移行に伴って前記画素をオンにする電圧が切換わる場合、先のサブフィールドにおける電圧印加終了から次のサブフィールドにおける電圧印加開始までの間、前記画素をオフにする電圧を各画素に印加することが好ましい。
【００１４】
このような態様では、先のサブフィールドにおける電圧印加終了から次のサブフィールドにおける電圧印加開始までの間、前記画素をオフにする電圧を各画素に印加することによって、サブフィールド毎に階調データに基づいた画素をオンにする電圧の実効電圧が変動するのを防止することができる。
【００１５】
また、第２の発明は、フィールド毎に１画面分の各画素の階調データを受け取り、これらの階調データに基づいて、複数のデータ線と複数の走査線との各交差に対応して配設された各画素を駆動する電気光学装置の駆動回路であって、
１フィールドを分割した複数のサブフィールドの各々において、各画素をオンにする電圧またはオフにする電圧の印加を指示する２値信号を階調データに基づいて生成するデータ変換回路と、
前記各サブフィールド毎に、データ線から画素への電圧印加を可能にする走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、
前記走査信号が前記走査線に供給される間、前記データ変換回路によって生成される２値信号に基づいて前記画素をオンにする電圧またはオフにする電圧を印加するためのデータ信号を前記データ線に供給するデータ線駆動回路と、
前記画素をオンにする電圧を切換える電圧切換回路と、
前記サブフィールドを移行するときに前記電圧切換回路によって電圧を切換える場合、前記各走査線において先のサブフィールドにおける走査線上の各画素への電圧印加が終了してから次のサブフィールドにおける走査信号が走査線に供給されるまでの間、前記画素をオフにする電圧を印加するためのデータ信号を前記複数のデータ線に強制的に与えるデータ信号切換回路と、
を具備したことを特徴とする電気光学装置の駆動回路を提供するものである。
【００１６】
この第２の発明は、上記第１の発明を電気光学装置の駆動回路として具現化したものであり、上記第１の発明と同様な効果を奏する。
【００１７】
次に、第３の発明は、複数の走査線と複数のデータ線との各交差に対応して配設された複数の画素を有する電気光学装置であって、
１フィールドを分割した複数のサブフィールドの各々において、各画素をオンにする電圧またはオフにする電圧の印加を指示する２値信号を階調データに基づいて生成するデータ変換回路と、
前記各サブフィールド毎に、データ線から画素への電圧印加を可能にする走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、
前記走査信号が前記走査線に供給される間、前記データ変換回路によって生成される２値信号に基づいて前記画素をオンにする電圧またはオフにする電圧を印加するためのデータ信号を前記データ線に供給するデータ線駆動回路と、
前記画素をオンにする電圧を切換える電圧切換回路と、
前記サブフィールドを移行するときに前記電圧切換回路によって電圧を切換える場合、前記各走査線において先のサブフィールドにおける走査線上の各画素への電圧印加が終了してから次のサブフィールドにおける走査信号が走査線に供給されるまでの間、前記画素をオフにする電圧を印加するためのデータ信号を前記複数のデータ線に強制的に与えるデータ信号切換回路と、
を具備したことを特徴とする電気光学装置を提供するものである。
【００１８】
この第３の発明は、上記第１の発明を電気光学装置として具現化したものであり、上記第１の発明と同様な効果を奏する。
【００１９】
この第３の発明の態様において、前記画素は、
画素電極と、
前記画素電極に対向した対向電極と、
前記画素電極および対向電極間に挟持された電気光学材料と、
前記走査線を介して走査信号が与えられることにより前記データ線を介して供給されるデータ信号を記憶するメモリと、
前記メモリに記憶されたデータ信号に従って、前記画素をオンにする電圧またはオフにする電圧の一方を選択して前記画素電極に印加する選択回路と、
を具備するものである。
【００２０】
この発明に係る電気光学装置においては、前記対向電極に印加されるレベルに応じて、前記２値信号をレベル反転することが好ましい。
【００２１】
このような構成とすることにより、画素に印加される電圧を交流化することができ、画質の劣化を防止することができる。
【００２２】
この発明は、上記電気光学装置自体を単体で製造または販売する他、この電気光学装置を表示装置として備えた電子機器として製造または販売するという態様で実施することも可能である。
【００２３】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。まず、本実施形態に係る電気光学装置は、電気光学材料として液晶を用いた液晶装置であり、後述するように素子基板と対向基板とが、互いに一定の間隙を保って貼付され、この間隙に電気光学材料たる液晶が挟持される構成となっている。また、本実施形態に係る電気光学装置では、素子基板として半導体基板が用いられ、ここに、画素を駆動するトランジスタと共に、周辺駆動回路などが形成されたものである。
【００２４】
＜本実施形態における電気光学装置の駆動方法＞
まず、本実施形態に係る装置の理解を容易にするため、本実施形態による電気光学装置の駆動方法について説明する。
【００２５】
一般に、電気光学材料として液晶を用いた液晶装置において、液晶層に印加される電圧と透過率（または反射率）との関係は、電圧無印加状態において黒表示を行うノーマリーブラックモードを例にとれば、図７に示されるような関係にある。即ち、液晶層への印加電圧が増すにつれて、透過率が非線形に増加して飽和する。なお、ここでいう透過率とは、透過光量の最低値および最高値を、それぞれ０％および１００％として正規化したものである。
【００２６】
ここで、本実施形態に係る電気光学装置が１６階調表示を行うものとし、４ビットで示される階調（濃淡）データが、それぞれ同図に示される透過率を指示するものとする。この際、各透過率において液晶層に印加される電圧を、それぞれＶ０〜Ｖ１５とすると、従来ではこれらの電圧Ｖ０〜Ｖ１５自体を、液晶層に印加する構成となっていた。このため、特に、中間階調に対応する電圧Ｖ１〜Ｖ１４については、Ｄ／Ａ変換回路やオペアンプなどのアナログ回路の特性や、各種の配線抵抗などのばらつきによる影響によって、画素間に亘って不均一となり易い。従って、従来の構成では、高品質かつ高精細な階調表示が困難であった。
【００２７】
そこで、本実施形態では、次のようにして液晶層に対する電圧の印加を行う。
【００２８】
（１）１フィールドを複数のサブフィールドに分割し、各サブフィールド単位で液晶層に対する電圧印加を行う。
【００２９】
各サブフィールドにおいて液晶層に印加する電圧は、Ｖｏｎ、Ｖｏｆｆの２種類のいずれかである。ここで、電圧Ｖｏｎは、画素をオンにする電圧、即ち、液晶層の透過率を高めることに寄与し得る電圧である。また、電圧Ｖｏｆｆは画素をオフにする電圧、即ち、液晶層の透過率を高めることに全く寄与しない電圧である。
【００３０】
（２）いずれのサブフィールドにおいて電圧印加を行うかは、画素に対応した階調データにより決定する。
【００３１】
電圧Ｖｏｎが液晶層の透過率の上昇にどの程度寄与するかは、その印加時間に依存することとなる。従って、電圧Ｖｏｎの印加を行うサブフィールドを階調データに応じて選択し、階調データが小さい場合には電圧Ｖｏｎの印加時間を短くして、液晶層に対する実効印加電圧を小さくし、階調データが大きい場合には電圧Ｖｏｎの印加時間を長くして、液晶層に対する実効印加電圧を大きくするのである。
【００３２】
（３）１フィールドを複数のサブフィールドに分割する際、各サブフィールドの長さを不均一にしてもよい。
【００３３】
即ち、時間長が長く、電圧Ｖｏｎの印加が液晶透過率の上昇に寄与する度合いが大きいサブフィールドと、時間長が短く、電圧Ｖｏｎの印加が液晶透過率の上昇に寄与の度合いが小さいサブフィールドを設けてもよい。この場合において、各サブフィールドの長さを階調データの各ビットの重みに対応させてもよい。
【００３４】
（４）電圧Ｖｏｎは、一部のサブフィールドにおいて他のサブフィールドのものよりも低い電圧値とする。
【００３５】
これは多階調表示を行う際に生じるデータ書込時間の不足の問題を回避するためである。即ち、次の通りである。
【００３６】
本実施形態のように、印加時間の長短により階調の高低を制御する方法を採った場合、階調を細かな刻み幅で変化させるためには、極めて時間長の短いサブフィールドを設ける必要がある。
【００３７】
しかし、液晶パネルのような電気光学装置は、縦横に並んだ多数の画素に電圧ＶｏｎまたはＶｏｆｆを与えて画像表示を行うものであり、全ての画素への電圧印加を行うためには、ある程度の時間を要してしまう。そして、サブフィールドがあまりに短いと、このサブフィールドの期間内に全ての画素への電圧印加が行うことができなくなる。このようにサブフィールドを短くするのに限界があることから、サブフィールドの時間長を短くするのみでは高階調表示を実現することが困難なのである。
【００３８】
そこで、本実施形態では、液晶の透過率の情報に対する寄与度の低いサブフィールドを設けるに当たり、そのサブフィールドにおける電圧Ｖｏｎを他のサブフィールドのものよりも低い電圧値とし、その代わりに、当該サブフィールドの時間長を本来の時間長（すなわち、他のサブフィールドと同じ電圧Ｖｏｎを用いた場合の時間長）よりも長くした。
【００３９】
具体的には、本実施形態において、階調データの上位ビットに対応したサブフィールドでは図５における電圧値Ｖｃを電圧Ｖｏｎとして印加するが、下位ビットに対応したサブフィールドでは電圧値ＶａまたはＶｂを電圧Ｖｏｎとして印加する。電圧Ｖｏｆｆは、いずれのサブフィールドでも、Ｖ０（＝０Ｖ）を用いる。
【００４０】
なお、電圧Ｖｏｎは、３種類に限らず、２種類或いは４種類以上としてもよい。
【００４１】
（５）電圧Ｖｏｎの電圧値が切換わるとき、オフ電圧印加期間ｆｘを設けている。
【００４２】
即ち、各画素へのデータ信号の書込みは、走査信号を走査線毎に順次供給している間に、データ線にデータ信号を供給して行っているため、走査線毎に各画素への書込むを行うことになる。そこで、オフ電圧印加期間ｆｘを設けることにより、先のサブフィールドにおける各画素への電圧印加を終了して電圧値の切換えを行うことができ、サブフィールドにおける実効電圧を、階調データに対応した値にすることができる。なお、理由について後で詳述する。
【００４３】
＜電気的な構成＞
次に、本実施形態に係る電気光学装置の電気的な構成について説明する。図１は、素子基板に形成された回路の構成が示されている。
【００４４】
図１に示すように、素子基板上における表示領域１０１ａには、例えばｍ本の走査線１１２がＸ（行）方向に延在して形成され、ｎ本のデータ線１１４ａ，１１４ｂがＹ（列）方向に沿って延在して形成され、さらにｍ本のＶｏｎ線１１３ａとＶｏｆｆ線１１３ｂがＸ（行）方向に延在して形成されている。そして、画素１１０は、走査線１１２と一対のデータ線１１４ａ，１１４ｂ（以下、説明の都合上合わせてデータ線１１４ともいう）との各交差に対応して設けられて、マトリクス状に配列されている。
【００４５】
また、各データ線１１４ａとデータ線１１４ｂとの間にはインバータ１１５がそれぞれ接続され、一方のデータ線１１４ａにはデータ信号ｄｊが他方のデータ線１１４ｂにはレベルを反転したデータ信号／ｄｊが入力される。さらに、各Ｖｏｎ線１１３ａには、走査線駆動回路１３０から出力される走査信号Ｇｉを受けて電圧Ｖｏｎの電圧値をＶａ，Ｖｂ，Ｖｃに切換える電圧切換回路１６０が接続されている。
【００４６】
本実施形態では、説明の便宜上、走査線１１２の総本数をｍ本とし、データ線１１４の総本数をｎ本として（ｍ、ｎはそれぞれ２以上の整数）、ｍ行×ｎ列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。
【００４７】
画素１１０の具体的な構成としては、例えば、図２に示されるものが挙げられる。
【００４８】
この構成では、画素自体に１ビットのデジタル信号を記憶するメモリと、このメモリに記憶されたデジタル信号に応じて電圧ＶｏｎまたはＶoffを選択して画素電極に印加する回路とが設けられている。
【００４９】
画素１１０では、図２に示すように、インバータ１２１および１２２によって、一方の出力端子が他方の入力端子に接続することにより、全体として１ビットのメモリを構成している。
【００５０】
トランジスタ１１６ａおよび１１６ｂは、この１ビットのメモリに対して書込みを行うときにオン状態とされるスイッチングトランジスタであり、各々のドレインはインバータ１２１および１２２の各出力端子に接続され、各々のゲートは走査信号Ｇｋ（ｋ＝１〜ｍ）またはＧ１、Ｇ２、…Ｇｍを供給する走査線１１２に接続されている。
【００５１】
本実施形態では、２本のデータ線１１４ａおよび１１４ｂが各画素に対して配線されており、データ線１１４ａにはトランジスタ１１６ａのソースが接続され、データ線１１４ｂにはトランジスタ１１６ｂのソースが接続されている。そして、データ線１１４ａには、後述するデータ線駆動回路１４０からデータ信号ｄｊ（ｊ＝１〜ｎ）がそのまま出力され、データ線１１４ｂにはこの信号ｄｊをレベル反転した信号が出力される。これらの各データ線上の信号は、トランジスタ１１６ａおよび１１６ｂを介してインバータ１２１および１２２からなるメモリに与えられ、このメモリに書込まれる。トランスミッションゲート１２３は、入力端が電圧Ｖｏｎを供給するＶｏｎ線１１３ａに接続されており、出力端が画素電極１１８に接続されている。また、トランスミッションゲート１２４は、入力端が電圧Ｖｏｆｆを供給するＶｏｆｆ線１１３ｂに接続されており、出力端が画素電極１１８に接続されている。これらのトランスミッションゲート１２３および１２４は、いずれもＨレベルのゲート信号が与えられることによりオンになるゲートであり、これらには上記メモリにおけるインバータ１２１および１２２の各出力信号がゲート信号として供給される。さらに、画素電極１１８と対向電極１０８との間に電気光学材料たる液晶１０５が挟持されて液晶層が形成され、前記対向電極１０８は交流化駆動信号ＬＣＯＭに接続されている。
【００５２】
図１において、タイミング信号生成回路２００は、図示せぬ上位装置から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに基づいて、各種のタイミング信号やクロック信号などを生成する装置である。このタイミング信号生成回路２００によって生成される信号のうち主要なものを列挙すると次の通りである。
【００５３】
ａ．交流化駆動論理信号ＦＲ
この交流化駆動論理信号ＦＲは、後述する交流化駆動信号ＬＣＯＭのＨレベル、Ｌレベルを指定するものである。
【００５４】
ｂ．交流化駆動信号ＬＣＯＭ
この交流化駆動信号ＬＣＯＭは、対向基板の対向電極１０８（図２参照）に印加される。本実施形態において交流化駆動信号ＬＣＯＭは、ＶＣＣ（Ｈレベル）からＶ０（Ｌレベル）へ、ＬレベルからＨレベルへ、という具合に１フィールド毎にレベル反転を繰り返す。そして、交流化駆動信号ＬＣＯＭは、交流化駆動論理信号ＦＲに対してラッチパルスＬＰの１クロック分位相が遅れたものである。
【００５５】
ｃ．スタートパルスＤＹ
このスタートパルスＤＹはサブフィールドの最初に出力されるパルス信号である。本実施形態では、１フィールドを４分割してサブフィールドＳｆ０〜Ｓｆ３を設ける。従って、これらの各サブフィールドの最初において、このスタートパルス信号ＤＹが出力されることになる。
【００５６】
ｄ．ストップパルスＤＹres
このストップパルスＤＹresは、サブフィールドを後述するオフ電圧印加期間ｆｘに切換えるとき、最初に出力されるパルス信号である。
【００５７】
ｅ．クロック信号ＣＬＹ
このクロック信号ＣＬＹは、走査側（Ｙ側）の水平走査期間を規定する信号である。
【００５８】
ｆ．ラッチパルスＬＰ
このラッチパルスＬＰは、水平走査期間の最初に出力されるパルス信号であって、クロック信号ＣＬＹのレベル遷移（即ち、立ち上がりおよび立ち下がり）時に出力されるものである。
【００５９】
ｇ．クロック信号ＣＬＸ
このクロック信号ＣＬＸは、いわゆるドットクロックにより規定される信号である。
【００６０】
ｈ．リセット信号ＲＥＳ
このリセット信号ＲＥＳは、ラッチパルスＬＰに同期して出力されるパルス信号であって、オフ電圧印加期間ｆｘの開始を規定する信号である。即ち、リセット信号ＲＥＳがＨレベルからＬレベルに切換わるときに１行目の走査信号Ｇ１をオフ電圧とし、ＬレベルからＨレベルに切換わるときにｍ行目の走査信号Ｇｍをオフ電圧とするものである。
【００６１】
以上がタイミング信号生成回路２００によって生成される主要な信号の概要である。
【００６２】
図１において、走査線駆動回路１３０は、いわゆるＹシフトレジスタと呼ばれるものであり、スタートパルスＤＹおよびストップパルスＤＹresをクロック信号ＣＬＹに基づいて転送し、走査線１１２の各々に走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍとして順次排他的に供給するものである。この走査線駆動回路１３０の具体的な構成は、図３に示す通りである。
【００６３】
図３に示すように、この走査線駆動回路１３０は、Ｙシフトレジスタ１３１と、該Ｙシフトレジスタ１３１に入力される信号を形成するオアゲート１３２とによって構成されている。
【００６４】
ここで、オアゲート１３２の入力側にはスタートパルスＤＹとストップパルスＤＹresが入力され、このいずれかの信号がＨレベルであるときに（ＤＹ＋
ＤＹres）信号をＹシフトレジスタ１３１に出力する。
【００６５】
また、Ｙシフトレジスタ１３１は、供給される（ＤＹ＋ＤＹres）信号をクロック信号ＣＬＹに基づいて転送し、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍとして走査線１１２の各々に順次排他的に供給するものである。
【００６６】
また、データ線駆動回路１４０は、ある水平走査期間において２値信号Ｄｓをデータ線１１４の本数に相当するｎ個順次ラッチした後、ラッチしたｎ個の２値信号Ｄｓを、次の水平走査期間において、それぞれ対応するデータ線１１４にデータ信号ｄ１、ｄ２、ｄ３、…、ｄｎとして一斉に供給するものである。このデータ線駆動回路１４０の具体的な構成は、図４に示される通りである。
【００６７】
図４に示すように、このデータ線駆動回路１４０は、Ｘシフトレジスタ１４１０と、第１のラッチ回路１４２０と、第２のラッチ回路１４３０とによって構成されている。
【００６８】
ここで、Ｘシフトレジスタ１４１０は、水平走査期間の最初に供給されるラッチパルスＬＰをクロック信号ＣＬＸに基づいて転送し、ラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎとして順次排他的に供給するものである。
【００６９】
第１のラッチ回路１４２０は、２値信号Ｄｓをラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎの立ち下がりにおいて順次ラッチするものである。
【００７０】
第２のラッチ回路１４３０は、第１のラッチ回路１４２０によりラッチされた２値信号Ｄｓの各々をラッチパルスＬＰの立ち下がりにおいて一斉にラッチして信号を各々出力するものである。
【００７１】
次に、データ信号切換回路１５０は、第２のラッチ回路１４３０から出力される信号とリセット信号ＲＥＳとが入力されるｎ個のアンドゲートによって構成されている。
【００７２】
そして、データ信号切換回路１５０は、リセット信号ＲＥＳがＬレベルのときには、画素をオフにする電圧を前記画素１１０に印加するためのデータ信号ｄ１、ｄ２、ｄ３、…、ｄｎを各々のデータ線１１４に供給するものであり、リセット信号ＲＥＳがＨレベルのときには、２値信号Ｄｓに基づいて前記データ線駆動回路１４０から出力される信号、即ち画素をオンにする電圧Ｖｏｎまたはオフにする電圧Ｖｏｆｆのいずれかを印加するためのデータ信号を各データ線１１４に供給する。
【００７３】
次に、電圧切換回路１６０は、図５に示すような回路によって構成されている。
【００７４】
即ち、交流化駆動信号ＬＣＯＭを受けて、ＦＲのＨ／Ｌに応じた電圧値Ｖａ，Ｖｂ，Ｖｃを発生する基準電圧値発生回路１６１と、サブフィールドＳｆ０においてＨレベルとなる走査信号Ｇｉの入力があるときにセット信号を出力するアンドゲート１６２と、サブフィールドＳｆ１〜Ｓｆ３においてＨレベルとなる走査信号Ｇｉの入力があるときにリセット信号を出力するアンドゲート１６３と、アンドゲート１６２の出力がＳ端子に接続され、アンドゲート１６３がＲ端子に接続されたフリップフロップ回路１６４と、該フリップフロップ回路１６４の出力信号を受けて前記基準電圧値発生回路１６１から出力される電圧値Ｖａ，Ｖｂを選択するスイッチング素子１６５と、サブフィールドＳｆ０〜Ｓｆ１においてＨレベルとなる走査信号Ｇｉの入力があるときにセット信号を出力するアンドゲート１６６と、サブフィールドＳ２〜Ｓｆ３においてＨレベルとなる走査信号Ｇｉの入力があるときにリセット信号を出力するアンドゲート１６７と、アンドゲート１６６の出力がＳ端子に接続され、アンドゲート１６７がＲ端子に接続されたフリップフロップ回路１６８と、該フリップフロップ回路１６８の出力信号を受けて、前記スイッチング素子１６５から出力される電圧値Ｖａ，Ｖｂ、前記基準電圧値発生回路１６１から出力される電圧値Ｖｃを選択するスイッチング素子１６９とによって構成されている。
【００７５】
これにより、電圧切換回路１６０は、サブフィールドＳｆ０のときには電圧値Ｖａを有する電圧Ｖｏｎを出力し、サブフィールドＳｆ１のときには電圧値Ｖｂを有する電圧Ｖｏｎを出力し、サブフィールドＳｆ２、Ｓｆ３のときには電圧値Ｖｃを有する電圧Ｖｏｎを出力するものである。
【００７６】
さて、このようにサブフィールドＳｆ０〜Ｓｆ３毎に、階調レベルに応じて電圧Ｖｏｆｆ（Ｖ０）、Ｖｏｎ（Ｖａ，Ｖｂ，Ｖｃ）を書込むためには、画素に対応する階調データを何らかの形で変換する必要がある。この変換を行うものが、図１におけるデータ変換回路３００である。
【００７７】
従って、データ変換回路３００は、垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに同期して供給され、かつ、画素毎に対応する４ビットの階調データＤ０〜Ｄ３を、サブフィールドＳｆ０〜Ｓｆ３毎に２値信号Ｄｓ（０または１）に変換する構成となっている。
【００７８】
また、データ変換回路３００は、交流化駆動論理信号ＦＲのレベルに応じて、階調データＤ０〜Ｄ３を２値信号Ｄｓに変換する必要がある。具体的には、データ変換回路３００は、階調データＤ０〜Ｄ３に対応する２値信号Ｄｓを、交流化駆動論理信号ＦＲがＬレベルである場合には、図８（ａ）に示される内容に基づいて出力する一方、交流化駆動論理信号ＦＲがＨレベルである場合には、図８（ｂ）に示される内容に基づいて出力する構成となっている。
【００７９】
なお、この２値信号Ｄｓについては、走査線駆動回路１３０およびデータ線駆動回路１４０における動作に同期して出力する必要があるので、データ変換回路３００には、スタートパルスＤＹと、水平走査に同期するクロック信号ＣＬＹと、水平走査期間の最初を規定するラッチパルスＬＰと、ドットクロック信号ＤＣＬＫに相当するクロック信号ＣＬＸとが供給されている。また、上述したように、データ線駆動回路１４０では、ある水平走査期間において、第１のラッチ回路１４２０が点順次的に２値信号Ｄｓをラッチした後、次の水平走査期間において、第２のラッチ回路１４３０が、データ信号ｄ１、ｄ２、ｄ３、…、ｄｎとして一斉に各データ線１１４に供給する構成となっているので、データ変換回路３００は、走査線駆動回路１３０およびデータ線駆動回路１４０における動作と比較して、１水平走査期間だけ先行するタイミングで２値信号Ｄｓを出力する構成となっている。
【００８０】
次に、前述した２値信号Ｄｓを生成するためのデータ変換回路３００の具体的な構成について説明する。ここで、図７はこのデータ変換回路３００の回路構成を示すブロック図である。また、図８は同データ変換回路３００の機能を示す真理値表である。
【００８１】
図７に示すように、データ変換回路３００は、駆動パターンメモリ３０１と、ＥＸＯＲゲート３０２とにより構成されている。
【００８２】
駆動パターンメモリ３０１は、サブフィールド番号と階調データの各組み合わせ毎に画素のオン／オフを指定する１ビットのオンオフデータを記憶している。そして、駆動パターンメモリ３０１には、サブフィールド番号と階調データとがアドレスとして与えられる。
【００８３】
ここで、サブフィールド番号は、１フィールド内における各サブフィールドの番号であり、「０」〜「３」までのいずれかの値である。このサブフィールド番号を生成する方法に関しては各種考えられるが、例えば、データ変換回路３００の内部に、スタートパルスＤＹを計数すると共に、当該カウンタ結果を交流化駆動論理信号ＦＲのレベル遷移（立ち上がりおよび立ち下がり）でリセットするカウンタを設けて、当該カウント結果を参照することで、現状のサブフィールドを認識してサブフィールド番号を設定することも可能である。
【００８４】
駆動パターンメモリ３０１は、このようにして得られるサブフィールド番号と階調データとの組み合わせに対応したオンオフデータを出力する。
【００８５】
ＥＸＯＲゲート３０２は、この駆動パターンメモリ３０１から出力されるオンオフデータと交流化駆動論理信号ＦＲとの排他的論理和を演算し、２値信号Ｄｓとして出力する。ここで、交流化駆動論理信号ＦＲは、交流化駆動信号ＬＣＯＭよりラッチパルスＬＰの１クロック分速い位相でレベル反転を繰り返すデジタル信号である。
【００８６】
交流化駆動論理信号ＦＲがＬレベルである場合、駆動パターンメモリ３０１から読み出されたオンオフデータはそのまま２値信号Ｄｓとしてデータ線駆動回路１４０に出力される。これに対し、交流化駆動論理信号ＦＲがＨレベルである場合には、駆動パターンメモリ３０１から読み出されたオンオフデータはＥＸＯＲゲート３０２によってレベル反転され、２値信号Ｄｓとしてデータ線駆動回路１４０に出力される。いずれの場合でも、オンオフデータが“１”であるときには、画素をオン状態とする２値信号Ｄｓがデータ線駆動回路１４０に供給され、オンオフデータが“０”であるときには、画素をオフ状態とする２値信号Ｄｓがデータ線駆動回路１４０に供給される。
【００８７】
そして、２値信号ＤｓによってＶｏｎが選択されているとき（即ち、オンオフデータが“１”であるとき）、電圧切換回路１６０により、サブフィールドがＳｆ０である場合には電圧値Ｖａにより重み付けされ、Ｓｆ１である場合には電圧値Ｖｂに重み付けされ、Ｓｆ２，Ｓｆ３である場合には電圧値Ｖｃにより重み付けされた電圧が画素に印加される。
【００８８】
図８（ａ）および（ｂ）は、交流化駆動論理信号ＦＲがＬレベルまたはＨレベルである場合、階調データに対するサブフィールド番号および電圧値と２値信号Ｄｓとの関係を示している。即ち、駆動パターンメモリ３０１には、図８に示す真理値表において“１”と“０”とからなるオンオフデータが記憶されている。
【００８９】
図８から明らかなように、本実施形態によるデータ変換回路３００では、各サブフィールド毎に画素のオンオフ駆動を行うための２値信号Ｄｓをデータ線駆動回路１４０に向けて出力するようになっている。
【００９０】
次に、階調データに対応してサブフィールド毎に印加される電圧Ｖｏｎの電圧値について具体的に説明する。
【００９１】
まず、階調データが（０００１）である場合、当該画素の透過率を６．６（＝１／１５）％とすべきであり、このためには図示の実効電圧値Ｖ１を画素に対して印加する必要がある。そこで、本実施形態では、当該画素の画素電極１１８および対向電極１０８間に印加される電圧が、サブフィールドＳｆ０においてはＶｏｎ＝Ｖａとなり、他のサブフィールドにおいてはＶｏｆｆ＝Ｖ０（＝０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。ここで、画素に印加される実効電圧値は、電圧瞬時値の２乗を１周期（１フィールド）に亘って平均化した平方根によって求められるから、サブフィールドＳｆ０の長さを、１フィールド（１ｆ）に対して（Ｖ１／Ｖａ）2 を乗じた時間とすれば、１フィールド（１ｆ）に対応した実効電圧値Ｖ１を印加することができる。
【００９２】
また、階調データが（００１０）である場合、当該画素の透過率を１３．３（＝２／１５）％とすべきであり、そのためには図示の実効電圧値Ｖ２を画素に対して印加する必要がある。そこで、本実施形態では、当該画素の画素電極１１８および対向電極１０８間に印加される電圧が、サブフィールドＳｆ１においてはＶｏｎ＝Ｖｂとなり、他のサブフィールドにおいてはＶｏｆｆ＝Ｖ０（０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。ここで、画素に印加される実効電圧値は、電圧瞬時値の２乗を１周期（１フィールド）に亘って平均化した平方根によって求められるから、サブフィールドＳｆ１の長さを、１フィールドに対して（Ｖ２／Ｖｂ）2 を乗じた時間とすれば、階調データ（００１０）に対応した実効電圧値Ｖ２を画素に印加することができる。
【００９３】
同様に、階調データが（００１１）である場合、当該画素の透過率を２０．０（＝３／１５）％とすべきであり、実効電圧値Ｖ３を画素に対して印加する必要がある。そこで、本実施形態では、当該画素の画素電極１１８と対向電極１０８間に印加される電圧が、サブフィールドＳｆ０においてはＶｏｎ＝Ｖａとなり、サブフィールドＳｆ１においてはＶｏｎ＝Ｖｂとなり、他のサブフィールドにおいてはＶｏｆｆ＝Ｖ０（＝０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。この電圧印加によって、１フィールドに対して階調データ（００１１）に対応した実効電圧値Ｖ３を画素に印加することができる。
【００９４】
さらに、階調データが（１０００）である場合、当該画素の透過率を５３．３（＝８／１５）％とすべきであり、そのためには図示の実効電圧値Ｖ８を画素に対して印加する必要がある。そこで、本実施形態では、当該画素の画素電極１１８および対向電極１０８間に印加される電圧が、サブフィールドＳｆ３においてはＶｏｎ＝Ｖｃとし、他のサブフィールドにおいてはＶｏｆｆ＝Ｖ０（＝０Ｖ）となるように、画素電極１１８に対する電圧の印加を行う。ここで、画素に印加される実効電圧値は、電圧瞬時値の２乗を１周期（１フィールド）に亘って平均化した平方根によって求められるから、サブフィールドＳｆ３の長さを、１フィールドに対して（Ｖ８／Ｖｃ）2 を乗じた時間とすれば、階調データ（１０００）に対応した実効電圧値Ｖ８を画素に印加することができる。この電圧の印加によって、１フィールドに対して階調データ（１０００）に対応した実効電圧値Ｖ８を画素に印加することができる。
【００９５】
以下、同様にして、階調データに対するサブフィールドにおける電圧値を設定することにより、他の階調データについても同様な書込みが行われることとなる。
【００９６】
このようにして、サブフィールドＳｆ０〜Ｓｆ３に対して階調データに応じた書込みを行う構成とすると、当該液晶層に印加される電圧値がＶａ，Ｖｂ、ＶｃおよびＶ０であるにもかかわらず、各透過率に対応する１６階調の表示が可能となる。
【００９７】
＜動作＞
＜電気光学装置の動作＞
次に、上述した実施形態に係る電気光学装置の動作について説明する。図９は、この電気光学装置の動作を説明するためのタイミングチャートである。
【００９８】
まず、交流化駆動信号ＬＣＯＭは、１フィールド（１ｆ）毎にレベル反転して、対向電極１０８に印加される。一方、スタートパルスＤＹは、上述したように１フィールド（１ｆ）を分割した各サブフィールドの開始時に供給される。
【００９９】
ここで、交流化駆動信号ＬＣＯＭがＬレベルとなる１フィールド（１ｆ）において、サブフィールドＳｆ０の開始を規定するスタートパルスＤＹが供給されると、走査線駆動回路１３０（図１参照）におけるクロック信号ＣＬＹに準じた転送によって、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍが期間（１Ｖａ）に順次排他的に出力される。なお、期間（１Ｖａ）は、最も短いサブフィールドよりもさらに短い期間に設定されている。
【０１００】
さて、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍは、それぞれクロック信号ＣＬＹの半周期に相当するパルス幅を有し、また、上から数えて１本目の走査線１１２に対応する走査信号Ｇ１は、スタートパルスＤＹが供給された後、クロック信号ＣＬＹが最初に立ち上がってから、少なくともクロック信号ＣＬＹの半周期だけ遅延して出力される構成となっている。従って、サブフィールドの最初にスタートパルスＤＹが供給されてから、走査信号Ｇ１が出力されるまでに、ラッチパルスＬＰの１ショット（Ｇ０）がデータ線駆動回路１４０に供給されることになる。
【０１０１】
そこで、このラッチパルスＬＰの１ショット（Ｇ０）が供給された場合について検討してみる。まず、このラッチパルスＬＰの１ショット（Ｇ０）がデータ線駆動回路１４０に供給されると、データ線駆動回路１４０（図４参照）におけるクロック信号ＣＬＸに基づいて転送され、ラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎが水平走査期間（１Ｈ）に順次排他的に出力される。なお、ラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎは、それぞれクロック信号ＣＬＸの半周期に相当するパルス幅を有している。
【０１０２】
この際、図４における第１のラッチ回路１４２０は、ラッチ信号Ｓ１の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて１本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチし、次に、ラッチ信号Ｓ２の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて２本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチし、以下、同様に、上から数えて１本目の走査線１１２と、左から数えてｎ本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチする。
【０１０３】
これにより、まず、図１において上から１本目の走査線１１２との交差に対応する画素１行分の２値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされることになる。なお、データ変換回路３００は、第１のラッチ回路１４２０によるラッチのタイミングに合わせて、各画素の階調データＤ０〜Ｄ３を２値信号Ｄｓに変換して出力することはいうまでもない。また、ここでは、交流化駆動信号ＬＣＯＭ（交流化駆動論理信号ＦＲ）がＬレベルの場合を想定しているので、図８（ａ）に示されるテーブルが参照され、さらにサブフィールドＳｆ１に相当する２値信号Ｄｓが、階調データＤ０〜Ｄ３に応じて出力されることになる。
【０１０４】
次に、クロック信号ＣＬＹが立ち下がって、走査信号Ｇ１が出力されると、図１において上から数えて１本目の走査線１１２が選択される結果、当該走査線１１２との交差に対応する画素１１０のトランジスタ１１６がすべてオン状態となる。一方、当該クロック信号ＣＬＹの立ち下がりによってラッチパルスＬＰが出力される。そして、このラッチパルスＬＰの立ち下がりタイミングにおいて、第２のラッチ回路１４３０は、第１のラッチ回路１４２０によって点順次的にラッチされた２値信号Ｄｓを、対応するデータ線１１４の各々にデータ信号ｄ１、ｄ２、ｄ３、…、ｄｎとして一斉に供給する。このため、上から数えて１行目の画素１１０においては、データ信号ｄ１、ｄ２、ｄ３、…、ｄｎの書込みが同時に行われることとなる。
【０１０５】
この書込みと並行して、図１において上から２本目の走査線１１２との交差に対応する画素１行分の２値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされる。
【０１０６】
そして、以降同様な動作が、ｍ本目の走査線１１２に対応する走査信号Ｇｍが出力されるまで繰り返される。即ち、ある走査信号Ｇｉ（ｉは、１≦ｉ≦ｍを満たす整数）が出力される１水平走査期間（１Ｈ）においては、ｉ本目の走査線１１２に対応する画素１１０の１行分に対するデータ信号ｄ１〜ｄｎの書込みと、（ｉ＋１）本目の走査線１１２に対応する画素１１０の１行分に対する２値信号Ｄｓの点順次的なラッチとが並行して行われることになる。なお、画素１１０に書込まれたデータ信号は、次のサブフィールドＳｆ２において書込まれるまで保持される。
【０１０７】
以下同様な動作が、サブフィールドの開始を規定するスタートパルスＤＹが供給される毎に繰り返される。ただし、データ変換回路３００は、階調データＤ０〜Ｄ３から２値信号Ｄｓへの変換については、サブフィールドＳｆ０〜Ｓｆ３のうち、対応するサブフィールドの項目が参照される。
【０１０８】
さらに、１フィールド経過後、交流化駆動信号ＬＣＯＭがＨレベルに反転した場合においても、各サブフィールドにおいて同様な動作が繰り返される。ただし、階調データＤ０〜Ｄ３から２値信号Ｄｓへの変換については、図８（ｂ）に示されるテーブルが参照されることになる。
【０１０９】
＜画素に印加される電圧＞
次に、データ駆動回路１４０による画素１１０の液晶層へ印加されるデータ信号の電圧値について検討する。図１０は、階調データと、画素１１０における画素電極１１８への印加波形を示すタイミングチャートである。
【０１１０】
例えば、交流化駆動信号ＬＣＯＭがＬレベルである場合に、ある画素の階調データＤ０〜Ｄ３が（００００）であるとき、図８（ａ）に示される変換内容に従う結果、当該画素の画素電極１１８には、図１０に示されるように、１フィールド（１ｆ）に亘ってＶ０が書込まれる。ここで、当該液晶層に印加される電圧実効値はＶ０となる。従って、当該画素の透過率は、階調データ（００００）に対応して０％となる。
【０１１１】
また、ある画素の階調データＤ０〜Ｄ３が（００１１）であるとき、図８（ａ）に示される変換内容に従う結果、当該画素の画素電極１１８には、図１０に示されるように、サブフィールドＳｆ０においては電圧値Ｖａが、Ｓｆ１においては電圧値Ｖｂが、それぞれ書込まれる。従って、当該画素の画素電極１１８に印加される電圧実効値はＶ３となる。従って、当該画素の透過率は、階調データ（００１１）に対応して２０．０％となる。
【０１１２】
さらに、ある画素の階調データＤ０〜Ｄ３が（１１１１）であるとき、図８（ａ）に示される変換内容に従う結果、当該画素の画素電極１１８には、図１０に示されるように、サブフィールドＳｆ０においては電圧値Ｖａが、Ｓｆ１においては電圧値Ｖｂが、Ｓｆ２，Ｓｆ３においては電圧値Ｖｃが、それぞれ書込まれる。従って、当該画素の透過率は、階調データ（１１１１）に対応して１００％となる。なお、他の階調データについても同様に、階調データＤ０〜Ｄ３は透過率に対応している。
【０１１３】
一方、交流化駆動信号ＬＣＯＭがＨレベルである場合に、Ｌレベルの場合と反転したレベルが画素電極１１８に印加される。このため、交流化駆動信号ＬＣＯＭがＨレベルの場合に各液晶層に印加される電圧は、交流化駆動信号ＬＣＯＭがＬレベルの場合となる印加電圧の極性を反転したものであり、かつ、その絶対値は等しいものとなる。従って、液晶層に直流成分が印加される事態が回避される結果、液晶１０５の劣化が防止されることになる。
【０１１４】
＜画素の動作＞
次に、画素１１０の動作について説明するに、図１０に示したような階調データＤ０〜Ｄ３に対応した信号を画素電極１１８に書き込むものとする。
【０１１５】
走査線１１２にはサブフィールド毎にＨレベルの走査信号Ｇｉが出力され、トランジスタ１１６ａおよび１１６ｂがオン状態となっているときに、電圧の印加を指示するＨレベルの信号ｄｊおよびそのレベルを反転したＬレベルの信号がデータ線１１４ａおよび１１４ｂに出力されたとする。この場合、インバータ１２１の出力信号がＨレベル、インバータ１２２の出力信号がＬレベルとなるため、トランシミッションゲート１２３のみがオン状態となり、このトランスミッションゲート１２３を介して電圧Ｖｏｎが画素電極１１８に印加される。
【０１１６】
この際、サブフィールドがＳｆ０の場合には、前述した電圧切換回路１６０によってＶｏｎ線１１３ａにかかる電圧値はＶａとなっているから、画素電極１１８には電圧値Ｖａが書き込まれる。
【０１１７】
一方、サブフィールドがＳｆ１の場合には、Ｖｏｎ線１１３ａにかかる電圧値はＶｂとなるため、画素電極１１８には電圧値Ｖｂが書き込まれる。
【０１１８】
さらに、サブフィールドがＳｆ２，Ｓｆ３の場合には、Ｖｏｎ線１１３ａにかかる電圧値はＶｃとなるため、画素電極１１８には電圧値Ｖｃが書き込まれる。
【０１１９】
また、走査線１１２に対する走査信号ＧｉがＬレベルになると、トランジスタ１１６ａおよび１１６ｂはオフ状態となり、インバータ１２１および１２２はそれ以前の出力信号レベルをそのまま維持する。この間、インバータ１２１の出力信号のみがＨレベルとなるため、トランスミッションゲート１２３を介して電圧Ｖｏｎが画素電極１１８に印加され続けることとなる。
【０１２０】
その後、走査線１１２に対する走査信号Ｇｉが再びＨレベルとなり、トランジスタ１１６ａおよび１１６ｂがオン状態となっているときに、電圧の印加を指示するＬレベルの信号ｄｊおよびそのレベルを反転したＨレベルの信号がデータ線１１４ａおよび１１４ｂに出力されたとする。この場合、インバータ１２１の出力信号がＬレベル、インバータの出力信号がＨレベルとなるため、トランシミッションゲート１２４のみがオン状態となり、このトランスミッションゲート１２４を介して電圧Ｖｏｆｆ（ＦＲ）が画素電極１１８に印加される。
【０１２１】
そして、走査線１１２に対する走査信号ＧｉがＬレベルになると、上述したように、インバータ１２１および１２２はそれ以前の出力信号レベルをそのまま維持し、トランスミッションゲート１２４を介して電圧が画素電極１１８に印加され続けることとなる。
【０１２２】
しかも、図５に示す電圧切換回路１６０では、出力されるＶｏｎがＬＣＯＭがレベル反転するのに対応して反転したＶａ，Ｖｂ，Ｖｃを出力するから、対向電極１０８がＦＲによってレベル反転した場合であっても、ＦＲを基準として電圧差Ｖａ，Ｖｂ，Ｖｃとなる信号を出力する。
【０１２３】
＜オフ電圧印加期間＞
次に、オフ電圧印加期間ｆｘについて、図１１および図１３を参照しつつ説明する。なお、階調データは、（１１１１）とする。
【０１２４】
まず、図１１は、オフ電圧印加期間ｆｘを設けていない場合、行毎に書込まれる電圧のタイミングチャートを示したものである。この場合、１行目の電圧印加に対応させてＶｏｎの電圧値を切換えると、点線で示すように、２行目〜ｍ行目において各画素１１０に電圧を印加している途中で電圧値が切換わることになり、実効電圧値が所望の値と異なってしまう。この結果、階調データに対応した階調表示を行うことができなくなってしまう。
【０１２５】
そこで、本実施形態では、図１２または図１３に示すようなオフ電圧印加期間ｆｘを設けている。オフ電圧印加期間ｆｘは、電圧Ｖｏｎの電圧値が切換わるときに発生するもので、その発生動作は次の如くである。
【０１２６】
まず、タイミング信号生成回路２００から出力されるリセット信号ＲＥＳは、オフ電圧印加期間ｆｘを開始させるためのもので、走査線駆動回路１３０とデータ線駆動回路１４０とに供給される。そして、このリセット信号ＲＥＳは、電圧Ｖｏｎの電圧値が切換わるときに、ＨレベルからＬレベルに変化するものである。
【０１２７】
走査線駆動回路１３０は、図３に示すような構成となっているから、（ＤＹ＋ＤＹres）信号がＬレベルからＨレベルに切換わった後に、クロック信号ＣＬＹがＨレベルからＨレベルに切換わるとき、行に並んだ各画素１１０への書込みを許可する信号となる走査信号Ｇ１〜Ｇｍを各走査線１１２毎に排他的に順次供給する（図１２参照）。ここで、電圧値が切換わる各サブフィールドでは、スタートが順次異なるものの、ストップパルスＤＹresの発生による走査信号からスタートパルスＤＹの発生による走査信号までの時間は、各行毎に等しくなり、この期間がオフ電圧印加期間ｆｘとなっている。
【０１２８】
また、データ信号切換回路１５０では、Ｈレベルのリセット信号ＲＥＳが供給されている場合には、ラッチ回路１４３０から階調データに準じたデータ信号（画素をオンするための信号または画素をオフするための信号）をデータ線１１４に供給する。
【０１２９】
一方、Ｌレベルのリセット信号ＲＥＳがデータ信号切換回路１５０に供給されている場合には、階調データによる信号に拘わらず、画素をオフするためのデータ信号をデータ線１１４に供給する。そして、画素１１０は、図２に示すような回路構成となっているから、データ線１１４ａのデータ信号ｄｊが電圧Ｖｏｆｆ、データ線１１４ｂのデータ信号／ｄｊが電圧Ｖｏｎ（電圧値Ｖｃ）となるため、画素電極１１８には電圧Ｖｏｆｆが書込まれる。しかも、この電圧Ｖｏｆｆを印加する期間は、先のサブフィールドにおける電圧印加終了から次のサブフィールドにおける電圧印加開始までの間印加されている。なお、図１２および図１３では、ｍ行目の電圧印加が終了したとほぼ同時に次のサブフィールドにおける１行目の電圧印加を開始するように図示したが、本実施形態はこれに限らず、ｍ行目における電圧印加の終了から次の１行目における電圧印加の開始まで時間を持たせてもよいことは勿論である。
【０１３０】
このように、本実施形態では、オフ電圧印加期間ｆｘを設けることにより、あるサブフィールドから次のサブフィールドに移行するとき、Ｖｏｎの電圧値の切換えを、先のサブフィールドにおける各画素への電圧印加が終了してから行うことができ、サブフィールド毎に階調データに対応した電圧を各画素に印加することができる。
【０１３１】
しかも、オフ電圧印加期間ｆｘを設けずに各行毎に電圧値を切換える場合、各行毎に制御する電圧切換回路１６０を必要としていた。しかし、本実施形態では、電圧Ｖｏｎの電圧値が切換わるとき、サブフィールド間にオフ電圧印加期間ｆｘを設けるようにしたから、電圧切換回路１６０による電圧値の切換えは、ｍ行目）の各画素にデータ信号が書込まれてから切換えることができ、各行毎に電圧値を切換えるような切換回路およびその制御は必要なく、電圧Ｖｏｎの電圧値切換えを、１個の電圧切換回路１６０によって簡単に行うことができる。
【０１３２】
＜実施形態の効果＞
このような実施形態に係る電気光学装置によれば、１フィールド（１ｆ）を、４個のサブフィールドＳｆ０〜Ｓｆ３に分割し、各サブフィールド毎に、画素をオンする電圧Ｖｏｎの電圧値をＶａ，Ｖｂ，Ｖｃの３値によって重み付けを行って、１フィールドにおける電圧実効値を設定している。これにより、データ線１１４に供給されるデータ信号ｄ１〜ｄｎは、ディジタル信号であるため、駆動回路などの周辺回路においては、高精度のＤ／Ａ変換回路やオペアンプなどのような、アナログ信号を処理するための回路は不要となる。このため、回路構成が大幅に簡略化されるので、装置全体のコストを低く抑えることが可能となる。
【０１３３】
また、データ線１１４に各々供給されるデータ信号ｄ１〜ｄｎはディジタル信号であるため、素子特性や配線抵抗などの不均一性に起因する表示ムラが原理的に発生しない。このため、本実施形態に係る電気光学装置によれば、高品位かつ高精細な階調表示が可能となる。
【０１３４】
さらに、２値信号Ｄｓは、１フィールドを４個のサブフィールドＳｆ０〜Ｓｆ３に分割し、４ビットの階調データＤ０〜Ｄ３に基づいてサブフィールドＳｆ０〜Ｓｆ３の電圧値をＶ０、Ｖａ，Ｖｂ，Ｖｃによって重み付けを行うようにしている。このため、サブフィードＳｆ０〜Ｓｆ３のうち、比較的時間の短いサブフィールドにおいても書込時間を十分に確保することができ、各画素１１０にデータ信号を確実に書込むことができ、当該電気光学装置による階調表示を高精度に行うことができる。
【０１３５】
また、本実施形態では、電圧Ｖｏｎの電圧値を切換えるとき、サブフィールド間にオフ電圧印加期間ｆｘを設け、先のサブフィールドにおける各画素への電圧印加を終了して電圧値の切換えを行うようにしたから、各サブフィールドにおける階調データに対応した各画素への電圧印加を正確に行って、階調データに対応した階調表示を行うことができる。
【０１３６】
しかも、Ｖｏｎの電圧値の切換えを、最終段の電圧印加を終了してから行うことにより、１個の電圧切換回路１６０によって電圧値の切換えを容易に行うことができる。
【０１３７】
さらに、本実施形態によれば、メモリ内蔵型の画素を採用しているため、画素電極に対する印加電圧がリークによって揮発するといった事態が生じず、サブフィールド単位での各画素の駆動を高精度で実施することができる。
【０１３８】
なお、上述した実施形態にあっては、交流化駆動信号ＬＣＯＭを１フィールドの周期でレベル反転することとしたが、本発明は、これに限られず、例えば、２フィールド以上の周期でレベル反転する構成としても良い。ただし、上述した実施形態において、データ変換回路３００は、スタートパルスＤＹをカウントすると共に、当該カウント結果を交流化駆動信号ＬＣＯＭの遷移によってリセットすることで、現状のサブフィールドを認識する構成としたので、交流化駆動信号ＬＣＯＭを２フィールドの周期でレベル反転する場合には、フィールドを規定するために何らかの信号を与える必要が生じる。
【０１３９】
＜応用形態＞
上述した実施形態では、１６階調表示としたが、例えば、８階調表示、３２階調表示、さらには、６４、１２８、２５６、５１２、…の階調表示に対応させることも可能である。
【０１４０】
＜液晶装置の全体構成＞
次に、上述した実施形態や応用形態に係る電気光学装置の構造について、図１４および図１５を参照して説明する。ここで、図１４は、電気光学装置１００の構成を示す平面図であり、図１５は、図１４におけるＡ−Ａ’線の断面図である。
【０１４１】
これらの図に示されるように、電気光学装置１００は、画素電極１１８などが形成された素子基板１０１と、対向電極１０８などが形成された対向基板１０２とが、互いにシール材１０４によって一定の間隙を保って貼り合わせられると共に、この間隙に電気光学材料としての液晶１０５が挟持された構造となっている。なお、実際には、シール材１０４には切欠部分があって、ここを介して液晶１０５が封入された後、封止材により封止されるが、各図においては省略されている。
【０１４２】
ここで、素子基板１０１は、上述したように半導体基板であるため不透明である。このため、画素電極１１８は、アルミニウムなどの反射性金属から形成されて、電気光学装置１００は、反射型として用いられることになる。これに対して、対向基板１０２は、ガラスなどから構成されるので透明である。
【０１４３】
さて、素子基板１０１において、シール材１０４の内側かつ表示領域１０１ａの外側領域には、遮光膜１０６が設けられている。この遮光膜１０６が形成される領域内のうち、領域１３０ａには走査線駆動回路１３０が形成され、また、領域１４０ａにはデータ線駆動回路１４０が形成されている。即ち、遮光膜１０６は、この領域に形成される駆動回路に光が入射するのを防止している。この遮光膜１０６には、対向電極１０８と共に、交流化駆動信号ＬＣＯＭが印加される構成となっている。このため、遮光膜１０６が形成された領域では、液晶層への印加電圧がほぼゼロとなるので、画素電極１１８の電圧無印加状態と同じ表示状態となる。
【０１４４】
また、素子基板１０１において、データ線駆動回路１４０が形成される領域１４０ａ外側であって、シール材１０４を隔てた領域１０７には、複数の接続端子が形成されて、外部からの制御信号や電源などを入力する構成となっている。
【０１４５】
一方、対向基板１０２の対向電極１０８は、基板貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材（図示省略）によって、素子基板１０１における遮光膜１０６および接続端子と電気的な導通が図られている。即ち、交流化駆動信号ＬＣＯＭは、素子基板１０１に設けられた接続端子を介して、遮光膜１０６に、さらに、導通材を介して対向電極１０８に、それぞれ印加される構成となっている。
【０１４６】
ほかに、対向基板１０２には、電気光学装置１００の用途に応じて、例えば、直視型であれば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、金属材料や樹脂などからなる遮光膜（ブラックマトリクス）が設けられる。なお、色光変調の用途の場合には、例えば、後述するプロジェクタのライトバルブとして用いる場合には、カラーフィルタは形成されない。また、直視型の場合、電気光学装置１００に光を対向基板１０２側から照射するフロントライトが必要に応じて設けられる。くわえて、素子基板１０１および対向基板１０２の電極形成面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）などが設けられて、電圧無印加状態における液晶分子の配向方向を規定する一方、対向基板１０２側には、配向方向に応じた偏光子（図示省略）が設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【０１４７】
＜その他＞
また、実施形態においては、電気光学装置を構成する素子基板１０１を半導体基板とし、ここに、画素電極１１８に接続されるトランジスタ１１６や、駆動回路の構成素子などを、ＭＯＳ型ＦＥＴで形成したが、本発明は、これに限られない。例えば、素子基板１０１を、ガラスや石英などの非晶質基板とし、ここに半導体薄膜を堆積してＴＦＴを形成する構成としても良い。このようにＴＦＴを用いると、素子基板１０１として透明基板を用いることができる。
【０１４８】
さらに、電気光学材料としては、液晶のほかに、エレクトロルミネッセンス素子などを用いて、その電気光学効果により表示を行う装置に適用可能である。即ち、本発明は、上述した構成と類似の構成を有する電気光学装置、特に、オンまたはオフの２値的な表示を行う画素を用いて、階調表示を行う電気光学装置のすべてに適用可能である。
【０１４９】
＜電子機器＞
次に、上述した液晶装置を具体的な電子機器に用いた例のいくつかについて説明する。
【０１５０】
＜その１：プロジェクタ＞
まず、実施形態に係る電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図１６は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置している。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクタ１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。これにより、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることとなる。
【０１５１】
さて、偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、反射型の電気光学装置１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、反射型の液電気光学装置１００Ｒによって変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、反射型の電気光学装置１００Ｇによって変調される。
【０１５２】
このようにして、電気光学装置１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッタ１１４０によって順次合成された後、投写光学系１１６０によって、スクリーン１１７０に投写されることとなる。なお、電気光学装置１００Ｒ、１００Ｂおよび１００Ｇには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは必要ない。
【０１５３】
＜その２：モバイル型コンピュータ＞
次に、上記電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１７は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、表示ユニット１２０６とから構成されている。この表示ユニット１２０６は、先に述べた電気光学装置１００の前面にフロントライトを付加することにより構成されている。
【０１５４】
なお、この構成では、電気光学装置１００を反射直視型として用いることになるので、画素電極１１８において、反射光が様々な方向に散乱するように、凹凸が形成される構成が望ましい。
【０１５５】
＜その３：携帯電話＞
さらに、上記電気光学装置を、携帯電話に適用した例について説明する。図１８は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６と共に、電気光学装置１００を備えるものである。この電気光学装置１００にも、必要に応じてその前面にフロントライトが設けられる。また、この構成でも、電気光学装置１００が反射直視型として用いられることになるので、画素電極１１８に凹凸が形成される構成が望ましい。
【０１５６】
なお、電子機器としては、図１６〜図１８を参照して説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、実施形態や応用形態に係る電気光学装置が適用可能なのは言うまでもない。
【０１５７】
【発明の効果】
以上説明したように本発明によれば、データ線に印加されるデータ信号がディジタル化されて、高品位な階調表示が可能となる。
【０１５８】
また、画素をオンにする電圧の電圧値を２種類以上備え、画素の階調レベルに応じて、前記サブフィールド毎に電圧値による重み付けをしているから、例えば階調表示を６４階調にした場合でも、サブフィールドの期間を比較的長くすることができ、データ信号による画素への書込みを確実に行うことができる。
【０１５９】
さらに、画素をオンする電圧の電圧値を切換えるとき、先のサブフィールドにおける各画素への電圧印加を終了してから行うことにより、各サブフィールドにおける階調データに対応した電圧を各画素に印加でき、階調データに対応した表示を行うことができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る電気光学装置の電気的な構成を示すブロック図である。
【図２】 同電気光学装置の画素の一態様を示すブロック図である。
【図３】 同電気光学装置における走査線駆動回路の構成を示すブロック図である。
【図４】 同電気光学装置におけるデータ線駆動回路の構成を示すブロック図である。
【図５】 同電気光学装置における電圧切換回路の構成を示すブロック図である。
【図６】 同電気光学装置における電圧−透過率特性を示す説明図である。
【図７】 同電気光学装置におけるデータ変換回路の構成を示すブロック図である。
【図８】 （ａ）および（ｂ）は、それぞれ同電気光学装置におけるデータ変換回路の階調データの変換内容を示すテーブルである。
【図９】 同電気光学装置の動作を示すタイミングチャートである。
【図１０】 同電気光学装置において対向基板に印加される電圧、および画素電極に印加される電圧を、フィールド単位で示すタイミングチャートである。
【図１１】 オフ電圧印加期間を設けない場合において、各行毎の各画素電極に印加される電圧を示すタイミングチャートである。
【図１２】 オフ電圧印加期間を設けた場合において、走査線駆動回路の動作と、各行毎の各画素電極に印加される電圧とをサブフィールド単位で示すタイミングチャートである。
【図１３】 オフ電圧印加期間を設けた場合において、データ線駆動かいろの動作と、各行毎の各画素電極に印加される電圧とをサブフィールド単位で示すタイミングチャートである。
【図１４】 同電気光学装置の構造を示す平面図である。
【図１５】 同電気光学装置の構造を示す断面図である。
【図１６】 同電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図１７】 同電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１８】 同電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
１００……電気光学装置
１０１……素子基板
１０１ａ……表示領域
１０２……対向基板
１０５……液晶（電気光学材料）
１０８……対向電極
１１２……走査線
１１４……データ線
１１６……トランジスタ
１１８……画素電極
１１９……蓄積容量
１３０……走査線駆動回路
１３１……Ｙシフトレジスタ
１３２……オアゲート
１４０……データ線駆動回路
１５０……データ信号切換回路
１４１０……Ｘシフトレジスタ
１４２０……第１のラッチ回路
１４３０……第２のラッチ回路
１６０……電圧切換回路
２００……タイミング信号生成回路
３００……データ変換回路
４００……クロック信号供給制御回路
Claims (6)
- フィールド毎に１画面分の各画素の階調データを受け取り、当該階調データに基づいて各画素を駆動する電気光学装置の駆動方法であって、
１フィールドを複数のサブフィールドに分け、当該サブフィールド単位で各画素をオン状態にする電圧または各画素をオフ状態にする電圧を各画素に印加し、
前記画素をオン状態にする電圧値を２種類以上備え、
前記サブフィールドを移行するときの前記電圧値の切換えは、先のサブフィールドにおける各画素への電圧印加が終了してから行い、
前記先のサブフィールドから次のサブフィールドへの移行に伴って前記画素をオン状態にする電圧が切換わる場合、前記先のサブフィールドにおける電圧印加の終了から前記次のサブフィールドにおける電圧印加の開始までの間、前記画素をオフ状態にする電圧を各画素に印加する
ことを特徴とする電気光学装置の駆動方法。 - フィールド毎に１画面分の各画素の階調データを受け取り、当該階調データに基づいて、複数のデータ線と複数の走査線との各交差に対応して設けられた各画素を駆動する電気光学装置の駆動回路であって、
１フィールドを分割した複数のサブフィールドの各々において、各画素をオン状態にする電圧またはオフ状態にする電圧の印加を指示する２値信号を階調データに基づいて生成するデータ変換回路と、
前記各サブフィールド毎に、データ線から画素への電圧印加を可能にする走査信号を前記走査線の各々に順次供給する走査線駆動回路と、
前記走査信号が前記走査線に供給される間、前記データ変換回路によって生成される２値信号に基づいて前記画素をオン状態にする電圧またはオフ状態にする電圧を印加するためのデータ信号を前記データ線に供給するデータ線駆動回路と、
前記画素をオン状態にする電圧を切換える電圧切換回路と、
前記サブフィールドを移行するときに前記電圧切換回路によって電圧を切換える場合、前記各走査線において先のサブフィールドにおける走査線上の各画素への電圧印加が終了してから次のサブフィールドにおける走査信号が走査線に供給されるまでの間、前記画素をオフ状態にする電圧を印加するためのデータ信号を前記複数のデータ線に強制的に与えるデータ信号切換回路と、
を具備したことを特徴とする電気光学装置の駆動回路。 - 複数の走査線と複数のデータ線との各交差に対応して設けられた複数の画素を有する電気光学装置であって、
１フィールドを分割した複数のサブフィールドの各々において、各画素をオン状態にする電圧またはオフ状態にする電圧の印加を指示する２値信号を階調データに基づいて生成するデータ変換回路と、
前記各サブフィールド毎に、データ線から画素への電圧印加を可能にする走査信号を前記走査線の各々に順次供給する走査線駆動回路と、
前記走査信号が前記走査線に供給される間、前記データ変換回路によって生成される２値信号に基づいて前記画素をオン状態にする電圧またはオフ状態にする電圧を印加するためのデータ信号を前記データ線に供給するデータ線駆動回路と、
前記画素をオン状態にする電圧を切換える電圧切換回路と、
前記サブフィールドを移行するときに前記電圧切換回路によって電圧を切換える場合、前記各走査線において先のサブフィールドにおける走査線上の各画素への電圧印加が終了してから次のサブフィールドにおける走査信号が走査線に供給されるまでの間、前記画素をオフ状態にする電圧を印加するためのデータ信号を前記複数のデータ線に強制的に与えるデータ信号切換回路と、
を具備したことを特徴とする電気光学装置。 - 前記画素は、
画素電極と、
前記画素電極に対向した対向電極と、
前記画素電極および対向電極間に挟持された電気光学材料と、
前記走査線を介して走査信号が与えられることにより前記データ線を介して供給されるデータ信号を記憶するメモリと、
前記メモリに記憶されたデータ信号に従って、前記画素をオン状態にする電圧またはオフ状態にする電圧の一方を選択して前記画素電極に印加する選択回路と、
を具備することを特徴とする請求項３記載の電気光学装置。 - 前記対向電極に印加されるレベルに応じて、前記２値信号をレベル反転することを特徴とする請求項３記載の電気光学装置。
- 請求項３乃至５のいずれか１項に記載の電気光学装置を表示装置として備えることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30766699A JP3775137B2 (ja) | 1999-10-28 | 1999-10-28 | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30766699A JP3775137B2 (ja) | 1999-10-28 | 1999-10-28 | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001125528A JP2001125528A (ja) | 2001-05-11 |
| JP3775137B2 true JP3775137B2 (ja) | 2006-05-17 |
Family
ID=17971792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30766699A Expired - Lifetime JP3775137B2 (ja) | 1999-10-28 | 1999-10-28 | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3775137B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103310747A (zh) * | 2012-03-15 | 2013-09-18 | 株式会社日本显示器西 | 液晶显示装置、液晶显示装置的驱动方法以及电子设备 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006088049A1 (ja) * | 2005-02-21 | 2006-08-24 | Sharp Kabushiki Kaisha | 表示装置、表示モニターおよびテレビジョン受像機 |
| JP2016045442A (ja) * | 2014-08-26 | 2016-04-04 | セイコーエプソン株式会社 | 電気光学装置、及び電子機器 |
-
1999
- 1999-10-28 JP JP30766699A patent/JP3775137B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103310747A (zh) * | 2012-03-15 | 2013-09-18 | 株式会社日本显示器西 | 液晶显示装置、液晶显示装置的驱动方法以及电子设备 |
| CN103310747B (zh) * | 2012-03-15 | 2017-05-24 | 株式会社日本显示器 | 液晶显示装置、液晶显示装置的驱动方法以及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001125528A (ja) | 2001-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3876600B2 (ja) | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP3680795B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| US6778163B2 (en) | Liquid crystal display device, driving circuit, driving method, and electronic apparatus | |
| JP4013550B2 (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP3613180B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP4110772B2 (ja) | 電気光学装置、駆動回路及び電子機器 | |
| JP3661523B2 (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP4576836B2 (ja) | 画素回路、電気光学装置および電子機器 | |
| JP3724301B2 (ja) | 電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器 | |
| JP3818050B2 (ja) | 電気光学装置の駆動回路及び駆動方法 | |
| JP3775137B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP3997727B2 (ja) | 電気光学パネルおよび電子機器 | |
| JP3832156B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP2004233808A (ja) | 液晶装置及びその駆動方法並びに電子機器 | |
| JP3931909B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP2002162944A (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP4386608B2 (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
| JP2002062857A (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP3750501B2 (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP3876622B2 (ja) | 電気光学装置の駆動方法、電気光学装置の駆動回路および電気光学装置 | |
| JP4479154B2 (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
| JP4089734B2 (ja) | 電子機器 | |
| JP3800952B2 (ja) | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP3998038B2 (ja) | 電気光学装置、走査線駆動回路、駆動方法および電子機器 | |
| JP4407704B2 (ja) | 電気光学パネル、その駆動方法、電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3775137 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |