JP3912010B2 - 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 - Google Patents
電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP3912010B2 JP3912010B2 JP2001005542A JP2001005542A JP3912010B2 JP 3912010 B2 JP3912010 B2 JP 3912010B2 JP 2001005542 A JP2001005542 A JP 2001005542A JP 2001005542 A JP2001005542 A JP 2001005542A JP 3912010 B2 JP3912010 B2 JP 3912010B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- gradation data
- pixel
- electro
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電気光学装置の駆動に用いて好適な電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器に関する。
【０００２】
【背景技術】
電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器の表示部や液晶テレビなどに広く用いられている。ここで、従来の電気光学装置は、例えば、次のように構成されている。すなわち、従来の電気光学装置は、マトリクス状に配列した画素電極と、この画素電極に接続されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）のようなスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板との問に充填された電気光学材料たる液晶とから構成される。
【０００３】
そして、このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して画素電極に、階調に応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素毎に液晶の配向状態が変化するので、画素毎に濃度が変化することになる。このため、階調表示することが可能となるのである。
【０００４】
この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、走査線駆動回路によって、各走査線を順次選択するとともに、第２に、走査線の選択期間において、データ線駆動回路によって、データ線を順次選択し、第３に、選択されたデータ線に、階調に応じた電圧の画像信号をサンプリングする構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００５】
ところで、液晶表示装置においては、液晶の立上がり速度が遅いため、電圧を印加した後に所定の透過量になるまで２〜３フレーム程度の時間を要し、画像に残像が現れるという問題があった。すなわち、画素に印加している電圧に対して液晶の透過率の変化が追従しないため、表示画面が変化した際、変化前の画像が薄く現れる。この現象は一定速度以上の速さで画像に動きがあるときに出現し、画像品位を著しく悪化させる。
【０００６】
従来より、画素に印加する電圧を調整することによって、この残像現象を防止する技術が知られている（例えば特許第２５５３７１３号）。この技術によれば、画素に印加する電圧は本来は階調データに応じて一意に定められるが、前フレームの階調データに応じて、現フレームの画素に印加する電圧を増減することによって、階調データに対する透過率の追従性を高めようとするものである。
【０００７】
【発明が解決しようとする課題】
しかし、従来の技術によれば、残像現象を抑制するためにデータ線に印加される信号の電圧すなわちアナログレベルを調整する必要がある。かかる調整を行うためには、電気光学装置の周辺回路には、Ｄ／Ａ変換回路やオペアンプなとが必要となるので、装置全体のコスト高を招致してしまう。くわえて、これらのＤ／Ａ変換回路、オペアンプなとの特性や、各種の配線抵抗などの不均一性に起因して、表示ムラが発生するので、高品質な表示が極めて困難である、という問題があり、特に、高精細な表示を行う場合に顕著となる。さらに、液晶等の電気光学物質において、残像現象の現れる態様は、電気光学物質の種類に応じて相違する。このため、電気光学装置を駆動する駆動回路としては、各種の電気光学装置に対応できる汎用のものが望まれる。
【０００８】
この発明は上述した事情に鑑みてなされたものであり、残像現象を抑制するにあたって電圧等、アナログレベルの調整を不要とするとともに、様々な電気光学物質に対応できるよう汎用性の高い電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器を提供することを目的としている。
【０００９】
【課題を解決するための手段】
本発明に係る電気光学装置は、複数の走査線と複数のデータ線との各交差に対応して画素が設けられ、前記走査線に走査信号が供給され、前記データ線に印加される電圧にしたがって前記画素に階調表示させる電気光学装置の駆動方法であって、
前記画素の階調データとして供給される第１の階調データと前記第１の階調データを供給する１フレーム前に前記画素の階調データとして供給された第２の階調データとの関係に基づいて、１フレームに含まれる複数のサブフレームの各々毎のオン状態またはオフ状態を規定する変換データを出力し、
前記複数のサブフィールドは、前記電気光学装置に用いられる電気光学材料の閾値相当の電圧実効値を前記画素に与える期間として設定された第１のサブフィールド期間と、
前記第１の階調データに対応して電圧実効値を変化させる期間として設定された第２のサブフィールド期間と、を含み、
前記第１の階調データと前記第２の階調データとが等しい場合は、前記第１のサブフィールド期間において前記画素をオン状態に設定し、
前記第１の階調データと前記第２の階調データとが互いに異なっており、かつ、前記第１の階調データが最も低い電圧実効値に相当する場合は、前記第１のサブフィールド期間において前記画素をオフ状態に設定することを特徴とする。
上記の電気光学装置の駆動方法において、前記第２のサブフィールド期間は、前記第１の階調データの最下位ビットに対応して前記電圧実効値に変化を与える期間として設定されたサブフィールド期間と、前記第１の階調データの最上位ビットに対応して前記電圧実効値に変化を与える期間として設定されたサブフィールド期間と、から構成されていてもよい。
本発明に係る電気光学装置の駆動回路は、複数の走査線と複数のデータ線との各交差に対応して画素が設けられ、前記走査線に走査信号が供給され、前記データ線に印加される電圧にしたがって前記画素に階調表示させる電気光学装置の駆動回路であって、
１フレームに含まれる複数のサブフィールドは、前記電気光学装置に用いられる電気光学材料の閾値相当の電圧実効値を前記画素に与える期間として設定された第１のサブフィールド期間と、前記第１の階調データに対応して電圧実効値に変化を与える期間として設定された第２のサブフィールド期間と、を設定するとともに前記複数のサブフィールドの各々毎に前記走査信号を前記走査線の各々に順次供給する走査線駆動回路と、遅延手段と、前記画素の階調データとして供給される第１の階調データと前記第１の階調データを供給する１フレーム前に前記画素の階調データとして供給された第２の階調データとの関係に基づいて、前記複数のサブフィールドの各々毎にサブフィールド毎のオン状態またはオフ状態を指示する信号を出力する変換手段と、前記オン状態または前記オフ状態を指示する信号に基づくデータ信号を、前記画素に対応する走査線に前記走査信号が供給される期間に、前記画素に対応するデータ線に供給するデータ線駆動回路と、を具備し、前記遅延手段により記憶された前記第２の階調データは、読み出され、前記第１の階調データと共に前記変換手段に入力され、前記変換手段は、前記第１の階調データと前記第２の階調データとが等しい場合は、前記第１のサブフィールド期間において前記画素を常にオン状態とする信号を出力し、前記第１の階調データと前記第２の階調データとが異なっており、かつ、前記第１の階調データが最も低い電圧実効値に相当する場合は、前記第１のサブフィールド期間において前記画素をオフ状態とする信号を出力することを特徴とする。
本発明に係る他の電気光学装置は、複数の走査線と、複数のデータ線と、これら走査線およびデータ線の各交差に対応して配設され画素を構成する画素電極と、前記画素電極に対して設けられ、前記走査線を介して供給される走査信号によって、前記データ線と前記画素電極との導通を制御するスイッチング素子とを備えた素子基板と、前記画素電極に対して対向配置された対向電極を備える対向基板と、前記素子基板と前記対向基板との問に挟持された電気光学材料と、１フレームに含まれる複数のサブフィールドは、前記電気光学装置に用いられる電気光学材料の閾値相当の電圧実効値を前記画素に与える期間として設定された第１のサブフィールド期間と、前記第１の階調データに対応して電圧実効値に変化を与える期間として設定された第２のサブフィールド期間と、を設定するとともに前記サブフィールド毎に前記走査信号を前記走査線の各々に順次供給する走査線駆動回路と、遅延手段と、前記画素の階調データとして供給される第１の階調データと前記第１の階調データを供給する１フレーム前に前記画素の階調データとして供給された第２の階調データとの関係に基づいて、前記複数のサブフィールドの各々毎にサブフィールド毎のオン状態またはオフ状態を指示する信号を出力する変換手段と、前記オン状態または前記オフ状態を指示する信号に基づくデータ信号を、前記走査線に前記走査信号が供給される期間に、前記データ線に供給するデータ線駆動回路と、を具備し、前記遅延手段により記憶された前記第２の階調データは、読み出され、前記第１の階調データと共に前記変換手段に入力され、前記変換手段は、前記第１の階調データと前記第２の階調データとが等しい場合は、前記第１のサブフィールド期間において前記画素を常にオン状態とする信号を出力し、前記第１の階調データと前記第２の階調データとが異なっており、かつ、前記第１の階調データが最も低い電圧実効値に相当する場合は、前記第１のサブフィールド期間において前記画素をオフ状態とする信号を出力すること、を特徴とする。
本発明に係る電子機器は、上記の電気光学装置を備える。
さらに、上記課題を解決するため本発明の一態様にあっては、下記構成を具備することを特徴とする。なお、括弧内は例示である。
本願発明の構成にあっては、１フレームを複数のサブフィールドに分割し、マトリクス状に配設された複数の画素をオン状態またはオフ状態に設定することによって階調表示を行う電気光学装置の駆動方法であって、入力された第１の階調データ（Ｄ０〜Ｄ２）を遅延させ第２の階調データ（Ｄ０’〜Ｄ２’）を出力する過程と、前記第１および第２の階調データの関係に基づいて、前記各サブフィールド毎のオンまたはオフ状態を規定する変換データ（ＤＦ０〜ＤＦ３）を出力する過程とを有することを特徴とする。
さらに、前記複数のサブフィールドは、前記画素に印加する電圧実効値に対して前記画素が階調特性を呈するようになる（透過率が立ち上がる）閾値電圧Ｖthを前記画素に与える長さに設定された第１のサブフィールド（ＳＦ０）と、前記第１の階調データの最下位ビットに対応して該電圧実効値の増減の変化を与える長さに設定された第２のサブフィールド（ＳＦ１）と、前記第１の階調データの最上位ビットに対応して該電圧実効値の増減の変化を与える長さに設定された第３のサブフィールド（ＳＦ３）とから構成され、前記第１および第２の階調データが等しい場合は前記第１のサブフィールドは常にオン状態に設定され、前記第１および第２の階調データが異なる場合は前記第１のサブフィールドがオフ状態に設定され得ることを特徴とする。
また、複数の走査線（１１２）と複数のデータ線（１１４）との各交差に対応して配設された画素電極（１１８）と、前記画素電極毎に設けられ、当該走査線を介して供給される走査信号によって、当該データ線と当該画素電極との間を導通させるスイッチング素子（１１６）とからなる画素を駆動する電気光学装置の駆動回路であって、１フレームを分割したサブフィールド毎に前記走査信号を前記走査線の各々に順次供給する走査線駆動回路（１３０）と、入力された第１の階調データを遅延させ第２の階調データを出力する遅延手段（フレームメモリ３５０）と、前記第１および第２の階調データが供給されると、該第１および第２の階調データに対応して前記各サブフィールド毎のオンまたはオフ情報を出力する変換手段（ルックアップテーブル３５２）と、前記オンまたはオフ情報に基づくデータ信号を、それぞれ当該画素に対応する走査線に前記走査信号が供給される期間に、当該画素に対応するデータ線に供給するデータ線駆動回路（１４０）と、を具備することを特徴とする。
また、複数の走査線（１１２）と、複数のデータ線（１１４）と、これら走査線およびデータ線の各交差に対応して配設され画素を構成する画素電極（１１８）と、前記画素電極毎に設けられ、当該走査線を介して供給される走査信号によって、当該データ線と当該画素電極との導通を制御するスイッチング素子とを備えた素子基板（１０１）と、前記画素電極に対して対向配置された対向電極を備える対向基板と、前記素子基板と前記対向基板との問に挟持された電気光学材料（液晶１０５）と、１フレームを分割したサブフィールド毎に前記走査信号を前記走査線の各々に順次供給する走査線駆動回路（１３０）と、入力された第１の階調データを遅延させ第２の階調データを出力する遅延手段と、前記第１および第２の階調データが供給されると、該第１および第２の階調データに対応して前記各サブフィールド毎のオンまたはオフ情報を出力する変換手段と、前記オンまたはオフ情報に基づくデータ信号を、それぞれ当該画素に対応する走査線に前記走査信号が供給される期間に、当該画素に対応するデータ線に供給するデータ線駆動回路（１４０）と、を具備することを特徴とする。
【００１０】
【発明の実施の形態】
１．実施形態の構成
次に、本発明の一実施形態の電気光学装置の構成を図１を参照し説明する。
図において、タイミング信号生成回路２００には、図示せぬ上位装置から垂直同期信号Ｖｓ、水平同期信号Ｈｓおよび入力階調データＤ０〜Ｄ２のドットクロック信号ＤＣＬＫが供給される。また、発振回路１５０は、読み出しタイミングの基本クロックＲＣＬＫをタイミング信号生成回路２００に供給する。タイミング信号生成回路２００は、これらの信号にしたがって、次に説明する各種のタイミング信号やクロック信号などを生成するものである。まず、交流化信号ＦＲは、１フレーム毎に極性反転する信号である。
【００１１】
駆動信号ＬＣＯＭは、対向基板の対向電極に印加される信号であり、本実施形態においては一定電位（零電位）になる。また、本実施形態においては、１フレームが複数のサブフィールドＳＦ０〜ＳＦ３に分割され、画素がサブフィールド毎にオンオフされることによって階調表示が行われる。スタートパルスＤＹは、これらサブフィールドにおいて最初に出力されるパルス信号である。
【００１２】
ここで、サブフィールド駆動の概要を、図７のスタートパルスＤＹの波形を参照しつつ説明しておく。まず、フレームの最初にサブフィールドＳＦ０が設けられる。このサブフィールドの長さは、液晶の透過率が０％（ノーマリーブラックの場合）から立ち上がる境界となる長さに設定される。すなわち、画素に印加する電圧実効値を零電圧から徐々に上昇させると、最初は透過率に変化が見られないが、電圧実効値がある閾値電圧Ｖthに達した時から電圧実効値に応じて透過率が上昇するようになる。１フレーム内でこの閾値電圧Ｖthを与える長さがサブフィールドＳＦ０の長さに設定される。
【００１３】
また、サブフィールドＳＦ１，ＳＦ２，ＳＦ３は、入力階調データＤ０〜Ｄ２の各ビットに対応した重み付けを有する長さに設定されている。すなわち、サブフィールドＳＦ１は、最下位ビットである階調データＤ０に対応し、そのオンオフによって、階調データＤ０のオンオフに対応する透過率の変化を起こす長さに設定されている。サブフィールドＳＦ２，ＳＦ３も、それぞれのオンオフによって階調データＤ１，Ｄ２のオンオフに対応する透過率の変化を起こす長さに設定されている。すなわち、サブフィールドＳＦ２，ＳＦ３は、各々サブフィールドＳＦ１の２倍，４倍程度の長さを有している。
【００１４】
図１に戻り、クロック信号ＣＬＹは、走査側（Ｙ側）の水平走査期間を規定する信号である。ラッチパルスＬＰは、水平走査期間の最初に出力されるパルス信号であって、クロック信号ＣＬＹのレベル遷移（すなわち、立ち上がりおよび立ち下がり）時に出力されるものである。クロック信号ＣＬＸは、表示用のドットクロック信号である。
【００１５】
−方、素子基板１０１上における表示領域１０１ａには、図においてＸ（行）方向に延在して複数本の走査線１１２が形成されている。また、複数本のデータ線１１４が、Ｙ（列）方向に沿って延在して形成されている。そして、画素１１０は、走査線１１２とデータ線１１４との各交差に対応して設けられて、マトリクス状に配列されている。ここで、説明の便宜上、本実施形態では、走査線１１２の総本数をｍ本とし、データ線１１４の総本数をｎ本として（ｍ、ｎはそれぞれ２以上の整数）、ｍ行×ｎ列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。
【００１６】
１．１．＜画素の構成＞
画素１１０の具体的な構成としては、例えば、図２（ａ）に示されるものが挙げられる。この構成では、トランジスタ（ＭＯＳ型ＦＥＴ）１１６のゲートが走査線１１２に、ソースがデータ線１１４に、ドレインが画素電極１１８に、それぞれ接続されるとともに、画素電極１１８と対向電極１０８との間に電気光学材料たる液晶１０５が挟持されて液晶層が形成されている。ここで、対向電極１０８は、後述するように、実際には画素電極１１８と対向するように対向基板に一面に形成される透明電極である。また、画素電極１１８と対向電極１０８との聞においては蓄積容量１１９が形成されて、液晶層に蓄積される電荷のリークを防止している。なお、この実施形態では、蓄積容量１１９を画素電極１１８と対向電極１０８の間に形成したが、画素電極１１８と接地電位ＧＮＤ間や画素電極１１８とゲート線間等に形成しても良い。
【００１７】
ここで、図２（ａ）に示される構成では、トランジスタ１１６として一方のチャネル型のみが用いられているために、オフセット電圧が必要となるが、図２（ｂ）に示されるように、Ｐチャネル型トランジスタとＮチャネル型トランジスタとを相補的に組み合わせた構成とすれば、オフセット電圧の影響をキャンセルすることができる。ただし、この相補型構成では、走査信号として互いに排他的レベルを供給する必要が生じるため、１行の画素１１０に対して走査線１１２ａ，１１２ｂの２本の走査線が必要となる。
【００１８】
１．２．＜走査線駆動回路１３０＞
説明を再び図１に戻す。走査線駆動回路１３０は、サブフィールドの最初に供給されるスタートパルスＤＹをクロック信号ＣＬＹにしたがって転送し、走査線１１２の各々に走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmとして順次排他的に供給するものである。
【００１９】
１．３．＜データ変換回路３００＞
データ変換回路３００は、ドットクロック信号ＤＣＬＫに同期して入力される入力階調データＤ０〜Ｄ２を、クロック信号ＣＬＸに同期する二値信号Ｄｓに変換し出力するものである。ここで、データ変換回路３００の詳細構成を図３を参照し説明する。図において３５０はフレームメモリであり、階調データＤ０〜Ｄ２を１フレーム分だけ記憶する。３５２はルックアップテーブルであり、現在供給されている階調データＤ０〜Ｄ２と、フレームメモリ３５０から読み出された階調データＤ０’〜Ｄ２’とに基づいて、変換データＤＦ０〜ＤＦ３を出力する。
【００２０】
すなわち、階調データＤ０〜Ｄ２およびＤ０’〜Ｄ２’は、合計６ビットの読出しアドレス信号としてルックアップテーブル３５２に供給され、該アドレスに予め記憶されているデータが変換データＤＦ０〜ＤＦ３になる。ここで、変換データＤＦ０〜ＤＦ３は、各々サブフィールドＳＦ０〜ＳＦ３のオンオフ状態を指定するものであり、例えば図５に示すように設定される。なお、図５において“１”はＨレベル（オン状態）であり、“０”はＬレベル（オフ状態）である。
【００２１】
３５４は他のフレームメモリであり、上記変換データＤＦ０〜ＤＦ３が書き込まれる。フレームメモリ３５４はサブフィールド数に応じた４個のメモリブロックから構成されており、
各々変換データＤＦ０〜ＤＦ３を記憶するために、素子基板１０１の表示領域（ｍ行×ｎ列）に対応して各々ｍ×ｎビットのメモリ空間を有する。各メモリブロックは、書込みおよび読出し動作を非同期に、かつ独立して実行できるように構成されている。
【００２２】
３５６はメモリ制御回路であり、上記水平同期信号Ｈｓ、垂直同期信号Ｖｓ、ドットクロック信号ＤＣＬＫ、スタートパルスＤＹ、ラッチパルスＬＰおよびクロック信号ＣＬＸに基づいて、上記構成要素３５０〜３５４に対する制御信号を出力する。まず、メモリ制御回路３５６は、フレームメモリ３５０に対して、階調データＤ０〜Ｄ２を循環的に書き込むような書込み制御信号（アドレス信号およびイネーブル信号）を供給するとともに、１フレーム前に書き込まれた階調データＤ０〜Ｄ２を読み出すような読出し制御信号（アドレス信号およびイネーブル信号）をフレームメモリ３５０に供給する。これにより、フレームメモリ３５０から読み出される階調データＤ０’〜Ｄ２’は、１フレーム前の階調データＤ０〜Ｄ２に等しくなる。
【００２３】
また、メモリ制御回路３５６は、階調データＤ０〜Ｄ２およびＤ０’〜Ｄ２’が安定するタイミングでルックアップテーブル３５２が読み出されるように、読出しイネーブル信号をルックアップテーブル３５２に供給する。これにより、上述したように、メモリ制御回路３５６から変換データＤＦ０〜ＤＦ３が読み出される。
【００２４】
また、メモリ制御回路３５６は、変換データＤＦ０〜ＤＦ３が安定するタイミングでこれらを循環的に書き込むように、フレームメモリ３５４に対して書込み制御信号を供給する。これにより、フレームメモリ３５４の各メモリブロックには、変換データＤＦ０〜ＤＦ３が順次記憶される。
【００２５】
また、各サブフィールドＳＦ０〜ＳＦ３に対応する期間においては、メモリ制御回路３５６から対応するメモリブロックに対して、各表示行のビットデータをアクセスする読出し制御信号が供給される。これにより、１フレーム内において、ｍ行×ｎ列の変換データＤＦ０、
ｍ行×ｎ列の変換データＤＦ１、ｍ行×ｎ列の変換データＤＦ２およびｍ行×ｎ列の変換データＤＦ３が順次読み出され、読み出された変換データは二値信号Ｄｓとしてデータ線駆動回路１４０に供給される。
【００２６】
１．４．＜データ線駆動回路１４０＞
次に、データ線駆動回路１４０は、ある水平走査期間において二値信号Ｄｓをデータ線１１４の本数に相当するｎ個順次ラッチした後、ラッチしたｎ個の二値信号Ｄｓを、次の水平走査期間において、電位選択回路１４４０を介して、それぞれ対応するデータ線１１４にデータ信号ｄ1, ｄ2, ｄ3, …ｄnとして一斉に供給するものである。ここで、データ線駆動回路１４０の具体的な構成は、図４に示される通りである。すなわち、データ線駆動回路１４０は、Ｘシフトレジスタ１４１０と、第１のラッチ回路１４２０と、第２のラッチ回路１４３０と、電位選択回路１４４０とから構成されている。
【００２７】
このうちＸシフトレジスタ１４１０は、水平走査期間の最初に供給されるラッチパルスＬＰをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ1, Ｓ2, Ｓ3, …, Ｓnとして順次排他的に供給するものである。次に、第１のラッチ回路１４２０は、二値信号Ｄｓをラッチ信号Ｓ1, Ｓ2, Ｓ3, …, Ｓnの立ち下がりにおいて順次ラッチするものである。そして、第２のラッチ回路１４３０は、第１のラッチ回路１４２０によりラッチされた二値信号Ｄｓの各々をラッチパルスＬＰの立ち下がりにおいて一斉にラッチし、電位選択回路１４４０に転送する。
【００２８】
電位選択回路１４４０は、交流化信号ＦＲに基づいてこれらのラッチした二値信号を電位に変換し、データ信号ｄ1, ｄ2, ｄ3, …,ｄnとしてデータ線１１４に印加するものである。すなわち、交流化信号ＦＲがＬレベルであれば、データ信号ｄ1, ｄ2, ｄ3, …ｄnのＨレベルは電位Ｖ1に、Ｌレベルは零電位に変換される。一方、交流化信号ＦＲがＨレベルであれば、データ信号ｄ1, ｄ2, ｄ3, …ｄnのＨレベルは電位−Ｖ1に、Ｌレベルは零電位に変換される。
【００２９】
１．５．＜液晶装置の構成＞
上述した電気光学装置の構造について、図６(a)，(b)を参照して説明する。ここで、同図(a)は、電気光学装置１００の構成を示す平面図であり、同図(b)は、同図(a)におけるＡ−Ａ´線の断面図である。これらの図に示されるように、電気光学装置１００は、画素電極１１８などが形成された素子基板１０１と、対向電極１０８などが形成された対向基板１０２とが、互いにシール材１０４によって一定の間隙を保って貼り合わせられるとともに、この間隙に電気光学材料としての液晶１０５が挟持された構造となっている。なお、実際には、シール材１０４には切欠部分があって、ここを介して液晶１０５が封入された後、封止材により封止されるが、これらの図においては省略されている。ここで、素子基板１０１および対向基板１０２はガラスや石英などの非晶質基板である。そして、画素電極１１８等は、素子基板１０１に半導体簿膜を堆積して成るＴＦＴによって形成されている。すなわち、電気光学装置１００は、透過型として用いられることになる。
【００３０】
さて、素子基板１０１において、シール材１０４の内側かつ表示領域１０１ａの外側領域には、遮光膜１０６が設けられている。この遮光膜１０６が形成される領域内のうち、領域１３０ａには走査線駆動回路１３０が形成され、また領域１４０ａにはデータ線駆動回路１４０が形成されている。すなわち、遮光膜１０６は、この領域に形成される駆動回路に光が入射するのを防止している。この遮光膜１０６には、対向電極１０８とともに、駆動信号ＬＣＯＭが印加される構成となっている。このため、遮光膜１０６が形成された領域では、液晶層への印加電圧がほほゼロとなるので、画素電極１１８の電圧無印加状態と同じ表示状態となる。
【００３１】
また、素子基板１０１において、データ線駆動回路１４０が形成される領域１４０ａ外側であって、シール材１０４を隔てた領域１０７には、複数の接続端子が形成されて、外側からの制御信号や電源などを入力する構成となっている。一方、対向基板１０２の対向電極１０８は、基板貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材（図示省略）によって、素子基板１０１における遮光膜１０６および接続端子と電気的な導通が図られている。すなわち、駆動信号ＬＣＯＭは、素子基板１０１に設けられた接続端子を介して、遮光膜１０６に、さらに、導通材を介して対向電極１０８に、それぞれ印加される構成となっている。
【００３２】
ほかに、対向基板１０２には、電気光学装置１００の用途に応じて、例えば、直視型であれば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、金属材料や樹脂などからなる遮光膜（ブラックマトリクス）が設けられる。なお、色光変調の用途の場合には、例えば、後述するプロジェクタのライトバルブとして用いる場合には、カラーフィルタは形成されない。また、直視型の場合、電気光学装置１００に光を対向基板１０２側から照射するフロントライトが必要に応じて設けられる。くわえて、素子基板１０１およげ対向基板１０２の電極形成面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）など設けられて、電圧無印加状態における液晶分子の配向方向を規定する一方、対向基板１０２の側には、配向方向に応じた偏光子（図示省略）が設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有効である。
【００３３】
２．実施形態の動作
次に、上述した実施形態に係る電気光学装置の動作について説明する。図７は、この電気光学装置の動作を説明するためのタイミングチャートである。まず、交流化信号ＦＲは、１フレーム（１Ｆ）ごとに極性反転する信号である。一方、スタートパルスＤＹは、各サブフィールドの開始時に供給される。
【００３４】
ここで、交流化信号ＦＲがＬレベルとなる１フレーム（１Ｆ）において、スタートパルスＤＹが供給されると、走査線駆動回路１３０（図１参照）におけるクロック信号ＣＬＹにしたがった転送によって、走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmが期間（ｔ）に順次排他的に出力される。なお、期間（ｔ）は、最も短いサブフィールドＳＦ１よりもさらに短い期間に設定されている。
【００３５】
さて走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmは、それぞれクロック信号ＣＬＹの半周期に相当するパルス幅を有し、また、上から数えて１本目の走査線１１２に対応する走査信号Ｇ1は、スタートパルスＤＹが供給された後、クロック信号ＣＬＹが最初に立ち上がってから、少なくともクロック信号ＣＬＹの半周期だけ遅延して出力される構成となっている。したがって、スタートパルスＤＹが供給されてから、走査信号Ｇ1が出力されるまでに、ラッチパルスＬＰの１ショット（Ｇ0）がデータ線駆動回路１４０に供給されることになる。
【００３６】
そこで、このラッチパルスＬＰの１ショット（Ｇ0）が供給された場合について検討してみる。まず、このラッチパルスＬＰの１ショット（Ｇ0）がデータ線駆動回路１４０に供給されると、データ線駆動回路１４０（図４参照）におけるクロック信号ＣＬＸにしたがった転送によって、ラッチ信号Ｓ1, Ｓ2, Ｓ3, …,Ｓnが水平走査期間（１Ｈ）に順次排他的に出力される。なお、ラッチ信号Ｓ1,Ｓ2, Ｓ3, …, Ｓnは、それぞれクロック信号ＣＬＸの半周期に相当するパルス幅を有している。
【００３７】
この際、図４における第１のラッチ回路１４２０は、ラッチ信号Ｓ1の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて１本目のデータ線１１４との交差に対応する画素１１０への二値信号Ｄｓをラッチし、次に、ラッチ信号Ｓ２の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて２本目のデータ線１１４との交差に対応する画素１１０への二値信号Ｄｓをラッチし、以下、同様に、上から数えて１本目の走査線１１２と、左から数えてｎ本目のデータ線１１４との交差に対応する画素１１０への二値信号Ｄｓをラッチする。
【００３８】
これにより、まず、図１において上から１本目の走査線１１２との交差に対応する画素１行分の二値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされることになる。なお、データ変換回路３００は、第１のラッチ回路１４２０によるラッチのタイミングに合わせて、各画素の階調データＤ０〜Ｄ２を二値信号Ｄｓに変換して出力することはいうまでもない。
【００３９】
次に、クロック信号ＣＬＹが立ち下がって、走査信号Ｇ1が出力されると、図１において上から数えて１本目の走査線１１２が選択される結果、当該走査線１１２との交差に対応する画素１１０のトランジスタ１１６がすべてオンとなる。一方、当該クロック信号ＣＬＹの立ち下がりによってラッチパルスＬＰが出力される。そして、このラッチパルスＬＰの立ち下がりタイミングにおいて、第２のラッチ回路１４３０は、第１のラッチ回路１４２０によって点順次的にラッチされた二値信号Ｄｓを、電位選択回路１４４０を介して、対応するデータ線１１４の各々にデータ信号ｄ1, ｄ2, ｄ3, …,ｄnとして一斉に供給する。このため、上から数えて１行目の画素１１０においては、データ信号ｄ1, ｄ2, ｄ3, …,ｄnの書込が同時に行われることとなる。
【００４０】
この書込と並行して、図１において上から２本目の走査線１１２との交差に対応する画素１行分の二値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされる。そして、以降同様な動作が、ｍ本目の走査線１１２に対応する走査信号Ｇｍが出力されるまで繰り返される。すなわち、ある走査信号Ｇｉ（ｉは、１≦ｉ≦ｍを満たす整数）が出力される１水平走査期間（１Ｈ）においては、ｉ本目の走査繰１１２に対応する画素１１０の１行分に対するデータ信号ｄ1,ｄ2, ｄ3, …,ｄnの書込と、（ｉ＋１）本目の走査線１１２に対応する画素１１０の１行分に対する二値信号Ｄｓの点順次的なラッチとが並行して行われることになる。なお、画素１１０に書き込まれたデータ信号は、次のサブフィールドＳf2における書込まで保持される。
【００４１】
以下同様な動作が、サブフィールドの開始を規定するスタートパルスＤＹが供給される毎に繰り返される。さらに、１フレーム経過後、交流化信号ＦＲがＨレベルに反転した場合においても、各サブフィールドにおいて同様な動作が繰り返される。
【００４２】
ここで、一例として、ある画素において階調データＤ２〜Ｄ０が“０００”から“０１０”に立上がった場合、および“０１０”から“０００”に立下った場合を想定して、具体的な動作を説明する。まず、階調データＤ２〜Ｄ０が“０００”である期間が連続していたならば、図５において階調データＤ２〜Ｄ０は“０００”であり、１フレーム前の階調データＤ２’〜Ｄ０’も“０００”である。この場合、図５の左欄１行目に示すように、ルックアップテーブル３５２から読み出される変換データＤＦ０〜ＤＦ３は“１０００”である。すなわち、透過率が０％から立ち上がる境界となる期間に相当するサブフィールドＳＦ０のみがオン状態になるため、当該画素について液晶の透過率は０％になる。
【００４３】
また、階調データＤ２〜Ｄ０が“０１０”である期間が連続していたならば、同図左欄１９行目に示すように、変換データＤＦ０〜ＤＦ３は“１０１０”である。すなわち、上記サブフィールドＳＦ０に加えて、階調データＤ１に対応するサブフィールドＳＦ２がオン状態に設定されるから、透過率は２／７≒２９％に設定される。
【００４４】
ここで、階調データＤ２〜Ｄ０が“０００”から“０１０”に立ち上がった瞬間を想定してみる。すなわち、階調データＤ２〜Ｄ０は“０１０”であり、１フレーム前の階調データＤ２’〜Ｄ０’は“０００”である。この場合、同図左欄３行目に示すように、変換データＤＦ０〜ＤＦ３は“１１１０”であり、サブフィールドＳＦ０，ＳＦ２に加えてサブフィールドＳＦ１もオン状態に設定されることが解る。
【００４５】
換言すれば、階調データＤ０〜Ｄ２が“０００”から“０１０”に立ち上がった瞬間においては、階調データに対応した本来の各サブフィールドのオンオフ状態と比較して、オン状態になる期間が長く設定されることになる。これにより、透過率の立上がりを促進し、より迅速に本来の透過率に収束させることが可能になるのである。
【００４６】
次に、階調データＤ０〜Ｄ２が“０１０”から“０００”に立ち下がった瞬間を想定してみる。この場合、階調データＤ２〜Ｄ０は“０００”であり階調データＤ２’〜Ｄ０’は“０１０”であるから、図５左欄１７行目に示すように、変換データＤＦ０〜ＤＦ３は“００００”になり、全てのサブフィールドがオフ状態に設定される。ここで着目すべきことは、サブフィールドＳＦ０もオフ状態に設定されることである。サブフィールドＳＦ０は、本来は階調データに拘らずオン状態に設定されるサブフィールドであるが、透過率の立下りを促進し、より迅速に本来の透過率（０％）に収束させるために、オフ状態に設定したものである。
【００４７】
なお、図５に示すルックアップテーブル３５２の内容は、事前に（工場出荷前に）サブフィールドＳＦ０〜ＳＦ３のオンまたはオフ状態を様々に変化させて液晶の透過率を測定し、階調データＤ０〜Ｄ２およびＤ０’〜Ｄ２’に対応して所望の透過率が得られるように設定しておくとよい。
【００４８】
３．電子機器の具体例
３．１．＜プロジェクタ＞
次に、上述した電気光学装置を具体的な電子機器に用いた例のいくつかについて説明する。
まず、上記実施形態に係る電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図８(a)は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置されている。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクタ１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。これにより、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることとなる。
【００４９】
さて、偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、反射型の電気光学装置１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、反射型の電気光学装置１００Ｒによって変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、反射型の電気光学装置１００Ｇによって変調される。
【００５０】
このようにして、電気光学装置１００Ｒ，１００Ｇ，１００Ｂによってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッタ１１４０によって順次合成された後、投写光学系１１６０によって、スクリーン１１７０に投写されることとなる。なお、電気光学装置１００Ｒ、１００Ｂおよび１００Ｇには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは必要ない。
【００５１】
３．２．＜モバイル型コンピュータ＞
次に、上記電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図８(b)は、このパーソナルコンピュータの構成を示す正面図である。図において、モバイル型コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、表示ユニット１２０６とから構成されている。この表示ユニット１２０６は、先に述べた電気光学装置１００の前面にフロントライトを付加することにより構成されている。なお、この構成では、電気光学装置１００を反射直視型として用いることになるので、画素電極１１８において、反射光が様々な方向に散乱するように、凹凸が形成される構成が望ましい。
【００５２】
モバイル型コンピュータにおいては、ユーザがキーボード１２０２等を一定時間操作しなかった場合は、省電力モードに移行する。この場合、表示ユニット１２０６には「POWER SAVE」のような省電力表示が行われる。かかる表示を行う場合には階調数を高くする必要が無いため、モバイル型コンピュータにおいて動作するデバイスドライバ（ソフトウエア）の制御の下、例えば階調数「２」を指定する階調数選択信号が保持回路２４０に供給される。
【００５３】
３．３．＜携帯電話器＞
さらに、上記電気光学装置を、携帯電話器に適用した例について説明する。図８(c)は、この携帯電話器の構成を示す斜視図である。図において、携帯電話器１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６とともに、電気光学装置１００を備えるものである。この電気光学装置１００にも、必要に応じてその前面にフロントライトが設けられる。また、この構成でも電気光学装置１００が反射直視型として用いられることになるので、画素電極１１８に凹凸が形成される構成が望ましい。
【００５４】
３．４．＜その他＞
電子機器としては、以上説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、上述した電気光学装置が適用可能なのは言うまでもない。
【００５５】
４．変形例
本発明は上述した実施形態に限定されるものではなく、例えば以下のように種々の変形が可能である。
（１）上述した実施形態にあっては、必要とされる画像の階調度を２N（上記例ではＮ＝３）とした時、Ｎ＝３個のサブフィールドを設ける方式について説明したが、２N＝８個のサブフィールドを設ける方式を採用してもよいことは言うまでもない。
【００５６】
（２）上述した実施形態においては、遅延手段の具体例としてフレームメモリ３５０を用いたが、遅延手段はこれに限定されるものではなく、階調データＤ０〜Ｄ２を１フレームだけ遅延させるＦＩＦＯバッファ等を用いてもよい。また、変換手段もルックアップテーブル３５２に限定されるものではなく、例えば階調データＤ０〜Ｄ２とＤ０’〜Ｄ２’に対して加減乗除等の演算処理を施し、演算結果として変換データＤＦ０〜ＤＦ３を出力する演算回路等によって構成してもよい。
【００５７】
（３）上述した実施形態にあっては、交流化信号ＦＲを１フレームの周期で極性反転することとしたが、本発明は、これに限られず、例えば、２フレーム以上の周期で極性反転する構成としても良い。ただし、上述した実施形態において、データ変換回路３００は、スタートパルスＤＹをカウントするとともに、当該カウント結果を交流化信号ＦＲの遷移によってリセットすることで、現状のサブフィールドを認識する構成としたので、交流化信号ＦＲを２フレーム以上の周期で極性反転する場合には、フレームを規定するための何らかの信号を与える必要が生じる。
【００５８】
（４）上記実施形態においては、画素が常時オンになるオン区間はサブフィールドＳＦ０として１フレーム期間内に１回設けているが、複数回に分割して設けてもよい。また、オン区間だけでなく、画素が常にオフになるオフ区間を併せて設けても良い。このようにオン区間とオフ区間を両方設けることにより、１フレーム期間の長さを固定したままでオン区間の長さを調整することができるようになる。
【００５９】
（５）上記実施形態において対向電極１０８に印加する駆動信号ＬＣＯＭは零電位であったが、各画素に印加される電圧はトランジスタ１１６の特性、蓄積容量１１９や液晶の容量等によって、電圧がシフトする場合がある。この様な場合には、対向電極１０８に印加する駆動信号ＬＣＯＭのレベルを電圧のシフト量に応じてずらしてもよい。
【００６０】
（６）また、上記実施形態においては、電気光学装置を構成する素子基板１０１をガラスや石英などの非晶質基板とし、ここに半導体簿膜を堆積してＴＦＴを形成したが、本発明は、これに限られない。例えば、素子基板１０１を不透明な半導体基板によって構成し、画素電極１１８をアルミニウムなどの反射性金属から形成し、対向基板１０２をガラスなどから構成すると、電気光学装置１００を反射型として用いることができる。
【００６１】
（７）さらに、上記実施形態は本発明を液晶を用いた電気光学装置に適用した例を説明したが、他の電気光学装置、特に、オンまたはオフの２値的な表示を行う画素を用いて、階調表示を行う電気光学装置のすべてに適用可能である。このような電気光学装置としてはエレクトロルミネッセンス装置やプラズマディスプレイなどが考えられる。特に有機ＥＬの場合は、液晶のような交流駆動をする必要が無く、極性反転をしなくて良い。
【００６２】
（８）上記実施形態においては、走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmを順次排他的に出力することによって走査線１１２を上から順に選択する例を挙げたが、走査線１１２の選択順序はこれに限定されるものではなく、例えば走査信号を「Ｇ1,Ｇ11, Ｇ21, … ,Ｇ2, Ｇ12, Ｇ22, … ,Ｇ3, Ｇ13, Ｇ23, … 」の如く、複数ライン毎に飛ばしながら出力し、１サブフィールド内で全ラインの走査線１１２を選択するようにしてもよい。
【００６３】
【発明の効果】
以上説明したように本発明によれば、各サブフィールド毎オンまたはオフ状態を規定することによって残像現象を抑制することができるから、残像現象を抑制するにあたって電圧等、アナログレベルの調整が不要になる。さらに、様々な電気光学物質に応じてオンまたはオフ状態を規定することによって、多種多様な電気光学物質に対して容易に適応させることができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態の電気光学装置の電気的構成を示すブロック図である。
【図２】 上記実施形態における画素の構成例を示す図である。
【図３】 上記実施形態におけるデータ変換回路３００のブロック図である。
【図４】 上記実施形態におけるデータ線駆動回路１４０のブロック図である。
【図５】 上記実施形態における階調データと画素電極１１８への印加波形との関係を示す図である。
【図６】 上記実施形態における電気光学装置の構造図である。
【図７】 上記実施形態の電気光学装置のタイミングチャートである。
【図８】 同電気光学装置を適用した各種電子機器の例を示す図である。
【符号の説明】
１０１……素子基板
１０１ａ……表示領域
１０５……液晶
１０８……対向電極
１１２……走査線
１１４……データ線
１１６……トランジスタ
１１８……画素電極
１１９……蓄積容量
１３０……走査線駆動回路
１４０……データ線駆動回路
１５０……発振回路
２００……タイミング信号生成回路
３００……データ変換回路
３５０……フレームメモリ
３５２……ルックアップテーブル
３５４……フレームメモリ
３５６……メモリ制御回路
【発明の属する技術分野】
本発明は、電気光学装置の駆動に用いて好適な電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器に関する。
【０００２】
【背景技術】
電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器の表示部や液晶テレビなどに広く用いられている。ここで、従来の電気光学装置は、例えば、次のように構成されている。すなわち、従来の電気光学装置は、マトリクス状に配列した画素電極と、この画素電極に接続されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）のようなスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板との問に充填された電気光学材料たる液晶とから構成される。
【０００３】
そして、このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して画素電極に、階調に応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素毎に液晶の配向状態が変化するので、画素毎に濃度が変化することになる。このため、階調表示することが可能となるのである。
【０００４】
この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、走査線駆動回路によって、各走査線を順次選択するとともに、第２に、走査線の選択期間において、データ線駆動回路によって、データ線を順次選択し、第３に、選択されたデータ線に、階調に応じた電圧の画像信号をサンプリングする構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００５】
ところで、液晶表示装置においては、液晶の立上がり速度が遅いため、電圧を印加した後に所定の透過量になるまで２〜３フレーム程度の時間を要し、画像に残像が現れるという問題があった。すなわち、画素に印加している電圧に対して液晶の透過率の変化が追従しないため、表示画面が変化した際、変化前の画像が薄く現れる。この現象は一定速度以上の速さで画像に動きがあるときに出現し、画像品位を著しく悪化させる。
【０００６】
従来より、画素に印加する電圧を調整することによって、この残像現象を防止する技術が知られている（例えば特許第２５５３７１３号）。この技術によれば、画素に印加する電圧は本来は階調データに応じて一意に定められるが、前フレームの階調データに応じて、現フレームの画素に印加する電圧を増減することによって、階調データに対する透過率の追従性を高めようとするものである。
【０００７】
【発明が解決しようとする課題】
しかし、従来の技術によれば、残像現象を抑制するためにデータ線に印加される信号の電圧すなわちアナログレベルを調整する必要がある。かかる調整を行うためには、電気光学装置の周辺回路には、Ｄ／Ａ変換回路やオペアンプなとが必要となるので、装置全体のコスト高を招致してしまう。くわえて、これらのＤ／Ａ変換回路、オペアンプなとの特性や、各種の配線抵抗などの不均一性に起因して、表示ムラが発生するので、高品質な表示が極めて困難である、という問題があり、特に、高精細な表示を行う場合に顕著となる。さらに、液晶等の電気光学物質において、残像現象の現れる態様は、電気光学物質の種類に応じて相違する。このため、電気光学装置を駆動する駆動回路としては、各種の電気光学装置に対応できる汎用のものが望まれる。
【０００８】
この発明は上述した事情に鑑みてなされたものであり、残像現象を抑制するにあたって電圧等、アナログレベルの調整を不要とするとともに、様々な電気光学物質に対応できるよう汎用性の高い電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器を提供することを目的としている。
【０００９】
【課題を解決するための手段】
本発明に係る電気光学装置は、複数の走査線と複数のデータ線との各交差に対応して画素が設けられ、前記走査線に走査信号が供給され、前記データ線に印加される電圧にしたがって前記画素に階調表示させる電気光学装置の駆動方法であって、
前記画素の階調データとして供給される第１の階調データと前記第１の階調データを供給する１フレーム前に前記画素の階調データとして供給された第２の階調データとの関係に基づいて、１フレームに含まれる複数のサブフレームの各々毎のオン状態またはオフ状態を規定する変換データを出力し、
前記複数のサブフィールドは、前記電気光学装置に用いられる電気光学材料の閾値相当の電圧実効値を前記画素に与える期間として設定された第１のサブフィールド期間と、
前記第１の階調データに対応して電圧実効値を変化させる期間として設定された第２のサブフィールド期間と、を含み、
前記第１の階調データと前記第２の階調データとが等しい場合は、前記第１のサブフィールド期間において前記画素をオン状態に設定し、
前記第１の階調データと前記第２の階調データとが互いに異なっており、かつ、前記第１の階調データが最も低い電圧実効値に相当する場合は、前記第１のサブフィールド期間において前記画素をオフ状態に設定することを特徴とする。
上記の電気光学装置の駆動方法において、前記第２のサブフィールド期間は、前記第１の階調データの最下位ビットに対応して前記電圧実効値に変化を与える期間として設定されたサブフィールド期間と、前記第１の階調データの最上位ビットに対応して前記電圧実効値に変化を与える期間として設定されたサブフィールド期間と、から構成されていてもよい。
本発明に係る電気光学装置の駆動回路は、複数の走査線と複数のデータ線との各交差に対応して画素が設けられ、前記走査線に走査信号が供給され、前記データ線に印加される電圧にしたがって前記画素に階調表示させる電気光学装置の駆動回路であって、
１フレームに含まれる複数のサブフィールドは、前記電気光学装置に用いられる電気光学材料の閾値相当の電圧実効値を前記画素に与える期間として設定された第１のサブフィールド期間と、前記第１の階調データに対応して電圧実効値に変化を与える期間として設定された第２のサブフィールド期間と、を設定するとともに前記複数のサブフィールドの各々毎に前記走査信号を前記走査線の各々に順次供給する走査線駆動回路と、遅延手段と、前記画素の階調データとして供給される第１の階調データと前記第１の階調データを供給する１フレーム前に前記画素の階調データとして供給された第２の階調データとの関係に基づいて、前記複数のサブフィールドの各々毎にサブフィールド毎のオン状態またはオフ状態を指示する信号を出力する変換手段と、前記オン状態または前記オフ状態を指示する信号に基づくデータ信号を、前記画素に対応する走査線に前記走査信号が供給される期間に、前記画素に対応するデータ線に供給するデータ線駆動回路と、を具備し、前記遅延手段により記憶された前記第２の階調データは、読み出され、前記第１の階調データと共に前記変換手段に入力され、前記変換手段は、前記第１の階調データと前記第２の階調データとが等しい場合は、前記第１のサブフィールド期間において前記画素を常にオン状態とする信号を出力し、前記第１の階調データと前記第２の階調データとが異なっており、かつ、前記第１の階調データが最も低い電圧実効値に相当する場合は、前記第１のサブフィールド期間において前記画素をオフ状態とする信号を出力することを特徴とする。
本発明に係る他の電気光学装置は、複数の走査線と、複数のデータ線と、これら走査線およびデータ線の各交差に対応して配設され画素を構成する画素電極と、前記画素電極に対して設けられ、前記走査線を介して供給される走査信号によって、前記データ線と前記画素電極との導通を制御するスイッチング素子とを備えた素子基板と、前記画素電極に対して対向配置された対向電極を備える対向基板と、前記素子基板と前記対向基板との問に挟持された電気光学材料と、１フレームに含まれる複数のサブフィールドは、前記電気光学装置に用いられる電気光学材料の閾値相当の電圧実効値を前記画素に与える期間として設定された第１のサブフィールド期間と、前記第１の階調データに対応して電圧実効値に変化を与える期間として設定された第２のサブフィールド期間と、を設定するとともに前記サブフィールド毎に前記走査信号を前記走査線の各々に順次供給する走査線駆動回路と、遅延手段と、前記画素の階調データとして供給される第１の階調データと前記第１の階調データを供給する１フレーム前に前記画素の階調データとして供給された第２の階調データとの関係に基づいて、前記複数のサブフィールドの各々毎にサブフィールド毎のオン状態またはオフ状態を指示する信号を出力する変換手段と、前記オン状態または前記オフ状態を指示する信号に基づくデータ信号を、前記走査線に前記走査信号が供給される期間に、前記データ線に供給するデータ線駆動回路と、を具備し、前記遅延手段により記憶された前記第２の階調データは、読み出され、前記第１の階調データと共に前記変換手段に入力され、前記変換手段は、前記第１の階調データと前記第２の階調データとが等しい場合は、前記第１のサブフィールド期間において前記画素を常にオン状態とする信号を出力し、前記第１の階調データと前記第２の階調データとが異なっており、かつ、前記第１の階調データが最も低い電圧実効値に相当する場合は、前記第１のサブフィールド期間において前記画素をオフ状態とする信号を出力すること、を特徴とする。
本発明に係る電子機器は、上記の電気光学装置を備える。
さらに、上記課題を解決するため本発明の一態様にあっては、下記構成を具備することを特徴とする。なお、括弧内は例示である。
本願発明の構成にあっては、１フレームを複数のサブフィールドに分割し、マトリクス状に配設された複数の画素をオン状態またはオフ状態に設定することによって階調表示を行う電気光学装置の駆動方法であって、入力された第１の階調データ（Ｄ０〜Ｄ２）を遅延させ第２の階調データ（Ｄ０’〜Ｄ２’）を出力する過程と、前記第１および第２の階調データの関係に基づいて、前記各サブフィールド毎のオンまたはオフ状態を規定する変換データ（ＤＦ０〜ＤＦ３）を出力する過程とを有することを特徴とする。
さらに、前記複数のサブフィールドは、前記画素に印加する電圧実効値に対して前記画素が階調特性を呈するようになる（透過率が立ち上がる）閾値電圧Ｖthを前記画素に与える長さに設定された第１のサブフィールド（ＳＦ０）と、前記第１の階調データの最下位ビットに対応して該電圧実効値の増減の変化を与える長さに設定された第２のサブフィールド（ＳＦ１）と、前記第１の階調データの最上位ビットに対応して該電圧実効値の増減の変化を与える長さに設定された第３のサブフィールド（ＳＦ３）とから構成され、前記第１および第２の階調データが等しい場合は前記第１のサブフィールドは常にオン状態に設定され、前記第１および第２の階調データが異なる場合は前記第１のサブフィールドがオフ状態に設定され得ることを特徴とする。
また、複数の走査線（１１２）と複数のデータ線（１１４）との各交差に対応して配設された画素電極（１１８）と、前記画素電極毎に設けられ、当該走査線を介して供給される走査信号によって、当該データ線と当該画素電極との間を導通させるスイッチング素子（１１６）とからなる画素を駆動する電気光学装置の駆動回路であって、１フレームを分割したサブフィールド毎に前記走査信号を前記走査線の各々に順次供給する走査線駆動回路（１３０）と、入力された第１の階調データを遅延させ第２の階調データを出力する遅延手段（フレームメモリ３５０）と、前記第１および第２の階調データが供給されると、該第１および第２の階調データに対応して前記各サブフィールド毎のオンまたはオフ情報を出力する変換手段（ルックアップテーブル３５２）と、前記オンまたはオフ情報に基づくデータ信号を、それぞれ当該画素に対応する走査線に前記走査信号が供給される期間に、当該画素に対応するデータ線に供給するデータ線駆動回路（１４０）と、を具備することを特徴とする。
また、複数の走査線（１１２）と、複数のデータ線（１１４）と、これら走査線およびデータ線の各交差に対応して配設され画素を構成する画素電極（１１８）と、前記画素電極毎に設けられ、当該走査線を介して供給される走査信号によって、当該データ線と当該画素電極との導通を制御するスイッチング素子とを備えた素子基板（１０１）と、前記画素電極に対して対向配置された対向電極を備える対向基板と、前記素子基板と前記対向基板との問に挟持された電気光学材料（液晶１０５）と、１フレームを分割したサブフィールド毎に前記走査信号を前記走査線の各々に順次供給する走査線駆動回路（１３０）と、入力された第１の階調データを遅延させ第２の階調データを出力する遅延手段と、前記第１および第２の階調データが供給されると、該第１および第２の階調データに対応して前記各サブフィールド毎のオンまたはオフ情報を出力する変換手段と、前記オンまたはオフ情報に基づくデータ信号を、それぞれ当該画素に対応する走査線に前記走査信号が供給される期間に、当該画素に対応するデータ線に供給するデータ線駆動回路（１４０）と、を具備することを特徴とする。
【００１０】
【発明の実施の形態】
１．実施形態の構成
次に、本発明の一実施形態の電気光学装置の構成を図１を参照し説明する。
図において、タイミング信号生成回路２００には、図示せぬ上位装置から垂直同期信号Ｖｓ、水平同期信号Ｈｓおよび入力階調データＤ０〜Ｄ２のドットクロック信号ＤＣＬＫが供給される。また、発振回路１５０は、読み出しタイミングの基本クロックＲＣＬＫをタイミング信号生成回路２００に供給する。タイミング信号生成回路２００は、これらの信号にしたがって、次に説明する各種のタイミング信号やクロック信号などを生成するものである。まず、交流化信号ＦＲは、１フレーム毎に極性反転する信号である。
【００１１】
駆動信号ＬＣＯＭは、対向基板の対向電極に印加される信号であり、本実施形態においては一定電位（零電位）になる。また、本実施形態においては、１フレームが複数のサブフィールドＳＦ０〜ＳＦ３に分割され、画素がサブフィールド毎にオンオフされることによって階調表示が行われる。スタートパルスＤＹは、これらサブフィールドにおいて最初に出力されるパルス信号である。
【００１２】
ここで、サブフィールド駆動の概要を、図７のスタートパルスＤＹの波形を参照しつつ説明しておく。まず、フレームの最初にサブフィールドＳＦ０が設けられる。このサブフィールドの長さは、液晶の透過率が０％（ノーマリーブラックの場合）から立ち上がる境界となる長さに設定される。すなわち、画素に印加する電圧実効値を零電圧から徐々に上昇させると、最初は透過率に変化が見られないが、電圧実効値がある閾値電圧Ｖthに達した時から電圧実効値に応じて透過率が上昇するようになる。１フレーム内でこの閾値電圧Ｖthを与える長さがサブフィールドＳＦ０の長さに設定される。
【００１３】
また、サブフィールドＳＦ１，ＳＦ２，ＳＦ３は、入力階調データＤ０〜Ｄ２の各ビットに対応した重み付けを有する長さに設定されている。すなわち、サブフィールドＳＦ１は、最下位ビットである階調データＤ０に対応し、そのオンオフによって、階調データＤ０のオンオフに対応する透過率の変化を起こす長さに設定されている。サブフィールドＳＦ２，ＳＦ３も、それぞれのオンオフによって階調データＤ１，Ｄ２のオンオフに対応する透過率の変化を起こす長さに設定されている。すなわち、サブフィールドＳＦ２，ＳＦ３は、各々サブフィールドＳＦ１の２倍，４倍程度の長さを有している。
【００１４】
図１に戻り、クロック信号ＣＬＹは、走査側（Ｙ側）の水平走査期間を規定する信号である。ラッチパルスＬＰは、水平走査期間の最初に出力されるパルス信号であって、クロック信号ＣＬＹのレベル遷移（すなわち、立ち上がりおよび立ち下がり）時に出力されるものである。クロック信号ＣＬＸは、表示用のドットクロック信号である。
【００１５】
−方、素子基板１０１上における表示領域１０１ａには、図においてＸ（行）方向に延在して複数本の走査線１１２が形成されている。また、複数本のデータ線１１４が、Ｙ（列）方向に沿って延在して形成されている。そして、画素１１０は、走査線１１２とデータ線１１４との各交差に対応して設けられて、マトリクス状に配列されている。ここで、説明の便宜上、本実施形態では、走査線１１２の総本数をｍ本とし、データ線１１４の総本数をｎ本として（ｍ、ｎはそれぞれ２以上の整数）、ｍ行×ｎ列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。
【００１６】
１．１．＜画素の構成＞
画素１１０の具体的な構成としては、例えば、図２（ａ）に示されるものが挙げられる。この構成では、トランジスタ（ＭＯＳ型ＦＥＴ）１１６のゲートが走査線１１２に、ソースがデータ線１１４に、ドレインが画素電極１１８に、それぞれ接続されるとともに、画素電極１１８と対向電極１０８との間に電気光学材料たる液晶１０５が挟持されて液晶層が形成されている。ここで、対向電極１０８は、後述するように、実際には画素電極１１８と対向するように対向基板に一面に形成される透明電極である。また、画素電極１１８と対向電極１０８との聞においては蓄積容量１１９が形成されて、液晶層に蓄積される電荷のリークを防止している。なお、この実施形態では、蓄積容量１１９を画素電極１１８と対向電極１０８の間に形成したが、画素電極１１８と接地電位ＧＮＤ間や画素電極１１８とゲート線間等に形成しても良い。
【００１７】
ここで、図２（ａ）に示される構成では、トランジスタ１１６として一方のチャネル型のみが用いられているために、オフセット電圧が必要となるが、図２（ｂ）に示されるように、Ｐチャネル型トランジスタとＮチャネル型トランジスタとを相補的に組み合わせた構成とすれば、オフセット電圧の影響をキャンセルすることができる。ただし、この相補型構成では、走査信号として互いに排他的レベルを供給する必要が生じるため、１行の画素１１０に対して走査線１１２ａ，１１２ｂの２本の走査線が必要となる。
【００１８】
１．２．＜走査線駆動回路１３０＞
説明を再び図１に戻す。走査線駆動回路１３０は、サブフィールドの最初に供給されるスタートパルスＤＹをクロック信号ＣＬＹにしたがって転送し、走査線１１２の各々に走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmとして順次排他的に供給するものである。
【００１９】
１．３．＜データ変換回路３００＞
データ変換回路３００は、ドットクロック信号ＤＣＬＫに同期して入力される入力階調データＤ０〜Ｄ２を、クロック信号ＣＬＸに同期する二値信号Ｄｓに変換し出力するものである。ここで、データ変換回路３００の詳細構成を図３を参照し説明する。図において３５０はフレームメモリであり、階調データＤ０〜Ｄ２を１フレーム分だけ記憶する。３５２はルックアップテーブルであり、現在供給されている階調データＤ０〜Ｄ２と、フレームメモリ３５０から読み出された階調データＤ０’〜Ｄ２’とに基づいて、変換データＤＦ０〜ＤＦ３を出力する。
【００２０】
すなわち、階調データＤ０〜Ｄ２およびＤ０’〜Ｄ２’は、合計６ビットの読出しアドレス信号としてルックアップテーブル３５２に供給され、該アドレスに予め記憶されているデータが変換データＤＦ０〜ＤＦ３になる。ここで、変換データＤＦ０〜ＤＦ３は、各々サブフィールドＳＦ０〜ＳＦ３のオンオフ状態を指定するものであり、例えば図５に示すように設定される。なお、図５において“１”はＨレベル（オン状態）であり、“０”はＬレベル（オフ状態）である。
【００２１】
３５４は他のフレームメモリであり、上記変換データＤＦ０〜ＤＦ３が書き込まれる。フレームメモリ３５４はサブフィールド数に応じた４個のメモリブロックから構成されており、
各々変換データＤＦ０〜ＤＦ３を記憶するために、素子基板１０１の表示領域（ｍ行×ｎ列）に対応して各々ｍ×ｎビットのメモリ空間を有する。各メモリブロックは、書込みおよび読出し動作を非同期に、かつ独立して実行できるように構成されている。
【００２２】
３５６はメモリ制御回路であり、上記水平同期信号Ｈｓ、垂直同期信号Ｖｓ、ドットクロック信号ＤＣＬＫ、スタートパルスＤＹ、ラッチパルスＬＰおよびクロック信号ＣＬＸに基づいて、上記構成要素３５０〜３５４に対する制御信号を出力する。まず、メモリ制御回路３５６は、フレームメモリ３５０に対して、階調データＤ０〜Ｄ２を循環的に書き込むような書込み制御信号（アドレス信号およびイネーブル信号）を供給するとともに、１フレーム前に書き込まれた階調データＤ０〜Ｄ２を読み出すような読出し制御信号（アドレス信号およびイネーブル信号）をフレームメモリ３５０に供給する。これにより、フレームメモリ３５０から読み出される階調データＤ０’〜Ｄ２’は、１フレーム前の階調データＤ０〜Ｄ２に等しくなる。
【００２３】
また、メモリ制御回路３５６は、階調データＤ０〜Ｄ２およびＤ０’〜Ｄ２’が安定するタイミングでルックアップテーブル３５２が読み出されるように、読出しイネーブル信号をルックアップテーブル３５２に供給する。これにより、上述したように、メモリ制御回路３５６から変換データＤＦ０〜ＤＦ３が読み出される。
【００２４】
また、メモリ制御回路３５６は、変換データＤＦ０〜ＤＦ３が安定するタイミングでこれらを循環的に書き込むように、フレームメモリ３５４に対して書込み制御信号を供給する。これにより、フレームメモリ３５４の各メモリブロックには、変換データＤＦ０〜ＤＦ３が順次記憶される。
【００２５】
また、各サブフィールドＳＦ０〜ＳＦ３に対応する期間においては、メモリ制御回路３５６から対応するメモリブロックに対して、各表示行のビットデータをアクセスする読出し制御信号が供給される。これにより、１フレーム内において、ｍ行×ｎ列の変換データＤＦ０、
ｍ行×ｎ列の変換データＤＦ１、ｍ行×ｎ列の変換データＤＦ２およびｍ行×ｎ列の変換データＤＦ３が順次読み出され、読み出された変換データは二値信号Ｄｓとしてデータ線駆動回路１４０に供給される。
【００２６】
１．４．＜データ線駆動回路１４０＞
次に、データ線駆動回路１４０は、ある水平走査期間において二値信号Ｄｓをデータ線１１４の本数に相当するｎ個順次ラッチした後、ラッチしたｎ個の二値信号Ｄｓを、次の水平走査期間において、電位選択回路１４４０を介して、それぞれ対応するデータ線１１４にデータ信号ｄ1, ｄ2, ｄ3, …ｄnとして一斉に供給するものである。ここで、データ線駆動回路１４０の具体的な構成は、図４に示される通りである。すなわち、データ線駆動回路１４０は、Ｘシフトレジスタ１４１０と、第１のラッチ回路１４２０と、第２のラッチ回路１４３０と、電位選択回路１４４０とから構成されている。
【００２７】
このうちＸシフトレジスタ１４１０は、水平走査期間の最初に供給されるラッチパルスＬＰをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ1, Ｓ2, Ｓ3, …, Ｓnとして順次排他的に供給するものである。次に、第１のラッチ回路１４２０は、二値信号Ｄｓをラッチ信号Ｓ1, Ｓ2, Ｓ3, …, Ｓnの立ち下がりにおいて順次ラッチするものである。そして、第２のラッチ回路１４３０は、第１のラッチ回路１４２０によりラッチされた二値信号Ｄｓの各々をラッチパルスＬＰの立ち下がりにおいて一斉にラッチし、電位選択回路１４４０に転送する。
【００２８】
電位選択回路１４４０は、交流化信号ＦＲに基づいてこれらのラッチした二値信号を電位に変換し、データ信号ｄ1, ｄ2, ｄ3, …,ｄnとしてデータ線１１４に印加するものである。すなわち、交流化信号ＦＲがＬレベルであれば、データ信号ｄ1, ｄ2, ｄ3, …ｄnのＨレベルは電位Ｖ1に、Ｌレベルは零電位に変換される。一方、交流化信号ＦＲがＨレベルであれば、データ信号ｄ1, ｄ2, ｄ3, …ｄnのＨレベルは電位−Ｖ1に、Ｌレベルは零電位に変換される。
【００２９】
１．５．＜液晶装置の構成＞
上述した電気光学装置の構造について、図６(a)，(b)を参照して説明する。ここで、同図(a)は、電気光学装置１００の構成を示す平面図であり、同図(b)は、同図(a)におけるＡ−Ａ´線の断面図である。これらの図に示されるように、電気光学装置１００は、画素電極１１８などが形成された素子基板１０１と、対向電極１０８などが形成された対向基板１０２とが、互いにシール材１０４によって一定の間隙を保って貼り合わせられるとともに、この間隙に電気光学材料としての液晶１０５が挟持された構造となっている。なお、実際には、シール材１０４には切欠部分があって、ここを介して液晶１０５が封入された後、封止材により封止されるが、これらの図においては省略されている。ここで、素子基板１０１および対向基板１０２はガラスや石英などの非晶質基板である。そして、画素電極１１８等は、素子基板１０１に半導体簿膜を堆積して成るＴＦＴによって形成されている。すなわち、電気光学装置１００は、透過型として用いられることになる。
【００３０】
さて、素子基板１０１において、シール材１０４の内側かつ表示領域１０１ａの外側領域には、遮光膜１０６が設けられている。この遮光膜１０６が形成される領域内のうち、領域１３０ａには走査線駆動回路１３０が形成され、また領域１４０ａにはデータ線駆動回路１４０が形成されている。すなわち、遮光膜１０６は、この領域に形成される駆動回路に光が入射するのを防止している。この遮光膜１０６には、対向電極１０８とともに、駆動信号ＬＣＯＭが印加される構成となっている。このため、遮光膜１０６が形成された領域では、液晶層への印加電圧がほほゼロとなるので、画素電極１１８の電圧無印加状態と同じ表示状態となる。
【００３１】
また、素子基板１０１において、データ線駆動回路１４０が形成される領域１４０ａ外側であって、シール材１０４を隔てた領域１０７には、複数の接続端子が形成されて、外側からの制御信号や電源などを入力する構成となっている。一方、対向基板１０２の対向電極１０８は、基板貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材（図示省略）によって、素子基板１０１における遮光膜１０６および接続端子と電気的な導通が図られている。すなわち、駆動信号ＬＣＯＭは、素子基板１０１に設けられた接続端子を介して、遮光膜１０６に、さらに、導通材を介して対向電極１０８に、それぞれ印加される構成となっている。
【００３２】
ほかに、対向基板１０２には、電気光学装置１００の用途に応じて、例えば、直視型であれば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、金属材料や樹脂などからなる遮光膜（ブラックマトリクス）が設けられる。なお、色光変調の用途の場合には、例えば、後述するプロジェクタのライトバルブとして用いる場合には、カラーフィルタは形成されない。また、直視型の場合、電気光学装置１００に光を対向基板１０２側から照射するフロントライトが必要に応じて設けられる。くわえて、素子基板１０１およげ対向基板１０２の電極形成面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）など設けられて、電圧無印加状態における液晶分子の配向方向を規定する一方、対向基板１０２の側には、配向方向に応じた偏光子（図示省略）が設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有効である。
【００３３】
２．実施形態の動作
次に、上述した実施形態に係る電気光学装置の動作について説明する。図７は、この電気光学装置の動作を説明するためのタイミングチャートである。まず、交流化信号ＦＲは、１フレーム（１Ｆ）ごとに極性反転する信号である。一方、スタートパルスＤＹは、各サブフィールドの開始時に供給される。
【００３４】
ここで、交流化信号ＦＲがＬレベルとなる１フレーム（１Ｆ）において、スタートパルスＤＹが供給されると、走査線駆動回路１３０（図１参照）におけるクロック信号ＣＬＹにしたがった転送によって、走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmが期間（ｔ）に順次排他的に出力される。なお、期間（ｔ）は、最も短いサブフィールドＳＦ１よりもさらに短い期間に設定されている。
【００３５】
さて走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmは、それぞれクロック信号ＣＬＹの半周期に相当するパルス幅を有し、また、上から数えて１本目の走査線１１２に対応する走査信号Ｇ1は、スタートパルスＤＹが供給された後、クロック信号ＣＬＹが最初に立ち上がってから、少なくともクロック信号ＣＬＹの半周期だけ遅延して出力される構成となっている。したがって、スタートパルスＤＹが供給されてから、走査信号Ｇ1が出力されるまでに、ラッチパルスＬＰの１ショット（Ｇ0）がデータ線駆動回路１４０に供給されることになる。
【００３６】
そこで、このラッチパルスＬＰの１ショット（Ｇ0）が供給された場合について検討してみる。まず、このラッチパルスＬＰの１ショット（Ｇ0）がデータ線駆動回路１４０に供給されると、データ線駆動回路１４０（図４参照）におけるクロック信号ＣＬＸにしたがった転送によって、ラッチ信号Ｓ1, Ｓ2, Ｓ3, …,Ｓnが水平走査期間（１Ｈ）に順次排他的に出力される。なお、ラッチ信号Ｓ1,Ｓ2, Ｓ3, …, Ｓnは、それぞれクロック信号ＣＬＸの半周期に相当するパルス幅を有している。
【００３７】
この際、図４における第１のラッチ回路１４２０は、ラッチ信号Ｓ1の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて１本目のデータ線１１４との交差に対応する画素１１０への二値信号Ｄｓをラッチし、次に、ラッチ信号Ｓ２の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて２本目のデータ線１１４との交差に対応する画素１１０への二値信号Ｄｓをラッチし、以下、同様に、上から数えて１本目の走査線１１２と、左から数えてｎ本目のデータ線１１４との交差に対応する画素１１０への二値信号Ｄｓをラッチする。
【００３８】
これにより、まず、図１において上から１本目の走査線１１２との交差に対応する画素１行分の二値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされることになる。なお、データ変換回路３００は、第１のラッチ回路１４２０によるラッチのタイミングに合わせて、各画素の階調データＤ０〜Ｄ２を二値信号Ｄｓに変換して出力することはいうまでもない。
【００３９】
次に、クロック信号ＣＬＹが立ち下がって、走査信号Ｇ1が出力されると、図１において上から数えて１本目の走査線１１２が選択される結果、当該走査線１１２との交差に対応する画素１１０のトランジスタ１１６がすべてオンとなる。一方、当該クロック信号ＣＬＹの立ち下がりによってラッチパルスＬＰが出力される。そして、このラッチパルスＬＰの立ち下がりタイミングにおいて、第２のラッチ回路１４３０は、第１のラッチ回路１４２０によって点順次的にラッチされた二値信号Ｄｓを、電位選択回路１４４０を介して、対応するデータ線１１４の各々にデータ信号ｄ1, ｄ2, ｄ3, …,ｄnとして一斉に供給する。このため、上から数えて１行目の画素１１０においては、データ信号ｄ1, ｄ2, ｄ3, …,ｄnの書込が同時に行われることとなる。
【００４０】
この書込と並行して、図１において上から２本目の走査線１１２との交差に対応する画素１行分の二値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされる。そして、以降同様な動作が、ｍ本目の走査線１１２に対応する走査信号Ｇｍが出力されるまで繰り返される。すなわち、ある走査信号Ｇｉ（ｉは、１≦ｉ≦ｍを満たす整数）が出力される１水平走査期間（１Ｈ）においては、ｉ本目の走査繰１１２に対応する画素１１０の１行分に対するデータ信号ｄ1,ｄ2, ｄ3, …,ｄnの書込と、（ｉ＋１）本目の走査線１１２に対応する画素１１０の１行分に対する二値信号Ｄｓの点順次的なラッチとが並行して行われることになる。なお、画素１１０に書き込まれたデータ信号は、次のサブフィールドＳf2における書込まで保持される。
【００４１】
以下同様な動作が、サブフィールドの開始を規定するスタートパルスＤＹが供給される毎に繰り返される。さらに、１フレーム経過後、交流化信号ＦＲがＨレベルに反転した場合においても、各サブフィールドにおいて同様な動作が繰り返される。
【００４２】
ここで、一例として、ある画素において階調データＤ２〜Ｄ０が“０００”から“０１０”に立上がった場合、および“０１０”から“０００”に立下った場合を想定して、具体的な動作を説明する。まず、階調データＤ２〜Ｄ０が“０００”である期間が連続していたならば、図５において階調データＤ２〜Ｄ０は“０００”であり、１フレーム前の階調データＤ２’〜Ｄ０’も“０００”である。この場合、図５の左欄１行目に示すように、ルックアップテーブル３５２から読み出される変換データＤＦ０〜ＤＦ３は“１０００”である。すなわち、透過率が０％から立ち上がる境界となる期間に相当するサブフィールドＳＦ０のみがオン状態になるため、当該画素について液晶の透過率は０％になる。
【００４３】
また、階調データＤ２〜Ｄ０が“０１０”である期間が連続していたならば、同図左欄１９行目に示すように、変換データＤＦ０〜ＤＦ３は“１０１０”である。すなわち、上記サブフィールドＳＦ０に加えて、階調データＤ１に対応するサブフィールドＳＦ２がオン状態に設定されるから、透過率は２／７≒２９％に設定される。
【００４４】
ここで、階調データＤ２〜Ｄ０が“０００”から“０１０”に立ち上がった瞬間を想定してみる。すなわち、階調データＤ２〜Ｄ０は“０１０”であり、１フレーム前の階調データＤ２’〜Ｄ０’は“０００”である。この場合、同図左欄３行目に示すように、変換データＤＦ０〜ＤＦ３は“１１１０”であり、サブフィールドＳＦ０，ＳＦ２に加えてサブフィールドＳＦ１もオン状態に設定されることが解る。
【００４５】
換言すれば、階調データＤ０〜Ｄ２が“０００”から“０１０”に立ち上がった瞬間においては、階調データに対応した本来の各サブフィールドのオンオフ状態と比較して、オン状態になる期間が長く設定されることになる。これにより、透過率の立上がりを促進し、より迅速に本来の透過率に収束させることが可能になるのである。
【００４６】
次に、階調データＤ０〜Ｄ２が“０１０”から“０００”に立ち下がった瞬間を想定してみる。この場合、階調データＤ２〜Ｄ０は“０００”であり階調データＤ２’〜Ｄ０’は“０１０”であるから、図５左欄１７行目に示すように、変換データＤＦ０〜ＤＦ３は“００００”になり、全てのサブフィールドがオフ状態に設定される。ここで着目すべきことは、サブフィールドＳＦ０もオフ状態に設定されることである。サブフィールドＳＦ０は、本来は階調データに拘らずオン状態に設定されるサブフィールドであるが、透過率の立下りを促進し、より迅速に本来の透過率（０％）に収束させるために、オフ状態に設定したものである。
【００４７】
なお、図５に示すルックアップテーブル３５２の内容は、事前に（工場出荷前に）サブフィールドＳＦ０〜ＳＦ３のオンまたはオフ状態を様々に変化させて液晶の透過率を測定し、階調データＤ０〜Ｄ２およびＤ０’〜Ｄ２’に対応して所望の透過率が得られるように設定しておくとよい。
【００４８】
３．電子機器の具体例
３．１．＜プロジェクタ＞
次に、上述した電気光学装置を具体的な電子機器に用いた例のいくつかについて説明する。
まず、上記実施形態に係る電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図８(a)は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置されている。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクタ１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。これにより、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることとなる。
【００４９】
さて、偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、反射型の電気光学装置１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、反射型の電気光学装置１００Ｒによって変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、反射型の電気光学装置１００Ｇによって変調される。
【００５０】
このようにして、電気光学装置１００Ｒ，１００Ｇ，１００Ｂによってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッタ１１４０によって順次合成された後、投写光学系１１６０によって、スクリーン１１７０に投写されることとなる。なお、電気光学装置１００Ｒ、１００Ｂおよび１００Ｇには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは必要ない。
【００５１】
３．２．＜モバイル型コンピュータ＞
次に、上記電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図８(b)は、このパーソナルコンピュータの構成を示す正面図である。図において、モバイル型コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、表示ユニット１２０６とから構成されている。この表示ユニット１２０６は、先に述べた電気光学装置１００の前面にフロントライトを付加することにより構成されている。なお、この構成では、電気光学装置１００を反射直視型として用いることになるので、画素電極１１８において、反射光が様々な方向に散乱するように、凹凸が形成される構成が望ましい。
【００５２】
モバイル型コンピュータにおいては、ユーザがキーボード１２０２等を一定時間操作しなかった場合は、省電力モードに移行する。この場合、表示ユニット１２０６には「POWER SAVE」のような省電力表示が行われる。かかる表示を行う場合には階調数を高くする必要が無いため、モバイル型コンピュータにおいて動作するデバイスドライバ（ソフトウエア）の制御の下、例えば階調数「２」を指定する階調数選択信号が保持回路２４０に供給される。
【００５３】
３．３．＜携帯電話器＞
さらに、上記電気光学装置を、携帯電話器に適用した例について説明する。図８(c)は、この携帯電話器の構成を示す斜視図である。図において、携帯電話器１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６とともに、電気光学装置１００を備えるものである。この電気光学装置１００にも、必要に応じてその前面にフロントライトが設けられる。また、この構成でも電気光学装置１００が反射直視型として用いられることになるので、画素電極１１８に凹凸が形成される構成が望ましい。
【００５４】
３．４．＜その他＞
電子機器としては、以上説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、上述した電気光学装置が適用可能なのは言うまでもない。
【００５５】
４．変形例
本発明は上述した実施形態に限定されるものではなく、例えば以下のように種々の変形が可能である。
（１）上述した実施形態にあっては、必要とされる画像の階調度を２N（上記例ではＮ＝３）とした時、Ｎ＝３個のサブフィールドを設ける方式について説明したが、２N＝８個のサブフィールドを設ける方式を採用してもよいことは言うまでもない。
【００５６】
（２）上述した実施形態においては、遅延手段の具体例としてフレームメモリ３５０を用いたが、遅延手段はこれに限定されるものではなく、階調データＤ０〜Ｄ２を１フレームだけ遅延させるＦＩＦＯバッファ等を用いてもよい。また、変換手段もルックアップテーブル３５２に限定されるものではなく、例えば階調データＤ０〜Ｄ２とＤ０’〜Ｄ２’に対して加減乗除等の演算処理を施し、演算結果として変換データＤＦ０〜ＤＦ３を出力する演算回路等によって構成してもよい。
【００５７】
（３）上述した実施形態にあっては、交流化信号ＦＲを１フレームの周期で極性反転することとしたが、本発明は、これに限られず、例えば、２フレーム以上の周期で極性反転する構成としても良い。ただし、上述した実施形態において、データ変換回路３００は、スタートパルスＤＹをカウントするとともに、当該カウント結果を交流化信号ＦＲの遷移によってリセットすることで、現状のサブフィールドを認識する構成としたので、交流化信号ＦＲを２フレーム以上の周期で極性反転する場合には、フレームを規定するための何らかの信号を与える必要が生じる。
【００５８】
（４）上記実施形態においては、画素が常時オンになるオン区間はサブフィールドＳＦ０として１フレーム期間内に１回設けているが、複数回に分割して設けてもよい。また、オン区間だけでなく、画素が常にオフになるオフ区間を併せて設けても良い。このようにオン区間とオフ区間を両方設けることにより、１フレーム期間の長さを固定したままでオン区間の長さを調整することができるようになる。
【００５９】
（５）上記実施形態において対向電極１０８に印加する駆動信号ＬＣＯＭは零電位であったが、各画素に印加される電圧はトランジスタ１１６の特性、蓄積容量１１９や液晶の容量等によって、電圧がシフトする場合がある。この様な場合には、対向電極１０８に印加する駆動信号ＬＣＯＭのレベルを電圧のシフト量に応じてずらしてもよい。
【００６０】
（６）また、上記実施形態においては、電気光学装置を構成する素子基板１０１をガラスや石英などの非晶質基板とし、ここに半導体簿膜を堆積してＴＦＴを形成したが、本発明は、これに限られない。例えば、素子基板１０１を不透明な半導体基板によって構成し、画素電極１１８をアルミニウムなどの反射性金属から形成し、対向基板１０２をガラスなどから構成すると、電気光学装置１００を反射型として用いることができる。
【００６１】
（７）さらに、上記実施形態は本発明を液晶を用いた電気光学装置に適用した例を説明したが、他の電気光学装置、特に、オンまたはオフの２値的な表示を行う画素を用いて、階調表示を行う電気光学装置のすべてに適用可能である。このような電気光学装置としてはエレクトロルミネッセンス装置やプラズマディスプレイなどが考えられる。特に有機ＥＬの場合は、液晶のような交流駆動をする必要が無く、極性反転をしなくて良い。
【００６２】
（８）上記実施形態においては、走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmを順次排他的に出力することによって走査線１１２を上から順に選択する例を挙げたが、走査線１１２の選択順序はこれに限定されるものではなく、例えば走査信号を「Ｇ1,Ｇ11, Ｇ21, … ,Ｇ2, Ｇ12, Ｇ22, … ,Ｇ3, Ｇ13, Ｇ23, … 」の如く、複数ライン毎に飛ばしながら出力し、１サブフィールド内で全ラインの走査線１１２を選択するようにしてもよい。
【００６３】
【発明の効果】
以上説明したように本発明によれば、各サブフィールド毎オンまたはオフ状態を規定することによって残像現象を抑制することができるから、残像現象を抑制するにあたって電圧等、アナログレベルの調整が不要になる。さらに、様々な電気光学物質に応じてオンまたはオフ状態を規定することによって、多種多様な電気光学物質に対して容易に適応させることができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態の電気光学装置の電気的構成を示すブロック図である。
【図２】 上記実施形態における画素の構成例を示す図である。
【図３】 上記実施形態におけるデータ変換回路３００のブロック図である。
【図４】 上記実施形態におけるデータ線駆動回路１４０のブロック図である。
【図５】 上記実施形態における階調データと画素電極１１８への印加波形との関係を示す図である。
【図６】 上記実施形態における電気光学装置の構造図である。
【図７】 上記実施形態の電気光学装置のタイミングチャートである。
【図８】 同電気光学装置を適用した各種電子機器の例を示す図である。
【符号の説明】
１０１……素子基板
１０１ａ……表示領域
１０５……液晶
１０８……対向電極
１１２……走査線
１１４……データ線
１１６……トランジスタ
１１８……画素電極
１１９……蓄積容量
１３０……走査線駆動回路
１４０……データ線駆動回路
１５０……発振回路
２００……タイミング信号生成回路
３００……データ変換回路
３５０……フレームメモリ
３５２……ルックアップテーブル
３５４……フレームメモリ
３５６……メモリ制御回路
Claims (5)
- 複数の走査線と複数のデータ線との各交差に対応して各画素が設けられ、前記走査線に走査信号が供給され、前記データ線に印加される電圧にしたがって前記画素に階調表示させる電気光学装置の駆動方法であって、
前記画素の階調データとして供給される第１の階調データと前記第１の階調データを供給する１フレーム前に前記画素の階調データとして供給された第２の階調データとの関係に基づいて、１フレームに含まれる複数のサブフレームの各々毎のオン状態またはオフ状態を規定する変換データを出力し、
前記複数のサブフィールドは、前記電気光学装置に用いられる電気光学材料の閾値相当の電圧実効値を前記画素に与える期間として設定された第１のサブフィールド期間と、
前記第１の階調データに対応して電圧実効値を変化させる期間として設定された第２のサブフィールド期間と、を含み、
前記第１の階調データと前記第２の階調データとが等しい場合は、前記第１のサブフィールド期間において前記画素をオン状態に設定し、
前記第１の階調データと前記第２の階調データとが互いに異なっており、かつ、前記第１の階調データが最も低い電圧実効値に相当する場合は、前記第１のサブフィールド期間において前記画素をオフ状態に設定すること、
を特徴とする電気光学装置の駆動方法。 - 前記第２のサブフィールド期間は、前記第１の階調データの最下位ビットに対応して前記電圧実効値に変化を与える期間として設定されたサブフィールド期間と、
前記第１の階調データの最上位ビットに対応して前記電圧実効値に変化を与える期間として設定されたサブフィールド期間と、
から構成されることを特徴とする請求項１記載の電気光学装置の駆動方法。 - 複数の走査線と複数のデータ線との各交差に対応して画素が設けられ、前記走査線に走査信号が供給され、前記データ線に印加される電圧にしたがって前記画素に階調表示させる電気光学装置の駆動回路であって、
１フレームに含まれる複数のサブフィールドは、前記電気光学装置に用いられる電気光学材料の閾値相当の電圧実効値を前記画素に与える期間として設定された第１のサブフィールド期間と、前記第１の階調データに対応して電圧実効値に変化を与える期間として設定された第２のサブフィールド期間と、を設定するとともに前記複数のサブフィールドの各々毎に前記走査信号を前記走査線の各々に順次供給する走査線駆動回路と、
遅延手段と、
前記画素の階調データとして供給される第１の階調データと前記第１の階調データを供給する１フレーム前に前記画素の階調データとして供給された第２の階調データとの関係に基づいて、前記複数のサブフィールドの各々毎にサブフィールド毎のオン状態またはオフ状態を指示する信号を出力する変換手段と、
前記オン状態または前記オフ状態を指示する信号に基づくデータ信号を、前記画素に対応する走査線に前記走査信号が供給される期間に、前記画素に対応するデータ線に供給するデータ線駆動回路と、を具備し、
前記遅延手段により記憶された前記第２の階調データは、読み出され、前記第１の階調データと共に前記変換手段に入力され、
前記変換手段は、前記第１の階調データと前記第２の階調データとが等しい場合は、前記第１のサブフィールド期間において前記画素を常にオン状態とする信号を出力し、
前記第１の階調データと前記第２の階調データとが異なっており、かつ、前記第１の階調データが最も低い電圧実効値に相当する場合は、前記第１のサブフィールド期間において前記画素をオフ状態とする信号を出力すること、
を特徴とする電気光学装置の駆動回路。 - 複数の走査線と、複数のデータ線と、これら走査線およびデータ線の各交差に対応して配設され画素を構成する画素電極と、前記画素電極に対して設けられ、前記走査線を介して供給される走査信号によって、前記データ線と前記画素電極との導通を制御するスイッチング素子とを備えた素子基板と、
前記画素電極に対して対向配置された対向電極を備える対向基板と、
前記素子基板と前記対向基板との問に挟持された電気光学材料と、
１フレームに含まれる複数のサブフィールドは、前記電気光学装置に用いられる電気光学材料の閾値相当の電圧実効値を前記画素に与える期間として設定された第１のサブフィールド期間と、前記第１の階調データに対応して電圧実効値に変化を与える期間として設定された第２のサブフィールド期間と、を設定するとともに前記サブフィールド毎に前記走査信号を前記走査線の各々に順次供給する走査線駆動回路と、
遅延手段と、
前記画素の階調データとして供給される第１の階調データと前記第１の階調データを供給する１フレーム前に前記画素の階調データとして供給された第２の階調データとの関係に基づいて、前記複数のサブフィールドの各々毎にサブフィールド毎のオン状態またはオフ状態を指示する信号を出力する変換手段と、
前記オン状態または前記オフ状態を指示する信号に基づくデータ信号を、前記走査線に前記走査信号が供給される期間に、前記データ線に供給するデータ線駆動回路と、
を具備し、
前記遅延手段により記憶された前記第２の階調データは、読み出され、前記第１の階調データと共に前記変換手段に入力され、
前記変換手段は、前記第１の階調データと前記第２の階調データとが等しい場合は、前記第１のサブフィールド期間において前記画素を常にオン状態とする信号を出力し、
前記第１の階調データと前記第２の階調データとが異なっており、かつ、前記第１の階調データが最も低い電圧実効値に相当する場合は、前記第１のサブフィールド期間において前記画素をオフ状態とする信号を出力すること、
を特徴とする電気光学装置。 - 請求項４記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001005542A JP3912010B2 (ja) | 2001-01-12 | 2001-01-12 | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001005542A JP3912010B2 (ja) | 2001-01-12 | 2001-01-12 | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002215101A JP2002215101A (ja) | 2002-07-31 |
| JP3912010B2 true JP3912010B2 (ja) | 2007-05-09 |
Family
ID=18873580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001005542A Expired - Fee Related JP3912010B2 (ja) | 2001-01-12 | 2001-01-12 | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3912010B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004090847A1 (ja) * | 2003-04-02 | 2004-10-21 | Matsushita Electric Industrial Co. Ltd. | 表示装置 |
-
2001
- 2001-01-12 JP JP2001005542A patent/JP3912010B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002215101A (ja) | 2002-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3876600B2 (ja) | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP3680795B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP3613180B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP2003177723A (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP4013550B2 (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP2010026086A (ja) | 電気光学装置の駆動装置及び方法、並びに電気光学装置及び電子機器 | |
| JP3661523B2 (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP2001159883A (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP3991633B2 (ja) | 駆動回路、電気光学装置及び電子機器 | |
| JP3912010B2 (ja) | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP3876622B2 (ja) | 電気光学装置の駆動方法、電気光学装置の駆動回路および電気光学装置 | |
| JP3941411B2 (ja) | 発光制御装置、電気光学装置および電子機器 | |
| JP2004233808A (ja) | 液晶装置及びその駆動方法並びに電子機器 | |
| JP2002311914A (ja) | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置、液晶表示装置および電子機器 | |
| JP3775137B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP2002162944A (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP3800952B2 (ja) | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP3888076B2 (ja) | 電気光学装置の駆動方法、電気光学装置の駆動装置、電気光学装置および電子機器 | |
| JP3832156B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP5194329B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP3931909B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP4089734B2 (ja) | 電子機器 | |
| JP2002258765A (ja) | 電気光学装置および電子機器 | |
| JP4386608B2 (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
| JP2002311900A (ja) | 液晶表示装置の駆動方法、液晶表示装置、液晶表示装置の駆動回路および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040322 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060519 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061003 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070122 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |