JP2001100700A - 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 - Google Patents
電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器Info
- Publication number
- JP2001100700A JP2001100700A JP27311499A JP27311499A JP2001100700A JP 2001100700 A JP2001100700 A JP 2001100700A JP 27311499 A JP27311499 A JP 27311499A JP 27311499 A JP27311499 A JP 27311499A JP 2001100700 A JP2001100700 A JP 2001100700A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pixel
- data
- signal
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
品位な階調表示を行う。 【解決手段】 データ変換回路300は、1フレームを
分割した複数個のサブフィールドの各々において、各画
素100をオンにする信号またはオフにする信号の印加
を指示する2値信号Dsを発生する。データ線駆動回路
140では、この2値信号Dsを受けて、1フィールド
を分割したサブフィールド毎に画素をオンにする電圧ま
たはオフにする電圧を印加すると共に、オンにする電圧
の電圧を2種類以上備えて、この電圧によりサブフィー
ルド毎の重み付けを図る。これにより、最小のサブフィ
ールドの期間を、長く確保でき、画素に印加される2値
信号を確実に書込むことができる。
Description
り階調表示制御を行う電気光学装置の駆動方法、駆動回
路および電気光学装置並びに電子機器に関する。
して液晶を用いた液晶表示装置は、陰極線管(CRT)
に代わるディスプレイデバイスとして、各種情報処理機
器の表示部や液晶テレビなどに広く用いられている。
例えば、次のように構成されている。即ち、従来の電気
光学装置は、マトリクス状に配列した画素電極と、この
画素電極に接続されたTFT(Thin Film Transistor:
薄膜トランジスタ)のようなスイッチング素子などが設
けられた素子基板と、画素電極に対向する対向電極が形
成された対向基板と、これら両基板との間に充填された
電気光学材料たる液晶とから構成される。そして、この
ような構成において、走査線を介してスイッチング素子
に走査信号を印加すると、当該スイッチング素子が導通
状態となる。この導通状態の際に、データ線を介して画
素電極に、階調レベルに応じた電圧の画像信号を印加す
ると、当該画素電極および対向電極の間の液晶層に画像
信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当
該スイッチング素子をオフ状態としても、当該液晶層に
おける電荷の蓄積は、液晶層自身の容量性や蓄積容量な
どによって維持される。このように、各スイッチング素
子を駆動させ、蓄積させる電荷量を階調レベルに応じて
制御すると、画素毎に液晶の配向状態が変化するので、
画素毎に濃度が変化することになる。このため、液晶表
示装置は、階調表示が可能となる。
るのは一部の期間で良いため、第1に、走査線駆動回路
によって、各走査線を順次選択すると共に、第2に、走
査線の選択期間では、データ線駆動回路によってデータ
線を順次選択し、第3に、選択されたデータ線に、階調
レベルに応じた電圧の画像信号をサンプリングする構成
により、走査線およびデータ線を複数の画素について共
通化した時分割マルチプレックス駆動が可能となる。
による液晶表示装置では、階調レベルに対応してデータ
線に印加される画像信号は、アナログ信号である。この
ため、電気光学装置の周辺回路には、D/A変換回路や
オペアンプなどの電気回路が必要となり、装置全体のコ
スト高や消費電力の増加を招致してしまう。さらに、こ
れらのD/A変換回路、オペアンプなどの特性や、各種
の配線抵抗などの不均一性に起因して、表示ムラが発生
するため、高品質な表示が極めて困難である、という問
題があり、特に、高精細な表示を行う場合に顕著とな
る。
ものであり、その目的とするところは、高品質・高精細
な階調表示可能な電気光学装置、その駆動方法、その駆
動回路、さらには、この電気光学装置を用いた電子機器
を提供することにある。
に、第1の発明は、フレーム毎に1画面分の各画素の階
調データを受け取り、これらの階調データに基づいて各
画素をオンオフ駆動する電気光学装置の駆動方法であっ
て、1フレームを分割した複数のサブフィールド毎に画
素をオンにする電圧またはオフにする電圧を印加するも
のであり、前記オンにする電圧の電圧を2種類以上備え
ることを特徴としている。
いて、画素をオン(オフ)する信号の印加期間が、当該
画素の階調データに応じてパルス幅変調される結果、実
効電圧値の制御による階調表示が行われることになる。
この際、各サブフィールドにおいては、画素のオンまた
はオフを指示するだけで済むので、画素への指示信号と
して2値信号を用いることができる。従って、この発明
では、画素への印加信号がディジタル信号となるため、
素子特性や配線抵抗などの不均一性に起因する表示ムラ
が抑えられる結果、高品質かつ高精細な階調表示が可能
となる。
いて画素をオンにする電圧の電圧を2種類以上備えてい
るから、サブフィールドの電圧を1値で設定する場合に
比べてサブフィールドの個数を少なくすることができ、
最小期間にあるサブフィールドであってもその期間を比
較的長く確保することができる。この結果、階調レベル
に対応したデータ信号を各画素に確実に書込むことがで
き、当該電気光学装置による階調表示制御を正確に行う
ことができる。
走査信号および垂直走査信号に同期して水平走査および
垂直走査することにより、1枚のラスタ画像を形成する
のに要する期間という意味合いで用いている。
分の各画素の階調データを受け取り、これらの階調デー
タに基づいて、複数のデータ線と複数の走査線との各交
差に対応して配設された各画素を駆動する電気光学装置
の駆動回路であって、1フレームを分割した複数のサブ
フィールドの各々において、各画素をオンにする電圧ま
たはオフにする電圧の印加を指示する2値信号を階調デ
ータに基づいて生成するデータ変換回路と、前記各サブ
フィールド毎に、データ線から画素への電圧印加を可能
にする走査信号を、前記走査線の各々に順次供給する走
査線駆動回路と、前記走査信号が前記走査線に供給され
る間、前記データ変換回路で生成される2値信号に基づ
いて前記画素をオンにする電圧またはオフにする電圧を
印加するためのデータ信号を前記データ線に供給するデ
ータ線駆動回路と、前記画素をオンにする電圧を切換え
る電圧切換手段と、を具備したことを特徴とする電気光
学装置の駆動回路を提供するものである。
光学装置の駆動回路として具現化したものであり、上記
第1の発明と同様な効果を奏する。
る前記サブフィールドの時間軸上での配置を反転させ、
周期的にも前記サブフィールドの時間軸上での配置を反
転させることが好ましい。
のデータ線との各交差に対応して配設された複数の画素
を有する電気光学装置であって、1フレームを分割した
複数のサブフィールドの各々において、各画素をオンに
する電圧またはオフにする電圧による印加を指示する2
値信号を階調データに基づいて生成するデータ変換回路
と、前記各サブフィールド毎に、データ線から画素への
電圧印加を可能にする走査信号を、前記走査線の各々に
順次供給する走査線駆動回路と、前記走査信号が前記走
査線に供給される間、前記データ変換回路で生成される
2値信号に基づいて前記画素をオンにする電圧またはオ
フにする電圧を印加するためのデータ信号を前記データ
線に供給するデータ線駆動回路と、前記画素をオンにす
る電圧を切換える電圧切換手段と、を具備したことを特
徴とする電気光学装置を提供するものである。
光学装置として具現化したものであり、上記第1の発明
と同様な効果を奏する。
る前記サブフィールドの時間軸上での配置を反転させ、
周期的にも前記サブフィールドの時間軸上での配置を反
転させることが好ましい。
画素は、画素電極と、前記画素電極に対向した対向電極
と、前記画素電極および対向電極間に挟持された電気光
学材料と、前記走査線を介して走査信号が与えられるこ
とにより前記データ線を介して供給されるデータ信号を
前記画素電極に印加するスイッチング素子と、を具備す
るものである。
画素は、画素電極と、前記画素電極に対向した対向電極
と、前記画素電極および対向電極間に挟持された電気光
学材料と、前記走査線を介して走査信号が与えられるこ
とにより前記データ線を介して供給されるデータ信号を
記憶するメモリと、前記メモリに記憶されたデータ信号
に従って、前記画素をオンする電圧またはオフする電圧
の一方を選択して前記画素電極に印加する選択回路と、
を具備するものである。
前記対向電極に印加されるレベルに応じて、前記2値信
号をレベル反転することが好ましい。
一定に維持し、あるいは周期的にレベル反転させ、この
対向電極に印加されるレベルを基準とし、前記画素をオ
ンにする電圧のレベルを一定周期毎に反転することが好
ましい。
走査線の各々に対応した複数の電圧切換回路を有し、各
電圧切換回路は、当該走査線に走査信号が供給されるの
と同期したタイミングにおいて、前記画素をオンにする
電圧の切換えを行うことが好ましい。
印加される電圧を交流化することができ、画質の劣化を
防止することができる。
で製造または販売する他、この電気光学装置を表示装置
として備えた電子機器として製造または販売するという
態様で実施することも可能である。
図面を参照して説明する。まず、本実施形態に係る電気
光学装置は、電気光学材料として液晶を用いた液晶装置
であり、後述するように素子基板と対向基板とが、互い
に一定の間隙を保って貼付され、この間隙に電気光学材
料たる液晶が挟持される構成となっている。また、本実
施形態に係る電気光学装置では、素子基板として半導体
基板が用いられ、ここに、画素を駆動するトランジスタ
と共に、周辺駆動回路などが形成されたものである。
方法>まず、本実施形態に係る装置の理解を容易にする
ため、本実施形態による電気光学装置の駆動方法につい
て説明する。
液晶装置において、液晶層に印加される電圧と透過率
(または反射率)との関係は、電圧無印加状態において
黒表示を行うノーマリーブラックモードを例にとれば、
図5に示されるような関係にある。即ち、液晶層への電
圧実効値(電圧を一定として、オン電圧のパルス幅を変
える)が増すにつれて、透過率が非線形に増加して飽和
する。なお、ここでいう透過率とは、透過光量の最低値
および最高値を、それぞれ0%および100%として正
規化したものである。
64階調表示を行うものとし、6ビットで示される階調
(濃淡)データが、それぞれ同図に示される透過率を指
示するものとする。この際、各透過率において液晶層に
印加される電圧を、それぞれV0〜V63とすると、従
来ではこれらの電圧V0〜V63自体を、液晶層に印加
する構成となっていた。このため、特に、中間階調に対
応する電圧V1〜V62については、D/A変換回路や
オペアンプなどのアナログ回路の特性や、各種の配線抵
抗などのばらつきによる影響によって、画素間に亘って
不均一となり易い。従って、従来の構成では、高品質か
つ高精細な階調表示が困難であった。
液晶層に対する電圧の印加を行う。
に分割し、各サブフィールド単位で液晶層に対する電圧
印加を行う。
る電圧は、Von、Voffの2種類のいずれかであ
る。ここで、電圧Vonは、画素をオンにする電圧、即
ち、液晶層の透過率を高めることに寄与し得る電圧であ
る。また、電圧Voffは画素をオフにする電圧、即
ち、液晶層の透過率を高めることに全く寄与しない電圧
である。
圧印加を行うかは、画素に対応した階調データにより決
定する。
程度寄与するかは、その印加時間に依存することとな
る。従って、電圧Vonの印加を行うサブフィールドを
階調データに応じて選択し、階調データが小さい場合に
は電圧Vonの印加時間を短くして、液晶層に対する実
効印加電圧を小さくし、階調データが大きい場合には電
圧Vonの印加時間を長くして、液晶層に対する実効印
加電圧を大きくするのである。
に分割する際、各サブフィールドの長さを不均一にして
もよい。
液晶透過率の上昇に寄与する度合いが大きいサブフィー
ルドと、時間長が短く、電圧Vonの印加が液晶透過率
の上昇に寄与の度合いが小さいサブフィールドとを設け
てもよい。この場合において、各サブフィールドの長さ
を階調データの各ビットの重みに対応させてもよい。
ドにおいて他のサブフィールドのもよりも低い電圧とす
る。
書込時間の不足の問題を回避するためである。即ち、次
の通りである。
り階調の高低を制御する方法を採った場合、階調を細か
な刻み幅で変化させるためには、極めて時間長の短いサ
ブフィールドを設ける必要がある。
は、縦横に並んだ多数の画素に電圧VonまたはVof
fを与えて画像表示を行うものであり、全ての画素への
電圧印加を行うためには、ある程度の時間を要してしま
う。そして、サブフィールドがあまりに短いと、このサ
ブフィールドの期間内に全ての画素への電圧印加が行う
ことができなくなる。このようにサブフィールドを短く
するのに限界があることから、サブフィールドの時間長
を短くするのみでは高階調表示を実現することが困難な
のである。
上昇に対する寄与度の低いサブフィールドを設けるに当
たり、そのサブフィールドにおける電圧Vonを他のサ
ブフィールドのものよりも低い電圧とし、その代わり
に、当該サブフィールドの時間長を本来の時間長(すな
わち、他のサブフィールドと同じ電圧Vonを用いた場
合の時間長)よりも長くした。
ータの上位ビットに対応したサブフィールドでは図4に
おける電圧VHを電圧Vonとして印加するが、下位ビ
ットに対応したサブフィールドでは電圧VLを電圧Vo
nとして印加する。電圧Voffは、いずれのサブフィ
ールドでも、電圧V0(=0V)を用いる。
種類以上としてもよい。
電気光学装置の電気的な構成について説明する。図1
は、素子基板に形成された回路の構成が示されている。
示領域101aには、複数本の走査線112がX(行)
方向に延在して形成され、複数本のデータ線114がY
(列)方向に沿って延在して形成されている。そして、
画素110は、走査線112とデータ線114との各交
差に対応して設けられて、マトリクス状に配列してい
る。本実施形態では、説明の便宜上、走査線112の総
本数をm本とし、データ線114の総本数をn本として
(m、nはそれぞれ2以上の整数)、m行×n列のマト
リクス型表示装置として説明するが、本発明をこれに限
定する趣旨ではない。
ば、図2(a)に示されるものが挙げられる。この構成
では、トランジスタ(MOS型FET)116のゲート
が走査線112に、ソースがデータ線114に、ドレイ
ンが画素電極118に、それぞれ接続されると共に、画
素電極118と対向電極108との間に電気光学材料た
る液晶105が挟持されて液晶層が形成されている。こ
こで、画素電極118と後述するLCOMとの間には蓄
積容量119が形成されている。この蓄積容量は、トラ
ンジスタ116を介して画素電極118に電圧が印加さ
れた後、この印加電圧を必要な時間だけほぼ一定に維持
するために設けられた容量である。本実施形態では、蓄
積容量119は、画素電極118とLCOMの間に形成
したが、画素電極118と接地電位GND間や画素電極
118と走査線112等に形成しても良い。また、対向
電極108は、画素電極118と対向するように対向基
板の一面に形成される透明電極である。
スタ116として一方のチャネル型のみが用いられてい
る。従って、データ線114からトランジスタ116を
介して画素電極118への充電を行う際、画素電極11
8に対する印加電圧が、走査線112上の電圧よりもト
ランジスタ116の閾値電圧だけ低い電圧に達すると、
トランジスタ116がオフ状態となり、画素電極118
に対する充電が止まってしまう。このため、走査線11
2に対する印加電圧がデータ線114に対する印加電圧
よりもトランジスタ116の閾値電圧分だけ高くない場
合には、画素電極118に対する印加電圧をデータ線1
14上の電圧に一致させることができず、両電圧間にオ
フセット電圧が生じることとなる。
チャネル型トランジスタとNチャネル型トランジスタと
を相補的に組み合わせた構成とすれば、このようなオフ
セット電圧を生じさせることなく、データ線114上の
電圧を極めて少ない誤差で画素電極118に印加させる
ことができる。ただし、この相補型構成では、走査信号
として互いに排他的レベルを供給する必要が生じるた
め、1行の画素110に対して走査線112a、112
bの2本が必要となる。
00は、図示せぬ上位装置から供給される垂直走査信号
Vs、水平走査信号Hsおよびドットクロック信号DC
LKに基づいて、各種のタイミング信号やクロック信号
などを生成する装置である。このタイミング信号生成回
路200によって生成される信号のうち主要なものを列
挙すると次の通りである。
号LCOMのHレベル、Lレベルを指定するものであ
る。
08(図2参照)に印加される。本実施形態において交
流化駆動信号LCOMは、VCC(Hレベル)からV0
(Lレベル)へ、LレベルからHレベルへ、という具合
に1フレーム毎にレベル反転を繰り返す。そして、交流
化駆動信号LCOMは、交流化駆動論理信号FRに対し
てラッチ信号LPの1クロック分位相が遅れたものであ
る。
されるパルス信号である。本実施形態では、1フレーム
を15分割してサブフィールドSf0〜Sf14を設け
る。従って、こっれらの各サブフィールドの最初におい
て、このスタートパルス信号DYが出力されることにな
る。
期間を規定する信号である。
るパルス信号であって、クロック信号CLYのレベル遷
移(即ち、立ち上がりおよび立ち下がり)時に出力され
るものである。
より規定される信号である。
って生成される主要な信号の概要である。
いわゆるYシフトレジスタと呼ばれるものであり、サブ
フィールドの最初に供給されるスタートパルスDYをク
ロック信号CLYに基づいて転送し、走査線112の各
々に走査信号G1、G2、G3、…、Gmとして順次排
他的に供給するものである。
平走査期間において2値信号Dsをデータ線114の本
数に相当するn個順次ラッチした後、ラッチしたn個の
2値信号Dsを、次の水平走査期間において、それぞれ
対応するデータ線114にデータ信号d1、d2、d
3、…、dnとして一斉に供給するものである。このデ
ータ線駆動回路140の具体的な構成は、図3に示され
る通りである。
140は、Xシフトレジスタ1410と、第1のラッチ
回路1420と、第2のラッチ回路1430と、電圧選
択回路1440とによって構成されている。
平走査期間の最初に供給されるラッチ信号LPをクロッ
ク信号CLXに基づいて転送し、ラッチ信号S1、S
2、S3、…、Snとして順次排他的に供給するもので
ある。
sをラッチ信号S1、S2、S3、…、Snの立ち下が
りにおいて順次ラッチするものである。
チ回路1420によりラッチされた2値信号Dsの各々
をラッチ信号LPの立ち下がりにおいて一斉にラッチし
て信号を各々出力するものである。
路1430から出力される信号を受けて電圧Vonまた
はVoffを選択して出力するため、2個のスイッチン
グ素子によって構成されている。そして、電圧選択回路
1440では、第2のラッチ回路1430によりラッチ
された信号に応じて電圧VonまたはVoff(LCO
M)のうちいずれか一方を選択し、データ信号d1、d
2、d3、…、dnを各々のデータ線114に供給する
ものである。
ールドSf0〜Sf7においては電圧VLをVonとし
て出力し、その他のサブフィールドにおいては電圧VH
をVonとして出力するものである。これにより、前記
電圧選択回路1440から出力されるデータ信号d1〜
dnは、電圧VH、VLによって重み付けされる。
には図4に示すように構成され、交流化駆動信号LCO
Mを受けて、LCOMのH/Lレベルに応じた電圧V
H,VLを発生する基準電圧発生回路1451と、サブ
フィールドSf0〜Sf7の期間セットされ、サブフィ
ールドSf8〜Sf14の期間リセットされるフリップ
フロップ回路1452と、該フリップフロップ回路14
52の出力信号を受けて前記基準電圧発生回路1451
から出力される電圧VH,VLを選択するスイッチング
素子1453とによって構成されている。
ブフィールドSf0〜Sf7のときには電圧VLを有す
るVonを出力し、サブフィールドSf8〜Sf14の
ときには電圧VHを有するVonを出力するものであ
る。
Sf14毎に、階調レベルに応じて電圧V0、VLおよ
びVHを画素に書込むためには、画素に対応する階調デ
ータを何らかの形でこれらの電圧のいずれかを指示する
信号に変換する必要がある。この変換を行うものが、図
1におけるデータ変換回路300である。
号Vs、水平走査信号Hsおよびドットクロック信号D
CLKに同期して供給され、かつ、画素毎に対応する6
ビットの階調データD0〜D5を、サブフィールドSf
0〜Sf14毎に2値信号Ds(0または1)に変換す
る構成となっている。
タD0〜D5を2値信号Dsに変換する必要がある。具
体的には、データ変換回路300は、階調データD0〜
D5に対応する2値信号Dsを、図7に示される内容に
基づいて出力する構成となっている。
線駆動回路130およびデータ線駆動回路140におけ
る動作に同期して出力する必要があるので、データ変換
回路300には、スタートパルスDYと、水平走査に同
期するクロック信号CLYと、水平走査期間の最初を規
定するラッチ信号LPと、ドットクロック信号DCLK
に相当するクロック信号CLXとが供給されている。ま
た、上述したように、データ線駆動回路140では、あ
る水平走査期間において、第1のラッチ回路1420が
点順次的に2値信号Dsをラッチした後、次の水平走査
期間において、第2のラッチ回路1430が、データ信
号d1、d2、d3、…、dnとして一斉に各データ線
114に供給する構成となっているので、データ変換回
路300は、走査線駆動回路130およびデータ線駆動
回路140における動作と比較して、1水平走査期間だ
け先行するタイミングで2値信号Dsを出力する構成と
なっている。
めのデータ変換回路300の具体的な構成について説明
する。ここで、図6はこのデータ変換回路300の回路
構成を示すブロック図である。また、図7は同データ変
換回路300の機能を示す真理値表である。
は、駆動パターンメモリ301により構成されている。
ルド番号と階調データの各組み合わせ毎に画素のオン/
オフを指定する1ビットのオンオフデータ(図7参照)
を記憶している。そして、駆動パターンメモリ301に
は、サブフィールド番号と階調データとがアドレスとし
て与えられる。
ム内における各サブフィールドの番号であり、「0」〜
「14」までのいずれかの値である。このサブフィール
ド番号を生成する方法に関しては各種考えられるが、例
えば、データ変換回路300の内部に、スタートパルス
DYを計数すると共に、当該カウンタ結果を交流化駆動
論路信号FRのレベル遷移(立ち上がりおよび立ち下が
り)でリセットするカウンタを設けて、当該カウント結
果を参照することで、現状のサブフィールドを認識して
サブフィールド番号を設定することも可能である。
号Ds(サブフィールド番号に対する電圧Von,Vo
ffの選択)との関係を示している。即ち、駆動パター
ンメモリ301には、図7に示す真理値表において
“1”と“0”とからなるオンオフデータが記憶されて
いる。
のようにして得られるサブフィールド番号と階調データ
との組み合わせに対応した2値信号Dsをデータ線駆動
回路140に向けて出力する。
が選択されているとき(即ち、オンオフデータが“1”
であるとき)、電圧切換回路1450および電圧選択回
路1440により、サブフィールドがSf0からSf7
である場合には電圧VLにより重み付けされ、サブフィ
ールドがSf8からSf14である場合には電圧VHに
より重み付けされたデータ信号d1〜dnに変換され
る。
ド毎に印加される電圧について具体的に説明する。
る場合、当該画素の透過率を1.59(=1/63)%
とすべきであり、そのためには図示の実効電圧値V1を
画素に対して印加する必要がある。そこで、本実施形態
では、当該画素の画素電極118および対向電極108
間に印加される電圧が、サブフィールドSf0およびS
f1においてはVon=VLとなり、他のサブフィール
ドにおいてはVoff=V0(=0V)となるように、
画素電極118に対する電圧の印加を行う。ここで、画
素に印加される実効電圧値は、電圧瞬時値の2乗を1周
期(フレーム)に亘って平均化した平方根によって求め
られるから、サブフィールドSf0およびSf1の長さ
を、1フレームに対して(V1/VL)2を乗じた時間
とすれば、階調データ(000001)に対応した実効
電圧値V1を画素に印加することができる。
る場合、当該画素の透過率を3.17(=2/63)%
とすべきであり、そのためには図示の実効電圧値V2を
画素に対して印加する必要がある。そこで、本実施形態
では、当該画素の画素電極118および対向電極108
間に印加される電圧が、サブフィールドSf0,Sf1
およびSf2においてはVon=VLとなり、他のサブ
フィールドにおいてはVoff=V0(0V)となるよ
うに、画素電極118に対する電圧の印加を行う。ここ
で、画素に印加される実効電圧値は、電圧瞬時値の2乗
を1周期(1フレーム)に亘って平均化した平方根によ
って求められるから、サブフィールドSf0〜Sf2の
長さを、1フレームに対して(V2/VL)2 を乗じ
た時間とすれば、階調データ(000010)に対応し
た実効電圧値V2を画素に印加することができる。
ある場合、当該画素の透過率を4.76(=3/63)
%とすべきである。そこで、本実施形態では、当該画素
の画素電極118と対向電極108間に印加される電圧
が、サブフィールドSf0〜Sf3においてはVon=
VLとなり、他のサブフィールドにおいてはVoff=
V0(=0V)となるように、画素電極118に対する
電圧の印加を行う。ここで、画素に印加される実効電圧
値は、電圧瞬時値の2乗を1周期(1フレーム)に亘っ
て平均化した平方根によって求められるから、サブフィ
ールドSf0〜Sf3の長さを、1フレームに対して
(V3/VL)2を乗じた時間とすれば、階調データ
(000011)に対応した実効電圧値V3を画素に印
加することができる。
ある場合、当該画素の透過率を12.7(=8/63)
%とすべきであり、そのためには図示の実効電圧値V8
を画素に対して印加する必要がある。そこで、本実施形
態では、当該画素の画素電極118および対向電極10
8間に印加される電圧が、サブフィールドSf0におい
てはVon=VLとし、サブフィールドSf8において
はVon=VHとし、残りのサブフィールドにおいては
Voff=V0(=0V)となるように、画素電極11
8に対する電圧の印加を行う。この電圧の印加によっ
て、1フレームに対して階調データ(001000)に
対応した実効電圧値V8を画素に印加することができ
る。
ブフィールドSf4〜Sf14の時間と電圧を設定する
ことにより、他の階調データについても同様に、画素へ
の電圧印加を行うこととなる。
Sf14に対して階調データに応じた電圧を画素に印加
する構成とすることにより、各サブフィールド毎に当該
液晶層に印加される電圧がVH,VLおよびV0である
にもかかわらず、各透過率に対応して64階調の表示が
可能となる。なお、図8に図示したサブフィールドSf
1〜Sf14の期間を、便宜上等しい幅としているが、
個々にその長さが異なるものであってもよい。
気光学装置の動作について説明する。図8は、この電気
光学装置の動作を説明するためのタイミングチャートで
ある。
ーム(1f)毎にレベル反転して、対向電極108に印
加される。一方、スタートパルスDYは、上述したよう
に1フレーム(1f)を分割した各サブフィールドの開
始時に供給される。
ルとなる1フレーム(1f)において、サブフィールド
Sf0の開始を規定するスタートパルスDYが供給され
ると、走査線駆動回路130(図1参照)におけるクロ
ック信号CLYに準じた転送によって、走査信号G1、
G2、G3、…、Gmが期間(1Va)に順次排他的に
出力される。なお、期間(1Va)は、最も短いサブフ
ィールドよりもさらに短い期間に設定されている。
mは、それぞれクロック信号CLYの半周期に相当する
パルス幅を有し、また、上から数えて1本目の走査線1
12に対応する走査信号G1は、スタートパルスDYが
供給された後、クロック信号CLYが最初に立ち上がっ
てから、少なくともクロック信号CLYの半周期だけ遅
延して出力される構成となっている。従って、サブフィ
ールドの最初にスタートパルスDYが供給されてから、
走査信号Y1が出力されるまでに、ラッチ信号LPの1
ショット(G0)がデータ線駆動回路140に供給され
ることになる。
(G0)が供給された場合について検討してみる。ま
ず、このラッチ信号LPの1ショット(G0)がデータ
線駆動回路140に供給されると、データ線駆動回路1
40(図3参照)におけるクロック信号CLXに基づい
て転送され、ラッチ信号S1、S2、S3、…、Snが
水平走査期間(1H)に順次排他的に出力される。な
お、ラッチ信号S1、S2、S3、…、Snは、それぞ
れクロック信号CLXの半周期に相当するパルス幅を有
している。
420は、ラッチ信号S1の立ち下がりにおいて、上か
ら数えて1本目の走査線112と、左から数えて1本目
のデータ線114との交差に対応する画素110への2
値信号Dsをラッチし、次に、ラッチ信号S2の立ち下
がりにおいて、上から数えて1本目の走査線112と、
左から数えて2本目のデータ線114との交差に対応す
る画素110への2値信号Dsをラッチし、以下、同様
に、上から数えて1本目の走査線112と、左から数え
てn本目のデータ線114との交差に対応する画素11
0への2値信号Dsをラッチする。
本目の走査線112との交差に対応する画素1行分の2
値信号Dsが、第1のラッチ回路1420により点順次
的にラッチされることになる。なお、データ変換回路3
00は、第1のラッチ回路1420によるラッチのタイ
ミングに合わせて、各画素の階調データD0〜D5を2
値信号Dsに変換して出力することはいうまでもない。
また、ここでは、交流化駆動信号LCOMがLレベルの
場合を想定しているので、図7に示されるテーブルが参
照され、さらに、サブフィールドSf1に相当する2値
信号Dsが、階調データD0〜D5に応じて出力される
ことになる。
て、走査信号G1が出力されると、図1において上から
数えて1本目の走査線112が選択される結果、当該走
査線112との交差に対応する画素110のトランジス
タ116がすべてオン状態となる。一方、当該クロック
信号CLYの立ち下がりによってラッチ信号LPが出力
される。そして、このラッチ信号LPの立ち下がりタイ
ミングにおいて、第2のラッチ回路1430は、第1の
ラッチ回路1420によって点順次的にラッチされた2
値信号Dsを、対応するデータ線114の各々にデータ
信号d1、d2、d3、…、dnとして一斉に供給す
る。このため、上から数えて1行目の画素110におい
ては、データ信号d1、d2、d3、…、dnの書込み
が同時に行われることとなる。
ら2本目の走査線112との交差に対応する画素1行分
の2値信号Dsが、第1のラッチ回路1420により点
順次的にラッチされる。
線112に対応する走査信号Gmが出力されるまで繰り
返される。即ち、ある走査信号Gi(iは、1≦i≦m
を満たす整数)が出力される1水平走査期間(1H)に
おいては、i本目の走査線112に対応する画素110
の1行分に対するデータ信号d1〜dnの書込みと、
(i+1)本目の走査線112に対応する画素110の
1行分に対する2値信号Dsの点順次的なラッチとが並
行して行われることになる。なお、画素110に書込ま
れたデータ信号は、次のサブフィールドSf2において
書込まれるまで保持される。
を規定するスタートパルスDYが供給される毎に繰り返
される。ただし、データ変換回路300は、階調データ
D0〜D5から2値信号Dsへの変換については、サブ
フィールドSf0〜Sf14のうち、対応するサブフィ
ールドの項目が参照される。
号LCOMがHレベルに反転した場合においても、各サ
ブフィールドにおいて同様な動作が繰り返される。ただ
し、階調データD0〜D5から2値信号Dsへの変換に
ついては、図7(b)に示されるテーブルが参照される
ことになる。
10の液晶層への印加に印加されるデータ信号の電圧に
ついて検討する。図9は、階調データと、画素110に
おける画素電極118への印加波形を示すタイミングチ
ャートである。
ルである場合に、ある画素の階調データD0〜D5が
(000000)であるとき、図7に示される変換内容
に従う結果、当該画素の画素電極118には、図9に示
されるように、1フレーム(1f)に亘って電圧V0が
書込まれる。ここで、当該液晶層に印加される実効電圧
値はV0となる。従って、当該画素の透過率は、階調デ
ータ(000000)に対応して0%となる。
(000011)であるとき、図7に示される変換内容
に従う結果、当該画素の画素電極118には、図9に示
されるように、サブフィールドSf0〜Sf3において
は電圧VLのVonが、以降のサブフィールドSf4〜
Sf14においては電圧V0のVoffが、それぞれ書
込まれる。ここで、サブフィールドSf0〜Sf3の期
間が1フレーム(1f)において占める割合は(V3/
VL)2であり、この期間に電圧VLが書込まれるの
で、1フレームにおいて当該画素の画素電極118に印
加される実効電圧値はV3となる。従って、当該画素の
透過率は、階調データ(000011)に対応して4.
76%となる。
が(111111)であるとき、図7に示される変換内
容に従う結果、当該画素の画素電極118には、図9に
示されるように、サブフィールドSf0〜Sf7におい
ては電圧VLのVonが、以降のサブフィールドSf8
〜Sf14においては電圧VHのVonが、それぞれ書
込まれる。従って、当該画素の透過率は、階調データ
(111111)に対応して100%となる。なお、他
の階調データについても同様に、階調データD0〜D5
は透過率に対応している。
である場合に、Lレベルの場合と反転したレベルが画素
電極118に印加される。このため、交流化駆動信号L
COMがHレベルの場合に各液晶層の印加電圧は、交流
化駆動信号LCOMがLレベルの場合の印加電圧とは極
性を反転したものであって、かつ、その絶対値は等しい
ものとなる。従って、液晶層に直流成分が印加される事
態が回避される結果、液晶105の劣化が防止されるこ
とになる。
よれば、1フレーム(1f)を、15個のサブフィール
ドSf0〜Sf14に分割し、各サブフィールド毎に、
画素をオンするVonの電圧をVL、VHの2値によっ
て重み付けを行って、1フレームにおける実効電圧値を
設定している。これにより、データ線114に供給され
るデータ信号d1〜dnは、ディジタル信号であるた
め、駆動回路などの周辺回路においては、高精度のD/
A変換回路やオペアンプなどのような、アナログ信号を
処理するための回路は不要となる。このため、回路構成
が大幅に簡略化されるので、装置全体のコストを低く抑
えることが可能となる。
ータ信号d1〜dnはディジタル信号であるため、素子
特性や配線抵抗などの不均一性に起因する表示ムラが原
理的に発生しない。このため、本実施形態に係る電気光
学装置によれば、高品位かつ高精細な階調表示が可能と
なる。
5個のサブフィールドSf0〜Sf14に分割し、6ビ
ットの階調データD0〜D5に基づいてサブフィールド
Sf0〜Sf14の電圧をV0、VL、VHによって重
み付けをするようにしているから、サブフィードSf0
〜Sf14のうち、比較的時間の短いサブフィールドに
おいても書込時間を十分に確保することができ、各画素
110にデータ信号を確実に書込むことができ、当該電
気光学装置による階調表示を高精度に行うことができ
る。
14における画素110への書込みは、スタートパルス
DYの1ショットに対して行っているから、図2に示す
トランジスタ116をサブフィールドのうち立ち上がり
時のみオン状態としている。これにより、交流化駆動信
号LCOMがレベル反転する場合には、トランジスタ1
16はオフ状態になっている。このため、蓄積容量11
9に蓄積された電荷は、反転した信号による影響を受け
ることなく、交流化駆動信号LCOMのレベル反転に拘
わらず、次の書込みが行われるまでデータを保持するこ
とができる。
化駆動信号LCOMを1フレームの周期でレベル反転す
ることとしたが、本発明は、これに限られず、例えば、
2フレーム以上の周期でレベル反転する構成としても良
い。ただし、上述した実施形態において、データ変換回
路300は、スタートパルスDYをカウントすると共
に、当該カウント結果を交流化駆動信号LCOMの遷移
によってリセットすることで、現状のサブフィールドを
認識する構成としたので、交流化駆動信号LCOMを2
フレームの周期でレベル反転する場合には、フレームを
規定するために何らかの信号を与える必要が生じる。
(a)または(b)に示すように、画素電極118に対
する印加電圧を液晶容量および蓄積容量119によって
保持する構成の画素を採用していた。これに対し、本応
用形態では、画素自体に1ビットのデジタル信号を記
憶するメモリと、このメモリに記憶されたデジタル信号
に応じて電圧VonまたはVoffを選択して画素電極
に印加する回路とが設けられている。
学装置の構成を示すブロック図、図11は画素の構成を
示す回路図、図12はデータ線駆動回路の構成を示すブ
ロック図、図13は電圧切換回路の一態様を示す回路図
をそれぞれ示している。なお、本応用形態では、前述
した実施形態と同一の構成要素には同一の符号を付し、
その説明を省略するものとする。
表示領域101aには、例えばm本の走査線112がX
(行)方向に延在して形成され、n本のデータ線114
a,114bがY(列)方向に沿って延在して形成さ
れ、さらにm本のVon線113aとVoff線113
bがX(行)方向に延在して形成されている。そして、
画素120は、走査線112と一対のデータ線114
a,114bとの各交差に対応して設けられて、マトリ
クス状に配列されている。なお、図11に示す画素21
0は、i行j列に配置したものです。
4bとの間にはインバータ150がそれぞれ接続され、
一方のデータ線114aにはデータ信号djが他方のデ
ータ線114bにはレベルを反転したデータ信号/dj
が入力される。さらに、各Von線113aには、走査
線駆動回路130から出力される走査信号Giを受けて
電圧Vonの電圧値をVH,VLに設定する電圧切換回
路160が各々接続されている。
査線112の総本数をm本とし、データ線114a,1
14bの総本数をn本として(m、nはそれぞれ2以上
の整数)、m行×n列のマトリクス型表示装置として説
明するが、本発明をこれに限定する趣旨ではない。
は、図11に示すように、インバータ121および12
2によって、一方の出力端子が他方の入力端子に接続す
ることにより、全体として1ビットのメモリを構成して
いる。
この1ビットのメモリに対して書込みを行うときにオン
状態とされるスイッチングトランジスタであり、各々の
ドレインはインバータ121および122の各出力端子
に接続され、各々のゲートは走査信号Giを供給する走
査線112に接続されている。
タ線を介してデータ信号が送られてきた。これに対し、
本応用形態では、2本のデータ線114aおよび11
4bが各画素に対して配線されており、データ線114
aにはトランジスタ116aのソースが接続され、デー
タ線114bにはトランジスタ116bのソースが接続
されている。そして、データ線114aには、後述する
データ線駆動回路170からデータ信号dj(j=1〜
n)がそのまま出力され、データ線114bにはこの信
号djをレベル反転した信号が出力される。これらの各
データ線上の信号は、トランジスタ116aおよび11
6bを介してインバータ121および122からなるメ
モリに与えられ、このメモリに書込まれる。トランスミ
ッションゲート123は、入力端が電圧Vonを供給す
るVon線113aに接続されており、出力端が画素電
極118に接続されている。また、トランスミッション
ゲート124は、入力端が電圧Voffを供給するVo
ff線113bに接続されており、出力端が画素電極1
18に接続されている。これらのトランスミッションゲ
ート123および124は、いずれもHレベルのゲート
信号が与えられることによりオンになるゲートであり、
これらには上記メモリにおけるインバータ121および
122の各出力信号がゲート信号として供給される。
2に示すように、実施形態で述べたデータ線駆動回路1
40のうち、電圧選択回路1440を除いたXシフトレ
ジスタ1410と、第1のラッチ回路1420と、第2
のラッチ回路1430とによって構成されている。そし
て、第2のラッチ1430からはデータ線114に各デ
ータ信号d1〜dnを供給する。ここで、データ信号d
jは、i列目の信号であり、HレベルのときにはVC
C、Lレベルのときには0Vとなっている。
すような回路で構成され、交流化駆動信号LCOMを受
けて、このLCOMのH/Lに応じた電圧VH,VLを
発生する基準電圧発生回路161と、サブフィールドS
f0〜Sf7においてHレベルとなる走査信号Giの入
力があるときにセット信号を出力するアンドゲート16
2と、サブフィールドSf8〜Sf14においてHレベ
ルとなる走査信号Giの入力があるときにリセット信号
を出力するアンドゲート163と、アンドゲート162
の出力がS端子に接続され、アンドゲート163がR端
子に接続されたフリップフロップ回路164と、該フリ
ップフロップ回路164の出力信号を受けて前記基準電
圧発生回路161から出力される電圧VH,VLを選択
するスイッチング素子165とによって構成されてい
る。
フィールドSf0〜Sf7のときには電圧VLをVon
として出力し、サブフィールドSf8〜Sf14のとき
には電圧VHをVonとして出力するものである。
するに、本応用形態においても、実施形態の図9に示
したような階調データに対応した信号を画素電極118
に書き込むものとする。
ベルの走査信号Giが出力され、トランジスタ116a
および116bがオン状態となっているときに、電圧の
印加を指示するHレベルの信号djおよびそのレベルを
反転したLレベルの信号がデータ線114aおよび11
4bに出力されたとする。この場合、インバータ121
の出力信号がLレベル、インバータ122の出力信号が
Hレベルとなるため、トランシミッションゲート124
のみがオン状態となり、このトランスミッションゲート
124を介して電圧Vonが画素電極118に印加され
る。
の場合には、前述した電圧切換回路160によってVo
n線113aにかかる電圧はVLとなっているから、画
素電極118には電圧VLが書き込まれる。
の場合には、Von線113aにかかる電圧はVHとな
るため、画素電極118には電圧VHが書き込まれる。
がLレベルになると、トランジスタ116aおよび11
6bはオフ状態となり、インバータ121および122
はそれ以前の出力信号レベルをそのまま維持する。この
間、インバータ122の出力信号のみがHレベルとなる
ため、トランスミッションゲート124を介して電圧V
Hが画素電極118に印加され続けることとなる。
iが再びHレベルとなり、トランジスタ116aおよび
116bがオン状態となっているときに、電圧の印加を
指示するLレベルの信号djおよびそのレベルを反転し
たHレベルの信号がデータ線114aおよび114bに
出力されたとする。この場合、インバータ121の出力
信号がHレベル、インバータ122の出力信号がLレベ
ルとなるため、トランシミッションゲート123のみが
オン状態となり、このトランスミッションゲート123
を介して電圧Voff(LCOM)が画素電極118に
印加される。
iがLレベルになると、上述したように、インバータ1
21および122はそれ以前の出力信号レベルをそのま
ま維持し、トランスミッションゲート123を介して電
圧Voffが画素電極118に印加され続けることとな
る。
では、交流化駆動信号LCOMのレベル反転に応じて電
圧Vonも反転した電圧VH,VLを出力するから、対
向電極108が交流化駆動信号LCOMによってレベル
反転した場合であっても、LCOMを基準として電圧差
VH,VLとなる信号を出力する。
なメモリ内蔵型の画素を採用しているため、画素電極に
対する印加電圧がリークによって揮発するといった事態
が生じず、上記実施形態におけるサブフィールド単位で
の各画素の駆動を高精度で実施することができる。
は、各サブフィールドのうち、最も短い期間を有するサ
ブフィールドをより長くすることにより、信号の書込み
をより確実に行うことができる。このため、サブフィー
ルドによって設定されるVon時の電圧を3値に設定し
たものを図14および図15に示す。
加電圧について検討する。なお、図14はデータ変換回
路の階調データの変換内容を示すテーブルであり、図1
5は、階調データと、画素110における画素電極11
8への印加波形を示すタイミングチャートである。
に、液晶層に印加される電圧を、V0(=0)、VH
(=V63)、VLH(=V55)、VLL(=V8)の3
値(V0を除く)とする構成を採用する。この構成にお
いて、1フレームの全期間に亘って液晶層に実効電圧値
V0が印加されれば透過率は0%となり、実効電圧値V
CCが印加されれば透過率は100%となる。また、1
フレームのうち、液晶層に電圧V0を印加する期間と、
電圧VHを印加する期間と、電圧VLHを印加する期間
と、電圧VLLを印加する期間との比率を制御して、液晶
層に印加される実効電圧値がV0〜V63となるように
構成すれば、当該電圧に対応する64階調の表示が可能
となる。
では、第2に、液晶層に電圧V0、VH、VLH、VLLを
印加する期間に区切るために、1フレーム(1f)を例
えば10個の期間に分割する。この分割した10個の期
間を便宜的にサブフィールドSf0〜Sf9と称するこ
とにする。
では、第3に、実施形態で述べた電圧切換回路1450
とほぼ同様の構成による回路によって、サブフィールド
Sf0〜Sf3においては電圧VLLのVonを出力し、
サブフィールドSf4〜Sf6においては電圧VLHのV
onを出力し、サブフィールドSf7〜Sf9において
は電圧VHのVonを出力する。そして、電圧Vonに
は、サブフィールド毎に電圧VH,VLH,VLLによる重
み付けがされている。
ある場合、当該画素の透過率を1.59(=1/63)
%とすべきであり、そのためには実効電圧値V1を画素
に対して印加する必要がある。そこで、本実施形態で
は、当該画素の画素電極118および対向電極108間
に印加される電圧が、サブフィールドSf0およびSf
1においてはVon=VLLとなり、他のサブフィールド
においてはVoff=V0(=0V)となるように、画
素電極118に対する電圧の印加を行う。ここで、画素
に印加される実効電圧値は、電圧瞬時値の2乗を1周期
(1フレーム)に亘って平均化した平方根によって求め
られるから、サブフィールドSf0およびSf1の長さ
を、1フレームに対して(V1/VLL)2を乗じた時間
とすれば、階調データ(000001)に対応した実効
電圧値V1を画素に印加することができる。
る場合、当該画素の透過率を3.17(=2/63)%
とすべきであり、そのためには実効電圧値V2を画素に
対して印加する必要がある。そこで、本実施形態では、
当該画素の画素電極118および対向電極108間に印
加される電圧が、サブフィールドSf0,Sf1および
Sf2においてはVon=VLLとなり、他のサブフィー
ルドにおいてはVoff=V0(0V)となるように、
画素電極118に対する電圧の印加を行う。ここで、画
素に印加される実効電圧値は、電圧瞬時値の2乗を1周
期(1フレーム)に亘って平均化した平方根によって求
められるから、サブフィールドSf0〜Sf2の長さ
を、1フレームに対して(V2/VLL)2 を乗じた時
間とすれば、階調データ(000010)に対応した実
効電圧値V2を画素に印加することができる。
ある場合、当該画素の透過率を4.76(=3/63)
%とする。この場合、サブフィールドSf0〜Sf3に
おいてはVon=VLLとなり、他のサブフィールドにお
いてはVoff=V0(0V)となるように、画素電極
118に対する電圧の印加を行う。ここで、画素に印加
される実効電圧値は、電圧瞬時値の2乗を1周期(1フ
レーム)に亘って平均化した平方根によって求められる
から、サブフィールドSf0〜Sf3の長さを、1フレ
ームに対して(V3/VLL)2 を乗じた時間とすれ
ば、階調データ(000011)に対応した実効電圧値
V3を画素に印加することができる。
ある場合、当該画素の透過率を38.1(=24/6
3)%とすべきであり、そのためには実効電圧値V24
を画素に対して印加する必要がある。そこで、本実施形
態では、当該画素の画素電極118および対向電極10
8間に印加される電圧が、サブフィールドSf0におい
てVon=VLLとなり、サブフィールドSf4〜Sf5
においてVon=VLHとなり、サブフィールドSf7に
おいてVon=VHとなり、残りのサブフィールドにお
いてVoff=V0(=0V)となるように、画素電極
118に対する電圧の印加を行う。このように画素電極
118に対して電圧を印加することにより、1フレーム
に対して階調データ(011000)に対応した実効電
圧値V24を画素に印加することができる。
号がそれぞれ設定される。
サブフィールドSf0〜Sf9の期間に分割し、階調デ
ータに応じて書込みを行う構成とすると、当該画素の画
素電極118に印加される電圧は、Voff(V0)と
Von(VHおよびVLL、VLHの3値)を用いて各透過
率に対応する64階調の表示が可能となる。なお、図1
5に図示したサブフィールドSf1〜Sf9の期間は、
図面上、ほぼ等しい幅に図示しているが、個々にその長
さが異なるものであってもよい。
によるサブフィールドの期間よりも最小となる期間を長
く確保することができ、2値信号による画素電極118
への書込みをより確実に行うことができる。
おいて対向基板に対する印加電圧LCOM、画素電極に
対する印加電圧を、サブフィールド単位で示したタイミ
ングチャートである。
ては、対向基板に対する印加電圧LCOMを一定周期で
レベル反転させ、これに合わせて、画素をオンにする電
圧のレベル反転を行うことで、液晶層に対する印加電圧
の極性を周期的に反転させた。
に対しては、一定レベルの直流電圧となるLCOMを印
加し、このLCOMを基準として、画素をオンにする電
圧Vonのレベルを一定周期毎に反転させる。
るように、あるフレーム1fでは、階調データに応じた
個数のサブフィールドにおいて、直流レベルLCOMよ
りも低い電圧Von−を画素をオンにする電圧として画
素電極に印加し、このフレーム1fの次のフレーム2f
では、直流レベルLCOMを基準として電圧Von−
(VL−,VH−)のレベル反転を行った電圧Von+
(VL+,VH+)を画素をオンにする電圧として画素
電極に印加するのである。
実施形態または各応用形態(特に応用形態)に対し、
次のような変形を加える必要がある。
または(b)に示す構成の画素を有する電気光学装置の
場合 この場合、あるフレームにおいては、画素をオンにする
電圧としてVon−を、画素をオフにする電圧としてV
offを各データ線114に出力し、その次のフレーム
では、画素をオンにする電圧としてVon+を、画素を
オフにする電圧としてVoffを各データ線114に出
力する、という具合に、画素をオンにする電圧のレベル
を1フレーム周期で反転するようデータ線駆動回路14
0の出力部の構成を変更する。
示す画素を有する電気光学装置の場合 この場合、あるフレームでは電圧VonとしてVon−
を、次のフレームでは電圧VonとしてVon+を、と
いう具合に、画素をオンにする電圧Vonをフレーム毎
に切り換えるように構成する。
び各応用形態と同様に、液晶層に対する印加電圧を交流
化することができるので、液晶層に対する印加電圧の直
流成分に起因した画質の劣化を防止することができる。
装置においては、隣接する画素で、サブフィールドの時
間軸上での配置を反転させたもので、フレーム毎にもサ
ブフィールドの時間軸上での配置を反転させている。こ
のとき、階調データと、画素110における画素電極1
18への印加波形を示すタイミングチャートを図17に
示す。なお、この2値信号は、前述した実施形態による
フレーム1fを15個のサブフィールドSf0〜Sf1
4に分割し、サブフィールドSf0〜Sf14毎に電圧
VH、VLによる重み付けを行ったものである。
素110(Pij)に印加される波形、下段の3行は、画
素(Pij+1)に印加される波形を例示している。
ルドの時間軸上での配置を反転し、画素(Pij)をSf
14〜Sf0の順に配置し、画素(Pij+1)をSf0〜
Sf14の順に配置し、フレームの切換わり毎に、サブ
フィールドSf0〜Sf14の配置を、切換前ではSf
14〜Sf0の順に配置し、切換後ではSf0〜Sf1
4の順に配置する。これによって、画素110に対して
印加される2値信号が隣接する画素で大きく変動するの
を低減し、フリッカーを防止することができる。
ブフィールドの配置を入換えているが、2フレーム毎や
3フレーム毎の入換えでも良い。
は、64階調表示としたが、例えば、8階調表示、16
階調表示、…のように他の階調表示度にも適用すること
ができる。
駆動回路140におけるXシフトレジスタ1410は、
実際には上限付近で動作しているので、このままでは、
階調表示度数を高めることができない。そこで、この点
に改良を施した応用形態について説明する。
装置におけるデータ線駆動回路の構成を示すブロック図
である。この図において、Xシフトレジスタ1412
は、ラッチ信号LPをクロック信号CLXに基づいて転
送する点においては、図3に示されるXシフトレジスタ
1410と同様であるが、その段数が半分となっている
点において、Xシフトレジスタ1410と相違してい
る。即ち、n=2pを満たす整数pを想定すると、Xシ
フトレジスタ1412は、ラッチ信号S1、S2、…、
Spを順次出力する構成となっている。
は、左から数えて奇数本目のデータ線114への2値信
号Ds1と、偶数本目のデータ線114への2値信号D
s2との2系統に分けられて供給される。さらに、第1
のラッチ回路1422では、奇数本目のデータ線114
に対応して2値信号Ds1をラッチするものと、それに
続く偶数本目のデータ線114に対応して2値信号Ds
2をラッチするものとが組となって、それぞれ同一のラ
ッチ信号の立ち下がりで同時にラッチを行う構成となっ
ている。
0によれば、図19に示されるように、同一のラッチ信
号S1、S2、S3、…によって同時に画素2個分の2
値信号Ds1、Ds2がラッチされるので、クロック信
号CLXの周波数を上記実施形態と同一に維持したま
ま、必要な水平走査期間を半分に短縮することができ
る。さらに、Xシフトレジスタ1412を構成する単位
回路の段数は、データ線114の総本数に対応する
「n」から、その半分である「p」に削減される。この
ため、Xシフトレジスタ1412の構成を、Xシフトレ
ジスタ1410(図3参照)と比較して簡略化すること
も可能となる。
る単位回路の段数が半分で済むということは、必要な水
平走査期間を同じとするのであれば、クロック信号CL
Xを半分に低下させることができることを意味する。こ
のため、水平走査期間を同じとするのであれば、動作周
波数に起因して消費される電力を抑えることもできる。
号によって同時されるラッチを行う第1のラッチ回路1
422の個数を「2」としたが、「3」以上としても良
いことは勿論である。この場合には、2値信号は、当該
個数に応じた系統に分けれられて供給されることにな
る。
おいては、各サブフィールドにおける書込期間(1V
a)で完了する。このため、あるサブフィールドにおい
て、書込みが完了した後から次のサブフィールドが開始
するまでの期間では、各画素の液晶層において書込まれ
た電圧の保持動作が行われるのみである。
に、データ線駆動回路140には、非常に高周波数のク
ロック信号CLXが供給される。一般に、シフトレジス
タには、クロック信号をゲートで入力するクロックドイ
ンバータが極めて多数備えられるので、クロック信号C
LXの供給源であるタイミング信号生成回路200から
みると、Xシフトレジスタ1410(1412)は容量
負荷となる。
において、クロック信号CLXを供給する構成では、容
量負荷によって無駄に電力が消費される結果、消費電力
の増大を招くことになる。そこで、この点に改良を施し
た応用形態について説明する。
CLXがタイミング信号生成回路200からXシフトレ
ジスタ1410(1412)に至るまでの途中に、図2
0に示されるクロック信号供給制御回路400が介挿さ
れる構成となっている。ここで、クロック信号供給制御
回路400は、RSフリップフロップ402と、アンド
ゲート404とを備えている。このうち、RSフリップ
フロップ402は、セット入力端SにスタートパルスD
Yを入力すると共に、リセット入力端Rに走査信号Gm
を入力するものである。また、アンドゲート404は、
タイミング信号生成回路200から供給されるクロック
信号CLXと、RSフリップフロップ402の出力端Q
から出力される信号との論理積信号を求めて、これをデ
ータ線駆動回路140におけるXシフトレジスタ141
0(1412)へのクロック信号CLXとして供給する
ものである。
において、あるサブフィールドの最初においてスタート
パルスDYが供給されると、RSフリップフロップ40
2がセットされるので、その出力端Qから出力される信
号がHレベルとなる。このため、アンドゲート404が
開くので、図21に示されるように、Xシフトレジスタ
1410(1412)へのクロック信号CLXの供給が
開始される。そして、データ線駆動回路140において
は、この直後に供給されるラッチ信号LPを契機に、第
1のラッチ回路1420(1422)による2値信号の
点順次的なラッチが行われることとなる。
ク信号CLXの供給が開始された後、そのサブフィール
ドにおいて最後(上から数えてm本目)の走査線112
を選択する走査信号Gmが供給されると、RSフリップ
フロップ402がリセットされるので、その出力端Qか
ら出力される信号がLレベルとなる。このため、アンド
ゲート404が閉じるので、図20に示されるように、
Xシフトレジスタ1410(1412)へのクロック信
号CLXの供給が遮断される。ここで、走査信号Gmが
供給される以前には、m本目の走査線112との交差に
対応する画素1行分の2値信号が、第1のラッチ回路1
420(1422)によりラッチされているはずである
から、次のサブフィールドの開始まで、クロック信号C
LXが遮断されても問題がない。なお、図20におい
て、クロック信号CLXの周波数は、クロック信号CL
Yの周波数よりも圧倒的に高いので、クロック信号CL
Xのエンベロープのみを示している。
回路400を設けると、クロック信号CLXが必要なと
きだけXシフトレジスタ1410(1412)に供給さ
れるので、容量負荷により消費される電力をそれだけ抑
えることが可能となる。また、Y側のクロック信号CL
Yにおいても同様なクロック信号供給制御回路を設けて
も良いが、クロック信号CLYは、X側のクロック信号
CLXよりも周波数が圧倒的に低い。このため、Y側に
おいて、容量負荷により消費される電力は、X側と比較
して、あまり問題にはならない。
にあっては、データ信号の電圧を、VH(=V63)、
VLH(=V55)として別途生成し、15個のサブフィ
ールドの期間を設定したものとして述べたが、本発明は
これに限らず、電圧の重み付けを3値、4値…とするこ
ともできる。
のときには、データ信号の実効電圧値をV0、階調デー
タが(000001)のときには、実効電圧値をV1、
階調データが(000010)のときには、実効電圧値
をV2、…、階調データが(111111)のときに
は、実効電圧値をV63となるように、2値信号の電圧
とサブフィールドの期間とを設定すればよい。
が、本発明はこれに限らず、階調数を128、256、
512、…に対応させることも可能である。
電圧は、トランジスタ116の特性、蓄積容量119や
液晶の容量等によって、電圧がシフトする場合がある。
この様な場合には、対向電極110に印加する電圧LC
OMを電圧のシフト量に応じてずらす場合もある。
施形態や応用形態に係る電気光学装置の構造について、
図22および図23を参照して説明する。ここで、図2
2は、電気光学装置100の構成を示す平面図であり、
図23は、図22におけるA−A’線の断面図である。
置100は、画素電極118などが形成された素子基板
101と、対向電極108などが形成された対向基板1
02とが、互いにシール材104によって一定の間隙を
保って貼り合わせられると共に、この間隙に電気光学材
料としての液晶105が挟持された構造となっている。
なお、実際には、シール材104には切欠部分があっ
て、ここを介して液晶105が封入された後、封止材に
より封止されるが、各図においては省略されている。
に半導体基板であるため不透明である。このため、画素
電極118は、アルミニウムなどの反射性金属から形成
されて、電気光学装置100は、反射型として用いられ
ることになる。これに対して、対向基板102は、ガラ
スなどから構成されるので透明である。
104の内側かつ表示領域101aの外側領域には、遮
光膜106が設けられている。この遮光膜106が形成
される領域内のうち、領域130aには走査線駆動回路
130が形成され、また、領域140aにはデータ線駆
動回路140が形成されている。即ち、遮光膜106
は、この領域に形成される駆動回路に光が入射するのを
防止している。この遮光膜106には、対向電極108
と共に、交流化駆動信号LCOMが印加される構成とな
っている。このため、遮光膜106が形成された領域で
は、液晶層への印加電圧がほぼゼロとなるので、画素電
極118の電圧無印加状態と同じ表示状態となる。
駆動回路140が形成される領域140a外側であっ
て、シール材104を隔てた領域107には、複数の接
続端子が形成されて、外部からの制御信号や電源などを
入力する構成となっている。
は、基板貼合部分における4隅のうち、少なくとも1箇
所において設けられた導通材(図示省略)によって、素
子基板101における遮光膜106および接続端子と電
気的な導通が図られている。即ち、交流化駆動信号LC
OMは、素子基板101に設けられた接続端子を介し
て、遮光膜106に、さらに、導通材を介して対向電極
108に、それぞれ印加される構成となっている。
置100の用途に応じて、例えば、直視型であれば、第
1に、ストライプ状や、モザイク状、トライアングル状
等に配列したカラーフィルタが設けられ、第2に、例え
ば、金属材料や樹脂などからなる遮光膜(ブラックマト
リクス)が設けられる。なお、色光変調の用途の場合に
は、例えば、後述するプロジェクタのライトバルブとし
て用いる場合には、カラーフィルタは形成されない。ま
た、直視型の場合、電気光学装置100に光を対向基板
102側から照射するフロントライトが必要に応じて設
けられる。くわえて、素子基板101および対向基板1
02の電極形成面には、それぞれ所定の方向にラビング
処理された配向膜(図示省略)などが設けられて、電圧
無印加状態における液晶分子の配向方向を規定する一
方、対向基板102側には、配向方向に応じた偏光子
(図示省略)が設けられる。ただし、液晶105とし
て、高分子中に微小粒として分散させた高分子分散型液
晶を用いれば、前述の配向膜や偏光子などが不要となる
結果、光利用効率が高まるので、高輝度化や低消費電力
化などの点において有利である。
気光学装置を構成する素子基板101を半導体基板と
し、ここに、画素電極118に接続されるトランジスタ
116や、駆動回路の構成素子などを、MOS型FET
で形成したが、本発明は、これに限られない。例えば、
素子基板101を、ガラスや石英などの非晶質基板と
し、ここに半導体薄膜を堆積してTFTを形成する構成
としても良い。このようにTFTを用いると、素子基板
101として透明基板を用いることができる。
かに、エレクトロルミネッセンス素子などを用いて、そ
の電気光学効果により表示を行う装置に適用可能であ
る。即ち、本発明は、上述した構成と類似の構成を有す
る電気光学装置、特に、オンまたはオフの2値的な表示
を行う画素を用いて、階調表示を行う電気光学装置のす
べてに適用可能である。
体的な電子機器に用いた例のいくつかについて説明す
る。
に係る電気光学装置をライトバルブとして用いたプロジ
ェクタについて説明する。図24は、このプロジェクタ
の構成を示す平面図である。この図に示されるように、
プロジェクタ1100内部には、偏光照明装置1110
がシステム光軸PLに沿って配置している。この偏光照
明装置1110において、ランプ1112からの出射光
は、リフレクタ1114による反射で略平行な光束とな
って、第1のインテグレータレンズ1120に入射す
る。これにより、ランプ1112からの出射光は、複数
の中間光束に分割される。この分割された中間光束は、
第2のインテグレータレンズを光入射側に有する偏光変
換素子1130によって、偏光方向がほぼ揃った一種類
の偏光光束(s偏光光束)に変換されて、偏光照明装置
1110から出射されることとなる。
たs偏光光束は、偏光ビームスプリッタ1140のs偏
光光束反射面1141によって反射される。この反射光
束のうち、青色光(B)の光束がダイクロイックミラー
1151の青色光反射層にて反射され、反射型の電気光
学装置100Bによって変調される。また、ダイクロイ
ックミラー1151の青色光反射層を透過した光束のう
ち、赤色光(R)の光束は、ダイクロイックミラー11
52の赤色光反射層にて反射され、反射型の液電気光学
装置100Rによって変調される。一方、ダイクロイッ
クミラー1151の青色光反射層を透過した光束のう
ち、緑色光(G)の光束は、ダイクロイックミラー11
52の赤色光反射層を透過して、反射型の電気光学装置
100Gによって変調される。
100G、100Bによってそれぞれ色光変調された赤
色、緑色、青色の光は、ダイクロイックミラー115
2、1151、偏光ビームスプリッタ1140によって
順次合成された後、投写光学系1160によって、スク
リーン1170に投写されることとなる。なお、電気光
学装置100R、100Bおよび100Gには、ダイク
ロイックミラー1151、1152によって、R、G、
Bの各原色に対応する光束が入射するので、カラーフィ
ルタは必要ない。
に、上記電気光学装置を、モバイル型のパーソナルコン
ピュータに適用した例について説明する。図25は、こ
のパーソナルコンピュータの構成を示す斜視図である。
図において、コンピュータ1200は、キーボード12
02を備えた本体部1204と、表示ユニット1206
とから構成されている。この表示ユニット1206は、
先に述べた電気光学装置100の前面にフロントライト
を付加することにより構成されている。
を反射直視型として用いることになるので、画素電極1
18において、反射光が様々な方向に散乱するように、
凹凸が形成される構成が望ましい。
学装置を、携帯電話に適用した例について説明する。図
26は、この携帯電話の構成を示す斜視図である。図に
おいて、携帯電話1300は、複数の操作ボタン130
2のほか、受話口1304、送話口1306と共に、電
気光学装置100を備えるものである。この電気光学装
置100にも、必要に応じてその前面にフロントライト
が設けられる。また、この構成でも、電気光学装置10
0が反射直視型として用いられることになるので、画素
電極118に凹凸が形成される構成が望ましい。
を参照して説明した他にも、液晶テレビや、ビューファ
インダ型、モニタ直視型のビデオテープレコーダ、カー
ナビゲーション装置、ページャ、電子手帳、電卓、ワー
ドプロセッサ、ワークステーション、テレビ電話、PO
S端末、タッチパネルを備えた機器等などが挙げられ
る。そして、これらの各種電子機器に対して、実施形態
や応用形態に係る電気光学装置が適用可能なことは言う
までもない。
ータ線に印加されるデータ信号がディジタル化されて、
高品位な階調表示が可能となる。
種類以上備え、画素の階調レベルに応じて、前記サブフ
ィールド毎に電圧による重み付けをしているから、例え
ば階調表示を64階調にした場合でも、サブフィールド
の期間を比較的長くすることができ、データ信号による
画素への書込みを確実に行うことができる。
的な構成を示すブロック図である。
装置の画素の一態様を示すブロック図である。
構成を示すブロック図である。
を示すブロック図である。
示す説明図である。
成を示すブロック図である。
調データの変換内容を示すテーブルである。
ートである。
る電圧、および画素電極に印加される電圧を、フィール
ド単位で示すタイミングチャートである。
構成を示すブロック図である。
ック図である。
を示すブロック図である。
すブロック図である。
ータ変換回路の階調データの変換内容を示すテーブルで
ある。
向基板に印加される電圧、および画素電極に印加される
電圧を、フィールド単位で示すタイミングチャートであ
る。
向基板に印加される電圧、および画素電極に印加される
電圧を、フィールド単位で示すタイミングチャートであ
る。
向基板に印加される電圧、および画素電極に印加される
電圧を、フィールド単位で示すタイミングチャートであ
る。
ータ線駆動回路の応用形態を示すブロック図である。
を示すタイミングチャートである。
におけるクロック信号供給制御回路の構成を示すブロッ
ク図である。
路の動作を示すタイミングチャートである。
る。
る。
たるプロジェクタの構成を示す断面図である。
たるパーソナルコンピュータの構成を示す斜視図であ
る。
たる携帯電話の構成を示す斜視図である。
Claims (11)
- 【請求項1】 フレーム毎に1画面分の各画素の階調デ
ータを受け取り、これらの階調データに基づいて各画素
をオンオフ駆動する電気光学装置の駆動方法であって、 1フレームを分割した複数のサブフィールド毎に画素を
オンにする電圧またはオフにする電圧を印加するもので
あり、前記オンにする電圧の電圧を2種類以上備えるこ
とを特徴とする電気光学装置の駆動方法。 - 【請求項2】 フレーム毎に1画面分の各画素の階調デ
ータを受け取り、これらの階調データに基づいて、複数
のデータ線と複数の走査線との各交差に対応して配設さ
れた各画素を駆動する電気光学装置の駆動回路であっ
て、 1フレームを分割した複数のサブフィールドの各々にお
いて、各画素をオンにする電圧またはオフにする電圧の
印加を指示する2値信号を階調データに基づいて生成す
るデータ変換回路と、 前記各サブフィールド毎に、データ線から画素への電圧
印加を可能にする走査信号を、前記走査線の各々に順次
供給する走査線駆動回路と、 前記走査信号が前記走査線に供給される間、前記データ
変換回路で生成される2値信号に基づいて前記画素をオ
ンにする電圧またはオフにする電圧を印加するためのデ
ータ信号を前記データ線に供給するデータ線駆動回路
と、 前記画素をオンにする電圧を切換える電圧切換手段と、 を具備したことを特徴とする電気光学装置の駆動回路。 - 【請求項3】 隣接する前記画素で、電圧を印加する前
記サブフィールドの時間軸上での配置を反転させ、周期
的にも前記サブフィールドの時間軸上での配置を反転さ
せたことを特徴とする請求項2記載の電気光学装置の駆
動回路。 - 【請求項4】 複数の走査線と複数のデータ線との各交
差に対応して配設された複数の画素を有する電気光学装
置であって、 1フレームを分割した複数のサブフィールドの各々にお
いて、各画素をオンにする電圧またはオフにする電圧に
よる印加を指示する2値信号を階調データに基づいて生
成するデータ変換回路と、 前記各サブフィールド毎に、データ線から画素への電圧
印加を可能にする走査信号を、前記走査線の各々に順次
供給する走査線駆動回路と、 前記走査信号が前記走査線に供給される間、前記データ
変換回路で生成される2値信号に基づいて前記画素をオ
ンにする電圧またはオフにする電圧を印加するためのデ
ータ信号を前記データ線に供給するデータ線駆動回路
と、 前記画素をオンにする電圧を切換える電圧切換手段と、 を具備したことを特徴とする電気光学装置。 - 【請求項5】 隣接する前記画素で、電圧を印加する前
記サブフィールドの時間軸上での配置を反転させ、周期
的にも前記サブフィールドの時間軸上での配置を反転さ
せたことを特徴とする請求項4記載の電気光学装置。 - 【請求項6】 前記画素は、 画素電極と、 前記画素電極に対向した対向電極と、 前記画素電極および対向電極間に挟持された電気光学材
料と、 前記走査線を介して走査信号が与えられることにより前
記データ線を介して供給されるデータ信号を前記画素電
極に印加するスイッチング素子と、 を具備することを特徴とする請求項4記載の電気光学装
置。 - 【請求項7】 前記画素は、 画素電極と、 前記画素電極に対向した対向電極と、 前記画素電極および対向電極間に挟持された電気光学材
料と、 前記走査線を介して走査信号が与えられることにより前
記データ線を介して供給されるデータ信号を記憶するメ
モリと、 前記メモリに記憶されたデータ信号に従って、前記画素
をオンする電圧またはオフする電圧の一方を選択して前
記画素電極に印加する選択回路と、 を具備することを特徴とする請求項4記載の電気光学装
置。 - 【請求項8】 前記対向電極に印加されるレベルに応じ
て、前記2値信号をレベル反転することを特徴とする請
求項4乃至7記載の電気光学装置。 - 【請求項9】 前記対向電極に印加されるレベルを一定
に維持し、あるいは周期的にレベル反転させ、この対向
電極に印加されるレベルを基準とし、前記画素をオンに
する電圧のレベルを一定周期毎に反転することを特徴と
する請求項4乃至7に記載の電気光学装置。 - 【請求項10】 前記電圧切換手段は、前記複数の走査
線の各々に対応した複数の電圧切換回路を有し、各電圧
切換回路は、当該走査線に走査信号が供給されるのと同
期したタイミングにおいて、前記画素をオンにする電圧
の切換えを行うことを特徴とする請求項7に記載の電気
光学装置。 - 【請求項11】 請求項4乃至10に記載の電気光学装
置を表示装置として備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27311499A JP3832156B2 (ja) | 1999-09-27 | 1999-09-27 | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27311499A JP3832156B2 (ja) | 1999-09-27 | 1999-09-27 | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001100700A true JP2001100700A (ja) | 2001-04-13 |
JP3832156B2 JP3832156B2 (ja) | 2006-10-11 |
Family
ID=17523337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27311499A Expired - Fee Related JP3832156B2 (ja) | 1999-09-27 | 1999-09-27 | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3832156B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005189274A (ja) * | 2003-12-24 | 2005-07-14 | Seiko Epson Corp | 画素回路、電気光学装置および電子機器 |
JP2011221215A (ja) * | 2010-04-08 | 2011-11-04 | Seiko Epson Corp | 電気光学装置、電気光学装置の制御方法及び電子機器 |
CN113053289A (zh) * | 2019-12-26 | 2021-06-29 | 乐金显示有限公司 | 栅极驱动电路及使用该栅极驱动电路的显示装置 |
-
1999
- 1999-09-27 JP JP27311499A patent/JP3832156B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005189274A (ja) * | 2003-12-24 | 2005-07-14 | Seiko Epson Corp | 画素回路、電気光学装置および電子機器 |
JP4576836B2 (ja) * | 2003-12-24 | 2010-11-10 | セイコーエプソン株式会社 | 画素回路、電気光学装置および電子機器 |
JP2011221215A (ja) * | 2010-04-08 | 2011-11-04 | Seiko Epson Corp | 電気光学装置、電気光学装置の制御方法及び電子機器 |
CN113053289A (zh) * | 2019-12-26 | 2021-06-29 | 乐金显示有限公司 | 栅极驱动电路及使用该栅极驱动电路的显示装置 |
CN113053289B (zh) * | 2019-12-26 | 2024-04-09 | 乐金显示有限公司 | 栅极驱动电路及使用该栅极驱动电路的显示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3832156B2 (ja) | 2006-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3680795B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
JP3876600B2 (ja) | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 | |
JP3613180B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
JP4013550B2 (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
JP3661523B2 (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
JP3724301B2 (ja) | 電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器 | |
JP2001159883A (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
JP3818050B2 (ja) | 電気光学装置の駆動回路及び駆動方法 | |
JP3997727B2 (ja) | 電気光学パネルおよび電子機器 | |
JP3832156B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
JP3823645B2 (ja) | 電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器 | |
JP3775137B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
JP2002162944A (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
JP2002062857A (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
JP3931909B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
JP3750501B2 (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
JP4386608B2 (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
JP2002189455A (ja) | 電気光学装置の駆動回路及び駆動方法 | |
JP2003058116A (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
JP4479154B2 (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
JP3998038B2 (ja) | 電気光学装置、走査線駆動回路、駆動方法および電子機器 | |
JP4089734B2 (ja) | 電子機器 | |
JP5194329B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
JP2004279567A (ja) | 電気光学装置の駆動方法及び駆動回路、電気光学装置並びに電子機器 | |
JP2003195832A (ja) | 電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060127 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060518 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060710 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |