JP2011221215A - 電気光学装置、電気光学装置の制御方法及び電子機器 - Google Patents

Abstract

【課題】サブフィールド駆動により画素をオンオフ駆動する構成で、ディスクリネーショ
ンの発生を抑える。
【解決手段】それぞれが液晶素子を有する複数の画素を備える液晶パネル１００と、１フ
ィールドを複数のサブフィールドに分割し、サブフィールドを単位として階調レベルに応
じた駆動パターンに従って、複数の画素の液晶素子に対して所定の電圧を印加することに
より各画素をオンオフ駆動するデータ線駆動回路１４０と、オフ駆動される第１画素が前
記オン駆動される第２画素に隣接するか否かを判定する判定部２５とを備え、データ線駆
動回路１４０は、第１画素に対応する液晶素子に対し第１電圧を印加し、第２画素に対応
する液晶素子に対し第１電圧よりも高い第２電圧を印加する一方、第２画素に隣接すると
判定部２５により判定された第１画素の液晶素子に対し、第１電圧を上回り、且つ第２電
圧を下回る第３電圧を印加する。
【選択図】図１

Description

本発明は、いわゆるディスクリネーションの発生を抑える技術に関する。

サブフィールド駆動により中間階調を表現する電気光学装置では、フレームを複数に分
割したサブフィールドごとに画素をオンオフ駆動し、オン又はオフ駆動するサブフィール
ドや時間の割合を変化させて各階調レベルを表現する。液晶パネルを備える電気光学装置
においては、二値電圧のいずれか一方が各画素の画素電極に印加されるため、互いに隣接
する画素電極にそれぞれ異なるレベルの電圧が印加された場合、画素電極から対向電極に
（又は、その逆方向）に向かうべき電界が、隣接する画素電極の方向に向かうことがある
。このような横方向の電界を原因として、液晶分子の配向方向が不良となるディスクリネ
ーションが発生し、液晶パネルの表示品位が低下することがある。
なお、特許文献１には、画素への印加電圧とその隣接画素への印加電圧との電圧比を小
さくするように各画素の画素データを補正して、ディスクリネーションを低減させること
が記載されている。

特開２００８−４６６１３号公報

ところで、サブフィールド駆動により階調表現する場合、階調レベルに応じた大きさの
電圧を印加する電圧変調方式に比べて、互いに隣接する画素電極間の電位差が大きくなり
やすく、ディスクリネーションの発生が問題となりやすい。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、サブフィールド
駆動により画素をオンオフ駆動する構成で、ディスクリネーションの発生を抑えることで
ある。

上記目的を達成するために、本発明に係る電気光学装置にあっては、それぞれが液晶素
子を有する複数の画素と、１フィールドを複数のサブフィールドに分割し、前記サブフィ
ールドを単位として階調レベルに応じた駆動パターンに従って、前記複数の画素の液晶素
子に対して所定の電圧を印加することにより各画素をオンオフ駆動する駆動回路と、前記
オフ駆動される第１画素が前記オン駆動される第２画素に隣接するか否かを判定する判定
部とを備え、前記駆動回路は、前記第１画素に対応する液晶素子に対し第１電圧を印加し
、前記第２画素に対応する液晶素子に対し前記第１電圧よりも高い第２電圧を印加する一
方、前記第２画素に隣接すると前記判定部により判定された第１画素の液晶素子に対し、
前記第１電圧を上回り、且つ前記第２電圧を下回る第３電圧を印加することを特徴とする
。本発明によれば、サブフィールド駆動により画素をオンオフ駆動する構成で、ディスク
リネーションの発生を抑えることができる。また、画素の構造を工夫しないで本発明を適
用することも可能である。さらに、オフ駆動される第１画素とオフ駆動される第２画素と
が隣接する場合に、第１画素に対する印加電圧を第３電圧にするので、表示内容の明るさ
が制限されることを抑制することができる。

本発明において、前記判定部は、各階調レベルに対応して定められた閾値として、第１
閾値と、前記第１閾値よりも大きい第２閾値とを記憶しており、互いに隣接する前記第１
画素と前記第２画素とに指定される階調レベルの差が、当該第１画素に指定される階調レ
ベルに対応する前記第１閾値以上前記第２閾値以下であるか否かを判定し、前記駆動回路
は、前記第２画素に隣接し、且つ前記差が前記第１閾値以上前記第２閾値以下であると前
記判定部により判定された第１画素の液晶素子に対し、前記第３電圧を印加することが好
ましい。本発明によれば、第１画素に指定される階調レベルと、その第１画素と第２画素
との階調レベルの差に基づいて、表示内容の品位の低下が生じ得る場合に、第１画素に対
する印加電圧を第３電圧にすることができる。よって、ディスクリネーションの発生を抑
えるとともに、表示内容の明るさが制限されることをさらに抑制することができる。

本発明に係る電気光学装置にあっては、それぞれが液晶素子を有する複数の画素と、１
フィールドを前記画素の階調レベルに対応した複数の第１サブフィールドと、前記第１サ
ブフィールドと異なる第２サブフィールドとを含むサブフィールドに分割し、当該サブフ
ィールドを単位として、前記複数の画素をそれぞれオンオフ駆動する駆動回路と、前記オ
フ駆動される第１画素が前記オン駆動される第２画素に隣接するか否かを判定する判定部
とを備え、前記駆動回路は、前記階調レベルに応じた駆動パターンに従って前記第１サブ
フィールドごとにオンオフ駆動する一方、前記第２画素に隣接すると前記判定部により判
定された第１画素について、前記第２サブフィールドをオン駆動する）ことを特徴とする
。本発明によれば、サブフィールド駆動により画素をオンオフ駆動する構成で、ディスク
リネーションの発生を抑えることができる。また、画素の構造を工夫しないで本発明を適
用することも可能である。さらに、オフ駆動される第１画素とオン駆動される第２画素と
が隣接する場合に第１画素に対する印加電圧を第３電圧にするので、表示内容の明るさが
制限されることを抑制することができる。

本発明において、前記第２サブフィールドは、前記複数の第１サブフィールドのいずれ
よりも短い期間であることが好ましい。本発明によれば、第２サブフィールドが画素の階
調表現に与える影響を抑えることができる。

本発明において、前記駆動回路は、前記第１及び第２サブフィールドをオン駆動すると
きは二値電圧の一方を印加し、オフ駆動するときは前記二値電圧の他方を印加することが
好ましい。本発明によれば、液晶素子に対する印加電圧が二値電圧の一方であるから、画
素の構造を工夫しないで既に製作された駆動回路を用いて本発明を適用することも可能で
ある。

本発明において、前記判定部は、各階調レベルに対応して定められた閾値として、第１
閾値と、前記第１閾値よりも大きい第２閾値とを記憶しており、互いに隣接する前記第１
画素と前記第２画素とに指定される階調レベルの差が、当該第１画素に指定された階調レ
ベルに対応する前記第１閾値以上前記第２閾値以下であるか否かを判定し、前記駆動回路
は、前記第２素に隣接し、且つ前記差が前記第１閾値以上前記第２閾値以下であると前記
判定部により判定された第１画素の液晶素子について、前記第２サブフィールドをオン駆
動することが好ましい。本発明によれば、第１画素に指定される階調レベルと、その第１
画素と第２画素との階調レベルの差に基づいて、表示内容の品位の低下が生じ得る場合に
、第１画素に対する印加電圧を第３電圧にすることができる。よって、ディスクリネーシ
ョンの発生を抑えるとともに、表示内容の明るさが制限されることをさらに抑制すること
ができる。

本発明において、前記駆動回路は、前記複数の第１サブフィールドに対して前記第２サ
ブフィールドが時間的に後続するように１フィールドを分割するようにしてもよい。本発
明によれば、１フィールドにおける複数の第１サブフィールドの構成を変化させないよう
にすることができる。

本発明において、前記駆動回路は、階調レベルに応じた駆動パターンに従ってオンオフ
駆動するサブフィールドについて、前記オン駆動するサブフィールドを前記オフ駆動する
サブフィールドに対して時間的に先行させるようにしてもよい。本発明によれば、ディス
クリネーションが発生しやすいサブフィールドの構成であっても、ディスクリネーション
の発生を抑えることができる。
なお、本発明は、電気光学装置のほか、電気光学装置の制御方法、電気光学装置を含む
電子機器としても概念することが可能である。

電気光学装置の全体構成を示す図 液晶パネルの構成を示す図 液晶パネルの等価回路を示す図 フィールドの構成を説明する図 ＳＦ変換部による変換内容を説明する図 判定部の構成を示すブロック図 表示データによって表される画像を表す図 画素をその配列方向に見た様子を表す図 データ信号の時系列変化を示すタイミングチャート フィールドの構成を説明する図 判定部の構成を示す図 データ信号の時系列変化を示すタイミングチャート プロジェクターの構成を示す平面図

以下、本発明の実施の形態について図面を参照しつつ説明する。
［第１実施形態］
図１は、第１実施形態に係る電気光学装置の全体構成を示すブロック図である。
図１に示すように、電気光学装置１の構成は、タイミング制御回路１０と、液晶パネル
１００と、表示制御回路２０とに大別される。
タイミング制御回路１０は、各種の制御信号を生成して、図示せぬ上位装置から与えら
れる同期信号Ｓyncに同期して各部を制御する。
表示制御回路２０には、同期信号Ｓyncに同期して外部装置から表示データＤaが供給さ
れる。表示データＤaは、液晶パネル１００における各画素の階調レベルを指定するデジ
タルデータである。表示データＤaは、同期信号Ｓyncに含まれる垂直走査信号、水平走査
信号およびドットクロック信号（いずれも図示省略）に従った走査の順番で供給される。
表示制御回路２０は、表示データＤaを処理して、各画素の階調レベルを指定するデータ
ビットＤb、及び画素電極に印加する電圧を制御するための電圧制御信号Ｖctrを、液晶パ
ネル１００に出力する。
液晶パネル１００は、例えば、各画素をトランジスターなどのスイッチング素子により
駆動するアクティブ・マトリクス型の表示装置である。
なお、表示データＤaは液晶パネル１００の各画素（後述する画素１１０）の階調レベ
ルを指定するものであるが、階調レベルに応じて液晶素子の印加電圧が定まるので、表示
データＤaは液晶素子の印加電圧を指定するものといって差し支えない。

図２は、液晶パネル１００の構成を示す図である。
図２に示すように、液晶パネル１００のうち画像が表示される表示領域１０１では、１
、２、３、…、７６８行の走査線１１２が、一方向（図中横方向）に延在するように設け
られる。また、表示領域１０１では、１、２、３、…、１０２４列のデータ線１１４が、
走査線１１２に直交する方向（図中縦方向）に延在するように設けられる。各データ線１
１４と各走査線１１２とは互いに電気的に絶縁を保つように設けられる。そして、これら
７６８行の走査線１１２と１０２４列のデータ線１１４との交点のそれぞれに対応して、
画素１１０がそれぞれ設けられる。したがって、この実施形態では、表示領域１０１にお
いて、画素１１０が縦７６８行×横１０２４列でマトリクス状に配列される。

表示領域１０１の周辺には、走査線駆動回路１３０とデータ線駆動回路１４０とが配置
される。
走査線駆動回路１３０は、フレームにわたってタイミング制御回路１０から供給される
選択信号Ｙctrによって指定される走査線１１２を選択する。走査線駆動回路１３０は、
選択した走査線１１２に対する走査信号を選択電圧に相当するＨレベルとする一方、他の
走査線１１２に対する走査信号を非選択電圧に相当するＬレベルとする。図２において、
１、２、３、…、７６８行目の走査線１１２に供給される走査信号をそれぞれＧ1、Ｇ2、
Ｇ3、…、Ｇ768と表記している。

データ線駆動回路１４０は、タイミング制御回路１０から供給される選択信号Ｘctrに
従って１〜１０２４列目のデータ線１１４に、それぞれデータビットＤb及び電圧制御信
号Ｖctrに応じた電圧レベルのデータ信号を供給する。データ線駆動回路１４０は、サブ
フィールド駆動方式で画素１１０を駆動するものであり、サブフィールドを単位として階
調レベルに応じた駆動パターンに従って画素１１０をオンオフ駆動する。図２において、
１、２、３、…、１０２４列目のデータ線１１４に供給されるデータ信号を、それぞれｄ
1、ｄ2、ｄ3、…、ｄ1024と表記している。
なお、フレームとは、液晶パネル１００を駆動することによって、画像の１コマ分を表
示させるのに要する期間をいう。その期間は、例えば同期信号Ｓyncに含まれる垂直走査
信号の周波数が６０Ｈｚであれば、その逆数である約１６．７ミリ秒である。

画素１１０は、画素電極とコモン電極とで液晶を挟持した周知の液晶素子を有し、走査
線１１２が選択されたときに、データ線１１４に供給されたデータ信号が画素電極に印加
されるものである。

図３は、液晶パネル１００の等価回路を示す図である。
図３に示すように、液晶パネル１００は、走査線１１２とデータ線１１４との交差に対
応して、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した液晶素子１２０が
配列した構成である。液晶パネル１００における等価回路では、液晶素子１２０に対して
並列に補助容量（蓄積容量）１２５が設けられる。補助容量１２５は、一端が画素電極１
１８に接続され、他端が容量線１１５に共通接続される。容量線１１５は時間的に一定の
電圧に保たれている。
ここで、走査線１１２がＨレベルになると、その走査線にゲート電極が接続されたＴＦ
Ｔ１１６がオンとなり、画素電極１１８がデータ線１１４に接続される。このため、走査
線１１２がＨレベルであるときに、データ線１１４に階調に応じた電圧レベルのデータ信
号が供給されると、そのデータ信号は、オンしたＴＦＴ１１６を介して画素電極１１８に
供給される。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフするが、画素電極に
印加された電圧は、液晶素子１２０の容量性および補助容量１２５によって保持される。
液晶素子１２０では、画素電極１１８およびコモン電極１０８によって生じる電界に応
じて液晶１０５の分子配向状態が変化する。このため、液晶素子１２０は、透過型であれ
ば、印加・保持電圧に応じた透過率となる。液晶パネル１００では、液晶素子１２０ごと
に透過率が変化するので、液晶素子１２０が画素１１０に相当する。そして、この画素の
配列領域が表示領域１０１となる。

本実施形態においては、液晶１０５をＶＡ方式として、液晶素子１２０が電圧無印加時
において黒状態となるノーマリーブラックモードであるとする。また、データ信号は、デ
ータビットＤb「０」に対応する電圧レベル（第１電圧）としてオフレベル（ここでは、
０Ｖとする。）、及び「１」に対応する電圧レベル（第２電圧）としてオンレベル（ここ
では、５Ｖとする。）がある。また、データ信号は、データビットＤb「０」に対応する
別の電圧レベルとして、オフレベルよりも高電位であり、且つオンレベルよりも低電位で
ある「補正レベル」（第３電圧）がある。ここでは、補正レベルを１Ｖとする。液晶素子
１２０はノーマリーブラックモードであるから、画素電極１１８にオフレベルが印加され
て画素１１０がオフ駆動されたときは暗状態となる。一方、オンレベルが印加されて画素
１１０がオン駆動されたときは明状態となる。また、液晶素子１２０は、補正レベルが印
加されて画素１１０がオフ駆動されたときは、オフレベルよりも明度は高くなるが、ユー
ザーによってほとんど知覚されない程度であるといえる。
この実施形態で「補正レベル」と称しているのは、データ線駆動回路１４０がデータビ
ットＤbに基づいてオフレベルのデータ信号を供給する際に所定条件を満たしている場合
に、別の電圧に補正してオフ駆動するからである。つまり、オフ駆動はオフレベル又は補
正レベルのデータ信号の供給により行われる。

また、液晶１０５の劣化を防止するために、画素容量を交流駆動することが原則である
が、液晶素子１２０を交流駆動する場合に、オンレベル及び補正レベルは、振幅中心電圧
に対して高位側とする正極性と、振幅中心電圧に対して低位側とする負極性との２種類が
必要となる。一方、オフレベルは、液晶素子１２０に電圧を印加しないのであれば、コモ
ン電極１０８に印加される電圧ＬＣcomの１種類であり、極性に無関係であるが、印加電
圧をゼロ近傍とするのであれば、振幅中心電圧に対して正極性と、負極性との２種類が必
要となる。
なお、実施形態の電圧については、液晶素子１２０の印加電圧を除き、特に明記しない
限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子１２０の印加電圧は、コモ
ン電極１０８の電圧ＬＣcomと画素電極１１８との電位差であり、他の電圧と区別するた
めである。

次に、表示制御回路２０の構成について図１を参照しつつ説明する。
表示制御回路２０は、フレームメモリー２１と、ＳＦ変換部２２と、メモリーコントロ
ーラー２３と、メモリー２４と、判定部２５とを備える。
フレームメモリー２１は、縦７６８行×横１０２４列の画素配列に対応した記憶領域を
有する。各記憶領域は、それぞれに対応する画素１１０の階調レベルを指定する表示デー
タＤaを記憶する。
なお、表示データＤaは、上位装置から供給されてフレームメモリー２１の記憶領域に
書き込まれる。また、タイミング制御回路１０の制御の下、選択信号Ｘctrで選択される
走査線に位置する画素１行分の表示データＤaが、フレームメモリー２１から読み出され
る。

ＳＦ変換部２２は、画素１１０に指定される階調レベルに応じてオン又はオフ駆動をサ
ブフィールド単位で指定するために、フレームメモリー２１から読み出された表示データ
ＤaをデータビットＤbに変換する。ＳＦ変換部２２は、例えば、階調レベルとデータビッ
トＤbとの対応関係を表したＬＵＴ（Look Up Table）を記憶しており、この対応関係に基
づいて変換を行う。
なお、ここでは、データビットＤbは、画素で表現すべき階調レベルを、最も暗い階調
レベル「０」から最も明るい「２５５」までの２５６階調を指定するものである。

図４は、フィールドの構成を説明する図である。
図４に示すように、この実施形態では１フレームが４つに等分割され、これら各分割期
間が１フィールドに相当する。この１フィールドは、さらに４つのサブフィールドに分割
される。図４に示す各サブフィールドを区別する符号において、末尾の数字が共通するサ
ブフィールドどうしは、互いに共通する１フィールドに含まれる。また、その末尾の前段
の数値が同じであるサブフールドどうしは、互いに期間長が同じである。各フィールドの
同一期間長のサブフィールドを特に区別する必要のないときは、以下、末尾のアルファベ
ットを省略して説明する。
この実施形態では、１フィールドは、互いに期間長が異なる４つのサブフィールドＳF1
〜ＳF4に分割される。そして、サブフィールドＳF1〜ＳF4は、ＳF1、ＳF2、ＳF3、ＳF4と
いう順でサブフィールドの期間が長い。

ＳＦ変換部２２は、すべての階調を表現できるように、サブフィールドの各々について
オン又はオフ駆動のどちらとするかを決定する。ＳＦ変換部２２は、階調レベルに応じて
各サブフィールドのオン又はオフ駆動を決定し、その決定した内容を示すデータビットＤ
bを出力する。また、ＳＦ変換部２２は、オン駆動するサブフィールドがオフ駆動するサ
ブフィールドに対して時間的に先行するようにデータビットＤbを出力する構成である。
つまり、１フィールドにオフ駆動するサブフィールドが含まれる場合、データ線駆動回路
１４０が或るサブフィールドについてオン駆動した後に、オフ駆動するサブフィールドが
必ず含まれるように、表示制御回路２０及びデータ線駆動回路１４０が構成されている。

図５は、ＳＦ変換部２２による変換内容を説明する図である。
階調レベルが最低値の「０」である場合、すべてのサブフィールドにわたってオフ駆動
することを意味する「０」が規定されている。階調レベルが最高値の「２５５」である場
合、すべてのサブフィールドにわたってオン駆動することを意味する「１」が規定されて
いる。また、階調レベルが「１」である場合、サブフィールドＳF4b及びＳF4dだけ「１」
のオン駆動し、階調レベル「２５４」である場合、サブフィールドＳF4bだけオフ駆動す
ることが規定されている。
なお、期間が長いサブフィールドであるほど、オン駆動されたときに表示の明るさに寄
与させることができる。また、１フィールドでオン駆動されるサブフィールドの数が多い
ほどその明るさに寄与させることができる。また、各画素１１０におけるサブフィールド
のオンオフ駆動は、走査線１１２の選択時になされるので、厳密にいうと、フレームは、
時間的にみて走査線１１２ごとのタイミングが異なる。

図１に戻って説明する。
メモリーコントローラー２３は、ＳＦ変換部２２から供給されるビットデータＤbをメ
モリー２４に書き込む。また、メモリーコントローラー２３は、メモリー２４に記憶され
たでデータビットＤbを読み出し、読み出したデータビットＤbを、液晶パネル１００にお
ける駆動タイミングに応じて出力する。
判定部２５は、フレームメモリー２１から読み出された表示データＤaと、ＳＦ変換部
２２から供給されるデータビットＤbとをそれぞれ取得する。そして、判定部２５は、取
得した表示データＤa及びデータビットＤbに応じて、各画素１１０に対して指定した電圧
制御信号Ｖctrを液晶パネル１００に出力する。

図６は、判定部２５の構成を示すブロック図である。図７は、表示データＤaによって
表される画像の一部分を模式的に表したものである。図７に示す各矩形はそれぞれ１画素
に対応する。そして、注目画素をＰaとし、注目画素に隣接する計８画素を、図示のとお
りＰn1〜Ｐn8とする。

図６に示すように、判定部２５は、隣接判定部２５１と、階調判定部２５２と、電圧制
御部２５３とを備える。判定部２５により実現される機能はハードウェアによって実現さ
れてもよいし、ソフトウェアにより実現可能な機能についてはソフトウェアの実行により
実現されてもよい。
隣接判定部２５１は、データビットＤbに基づいて、画素１１０がオフ駆動される際に
オン駆動される画素１１０に隣接するか否かを判定し、判定した結果に応じた判定信号Ｄ
j1を画素ごとに電圧制御部２５３に出力する。オフ駆動される画素１１０（第１画素）は
、要するに、データビットＤb「０」に応じて駆動される画素１１０である。一方、オン
駆動される画素１１０（第２画素）は、要するに、データビットＤb「１」に応じて駆動
される画素１１０である。

隣接判定部２５１は、表示データＤaが表す各画素について、図７に示す注目画素Ｐaに
基づいて画素１１０がオフ駆動される期間があり、且つその期間に、注目画素Ｐaに隣接
する画素（以下、「隣接画素」という。）Ｐn1〜Ｐn8に基づいて画素１１０がオン駆動さ
れるか否かを判定する。隣接判定部２５１は、この判定結果が「ＹＥＳ」である場合には
、判定信号Ｄj1として「１」を出力し、この判定結果が「ＮＯ」である場合には、判定信
号Ｄj1として「０」を出力する。
なお、以下の説明において、注目画素Ｐaに隣接する８つの隣接画素Ｐn1〜Ｐn8の各々
を特に区別する必要のないときは、「隣接画素Ｐn」と総称する。

階調判定部２５２は、表示データＤaに基づいて、注目画素Ｐaの階調レベルと、隣接画
素Ｐnの階調レベルとの差が第１閾値Ｔh1以上且つ第２閾値Ｔh2以下であるか否かを判定
し、判定した結果に応じた判定信号Ｄj2を電圧制御部２５３に出力する。階調判定部２５
２は、この判定結果が「ＹＥＳ」である場合には、判定信号Ｄj2として「１」を出力し、
この判定結果が「ＮＯ」である場合には、判定信号Ｄj2として「０」を出力する。
第２閾値Ｔh2は、第１閾値Ｔh1よりも大きい階調レベルを表し、注目画素Ｐaに指定さ
れる階調レベルに対応した第１閾値Ｔh1及び第２閾値Ｔh2がそれぞれ定められる。階調判
定部２５２は、この階調レベルと第１閾値Ｔh1及び第２閾値Ｔh2との対応関係を表したＬ
ＵＴを記憶しており、この対応関係に基づいて判定する。
なお、第１閾値Ｔh1及び第２閾値Ｔh2の内容については後述する。

電圧制御部２５３は、画素１１０の画素電極１１８に供給するデータ信号の電圧レベル
を制御するための電圧制御信号Ｖctrを、データ線駆動回路１４０に出力する。電圧制御
部２５３は、判定信号Ｄj1とＤj2との論理積をとり、両判定信号が「１」である場合には
、電圧制御信号Ｖctrとして「１」を出力する。電圧制御信号Ｖctr「１」は、データ線駆
動回路１４０に対して補正レベルのデータ信号を供給するよう指示するものである。つま
り、電圧制御信号Ｖctrが「１」である場合、データ線駆動回路１４０は、補正レベルの
データ信号をデータ線１１４に供給し、画素１１０をオフ駆動する。

一方、電圧制御部２５３は、判定信号Ｄj1とＤj2の少なくとも一方が「０」である場合
には、電圧制御信号Ｖctrとして「０」を出力する。電圧制御信号Ｖctr「０」は、データ
線駆動回路１４０に対してデータビットＤbに従った電圧レベルのデータ信号を供給する
よう指示するものである。つまり、電圧制御信号Ｖctrが「０」である場合、データ線駆
動回路１４０は、データビットＤbが「０」であればオフレベルのデータ信号をデータ線
１１４に供給し、データビットＤbが「１」であればオンレベルのデータ信号をデータ線
１１４に供給する。
続いて、判定部２５の作用について説明する。

図８は、互いに隣接する２つの画素１１０をその配列方向に見た様子を表す図である。
ここで、隣接判定部２５１を設けた理由を説明する。
データビットＤbに従ってデータ線駆動回路１４０がデータ信号を供給したとき、オン
駆動される画素１１０（説明の便宜上、「オン画素１１０Ａ」と称する。）と、オフ駆動
される画素１１０（説明の便宜上、「オフ画素１１０Ｂ」と称する。）とが隣接すること
がある。このとき、図８（ａ）に示すように、オン画素１１０Ａ及びオフ画素１１０Ｂの
画素電極１１８間に加わる横電界に起因する電位差は、オンレベル及びオフレベルの電位
差であり、ここではおよそ５Ｖである。これに対し、画素電極１１８とコモン電極１０８
との間に加わる縦方向の電界（縦電界）の電位差は、容量線１１５の駆動の仕方にもよる
が、例えば７．５Ｖである。つまり、この場合、縦電界の強度が横電界の強度に対して支
配的であるとはいえないので、横電界の作用によりディスクリネーションが発生しやすい
状態となっている。

そこで、ディスクリネーションが発生を抑えるためには、縦電界に対する横電界の強度
を相対的に小さくすればよいことになる。そのために、低電位側であるオフ画素１１０Ｂ
の画素電極１１８の電位を高くすれば、その電位が低い場合に比べて横電界は弱まる。上
述した補正レベルは、この横電界を弱めるためのデータ信号の電圧レベルを規定するもの
である。図８（ｂ）に示すように、補正レベルのデータ信号がオフ画素１１０Ｂに供給さ
れたとき、オフレベルのデータ信号が供給される場合に比べて、オン画素１１０Ａ及びオ
フ画素１１０Ｂ間の電位差が小さくなる（ここでは４Ｖ）。この結果、横電界の強度が低
下してディスクリネーションの発生が抑えられ、液晶パネル１００の表示品位の低下が抑
制される。
発明者らは、オンレベルを５Ｖとしオフレベルを０Ｖとした場合、補正レベルを１Ｖに
すれば十分にディスクリネーションの発生を抑えられるという知見を得たが、補正レベル
の電位はこれに限定されるものではない。オフレベルよりも僅かでも電位の高い補正レベ
ルとすれば、ディスクリネーションの発生を抑えるのに寄与させることができると考えら
れる。

ところで、ディスクリネーションの発生を抑えるという観点からは、データ線駆動回路
１４０が、オフ駆動するすべての画素１１０に対して補正レベルのデータ信号を供給する
ことが好ましい。一方で、データ信号の電位を高くするということは、表示データＤaに
よって規定される表示内容を変更させることになる。よって、補正レベルのデータ信号を
供給したことによる表示内容の変化がユーザーに知覚されると、これが液晶パネル１００
の品質の低下と捉え兼ねない。すなわち、この液晶パネル１００の品質の低下を抑えるた
めには、補正レベルのデータ信号を必要以上に用いないことが好適である。

ここで、階調判定部２５２を設けた理由を説明する。
階調判定部２５２は、ディスクリネーションによる表示品位の低下が目立ちやすい箇所
を判定するものである。表示データＤaにあって、注目画素Ｐaと隣接画素Ｐnとの階調レ
ベルの差が大きいほど、画素１１０においては画素電極１１８間の電位差が大きくなる期
間が長くなり、ディスクリネーションが発生しやすい状況になりやすい。一方で、注目画
素Ｐaと隣接画素Ｐnとに指定される階調レベルの差が或る程度大きくなると、仮にディス
クリネーションが発生したとしても、注目画素Ｐaと隣接画素Ｐnとの境界が画像どうしの
境界とユーザーにみなされるようになり、表示上の不具合であるとは知覚されにくい。す
なわち、互いに隣接する画素１１０に指定される階調レベルの差がある程度以上大きい場
合には、ディスクリネーションの発生を抑えなくとも、それが表示上の不具合とはならな
い。

そこで、階調判定部２５２が判定に用いる第１閾値Ｔh1は、ディスクリネーションが発
生する注目画素Ｐaと隣接画素Ｐnとの階調差に基づいて定められる。第１閾値Ｔh1は、例
えば、ディスクリネーションが発生する階調差の下限値である。階調判定部２５２が判定
に用いる第２閾値Ｔh2は、ディスクリネーションによる表示上の不具合がユーザーにより
知覚され得る階調差に基づいて定められる。第２閾値Ｔh2は、例えば、注目画素Ｐaと隣
接画素Ｐnとの境界が画像どうしの境界とユーザーに知覚される階調差である。液晶パネ
ル１００が２５６階調で表示をする場合、例えば第２閾値Ｔh2を３０〜５０階調とすると
よい。

また、注目画素Ｐaと隣接画素Ｐnとの境界が画像どうしの境界とユーザーにみなされる
か否かは、階調差のみによって定まるのではなく、注目画素Ｐaの階調レベルにも依存す
ると考えられる。例えば、階調レベルが最低値である「０」に近くかなり暗い場合や、階
調レベルが最高値である「２５５」に近くかなり明るい場合は、隣接画素Ｐnとの階調レ
ベルの差が或る程度大きくても境界がユーザーに視認されにくい。一方、例えば、最高値
と最低値との中間レベルである「１２８」付近では、隣接画素Ｐnとの階調レベルの差が
それよりも小さい場合であっても、境界がユーザーに視認されると考えられる。具体的に
は、階調レベルが「０」や「２５５」に対し、階調レベルが“１０”異なるのと、階調レ
ベルが「１２８」に対し、階調レベルが“１０”異なるのとでは、後者の方がユーザーに
階調差が知覚されやすいということである。
よって、例えば、中間レベルから遠い階調レベルであるほど、第１閾値Ｔh1と第２閾値
Ｔh2との差を大きくするよう定められているとよい。注目画素Ｐaの階調レベルと、第１
閾値Ｔh1と第２閾値Ｔh2との対応関係については、あらかじめ実験的に求めておき、適切
な関係が設計段階で決められるとよい。

表示制御回路２０の構成の説明は以上である。
なお、表示制御回路２０にあっては、画素１１０に供給されるデータビットＤbとその
画素１１０に指定される電圧制御信号Ｖctrとが同期するように、タイミング制御回路１
０の制御の下、メモリーコントローラー２３及び判定部２５が制御される。
次に、データ線駆動回路１４０の具体的な動作について説明する。

図９は、データ線駆動回路１４０が供給するデータ信号の時系列変化を示すタイミング
チャートである。図９（ａ）は、補正レベルのデータ信号を採用しなかった場合に、注目
画素Ｐaと隣接画素Ｐnに応じてデータ信号の時系列変化を示す。図９（ｂ）は、補正レベ
ルのデータ信号を採用した場合に、同画素に応じて供給されるデータ信号の時系列変化を
示す。
なお、図９に示す例では、注目画素Ｐaと隣接画素Ｐnとの階調レベルの差は、第１閾値
Ｔh1以上第２閾値Ｔh2以下であり、ディスクリネーションによる表示品位の低下がユーザ
ーにより知覚されやすい場合とする。また、以下の説明は、簡単のために、注目画素Ｐa
と或る隣接画素Ｐnとの関係のみでオンオフ駆動の態様が決まる場合としている。よって
、他の隣接画素Ｐnによって注目画素Ｐaに対応する画素１１０のオンオフ駆動は変わり得
る。

図９（ａ）に示すように、最初のサブフィールドＳF1よりも時間的に先行するサブフィ
ールドＳF4では、オンレベルのデータ信号が注目画素Ｐa及び隣接画素Ｐnに対応する画素
１１０に供給されているとする。それに続けて、注目画素Ｐaに対応する画素１１０に対
しては、データ線駆動回路１４０は、サブフィールドＳF1でオン駆動し、サブフィールド
ＳF2以降ではオフ駆動する。一方、隣接画素Ｐnに対応する画素１１０に対しては、デー
タ線駆動回路１４０は、サブフィールドＳF1，ＳF2でオン駆動し、サブフィールドＳF3以
降ではオフ駆動する。

この場合、注目画素Ｐaに対応する画素１１０のサブフィールドＳF2でオフ駆動される
とき、隣接画素Ｐnに対応する画素１１０のサブフィールドＳF2でオン駆動されており、
ディスクリネーションが発生しやすい状態となっている。よって、図９（ａ）の場合、期
間ｔ_off1において、ディスクリネーションによる表示品位の低下がユーザーにより知覚さ
れやすい。

これに対し、表示制御回路２０の制御によると、図９（ｂ）に示すように、期間ｔ_off1
において、注目画素Ｐaに対応する画素１１０に補正レベルのデータ信号によりオフ駆動
される。よって、期間ｔ_off1においては、補正レベルのデータ信号を採用にない場合に比
べて、両画素１１０の画素電極１１８間の横電界が弱められ、ディスクリネーションの発
生が抑えられる。一方、サブフィールドＳF3やＳF4を含む期間ｔ_off2にように、注目画素
Ｐa及び隣接画素Ｐnに対応する画素１１０がともにオフ駆動されるときには、注目画素Ｐ
aに対応する画素１１０にオフレベルのデータ信号が供給される。よって、期間ｔ_off2で
は、表示データＤaによって規定される表示内容が変化されることはなく、オフ駆動され
る期間全体の電圧レベルを補正レベルとする場合に比べて、液晶パネル１００の品質を低
下させることがない。

また、上述したように、データ線駆動回路１４０は、注目画素Ｐaと隣接画素Ｐnとの階
調差が第１閾値Ｔh1以上第２閾値Ｔh2以下である場合に限り、補正レベルのデータ信号で
オフ駆動する。これにより、電気光学装置１にあっては、表示品位の低下がユーザーに知
覚され得る場合にだけ、ディスクリネーションの抑制に係る表示制御が行われることにな
る。
また、この実施形態のサブフィールドの構成は、オン駆動されるサブフィールドがオフ
駆動されるサブフィールドに対して時間的に先行しており、明状態から暗状態に切り替わ
るときなどにディスクリネーションが発生しやすい。この場合であっても、補正レベルの
オフ駆動によりディスクリネーションの発生を抑えることができる。
以上説明したように、本発明の第１実施形態によれば、オフ駆動する画素１１０がディ
スクリネーションを発生しやすい条件を満たしているときに、データ線駆動回路１４０が
補正レベルのデータ信号でオフ駆動することで、液晶パネル１００の表示品位の低下を抑
えつつ、ディスクリネーションの発生を抑えることができる。

［第２実施形態］
次に、本発明の第２実施形態について説明する。
上述した第１実施形態では、データ線駆動回路１４０がオンレベル、オフレベル及び補
正レベルという、３種類の電圧レベルのデータ信号でオンオフ駆動していた。これに対し
、サブフィールド駆動方式に従うデータ線駆動回路には、オンレベル又はオフレベルとい
う二値電圧のいずれかを選択的に印加するものも多い。つまり、画素１１０は二値電圧で
オン又はオフ駆動されるので、データ信号は、データビットＤb「１」に応じたオンレベ
ル、又は「０」に応じたオフレベルのいずれかとなる。
この第２実施形態では、二値電圧のいずれかを印加するデータ線駆動回路１４０を有す
る電気光学装置に、本発明の電気光学装置を適用した場合について説明する。

この実施形態の電気光学装置の構成は、基本的には第１実施形態の電気光学装置１と同
じであるから、重複する内容については説明を省略する。注目画素Ｐaの階調レベルに対
応した第１閾値Ｔh1及び第２閾値Ｔh2を用いてディスクリネーションを抑える構成も、第
１実施形態と共通する。

図１０は、この実施形態のフィールドの構成を説明する図である。
図１０に示すように、この実施形態においても、１フレームが４つに等分割され、これ
ら各分割期間が１フィールドに相当する。そして、１フィールドは、互いに期間長が異な
る４つのサブフィールド（第１サブフィールド）ＳF1〜ＳF4と、そのいずれよりも期間長
の短いサブフィールド（第２サブフィールド）ＳＦrとを含む５つのサブフィールドに分
割される。サブフィールドＳF1〜ＳF4は、上述した第１実施形態と同様、ＳF1、ＳF2、Ｓ
F3、ＳF4という順でサブフィールドの期間が長い。また、サブフィールドＳＦrは、サブ
フィールドＳF1〜ＳF4に対して時間的に後続する。これにより、階調表現に用いられるサ
ブフィールドＳF1〜ＳF4の構成が変化しないので、階調表現において好適であると考えら
れる。

データ線駆動回路１４０にあっては、階調レベルに応じた駆動パターンに従ってサブフ
ィールドＳF1〜ＳF4をオンオフ駆動する。一方、データ線駆動回路１４０は、サブフィー
ルドＳＦrについては、ディスクリネーションの発生を抑える場合にのみオン駆動し、そ
れ以外の場合は、たとえ最高値の階調レベルであってもオフ駆動する。よって、ＳＦ変換
部２２は、サブフィールドＳF1〜ＳF4については、上述した第１実施形態と同様にしてオ
ン又はオフ駆動を決定するが、サブフィールドＳＦrについては、階調レベルに応じた駆
動パターンによってオン駆動を決定することなく、常にオフ駆動を決定する。

図１１は、この実施形態の判定部２５の構成を示す図である。
図１１に示すように、判定部２５は、隣接判定部２５１と、階調判定部２５２と、ＳＦ
制御部２５４とを備える。隣接判定部２５１及び階調判定部２５２の構成は、上述した第
１実施形態と同じである。
ＳＦ制御部２５４は、各画素１１０に対して指定したＳＦ制御信号Ｒctrをデータ線駆
動回路１４０に出力する。ＳＦ制御部２５４は、判定信号Ｄj1とＤj2との論理積をとり、
両判定信号が「１」である場合には、ＳＦ制御信号Ｒctrとして「１」を出力する。ＳＦ
制御信号Ｒctr「１」は、データ線駆動回路１４０に対してサブフィールドＳＦrをオン駆
動するよう指示するものである。ＳＦ制御部２５４は、判定信号Ｄj1とＤj2との少なくと
も一方が「０」であれば、ＳＦ制御信号Ｒctrとして「０」を出力する。ＳＦ制御信号Ｒc
tr「０」は、データ線駆動回路１４０に対してサブフィールドＳＦrをオフ駆動するよう
指示するものである。
この実施形態の判定部２５の構成の説明は以上である。
なお、この実施形態の表示制御回路２０においても、画素１１０に供給されるデータビ
ットＤbと各画素１１０に指定されるＳＦ制御信号Ｒctrとが同期するように、タイミング
制御回路１０の制御の下、メモリーコントローラー２３及び判定部２５の動作が制御され
る。
次に、データ線駆動回路１４０が実行する制御について説明する。

図１２は、データ線駆動回路１４０が供給するデータ信号の時系列変化を示すタイミン
グチャートである。図１２に示す例では、注目画素Ｐaと隣接画素Ｐnとの階調レベルの差
は、第１閾値Ｔh1以上第２閾値Ｔh2以下であり、ディスクリネーションによる表示品位の
低下がユーザーにより知覚されやすい場合とする。また、ここでも、説明を簡単にするた
めに、注目画素Ｐaと或る隣接画素Ｐnとの関係のみでオンオフ駆動の態様が決まる場合と
する。よって、他の隣接画素Ｐnによって注目画素Ｐaに対応する画素１１０のオンオフ駆
動は変わり得る。
ここでも、図１２中の最初のサブフィールドＳF1よりも時間的に先行するサブフィール
ドＳF4では、オンレベルのデータ信号が注目画素Ｐa及び隣接画素Ｐnに対応する画素１１
０に供給されているとする。そして、各画素１１０のサブフィールドＳFrはオフ駆動され
、オフレベルのデータ信号が画素１１０に供給される。それに続けて、注目画素Ｐaに対
応する画素１１０に対しては、データ線駆動回路１４０は、サブフィールドＳF1をオン駆
動し、それに時間的に後続するサブフィールドＳF2〜ＳF4、ＳF1をオフ駆動する。一方、
隣接画素Ｐnに対応する画素１１０に対しては、データ線駆動回路１４０は、サブフィー
ルドＳF1、ＳF2をオン駆動し、それに時間的に後続するサブフィールドＳF3、ＳF4、ＳF1
をオフ駆動する。

この場合、注目画素Ｐaに対応する画素１１０のサブフィールドＳF2でオフ駆動される
期間ｔ_off3では、隣接画素Ｐnに対応する画素１１０のサブフィールドＳF2でオン駆動さ
れており、ディスクリネーションが発生しやすい状態となっている。よって、判定部２５
は、このサブフィールドＳF2に対応してＳＦ制御信号Ｒctr「１」を出力する。これを受
けて、データ線駆動回路１４０は、ＳＦ制御信号Ｒctr「１」を受け取ったフィールドに
ついて、サブフィールドＳＦrをオン駆動する。これにより、図１２にハッチングで示す
ように、注目画素Ｐaに対応する画素１１０について、サブフィールドＳＦrがオン駆動さ
れる。この構成により、１フィールド中にオン駆動される期間が増大して横電界が弱めら
れるから、サブフィールドＳＦrを採用にない場合に比べて、ディスクリネーションの発
生が抑えられる。一方、データ線駆動回路１４０は、１フィールドに注目画素Ｐaに対応
する画素１１０がオフ駆動され、隣接画素Ｐnがオン駆動される期間がなければ、サブフ
ィールドＳＦrをオフ駆動するので、表示データＤaによって規定される表示内容を変化さ
せることはない。よって、この実施形態の電気光学装置１によれば、すべてのサブフィー
ルドＳＦrをオン駆動する場合に比べて、液晶パネル１００の品質を低下させることがな
い。

また、サブフィールドＳＦrはサブフィールドＳF1〜ＳF4のいずれよりも期間が短いの
で、画素１１０によって表現される階調が意図しないものに変化することを抑えることが
でき、その変化をユーザーに知覚されにくくすることができる。
また、この実施形態の電気光学装置１によれば、液晶素子１２０に対する印加電圧をオ
ンレベル又はオフレベルのいずれかとすることができるので、画素１１０の構造を工夫し
ないとともに、二値電圧のいずれかをデータ信号として供給するデータ線駆動回路１４０
を採用することができる。
これ以外にも、この第２実施形態の電気光学装置１によれば、第１実施形態と説明した
ものと同等の効果を奏する。

［変形例］
本発明は、上述した実施形態と異なる形態で実施することが可能である。本発明は、例
えば、以下のような形態で実施することも可能である。また、以下に示す変形例は、各々
を適宜に組み合わせてもよい。
［変形例１］
上述した各実施形態において、表示データＤaは、画素の階調レベルを指定するものと
したが、液晶素子１２０の印加電圧を直接的に指定するものとしてもよい。表示データＤ
aが液晶素子の印加電圧を指定する場合、表示制御回路２０にあっては、指定される印加
電圧によってオン駆動する画素１１０とオフ駆動する画素１１０とが隣接するタイミング
を判定し、注目画素Ｐaに対応する画素１１０をオフ駆動するときに、ディスクリネーシ
ョンを抑えるための制御をするとよい。

［変形例２］
上述した各実施形態では、隣接判定部２５１の判定結果、及び階調判定部２５２の判定
結果がともに「ＹＥＳ」である場合に、表示制御回路２０がディスクリネーションの抑制
に係る制御を施していた。これに対し、階調判定部２５２に相当する構成を省略しても本
発明を特定可能である。つまり、隣接判定部２５１の判定結果が「ＹＥＳ」であれば、注
目画素Ｐaの階調レベルや、その階調レベルの隣接画素Ｐnとの階調レベルの差とは関係な
く、表示制御回路２０は、ディスクリネーションの抑えるための制御をする。
また、上述した実施形態において、階調判定部２５２は、表示データＤaに基づいて判
定していたが、データビットＤbに基づいて同様の判定を行うよう変形することも可能で
ある。

［変形例３］
上述した第２実施形態では、表示制御回路２０は、サブフィールドＳF1〜ＳF4に対して
サブフィールドＳＦrが時間的に後続するように１フィールドを分割していた。この分割
の態様はあくまで一態様であり、例えばサブフィールドＳF1〜ＳF4に対してサブフィール
ドＳＦrが時間的に先行していてもよい。
また、１フィールドにおいてサブフィールドＳF1〜ＳF4のいずれかどうしの間にサブフ
ィールドＳＦrが含まれていてもよい。
また、１フィールドにサブフィールドＳＦrが複数含まれてもよい。この場合、階調表
現に影響が出る可能性はあるが、ディスクリネーションの低減の観点からは好適である。
また、上述した第２実施形態では、サブフィールドＳF1〜ＳF4はそれぞれ期間長が互い
に異なっていたが、これらの期間長が同一であっても（つまり、１フィールドを等分割し
ても）よい。
また、上述した第２実施形態では、サブフィールドＳＦrの期間はサブフィールドＳF1
〜ＳF4のいずれよりも短かったが、サブフィールドＳF1〜ＳF4のいずれかよりも長い構成
であってもよい。この構成ではディスクリネーションの抑制おいては好ましいが、階調表
現の観点からはサブフィールドＳＦrの期間は短い方が好ましい。
また、少数のサブフィールドで多くの階調レベルを表現するために、階調表現に用いる
サブフィールド間に間隔を設ける技術があるが、この駆動方式を採用した電気光学装置で
あっても本発明を特定可能である。
要するに、サブフィールド駆動により階調表現する電気光学装置に本発明を適用可能で
ある。

［変形例４］
上述した各実施形態において、液晶素子１２０は、透過型に限られず、反射型であって
もよい。さらに、液晶素子１２０は、ノーマリーブラックモードに限られず、ノーマリー
ホワイトモードでもよい。
また、液晶１０５を例えばＴＮ方式として、電圧無印加時において液晶素子１２０が白
状態となるノーマリーホワイトモードとしてもよい。また、Ｒ（赤）、Ｇ（緑）、Ｂ（青
）の３画素で１ドットを構成して、カラー表示を行うとしても良いし、さらに、別の色を
追加し、これらの４色以上の画素で１ドットを構成してもよい。
また、液晶パネル１００が備える走査線１１２やデータ線１１４の数はあくまで一例で
ある。
上述した各実施形態において、階調表現に用いられるサブフィールドの数は１フィール
ドにつき１２個であるが、１１個以下又は１３個以上であってもよい。
また、上述した第１実施形態及び第２実施形態の構成を組み合わせ、データ線駆動回路
１４０が補正レベルのデータ信号でオフ駆動するとともに、サブフィールドＳＦrをオン
駆動してもよい。この場合において、サブフィールドＳF1〜ＳF4をオン駆動するときの電
位レベルと、サブフィールドＳＦrをオン駆動するときの電位レベルとがそれぞれ異なっ
ていてもよい。

［変形例５］
上述した各実施形態では、オン駆動する画素１１０に隣接するオフ駆動する画素１１０
に対してのみ、表示制御回路２０は、ディスクリネーションを抑えるための制御を施して
いた。これに対し、本発明は、オン駆動する画素１１０とオフ駆動する画素１１０との境
界に対し、その境界の反対方向に向かって連続する２以上のオフ駆動する画素１１０に対
して、ディスクリネーションを抑えるための制御をしてもよい。
また、上述した各実施形態では、注目画素Ｐaに隣接する隣接画素としてＰc1〜Ｐc8の
８つとしていた。これに対し、注目画素Ｐaから見て辺どうしが対向していないＰc1、Ｐc
3、Ｐc5及びＰc7について、ディスクリネーションの発生の原因とならない場合には、注
目画素Ｐaから見て互いの辺どうしが対向する画素のみを隣接画素としてもよい。

［変形例６］
図１３は、本発明の電子機器の一実施形態に係るプロジェクターの構成を示す平面図で
ある。次に、上述した各実施形態に係る電気光学装置を用いた電子機器の一例として、液
晶パネル１００をライトバルブとして用いた投射型表示装置（プロジェクター）について
説明する。
図１３に示すように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光
源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から
射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイッ
クミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、
各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。
なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐため
に、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレ
ーレンズ系２１２１を介して導かれる。

このプロジェクター２１００では、液晶パネル１００を含む電気光学装置が、Ｒ色、Ｇ
色、Ｂ色のそれぞれに対応して３組設けられる。ライトバルブ１００Ｒ、１００Ｇおよび
１００Ｂの構成は、上述した液晶パネル１００と同様である。Ｒ色、Ｇ色、Ｂ色のそれぞ
れの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて
、ライトバルブ１００Ｒ、１００Ｇおよび１００がそれぞれ駆動される構成となっている
。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイク
ロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム
２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。
したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１
４によってカラー画像が投射されることとなる。

なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２
１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィ
ルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロ
イックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇ
の透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方
向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を
表示する構成となっている。

電子機器としては、図１３を参照して説明したプロジェクターの他にも、テレビジョン
や、ビューファインダー型・モニター直視型のビデオテープレコーダー、カーナビゲーシ
ョン装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テ
レビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器
等などが挙げられる。そして、これらの各種の電子機器に対して、上記電気光学装置が適
用可能なのは言うまでもない。

１…電気光学装置、１０…タイミング制御回路、１００…液晶パネル、１０８…コモン電
極、１１０…画素、１２０…液晶素子、２０…表示制御回路、２１…フレームメモリー、
２２…ＳＦ変換部、２３…メモリーコントローラー、２４…メモリー、２５…判定部、２
５１…隣接判定部、２５２…階調判定部、２５３…電圧制御部、２５４…ＳＦ制御部、２
１００…プロジェクター

Claims (11)

1. それぞれが液晶素子を有する複数の画素と、
   １フィールドを複数のサブフィールドに分割し、前記サブフィールドを単位として階調
   レベルに応じた駆動パターンに従って、前記複数の画素の液晶素子に対して所定の電圧を
   印加することにより各画素をオンオフ駆動する駆動回路と、
   前記オフ駆動される第１画素が前記オン駆動される第２画素に隣接するか否かを判定す
   る判定部と
   を備え、
   前記駆動回路は、
   前記第１画素に対応する液晶素子に対し第１電圧を印加し、前記第２画素に対応する液
   晶素子に対し前記第１電圧よりも高い第２電圧を印加する一方、
   前記第２画素に隣接すると前記判定部により判定された第１画素の液晶素子に対し、前
   記第１電圧を上回り、且つ前記第２電圧を下回る第３電圧を印加する
   ことを特徴とする電気光学装置。
2. 前記判定部は、
   各階調レベルに対応して定められた閾値として、第１閾値と、前記第１閾値よりも大き
   い第２閾値とを記憶しており、
   互いに隣接する前記第１画素と前記第２画素とに指定される階調レベルの差が、当該第
   １画素に指定される階調レベルに対応する前記第１閾値以上前記第２閾値以下であるか否
   かを判定し、
   前記駆動回路は、
   前記第２画素に隣接し、且つ前記差が前記第１閾値以上前記第２閾値以下であると前記
   判定部により判定された第１画素の液晶素子に対し、前記第３電圧を印加する
   ことを特徴とする請求項１に記載の電気光学装置。
3. それぞれが液晶素子を有する複数の画素と、
   １フィールドを前記画素の階調レベルに対応した複数の第１サブフィールドと、前記第
   １サブフィールドと異なる第２サブフィールドとを含むサブフィールドに分割し、当該サ
   ブフィールドを単位として、前記複数の画素をそれぞれオンオフ駆動する駆動回路と、
   前記オフ駆動される第１画素が前記オン駆動される第２画素に隣接するか否かを判定す
   る判定部と
   を備え、
   前記駆動回路は、
   前記階調レベルに応じた駆動パターンに従って前記第１サブフィールドごとにオンオフ
   駆動する一方、
   前記第２画素に隣接すると前記判定部により判定された第１画素について、前記第２サ
   ブフィールドをオン駆動する
   ことを特徴とする電気光学装置。
4. 前記第２サブフィールドは、前記複数の第１サブフィールドのいずれよりも短い期間で
   ある
   ことを特徴とする請求項３に記載の電気光学装置。
5. 前記駆動回路は、
   前記第１及び第２サブフィールドをオン駆動するときは二値電圧の一方を印加し、オフ
   駆動するときは前記二値電圧の他方を印加する
   ことを特徴とする請求項３又は４に記載の電気光学装置。
6. 前記判定部は、
   各階調レベルに対応して定められた閾値として、第１閾値と、前記第１閾値よりも大き
   い第２閾値とを記憶しており、
   互いに隣接する前記第１画素と前記第２画素とに指定される階調レベルの差が、当該第
   １画素に指定された階調レベルに対応する前記第１閾値以上前記第２閾値以下であるか否
   かを判定し、
   前記駆動回路は、
   前記第２素に隣接し、且つ前記差が前記第１閾値以上前記第２閾値以下であると前記判
   定部により判定された第１画素の液晶素子について、前記第２サブフィールドをオン駆動
   する
   ことを特徴とする請求項３ないし５のいずれかに記載の電気光学装置。
7. 前記駆動回路は、
   前記複数の第１サブフィールドに対して前記第２サブフィールドが時間的に後続するよ
   うに１フィールドを分割する
   ことを特徴とする請求項３ないし６のいずれかに記載の電気光学装置。
8. 前記駆動回路は、
   階調レベルに応じた駆動パターンに従ってオンオフ駆動するサブフィールドについて、
   前記オン駆動するサブフィールドを前記オフ駆動するサブフィールドに対して時間的に先
   行させる
   ことを特徴とする請求項１ないし７のいずれかに記載の電気光学装置。
9. それぞれが液晶素子を有する複数の画素と、前記複数の画素の液晶素子に対して表示内
   容に応じた電圧を印加する駆動回路とを備える電気光学装置の制御方法であって、
   １フィールドを複数のサブフィールドに分割し、前記サブフィールドを単位として階調
   レベルに応じた駆動パターンに従って、前記複数の画素の液晶素子に対して所定の電圧を
   印加することにより各画素をオンオフ駆動するよう前記駆動回路を制御する際に、
   前記オフ駆動される第１画素が前記オン駆動される第２画素に隣接するか否かを判定し
   、
   前記第１画素に対応する液晶素子に対し第１電圧を印加し、前記第２画素に対応する液
   晶素子に対し前記第１電圧よりも高い第２電圧を印加する一方、
   前記第２画素に隣接すると判定された第１画素の液晶素子に対し、前記第１電圧を上回
   り、且つ前記第２電圧を下回る第３電圧を印加するよう前記駆動回路を制御する
   ことを特徴とする制御方法。
10. それぞれが液晶素子を有する複数の画素と、前記複数の画素の液晶素子に対して表示内
    容に応じた電圧を印加する駆動回路とを備える電気光学装置の制御方法であって、
    １フィールドを前記画素の階調レベルに対応した複数の第１サブフィールドと、前記第
    １サブフィールドと異なる第２サブフィールドとを含むサブフィールドに分割し、当該サ
    ブフィールドを単位として、前記複数の画素をそれぞれオンオフ駆動するよう前記駆動回
    路を制御する際に、
    前記オフ駆動される第１画素が前記オン駆動される第２画素に隣接するか否かを判定し
    、
    前記階調レベルに応じた駆動パターンに従って前記第１サブフィールドごとにオンオフ
    駆動する一方、
    前記第２画素に隣接すると判定された第１画素について、前記第２サブフィールドをオ
    ン駆動するよう前記駆動回路を制御する
    ことを特徴とする制御方法。
11. 請求項１ないし８のいずれかに記載の電気光学装置を表示部に有することを特徴とする
    電子機器。

Images