JP5510580B2 - 信号処理装置、信号処理方法、液晶表示装置および電子機器 - Google Patents
信号処理装置、信号処理方法、液晶表示装置および電子機器 Download PDFInfo
- Publication number
- JP5510580B2 JP5510580B2 JP2013053339A JP2013053339A JP5510580B2 JP 5510580 B2 JP5510580 B2 JP 5510580B2 JP 2013053339 A JP2013053339 A JP 2013053339A JP 2013053339 A JP2013053339 A JP 2013053339A JP 5510580 B2 JP5510580 B2 JP 5510580B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- gradation level
- voltage
- liquid crystal
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
このリバースチルトドメインの影響を低減するために、画素電極に合わせて遮光層(開口部)の形状を規定するなどして液晶パネルの構造を工夫する技術(例えば特許文献1参照)や、映像信号から算出した平均輝度値が閾値以下の場合にリバースチルトドメインが発生すると判断して、設定値以上の映像信号をクリップする技術(例えば特許文献2参照)などが提案されている。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、これらの欠点を解消しつつ、リバースチルトドメインを低減する技術を提供することにある。
本発明によれば、液晶パネル100の構造を変更する必要がないので、開口率の低下を
招くこともないし、また、構造を工夫しないで既に製作された液晶パネルに適用することも可能である。さらに、階調レベルの置換回数が少なくなるので、映像信号Vid-inが有する情報の損失を小さくさせることが可能となる。
本発明に係る信号処理装置は、現フレームにおける、第1の基準階調レベルよりも低い階調レベルを表示する画素に隣り合う、第2の基準階調レベルよりも高い階調レベルを表示する画素について、前フレームにおいて、第1の基準階調レベルよりも低い階調レベルを表示する画素に隣り合う、第2の基準階調レベルよりも高い階調レベルを表示する画素でない場合には、前記第2の基準階調レベル以下且つ前記第1の基準階調レベルを上回る第4の階調レベルを表示するように補正し、前フレームにおいて、第1の基準階調レベルよりも低い階調レベルを表示する画素に隣り合う、第2の基準階調レベルよりも高い階調レベルを表示する画素である場合には、前記補正をしないことを特徴とする。この構成によれば、第1画素と第2画素とで生じる横電界が小さくなる。
なお、本発明は、信号処理装置のほか、液晶表示装置および当該液晶表示装置を含む電子機器としても概念することが可能である。
以下、本発明の実施形態について図面を参照して説明する。
図1は、本実施形態に係る映像処理回路を適用した液晶表示装置の全体構成を示すブロック図である。
この図に示されるように、液晶表示装置1は、制御回路10と、液晶パネル100と、走査線駆動回路130と、データ線駆動回路140とを有する。
このうち、制御回路10には、映像信号Vid-inが、上位装置から同期信号Syncに同期して供給される。映像信号Vid-inは、液晶パネル100における各画素の階調レベルをそれぞれ指定するデジタルデータであり、同期信号Syncに含まれる垂直走査信号、水平走査信号およびドットクロック信号(いずれも図示省略)にしたがった走査の順番で供給される。
なお、映像信号Vid-inは階調レベルを指定するが、階調レベルに応じて液晶素子の印加電圧が定まるので、映像信号Vid-inは液晶素子の印加電圧を指定するものといって差し支えない。
素子基板100aのうち、対向基板100bとの対向面には、複数m行の走査線112が図においてX(横)方向に沿って設けられる一方、複数n列のデータ線114が、Y(縦)方向に沿って、かつ、各走査線112と互いに電気的に絶縁を保つように設けられている。
なお、本実施形態では、走査線112を区別するために、図において上から順に1、2、3、…、(m−1)、m行目という呼び方をする場合がある。同様に、データ線114を区別するために、図において左から順に1、2、3、…、(n−1)、n列目という呼び方をする場合がある。
一方、対向基板100bのうち、素子基板100aとの対向面には、透明性を有するコモン電極108が全面にわたって設けられる。コモン電極108には、図示省略した回路によって電圧LCcomが印加される。
なお、図1において、素子基板100aの対向面は紙面裏側であるので、当該対向面に設けられる走査線112、データ線114、TFT116および画素電極118については、破線で示すべきであるが、見難くなるので、それぞれ実線で示している。
また、図1では省略したが、液晶パネル100における等価回路では、実際には図2に示されるように、液晶素子120に対して並列に補助容量(蓄積容量)125が設けられる。この補助容量125は、一端が画素電極118に接続され、他端が容量線115に共通接続されている。容量線115は時間的に一定の電圧に保たれている。
ここで、走査線112がHレベルになると、当該走査線にゲート電極が接続されたTFT116がオンとなり、画素電極118がデータ線114に接続される。このため、走査線112がHレベルであるときに、データ線114に階調に応じた電圧のデータ信号を供給すると、当該データ信号は、オンしたTFT116を介して画素電極118に印加される。走査線112がLレベルになると、TFT116はオフするが、画素電極に印加された電圧は、液晶素子120の容量性および補助容量125によって保持される。
液晶素子120では、画素電極118およびコモン電極108によって生じる電界に応じて液晶105の分子配向状態が変化する。このため、液晶素子120は、透過型であれば、印加・保持電圧に応じた透過率となる。
液晶パネル100では、液晶素子120毎に透過率が変化するので、液晶素子120が画素に相当する。そして、この画素の配列領域が表示領域101となる。なお、本実施形態において、液晶105をVA方式として、液晶素子120が電圧無印加時において黒状態となるノーマリーブラックモードとする。
なお、フレームとは、液晶パネル100を駆動することによって、画像の1コマ分を表示させるのに要する期間をいい、同期信号Syncに含まれる垂直走査信号の周波数が60Hzであれば、その逆数である16.7ミリ秒である。
なお、本説明において電圧については、液晶素子120の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子120の印加電圧は、コモン電極108の電圧LCcomと画素電極118との電位差であり、他の電圧と区別するためである。
しかしながら、液晶素子120の印加電圧を、映像信号Vid-inで指定される階調レベルに応じて単に規定するだけでは、リバースチルトドメインに起因する表示上の不具合が発生してしまう場合がある。
液晶素子120への印加電圧が、ノーマリーブラックモードにおける黒レベルの電圧Vb k以上であって閾値Vth1(第1電圧)を下回る電圧範囲Aにあると、縦電界による規制力が配向膜による規制力よりもわずかに上回る程度であるため、液晶分子の配向状態が乱れやすい。これが、液晶分子が不安定な状態にあるときである。
便宜的に、液晶素子の印加電圧が電圧範囲Aにある液晶素子の透過率範囲(階調範囲)を「a」とする。
このうち、暗画素とは、図4の(a)のようなノーマリーブラックモードでは、印加電圧が電圧範囲Aにある液晶素子120であり、この暗画素に対して横電界を与えるのが明画素である。この明画素を特定するため、明画素を、印加電圧が閾値Vth2(第2電圧)以上であってノーマリーブラックモードにおける白レベル電圧Vwt以下の電圧範囲Bにある液晶素子120とする。
便宜的に、液晶素子の印加電圧が電圧範囲Bにある液晶素子の透過率範囲(階調範囲)を「b」とする。
なお、ノーマリーブラックモードにおいて、閾値Vth1は、液晶素子の相対透過率を10%とさせる光学的閾値電圧であり、閾値Vth2は、液晶素子の相対透過率を90%とさせる光学的飽和電圧と考えてよい。
なお逆に、電圧範囲Bにある液晶素子は、電圧範囲Aにある液晶素子に隣接しても、縦電界の影響が支配的であるために安定状態にあるので、電圧範囲Aの液晶素子のようにリバースチルトドメインが発生することはない。
この現象の原因の1つとしては、暗画素と明画素とが隣接したときに、これらの画素同士の横電界が強くなって、当該暗画素において液晶分子の配向が乱れるとともに、配向の乱れた領域が、暗画素の移動に伴って拡大したためである考えられる。
したがって、液晶分子の配向乱れに起因する表示上の不具合の発生を抑えるためには、映像信号Vid-inで示される画像において暗画素と明画素とが隣接するときでも、液晶パネル100では、暗画素と明画素とを隣接させないことが重要となる。
このうち、遅延回路312は、上位装置から供給される映像信号Vid-inを蓄積して、所定時間経過後に読み出して映像信号Vid-dとして出力するものであり、FIFO(Fast In Fast Out:先入れ先出し)メモリーや多段のラッチ回路などにより構成される。なお、遅延回路312における蓄積および読出は、走査制御回路20によって制御される。
なお、ここでいう境界とは、あくまでも階調範囲aにある画素と階調範囲bにある画素とが隣接する部分をいう。このため、例えば階調範囲aにある画素と階調範囲cにある画素とが隣接する部分や、階調範囲bにある画素と階調範囲cにある画素とが隣接する部分については、境界として扱わない。
なお、境界検出部302は、少なくとも複数ラインの映像信号を蓄積してからでないと、表示すべき画像における境界を検出することができないので、映像信号Vid-inの供給タイミングを調整する意味で、遅延回路312が設けられている。
このため、上位装置から供給される映像信号Vid-inのタイミングと、遅延回路312から供給される映像信号Vid-dのタイミングとは異なるので、厳密にいえば、両者の水平走査期間等については一致しないことになるが、以降については特に区別しないで説明する。
液晶105に直流成分が印加されるのを防止するため、データ信号Vxの電圧は、ビデオ振幅中心である電圧Vcに対して高位側の正極性電圧と低位側の負極性電圧とに例えばフレーム毎に交互に切り替えられる。
なお、コモン電極108に印加される電圧LCcomは、電圧Vcとほぼ同電圧と考えてよいが、nチャネル型のTFT116のオフリーク等を考慮して、電圧Vcよりも低位となるように調整されることがある。
フラグQが「1」であれば、セレクター314が入力端bを選択するので、階調範囲aの階調レベルを指定する映像信号Vid-dは、階調レベルc1を指定する映像信号に置換されて、映像信号Vid-outとして出力される。
一方、フラグQが「0」であれば、セレクター314では、入力端aが選択されるので、遅延させた映像信号Vid-dが映像信号Vid-outとして出力される。
ここで、1行1列〜1行n列の映像信号Vid-outが出力される水平有効走査期間(Ha)でみたときに、処理された映像信号Vid-outは、D/A変換器316によって、図5の(b)で示されるように正極性または負極性のデータ信号Vxに、ここでは例えば正極性に変換される。このデータ信号Vxは、データ線駆動回路140によって1〜n列目のデータ線114にデータ信号X1〜Xnとしてサンプリングされる。
一方、1行1列〜1行n列の映像信号Vid-outが出力される水平走査期間では、走査制御回路20が走査線駆動回路130に対し走査信号Y1だけをHレベルとなるように制御する。走査信号Y1がHレベルであれば、1行目のTFT116がオン状態になるので、データ線114にサンプリングされたデータ信号は、オン状態にあるTFT116を介して画素電極118に印加される。これにより、1行1列〜1行n列の液晶素子には、それぞれ映像信号Vid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
続いて、2行1列〜2行n列の映像信号Vid-inは、同様に映像処理回路30によって処理されて、映像信号Vid-outとして出力されるとともに、D/A変換器316によって正極性のデータ信号に変換された上で、データ線駆動回路140によって1〜n列目のデータ線114にサンプリングされる。
2行1列〜2行n列の映像信号Vid-outが出力される水平走査期間では、走査線駆動回路130によって走査信号Y2だけがHレベルとなるので、データ線114にサンプリングされたデータ信号は、オン状態にある2行目のTFT116を介して画素電極118に印加される。これにより、2行1列〜2行n列の液晶素子には、それぞれ映像信号Vid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
以下同様な書込動作が3、4、…、m行目に対して実行され、これにより、各液晶素子に、映像信号Vid-outで指定された階調レベルに応じた電圧が書き込まれて、映像信号Vid-inで規定される透過像が作成されることなる。
次のフレームでは、データ信号の極性反転によって映像信号Vid-outが負極性のデータ信号に変換される以外、同様な書込動作が実行される。
詳細には、データ信号Vxの電圧は、正極性であれば、白に相当する電圧Vw(+)から黒に相当する電圧Vb(+)までの範囲で、一方、負極性であれば、白に相当する電圧Vw(-)から黒に相当する電圧Vb(-)までの範囲で、それぞれ基準電圧Vcntから階調に応じた分だけ偏位させた電圧となる。
電圧Vw(+)および電圧Vw(-)は、電圧Vcntを中心に互いに対称の関係にある。電圧Vb (+)およびVb(-)についても電圧Vcntを中心に互いに対称の関係にある。
なお、図5の(b)は、データ信号Vxの電圧波形を示すものであって、液晶素子120に印加される電圧(画素電極118とコモン電極108との電位差)とは異なる。また、図5の(b)におけるデータ信号の電圧の縦スケールは、(a)における走査信号等の電圧波形と比較して拡大してある。
映像信号Vid-inで示される画像が例えば図6の(1)に示されるようなものである場合、境界検出部302によって検出される境界は、図6の(2)に示される。
映像処理回路30では、検出された境界に接する画素のうち、階調レベルが階調範囲aに属する画素が階調レベルc1の映像信号に置換される。このため、図6の(1)で示される画像は、映像処理回路30によって図6の(3)に示されるような階調レベルに補正される。
なお、負極性であれば、電圧Vc(ほぼ電圧LCcomに等しい)を基準にして対称となり、電位の高低関係が逆転するが、電位差が大きいことに変わりはないので、やはり横電界の影響をうけやすくなる。
これに対し、本実施形態のように、映像信号Vid-inで示される画像において、階調範囲aに属する暗画素と階調範囲bに属する明画素とが隣接するとき、暗画素に対応する映像信号Vid-outは、階調レベルc1に置換されるので、当該暗画素の液晶素子への印加電圧は高くなるように、換言すれば、当該暗画素の画素電極の電位は、正極性書込であれば、図7の(b)で示されるように引き上げられる。
このため、画素電極同士の電位差が段階的に変化するので、横電界の影響を小さく抑えることが可能となる。
これに対し、本実施形態のように、映像信号Vid-inを映像処理回路30によって処理して液晶パネル100に供給する構成では、図8の(b)に示されるように、階調範囲aに属する暗画素の液晶素子120への印加電圧が階調レベルc1に対応して電圧Vc1に引き上げられるので、横電界の影響を小さく抑えることが可能となる。
なお、このとき、暗画素の液晶素子への印加電圧は、電圧Vc1に引き上げられる結果、その透過率は大きくなる(明るくなる)方向に変化する。
ノーマリーホワイトモードとしたとき、液晶素子120の印加電圧と透過率との関係は、図4の(b)に示されるようなV−T特性で表され、印加電圧が高くなるにつれて透過率が減少する。
横電界の影響を受ける画素は、印加電圧が低い方の画素であることに変わりはないが、ノーマリーホワイトモードにおいて印加電圧が低い方の画素は明画素となる。
このため、ノーマリーホワイトモードにおいて、映像処理回路30は、印加電圧が閾値Vth1であるときの透過率よりも大きい明画素と印加電圧が閾値Vth2であるときの透過率以下の暗画素とが隣接するような状況である場合に、映像信号Vid-inで指定される明画素の階調レベルを、階調レベルc1に置換する処理をすれば良いことになる。
図9の(a)に示されるように、映像信号Vid-inで示される画像が、明画素と暗画素とを交互に配列した画像である場合、映像処理回路30による補正処理がなければ、液晶素子120の印加電圧は同図に示される通りとなり、同様に、横電界の影響を受けやすくなる。
これに対し、映像信号Vid-inを映像処理回路30によって処理して液晶パネル100に供給する構成では、図9の(b)に示されるように、明画素の液晶素子120への印加電圧が階調レベルc1に対応して電圧Vc1に引き上げられるので、横電界の影響を小さく抑えることが可能となる。
このとき、明画素の液晶素子への印加電圧は、電圧Vc1に引き上げられる結果、その透過率は小さくなる(暗くなる)方向に変化する。
上述した第1実施形態では、種々の応用・変形が可能である。
上述した第1実施形態では、映像信号Vid-inの解析によって暗画素と明画素とが隣接するとき、当該2画素のうち、印加電圧を低くすべき方の1画素(ノーマリーブラックモードでは暗画素)を、階調範囲cに属する階調レベルc1に置換することによって、液晶素子120の印加電圧を高くする構成とした。この構成では、階調レベルc1への置換によって暗画素と明画素との境界が、映像信号Vid-inに含まれていた境界からシフトして、ユーザーに視認されてしまう可能性がある。
そこで、リバースチルトドメインに起因する表示上の不具合の発生を事前に回避しつつ、境界がシフトして視認される可能性を小さく抑えるために、当該境界に接する2画素を補正する第1実施形態の応用・変形例(その1)について説明する。
詳細には、ノーマリーブラックモードを例にとると、算出部315は、遅延された映像信号Vid-dの画素が境界検出部302によって検出された境界に接している場合に、第1に、当該画素が暗画素であれば階調レベルcaを出力し、第2に、当該画素が明画素であれば、階調レベルcbを算出して出力するものである。なお、階調レベルcbについて算出部315は、映像信号Vid-dで指定される明画素の階調レベル、境界を挟んで対向する暗画素の階調レベル、および、階調レベルcaから算出する。
ここで、階調レベルcaは、データ線駆動回路140によってデータ信号に変換して画素電極に印加したときに、その液晶素子の印加電圧を電圧範囲CにあるVcaとさせる階調レベルである。また、算出部315が算出する階調レベルcbは、映像信号Vid-inにおいて暗画素と明画素とが隣接する場合に、暗画素を階調レベルcaに置換し、明画素を階調レベルcbに置換したとき、信号Vid-inにおける暗画素と明画素との境界情報を維持するような階調レベルであって、明画素にかかる液晶素子の印加電圧を印加電圧Vcaよりも大きい電圧Vcbとさせる階調レベルである。
検出された境界には、電圧範囲A(階調レベルa)となる暗画素と電圧範囲B(階調レベルb)となる明画素とが隣接しているが、算出部315は、このうち暗画素であれば階調レベルcaを出力し、明画素でなれば階調レベルcbを算出して出力する。
映像信号Vid-inで示される画像が例えば図11の(1)に示されるようなものである場合、境界検出部302によって検出される境界は、図11の(2)に示される通りであり、ここまでは、図3に示した映像処理回路と同様である。
図10に示した映像処理回路30では、遅延した映像信号Vid- dの画素が境界に接する場合に、当該画素が暗画素であれば階調レベルcaに、当該画素が明画素であれば階調レベルcbに、それぞれ置換される。このため、図10の(1)で示される画像は、映像処理回路30によって図10の(3)に示されるような階調レベルに補正される。
図3に示した映像処理回路では、境界に接する暗画素が階調レベルc1に置き換わるので、図7の(b)に示されるように、ユーザーに視認される暗画素と明画素との輪郭は、暗画素寄りにシフトする。
これに対して、図10に示した応用・変形例に係る映像処理回路30によれば、境界に接する暗画素が明るい方向の階調レベルcaに置換されるので、画素電極の電位が、正極性書込であれば、図12の(b)で示されるように引き上げられる。さらに、境界に接する明画素が暗い方向の階調レベルcbに置換されるので、画素電極の電位が、正極性書込であれば、図12の(b)で示されるように引き下げられる。階調レベルcbに置換された場合に、画素電極の電位が、正極性書込であれば、引き上げられた暗画素よりも低い電位であるから、ユーザーに視認される暗画素と明画素との輪郭部分は、図12の(b)に示されるように、ほとんどシフトしない。
したがって、第1実施形態の応用・変形例に係る映像処理回路によれば、リバースチルトドメインに起因する表示上の不具合の発生を事前に回避しつつ、ユーザーに視認される輪郭部分が映像信号Vid-inで示される画像からシフトしてしまうことを抑えることも可能となる。
なお、リバースチルトドメインは、一旦発生すると、縦電界が弱い部分にわたって拡がる傾向がある。このため、横電界が強くなる境界付近にある画素については、1画素よりも2画素、2画素よりも3画素以上のように、より多くの画素にわたって補正することが好ましい。
上述した第1実施形態では、映像信号Vid-inの解析によって暗画素と明画素とが隣接するとき、印加電圧が低い方の画素を階調範囲cに属する階調レベルc1に置換することによって、液晶素子120の印加電圧を高くして、横電界が小さくなるように補正した。横電界を小さくするには、このほかに、印加電圧が高い方画素の印加電圧を低くすることが考えられる。
このため、第1実施形態における判別部310が、映像信号Vid-dで示される画素の階調レベルが階調範囲bに属する明画素であるか否か、および、当該画素が境界に接しているか否か(第2の判別)を、それぞれ判別して、その判別結果がいずれも「Yes」である場合に出力信号のフラグQを「1」とし、セレクター314の入力端bに、置換用として階調レベルccの映像信号を供給する構成とすれば良い。
仮に、映像信号Vid-inを映像処理回路30で処理しないで液晶パネル100に供給する構成としたとき、階調範囲aに属する暗画素と階調範囲bに属する明画素とにおいて、画素電極の電位は、正極性書込であれば、図13の(a)で示される通りとなり、暗画素と明画素との間における横電界が大きくなる。
これに対して本例では、図13の(b)に示されるように、明画素の液晶素子への印加電圧が低くなるように補正されるので、横電界の影響を小さく抑えることが可能となる。
上述した第1実施形態では、応用・変形例も含めて、映像信号Vid-inで示される画像の1フレームで完結する処理であったが、動きを伴う画像である場合、上位装置から供給される映像信号Vid-inで示されるフレーム(現フレーム)において境界に接する画素であっても、その現フレームよりも1つ前のフレーム(前フレーム)を含めた動きを考えると、補正する必要がないときがある。
そこで次に、現フレームの補正に際し、前のフレームの状態を考慮する第2実施形態に係る映像処理回路について説明する。
この図と図3に示した構成とが相違する部分は、図14では、図3に示した構成と比較して、適用境界決定部304、境界検出部306と、保存部308とが追加されている点と、判別部310の判別内容が変更された点とにある。
なお、境界検出部302は、図3と同様であるが、現フレームの映像信号Vid-inを処理することから、第1境界検出部に相当することになる。
保存部308は、境界検出部306によって検出された境界の情報を保存して1フレーム期間だけ遅延させて出力するものである。
したがって、境界検出部302で検出される境界は現フレームに係るものであるのに対し、境界検出部306で検出されて保存部308に保存される境界は、現フレームの1つ前のフレームに係るものとなる。このため、境界検出部306が第2境界検出部に相当することになる。
判別部310は、遅延した映像信号Vid-dで示される画素の階調レベルが階調範囲aに属するか否か、および、当該画素が適用境界決定部304で決定された適用境界に接しているか否かを、それぞれ判別して、その判別結果がいずれも「Yes」である場合に出力信号のフラグQを例えば「1」とし、その判別結果がいずれか1つでも「No」であれば「0」とする。
一方、フラグQが「0」であれば、それは、遅延した映像信号Vid-dの画素が、
(a)階調範囲aに属していない、
(b)階調範囲aに属し、かつ、現フレームでは境界に接しており、かつ、1フレーム前でも、境界に接していた、
のいずれかである。フラグQが「0」であれば、入力端aに供給された映像信号Vid-dが映像信号Vid-outとして出力される。
現フレームに対し1フレーム前の映像信号で示される画像が例えば図15の(1)に示される通りであって、現フレームの映像信号Vid-inで示される画像が例えば図15の(2)に示される通りである場合、すなわち、階調範囲aの暗画素からなるパターンが、階調範囲bにある明画素を背景に左方向に移動する場合、境界検出部306により検出されて保存部308に保存された前フレーム画像の境界と、境界検出部302により検出された現フレーム画像の境界とは、それぞれ図15の(3)に示される通りとなる。
したがって、適用境界決定部304によって決定される適用境界は、図16の(4)で示される通りとなる。
このため、図15の(2)で示される画像は、第2実施形態に係る映像処理回路30によって図16の(5a)に示されるような階調レベルに補正される。
(1)暗画素と明画素とが液晶パネル100で隣接したときに、その暗画素および明画素のうち、印加電圧が低い方の画素において(印加電圧が高い方の画素からの)横電界の影響を受けて、配向状態が乱れる結果、
(2)印加電圧が変化したときに、液晶素子が、変化後の印加電圧に応じた透過率にならない、
ことによって発生する、と考えられている。
第1実施形態では、このうち、(1)の暗画素と明画素とが隣接しそうなときを映像信号Vid-inの解析により検出して、ノーマリーブラックモードにおいて暗画素の印加電圧を一律に高くするように補正する構成とした。ただし、液晶素子への印加電圧の補正、すなわち、階調レベルの置換は、上位装置から供給される映像信号Vid-inが有する情報の損失を意味するので、できればこのような損失は抑えたい。
一方、第2実施形態では、前フレームとの比較によって新たに生じた境界に接することになった暗画素については、すなわち(1)の暗画素および明画素のうち、(2)の、前フレームから印加電圧が変化する暗画素については、新たな境界によって横電界の影響を受けることから階調レベルc1に置換する構成となっている。
したがって、第2実施形態では、第1実施形態と比較して、リバースチルトドメインに起因する表示品位の低下を抑える点では同等であり、さらに、階調レベルの置換回数が少なくなるので、映像信号Vid-inが有する情報の損失を小さくさせることが可能となる。
第2実施形態においても、第1実施形態の応用・変形例と同様に、適用境界に接する2画素を補正することが可能である。
図17は、第2実施形態の応用・変形例に係る映像処理回路の構成を示すブロック図である。図17に示される構成が図13に示した構成と相違する部分は、算出部315が追加された点と、判別部310の判別内容が変更された点とにある。
詳細には、ノーマリーブラックモードを例にとると、算出部315は、遅延した映像信号Vid-dの画素が適用境界決定部304によって決定された適用境界に接している場合に、第1に、当該画素が暗画素であれば階調レベルcaを出力し、第2に、当該画素が明画素であれば、第1実施形態の応用・変形例(その1)と同様にして階調レベルcbを算出して出力する。
このような構成において、判別部310から出力されるフラグQが「1」であれば、それは、映像信号Vid-dの画素が適用境界に接している、ということである。このため、フラグQが「1」であれば、映像信号Vid-dは、算出部315から出力される階調レベルに置換されて、映像信号Vid-outとして出力される。決定された適用境界では、暗画素と明画素とが隣接しているが、算出部315は、このうち暗画素であれば階調レベルcaを出力し、明画素でなれば階調レベルcbを算出して出力する。
現フレームに対し1フレーム前の映像信号で示される画像が例えば図15の(1)に示される通りであって、現フレームの映像信号Vid-inで示される画像が例えば図15の(2)に示される通りである場合、前フレーム画像の境界と、現フレーム画像の境界とは、それぞれ図15の(3)に示される通りであるので、適用境界決定部304によって決定される適用境界は、図16の(4)で示される通りとなる。
また、各実施形態において、液晶素子120は、透過型に限られず、反射型であっても良い。さらに、液晶素子120は、ノーマリーブラックモードに限られず、ノーマリーホワイトモードでもよいのは上述した通りである。
次に、上述した実施形態に係る液晶表示装置を用いた電子機器の一例として、液晶パネル100をライトバルブとして用いた投射型表示装置(プロジェクター)について説明する。図18は、このプロジェクターの構成を示す平面図である。
この図に示されるように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(赤)色、G(緑)色、B(青)色の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したがって、各原色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。
Claims (10)
- 複数の画素を備えた液晶装置に用いられ、フレーム毎に前記複数の画素のそれぞれに表示する階調レベルを制御する信号を処理する信号処理装置であって、
前記信号処理装置は、
現フレームにおける、第2の基準階調レベルよりも高い階調レベルを表示する画素に隣り合う、第1の基準階調レベルよりも低い階調レベルを表示する画素について、
前フレームにおいて、第2の基準階調レベルよりも高い階調レベルを表示する画素に隣り合う、第1の基準階調レベルよりも低い階調レベルを表示する画素でない場合には、前記第1の基準階調レベル以上且つ前記第2の基準階調レベルを下回る第3の階調レベルを表示するように補正し、
前フレームにおいて、第2の基準階調レベルよりも高い階調レベルを表示する画素に隣り合う、第1の基準階調レベルよりも低い階調レベルを表示する画素である場合には、前記補正をしない
ことを特徴とする信号処理装置。 - 前記信号処理装置は、
現フレームにおける、第1の基準階調レベルよりも低い階調レベルを表示する画素に隣り合う、第2の基準階調レベルよりも高い階調レベルを表示する画素について、
前フレームにおいて、第1の基準階調レベルよりも低い階調レベルを表示する画素に隣り合う、第2の基準階調レベルよりも高い階調レベルを表示する画素でない場合には、前記第2の基準階調レベル以下且つ前記第3の階調レベルよりも大きい第4の階調レベルを表示するように補正し、
前フレームにおいて、第1の基準階調レベルよりも低い階調レベルを表示する画素に隣り合う、第2の基準階調レベルよりも高い階調レベルを表示する画素である場合には、前記補正をしない
ことを特徴とする請求項1に記載の信号処理装置。 - 複数の画素を備えた液晶装置に用いられ、フレーム毎に前記複数の画素のそれぞれに表示する階調レベルを制御する信号を処理する信号処理装置であって、
前記信号処理装置は、
現フレームにおける、第1の基準階調レベルよりも低い階調レベルを表示する画素に隣り合う、第2の基準階調レベルよりも高い階調レベルを表示する画素について、
前フレームにおいて、第1の基準階調レベルよりも低い階調レベルを表示する画素に隣り合う、第2の基準階調レベルよりも高い階調レベルを表示する画素でない場合には、前記第2の基準階調レベル以下且つ前記第1の基準階調レベルを上回る第4の階調レベルを表示するように補正し、
前フレームにおいて、第1の基準階調レベルよりも低い階調レベルを表示する画素に隣り合う、第2の基準階調レベルよりも高い階調レベルを表示する画素である場合には、前記補正をしない
ことを特徴とする信号処理装置。 - 複数の画素を備えた液晶装置に用いられ、フレーム毎に前記複数の画素のそれぞれに表示する階調レベルを制御する信号を処理する信号処理方法であって、
前記信号処理方法は、
現フレームにおける、第2の基準階調レベルよりも高い階調レベルを表示する画素に隣り合う、第1の基準階調レベルよりも低い階調レベルを表示する画素について、
前フレームにおいて、第2の基準階調レベルよりも高い階調レベルを表示する画素に隣り合う、第1の基準階調レベルよりも低い階調レベルを表示する画素でない場合には、前記第1の基準階調レベル以上且つ前記第2の基準階調レベルを下回る第3の階調レベルを表示するように補正し、
前フレームにおいて、第2の基準階調レベルよりも高い階調レベルを表示する画素に隣り合う、第1の基準階調レベルよりも低い階調レベルを表示する画素である場合には、前記補正をしない
ことを特徴とする信号処理方法。 - 複数の画素を備えた液晶装置に用いられ、フレーム毎に前記複数の画素のそれぞれに印加する電圧を制御する信号を処理する信号処理装置であって、
前記信号処理装置は、
現フレームにおける、第2の基準電圧よりも高い電圧を印加する画素に隣り合う、第1の基準電圧よりも低い電圧を印加する画素について、
前フレームにおいて、第2の基準電圧よりも高い電圧を印加する画素に隣り合う、第1の基準電圧よりも低い電圧を印加する画素でない場合には、前記第1の基準電圧以上且つ前記第2の基準電圧を下回る第3の電圧を印加するように補正し、
前フレームにおいて、第2の基準電圧よりも高い電圧を印加する画素に隣り合う、第1の基準電圧よりも低い電圧を印加する画素である場合には、前記補正をしない
ことを特徴とする信号処理装置。 - 前記信号処理装置は、
現フレームにおける、第1の基準電圧よりも低い電圧を印加する画素に隣り合う、第2の基準電圧よりも高い電圧を印加する画素について、
前フレームにおいて、第1の基準電圧よりも低い電圧を印加する画素に隣り合う、第2の基準電圧よりも高い電圧を印加する画素でない場合には、前記第2の基準電圧以下且つ前記第3の電圧よりも大きい第4の電圧を印加するように補正し、
前フレームにおいて、第1の基準電圧よりも低い電圧を印加する画素に隣り合う、第2の基準電圧よりも高い電圧を印加する画素である場合には、前記補正をしない
ことを特徴とする請求項5に記載の信号処理装置。 - 複数の画素を備えた液晶装置に用いられ、フレーム毎に前記複数の画素のそれぞれに印加する電圧を制御する信号を処理する信号処理装置であって、
前記信号処理装置は、
現フレームにおける、第1の基準電圧よりも低い電圧を印加する画素に隣り合う、第2の基準電圧よりも高い電圧を印加する画素について、
前フレームにおいて、第1の基準電圧よりも低い電圧を印加する画素に隣り合う、第2の基準電圧よりも高い電圧を印加する画素でない場合には、前記第2の基準電圧以下且つ前記第1の基準電圧を上回る第4の電圧を印加するように補正し、
前フレームにおいて、第1の基準電圧よりも低い電圧を印加する画素に隣り合う、第2の基準電圧よりも高い電圧を印加する画素である場合には、前記補正をしない
ことを特徴とする信号処理装置。 - 複数の画素を備えた液晶装置に用いられ、フレーム毎に前記複数の画素のそれぞれに印加する電圧を制御する信号を処理する信号処理方法であって、
前記信号処理方法は、
現フレームにおける、第2の基準電圧よりも高い電圧を印加する画素に隣り合う、第1の基準電圧よりも低い電圧を印加する画素について、
前フレームにおいて、第2の基準電圧よりも高い電圧を印加する画素に隣り合う、第1の基準電圧よりも低い電圧を印加する画素でない場合には、前記第1の基準電圧以上且つ前記第2の基準電圧を下回る第3の電圧を印加するように補正し、
前フレームにおいて、第2の基準電圧よりも高い電圧を印加する画素に隣り合う、第1の基準電圧よりも低い電圧を印加する画素である場合には、前記補正をしない
ことを特徴とする信号処理方法。 - 請求項1、2、3、5、6又は7のいずれかに記載の信号処理装置を備えたことを特徴とする液晶表示装置。
- 請求項9に記載された液晶表示装置を有することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013053339A JP5510580B2 (ja) | 2013-03-15 | 2013-03-15 | 信号処理装置、信号処理方法、液晶表示装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013053339A JP5510580B2 (ja) | 2013-03-15 | 2013-03-15 | 信号処理装置、信号処理方法、液晶表示装置および電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009201340A Division JP5229162B2 (ja) | 2009-09-01 | 2009-09-01 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013152481A JP2013152481A (ja) | 2013-08-08 |
JP5510580B2 true JP5510580B2 (ja) | 2014-06-04 |
Family
ID=49048802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013053339A Active JP5510580B2 (ja) | 2013-03-15 | 2013-03-15 | 信号処理装置、信号処理方法、液晶表示装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5510580B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5045278B2 (ja) * | 2006-07-18 | 2012-10-10 | ソニー株式会社 | 液晶表示装置および液晶表示装置の駆動方法 |
JP2008281947A (ja) * | 2007-05-14 | 2008-11-20 | Toshiba Corp | 液晶表示装置 |
JP2009104053A (ja) * | 2007-10-25 | 2009-05-14 | Seiko Epson Corp | 駆動装置及び駆動方法、並びに電気光学装置及び電子機器 |
US20090153743A1 (en) * | 2007-12-18 | 2009-06-18 | Sony Corporation | Image processing device, image display system, image processing method and program therefor |
-
2013
- 2013-03-15 JP JP2013053339A patent/JP5510580B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013152481A (ja) | 2013-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5229162B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5233920B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5381807B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5370169B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5598014B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5370214B2 (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP5707973B2 (ja) | 映像処理方法、映像処理回路、液晶表示装置および電子機器 | |
JP5556234B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5304684B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP6078959B2 (ja) | 映像処理回路、映像処理方法および電子機器 | |
JP5454092B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP6078965B2 (ja) | 映像処理回路、映像処理方法及び電子機器 | |
JP5903954B2 (ja) | 映像処理回路、映像処理方法および電子機器 | |
JP2012242797A (ja) | 映像処理方法、映像処理回路、液晶表示装置及び電子機器 | |
JP2012242798A (ja) | 補正電圧設定方法、映像処理方法、補正電圧設定装置、映像処理回路、液晶表示装置及び電子機器 | |
JP5601173B2 (ja) | 映像処理方法、映像処理回路、液晶表示装置および電子機器 | |
JP6083111B2 (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP5574000B2 (ja) | 信号処理装置、液晶表示装置、電子機器および信号処理方法 | |
JP5510580B2 (ja) | 信号処理装置、信号処理方法、液晶表示装置および電子機器 | |
JP2013156368A (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP2014219686A (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP2014149426A (ja) | 映像処理回路、映像処理方法及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20131219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140310 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5510580 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |