JP5601173B2 - 映像処理方法、映像処理回路、液晶表示装置および電子機器 - Google Patents
映像処理方法、映像処理回路、液晶表示装置および電子機器 Download PDFInfo
- Publication number
- JP5601173B2 JP5601173B2 JP2010263817A JP2010263817A JP5601173B2 JP 5601173 B2 JP5601173 B2 JP 5601173B2 JP 2010263817 A JP2010263817 A JP 2010263817A JP 2010263817 A JP2010263817 A JP 2010263817A JP 5601173 B2 JP5601173 B2 JP 5601173B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- voltage
- video signal
- liquid crystal
- boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
このリバースチルトドメインの影響を低減するために、画素電極に合わせて遮光層(開口部)の形状を規定するなどして液晶パネルの構造を工夫する技術(例えば特許文献1参照)や、映像信号から算出した平均輝度値が閾値以下の場合にリバースチルトドメインが発生すると判断して、設定値以上の映像信号をクリップする技術(例えば特許文献2参照)などが提案されている。
ところで、電気光学物質として、液晶を用いた電気光学装置では、液晶の応答速度が低いことから、特に動画の表示特性が低下する、という問題が発生する。具体的には、表示された画像に残像感が現れたり、移動するカーソルが消失したりするなどの問題が発生している。この問題を解決するために、1つ前のフレームから現フレームにかけて階調変化があったとき、現フレームの最初のフィールドにおいて画素に対し、現フレームで指定される階調よりも、階調変化方向に過剰に振った階調相当電圧を印加して、液晶の応答速度を引き上げるオーバードライブ駆動と呼ばれる技術が提案されている。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、オーバードライブ駆動を有効にしつつ、リバースチルトドメインを低減する技術の従来からの欠点を解消することにある。
本発明によれば、液晶パネルの構造を変更する必要がないので、開口率の低下を招くこともないし、また、構造を工夫しないで既に製作された液晶パネルに適用することも可能である。さらに、一つ前のフレームから現フレームにかけて変化のあったリスク境界に接する画素のうち、第2画素に対応する液晶素子への印加電圧を、映像信号で指定される階調レベルに対応する値から横電界を低減させる電圧に補正するので、表示する画像の明るさが設定値に制限されてしまうこともない。さらに、本発明では、オーバードライブ駆動が行われる画素については、補正対象から除外されるので、リバースチルトドメインの抑制に係る補正により、オーバードライブ駆動が無効になることがない。
本発明によれば、オーバードライブ駆動が行われる画素については、補正対象から除外されるので、リバースチルトドメインの抑制に係る補正により、オーバードライブ駆動が無効になることがない。
本発明によれば、映像信号の補正による印加電圧の変化を目立たなくすることができる。また、液晶分子が不安定な状態が次の更新(書換)でも継続してしまうことを抑えることが可能となる。また、本発明によれば、液晶素子の応答時間が、表示画面が更新される時間間隔より長い場合でも、リバースチルトドメインの発生を抑えることが可能となる。
本発明によれば、前フレームの映像信号で指定される印加電圧を参照することで、比較的容易に現フレームでオーバードライブ駆動が行われる第2画素を特定することができる。
本発明によれば、オーバードライブ駆動に関する制御後の前フレームの映像信号で指定される印加電圧を参照することで、比較的容易に現フレームでオーバードライブ駆動が行われる第2画素を特定することができる。
本発明によれば、映像信号の補正による印加電圧の変化を目立たなくすることができる。また、本発明によれば、液晶素子の応答時間が、表示画面が更新される時間間隔より長い場合でも、リバースチルトドメインの発生を抑えることが可能となる。本発明によれば、映像信号の補正による印加電圧の変化を目立たなくすることができる。
本発明によれば、リバースチルトドメインの影響を受けやすく尾引き現象が目立つ箇所に絞って映像信号を補正するから、入力された映像信号の変化を抑えることができる。
<第1実施形態>
まず、本発明の第1実施形態について説明する。
図1は、本実施形態に係る映像処理回路を適用した液晶表示装置の全体構成を示すブロック図である。
図1に示すように、液晶表示装置1は、制御回路10と、液晶パネル100と、走査線駆動回路130と、データ線駆動回路140とを備える。制御回路10には、映像信号Vid-inが上位装置から同期信号Syncに同期して供給される。映像信号Vid-inは、液晶パネル100における各画素の階調レベルをそれぞれ指定するデジタルデータであり、同期信号Syncに含まれる垂直走査信号、水平走査信号およびドットクロック信号(いずれも図示省略)に従った走査の順番で供給される。
なお、映像信号Vid-inは階調レベルを指定するが、階調レベルに応じて液晶素子の印加電圧が定まるので、映像信号Vid-inは液晶素子の印加電圧を指定するものといって差し支えない。
なお、この実施形態では、走査線112を区別するために、図において上から順に1、2、3、…、(m−1)、m行目という呼び方をする場合がある。同様に、データ線114を区別するために、図において左から順に1、2、3、…、(n−1)、n列目という呼び方をする場合がある。
なお、図1において、素子基板100aの対向面は紙面裏側であるので、当該対向面に設けられる走査線112、データ線114、TFT116および画素電極118については、破線で示すべきであるが、見難くなるのでそれぞれ実線で示す。
図2に示すように、液晶パネル100は、走査線112とデータ線114との交差に対応して、画素電極118とコモン電極108とで液晶105を挟持した液晶素子120が配列した構成である。図1では省略したが、液晶パネル100における等価回路では、実際には図2に示すように、液晶素子120に対して並列に補助容量(蓄積容量)125が設けられる。補助容量125は、一端が画素電極118に接続され、他端が容量線115に共通接続されている。容量線115は時間的に一定の電圧に保たれている。
ここで、走査線112がHレベルになると、その走査線にゲート電極が接続されたTFT116がオンとなり、画素電極118がデータ線114に接続される。このため、走査線112がHレベルであるときに、データ線114に階調に応じた電圧のデータ信号を供給すると、そのデータ信号は、オンしたTFT116を介して画素電極118に印加される。走査線112がLレベルになると、TFT116はオフするが、画素電極118に印加された電圧は、液晶素子120の容量性および補助容量125によって保持される。
液晶素子120では、画素電極118およびコモン電極108によって生じる電界に応じて液晶105の分子配向状態が変化する。このため、液晶素子120は、透過型であれば、印加・保持電圧に応じた透過率となる。液晶パネル100では、液晶素子120毎に透過率が変化するので、液晶素子120が画素に相当する。そして、この画素の配列領域が表示領域101となる。
なお、本実施形態においては、液晶105をVA方式として、液晶素子120が電圧無印加時において黒状態となるノーマリーブラックモードとする。
なお、フレームとは、液晶パネル100を駆動することによって、画像の1コマ分を表示させるのに要する期間をいい、同期信号Syncに含まれる垂直走査信号の周波数が60Hzであれば、その逆数である16.7ミリ秒である。
なお、本説明において電圧については、液晶素子120の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子120の印加電圧は、コモン電極108の電圧LCcomと画素電極118との電位差であり、他の電圧と区別するためである。
なお、本実施形態のように、液晶パネル100が、映像信号Vid-inの供給速度と等倍速で駆動される場合に、白画素を背景とした黒画素の領域がフレーム毎に2画素以上ずつ移動するとき、液晶素子の応答時間が、表示画面が更新される時間間隔より短ければ、このような尾引き現象は顕在化しない(または、視認されにくい)。この理由は、次のように考えられる。すなわち、あるフレームにおいて、白画素と黒画素とが隣接したときに、その白画素でリバースチルトドメインが発生するかもしれないが、画像の動きを考えると、リバースチルトドメインが発生する画素が離散的となるので、視覚的に目立たない、と考えられるからである。
なお、図36において見方を変えると、黒画素を背景として白画素が連続する白パターンがフレーム毎に1画素ずつ右方向に移動する場合に、その白パターンの右端縁部(動きの先端部)において黒画素から白画素に変化すべき画素がリバースチルトドメインの発生によって白画素にならない、ということもできる。
また、図36においては、説明の便宜上、画像のうち、1ラインの境界付近を抜き出している。
ここで、横電界の影響を受ける場合とは、互いに隣り合う画素電極同士の電位差が大きくなる場合であり、これは、表示しようとする画像において黒レベルの(または黒レベルに近い)暗画素と、白レベルの(または白レベルに近い)明画素とが隣接する場合である。
このうち、暗画素については、印加電圧がノーマリーブラックモードにおける黒レベルの電圧Vbk以上であって閾値Vth1(第1電圧)を下回る電圧範囲Aにある液晶素子120の画素をいうことにする。また、便宜的に、液晶素子の印加電圧が電圧範囲Aにある液晶素子の透過率範囲(階調範囲)を「a」とする。
次に、明画素については、印加電圧が閾値Vth2(第2電圧)以上であってノーマリーブラックモードにおける白レベル電圧Vwt以下の電圧範囲Bにある液晶素子120とする。便宜的に、液晶素子の印加電圧が電圧範囲Bにある液晶素子の透過率範囲(階調範囲)を「b」とする。
そこで次に、これらの場合をそれぞれ検討する。
図9に示すように、VA方式の液晶分子は、画素電極118とコモン電極108との電位差(液晶素子の印加電圧)がゼロである状態において、チルト角がθaで、チルト方位角がθb(=45度)で、初期配向しているものとする。ここで、リバースチルトドメインは、上述したように画素電極118同士の横電界に起因して発生することから、画素電極118が設けられた素子基板100aの側における液晶分子の振る舞いが問題となる。このため、液晶分子のチルト方位角およびチルト角については、画素電極118(素子基板100a)の側を基準にして規定する。
一方、チルト方位角θbとは、データ線114の配列方向であるY方向に沿った基板垂直面を基準にして、液晶分子の長軸Saおよび基板法線Svを含む基板垂直面(p−q線を含む垂直面)がなす角度とする。なお、チルト方位角θbについては、画素電極118の側からコモン電極108に向けて平面視したときに、画面上方向(Y方向の反対方向)から、液晶分子の長軸の一端を始点として他端に向かう方向(図9(a)では右上方向)までを、時計回りで規定した角度とする。
また、同様に画素電極118の側から平面視したときに、液晶分子における画素電極側の一端から他端に向かう方向を便宜的にチルト方位の下流側と呼び、反対に他端から一端に向かう方向(図9(a)では左下方向)を便宜的にチルト方位の上流側と呼ぶことにする。
すなわち、図11(a)に示すように、(n−1)フレームにおいて2×2の4画素がすべて黒画素の状態から、nフレームにおいて、左下の1画素だけが白画素に変化するときを想定する。上述したようにノーマリーブラックモードにおいて、画素電極118とコモン電極108との電位差である印加電圧は、黒画素よりも白画素で大きい。このため、黒から白に変化する左下の画素では、図11(b)のように、液晶分子が実線で示される状態から破線で示される状態に、電界方向とは垂直方向(基板面の水平方向)に傾斜しようとする。
左下の画素は、(n−1)フレームにおいて液晶分子が不安定な状態の黒画素であっため、液晶分子が縦電界の強度に応じて傾斜するまでに時間がかかる。一方、白レベルの電圧が画素電極118(Wt)に印加されたことによる縦電界よりも、隣接する画素電極118(Bk)からの横電界の方が強い。従って、白になろうとしている画素では、図11(b)に示すように、黒画素に隣接する側の液晶分子Rvが、縦電界にしたがって傾斜しようとする他の液晶分子よりも時間的に先んじてリバースチルト状態となる。
先にリバースチルト状態となった液晶分子Rvは、縦電界に応じて破線のように基板水平方向に傾斜しようとする他の液晶分子の動きに悪影響を与える。このため、白に変化すべき画素においてリバースチルトが発生する領域は、図11(c)に示すように、白に変化すべき画素と黒画素との間隙にとどまらず、その間隙から白に変化すべき画素を浸食する形で広範囲に拡がる。
このように、図11から、白に変化しようとする着目画素の周辺が黒画素であった場合、その着目画素に対して黒画素が右上側、右側および上側で隣接するとき、その着目画素では、リバースチルトが右辺および上辺に沿った内周領域にて発生する、ということができる。
なお、図11(a)に示されるパターンの変化は、図10(a)に示した例のみならず、黒画素からなるパターンが、図10(b)に示すように右方向にフレーム毎に1画素ずつ移動する場合や、図10(c)に示すように上方向にフレーム毎に1画素ずつ移動する場合などでも発生する。また、図36の説明において見方を変えた場合のように、黒画素からなる領域を背景として白画素からなるパターンがフレーム毎に右上方向、右方向または上方向に、1画素ずつ移動する場合にも発生する。
すなわち、図13(a)に示すように、(n−1)フレームにおいて2×2の4画素がすべて黒画素の状態から、nフレームにおいて、右上の1画素だけが白画素に変化するときを想定する。
この変化後においても、黒画素の画素電極118(Bk)と白画素の画素電極118(Wt)との間隙では、画素電極118(Wt)とコモン電極108との間隙の縦電界よりも強い横電界が発生する。この横電界によって、図13(b)に示すように、黒画素において白画素に隣接する側の液晶分子Rvは、縦電界にしたがって傾斜しようとする他の液晶分子よりも時間的に先んじて配向が変化して、リバースチルト状態となる。しかし、黒画素では縦電界が(n−1)フレームから変化しないので、他の液晶分子に影響をほとんど与えない。このため、黒画素から変化しない画素においてリバースチルトが発生する領域は、図13(c)に示すように、図11(c)の例と比較して無視できる程度に狭い。
一方、2×2の4画素のうち、右上において黒から白に変化する画素では、液晶分子の初期配向方向が横電界の影響を受けにくい方向であるので、縦電界が加わっても、リバースチルト状態となる液晶分子がほとんど存在しない。このため、右上画素では、縦電界の強度が大きくなるにつれて、液晶分子が基板面の水平方向に図13(b)において破線で示すように正しく傾斜する結果、目的である白画素に変化するので、表示品位の劣化が発生しないことになる。
なお、図13(a)に示されるパターンの変化は、図12(a)に示した例のみならず、黒画素からなるパターンが、図12(b)に示すように左方向にフレーム毎に1画素ずつ移動する場合や、図12(c)に示すように下方向にフレーム毎に1画素ずつ移動する場合などでも発生する。また、図36の説明において見方を変えた場合のように、黒画素からなる領域を背景として白画素からなるパターンがフレーム毎に左下方向、左方向または下方向に、1画素ずつ移動する場合にも発生する。
(1)nフレームに着目したときに暗画素と明画素とが隣接して、すなわち、印加電圧が低い状態の画素と印加電圧が高い状態の画素とが隣接して、横電界が強くなる場合であって、かつ、
(2)nフレームにおいて、当該明画素(印加電圧高)が、隣接する暗画素(印加電圧低)に対して、液晶分子におけるチルト方位の上流側に相当する左下側、左側または下側に位置する場合に、
(3)nフレームにおいて当該明画素に変化する画素が、1フレーム前の(n−1)フレームでは、液晶分子が不安定な状態にあったとき、
nフレームにおいて当該明画素でリバースチルトが発生する、ということになる。
既に理由を説明したが、(2)において、暗画素と明画素とが隣接する部分を示す境界が、前フレームから1画素分だけ移動しているときには、より一層リバースチルトドメインの影響を受けやすくなると考えられる。
これを前提として、nフレームから(n+1)フレームにかけて考察する。nフレームにおいて、映像信号Vid-inで示される画像において暗画素と明画素とが隣接する場合であって、当該暗画素が、当該明画素に対して右上側、右側または上側に位置する場合は、その暗画素に相当する液晶素子の液晶分子が不安定な状態にならないような措置を施してやれば、画像パターンが1画素分移動した結果、(n+1)フレームにおいて要件(1)および要件(2)を満たすことになっても、要件(3)を満たすことはない。このため、nフレームからみて、将来となる(n+1)フレームにおいてリバースチルトドメインの発生を未然に抑えることができる、ということになる。
では、補正する電圧としては、どのような値が好ましいのか、という点を検討する。映像信号Vid-inで指定される印加電圧がVc1を下回る場合に、Vc1以上の電圧に補正して液晶素子に印加したとき、液晶分子をより安定な状態にさせる、または、リバースチルトドメインの発生をより確実に抑える、という点を優先すれば、高い電圧である方が好ましい。しかしながら、ノーマリーブラックモードでは、液晶素子の印加電圧を高くするにつれて、透過率が高くなる。もともとの映像信号Vid-inで指定される階調レベルは、暗画素すなわち低い方の透過率であるため、補正電圧を高くすることは、映像信号Vid-inに基づかない画像が表示されることにつながる。
一方、Vc1以上に補正した電圧を液晶素子に印加したときに、その補正による透過率の変化が知覚されないようにする、という点を優先すれば、下限である電圧Vc1が好ましい、ということになる。このように補正電圧として、どのような値とすべきかについては、何を優先させるのかによって決定すべきである。本実施形態では、補正電圧としてVc1を採用するが、それよりも高い電圧であっても構わない。
なお、VA方式における液晶分子は、液晶素子の印加電圧がゼロのときに基板面に対して垂直方向に最も近い状態になるが、電圧Vc1は、液晶分子に初期傾斜角を与える程度の電圧であり、この電圧の印加から液晶分子が傾斜し始める。液晶分子が安定状態となる電圧Vc1は、一般的には、液晶パネルにおける様々なパラメータが絡んで一概には決まらない。ただし、本実施形態のように、画素電極118とコモン電極108との間隙(セルギャップ)よりも、画素電極118同士の間隙が狭い、という液晶パネルにあっては、おおよそ1.5ボルトとなる。したがって、補正電圧としては、1.5ボルトが下限となるので、この電圧以上であればよい、ということになる。逆にいえば、液晶素子の印加電圧が1.5ボルトを下回るのであれば、液晶分子が不安定な状態となる。
このような考えに基づいて、nフレームの映像信号Vid-inを処理して、液晶パネル100でリバースチルトドメインの発生を未然に防ぐための回路が、図3における映像処理回路30である。
図3に示すように、映像処理回路30は、フレームメモリー302、オーバードライブ制御部304、動き検出部306、遅延回路308、OR回路310、リスク境界検出部312、前フレーム状態判別部314、補正部316、D(Digital)/A(Analog)変換器318および遅延回路320を備える。
なお、フレームメモリー302への映像データの蓄積や読出、遅延回路308,320の遅延タイミング、動き検出部306やリスク境界検出部312における映像信号Vid-inの蓄積等は、走査制御回路20によって制御される。
なお、映像データは、上位装置から供給された映像信号Vid-inに応じてフレームメモリー302の記憶領域に書き込まれる。また、制御回路10の制御の下、選択信号Xctrで選択される走査線に位置する画素1行分の映像データが、フレームメモリー302から読み出される。
この想定において、現フレームの映像信号Vid-inに基づいて着目画素の画素電極118に、着目画素に対応する走査線を選択することによって印加しても、比較的低応答である液晶層の着目画素(液晶容量)における実際の透過率は、図5(a)に二点鎖線で示されるように、該走査線が次に選択されるタイミングまでに、目的とする階調レベルG11に応じた透過率に達せず、それよりも手前の透過率となってしまう。
そこで、図5(b)に示されるように、現フレームの映像データVid-inが指定する階調レベルG11を、階調変化方向にやや大きめに過剰に振った値に補正して、着目画素における実際の透過率が、該走査線の次選択のタイミングまでに、階調レベルG11に応じた透過率となるように補償する。このときの階調変化方向に過剰に振る値を補償値β1としている。
この想定において、現フレームの映像信号Vid-inに基づいて着目画素の画素電極118に、着目画素に対応する走査線を選択することによって印加しても、比較的低応答である液晶層の着目画素(液晶容量)における実際の透過率は、図6(a)において二点鎖線で示されるように、該走査線が次に選択されるタイミングまでに、目的とする階調レベルG10に応じた透過率に達せず、やはりそれよりも手前の透過率となってしまう。
そこで、図6(b)に示されるように、現フレームの映像信号Vid-inが指定する階調レベルG10を、階調変化方向にやや大きめに過剰に振った値に補正して、着目画素における実際の透過率が、該走査線の次選択のタイミングまでに、階調レベルG10に応じた透過率となるように補償する。このときの階調変化方向に過剰に振る値を補償値β2としている。
なお、ここでは、階調レベルが、G10からG11またはG11からG10に変化するときについて説明しているが、実際の補償値β1,β2は、前フレームおよび現フレームの映像信号Vid-inで指定される階調レベルの組み合わせの各々に対し、予め実験等により求められた値である。この組み合わせの各々に対する補償値βがルックアップテーブルに記憶されている。また、このようなオーバードライブ駆動は、前フレームから現フレームにかけての階調レベルの変化が相対的に大きい場合に行われるものであり、その変化が小さく着目画素(液晶容量)の液晶素子120の応答を補償する必要がない場合(つまり、応答の低さが問題とならない場合)には、その画素についてオーバードライブ駆動が行われない。オーバードライブ駆動が行われない画素は、例えば、オーバードライブ駆動を行わなくても、走査線が次に選択されるタイミングまでに、目的とする階調レベルに応じた透過率に達する画素である。
動き検出部306は、現フレームの映像信号Vid-inを取得するとともに、フレームメモリー302に記憶された前フレームの映像データを読み出して映像信号Vid-inを取得し、階調範囲aにある暗画素と階調範囲bにある明画素とが隣接する境界のうち、前フレームから現フレームにかけて変化した境界(以下、「適用境界」という。)があるか否かを判別する。適用境界は、各画素間において、前フレームでは存在せず、かつ、現フレームにおいて存在する境界と換言される。
動き検出部306は、適用境界があると判別したときに、適用境界を検出してその位置を示す境界情報を出力する(第1境界検出ステップ)。すなわち、動き検出部306は第1境界検出部として機能する。
なお、動き検出部306は、ある程度(少なくとも3行以上)の映像信号を蓄積してからでないと、表示すべき画像における垂直または水平方向にわたって境界を検出することができない。このため、オーバードライブ制御部304からの映像信号Vid-oveの供給タイミングを調整する意味で、オーバードライブ制御部304から補正部316に供給される映像信号Vid-oveを遅延させる遅延回路320が設けられている。
動き検出部306は、本実施形態においては、現フレーム検出部3062、前フレーム検出部3064、保存部3066および適用境界決定部3068を備える。
現フレーム検出部3062は、現フレームの映像信号Vid-inで示される画像を解析して、階調範囲aにある暗画素と階調範囲bにある明画素とが隣接する部分があるか否かを判別する。そして、現フレーム検出部3062は、隣接する部分があると判別したときに、その隣接部分を境界として検出して、境界情報を出力する。
なお、ここでいう境界とは、あくまでも階調範囲aにある暗画素と階調範囲bにある明画素とが隣接する部分、すなわち、強い横電界が発生する部分をいう。このため、例えば階調範囲aにある画素と、階調範囲aでもなく階調範囲bでもない別の階調範囲d(図7(a)参照)にある画素とが隣接する部分や、階調範囲bにある画素と階調範囲dにある画素とが隣接する部分については、境界として扱わない。
前フレーム検出部3064は、前フレームの映像信号Vid-inで示される画像を解析して、階調範囲aにある画素と階調範囲bにある画素とが隣接する部分を境界として検出する。ここで、前フレーム検出部3064が検出する境界についての定義は、現フレーム検出部3062についてのそれと同じである。
したがって、現フレーム検出部3062で検出される境界は現フレームに係るものであるのに対し、前フレーム検出部3064で検出されて保存部3066に保存される境界は、前フレームに係るものとなる。
適用境界決定部3068は、現フレーム検出部3062によって検出された現フレーム画像の境界のうち、保存部3066に保存された前フレーム画像の境界と同じ部分を除外したものを、適用境界として決定するものである。
遅延回路308は、FIFO(Fast In Fast Out:先入れ先出し)メモリーや多段のラッチ回路などにより構成され、動き検出部306から供給される境界情報を蓄積して、所定時間経過後(ここでは、1フレーム期間後)に読み出して出力するものである。
OR回路310は、動き検出部306から供給される現フレームの境界情報と、遅延回路308から供給される前フレームとの境界情報とを加算して、境界情報mov_edgeとして補正部316に出力する。すなわち、OR回路310は、現フレームおよび前フレームの少なくとも一方で、その1フレーム前から変化のあった適用境界を示す境界情報mov_edgeを出力するものである。
補正部316は、本実施形態においては、判別部3162および置換部3164を備える。
判別部3162は、遅延回路320から出力される映像信号Vid-oveで示される画素が映像信号を補正条件を満たしているか否かを判別する。判別部3162は、その判別結果が「Yes」である場合に出力信号のフラグQを例えば“1”とし、その判別結果が「No」であれば“0”として出力する。具体的には、判別部3162は、(I)オーバードライブ制御部304からの映像信号Vid-oveで示される画素が暗画素であり、(II)OR回路310(動き検出部306)から出力される境界情報mov_edgeが適用境界であることを示すとともに、(III)リスク境界検出部312から出力される境界情報rsk_edgeがリスク境界であることを示し、さらに、(IV)前フレームの映像信号で指定される印加電圧が階調レベルPXLVに対応する第1閾値以下である(つまり、オーバードライブ駆動が行われない)ことを出力信号vol_sigが示す場合に、着目した画素が補正条件を満たすと判別する。
以上のように、本発明では、(I)〜(III)に対応し、適用境界に該当するリスク境界に接する画素である、という条件と、(IV)に対応し、オーバードライブ駆動が行われない画素である、という条件という2つに大別される補正条件が存在するが、以下では、前者の条件を「境界補正条件」といい、後者の条件を「OD補正条件」と称することがある。
一方、置換部3164は、映像信号Vid-oveで示される画素がリスク境界に接する暗画素でない場合には、フラグQが“0”となるので、階調レベルをc1に置換しないし、フラグQが“1”の場合でも、階調レベルがc1以上の明るいレベルを指定している場合には、階調レベルをc1に置換せずに、映像信号Vid-oveを映像信号Vid-outとして出力する。
ここで、1行1列〜1行n列の映像信号Vid-outが出力される水平有効走査期間(Ha)でみたときに、処理された映像信号Vid-outは、D/A変換器318によって、図8(b)で示すように正極性または負極性のデータ信号Vxに変換される。ここでは例えば正極性のデータ信号Vxに変換される。このデータ信号Vxは、データ線駆動回路140によって1〜n列目のデータ線114にデータ信号X1〜Xnとしてサンプリングされる。
一方、1行1列〜1行n列の映像信号Vid-outが出力される水平走査期間では、走査制御回路20が走査線駆動回路130に対し走査信号Y1だけをHレベルとなるように制御する。走査信号Y1がHレベルであれば、1行目のTFT116がオン状態になるので、データ線114にサンプリングされたデータ信号は、オン状態にあるTFT116を介して画素電極118に印加される。これにより、1行1列〜1行n列の液晶素子には、それぞれ映像信号Vid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
2行1列〜2行n列の映像信号Vid-outが出力される水平走査期間では、走査線駆動回路130によって走査信号Y2だけがHレベルとなるので、データ線114にサンプリングされたデータ信号は、オン状態にある2行目のTFT116を介して画素電極118に印加される。これにより、2行1列〜2行n列の液晶素子には、それぞれ映像信号Vid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
以下同様な書込動作が3、4、…、m行目に対して実行され、これにより、各液晶素子に、映像信号Vid-outで指定された階調レベルに応じた電圧が書き込まれて、映像信号Vid-inで規定される透過像が作成されることなる。
次のフレームでは、データ信号の極性反転によって映像信号Vid-outが負極性のデータ信号に変換される以外、同様な書込動作が実行される。
詳細には、データ信号Vxの電圧は、正極性であれば、白に相当する電圧Vw(+)から黒に相当する電圧Vb(+)までの範囲で、一方、負極性であれば、白に相当する電圧Vw(-)から黒に相当する電圧Vb(-)までの範囲で、それぞれ基準電圧Vcntから階調に応じた分だけ偏位させた電圧となる。
電圧Vw(+)および電圧Vw(-)は、電圧Vcntを中心に互いに対称の関係にある。電圧Vb(+)およびVb(-)についても電圧Vcntを中心に互いに対称の関係にある。
なお、図8(b)は、データ信号Vxの電圧波形を示すものであって、液晶素子120に印加される電圧(画素電極118とコモン電極108との電位差)とは異なる。また、図8(b)におけるデータ信号の電圧の縦スケールは、図8(a)における走査信号等の電圧波形と比較して拡大してある。
映像処理回路30では、上述したように、現フレームの映像信号における各画素が、境界補正条件とOD補正条件との双方を満たしているか否かを判別し、補正対象とする画素を決定している。説明を簡単にするために、まず、境界補正条件に関する具体例を説明する。
前フレームの映像信号Vid-inで示される画像が例えば図14(1)に示されるとおりであって、現フレームの映像信号Vid-inで示される画像が例えば図14(2)に示されるとおりである場合、すなわち、階調範囲aの暗画素からなるパターンが、階調範囲bにある明画素を背景に左方向に移動する場合、前フレーム検出部3064により検出されて保存部3066に保存される前フレーム画像の境界と、現フレーム検出部3062により検出された現フレーム画像の境界とは、それぞれ図14(3)に示されるとおりである。
したがって、動き検出部306によって決定される適用境界は、図15(4)で示されるとおりである。一方で、リスク境界検出部312により現フレームの映像信号Vid-oveから検出されるリスク境界は、図15(5)で示されるとおりである。よって、図15(6)で示されるように、動き検出部306で検出された適用境界のうち、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素が右側に位置し明画素が左側に位置する部分とであるリスク境界に相当する部分に隣接する暗画素が、本実施形態の境界補正条件を満たす。
境界補正条件を満たすすべての暗画素がOD補正条件を満たし、さらに、これらの暗画素に対して階調レベルc1よりも暗いレベルが指定されていた場合には、図16(a)に示すように、補正部316はこれらの暗画素について映像信号Vid-oveを階調レベルc1の映像信号Vid-outに補正する。このため、映像信号Vid-inで示される画像が、黒画素からなる領域が右上方向、右方向または上方向のいずれかに1画素だけ移動することによって、黒画素から白画素に変化する部分が存在しても、液晶パネル100では、液晶分子が不安定な状態から白画素へと直接的に変化せず、一旦、階調レベルc1に相当する電圧Vc1の印加によって強制的に液晶分子が安定した状態を経た後に、白画素に変化する。
なお、図16(a)において、※1で示される暗画素は、左下の一角において縦横に連続するリスク境界が位置しているので、リスク境界に接しているということになり、補正部316において階調レベルc1よりも暗いレベルが指定されているか否かの判断対象となる。これは、※1で示される暗画素に対し、左下に位置する明画素に相当するパターンが右斜め上方向に1画素移動したときに対処するためである。これに対して、※2で示される暗画素は、その一角において縦または横のみに断裂したリスク境界が位置し、縦横で連続したリスク境界が位置していないので、補正部316において階調レベルの判断対象とはならない。なお、この考え方は、チルト方位角θbに関係なく採用することができる。よって、以下ではその説明を省略する。
以上が、本発明においてOD補正条件を考慮している根拠である。
ここで、補正部316の補正処理について図17を用いて説明する。図17は、(n−1)フレームの映像信号Vid-oveおよびnフレームの映像信号Vid-oveにおけるある行の一部分の画素列を例示したものであり、図中左右方向(水平方向)に画素が配列される。図17(a)は、nフレームの映像信号Vid-oveを補正しない場合を例示したものであり、図17(b)は、nフレームの映像信号Vid-oveを補正した場合を例示したものである。図17において、「□」は、補正部316で映像信号Vid-oveが補正されていない明画素を表し、「■」は、補正部316で映像信号Vid-oveが補正されていない暗画素を表す。
図17に示すように、適用境界に該当するリスク境界に接する暗画素Pix1〜Pix3は、境界補正条件を満たしている。しかしながら、図17(b)に「OD駆動」と示した暗画素Pix2については、オーバードライブ駆動の対象であり、OD補正条件を満たさない。暗画素Pix2は、液晶105の応答速度を引き上げるためにオーバードライブ駆動が行われるのであるから、オーバードライブ駆動を有効にするべく、補正部316による補正対象から除外される。
したがって、補正部316は、前フレームの映像信号Vid-inの階調レベルが階調レベルPXLV以下である暗画素はOD補正条件を満たすものとして、境界補正条件を満たす暗画素の階調レベルをc1とする(ただし、補正前がc1より暗い階調レベルである場合)ように、映像信号Vid-outを補正する(「○」で図示)。一方、補正部316は、前フレームの映像信号Vid-inの階調レベルが階調レベルPXLVを上回る暗画素はOD補正条件を満たさないものとして、境界補正条件を満たすものであったとしても映像信号Vid-outを補正しない(「×」で図示)。よって、図17に示す例では、補正部316は暗画素Pix1およびPix3の映像信号をc1に補正するが、Pix2の映像信号を補正しない。
なお、ここでは、画素の配列方向が左右方向である場合を説明したが、この配列方向が上下方向であっても斜め方向であっても、オーバードライブ駆動が行われた画素について補正を除外する点について変わりはない。
また、本実施形態では、映像信号Vid-oveで規定される画像のうち、映像信号が補正される画素は、明画素に隣接する暗画素であって、階調レベルc1よりも暗い階調レベルが指定された暗画素のうち、当該暗画素に対してチルト方位の下流側に位置する画素のみである。このため、映像信号Vid-oveに基づかない表示が発生する部分は、チルト方位角を考慮しないで、明画素に隣接する暗画素であって、階調レベルc1よりも暗い階調レベルが指定された暗画素のすべてを一律に補正する構成と比較して、少なく抑えることができる。そして、本実施形態では、オーバードライブ駆動が行われる画素については、横電界を低減させるための補正対象から除外されるので、オーバードライブ駆動による作用が打ち消されることがない。
さらに、本実施形態では、設定値以上の映像信号を一律にクリップしもないので、使用しない電圧範囲を設けることによってコントラスト比に悪影響を与えることもない。また、液晶パネル100の構造に変更等を加える必要がないので、開口率の低下を招くこともないし、また、構造を工夫しないで既に製作された液晶パネルに適用することも可能である。
上述した実施形態では、VA方式においてチルト方位角θbが45度である場合を例にとって説明した。次に、チルト方位角θbが45度以外の例について説明する。
まず、図18(a)に示すようにチルト方位角θbが225度である例について説明する。この例では、自画素および周辺画素において液晶分子が不安定な状態から自己画素だけ明画素に変化したとき、当該自己画素においてリバースチルトは、図18(b)に示すように、左辺および下辺に沿った内周領域で発生する。なお、この例では、図9に示したチルト方位角θbが45度である場合の例を180度回転させたときと等価である。
チルト方位角θbが225度である場合には、チルト方位角θbが45度である場合にリバースチルトドメインが発生する要件(1)〜(3)のうち、要件(2)を次のように修正する。すなわち、
(2)nフレームにおいて、当該明画素(印加電圧高)が、隣接する暗画素(印加電圧低)に対して、液晶分子におけるチルト方位の上流側に相当する右上側、右側または上側に位置する場合に、
と修正する。なお、要件(1)および要件(3)についての変更はない。
したがって、チルト方位角θbが225度であれば、nフレームにおいて、暗画素と明画素とが隣接する場合であって、当該暗画素が、当該明画素に対して反対に左下側、左側または下側に位置する場合、当該暗画素に相当する液晶素子に対し、液晶分子が不安定な状態とならないような措置を施してやればよい。
このためには、映像処理回路30における補正部316が、動き検出部306によって検出された適用境界のうち、暗画素が下側に位置し明画素が上側に位置する部分と、暗画素が左側に位置し明画素が右側に位置する部分のリスク境界に基づいて映像信号を補正するとよい。
チルト方位角θbが225度である場合、図14(2)で示される画像が、オーバードライブ駆動に係る補正条件を満たすときには、図16(c)に示されるリスク境界に接している黒画素の階調レベルが階調レベルc1に補正されることがある。補正部316は、ここからオーバードライブ駆動に係る補正条件を満たすか否かで補正対象の暗画素を特定するが、この特定の仕方はすでに説明したとおりである。
このため、チルト方位角θbが90度である場合には、チルト方位角θbが45度である場合にリバースチルトドメインが発生する要件(1)〜(3)のうち、として、要件(2)を次のように修正する。すなわち、
(2)nフレームにおいて、当該明画素(印加電圧高)が、隣接する暗画素(印加電圧低)に対して、液晶分子におけるチルト方位の上流側に相当する左側のみならず、その左側で発生する領域の影響を受ける上側または下側に位置する場合に、
と修正する。なお、要件(1)および要件(3)についての変更はない。したがって、チルト方位角θbが90度であれば、nフレームにおいて、暗画素と明画素とが隣接する場合であって、当該暗画素が、当該明画素に対して反対に右側、下側または上側に位置する場合、当該暗画素に相当する液晶素子に対し、液晶分子が不安定な状態とならないような措置を施してやればよい。
チルト方位角θbが90度である場合、図14(2)で示される画像は、オーバードライブ駆動に係る補正条件を満たす場合、図16(b)に示されるリスク境界に接している黒画素の階調レベルが階調レベルc1に補正される対象となる。補正部316は、ここからオーバードライブ駆動に係る補正条件を満たすか否かで補正対象の暗画素を特定するが、この特定の仕方はすでに説明したとおりである。
この構成によれば、チルト方位角θbが90度である場合、映像信号Vid-inで規定される画像において黒画素からなる領域が上方向、右上方向、右方向、右下方向または下方向のいずれかに1画素だけ移動することによって、黒画素から白画素に変化する部分が存在しても、液晶パネル100では、液晶分子が不安定な状態から白画素へと直接的に変化せず、一旦、階調レベルc1に相当する電圧Vc1の印加によって強制的に液晶分子が安定した状態を経た後に、白画素に変化するので、リバースチルトドメインの発生を抑えることが可能となる。
次に、本発明の第2実施形態について説明する。この実施形態でも、ノーマリーブラックモードであることを前提として説明する。このことは、特に断りのない限り、以降の各実施形態でも同じである。また、以下の説明において、第1実施形態と同じ構成については同一の符号を付して表し、その詳細な説明については適宜省略する。上述した第1実施形態では、映像処理回路30は、境界補正条件を満たす暗画素のみについて階調レベルc1に補正していたが、適用境界に該当するリスク境界に接する暗画素から、このリスク境界の反対側へ連続する2以上の予め定められた数の暗画素も階調レベルc1に補正する対象とする。
このように、本実施形態の映像処理回路30が第1実施形態の構成と相違する部分は、補正部316において補正対象とする暗画素の数が変更された点にある。
判別部3162は、これらの判別結果がいずれも「Yes」である場合に、出力信号のフラグQを「1」として出力し、その判別結果がいずれか1つでも「No」であれば「0」として出力する。さらに、この実施形態の判別部3162は、「Yes」と判別した場合、適用境界に該当するリスク境界の反対方向へ連続する暗画素であって映像信号Vid-oveで示される画素の階調レベルが階調範囲aに属し、そのリスク境界から当該画素までの距離が(K+1)画素以内である暗画素を、境界補正条件を満たすものとして扱う。そして、判別部3162は、境界補正条件を満たす暗画素のうち、オーバードライブ駆動が行われない画素(つまり、OD補正条件を満たす画素)について、フラグQの値を「1」として出力する。本実施形態では、K=1とする。
なお、リスク境界に接するもの以外の画素についても、判別部3162は、前フレーム状態判別部314の出力信号vol_sigに基づいてOD補正条件を満たすか否かを判別する。
置換部3164は、フラグQが「1」である場合に、暗画素に対して階調レベルc1よりも暗いレベルが指定されていたときには、この暗画素について階調レベルc1に置換する。
前フレームの映像信号Vid-inで示される画像が例えば図14(1)に示されるとおりであって、現フレームの映像信号Vid-inで示される画像が例えば図14(2)に示されるとおりである場合、θb=45度であるとき、境界補正条件を満たす画素は図20(a)に示されるようになる。
したがって、図21に示す例では、補正部316は暗画素Pix1,Pix2,Pix5の映像信号をc1に補正する(補正前がc1より暗い階調レベルである場合のみ)が(「○」で図示)、Pix3,Pix4,Pix6の映像信号を補正しない(「×」で図示)。
本実施形態によれば、液晶パネル100が2倍速以上される場合等、液晶素子の応答時間が、表示画面が更新される時間間隔より長くなる場合でも、補正対象とする暗画素群の数を適切に設定することで、上述したリバースチルトドメインに起因する表示上の不具合の発生を事前に回避することが可能となる。また、本実施形態によれば、映像信号の補正による印加電圧の変化を目立たなくすることができる。
この実施形態の構成によれば、上記以外にも第1実施形態と同等の効果を奏する。
次に、本発明の第3実施形態について説明する。
この実施形態では、第1実施形態の構成において、境界補正条件を満たす暗画素に代えて、境界補正条件を満たす明画素の映像信号を補正する。この実施形態では、暗画素についての補正は行わない。よって、この実施形態では、上述した「(3)nフレームにおいて当該明画素に変化する画素が、1フレーム前の(n−1)フレームでは、液晶分子が不安定な状態」を抑制するために暗画素の階調レベルを上げる代わりに、「(1)nフレームに着目したときに暗画素と明画素とが隣接して、すなわち、印加電圧が低い状態の画素と印加電圧が高い状態の画素とが隣接して、横電界が強くなる」という要件に着目して、横電界を抑制する。すなわち、映像処理回路30は、リスク境界に接する明画素に対応する液晶素子120への印加電圧を低くするよう補正することにより、リスク境界を挟んで隣接する明画素および暗画素間に生じる横電界を抑制する。OD補正条件に関する内容は上述した第1および第2実施形態と共通する。
前フレーム状態判別部314は、フレームメモリー302に記憶された前フレームの映像データを読み出して、前フレームの映像信号Vid-inを取得する。そして、前フレーム状態判別部314は、フレームメモリー302から出力された映像信号Vid-inで示される画素に対して指定される印加電圧が、第2閾値以上であるか否かを判別し、判別結果を示す出力信号vol_sigを出力する。この第2閾値という電圧は、階調レベルPXHVに対応する印加電圧である。階調レベルPXHVは、あらかじめ決められた電圧レベルに対応する階調レベルであるが、現フレームの階調範囲bにある明画素に対して、印加電圧を高くする方向に振るオーバードライブ駆動が行われることがあるか否かの指標となる値に決められている。つまり、前フレーム状態判別部314は、前フレームの映像信号Vid -inの階調レベルが現フレームにおいてオーバードライブ駆動が行われることがないような階調レベルPXHV以上である場合には、オーバードライブ駆動が行われないことを示す出力信号vol_sigを出力する。なお、階調レベルPXHVは例えば階調レベルc2と同一であるが、実験等により求められた適切な値に予め決められているとよい。
置換部3164は、判別部3162から供給されるフラグQが“1”である場合に、フラグQが「1」であるときの明画素に対して、映像信号Vid-oveで指定される明画素の階調レベルc2の映像信号に置換して、映像信号Vid-outとして出力するものである。階調レベルc2は、液晶素子120への印加電圧Vc2(第4電圧)に対応し、閾値Vth2を下回り、且つ閾値Vth1以上を上回るいずれかの印加電圧により得られる。ただし、この印加電圧Vc2は、補正を施さない場合の明度から10%以内の変化で収まることが好ましい。
なお、置換部3164は、判別部3162から供給されるフラグQが“0”であるときや、フラグQが「1」であるときの明画素に対して階調レベルc2よりも暗いレベルが指定されていたときには、階調レベルを置換することなく、映像信号Vid-oveをそのまま映像信号Vid-outとして出力する。
現フレームに対し1フレーム前の映像信号Vid-inで示される画像が例えば図14(1)に示されるとおりであって、現フレームの映像信号Vid-inで示される画像が例えば図14(2)に示されるとおりである場合に、θb=45度であるとき、境界補正条件を満たす画素は図22(a)に示されるとおりである。
ここで、補正部316の補正処理について図23を用いて説明する。図23は、図17に対応し、(n−1)フレームの映像信号Vid-oveおよびnフレームの映像信号Vid-oveにおけるある行の一部分の画素列を例示したものであり、図中左右方向(水平方向)に画素が配列される。図23(a)は、nフレームの映像信号Vid-oveを補正しない場合を例示したものであり、図23(b)は、nフレームの映像信号Vid-oveを補正した場合を例示したものである。図23に示すように、適用境界に該当するリスク境界に接する明画素Pix1〜Pix3は、境界補正条件を満たしている。しかしながら、図23に「OD駆動」と示した明画素Pix1,Pix3については、オーバードライブ駆動の対象であり、OD補正条件を満たさない。明画素Pix1,Pix3は、液晶の応答速度を引き上げるためにオーバードライブ駆動が行われるのであるから、補正部316の補正対象から除外される。
したがって、補正部316は、前フレームの映像信号Vid-inの階調レベルがPXHV以上である明画素をOD補正条件を満たすものとして、境界補正条件を満たす明画素の階調レベルをc2とするように、映像信号Vid-outを補正する(「○」で図示)。一方、補正部316は、前フレームの映像信号Vid-inの階調レベルがPXHVを下回る暗画素はOD補正条件を満たさないものとして、境界補正条件を満たすものであったとしても映像信号Vid-outを補正しない(「×」で図示)。よって、図23に示す例では、補正部316は明画素Pix2の階調レベルをc2に補正するが、Pix1,Pix3の映像信号を補正しない。
これにより、リスク境界を挟んで隣接する明画素と暗画素との電位差が小さく抑制されて横電界が低減されるので、横電界を原因とするリバースチルトドメインの発生が抑制されるし、それ以外にも、上述した第1実施形態の構成と同等の効果を奏する。
次に、本発明の第4実施形態について説明する。
上述した第3実施形態では、映像処理回路30は、境界補正条件を満たす明画素のみについて階調レベルc2に補正していたが、リスク境界に接する明画素からこのリスク境界の反対側へ連続する2以上の予め定められた数の明画素も階調レベルc2に補正する対象とする。
このように、本実施形態の映像処理回路30が第3実施形態の構成と相違する部分は、補正部316において補正対象とする明画素の数が変更された点にある。
なお、この実施形態においても暗画素についての補正は行わないものとする。
判別部3162は、これらの判別結果がいずれも「Yes」である場合に、出力信号のフラグQを「1」として出力し、その判別結果がいずれか1つでも「No」であれば「0」として出力する。さらに、判別部3162は、「Yes」と判別した場合、適用境界に該当するリスク境界の反対方向へ連続する明画素であって映像信号Vid-oveで示される画素の階調レベルが階調範囲bに属し、そのリスク境界から当該画素までの距離が(K+1)画素以内である明画素を、境界補正条件を満たすものとして扱う。そして、判別部3162は、境界補正条件を満たす明画素のうち、オーバードライブ駆動が行われない画素(つまり、OD補正条件を満たす画素)について、フラグQの値を「1」として出力する。本実施形態では、K=1とする。
なお、リスク境界に接するもの以外の画素についても、判別部3162は前フレーム状態判別部314の出力信号vol_sigに基づいてOD補正条件を満たすか否かを判別する。
置換部3164は、フラグQが「1」である場合に、明画素について階調レベルc2に置換する。
現フレームに対し1フレーム前の映像信号Vid-inで示される画像が例えば図14(1)に示されるとおりであって、現フレームの映像信号Vid-inで示される画像が例えば図14(2)に示されるとおりである場合、θb=45度であるとき、境界補正条件を満たす画素は図24(a)に示されるように表される。
したがって、図25に示す例では、補正部316は明画素Pix1,Pix3,Pix4の映像信号をc2に補正するが(「○」で図示)、Pix2,Pix5,Pix6の映像信号を補正しない(「×」で図示)。
このように、液晶素子120のチルト方位によって定まる暗画素を補正対象としているので、本来の画像からの変化を抑制しつつ、リバースチルトドメインの発生を抑制し得る。また、液晶素子の応答時間が、表示画面が更新される時間間隔より長い場合でも、リバースチルトドメインの発生を抑えることが可能となる点では、上述の第2実施形態の構成と同等の効果を奏する。
次に、本発明の第5実施形態について説明する。
以下の説明において、第1実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。この実施形態では、第1実施形態で説明した暗画素の補正と、第3実施形態で説明した明画素の補正との両方を行う。つまり、この実施形態の映像処理回路30は、上記(1)および(3)の条件を満たさないようにするために映像信号を補正する。
詳細には、ノーマリーブラックモードを例にとると、算出部322は、映像信号Vid-oveで示される画素がリスク境界に接している場合に、第1に、その画素が暗画素であれば、その暗画素について階調レベルc1を算出して出力し、第2に、その画素が明画素であれば、その明画素について階調レベルc2を算出して出力する。
補正部316において、判別部3162は、具体的には、判別部3162は、(I)オーバードライブ制御部304からの映像信号Vid-oveで示される画素が明画素または暗画素であり、(II)OR回路310(動き検出部306)から出力される境界情報mov_edgeが適用境界であることを示すとともに、(III)リスク境界検出部312から出力される境界情報rsk_edgeがリスク境界であることを示し、さらに、(IV)前フレームの映像信号で指定される印加電圧がオーバードライブ駆動が行われないことを出力信号vol_sigが示す場合に、着目した画素が補正条件を満たすと判別する。判別部3162は、これらの判別結果がいずれも「Yes」である場合に、出力信号のフラグQを「1」として出力し、その判別結果がいずれか1つでも「No」であれば「0」として出力する。このうち、(I)〜(III)が境界補正条件であり、(IV)がOD補正条件である。
現フレームに対し1フレーム前の映像信号Vid-inで示される画像が例えば図14(1)に示されるとおりであって、現フレームの映像信号Vid-inで示される画像が例えば図14(2)に示されるとおりである場合、θb=45度であるとき、境界補正条件を満たす画素は図27(a)に示されるように表される。
ここで、補正部316の補正処理について図28を用いて説明する。図28は、図17に対応し、(n−1)フレームの映像信号Vid-oveおよびnフレームの映像信号Vid-oveにおけるある行の一部分の画素列を例示したものであり、図中左右方向(水平方向)に画素が配列される。図28(a)は、nフレームの映像信号Vid-oveを補正しない場合を例示したものであり、図28(b)は、nフレームの映像信号Vid-oveを補正した場合を例示したものである。図28に示すように、適用境界に該当するリスク境界に接する暗画素および明画素Pix1〜Pはix6、境界補正条件を満たしている。しかしながら、図28に「OD駆動」と示した明画素Pix1,Pix5および暗画素Pix4については、オーバードライブ駆動の対象であり、OD補正条件を満たさない。
したがって、補正部316は、明画素Pix1,Pix5および暗画素Pix4については、横電界を低減させるための映像信号の補正をしないで(「×」で図示)、それ以外の画素については横電界を低減させるための映像信号の補正をする(「○」で図示)。
この実施形態によれば、上述の第1および3実施形態の両方と同等の効果を奏するとともに、リスク境界を挟んで隣接する明画素および暗画素間に生じる横電界をさらに抑制して、リバースチルトドメインの発生をより一層抑制することができる。
次に、本発明の第6実施形態について説明する。
上述した第5実施形態では、映像処理回路30は、境界補正条件を満たす暗画素および明画素のみについて階調レベルc1,c2に補正していたが、リスク境界に接する暗画素/明画素からこのリスク境界の反対側へ連続する2以上の予め定められた数の暗画素/明画素も映像信号を補正する対象とする。
以下の説明において、第5実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。この実施形態の映像処理回路30が、上述の第5実施形態の映像処理回路30と相違する部分は、算出部322の算出内容、および判別部3162の判別内容が変更された点にある。
判別部3162は、これらの判別結果がいずれも「Yes」である場合に、出力信号のフラグQを「1」として出力し、その判別結果がいずれか1つでも「No」であれば「0」として出力する。さらに、判別部3162は、「Yes」と判別した場合、適用境界に該当するリスク境界の反対方向へ連続する暗画素/明画素であって映像信号Vid-oveで示される画素の階調レベルが階調範囲a/bに属し、そのリスク境界から当該画素までの距離が(K+1)画素以内である暗画素/明画素を、境界補正条件を満たすものとして扱う。そして、判別部3162は、境界補正条件を満たす暗画素/明画素のうち、オーバードライブ駆動が行われない画素(つまり、OD補正条件を満たす画素)について、フラグQの値を「1」として出力する。本実施形態では、K=1とする。
置換部3164は、フラグQが「1」である場合に、映像信号Vid-oveで暗画素に対して階調レベルc1よりも暗いレベルが指定されていたときには、この暗画素について算出部322から出力される階調レベルc1に置換し、これを映像信号Vid-outとして出力する。また、置換部3164は、フラグQが「1」である場合に、映像信号Vid-oveで明画素に対して算出部322から出力される階調レベルc2に置換し、これを映像信号Vid-outとして出力する。
現フレームに対し1フレーム前の映像信号Vid-inで示される画像が例えば図14(1)に示されるとおりであって、現フレームの映像信号Vid-inで示される画像が例えば図14(2)に示されるとおりである場合、θb=45度であるとき、境界補正条件を満たす画素は図29(a)に示されるように表される。
この実施形態の構成によれば、第5実施形態と同等の効果を奏するとともに、第2および第4実施形態と同じ理由により、液晶素子の応答時間が、表示画面が更新される時間間隔より長い場合でも、リバースチルトドメインの発生を抑えることが可能となる。
次に、本発明の第7実施形態について説明する。
以下の説明において、第6実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。この実施形態の映像処理回路30が、上述の第6実施形態の映像処理回路30と相違する部分は、動き検出部306の検出内容が変更された点にある。
上述した第6実施形態では、適用境界に該当するリスク境界を挟んで互いに隣接する複数の明画素および複数の暗画素について映像信号を補正していた。これに対し、この実施形態では、動き検出部306は、現フレームにおいて暗画素と明画素とが隣接する境界を検出し、該検出した境界のうち、1フレーム前の境界から1画素分だけ移動したものを適用境界として決定する。図36を用いて既に説明したように、液晶パネル100が、映像信号Vid-inの供給速度と等倍速で駆動される場合において、明画素を背景とした暗画素の領域がフレーム毎に2画素以上ずつ移動するときに、このような尾引き現象は顕在化しない(または、視認されにくい)。そこで、補正部316は、このような1画素分だけ移動したリスク境界の隣接画素が補正対象とする。そのために、動き検出部306は、現フレームの映像信号Vid-inで示される画像の境界のうち、前フレームの映像信号Vid-inで示される画像の境界から1画素分移動した境界を適用境界として検出し、前フレームから移動していない境界、および、2画素以上移動した境界を、適用境界として検出しない。これにより、補正部316は、リバースチルトドメインがより発生しやすい箇所に絞り込んで補正部316が補正することができる。これにより、映像信号の変更を更に抑えつつリバースチルトドメインの発生を効果的に抑えることができる。
なお、動き検出部306は上述した第6実施形態と同じように動作し、補正部316が画素分だけ移動したリスク境界の隣接画素を特定してもよい。
なお、この実施形態の構成においても、上述した第6実施形態と同等の効果を奏する。また、1画素分だけ移動した境界のみを適用境界とする構成は、上述した第1〜第5実施形態の構成にも適用可能である。
(変形例1)TN方式
上述した実施形態では、液晶105にVA方式を用いた例について説明した。そこで次に、液晶105にTN方式とした例について説明する。
図32(a)は、液晶パネル100における2×2の画素を示す図であり、図32(b)は、図32(a)におけるp−q線を含む垂直面で破断したときの簡易断面図である。
これらの図に示すように、TN方式の液晶分子は、画素電極118とコモン電極108との電位差がゼロである状態において、チルト角がθaであって、チルト方位角がθb(=45度)で、初期配向しているものとする。TN方式は、VA方式とは反対に、基板水平方向に傾斜するので、TN方式のチルト角θaは、VA方式の値よりも大きい。
このため、液晶105にTN方式を用いるとともに、ノーマリーホワイトモードとしたとき、液晶素子120の印加電圧と透過率との関係は、図7(b)に示されるようなV−T特性で表され、印加電圧が高くなるにつれて透過率が減少する。ただし、液晶素子120の印加電圧が電圧Vc1を下回るときに、液晶分子が不安定状態となる点においては、ノーマリーブラックモードと変わりはない。
しかしながら、白画素の画素電極118(Wt)と黒画素の画素電極118(Bk)との間隙で生じる電位差は、黒画素の画素電極118(Bk)とコモン電極108との間で生じる電位差と同程度である上に、画素電極同士の間隙が画素電極118とコモン電極108との間隙よりも狭い。よって、電界の強度で比較すると、画素電極118(Wt)と画素電極118(Bk)との間隙で生じる横電界は、画素電極118(Bk)とコモン電極108との間隙で生じる縦電界よりも強い。
右上の画素は、(n−1)フレームにおいて液晶分子が不安定な状態の白画素であっため、液晶分子が縦電界の強度に応じて傾斜するまでに時間がかかる。一方、黒レベルの電圧が画素電極118(Bk)に印加されたことによる縦電界よりも、隣接する画素電極118(Wt)からの横電界の方が強いので、黒になろうとしている画素では、図31(b)に示すように、白画素に隣接する側の液晶分子Rvが、縦電界にしたがって傾斜しようとする他の液晶分子よりも時間的に先んじてリバースチルト状態となる。
先にリバースチルト状態となった液晶分子Rvは、縦電界にしたがって破線のように基板水平方向に起立しようとする他の液晶分子の動きに悪影響を与える。このため、黒に変化すべき画素においてリバースチルトが発生する領域は、図33(c)に示すように、黒に変化すべき画素と白画素との間隙にとどまらず、その間隙から黒に変化すべき画素を浸食する形で広範囲に拡がる。
したがって、図33に示した内容から、黒に変化しようとする着目画素の周辺が白画素であった場合、当該着目画素に対して白画素が左下側、左側および下側で隣接するとき、当該着目画素では、リバースチルトが左辺および下辺に沿った内周領域にて発生することになる。
一方、2×2の4画素のうち、左下において白から黒に変化する画素では、液晶分子の初期配向方向が横電界の影響を受けにくい方向であるので、縦電界が加わっても、リバースチルト状態となる液晶分子がほとんど存在しない。このため、左下画素では、縦電界の強度が大きくなるにつれて、液晶分子が基板面の垂直方向に図32(b)において破線で示すように正しく起立する結果、目的である黒画素に変化するので、表示品位の劣化が発生しないことになる。
(2)nフレームにおいて、当該暗画素(印加電圧高)が、隣接する明画素(印加電圧低)に対して右上側、右側または上側に位置する場合に、
(3)nフレームにおいて当該暗画素に変化する画素は、1フレーム前の(n−1)フレームでは、液晶分子が不安定な状態にあったとき
nフレームにおいて当該暗画素でリバースチルトが発生する、ということになる。
したがって、この発生状態を、(n+1)フレームを基準として考え直した場合、画像の動きによって、(n+1)フレームにおいて暗画素が上記位置関係を満たすことになっても、変化前のnフレームにおいて、当該画素の液晶分子が不安定な状態にならないような措置を施してやればよい、ということになる。
ノーマリーホワイトモードでは、ノーマリーブラックモードとは反対に、階調レベルが高い(明るい)ほど、液晶素子の印加電圧が低くなる点を考慮すれば、映像処理回路30の構成を、次のように変更すればよいことになる。
すなわち、nフレームにおいて、映像処理回路30におけるリスク境界検出部312が、暗画素が下側に位置し明画素が上側に位置する部分と、暗画素が左側に位置し明画素が右側に位置する部分と、を抽出して、リスク境界として検出する構成であればよい。補正部316がこのリスク境界に基づいて映像信号を補正する画素については、上述の第1〜第7実施形態で説明したとおりである。
なお、この例では、TN方式においてチルト方位角θbを45度とした例を説明したが、リバースチルトドメインの発生方向がVA方式と逆になる点を考慮すれば、チルト方位角θbが45度以外の角度である場合の措置、そのための構成についても、いままでの説明から容易に類推できるはずである。
なお、ここではVA方式であってチルト方位角θbを45度とした場合を例にとって説明したが、VA方式であってチルト方位角θbを225度とした場合についても同様である。
上述した実施形態において、映像処理回路30は、暗画素について前フレームの映像信号Vid-inの階調レベルがPXLV以下である場合にオーバードライブ駆動が行われないと判別し、また、明画素について前フレームの映像信号Vid-inの階調レベルがPXHV以上である場合にオーバードライブ駆動が行われないと判別していた。これに代えて、以下のようにしてオーバードライブ駆動の対象である画素を判別してもよい。
補正部316は、オーバードライブ制御部304により出力された前フレームの映像信号Vid-oveにより指定される印加電圧(映像信号で指定される階調レベルと換言される。)に基づいて、オーバードライブ駆動が行われる明画素や暗画素を判別してもよい。この場合も、上述の実施形態と同様、補正部316は、暗画素については前フレームの映像信号Vid-oveで指定される液晶素子の印加電圧が第1閾値以下である場合に、オーバードライブ駆動の対象である画素と判別し、明画素については前フレームの映像信号Vid-oveで指定される液晶素子の印加電圧が第2閾値以上である場合に、オーバードライブ駆動の対象である画素と判別するとよい。第1,2閾値の印加電圧に対応する映像信号の階調レベルは、上述した階調レベルPXLX,PXHVとは異なるものであってよい。また、補正部316は、前フレームよりもさらに前のフレームの映像信号を用いて、オーバードライブ駆動の有無を判別してもよい。
本発明においては、オーバードライブ駆動の対象である画素を除外して横電界を抑えるための補正をすればよいから、その画素の判別方法は前掲の方法に限定されない。
上述した実施形態において、動き検出部306やリスク境界検出部312は、オーバードライブ制御部304により出力された映像信号Vid-oveに基づいて所定の境界を検出していたが、オーバードライブ制御後ではなく、映像処理回路30に入力された映像信号Vid-inを用いて検出してもよい。この場合、映像処理回路30にあっては、映像信号Vid-oveが適用境界やリスク境界の検出には用いられないことになる。
上述した実施形態において、映像処理回路30は遅延回路308およびOR回路310を有していたが、これは現フレーム(nフレーム)のほか、それ以降のフレーム(n+1フレーム以降)にわたって同一箇所で横電界を低減させないための補正を加えるためのものである。一方で、本発明においてこれらに相当する構成は必須でないので、省略して構わない。
上述した各実施形態において、映像信号Vid-inは、画素の階調レベルを指定するものとしたが、液晶素子の印加電圧を直接的に指定するものとしてもよい。映像信号Vid-inが液晶素子の印加電圧を指定する場合、指定される印加電圧によって境界を判別して、電圧を補正する構成とすればよい。
上述した第2、第4、第6および第7実施形態のそれぞれにおいて、補正対象となる明画素や暗画素の各画素の階調レベルはそれぞれ同じでなくてもよい。また、第6,7実施形態において、補正対象となる明画素の数と暗画素との数(Kの値)が相違していてもよい。
また、各実施形態において、液晶素子120は、透過型に限られず、反射型であってもよい。
次に、上述した実施形態に係る液晶表示装置を用いた電子機器の一例として、液晶パネル100をライトバルブとして用いた投射型表示装置(プロジェクター)について説明する。図35は、このプロジェクターの構成を示す平面図である。
この図に示すように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(赤)色、G(緑)色、B(青)色の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したがって、各原色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。
Claims (12)
- 画素電極とコモン電極とで液晶を挟持して液晶素子が構成された画素毎に印加電圧を指定する映像信号が入力されるとともに、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
入力された映像信号を現フレームおよび現フレームよりも1つ前のフレームのそれぞれについて解析し、各画素の前記印加電圧の変化に応じてオーバードライブ駆動を行うための現フレームの映像信号を生成して出力するオーバードライブ制御ステップと、
入力された映像信号において前記印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも大きい第2電圧以上である第2画素との境界のうち、前記1つ前のフレームから現フレームにかけて変化する境界を検出する第1境界検出ステップと、
入力された現フレームの映像信号で指定される前記第1画素と前記第2画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出する第2境界検出ステップと、
前記オーバードライブ制御ステップで出力された現フレームの映像信号において、前記第1境界検出ステップで検出された境界のうち、前記第2境界検出ステップで検出されたリスク境界に接する前記第1および第2画素の少なくとも一方の画素に対応する液晶素子への印加電圧を指定する映像信号を、前記オーバードライブ駆動が行われる画素を補正対象から除外して、当該第1および第2画素で生じる横電界を低減させるように補正する補正ステップと
を備え、
前記補正ステップにおいて、
前記1つ前のフレームの映像信号で指定される印加電圧が予め定められた第1閾値以下である前記第1画素について、当該第1画素に対応する液晶素子への印加電圧が前記第1電圧よりも低い第3電圧を下回る場合に、当該第1画素の印加電圧を前記第3電圧以上とするよう補正する
ことを特徴とする映像処理方法。 - 画素電極とコモン電極とで液晶を挟持して液晶素子が構成された画素毎に印加電圧を指定する映像信号が入力されるとともに、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
入力された映像信号を現フレームおよび現フレームよりも1つ前のフレームのそれぞれについて解析し、各画素の前記印加電圧の変化に応じてオーバードライブ駆動を行うための現フレームの映像信号を生成して出力するオーバードライブ制御ステップと、
入力された映像信号において前記印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも大きい第2電圧以上である第2画素との境界のうち、前記1つ前のフレームから現フレームにかけて変化する境界を検出する第1境界検出ステップと、
入力された現フレームの映像信号で指定される前記第1画素と前記第2画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出する第2境界検出ステップと、
前記オーバードライブ制御ステップで出力された現フレームの映像信号において、前記第1境界検出ステップで検出された境界のうち、前記第2境界検出ステップで検出されたリスク境界に接する前記第1および第2画素の少なくとも一方の画素に対応する液晶素子への印加電圧を指定する映像信号を、前記オーバードライブ駆動が行われる画素を補正対象から除外して、当該第1および第2画素で生じる横電界を低減させるように補正する補正ステップと
を備え、
前記補正ステップにおいて、
前記オーバードライブ制御ステップで出力された前記1つ前のフレームの映像信号で指定される印加電圧が予め定められた第1閾値以下である前記第1画素について、当該第1画素に対応する液晶素子への印加電圧が前記第1電圧よりも低い第3電圧を下回る場合に、当該第1画素の印加電圧を前記第3電圧以上とするよう補正する
ことを特徴とする映像処理方法。 - 前記補正ステップにおいて、
前記第1境界検出ステップで検出された境界のうち、前記第2境界検出ステップで検出されたリスク境界に接する前記第1画素から、当該リスク境界の反対側へ連続する2以上の予め定められた数の前記第1画素について、前記オーバードライブ駆動が行われない画素に対応する液晶素子への印加電圧が前記第3電圧を下回る場合に、前記第3電圧以上とするよう補正する
ことを特徴とする請求項1または2に記載の映像処理方法。 - 前記補正ステップにおいて、
前記1つ前のフレームの映像信号で指定される印加電圧が予め定められた第2閾値以上である前記第2画素について、当該第2画素に対応する液晶素子への印加電圧を、前記第1電圧を上回り前記第2電圧を下回る第4電圧とするよう補正する
ことを特徴とする請求項1から3のいずれかに記載の映像処理方法。 - 前記補正ステップにおいて、
前記オーバードライブ制御ステップで出力された前記1つ前のフレームの映像信号で指定される印加電圧が予め定められた第2閾値以上である前記第2画素について、当該第2画素に対応する液晶素子への印加電圧を、前記第1電圧を上回り前記第2電圧を下回る第4電圧とするよう補正する
ことを特徴とする請求項1から3のいずれかに記載の映像処理方法。 - 前記補正ステップにおいて、
前記第1境界検出ステップで検出された境界のうち、前記第2境界検出ステップで検出されたリスク境界に接する前記第2画素から、当該リスク境界の反対側へ連続する2以上の予め定められた数の前記第2画素について、前記オーバードライブ駆動が行われない画素に対応する液晶素子への印加電圧を、前記第1電圧を上回り前記第2電圧を下回る第4電圧とするよう補正する
ことを特徴とする請求項1から5のいずれかに記載の映像処理方法。 - 前記補正ステップにおいて、
前記第1境界検出ステップで検出された境界のうち、前記1つ前のフレームから現フレームにかけて1画素分だけ移動したリスク境界に接する画素を、前記横電界を低減させるための補正対象とする
ことを特徴とする請求項1から6のいずれかに記載の映像処理方法。 - 画素電極とコモン電極とで液晶を挟持して液晶素子が構成された画素毎に液晶素子の印加電圧を指定する映像信号が入力されるとともに、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
入力された映像信号を現フレームおよび現フレームよりも1つ前のフレームのそれぞれについて解析し、各画素の前記印加電圧の変化に応じてオーバードライブ駆動を行うための現フレームの映像信号を生成して出力するオーバードライブ制御部と、
入力された映像信号において前記印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも大きい第2電圧以上である第2画素との境界のうち、前記1つ前のフレームから現フレームにかけて変化する境界を検出する第1境界検出部と、
入力された現フレームの映像信号で指定される前記第1画素と前記第2画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出する第2境界検出部と、
前記オーバードライブ制御部により出力された現フレームの映像信号において、前記第1境界検出部により検出された境界のうち、前記第2境界検出部により検出されたリスク境界に接する前記第1および第2画素の少なくとも一方の画素に対応する液晶素子への印加電圧を指定する映像信号を、前記オーバードライブ駆動が行われる画素を補正対象から除外して、当該第1および第2画素で生じる横電界を低減させるように補正する補正部と
を備え、
前記補正部は、
前記1つ前のフレームの映像信号で指定される印加電圧が予め定められた第1閾値以下である前記第1画素について、当該第1画素に対応する液晶素子への印加電圧が前記第1電圧よりも低い第3電圧を下回る場合に、当該第1画素の印加電圧を前記第3電圧以上とするよう補正する
ことを特徴とする映像処理回路。 - 画素電極とコモン電極とで液晶を挟持して液晶素子が構成された画素毎に液晶素子の印加電圧を指定する映像信号が入力されるとともに、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
入力された映像信号を現フレームおよび現フレームよりも1つ前のフレームのそれぞれについて解析し、各画素の前記印加電圧の変化に応じてオーバードライブ駆動を行うための現フレームの映像信号を生成して出力するオーバードライブ制御部と、
入力された映像信号において前記印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも大きい第2電圧以上である第2画素との境界のうち、前記1つ前のフレームから現フレームにかけて変化する境界を検出する第1境界検出部と、
入力された現フレームの映像信号で指定される前記第1画素と前記第2画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出する第2境界検出部と、
前記オーバードライブ制御部により出力された現フレームの映像信号において、前記第1境界検出部により検出された境界のうち、前記第2境界検出部により検出されたリスク境界に接する前記第1および第2画素の少なくとも一方の画素に対応する液晶素子への印加電圧を指定する映像信号を、前記オーバードライブ駆動が行われる画素を補正対象から除外して、当該第1および第2画素で生じる横電界を低減させるように補正する補正部と
を備え、
前記補正部は、
前記オーバードライブ制御部により出力された前記1つ前のフレームの映像信号で指定される印加電圧が予め定められた第1閾値以下である前記第1画素について、当該第1画素に対応する液晶素子への印加電圧が前記第1電圧よりも低い第3電圧を下回る場合に、当該第1画素の印加電圧を前記第3電圧以上とするよう補正する
ことを特徴とする映像処理回路。 - 第1基板に複数の画素の各々に対応して設けられた画素電極と第2基板に設けられたコモン電極とにより液晶が挟持された液晶素子を有する液晶パネルと、
画素毎に液晶素子の印加電圧を指定する映像信号が入力されるとともに、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路と
を備え、
前記映像処理回路は、
入力された映像信号を現フレームおよび現フレームよりも1つ前のフレームのそれぞれについて解析し、各画素の前記印加電圧の変化に応じてオーバードライブ駆動を行うための現フレームの映像信号を生成して出力するオーバードライブ制御部と、
入力された映像信号において前記印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも大きい第2電圧以上である第2画素との境界のうち、前記1つ前のフレームから現フレームにかけて変化する境界を検出する第1境界検出部と、
入力された現フレームの映像信号で指定される前記第1画素と前記第2画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出する第2境界検出部と、
前記オーバードライブ制御部により出力された現フレームの映像信号において、前記第1境界検出部により検出された境界のうち、前記第2境界検出部により検出されたリスク境界に接する前記第1および第2画素の少なくとも一方の画素に対応する液晶素子への印加電圧を指定する映像信号を、前記オーバードライブ駆動が行われる画素を補正対象から除外して、当該第1および第2画素で生じる横電界を低減させるように補正する補正部と
を有し、
前記補正部は、
前記1つ前のフレームの映像信号で指定される印加電圧が予め定められた第1閾値以下である前記第1画素について、当該第1画素に対応する液晶素子への印加電圧が前記第1電圧よりも低い第3電圧を下回る場合に、当該第1画素の印加電圧を前記第3電圧以上とするよう補正する
ことを特徴とする液晶表示装置。 - 第1基板に複数の画素の各々に対応して設けられた画素電極と第2基板に設けられたコモン電極とにより液晶が挟持された液晶素子を有する液晶パネルと、
画素毎に液晶素子の印加電圧を指定する映像信号が入力されるとともに、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路と
を備え、
前記映像処理回路は、
入力された映像信号を現フレームおよび現フレームよりも1つ前のフレームのそれぞれについて解析し、各画素の前記印加電圧の変化に応じてオーバードライブ駆動を行うための現フレームの映像信号を生成して出力するオーバードライブ制御部と、
入力された映像信号において前記印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも大きい第2電圧以上である第2画素との境界のうち、前記1つ前のフレームから現フレームにかけて変化する境界を検出する第1境界検出部と、
入力された現フレームの映像信号で指定される前記第1画素と前記第2画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出する第2境界検出部と、
前記オーバードライブ制御部により出力された現フレームの映像信号において、前記第1境界検出部により検出された境界のうち、前記第2境界検出部により検出されたリスク境界に接する前記第1および第2画素の少なくとも一方の画素に対応する液晶素子への印加電圧を指定する映像信号を、前記オーバードライブ駆動が行われる画素を補正対象から除外して、当該第1および第2画素で生じる横電界を低減させるように補正する補正部と
を有し、
前記補正部は、
前記オーバードライブ制御部により出力された前記1つ前のフレームの映像信号で指定される印加電圧が予め定められた第1閾値以下である前記第1画素について、当該第1画素に対応する液晶素子への印加電圧が前記第1電圧よりも低い第3電圧を下回る場合に、当該第1画素の印加電圧を前記第3電圧以上とするよう補正する
ことを特徴とする液晶表示装置。 - 請求項10又は11に記載された液晶表示装置を有することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010263817A JP5601173B2 (ja) | 2010-11-26 | 2010-11-26 | 映像処理方法、映像処理回路、液晶表示装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010263817A JP5601173B2 (ja) | 2010-11-26 | 2010-11-26 | 映像処理方法、映像処理回路、液晶表示装置および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012113226A JP2012113226A (ja) | 2012-06-14 |
JP5601173B2 true JP5601173B2 (ja) | 2014-10-08 |
Family
ID=46497467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010263817A Active JP5601173B2 (ja) | 2010-11-26 | 2010-11-26 | 映像処理方法、映像処理回路、液晶表示装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5601173B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6083111B2 (ja) | 2012-01-30 | 2017-02-22 | セイコーエプソン株式会社 | 映像処理回路、映像処理方法、液晶表示装置および電子機器 |
JP5903954B2 (ja) | 2012-03-15 | 2016-04-13 | セイコーエプソン株式会社 | 映像処理回路、映像処理方法および電子機器 |
JP6078959B2 (ja) | 2012-03-16 | 2017-02-15 | セイコーエプソン株式会社 | 映像処理回路、映像処理方法および電子機器 |
JP6078965B2 (ja) | 2012-03-27 | 2017-02-15 | セイコーエプソン株式会社 | 映像処理回路、映像処理方法及び電子機器 |
JP6578686B2 (ja) * | 2015-03-18 | 2019-09-25 | セイコーエプソン株式会社 | 映像処理回路、電子機器及び映像処理方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3466832B2 (ja) * | 1996-10-01 | 2003-11-17 | シャープ株式会社 | カラー画像表示装置 |
JP2008281947A (ja) * | 2007-05-14 | 2008-11-20 | Toshiba Corp | 液晶表示装置 |
JP2009104055A (ja) * | 2007-10-25 | 2009-05-14 | Seiko Epson Corp | 駆動装置及び駆動方法、並びに電気光学装置及び電子機器 |
US20090153743A1 (en) * | 2007-12-18 | 2009-06-18 | Sony Corporation | Image processing device, image display system, image processing method and program therefor |
JP4720843B2 (ja) * | 2008-03-27 | 2011-07-13 | ソニー株式会社 | 映像信号処理回路、液晶表示装置及び投射型表示装置 |
JP4661965B2 (ja) * | 2009-02-18 | 2011-03-30 | ソニー株式会社 | 液晶表示装置 |
-
2010
- 2010-11-26 JP JP2010263817A patent/JP5601173B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012113226A (ja) | 2012-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5707973B2 (ja) | 映像処理方法、映像処理回路、液晶表示装置および電子機器 | |
JP5556234B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5229162B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5381807B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5370169B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5233920B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5720221B2 (ja) | 映像処理方法、映像処理回路、液晶表示装置および電子機器 | |
JP5304684B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5304669B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5370214B2 (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP5454092B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5381804B2 (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP6078965B2 (ja) | 映像処理回路、映像処理方法及び電子機器 | |
JP5601173B2 (ja) | 映像処理方法、映像処理回路、液晶表示装置および電子機器 | |
JP2012242798A (ja) | 補正電圧設定方法、映像処理方法、補正電圧設定装置、映像処理回路、液晶表示装置及び電子機器 | |
JP2012242797A (ja) | 映像処理方法、映像処理回路、液晶表示装置及び電子機器 | |
JP2011107497A (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP6083111B2 (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP2012168229A (ja) | 映像処理方法、映像処理回路、液晶表示装置および電子機器 | |
JP6201390B2 (ja) | 液晶表示装置及び電子機器 | |
JP5574000B2 (ja) | 信号処理装置、液晶表示装置、電子機器および信号処理方法 | |
JP5510580B2 (ja) | 信号処理装置、信号処理方法、液晶表示装置および電子機器 | |
JP2013156368A (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP2014219686A (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140722 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140804 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5601173 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |