JP2012168229A - 映像処理方法、映像処理回路、液晶表示装置および電子機器 - Google Patents

Abstract

【課題】横電界の影響による表示品位の低下を抑える。
【解決手段】映像処理回路３０は、ノーマリーブラックモードにおいて、入力された映像信号Ｖid-inで指定される階調レベルに対応する液晶素子の印加電圧が第１電圧を下回る暗画素と、第２電圧以上である明画素との境界の一部であって、液晶分子のチルト方位で定まるリスク境界を境界から検出し、検出したリスク境界に接する前記第１および第２画素で生じる横電界を低減させるように、当該第１画素から当該リスク境界の反対側へ連続するｍ_１個（ｍ_１は２以上の整数）の前記第１画素のうちｎ_１個（ただし、ｎ_１＜ｍ_１）の前記第１画素、及び当該第２画素から当該リスク境界の反対側へ連続するｍ_２個（ｍ_２は２以上の整数）のうちｎ_２個（ただし、ｎ_２＜ｍ_２）の前記第２画素の少なくとも一方の各画素に対応する液晶素子への印加電圧を指定する映像信号を補正する。
【選択図】図３

Description

本発明は、液晶パネルにおける表示上の不具合を低減する技術に関する。

液晶パネルは、一定の間隙に保たれた一対の基板によって液晶を挟持した構成である。
詳細には、液晶パネルは、一方の基板において画素毎に画素電極がマトリクス状に配列し
、他方の基板にコモン電極が各画素にわたって共通となるように設けられ、画素電極とコ
モン電極とで液晶を挟持した構成となっている。画素電極とコモン電極との間において、
階調レベルに応じた電圧を印加・保持させると、液晶の配向状態が画素毎に規定され、こ
れにより、透過率または反射率が制御される。したがって、上記構成では、液晶分子に作
用する電界のうち、画素電極からコモン電極に向かう方向（またはその反対方向）、すな
わち、基板面に対して垂直方向（縦方向）の成分だけが表示制御に寄与する、ということ
ができる。

ところで、近年のように小型化、高精細化のために画素ピッチが狭くなると、互いに隣
接する画素電極同士で生じる電界、すなわち基板面に対して平行方向（横方向）の電界が
生じて、その影響が無視できなくなりつつある。例えばＶＡ（Vertical Alignment）方式
や、ＴＮ（Twisted Nematic）方式などのように縦方向の電界により駆動されるべき液晶
に対して、横電界が加わると、液晶の配向不良（つまり、リバースチルトドメイン）が発
生し、表示上の不具合が発生してしまう、という問題が生じた。
このリバースチルトドメインの影響を低減するために、画素電極に合わせて遮光層（開
口部）の形状を規定するなどして液晶パネルの構造を工夫する技術（例えば特許文献１参
照）や、映像信号から算出した平均輝度値が閾値以下の場合にリバースチルトドメインが
発生すると判断して、設定値以上の映像信号をクリップする技術（例えば特許文献２参照
）などが提案されている。

特開平６−３４９６５号公報（図１） 特開２００９−６９６０８号公報（図２）

しかしながら、液晶パネルの構造によってリバースチルトドメインを低減する技術では
、開口率が低下しやすく、また、構造を工夫しないで既に製作された液晶パネルに適用す
ることができない、という欠点がある。一方、設定値以上の映像信号をクリップする技術
では、表示する画像の明るさが設定値に制限されてしまう、という欠点もある。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、これらの欠点を
解消しつつ、リバースチルトドメインを低減する技術を提供することにある。

上記目的を達成するために、本発明に係る映像処理方法にあっては、画素毎に液晶素子
の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号に基づいて前記液晶
素子の印加電圧をそれぞれ規定する映像処理方法であって、入力映像信号で指定される印
加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電
圧を上回る第２画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界
を検出するリスク境界検出ステップと、前記リスク境界検出ステップで検出されたリスク
境界に接する前記第１および第２画素で生じる横電界を低減させるように、当該第１画素
から当該リスク境界の反対側へ連続するｍ_１個（ｍ_１は２以上の整数）の前記第１画素の
うちのｎ_１個（ただし、ｎ_１＜ｍ_１）の前記第１画素、及び当該第２画素から当該リスク
境界の反対側へ連続するｍ_２個（ｍ_２は２以上の整数）のうちのｎ_２個（ただし、ｎ_２＜
ｍ_２）の前記第２画素の少なくとも一方の各画素に対応する液晶素子への印加電圧を指定
する映像信号を補正する補正ステップとを有することを特徴とする。
本発明によれば、リスク境界に接する暗画素から補正数ｎ_１よりも多い画素数ｍ_１に設
定された範囲の暗画素、及びリスク境界に接する明画素から補正数ｎ_２よりも多い画素数
ｍ_２に設定された範囲の明画素の少なくとも一方が横電界を低減させるための映像信号の
補正対象となりうるので、この範囲が定められない場合に比べて、暗画素や明画素の補正
数を画像の内容によって左右されにくくすることができる。これにより、画像の各位置で
リバースチルトドメインの抑制に関する効果のバラツキを抑えて、安定的にその効果を奏
する。また、液晶素子で構成される液晶パネルの構造を変更する必要がないので、開口率
の低下を招くこともないし、また、構造を工夫しないで既に製作された液晶パネルに適用
することも可能である。

また、本発明に係る映像処理方法にあっては、前記入力映像信号で指定される前記第１
画素と前記第２画素との境界のうち、現フレームよりも１つ前の前フレームから現フレー
ムにかけて変化する境界を検出する動き検出ステップを有し、前記補正ステップにおいて
、
前記動き検出ステップで検出された前記変化する境界のうち、前記リスク境界検出ステッ
プで検出されたリスク境界に接する前記第１及び第２画素で生じる横電界を低減させるよ
うに、前記各画素に対応する液晶素子への印加電圧を指定する映像信号を補正することを
特徴とする。
本発明によれば、リバースチルトドメインがより発生しやすい箇所に絞り込んで映像信
号を補正することができる。

また、本発明に係る映像処理方法にあっては、前記補正ステップにおいて、前記ｍ_１個
の前記第１画素のうち、前記印加電圧が前記第１電圧よりも低い第３電圧を下回るｎ_１個
の前記第１画素の映像信号を、前記第３電圧以上前記第２電圧以下を指定する映像信号に
補正することを特徴とする。
本発明によれば、第３電圧を下回る暗画素について第３電圧以上前記第２電圧以下を指
定する映像信号に補正するので、表示される画像の明るさが設定値に制限されてしまうこ
とがない。

また、本発明に係る映像処理方法にあっては、前記補正ステップにおいて、前記ｍ_２個
の前記第２画素のうち、ｎ_２個の前記第２画素に対応する液晶素子への印加電圧を指定す
る映像信号を、前記第１電圧以上前記第２電圧以下を指定する映像信号に補正することを
特徴とする。
本発明によれば、第２電圧を上回る明画素について第１電圧以上第２電圧以下を指定す
る映像信号に補正するので、表示される画像の明るさが設定値に制限されてしまうことが
ない。

また、本発明に係る映像処理方法にあっては、前記補正ステップにおいて、前記ｍ_１個
の前記第１画素のうち、前記印加電圧が前記第１電圧よりも低い第３電圧を下回るｎ_１個
の前記第１画素の映像信号を、前記第３電圧以上前記第２電圧以下を指定する映像信号に
補正し、前記ｍ_２個の前記第２画素のうち、ｎ_２個の前記第２画素に対応する液晶素子へ
の印加電圧を指定する映像信号を、前記第１電圧以上前記第２電圧以下を指定する映像信
号に補正することを特徴とする。
本発明によれば、第３電圧を下回る暗画素について第３電圧以上前記第２電圧以下を指
定する映像信号に補正し、第２電圧を上回る明画素について第１電圧以上第２電圧以下を
指定する映像信号に補正するので、表示される画像の明るさが設定値に制限されてしまう
ことがないし、暗画素又は明画素の一方を補正対象とする場合に比べて横電界を低減させ
る効果が大きくなる。

また、本発明に係る映像処理方法にあっては、前記補正ステップにおいて、前記動き検
出ステップで検出された前フレームから現フレームにかけて１画素分だけ移動した境界の
うち、前記リスク境界に接する前記第１および第２画素で生じる横電界を低減させるよう
に、前記各画素に対応する液晶素子への印加電圧を指定する映像信号を補正することを特
徴とする。
本発明によれば、リバースチルトドメインの影響を受けやすく、尾引き現象が目立つ箇
所に絞って補正するから、入力映像信号の変化を抑えることができる。

なお、本発明は、映像処理方法のほか、映像処理回路、液晶表示装置および当該液晶表
示装置を含む電子機器としても概念することが可能である。

本発明の第１実施形態に係る映像処理回路を適用した液晶表示装置を示す図。 同液晶表示装置における液晶素子の等価回路を示す図。 同映像処理回路の構成を示す図。 同液晶表示装置を構成する液晶パネルのＶ−Ｔ特性を示す図。 同液晶パネルにおける表示動作を示す図。 同液晶パネルにおいてＶＡ方式としたときの初期配向の説明図。 同液晶パネルにおける画像の動きを説明するための図。 同液晶パネルにおいて発生するリバースチルトの説明図。 同液晶パネルにおける画像の動きを説明するための図。 同液晶パネルにおいて発生するリバースチルトの説明図。 同映像処理回路の補正処理の概要の説明図。 同映像処理回路におけるリスク境界の検出手順の説明図。 同映像処理回路における補正処理を示す図。 同液晶パネルにおいて他のチルト方位角としたときの図。 同液晶パネルにおいて他のチルト方位角としたときの図。 本発明の第２実施形態に係る映像処理回路の補正処理の概要の説明図。 同映像処理回路における補正処理を示す図。 本発明の第３実施形態に係る映像処理回路の構成を示す図。 同映像処理回路における映像処理回路の補正処理の概要の説明図。 同映像処理回路における補正処理を示す図。 本発明の第４実施形態に係る映像処理回路の構成を示す図。 同映像処理回路におけるリスク境界の検出手順の説明図。 同映像処理回路における補正処理を示す図。 本発明の第５実施形態に係る映像処理回路における補正処理を示す図。 本発明の第６実施形態に係る映像処理回路の構成を示す図。 同映像処理回路における補正処理を示す図。 本発明の第７実施形態に係る映像処理回路における補正処理を示す図。 各実施形態に係る液晶表示装置を構成する液晶パネルにおいてＴＮ方式としたときの初期配向の説明図。 同液晶パネルにおいて発生するリバースチルトの説明図。 同液晶パネルにおいて発生するリバースチルトの説明図。 液晶表示装置を適用したプロジェクターを示す図。 横電界の影響による表示上の不具合等を示す図。

＜第１実施形態＞
以下、本発明の実施の形態について図面を参照しつつ説明する。
まず、本発明の第１実施形態について説明する。
図１は、本実施形態に係る映像処理回路を適用した液晶表示装置１の全体構成を示すブ
ロック図である。
図１に示すように、液晶表示装置１は、制御回路１０と、液晶パネル１００と、走査線
駆動回路１３０と、データ線駆動回路１４０とを備える。制御回路１０には、映像信号Ｖ
id-inが上位装置から同期信号Ｓynｃに同期して供給される。映像信号Ｖid-inは、液晶パ
ネル１００における各画素の階調レベルをそれぞれ指定するデジタルデータであり、同期
信号Ｓynｃに含まれる垂直走査信号、水平走査信号およびドットクロック信号（いずれも
図示省略）に従った走査の順番で供給される。
なお、映像信号Ｖid-inは階調レベルを指定するが、階調レベルに応じて液晶素子の印
加電圧が定まるので、映像信号Ｖid-inは液晶素子の印加電圧を指定するものといって差
し支えない。

制御回路１０は、走査制御回路２０と映像処理回路３０とを備える。走査制御回路２０
は、各種の制御信号を生成して、同期信号Ｓynｃに同期して各部を制御する。映像処理回
路３０は、詳細については後述するが、デジタルの映像信号Ｖid-inを処理して、アナロ
グのデータ信号Ｖxを出力する。

液晶パネル１００は、素子基板（第１基板）１００ａと対向基板（第２基板）１００ｂ
とが一定の間隙を保って貼り合わせられるとともに、この間隙に、縦方向の電界で駆動さ
れる液晶１０５が挟持された構成である。素子基板１００ａのうち、対向基板１００ｂと
の対向面には、複数ｍ行の走査線１１２が図においてＸ（横）方向に沿って設けられる一
方、複数ｎ列のデータ線１１４が、Ｙ（縦）方向に沿って、且つ各走査線１１２と互いに
電気的に絶縁を保つように設けられている。
なお、この実施形態では、走査線１１２を区別するために、図において上から順に１、
２、３、…、（ｍ−１）、ｍ行目という呼び方をする場合がある。同様に、データ線１１
４を区別するために、図において左から順に１、２、３、…、（ｎ−１）、ｎ列目という
呼び方をする場合がある。

素子基板１００ａでは、さらに、走査線１１２とデータ線１１４との交差のそれぞれに
対応して、ｎチャネル型のＴＦＴ１１６と矩形形状で透明性を有する画素電極１１８との
組が設けられている。ＴＦＴ１１６のゲート電極は走査線１１２に接続され、ソース電極
はデータ線１１４に接続され、ドレイン電極が画素電極１１８に接続されている。一方、
対向基板１００ｂのうち、素子基板１００ａとの対向面には、透明性を有するコモン電極
１０８が全面にわたって設けられる。コモン電極１０８には、図示省略した回路によって
電圧ＬＣｃomが印加される。
なお、図１において、素子基板１００ａの対向面は紙面裏側であるので、当該対向面に
設けられる走査線１１２、データ線１１４、ＴＦＴ１１６および画素電極１１８について
は、破線で示すべきであるが、見難くなるのでそれぞれ実線で示す。

図２は、液晶パネル１００における等価回路を示す図である。
図２に示すように、液晶パネル１００は、走査線１１２とデータ線１１４との交差に対
応して、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した液晶素子１２０が
配列した構成である。図１では省略したが、液晶パネル１００における等価回路では、実
際には図２に示すように、液晶素子１２０に対して並列に補助容量（蓄積容量）１２５が
設けられる。補助容量１２５は、一端が画素電極１１８に接続され、他端が容量線１１５
に共通接続されている。容量線１１５は時間的に一定の電圧に保たれている。
ここで、走査線１１２がＨレベルになると、その走査線にゲート電極が接続されたＴＦ
Ｔ１１６がオンとなり、画素電極１１８がデータ線１１４に接続される。このため、走査
線１１２がＨレベルであるときに、データ線１１４に階調に応じた電圧のデータ信号を供
給すると、そのデータ信号は、オンしたＴＦＴ１１６を介して画素電極１１８に印加され
る。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフするが、画素電極１１８に印
加された電圧は、液晶素子１２０の容量性および補助容量１２５によって保持される。
液晶素子１２０では、画素電極１１８およびコモン電極１０８によって生じる電界に応
じて液晶１０５の分子配向状態が変化する。このため、液晶素子１２０は、透過型であれ
ば、印加・保持電圧に応じた透過率となる。液晶パネル１００では、液晶素子１２０毎に
透過率が変化するので、液晶素子１２０が画素に相当する。そして、この画素の配列領域
が表示領域１０１となる。
なお、本実施形態においては、液晶１０５をＶＡ方式として、液晶素子１２０が電圧無
印加時において黒状態となるノーマリーブラックモードとする。

走査線駆動回路１３０は、走査制御回路２０による制御信号Ｙｃtrにしたがって、１、
２、３、…、ｍ行目の走査線１１２に、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを供給する
。詳細には、走査線駆動回路１３０は、図６（ａ）に示すように、走査線１１２をフレー
ムにわたって１、２、３、…、（ｍ−１）、ｍ行目という順番で選択するとともに、選択
した走査線への走査信号を選択電圧Ｖ_Ｈ（Ｈレベル）とし、それ以外の走査線への走査信
号を非選択電圧Ｖ_Ｌ（Ｌレベル）とする。
なお、フレームとは、液晶パネル１００を駆動することによって、画像の１コマ分を表
示させるのに要する期間をいい、同期信号Ｓynｃに含まれる垂直走査信号の周波数が６０
Ｈｚであれば、その逆数である１６．７ミリ秒である。

データ線駆動回路１４０は、映像処理回路３０から供給されるデータ信号Ｖxを、走査
制御回路２０による制御信号Ｘｃtrにしたがって１〜ｎ列目のデータ線１１４にデータ信
号Ｘ1〜Ｘnとしてサンプリングする。
なお、本説明において電圧については、液晶素子１２０の印加電圧を除き、特に明記し
ない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子１２０の印加電圧は、
コモン電極１０８の電圧ＬＣｃomと画素電極１１８との電位差であり、他の電圧と区別す
るためである。

さて、液晶素子１２０の印加電圧と透過率との関係は、ノーマリーブラックモードであ
れば、例えば図４（ａ）に示すようなＶ−Ｔ特性で表される。このため、液晶素子１２０
を、映像信号Ｖid-inで指定された階調レベルに応じた透過率とさせるには、その階調レ
ベルに応じた電圧を液晶素子１２０に印加すればよいはずである。しかしながら、液晶素
子１２０の印加電圧を、映像信号Ｖid-inで指定される階調レベルに応じて単に規定する
だけでは、リバースチルトドメインに起因する表示上の不具合が発生する場合がある。

リバースチルトドメインに起因する表示上の不具合の例について説明する。例えば図３
２に示すように、映像信号Ｖid-inで示す画像が、白画素を背景として黒画素が連続する
黒パターンがフレーム毎に１画素ずつ右方向に移動する場合に、その黒パターンの左端縁
部（動きの後縁部）において黒画素から白画素に変化すべき画素がリバースチルトドメイ
ンの発生によって白画素にならない、という一種の尾引き現象として顕在化する。
なお、液晶パネル１００が、白画素を背景とした黒画素の領域がフレーム毎に２画素以
上ずつ移動するとき、液晶素子の応答時間が表示画面が更新される時間間隔（１フレーム
期間）より短ければ、このような尾引き現象は顕在化しない（または、視認されにくい）
。この理由は、次のように考えられる。すなわち、あるフレームにおいて、白画素と黒画
素とが隣接したときに、その白画素でリバースチルトドメインが発生するかもしれないが
、画像の動きを考えると、リバースチルトドメインが発生する画素が離散的となるので、
視覚的に目立たない、と考えられるからである。
なお、図３２において見方を変えると、黒画素を背景として白画素が連続する白パター
ンがフレーム毎に１画素ずつ右方向に移動する場合に、その白パターンの右端縁部（動き
の先端部）において黒画素から白画素に変化すべき画素がリバースチルトドメインの発生
によって白画素にならない、ということもできる。
また、図３２においては、説明の便宜上、画像のうち、１ラインの境界付近を抜き出し
ている。

リバースチルトドメインに起因する表示上のこの不具合は、液晶素子１２０において挟
持された液晶分子が不安定な状態にあるときに、横電界の影響によって乱れる結果、以後
、印加電圧に応じた配向状態になりにくくなることが原因のひとつとして考えられている
。
ここで、横電界の影響を受ける場合とは、互いに隣り合う画素電極同士の電位差が大き
くなる場合であり、これは、表示しようとする画像において黒レベルの（または黒レベル
に近い）暗画素と、白レベルの（または白レベルに近い）明画素とが隣接する場合である
。
このうち、暗画素については、印加電圧がノーマリーブラックモードにおける黒レベル
の電圧Ｖbk以上であって閾値Ｖth1（第１電圧）を下回る電圧範囲Ａにある液晶素子１２
０の画素をいうことにする。また、便宜的に、液晶素子の印加電圧が電圧範囲Ａにある液
晶素子の透過率範囲（階調範囲）を「ａ」とする。
次に、明画素については、印加電圧が閾値Ｖth2（第２電圧）以上であってノーマリー
ブラックモードにおける白レベル電圧Ｖwt以下の電圧範囲Ｂにある液晶素子１２０とする
。便宜的に、液晶素子の印加電圧が電圧範囲Ｂにある液晶素子の透過率範囲（階調範囲）
を「ｂ」とする。

液晶分子が不安定な状態であるときとは、液晶素子の印加電圧が電圧範囲ＡにおいてＶ
c1を下回るときである。液晶素子の印加電圧がＶc1を下回るときは、その印加電圧による
縦電界の規制力が配向膜による規制力と比較して弱いので、液晶分子の配向状態は、わず
かな外的要因によって乱れやすい。また、その後、印加電圧がＶc1以上になったときに、
その印加電圧に応じて液晶分子が傾斜しようとしても、応答に時間がかかりやすいためで
ある。逆にいえば、印加電圧がＶc1以上であれば、液晶分子が印加電圧に応じて傾斜し始
める（透過率が変化し始める）ので、液晶分子の配向状態は安定状態にある、ということ
ができる。このため、電圧Ｖc1は、透過率で規定した閾値Ｖth1よりも低い関係にある。

このように考えた場合、変化前において液晶分子が不安定な状態にあった画素は、画像
の動きによって暗画素と明画素とが隣接することになったときの横電界の影響によって、
リバースチルトドメインが発生しやすい状況にあるということができる。ただし、液晶分
子の初期配向状態を考慮して検討すると、暗画素と明画素との位置関係によってリバース
チルトドメインが発生する場合と発生しない場合とがある。
そこで次に、これらの場合をそれぞれ検討する。

図６（ａ）は、液晶パネル１００において互いに縦方向および横方向に隣接する２×２
の画素を示す図であり、図６（ｂ）は、液晶パネル１００を、図６（ａ）におけるｐ−ｑ
線を含む垂直面で破断したときの簡易断面図である。
図６に示すように、ＶＡ方式の液晶分子は、画素電極１１８とコモン電極１０８との電
位差（液晶素子の印加電圧）がゼロである状態において、チルト角がθaで、チルト方位
角がθb（＝４５度）で、初期配向しているものとする。ここで、リバースチルトドメイ
ンは、上述したように画素電極１１８同士の横電界に起因して発生することから、画素電
極１１８が設けられた素子基板１００ａの側における液晶分子の振る舞いが問題となる。
このため、液晶分子のチルト方位角およびチルト角については、画素電極１１８（素子基
板１００ａ）の側を基準にして規定する。

詳細には、チルト角θaとは、図６（ｂ）に示すように、基板法線Ｓvを基準にして、液
晶分子の長軸Ｓaのうち、画素電極１１８側の一端を固定点としてコモン電極１０８側の
他端が傾斜したときに、液晶分子の長軸Ｓaがなす角度とする。
一方、チルト方位角θbとは、データ線１１４の配列方向であるＹ方向に沿った基板垂
直面を基準にして、液晶分子の長軸Ｓaおよび基板法線Ｓvを含む基板垂直面（ｐ−ｑ線を
含む垂直面）がなす角度とする。なお、チルト方位角θbについては、画素電極１１８の
側からコモン電極１０８に向けて平面視したときに、画面上方向（Ｙ方向の反対方向）か
ら、液晶分子の長軸の一端を始点として他端に向かう方向（図６（ａ）では右上方向）ま
でを、時計回りで規定した角度とする。
また、同様に画素電極１１８の側から平面視したときに、液晶分子における画素電極側
の一端から他端に向かう方向を便宜的にチルト方位の下流側と呼び、反対に他端から一端
に向かう方向（図６（ａ）では左下方向）を便宜的にチルト方位の上流側と呼ぶことにす
る。

このような初期配向となる液晶１０５を用いた液晶パネル１００において、例えば図７
（ａ）に示すように、破線で囲まれた２×２の４画素に着目する。図７（ａ）では、白レ
ベルの画素（白画素）からなる領域を背景として黒レベルの画素（黒画素）からなるパタ
ーンが右上方向にフレーム毎に１画素ずつ移動する場合を示している。なお、以下の説明
において、ｎフレームからｔフレーム（ｔは自然数）前のフレームを「ｎ−ｔフレーム」
と表し、ｎフレームからｔフレーム後のフレームを「ｎ＋ｔフレーム」と表す。
図８（ａ）に示すように、（ｎ−１）フレームにおいて２×２の４画素がすべて黒画素
の状態から、ｎフレームにおいて、左下の１画素だけが白画素に変化するときを想定する
。上述したようにノーマリーブラックモードにおいて、画素電極１１８とコモン電極１０
８との電位差である印加電圧は、黒画素よりも白画素で大きい。このため、黒から白に変
化する左下の画素では、図８（ｂ）のように、液晶分子が実線で示される状態から破線で
示される状態に、電界方向とは垂直方向（基板面の水平方向）に傾斜しようとする。

しかしながら、白画素の画素電極１１８（Ｗt）と黒画素の画素電極１１８（Ｂk）との
間隙で生じる電位差は、白画素の画素電極１１８（Ｗt）とコモン電極１０８との間で生
じる電位差と同程度である上に、画素電極同士の間隙が画素電極１１８とコモン電極１０
８との間隙よりも狭い。従って、電界の強度で比較すると、画素電極１１８（Ｗt）と画
素電極１１８（Ｂk）との間隙で生じる横電界は、画素電極１１８（Ｗt）とコモン電極１
０８との間隙で生じる縦電界よりも強い。
左下の画素は、（ｎ−１）フレームにおいて液晶分子が不安定な状態の黒画素であった
め、液晶分子が縦電界の強度に応じて傾斜するまでに時間がかかる。一方、白レベルの電
圧が画素電極１１８（Ｗt）に印加されたことによる縦電界よりも、隣接する画素電極１
１８（Ｂk）からの横電界の方が強い。従って、白になろうとしている画素では、図８（
ｂ）に示すように、黒画素に隣接する側の液晶分子Ｒvが、縦電界にしたがって傾斜しよ
うとする他の液晶分子よりも時間的に先んじてリバースチルト状態となる。
先にリバースチルト状態となった液晶分子Ｒvは、縦電界に応じて破線のように基板水
平方向に傾斜しようとする他の液晶分子の動きに悪影響を与える。このため、白に変化す
べき画素においてリバースチルトが発生する領域は、図８（ｃ）に示すように、白に変化
すべき画素と黒画素との間隙にとどまらず、その間隙から白に変化すべき画素を浸食する
形で広範囲に拡がる。
このように、図８から、白に変化しようとする着目画素の周辺が黒画素であった場合、
その着目画素に対して黒画素が右上側、右側および上側で隣接するとき、その着目画素で
は、リバースチルトが右辺および上辺に沿った内周領域にて発生する、ということができ
る。
なお、図８（ａ）に示されるパターンの変化は、図７（ａ）に示した例のみならず、黒
画素からなるパターンが、図７（ｂ）に示すように右方向にフレーム毎に１画素ずつ移動
する場合や、図７（ｃ）に示すように上方向にフレーム毎に１画素ずつ移動する場合など
でも発生する。また、図３２の説明において見方を変えた場合のように、黒画素からなる
領域を背景として白画素からなるパターンがフレーム毎に右上方向、右方向または上方向
に、１画素ずつ移動する場合にも発生する。

次に、液晶パネル１００において、図９（ａ）に示すように、白画素からなる領域を背
景として黒画素からなるパターンが左下方向にフレーム毎に１画素ずつ移動する場合に、
破線で囲まれた２×２の４画素に着目する。
すなわち、図１０（ａ）に示すように、（ｎ−１）フレームにおいて２×２の４画素が
すべて黒画素の状態から、ｎフレームにおいて、右上の１画素だけが白画素に変化すると
きを想定する。
この変化後においても、黒画素の画素電極１１８（Ｂk）と白画素の画素電極１１８（
Ｗt）との間隙では、画素電極１１８（Ｗt）とコモン電極１０８との間隙の縦電界よりも
強い横電界が発生する。この横電界によって、図１０（ｂ）に示すように、黒画素におい
て白画素に隣接する側の液晶分子Ｒvは、縦電界にしたがって傾斜しようとする他の液晶
分子よりも時間的に先んじて配向が変化して、リバースチルト状態となる。しかし、黒画
素では縦電界が（ｎ−１）フレームから変化しないので、他の液晶分子に影響をほとんど
与えない。このため、黒画素から変化しない画素においてリバースチルトが発生する領域
は、図１０（ｃ）に示すように、図８（ｃ）の例と比較して無視できる程度に狭い。
一方、２×２の４画素のうち、右上において黒から白に変化する画素では、液晶分子の
初期配向方向が横電界の影響を受けにくい方向であるので、縦電界が加わっても、リバー
スチルト状態となる液晶分子がほとんど存在しない。このため、右上画素では、縦電界の
強度が大きくなるにつれて、液晶分子が基板面の水平方向に図１０（ｂ）において破線で
示すように正しく傾斜する結果、目的である白画素に変化するので、表示品位の劣化が発
生しないことになる。
なお、図１０（ａ）に示されるパターンの変化は、図９（ａ）に示した例のみならず、
黒画素からなるパターンが、図９（ｂ）に示すように左方向にフレーム毎に１画素ずつ移
動する場合や、図９（ｃ）に示すように下方向にフレーム毎に１画素ずつ移動する場合な
どでも発生する。また、図３２の説明において見方を変えた場合のように、黒画素からな
る領域を背景として白画素からなるパターンがフレーム毎に左下方向、左方向または下方
向に、１画素ずつ移動する場合にも発生する。

図６から図１０までの説明から、想定しているＶＡ方式（ノーマリーブラックモード）
の液晶において、あるｎフレームに着目したとき、次のような要件を満たす場合に、ｎフ
レームにおいて次の画素でリバースチルトドメインの影響を受ける、ということができる
。すなわち、
（１）ｎフレームに着目したときに暗画素と明画素とが隣接して、すなわち、印加電圧が
低い状態の画素と印加電圧が高い状態の画素とが隣接して、横電界が強くなる場合であっ
て、かつ、
（２）ｎフレームにおいて、当該明画素（印加電圧高）が、隣接する暗画素（印加電圧低
）に対して、液晶分子におけるチルト方位の上流側に相当する左下側、左側または下側に
位置する場合に、
（３）ｎフレームにおいて当該明画素に変化する画素が、１フレーム前の（ｎ−１）フレ
ームでは、液晶分子が不安定な状態にあったとき、
ｎフレームにおいて当該明画素でリバースチルトが発生する、ということになる。
既に理由を説明したが、（２）において、暗画素と明画素とが隣接する部分を示す境界
が、前フレームから１画素分だけ移動しているときには、より一層リバースチルトドメイ
ンの影響を受けやすくなると考えられる。

ところで、図７では、２×２の４画素が（ｎ−１）フレームで黒画素であって、次のｎ
フレームで左下だけが白画素となったときを例示した。しかし、一般的には、（ｎ−１）
フレームおよびｎフレームのみならず、これらフレームを含む前後の複数フレームにわた
って同様な動きを伴うのが通例である。このため、図７（ａ）〜（ｃ）に示すように、（
ｎ−１）フレームで液晶分子が不安定な状態であった暗画素（白丸点が付された画素）で
は、画像パターンの動きから、その左下側、左側または下側に明画素が隣接している場合
が多いと考えられる。

このため、事前に（ｎ−１）フレームにおいて、映像信号Ｖid-inで示される画像にお
いて暗画素と明画素とが隣接し、且つ、その暗画素が、その明画素に対して右上側、右側
または上側に位置する場合、その暗画素に相当する液晶素子に対し、液晶分子が不安定な
状態とならないような電圧を印加する。そうすれば、画像パターンの動きによりｎフレー
ムにおいて要件（１）および要件（２）を満たすことになっても、要件（３）を満たすこ
とはないので、ｎフレームにおいてリバースチルトドメインは発生しない、ということに
なる。
これを前提として、ｎフレームから（ｎ＋１）フレームにかけて考察する。ｎフレーム
において、映像信号Ｖid-inで示される画像において暗画素と明画素とが隣接する場合で
あって、当該暗画素が、当該明画素に対して右上側、右側または上側に位置する場合は、
その暗画素に相当する液晶素子の液晶分子が不安定な状態にならないような措置を施して
やる。そうすれば、画像パターンが１画素分移動した結果、（ｎ＋１）フレームにおいて
要件（１）および要件（２）を満たすことになっても、要件（３）を満たすことはない。
このため、ｎフレームからみて、将来となる（ｎ＋１）フレームにおいてリバースチルト
ドメインの発生を未然に抑えることができる、ということになる。

次に、ｎフレームにおいて、映像信号Ｖid-inで示される画像において暗画素と明画素
とが隣接する場合であって、当該暗画素が当該明画素に対して上記位置関係にある場合に
、当該暗画素において液晶分子が不安定な状態にならないようにするには、どうすればよ
いのか、という点について検討する。上述したように、液晶分子が不安定な状態にあると
きとは、液晶素子の印加電圧がＶc1（第３電圧）を下回るときである。このため、上記位
置関係を満たす暗画素につき、映像信号Ｖid-inで指定される液晶素子の印加電圧がＶc1
を下回るのであれば、これを強制的に、Ｖc1以上の電圧に補正して印加すればよいことに
なる。
では、補正する電圧としては、どのような値が好ましいのか、という点を検討する。映
像信号Ｖid-inで指定される印加電圧がＶc1を下回る場合に、Ｖc1以上の電圧に補正して
液晶素子に印加したとき、液晶分子をより安定な状態にさせる、または、リバースチルト
ドメインの発生をより確実に抑える、という点を優先すれば、高い電圧である方が好まし
い。しかしながら、ノーマリーブラックモードでは、液晶素子の印加電圧を高くするにつ
れて、透過率が高くなる。もともとの映像信号Ｖid-inで指定される階調レベルは、暗画
素すなわち低い方の透過率であるため、補正電圧を高くすることは、映像信号Ｖid-inに
基づかない画像が表示されることにつながる。
一方、Ｖc1以上に補正した電圧を液晶素子に印加したときに、その補正による透過率の
変化が知覚されないようにする、という点を優先すれば、下限である電圧Ｖc1が好ましい
、ということになる。このように補正電圧として、どのような値とすべきかについては、
何を優先させるのかによって決定すべきである。本実施形態では、補正電圧としてＶc1を
採用するが、それよりも高い電圧であっても構わない。
なお、ＶＡ方式における液晶分子は、液晶素子の印加電圧がゼロのときに基板面に対し
て垂直方向に最も近い状態になるが、電圧Ｖc1は、液晶分子に初期傾斜角を与える程度の
電圧であり、この電圧の印加から液晶分子が傾斜し始める。液晶分子が安定状態となる電
圧Ｖc1は、一般的には、液晶パネルにおける様々なパラメータが絡んで一概には決まらな
い。ただし、本実施形態のように、画素電極１１８とコモン電極１０８との間隙（セルギ
ャップ）よりも、画素電極１１８同士の間隙が狭い、という液晶パネルにあっては、おお
よそ１．５ボルトとなる。したがって、補正電圧としては、１．５ボルトが下限となるの
で、この電圧以上であればよい、ということになる。逆にいえば、液晶素子の印加電圧が
１．５ボルトを下回るのであれば、液晶分子が不安定な状態となる。
このような考えに基づいて、現フレームの映像信号Ｖid-inを処理して、液晶パネル１
００でリバースチルトドメインの発生を未然に防ぐための回路が、図１における映像処理
回路３０である。

次に、映像処理回路３０の詳細について図３を参照して説明する。図３に示すように、
映像処理回路３０は、遅延回路３０２、境界検出部３０４、補正部３０６およびＤ／Ａ変
換器３０８を備える。
遅延回路３０２は、ＦＩＦＯ（Fast In Fast Out：先入れ先出し）メモリーや多段のラ
ッチ回路などにより構成され、上位装置から供給される映像信号Ｖid-inを蓄積して、所
定時間経過後に読み出して映像信号Ｖid-dとして出力するものである。なお、遅延回路３
０２における蓄積および読出は、走査制御回路２０によって制御される。

境界検出部３０４は、第１検出部３０４１と、第２検出部３０４２と、判別部３０４３
とを備える。
第１検出部３０４１は、映像信号Ｖid-inで示す画像を解析して、階調範囲ａにある暗
画素（第１画素）と階調範囲ｂにある明画素（第２画素）とが垂直または水平方向で隣接
する部分があるか否かを判別する。そして、第１検出部３０４１は、隣接する部分がある
と判別したときに、その隣接部分を境界として検出して、境界の位置情報を出力する。
なお、ここでいう境界とは、あくまでも階調範囲ａにある暗画素と階調範囲ｂにある明
画素とが隣接する部分、すなわち、強い横電界が発生する部分をいう。このため、例えば
階調範囲ａにある画素と、階調範囲ａでもなく階調範囲ｂでもない別の階調範囲ｄ（図４
（ａ）参照）にある画素とが隣接する部分や、階調範囲ｂにある画素と階調範囲ｄにある
画素とが隣接する部分については、境界として扱わない。

第２検出部３０４２は、第１検出部３０４１により検出された境界のうち、暗画素が上
側に位置し明画素が下側に位置する部分と、暗画素が右側に位置し明画素が左側に位置す
る部分とを抽出して、リスク境界として検出し、リスク境界の位置情報を出力するもので
ある。
判別部３０４３は、遅延して出力された映像信号Ｖid-dで示す画素が、第２検出部３０
４２で抽出されたリスク境界に接している暗画素であるか否かを判別する。そして、判別
部３０４３は、その判別結果が「Ｙｅｓ」である場合には、この暗画素からリスク境界の
反対方向へ連続するｍ_１個（本実施形態では、ｍ_１＝４である。）の画素について、出力
信号のフラグＱを「１」として出力する。一方で、判別部３０４３は、判別結果が「Ｎｏ
」であれば出力信号のフラグＱを「０」として出力する。ｍ_１の値は予め決められている
。
なお、ここでいう「リスク境界に接している」とは、画素の一辺に沿ってリスク境界に
接している場合と、画素の一角において縦横に連続するリスク境界が位置している場合と
を含む。また、第１検出部３０４１は、ある程度（少なくとも３行以上）の映像信号を蓄
積してからでないと、表示すべき画像における垂直または水平方向にわたって境界を検出
することができない。第２検出部３０４２についても同様である。このため、上位装置か
らの映像信号Ｖid-inの供給タイミングを調整する意味で、遅延回路３０２が設けられて
いる。
上位装置から供給される映像信号Ｖid-inのタイミングと、遅延回路３０２から供給さ
れる映像信号Ｖid-dのタイミングとは異なるので、厳密にいえば、両者の水平走査期間等
については一致しないことになるが、以降については特に区別しないで説明する。
また、第１検出部３０４１および第２検出部３０４２における映像信号Ｖid-inの蓄積
等は、走査制御回路２０によって制御される。
以上のように、境界検出部３０４がリスク境界を検出するリスク境界検出ステップを実
行するリスク境界検出部として機能する。

補正部３０６は、境界検出部３０４で検出されたリスク境界に接する暗画素及び明画素
で生じる横電界を低減させるように、リスク境界に接する暗画素により定まる範囲内の暗
画素の映像信号を補正する。具体的には、判別部３０４３から供給されるフラグＱが“１
”であるときの暗画素の階調レベルがｃ1を下回る場合、リスク境界から近い順にｎ_１個
（本実施形態では、ｎ_１＝３である。）の暗画素の映像信号Ｖid-dを階調レベルｃ1に補
正し、これを映像信号Ｖid-outとして出力する。一方、補正部３０６は、判別部３０４３
から供給されるフラグＱが「１」であるときに暗画素の階調レベルがｃ1以上である場合
や、フラグＱが“０”であるときには、映像信号を補正することなく、映像信号Ｖid-dを
そのまま映像信号Ｖid-outとして出力する補正ステップを実行する。ｎ_１の値は予め決め
られているが、ここで「３」としている理由は後述する。
なお、補正部３０６ではリスク境界から近い順に、階調レベルがｃ1を下回るｎ_１個の
暗画素を補正する必要があるので、補正対象の画素が特定できるようにある程度の映像信
号を蓄積するものであるとよい。このことは、後述する各実施形態でも同様に考えられる
。
Ｄ／Ａ変換器３０８は、デジタルデータである映像信号Ｖid-outを、アナログのデータ
信号Ｖxに変換する。本実施形態では、面反転方式としているので、データ信号Ｖxの極性
は、液晶パネル１００で１コマ分の書き替え毎に切り替えられる。

次に、液晶表示装置１の表示動作について説明すると、上位装置からは映像信号Ｖid-i
nが、フレームにわたって１行１列〜１行ｎ列、２行１列〜２行ｎ列、３行１列〜３行ｎ
列、…、ｍ行１列〜ｍ行ｎ列の画素の順番で、供給される。映像処理回路３０は、映像信
号Ｖid-inを遅延・補正等の処理をして映像信号Ｖid-outとして出力する。
ここで、１行１列〜１行ｎ列の映像信号Ｖid-outが出力される水平有効走査期間（Ｈa
）でみたときに、処理された映像信号Ｖid-outは、Ｄ／Ａ変換器３０８によって、図５（
ｂ）で示すように正極性または負極性のデータ信号Ｖxに変換される。ここでは例えば正
極性のデータ信号に変換される。このデータ信号Ｖxは、データ線駆動回路１４０によっ
て１〜ｎ列目のデータ線１１４にデータ信号Ｘ1〜Ｘnとしてサンプリングされる。
一方、１行１列〜１行ｎ列の映像信号Ｖid-outが出力される水平走査期間では、走査制
御回路２０が走査線駆動回路１３０に対し走査信号Ｙ１だけをＨレベルとなるように制御
する。走査信号Ｙ１がＨレベルであれば、１行目のＴＦＴ１１６がオン状態になるので、
データ線１１４にサンプリングされたデータ信号は、オン状態にあるＴＦＴ１１６を介し
て画素電極１１８に印加される。これにより、１行１列〜１行ｎ列の液晶素子には、それ
ぞれ映像信号Ｖid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。

続いて、２行１列〜２行ｎ列の映像信号Ｖid-inは、同様に映像処理回路３０によって
処理されて、映像信号Ｖid-outとして出力されるとともに、Ｄ／Ａ変換器３０８によって
正極性のデータ信号に変換された上で、データ線駆動回路１４０によって１〜ｎ列目のデ
ータ線１１４にサンプリングされる。
２行１列〜２行ｎ列の映像信号Ｖid-outが出力される水平走査期間では、走査線駆動回
路１３０によって走査信号Ｙ２だけがＨレベルとなるので、データ線１１４にサンプリン
グされたデータ信号は、オン状態にある２行目のＴＦＴ１１６を介して画素電極１１８に
印加される。これにより、２行１列〜２行ｎ列の液晶素子には、それぞれ映像信号Ｖid-o
utで指定された階調レベルに応じた正極性電圧が書き込まれる。
以下同様な書込動作が３、４、…、ｍ行目に対して実行され、これにより、各液晶素子
に、映像信号Ｖid-outで指定された階調レベルに応じた電圧が書き込まれて、映像信号Ｖ
id-inで規定される透過像が作成されることなる。
次のフレームでは、データ信号の極性反転によって映像信号Ｖid-outが負極性のデータ
信号に変換される以外、同様な書込動作が実行される。

図５（ｂ）は、映像処理回路３０から、水平走査期間（Ｈ）にわたって１行１列〜１行
ｎ列の映像信号Ｖid-outが出力されたときのデータ信号Ｖxの一例を示す電圧波形図であ
る。本実施形態では、ノーマリーブラックモードとしているので、データ信号Ｖxは、正
極性であれば、基準電圧Ｖcntに対し、映像処理回路３０によって処理された階調レベル
に応じた分だけ高位側の電圧（図において↑で示す）になり、負極性であれば、基準電圧
Ｖcntに対し、階調レベルに応じた分だけ低位側の電圧（図において↓で示す）になる。
詳細には、データ信号Ｖxの電圧は、正極性であれば、白に相当する電圧Ｖw(+)から黒
に相当する電圧Ｖb(+)までの範囲で、一方、負極性であれば、白に相当する電圧Ｖw(-)か
ら黒に相当する電圧Ｖb(-)までの範囲で、それぞれ基準電圧Ｖcntから階調に応じた分だ
け偏位させた電圧となる。
電圧Ｖw(+)および電圧Ｖw(-)は、電圧Ｖcntを中心に互いに対称の関係にある。電圧Ｖb
(+)およびＶb(-)についても電圧Ｖcntを中心に互いに対称の関係にある。
なお、図５（ｂ）は、データ信号Ｖxの電圧波形を示すものであって、液晶素子１２０
に印加される電圧（画素電極１１８とコモン電極１０８との電位差）とは異なる。また、
図５（ｂ）におけるデータ信号の電圧の縦スケールは、図５（ａ）における走査信号等の
電圧波形と比較して拡大してある。

映像処理回路３０による補正処理の具体例について説明する。
図１１は、補正部３０６の補正処理の概要を説明する図である。図１１には、一列に並
んだ複数画素からなる画素群を示しており、各矩形が１画素に対応している。図１１や他
の図面において、黒色で塗り潰して表す画素は階調レベルがｃ1を下回る暗画素であり、
白色で塗り潰して表す画素は明画素であり、格子状のハッチングで表す画素は階調レベル
がｃ1以上の暗画素である。

まず、図１１の上部に示すように、補正前の画素が配列しているとする。リスク境界Ｅ
１には、階調レベルがｃ1を下回る暗画素と明画素とが接している。この場合、図１１の
下部に示すように、リスク境界Ｅ１に接する暗画素から、リスク境界Ｅ１の反対側へ連続
するｍ_１個（つまり、４個）の画素が補正範囲に含まれる。そして、この補正範囲に含ま
れる画素のうち、補正部３０６により映像信号が補正されるのは、階調レベルがｃ1を下
回るｎ_１個（３個）の暗画素である。本実施形態では、リスク境界Ｅ１に近い順にｎ_１個
の暗画素の映像信号が補正されるようになっている。これは、リスク境界に接する画素に
おいてリバースチルトが特に発生しやすく、リスク境界に近い画素の液晶分子ほど横電界
の影響を受けやすいと考えられるからである。よって、リスク境界Ｅ１から４つ目の暗画
素は補正範囲内で階調レベルがｃ1を下回るものの、映像信号が補正されることはない。
同様に、図１１の上部に示すように、リスク境界Ｅ２には、階調レベルがｃ1以上である
暗画素と明画素とが接している。この場合、図１１の下部に示すように、リスク境界Ｅ２
に接する暗画素から、リスク境界Ｅ１の反対側へ連続するｍ_１個（４個）の画素が補正範
囲に含まれる。そして、この補正範囲に含まれる画素のうち、補正部３０６により映像信
号が補正されるのは、リスク境界Ｅ２に近い順にｎ_１個の暗画素である。ただし、ここで
はリスク境界Ｅ２に接する暗画素の階調レベルはｃ1以上であるから、この暗画素の映像
信号は補正されない。ここでは、この暗画素にリスク境界Ｅ２の反対側に連続する３つの
暗画素について、映像信号が補正される。

以上のとおり、補正部３０６は、補正範囲に含まれるｍ_１個の画素のうちｎ_１個の暗画
素の映像信号を補正する。ただし、補正範囲に含まれる暗画素のうち、階調レベルがｃ1
を下回る暗画素がｎ_１個未満であれば、補正部３０６で映像信号が補正される暗画素もｎ
_１個未満になる。

ここで、映像信号Ｖid-inで示す画像が例えば図１２（１）に示すように、階調範囲ｂ
の白（明）画素を背景として、液晶分子が不安定状態にある黒（暗）画素からなる領域お
よび階調範囲ｄに属する画素からなる領域が表示される画像である場合、第１検出部３０
４１によって検出される境界は、図１２（２）に示すとおりとなる。図１２や他の図面で
登場する縦線のハッチングで表す画素は階調範囲ｄに属する画素であり、暗画素でも明画
素でもない画素である。
次に、図１２（３）に示すように、第２検出部３０４２は、第１検出部３０４１によっ
て検出された境界のうち、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素
が右側に位置し明画素が左側に位置する部分とを抽出して、これをリスク境界とする。
この場合、補正部３０６は、図１３（ａ）に示すように、抽出されたリスク境界により
定まる補正範囲に含まれる一部の暗画素であって、階調レベルがｃ1を下回る暗画素を、
階調レベルｃ1の映像信号に補正する。なお、黒画素のある一角において縦横に連続する
リスク境界が位置している黒画素は、「リスク境界に接している」と扱う。これは、斜め
方向に１画素分画像が移動したときに対処するためである。これに対して、黒画素のある
一角において縦または横のみに断裂したリスク境界が位置する黒画素については、縦横で
連続したリスク境界が位置していないので、リスク境界に接しているとは見做さない。
なお、この内容は、明画素の場合でも共通する考え方であり、チルト方位角などに関係
なく共通する内容であるから、以下ではその説明を適宜省略する。

図１３（ａ）において、矩形の一点鎖線で囲まれた暗画素は、あるリスク境界からの距
離は「３」を超えているものの、そのリスク境界により定まる補正範囲に含まれ、かつ、
そのリスク境界から数えてｎ_１個の暗画素が補正対象となっていないという理由から、補
正対象となっている。また、「＊１」と付した暗画素は、あるリスク境界から数えてｎ_１
個の暗画素が補正対象となっていない位置にあるものの、そのリスク境界により定まる補
正範囲外であるという理由から、補正対象となっていないものである。

このように、本実施形態によれば、上述したリバースチルトドメインに起因する表示上
の不具合の発生を事前に回避することが可能となる。また、複数の暗画素の映像信号が補
正されるので、映像信号の補正による印加電圧の変化を目立たなくすることができる。ま
た、暗画素の補正数ｎ_１よりも多い画素数ｍ_１に設定された補正範囲内の暗画素が補正対
象となりうるので、補正範囲を定めない場合に比べて、暗画素の補正数を画像の内容によ
って左右されないで、補正数をほぼ一定数に保つことができる。これにより、画像の各位
置でリバースチルトドメインの抑制に関する効果のバラツキを抑えて、安定的にその効果
を奏することができる。また、補正範囲を定める画素数ｍ_１を「４」のように適切に定め
ることで、リスク境界から遠い画素であって、リバースチルトドメインの抑制に係る効果
がないか又はその効果が小さい画素を補正対象から除外して、映像信号Vid-inが示す画像
の内容の変化を抑えることができる。

また、補正数ｎ_１＝３とすることで以下の効果もある。液晶パネル１００の表示画面が
更新される時間間隔をＳ（ミリ秒）とし、液晶素子１２０の応答時間（例えば、白から黒
に卯変わるまでの応答時間）をＴ（ミリ秒）とする。液晶パネル１００が等倍速で駆動さ
れる場合、時間間隔Ｓは、フレームに等しい１６．６７ミリ秒である。このため、Ｓ（＝
１６．６７）≧Ｔであれば、階調レベルｃ1とする暗画素はリスク境界に接する１画素の
みで足りる。一方、近年では、２倍速、４倍速、…というように、液晶パネル１００の駆
動がより高速化する傾向がある。このような高速駆動では、各フレームが複数フィールド
に分割される。よって、高速駆動では、フレームを分割したフィールドにおいて、画像パ
ターンが１画素分ずつ移動する場合があり得る。

映像信号Ｖid-inが１コマ分供給されるフレームの時間をＦ（ミリ秒）としたとき、こ
れのＵ倍速（Ｕは整数）で液晶パネルを駆動するとき、１フィールドの時間は、ＦをＵで
割った値となり、これが表示画面の更新される時間間隔Ｓとなる。
このため、例えば１フレームが１６．７ミリで供給される映像信号Ｖid-inに対して液
晶パネル１００を２倍速で駆動するとき、表示画面が更新される時間間隔Ｓは、半分の８
．３５ミリ秒となる。ここで、上記応答時間Ｔが仮に２４ミリ秒であったとすると、補正
対象として好ましい画素数は、「２４」を「８．３５」で割った値が「２．８７４…」で
あるから、この値のうちの整数部「２」に「１」を加えた「３」ということになる。
このように、本実施形態によれば、液晶パネル１００が２倍速される場合等、液晶素子
の応答時間が、表示画面が更新される時間間隔より長くなる場合でも、補正対象とする明
画素の数を適切に設定することで、上述したリバースチルトドメインに起因する表示上の
不具合の発生を事前に回避することが可能となる。

また、本実施形態では、映像信号が示す１コマの画像全体ではなく、画素同士における
境界およびリスク境界を検出するための処理だけで済むので、２コマ分以上の画像を解析
して動きを検出する構成と比較して、映像処理回路の大規模化や複雑化を抑えることが可
能である。さらには、リバースチルトドメインが発生しやすい状態の領域が、黒画素の移
動に伴って連続的となることを防止することが可能となる。
また、本実施形態では、映像信号Ｖid-dで規定される画像のうち、映像信号が補正され
る画素は、明画素に隣接する暗画素であって、階調レベルｃ1よりも暗い階調レベルが指
定された暗画素のうち、当該暗画素に対してチルト方位の下流側に位置する画素のみであ
る。このため、映像信号Ｖid-dに基づかない表示が発生する部分は、チルト方位角を考慮
しないで、明画素に隣接する暗画素であって、階調レベルｃ1よりも暗い階調レベルが指
定された暗画素のすべてを一律に補正する構成と比較して、少なく抑えることができる。
さらに、本実施形態では、設定値以上の映像信号を一律にクリップしもないので、使用
しない電圧範囲を設けることによってコントラスト比に悪影響を与えることもない。また
、液晶パネル１００の構造に変更等を加える必要がないので、開口率の低下を招くことも
ないし、また、構造を工夫しないで既に製作された液晶パネルに適用することも可能であ
る。

＜チルト方位角の他の例＞
上述した実施形態では、ＶＡ方式においてチルト方位角θbが４５度である場合を例に
とって説明した。次に、チルト方位角θbが４５度以外の例について説明する。
まず、図１４（ａ）に示すようにチルト方位角θbが２２５度である例について説明す
る。この例では、自画素および周辺画素において液晶分子が不安定な状態から自己画素だ
け明画素に変化したとき、当該自己画素においてリバースチルトは、図１４（ｂ）に示す
ように、左辺および下辺に沿った内周領域で発生する。なお、この例では、図６に示した
チルト方位角θbが４５度である場合の例を１８０度回転させたときと等価である。
チルト方位角θbが２２５度である場合には、チルト方位角θbが４５度である場合にリ
バースチルトドメインが発生する要件（１）〜（３）のうち、要件（２）を次のように修
正する。すなわち、
（２）ｎフレームにおいて、当該明画素（印加電圧高）が、隣接する暗画素（印加電圧低
）に対して、液晶分子におけるチルト方位の上流側に相当する右上側、右側または上側に
位置する場合に、
と修正する。なお、要件（１）および要件（３）についての変更はない。
したがって、チルト方位角θbが２２５度であれば、ｎフレームにおいて、暗画素と明
画素とが隣接する場合であって、当該暗画素が、当該明画素に対して反対に左下側、左側
または下側に位置する場合、当該暗画素に相当する液晶素子に対し、液晶分子が不安定な
状態とならないような措置を施してやればよい。
このためには、映像処理回路３０における補正部３０６が、第１検出部３０４１で検出
された境界のうち、暗画素が下側に位置し明画素が上側に位置する部分と、暗画素が左側
に位置し明画素が右側に位置する部分のリスク境界に基づいて映像信号を補正するとよい
。
チルト方位角θbが２２５度である場合、図１２（１）で示される画像は、図１３（ｃ
）に示されるリスク境界に接している黒画素の階調レベルが階調レベルｃ1に補正される
。図１３（ｃ）では補正対象の画素を分かりやすくするため、図１２（１）から視点をず
らして図示しており、画像が移動したわけではない。
この構成によれば、チルト方位角θbが２２５度である場合、映像信号Ｖid-inで規定さ
れる画像において黒画素からなる領域が左下方向、左方向または下方向のいずれかに１画
素だけ移動することによって、黒画素から白画素に変化する部分が存在しても、液晶パネ
ル１００では、液晶分子が不安定な状態から白画素へと直接的に変化せず、一旦、階調レ
ベルｃ1に相当する電圧Ｖc1の印加によって強制的に液晶分子が安定した状態を経た後に
、白画素に変化するので、リバースチルトドメインの発生を抑えることが可能となる。

次に、図１５（ａ）に示すようにチルト方位角θbが９０度である例について説明する
。この例では、自画素および周辺画素において液晶分子が不安定な状態から自己画素だけ
明画素に変化したとき、当該自己画素においてリバースチルトは、図１５（ｂ）に示すよ
うに、右辺に沿った領域で集中的に発生する。このため、当該自己画素においてリバース
チルトドメインは、右辺で発生した幅の分だけ、上辺の右辺寄りおよび下辺の右辺寄りに
おいても発生する、という見方もできる。
このため、チルト方位角θbが９０度である場合には、チルト方位角θbが４５度である
場合にリバースチルトドメインが発生する要件（１）〜（３）のうち、として、要件（２
）を次のように修正する。すなわち、
（２）ｎフレームにおいて、当該明画素（印加電圧高）が、隣接する暗画素（印加電圧低
）に対して、液晶分子におけるチルト方位の上流側に相当する左側のみならず、その左側
で発生する領域の影響を受ける上側または下側に位置する場合に、
と修正する。なお、要件（１）および要件（３）についての変更はない。
したがって、チルト方位角θbが９０度であれば、ｎフレームにおいて、暗画素と明画
素とが隣接する場合であって、当該暗画素が、当該明画素に対して反対に右側、下側また
は上側に位置する場合、当該暗画素に相当する液晶素子に対し、液晶分子が不安定な状態
とならないような措置を施してやればよい。
このためには、映像処理回路３０における補正部３０６が、第１検出部３０４１で検出
された境界のうち、暗画素が右側に位置し明画素が左側に位置する部分と、暗画素が上側
に位置し明画素が下側に位置する部分と、暗画素が下側に位置し明画素が上側に位置する
部分のリスク境界リスク境界に基づいて映像信号を補正するとよい。
チルト方位角θbが９０度である場合、図１２（１）で示される画像は、図１３（ｂ）
に示されるリスク境界に接している黒画素の階調レベルが階調レベルｃ1に補正される。
図１３（ｂ）では補正対象の画素を分かりやすくするため、図１２（１）から視点をずら
して図示しており、画像が移動したわけではない。
この構成によれば、チルト方位角θbが９０度である場合、映像信号Ｖid-inで規定され
る画像において黒画素からなる領域が上方向、右上方向、右方向、右下方向または下方向
のいずれかに１画素だけ移動することによって、黒画素から白画素に変化する部分が存在
しても、液晶パネル１００では、液晶分子が不安定な状態から白画素へと直接的に変化せ
ず、一旦、階調レベルｃ1に相当する電圧Ｖc1の印加によって強制的に液晶分子が安定し
た状態を経た後に、白画素に変化するので、リバースチルトドメインの発生を抑えること
が可能となる。

＜第２実施形態＞
次に、本発明の第２実施形態について説明する。
この実施形態では、第１実施形態の構成において、リスク境界に接する暗画素に代えて
、リスク境界により定まる補正範囲内の明画素の映像信号を補正する。この実施形態では
、暗画素についての補正は行わない。よって、この実施形態では、上述した「（３）ｎフ
レームにおいて当該明画素に変化する画素が、１フレーム前の（ｎ−１）フレームでは、
液晶分子が不安定な状態」を抑制するために暗画素の階調レベルを上げる代わりに、「（
１）ｎフレームに着目したときに暗画素と明画素とが隣接して、すなわち、印加電圧が低
い状態の画素と印加電圧が高い状態の画素とが隣接して、横電界が強くなる」という要件
に着目して、横電界を抑制する。すなわち、映像処理回路３０は、リスク境界に接する明
画素に対応する液晶素子１２０への印加電圧を低くするよう補正することにより、リスク
境界を挟んで隣接する明画素および暗画素間に生じる横電界を抑制する。以下の説明にお
いて、第１実施形態と同じ構成については同一の符号を付して表し、その説明については
適宜省略する。

判別部３０４３は、映像信号Ｖid-dで示す画素が、第２検出部３０４２で抽出されたリ
スク境界に接している明画素であるか否かを判別する。そして、判別部３０４３は、その
判別結果が「Ｙｅｓ」である場合には、この明画素からリスク境界の反対方向へ連続する
ｍ_２個（本実施形態では、ｍ_２＝４である。）の画素について、出力信号のフラグＱを「
１」として出力する。一方で、判別部３０４３は、判別結果が「Ｎｏ」であれば出力信号
のフラグＱを「０」として出力する。

補正部３０６は、境界検出部３０４で検出されたリスク境界に接する暗画素及び明画素
で生じる横電界を低減させるように、リスク境界に接する明画素により定まる範囲内の明
画素の映像信号を補正する。具体的には、判別部３０４３から供給されるフラグＱが“１
”であるとき、リスク境界から近い順にｎ_２個（本実施形態では、ｎ_２＝３である。）の
明画素を階調レベルｃ2の映像信号Ｖid-dに補正し、これを映像信号Ｖid-outとして出力
する。階調レベルｃ2は、閾値Vth1以上閾値Ｖth2を下回るいずれかの印加電圧により得ら
れるものでよいが、この補正を施さない場合の明度から１０％以内の変化で収まることが
好ましい。一方、補正部３０６は、フラグＱが“０”であるときには、映像信号を補正す
ることなく、映像信号Ｖid-dをそのまま映像信号Ｖid-outとして出力する。

映像処理回路３０による補正処理の具体例について説明する。
図１６は、補正部３０６の補正処理の概要を説明する図である。図１６には、図１１と
同様、一列に並んだ画素群を示しており、各矩形が１画素に対応している。
まず、図１６の上部に示すように、補正処前の画素が配列しているとする。この場合、
リスク境界Ｅ１に接する明画素から、リスク境界Ｅ１の反対側へ連続するｍ_２個（つまり
、４個）の画素が補正範囲に含まれる。そして、この補正範囲に含まれる画素のうち、補
正部３０６により映像信号が補正されるのは、ｎ_２個（つまり、３個）の明画素であるが
、第１実施形態と同じ理由により、リスク境界Ｅ１に近い順にｎ_２個の暗画素の映像信号
が補正される。よって、リスク境界Ｅ１から４つ目の明画素は、階調レベルはｃ2を上回
っていても、補正部３０６により映像信号が補正されることはない。同様に、リスク境界
Ｅ２において、リスク境界Ｅ２に接する明画素から、リスク境界Ｅ２の反対側へ連続する
ｍ_２個（４個）の画素が補正範囲に含まれる。ただし、この補正範囲に含まれる画素のう
ち、補正部３０６により映像信号が補正されるのは、リスク境界Ｅ２に近い順に２個（＜
ｎ_１）の明画素のみである。補正範囲に含まれる４画素のうち２画素が暗画素であるから
、ここでは２つの明画素のみについて映像信号が補正される。

以上のとおり、補正部３０６は、補正範囲に含まれるｍ_２個の画素の範囲内でｎ_２個の
明画素の映像信号を補正する。ただし、補正範囲に含まれる明画素がｎ_２個未満であれば
、補正部３０６で映像信号が補正される明画素もｎ_２個未満になる。

ここで、映像信号Ｖid-inで示す画像が図１２（１）に示すものである場合の、補正後
の映像信号Ｖid-outを図１７（ａ）に示す。
補正部３０６は、図１７（ａ）に示すように、抽出されたリスク境界により定まる補正
範囲に含まれる明画素を、階調レベルｃ2の映像信号に補正する。このうち、一点鎖線で
囲まれた明画素は、あるリスク境界からの距離は「３」を超えているものの、そのリスク
境界により定まる補正範囲に含まれ、かつ、そのリスク境界から数えてｎ_２個の明画素が
補正対象となっていないという理由から、補正対象となっている。また、「＊２」と付し
た明画素は、あるリスク境界から数えてｎ_２個の明画素が補正対象となっていない位置に
あるものの、そのリスク境界により定まる補正範囲外であるという理由から、補正対象と
なっていないものである。

また、上述した第１実施形態と同じ考え方により、θb＝９０度である場合、図１２（
１）で示される画像は、図１７（ｂ）に示されるように補正される。θb＝２２５度であ
る場合、図１２（１）で示される画像は、補正後の画像は図１７（ｃ）に示されるように
補正される。

以上説明した第２実施形態によれば、暗画素及び明画素間の電位差を小さくして横電界
を低減することで、上述したリバースチルトドメインに起因する表示上の不具合の発生を
事前に回避することが可能となる。また、複数の明画素の映像信号が補正されるので、映
像信号の補正による印加電圧の変化を目立たなくすることができる。また、明画素の補正
数ｎ_２よりも多い画素数に設定された補正範囲内の明画素が映像信号の補正対象となりう
るので、補正範囲を定めない場合に比べて、明画素の補正数が画像の内容によって左右さ
れないで、ほぼ一定数に保つことができる。これにより、画像の各位置でリバースチルト
ドメインの抑制に関する効果のバラツキを抑えて、安定的に係る効果を奏するようにする
ことができる。
これ以外にも、上述した第１実施形態と同等の効果を奏する。

＜第３実施形態＞
次に、本発明の第３実施形態について説明する。
以下の説明において、第１実施形態と同じ構成については同一の符号を付して表し、そ
の説明については適宜省略する。この実施形態では、第１実施形態で説明した暗画素の補
正と、第２実施形態で説明した明画素の補正との両方を行う。つまり、この実施形態の映
像処理回路３０は、上記（１）および（３）の条件を満たさないようにするために映像信
号を補正する。

図１８は、この実施形態に係る映像処理回路３０の構成を示すブロック図である。映像
処理回路３０が上述の第１実施形態の映像処理回路３０と相違する部分は、算出部３１０
が追加された点と、判別部３０４３の判別内容が変更された点とにある。
詳細には、ノーマリーブラックモードを例にとると、算出部３１０は、第１に、映像信
号Ｖid-dで示される画素が暗画素であれば、その暗画素について階調レベルｃ1を算出し
て出力し、第２に、その画素が明画素であれば、その明画素について階調レベルｃ2を算
出して出力する。
判別部３０４３は、上述した第１及び第２実施形態で説明した双方の判別を行う。すな
わち、判別部３０４３は、映像信号Ｖid-dで示す画素が、第２検出部３０４２で抽出され
たリスク境界に接している暗画素から、リスク境界の反対方向へ連続するｍ_１個（本実施
形態では、ｍ_１＝４である。）の画素について、出力信号のフラグＱを「１」として出力
するとともに、この明画素からリスク境界の反対方向へ連続するｍ_２個（本実施形態では
、ｍ_２＝４である。）の画素について、出力信号のフラグＱを「１」として出力する。一
方で、判別部３１２６は、それ以外の画素については、出力信号のフラグＱを「０」とし
て出力する。

補正部３０６は、境界検出部３０４で検出されたリスク境界に接する暗画素及び明画素
で生じる横電界を低減させるように、リスク境界に接する暗画素及び明画素により定まる
範囲内の、暗画素及び明画素の双方の映像信号を補正する。具体的には、判別部３１２６
から供給されるフラグＱが“１”であるときの暗画素の階調レベルがｃ1を下回る場合、
リスク境界から近い順にｎ_１個（本実施形態では、ｎ_１＝３である。）の暗画素の映像信
号Ｖid-dを階調レベルｃ1に補正し、また、リスク境界から近い順にｎ_２（本実施形態で
は、ｎ_２＝３である。）個の明画素の映像信号Ｖid-dを階調レベルｃ2に補正し、これを
映像信号Ｖid-outとして出力する。

映像処理回路３０による補正処理の具体例について説明する。
図１９は、この実施形態の補正部３０６の補正処理の概要を説明する図である。図１９
には、図１１，１６と同様、一列に並んだ画素群を示しており、各矩形が１画素に対応し
ている。図１９に示すように、この実施形態の映像信号の補正は、上述した第１及び第２
実施形態の補正を組み合わせたものと同等である。よって、ここではその詳細な説明を省
略する。

ここで、映像信号Ｖid-inで示す画像が図１２（１）に示すものである場合の、補正後
の映像信号Ｖid-outを図２０（ａ）に示す。
補正部３０６は、図２０（ａ）に示すように、リスク境界により定まる補正範囲に含ま
れる画素のうち、階調レベルｃ1を下回る暗画素を階調レベルｃ1に補正し、かつ、補正範
囲に含まれる画素のうち、明画素を階調レベルｃ2の映像信号に補正する。図２０（ａ）
に示した一点鎖線の矩形、「＊１」、「＊２」の意味は上述の第１、第２実施形態と同じ
である。
また、上述した第１実施形態と同じ考え方により、θb＝９０度である場合、図１２（
１）で示される画像は、図２０（ｂ）に示されるように補正される。θb＝２２５度であ
る場合、図１２（１）で示される画像は、補正後の画像は図２０（ｃ）に示されるように
補正される。
以上説明した第３実施形態によれば、上述した第１、第２実施形態と共通の作用効果を
奏する。

＜第４実施形態＞
次に、本発明の第４実施形態について説明する。
動きを伴う画像である場合、映像信号Ｖid-inで示される現フレームの画像において、
リスク境界に接する画素であっても、現フレームの１つ前である前フレームを含めた動き
を考えると、映像信号を補正する必要があるときと、補正する必要がないときとがある。
この実施形態では、上記第１実施形態のように暗画素の映像信号を補正する構成で、前フ
レームから現フレームにかけての画像の動きを考慮して、補正対象の暗画素を定めている
。以下の説明において、第２実施形態と同じ構成については同一の符号を付して表し、そ
の説明については適宜省略する。

次に、映像処理回路３０の詳細について図２１を参照して説明する。図２１に示すよう
に、映像処理回路３０は、遅延回路３０２、境界検出部３１２、補正部３０６およびＤ／
Ａ変換器３０８を備える。
境界検出部３１２は、本実施形態においては、第１検出部３１２１、第２検出部３１２
２、保存部３１２３、適用境界決定部３１２４、第３検出部３１２５および判別部３１２
６を備える。
第１検出部３１２１は、現フレームの映像信号Ｖid-inで示される画像を解析して、階
調範囲ａにある暗画素（第１画素）と階調範囲ｂにある明画素（第２画素）とが垂直また
は水平方向で隣接する部分があるか否かを判別する。そして、第１検出部３２１は、隣接
する部分があると判別したときに、その隣接部分を境界として検出して、境界の位置情報
を出力する。
第２検出部３１２２は、前フレームの映像信号Ｖid-inで示される画像を解析して、暗
画素と明画素とが隣接する部分を境界として検出する。ここで第２検出部３１２２が検出
する境界についての定義は、第１検出部３１２１についてのそれと同じである。
保存部３１２３は、第２検出部３１２２によって検出された境界の情報を保存して１フ
レーム期間だけ遅延させて出力するものである。
したがって、第１検出部３１２１で検出される境界は現フレームに係るものであるのに
対し、第２検出部３１２２で検出されて保存部３１２３に保存される境界は、前フレーム
に係るものとなる。

適用境界決定部３１２４は、第１検出部３１２１によって検出された現フレーム画像の
境界のうち、保存部３１２３に保存された前フレーム画像の境界と同じ部分を除外したも
のを、適用境界として決定する動き検出ステップを実行する動き検出部として機能する。
すなわち、適用境界は、前フレームから現フレームにかけて変化した境界であり、各画素
間で前フレームでは存在せず、かつ、現フレームでは存在する境界と換言される。このよ
うな適用境界決定部３１２４は、第１境界検出部に相当する。

第３検出部３１２５は、映像信号Ｖid-inで示される画像を解析して、適用境界決定部
３１２４で決定された適用境界のうち、暗画素と明画素とが垂直または水平方向で隣接す
る部分があるか否かを判別するリスク境界検出ステップを実行する、リスク境界検出部と
して機能する。そして、第３検出部３１２５は、適用境界決定部３１２４により決定され
た適用境界の一部分であって、暗画素が上側に位置し明画素が下側に位置する部分と、暗
画素が右側に位置し明画素が左側に位置する部分とを抽出して、これをリスク境界として
検出し、リスク境界の位置情報を出力するものである。リスク境界の条件は、上述した各
実施形態と同じである。このような第３検出部３１２５は、第２境界検出部に相当する。

判別部３１２６は、映像信号Ｖid-dで示される画素が第３検出部３１２５で抽出された
リスク境界に接している暗画素であるか否かを判別する。そして、判別部３０４３は、そ
の判別結果が「Ｙｅｓ」である場合には、この暗画素からリスク境界の反対方向へ連続す
るｍ_１個（本実施形態では、ｍ_１＝４である。）の画素について、出力信号のフラグＱを
「１」として出力する。一方で、判別部３０４３は、判別結果が「Ｎｏ」であれば出力信
号のフラグＱを「０」として出力する。

補正部３０６は、判別部３１２６から供給されるフラグＱが“１”であるときの暗画素
の階調レベルがｃ1を下回る場合、リスク境界から近い順にｎ_１個（本実施形態では、ｎ
_１＝３である。）の暗画素の映像信号Ｖid-dを階調レベルｃ1に補正し、これを映像信号
Ｖid-outとして出力する。一方、補正部３０６は、判別部３１２６から供給されるフラグ
Ｑが「１」であるときの暗画素の階調レベルがｃ1を以上である場合や、フラグＱが“０
”であるときには、映像信号を補正することなく、映像信号Ｖid-dをそのまま映像信号Ｖ
id-outとして出力する。

映像処理回路３０による補正処理の具体例について説明する。
本実施形態の映像処理回路３０では、検出するリスク境界が第１実施形態のそれと異な
るだけであり、リスク境界に基づいてどのように暗画素の映像信号を補正するかは、上述
した第１実施形態と同じである。
前フレームの映像信号Ｖid-inで示される画像が例えば図２２（１）に示されるとおり
であって、現フレームの映像信号Ｖid-inで示される画像が例えば図２２（２）に示され
るとおりである場合、すなわち、階調範囲ａの暗画素からなるパターンや階調範囲ｄの画
素からなるパターンが、階調範囲ｂにある明画素を背景に左方向にスクロール移動する場
合、第２検出部３１２２により検出される境界は図２２（１）に示されるとおりであり、
第１検出部３１２１により検出される境界は図２２（２）に示されるとおりである。そし
て、第１検出部３１２１により検出される境界のうち、第２検出部３１２２により検出さ
れる境界と重複しないものが適用境界として、適用境界決定部３１２４で決定される。第
３検出部３１２５ではこの適用境界の中からリスク境界が検出されるので、この実施形態
のリスク境界は、図２２（３）で示されるとおりである。すなわち、図２２（３）で示さ
れるようにして適用境界決定部３１２４で決定された適用境界のうち、暗画素が上側に位
置し明画素が下側に位置する部分と、暗画素が右側に位置し明画素が左側に位置する部分
とであるリスク境界に相当する部分に隣接する暗画素が補正対象となる。

ここで、映像信号Ｖid-inで示す画像が図２２（１）から（２）のように変化した場合
の、映像信号Ｖid-outを図２３（ａ）に示す。
補正部３０６は、図２３（ａ）に示すように、抽出されたリスク境界により定まる補正
範囲に含まれる画素のうち、リスク境界から近い順に階調レベルｃ1を下回るｎ_１個の暗
画素を階調レベルｃ1に補正する。図２０（ａ）に示した一点鎖線の矩形および「＊１」
の意味は上述の各実施形態と同じである。
また、第１実施形態と同じ考え方により、θb＝９０度である場合、図２２（１）から
（２）のように変化した画像は、図２３（ｂ）に示されるとおりに補正される。θb＝２
２５度である場合、図２２（１）から（２）のように変化した画像は、図２３（ｃ）に示
されるとおりに補正される。
以上説明した第４実施形態によれば、上述した第１実施形態と共通の作用効果を奏する
とともに、リバースチルトドメインがより発生しやすい箇所に絞り込んで映像信号を補正
することができる。これにより、映像信号の変更を更に抑えつつリバースチルトドメイン
の発生を効果的に抑えることができる。

＜第５実施形態＞
次に、本発明の第５実施形態について説明する。
この実施形態では、第４実施形態の構成において、リスク境界に接する暗画素に代えて
、リスク境界に接する明画素に基づいて補正範囲内の明画素の映像信号を補正する。この
実施形態では、暗画素についての補正は行わない。明画素の映像信号を補正する根拠は、
上述した第２実施形態と同じである。以下の説明において、第２実施形態と同じ構成につ
いては同一の符号を付して表し、その説明については適宜省略する。

判別部３１２６は、映像信号Ｖid-dで示す画素が、第３検出部３１２５で抽出されたリ
スク境界に接している明画素であるか否かを判別する。そして、判別部３１２６は、その
判別結果が「Ｙｅｓ」である場合には、この明画素からリスク境界の反対方向へ連続する
ｍ_２個（本実施形態では、ｍ_２＝４である。）の画素について、出力信号のフラグＱを「
１」として出力する。一方で、判別部３１２６は、判別結果が「Ｎｏ」であれば出力信号
のフラグＱを「０」として出力する。

補正部３０６は、判別部３１２６から供給されるフラグＱが“１”であるとき、リスク
境界から近い順にｎ_２（本実施形態では、ｎ_２＝３である。）個の明画素の映像信号Ｖid
-dを階調レベルｃ2に補正し、これを映像信号Ｖid-outとして出力する。ここでも、階調
レベルｃ2は、ここでも、この補正を施さない場合の明度から１０％以内の変化で収まる
ことが好ましい。一方、補正部３０６は、フラグＱが“０”であるときには、映像信号を
補正することなく、映像信号Ｖid-dをそのまま映像信号Ｖid-outとして出力する。

映像処理回路３０による補正処理の具体例について説明する。
本実施形態の映像処理回路３０では、検出するリスク境界が第２実施形態のそれと異な
るだけであり、リスク境界に基づいてどのように暗画素の映像信号を補正するかは、上述
した第２実施形態と同じである。
ここで、映像信号Ｖid-inで示す画像が図２２（１）から（２）のように変化した場合
の、映像信号Ｖid-outを図２４（ａ）に示す。
補正部３０６は、図２４（ａ）に示すように、抽出されたリスク境界により定まる補正
範囲に含まれる画素のうち、階調レベルｃ2であるｎ_２個の明画素の映像信号を補正する
。図２４（ａ）に示した一点鎖線の矩形および「＊２」の意味は上述の各実施形態と同じ
である。
また、第１実施形態と同じ考え方により、θb＝９０度である場合、図２２（１）から
（２）のように変化した画像は、図２４（ｂ）に示されるとおりに補正される。θb＝２
２５度である場合、図２２（１）から（２）のように変化した画像は、図２４（ｃ）に示
されるとおりに補正される。
以上説明した第５実施形態によれば、上述した第２実施形態と共通の作用効果を奏する
とともに、リバースチルトドメインがより発生しやすい箇所に絞り込んで映像信号を補正
することができる。これにより、映像信号の変更を更に抑えつつリバースチルトドメイン
の発生を効果的に抑えることができる。

＜第６実施形態＞
次に、本発明の第６実施形態について説明する。
この実施形態では、第４実施形態で説明した暗画素の補正と、第５実施形態で説明した
明画素の補正との両方を行う。以下の説明において、第３実施形態と同じ構成については
同一の符号を付して表し、その説明については適宜省略する。

図２５は、この実施形態に係る映像処理回路３０の構成を示すブロック図である。映像
処理回路３０が上述の第４実施形態の映像処理回路３０と相違する部分は、算出部３１０
が追加された点と、判別部３１２６の判別内容が変更された点とにある。
詳細には、ノーマリーブラックモードを例にとると、算出部３１０は、映像信号Ｖid-d
で示される画素が暗画素であれば、その暗画素について階調レベルｃ1を算出して出力し
、第２に、その画素が明画素であれば、その明画素について階調レベルｃ2を算出して出
力する。
判別部３１２６は、上述した第４及び第５実施形態で説明した双方の判別を行う。すな
わち、判別部３１２６は、映像信号Ｖid-dで示す画素が、第３検出部３１２５で抽出され
たリスク境界に接している暗画素から、リスク境界の反対方向へ連続するｍ_１個（本実施
形態では、ｍ_１＝４である。）の画素について、出力信号のフラグＱを「１」として出力
するとともに、この明画素からリスク境界の反対方向へ連続するｍ_２個（本実施形態では
、ｍ_２＝４である。）の画素について、出力信号のフラグＱを「１」として出力する。一
方で、判別部３１２６は、それ以外の画素については、出力信号のフラグＱを「０」とし
て出力する。

補正部３０６は、判別部３１２６から供給されるフラグＱが“１”であるときの暗画素
の階調レベルがｃ1を下回る場合、リスク境界から近い順にｎ_１個（本実施形態では、ｎ
_１＝３である。）の暗画素の映像信号Ｖid-dを階調レベルｃ1に補正し、また、リスク境
界から近い順にｎ_２（本実施形態では、ｎ_２＝３である。）個の明画素の映像信号Ｖid-d
を階調レベルｃ2に補正し、これを映像信号Ｖid-outとして出力する。

ここで、映像信号Ｖid-inで示す画像が図２２（１）から（２）のように変化した場合
の、映像信号Ｖid-outを図２６（ａ）に示す。
補正部３０６は、図２６（ａ）に示すように、抽出されたリスク境界により定まる補正
範囲に含まれる画素のうち、階調レベルｃ1を下回るｎ_１個の明画素を階調レベルｃ1に補
正し、かつ、ｎ_２個の明画素の映像信号を階調レベルｃ2に補正する。図２６（ａ）に示
した一点鎖線の矩形、「＊１」、「＊２」の意味は、上述の第４、第５実施形態と同じで
ある。
また、第１実施形態と同じ考え方により、θb＝９０度である場合、図２２（１）から
（２）のように変化した画像は、図２６（ｂ）に示されるとおりに補正される。θb＝２
２５度である場合、図２２（１）から（２）のように変化した画像は、図２６（ｃ）に示
されるとおりに補正される。
以上説明した第６実施形態によれば、上述した第４、第５実施形態と共通の作用効果を
奏する。

＜第７実施形態＞
次に、本発明の第７実施形態について説明する。
以下の説明において、第６実施形態と同じ構成については同一の符号を付して表し、そ
の説明については適宜省略する。
上述した第６実施形態では、画像の動きを考慮して、リスク境界を挟んで互いに隣接す
る明画素および暗画素により定まる補正範囲の各画素の映像信号を補正していた。これに
対し、この実施形態では、映像処理回路３０は、現フレームにおいて暗画素と明画素とが
隣接する境界を検出し、該検出した境界のうち、前フレームから現フレームにかけて１画
素分だけ移動したリスク境界に接する画素を補正対象とし、それ以外の画素を補正対象と
しない。図３２を用いて既に説明したように、明画素を背景とした暗画素の領域がフレー
ム毎に２画素以上ずつ移動するときに、このような尾引き現象は顕在化しない（または、
視認されにくい）。そこで、映像処理回路３０がこのような１画素分だけ移動したリスク
境界の隣接画素を補正対象とし、それ以外の画素を補正対象としない。

この実施形態では、適用境界決定部３１２４が、第１検出部３１２１および第２検出部
３１２２による境界の検出結果から、１画素分だけ移動した境界のみを適用境界として決
定し、前フレームから移動していない境界、および、２画素以上移動したリスク境界を適
用境界として決定しない。映像処理回路３０のその他の各部が実現する機能は、上述した
第６実施形態と同じである。この構成により、図３２に示すように１フレームにつき１画
素分だけ（縦、横、斜めのいずれか）画像が移動する場合に、補正部３０６は、リバース
チルトドメインを抑制するための補正を行い、それ以外の場合はその補正を行わない。

例えば、図２７に示すように（ｎ−１）からｎフレームにかけて画像が変化する場合、
リスク境界Ｅ４は図中左方向に１画素分だけ移動しているので、上述した第６実施形態の
ようにして、リスク境界Ｅ４により定まる補正範囲内で各画素の映像信号が補正される。
一方で、リスク境界Ｅ３は図中左方向に２画素分だけ移動しているので、リスク境界Ｅ３
により定まる補正範囲内で各画素の映像信号は補正されない。

これにより、補正部３０６は、リバースチルトドメインがより発生しやすい箇所に更に
絞り込んで補正することができる。これにより、映像信号の変更を更に抑えつつリバース
チルトドメインの発生を効果的に抑えることができる。
なお、この実施形態の構成においても、上述した第６実施形態と同等の効果を奏する。
また、１画素分だけ移動したリスク境界に基づいて補正対象の画素を決定する構成は、上
述した第１〜第５実施形態の構成にも適用可能である。

＜変形例＞
（変形例１）
上述した実施形態では、液晶１０５にＶＡ方式を用いた例について説明した。そこで次
に、液晶１０５にＴＮ方式とした例について説明する。
図２８（ａ）は、液晶パネル１００における２×２の画素を示す図であり、図２８（ｂ
）は、図２８（ａ）におけるｐ−ｑ線を含む垂直面で破断したときの簡易断面図である。
これらの図に示すように、ＴＮ方式の液晶分子は、画素電極１１８とコモン電極１０８
との電位差がゼロである状態において、チルト角がθaであって、チルト方位角がθb（＝
４５度）で、初期配向しているものとする。ＴＮ方式は、ＶＡ方式とは反対に、基板水平
方向に傾斜するので、ＴＮ方式のチルト角θaは、ＶＡ方式の値よりも大きい。

液晶１０５にＴＮ方式を用いた例では、高コントラスト比などが得られる等の理由によ
り、電圧無印加時において液晶素子１２０が白状態となるノーマリーホワイトモードが用
いられる場合が多い。
このため、液晶１０５にＴＮ方式を用いるとともに、ノーマリーホワイトモードとした
とき、液晶素子１２０の印加電圧と透過率との関係は、図４（ｂ）に示されるようなＶ−
Ｔ特性で表され、印加電圧が高くなるにつれて透過率が減少する。ただし、液晶素子１２
０の印加電圧が電圧Ｖc1を下回るときに、液晶分子が不安定状態となる点においては、ノ
ーマリーブラックモードと変わりはない。

このようなＴＮ方式のノーマリーホワイトモードにおいて、図２９（ａ）に示すように
、（ｎ−１）フレームにおいて２×２の４画素がすべて液晶分子の不安定な白画素の状態
から、ｎフレームにおいて、右上の１画素だけが黒画素に変化するときを想定する。上述
したようにノーマリーホワイトモードにおいて、画素電極１１８とコモン電極１０８との
電位差は、ノーマリーブラックモードとは反対に白画素よりも黒画素で大きい。このため
、白から黒に変化する右上の画素では、図２９（ｂ）のように、液晶分子が実線で示され
る状態から破線で示される状態に、電界方向に沿った方向（基板面の垂直方向）に起立し
ようとする。
しかしながら、白画素の画素電極１１８（Ｗt）と黒画素の画素電極１１８（Ｂk）との
間隙で生じる電位差は、黒画素の画素電極１１８（Ｂk）とコモン電極１０８との間で生
じる電位差と同程度である上に、画素電極同士の間隙が画素電極１１８とコモン電極１０
８との間隙よりも狭い。よって、電界の強度で比較すると、画素電極１１８（Ｗt）と画
素電極１１８（Ｂk）との間隙で生じる横電界は、画素電極１１８（Ｂk）とコモン電極１
０８との間隙で生じる縦電界よりも強い。
右上の画素は、（ｎ−１）フレームにおいて液晶分子が不安定な状態の白画素であった
め、液晶分子が縦電界の強度に応じて傾斜するまでに時間がかかる。一方、黒レベルの電
圧が画素電極１１８（Ｂk）に印加されたことによる縦電界よりも、隣接する画素電極１
１８（Ｗt）からの横電界の方が強いので、黒になろうとしている画素では、図２８（ｂ
）に示すように、白画素に隣接する側の液晶分子Ｒvが、縦電界にしたがって傾斜しよう
とする他の液晶分子よりも時間的に先んじてリバースチルト状態となる。
先にリバースチルト状態となった液晶分子Ｒvは、縦電界にしたがって破線のように基
板水平方向に起立しようとする他の液晶分子の動きに悪影響を与える。このため、黒に変
化すべき画素においてリバースチルトが発生する領域は、図２９（ｃ）に示すように、黒
に変化すべき画素と白画素との間隙にとどまらず、その間隙から黒に変化すべき画素を浸
食する形で広範囲に拡がる。
したがって、図２９に示した内容から、黒に変化しようとする着目画素の周辺が白画素
であった場合、当該着目画素に対して白画素が左下側、左側および下側で隣接するとき、
当該着目画素では、リバースチルトが左辺および下辺に沿った内周領域にて発生すること
になる。

一方、図３０（ａ）に示すように、（ｎ−１）フレームにおいて２×２の４画素がすべ
て液晶分子の不安定な白画素の状態から、ｎフレームにおいて、左下の１画素だけが黒画
素に変化するときを想定する。この変化においても、黒画素の画素電極１１８（Ｂk）と
白画素の画素電極１１８（Ｗt）との間隙では、画素電極１１８（Ｂk）とコモン電極１０
８との間隙の縦電界よりも強い横電界が発生する。この横電界によって、図３０（ｂ）に
示すように、白画素において黒画素に隣接する側の液晶分子Ｒvは、縦電界にしたがって
傾斜しようとする他の液晶分子よりも時間的に先んじて配向が変化して、リバースチルト
状態となるが、白画素では縦電界の強度が（ｎ−１）フレームから変わらないので、他の
液晶分子に影響をほとんど与えない。このため、白画素から変化しない画素においてリバ
ースチルトが発生する領域は、図３０（ｃ）に示すように、図２９（ｃ）の例と比較して
無視できる程度に狭い。
一方、２×２の４画素のうち、左下において白から黒に変化する画素では、液晶分子の
初期配向方向が横電界の影響を受けにくい方向であるので、縦電界が加わっても、リバー
スチルト状態となる液晶分子がほとんど存在しない。このため、左下画素では、縦電界の
強度が大きくなるにつれて、液晶分子が基板面の垂直方向に図２７（ｂ）において破線で
示すように正しく起立する結果、目的である黒画素に変化するので、表示品位の劣化が発
生しないことになる。

このため、ＴＮ方式においてチルト方位角θbが４５度であるノーマリーホワイトモー
ドの場合、要件（１）をそのままに、
（２）ｎフレームにおいて、当該暗画素（印加電圧高）が、隣接する明画素（印加電圧低
）に対して右上側、右側または上側に位置する場合に、
（３）ｎフレームにおいて当該暗画素に変化する画素は、１フレーム前の（ｎ−１）フレ
ームでは、液晶分子が不安定な状態にあったとき
ｎフレームにおいて当該暗画素でリバースチルトが発生する、ということになる。
したがって、この発生状態を、（ｎ＋１）フレームを基準として考え直した場合、画像
の動きによって、（ｎ＋１）フレームにおいて暗画素が上記位置関係を満たすことになっ
ても、変化前のｎフレームにおいて、当該画素の液晶分子が不安定な状態にならないよう
な措置を施してやればよい、ということになる。
ノーマリーホワイトモードでは、ノーマリーブラックモードとは反対に、階調レベルが
高い（明るい）ほど、液晶素子の印加電圧が低くなる点を考慮すれば、映像処理回路３０
の構成を、次のように変更すればよいことになる。
すなわち、ｎフレームにおいて、映像処理回路３０におけるリスク境界を検出する第２
検出部３０４２や第３検出部３１２５が、暗画素が下側に位置し明画素が上側に位置する
部分と、暗画素が左側に位置し明画素が右側に位置する部分と、を抽出して、リスク境界
として検出する構成であればよい。補正部３０６がこのリスク境界に基づいて映像信号を
補正する画素については、上述の第１〜第７実施形態で説明したとおりである。
なお、この例では、ＴＮ方式においてチルト方位角θbを４５度とした例を説明したが
、リバースチルトドメインの発生方向がＶＡ方式と逆になる点を考慮すれば、チルト方位
角θbが４５度以外の角度である場合の措置、そのための構成についても、いままでの説
明から容易に類推できるはずである。

このように画像パターンの動き方向として水平方向のみを想定すれば、垂直方向や斜め
方向についても想定する構成と比較して、構成の簡易化を図ることが可能となる。
なお、ここではＶＡ方式であってチルト方位角θbを４５度とした場合を例にとって説
明したが、ＶＡ方式であってチルト方位角θbを２２５度とした場合についても同様であ
る。

（変形例２）
上述した各実施形態において、ｎ_１＝３，ｍ_１＝４，ｎ_２＝３，ｍ_２＝４としていたが
、これらの各値はあくまで一例である。よって、ｍ_１，ｍ_２はそれぞれ「２」以上の整数
であってもよいし、ｎ_１，ｎ_２はそれぞれｍ_１、ｍ_２よりも小さい値で、かつ、「１」以
上の整数であればよい。また、また、ｎ_１とｎ_２との値が相違していてもよいし、ｍ_１と
ｍ_２との値が相違していてもよい。
また、上述した各実施形態では、補正範囲内でリスク境界に近い画素をより優先するよ
うに映像信号を補正していたが、補正範囲内で別の画素が補正対象となってもよい。ただ
し、リバースチルとドメインの抑制という観点からは、少なくともリスク境界に接する画
素が補正対象であることが重要であるといえる。
また、上述した各実施形態では、補正部３０６が補正範囲内の画素の中から、補正対象
の画素を特定していたが、この特定についても判別部３０４３や判別部３１２６が行って
もよい。

（変形例３）
上述した各実施形態において、映像信号Ｖid-inは、画素の階調レベルを指定するもの
としたが、液晶素子の印加電圧を直接的に指定するものとしてもよい。映像信号Ｖid-in
が液晶素子の印加電圧を指定する場合、指定される印加電圧によって境界を判別して、電
圧を補正する構成とすればよい。
また、各実施形態において、液晶素子１２０は、透過型に限られず、反射型であっても
よい。

（変形例４）
次に、上述した実施形態に係る液晶表示装置を用いた電子機器の一例として、液晶パネ
ル１００をライトバルブとして用いた投射型表示装置（プロジェクター）について説明す
る。図３１は、このプロジェクターの構成を示す平面図である。
この図に示すように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光
源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から
射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイッ
クミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、
各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。
なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐため
に、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレ
ーレンズ系２１２１を介して導かれる。

このプロジェクター２１００では、液晶パネル１００を含む液晶表示装置が、Ｒ色、Ｇ
色、Ｂ色のそれぞれに対応して３組設けられる。ライトバルブ１００Ｒ、１００Ｇおよび
１００Ｂの構成は、上述した液晶パネル１００と同様である。Ｒ色、Ｇ色、Ｂ色のそれぞ
れの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて
、ライトバルブ１００Ｒ、１００Ｇおよび１００がそれぞれ駆動される構成となっている
。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイク
ロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム
２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。
したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１
４によってカラー画像が投射されることとなる。

なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２
１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィ
ルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロ
イックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇ
の透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方
向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を
表示する構成となっている。

電子機器としては、図３１を参照して説明したプロジェクターの他にも、テレビジョン
や、ビューファインダー型・モニター直視型のビデオテープレコーダー、カーナビゲーシ
ョン装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テ
レビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器
等などが挙げられる。そして、これらの各種の電子機器に対して、上記液晶表示装置が適
用可能なのは言うまでもない。

１…液晶表示装置、３０…映像処理回路、１００…液晶パネル、１００ａ…素子基板、１
００ｂ…対向基板、１０５…液晶、１０８…コモン電極、１１８…画素電極、１２０…液
晶素子、３０２…遅延回路、３０４…境界検出部、３０４１…第１境界検出部、３０４２
…第２境界検出部、３０４３…判別部、３０６…補正部、３０８…Ｄ／Ａ変換器、３１０
…算出部、３１２…境界検出部、３１２１…第１検出部、３１２２…第２検出部、３１２
３…保存部、３１２４…適用境界決定部、３１２５…第３検出部、３１２６…判別部、２
１００…プロジェクター

Claims (9)

1. 画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号
   に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
   入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前
   記第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であって、前記液晶の
   チルト方位で定まるリスク境界を検出するリスク境界検出ステップと、
   前記リスク境界検出ステップで検出されたリスク境界に接する前記第１および第２画素
   で生じる横電界を低減させるように、当該第１画素から当該リスク境界の反対側へ連続す
   るｍ_１個（ｍ_１は２以上の整数）の前記第１画素のうちのｎ_１個（ただし、ｎ_１＜ｍ_１）
   の前記第１画素、及び当該第２画素から当該リスク境界の反対側へ連続するｍ_２個（ｍ_２
   は２以上の整数）のうちのｎ_２個（ただし、ｎ_２＜ｍ_２）の前記第２画素の少なくとも一
   方の各画素に対応する液晶素子への印加電圧を指定する映像信号を補正する補正ステップ
   と
   を有することを特徴とする映像処理方法。
2. 前記入力映像信号で指定される前記第１画素と前記第２画素との境界のうち、現フレー
   ムよりも１つ前の前フレームから現フレームにかけて変化する境界を検出する動き検出ス
   テップを有し、
   前記補正ステップにおいて、
   前記動き検出ステップで検出された前記変化する境界のうち、前記リスク境界検出ステ
   ップで検出されたリスク境界に接する前記第１及び第２画素で生じる横電界を低減させる
   ように、前記各画素に対応する液晶素子への印加電圧を指定する映像信号を補正する
   ことを特徴とする請求項１に記載の映像処理方法。
3. 前記補正ステップにおいて、
   前記ｍ_１個の前記第１画素のうち、前記印加電圧が前記第１電圧よりも低い第３電圧を
   下回るｎ_１個の前記第１画素の映像信号を、前記第３電圧以上前記第２電圧以下を指定す
   る映像信号に補正する
   ことを特徴とする請求項１又は２に記載の映像処理方法。
4. 前記補正ステップにおいて、
   前記ｍ_２個の前記第２画素のうち、ｎ_２個の前記第２画素に対応する液晶素子への印加
   電圧を指定する映像信号を、前記第１電圧以上前記第２電圧以下を指定する映像信号に補
   正する
   ことを特徴とする請求項１又は２に記載の映像処理方法。
5. 前記補正ステップにおいて、
   前記ｍ_１個の前記第１画素のうち、前記印加電圧が前記第１電圧よりも低い第３電圧を
   下回るｎ_１個の前記第１画素の映像信号を、前記第３電圧以上前記第２電圧以下を指定す
   る映像信号に補正し、
   前記ｍ_２個の前記第２画素のうち、ｎ_２個の前記第２画素に対応する液晶素子への印加
   電圧を指定する映像信号を、前記第１電圧以上前記第２電圧以下を指定する映像信号に補
   正する
   ことを特徴とする請求項１又は２に記載の映像処理方法。
6. 前記補正ステップにおいて、
   前記動き検出ステップで検出された前フレームから現フレームにかけて１画素分だけ移
   動した境界のうち、前記リスク境界に接する前記第１および第２画素で生じる横電界を低
   減させるように、前記各画素に対応する液晶素子への印加電圧を指定する映像信号を補正
   する
   ことを特徴とする請求項２に記載の映像処理方法。
7. 画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号
   に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
   入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前
   記第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であって、前記液晶の
   チルト方位で定まるリスク境界を検出するリスク境界検出部と、
   前記リスク境界検出部で検出されたリスク境界に接する前記第１および第２画素で生じ
   る横電界を低減させるように、当該第１画素から当該リスク境界の反対側へ連続するｍ_１
   個（ｍ_１は２以上の整数）の前記第１画素のうちのｎ_１個（ただし、ｎ_１＜ｍ_１）の前記
   第１画素、及び当該第２画素から当該リスク境界の反対側へ連続するｍ_２個（ｍ_２は２以
   上の整数）のうちのｎ_２個（ただし、ｎ_２＜ｍ_２）の前記第２画素の少なくとも一方の各
   画素に対応する液晶素子への印加電圧を指定する映像信号を補正する補正部と
   を備えることを特徴とする映像処理回路。
8. 第１基板に複数の画素の各々に対応して設けられた画素電極と第２基板に設けられたコ
   モン電極とにより液晶が挟持された液晶素子を有する液晶パネルと、
   画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号
   に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路と
   を備え、
   前記映像処理回路は、
   入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前
   記第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であって、前記液晶の
   チルト方位で定まるリスク境界を検出するリスク境界検出部と、
   前記リスク境界検出部で検出されたリスク境界に接する前記第１および第２画素で生じ
   る横電界を低減させるように、当該第１画素から当該リスク境界の反対側へ連続するｍ_１
   個（ｍ_１は２以上の整数）の前記第１画素のうちのｎ_１個（ただし、ｎ_１＜ｍ_１）の前記
   第１画素、及び当該第２画素から当該リスク境界の反対側へ連続するｍ_２個（ｍ_２は２以
   上の整数）のうちのｎ_２個（ただし、ｎ_２＜ｍ_２）の前記第２画素の少なくとも一方の各
   画素に対応する液晶素子への印加電圧を指定する映像信号を補正する補正部と
   を有することを特徴とする液晶表示装置。
9. 請求項８に記載された液晶表示装置を有することを特徴とする電子機器。

Images