JP6078965B2 - 映像処理回路、映像処理方法及び電子機器 - Google Patents
映像処理回路、映像処理方法及び電子機器 Download PDFInfo
- Publication number
- JP6078965B2 JP6078965B2 JP2012071904A JP2012071904A JP6078965B2 JP 6078965 B2 JP6078965 B2 JP 6078965B2 JP 2012071904 A JP2012071904 A JP 2012071904A JP 2012071904 A JP2012071904 A JP 2012071904A JP 6078965 B2 JP6078965 B2 JP 6078965B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- video signal
- pixel
- applied voltage
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、補正電圧の印加による表示期間毎の液晶素子の透過率変化を抑えつつリバースチルトドメインを低減させるように、各表示期間に対応した映像信号を補正することである。
本発明によれば、第1画素の印加電圧に応じてリバースチルトドメインの発生の原因となる横電界の掛かり方が異なるため、各表示期間の少なくとも一部において第1画素の印加電圧に応じた補正電圧を印加することで、表示期間毎の液晶素子の透過率変化を抑えつつリバースチルトドメインを低減させることが可能となる。
本発明によれば、隣接する第1画素及び第2画素のそれぞれを横電界の強度を低くする方向に補正することができるので、第1画素及び第2画素の補正による映像信号の変化を抑えつつ、リバースチルトドメインを低減する効果を大きくすることができる。
本発明によれば、第2画素の印加電圧に応じてリバースチルトドメインの発生の原因となる横電界の掛かり方が異なるため、各表示期間の少なくとも一部において第2画素の印加電圧に応じた補正電圧を印加することで、表示期間毎の液晶素子の透過率変化を抑えつつリバースチルトドメインを低減させることが可能となる。
本発明によれば、複数の第1画素が補正の対象となる場合に、いずれか1の第1画素に基づいて補正電圧を設定するから、第1画素毎に補正電圧を設定する場合に比べて演算量を少なくすることができる。
本発明によれば、液晶素子の透過率を表示期間にわたって時間積分した積分透過率が第1閾値以下となるようにすることにより、ユーザーに知覚されやすい表示内容の変化が発生しない範囲で、リバースチルトドメインを低減させるための補正を行うことができる。
本発明によれば、複数の第2画素が補正の対象となる場合に、いずれか1の第2画素に基づいて補正電圧を設定するから、第2画素毎に補正電圧を設定する場合に比べて演算量を少なくすることができる。
本発明によれば液晶素子の透過率を表示期間にわたって時間積分した積分透過率が第2閾値以上となるようにすることにより、ユーザーに知覚されやすい表示内容の変化が発生しない範囲で、リバースチルトドメインを低減させるための補正を行うことができる。
本発明によれば、温度に応じて粘度が変化するという液晶分子の特性に基づいて、表示内容の変化を抑えつつリバースチルトドメインを低減させるための補正電圧を設定することができる。
<第1実施形態>
まず、本発明の第1実施形態について説明する。
図1は、本実施形態に係る映像処理回路を適用した液晶表示装置1の全体構成を示すブロック図である。
図1に示すように、液晶表示装置1は、制御回路10と、液晶パネル100と、走査線駆動回路130と、データ線駆動回路140とを備える。制御回路10には、映像信号Vid-inが上位装置から同期信号Syncに同期して供給される。映像信号Vid-inは、液晶パネル100における各画素の階調レベルをそれぞれ指定するデジタルデータであり、同期信号Syncに含まれる垂直走査信号、水平走査信号及びドットクロック信号(いずれも図示省略)に従った走査の順番で供給される。本実施形態では、映像信号Vid-inが供給される周波数が60Hzであり、その逆数である周期16.67ミリ秒で1フレーム(1コマ)の画像を表示するための映像信号Vid-inが供給される。
なお、映像信号Vid-inは階調レベルを指定するが、階調レベルに応じて液晶素子の印加電圧が定まるので、映像信号Vid-inは液晶素子の印加電圧を指定するものといって差し支えない。以下の説明において、映像信号の階調レベルが高いほど液晶素子に対して指定する印加電圧が大きいものとする。
なお、この実施形態では、走査線112を区別するために、図において上から順に1、2、3、…、(m−1)、m行目という呼び方をする場合がある。同様に、データ線114を区別するために、図において左から順に1、2、3、…、(n−1)、n列目という呼び方をする場合がある。
なお、図1において、素子基板100aの対向面は紙面裏側であるので、当該対向面に設けられる走査線112、データ線114、TFT116及び画素電極118については、破線で示すべきであるが、見難くなるのでそれぞれ実線で示す。
図2に示すように、液晶パネル100は、走査線112とデータ線114との交差に対応して、画素電極118とコモン電極108とで液晶105を挟持した液晶素子120が配列した構成である。図1では省略したが、液晶パネル100における等価回路では、実際には図2に示すように、液晶素子120に対して並列に補助容量(蓄積容量)125が設けられる。補助容量125は、一端が画素電極118に接続され、他端が容量線115に共通接続されている。容量線115は時間的に一定の電圧に保たれている。
ここで、走査線112がHレベルになると、その走査線にゲート電極が接続されたTFT116がオンとなり、画素電極118がデータ線114に接続される。このため、走査線112がHレベルであるときに、データ線114に階調に応じた電圧のデータ信号を供給すると、そのデータ信号は、オンしたTFT116を介して画素電極118に印加される。走査線112がLレベルになると、TFT116はオフするが、画素電極118に印加された電圧は、液晶素子120の容量性及び補助容量125によって保持される。
液晶素子120では、画素電極118及びコモン電極108によって生じる電界に応じて液晶105の分子配向状態が変化する。このため、液晶素子120は、透過型であれば、印加・保持電圧に応じた透過率となる。液晶パネル100では、液晶素子120毎に透過率が変化するので、液晶素子120が画素に相当する。そして、この画素の配列領域が表示領域101となる。
なお、本実施形態においては、液晶105をVA方式として、液晶素子120が電圧無印加時において黒状態となるノーマリーブラックモードとする。
なお、フレームとは、液晶パネル100を駆動することによって、画像の1コマ分を液晶パネル100に表示させるのに要する期間をいう。本実施形態では、同期信号Syncにより制御される垂直走査信号の周波数が240Hzである。図5(a)に示すように、本実施形態の液晶表示装置1では、1フレームをそれぞれ第1フィールド〜第4フィールドまでの4つのフィールドに分けるとともに、各フィールドで、1〜m行目の走査線を走査する、いわゆる4倍速駆動を実現する。すなわち、上位装置から60Hzの供給速度で供給される映像信号Vid-inに基づいて、液晶表示装置1が240Hzの駆動速度で液晶パネル100を駆動することで、映像信号Vid-inに基づいて1フレームの画像を表示することとなる。1フィールドの期間は、1/4フレーム期間に相当し、ここではおよそ4.16ミリ秒である。また、図5(b)に示すように、液晶表示装置1では、第1,3フィールドにおいて正極性書込を指定し、第2,4フィールドにおいて負極性書込を指定し、フィールド毎に書込極性を反転して、画素へのデータの書き込みを行う。
なお、本説明において電圧については、液晶素子120の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子120の印加電圧は、コモン電極108の電圧LCcomと画素電極118との電位差であり、他の電圧と区別するためである。
ここで、横電界の影響を受ける場合とは、互いに隣り合う画素電極同士の電位差が大きくなる場合であり、これは、表示しようとする画像において黒レベルの(または黒レベルに近い)暗画素と、白レベルの(または白レベルに近い)明画素とが隣接する場合である。そこで本実施形態では、暗画素については、印加電圧がノーマリーブラックモードにおける黒レベルの電圧Vbk以上であって閾値Vth1(第1閾値電圧)を下回る電圧範囲A(第1電圧)にある液晶素子120の画素をいうことにする。また、便宜的に、液晶素子の印加電圧が電圧範囲Aにある液晶素子の透過率範囲(階調範囲)を「a」とする。
次に、明画素については、印加電圧が閾値Vth2(第2閾値電圧)以上であってノーマリーブラックモードにおける白レベル電圧Vwt以下の電圧範囲B(第2電圧)にある液晶素子120とする。便宜的に、液晶素子の印加電圧が電圧範囲Bにある液晶素子の透過率範囲(階調範囲)を「b」とする。
なお、ノーマリーブラックモードにおいて、閾値Vth1は、液晶素子の相対透過率を10%とさせる光学的閾値電圧であり、閾値Vth2は、液晶素子の相対透過率を90%とさせる光学的飽和電圧である。ただし、閾値Vth1及び閾値Vth2は、Vth2>Vth1の条件の下、それぞれ他の相対透過率に対応した電圧であってもよい。
図6に示すように、VA方式の液晶分子は、画素電極118とコモン電極108との電位差(液晶素子の印加電圧)がゼロである状態において、チルト角がθaで、チルト方位角がθb(=45度)で、初期配向しているものとする。ここで、リバースチルトドメインは、上述したように画素電極118同士の横電界に起因して発生することから、画素電極118が設けられた素子基板100aの側における液晶分子の振る舞いが問題となる。このため、液晶分子のチルト方位角及びチルト角については、画素電極118(素子基板100a)の側を基準にして規定する。
一方、チルト方位角θbとは、データ線114の配列方向であるY方向に沿った基板垂直面を基準にして、液晶分子の長軸Sa及び基板法線Svを含む基板垂直面(p−q線を含む垂直面)がなす角度とする。なお、チルト方位角θbについては、画素電極118の側からコモン電極108に向けて平面視したときに、画面上方向(Y方向の反対方向)から、液晶分子の長軸の一端を始点として他端に向かう方向(図6(a)では右上方向)までを、時計回りで規定した角度とする。
また、同様に画素電極118の側から平面視したときに、液晶分子における画素電極側の一端から他端に向かう方向を便宜的にチルト方位の下流側と呼び、反対に他端から一端に向かう方向(図6(a)では左下方向)を便宜的にチルト方位の上流側と呼ぶことにする。
図22(b)において、映像信号Vid-inに対応する映像信号Vid-outにあっては、図中上から順に、第1,第2,第3,第4フィールドに対応する映像信号Vid-outをそれぞれ表している。
図7は、本実施形態で採用するオリジナル階調に対応する印加電圧と補正階調に対応する補正電圧との関係を示す表である。表内数字は積分透過率[%]を示す。本実施形態では、図7に示すように、暗画素のオリジナル階調に対応する印加電圧が高いほど暗画素に対応する補正電圧を低くする。このような補正処理とすれば、図24を用いて説明したような、映像信号Vid-inで指定される印加電圧に応じた補正電圧としない場合に比べて、各フレーム期間の積分透過率の変化を抑えつつ、リバースチルトドメインの低減の効果を高くすることができる。具体的には、暗画素の印加電圧が0Vの場合、暗画素の印加電圧が低いため、強い横電界が発生しやすく、リバースチルトドメインが発生しやすい配向状態にあると考えられる。これに対し、補正電圧を第1及び第3フィールドで2.5Vに引き上げたとしても、図7に示すように1フレーム期間の積分透過率は0.64%であり、積分透過率の変化は0.64%に留まる。また、暗画素の印加電圧が0.314〜1.255Vの場合、補正電圧を第1及び第3フィールドで2.196Vとすれば、積分透過率は0.18〜0.67%程度に留まり、補正なしの場合の積分透過率からの変化は小さい。また、暗画素の印加電圧が1.596Vの場合、補正電圧を第1及び第3フィールドで1.882Vとすれば、積分透過率は0.46%程度に留まる。
このような考えに基づいて、現フレームの映像信号Vid-inを処理して、液晶パネル100でリバースチルトドメインの発生を未然に防ぐための回路が、図1における映像処理回路30である。
遅延回路302は、FIFO(First In First Out:先入れ先出し)メモリーや多段のラッチ回路などにより構成され、上位装置から供給される映像信号Vid-inを蓄積して、所定時間経過後に読み出して映像信号Vid-dとして出力するものである。なお、遅延回路302における蓄積及び読出は、走査制御回路20によって制御される。
現フレーム境界検出部3041は、現フレームの映像信号Vid-inで示す画像を解析して、階調範囲aにある暗画素と階調範囲bにある明画素とが隣接する部分があるか否かを判別する。現フレーム境界検出部3041は、隣接する部分があると判別したとき、その隣接部分である境界を検出して、境界の位置情報を出力する。ここでは現フレーム境界検出部3041は、図8(b)に示すように、現フレームの映像信号Vid-inで示される画像を解析して、点線で示す位置にある境界を検出する。ここにおいて、映像信号Vid-inで示される画像は、階調範囲bにある明画素を背景として階調範囲aの暗画素からなるパターンが配置された画像である。
保存部3043は、前フレーム境界検出部3042によって検出された境界の位置情報を保存して、1フレーム期間だけ遅延させて出力するものである。
よって、現フレーム境界検出部3041で検出される境界は現フレームに係るものであるのに対し、前フレーム境界検出部3042で検出されて保存部3043に保存される境界は、前フレームに係るものとなる。ここにおいて、前フレーム境界検出部3042は、図8(a)に示すように、前フレームの映像信号Vid-inで示される画像を解析して、点線で示す位置にある境界を検出していたものとする。図8(a)及び図8(b)から分かるように、映像信号Vid-inで示される画像は、階調範囲aの暗画素からなるパターンが階調範囲bにある明画素を背景に右方向にスクロール移動する画像である。
境界検出部304の構成の説明は以上である。
なお補正部306は、例えば補正前の映像信号の階調レベルと補正後の映像信号の階調レベルとの関係を規定したルックアップテーブルを参照して、補正後の映像信号の階調レベルを決定するとよい。
補正部306の補正処理の説明は以上である。
ここで、1行1列〜1行n列の映像信号Vid-outが出力される水平有効走査期間(Ha)でみたときに、処理された映像信号Vid-outは、奇数フィールドか偶数フィールドかに応じてフィールド毎に書込極性が入れ替わるように、D/A変換器308によって、図5(b)で示すように正極性または負極性のデータ信号Vxに変換される。第1フィールドでは正極性のデータ信号に変換される。このデータ信号Vxは、データ線駆動回路140によって1〜n列目のデータ線114にデータ信号X1〜Xnとしてサンプリングされる。
一方、1行1列〜1行n列の映像信号Vid-outが出力される水平走査期間では、走査制御回路20が走査線駆動回路130に対し走査信号Y1だけをHレベルとなるように制御する。走査信号Y1がHレベルであれば、1行目のTFT116がオン状態になるので、データ線114にサンプリングされたデータ信号は、オン状態にあるTFT116を介して画素電極118に印加される。これにより、1行1列〜1行n列の液晶素子には、それぞれ映像信号Vid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
2行1列〜2行n列の映像信号Vid-outが出力される水平走査期間では、走査線駆動回路130によって走査信号Y2だけがHレベルとなるので、データ線114にサンプリングされたデータ信号は、オン状態にある2行目のTFT116を介して画素電極118に印加される。これにより、2行1列〜2行n列の液晶素子には、それぞれ映像信号Vid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
以下同様な書込動作が3、4、…、m行目に対して実行され、これにより、各液晶素子に、映像信号Vid-outで指定された階調レベルに応じた電圧が書き込まれて、映像信号Vid-inで規定される透過像が作成されることなる。
次のフィールドでは、データ信号の極性反転によって映像信号Vid-outが負極性のデータ信号に変換される以外、同様な書込動作が実行される。
詳細には、データ信号Vxの電圧は、正極性であれば、白に相当する電圧Vw(+)から黒に相当する電圧Vb(+)までの範囲で、一方、負極性であれば、白に相当する電圧Vw(-)から黒に相当する電圧Vb(-)までの範囲で、それぞれ基準電圧Vcntから階調に応じた分だけ偏位させた電圧となる。
電圧Vw(+)及び電圧Vw(-)は、電圧Vcntを中心に互いに対称の関係にある。電圧Vb(+)及びVb(-)についても電圧Vcntを中心に互いに対称の関係にある。
なお、図5(b)は、データ信号Vxの電圧波形を示すものであって、液晶素子120に印加される電圧(画素電極118とコモン電極108との電位差)とは異なる。また、図5(b)におけるデータ信号の電圧の縦スケールは、図5(a)における走査信号等の電圧波形と比較して拡大してある。
上述した第1実施形態では、補正部306は、補正対象となる暗画素の補正電圧をその暗画素の印加電圧に応じて個別に設定していたが、一の補正対象境界から連続するM個の暗画素のうちいずれかの暗画素に基づいて設定した補正電圧を、これらM個の暗画素で共通に用いてもよい。例えば補正部306は、M個の暗画素のうち印加電圧が最も高い暗画素に応じた補正電圧に設定する。図13に示すように、補正前において、暗画素p1の映像信号により指定される印加電圧が0.9V、暗画素p2の映像信号により指定される印加電圧が1.6V、暗画素p3の映像信号により指定される印加電圧が0Vであったとする。この場合補正部306は、印加電圧が最も高い暗画素p2に応じて補正電圧を設定し、ここでは1.9Vとする。そして補正部306は、暗画素p1,p2及びp3をそれぞれ補正電圧1.9Vを指定する映像信号に補正する。要するに補正部306は、M個の暗画素に対応した補正電圧のうち最も低い補正電圧を共通に用いる。この構成によれば、補正部306はM個の暗画素から最低電圧の画素を特定して補正電圧を設定すればよいから、暗画素毎に個別に補正電圧を設定する場合に比べて必要な演算処理の量が減る。
上述した第1実施形態では、映像処理回路30は、補正対象境界に接する暗画素からこの境界の反対方向へ連続するM(M=3)個の暗画素を補正対象画素としていたが、補正対象画素数Mはいくつであってもよい。具体的には、映像処理回路30は、M=1として補正対象境界に接する暗画素のみの映像信号を補正してもよいし、M=2又はM=4以上として、補正対象境界に接する暗画素からこの境界の反対方向へ連続するM個の暗画素の映像信号を補正してもよい。
上述した実施形態では、VA方式においてチルト方位角θbが45度である場合を例にとって説明したが、チルト方位角θbが別の角度であってもよい。この場合であってもチルト方位角θbに応じてリスク境界検出部3045が検出するリスク境界が異なるだけであり、それ以外は第1実施形態と同様にして映像処理回路30は動作すればよい。
チルト方位角θbが225度であれば、暗画素と明画素とが隣接する場合であって、当該暗画素が、当該明画素に対して反対に左側又は下側に位置する場合、当該暗画素を補正対象画素とすればよい。チルト方位角θbが90度であれば、暗画素と明画素とが隣接する場合であって、当該暗画素が、当該明画素に対して反対に右側、下側又は上側に位置する場合、当該暗画素を補正対象画素とすればよい。
次に、本発明の第2実施形態について説明する。
この実施形態では、映像処理回路30は、暗画素を補正対象とするのではなく明画素を補正対象とする。そして、映像処理回路30は、上述した実施形態と同様、1フレーム期間の一部を補正期間とし、明画素の印加電圧に応じた補正電圧を設定する。具体的には、映像処理回路30は、入力映像信号で指定される明画素の印加電圧が低いほど補正電圧を高くする。
以下の説明において、第1実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。
なお、本実施形態でも、補正部306は第1及び第3フィールドにおいて映像信号を補正し、第2及び第4フィールドにおいて映像信号を補正しない。
本実施形態の映像処理回路30の構成について、上述の第1実施形態と相違する内容を説明する。
上述した第2実施形態では、補正部306は、補正対象となる明画素の補正電圧をその明画素の印加電圧に応じて個別に設定していたが、一の補正対象境界から連続するN個の明画素のうちいずれかの明画素に基づいて設定した補正電圧を、これらN個の明画素で共通に用いてもよい。例えば補正部306は、N個の明画素のうち印加電圧が最も低い明画素に応じた補正電圧に設定するように映像信号を補正する。図17に示すように、補正前において、明画素p4の映像信号により指定される印加電圧が4.8V、明画素p5の映像信号により指定される印加電圧が4.6V、明画素p6の映像信号により指定される印加電圧が4.1Vであったとする。この場合補正部306は、印加電圧が最も低い明画素p6に応じて補正電圧を設定し、ここでは3.8Vとする。そして補正部306は、明画素p4,p5及びp6をそれぞれ補正電圧3.8Vを指定する映像信号に補正する。要するに補正部306は、N個の明画素に対応した補正電圧のうち最も高い補正電圧を共通に用いる。この構成2よれば、補正部306はN個の明画素から最高電圧の画素を特定して補正電圧を設定すればよいから、明画素毎に個別に補正電圧を設定する場合に比べて必要な演算処理の量が減る。
上述した第2実施形態では、映像処理回路30は、補正対象境界に接する明画素からこの境界の反対方向へ連続するN(N=3)個の明画素を補正対象画素としていたが、補正対象画素数Nはいくつであってもよい。具体的には、映像処理回路30は、N=1として補正対象境界に接する明画素のみの映像信号を補正してもよいし、N=2又はN=4以上として、補正対象境界に接する明画素からこの境界の反対方向へ連続するN個の明画素の映像信号を補正してもよい。
上述した第2実施形態では、VA方式においてチルト方位角θbが45度である場合を例にとって説明したが、<第1実施形態の変形例3>の項でも説明したように、チルト方位角θbが別の角度であってもよい。
次に、本発明の第3実施形態について説明する。
この実施形態では、映像処理回路30は、上述した第1実施形態のように暗画素を補正対象とするともに、上述した第2実施形態のように明画素を補正対象とする。すなわち映像処理回路30は、上述した第1及び第2実施形態で説明した双方の構成を有するとともに、これら各実施形態で説明した動作の双方を行えばよい。
以下の説明において、第1実施形態及び第2実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。続いて、本実施形態の映像処理回路30の構成について、上述の第1実施形態及び第2実施形態と相違する内容を説明する。
上述した第1実施形態の変形例1〜3及び上述した第2実施形態の変形例1〜3の構成は、この第3実施形態の映像処理回路30にも適用することができる。
本発明は、上述した実施形態と異なる形態で実施することが可能である。以下、上述した第1〜第3実施形態で共通に採用することができる変形例を主に説明する。また、以下に示す変形例は、各々を適宜に組み合わせてもよい。
(変形例1)
上述した各実施形態において、映像処理回路30は、現フレームにおいて暗画素と明画素とが隣接する境界を検出し、該検出した境界のうち、前フレームから現フレームにかけて1画素(縦又は横方向)だけ移動したリスク境界に接する画素を補正対象としてもよい。既に説明したように、明画素を背景とした暗画素の領域がフレーム毎に2画素以上ずつ移動するときに、このような尾引き現象は顕在化しにくい。そこで、映像処理回路30の適用境界決定部3044は、前フレームから現フレームにかけて変化した境界のうち、前フレームから現フレームにかけて1画素だけ移動した境界を適用境界と決定し、それ以外の境界を適用境界としない。この変形例1の構成によれば、補正部306は、前フレームから現フレームにかけて1画素だけ移動した境界を適用境界に該当する補正対象境界に基づいて、リバースチルトドメインに起因する表示上の不具合が目立ちやすい画素に絞って、映像信号を補正することができる。これにより、リバースチルトドメインの低減効果を享受しつつ、映像信号の補正による表示内容の変化の発生を更に抑えることができる。
上述した各実施形態において、映像処理回路30は、液晶素子120の温度に応じた補正電圧を設定するようにしてもよい。例えば液晶表示装置1は液晶パネル100の温度を検知する温度センサーを予め有しているものとする。そして補正部306は、温度センサーにより検知された温度に応じた補正電圧を設定する。
液晶分子には温度に応じて粘度が変化するという特性があり、同じ電圧を液晶素子に印加した場合であっても、温度が低いほど粘度が高くなり液晶素子の透過率は変化しにくい。そこで補正部306は、暗画素の映像信号を補正する場合には、温度センサーにより検知された温度が低いほど補正電圧を高くするとよい。また、補正部306は、明画素の映像信号を補正する場合には、温度センサーにより検知された温度が低いほど補正電圧を低くしてもよい。補正部306は、例えばオリジナル階調から補正電圧を設定するとこの補正電圧に温度に応じたパラメータを作用させて、最終的な補正電圧を設定する。最終的な補正電圧の設定方法について具体的手法は特に問わないが、例えば補正部306は、暗画素については温度が低いほど印加電圧を高くするように、補正電圧を所定割合(例えば10%)だけかさ上げしてもよい。また、温度とかさ上げ分との対応関係を規定したテーブルを予め記憶していて、補正部306がこのテーブルを参照して最終的な補正電圧を設定してもよい。補正部306が明画素については温度が低いほど補正電圧を低くする場合にも、これと同様の構成を採ることができる。
なお、補正部306は、液晶素子120の温度を示す情報を取得し、取得した情報が示す温度に応じて補正電圧を設定すればよく、上記以外の位置に設けられた温度センサーから温度を示す情報を取得してもよい。
上述した各実施形態の映像処理回路30では、1フレームを構成する4つのフィールドのうち、第1及び第3フィールドを補正期間とし、第2及び第4フィールドを非補正期間としていたが、例えば、第2及び第4フィールドを補正期間とし、第1及び第3フィールドを非補正期間としてもよい。また、映像処理回路30は、映像信号を補正するフィールド数をいくつにしてもよく、この場合であっても、映像処理回路30は補正期間と非補正期間とを交互にして、映像信号を補正するとよい。
また、映像処理回路30は、1フレーム期間のすべてのフィールドで映像信号を補正してもよいが、少なくとも一部の期間においては、液晶素子120の印加電圧に応じた補正電圧を指定する映像信号に補正する。
他の期間とで補正電圧を異ならせるようにする。
また、上述の第3実施形態のように映像処理回路30が暗画素及び明画素を補正する場合、暗画素については第1、第3フィールドで補正し、明画素については第2、第4フィールドで補正するなど、暗画素と明画素とで補正期間を異ならせてもよい。
上述した各実施形態では、映像処理回路30は、補正対象境界の条件として、適用境界であり、且つ、リスク境界に該当することを条件としていた。これに代えて、映像処理回路30は、適用境界又はリスク境界の一方を補正対象境界の条件から除外してもよい。すなわち映像処理回路30は、適用境界を補正対象境界としてもよいし、リスク境界を補正対象境界としてもよい。また、映像処理回路30は、適用境界及びリスク境界の双方を補正対象境界の条件から除外してもよい。すなわち映像処理回路30は、隣接する暗画素と明画素との境界のすべてを補正対象境界としてもよい。本発明では、隣接する暗画素と明画素との境界の一部又は全部を補正対象境界とすることができる。どの条件を満たす境界を補正対象境界とするかについては、例えば、補正画素数とリバースチルトドメインの低減効果とのバランスに応じて予め決められればよい。
なお、映像処理回路30は、適用境界又はリスク境界を検出する必要のない場合は、境界検出に必要な構成を有していなくてよい。
上述した各実施形態において、暗画素は液晶素子120に対する印加電圧が電圧範囲Aにある画素であり、明画素は液晶素子120の印加電圧が電圧範囲Bにある画素であったが、暗画素及び明画素はこれ以外の条件によって決められてもよい。例えば、液晶素子120の印加電圧(第1電圧)が予め決められた閾値電圧(第3閾値電圧)以上である画素を暗画素(第1画素)とし、液晶素子120の印加電圧(第2電圧)がこの閾値電圧よりも大きい閾値電圧(第4閾値電圧)以上である画素を明画素(第2画素)としてもよい。暗画素及び明画素は、隣接する2つの画素であって、液晶素子120の或る印加電圧を指定する画素と、液晶素子120に対してこれよりも大きい印加電圧を指定する画素との組み合わせで構成され、それ以外の条件については変更されてもよい。
上述した各実施形態において、「境界に接している」とは、画素の一辺が境界に接している場合のことをいっていたが、画素の一角において縦横に連続する境界が位置している場合も含むようにしてもよい。このようにすれば、上述した各実施形態の場合に比べて補正画素数が増加するものの、例えば画像が斜めに移動した場合におけるリバースチルトドメインの低減効果が高まると考えられる。
補正部306が映像信号を補正する場合に、表示領域101の画像の明るさに応じた階調レベルの映像信号に補正してもよい。例えば、補正部306は、表示領域101の明るさの指標となる情報を取得し、取得した情報により定まる明るさのレベルが高い(つまり、明るい)ほど、補正後の映像信号の階調レベルを高くする。このようにするのは、表示領域101が明るいほど、補正による階調レベルの変化が目立ちにくいためであり、リバーススチルトドメインの低減を優先させるために補正後の階調レベルを高くしても表示内容の変化がユーザーに知覚されにくい、ということである。表示領域101の明るさの指標となる情報としては、表示領域101周辺の映像表示環境の明るさ(例えば照度)がある。この場合、液晶表示装置1に設けられた光センサーの検知結果を補正部306が取得して、補正部306は補正後の階調レベルを決定すればよい。これ以外にも、補正部306は、入力映像信号の階調レベルを、明るさの指標となる情報(例えば、1フレームの入力映像信号の階調レベルの平均値)として取得してもよい。高階調レベルの映像信号の画像を表示する場合ほど、表示領域101も明るくなるからである。また、補正部306は、表示領域101に表示される画像の明るさ又はコントラスト比を規定する複数の映像表示モードのいずれかを指定するモード情報を取得してもよい。補正部306は、映像表示モードで定まる輝度又はコントラスト比に応じた補正量を用いる。この場合、補正部306は、いわゆるダイナミックモード>通常モード>省電力モードの順で階調レベルを高くするといった具合に、表示モードに応じた階調レベルの映像信号に補正すればよい。
また、補正後の映像信号(液晶素子120の印加電圧)の決定の仕方について、補正部306は、ルックアップテーブルを参照する構成のほか、演算式を用いて算出する構成などであってもよい。
上述した各実施形態では、液晶105にVA方式を用いた例について説明したがTN方式としてもよい。
上述した各実施形態の液晶表示装置1が、R(赤)色、G(緑)色、B(青)色といった複数の色成分の画像を表示可能である場合、色成分毎に補正電圧を異ならせてもよい。例えばG色は、R色及びB色に比べて補正による映像信号の変化がユーザーに知覚されにくいので、映像処理回路30は補正による印加電圧の変化を大きくしてもよい。
また、本発明の映像処理回路は、4倍速駆動に限られず、例えば2倍速や8倍速駆動などの倍速駆動を採用する液晶表示装置にも適用可能である。また、本発明の映像処理回路は、倍速駆動を採用する液晶表示装置に適用されるものでなくてもよい。例えば、映像処理回路は、1コマ分の映像信号Vid-inに対応した表示期間(例えば、複数フレーム期間)の少なくとも一部を補正期間(例えば、1フレーム期間)とすればよい。
上述した各実施形態において、映像信号Vid-inは、画素の階調レベルを指定するものとしたが、液晶素子の印加電圧を直接的に指定するものとしてもよい。映像信号Vid-inが液晶素子の印加電圧を指定する場合、指定される印加電圧によって境界を判別して、電圧を補正する構成とすればよい。
また、各実施形態において、液晶素子120は、透過型に限られず、反射型であってもよい。
次に、上述した各実施形態に係る液晶表示装置を用いた電子機器の一例として、液晶パネル100をライトバルブとして用いた投射型表示装置(プロジェクター)について説明する。図20は、このプロジェクターの構成を示す平面図である。
この図に示すように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106及び2枚のダイクロイックミラー2108によってR色、G色、B色の3原色に分離されて、各原色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123及び出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色及びB色の光は90度に屈折する一方、G色の光は直進する。したがって、各原色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。
Claims (14)
- 画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
入力映像信号で指定される前記印加電圧が第1電圧である第1画素と、前記印加電圧が前記第1電圧よりも高い第2電圧である第2画素との境界を検出する境界検出部と、
前記境界検出部により検出された境界に接する前記第1画素に対応する前記液晶素子の印加電圧を指定する映像信号を、当該映像信号の表示期間の少なくとも一部の期間において、当該印加電圧よりも高い補正電圧であって、当該印加電圧が高いほど低い補正電圧を指定する映像信号に補正する補正部と
を備えることを特徴とする映像処理回路。 - 前記補正部は、
前記境界検出部により検出された境界に接する前記第2画素に対応する前記液晶素子の印加電圧を指定する映像信号を、当該映像信号に対応した表示期間の少なくとも一部の期間において、当該印加電圧に応じた当該印加電圧よりも低い補正電圧を指定する映像信号に補正する
ことを特徴とする請求項1に記載の映像処理回路。 - 前記補正部は、
前記境界検出部により検出された境界に接する前記第1画素から当該境界の反対方向に連続するM個(Mは2以上の整数)の画素の前記映像信号を、当該M個の前記第1画素のうちいずれか1の前記第1画素に応じた前記補正電圧を指定する映像信号に補正する
ことを特徴とする請求項1又は2に記載の映像処理回路。 - 画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
入力映像信号で指定される前記印加電圧が第1電圧である第1画素と、前記印加電圧が前記第1電圧よりも高い第2電圧である第2画素との境界を検出する境界検出部と、
前記境界検出部により検出された境界に接する前記第2画素に対応する前記液晶素子の印加電圧を指定する映像信号を、当該映像信号の表示期間の少なくとも一部の期間において、当該印加電圧よりも低い補正電圧であって、当該印加電圧が低いほど高い補正電圧を指定する映像信号に補正する補正部と
を備えることを特徴とする映像処理回路。 - 前記補正部は、
前記境界検出部により検出された境界に接する前記第2画素から当該境界の反対方向に連続するN個(Nは2以上の整数)の画素の前記映像信号を、当該N個の前記第2画素のうちいずれか1の前記第2画素に応じた前記補正電圧を指定する映像信号に補正する
ことを特徴とする請求項4に記載の映像処理回路。 - 画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
入力映像信号で指定される前記印加電圧が第1電圧である第1画素と、前記印加電圧が前記第1電圧よりも高い第2電圧である第2画素との境界を検出する境界検出部と、
前記境界検出部により検出された境界に接する前記第1画素に対応する前記液晶素子の印加電圧を指定する映像信号を、当該映像信号の表示期間の少なくとも一部の期間において、当該印加電圧に応じた当該印加電圧よりも高い補正電圧を指定する映像信号に補正する補正部であって、前記第1画素の前記印加電圧に関わらず、前記補正電圧を印加したときの前記液晶素子の透過率を前記表示期間にわたって時間積分した積分透過率が第1閾値以下となるように、前記第1画素に対応する前記映像信号を補正する補正部と
を備えることを特徴とする映像処理回路。 - 画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
入力映像信号で指定される前記印加電圧が第1電圧である第1画素と、前記印加電圧が前記第1電圧よりも高い第2電圧である第2画素との境界を検出する境界検出部と、
前記境界検出部により検出された境界に接する前記第2画素に対応する前記液晶素子の印加電圧を指定する映像信号を、当該映像信号の表示期間の少なくとも一部の期間において、当該印加電圧に応じた当該印加電圧よりも低い補正電圧を指定する映像信号に補正する補正部であって、前記第2画素の前記印加電圧に関わらず、前記補正電圧を印加したときの前記液晶素子の透過率を前記表示期間にわたって時間積分した積分透過率が第2閾値以上となるように、前記第2画素に対応する前記映像信号を補正する補正部と
を備えることを特徴とする映像処理回路。 - 前記補正部は、
前記液晶素子の温度を示す情報を取得し、取得した情報が示す温度に応じて前記補正電圧を異ならせる
ことを特徴とする請求項1から7のいずれか1項に記載の映像処理回路。 - 画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
入力映像信号で指定される前記印加電圧が第1電圧である第1画素と、前記印加電圧が前記第1電圧よりも高い第2電圧である第2画素との境界を検出し、
検出した境界に接する前記第1画素に対応する前記液晶素子の印加電圧を指定する映像信号を、当該映像信号の表示期間の少なくとも一部の期間において、当該印加電圧よりも高い補正電圧であって、当該印加電圧が高いほど低い補正電圧を指定する映像信号に補正する
ことを特徴とする映像処理方法。 - 画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
入力映像信号で指定される前記印加電圧が第1電圧である第1画素と、前記印加電圧が前記第1電圧よりも高い第2電圧である第2画素との境界を検出し、
検出した境界に接する前記第1画素に対応する前記液晶素子の印加電圧を指定する映像信号を、当該映像信号の表示期間の少なくとも一部の期間において、当該印加電圧に応じた当該印加電圧よりも高い補正電圧を指定する映像信号に補正し、前記第1画素の前記印加電圧に関わらず、前記補正電圧を印加したときの前記液晶素子の透過率を前記表示期間にわたって時間積分した積分透過率が第1閾値以下となるように、前記第1画素に対応する前記映像信号を補正する
ことを特徴とする映像処理方法。 - 画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
入力映像信号で指定される前記印加電圧が第1電圧である第1画素と、前記印加電圧が前記第1電圧よりも高い第2電圧である第2画素との境界を検出し、
検出した境界に接する前記第2画素に対応する前記液晶素子の印加電圧を指定する映像信号を、当該映像信号の表示期間の少なくとも一部の期間において、当該印加電圧よりも低い補正電圧であって、当該印加電圧が低いほど高い補正電圧を指定する映像信号に補正する
ことを特徴とする映像処理方法。 - 画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
入力映像信号で指定される前記印加電圧が第1電圧である第1画素と、前記印加電圧が前記第1電圧よりも高い第2電圧である第2画素との境界を検出し、
検出した境界に接する前記第2画素に対応する前記液晶素子の印加電圧を指定する映像信号を、当該映像信号の表示期間の少なくとも一部の期間において、当該印加電圧に応じた当該印加電圧よりも低い補正電圧を指定する映像信号に補正し、前記第2画素の前記印加電圧に関わらず、前記補正電圧を印加したときの前記液晶素子の透過率を前記表示期間にわたって時間積分した積分透過率が第2閾値以上となるように、前記第2画素に対応する前記映像信号を補正する
ことを特徴とする映像処理方法。 - 複数の画素の各々に対応して画素電極が設けられた第1基板と、コモン電極が設けられた第2基板とで液晶を挟持し、前記画素電極、前記液晶及び前記コモン電極で液晶素子が構成された液晶パネルと、
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路と
を有する液晶表示装置を備え、
前記映像処理回路が、
入力映像信号で指定される前記印加電圧が第1電圧である第1画素と、前記印加電圧が前記第1電圧よりも高い第2電圧である第2画素との境界を検出する境界検出部と、
前記境界検出部により検出された境界に接する前記第1画素に対応する前記液晶素子の印加電圧を指定する映像信号を、当該映像信号の表示期間の少なくとも一部の期間において、当該印加電圧よりも高い補正電圧であって、当該印加電圧が高いほど低い補正電圧を指定する映像信号に補正する補正部と
を有することを特徴とする電子機器。 - 複数の画素の各々に対応して画素電極が設けられた第1基板と、コモン電極が設けられ
た第2基板とで液晶を挟持し、前記画素電極、前記液晶及び前記コモン電極で液晶素子が構成された液晶パネルと、
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路と
を有する液晶表示装置を備え、
前記映像処理回路が、
入力映像信号で指定される前記印加電圧が第1電圧である第1画素と、前記印加電圧が前記第1電圧よりも高い第2電圧である第2画素との境界を検出する境界検出部と、
前記境界検出部により検出された境界に接する前記第2画素に対応する前記液晶素子の印加電圧を指定する映像信号を、当該映像信号の表示期間の少なくとも一部の期間において、当該印加電圧よりも低い補正電圧であって、当該印加電圧が低いほど高い補正電圧を指定する映像信号に補正する補正部と
を有することを特徴とする電子機器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012071904A JP6078965B2 (ja) | 2012-03-27 | 2012-03-27 | 映像処理回路、映像処理方法及び電子機器 |
US13/801,864 US9514700B2 (en) | 2012-03-27 | 2013-03-13 | Signal processing device, liquid crystal apparatus, electronic equipment, and signal processing method |
TW102110379A TW201340088A (zh) | 2012-03-27 | 2013-03-22 | 信號處理裝置、液晶裝置、電子機器及信號處理方法 |
KR1020130032225A KR20130110082A (ko) | 2012-03-27 | 2013-03-26 | 신호 처리 장치, 액정 장치, 전자 기기 및 신호 처리 방법 |
CN201310100888.1A CN103366698B (zh) | 2012-03-27 | 2013-03-27 | 信号处理装置、液晶装置、电子设备以及信号处理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012071904A JP6078965B2 (ja) | 2012-03-27 | 2012-03-27 | 映像処理回路、映像処理方法及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013205493A JP2013205493A (ja) | 2013-10-07 |
JP6078965B2 true JP6078965B2 (ja) | 2017-02-15 |
Family
ID=49234303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012071904A Active JP6078965B2 (ja) | 2012-03-27 | 2012-03-27 | 映像処理回路、映像処理方法及び電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9514700B2 (ja) |
JP (1) | JP6078965B2 (ja) |
KR (1) | KR20130110082A (ja) |
CN (1) | CN103366698B (ja) |
TW (1) | TW201340088A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102175822B1 (ko) * | 2014-01-03 | 2020-11-09 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
JP6233047B2 (ja) * | 2014-01-22 | 2017-11-22 | セイコーエプソン株式会社 | 映像処理回路、映像処理方法、電気光学装置及び電子機器 |
JP2016090651A (ja) * | 2014-10-30 | 2016-05-23 | セイコーエプソン株式会社 | 映像処理回路、映像処理方法、電気光学装置及び電子機器 |
DE102015225617A1 (de) * | 2015-02-06 | 2016-08-11 | Robert Bosch Gmbh | Verfahren zur Überwachung eines Drive-by-Wire-Systems eines Kraftfahrzeugs |
JP6693051B2 (ja) * | 2015-05-28 | 2020-05-13 | セイコーエプソン株式会社 | メモリー制御装置、画像処理装置、表示装置、およびメモリー制御方法 |
JP6578850B2 (ja) * | 2015-09-28 | 2019-09-25 | セイコーエプソン株式会社 | 回路装置、電気光学装置及び電子機器 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3135689B2 (ja) | 1992-07-20 | 2001-02-19 | 株式会社東芝 | アクティブマトリクス型液晶表示装置 |
US5852430A (en) * | 1995-04-20 | 1998-12-22 | Casio Computer Co., Ltd. | Color liquid crystal display device |
CN1160863A (zh) | 1995-04-20 | 1997-10-01 | 卡西欧计算机公司 | 彩色液晶显示装置 |
US6900924B2 (en) * | 2003-01-16 | 2005-05-31 | Canon Kabushiki Kaisha | Driving method of electrophoretic display |
JP4449556B2 (ja) * | 2004-04-26 | 2010-04-14 | 三菱電機株式会社 | 液晶表示装置 |
JP2007212591A (ja) | 2006-02-08 | 2007-08-23 | Hitachi Displays Ltd | 表示装置 |
JP2009069608A (ja) | 2007-09-14 | 2009-04-02 | Sanyo Electric Co Ltd | 液晶プロジェクタ |
JP2009103780A (ja) * | 2007-10-22 | 2009-05-14 | Seiko Epson Corp | 電気光学装置 |
KR101437912B1 (ko) * | 2007-11-19 | 2014-09-05 | 삼성전자주식회사 | 이미지 센서의 구동 방법 |
JP4720843B2 (ja) | 2008-03-27 | 2011-07-13 | ソニー株式会社 | 映像信号処理回路、液晶表示装置及び投射型表示装置 |
JP5217813B2 (ja) * | 2008-09-10 | 2013-06-19 | セイコーエプソン株式会社 | 液晶装置及び電子機器 |
JP4661965B2 (ja) | 2009-02-18 | 2011-03-30 | ソニー株式会社 | 液晶表示装置 |
EP2450740A4 (en) * | 2009-07-03 | 2013-08-14 | Sharp Kk | LIQUID CRYSTAL DISPLAY DEVICE AND LIGHT SOURCE CONTROL METHOD |
JP5229162B2 (ja) * | 2009-09-01 | 2013-07-03 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5233920B2 (ja) | 2009-09-01 | 2013-07-10 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5454092B2 (ja) | 2009-11-12 | 2014-03-26 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP2011107497A (ja) | 2009-11-19 | 2011-06-02 | Seiko Epson Corp | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5370169B2 (ja) | 2010-01-15 | 2013-12-18 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5304669B2 (ja) | 2010-01-25 | 2013-10-02 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5598014B2 (ja) * | 2010-02-22 | 2014-10-01 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5304684B2 (ja) | 2010-02-22 | 2013-10-02 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5370214B2 (ja) | 2010-02-25 | 2013-12-18 | セイコーエプソン株式会社 | 映像処理回路、映像処理方法、液晶表示装置および電子機器 |
JP5381804B2 (ja) * | 2010-02-25 | 2014-01-08 | セイコーエプソン株式会社 | 映像処理回路、映像処理方法、液晶表示装置および電子機器 |
JP5556234B2 (ja) | 2010-02-25 | 2014-07-23 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5381807B2 (ja) * | 2010-02-25 | 2014-01-08 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5601173B2 (ja) | 2010-11-26 | 2014-10-08 | セイコーエプソン株式会社 | 映像処理方法、映像処理回路、液晶表示装置および電子機器 |
JP5720221B2 (ja) | 2010-12-13 | 2015-05-20 | セイコーエプソン株式会社 | 映像処理方法、映像処理回路、液晶表示装置および電子機器 |
JP5707973B2 (ja) | 2011-01-27 | 2015-04-30 | セイコーエプソン株式会社 | 映像処理方法、映像処理回路、液晶表示装置および電子機器 |
JP2012168229A (ja) | 2011-02-10 | 2012-09-06 | Seiko Epson Corp | 映像処理方法、映像処理回路、液晶表示装置および電子機器 |
JP2012242797A (ja) | 2011-05-24 | 2012-12-10 | Seiko Epson Corp | 映像処理方法、映像処理回路、液晶表示装置及び電子機器 |
JP2012242798A (ja) | 2011-05-24 | 2012-12-10 | Seiko Epson Corp | 補正電圧設定方法、映像処理方法、補正電圧設定装置、映像処理回路、液晶表示装置及び電子機器 |
-
2012
- 2012-03-27 JP JP2012071904A patent/JP6078965B2/ja active Active
-
2013
- 2013-03-13 US US13/801,864 patent/US9514700B2/en active Active
- 2013-03-22 TW TW102110379A patent/TW201340088A/zh unknown
- 2013-03-26 KR KR1020130032225A patent/KR20130110082A/ko not_active Application Discontinuation
- 2013-03-27 CN CN201310100888.1A patent/CN103366698B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN103366698A (zh) | 2013-10-23 |
CN103366698B (zh) | 2017-03-01 |
US20130257844A1 (en) | 2013-10-03 |
TW201340088A (zh) | 2013-10-01 |
US9514700B2 (en) | 2016-12-06 |
KR20130110082A (ko) | 2013-10-08 |
JP2013205493A (ja) | 2013-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5229162B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
US10250780B2 (en) | Video processing method, video processing circuit, liquid crystal display, and electronic apparatus | |
JP5381807B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5598014B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5370169B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP6078959B2 (ja) | 映像処理回路、映像処理方法および電子機器 | |
JP5556234B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5304669B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP2011053417A (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5454092B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP6078965B2 (ja) | 映像処理回路、映像処理方法及び電子機器 | |
JP5903954B2 (ja) | 映像処理回路、映像処理方法および電子機器 | |
JP2012242797A (ja) | 映像処理方法、映像処理回路、液晶表示装置及び電子機器 | |
JP2012242798A (ja) | 補正電圧設定方法、映像処理方法、補正電圧設定装置、映像処理回路、液晶表示装置及び電子機器 | |
JP5601173B2 (ja) | 映像処理方法、映像処理回路、液晶表示装置および電子機器 | |
JP6083111B2 (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP5574000B2 (ja) | 信号処理装置、液晶表示装置、電子機器および信号処理方法 | |
JP5510580B2 (ja) | 信号処理装置、信号処理方法、液晶表示装置および電子機器 | |
JP2013156368A (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP6191150B2 (ja) | 映像処理回路、映像処理方法及び電子機器 | |
JP2016090651A (ja) | 映像処理回路、映像処理方法、電気光学装置及び電子機器 | |
JP2014149426A (ja) | 映像処理回路、映像処理方法及び電子機器 | |
JP2014219686A (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6078965 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |