KR20130110082A - 신호 처리 장치, 액정 장치, 전자 기기 및 신호 처리 방법 - Google Patents

신호 처리 장치, 액정 장치, 전자 기기 및 신호 처리 방법 Download PDF

Info

Publication number
KR20130110082A
KR20130110082A KR1020130032225A KR20130032225A KR20130110082A KR 20130110082 A KR20130110082 A KR 20130110082A KR 1020130032225 A KR1020130032225 A KR 1020130032225A KR 20130032225 A KR20130032225 A KR 20130032225A KR 20130110082 A KR20130110082 A KR 20130110082A
Authority
KR
South Korea
Prior art keywords
signal
voltage
pixel
pixels
liquid crystal
Prior art date
Application number
KR1020130032225A
Other languages
English (en)
Inventor
다꾸 기따가와
히로유끼 호사까
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20130110082A publication Critical patent/KR20130110082A/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0219Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/16Determination of a pixel data signal depending on the signal applied in the previous frame
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/16Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명의 과제는, 리버스 틸트 도메인을 액정의 투과율의 변화를 억제하면서 저감시키는 것이다. 액정 장치의 신호 처리 장치로서, 화소에의 인가 전압을 제어하는 신호에 기초하여, 제1 기준 전압보다도 낮은 제1 전압을 인가하는 제1 화소와, 제2 기준 전압보다도 높은 제2 전압을 인가하는 제2 화소와의 경계를 검출하고, 제1 화소를 포함하는 M개의 화소에 대응지어진 신호를, 제1 전압보다 높고, 제2 전압보다도 낮은 제3 전압으로 보정하고, 제1 기간에, 상기 M개의 화소의 인가 전압으로서 제3 전압을 출력하고, 제2 기간에, 상기 M개의 화소의 인가 전압으로서, 제1 전압을 출력하고, 제3 기간에, 상기 M개의 화소의 인가 전압으로서, 제3 전압을 출력한다.

Description

신호 처리 장치, 액정 장치, 전자 기기 및 신호 처리 방법{SIGNAL PROCESSING DEVICE, LIQUID CRYSTAL APPARATUS, ELECTRONIC EQUIPMENT, AND SIGNAL PROCESSING METHOD}
본 발명은, 액정 패널에 있어서의 표시상의 문제점을 저감시키는 기술에 관한 것이다.
액정 패널은, 화소마다 설치된 화소 전극과, 복수 화소에서 공통적으로 설치된 공통 전극 사이에 액정을 끼운 구성을 갖고 있다. 이와 같은 액정 패널에서는, 서로 인접하는 화소 전극끼리 생기는 횡전계에 기인하는 액정의 배향 불량(리버스 틸트 도메인)이 발생하고, 이것이 표시상의 문제점의 원인으로 되는 경우가 있다. 액정의 배향 불량에 의한 표시상의 문제점의 발생을 억제하는 기술이 특허문헌 1 및 특허문헌 2에 개시되어 있다. 특허문헌 1 및 특허문헌 2는, 횡전계가 강하게 가해지는 화소 중, 액정 배향(무기 배향막)의 증착 방향에 의해 화질 불량이 발생하기 쉬운 화소에 생기는 횡전계를 저감시키는 것을 개시하고 있다.
일본 특허 출원 공개 제2009-237366호 공보 일본 특허 출원 공개 제2010-191157호 공보
그런데, 보정 대상 화소에 기인하는 표시 내용의 변화는, 보정 전압의 인가에 의한 액정 소자의 투과율의 변화량을 그 인가 시간으로 시간 적분한 값이 클수록, 유저에게 지각되기 쉽다. 특허문헌 1 및 특허문헌 2가 개시하는 기술에서는, 보정 대상 화소에 있어서, 각 영상 신호에 대응한 표시 기간 전체에 걸쳐 액정 소자에 일정한 보정 전압이 인가되므로, 액정 소자의 인가 전압의 보정을 원인으로 한 투과율 변화가 커져, 원래의 영상 신호에서 규정되는 표시 내용과는 상이한 표시 내용이 유저에게 지각되기 쉽다고 생각된다.
본 발명은, 상술한 사정을 감안하여 이루어진 것으로, 그 목적 중 하나는, 보정 전압의 인가에 의한 표시 기간마다의 액정 소자의 투과율 변화를 억제하면서 리버스 틸트 도메인을 저감시키도록, 각 표시 기간에 대응한 영상 신호를 보정하는 것이다.
상기 목적을 달성하기 위해, 본 발명에 따른 신호 처리 회로는, 복수의 화소를 구비한 액정 장치에 이용되는 신호 처리 장치로서, 상기 신호 처리 장치는, 상기 복수의 화소의 각각에 인가하는 전압을 제어하는 신호에 기초하여, 제1 기준 전압보다도 낮은 제1 전압을 인가하는 제1 신호가 대응지어진 제1 화소와, 제2 기준 전압보다도 높은 제2 전압을 인가하는 제2 신호가 대응지어진 제2 화소와의 경계를 검출하는 검출부와, 상기 제1 화소를 포함하는 M개(M은, 1 이상의 정수)의 화소에 대응지어진 신호를, 상기 제1 전압보다 높고, 상기 제2 전압보다도 낮은 제3 전압을 인가하는 제3 신호로 보정하는 보정부와, 상기 신호를 출력하는 출력부를 구비하고, 상기 출력부는, 제1 기간에서, 상기 제1 화소를 포함하는 M개의 화소에 대응지어진 신호로서, 상기 제3 신호를 출력하고, 제2 기간에서, 상기 제1 화소를 포함하는 M개의 화소에 대응지어진 신호로서, 상기 제1 신호를 출력하고, 제3 기간에서, 상기 제1 화소를 포함하는 M개의 화소에 대응지어진 신호로서, 상기 제3 신호를 출력하는 것을 특징으로 한다.
본 발명에 따르면, 제1 화소의 인가 전압에 따라 리버스 틸트 도메인의 발생의 원인으로 되는 횡전계가 가해지는 방법이 상이하므로, 각 표시 기간 중 적어도 일부에 있어서 제1 화소의 인가 전압에 따른 보정 전압을 인가함으로써, 표시 기간마다의 액정 소자의 투과율 변화를 억제하면서 리버스 틸트 도메인을 저감시키는 것이 가능해진다.
본 발명에 있어서, 상기 보정부는, 또한, 상기 제2 화소를 포함하는 N개(N은, 1 이상의 정수)의 화소에 대응지어진 신호를, 상기 제1 전압보다 높고, 상기 제2 전압보다도 낮은 제4 전압을 인가하는 제4 신호로 보정하고, 상기 출력부는, 또한, 상기 제1 기간에서, 상기 제2 화소를 포함하는 N개의 화소에 대응지어진 신호로서, 상기 제4 신호를 출력하고, 상기 제2 기간에서, 상기 제2 화소를 포함하는 N개의 화소에 대응지어진 신호로서, 상기 제2 신호를 출력하고, 상기 제3 기간에서, 상기 제2 화소를 포함하는 N개의 화소에 대응지어진 신호로서, 상기 제4 신호를 출력해도 된다.
본 발명에 따르면, 인접하는 제1 화소 및 제2 화소의 각각을 횡전계의 강도를 낮게 하는 방향으로 보정할 수 있으므로, 제1 화소 및 제2 화소의 보정에 의한 영상 신호의 변화를 억제하면서, 리버스 틸트 도메인을 저감시키는 효과를 크게 할 수 있다.
본 발명에 따른 신호 처리 장치는, 복수의 화소를 구비한 액정 장치에 이용되는 신호 처리 장치로서, 상기 신호 처리 장치는, 상기 복수의 화소의 각각에 인가하는 전압을 제어하는 신호에 기초하여, 제1 기준 전압보다도 낮은 제1 전압을 인가하는 제1 신호가 대응지어진 제1 화소와, 제2 기준 전압보다도 높은 제2 전압을 인가하는 제2 신호가 대응지어진 제2 화소와의 경계를 검출하는 검출부와, 상기 제2 화소를 포함하는 N개(N은, 1 이상의 정수)의 화소에 대응지어진 신호를, 상기 제1 전압보다 높고, 상기 제2 전압보다도 낮은 제4 전압을 인가하는 제4 신호로 보정하는 보정부와, 상기 신호를 출력하는 출력부를 구비하고, 상기 출력부는, 제1 기간에서, 상기 제2 화소를 포함하는 N개의 화소에 대응지어진 신호로서, 상기 제4 신호를 출력하고, 제2 기간에서, 상기 제2 화소를 포함하는 N개의 화소에 대응지어진 신호로서, 상기 제2 신호를 출력하고, 제3 기간에서, 상기 제2 화소를 포함하는 N개의 화소에 대응지어진 신호로서, 상기 제4 신호를 출력하는 것을 특징으로 한다.
본 발명에 따르면, 제2 화소의 인가 전압에 따라 리버스 틸트 도메인의 발생의 원인으로 되는 횡전계가 가해지는 방법이 상이하므로, 각 표시 기간 중 적어도 일부에 있어서 제2 화소의 인가 전압에 따른 보정 전압을 인가함으로써, 표시 기간마다의 액정 소자의 투과율 변화를 억제하면서 리버스 틸트 도메인을 저감시키는 것이 가능해진다.
본 발명에 있어서, 상기 보정부는, 상기 제1 화소의 상기 인가 전압이 높을수록, 해당 제1 화소의 상기 보정 전압을 낮게 해도 된다.
본 발명에 따르면, 횡전계가 강해지기 쉬운 제1 화소일수록 리버스 틸트 도메인의 저감 효과를 크게 하기 위해 보정 전압을 높게 하고, 횡전계가 강해지기 어려운 제1 화소일수록 표시 내용의 변화를 억제하기 위해 보정 전압을 낮게 하므로, 액정 소자의 투과율 변화의 억제와 리버스 틸트 도메인의 저감을 밸런스 좋게 실현하는 것이 가능해진다.
본 발명에 있어서, 상기 보정부는, 상기 검출부에 의해 검출된 경계에 접하는 상기 제1 화소로부터 해당 경계의 반대 방향으로 연속하는 M개(M은 2 이상의 정수)의 화소의 상기 영상 신호를, 해당 M개의 상기 제1 화소 중 어느 하나의 상기 제1 화소에 따른 상기 보정 전압을 지정하는 영상 신호로 보정해도 된다.
본 발명에 따르면, 복수의 제1 화소가 보정의 대상으로 되는 경우에, 어느 하나의 제1 화소에 기초하여 보정 전압을 설정하므로, 제1 화소마다 보정 전압을 설정하는 경우에 비해 연산량을 적게 할 수 있다.
본 발명에 있어서, 상기 보정부는, 상기 제1 화소의 상기 인가 전압에 상관없이, 상기 보정 전압을 인가하였을 때의 상기 액정 소자의 투과율을 상기 표시 기간에 걸쳐 시간 적분한 적분 투과율이 제1 임계값 이하로 되도록, 상기 제1 화소에 대응하는 상기 영상 신호를 보정해도 된다.
본 발명에 따르면, 액정 소자의 투과율을 표시 기간에 걸쳐 시간 적분한 적분 투과율이 제1 임계값 이하로 되도록 함으로써, 유저에게 지각되기 쉬운 표시 내용의 변화가 발생하지 않는 범위에서, 리버스 틸트 도메인을 저감시키기 위한 보정을 행할 수 있다.
본 발명에 있어서, 상기 보정부는, 상기 제2 화소의 상기 인가 전압이 낮을수록, 해당 제2 화소의 상기 보정 전압을 높게 해도 된다.
본 발명에 따르면, 횡전계가 강해지기 쉬운 제2 화소일수록 리버스 틸트 도메인의 저감 효과를 크게 하기 위해 보정 전압을 낮게 하고, 횡전계가 강해지기 어려운 제2 화소일수록 표시 내용의 변화를 억제하기 위해 보정 전압을 높게 하므로, 액정 소자의 투과율 변화의 억제와 리버스 틸트 도메인의 저감을 밸런스 좋게 실현하는 것이 가능해진다.
본 발명에 있어서, 상기 보정부는, 상기 검출부에 의해 검출된 경계에 접하는 상기 제2 화소로부터 해당 경계의 반대 방향으로 연속하는 N개(N은 2 이상의 정수)의 화소의 상기 영상 신호를, 해당 N개의 상기 제2 화소 중 어느 하나의 상기 제2 화소에 따른 상기 보정 전압을 지정하는 영상 신호로 보정해도 된다.
본 발명에 따르면, 복수의 제2 화소가 보정의 대상으로 되는 경우에, 어느 하나의 제2 화소에 기초하여 보정 전압을 설정하므로, 제2 화소마다 보정 전압을 설정하는 경우에 비해 연산량을 적게 할 수 있다.
본 발명에 있어서, 상기 보정부는, 상기 제2 화소의 상기 인가 전압에 상관없이, 상기 보정 전압을 인가하였을 때의 상기 액정 소자의 투과율을 상기 표시 기간에 걸쳐 시간 적분한 적분 투과율이 제2 임계값 이상으로 되도록, 상기 제2 화소에 대응하는 상기 영상 신호를 보정해도 된다.
본 발명에 따르면 액정 소자의 투과율을 표시 기간에 걸쳐 시간 적분한 적분 투과율이 제2 임계값 이상으로 되도록 함으로써, 유저에게 지각되기 쉬운 표시 내용의 변화가 발생하지 않는 범위에서, 리버스 틸트 도메인을 저감시키기 위한 보정을 행할 수 있다.
본 발명에 있어서, 상기 보정부는, 상기 액정 소자의 온도를 나타내는 정보를 취득하고, 취득한 정보가 나타내는 온도에 따라 상기 보정 전압을 상이하게 해도 된다.
본 발명에 따르면, 온도에 따라 점도가 변화된다고 하는 액정 분자의 특성에 기초하여, 표시 내용의 변화를 억제하면서 리버스 틸트 도메인을 저감시키기 위한 보정 전압을 설정할 수 있다.
또한, 본 발명은, 신호 처리 장치 외에, 신호 처리 방법 및 액정 표시 장치를 포함하는 전자 기기로서도 개념하는 것이 가능하다.
도 1은 본 발명의 제1 실시 형태에 따른 영상 처리 회로(신호 처리 장치)를 적용한 액정 표시 장치를 도시하는 도면.
도 2는 동 액정 표시 장치에 있어서의 액정 소자의 등가 회로를 도시하는 도면.
도 3은 동 영상 처리 회로의 구성을 도시하는 도면.
도 4는 동 액정 표시 장치를 구성하는 액정 패널의 V-T 특성을 나타내는 도면.
도 5는 동 액정 패널에 있어서의 표시 동작을 나타내는 도면.
도 6은 동 액정 패널에 있어서 VA 방식으로 하였을 때의 초기 배향의 설명도.
도 7은 오리지널 계조에 대응하는 인가 전압과 보정 계조에 대응하는 보정 전압과의 관계를 나타내는 도면.
도 8은 동 영상 처리 회로에 있어서의 경계의 검출 수순의 설명도.
도 9는 동 영상 처리 회로에 있어서의 경계의 검출 수순의 설명도.
도 10은 동 영상 처리 회로에 있어서의 보정 대상 경계 및 보정 대상 화소의 설명도.
도 11은 동 영상 처리 회로에 있어서의 보정 기간의 설명도.
도 12는 동 영상 처리 회로에 있어서의 보정 전압의 설명도.
도 13은 제1 실시 형태의 변형예 1에 따른 영상 처리 회로에 있어서의 보정 전압의 설명도.
도 14는 제2 실시 형태에 따른 영상 처리 회로에 있어서의 보정 대상 경계 및 보정 대상 화소의 설명도.
도 15는 동 영상 처리 회로에 있어서의 보정 기간의 설명도.
도 16은 동 영상 처리 회로에 있어서의 보정 전압의 설명도.
도 17은 제2 실시 형태의 변형예 1에 따른 영상 처리 회로에 있어서의 보정 전압의 설명도.
도 18은 제3 실시 형태에 따른 영상 처리 회로에 있어서의 보정 대상 경계 및 보정 대상 화소의 설명도.
도 19는 동 영상 처리 회로에 있어서의 보정 기간의 설명도.
도 20은 액정 표시 장치를 적용한 프로젝터를 도시하는 도면.
도 21은 횡전계의 영향에 의한 표시상의 문제점 등을 도시하는 도면.
도 22는 통상적인 4배속 구동에서의 입출력의 영상 신호의 관계의 설명도.
도 23은 리스크 경계의 시간적 연속성을 분단하는 보정 처리의 일례의 설명도.
도 24는 오리지널 계조와 보정 계조에 대응하는 적분 투과율의 설명도.
이하, 본 발명의 실시 형태에 대해 도면을 참조하면서 설명한다.
<제1 실시 형태>
우선, 본 발명의 제1 실시 형태에 대해 설명한다.
도 1은, 본 실시 형태에 따른 영상 처리 회로를 적용한 액정 표시 장치(1)의 전체 구성을 도시하는 블록도이다.
도 1에 도시한 바와 같이, 액정 표시 장치(1)는, 제어 회로(10)와, 액정 패널(100)과, 주사선 구동 회로(130)와, 데이터선 구동 회로(140)를 구비한다. 제어 회로(10)에는, 영상 신호 Vid-in이 상위 장치로부터 동기 신호 Sync에 동기하여 공급된다. 영상 신호 Vid-in은, 액정 패널(100)에 있어서의 각 화소의 계조 레벨을 각각 지정하는 디지털 데이터이며, 동기 신호 Sync에 포함되는 수직 주사 신호, 수평 주사 신호 및 도트 클럭 신호(모두 도시 생략)에 따른 주사의 순번으로 공급된다. 본 실시 형태에서는, 영상 신호 Vid-in이 공급되는 주파수가 60㎐이며, 그 역수인 주기 16.67밀리초에서 1프레임(1코마)의 화상을 표시하기 위한 영상 신호 Vid-in이 공급된다.
또한, 영상 신호 Vid-in은 계조 레벨을 지정하지만, 계조 레벨에 따라 액정 소자의 인가 전압이 정해지므로, 영상 신호 Vid-in은 액정 소자의 인가 전압을 지정하는 것이라 해도 지장이 없다. 이하의 설명에 있어서, 영상 신호의 계조 레벨이 높을수록 액정 소자에 대해 지정하는 인가 전압이 큰 것으로 한다.
제어 회로(10)는, 주사 제어 회로(20)와 영상 처리 회로(30)를 구비한다. 주사 제어 회로(20)는, 각종 제어 신호를 생성하여, 동기 신호 Sync에 동기하여 각 부를 제어한다. 영상 처리 회로(30)는, 상세에 대해서는 후술하지만, 디지털의 영상 신호 Vid-in을 처리하여, 아날로그의 데이터 신호 Vx를 출력한다.
액정 패널(100)은, 소자 기판(제1 기판)(100a)과 대향 기판(제2 기판)(100b)이 일정한 간극을 유지하여 접합됨과 함께, 이 간극에, 세로 방향의 전계로 구동되는 액정(105)이 협지된 구성이다. 소자 기판(100a) 중, 대향 기판(100b)과의 대향면에는, 복수 m행의 주사선(112)이 도면에 있어서 X(가로) 방향을 따라 설치되는 한편, 복수 n열의 데이터선(114)이, Y(세로) 방향을 따르고, 또한 각 주사선(112)과 서로 전기적으로 절연을 유지하도록 설치되어 있다.
또한, 이 실시 형태에서는, 주사선(112)을 구별하기 위해, 도면에 있어서 위에서부터 순서대로 1, 2, 3, …, (m-1), m행째라고 부르는 경우가 있다. 마찬가지로, 데이터선(114)을 구별하기 위해, 도면에 있어서 좌측으로부터 순서대로 1, 2, 3, …, (n-1), n열째라고 부르는 경우가 있다.
소자 기판(100a)에서는, 또한, 주사선(112)과 데이터선(114)과의 교차의 각각에 대응하여, n채널형의 TFT(116)와 사각형 형상이고 투명성을 갖는 화소 전극(118)과의 세트가 설치되어 있다. TFT(116)의 게이트 전극은 주사선(112)에 접속되고, 소스 전극은 데이터선(114)에 접속되고, 드레인 전극이 화소 전극(118)에 접속되어 있다. 한편, 대향 기판(100b) 중, 소자 기판(100a)과의 대향면에는, 투명성을 갖는 공통 전극(108)이 전체면에 걸쳐 설치된다. 공통 전극(108)에는, 도시 생략한 회로에 의해 전압 LCcom이 인가된다.
또한, 도 1에 있어서, 소자 기판(100a)의 대향면은 종이면 이면측이므로, 해당 대향면에 설치되는 주사선(112), 데이터선(114), TFT(116) 및 화소 전극(118)에 대해서는, 파선으로 나타내야 하지만, 보기 어려워지므로 각각 실선으로 나타낸다.
도 2는, 액정 패널(100)에 있어서의 등가 회로를 도시하는 도면이다.
도 2에 도시한 바와 같이, 액정 패널(100)은, 주사선(112)과 데이터선(114)과의 교차에 대응하여, 화소 전극(118)과 공통 전극(108) 사이에서 액정(105)을 끼운 액정 소자(120)가 배열된 구성이다. 도 1에서는 생략하였지만, 액정 패널(100)에 있어서의 등가 회로에서는, 실제로는 도 2에 도시한 바와 같이, 액정 소자(120)에 대해 병렬로 보조 용량(축적 용량)(125)이 설치된다. 보조 용량(125)은, 일단이 화소 전극(118)에 접속되고, 타단이 용량선(115)에 공통 접속되어 있다. 용량선(115)은 시간적으로 일정한 전압에 유지되어 있다.
여기서, 주사선(112)이 H레벨로 되면, 그 주사선에 게이트 전극이 접속된 TFT(116)가 온으로 되고, 화소 전극(118)이 데이터선(114)에 접속된다. 이 때문에, 주사선(112)이 H레벨일 때에, 데이터선(114)에 계조에 따른 전압의 데이터 신호를 공급하면, 그 데이터 신호는, 온된 TFT(116)를 통해 화소 전극(118)에 인가된다. 주사선(112)이 L레벨로 되면, TFT(116)는 오프되지만, 화소 전극(118)에 인가된 전압은, 액정 소자(120)의 용량성 및 보조 용량(125)에 의해 유지된다.
액정 소자(120)에서는, 화소 전극(118) 및 공통 전극(108)에 의해 생기는 전계에 따라 액정(105)의 분자 배향 상태가 변화된다. 이 때문에, 액정 소자(120)는, 투과형이면, 인가·유지 전압에 따른 투과율로 된다. 액정 패널(100)에서는, 액정 소자(120)마다 투과율이 변화되므로, 액정 소자(120)가 화소에 상당한다. 그리고, 이 화소의 배열 영역이 표시 영역(101)으로 된다.
또한, 본 실시 형태에서는, 액정(105)을 VA 방식으로 하여, 액정 소자(120)가 전압 무인가 시에 있어서 흑색 상태로 되는 노멀리 블랙 모드로 한다.
도 1로 되돌아가, 주사선 구동 회로(130)는, 주사 제어 회로(20)에 의한 제어 신호 Yctr에 따라서, 1, 2, 3, …, m행째의 주사선(112)에, 주사 신호 Y1, Y2, Y3, …, Ym을 공급한다. 상세하게는, 주사선 구동 회로(130)는, 도 5의 (a)에 나타내는 바와 같이, 주사선(112)을 프레임에 걸쳐 1, 2, 3, …, (m-1), m행째라고 하는 순번에서 선택함과 함께, 선택한 주사선으로의 주사 신호를 선택 전압 VH(H레벨)로 하고, 그 이외의 주사선으로의 주사 신호를 비선택 전압 VL(L레벨)로 한다.
또한, 프레임이라 함은, 액정 패널(100)을 구동함으로써, 화상의 1코마분을 액정 패널(100)에 표시시키는 데 필요로 하는 기간을 말한다. 본 실시 형태에서는, 동기 신호 Sync에 의해 제어되는 수직 주사 신호의 주파수가 240㎐이다. 도 5의 (a)에 나타내는 바와 같이, 본 실시 형태의 액정 표시 장치(1)에서는, 1프레임을 각각 제1 필드∼제4 필드까지의 4개의 필드로 구분함과 함께, 각 필드에서, 1∼m행째의 주사선을 주사하는, 소위 4배속 구동을 실현한다. 즉, 상위 장치로부터 60㎐의 공급 속도로 공급되는 영상 신호 Vid-in에 기초하여, 액정 표시 장치(1)가 240㎐의 구동 속도로 액정 패널(100)을 구동함으로써, 영상 신호 Vid-in에 기초하여 1프레임의 화상을 표시하게 된다. 1필드의 기간은, 1/4 프레임 기간에 상당하고, 여기서는 약 4.16밀리초이다. 또한, 도 5의 (b)에 나타내는 바와 같이, 액정 표시 장치(1)에서는, 제1, 3 필드에 있어서 정극성 기입을 지정하고, 제2, 4 필드에 있어서 부극성 기입을 지정하고, 필드마다 기입 극성을 반전하여, 화소로의 데이터의 기입을 행한다.
데이터선 구동 회로(140)는, 영상 처리 회로(30)로부터 공급되는 데이터 신호 Vx를, 주사 제어 회로(20)에 의한 제어 신호 Xctr에 따라서 1∼n열째의 데이터선(114)에 데이터 신호 X1∼Xn으로서 샘플링한다.
또한, 본 설명에 있어서 전압에 대해서는, 액정 소자(120)의 인가 전압을 제외하고, 특별히 명기하지 않는 한 도시 생략한 접지 전위를 전압 제로의 기준으로 한다. 액정 소자(120)의 인가 전압은, 공통 전극(108)의 전압 LCcom과 화소 전극(118)과의 전위차이며, 다른 전압과 구별하기 위함이다.
그런데, 액정 소자(120)의 인가 전압과 투과율과의 관계는, 노멀리 블랙 모드이면, 예를 들면 도 4의 (a)에 나타내는 바와 같은 V-T 특성으로 나타낸다. 이 때문에, 액정 소자(120)를, 영상 신호 Vid-in으로 지정된 계조 레벨에 따른 투과율로 하게 하기 위해서는, 그 계조 레벨에 따른 전압을 액정 소자(120)에 인가하면 될 것이다. 그러나, 액정 소자(120)의 인가 전압을, 영상 신호 Vid-in으로 지정되는 계조 레벨에 따라 간단히 규정하는 것만으로는, 리버스 틸트 도메인에 기인하는 표시상의 문제점이 발생하는 경우가 있다.
리버스 틸트 도메인에 기인하는 표시상의 문제점의 예에 대해 설명한다. 예를 들면 도 21에 도시한 바와 같이, 영상 신호 Vid-in으로 나타내는 화상이, 백화소를 배경으로 하여 흑화소가 연속하는 흑색 패턴이 프레임마다 1화소씩 우측 방향으로 이동하는 경우, 그 흑색 패턴의 좌측 단연부(움직임의 후방 테두리부)에 있어서 흑화소로부터 백화소로 변화되어야 하는 화소가 리버스 틸트 도메인의 발생에 의해 백화소로 되지 않는다고 하는 일종의 테일링(tailing) 현상으로서 현재화되기 쉽다. 한편, 액정 패널(100)이, 백화소를 배경으로 한 흑화소의 영역이 프레임마다 2화소 이상씩 이동할 때, 액정 소자의 응답 시간이 표시 화면이 갱신되는 시간 간격(즉, 1프레임 기간)보다 짧으면, 이와 같은 테일링 현상은 현재화되지 않는다(또는, 시인되기 어렵다). 이 이유는, 다음과 같이 생각된다. 즉, 어떤 프레임에 있어서, 백화소와 흑화소가 인접하였을 때에, 그 백화소에서 리버스 틸트 도메인이 발생할지도 모르지만, 화상의 움직임을 생각하면, 리버스 틸트 도메인이 발생하는 화소가 이산적으로 되므로, 시각적으로 눈에 띄지 않는다고 생각되기 때문이다.
그런데, 리버스 틸트 도메인에 기인하는 표시상의 문제점은, 액정 소자(120)에 있어서 협지된 액정 분자가 불안정한 상태에 있을 때에, 횡전계의 영향에 의해 흐트러지는 결과, 이후, 인가 전압에 따른 배향 상태로 되기 어려워지는 것이 원인의 하나로서 생각되어 있다.
여기서, 횡전계의 영향을 받는 경우라 함은, 서로 인접하는 화소 전극끼리의 전위차가 커지는 경우이며, 이것은, 표시하고자 하는 화상에 있어서 흑색 레벨의(또는 흑색 레벨에 가까운) 암화소와, 백색 레벨의(또는 백색 레벨에 가까운) 명화소가 인접하는 경우이다. 따라서 본 실시 형태에서는, 암화소에 대해서는, 인가 전압이 노멀리 블랙 모드에 있어서의 흑색 레벨의 전압 Vbk 이상이며 임계값 Vth1(제1 임계값 전압)을 하회하는 전압 범위 A(제1 전압)에 있는 액정 소자(120)의 화소를 말하는 것으로 한다. 또한, 편의적으로, 액정 소자의 인가 전압이 전압 범위 A에 있는 액정 소자의 투과율 범위(계조 범위)를 「a」라고 한다.
다음으로, 명화소에 대해서는, 인가 전압이 임계값 Vth2(제2 임계값 전압) 이상이며 노멀리 블랙 모드에 있어서의 백색 레벨 전압 Vwt 이하의 전압 범위 B(제2 전압)에 있는 액정 소자(120)로 한다. 편의적으로, 액정 소자의 인가 전압이 전압 범위 B에 있는 액정 소자의 투과율 범위(계조 범위)를 「b」라고 한다.
또한, 노멀리 블랙 모드에 있어서, 임계값 Vth1은, 액정 소자의 상대 투과율을 10%로 하는 광학적 임계값 전압이며, 임계값 Vth2는, 액정 소자의 상대 투과율을 90%로 하는 광학적 포화 전압이다. 단, 임계값 Vth1 및 임계값 Vth2는, Vth2>Vth1의 조건하, 각각 다른 상대 투과율에 대응한 전압이어도 된다.
이와 같이 생각한 경우, 화상의 움직임에 의해 암화소와 명화소가 인접하게 되었을 때의 횡전계의 영향에 의해, 리버스 틸트 도메인이 발생하기 쉬운 상황에 있다고 할 수 있다. 단, 액정 분자의 초기 배향 상태를 고려하여 검토하면, 암화소와 명화소와의 위치 관계에 의해 리버스 틸트 도메인이 발생하는 경우와 발생하지 않는 경우가 있다.
도 6의 (a)는, 액정 패널(100)에 있어서 서로 세로 방향 및 가로 방향으로 인접하는 2×2의 화소를 도시하는 도면이며, 도 6의 (b)는, 액정 패널(100)을, 도 6의 (a)에 있어서의 p-q선을 포함하는 수직면으로 파단하였을 때의 간이 단면도이다.
도 6에 도시한 바와 같이, VA 방식의 액정 분자는, 화소 전극(118)과 공통 전극(108)과의 전위차(액정 소자의 인가 전압)가 제로인 상태에 있어서, 틸트각이 θa이고, 틸트 방위각이 θb(=45도)로, 초기 배향되어 있는 것으로 한다. 여기서, 리버스 틸트 도메인은, 상술한 바와 같이 화소 전극(118)끼리의 횡전계에 기인하여 발생하는 점에서, 화소 전극(118)이 설치된 소자 기판(100a)의 측에 있어서의 액정 분자의 거동이 문제로 된다. 이 때문에, 액정 분자의 틸트 방위각 및 틸트각에 대해서는, 화소 전극(118)[소자 기판(100a)]측을 기준으로 하여 규정한다.
상세하게는, 틸트각 θa라 함은, 도 6의 (b)에 도시한 바와 같이, 기판 법선 Sv를 기준으로 하여, 액정 분자의 장축 Sa 중, 화소 전극(118)측의 일단을 고정점으로 하여 공통 전극(108)측의 타단이 경사졌을 때에, 액정 분자의 장축 Sa가 이루는 각도라고 한다.
한편, 틸트 방위각 θb라 함은, 데이터선(114)의 배열 방향인 Y 방향을 따른 기판 수직면을 기준으로 하여, 액정 분자의 장축 Sa 및 기판 법선 Sv를 포함하는 기판 수직면(p-q선을 포함하는 수직면)이 이루는 각도라고 한다. 또한, 틸트 방위각 θb에 대해서는, 화소 전극(118)측으로부터 공통 전극(108)을 향해 평면에서 보았을 때에, 화면 상방향(Y방향의 반대 방향)으로부터, 액정 분자의 장축의 일단을 시점으로 하여 타단을 향하는 방향[도 6의 (a)에서는 우측 상방향]까지를, 시계 방향으로 규정한 각도라고 한다.
또한, 마찬가지로 화소 전극(118)측으로부터 평면에서 보았을 때에, 액정 분자에 있어서의 화소 전극측의 일단으로부터 타단을 향하는 방향을 편의적으로 틸트 방위의 하류측이라 부르고, 반대로 타단으로부터 일단을 향하는 방향[도 6의 (a)에서는 좌측 하방향]을 편의적으로 틸트 방위의 상류측이라 부르는 것으로 한다.
VA 방식의 액정에 있어서, 도 6의 (a)에 도시한 바와 같이 틸트 방위각 θb가 45도인 경우, 자기 화소 및 주변 화소에 있어서 액정 분자가 불안정한 상태로부터 자기 화소만 명화소로 변화되었을 때, 해당 자기 화소에 있어서 리버스 틸트는, 도 6의 (c)에 도시한 바와 같이, 좌변 및 하변을 따른 내주 영역에서 발생한다. 따라서, 영상 신호 Vid-in으로 나타나는 화상에 있어서 암화소와 명화소가 인접하고, 또한 암화소가, 명화소에 대해 우상측, 우측 또는 상측에 위치하는 경우, 암화소에 상당하는 액정 소자에 대해 보정 전압을 인가하면, 액정 분자의 배향 불량 상태가 발생하기 어려워져, 리버스 틸트 도메인은 발생하기 어려워진다.
여기서, 영상 신호 Vid-in[도 22의 (a)]과, 영상 신호 Vid-out[도 22의 (b)]의 통상적인 4배속 구동에서의 관계에 대해 설명한다. 도 22의 (a), (b)에는, 1라인의 화상의 화소를 도시하고 있고, 각 사각형이 1화소에 대응하고 있다. 여기에 있어서, 흑색으로 빈틈없이 칠하여 나타내는 화소는 암화소이며, 백색으로 빈틈없이 칠하여 나타내는 화소는 명화소이다.
도 22의 (b)에 있어서, 영상 신호 Vid-in에 대응하는 영상 신호 Vid-out에 있어서는, 도면 중 위에서부터 순서대로, 제1, 제2, 제3, 제4 필드에 대응하는 영상 신호 Vid-out을 각각 도시하고 있다.
도 22의 (a)에 도시한 바와 같이, 영상 신호 Vid-in은 60㎐의 공급 속도로 공급되고, 이 영상 신호 Vid-in에 의해, 제1 프레임, 제2 프레임, 제3 프레임으로 진행함에 따라, 화상이 도면 중 좌측으로부터 우측을 향하여 1화소씩 스크롤 이동하는 화상의 표시를 지정한다. 이 경우, 영상 신호 Vid-out이 출력되었을 때에는, 도 22의 (b)에 도시한 바와 같이, 제1∼제4 필드에 의해 구성되는 1프레임 기간의 전체에서(즉, 16.67밀리초에 걸쳐), 동일 개소에 리스크 경계가 존재한다. 동일 위치에 리스크 경계가 장기간에 걸쳐 존재하면, 상술한 바와 같이 액정 분자의 배향 불량 상태가 안정되기 쉬워져, 그 인접 화소에 있어서는 리버스 틸트 도메인이 발생하기 쉬운 상태로 된다. 따라서, 영상 신호 Vid-in으로 지정되는 인가 전압이 Vth1을 하회하는 경우에, Vth1 이상의 전압으로 보정하여 액정 소자에 인가하면, 그 화소는 암화소가 아니게 되므로, 리스크 경계가 1프레임 기간 전체에서 동일 위치에 존재하는 일은 없다.
여기서, 도 23에 도시한 바와 같은 보정 처리를 생각한다. 이 보정 처리에서는, 1프레임 기간 중 제1, 제3 필드에 있어서, 명화소에 인접하는 암화소(도 23에 격자의 해칭으로 나타냄)의 인가 전압을, 중간 계조에 대응하는 전압(여기서는, 0V와 5.0V의 중간인 2.5V로 함)으로 보정한다. 이와 같이 하면, 명화소와 암화소의 경계이었던 개소에 제1, 제3 필드에 있어서 횡전계가 발생하지 않으므로, 횡전계의 시간적 연속성을 분단하는 것이 가능하다. 이 경우의 보정 대상 화소의 투과율의 시계열 변화는, 도 24의 (a)에 실선으로 나타내는 광학 응답 파형과 같이 된다. 1프레임 기간 전체에서 본 액정 소자의 투과율은, 보정 후의 계조 레벨(보정 계조)에 대응하는 보정 전압과, 원래의 화상의 계조 레벨(이하, 「오리지널 계조」라 함)에 대응하는 전압이 교대로 인가되었을 때의 투과율을, 1프레임 기간에 걸쳐 시간 적분한 투과율(이하, 「적분 투과율」이라 함)에 상당한다. 이 경우의 적분 투과율은, 도 24의 (a)에 파선으로 나타낸 바와 같이 된다.
도 24의 (b)는, VA 방식의 액정의 패널을 240㎐로 구동하고, 보정 전압을 인가하는 프레임(보정 전압 인가 프레임)과, 오리지널 계조에 대응하는 전압의 인가 프레임을 교대로 하였을 때의 적분 투과율을 나타내는 표이다. 표 내 숫자는 적분 투과율[%]을 나타낸다. 오리지널 계조에 대응하는 인가 전압이 0V이면, 제1, 제3 필드에서의 보정 전압(중간 계조에 대응하는 약 2.51V)의 인가에 의해, 적분 투과율이 0%→0.64%로 변화되지만, 그 변화는 비교적 작다[도 24의 (a)의 「오리지널 계조:0」의 경우에 대응]. 한편, 오리지널 계조에 대응하는 인가 전압이 약 1.569V인 경우, 보정 전압(2.51V)의 인가에 의해, 적분 투과율이 0.18%→5.865%라고 하는 상태로 크게 변화된다[도 24의 (a)의 「오리지널 계조:높음」의 경우에 대응]. 이와 같이 적분 투과율이 크게 변화되면, 보정 전압의 인가에 의한 표시 내용의 변화가 유저에게 지각되기 쉬워진다. 따라서, 도 23에 도시한 바와 같은 보정 처리를 행하는 경우, 종래는, 보정 대상 화소를, 오리지널 계조의 영상 신호를 지정하는 인가 전압이 1.26V 이하의 화소로 한정하고[도 24의 (b)에 「사용 가능 범위」로 나타낸 범위], 또한, 보정 전압을 2.2V 정도로 인하하는 것이 필요하였다. 그러나, 이 보정 처리에서는, 보정 대상 화소가 한정적으로 되고, 또한, 보정 전압으로서 채용할 수 있는 전압 범위가 좁으므로, 리버스 틸트 도메인의 저감 효과가 충분히 얻어지지 않는다.
따라서, 본 실시 형태에서는, 1프레임 기간의 일부의 기간을 보정 기간으로 하여, 오리지널 계조에 대응하는 인가 전압에 따라 그 인가 전압보다도 높은 보정 전압에 의해 보정 처리를 행한다. 한편, 나머지의 기간에서는, 오리지널 계조에 대응하는 인가 전압인 상태(즉, 보정 없음)로 한다.
도 7은, 본 실시 형태에서 채용하는 오리지널 계조에 대응하는 인가 전압과 보정 계조에 대응하는 보정 전압과의 관계를 나타내는 표이다. 표 내 숫자는 적분 투과율[%]을 나타낸다. 본 실시 형태에서는, 도 7에 나타내는 바와 같이, 암화소의 오리지널 계조에 대응하는 인가 전압이 높을수록 암화소에 대응하는 보정 전압을 낮게 한다. 이와 같은 보정 처리로 하면, 도 24를 이용하여 설명한 바와 같은, 영상 신호 Vid-in으로 지정되는 인가 전압에 따른 보정 전압으로 하지 않는 경우에 비해, 각 프레임 기간의 적분 투과율의 변화를 억제하면서, 리버스 틸트 도메인의 저감의 효과를 높게 할 수 있다. 구체적으로는, 암화소의 인가 전압이 0V인 경우, 암화소의 인가 전압이 낮으므로, 강한 횡전계가 발생하기 쉬워, 리버스 틸트 도메인이 발생하기 쉬운 배향 상태에 있다고 생각된다. 이에 대해, 보정 전압을 제1 및 제3 필드에서 2.5V로 인상하였다고 해도, 도 7에 나타내는 바와 같이 1프레임 기간의 적분 투과율은 0.64%이며, 적분 투과율의 변화는 0.64%에 그친다. 또한, 암화소의 인가 전압이 0.314∼1.255V인 경우, 보정 전압을 제1 및 제3 필드에서 2.196V로 하면, 적분 투과율은 0.18∼0.67% 정도에 그치고, 보정이 없는 경우의 적분 투과율로부터의 변화는 작다. 또한, 암화소의 인가 전압이 1.596V인 경우, 보정 전압을 제1 및 제3 필드에서 1.882V로 하면, 적분 투과율은 0.46% 정도에 그친다.
이상과 같은 보정 처리로 하면, 보정 전후에서 적분 투과율이 0.7% 이하로 되어, 보정에 의한 표시 내용의 변화가 유저에게 지각되기 어렵다고 생각된다. 본 실시 형태에서는, 적분 투과율이 0.7%(제1 임계값 적분 투과율)로 되도록 보정 전압이 정해지지만, 0.7% 이외의 적분 투과율의 값 이하로 되도록 보정 전압이 정해져도 된다. 도 7의 표에 굵은 테두리로 둘러싼 전압의 관계에 따르면, 리버스 틸트 도메인이 발생하기 쉬운 저전위의 암화소에 대해서는, 리버스 틸트 도메인의 저감 효과를 높이기 위해 보정 전압을 높게 해도 표시 내용의 변화는 눈에 띄기 어려워지고, 리버스 틸트 도메인이 비교적 발생하기 어려운 비교적 고전위의 암화소에 대해서는, 보정 전압을 낮게 하여 표시 내용의 변화를 눈에 띄기 어렵게 할 수 있다.
이와 같은 생각에 기초하여, 현 프레임의 영상 신호 Vid-in을 처리하여, 액정 패널(100)에서 리버스 틸트 도메인의 발생을 미연에 방지하기 위한 회로가, 도 1에 있어서의 영상 처리 회로(30)이다.
다음으로, 영상 처리 회로(30)의 상세에 대해 도 3을 참조하여 설명한다. 도 3에 도시한 바와 같이, 영상 처리 회로(30)는, 지연 회로(302), 경계 검출부(304), 보정부(306) 및 D/A 변환기(308)를 구비한다. 도 8 및 도 9는, 경계 검출부(304)에 있어서의 경계의 검출 수순을 설명하는 도면이다.
지연 회로(302)는, FIFO(First In First Out:선입 선출) 메모리나 다단의 래치 회로 등에 의해 구성되고, 상위 장치로부터 공급되는 영상 신호 Vid-in을 축적하여, 소정 시간 경과 후에 읽어내어 영상 신호 Vid-d로서 출력하는 것이다. 또한, 지연 회로(302)에 있어서의 축적 및 판독은, 주사 제어 회로(20)에 의해 제어된다.
경계 검출부(304)는, 현 프레임 경계 검출부(3041), 전 프레임 경계 검출부(3042), 보존부(3043), 적용 경계 결정부(3044), 리스크 경계 검출부(3045) 및 판별부(3046)를 구비한다.
현 프레임 경계 검출부(3041)는, 현 프레임의 영상 신호 Vid-in으로 나타내는 화상을 해석하여, 계조 범위 a에 있는 암화소와 계조 범위 b에 있는 명화소가 인접하는 부분이 있는지 여부를 판별한다. 현 프레임 경계 검출부(3041)는, 인접하는 부분이 있다고 판별하였을 때, 그 인접 부분인 경계를 검출하여, 경계의 위치 정보를 출력한다. 여기서는 현 프레임 경계 검출부(3041)는, 도 8의 (b)에 도시한 바와 같이, 현 프레임의 영상 신호 Vid-in으로 나타나는 화상을 해석하여, 점선으로 나타내는 위치에 있는 경계를 검출한다. 여기에 있어서, 영상 신호 Vid-in으로 나타나는 화상은, 계조 범위 b에 있는 명화소를 배경으로 하여 계조 범위 a의 암화소로 이루어지는 패턴이 배치된 화상이다.
전 프레임 경계 검출부(3042)는, 전 프레임(즉, 현 프레임의 1프레임 전)의 영상 신호 Vid-in으로 나타나는 화상을 해석하여, 암화소와 명화소가 인접하는 부분을 경계로서 검출한다. 전 프레임 경계 검출부(3042)는, 영상 신호 Vid-in에 기초하여 현 프레임 경계 검출부(3041)와 동일한 수순의 처리를 실행하여 경계를 검출하고, 검출한 경계의 위치 정보를 출력한다.
보존부(3043)는, 전 프레임 경계 검출부(3042)에 의해 검출된 경계의 위치 정보를 보존하여, 1프레임 기간만큼 지연시켜 출력하는 것이다.
따라서, 현 프레임 경계 검출부(3041)에서 검출되는 경계는 현 프레임에 따른 것인 것에 대해, 전 프레임 경계 검출부(3042)에서 검출되어 보존부(3043)에 보존되는 경계는, 전 프레임에 따른 것으로 된다. 여기에 있어서, 전 프레임 경계 검출부(3042)는, 도 8의 (a)에 도시한 바와 같이, 전 프레임의 영상 신호 Vid-in으로 나타나는 화상을 해석하여, 점선으로 나타내는 위치에 있는 경계를 검출하고 있었던 것으로 한다. 도 8의 (a) 및 도 8의 (b)로부터 알 수 있는 바와 같이, 영상 신호 Vid-in으로 나타나는 화상은, 계조 범위 a의 암화소로 이루어지는 패턴이 계조 범위 b에 있는 명화소를 배경으로 우측 방향으로 스크롤 이동하는 화상이다.
적용 경계 결정부(3044)는, 현 프레임 경계 검출부(3041)에 의해 검출된 현 프레임 화상의 경계 중, 보존부(3043)에 보존된 전 프레임 화상의 경계와 동일한 부분을 제외한 것을, 적용 경계로서 결정한다. 즉, 적용 경계는, 전 프레임으로부터 현 프레임에 걸쳐 변화된 경계이며, 바꾸어 말하면, 전 프레임에서는 존재하지 않고, 또한 현 프레임에서는 존재하는 경계라고 환언된다. 따라서, 적용 경계 결정부(3044)는, 도 8의 (c)에 점선으로 나타낸 위치의 경계를 적용 경계로서 결정한다.
리스크 경계 검출부(3045)는, 현 프레임의 영상 신호 Vid-in으로 나타내는 화상을 해석하여, 계조 범위 a에 있는 암화소와 계조 범위 b에 있는 명화소가 수직 또는 수평 방향에서 인접하는 부분이 있는지 여부를 판별한다. 그리고, 리스크 경계 검출부(3045)는, 암화소가 상측에 위치하고 명화소가 하측에 위치하는 부분과, 암화소가 우측에 위치하고 명화소가 좌측에 위치하는 부분을 리스크 경계로서 검출하고, 검출한 리스크 경계의 위치 정보를 출력한다. 여기서는 리스크 경계 검출부(3045)는, 도 9의 (a)에 도시한 바와 같이, 현 프레임의 영상 신호 Vid-in으로 나타나는 화상을 해석하여, 점선으로 나타낸 위치의 경계를 리스크 경계로서 결정한다.
판별부(3046)는, 지연 회로(302)에 의해 지연되어 출력된 현 프레임의 영상 신호 Vid-d로 나타내는 화상에 있어서의 각 화소가, 적용 경계 결정부(3044)에 의해 결정된 적용 경계이며, 또한 리스크 경계 검출부(3045)에 의해 검출된 리스크 경계에 해당하는 경계(이하, 「보정 대상 경계」라 함)에 접하는 암화소인지 여부를 판별한다. 판별부(3046)는, 그 판별 결과가 「예」인 경우에는, 이 암화소에 대해, 출력 신호의 플래그 Q를 "1"로서 출력한다. 한편, 판별부(3046)는, 판별 결과가 「아니오」인 경우, 이 암화소에 대해, 출력 신호의 플래그 Q를 "0"으로서 출력한다. 여기서는 판별부(3046)는, 도 9의 (b)에 파선으로 나타내는 보정 대상 경계에 접하는 암화소(격자 형상의 해칭으로 나타냄)에 대해 출력 신호의 플래그 Q를 "1"로서 출력하고, 그 이외의 화소에 대해 출력 신호의 플래그 Q를 "0"으로서 출력한다.
경계 검출부(304)의 구성의 설명은 이상이다.
보정부(306)는, 영상 신호 Vid-d의 계조 레벨이 미리 결정된 제1 계조 레벨(예를 들면, 인가 전압 1.6V에 대응하는 계조 레벨) 이하인 경우에, 판별부(3046)로부터 공급되는 플래그 Q가 "1"일 때에는, 1프레임 기간 중 제1 및 제3 필드에 있어서, 보정 대상 경계에 접하는 암화소로부터 이 경계의 반대 방향으로 연속하는 M개(M은 2 이상의 정수. 여기서는 M=3으로 함)의 암화소의 영상 신호 Vid-d를 보정하고, 이것을 영상 신호 Vid-out으로서 출력한다. 한편, 보정부(306)는, 영상 신호 Vid-d의 계조 레벨이 제1 계조 레벨을 초과하는 암화소인 경우, 판별부(3046)로부터 공급되는 플래그 Q가 "1"일 때의 제2 및 제4 필드에 상당하는 기간의 경우 및 판별부(3046)로부터 공급되는 플래그 Q가 "0"인 경우에는, 영상 신호를 보정하는 일 없이, 영상 신호 Vid-d를 그대로 영상 신호 Vid-out으로서 출력한다. 여기서는, 보정부(306)는, 도 10에 우측 하향의 사선으로 나타낸 암화소의 영상 신호를 보정한다. 영상 신호 Vid-in이, 도 11의 (a)에 도시한 바와 같이, 1프레임, 제2 프레임, 제3 프레임으로 진행함에 따라, 화상이 도면 중 좌측으로부터 우측을 향하여 1화소씩 스크롤 이동하는 화상의 표시를 지정하는 것인 경우, 보정부(306)는, 도 11의 (b)에 도시한 바와 같이, 각 프레임의 제1, 제3 필드에 있어서 보정 대상 화소의 영상 신호를 보정한다. 여기에 있어서, 도 11의 (b)에 도시한 바와 같이, 보정 대상 경계에 인접하는 암화소를 p1로 하고, 암화소 p1로부터 보정 대상 경계의 반대 방향으로 암화소 p2, p3이 순서대로 나열되어 있는 것으로 한다.
다음으로 보정부(306)가 어떤 보정 전압을 지정하는 영상 신호로 보정하는 것인지를, 도 12를 참조하면서 설명한다. 도 12에 도시한 바와 같이, 보정 전에 있어서, 암화소 p1의 영상 신호에 의해 지정되는 인가 전압이 0.9V, 암화소 p2의 영상 신호에 의해 지정되는 인가 전압이 1.6V, 암화소 p3의 영상 신호에 의해 지정되는 인가 전압이 0V이었다고 하자. 이 경우, 보정부(306)는, 이들 각 암화소의 인가 전압을 도 7의 표의 「오리지널 계조에 대응하는 인가 전압」에 대응시켜, 보정 전압을 설정한다. 따라서, 보정부(306)는, 제1, 제3 필드에 있어서, 암화소 p1의 영상 신호를 보정 전압 2.2V를 지정하는 영상 신호로 보정하고, 암화소 p2의 영상 신호를 보정 전압 1.9V를 지정하는 영상 신호로 보정하고, 암화소 p3의 영상 신호를 보정 전압 2.5V를 지정하는 영상 신호로 보정한다.
또한, 보정부(306)는, 예를 들면 보정 전의 영상 신호의 계조 레벨과 보정 후의 영상 신호의 계조 레벨과의 관계를 규정한 룩업 테이블을 참조하여, 보정 후의 영상 신호의 계조 레벨을 결정하면 된다.
보정부(306)의 보정 처리의 설명은 이상이다.
D/A 변환기(308)는, 디지털 데이터인 영상 신호 Vid-out을, 아날로그의 데이터 신호 Vx로 변환한다. 본 실시 형태에서는, 면 반전 방식으로 하고 있으므로, 데이터 신호 Vx의 극성은, 액정 패널(100)에서 1코마분의 재기입마다 절환된다.
다음으로, 액정 표시 장치(1)의 표시 동작에 대해 설명하면, 상위 장치로부터는 영상 신호 Vid-in이, 프레임에 걸쳐 1행 1열∼1행 n열, 2행 1열∼2행 n열, 3행 1열∼3행 n열, …, m행 1열∼m행 n열의 화소의 순번으로 공급된다. 영상 처리 회로(30)는, 영상 신호 Vid-in을 지연·보정 등의 처리를 하여 영상 신호 Vid-out으로서 출력한다.
여기서, 1행 1열∼1행 n열의 영상 신호 Vid-out이 출력되는 수평 유효 주사 기간(Ha)에서 보았을 때에, 처리된 영상 신호 Vid-out은, 홀수 필드인지 짝수 필드인지에 따라 필드마다 기입 극성이 교체되도록, D/A 변환기(308)에 의해, 도 5의 (b)에서 나타내는 바와 같이 정극성 또는 부극성의 데이터 신호 Vx로 변환된다. 제1 필드에서는 정극성의 데이터 신호로 변환된다. 이 데이터 신호 Vx는, 데이터선 구동 회로(140)에 의해 1∼n열째의 데이터선(114)에 데이터 신호 X1∼Xn으로서 샘플링된다.
한편, 1행 1열∼1행 n열의 영상 신호 Vid-out이 출력되는 수평 주사 기간에서는, 주사 제어 회로(20)가 주사선 구동 회로(130)에 대해 주사 신호 Y1만을 H레벨로 되도록 제어한다. 주사 신호 Y1이 H레벨이면, 1행째의 TFT(116)가 온 상태로 되므로, 데이터선(114)에 샘플링된 데이터 신호는, 온 상태에 있는 TFT(116)를 통해 화소 전극(118)에 인가된다. 이에 의해, 1행 1열∼1행 n열의 액정 소자에는, 각각 영상 신호 Vid-out으로 지정된 계조 레벨에 따른 정극성 전압이 기입된다.
계속해서, 2행 1열∼2행 n열의 영상 신호 Vid-in은, 마찬가지로 영상 처리 회로(30)에 의해 처리되어, 영상 신호 Vid-out으로서 출력됨과 함께, D/A 변환기(308)에 의해 정극성의 데이터 신호로 변환된 후에, 데이터선 구동 회로(140)에 의해 1∼n열째의 데이터선(114)에 샘플링된다.
2행 1열∼2행 n열의 영상 신호 Vid-out이 출력되는 수평 주사 기간에서는, 주사선 구동 회로(130)에 의해 주사 신호 Y2만이 H레벨로 되므로, 데이터선(114)에 샘플링된 데이터 신호는, 온 상태에 있는 2행째의 TFT(116)를 통해 화소 전극(118)에 인가된다. 이에 의해, 2행 1열∼2행 n열의 액정 소자에는, 각각 영상 신호 Vid-out으로 지정된 계조 레벨에 따른 정극성 전압이 기입된다.
이하 동일한 기입 동작이 3, 4, …, m행째에 대해 실행되고, 이에 의해 각 액정 소자에, 영상 신호 Vid-out으로 지정된 계조 레벨에 따른 전압이 기입되어, 영상 신호 Vid-in으로 규정되는 투과상이 작성되게 된다.
다음 필드에서는, 데이터 신호의 극성 반전에 의해 영상 신호 Vid-out이 부극성의 데이터 신호로 변환되는 것 외에, 동일한 기입 동작이 실행된다.
도 5의 (b)는, 영상 처리 회로(30)로부터, 수평 주사 기간(H)에 걸쳐 1행 1열∼1행 n열의 영상 신호 Vid-out이 출력되었을 때의 제1, 제2 필드의 데이터 신호 Vx의 일례를 나타내는 전압 파형도이다. 본 실시 형태에서는, 노멀리 블랙 모드로 하고 있으므로, 데이터 신호 Vx는, 정극성이면, 기준 전압 Vcnt에 대해, 영상 처리 회로(30)에 의해 처리된 계조 레벨에 따른 분만큼 고위측의 전압[도면에 있어서 상방 화살표(↑)로 나타냄]으로 되고, 부극성이면, 기준 전압 Vcnt에 대해, 계조 레벨에 따른 분만큼 저위측의 전압(도면에 있어서 하방 화살표(↓)로 나타냄]으로 된다.
상세하게는, 데이터 신호 Vx의 전압은, 정극성이면, 백색에 상당하는 전압 Vw(+)로부터 흑색에 상당하는 전압 Vb(+)까지의 범위에서, 한편 부극성이면, 백색에 상당하는 전압 Vw(-)로부터 흑색에 상당하는 전압 Vb(-)까지의 범위에서, 각각 기준 전압 Vcnt로부터 계조에 따른 분만큼 편위시킨 전압으로 된다.
전압 Vw(+) 및 전압 Vw(-)는, 전압 Vcnt를 중심으로 서로 대칭의 관계에 있다. 전압 Vb(+) 및 Vb(-)에 대해서도 전압 Vcnt를 중심으로 서로 대칭의 관계에 있다.
또한, 도 5의 (b)는, 데이터 신호 Vx의 전압 파형을 나타내는 것으로서, 액정 소자(120)에 인가되는 전압[화소 전극(118)과 공통 전극(108)과의 전위차]과는 상이하다. 또한, 도 5의 (b)에 있어서의 데이터 신호의 전압의 세로 스케일은, 도 5의 (a)에 있어서의 주사 신호 등의 전압 파형과 비교하여 확대되어 있다.
이상 설명한 제1 실시 형태의 영상 처리 회로(30)에서는, 1프레임 기간의 일부를 보정 기간으로 하고, 암화소의 영상 신호를, 오리지널 계조의 영상 신호로 지정되는 인가 전압에 따른 보정 전압을 지정하는 영상 신호로 보정한다. 그때, 영상 처리 회로(30)에서는, 인가 전압이 낮을수록 높은 보정 전압을 지정하는 영상 신호로 보정한다. 오리지널 계조가 낮고 인가 전압이 낮은 경우에는, 영상 처리 회로(30)에서는, 리버스 틸트 도메인의 저감 효과를 높이기 위해 크게 인가 전압을 인상하는 보정 전압을 채용하지만, 보정 전후에서 적분 투과율은 0.7% 이하로 억제되어, 보정에 의한 표시 내용의 변화는 유저에게 지각되기 어렵다. 한편 오리지널 계조가 높고 인가 전압이 높은 경우에서는, 리버스 틸트 도메인이 비교적 발생하기 어려우므로, 보정 전후에서 적분 투과율이 0.7% 이하로 되도록 보정 전압을 낮게 설정해도, 리버스 틸트 도메인은 발생하기 어렵다. 이에 의해, 1프레임 기간에서 동일 위치에 리스크 경계가 계속해서 존재하지 않도록 될 뿐만 아니라, 도 23에서 설명한 보정 처리에 비해, 리버스 틸트 도메인을 발생하기 어렵게 함과 함께 적분 투과율의 변화가 억제되고, 표시 기간마다의 액정 소자의 투과율 변화를 억제하면서 리버스 틸트 도메인을 저감시키도록, 각 표시 기간에 대응한 영상 신호를 보정할 수 있다.
<제1 실시 형태의 변형예 1>
상술한 제1 실시 형태에서는, 보정부(306)는, 보정 대상으로 되는 암화소의 보정 전압을 그 암화소의 인가 전압에 따라 개별로 설정하고 있었지만, 하나의 보정 대상 경계로부터 연속하는 M개의 암화소 중 어느 하나의 암화소에 기초하여 설정한 보정 전압을, 이들 M개의 암화소에서 공통으로 이용해도 된다. 예를 들면 보정부(306)는, M개의 암화소 중 인가 전압이 가장 높은 암화소에 따른 보정 전압으로 설정한다. 도 13에 도시한 바와 같이, 보정 전에 있어서, 암화소 p1의 영상 신호에 의해 지정되는 인가 전압이 0.9V, 암화소 p2의 영상 신호에 의해 지정되는 인가 전압이 1.6V, 암화소 p3의 영상 신호에 의해 지정되는 인가 전압이 0V이었다라고 하자. 이 경우 보정부(306)는, 인가 전압이 가장 높은 암화소 p2에 따라 보정 전압을 설정하고, 여기서는 1.9V로 한다. 그리고 보정부(306)는, 암화소 p1, p2 및 p3을 각각 보정 전압 1.9V를 지정하는 영상 신호로 보정한다. 요컨대 보정부(306)는, M개의 암화소에 대응한 보정 전압 중 가장 낮은 보정 전압을 공통으로 이용한다. 이 구성에 따르면, 보정부(306)는 M개의 암화소로부터 최저 전압의 화소를 특정하여 보정 전압을 설정하면 되므로, 암화소마다 개별로 보정 전압을 설정하는 경우에 비해 필요한 연산 처리의 양이 감소한다.
<제1 실시 형태의 변형예 2>
상술한 제1 실시 형태에서는, 영상 처리 회로(30)는, 보정 대상 경계에 접하는 암화소로부터 이 경계의 반대 방향으로 연속하는 M(M=3)개의 암화소를 보정 대상 화소로 하고 있었지만, 보정 대상 화소수 M은 몇이어도 된다. 구체적으로는, 영상 처리 회로(30)는, M=1로 하여 보정 대상 경계에 접하는 암화소만의 영상 신호를 보정해도 되고, M=2 또는 M=4 이상으로 하여, 보정 대상 경계에 접하는 암화소로부터 이 경계의 반대 방향으로 연속하는 M개의 암화소의 영상 신호를 보정해도 된다.
<제1 실시 형태의 변형예 3>
상술한 실시 형태에서는, VA 방식에 있어서 틸트 방위각 θb가 45도인 경우를 예로 들어 설명하였지만, 틸트 방위각 θb가 다른 각도이어도 된다. 이 경우에도 틸트 방위각 θb에 따라 리스크 경계 검출부(3045)가 검출하는 리스크 경계가 상이한 것뿐이며, 그 이외는 제1 실시 형태와 마찬가지로 하여 영상 처리 회로(30)는 동작하면 된다.
틸트 방위각 θb가 225도이면, 암화소와 명화소가 인접하는 경우이며, 해당 암화소가, 해당 명화소에 대해 반대로 좌측 또는 하측에 위치하는 경우, 해당 암화소를 보정 대상 화소로 하면 된다. 틸트 방위각 θb가 90도이면, 암화소와 명화소가 인접하는 경우이며, 해당 암화소가, 해당 명화소에 대해 반대로 우측, 하측 또는 상측에 위치하는 경우, 해당 암화소를 보정 대상 화소로 하면 된다.
<제2 실시 형태>
다음으로, 본 발명의 제2 실시 형태에 대해 설명한다.
이 실시 형태에서는, 영상 처리 회로(30)는, 암화소를 보정 대상으로 하는 것이 아니라 명화소를 보정 대상으로 한다. 그리고, 영상 처리 회로(30)는, 상술한 실시 형태와 마찬가지로, 1프레임 기간의 일부를 보정 기간으로 하고, 명화소의 인가 전압에 따른 보정 전압을 설정한다. 구체적으로는, 영상 처리 회로(30)는, 입력 영상 신호로 지정되는 명화소의 인가 전압이 낮을수록 보정 전압을 높게 한다.
이하의 설명에 있어서, 제1 실시 형태와 동일한 구성에 대해서는 동일한 부호를 부여하여 나타내고, 그 설명에 대해서는 적절히 생략한다.
구체적으로는, 영상 처리 회로(30)는, 영상 신호 Vid-in으로 지정되는 인가 전압이 낮을수록 명화소에 대응하는 보정 전압을 높게 한다. 이와 같은 보정 처리로 하면, 상술한 제1 실시 형태와 동일한 이유에 의해, 영상 신호 Vid-in으로 지정되는 인가 전압에 따른 보정 전압으로 하지 않는 경우에 비해, 각 프레임에서 보정에 의한 표시 내용의 변화를 눈에 띄기 어렵게 하면서, 리버스 틸트 도메인의 저감 효과를 높게 할 수 있다. 구체적으로는, 보정 전후에서 적분 투과율이 95% 이상으로 되도록 명화소의 보정 처리가 행해지면, 보정에 의한 표시 내용의 변화는 유저에게 지각되기 어렵다고 생각된다. 본 실시 형태에서는, 적분 투과율이 95%(제2 임계값 적분 투과율) 이상으로 되도록 보정 전압이 정해지지만, 95% 이외의 적분 투과율의 값 이상으로 되도록 보정 전압이 정해져도 된다. 이에 의해, 리버스 틸트 도메인이 발생하기 쉬운 고전위의 명화소에 대해서는, 리버스 틸트 도메인의 저감 효과를 높이기 위해 보정 전압을 낮게 해도 표시 내용의 변화는 눈에 띄기 어려워지고, 리버스 틸트 도메인이 발생하기 어려운 비교적 낮은 전위의 명화소에 대해서는, 보정 전압을 높게 하여 표시 내용의 변화를 눈에 띄기 어렵게 할 수 있다.
또한, 본 실시 형태에서도, 보정부(306)는 제1 및 제3 필드에 있어서 영상 신호를 보정하고, 제2 및 제4 필드에 있어서 영상 신호를 보정하지 않는다.
본 실시 형태의 영상 처리 회로(30)의 구성에 대해, 상술한 제1 실시 형태와 상이한 내용을 설명한다.
판별부(3046)는, 지연 회로(302)에 의해 지연되어 출력된 현 프레임의 영상 신호 Vid-d로 나타내는 화상에 있어서의 각 화소가, 보정 대상 경계에 접하는 명화소인지 여부를 판별한다. 판별부(3046)는, 그 판별 결과가 「예」인 경우에는, 이 명화소에 대해, 출력 신호의 플래그 Q를 "1"로서 출력한다. 한편, 판별부(3046)는, 판별 결과가 「아니오」인 경우, 이 명화소에 대해, 출력 신호의 플래그 Q를 "0"으로서 출력한다.
보정부(306)는, 영상 신호 Vid-d의 계조 레벨이 미리 결정된 제2 계조 레벨(예를 들면 3.4V에 대응하는 계조 레벨) 이상인 경우에, 판별부(3046)로부터 공급되는 플래그 Q가 "1"일 때에는, 1프레임 기간 중 제1 및 제3 필드에 있어서, 보정 대상 경계에 접하는 명화소로부터 이 경계의 반대 방향으로 연속하는 N개(N은 2 이상의 정수. 여기서는 N=3으로 함)의 명화소의 영상 신호 Vid-d를 보정하고, 이것을 영상 신호 Vid-out으로서 출력한다. 한편, 보정부(306)는, 영상 신호 Vid-d의 계조 레벨이 제2 계조 레벨 미만의 명화소인 경우, 판별부(3046)로부터 공급되는 플래그 Q가 "1"일 때의 제2 및 제4 필드에 상당하는 기간의 경우 및 판별부(3046)로부터 공급되는 플래그 Q가 "0"인 경우에는, 영상 신호를 보정하는 일 없이, 영상 신호 Vid-d를 그대로 영상 신호 Vid-out으로서 출력한다. 여기서는, 보정부(306)는, 도 14에 도트로 나타낸 명화소의 영상 신호를 보정한다. 영상 신호 Vid-in이, 도 15의 (a)에 도시한 바와 같이, 1프레임, 제2 프레임, 제3 프레임으로 진행함에 따라, 화상이 도면 중 좌측으로부터 우측을 향하여 1화소씩 스크롤 이동하는 화상의 표시를 지정하는 것인 경우, 보정부(306)는, 도 15의 (b)에 도시한 바와 같이, 각 프레임의 제1, 제3 필드에 있어서 보정 대상 화소의 영상 신호를 보정한다. 여기에 있어서, 도 15의 (b)에 도시한 바와 같이, 보정 대상 경계에 인접하는 명화소를 p4로 하고, 명화소 p4로부터 보정 대상 경계의 반대 방향으로 명화소 p5, p6이 순서대로 나열되어 있는 것으로 한다.
다음으로 보정부(306)가 어떤 보정 전압을 지정하는 영상 신호로 보정하는 것인지를, 도 16을 참조하면서 설명한다. 도 16에 도시한 바와 같이, 보정 전에 있어서, 명화소 p4의 영상 신호에 의해 지정되는 인가 전압이 4.8V, 명화소 p5의 영상 신호에 의해 지정되는 인가 전압이 4.6V, 명화소 p6의 영상 신호에 의해 지정되는 인가 전압이 4.1V이었다고 하자. 이 경우, 보정부(306)는, 제1, 제3 필드에 있어서, 명화소 p4의 영상 신호를 보정 전압 3.6V를 지정하는 영상 신호로 보정하고, 명화소 p5의 영상 신호를 보정 전압 3.7V를 지정하는 영상 신호로 보정하고, 명화소 p6의 영상 신호를 보정 전압 3.8V를 지정하는 영상 신호로 보정한다.
이상 설명한 제2 실시 형태의 영상 처리 회로(30)에서는, 1프레임 기간의 일부를 보정 기간으로 하고, 명화소의 영상 신호를 오리지널 계조의 영상 신호로 지정되는 인가 전압에 따른 보정 전압을 지정하는 영상 신호로 보정한다. 그때, 영상 처리 회로(30)에서는, 명화소의 영상 신호에 의해 지정되는 인가 전압이 높을수록 낮은 보정 전압을 지정하는 영상 신호로 보정한다. 오리지널 계조가 높고 인가 전압이 높은 경우에는, 영상 처리 회로(30)에서는, 리버스 틸트 도메인의 저감 효과를 높이기 위해 크게 인가 전압을 인하하는 보정 전압을 채용하지만, 보정 전후에서 적분 투과율은 95% 이상으로 되어, 보정에 의한 표시 내용의 변화는 유저에게 지각되기 어렵다. 한편, 오리지널 계조가 낮고 인가 전압이 낮은 경우에서는, 리버스 틸트 도메인이 비교적 발생하기 어려우므로, 보정 전후에서 적분 투과율이 95% 이상으로 되도록 보정 전압을 높게 설정해도, 리버스 틸트 도메인은 발생하기 어렵다. 이에 의해, 본 실시 형태의 영상 처리 회로(30)에 따르면, 상술한 제1 실시 형태와 동일한 이유에 의해, 표시 기간마다의 액정 소자의 투과율 변화를 억제하면서 리버스 틸트 도메인을 저감시키도록, 각 표시 기간에 대응한 영상 신호를 보정할 수 있다.
<제2 실시 형태의 변형예 1>
상술한 제2 실시 형태에서는, 보정부(306)는, 보정 대상으로 되는 명화소의 보정 전압을 그 명화소의 인가 전압에 따라 개별로 설정하고 있었지만, 하나의 보정 대상 경계로부터 연속하는 N개의 명화소 중 어느 하나의 명화소에 기초하여 설정한 보정 전압을, 이들 N개의 명화소에서 공통으로 이용해도 된다. 예를 들면 보정부(306)는, N개의 명화소 중 인가 전압이 가장 낮은 명화소에 따른 보정 전압으로 설정하도록 영상 신호를 보정한다. 도 17에 도시한 바와 같이, 보정 전에 있어서, 명화소 p4의 영상 신호에 의해 지정되는 인가 전압이 4.8V, 명화소 p5의 영상 신호에 의해 지정되는 인가 전압이 4.6V, 명화소 p6의 영상 신호에 의해 지정되는 인가 전압이 4.1V이었다고 하자. 이 경우 보정부(306)는, 인가 전압이 가장 낮은 명화소 p6에 따라 보정 전압을 설정하고, 여기서는 3.8V로 한다. 그리고 보정부(306)는, 명화소 p4, p5 및 p6을 각각 보정 전압 3.8V를 지정하는 영상 신호로 보정한다. 요컨대 보정부(306)는, N개의 명화소에 대응한 보정 전압 중 가장 높은 보정 전압을 공통으로 이용한다. 이 구성에 의하면, 보정부(306)는 N개의 명화소로부터 최고 전압의 화소를 특정하여 보정 전압을 설정하면 되므로, 명화소마다 개별로 보정 전압을 설정하는 경우에 비해 필요한 연산 처리의 양이 감소한다.
<제2 실시 형태의 변형예 2>
상술한 제2 실시 형태에서는, 영상 처리 회로(30)는, 보정 대상 경계에 접하는 명화소로부터 이 경계의 반대 방향으로 연속하는 N(N=3)개의 명화소를 보정 대상 화소로 하고 있었지만, 보정 대상 화소수 N은 몇이어도 된다. 구체적으로는, 영상 처리 회로(30)는, N=1로 하여 보정 대상 경계에 접하는 명화소만의 영상 신호를 보정해도 되고, N=2 또는 N=4 이상으로 하여, 보정 대상 경계에 접하는 명화소로부터 이 경계의 반대 방향으로 연속하는 N개의 명화소의 영상 신호를 보정해도 된다.
<제2 실시 형태의 변형예 3>
상술한 제2 실시 형태에서는, VA 방식에 있어서 틸트 방위각 θb가 45도인 경우를 예로 들어 설명하였지만, <제1 실시 형태의 변형예 3>의 항에서도 설명한 바와 같이, 틸트 방위각 θb가 다른 각도이어도 된다.
<제3 실시 형태>
다음으로, 본 발명의 제3 실시 형태에 대해 설명한다.
이 실시 형태에서는, 영상 처리 회로(30)는, 상술한 제1 실시 형태와 같이 암화소를 보정 대상으로 함과 함께, 상술한 제2 실시 형태와 같이 명화소를 보정 대상으로 한다. 즉, 영상 처리 회로(30)는, 상술한 제1 및 제2 실시 형태에서 설명한 쌍방의 구성을 가짐과 함께, 이들 각 실시 형태에서 설명한 동작의 쌍방을 행하면 된다.
이하의 설명에 있어서, 제1 실시 형태 및 제2 실시 형태와 동일한 구성에 대해서는 동일한 부호를 부여하여 나타내고, 그 설명에 대해서는 적절히 생략한다. 계속해서, 본 실시 형태의 영상 처리 회로(30)의 구성에 대해, 상술한 제1 실시 형태 및 제2 실시 형태와 상이한 내용을 설명한다.
판별부(3046)는, 지연 회로(302)에 의해 지연되어 출력된 현 프레임의 영상 신호 Vid-d로 나타내는 화상에 있어서의 각 화소가, 보정 대상 경계에 접하는 암화소 또는 명화소 중 어느 것인지 여부를 판별한다. 판별부(3046)는, 그 판별 결과가 「예」인 경우에는, 이 명화소에 대해, 출력 신호의 플래그 Q를 "1"로서 출력한다. 한편, 판별부(3046)는, 판별 결과가 「아니오」인 경우, 이 명화소에 대해, 출력 신호의 플래그 Q를 "0"으로서 출력한다.
보정부(306)는, 판별부(3046)로부터 공급되는 플래그 Q가 "1"인 경우, 보정 대상 경계에 접하는 화소가 암화소이면, 상술한 제1 실시 형태에서 설명한 수순에 의해 이 암화소의 영상 신호를 보정하고, 보정 대상 경계에 접하는 화소가 명화소이면, 상술한 제2 실시 형태에서 설명한 수순에 의해 이 명화소의 영상 신호를 보정한다. 여기서, 보정부(306)는, 도 8의 (a) 및 도 8의 (b)에 도시한 바와 같이 변화되는 영상 신호 Vid-d로 나타내는 화상에 대해서는, 도 18에 우측 하향의 사선으로 나타낸 암화소 및 도트로 나타낸 명화소의 영상 신호를 보정한다. 영상 신호 Vid-in이, 도 19의 (a)에 도시한 바와 같이, 제1 프레임, 제2 프레임, 제3 프레임으로 진행함에 따라, 화상이 도면 중 좌측으로부터 우측을 향하여 1화소씩 스크롤 이동하는 화상의 표시를 지정하는 것인 경우, 보정부(306)는, 도 19의 (b)에 도시한 바와 같이, 각 프레임의 제1, 제3 필드에 있어서 보정 대상 화소의 영상 신호를 보정한다. 암화소 p1∼p3 및 명화소 p4∼p6의 의미 및 보정 처리의 내용은, 상술한 제1 및 제2 실시 형태와 동일하다.
이상 설명한 제3 실시 형태의 영상 처리 회로(30)에 따르면, 제1 및 2 실시 형태와 동등한 효과를 발휘함과 함께, 인접하는 암화소 및 명화소의 각각을 횡전계의 강도를 낮게 하는 방향으로 보정할 수 있으므로, 암화소 및 명화소의 보정에 의한 영상 신호의 변화를 억제하면서, 리버스 틸트 도메인을 저감시키는 효과를 크게 할 수 있다.
<제3 실시 형태의 변형예>
상술한 제1 실시 형태의 변형예 1∼3 및 상술한 제2 실시 형태의 변형예 1∼3의 구성은, 이 제3 실시 형태의 영상 처리 회로(30)에도 적용할 수 있다.
<변형예>
본 발명은, 상술한 실시 형태와 상이한 형태로 실시하는 것이 가능하다. 이하, 상술한 제1∼제3 실시 형태에서 공통으로 채용할 수 있는 변형예를 주로 설명한다. 또한, 이하에 나타내는 변형예는, 각각을 적절하게 조합해도 된다.
(변형예 1)
상술한 각 실시 형태에 있어서, 영상 처리 회로(30)는, 현 프레임에 있어서 암화소와 명화소가 인접하는 경계를 검출하고, 그 검출한 경계 중, 전 프레임으로부터 현 프레임에 걸쳐 1화소(세로 또는 가로 방향)만큼 이동한 리스크 경계에 접하는 화소를 보정 대상으로 해도 된다. 이미 설명한 바와 같이, 명화소를 배경으로 한 암화소의 영역이 프레임마다 2화소 이상씩 이동할 때에, 이와 같은 테일링 현상은 현재화되기 어렵다. 따라서, 영상 처리 회로(30)의 적용 경계 결정부(3044)는, 전 프레임으로부터 현 프레임에 걸쳐 변화된 경계 중, 전 프레임으로부터 현 프레임에 걸쳐 1화소만큼 이동한 경계를 적용 경계로 결정하고, 그 이외의 경계를 적용 경계로 하지 않는다. 이 변형예 1의 구성에 따르면, 보정부(306)는, 전 프레임으로부터 현 프레임에 걸쳐 1화소만큼 이동한 경계를 적용 경계에 해당하는 보정 대상 경계에 기초하여, 리버스 틸트 도메인에 기인하는 표시상의 문제점이 눈에 띄기 쉬운 화소로 좁혀, 영상 신호를 보정할 수 있다. 이에 의해, 리버스 틸트 도메인의 저감 효과를 향수하면서, 영상 신호의 보정에 의한 표시 내용의 변화의 발생을 더욱 억제할 수 있다.
(변형예 2)
상술한 각 실시 형태에 있어서, 영상 처리 회로(30)는, 액정 소자(120)의 온도에 따른 보정 전압을 설정하도록 해도 된다. 예를 들면 액정 표시 장치(1)는 액정 패널(100)의 온도를 검지하는 온도 센서를 미리 갖고 있는 것으로 한다. 그리고 보정부(306)는, 온도 센서에 의해 검지된 온도에 따른 보정 전압을 설정한다.
액정 분자에는 온도에 따라 점도가 변화된다고 하는 특성이 있고, 동일한 전압을 액정 소자에 인가한 경우에도, 온도가 낮을수록 점도가 높게 되어 액정 소자의 투과율은 변화되기 어렵다. 따라서 보정부(306)는, 암화소의 영상 신호를 보정하는 경우에는, 온도 센서에 의해 검지된 온도가 낮을수록 보정 전압을 높게 하면 된다. 또한, 보정부(306)는, 명화소의 영상 신호를 보정하는 경우에는, 온도 센서에 의해 검지된 온도가 낮을수록 보정 전압을 낮게 해도 된다. 보정부(306)는, 예를 들면 오리지널 계조로부터 보정 전압을 설정하면 이 보정 전압에 온도에 따른 파라미터를 작용시켜, 최종적인 보정 전압을 설정한다. 최종적인 보정 전압의 설정 방법에 대해 구체적 방법은 특별히 상관없지만, 예를 들면 보정부(306)는, 암화소에 대해서는 온도가 낮을수록 인가 전압을 높게 하도록, 보정 전압을 소정 비율(예를 들면 10%)만큼 인상해도 된다. 또한, 온도와 인상분과의 대응 관계를 규정한 테이블을 미리 기억하고 있어, 보정부(306)가 이 테이블을 참조하여 최종적인 보정 전압을 설정해도 된다. 보정부(306)가 명화소에 대해서는 온도가 낮을수록 보정 전압을 낮게 하는 경우에도, 이것과 동일한 구성을 채용할 수 있다.
또한, 보정부(306)는, 액정 소자(120)의 온도를 나타내는 정보를 취득하고, 취득한 정보가 나타내는 온도에 따라 보정 전압을 설정하면 되고, 상기 이외의 위치에 설치된 온도 센서로부터 온도를 나타내는 정보를 취득해도 된다.
(변형예 3)
상술한 각 실시 형태의 영상 처리 회로(30)에서는, 1프레임을 구성하는 4개의 필드 중, 제1 및 제3 필드를 보정 기간으로 하고, 제2 및 제4 필드를 비보정 기간으로 하고 있었지만, 예를 들면, 제2 및 제4 필드를 보정 기간으로 하고, 제1 및 제3 필드를 비보정 기간으로 해도 된다. 또한, 영상 처리 회로(30)는, 영상 신호를 보정하는 필드수를 몇으로 해도 되고, 이 경우에도, 영상 처리 회로(30)는 보정 기간과 비보정 기간을 교대로 하여, 영상 신호를 보정하면 된다.
또한, 영상 처리 회로(30)는, 1프레임 기간의 모든 필드에서 영상 신호를 보정해도 되지만, 적어도 일부의 기간에서는, 액정 소자(120)의 인가 전압에 따른 보정 전압을 지정하는 영상 신호로 보정한다. 다른 기간에서 보정 전압이 상이하게 되도록 한다.
또한, 상술한 제3 실시 형태와 같이 영상 처리 회로(30)가 암화소 및 명화소를 보정하는 경우, 암화소에 대해서는 제1, 제3 필드에서 보정하고, 명화소에 대해서는 제2, 제4 필드에서 보정하는 등, 암화소와 명화소에서 보정 기간을 상이하게 해도 된다.
(변형예 4)
상술한 각 실시 형태에서는, 영상 처리 회로(30)는, 보정 대상 경계의 조건으로서, 적용 경계이며, 또한 리스크 경계에 해당하는 것을 조건으로 하고 있었다. 이 대신에, 영상 처리 회로(30)는, 적용 경계 또는 리스크 경계의 한쪽을 보정 대상 경계의 조건으로부터 제외해도 된다. 즉, 영상 처리 회로(30)는, 적용 경계를 보정 대상 경계로 해도 되고, 리스크 경계를 보정 대상 경계로 해도 된다. 또한, 영상 처리 회로(30)는, 적용 경계 및 리스크 경계의 쌍방을 보정 대상 경계의 조건으로부터 제외해도 된다. 즉, 영상 처리 회로(30)는, 인접하는 암화소와 명화소와의 경계의 전부를 보정 대상 경계로 해도 된다. 본 발명에서는, 인접하는 암화소와 명화소와의 경계의 일부 또는 전부를 보정 대상 경계로 할 수 있다. 어느 조건을 충족시키는 경계를 보정 대상 경계로 하는지에 대해서는, 예를 들면 보정 화소수와 리버스 틸트 도메인의 저감 효과와의 밸런스에 따라 미리 결정할 수 있으면 된다.
또한, 영상 처리 회로(30)는, 적용 경계 또는 리스크 경계를 검출할 필요가 없는 경우에는, 경계 검출에 필요한 구성을 갖고 있지 않아도 된다.
(변형예 5)
상술한 각 실시 형태에 있어서, 암화소는 액정 소자(120)에 대한 인가 전압이 전압 범위 A에 있는 화소이며, 명화소는 액정 소자(120)의 인가 전압이 전압 범위 B에 있는 화소이었지만, 암화소 및 명화소는 이 이외의 조건에 의해 정해져도 된다. 예를 들면, 액정 소자(120)의 인가 전압(제1 전압)이 미리 정해진 임계값 전압(제3 임계값 전압) 이상인 화소를 암화소(제1 화소)로 하고, 액정 소자(120)의 인가 전압(제2 전압)이 이 임계값 전압보다도 큰 임계값 전압(제4 임계값 전압) 이상인 화소를 명화소(제2 화소)로 해도 된다. 암화소 및 명화소는, 인접하는 2개의 화소이며, 액정 소자(120)의 어느 인가 전압을 지정하는 화소와, 액정 소자(120)에 대해 이것보다도 큰 인가 전압을 지정하는 화소와의 조합으로 구성되고, 그 이외의 조건에 대해서는 변경되어도 된다.
(변형예 6)
상술한 각 실시 형태에 있어서, 「경계에 접하고 있다」라고 함은, 화소의 한 변이 경계에 접하고 있는 경우를 말하고 있었지만, 화소의 한 변에 있어서 종횡으로 연속하는 경계가 위치하고 있는 경우도 포함하도록 해도 된다. 이와 같이 하면, 상술한 각 실시 형태의 경우에 비해 보정 화소수가 증가하지만, 예를 들면 화상이 비스듬히 이동한 경우에서의 리버스 틸트 도메인의 저감 효과가 높아진다고 생각된다.
(변형예 7)
보정부(306)가 영상 신호를 보정하는 경우에, 표시 영역(101)의 화상의 밝기에 따른 계조 레벨의 영상 신호로 보정해도 된다. 예를 들면, 보정부(306)는, 표시 영역(101)의 밝기의 지표로 되는 정보를 취득하고, 취득한 정보에 의해 정해지는 밝기의 레벨이 높을수록(즉, 밝을수록), 보정 후의 영상 신호의 계조 레벨을 높게 한다. 이와 같이 하는 것은, 표시 영역(101)이 밝을수록, 보정에 의한 계조 레벨의 변화가 눈에 띄기 어렵기 때문이며, 리버스 틸트 도메인의 저감을 우선시키기 위해 보정 후의 계조 레벨을 높게 해도 표시 내용의 변화가 유저에게 지각되기 어렵다고 하는 것이다. 표시 영역(101)의 밝기의 지표로 되는 정보로서는, 표시 영역(101) 주변의 영상 표시 환경의 밝기(예를 들면 조도)가 있다. 이 경우, 액정 표시 장치(1)에 설치된 광 센서의 검지 결과를 보정부(306)가 취득하여, 보정부(306)는 보정 후의 계조 레벨을 결정하면 된다. 이 이외에도, 보정부(306)는, 입력 영상 신호의 계조 레벨을, 밝기의 지표로 되는 정보(예를 들면, 1프레임의 입력 영상 신호의 계조 레벨의 평균값)로서 취득해도 된다. 고 계조 레벨의 영상 신호의 화상을 표시하는 경우일수록, 표시 영역(101)도 밝아지기 때문이다. 또한, 보정부(306)는, 표시 영역(101)에 표시되는 화상의 밝기 또는 콘트라스트비를 규정하는 복수의 영상 표시 모드 중 어느 하나를 지정하는 모드 정보를 취득해도 된다. 보정부(306)는, 영상 표시 모드에서 정해지는 휘도 또는 콘트라스트비에 따른 보정량을 이용한다. 이 경우, 보정부(306)는, 소위 다이내믹 모드>통상 모드>전력 절약화 모드의 순서대로 계조 레벨을 높게 한다고 하는 상태에, 표시 모드에 따른 계조 레벨의 영상 신호로 보정하면 된다.
또한, 보정 후의 영상 신호[액정 소자(120)의 인가 전압]의 결정의 방법에 대해, 보정부(306)는, 룩업 테이블을 참조하는 구성 외에, 연산식을 이용하여 산출하는 구성 등이어도 된다.
(변형예 8)
상술한 각 실시 형태에서는, 액정(105)에 VA 방식을 이용한 예에 대해 설명하였지만 TN 방식으로 해도 된다.
(변형예 9)
상술한 각 실시 형태의 액정 표시 장치(1)가, R(적)색, G(녹)색, B(청)색 등의 복수의 색 성분의 화상을 표시 가능한 경우, 색 성분마다 보정 전압을 상이하게 해도 된다. 예를 들면 G색은, R색 및 B색에 비해 보정에 의한 영상 신호의 변화가 유저에게 지각되기 어려우므로, 영상 처리 회로(30)는 보정에 의한 인가 전압의 변화를 크게 해도 된다.
(변형예 10)
또한, 본 발명의 영상 처리 회로는, 4배속 구동으로 한정되지 않고, 예를 들면 2배속이나 8배속 구동 등의 배속 구동을 채용하는 액정 표시 장치에도 적용 가능하다. 또한, 본 발명의 영상 처리 회로는, 배속 구동을 채용하는 액정 표시 장치에 적용되는 것이 아니어도 된다. 예를 들면, 영상 처리 회로는, 1코마분의 영상 신호 Vid-in에 대응한 표시 기간(예를 들면, 복수 프레임 기간) 중 적어도 일부를 보정 기간(예를 들면, 1프레임 기간)으로 하면 된다.
(변형예 11)
상술한 각 실시 형태에 있어서, 영상 신호 Vid-in은, 화소의 계조 레벨을 지정하는 것으로 하였지만, 액정 소자의 인가 전압을 직접적으로 지정하는 것으로 해도 된다. 영상 신호 Vid-in이 액정 소자의 인가 전압을 지정하는 경우, 지정되는 인가 전압에 의해 경계를 판별하여, 전압을 보정하는 구성으로 하면 된다.
또한, 각 실시 형태에 있어서, 액정 소자(120)는, 투과형으로 한정되지 않고, 반사형이어도 된다.
<전자 기기>
다음으로, 상술한 각 실시 형태에 따른 액정 표시 장치를 이용한 전자 기기의 일례로서, 액정 패널(100)을 라이트 밸브로서 이용한 투사형 표시 장치(프로젝터)에 대해 설명한다. 도 20은, 이 프로젝터의 구성을 도시하는 평면도이다.
이 도면에 도시한 바와 같이, 프로젝터(2100)의 내부에는, 할로겐 램프 등의 백색 광원으로 이루어지는 램프 유닛(2102)이 설치되어 있다. 이 램프 유닛(2102)으로부터 사출된 투사 광은, 내부에 배치된 3매의 미러(2106) 및 2매의 다이크로익 미러(2108)에 의해 R색, G색, B색의 3원색으로 분리되어, 각 원색에 대응하는 라이트 밸브(100R, 100G 및 100B)에 각각 유도된다. 또한, B색의 광은, 다른 R색이나 G색과 비교하면, 광로가 길기 때문에, 그 손실을 방지하기 위해, 입사 렌즈(2122), 릴레이 렌즈(2123) 및 출사 렌즈(2124)로 이루어지는 릴레이 렌즈계(2121)를 통해 유도된다.
이 프로젝터(2100)에서는, 액정 패널(100)을 포함하는 액정 표시 장치가, R색, G색, B색의 각각에 대응하여 3세트 설치된다. 라이트 밸브(100R, 100G 및 100B)의 구성은, 상술한 액정 패널(100)과 마찬가지이다. R색, G색, B색의 각각의 원색 성분의 계조 레벨을 지정하는 데 영상 신호가 각각 외부 상위 회로로부터 공급되어, 라이트 밸브(100R, 100G 및 100B)가 각각 구동되는 구성으로 되어 있다.
라이트 밸브(100R, 100G, 100B)에 의해 각각 변조된 광은, 다이크로익 프리즘(2112)에 3방향으로부터 입사한다. 그리고, 이 다이크로익 프리즘(2112)에 있어서, R색 및 B색의 광은 90도로 굴절하는 한편, G색의 광은 직진한다. 따라서, 각 원색의 화상이 합성된 후, 스크린(2120)에는, 투사 렌즈(2114)에 의해 컬러 화상이 투사되게 된다.
또한, 라이트 밸브(100R, 100G 및 100B)에는, 다이크로익 미러(2108)에 의해, R색, G색, B색의 각각에 대응하는 광이 입사되므로, 컬러 필터를 설치할 필요는 없다. 또한, 라이트 밸브(100R, 100B)의 투과 상은, 다이크로익 프리즘(2112)에 의해 반사된 후에 투사되는 것에 대해, 라이트 밸브(100G)의 투과 상은 그대로 투사되므로, 라이트 밸브(100R, 100B)에 의한 수평 주사 방향은, 라이트 밸브(100G)에 의한 수평 주사 방향과 역방향으로 되어, 좌우를 반전시킨 상을 표시하는 구성으로 되어 있다.
전자 기기로서는, 도 20을 참조하여 설명한 프로젝터 외에도, 텔레비전이나, 뷰 파인더형·모니터 직시형의 비디오 테이프 레코더, 카 네비게이션 장치, 페이저, 전자 수첩, 전자 계산기, 워드 프로세서, 워크스테이션, 영상 전화, POS 단말기, 디지털 스틸 카메라, 휴대 전화기, 터치 패널을 구비한 기기 등을 들 수 있다. 그리고, 이들 각종 전자 기기에 대해, 상기 액정 표시 장치가 적용 가능한 것은 물론이다.
1 : 액정 표시 장치
30 : 영상 처리 회로
100 : 액정 패널
100a : 소자 기판
100b : 대향 기판
105 : 액정
108 : 공통 전극
118 : 화소 전극
120 : 액정 소자
302 : 지연 회로
304 : 경계 검출부
3041 : 현 프레임 경계 검출부
3042 : 전 프레임 경계 검출부
3043 : 보존부
3044 : 적용 경계 결정부
3045 : 리스크 경계 검출부
3046 : 판별부
306 : 보정부
308 : D/A 변환기
2100 : 프로젝터

Claims (18)

  1. 복수의 화소를 구비한 액정 장치에 이용되는 신호 처리 장치로서,
    상기 신호 처리 장치는,
    상기 복수의 화소의 각각에 인가하는 전압을 제어하는 신호에 기초하여, 제1 기준 전압보다도 낮은 제1 전압을 인가하는 제1 신호가 대응지어진 제1 화소와, 제2 기준 전압보다도 높은 제2 전압을 인가하는 제2 신호가 대응지어진 제2 화소와의 경계를 검출하는 검출부와,
    상기 제1 화소를 포함하는 M개(M은, 1 이상의 정수)의 화소에 대응지어진 신호를, 상기 제1 전압보다 높고, 상기 제2 전압보다도 낮은 제3 전압을 인가하는 제3 신호로 보정하는 보정부와,
    상기 신호를 출력하는 출력부를 구비하고,
    상기 출력부는,
    제1 기간에서, 상기 제1 화소를 포함하는 M개의 화소에 대응지어진 신호로서, 상기 제3 신호를 출력하고,
    제2 기간에서, 상기 제1 화소를 포함하는 M개의 화소에 대응지어진 신호로서, 상기 제1 신호를 출력하고,
    제3 기간에서, 상기 제1 화소를 포함하는 M개의 화소에 대응지어진 신호로서, 상기 제3 신호를 출력하는 것을 특징으로 하는 신호 처리 장치.
  2. 제1항에 있어서,
    상기 보정부는, 상기 제1 전압이, 상기 제1 기준 전압보다 낮은 제3 기준 전압보다도 낮은 경우에, 상기 제1 화소를 포함하는 M개의 화소에 대응지어진 신호를, 상기 제1 전압보다 높고, 상기 제2 전압보다도 낮은 제3 전압을 인가하는 제3 신호로 보정하는 것을 특징으로 하는 신호 처리 장치.
  3. 제1항에 있어서,
    상기 보정부는, 또한,
    상기 제2 화소를 포함하는 N개(N은, 1 이상의 정수)의 화소에 대응지어진 신호를, 상기 제1 전압보다 높고, 상기 제2 전압보다도 낮은 제4 전압을 인가하는 제4 신호로 보정하고,
    상기 출력부는, 또한,
    상기 제1 기간에서, 상기 제2 화소를 포함하는 N개의 화소에 대응지어진 신호로서, 상기 제4 신호를 출력하고,
    상기 제2 기간에서, 상기 제2 화소를 포함하는 N개의 화소에 대응지어진 신호로서, 상기 제2 신호를 출력하고,
    상기 제3 기간에서, 상기 제2 화소를 포함하는 N개의 화소에 대응지어진 신호로서, 상기 제4 신호를 출력하는 것을 특징으로 하는 신호 처리 장치.
  4. 제1항에 있어서,
    상기 보정부는, 또한,
    액정 소자의 온도를 나타내는 정보를 취득하고, 취득한 정보가 나타내는 온도에 따라 상기 제3 전압을 상이하게 하는 것을 특징으로 하는 신호 처리 장치.
  5. 제1항에 기재된 신호 처리 장치를 구비한 액정 장치.
  6. 제5항에 기재된 액정 장치를 구비한 전자 기기.
  7. 복수의 화소를 구비한 액정 장치에 이용되는 신호 처리 장치로서,
    상기 신호 처리 장치는,
    상기 복수의 화소의 각각에 인가하는 전압을 제어하는 신호에 기초하여, 제1 기준 전압보다도 낮은 제1 전압을 인가하는 제1 신호가 대응지어진 제1 화소와, 제2 기준 전압보다도 높은 제2 전압을 인가하는 제2 신호가 대응지어진 제2 화소와의 경계를 검출하는 검출부와,
    상기 제2 화소를 포함하는 N개(N은, 1 이상의 정수)의 화소에 대응지어진 신호를, 상기 제1 전압보다 높고, 상기 제2 전압보다도 낮은 제4 전압을 인가하는 제4 신호로 보정하는 보정부와,
    상기 신호를 출력하는 출력부를 구비하고,
    상기 출력부는,
    제1 기간에서, 상기 제2 화소를 포함하는 N개의 화소에 대응지어진 신호로서, 상기 제4 신호를 출력하고,
    제2 기간에서, 상기 제2 화소를 포함하는 N개의 화소에 대응지어진 신호로서, 상기 제2 신호를 출력하고,
    제3 기간에서, 상기 제2 화소를 포함하는 N개의 화소에 대응지어진 신호로서, 상기 제4 신호를 출력하는 것을 특징으로 하는 신호 처리 장치.
  8. 제7항에 있어서,
    상기 보정부는, 상기 제2 전압이, 상기 제2 기준 전압보다 높은 제4 기준 전압보다도 높은 경우에, 상기 제2 화소를 포함하는 N개의 화소에 대응지어진 신호를, 상기 제1 전압보다 높고, 상기 제2 전압보다도 낮은 제4 전압을 인가하는 제4 신호로 보정하는 것을 특징으로 하는 신호 처리 장치.
  9. 제7항에 있어서,
    상기 보정부는, 또한,
    상기 제1 화소를 포함하는 M개(M은, 1 이상의 정수)의 화소에 대응지어진 신호를, 상기 제1 전압보다 높고, 상기 제2 전압보다도 낮은 제3 전압을 인가하는 제3 신호로 보정하고,
    상기 출력부는, 또한,
    제1 기간에서, 상기 제1 화소를 포함하는 M개의 화소에 대응지어진 신호를, 상기 제3 신호로 보정하고,
    제2 기간에서, 상기 제1 화소를 포함하는 M개의 화소에 대응지어진 상기 제3 신호를, 상기 제1 신호로 보정하고,
    제3 기간에서, 상기 제1 화소를 포함하는 M개의 화소에 대응지어진 상기 제1 신호를, 상기 제3 신호로 보정하는 것을 특징으로 하는 신호 처리 장치.
  10. 제7항에 기재된 신호 처리 장치를 구비한 액정 장치.
  11. 제10항에 기재된 액정 장치를 구비한 전자 기기.
  12. 복수의 화소를 구비한 액정 장치에 이용되는 신호 처리 장치로서,
    상기 신호 처리 장치는,
    상기 복수의 화소의 각각에 인가하는 전압을 제어하는 신호에 기초하여, 제1 화소에 대응지어지고, 제1 기준 전압보다도 낮은 제1 전압을 인가하는 제1 신호와, 상기 제1 화소에 인접하는 제2 화소에 대응지어지고, 제2 기준 전압보다도 높은 제2 전압을 인가하는 제2 신호를 검출하는 검출부와,
    상기 제1 화소를 포함하는 M개(M은, 1 이상의 정수)의 화소에 대응지어진 신호를, 상기 제1 전압보다 높고, 상기 제2 전압보다도 낮은 제3 전압을 인가하는 제3 신호로 보정하는 보정부와,
    상기 신호를 출력하는 출력부를 구비하고,
    상기 출력부는,
    제1 기간에서, 상기 제1 화소를 포함하는 M개의 화소에 대응지어진 신호로서, 상기 제3 신호를 출력하고,
    제2 기간에서, 상기 제1 화소를 포함하는 M개의 화소에 대응지어진 신호로서, 상기 제1 신호를 출력하고,
    제3 기간에서, 상기 제1 화소를 포함하는 M개의 화소에 대응지어진 신호로서, 상기 제3 신호를 출력하는 것을 특징으로 하는 신호 처리 장치.
  13. 제12항에 기재된 신호 처리 장치를 구비한 액정 장치.
  14. 제13항에 기재된 액정 장치를 구비한 전자 기기.
  15. 복수의 화소를 구비한 액정 장치에 이용되는 신호 처리 장치로서,
    상기 신호 처리 장치는,
    상기 복수의 화소의 각각에 인가하는 전압을 제어하는 신호에 기초하여, 제1 화소에 대응지어지고, 제1 기준 전압보다도 낮은 제1 전압을 인가하는 제1 신호와, 상기 제1 화소에 인접하는 제2 화소에 대응지어지고, 제2 기준 전압보다도 높은 제2 전압을 인가하는 제2 신호를 검출하는 검출부와,
    상기 제2 화소를 포함하는 N개(N은, 1 이상의 정수)의 화소에 대응지어진 신호를, 상기 제1 전압보다 높고, 상기 제2 전압보다도 낮은 제4 전압을 인가하는 제4 신호로 보정하는 보정부와,
    상기 신호를 출력하는 출력부를 구비하고,
    상기 출력부는,
    제1 기간에서, 상기 제2 화소를 포함하는 N개의 화소에 대응지어진 신호로서, 상기 제4 신호를 출력하고,
    제2 기간에서, 상기 제2 화소를 포함하는 N개의 화소에 대응지어진 신호로서, 상기 제2 신호를 출력하고,
    제3 기간에서, 상기 제2 화소를 포함하는 N개의 화소에 대응지어진 신호로서, 상기 제4 신호를 출력하는 것을 특징으로 하는 신호 처리 장치.
  16. 제15항에 기재된 신호 처리 장치를 구비한 액정 장치.
  17. 제16항에 기재된 액정 장치를 구비한 전자 기기.
  18. 복수의 화소를 구비한 액정 장치에 있어서 표시되는 신호를 처리하는 신호 처리 방법으로서,
    상기 복수의 화소의 각각에 인가하는 전압을 제어하는 신호에 기초하여, 제1 기준 전압보다도 낮은 제1 전압을 인가하는 제1 신호가 대응지어진 제1 화소와, 제2 기준 전압보다도 높은 제2 전압을 인가하는 제2 신호가 대응지어진 제2 화소와의 경계를 검출하는 스텝과,
    상기 제1 화소를 포함하는 M개(M은, 1 이상의 정수)의 화소에 대응지어진 신호를, 상기 제1 전압보다 높고, 상기 제2 전압보다도 낮은 제3 전압을 인가하는 제3 신호로 보정하는 스텝과,
    상기 신호를 출력하는 스텝을 구비하고,
    상기 출력하는 스텝에서는,
    제1 기간에서, 상기 제1 화소를 포함하는 M개의 화소에 대응지어진 신호로서, 상기 제3 신호를 출력하고,
    제2 기간에서, 상기 제1 화소를 포함하는 M개의 화소에 대응지어진 신호로서, 상기 제1 신호를 출력하고,
    제3 기간에서, 상기 제1 화소를 포함하는 M개의 화소에 대응지어진 신호로서, 상기 제3 신호를 출력하는 것을 특징으로 하는 신호 처리 방법.
KR1020130032225A 2012-03-27 2013-03-26 신호 처리 장치, 액정 장치, 전자 기기 및 신호 처리 방법 KR20130110082A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012071904A JP6078965B2 (ja) 2012-03-27 2012-03-27 映像処理回路、映像処理方法及び電子機器
JPJP-P-2012-071904 2012-03-27

Publications (1)

Publication Number Publication Date
KR20130110082A true KR20130110082A (ko) 2013-10-08

Family

ID=49234303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130032225A KR20130110082A (ko) 2012-03-27 2013-03-26 신호 처리 장치, 액정 장치, 전자 기기 및 신호 처리 방법

Country Status (5)

Country Link
US (1) US9514700B2 (ko)
JP (1) JP6078965B2 (ko)
KR (1) KR20130110082A (ko)
CN (1) CN103366698B (ko)
TW (1) TW201340088A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150081103A (ko) * 2014-01-03 2015-07-13 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6233047B2 (ja) * 2014-01-22 2017-11-22 セイコーエプソン株式会社 映像処理回路、映像処理方法、電気光学装置及び電子機器
JP2016090651A (ja) * 2014-10-30 2016-05-23 セイコーエプソン株式会社 映像処理回路、映像処理方法、電気光学装置及び電子機器
DE102015225617A1 (de) * 2015-02-06 2016-08-11 Robert Bosch Gmbh Verfahren zur Überwachung eines Drive-by-Wire-Systems eines Kraftfahrzeugs
JP6693051B2 (ja) * 2015-05-28 2020-05-13 セイコーエプソン株式会社 メモリー制御装置、画像処理装置、表示装置、およびメモリー制御方法
JP6578850B2 (ja) * 2015-09-28 2019-09-25 セイコーエプソン株式会社 回路装置、電気光学装置及び電子機器

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3135689B2 (ja) 1992-07-20 2001-02-19 株式会社東芝 アクティブマトリクス型液晶表示装置
US5852430A (en) * 1995-04-20 1998-12-22 Casio Computer Co., Ltd. Color liquid crystal display device
CN1160863A (zh) 1995-04-20 1997-10-01 卡西欧计算机公司 彩色液晶显示装置
US6900924B2 (en) * 2003-01-16 2005-05-31 Canon Kabushiki Kaisha Driving method of electrophoretic display
JP4449556B2 (ja) * 2004-04-26 2010-04-14 三菱電機株式会社 液晶表示装置
JP2007212591A (ja) * 2006-02-08 2007-08-23 Hitachi Displays Ltd 表示装置
JP2009069608A (ja) 2007-09-14 2009-04-02 Sanyo Electric Co Ltd 液晶プロジェクタ
JP2009103780A (ja) * 2007-10-22 2009-05-14 Seiko Epson Corp 電気光学装置
KR101437912B1 (ko) * 2007-11-19 2014-09-05 삼성전자주식회사 이미지 센서의 구동 방법
JP4720843B2 (ja) 2008-03-27 2011-07-13 ソニー株式会社 映像信号処理回路、液晶表示装置及び投射型表示装置
JP5217813B2 (ja) * 2008-09-10 2013-06-19 セイコーエプソン株式会社 液晶装置及び電子機器
JP4661965B2 (ja) 2009-02-18 2011-03-30 ソニー株式会社 液晶表示装置
JP5319772B2 (ja) * 2009-07-03 2013-10-16 シャープ株式会社 液晶表示装置および光源制御方法
JP5229162B2 (ja) 2009-09-01 2013-07-03 セイコーエプソン株式会社 映像処理回路、その処理方法、液晶表示装置および電子機器
JP5233920B2 (ja) 2009-09-01 2013-07-10 セイコーエプソン株式会社 映像処理回路、その処理方法、液晶表示装置および電子機器
JP5454092B2 (ja) 2009-11-12 2014-03-26 セイコーエプソン株式会社 映像処理回路、その処理方法、液晶表示装置および電子機器
JP2011107497A (ja) 2009-11-19 2011-06-02 Seiko Epson Corp 映像処理回路、その処理方法、液晶表示装置および電子機器
JP5370169B2 (ja) * 2010-01-15 2013-12-18 セイコーエプソン株式会社 映像処理回路、その処理方法、液晶表示装置および電子機器
JP5304669B2 (ja) 2010-01-25 2013-10-02 セイコーエプソン株式会社 映像処理回路、その処理方法、液晶表示装置および電子機器
JP5304684B2 (ja) 2010-02-22 2013-10-02 セイコーエプソン株式会社 映像処理回路、その処理方法、液晶表示装置および電子機器
JP5598014B2 (ja) 2010-02-22 2014-10-01 セイコーエプソン株式会社 映像処理回路、その処理方法、液晶表示装置および電子機器
JP5381807B2 (ja) * 2010-02-25 2014-01-08 セイコーエプソン株式会社 映像処理回路、その処理方法、液晶表示装置および電子機器
JP5370214B2 (ja) 2010-02-25 2013-12-18 セイコーエプソン株式会社 映像処理回路、映像処理方法、液晶表示装置および電子機器
JP5381804B2 (ja) 2010-02-25 2014-01-08 セイコーエプソン株式会社 映像処理回路、映像処理方法、液晶表示装置および電子機器
JP5556234B2 (ja) 2010-02-25 2014-07-23 セイコーエプソン株式会社 映像処理回路、その処理方法、液晶表示装置および電子機器
JP5601173B2 (ja) 2010-11-26 2014-10-08 セイコーエプソン株式会社 映像処理方法、映像処理回路、液晶表示装置および電子機器
JP5720221B2 (ja) 2010-12-13 2015-05-20 セイコーエプソン株式会社 映像処理方法、映像処理回路、液晶表示装置および電子機器
JP5707973B2 (ja) 2011-01-27 2015-04-30 セイコーエプソン株式会社 映像処理方法、映像処理回路、液晶表示装置および電子機器
JP2012168229A (ja) 2011-02-10 2012-09-06 Seiko Epson Corp 映像処理方法、映像処理回路、液晶表示装置および電子機器
JP2012242797A (ja) 2011-05-24 2012-12-10 Seiko Epson Corp 映像処理方法、映像処理回路、液晶表示装置及び電子機器
JP2012242798A (ja) 2011-05-24 2012-12-10 Seiko Epson Corp 補正電圧設定方法、映像処理方法、補正電圧設定装置、映像処理回路、液晶表示装置及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150081103A (ko) * 2014-01-03 2015-07-13 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
US20130257844A1 (en) 2013-10-03
JP6078965B2 (ja) 2017-02-15
CN103366698B (zh) 2017-03-01
US9514700B2 (en) 2016-12-06
TW201340088A (zh) 2013-10-01
CN103366698A (zh) 2013-10-23
JP2013205493A (ja) 2013-10-07

Similar Documents

Publication Publication Date Title
US10250780B2 (en) Video processing method, video processing circuit, liquid crystal display, and electronic apparatus
KR101627870B1 (ko) 영상 처리 회로, 그 처리 방법, 신호 처리 장치 및 그 처리 방법, 액정 표시 장치 및 전자 기기
US8411004B2 (en) Video processing circuit, video processing method, liquid crystal display device, and electronic apparatus
JP5381807B2 (ja) 映像処理回路、その処理方法、液晶表示装置および電子機器
JP5370169B2 (ja) 映像処理回路、その処理方法、液晶表示装置および電子機器
JP5556234B2 (ja) 映像処理回路、その処理方法、液晶表示装置および電子機器
US8497829B2 (en) Video processing circuit, liquid crystal display device, electronic apparatus, and video processing method
JP6078959B2 (ja) 映像処理回路、映像処理方法および電子機器
JP5454092B2 (ja) 映像処理回路、その処理方法、液晶表示装置および電子機器
KR20130110082A (ko) 신호 처리 장치, 액정 장치, 전자 기기 및 신호 처리 방법
JP2011150223A (ja) 映像処理回路、その処理方法、液晶表示装置および電子機器
JP5903954B2 (ja) 映像処理回路、映像処理方法および電子機器
JP5601173B2 (ja) 映像処理方法、映像処理回路、液晶表示装置および電子機器
JP6083111B2 (ja) 映像処理回路、映像処理方法、液晶表示装置および電子機器
JP2016090651A (ja) 映像処理回路、映像処理方法、電気光学装置及び電子機器
JP6191150B2 (ja) 映像処理回路、映像処理方法及び電子機器
JP2013156368A (ja) 映像処理回路、映像処理方法、液晶表示装置および電子機器
JP5510580B2 (ja) 信号処理装置、信号処理方法、液晶表示装置および電子機器

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid