JP2013156368A - 映像処理回路、映像処理方法、液晶表示装置および電子機器 - Google Patents
映像処理回路、映像処理方法、液晶表示装置および電子機器 Download PDFInfo
- Publication number
- JP2013156368A JP2013156368A JP2012015664A JP2012015664A JP2013156368A JP 2013156368 A JP2013156368 A JP 2013156368A JP 2012015664 A JP2012015664 A JP 2012015664A JP 2012015664 A JP2012015664 A JP 2012015664A JP 2013156368 A JP2013156368 A JP 2013156368A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pixel
- boundary
- liquid crystal
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】1フレーム当たり1画素移動する画像を示す入力映像信号であっても、当該入力映像信号の補正による画像の変化を抑えつつ、リバースチルトドメインに起因する表示上の不具合の発生を抑える。
【解決手段】映像処理回路30は、ノーマリーブラックモードにおいて、現フレームの入力映像信号で指定される印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも大きい第2電圧以上である第2画素との境界を検出する第1境界検出部と、前記第1境界検出部によって検出された境界に接する前記第1画素から当該境界の反対方向に向かって連続するM個(Mは2以上の整数)の前記第1画素のいずれもが、前記第1電圧よりも低い第3電圧を下回る場合、当該境界に接する前記第1画素に対応する液晶素子への印加電圧を指定する映像信号を、前記第3電圧以上で前記第2電圧を下回る電圧を指定する映像信号に補正する。
【選択図】図1
【解決手段】映像処理回路30は、ノーマリーブラックモードにおいて、現フレームの入力映像信号で指定される印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも大きい第2電圧以上である第2画素との境界を検出する第1境界検出部と、前記第1境界検出部によって検出された境界に接する前記第1画素から当該境界の反対方向に向かって連続するM個(Mは2以上の整数)の前記第1画素のいずれもが、前記第1電圧よりも低い第3電圧を下回る場合、当該境界に接する前記第1画素に対応する液晶素子への印加電圧を指定する映像信号を、前記第3電圧以上で前記第2電圧を下回る電圧を指定する映像信号に補正する。
【選択図】図1
Description
本発明は、液晶パネルにおける表示上の不具合を低減する技術に関する。
液晶パネルは、画素毎に設けられた画素電極と、複数画素で共通に設けられたコモン電極とで液晶を挟持した構成を有している。このような液晶パネルでは、互いに隣接する画素電極同士で生じる横電界に起因する液晶の配向不良(リバースチルトドメイン)が発生し、これが表示上の不具合の原因となることがある。液晶の配向不良による表示上の不具合の発生を抑える技術が特許文献1および特許文献2に開示されている。特許文献1および特許文献2は、隣り合う画素の信号レベルの差(つまり、液晶素子の印加電圧差)により映像信号の白黒境界を検出し、検出した白黒境界の映像信号を信号レベルの差を小さくするように映像信号を補正することを開示している。
特許文献1および特許文献2が開示する技術のように、隣接する画素同士の信号レベル差が大きいことのみを条件として映像信号を補正する手法では、映像信号の補正による表示内容の変化が視認されてしまい、表示背反という別の問題が生じることがある。この表示背反の発生を抑えるには、補正対象画素をなるべく少なくすべきである。
ところで、動きを伴う画像の場合、隣り合う画素の信号レベルの差が大きい箇所の中に、リバースチルトドメインが発生しやすい箇所とリバースチルトドメインが発生しにくい箇所とがある。この場合、前者に絞って補正対象画素を決定すれば、リバースチルトドメインの発生を低減しつつ表示背反の発生も抑えられる。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、1フレーム当たり1画素移動する画像を示す入力映像信号であっても、当該入力映像信号の補正による画像の変化を抑えつつ、リバースチルトドメインに起因する表示上の不具合の発生を抑えることである。
ところで、動きを伴う画像の場合、隣り合う画素の信号レベルの差が大きい箇所の中に、リバースチルトドメインが発生しやすい箇所とリバースチルトドメインが発生しにくい箇所とがある。この場合、前者に絞って補正対象画素を決定すれば、リバースチルトドメインの発生を低減しつつ表示背反の発生も抑えられる。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、1フレーム当たり1画素移動する画像を示す入力映像信号であっても、当該入力映像信号の補正による画像の変化を抑えつつ、リバースチルトドメインに起因する表示上の不具合の発生を抑えることである。
上記目的を達成するために、本発明の映像処理回路は、複数の画素の各々に対応して画素電極が設けられた第1基板と、コモン電極が設けられた第2基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極で液晶素子が構成された液晶パネルに対し、画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、現フレームの入力映像信号を解析することによって、当該入力映像信号で指定される印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも大きい第2電圧以上である第2画素との境界を検出する第1境界検出部と、前記第1境界検出部によって検出された境界に接する前記第1画素から当該境界の反対方向に向かって連続するM個(Mは2以上の整数)の前記第1画素のいずれもが、前記第1電圧よりも低い第3電圧を下回る場合には、当該境界に接する前記第1画素に対応する液晶素子への印加電圧を指定する映像信号を、前記第3電圧以上で前記第2電圧を下回る電圧を指定する映像信号に補正する補正部とを備えることを特徴とする。
本発明によれば、1フレーム当たり1画素移動する画像を示す入力映像信号であっても、当該入力映像信号の補正による画像の変化を抑えつつ、リバースチルトドメインに起因する表示上の不具合の発生を抑えることができる。
本発明によれば、1フレーム当たり1画素移動する画像を示す入力映像信号であっても、当該入力映像信号の補正による画像の変化を抑えつつ、リバースチルトドメインに起因する表示上の不具合の発生を抑えることができる。
本発明において、現フレームよりも1つ前の前フレームの入力映像信号を解析することによって、前記第1画素と前記第2画素との境界を検出する第2境界検出部を備え、前記補正部は、前記第1境界検出部によって検出された境界のうち前記第2境界検出部によって検出された境界から変化した境界に接する前記第1画素から当該変化した境界の反対方向に向かって連続するM個の前記第1画素のいずれもが、前記第3電圧を下回る場合には、当該変化した境界に接する前記第1画素の映像信号を補正するようにしてもよい。
本発明によれば、実際に前フレームから現フレームにかけて変化した境界に接する第1画素を、補正対象とすることができる。
本発明によれば、実際に前フレームから現フレームにかけて変化した境界に接する第1画素を、補正対象とすることができる。
本発明において、前記補正部は、前記変化した境界のうち前フレームから現フレームにかけて1画素分だけ移動した境界に接する前記第1画素から、当該移動した境界の反対方向へ連続するM個の前記第1画素のいずれもが、前記第3電圧を下回る場合に、当該変化した境界に接する前記第1画素の映像信号を補正するようにしてもよい。
本発明によれば、リバースチルトドメインに起因する尾引き現象のような表示上の不具合の発生を抑制することができる。
本発明によれば、リバースチルトドメインに起因する尾引き現象のような表示上の不具合の発生を抑制することができる。
本発明において、前記補正部は、前記1画素分だけ移動した境界に接する前記第1画素および前記第2画素が、前フレームにおいてともに前記第2画素であった場合、当該第1画素の映像信号を補正しないようにしてもよい。
本発明によれば、配向不良が生じにくい第1画素を補正対象から除外することができる。
本発明によれば、配向不良が生じにくい第1画素を補正対象から除外することができる。
本発明において、前記液晶パネルの表示を更新する時間間隔をSとし、前記第2電圧を上回る前記印加電圧から前記第1電圧を下回る印加電圧に切り替わったときの前記液晶素子の応答時間をTとした場合に、S<Tであるとき、Mは、前記応答時間Tを前記時間間隔Sで割った値の整数部の値に1を加えた値以上であるにしてもよい。
本発明によれば、横電界が強く掛かる暗画素に対応する液晶素子が静的透過率に達してリバースチルト状態になることを抑制することができる。
本発明によれば、横電界が強く掛かる暗画素に対応する液晶素子が静的透過率に達してリバースチルト状態になることを抑制することができる。
本発明において、前記補正部は、前記M個の前記第1画素のうち、前記境界に接する前記第1画素のほか、前記印加電圧が前記第3電圧を下回る1以上の前記第1画素に対応する液晶素子への印加電圧を指定する映像信号を、前記第3電圧以上で前記第2電圧を下回る電圧を指定する映像信号に補正するようにしてもよい。
本発明によれば、液晶素子の応答時間が、表示画面が更新される時間間隔より長くなる場合でも、リバースチルトドメインに起因する表示上の不具合の発生を抑制することができる。
本発明によれば、液晶素子の応答時間が、表示画面が更新される時間間隔より長くなる場合でも、リバースチルトドメインに起因する表示上の不具合の発生を抑制することができる。
本発明において、前記液晶パネルの表示を更新する時間間隔をSとし、前記第1電圧を下回る前記印加電圧から前記補正部による補正後の映像信号が指定する印加電圧に切り替わったときの前記液晶素子の応答時間をUとした場合に、S<Uであるとき、前記映像信号を補正する第1画素の数は、前記応答時間Uを前記時間間隔Sで割った値の整数部の値に1を加えた値以上であるにしてもよい。
本発明によれば、リバースチルトドメインに起因する表示上の不具合の発生を抑制するのに適した数の第1画素を補正対象とすることができる。
本発明によれば、リバースチルトドメインに起因する表示上の不具合の発生を抑制するのに適した数の第1画素を補正対象とすることができる。
本発明において、前記第1境界検出部は、現フレームの入力映像信号で指定される前記第1画素と前記第2画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出し、前記補正部は、前記第1境界検出部によって検出されたリスク境界に接する前記第1画素を補正対象とするようにしてもよい。
本発明によれば、液晶のチルト方位に応じてリバースチルトドメインがより発生しやすい第1画素に絞って映像信号を補正することができる。
本発明によれば、液晶のチルト方位に応じてリバースチルトドメインがより発生しやすい第1画素に絞って映像信号を補正することができる。
なお、本発明は、映像処理回路のほか、映像処理方法、液晶表示装置および当該液晶表示装置を含む電子機器としても概念することが可能である。
以下、本発明の実施の形態について図面を参照しつつ説明する。
<第1実施形態>
まず、本発明の第1実施形態について説明する。
図1は、本実施形態に係る映像処理回路を適用した液晶表示装置1の全体構成を示すブロック図である。
図1に示すように、液晶表示装置1は、制御回路10と、液晶パネル100と、走査線駆動回路130と、データ線駆動回路140とを備える。制御回路10には、映像信号Vid-inが上位装置から同期信号Syncに同期して供給される。映像信号Vid-inは、液晶パネル100における各画素の階調レベルをそれぞれ指定するデジタルデータであり、同期信号Syncに含まれる垂直走査信号、水平走査信号およびドットクロック信号(いずれも図示省略)に従った走査の順番で供給される。
なお、映像信号Vid-inは階調レベルを指定するが、階調レベルに応じて液晶素子の印加電圧が定まるので、映像信号Vid-inは液晶素子の印加電圧を指定するものといって差し支えない。
<第1実施形態>
まず、本発明の第1実施形態について説明する。
図1は、本実施形態に係る映像処理回路を適用した液晶表示装置1の全体構成を示すブロック図である。
図1に示すように、液晶表示装置1は、制御回路10と、液晶パネル100と、走査線駆動回路130と、データ線駆動回路140とを備える。制御回路10には、映像信号Vid-inが上位装置から同期信号Syncに同期して供給される。映像信号Vid-inは、液晶パネル100における各画素の階調レベルをそれぞれ指定するデジタルデータであり、同期信号Syncに含まれる垂直走査信号、水平走査信号およびドットクロック信号(いずれも図示省略)に従った走査の順番で供給される。
なお、映像信号Vid-inは階調レベルを指定するが、階調レベルに応じて液晶素子の印加電圧が定まるので、映像信号Vid-inは液晶素子の印加電圧を指定するものといって差し支えない。
制御回路10は、走査制御回路20と映像処理回路30とを備える。走査制御回路20は、各種の制御信号を生成して、同期信号Syncに同期して各部を制御する。映像処理回路30は、詳細については後述するが、デジタルの映像信号Vid-inを処理して、アナログのデータ信号Vxを出力する。
液晶パネル100は、素子基板(第1基板)100aと対向基板(第2基板)100bとが一定の間隙を保って貼り合わせられるとともに、この間隙に、縦方向の電界で駆動される液晶105が挟持された構成である。素子基板100aのうち、対向基板100bとの対向面には、複数m行の走査線112が図においてX(横)方向に沿って設けられる一方、複数n列のデータ線114が、Y(縦)方向に沿って、且つ各走査線112と互いに電気的に絶縁を保つように設けられている。
なお、この実施形態では、走査線112を区別するために、図において上から順に1、2、3、…、(m−1)、m行目という呼び方をする場合がある。同様に、データ線114を区別するために、図において左から順に1、2、3、…、(n−1)、n列目という呼び方をする場合がある。
なお、この実施形態では、走査線112を区別するために、図において上から順に1、2、3、…、(m−1)、m行目という呼び方をする場合がある。同様に、データ線114を区別するために、図において左から順に1、2、3、…、(n−1)、n列目という呼び方をする場合がある。
素子基板100aでは、さらに、走査線112とデータ線114との交差のそれぞれに対応して、nチャネル型のTFT116と矩形形状で透明性を有する画素電極118との組が設けられている。TFT116のゲート電極は走査線112に接続され、ソース電極はデータ線114に接続され、ドレイン電極が画素電極118に接続されている。一方、対向基板100bのうち、素子基板100aとの対向面には、透明性を有するコモン電極108が全面にわたって設けられる。コモン電極108には、図示省略した回路によって電圧LCcomが印加される。
なお、図1において、素子基板100aの対向面は紙面裏側であるので、当該対向面に設けられる走査線112、データ線114、TFT116および画素電極118については、破線で示すべきであるが、見難くなるのでそれぞれ実線で示す。
なお、図1において、素子基板100aの対向面は紙面裏側であるので、当該対向面に設けられる走査線112、データ線114、TFT116および画素電極118については、破線で示すべきであるが、見難くなるのでそれぞれ実線で示す。
図2は、液晶パネル100における等価回路を示す図である。
図2に示すように、液晶パネル100は、走査線112とデータ線114との交差に対応して、画素電極118とコモン電極108とで液晶105を挟持した液晶素子120が配列した構成である。図1では省略したが、液晶パネル100における等価回路では、実際には図2に示すように、液晶素子120に対して並列に補助容量(蓄積容量)125が設けられる。補助容量125は、一端が画素電極118に接続され、他端が容量線115に共通接続されている。容量線115は時間的に一定の電圧に保たれている。
ここで、走査線112がHレベルになると、その走査線にゲート電極が接続されたTFT116がオンとなり、画素電極118がデータ線114に接続される。このため、走査線112がHレベルであるときに、データ線114に階調に応じた電圧のデータ信号を供給すると、そのデータ信号は、オンしたTFT116を介して画素電極118に印加される。走査線112がLレベルになると、TFT116はオフするが、画素電極118に印加された電圧は、液晶素子120の容量性および補助容量125によって保持される。
液晶素子120では、画素電極118およびコモン電極108によって生じる電界に応じて液晶105の分子配向状態が変化する。このため、液晶素子120は、透過型であれば、印加・保持電圧に応じた透過率となる。液晶パネル100では、液晶素子120毎に透過率が変化するので、液晶素子120が画素に相当する。そして、この画素の配列領域が表示領域101となる。
なお、本実施形態においては、液晶105をVA方式として、液晶素子120が電圧無印加時において黒状態となるノーマリーブラックモードとする。
図2に示すように、液晶パネル100は、走査線112とデータ線114との交差に対応して、画素電極118とコモン電極108とで液晶105を挟持した液晶素子120が配列した構成である。図1では省略したが、液晶パネル100における等価回路では、実際には図2に示すように、液晶素子120に対して並列に補助容量(蓄積容量)125が設けられる。補助容量125は、一端が画素電極118に接続され、他端が容量線115に共通接続されている。容量線115は時間的に一定の電圧に保たれている。
ここで、走査線112がHレベルになると、その走査線にゲート電極が接続されたTFT116がオンとなり、画素電極118がデータ線114に接続される。このため、走査線112がHレベルであるときに、データ線114に階調に応じた電圧のデータ信号を供給すると、そのデータ信号は、オンしたTFT116を介して画素電極118に印加される。走査線112がLレベルになると、TFT116はオフするが、画素電極118に印加された電圧は、液晶素子120の容量性および補助容量125によって保持される。
液晶素子120では、画素電極118およびコモン電極108によって生じる電界に応じて液晶105の分子配向状態が変化する。このため、液晶素子120は、透過型であれば、印加・保持電圧に応じた透過率となる。液晶パネル100では、液晶素子120毎に透過率が変化するので、液晶素子120が画素に相当する。そして、この画素の配列領域が表示領域101となる。
なお、本実施形態においては、液晶105をVA方式として、液晶素子120が電圧無印加時において黒状態となるノーマリーブラックモードとする。
図1に戻って、走査線駆動回路130は、走査制御回路20による制御信号Yctrにしたがって、1、2、3、…、m行目の走査線112に、走査信号Y1、Y2、Y3、…、Ymを供給する。詳細には、走査線駆動回路130は、図5(a)に示すように、走査線112をフレームにわたって1、2、3、…、(m−1)、m行目という順番で選択するとともに、選択した走査線への走査信号を選択電圧VH(Hレベル)とし、それ以外の走査線への走査信号を非選択電圧VL(Lレベル)とする。
なお、フレームとは、液晶パネル100を駆動することによって、画像の1コマ分を表示させるのに要する期間をいい、同期信号Syncに含まれる垂直走査信号の周波数が60Hzであれば、その逆数である16.7ミリ秒である。
なお、フレームとは、液晶パネル100を駆動することによって、画像の1コマ分を表示させるのに要する期間をいい、同期信号Syncに含まれる垂直走査信号の周波数が60Hzであれば、その逆数である16.7ミリ秒である。
データ線駆動回路140は、映像処理回路30から供給されるデータ信号Vxを、走査制御回路20による制御信号Xctrにしたがって1〜n列目のデータ線114にデータ信号X1〜Xnとしてサンプリングする。
なお、本説明において電圧については、液晶素子120の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子120の印加電圧は、コモン電極108の電圧LCcomと画素電極118との電位差であり、他の電圧と区別するためである。
なお、本説明において電圧については、液晶素子120の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子120の印加電圧は、コモン電極108の電圧LCcomと画素電極118との電位差であり、他の電圧と区別するためである。
さて、液晶素子120の印加電圧と透過率との関係は、ノーマリーブラックモードであれば、例えば図4(a)に示すようなV−T特性で表される。このため、液晶素子120を、映像信号Vid-inで指定された階調レベルに応じた透過率とさせるには、その階調レベルに応じた電圧を液晶素子120に印加すればよいはずである。しかしながら、液晶素子120の印加電圧を、映像信号Vid-inで指定される階調レベルに応じて単に規定するだけでは、リバースチルトドメインに起因する表示上の不具合が発生する場合がある。
リバースチルトドメインに起因する表示上の不具合は、液晶素子120において挟持された液晶分子が不安定な状態にあるときに、横電界の影響によって乱れる結果、以後、印加電圧に応じた配向状態になりにくくなることが原因のひとつとして考えられている。
ここで、横電界の影響を受ける場合とは、互いに隣り合う画素電極同士の電位差が大きくなる場合であり、これは、表示しようとする画像において黒レベルの(または黒レベルに近い)暗画素と、白レベルの(または白レベルに近い)明画素とが隣接する場合である。
このうち、暗画素については、印加電圧がノーマリーブラックモードにおける黒レベルの電圧Vbk以上であって閾値Vth1(第1電圧)を下回る電圧範囲Aにある液晶素子120の画素をいうことにする。また、便宜的に、液晶素子の印加電圧が電圧範囲Aにある液晶素子の透過率範囲(階調範囲)を「a」とする。また、階調範囲aの透過率とするための液晶素子の印加電圧を「Va」と表すことがある。明画素については、印加電圧が閾値Vth2(第2電圧)以上であってノーマリーブラックモードにおける白レベル電圧Vwt以下の電圧範囲Bにある液晶素子120とする。便宜的に、液晶素子の印加電圧が電圧範囲Bにある液晶素子の透過率範囲(階調範囲)を「b」とする。また、階調範囲bの透過率とするための液晶素子の印加電圧を「Vb」と表すことがある。
なお、ノーマリーブラックモードにおいて、閾値Vth1は、液晶素子の相対透過率を10%とさせる光学的閾値電圧であり、閾値Vth2は、液晶素子の相対透過率を90%とさせる光学的飽和電圧と考えてよい。
ここで、横電界の影響を受ける場合とは、互いに隣り合う画素電極同士の電位差が大きくなる場合であり、これは、表示しようとする画像において黒レベルの(または黒レベルに近い)暗画素と、白レベルの(または白レベルに近い)明画素とが隣接する場合である。
このうち、暗画素については、印加電圧がノーマリーブラックモードにおける黒レベルの電圧Vbk以上であって閾値Vth1(第1電圧)を下回る電圧範囲Aにある液晶素子120の画素をいうことにする。また、便宜的に、液晶素子の印加電圧が電圧範囲Aにある液晶素子の透過率範囲(階調範囲)を「a」とする。また、階調範囲aの透過率とするための液晶素子の印加電圧を「Va」と表すことがある。明画素については、印加電圧が閾値Vth2(第2電圧)以上であってノーマリーブラックモードにおける白レベル電圧Vwt以下の電圧範囲Bにある液晶素子120とする。便宜的に、液晶素子の印加電圧が電圧範囲Bにある液晶素子の透過率範囲(階調範囲)を「b」とする。また、階調範囲bの透過率とするための液晶素子の印加電圧を「Vb」と表すことがある。
なお、ノーマリーブラックモードにおいて、閾値Vth1は、液晶素子の相対透過率を10%とさせる光学的閾値電圧であり、閾値Vth2は、液晶素子の相対透過率を90%とさせる光学的飽和電圧と考えてよい。
液晶分子が不安定な状態であるときとは、液晶素子の印加電圧が電圧範囲Aにおいて、図4に示すVc1(第3電圧)を下回るときである。液晶素子の印加電圧がVc1を下回るときは、その印加電圧による縦電界の規制力が配向膜による規制力と比較して弱いので、液晶分子の配向状態は、わずかな外的要因によって乱れやすい。また、その後、印加電圧がVc1以上になったときに、その印加電圧に応じて液晶分子が傾斜しようとしても、応答に時間がかかりやすい。逆にいえば、印加電圧がVc1以上であれば、液晶分子が印加電圧に応じて傾斜し始める(透過率が変化し始める)ので、液晶分子の配向状態は安定状態にある、ということができる。このため、電圧Vc1は、透過率で規定した閾値Vth1よりも低い関係にある。
以下の説明において、液晶素子の印加電圧としてVc1を指定する映像信号の階調レベルは「c1」(図4参照)であるとし、映像信号の階調レベルが高いほど液晶素子に対して指定する印加電圧が大きいものとする。
以下の説明において、液晶素子の印加電圧としてVc1を指定する映像信号の階調レベルは「c1」(図4参照)であるとし、映像信号の階調レベルが高いほど液晶素子に対して指定する印加電圧が大きいものとする。
横電界を原因とする表示上の不具合の例について説明する。例えば図25に示すように、映像信号Vid-inで示す画像が、白画素を背景として黒画素が連続する黒パターンがフレーム毎に1画素ずつ右方向に移動する場合に、その黒パターンの左端縁部(動きの後縁部)において黒画素から白画素に変化すべき画素がリバースチルトドメインの発生によって白画素にならない、という一種の尾引き現象として顕在化する。本実施形態のように、液晶パネル100が、映像信号Vid-inの供給速度と等倍速で駆動される場合に、白画素を背景とした黒画素の領域がフレーム毎に2画素以上ずつ移動するとき、後述するように液晶素子の応答時間が表示画面が更新される時間間隔より短ければ、このような尾引き現象は顕在化しない(又は、視認されにくい)。この理由は、次のように考えられる。すなわち、あるフレームにおいて、白画素と黒画素とが隣接したときに、その白画素でリバースチルトドメインが発生するかもしれないが、画像の動きを考えると、リバースチルトドメインが発生する画素が離散的となるので、視覚的に目立たない、と考えられるからである。
なお、図25において見方を変えると、黒画素を背景として白画素が連続する白パターンがフレーム毎に1画素ずつ右方向に移動する場合に、その白パターンの右端縁部(動きの先端部)において黒画素から白画素に変化すべき画素がリバースチルトドメインの発生によって白画素にならない、ということもできる。また、図25においては、説明の便宜上、画像のうち、1ラインの境界付近を抜き出している。
なお、図25において見方を変えると、黒画素を背景として白画素が連続する白パターンがフレーム毎に1画素ずつ右方向に移動する場合に、その白パターンの右端縁部(動きの先端部)において黒画素から白画素に変化すべき画素がリバースチルトドメインの発生によって白画素にならない、ということもできる。また、図25においては、説明の便宜上、画像のうち、1ラインの境界付近を抜き出している。
そこで、液晶パネル100の前段に設けられた映像処理回路30では、映像信号Vid-inで示される画像を解析して、階調範囲aの暗画素と階調範囲bの明画素とが隣接する状態があるか否かを検出する。そして、映像処理回路30は、暗画素と明画素との境界に隣接する暗画素の階調レベルを、階調範囲bでもなく、階調範囲aでもない別の階調範囲dに属する階調レベルに補正する。階調範囲dは、階調範囲aを上回り、且つ階調範囲bを下回る階調レベルの範囲である。以下の説明においては、階調範囲dにおける各階調レベルを特に区別する必要のないときは、その階調レベルを「d」として表すことがある。また、階調範囲aの透過率とするための液晶素子の印加電圧を「Vd」と表すことがある(図4参照)。
ただし、上記補正の主旨に照らせば、補正後の映像信号の階調レベルはc1以上であればよいといえる。
ただし、上記補正の主旨に照らせば、補正後の映像信号の階調レベルはc1以上であればよいといえる。
これにより、液晶パネル100では、横電界の影響を受けやすい画素(ノーマリーブラックモードでは暗画素)に対して強い横電界が発生しないことになる。ところで、明画素に隣接するすべての暗画素を補正対象にすれば、表示領域101全体でリバースチルトドメインを低減させることはできるが、補正対象画素が多くなった場合に、表示背反が目立つおそれがある。そこで、本実施形態では、画像の動きを考慮して以下のように補正対象の画素を定める。
図6から図8において、(a)は、1ラインの画像の画素におけるNフレームからN+5フレームまでの画像の動きの様子を説明する図であり、(b)は、(a)において右から2番目に位置する画素Pの透過率の時系列変化を説明するグラフである。各図において、黒色で塗り潰して表す画素は階調レベルc1を下回る暗画素であり、白色で塗り潰して表す画素は明画素である。
図6(a)に示すような、画像の移動方向(図中右方向)における暗画素の連続数が少ない表示パターン(ここでは、白画素を背景とした連続2画素の暗画素のパターン)が、1pixel/frame(1フレームあたり1画素移動)で動いた場合を考える。この場合、画素Pに注目すると、N+2及びN+3フレーム目において階調範囲aに属する電圧Vaが印加され、その前後のフレームでは階調範囲bに属する電圧Vbが印加される。仮に液晶の応答速度を無視すれば、N+2及びN+3フレーム目において、画素Pは、図6(b)に「VAの静的透過率」と示した透過率に達するはずである。しかし、実際には、図6(b)に示すように、N+3フレーム目終了時点における透過率は、電圧Vaを印加したときの静的透過率よりも高い。これは、液晶素子の応答速度に対して電圧Vaの印加期間が短いことによるものである。このとき、液晶のチルト角はプレチルト角よりも大きい状態となっているから、仮にこの暗画素に強い横電界が掛かったとしても、リバースチルトドメインは発生しにくい。このような考えから、このような暗画素については、本実施形態ではリバースチルトドメインを低減させるための補正対象画素から除外する。
図6(a)に示すような、画像の移動方向(図中右方向)における暗画素の連続数が少ない表示パターン(ここでは、白画素を背景とした連続2画素の暗画素のパターン)が、1pixel/frame(1フレームあたり1画素移動)で動いた場合を考える。この場合、画素Pに注目すると、N+2及びN+3フレーム目において階調範囲aに属する電圧Vaが印加され、その前後のフレームでは階調範囲bに属する電圧Vbが印加される。仮に液晶の応答速度を無視すれば、N+2及びN+3フレーム目において、画素Pは、図6(b)に「VAの静的透過率」と示した透過率に達するはずである。しかし、実際には、図6(b)に示すように、N+3フレーム目終了時点における透過率は、電圧Vaを印加したときの静的透過率よりも高い。これは、液晶素子の応答速度に対して電圧Vaの印加期間が短いことによるものである。このとき、液晶のチルト角はプレチルト角よりも大きい状態となっているから、仮にこの暗画素に強い横電界が掛かったとしても、リバースチルトドメインは発生しにくい。このような考えから、このような暗画素については、本実施形態ではリバースチルトドメインを低減させるための補正対象画素から除外する。
また、図7(a)に示すように、このような暗画素の印加電圧を、補正電圧Vdに補正した場合、電圧Vb→電圧Vaへの応答よりも電圧Vb→補正電圧Vdへの応答の方が遅いことから、図7(b)に示すように、N+2及びN+3フレーム目において、補正対象画素の透過率が補正なしの場合よりも高くなる。その結果、背景の白画素と暗画素のパターンとの階調差が小さくなり、画像におけるコントラスト比(動画コントラスト)が元の画像よりも低下してしまう。
以上の理由により、明画素に接する暗画素であっても、電圧Vaを印加したときの静的透過率に達する前に、電圧Vaの印加期間が終了してしまう暗画素については、リバースチルトドメインを低減させるための補正をしないことが望ましい、といえる。ここで、液晶パネル100の表示画面が更新される時間間隔をS(ミリ秒)とし、電圧Vth2を上回る印加電圧からVth1を下回る印加電圧に切り替わったときの液晶素子120の応答時間をT(ミリ秒)とする。この場合に、応答時間Tが2.5×Sであったとすると、電圧Vaの印加期間が2Sであれば、図6に示すように、液晶素子120は静的透過率に達しない。一方、電圧Vaの印加期間が3S以上続くと、図8のN+4フレーム目に示すように、液晶素子120は静的透過率に達する。よって、表示上の不具合が目立ちやすい1pixel/frameで画像が動いたときの表示上の不具合を抑えるためには、電圧Vaが印加される暗画素が連続3画素以上続いた場合は、リバースチルトドメインを低減させるための補正が必要である。一方、電圧Vaが印加される暗画素が連続2画素以下の場合は、リバースチルトドメインを低減させるための補正が必要ない。一般化すれば、補正対象とすべき暗画素の連続数をM(Mは2以上の整数)とすると、連続数Mが応答時間Tを時間間隔Sで割った値の整数部の値に1を加えた値以上である場合には、これらの暗画素の補正が必要となるということである。
なお、応答時間Tについては、例えば、明画素の最大階調を示す電圧Vwtが印加されたときの静的透過率の液晶素子が、電圧Vth1を下回る電圧(例えば、最小階調を示す電圧Vbk)が印加されたときの静的透過率に達するまでの時間を事前に調べておけばよい。
なお、応答時間Tについては、例えば、明画素の最大階調を示す電圧Vwtが印加されたときの静的透過率の液晶素子が、電圧Vth1を下回る電圧(例えば、最小階調を示す電圧Vbk)が印加されたときの静的透過率に達するまでの時間を事前に調べておけばよい。
図9は、応答時間Tが2.5×Sである場合の補正処理の概要を説明する図である。
図9(a)に示すような1ラインの画像があった場合、図9(b)に示すように、この1ラインの画像を構成する画素が補正される。具体的には、両側から明画素に挟まれた暗画素が連続して5つ並ぶ場合、暗画素の連続数M(=5)が応答時間Tを時間間隔Sで割った値の整数部の値に1を加えた値(つまり3)以上であるであるから、これらの暗画素のうち、明画素に隣接している2つの暗画素が補正対象となって階調レベルdの映像信号に補正される。一方、両側から明画素に挟まれた暗画素が連続して2つ並ぶ場合、暗画素の連続数M(=2)が応答時間Tを時間間隔Sで割った値の整数部の値に1を加えた値(つまり3)未満であるであるから、これらの暗画素は補正対象とならない。
図9(a)に示すような1ラインの画像があった場合、図9(b)に示すように、この1ラインの画像を構成する画素が補正される。具体的には、両側から明画素に挟まれた暗画素が連続して5つ並ぶ場合、暗画素の連続数M(=5)が応答時間Tを時間間隔Sで割った値の整数部の値に1を加えた値(つまり3)以上であるであるから、これらの暗画素のうち、明画素に隣接している2つの暗画素が補正対象となって階調レベルdの映像信号に補正される。一方、両側から明画素に挟まれた暗画素が連続して2つ並ぶ場合、暗画素の連続数M(=2)が応答時間Tを時間間隔Sで割った値の整数部の値に1を加えた値(つまり3)未満であるであるから、これらの暗画素は補正対象とならない。
次に、映像処理回路30の詳細について、図3を参照して説明する。図3に示すように、映像処理回路30は、遅延回路302、境界検出部304、補正部306及びD/A変換器308を備える。
遅延回路302は、FIFO(First In First Out:先入れ先出し)メモリーや多段のラッチ回路などにより構成され、上位装置から供給される映像信号Vid-inを蓄積して、所定時間経過後に読み出して映像信号Vid-dとして出力するものである。なお、遅延回路302における蓄積及び読出は、走査制御回路20によって制御される。
遅延回路302は、FIFO(First In First Out:先入れ先出し)メモリーや多段のラッチ回路などにより構成され、上位装置から供給される映像信号Vid-inを蓄積して、所定時間経過後に読み出して映像信号Vid-dとして出力するものである。なお、遅延回路302における蓄積及び読出は、走査制御回路20によって制御される。
境界検出部304は、現フレーム境界検出部3041と、前フレーム境界検出部3042と、保存部3043と、適用境界決定部3044と、判別部3045とを備える。
現フレーム境界検出部3041は、現フレームの映像信号Vid-inで示す画像を解析して、階調範囲aにある暗画素と階調範囲bにある明画素とが隣接する部分があるか否かを判別する。そして、現フレーム境界検出部3041は、隣接する部分があると判別したとき、その隣接部分である境界を検出して、境界の位置情報を出力する(第1境界検出部)。
前フレーム境界検出部3042は、前フレームの映像信号Vid-inで示される画像を解析して、暗画素と明画素とが隣接する部分を境界として検出する。前フレーム境界検出部3042は、映像信号Vid-inに基づいて現フレーム境界検出部3041と同じ手順の処理を実行して境界を検出し、検出した境界の位置情報を出力する。
保存部3043は、前フレーム境界検出部3042によって検出された境界の位置情報を保存して、1フレーム期間だけ遅延させて出力するものである。
したがって、現フレーム境界検出部3041で検出される境界は現フレームに係るものであるのに対し、前フレーム境界検出部3042で検出されて保存部3043に保存される境界は、前フレームに係るものとなる。すなわち、前フレーム境界検出部3042は、前フレームの入力映像信号における暗画素と明画素との境界を検出する(第2境界検出部)。
現フレーム境界検出部3041は、現フレームの映像信号Vid-inで示す画像を解析して、階調範囲aにある暗画素と階調範囲bにある明画素とが隣接する部分があるか否かを判別する。そして、現フレーム境界検出部3041は、隣接する部分があると判別したとき、その隣接部分である境界を検出して、境界の位置情報を出力する(第1境界検出部)。
前フレーム境界検出部3042は、前フレームの映像信号Vid-inで示される画像を解析して、暗画素と明画素とが隣接する部分を境界として検出する。前フレーム境界検出部3042は、映像信号Vid-inに基づいて現フレーム境界検出部3041と同じ手順の処理を実行して境界を検出し、検出した境界の位置情報を出力する。
保存部3043は、前フレーム境界検出部3042によって検出された境界の位置情報を保存して、1フレーム期間だけ遅延させて出力するものである。
したがって、現フレーム境界検出部3041で検出される境界は現フレームに係るものであるのに対し、前フレーム境界検出部3042で検出されて保存部3043に保存される境界は、前フレームに係るものとなる。すなわち、前フレーム境界検出部3042は、前フレームの入力映像信号における暗画素と明画素との境界を検出する(第2境界検出部)。
適用境界決定部3044は、現フレーム境界検出部3041によって検出された現フレーム画像の境界のうち、保存部3043に保存された前フレーム画像の境界と同じ部分を除外したものを、適用境界として決定する。すなわち、適用境界は、前フレームから現フレームにかけて変化した境界であり、換言すれば、前フレームでは存在せず、かつ、現フレームでは存在する境界と換言される。
判別部3045は、遅延して出力された映像信号Vid-dで示す画素が、適用境界決定部3044で決定された適用境界に接している暗画素であって、階調レベルc1を下回る暗画素であるか否かを判別し、更に、この暗画素から適用境界の反対方向に向かって連続するM個(ここでは、M=3)の暗画素のいずれもが階調レベルc1を下回ると判別した場合には、これらM個の暗画素について、出力信号のフラグQを「1」として出力する。一方で、判別部3045は、適用境界に接する暗画素以外でないと判別した場合、および、適用境界に接している暗画素から、この適用境界の反対方向に向かって連続するM個の暗画素のいずれか1つでも階調レベルがc1以上であると判別した場合には、出力信号のフラグQを「0」として出力する。
なお、現フレーム境界検出部3041は、ある程度(少なくとも3行以上)の映像信号を蓄積してからでないと、表示すべき画像における垂直または水平方向にわたって境界を検出することができない。前フレーム境界検出部3042についても同様である。このため、上位装置からの映像信号Vid-inの供給タイミングを調整する意味で、遅延回路302が設けられている。
上位装置から供給される映像信号Vid-inのタイミングと、遅延回路302から供給される映像信号Vid-dのタイミングとは異なるので、厳密にいえば、両者の水平走査期間等については一致しないことになるが、以降については特に区別しないで説明する。
以上が、境界検出部304の構成の説明である。
なお、現フレーム境界検出部3041は、ある程度(少なくとも3行以上)の映像信号を蓄積してからでないと、表示すべき画像における垂直または水平方向にわたって境界を検出することができない。前フレーム境界検出部3042についても同様である。このため、上位装置からの映像信号Vid-inの供給タイミングを調整する意味で、遅延回路302が設けられている。
上位装置から供給される映像信号Vid-inのタイミングと、遅延回路302から供給される映像信号Vid-dのタイミングとは異なるので、厳密にいえば、両者の水平走査期間等については一致しないことになるが、以降については特に区別しないで説明する。
以上が、境界検出部304の構成の説明である。
補正部306は、判別部3045から供給されるフラグQが“1”であるときの暗画素の映像信号Vid-dを、階調レベルdの映像信号に補正し、補正した映像信号Vid-outを出力する。一方、補正部306は、判別部3045から供給されるフラグQが“0”であるときには、映像信号を補正することなく、映像信号Vid-dをそのまま映像信号Vid-outとして出力する。
D/A変換器308は、デジタルデータである映像信号Vid-outを、アナログのデータ信号Vxに変換する。液晶105に直流成分が印加されるのを防止するため、データ信号Vxの電圧は、ビデオ振幅中心である電圧Vcntに対して高位側の正極性電圧と低位側の負極性電圧とに例えばフレーム毎に交互に切り替えられる。
なお、コモン電極108に印加される電圧LCcomは、電圧Vcntとほぼ同電圧と考えてよいが、nチャネル型のTFT116のオフリーク等を考慮して、電圧Vcntよりも低位となるように調整されることがある。
なお、コモン電極108に印加される電圧LCcomは、電圧Vcntとほぼ同電圧と考えてよいが、nチャネル型のTFT116のオフリーク等を考慮して、電圧Vcntよりも低位となるように調整されることがある。
次に、液晶表示装置1の表示動作について説明すると、上位装置からは映像信号Vid-inが、フレームにわたって1行1列〜1行n列、2行1列〜2行n列、3行1列〜3行n列、…、m行1列〜m行n列の画素の順番で、供給される。映像処理回路30は、映像信号Vid-inを遅延・補正等の処理をして映像信号Vid-outとして出力する。
ここで、1行1列〜1行n列の映像信号Vid-outが出力される水平有効走査期間(Ha)でみたときに、処理された映像信号Vid-outは、D/A変換器308によって、図5(b)で示すように正極性又は負極性のデータ信号Vxに変換される。ここでは例えば正極性のデータ信号に変換される。このデータ信号Vxは、データ線駆動回路140によって1〜n列目のデータ線114にデータ信号X1〜Xnとしてサンプリングされる。
一方、1行1列〜1行n列の映像信号Vid-outが出力される水平走査期間では、走査制御回路20が走査線駆動回路130に対し走査信号Y1だけをHレベルとなるように制御する。走査信号Y1がHレベルであれば、1行目のTFT116がオン状態になるので、データ線114にサンプリングされたデータ信号は、オン状態にあるTFT116を介して画素電極118に印加される。これにより、1行1列〜1行n列の液晶素子には、それぞれ映像信号Vid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
ここで、1行1列〜1行n列の映像信号Vid-outが出力される水平有効走査期間(Ha)でみたときに、処理された映像信号Vid-outは、D/A変換器308によって、図5(b)で示すように正極性又は負極性のデータ信号Vxに変換される。ここでは例えば正極性のデータ信号に変換される。このデータ信号Vxは、データ線駆動回路140によって1〜n列目のデータ線114にデータ信号X1〜Xnとしてサンプリングされる。
一方、1行1列〜1行n列の映像信号Vid-outが出力される水平走査期間では、走査制御回路20が走査線駆動回路130に対し走査信号Y1だけをHレベルとなるように制御する。走査信号Y1がHレベルであれば、1行目のTFT116がオン状態になるので、データ線114にサンプリングされたデータ信号は、オン状態にあるTFT116を介して画素電極118に印加される。これにより、1行1列〜1行n列の液晶素子には、それぞれ映像信号Vid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
続いて、2行1列〜2行n列の映像信号Vid-inは、同様に映像処理回路30によって処理されて、映像信号Vid-outとして出力されるとともに、D/A変換器308によって正極性のデータ信号に変換された上で、データ線駆動回路140によって1〜n列目のデータ線114にサンプリングされる。
2行1列〜2行n列の映像信号Vid-outが出力される水平走査期間では、走査線駆動回路130によって走査信号Y2だけがHレベルとなるので、データ線114にサンプリングされたデータ信号は、オン状態にある2行目のTFT116を介して画素電極118に印加される。これにより、2行1列〜2行n列の液晶素子には、それぞれ映像信号Vid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
以下同様な書込動作が3、4、…、m行目に対して実行され、これにより、各液晶素子に、映像信号Vid-outで指定された階調レベルに応じた電圧が書き込まれて、映像信号Vid-inで規定される透過像が作成されることとなる。
次のフレームでは、データ信号の極性反転によって映像信号Vid-outが負極性のデータ信号に変換される以外、同様な書込動作が実行される。
2行1列〜2行n列の映像信号Vid-outが出力される水平走査期間では、走査線駆動回路130によって走査信号Y2だけがHレベルとなるので、データ線114にサンプリングされたデータ信号は、オン状態にある2行目のTFT116を介して画素電極118に印加される。これにより、2行1列〜2行n列の液晶素子には、それぞれ映像信号Vid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
以下同様な書込動作が3、4、…、m行目に対して実行され、これにより、各液晶素子に、映像信号Vid-outで指定された階調レベルに応じた電圧が書き込まれて、映像信号Vid-inで規定される透過像が作成されることとなる。
次のフレームでは、データ信号の極性反転によって映像信号Vid-outが負極性のデータ信号に変換される以外、同様な書込動作が実行される。
図5(b)は、映像処理回路30から、水平走査期間(H)にわたって1行1列〜1行n列の映像信号Vid-outが出力されたときのデータ信号Vxの一例を示す電圧波形図である。本実施形態では、ノーマリーブラックモードとしているので、データ信号Vxは、正極性であれば、基準電圧Vcntに対し、映像処理回路30によって処理された階調レベルに応じた分だけ高位側の電圧(図5(b)において上矢印(↑)で示す)になり、負極性であれば、基準電圧Vcntに対し、階調レベルに応じた分だけ低位側の電圧(図5(b)において下矢印(↓)で示す)になる。
詳細には、データ信号Vxの電圧は、正極性であれば、白に相当する電圧Vw(+)から黒に相当する電圧Vb(+)までの範囲で、一方、負極性であれば、白に相当する電圧Vw(-)から黒に相当する電圧Vb(-)までの範囲で、それぞれ基準電圧Vcntから階調に応じた分だけ偏位させた電圧となる。
電圧Vw(+)及び電圧Vw(-)は、電圧Vcntを中心に互いに対称の関係にある。電圧Vb(+)及びVb(-)についても電圧Vcntを中心に互いに対称の関係にある。
なお、図5(b)は、データ信号Vxの電圧波形を示すものであって、液晶素子120に印加される電圧(画素電極118とコモン電極108との電位差)とは異なる。また、図5(b)におけるデータ信号の電圧の縦スケールは、図5(a)における走査信号等の電圧波形と比較して拡大してある。
詳細には、データ信号Vxの電圧は、正極性であれば、白に相当する電圧Vw(+)から黒に相当する電圧Vb(+)までの範囲で、一方、負極性であれば、白に相当する電圧Vw(-)から黒に相当する電圧Vb(-)までの範囲で、それぞれ基準電圧Vcntから階調に応じた分だけ偏位させた電圧となる。
電圧Vw(+)及び電圧Vw(-)は、電圧Vcntを中心に互いに対称の関係にある。電圧Vb(+)及びVb(-)についても電圧Vcntを中心に互いに対称の関係にある。
なお、図5(b)は、データ信号Vxの電圧波形を示すものであって、液晶素子120に印加される電圧(画素電極118とコモン電極108との電位差)とは異なる。また、図5(b)におけるデータ信号の電圧の縦スケールは、図5(a)における走査信号等の電圧波形と比較して拡大してある。
映像処理回路30による補正処理の具体例について説明する。
前フレームの映像信号Vid-inで示される画像が例えば図10(1)に示されるとおりであって、現フレームの映像信号Vid-inで示される画像が例えば図10(2)に示されるとおりである場合、各映像信号Vid-inで示される画像における境界は、それぞれ図10(3)に示すとおりである。そして、現フレーム境界検出部3041により検出される境界のうち、前フレーム境界検出部3042により検出される境界と重複しないものが適用境界として、適用境界決定部3044で決定される。よって、この場合の適用境界は、図11(a)に示されるとおりである。
前フレームの映像信号Vid-inで示される画像が例えば図10(1)に示されるとおりであって、現フレームの映像信号Vid-inで示される画像が例えば図10(2)に示されるとおりである場合、各映像信号Vid-inで示される画像における境界は、それぞれ図10(3)に示すとおりである。そして、現フレーム境界検出部3041により検出される境界のうち、前フレーム境界検出部3042により検出される境界と重複しないものが適用境界として、適用境界決定部3044で決定される。よって、この場合の適用境界は、図11(a)に示されるとおりである。
図11(b)は、映像信号Vid-inで示す画像が図10(1)から(2)のように変化した場合の映像信号Vid-outを例示した図である。
補正部306は、図11(b)に示すように、前フレームから現フレームにかけて変化した境界に接する暗画素から適用境界の反対方向に連続する3個の暗画素のいずれもが、階調レベルc1を下回る場合に、この適用境界に接する暗画素の映像信号を階調レベルdの映像信号に補正する。図11(b)に「※1」と示した暗画素は、明画素に隣り合っているため、適用境界に接することだけを補正条件すれば補正対象画素となる。しかしながら、本実施形態では、1pixel/frameで画像が動いたときにこの暗画素が静的透過率に達しないという理由から、補正対象画素から除外されている。また、図11(b)に「※2」と示した暗画素は、左上又は左下の一角において縦横に連続する境界が位置しているので、当該境界に接しているということになり、明画素に隣接する暗画素に該当し補正対象となる。このように補正対象画素を定めているのは、斜め方向に1pixel/frameで画像が動いた場合を考慮してのものである。一方、暗画素のある一角において縦又は横のみに断裂した境界が位置する暗画素については、縦横で連続した境界が位置していないので、境界に接していると扱われず明画素に隣接する暗画素に該当しないから、補正対象とならない。これらの考え方は以下の説明でも共通する内容である。
補正部306は、図11(b)に示すように、前フレームから現フレームにかけて変化した境界に接する暗画素から適用境界の反対方向に連続する3個の暗画素のいずれもが、階調レベルc1を下回る場合に、この適用境界に接する暗画素の映像信号を階調レベルdの映像信号に補正する。図11(b)に「※1」と示した暗画素は、明画素に隣り合っているため、適用境界に接することだけを補正条件すれば補正対象画素となる。しかしながら、本実施形態では、1pixel/frameで画像が動いたときにこの暗画素が静的透過率に達しないという理由から、補正対象画素から除外されている。また、図11(b)に「※2」と示した暗画素は、左上又は左下の一角において縦横に連続する境界が位置しているので、当該境界に接しているということになり、明画素に隣接する暗画素に該当し補正対象となる。このように補正対象画素を定めているのは、斜め方向に1pixel/frameで画像が動いた場合を考慮してのものである。一方、暗画素のある一角において縦又は横のみに断裂した境界が位置する暗画素については、縦横で連続した境界が位置していないので、境界に接していると扱われず明画素に隣接する暗画素に該当しないから、補正対象とならない。これらの考え方は以下の説明でも共通する内容である。
以上説明した第1実施形態によれば、映像処理回路30は、適用境界に接する暗画素であっても、1pixel/frameで画像が動いたときに、液晶素子の応答速度と液晶パネル100の更新間隔との関係により静的透過率に達しない暗画素については、補正対象画素から除外する。これにより、映像処理回路30は、動画においてリバースチルトドメインが発生しやすい暗画素に絞って補正対象画素とすることができ、リバースチルトドメインを低減させるための映像信号の補正に起因する、動画コントラストの低下といった表示背反の発生を抑えることができる。
<第1実施形態の変形例>
上述した第1実施形態において、補正部306は、補正対象の暗画素を適用境界に接するもののみとしていた。これに代えて、補正部306は、図12に示すように、暗画素から適用境界の反対方向へ連続する2以上の暗画素(ここでは、3個)を補正対象としてもよい。この場合において、液晶パネル100の表示画面が更新される時間間隔をS(ミリ秒)とし、電圧Vc1を下回る印加電圧(例えば、最小階調に対応する電圧Vbk)から電圧Vc1に切り替わったときの液晶素子120の配向状態になるまでの応答時間をU(ミリ秒)とした場合に、応答時間Uを時間間隔Sで割った値の整数部の値に1を加えた値以上の画素数とすることが好ましい。
なお、応答時間Uは、例えば暗画素の最小階調を示すVbkが印加されたときの液晶素子が、電圧Vc1が印加されたときの静的透過率に達するまでの時間を事前に調べておけばよい。
上述した第1実施形態において、補正部306は、補正対象の暗画素を適用境界に接するもののみとしていた。これに代えて、補正部306は、図12に示すように、暗画素から適用境界の反対方向へ連続する2以上の暗画素(ここでは、3個)を補正対象としてもよい。この場合において、液晶パネル100の表示画面が更新される時間間隔をS(ミリ秒)とし、電圧Vc1を下回る印加電圧(例えば、最小階調に対応する電圧Vbk)から電圧Vc1に切り替わったときの液晶素子120の配向状態になるまでの応答時間をU(ミリ秒)とした場合に、応答時間Uを時間間隔Sで割った値の整数部の値に1を加えた値以上の画素数とすることが好ましい。
なお、応答時間Uは、例えば暗画素の最小階調を示すVbkが印加されたときの液晶素子が、電圧Vc1が印加されたときの静的透過率に達するまでの時間を事前に調べておけばよい。
液晶パネル100が等倍速で駆動される場合、時間間隔Sは、フレームに等しい16.7ミリ秒である。このため、S(=16.7)≧Uであれば、補正対象画素は適用境界に隣接する1画素のみで足りる。一方、近年では、2倍速、4倍速、…というように、液晶パネル100の駆動がより高速化する傾向がある。このような高速駆動であっても、上位装置からは供給される映像信号Vid-inは、等速駆動と同様にフレーム毎に1コマ分である。このため、nフレームと(n+1)フレームとの間では、動画表示視認特性を向上させる等のために、補間技術等によって両フレームの中間的な画像が生成されて、液晶パネル100に表示させる場合がある。例えば2倍速駆動の場合、表示画面が更新される時間間隔は、半分の8.35(ミリ秒)となる。このため、各フレームは第1フィールドと第2フィールドとの2つに分割されるとともに、第1フィールドでは、例えば自フレームの画像を表示させる更新がなされ、第2フィールドでは、当該自フレームの画像と後のフレームの画像とに相当する補間画像を表示させる更新がなされる。したがって、高速駆動であっても、フレームを分割したフィールドにおいて、画像パターンが1画素分ずつ移動する場合があり得る。
映像信号Vid-inが1コマ分供給されるフレームの時間をV(ミリ秒)としたとき、これのF倍速(Fは整数)で液晶パネルを駆動するとき、1フィールドの時間は、VをFで割った値となり、これが表示画面の更新される時間間隔Sとなる。
このため、例えば1フレームが16.7ミリで供給される映像信号Vid-inに対して液晶パネル100を2倍速で駆動するとき、表示画面が更新される時間間隔Sは、半分の8.35ミリ秒となる。ここで、上記応答時間Tが仮に24ミリ秒であったとすると、補正対象として好ましい画素数は、「24」を「8.35」で割った値が「2.874…」であるから、この値のうちの整数部「2」に「1」を加えた「3」ということになる。
このように、液晶パネル100が2倍速以上される場合等、液晶素子の応答時間Uが表示画面が更新される時間間隔Sより長くなる場合でも、補正対象とする暗画素の数を適切に設定して、上述したリバースチルトドメインに起因する表示上の不具合の発生を事前に回避することが可能となる。また、ノーマリーブラックモードでは、補正の対象となる暗画素群を3つの連続する暗画素としていたが、この数は「3」に限らず、液晶素子120の応答時間と液晶パネル100の駆動速度を考慮してその数をさらに多くてしてもよい。
このため、例えば1フレームが16.7ミリで供給される映像信号Vid-inに対して液晶パネル100を2倍速で駆動するとき、表示画面が更新される時間間隔Sは、半分の8.35ミリ秒となる。ここで、上記応答時間Tが仮に24ミリ秒であったとすると、補正対象として好ましい画素数は、「24」を「8.35」で割った値が「2.874…」であるから、この値のうちの整数部「2」に「1」を加えた「3」ということになる。
このように、液晶パネル100が2倍速以上される場合等、液晶素子の応答時間Uが表示画面が更新される時間間隔Sより長くなる場合でも、補正対象とする暗画素の数を適切に設定して、上述したリバースチルトドメインに起因する表示上の不具合の発生を事前に回避することが可能となる。また、ノーマリーブラックモードでは、補正の対象となる暗画素群を3つの連続する暗画素としていたが、この数は「3」に限らず、液晶素子120の応答時間と液晶パネル100の駆動速度を考慮してその数をさらに多くてしてもよい。
<第2実施形態>
本実施形態の映像処理回路30は、液晶分子のチルト方位角及びチルト角を考慮して補正対象画素をさらに絞り込む点で、上述した第1実施形態と相違する。液晶分子のチルト方位角及びチルト角を考慮する根拠についてまず説明する。
上述したように、変化前において液晶分子が不安定な状態にあった画素は、画像の動きによって暗画素と明画素とが隣接することになったときの横電界の影響によって、リバースチルトドメインが発生しやすい状況にあるということができる。ただし、液晶分子の初期配向状態を考慮して検討すると、暗画素と明画素との位置関係によってリバースチルトドメインが発生する場合と発生しない場合とがある。
本実施形態の映像処理回路30は、液晶分子のチルト方位角及びチルト角を考慮して補正対象画素をさらに絞り込む点で、上述した第1実施形態と相違する。液晶分子のチルト方位角及びチルト角を考慮する根拠についてまず説明する。
上述したように、変化前において液晶分子が不安定な状態にあった画素は、画像の動きによって暗画素と明画素とが隣接することになったときの横電界の影響によって、リバースチルトドメインが発生しやすい状況にあるということができる。ただし、液晶分子の初期配向状態を考慮して検討すると、暗画素と明画素との位置関係によってリバースチルトドメインが発生する場合と発生しない場合とがある。
図13(a)は、液晶パネル100において互いに縦方向および横方向に隣接する2×2の画素を示す図であり、図13(b)は、液晶パネル100を、図13(a)におけるp−q線を含む垂直面で破断したときの簡易断面図である。
図13に示すように、VA方式の液晶分子は、画素電極118とコモン電極108との電位差(液晶素子の印加電圧)がゼロである状態において、チルト角がθaで、チルト方位角がθb(=45度)で、初期配向しているものとする。ここで、リバースチルトドメインは、上述したように画素電極118同士の横電界に起因して発生することから、画素電極118が設けられた素子基板100aの側における液晶分子の振る舞いが問題となる。このため、液晶分子のチルト方位角およびチルト角については、画素電極118(素子基板100a)の側を基準にして規定する。
図13に示すように、VA方式の液晶分子は、画素電極118とコモン電極108との電位差(液晶素子の印加電圧)がゼロである状態において、チルト角がθaで、チルト方位角がθb(=45度)で、初期配向しているものとする。ここで、リバースチルトドメインは、上述したように画素電極118同士の横電界に起因して発生することから、画素電極118が設けられた素子基板100aの側における液晶分子の振る舞いが問題となる。このため、液晶分子のチルト方位角およびチルト角については、画素電極118(素子基板100a)の側を基準にして規定する。
詳細には、チルト角θaとは、図13(b)に示すように、基板法線Svを基準にして、液晶分子の長軸Saのうち、画素電極118側の一端を固定点としてコモン電極108側の他端が傾斜したときに、液晶分子の長軸Saがなす角度とする。
一方、チルト方位角θbとは、データ線114の配列方向であるY方向に沿った基板垂直面を基準にして、液晶分子の長軸Saおよび基板法線Svを含む基板垂直面(p−q線を含む垂直面)がなす角度とする。なお、チルト方位角θbについては、画素電極118の側からコモン電極108に向けて平面視したときに、画面上方向(Y方向の反対方向)から、液晶分子の長軸の一端を始点として他端に向かう方向(図13(a)では右上方向)までを、時計回りで規定した角度とする。
また、同様に画素電極118の側から平面視したときに、液晶分子における画素電極側の一端から他端に向かう方向を便宜的にチルト方位の下流側と呼び、反対に他端から一端に向かう方向(図13(a)では左下方向)を便宜的にチルト方位の上流側と呼ぶことにする。
一方、チルト方位角θbとは、データ線114の配列方向であるY方向に沿った基板垂直面を基準にして、液晶分子の長軸Saおよび基板法線Svを含む基板垂直面(p−q線を含む垂直面)がなす角度とする。なお、チルト方位角θbについては、画素電極118の側からコモン電極108に向けて平面視したときに、画面上方向(Y方向の反対方向)から、液晶分子の長軸の一端を始点として他端に向かう方向(図13(a)では右上方向)までを、時計回りで規定した角度とする。
また、同様に画素電極118の側から平面視したときに、液晶分子における画素電極側の一端から他端に向かう方向を便宜的にチルト方位の下流側と呼び、反対に他端から一端に向かう方向(図13(a)では左下方向)を便宜的にチルト方位の上流側と呼ぶことにする。
特開2011−107174号公報にも開示されているように、VA方式(ノーマリーブラックモード)の液晶において、図13(a)に示すようにチルト方位角θbが45度である場合、自画素および周辺画素において液晶分子が不安定な状態から自己画素だけ明画素に変化したとき、当該自己画素においてリバースチルトは、図13(c)に示すように、左辺および下辺に沿った内周領域で発生する。よって、あるnフレームに着目したとき、次のような要件を満たす場合に、nフレームにおいて次の画素でリバースチルトドメインの影響を受ける、ということができる。
すなわち、
(1)nフレームに着目したときに暗画素と明画素とが隣接して、すなわち、印加電圧が低い状態の画素と印加電圧が高い状態の画素とが隣接して、横電界が強くなる場合であって、かつ、
(2)nフレームにおいて、当該明画素(印加電圧高)が、隣接する暗画素(印加電圧低)に対して、液晶分子におけるチルト方位の上流側に相当する左下側、左側又は下側に位置する場合に、
(3)nフレームにおいて当該明画素に変化する画素が、1フレーム前の(n−1)フレームでは、液晶分子が不安定な状態にあったとき、
nフレームにおいて当該明画素でリバースチルトが発生する、ということになる。
既に理由を説明したが、(2)において、暗画素と明画素とが隣接する部分を示す境界が、前フレームから1画素分だけ移動しているときには、より一層リバースチルトドメインの影響を受けやすくなると考えられる。
このような考えに基づいて、現フレームの映像信号Vid-inを処理して、液晶パネル100でリバースチルトドメインの発生を未然に防ぐための回路が、図14における映像処理回路30である。
すなわち、
(1)nフレームに着目したときに暗画素と明画素とが隣接して、すなわち、印加電圧が低い状態の画素と印加電圧が高い状態の画素とが隣接して、横電界が強くなる場合であって、かつ、
(2)nフレームにおいて、当該明画素(印加電圧高)が、隣接する暗画素(印加電圧低)に対して、液晶分子におけるチルト方位の上流側に相当する左下側、左側又は下側に位置する場合に、
(3)nフレームにおいて当該明画素に変化する画素が、1フレーム前の(n−1)フレームでは、液晶分子が不安定な状態にあったとき、
nフレームにおいて当該明画素でリバースチルトが発生する、ということになる。
既に理由を説明したが、(2)において、暗画素と明画素とが隣接する部分を示す境界が、前フレームから1画素分だけ移動しているときには、より一層リバースチルトドメインの影響を受けやすくなると考えられる。
このような考えに基づいて、現フレームの映像信号Vid-inを処理して、液晶パネル100でリバースチルトドメインの発生を未然に防ぐための回路が、図14における映像処理回路30である。
次に、映像処理回路30の詳細について図14を参照して説明する。図14に示すように、映像処理回路30は、遅延回路302、境界検出部304a、補正部306及びD/A変換器308を備える。このうち、遅延回路302及びD/A変換器308は、上述した第1実施形態の構成と同等の機能を実現するものである。
境界検出部304aは、第1実施形態の境界検出部304の構成に加えて、リスク境界検出部3046を有している。リスク境界検出部3046は、現フレームの映像信号Vid-inで示す画像を解析して、階調範囲aにある暗画素と階調範囲bにある明画素とが垂直又は水平方向で隣接する部分があるか否かを判別する。そして、リスク境界検出部3046は、隣接する部分があると判別したときに、その隣接部分を境界として検出して、境界の位置情報を出力する。このようにして、リスク境界検出部3046は、暗画素と明画素との境界の一部の境界であって、液晶105のチルト方位で定まるリスク境界を検出する(第1境界検出部)。
境界検出部304aは、第1実施形態の境界検出部304の構成に加えて、リスク境界検出部3046を有している。リスク境界検出部3046は、現フレームの映像信号Vid-inで示す画像を解析して、階調範囲aにある暗画素と階調範囲bにある明画素とが垂直又は水平方向で隣接する部分があるか否かを判別する。そして、リスク境界検出部3046は、隣接する部分があると判別したときに、その隣接部分を境界として検出して、境界の位置情報を出力する。このようにして、リスク境界検出部3046は、暗画素と明画素との境界の一部の境界であって、液晶105のチルト方位で定まるリスク境界を検出する(第1境界検出部)。
判別部3045は、遅延して出力された映像信号Vid-dで示す画素が、リスク境界検出部3046で検出されたリスク境界であり、かつ、適用境界決定部3044で決定された適用境界である境界に接する暗画素であるか否かを判別する。そして、判別部3045は、その判別結果が「Yes」である場合に、境界に接している暗画素から、この境界の反対方向に向かって連続するM個(ここでは、M=3)の暗画素のいずれもが階調レベルc1を下回るときには、境界に接する暗画素について、出力信号のフラグQを「1」として出力する。一方で、判別部3045は、リスク境界かつ適用境界である境界に接する暗画素でないと判別した場合、および、リスク境界かつ適用境界である境界に接している暗画素からこの境界の反対方向に向かって連続するM個の暗画素のいずれか1つでも階調レベルc1以上のときには、出力信号のフラグQを「0」として出力する。
補正部306は、上述した第1実施形態と同じく、判別部3045から供給されるフラグQが“1”であるときの暗画素の映像信号Vid-dを、階調レベルdの映像信号に補正し、補正した映像信号Vid-outを出力する。一方、補正部306は、判別部3045から供給されるフラグQが“0”であるときには、映像信号を補正することなく、映像信号Vid-dをそのまま映像信号Vid-outとして出力する。
補正部306は、上述した第1実施形態と同じく、判別部3045から供給されるフラグQが“1”であるときの暗画素の映像信号Vid-dを、階調レベルdの映像信号に補正し、補正した映像信号Vid-outを出力する。一方、補正部306は、判別部3045から供給されるフラグQが“0”であるときには、映像信号を補正することなく、映像信号Vid-dをそのまま映像信号Vid-outとして出力する。
ここで、前フレームの映像信号Vid-inで示される画像が例えば図10(1)に示されるとおりであって、現フレームの映像信号Vid-inで示される画像が例えば図10(2)に示されるとおりである場合、前述のように、適用境界決定部3044が決定する適用境界は、図11(a)に示すとおりとなる。一方、リスク境界検出部3046が現フレームの映像信号Vid-inから検出するリスク境界は、図15(1)に示すとおりとなる。よって、現フレームの映像信号Vid-inから検出されるリスク境界かつ適用境界である境界は、図15(2)に示すとおりになる。
補正部306は、リスク境界であり、かつ、適用境界である境界に接する暗画素を補正対象画素として、図16に示すように、補正対象の暗画素を階調レベルdの映像信号を補正する。図16から分かるように、映像処理回路30は、リスク境界かつ適用境界である境界に接する暗画素から補正対象画素を定めるので、上述した第1実施形態のようにリスク境界を考慮せず適用境界に接する暗画素から補正対象画素を定める場合に比べて、補正対象画素が少なくなる。
以上説明した第2実施形態によれば、映像処理回路30は、上述した第1実施形態と共通の作用効果を奏するとともに、液晶105のチルト方位を考慮して検出したリスク境界に基づいて、リバースチルトドメインがより発生しやすい画素に絞って映像信号を補正する。これにより、映像処理回路30は、動画においてリバースチルトドメインが特に発生しやすい暗画素に絞って補正対象画素とすることができ、リバースチルトドメインを低減させるための映像信号の補正に起因する、動画コントラストの低下といった表示背反の発生を更に抑えることができる。
<第2実施形態の変形例>
上述した第2実施形態では、VA方式においてチルト方位角θbが45度である場合を例にとって説明したが、特開2011−107174号公報にも開示されているように、チルト方位角θbが別の角度であっても、第1実施形態よりも補正画素を減らすことが可能である。チルト方位角θbが225度である例について説明する。
まず、図17(a)に示すように、自画素および周辺画素において液晶分子が不安定な状態から自己画素だけ明画素に変化したとき、当該自己画素においてリバースチルトは、図17(b)に示すように、左辺および下辺に沿った内周領域で発生する。なお、この例では、図13に示したチルト方位角θbが45度である場合の例を180度回転させたときと等価である。
チルト方位角θbが225度である場合には、チルト方位角θbが45度である場合にリバースチルトドメインが発生する要件(1)〜(3)のうち、として、要件(2)を次のように修正する。すなわち、
(2)nフレームにおいて、当該明画素(印加電圧高)が、隣接する暗画素(印加電圧低)に対して、液晶分子におけるチルト方位の上流側に相当する右上側、右側又は上側に位置する場合に、
と修正する。なお、要件(1)及び要件(3)についての変更はない。
したがって、チルト方位角θbが225度であれば、nフレームにおいて、暗画素と明画素とが隣接する場合であって、当該暗画素が、当該明画素に対して反対に左下側、左側又は下側に位置する場合、当該暗画素に相当する液晶素子に対し、液晶分子が不安定な状態とならないような措置を施してやればよい。
このためには、映像処理回路30における補正部306が、前フレームから現フレームにかけて変化した境界のうち、暗画素が下側に位置し明画素が上側に位置する部分と、暗画素が左側に位置し明画素が右側に位置する部分のリスク境界に基づいて映像信号を補正するとよい。
よって、チルト方位角θbが225度である場合、図15(1)で示される画像において、図19(a)に示すリスク境界が検出されて、図20(a)に示す画像に補正される。
上述した第2実施形態では、VA方式においてチルト方位角θbが45度である場合を例にとって説明したが、特開2011−107174号公報にも開示されているように、チルト方位角θbが別の角度であっても、第1実施形態よりも補正画素を減らすことが可能である。チルト方位角θbが225度である例について説明する。
まず、図17(a)に示すように、自画素および周辺画素において液晶分子が不安定な状態から自己画素だけ明画素に変化したとき、当該自己画素においてリバースチルトは、図17(b)に示すように、左辺および下辺に沿った内周領域で発生する。なお、この例では、図13に示したチルト方位角θbが45度である場合の例を180度回転させたときと等価である。
チルト方位角θbが225度である場合には、チルト方位角θbが45度である場合にリバースチルトドメインが発生する要件(1)〜(3)のうち、として、要件(2)を次のように修正する。すなわち、
(2)nフレームにおいて、当該明画素(印加電圧高)が、隣接する暗画素(印加電圧低)に対して、液晶分子におけるチルト方位の上流側に相当する右上側、右側又は上側に位置する場合に、
と修正する。なお、要件(1)及び要件(3)についての変更はない。
したがって、チルト方位角θbが225度であれば、nフレームにおいて、暗画素と明画素とが隣接する場合であって、当該暗画素が、当該明画素に対して反対に左下側、左側又は下側に位置する場合、当該暗画素に相当する液晶素子に対し、液晶分子が不安定な状態とならないような措置を施してやればよい。
このためには、映像処理回路30における補正部306が、前フレームから現フレームにかけて変化した境界のうち、暗画素が下側に位置し明画素が上側に位置する部分と、暗画素が左側に位置し明画素が右側に位置する部分のリスク境界に基づいて映像信号を補正するとよい。
よって、チルト方位角θbが225度である場合、図15(1)で示される画像において、図19(a)に示すリスク境界が検出されて、図20(a)に示す画像に補正される。
次に、図18(a)に示すようにチルト方位角θbが90度である例について説明する。この例では、自画素および周辺画素において液晶分子が不安定な状態から自己画素だけ明画素に変化したとき、当該自己画素においてリバースチルトは、図18(b)に示すように、右辺に沿った領域で集中的に発生する。このため、当該自己画素においてリバースチルトドメインは、右辺で発生した幅の分だけ、上辺の右辺寄りおよび下辺の右辺寄りにおいても発生する、という見方もできる。
このため、チルト方位角θbが90度である場合には、チルト方位角θbが45度である場合にリバースチルトドメインが発生する要件(1)〜(3)のうち、として、要件(2)を次のように修正する。すなわち、
(2)nフレームにおいて、当該明画素(印加電圧高)が、隣接する暗画素(印加電圧低)に対して、液晶分子におけるチルト方位の上流側に相当する左側のみならず、その左側で発生する領域の影響を受ける上側又は下側に位置する場合に、
と修正する。なお、要件(1)及び要件(3)についての変更はない。
このため、チルト方位角θbが90度である場合には、チルト方位角θbが45度である場合にリバースチルトドメインが発生する要件(1)〜(3)のうち、として、要件(2)を次のように修正する。すなわち、
(2)nフレームにおいて、当該明画素(印加電圧高)が、隣接する暗画素(印加電圧低)に対して、液晶分子におけるチルト方位の上流側に相当する左側のみならず、その左側で発生する領域の影響を受ける上側又は下側に位置する場合に、
と修正する。なお、要件(1)及び要件(3)についての変更はない。
したがって、チルト方位角θbが90度であれば、nフレームにおいて、暗画素と明画素とが隣接する場合であって、当該暗画素が、当該明画素に対して反対に右側、下側又は上側に位置する場合、当該暗画素に相当する液晶素子に対し、液晶分子が不安定な状態とならないような措置を施してやればよい。
このためには、映像処理回路30における補正部306が、前フレームから現フレームにかけて変化した境界のうち、暗画素が右側に位置し明画素が左側に位置する部分と、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素が下側に位置し明画素が上側に位置する部分のリスク境界に基づいて映像信号を補正するとよい。
よって、チルト方位角θbが90度である場合、図15(a)で示される画像において、図19(b)に示すリスク境界が検出されて、図20(b)に示す画像に補正される。
このためには、映像処理回路30における補正部306が、前フレームから現フレームにかけて変化した境界のうち、暗画素が右側に位置し明画素が左側に位置する部分と、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素が下側に位置し明画素が上側に位置する部分のリスク境界に基づいて映像信号を補正するとよい。
よって、チルト方位角θbが90度である場合、図15(a)で示される画像において、図19(b)に示すリスク境界が検出されて、図20(b)に示す画像に補正される。
また、上述した第2実施形態において、補正部306は、補正対象の暗画素を境界に接するもののみとしていた。これに代えて、補正部306は、図21に示すように、暗画素から適用境界の反対方向へ連続する2以上の暗画素(ここでは、3個)を補正対象としてもよい。図21(a)は、チルト方位角θbが45度である場合を例示した図であり、図21(b)は、チルト方位角θbが225度である場合を例示した図であり、図21(c)は、チルト方位角θbが90度である場合を例示した図である。この場合においても、補正対象画素数は、応答時間Uを時間間隔Sで割った値の整数部の値に1を加えた値以上の画素数とすることが好ましい。
<第3実施形態>
次に、本発明の第3実施形態について説明する。
以下の説明において、第1,2実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。
本実施形態の映像処理回路30は、現フレームにおいて暗画素と明画素とが隣接する境界を検出し、該検出した境界のうち、前フレームから現フレームにかけて1画素分だけ移動した境界に接する暗画素を補正対象画素とし、それ以外の画素を補正対象画素としない。上述した第1実施形態で図25を用いて既に説明したように、明画素を背景とした暗画素の領域がフレーム毎に2画素以上ずつ移動するときに、このような尾引き現象は顕在化しない(又は、視認されにくい)。そこで、映像処理回路30がこのような1画素分だけ移動した境界の隣接画素を補正対象画素の要件とすれば、補正対象画素数を更に減らせる。
次に、本発明の第3実施形態について説明する。
以下の説明において、第1,2実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。
本実施形態の映像処理回路30は、現フレームにおいて暗画素と明画素とが隣接する境界を検出し、該検出した境界のうち、前フレームから現フレームにかけて1画素分だけ移動した境界に接する暗画素を補正対象画素とし、それ以外の画素を補正対象画素としない。上述した第1実施形態で図25を用いて既に説明したように、明画素を背景とした暗画素の領域がフレーム毎に2画素以上ずつ移動するときに、このような尾引き現象は顕在化しない(又は、視認されにくい)。そこで、映像処理回路30がこのような1画素分だけ移動した境界の隣接画素を補正対象画素の要件とすれば、補正対象画素数を更に減らせる。
よって、この実施形態では、適用境界決定部3044が、現フレーム境界検出部3041及び前フレーム境界検出部3042による境界の検出結果から、1画素分だけ移動した境界のみを適用境界として決定し、前フレームから移動していない境界、及び、2画素以上移動したリスク境界を適用境界として決定しない。映像処理回路30のその他の各部が実現する機能は、上述した第1,2実施形態と同じである。この構成により、図25に示すように、1pixel/frameで縦、横、斜めのいずれかに移動する境界に接する暗画素に絞って、補正部306は暗画素の映像信号を補正することができる。
図22は、本実施形態の補正処理を説明する図である。
図22に示すように、ここでは前フレームから現フレームにかけて変化した境界であっても、1pixel/1flameの移動の条件を満たす境界に接する暗画素のみが補正対象になり、例えば2画素分境界が移動したような場合には、境界に接する暗画素であっても補正対象にはならない。
これにより、補正部306は、リバースチルトドメインがより発生しやすい箇所に更に絞り込んで補正することができる。
図22に示すように、ここでは前フレームから現フレームにかけて変化した境界であっても、1pixel/1flameの移動の条件を満たす境界に接する暗画素のみが補正対象になり、例えば2画素分境界が移動したような場合には、境界に接する暗画素であっても補正対象にはならない。
これにより、補正部306は、リバースチルトドメインがより発生しやすい箇所に更に絞り込んで補正することができる。
<第3実施形態の変形例>
上述した第3実施形態において、補正部306は、前フレームから現フレームにかけて1画素分だけ移動した境界に接する暗画素および明画素が、前フレームにおいてともに明画素であった場合、この暗画素に対応する映像信号を補正しないようにしてもよい。図23に示すように、T>Sという状況下において、前フレームにおいて明画素であったということは、現フレームにおいて暗画素であっても、現フレームにおいて静的透過率には達しないといえる。このような暗画素は、現フレームにおいてリバースチルト状態にならないと考えられるから、補正対象画素から除外することで、表示背反の発生を更に抑制できる。
上述した第3実施形態において、補正部306は、前フレームから現フレームにかけて1画素分だけ移動した境界に接する暗画素および明画素が、前フレームにおいてともに明画素であった場合、この暗画素に対応する映像信号を補正しないようにしてもよい。図23に示すように、T>Sという状況下において、前フレームにおいて明画素であったということは、現フレームにおいて暗画素であっても、現フレームにおいて静的透過率には達しないといえる。このような暗画素は、現フレームにおいてリバースチルト状態にならないと考えられるから、補正対象画素から除外することで、表示背反の発生を更に抑制できる。
<変形例>
(変形例1)
上述した各実施形態において、映像処理回路30は、前フレームから現フレームにかけて変化する境界を検出し、検出した境界に接する暗画素により補正対象の画素を定めていた。これに代えて、映像処理回路30が、前フレーム境界検出部3042、保存部3043及び適用境界決定部3044に相当する構成を有していなくても、本発明を特定可能である。ここで、映像処理回路30において、現フレーム境界検出部3041で検出された境界に接する暗画素により補正対象画素を決定しても、その中に、前フレームから現フレームにかけて変化する境界に接する暗画素が含まれていて、かつ、この暗画素が境界の反対方向に連続するM個の暗画素のいずれもが階調レベルc1を下回れば、この暗画素は補正対象画素になるからである。このような映像処理回路30の構成であっても、適用境界からの階調レベルc1を下回る暗画素の連続数を考慮しない従来構成に比べれば、補正対象画素数を減らすことができるので、表示背反の発生は抑えられる。
(変形例1)
上述した各実施形態において、映像処理回路30は、前フレームから現フレームにかけて変化する境界を検出し、検出した境界に接する暗画素により補正対象の画素を定めていた。これに代えて、映像処理回路30が、前フレーム境界検出部3042、保存部3043及び適用境界決定部3044に相当する構成を有していなくても、本発明を特定可能である。ここで、映像処理回路30において、現フレーム境界検出部3041で検出された境界に接する暗画素により補正対象画素を決定しても、その中に、前フレームから現フレームにかけて変化する境界に接する暗画素が含まれていて、かつ、この暗画素が境界の反対方向に連続するM個の暗画素のいずれもが階調レベルc1を下回れば、この暗画素は補正対象画素になるからである。このような映像処理回路30の構成であっても、適用境界からの階調レベルc1を下回る暗画素の連続数を考慮しない従来構成に比べれば、補正対象画素数を減らすことができるので、表示背反の発生は抑えられる。
(変形例2)
上述した実施形態では、液晶105にVA方式を用いた例について説明したがTN方式としてもよい。その理由は特開2011−107174号公報にも開示されているとおりである。
上述した実施形態では、液晶105にVA方式を用いた例について説明したがTN方式としてもよい。その理由は特開2011−107174号公報にも開示されているとおりである。
(変形例3)
補正部306が暗画素の映像信号を補正する場合に、表示領域101の画像の明るさに応じた階調レベルの映像信号に補正してもよい。例えば、補正部306は、表示領域101の明るさの指標となる情報を取得し、取得した情報により定まる明るさのレベルが高い(つまり、明るい)ほど、補正後の映像信号の階調レベルを高くする。このようにするのは、表示領域101が明るいほど、補正による階調レベルの変化が目立ちにくいためであり、リバーススチルトドメインの低減を優先させるために補正後の階調レベルを高くしても表示背反がユーザーに知覚されにくい、ということである。表示領域101の明るさの指標となる情報としては、表示領域101周辺の映像表示環境の明るさ(例えば照度)がある。この場合、液晶表示装置1に設けられた光センサーの検知結果を補正部306が取得して、補正部306は補正後の階調レベルを決定すればよい。これ以外にも、補正部306は、入力映像信号の階調レベルを、明るさの指標となる情報(例えば、1フレームの入力映像信号の階調レベルの平均値)として取得してもよい。高階調レベルの映像信号の画像を表示する場合ほど、表示領域101も明るくなるからである。また、補正部306は、表示領域101に表示される画像の明るさ又はコントラスト比を規定する複数の映像表示モードのいずれかを指定するモード情報を取得してもよい。補正部306は、映像表示モードで定まる輝度又はコントラスト比に応じた補正量を用いる。この場合、補正部306は、いわゆるダイナミックモード>通常モード>省電力モードの順で階調レベルを高くするといった具合に、表示モードに応じた階調レベルの映像信号に補正すればよい。
補正部306が暗画素の映像信号を補正する場合に、表示領域101の画像の明るさに応じた階調レベルの映像信号に補正してもよい。例えば、補正部306は、表示領域101の明るさの指標となる情報を取得し、取得した情報により定まる明るさのレベルが高い(つまり、明るい)ほど、補正後の映像信号の階調レベルを高くする。このようにするのは、表示領域101が明るいほど、補正による階調レベルの変化が目立ちにくいためであり、リバーススチルトドメインの低減を優先させるために補正後の階調レベルを高くしても表示背反がユーザーに知覚されにくい、ということである。表示領域101の明るさの指標となる情報としては、表示領域101周辺の映像表示環境の明るさ(例えば照度)がある。この場合、液晶表示装置1に設けられた光センサーの検知結果を補正部306が取得して、補正部306は補正後の階調レベルを決定すればよい。これ以外にも、補正部306は、入力映像信号の階調レベルを、明るさの指標となる情報(例えば、1フレームの入力映像信号の階調レベルの平均値)として取得してもよい。高階調レベルの映像信号の画像を表示する場合ほど、表示領域101も明るくなるからである。また、補正部306は、表示領域101に表示される画像の明るさ又はコントラスト比を規定する複数の映像表示モードのいずれかを指定するモード情報を取得してもよい。補正部306は、映像表示モードで定まる輝度又はコントラスト比に応じた補正量を用いる。この場合、補正部306は、いわゆるダイナミックモード>通常モード>省電力モードの順で階調レベルを高くするといった具合に、表示モードに応じた階調レベルの映像信号に補正すればよい。
また、補正部306は、液晶表示装置1の周辺温度や装置内温度を検知する温度センサーの検知結果を取得し、その検知結果が示す温度に応じて補正後の映像信号の階調レベルを決定してもよい。一般に温度が高いほど液晶素子の透過率は高くなりやすいから、透過率の温度依存性を小さくするように、補正部306は温度に応じた階調レベルの映像信号に補正すればよい。
また、補正後の映像信号(液晶素子120の印加電圧)の決定の仕方について、補正部306は、演算式を用いて算出する構成のほか、ルックアップテーブルを参照する構成であってもよい。
また、補正後の映像信号(液晶素子120の印加電圧)の決定の仕方について、補正部306は、演算式を用いて算出する構成のほか、ルックアップテーブルを参照する構成であってもよい。
(変形例4)
上述した各実施形態において、映像信号Vid-inは、画素の階調レベルを指定するものとしたが、液晶素子の印加電圧を直接的に指定するものとしてもよい。映像信号Vid-inが液晶素子の印加電圧を指定する場合、指定される印加電圧によって境界を判別して、電圧を補正する構成とすればよい。
また、各実施形態において、液晶素子120は、透過型に限られず、反射型であってもよい。
上述した各実施形態において、映像信号Vid-inは、画素の階調レベルを指定するものとしたが、液晶素子の印加電圧を直接的に指定するものとしてもよい。映像信号Vid-inが液晶素子の印加電圧を指定する場合、指定される印加電圧によって境界を判別して、電圧を補正する構成とすればよい。
また、各実施形態において、液晶素子120は、透過型に限られず、反射型であってもよい。
(変形例5)
次に、上述した実施形態に係る液晶表示装置を用いた電子機器の一例として、液晶パネル100をライトバルブとして用いた投射型表示装置(プロジェクター)について説明する。図24は、このプロジェクターの構成を示す平面図である。
この図に示すように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106及び2枚のダイクロイックミラー2108によってR(赤)色、G(緑)色、B(青)色の3原色に分離されて、各原色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123及び出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
次に、上述した実施形態に係る液晶表示装置を用いた電子機器の一例として、液晶パネル100をライトバルブとして用いた投射型表示装置(プロジェクター)について説明する。図24は、このプロジェクターの構成を示す平面図である。
この図に示すように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106及び2枚のダイクロイックミラー2108によってR(赤)色、G(緑)色、B(青)色の3原色に分離されて、各原色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123及び出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
このプロジェクター2100では、液晶パネル100を含む液晶表示装置が、R色、G色、B色のそれぞれに対応して3組設けられる。ライトバルブ100R、100G及び100Bの構成は、上述した液晶パネル100と同様である。R色、G色、B色のそれぞれの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ100R、100G及び100がそれぞれ駆動される構成となっている。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色及びB色の光は90度に屈折する一方、G色の光は直進する。したがって、各原色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色及びB色の光は90度に屈折する一方、G色の光は直進する。したがって、各原色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。
なお、ライトバルブ100R、100G及び100Bには、ダイクロイックミラー2108によって、R色、G色、B色のそれぞれに対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ100R、100Bの透過像は、ダイクロイックプリズム2112により反射した後に投射されるのに対し、ライトバルブ100Gの透過像はそのまま投射されるので、ライトバルブ100R、100Bによる水平走査方向は、ライトバルブ100Gによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
電子機器としては、図24を参照して説明したプロジェクターの他にも、テレビジョンや、ビューファインダー型・モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、上記液晶表示装置が適用可能なのは言うまでもない。
1…液晶表示装置、30…映像処理回路、100…液晶パネル、100a…素子基板、100b…対向基板、105…液晶、108…コモン電極、118…画素電極、120…液晶素子、302…遅延回路、304…境界検出部、3041…現フレーム境界検出部、3042…前フレーム境界検出部、3043…保存部、3044…適用境界決定部、3045…判別部、3046…適用境界決定部、306…補正部、308…D/A変換器、2100…プロジェクター
Claims (11)
- 複数の画素の各々に対応して画素電極が設けられた第1基板と、コモン電極が設けられた第2基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極で液晶素子が構成された液晶パネルに対し、
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
現フレームの入力映像信号で指定される印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも大きい第2電圧以上である第2画素との境界を検出する第1境界検出部と、
前記第1境界検出部によって検出された境界に接する前記第1画素から当該境界の反対方向に向かって連続するM個(Mは2以上の整数)の前記第1画素のいずれもが、前記第1電圧よりも低い第3電圧を下回る場合には、当該境界に接する前記第1画素に対応する液晶素子への印加電圧を指定する映像信号を、前記第3電圧以上で前記第2電圧を下回る電圧を指定する映像信号に補正する補正部と
を備えることを特徴とする映像処理回路。 - 現フレームの1つ前の前フレームの入力映像信号において前記第1画素と前記第2画素との境界を検出する第2境界検出部を備え、
前記補正部は、
前記第1境界検出部によって検出された境界のうち、前記第2境界検出部によって検出された境界から変化した境界に接する前記第1画素から、当該変化した境界の反対方向に向かって連続するM個の前記第1画素のいずれもが、前記第3電圧を下回る場合には、当該変化した境界に接する前記第1画素の映像信号を補正する
ことを特徴とする請求項1に記載の映像処理回路。 - 前記補正部は、
前記変化した境界のうち前フレームから現フレームにかけて1画素移動した境界に接する前記第1画素から、当該移動した境界の反対方向へ連続するM個の前記第1画素のいずれもが、前記第3電圧を下回る場合に、当該変化した境界に接する前記第1画素の映像信号を補正する
ことを特徴とする請求項2に記載の映像処理回路。 - 前記補正部は、
前記1画素移動した境界に接する前記第1画素および前記第2画素が、前フレームにおいてともに前記第2画素であった場合、当該第1画素の映像信号を補正しない
ことを特徴とする請求項3に記載の映像処理回路。 - 前記液晶パネルの表示を更新する時間間隔をSとし、
前記第2電圧を上回る前記印加電圧から前記第1電圧を下回る印加電圧に切り替わったときの前記液晶素子の応答時間をTとした場合に、
S<Tであるとき、
前記Mは、前記応答時間Tを前記時間間隔Sで割った値の整数部の値に1を加えた値以上である
ことを特徴とする請求項1から4のいずれか1項に記載の映像処理回路。 - 前記補正部は、
前記M個の前記第1画素のうち、前記境界に接する前記第1画素のほか、前記印加電圧が前記第3電圧を下回る1以上の前記第1画素に対応する液晶素子への印加電圧を指定する映像信号を、前記第3電圧以上で前記第2電圧を下回る電圧を指定する映像信号に補正する
ことを特徴とする請求項1から5のいずれか1項に記載の映像処理回路。 - 前記液晶パネルの表示を更新する時間間隔をSとし、
前記第1電圧を下回る前記印加電圧から前記補正部による補正後の映像信号が指定する印加電圧に切り替わったときの前記液晶素子の応答時間をUとした場合に、
S<Uであるとき、
前記映像信号を補正する第1画素の数は、
前記応答時間Uを前記時間間隔Sで割った値の整数部の値に1を加えた値以上である
ことを特徴とする請求項6に記載の映像処理回路。 - 前記第1境界検出部は、
現フレームの入力映像信号で指定される前記第1画素と前記第2画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出し、
前記補正部は、
前記第1境界検出部によって検出されたリスク境界に接する前記第1画素を補正対象とする
ことを特徴とする請求項1から7のいずれか1項に記載の映像処理回路。 - 複数の画素の各々に対応して画素電極が設けられた第1基板と、コモン電極が設けられた第2基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極で液晶素子が構成された液晶パネルに対し、
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
現フレームの入力映像信号で指定される印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも大きい第2電圧以上である第2画素との境界を検出し、
検出した境界に接する前記第1画素から当該境界の反対方向に向かって連続するM個(Mは2以上の整数)の前記第1画素のいずれもが、前記第1電圧よりも低い第3電圧を下回る場合には、当該境界に接する前記第1画素に対応する液晶素子への印加電圧を指定する映像信号を、前記第3電圧以上で前記第2電圧を下回る電圧を指定する映像信号に補正する
ことを特徴とする映像処理方法。 - 複数の画素の各々に対応して画素電極が設けられた第1基板と、コモン電極が設けられた第2基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極で液晶素子が構成された液晶パネルと、
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路と
を備え、
前記映像処理回路は、
現フレームの入力映像信号で指定される印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも大きい第2電圧以上である第2画素との境界を検出する境界検出部と、
前記境界検出部によって検出された境界に接する前記第1画素から当該境界の反対方向に向かって連続するM個(Mは2以上の整数)の前記第1画素のいずれもが、前記第1電圧よりも低い第3電圧を下回る場合には、当該境界に接する前記第1画素に対応する液晶素子への印加電圧を指定する映像信号を、前記第3電圧以上で前記第2電圧を下回る電圧を指定する映像信号に補正する補正部と
を有することを特徴とする液晶表示装置。 - 請求項10に記載された液晶表示装置を有することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012015664A JP2013156368A (ja) | 2012-01-27 | 2012-01-27 | 映像処理回路、映像処理方法、液晶表示装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012015664A JP2013156368A (ja) | 2012-01-27 | 2012-01-27 | 映像処理回路、映像処理方法、液晶表示装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013156368A true JP2013156368A (ja) | 2013-08-15 |
Family
ID=49051627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012015664A Pending JP2013156368A (ja) | 2012-01-27 | 2012-01-27 | 映像処理回路、映像処理方法、液晶表示装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013156368A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114863883A (zh) * | 2021-01-20 | 2022-08-05 | 纬创资通股份有限公司 | 直下式背光发光二极管显示器与发光控制方法 |
-
2012
- 2012-01-27 JP JP2012015664A patent/JP2013156368A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114863883A (zh) * | 2021-01-20 | 2022-08-05 | 纬创资通股份有限公司 | 直下式背光发光二极管显示器与发光控制方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5381807B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5229162B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5598014B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5233920B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5707973B2 (ja) | 映像処理方法、映像処理回路、液晶表示装置および電子機器 | |
JP6078959B2 (ja) | 映像処理回路、映像処理方法および電子機器 | |
JP5556234B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5370169B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5370214B2 (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP5304684B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5454092B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5903954B2 (ja) | 映像処理回路、映像処理方法および電子機器 | |
JP6078965B2 (ja) | 映像処理回路、映像処理方法及び電子機器 | |
JP2012242797A (ja) | 映像処理方法、映像処理回路、液晶表示装置及び電子機器 | |
JP2012242798A (ja) | 補正電圧設定方法、映像処理方法、補正電圧設定装置、映像処理回路、液晶表示装置及び電子機器 | |
JP6083111B2 (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP2012168229A (ja) | 映像処理方法、映像処理回路、液晶表示装置および電子機器 | |
JP2013156368A (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP5574000B2 (ja) | 信号処理装置、液晶表示装置、電子機器および信号処理方法 | |
JP5510580B2 (ja) | 信号処理装置、信号処理方法、液晶表示装置および電子機器 | |
JP2014149426A (ja) | 映像処理回路、映像処理方法及び電子機器 | |
JP2014219686A (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP2014153595A (ja) | 映像処理回路、映像処理方法及び電子機器 |