JP5574000B2 - 信号処理装置、液晶表示装置、電子機器および信号処理方法 - Google Patents

Description

本発明は、液晶パネルにおける表示上の不具合を低減する技術に関する。

液晶パネルは、一定の間隙に保たれた一対の基板によって液晶を挟持した構成である。詳細には、液晶パネルは、一方の基板において画素毎に画素電極がマトリクス状に配列し、他方の基板にコモン電極が各画素にわたって共通となるように設けられ、画素電極とコモン電極とで液晶を挟持した構成となっている。画素電極とコモン電極との間において、階調レベルに応じた電圧を印加・保持させると、液晶の配向状態が画素毎に規定され、これにより、透過率または反射率が制御される。したがって、上記構成では、液晶分子に作用する電界のうち、画素電極からコモン電極に向かう方向（またはその反対方向）、すなわち、基板面に対して垂直方向（縦方向）の成分だけが、表示制御に寄与する、ということができる。

ところで、近年のように小型化、高精細化のために画素ピッチが狭くなると、互いに隣接する画素電極同士で生じる電界、すなわち基板面に対して平行方向（横方向）の電界が生じて、その影響が無視できなくなりつつある。例えばＶＡ（Vertical Alignment）方式や、ＴＮ（Twisted Nematic）方式などのように縦方向の電界により駆動されるべき液晶に対して、横電界が加わると、液晶の配向不良（リバースチルトドメイン）が発生し、表示上の不具合が発生してしまう、という問題が生じた。
このリバースチルトドメインの影響を低減するために、画素電極に合わせて遮光層（開口部）の形状を規定するなどして液晶パネルの構造を工夫する技術（例えば特許文献１参照）や、映像信号から算出した平均輝度値が閾値以下の場合にリバースチルトドメインが発生すると判断して、設定値以上の映像信号をクリップする技術（例えば特許文献２参照）などが提案されている。

特開平６−３４９６５号公報（図１） 特開２００９−６９６０８号公報（図２）

しかしながら、液晶パネルの構造によってリバースチルトドメインを低減する技術では、開口率が低下しやすく、また、構造を工夫しないで既に製作された液晶パネルに適用することができない、という欠点がある。一方、設定値以上の映像信号をクリップする技術では、表示される画像の明るさが設定値に制限されてしまう、という欠点もある。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、これらの欠点を解消しつつ、リバースチルトドメインを低減する技術を提供することにある。

上記目的を達成するために、本発明に係る信号処理装置にあっては、複数の画素のそれぞれで表示する階調レベルを制御する信号に基いて、第１の画素に第１の基準階調レベルよりも低い第１の階調レベルを表示する第１の信号と、前記第１の画素に隣り合う第２の画素に第２の基準階調レベルよりも高い第２の階調レベルを表示する第２の信号とを検出する検出部と、前記第１の階調レベルが、前記第１の基準階調レベルよりも低い第３の基準階調レベルを下回る場合、前記第１の信号を前記第３の基準階調レベルを表示する第３の信号に補正する補正部とを備えることを特徴とする。本発明によれば、液晶パネル１００の構造を変更する必要がないので、開口率の低下を招くことはない。また、構造を工夫しないで既に製作された液晶パネルに適用することも可能である。さらに、検出した第１の画素に対し、第１の階調レベルが、第３の階調レベルが、第１の基準階調レベルよりも低い第３の基準階調レベルを下回る場合、第１の信号を前記第３の基準階調レベルを表示する第３の信号に補正するので、他の画素について補正の影響が及ばない。このため、表示される画像の明るさが設定値に制限されてしまうこともない。

本発明において、信号処理装置のほか、信号処理方法、液晶表示装置および当該液晶表示装置を含む電子機器としても概念することが可能である。

第１実施形態に係る映像処理回路を適用した液晶表示装置を示す図である。 同液晶表示装置における液晶素子の等価回路を示す図である。 同映像処理回路の構成を示す図である。 同液晶表示装置における表示特性を示す図である。 同液晶表示装置における表示動作を示す図である。 同映像処理回路における補正処理を示す図である。 同映像処理回路における別の補正処理を示す図である。 第２実施形態に係る映像処理回路の構成を示す図である。 同映像処理回路における補正処理の内容を示す図である。 同映像処理回路における補正動作を示す図である。 同映像処理回路における補正動作を示す図である。 同映像処理回路における補正動作を示す図である。 同映像処理回路における補正動作を示す図である。 液晶表示装置を適用したプロジェクターを示す図である。 横電界の影響による表示上の不具合等を示す図である。

＜第１実施形態＞
以下、本発明の実施形態について図面を参照して説明する。
図１は、本実施形態に係る映像処理回路を適用した液晶表示装置の全体構成を示すブロック図である。
この図に示されるように、液晶表示装置１は、制御回路１０と、液晶パネル１００と、走査線駆動回路１３０と、データ線駆動回路１４０とを有する。
このうち、制御回路１０には、映像信号Ｖid-inが上位装置から同期信号Ｓyncに同期して供給される。映像信号Ｖid-inは、液晶パネル１００における各画素の階調レベルをそれぞれ指定するデジタルデータであり、同期信号Ｓyncに含まれる垂直走査信号、水平走査信号およびドットクロック信号（図１ではいずれも図示省略）にしたがった走査の順番で供給される。
なお、映像信号Ｖid-inは階調レベルを指定するが、階調レベルに応じて液晶素子の印加電圧が定まるので、映像信号Ｖid-inは液晶素子の印加電圧を指定するものといって差し支えない。

制御回路１０は、走査制御回路２０と映像処理回路３０とにより構成され、このうち、走査制御回路２０は、各種の制御信号を生成して、同期信号Ｓyncに同期して各部を制御する。映像処理回路３０は、詳細については後述するが、デジタルの映像信号Ｖid-inを処理して、アナログのデータ信号Ｖxを出力するものである。

液晶パネル１００は、素子基板（第１基板）１００ａと対向基板（第２基板）１００ｂとが一定の間隙を保って貼り合わせられるとともに、この間隙に、縦方向の電界で駆動される液晶１０５が挟持された構成となっている。
素子基板１００ａのうち、対向基板１００ｂとの対向面には、複数ｍ行の走査線１１２が図においてＸ（横）方向に沿って設けられる一方、複数ｎ列のデータ線１１４が、Ｙ（縦）方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。
なお、本実施形態では、走査線１１２を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行目という呼び方をする場合がある。同様に、データ線１１４を区別するために、図において左から順に１、２、３、…、（ｎ−１）、ｎ列目という呼び方をする場合がある。

素子基板１００ａでは、さらに、走査線１１２とデータ線１１４との交差のそれぞれに対応して、ｎチャネル型のＴＦＴ１１６と矩形形状で透明性を有する画素電極１１８との組が設けられている。ＴＦＴ１１６のゲート電極は走査線１１２に接続され、ソース電極はデータ線１１４に接続され、ドレイン電極が画素電極１１８に接続されている。
一方、対向基板１００ｂのうち、素子基板１００ａとの対向面には、透明性を有するコモン電極１０８が全面にわたって設けられる。そして、コモン電極１０８には、図示省略した回路によって電圧ＬＣcomが印加される。
なお、図１において、素子基板１００ａの対向面は紙面裏側であるので、当該対向面に設けられる走査線１１２、データ線１１４、ＴＦＴ１１６および画素電極１１８については、破線で示すべきであるが、見難くなるので、それぞれ実線で示している。

液晶パネル１００における等価回路は、図２に示される通りとなり、走査線１１２とデータ線１１４との交差に対応して、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した液晶素子１２０が配列した構成となる。
また、図１では省略したが、液晶パネル１００における等価回路では、実際には図２に示されるように、液晶素子１２０に対して並列に補助容量（蓄積容量）１２５が設けられる。この補助容量１２５は、一端が画素電極１１８に接続され、他端が容量線１１５に共通接続されている。容量線１１５は時間的に一定の電圧に保たれている。
ここで、走査線１１２がＨレベルになると、当該走査線にゲート電極が接続されたＴＦＴ１１６がオンとなり、画素電極１１８がデータ線１１４に接続される。このため、走査線１１２がＨレベルであるときに、データ線１１４に階調に応じた電圧のデータ信号を供給すると、当該データ信号は、オンしたＴＦＴ１１６を介して画素電極１１８に印加される。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフするが、画素電極に印加された電圧は、液晶素子１２０の容量性および補助容量１２５によって保持される。
液晶素子１２０では、画素電極１１８およびコモン電極１０８によって生じる電界に応じて液晶１０５の分子配向状態が変化する。このため、液晶素子１２０は、透過型であれば、印加・保持電圧に応じた透過率となる。
液晶パネル１００では、液晶素子１２０毎に透過率が変化するので、液晶素子１２０が画素に相当する。そして、この画素の配列領域が表示領域１０１となる。なお、本実施形態において、液晶１０５をＶＡ方式として、液晶素子１２０が電圧無印加時において黒状態となるノーマリーブラックモードとする。

走査線駆動回路１３０は、走査制御回路２０による制御信号Ｙctrにしたがって、１、２、３、…、ｍ行目の走査線１１２に、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを供給する。詳細には、走査線駆動回路１３０は、図５の（ａ）に示されるように、走査線１１２をフレームにわたって１、２、３、…、ｍ行目という順番で選択するとともに、選択した走査線への走査信号を選択電圧Ｖ_H（Ｈレベル）とし、それ以外の走査線への走査信号を非選択電圧Ｖ_L（Ｌレベル）とする。
なお、フレームとは、液晶パネル１００を駆動することによって、画像の１コマ分を表示させるのに要する期間をいい、同期信号Ｓyncに含まれる垂直走査信号の周波数が６０Ｈｚであれば、その逆数である１６．７ミリ秒である。

データ線駆動回路１４０は、映像処理回路３０から供給されるデータ信号Ｖxを、走査制御回路２０による制御信号Ｘctrにしたがって１〜ｎ列目のデータ線１１４にデータ信号Ｘ1〜Ｘnとしてサンプリングする。
なお、本説明において電圧については、液晶素子１２０の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子１２０の印加電圧は、コモン電極１０８の電圧ＬＣcomと画素電極１１８との電位差であり、他の電圧と区別するためである。

さて、本実施形態において、液晶素子１２０の印加電圧と透過率との関係は、ノーマリーブラックモードであれば、図４の（ａ）に示されるようなＶ−Ｔ特性で表される。このため、液晶素子１２０を、映像信号Ｖid-inで指定された階調レベルに応じた透過率とさせるには、当該階調レベルに応じた電圧を、該液晶素子に印加すれば良いはずである。
しかしながら、液晶素子１２０の印加電圧を、映像信号Ｖid-inで指定される階調レベルに応じて単に規定するだけでは、リバースチルトドメインに起因する表示上の不具合が発生してしまう場合がある。

この不具合は、液晶素子１２０において挟持された液晶分子が不安定な状態にあるときに、横電界の影響を受けて乱れる結果、以後、印加電圧に応じた配向状態になりにくくなることが原因の１つとして考えられている。
液晶素子１２０への印加電圧が、ノーマリーブラックモードにおける黒レベルの電圧Ｖbk以上であって閾値Ｖth1（第１電圧）を下回る電圧範囲Ａにあると、縦電界による規制
力が配向膜による規制力よりもわずかに上回る程度であるため、液晶分子の配向状態が乱れやすい。これが、液晶分子が不安定な状態にあるときである。
便宜的に、液晶素子の印加電圧が電圧範囲Ａにある液晶素子の透過率範囲（階調範囲）を「ａ」とする。

一方、横電界の影響を受ける場合とは、互いに隣り合う画素電極同士の電位差が大きくなる場合であり、これは、表示しようとする画像において黒レベルまたは黒レベルに近い暗画素と、白レベルまたは白レベルに近い明画素と、が隣接する場合である。
このような暗画素および明画素のうち、暗画素とは、図４の（ａ）のようなノーマリーブラックモードでは、印加電圧が電圧範囲Ａにある液晶素子１２０である。この暗画素に対して横電界を与えるのが明画素である。この明画素を特定するため、明画素を、印加電圧が閾値Ｖth2（第２電圧）以上であってノーマリーブラックモードにおける白レベル電圧Ｖwt以下の電圧範囲Ｂにある液晶素子１２０とする。便宜的に、液晶素子の印加電圧が電圧範囲Ｂにある液晶素子の透過率範囲（階調範囲）を「ｂ」とする。
なお、ノーマリーブラックモードにおいて、閾値Ｖth1は、液晶素子の相対透過率を１０％とさせる光学的閾値電圧であり、閾値Ｖth2は、液晶素子の相対透過率を９０％とさせる光学的飽和電圧と考えてよい。

印加電圧が電圧範囲Ａにある液晶素子は、電圧範囲Ｂにある液晶素子に隣接したときに、横電界を受けてリバースチルトドメインが発生しやすい状況にあるということができる。ただし、確実にリバースチルトドメインが発生するということまではいえない。
なお逆に、電圧範囲Ｂにある液晶素子は、電圧範囲Ａにある液晶素子に隣接しても、縦電界の影響が支配的であるために安定状態にあるので、電圧範囲Ａの液晶素子のようにリバースチルトドメインが発生することはない。

リバースチルトドメインに起因する表示上の不具合の例について説明すると、映像信号Ｖid-inで示される画像が例えば図１５の（ａ）に示されるように、白画素を背景として黒画素の領域がフレーム毎に１画素ずつ例えば左方向に移動する場合、黒画素から白画素に変化すべき画素がリバースチルトドメインの発生によって白画素にはならない、という一種の尾引き現象として顕在化する。同図においては、説明の便宜上、フレーム画像のうち、１ラインの境界付近を抜き出している。
この現象の原因の１つとしては、白画素と黒画素とが隣接したときに、これらの画素同士の横電界が強くなって、当該黒画素においてリバースチルトドメインが発生しやすい状態になるとともに、この状態の領域が、黒画素の移動に伴って連続的となるためである考えられる。
なお、白画素を背景として黒画素の領域がフレーム毎に２画素以上ずつ移動する場合、この尾引き現象は顕在化しない、または、視認されにくい。この理由は、次のように考えられる。あるフレームにおいて、白画素と黒画素とが隣接したときに、該黒画素においてリバースチルトドメインが発生しやすい状態にはなるが、この状態の領域は、黒画素が２画素以上移動するので、非連続となるためである、と考えられる。

このようなリバースチルトドメインに起因する表示上の不具合の発生を抑えるためには、第１に、映像信号Ｖid-inで示される画像において暗画素と明画素とが隣接するときであっても、液晶パネル１００では、暗画素と明画素とが隣接しないようにすることが重要となる。
液晶パネル１００において暗画素と明画素とが隣接しないようにするためには、ノーマリーブラックモードにおいて暗画素に対応する液晶素子の印加電圧を高くすれば良いが、これは、映像信号Ｖid-inで規定される階調レベルを無視して、明画素に隣接する暗画素の黒レベルを明るくすることを意味する。このため、第２に、明画素に隣接する暗画素に対応する液晶素子の印加電圧については、黒レベルの変化ができるだけ知覚されないように補正することが重要となる。
一方、印加電圧が電圧範囲Ａにある液晶素子（暗画素）が、電圧範囲Ｂにある液晶素子（明画素）に隣接しても、リバースチルトドメインが確実に発生するということまではいえない。

そこで、本実施形態では、リバースチルトドメインに起因する表示上の不具合の発生を抑えるためには、まず、映像信号Ｖid-inで示される画像において暗画素と明画素とが隣接する場合に、リバースチルトドメインが発生しやすい状況である、として当該暗画素を補正候補に挙げ、次に、補正候補として挙げた当該暗画素において液晶素子の印加電圧がＶcを下回るような階調レベルであるときに、当該暗画素における液晶素子に電圧Ｖcを強制的に印加する構成、詳細には後述するように当該暗画素の階調レベルを印加電圧Ｖcに相当する階調レベルｃに補正する（置換する）構成とした。
ここで、ＶＡ方式における液晶分子は、液晶素子の印加電圧がゼロのときに基板面に対して垂直方向となるが、電圧Ｖcは、閾値Ｖth1よりも低く、液晶分子に初期傾斜角を与える程度の電圧であって、電圧Ｖc付近での電圧変化に対して、透過率の変化をほとんど知覚させない程度の電圧である。
なお、電圧Ｖcは、ノーマリーブラックモードの黒レベル近傍において透過率変化をほとんど知覚させないという観点からいえば、０〜１．５ボルトの範囲であるが、液晶分子が傾斜し始める電圧という観点からいえば、１．５ボルトである。したがって、電圧Ｖcとしては、１．５ボルト以下であることが好ましい。

本実施形態において、映像信号Ｖid-inで示される画像において暗画素と明画素とが隣接する場合を検出するとともに、当該暗画素における液晶素子の印加電圧を電圧がＶcを下回らせる階調レベルであるときに該暗画素の階調レベルを階調レベルｃに補正する構成が、図１における映像処理回路３０である。

そこで次に、映像処理回路３０の詳細について図３を参照して説明する。
この図に示されるように、映像処理回路３０は、境界検出部３０２、遅延回路３１２、補正部３１４およびＤ／Ａ変換器３１６を有する。
このうち、遅延回路３１２は、上位装置から供給される映像信号Ｖid-inを蓄積して、所定時間経過後に読み出して映像信号Ｖid-dとして出力するものであり、ＦＩＦＯ（FastIn Fast Out：先入れ先出し）メモリーや多段のラッチ回路などにより構成される。なお、遅延回路３１２における蓄積および読出は、走査制御回路２０によって制御される。

境界検出部３０２は、本実施形態においては、検出部３０４と判別部３０６とを有する。このうち、検出部３０４は、第１に、映像信号Ｖid-inで示されるフレーム画像を解析して、階調範囲ａにある画素と階調範囲ｂにある画素とが垂直または水平方向で隣接する部分があるか否かを判別し、第２に、隣接する部分があると判別したとき、その隣接部分である境界（エッジ）を検出する。
なお、ここでいう境界とは、あくまでも階調範囲ａにある暗画素と階調範囲ｂにある明画素とが隣接する部分をいう。このため、例えば階調範囲ａにある画素と、階調範囲ａでもなく階調範囲ｂでもない別の階調範囲ｄにある画素とが隣接する部分や、階調範囲ｂにある画素と階調範囲ｄにある画素とが隣接する部分については、境界として扱わない。

判別部３０６は、遅延して出力された映像信号Ｖid-dで示される画素が検出部３０４で検出された境界に接している暗画素であるか否かを判別して、その判別結果が「Ｙｅｓ」である場合に出力信号のフラグＱを例えば「１」とし、その判別結果が「Ｎｏ」であれば「０」とする。
なお、検出部３０４は、ある程度の映像信号を蓄積してからでないと、表示すべき画像における垂直または水平方向にわたって境界を検出することができない。このため、上位装置からの映像信号Ｖid-inの供給タイミングを調整する意味で、遅延回路３１２が設けられている。
上位装置から供給される映像信号Ｖid-inのタイミングと、遅延回路３１２から供給される映像信号Ｖid-dのタイミングとは異なるので、厳密にいえば、両者の水平走査期間等については一致しないことになるが、以降については特に区別しないで説明する。
また、検出部３０４において供給を検出するための映像信号Ｖid-inの蓄積は、走査制御回路２０によって制御される。

補正部３１４は、判別部３０６から供給されるフラグＱが「１」である場合に、映像信号Ｖid-dで指定される階調レベルがｃよりも暗いレベルを指定していれば、階調レベルｃの映像信号に置換して、映像信号Ｖid-outとして出力するものである。
なお、補正部３１４は、判別部３０６から供給されるフラグＱが「１」である場合であっても、映像信号Ｖid-dで指定される階調レベルがｃ以上の明るいレベルを指定しているとき、および、フラグＱが「０」であるとき、映像信号Ｖid-dで指定される階調レベルを補正することなく映像信号Ｖid-outとして出力する。

Ｄ／Ａ変換器３１６は、デジタルデータである映像信号Ｖid-outを、アナログのデータ信号Ｖxに変換する。
液晶１０５に直流成分が印加されるのを防止するため、データ信号Ｖxの電圧は、ビデオ振幅中心である電圧Ｖcntに対して高位側の正極性電圧と低位側の負極性電圧とに例えばフレーム毎に交互に切り替えられる。
なお、コモン電極１０８に印加される電圧ＬＣcomは、電圧Ｖcntとほぼ同電圧と考えてよいが、ｎチャネル型のＴＦＴ１１６のオフリーク等を考慮して、電圧Ｖcntよりも低位となるように調整されることがある。

この映像処理回路３０によれば、映像信号Ｖid-dで示される画素が境界に接する暗画素であって、かつ、その階調レベルが、ｃよりも暗いレベルを指定している場合に、本実施形態では、フラグＱが「１」となるので、当該映像信号Ｖid-dで示される画素の階調レベルは、ｃに置換されて、映像信号Ｖid-outとして出力される。
一方、映像信号Ｖid-dで示される画素が境界に接している暗画素でない場合、または、接している場合であっても、その階調レベルがｃ以上の明るいレベルを指定している場合に、本実施形態ではフラグＱが「０」となるので、階調レベルが補正されることなく、映像信号Ｖid-dが、映像信号Ｖid-outとして出力される。

液晶表示装置１の表示動作について説明すると、上位装置からは、映像信号Ｖid-inが、フレームにわたって１行１列〜１行ｎ列、２行１列〜２行ｎ列、３行１列〜３行ｎ列、…、ｍ行１列〜ｍ行ｎ列の画素の順番で、供給される。映像処理回路３０は、映像信号Ｖid-inを遅延・置換等の処理をして映像信号Ｖid-outとして出力する。
ここで、１行１列〜１行ｎ列の映像信号Ｖid-outが出力される水平有効走査期間（Ｈa）でみたときに、処理された映像信号は、Ｄ／Ａ変換器３１６によって、図５の（ｂ）で示されるように正極性または負極性のデータ信号Ｖxに、ここでは例えば正極性に変換される。このデータ信号Ｖxは、データ線駆動回路１４０によって１〜ｎ列目のデータ線１１４にデータ信号Ｘ1〜Ｘnとしてサンプリングされる。
一方、１行１列〜１行ｎ列の映像信号Ｖid-outが出力される水平走査期間では、走査制御回路２０が走査線駆動回路１３０に対し走査信号Ｙ１だけをＨレベルとなるように制御する。走査信号Ｙ１がＨレベルであれば、１行目のＴＦＴ１１６がオン状態になるので、データ線１１４にサンプリングされたデータ信号は、オン状態にあるＴＦＴ１１６を介して画素電極１１８に印加される。これにより、１行１列〜１行ｎ列の液晶素子には、それぞれ映像信号Ｖid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
続いて、２行１列〜２行ｎ列の映像信号Ｖid-inは、同様に映像処理回路３０によって処理されて、映像信号Ｖid-outとして出力されるとともに、Ｄ／Ａ変換器３１６によって正極性のデータ信号に変換された上で、データ線駆動回路１４０によって１〜ｎ列目のデータ線１１４にサンプリングされる。
２行１列〜２行ｎ列の映像信号Ｖid-outが出力される水平走査期間では、走査線駆動回路１３０によって走査信号Ｙ２だけがＨレベルとなるので、データ線１１４にサンプリングされたデータ信号は、オン状態にある２行目のＴＦＴ１１６を介して画素電極１１８に印加される。これにより、２行１列〜２行ｎ列の液晶素子には、それぞれ映像信号Ｖid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
以下同様な書込動作が３、４、…、ｍ行目に対して実行され、これにより、各液晶素子に、映像信号Ｖid-outで指定された階調レベルに応じた電圧が書き込まれて、映像信号Ｖid-inで規定される透過像が作成されることなる。
次のフレームでは、データ信号の極性反転によって映像信号Ｖid-outが負極性のデータ信号に変換される以外、同様な書込動作が実行される。

図５の（ｂ）は、映像処理回路３０から、水平走査期間（Ｈ）にわたって１行１列〜１行ｎ列の映像信号Ｖid-outが出力されたときのデータ信号Ｖxの一例を示す電圧波形図である。本実施形態では、ノーマリーブラックモードとしているので、データ信号Ｖxは、正極性であれば、基準電圧Ｖcntに対し、映像処理回路３０によって処理された階調レベルに応じた分だけ高位側の電圧（図において↑で示す）になり、負極性であれば、基準電圧Ｖcntに対し、階調レベルに応じた分だけ低位側の電圧（図において↓で示す）になる。
詳細には、データ信号Ｖxの電圧は、正極性であれば、白に相当する電圧Ｖw(+)から黒に相当する電圧Ｖb(+)までの範囲で、一方、負極性であれば、白に相当する電圧Ｖw(-)から黒に相当する電圧Ｖb(-)までの範囲で、それぞれ基準電圧Ｖcntから階調に応じた分だけ偏位させた電圧となる。
電圧Ｖw(+)および電圧Ｖw(-)は、電圧Ｖcntを中心に互いに対称の関係にある。電圧Ｖb(+)およびＶb(-)についても電圧Ｖcntを中心に互いに対称の関係にある。
なお、図５の（ｂ）は、データ信号Ｖxの電圧波形を示すものであって、液晶素子１２０に印加される電圧（画素電極１１８とコモン電極１０８との電位差）とは異なる。また、図５の（ｂ）におけるデータ信号の電圧の縦スケールは、（ａ）における走査信号等の電圧波形と比較して拡大してある。

第１実施形態に係る映像処理回路３０による処理の具体例について説明する。
映像信号Ｖid-inで示されるフレーム画像（の一部）が例えば図６の（１）に示されるように、白画素を背景として黒画素の窓領域を表示した画像である場合、検出される境界は、図６の（２）に示される。
映像処理回路３０は、検出した境界に接する暗画素に対して階調レベルｃよりも暗いレベルが指定されていたときに、階調レベルｃの映像信号に置換する。したがって、図６の（１）で示される画像は、映像処理回路３０によって図６の（３）に示されるように補正される。

このため、黒画素の窓領域がいずれの方向に１画素移動しても、白画素に隣接した黒画素が白画素へと直接的に変化する部分は存在しないことになる。例えば図１５の（ｂ）に示されるように、黒画素の窓領域が左方向に１画素移動しても、映像信号Ｖid-inにおいて白画素に隣接する黒画素は、一旦階調レベルｃ（印加電圧Ｖc）に変化した後に、白画素に変化する。
したがって、本実施形態によれば、リバースチルトドメインが発生しやすい状態の領域が、黒画素の移動に伴って連続的となることを防止することが可能となる。さらに、映像信号Ｖid-inで規定される画像のうち、境界に接する暗画素の階調レベルが局所的に置換されるので、当該置換による表示画像の補正がユーザーに知覚される可能性も小さい。くわえて、本実施形態では、液晶パネル１００の構造を変更する必要がないので、開口率の低下を招くこともないし、また、構造を工夫しないで既に製作された液晶パネルに適用することも可能である。

＜第１実施形態の応用・変形例＞
上述した第１実施形態では、種々の応用・変形が可能である。

＜その１＞
第１実施形態では、映像信号Ｖid-inで示される画像において暗画素と明画素とが隣接するとき、これら２つの画素のうち、印加電圧Ｖcが下回る方の１画素（ノーマリーブラックモードでは暗画素）を、階調レベルｃに補正して電圧Ｖcを印加する構成としたが、置換する画素については２以上であってもよい。
例えば、映像信号Ｖid-inで示される画像が例えば図６の（１）に示されるような場合であって、検出される境界が、図６の（２）に示されるような場合に、境界に接する暗画素と、当該暗画素に対し境界とは反対方向に隣接する暗画素とが、それぞれ階調レベルｃよりも暗いレベルが指定されていたとき、図７の（ａ）に示されるように、階調レベルｃの映像信号に置換してもよい。

このように２つの画素の階調レベルを置換する構成とした場合、黒画素の窓領域がいずれの方向に１画素移動したときに、階調レベルｃとなる期間が２フレームとなる。
例えば図１５の（ｃ）に示されるように、黒画素の窓領域が左方向に１画素移動したとき、映像信号Ｖi d-inにおいて白画素に隣接する黒画素は、フレーム毎に（黒レベル）→階調レベルｃ→階調レベルｃ→白レベルという順序で遷移する。このため、液晶分子に初期傾斜角が与えられる期間が２フレームとなり、第１実施形態と比較して倍になるので、リバースチルトドメインを抑制する効果を大きくすることが可能となる。
また、置換する画素の候補数については、「２」に限られず、「３」以上であっても良い。例えば後述する第２実施形態のように「６」でも良い。

＜その２＞
第１実施形態では、暗画素と明画素とが垂直または水平方向で隣接する部分を境界として検出したが、この理由は、黒画素の領域の移動方向がいずれであっても良いように対処するためである。
ただし、例えばカーソルのような移動を考えると、黒（暗）画素領域の移動方向として、水平（Ｘ）方向のみを想定すれば十分である場合がある。特に、映像信号Ｖid-inは、１行１列〜１行ｎ列、２行１列〜２行ｎ列、３行１列〜３行ｎ列、…、ｍ行１列〜ｍ行ｎ列の画素の順番で供給されるので、移動方向として水平方向のみを想定すれば、次に説明する第２実施形態のように境界検出部３０２の構成を簡易化することができる余地がある。

なお、暗画素の移動方向として水平方向のみを想定するときには、第２実施形態のほかに、検出される境界のうち、垂直方向の成分に着目して、当該垂直成分の境界に接する暗画素（およびこれに隣接する暗画素）を補正候補とすればよい。
例えば映像信号Ｖid-inで示されるフレーム画像が図６の（１）に示されるような場合であって、検出される境界が、図６の（２）に示されるような場合に、垂直方向の境界に接する暗画素に対して階調レベルｃよりも暗いレベルが指定されていたときに、階調レベルｃの映像信号に置換すれば良い（図７の（ｂ）参照）。また、垂直方向の境界に接する暗画素およびこれに隣接する暗画素に対して階調レベルｃよりも暗いレベルが指定されていたときに、階調レベルｃの映像信号に置換しても良い（図７の（ｃ）参照）。

＜第２実施形態＞
次に、第２実施形態に係る映像処理回路について説明する。この第２実施形態では、ノーマリーブラックモードにおいて、暗画素と明画素とが水平方向に隣接する部分の境界を検出して、その境界に接する暗画素と、その暗画素とは境界に対して反対方向で連続する５つの暗画素との計６つの暗画素を補正候補とするものである。

図８は、第２実施形態に係る映像処理回路３０の構成を示すブロック図であり、境界検出部３０２について、境界の検出について特化するように変更したものである。
この図において、遅延回路（Ｄ）３０８は、上位装置から供給される映像信号Ｖid-inを、ドットクロック信号Ｃlkの１周期分だけ、すなわち１画素分だけ遅延させた映像信号Ｄ1を出力するものである。遅延回路（Ｄ）３０９は、映像信号Ｄ1を、ドットクロック信号Ｃlkの１周期分だけ遅延させた映像信号Ｄ2を出力するものである。したがって、映像信号Ｄ1は、映像信号Ｄ2に対して時間的に１画素分だけ先行する関係となる。
なお、本例において、遅延回路３１２は、映像信号Ｖid-inをドットクロック信号Ｃlkの８周期分（８画素分）だけ遅延させた映像信号Ｄ8を出力する。

判別部３１０は、映像信号Ｄ1の階調レベルと映像信号Ｄ2の階調レベルとを比較して、（１）映像信号Ｄ1の階調レベルが階調範囲ａにあり、かつ、映像信号Ｄ2の階調レベルが階調範囲ｂにある第１の場合、または、その反対に、
（２）映像信号Ｄ1の階調レベルが階調範囲ｂにあり、かつ、映像信号Ｄ2の階調レベルが階調範囲ａにある第２の場合、
をそれぞれ境界であると判別して、Ｈレベルの判別信号Ｊdgを出力するものである。
なお、判別部３１０は、第２の場合を判別すると、判別信号Ｊdgをその検出時からＨレベルとするが、第１の場合を検出したときには、判別信号Ｊdgを、その判別時からドットクロック信号Ｃlkの６周期分（補正候補とする画素数）だけ遅延させてＨレベルとする。

カウンター３１１は、判別信号ＪdgがＨからＬレベルの立ち下がったときにカウント値Ｐcを「０」にリセットし、その後、カウント値ＰcをドットクロックＣlkでアップカウントするものである。
補正部３１５は、カウント値Ｐcが有効値である場合であって、映像信号Ｄ8の階調レベルが階調レベルｃを下回っているときに、階調レベルｃに置換するものである。なお、補正部３１５は、カウント値Ｐcの有効値を、この例では「０」から「５」までとする。

次に、第２実施形態に係る映像処理回路の動作について図９乃至図１１を参照して説明する。ここでは、映像信号Ｖid-inで示される画像のうち、あるラインの表示内容が図９の（１）で示される内容、詳細には、ａからｄまでの列で白画素であり、ｅからｖまでの列で黒画素、ｗからｚまでの列で白画素であるものとする。なお、図９では省略しているが、ａ列の左側でも白画素が連続し、ｍおよびｎ列の間においても黒画素が連続し、ｚ列の右側でも黒画素が連続しているものとする。
このような画像では、境界が、ｄおよびｅ列の間と、ｖおよびｗ列の間との２箇所で検出される。このため、補正候補となる画素は、時間的な供給順序でみたときに、ｄおよびｅ列の間の境界では後側（空間的な配列でみると境界の右側）となるに対し、ｖおよびｗ列の間の境界では前側（空間的な配列でみると境界の左側）とになる。
そして、この例では、図９の（２）に示されるように、境界から補正候補とする画素数を「６」としたものである。

図１０は、境界の後側が補正候補となる場合の動作を示す図であり、図１１は、境界の前側が補正候補となる場合の動作を示す図である。
まず、図１０を参照して、境界の後側が補正候補となる場合の動作について説明する。
映像信号Ｖid-inは、ドットクロック信号Ｃlkにしたがって、ａ、ｂ、ｃ、…、列の順で供給される。
映像信号Ｄ1は、遅延回路３０８によって映像信号Ｖid-inに対してドットクロック信号Ｃlkの１周期分（１画素分）だけ遅延し、映像信号Ｄ2は、遅延回路３０９によって当該映像信号Ｄ1に対し、さらに１画素分だけ遅延する。
このように遅延した映像信号Ｄ1、Ｄ2において、映像信号Ｄ1のｅ列は階調範囲ａにあり、映像信号Ｄ2のｄ列は階調範囲ｂにあるので、判別部３１０は、これを第１の場合の境界と判別する。したがって、判別信号Ｊdgは、この境界を判別したタイミングから６画素分遅延したタイミング、すなわち、映像信号Ｄ8で示される画素が境界の前側で接するｄ列となるタイミングにてＨレベルとなる。カウンター３１１は、 判別信号ＪdgがＬレベルにたち下がってから、補正候補とする６画素分の期間においてカウント値Ｐcを「０」から「５」までアップカウントする。

このため、補正部３１５では、映像信号Ｄ8のうち、ｄ列の次のｅ列からｊ列までの６画素が補正候補となる。補正候補となったｅ列からｊ列までの６画素において階調レベルがｃを下回れば、階調レベルｃに置き換わり、ｃ以上であれば、映像信号Ｄ8の階調レベルが置き換わることはない。
なお、補正部３１５から出力される映像信号Ｖid-outは、置換を考慮して映像信号Ｄ8に対して１画素分だけ遅延して出力される。

次に、図１１を参照して、境界の前側が補正候補となる場合の動作について説明する。
映像信号Ｖid-inは、ドットクロック信号Ｃlkにしたがって、…、ｘ、ｙ、ｚ列の順で供給される。
映像信号Ｄ1は、映像信号Ｖid-inに対して１画素分だけ遅延し、映像信号Ｄ2は、遅延回路３０９によって当該映像信号Ｄ1に対し、さらに１画素分だけ遅延する。このように遅延した映像信号Ｄ1、Ｄ2において、映像信号Ｄ1のｗ列は階調範囲ｂにあり、映像信号Ｄ2のｖ列は階調範囲ａにあるので、判別部３１０は、これを第２の場合の境界と判別する。したがって、判別信号Ｊdgは、この境界を判別したタイミング、すなわち、映像信号Ｄ8で示される画素が第２の場合の境界から７画素前のｐ列となるタイミングにてＨレベルとなる。
カウンター３１１は、 判別信号ＪdgがＬレベルにたち下がってから、補正候補とする６画素分の期間においてカウント値Ｐcを「０」から「５」までアップカウントするので、補正部３１５では、映像信号Ｄ8のうち、ｐ列の次のｑ列からｖ列までの６画素が補正候補となる。補正候補となったｑ列からｖ列までの６画素において階調レベルがｃを下回れば、階調レベルｃに置き換わり、ｃ以上であれば、映像信号Ｄ8の階調レベルが置き換わることはない。

第１実施形態のように暗画素と明画素とが水平または垂直方向に隣接する部分を境界として検出する構成では、同行で隣接する画素同士、および、同列で隣接する画素同士で比較するので、特に境界検出部３０２の回路規模が大きくなりやすい。また、遅延回路３１２の遅延量もについても複数ライン分だけ必要となる。
これに対して、第２実施形態のように暗画素と明画素とが水平方向に隣接する部分を境界として検出する構成では、同行で隣接する画素同士を比較すればよく、遅延量もこの例では８画素分で済むので、回路規模を小さくすることが容易となる。

＜第２実施形態の応用・変形例＞
上述した第２実施形態では、補正候補とする画素数を「６」としたが、これに限られず、例えば図９の（３）に示されるように「１」としても良い。補正候補とする画素数を「１」とする場合、例えば補正部３１５では、カウント値Ｐcの有効値を「０」のみとし、判別部３１０では、第２の場合の境界を判別したときに、判別信号Ｊdgを、その判別時からドットクロック信号Ｃlkの５周期分だけ遅延させてＨレベルとする構成とする。
このような構成において、境界の後側が補正候補となる場合、図１２に示されるように、判別信号Ｊdgは、映像信号Ｄ8がｄ列となるタイミングにてＨレベルとなるので、カウント値Ｐcは、映像信号Ｄ8が境界の後側で接するｅ列となるタイミングにて「０」となる。このため、補正部３１５では、映像信号Ｄ8のうち、ｄ列の次のｅ列の画素のみが補正候補となる。
一方、境界の前側が補正候補となる場合、図１３に示されるように、判別信号Ｊdgは、映像信号Ｄ8がｕ列となるタイミングにてＨレベルとなるので、カウント値Ｐcは、映像信号Ｄ8が境界の前側で接するｖ列となるタイミングにて「０」となる。このため、補正部３１５では、映像信号Ｄ8のうち、ｕ列の次のｖ列の画素のみが補正候補となる。
なお、補正候補となったｅまたはｖ列は、その階調レベルがｃを下回れば、階調レベルｃに置き換わり、ｃ以上であれば、映像信号Ｄ8の階調レベルが置き換わることはない。
補正候補とする画素数については「１」、「６」以外に適宜設定可能である。

上述した各実施形態において、映像信号Ｖid-inは、画素の階調レベルを指定するものとしたが、液晶素子の印加電圧を直接的に指定するものとしても良い。映像信号Ｖid-inが液晶素子の印加電圧を指定する場合、指定される印加電圧によって境界を判別して、電圧を補正する構成とすれば良い。

各実施形態において、液晶素子１２０は、透過型に限られず、反射型であっても良い。さらに、液晶素子１２０は、ノーマリーブラックモードに限られず、例えばＴＮ方式として、電圧無印加時において液晶素子１２０が白状態となるノーマリーホワイトモードとしてもよい。ノーマリーホワイトモードとしたとき、液晶素子１２０の印加電圧と透過率との関係は、図４の（ｂ）に示されるようなＶ−Ｔ特性で表され、印加電圧が高くなるにつれて透過率が減少する。横電界の影響を受ける画素は、印加電圧が低い方の画素であることに変わりはないので、電圧Ｖcを下回る画素への印加電圧をＶcに置換する点は同様である。

＜電子機器＞
次に、上述した実施形態に係る液晶表示装置を用いた電子機器の一例として、液晶パネル１００をライトバルブとして用いた投射型表示装置（プロジェクター）について説明する。図１４は、このプロジェクターの構成を示す平面図である。
この図に示されるように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。

このプロジェクター２１００では、液晶パネル１００を含む液晶表示装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した液晶パネル１００と同様である。Ｒ色、Ｇ色、Ｂ色のそれぞれの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ１００Ｒ、１００Ｇおよび１００がそれぞれ駆動される構成となっている。ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ群２１１４によってカラー画像が投射されることとなる。

なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。

電子機器としては、図１４を参照して説明したプロジェクターの他にも、テレビジョンや、ビューファインダー型・モニタ直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、上記液晶表示装置が適用可能なのは言うまでもない。

１…液晶表示装置、３０…映像処理回路、１００…液晶パネル、１００ａ…素子基板、１００ｂ…対向基板、１０５…液晶、１０８…コモン電極、１１８…画素電極、１２０…液晶素子、３０２…境界検出部、３１４、３１５…補正部、３１６…Ｄ／Ａ変換器、２１００…プロジェクター

Claims (10)

1. 複数の画素を備えた液晶装置に用いられ、フレーム毎に前記複数の画素のそれぞれに表示する階調レベルを制御する信号を処理する信号処理装置であって、
   前記信号処理装置は、
   第２の基準階調レベルよりも高い階調レベルを表示する画素に隣り合う、第１の基準階調レベルよりも低い階調レベルを表示する画素について、前記第１の基準階調レベル以上且つ前記第２の基準階調レベルよりも低い階調レベルを表示するように補正する
   ことを特徴とする信号処理装置。
2. 複数の画素を備えた液晶装置に用いられ、フレーム毎に前記複数の画素のそれぞれに印加する電圧を制御する信号を処理する信号処理装置であって、
   前記信号処理装置は、
   第２の基準電圧よりも高い電圧を印加する画素に隣り合う、第１の基準電圧よりも低い電圧を印加する画素について、前記第１の基準電圧以上且つ前記第２の基準電圧よりも低い電圧を印加するように補正する
   ことを特徴とする信号処理装置。
3. 複数の画素を備えた液晶装置に用いられ、フレーム毎に前記複数の画素のそれぞれに表示する階調レベルを制御する信号を処理する信号処理装置であって、
   前記信号処理装置は、
   第４の基準階調レベルよりも高い階調レベルを表示する画素と第１の方向に隣り合う、第３の基準階調レベルよりも低い階調レベルを表示する第１の画素と、前記第１の画素と前記第１の方向に隣り合う第２の画素について、
   前記第１の画素ないし前記第２の画素が、前記第３の基準階調レベルよりも低い第５の基準階調レベルよりも低い階調レベルを表示する場合には、該当する前記第１の画素ないし前記第２の画素について、前記第５の基準階調レベル以上且つ前記第３の基準階調レベルよりも低い階調レベルを表示するように補正する
   ことを特徴とする信号処理装置。
4. 複数の画素を備えた液晶装置に用いられ、フレーム毎に前記複数の画素のそれぞれに印加する電圧を制御する信号を処理する信号処理装置であって、
   前記信号処理装置は、
   第４の基準電圧よりも高い電圧を印加する画素と第１の方向に隣り合う、第３の基準電圧よりも低い電圧を印加する第１の画素と、前記第１の画素と前記第１の方向に隣り合う第２の画素について、
   前記第１の画素ないし前記第２の画素に印加する電圧が、前記第３の基準電圧よりも低い第５の基準電圧よりも低い場合には、該当する前記第１の画素ないし前記第２の画素について、前記第５の基準電圧以上且つ前記第３の基準電圧よりも低い電圧を印加するように補正する
   ことを特徴とする信号処理装置。
5. 請求項１ないし４のいずれかに記載の信号処理装置を備えたことを特徴とする液晶表示装置。
6. 請求項５に記載の液晶表示装置を有することを特徴とする電子機器。
7. 複数の画素を備えた液晶装置に用いられ、フレーム毎に前記複数の画素のそれぞれに表示する階調レベルを制御する信号を処理する信号処理方法であって、
   前記信号処理方法は、
   第２の基準階調レベルよりも高い階調レベルを表示する画素に隣り合う、第１の基準階調レベルよりも低い階調レベルを表示する画素について、前記第１の基準階調レベル以上且つ前記第２の基準階調レベルよりも低い階調レベルを表示するように補正する
   ことを特徴とする信号処理方法。
8. 複数の画素を備えた液晶装置に用いられ、フレーム毎に前記複数の画素のそれぞれに印加する電圧を制御する信号を処理する信号処理方法であって、
   前記信号処理方法は、
   第２の基準電圧よりも高い電圧を印加する画素に隣り合う、第１の基準電圧よりも低い電圧を印加する画素について、前記第１の基準電圧以上且つ前記第２の基準電圧よりも低い電圧を印加するように補正する
   ことを特徴とする信号処理方法。
9. 複数の画素を備えた液晶装置に用いられ、フレーム毎に前記複数の画素のそれぞれに表示する階調レベルを制御する信号を処理する信号処理方法であって、
   前記信号処理方法は、
   第４の基準階調レベルよりも高い階調レベルを表示する画素と第１の方向に隣り合う、第３の基準階調レベルよりも低い階調レベルを表示する第１の画素と、前記第１の画素と前記第１の方向に隣り合う第２の画素について、
   前記第１の画素ないし前記第２の画素が、前記第３の基準階調レベルよりも低い第５の基準階調レベルよりも低い階調レベルを表示する場合には、該当する前記第１の画素ないし前記第２の画素について、前記第５の基準階調レベル以上且つ前記第３の基準階調レベルよりも低い階調レベルを表示するように補正する
   ことを特徴とする信号処理方法。
10. 複数の画素を備えた液晶装置に用いられ、フレーム毎に前記複数の画素のそれぞれに印加する電圧を制御する信号を処理する信号処理方法であって、
    前記信号処理方法は、
    第４の基準電圧よりも高い電圧を印加する画素と第１の方向に隣り合う、第３の基準電圧よりも低い電圧を印加する第１の画素と、前記第１の画素と前記第１の方向に隣り合う第２の画素について、
    前記第１の画素ないし前記第２の画素に印加する電圧が、前記第３の基準電圧よりも低い第５の基準電圧よりも低い場合には、該当する前記第１の画素ないし前記第２の画素について、前記第５の基準電圧以上且つ前記第３の基準電圧よりも低い電圧を印加するように補正する
    ことを特徴とする信号処理方法。

Images