JP2014149426A - 映像処理回路、映像処理方法及び電子機器 - Google Patents
映像処理回路、映像処理方法及び電子機器 Download PDFInfo
- Publication number
- JP2014149426A JP2014149426A JP2013018177A JP2013018177A JP2014149426A JP 2014149426 A JP2014149426 A JP 2014149426A JP 2013018177 A JP2013018177 A JP 2013018177A JP 2013018177 A JP2013018177 A JP 2013018177A JP 2014149426 A JP2014149426 A JP 2014149426A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- boundary
- applied voltage
- voltage
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】映像処理回路30は、各々が液晶素子を有する複数画素の各画素に対する印加電圧を、前記画素毎の印加電圧を指定した入力映像信号に基づいて規定する映像処理回路であって、現フレーム、及び、現フレームよりも前の前フレームの前記入力映像信号の各々において、前記印加電圧が第1電圧である第1画素と、前記印加電圧が前記第1電圧よりも高い第2電圧である第2画素との境界を検出する境界検出部と、現フレームの前記入力映像信号によって指定された前記画素毎の印加電圧を、前記境界検出部が検出した境界に生じる横電界を低減させるように、前フレームから現フレームにわたって移動した移動境界における補正強度を、その他の境界における補正強度よりも高くして補正する補正部とを備える。
【選択図】図1
Description
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、液晶の配向不良により生じる表示不具合が、移動しながら発生する場合であっても、その表示不具合をユーザーによって知覚されにくくすることである。
本発明によれば、第1画素と第2画素との境界に生じる横電界を低減させるための印加電圧の補正を行う場合に、前フレームから現フレームにわたって移動した移動境界における補正強度を、その他の境界における補正強度よりも高くすることにより、表示不具合の発生箇所同士が結びついて視認されるのを抑えることができるため、液晶の配向不良により生じる表示不具合が、移動しながら発生する場合であっても、その表示不具合をユーザーによって知覚されにくくすることができる。
本発明によれば、補正強度が高いほど、隣り合う第1画素と第2画素との電圧差を小さくする補正を行うため、表示不具合の発生箇所同士が結びついて視認されるのを抑えることができる。
本発明によれば、補正強度が高いほど隣り合う補正対象の画素数を多くする補正を行うため、表示不具合の発生箇所同士が結びついて視認されるのを抑えることができる。
本発明によれば、補正強度が高い場合に、隣り合う第1画素と第2画素との双方の印加電圧を補正するため、境界に生じる横電界を低減させるための補正を、各画素での印加電圧の変化を小さくして行うことができる。
本発明によれば、表示不具合の発生箇所同士の結びつきが特に視認されやすい、1フレームあたり1画素分だけ境界が移動する場合であっても、その表示不具合をユーザーによって知覚されにくくすることができる。
<第1実施形態>
図1は、本実施形態に係る映像処理回路を適用した液晶表示装置1の全体構成を示すブロック図である。図1に示すように、液晶表示装置1は、制御回路10と、液晶パネル100と、走査線駆動回路130と、データ線駆動回路140とを備える。
制御回路10には、入力映像信号Vid−inが同期信号Syncに同期して供給される。入力映像信号Vid−inは、液晶パネル100における各画素に対する印加電圧を指定するデジタルデータである。入力映像信号Vid−inは、同期信号Syncに含まれる垂直走査信号、水平走査信号およびドットクロック信号(いずれも図示省略)に従った走査の順番で供給される。
入力映像信号Vid−inは、例えば、上位装置から液晶表示装置1に供給された表示信号であって、各画素の階調値を示す表示信号を変換して得た信号である。液晶表示装置1では、例えば、図示せぬ処理回路によって、表示信号に対してガンマ補正等の所定の処理を行った後に、画素の階調値を電圧値に変換するテーブルを用いて、この表示信号を入力映像信号Vid−inに変換する。ただし、階調値に応じて画素の印加電圧が一意に定まるのであれば、入力映像信号Vid−inが各画素の階調値を指定する信号であってもよい。
なお、この実施形態では、走査線112を区別するために、図において上から順に1、2、3、…、(m−1)、m行目という呼び方をする場合がある。同様に、データ線114を区別するために、図において左から順に1、2、3、…、(n−1)、n列目という呼び方をする場合がある。
なお、図1において、素子基板100aの対向面は紙面裏側であるので、その対向面に設けられる走査線112、データ線114、TFT116および画素電極118については、破線で示すべきであるが、見難くなるのでそれぞれ実線で示す。
図2に示すように、液晶パネル100は、走査線112とデータ線114との交差に対応して、画素電極118とコモン電極108とで液晶105を挟持した液晶素子120が配列した構成である。図1では省略したが、液晶パネル100における等価回路では、実際には図2に示すように、液晶素子120に対して並列に補助容量(蓄積容量)125が設けられる。補助容量125は、一端が画素電極118に接続され、他端が容量線115に共通接続されている。容量線115は時間的に一定の電圧に保たれている。
ここで、走査線112がHレベルになると、その走査線にゲート電極が接続されたTFT116がオンとなり、画素電極118がデータ線114に接続される。このため、走査線112がHレベルであるときに、データ線114にデータ信号Vxに応じた電圧のデータ信号を供給すると、そのデータ信号は、オンしたTFT116を介して画素電極118に印加される。走査線112がLレベルになると、TFT116はオフするが、画素電極118に印加された電圧は、液晶素子120の容量及び補助容量125によって保持される。
液晶素子120では、画素電極118およびコモン電極108によって生じる電界に応じて液晶105の分子配向状態が変化する。このため、液晶素子120は、透過型であれば、印加・保持電圧に応じた透過率となる。液晶パネル100では、液晶素子120毎に透過率が変化するので、液晶素子120が画素に相当する。そして、この画素の配列領域が表示領域101となる。
なお、本実施形態においては、液晶105をVA(Vertical Alignment)方式として、液晶素子120が電圧無印加時において黒状態となるノーマリーブラックモードとする。
走査線駆動回路130は、走査制御回路20による制御信号Yctrにしたがって、1、2、3、…、m行目の走査線112に、走査信号Y1、Y2、Y3、…、Ymを供給する。詳細には、走査線駆動回路130は、走査線112をフレームにわたって1、2、3、…、(m−1)、m行目という順番で選択するとともに、選択した走査線への走査信号をHレベルの選択電圧とし、それ以外の走査線への走査信号をLレベルの非選択電圧とする。
なお、フレームとは、液晶パネル100を駆動することによって、画像の1コマ分を表示させるのに要する期間をいい、同期信号Syncに含まれる垂直走査信号の周波数が60Hzであれば、その逆数である16.7ミリ秒である。
なお、この実施形態において、電圧については、液晶素子120の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子120の印加電圧は、コモン電極108の電圧LCcomと画素電極118との電圧差であり、他の電圧と区別するためである。
ここで、横電界の影響を受ける場合とは、互いに隣り合う画素電極同士の電圧差が大きくなる場合であり、これは、表示しようとする画像において比較的暗い暗画素(第1画素)と、比較的明るい明画素(第2画素)とが隣り合う場合である。本実施形態では、暗画素は、印加電圧(第1電圧)がノーマリーブラックモードにおける黒レベルの電圧であるVth1(第1閾値電圧)を下回る液晶素子120の画素のことである。明画素とは、印加電圧(第2電圧)がノーマリーブラックモードにおける黒レベルの電圧であるVth2(第2閾値電圧。ただし、Vth2>Vth1)を上回る液晶素子120の画素のことである。Vth1は、例えば、液晶素子の相対透過率を10%とさせる光学的閾値電圧である。Vth2は、例えば、液晶素子の相対透過率を90%とさせる光学的飽和電圧である。ただし、Vth1及びVth2の値は、他の相対透過率に対応した電圧であってもよい。
図14(a)に示すように、画像の動きがない場合には、(N−1)フレーム及びNフレームの各々で、リバースチルトドメインに起因する表示不具合が、同一箇所に発生する。一方で、図14(b)に示すように、画像に動きがある場合には、この画像の動きに伴って明画素と暗画素との境界も移動するため、(N−1)フレームとNフレームとでは、リバースチルトドメインに起因する表示不具合の発生箇所が異なる。図14(b)に示す例では、(N−1)フレームからNフレーム(つまり現フレーム)にわたって1画素分だけ境界が移動しているが、各フレームの表示不具合の発生箇所同士が相互に結びついて視認されるため、その表示不具合の発生がユーザーによって特に知覚されやすい。明画素を背景として暗画素が連続する画像パターンがフレーム毎に1画素ずつ移動する場合に、その画像パターンの動きの後縁部において、暗画素から明画素に変化すべき画素がリバースチルトドメインの発生によって明画素にならないため、この表示不具合が顕在化する。
本実施形態の映像処理回路30は、境界の移動の仕方に応じて、リバースチルトドメインに起因する表示不具合がユーザーによって知覚されにくくするための映像処理を、入力映像信号Vid−inに対して施して、液晶素子120に対する印加電圧を補正する。
遅延回路31は、FIFO(First In First Out:先入れ先出し)メモリーや多段のラッチ回路等を有し、供給された入力映像信号Vid−inを蓄積して、所定時間経過後に読み出して、映像信号Vid−dとして出力する。
なお、遅延回路31における蓄積及び読出は、走査制御回路20によって制御される。
境界検出部33は、(N−1)フレームからNフレームにわたって1画素分だけ移動した境界(以下「移動境界」という。)の位置情報と、移動境界以外の境界の位置情報とを、各々を区別可能な形式で出力する。移動境界は、本実施形態では、(N−1)フレームからNフレームにわたって、境界の延伸方向の直交方向に移動した境界と、境界の延伸方向に移動した境界とを含むものとする。移動境界以外の境界は、具体的には、Nフレームと(N−1)フレームとで同じ位置にある境界、及び、2画素分以上移動した境界を含む。
ここにおいて、第1補正係数αが1よりも大きい値であるため、補正値演算部35は、第1補正係数αの乗算によって、補正値を大きくする。
一方で、補正部36は、境界検出部33により検出された境界に隣り合わない画素については、映像信号Vid−dをそのまま、映像信号Vid−outとして出力する。
なお、コモン電極108に印加される電圧LCcomは、基準電圧とほぼ同電圧と考えてよいが、nチャネル型のTFT116のオフリーク等を考慮して、基準電圧よりも低位となるように調整されることがある。
映像処理回路30は、入力映像信号Vid−inによって印加電圧が指定された各画素に着目して、図5に示す処理ステップを実行する。
一方で、映像処理回路30は、着目画素に接する境界が移動境界以外の境界であると判断した場合には(ステップS4;NO)、ステップS3の処理で算出したΔV×βの値である補正値ΔRE2を用いて、着目画素の印加電圧を補正した映像信号Vid−outを算出し、データ信号Vxを出力する(ステップS6、S7)。
すなわち、移動境界BNaに接する画素の印加電圧の方が、境界BNbに接する画素の印加電圧に比べて、補正による電圧変化が大きく補正強度が高いため、横電界の低減効果も高くなっている。
ここにおいて、移動境界BNa及び境界BNbの双方に接する画素については、リバースチルトドメインによる表示不具合の発生の抑制を優先させる理由で、映像処理回路30は、移動境界BNaに基づいて補正値を算出する。各印加電圧と透過率との関係は、図3に示したとおりである。
なお、ステップS1の処理で、映像処理回路30が着目画素に接する境界を検出しなかった場合には(ステップS1;NO)、映像信号Vid−dを補正せずに、ステップS7の処理を実行する。
図8(a)、(b)に示すように印加電圧が補正された場合、元々表示不具合がユーザーにより知覚されにくいという理由で、移動境界以外の境界に接する暗画素又は明画素のどちらか一方だけしか補正されない。これにより、リバースチルトドメインの発生に起因した表示不具合の発生を抑えつつも、補正による表示変化がユーザーに知覚されるのを抑制することができる。
次に、本発明の第2実施形態について説明する。
この実施形態でも、映像処理回路30は、前フレームから現フレームにわたって移動した移動境界に接する暗画素及び明画素の印加電圧を補正する場合に、横電界を低減させるために行う補正の強度を、移動境界以外の境界の場合の補正強度よりも高くする。上述した第1実施形態と異なる点は、この実施形態の映像処理回路30が、補正強度に応じて、補正画素数を異ならせる点にある。
以下の説明において、第1実施形態と同じ構成要素及び処理ステップについては同一の符号を付して表し、その説明を省略する。また、この実施形態の液晶表示装置1のハードウェア構成は、第1実施形態の構成と同じでよいから、その説明を省略する。
ただし、補正値演算部35は、補正値を算出する際に第1補正係数αを乗算する処理を行わず、電圧差Δに第2補正係数βを乗算して補正値ΔRE2を算出する。
映像処理回路30は、上述した第1実施形態と同様にして、ステップS1〜S3の処理を実行すると、着目画素に接する境界が移動境界かどうかを判断する(ステップS4)。映像処理回路30は、着目画素に接する境界が移動境界であると判断した場合には(ステップS4;YES)、補正対象の画素である補正画素を設定する(ステップS11)。ここでは、映像処理回路30(補正部36)は、移動境界BNaから見て、この境界に接する暗画素の方向に連続する3個の暗画素を補正画素として設定し、且つ、移動境界BNaから見て、この境界に接する明画素の方向に連続する3個の明画素を補正画素として設定する。
そして、映像処理回路30は、ステップS6、S7の処理を実行して、着目画素の映像信号Vid−dを補正し、データ信号Vxを出力する。
次に、映像処理回路30は、着目画素が補正画素かどうかを判断する(ステップS12)。ここで、映像処理回路30は、着目画素がステップS11の処理で設定した補正画素であると判断した場合には(ステップS12;YES)、ステップS6の処理に進んで着目画素の印加電圧を補正し、ステップS7の処理でデータ信号Vxを出力する。一方、映像処理回路30は、着目画素が境界に接しておらず、且つ、ステップS11の処理で設定した補正画素でないと判断した場合には(ステップS12;NO)、着目画素の印加電圧を補正しないで、ステップS7の処理でデータ信号Vxを出力する。
また、映像処理回路30は、ステップS4の処理で移動境界以外の境界と判断した場合には(ステップS4;NO)、ステップS6の処理に進んで、上述した第1実施形態と同様、境界に接する暗画素及び明画素の印加電圧を補正する。
移動境界BNaを検出した場合の補正画素数が、境界BNbを検出した場合の補正画素数に比べて多くなることにより、境界に接しない画素によっても、境界に生じる横電界の低減効果を奏するため、横電界の低減効果は高くなる。
以上の動作説明では、映像処理回路30は、移動境界BNaを検出した場合の補正画素を、暗画素及び明画素のそれぞれについて3個とし、境界BNbを検出した場合の補正画素を、暗画素及び明画素のそれぞれについて1個としているが、移動境界BNaを検出した場合の方の補正画素数を多くする限りは、これ以外の個数としてもよい。また、暗画素と明画素との補正画素数が同じでなくてもよく、それぞれ異ならせてもよい。
また、映像処理回路30は、上述した第1実施形態のように、補正強度に応じて補正後の印加電圧を異ならせる構成と併用して、補正強度に応じて補正画素数を異ならせてもよい。
また、境界BNbに接する暗画素及び明画素のうち、明画素の印加電圧を補正し、暗画素の印加電圧を補正しないようにしてもよいが、ここでは、図10の場合と同じデータ信号Vxとなるので、図示を省略する。
本発明は、上述した実施形態と異なる形態で実施することが可能である。また、以下に示す変形例は、各々を適宜に組み合わせてもよい。
(変形例1)
上述した各実施形態において、映像処理回路30は、前フレームから現フレームにわたって1画素分だけ移動する境界を移動境界としていたが、2画素分以上移動する境界を移動境界に含めてもよい。前フレームから現フレームにわたって2画素分以上移動する境界については、リバースチルトドメインが発生する画素が離散的となるので、表示不具合が視覚的に目立たないと考えられるが、静止している場合に比べれば、ユーザーに知覚されやすいと考えられるからである。
この場合、映像処理回路30は、前フレームから現フレームにわたって1画素分だけ移動する移動境界を検出した場合と、2画素分以上移動する移動境界を検出した場合とで、補正強度を同一にしてもよいし、異ならせてもよい。補正強度を異ならせる場合、映像処理回路30は、前フレームから現フレームにわたって移動する画素数分が小さいほど補正強度を高くする。例えば、1画素分移動、2画素分以上移動、移動なし、という順で、補正強度を高くすることが考えられる。
また、補正後の液晶素子120の印加電圧の決定の仕方について、補正部36は、演算式を用いて補正値を算出するのではなく、例えば、ルックアップテーブルを参照して補正値を算出してもよい。
上述した各実施形態において、映像処理回路30は、境界を挟んで隣り合う暗画素及び明画素の双方の印加電圧を補正していたが、境界を挟んで隣り合う暗画素又は明画素の印加電圧を補正してもよい。この場合も、映像処理回路30は、着目画素が移動境界に接するかどうかに応じて、補正強度を異ならせるとよい。
本発明における印加電圧の補正は、補正強度が高いほど横電界の低減効果が高くなる(つまり横電界が弱くなる)ように行われればよく、その具体的な補正方法については種々の変形が可能である。
映像処理回路30は、液晶素子120における液晶分子のチルト方位角及びチルト角に基づいて、印加電圧を補正する画素を決定してもよい。液晶分子の初期配向状態を考慮して検討すると、暗画素と明画素との位置関係によって、リバースチルトドメインが発生する場合と発生しない場合とがあるためである。
図12に示すように、VA方式の液晶分子は、画素電極118とコモン電極108との電圧差(液晶素子の印加電圧)がゼロである状態において、チルト角がθa、チルト方位角がθb(=45度)で、初期配向しているものとする。ここで、リバースチルトドメインは、上述したように画素電極118同士の横電界に起因して発生することから、画素電極118が設けられた素子基板100aの側における液晶分子の振る舞いが問題となる。このため、液晶分子のチルト方位角およびチルト角については、画素電極118(素子基板100a)の側を基準にして規定する。
このようにして、境界検出部33は、暗画素と明画素との境界の一部の境界であって、液晶105のチルト方位で定まる境界を検出する。
液晶表示装置1は、1フレームを複数フィールドに分割し、分割した各フィールドでデータ信号を書き込む、いわゆる倍速駆動(例えば4倍速駆動)の構成を有していてもよい。この場合に、映像処理回路30は、1フレームに含まれる複数フィールドで、各画素の印加電圧を同じ補正強度で補正してもよいし、1フレームに含まれる複数フィールドの少なくとも一部で、補正強度を異ならせてもよい。
このように、映像処理回路30は、1コマ分の入力映像信号Vid−inに対応した表示期間(例えば、複数フレーム期間)内で補正強度を異ならせることも可能である。
上述した各実施形態では、液晶105にVA方式を用いた例について説明したがTN(Twisted Nematic)方式としてもよい。ノーマリーホワイトの液晶パネルの場合、液晶素子120に印加する電圧と透過率との関係が、ノーマリーブラックのパネルの場合とは逆となり、透過率が低い場合ほど、液晶素子120に印加されるべき電圧が大きくなる。
上述した各実施形態において、液晶素子120は、透過型に限られず、反射型であってもよい。
暗画素及び明画素は、上述した実施形態の条件以外の条件によって決められてもよい。例えば、液晶素子120の印加電圧が予め決められた閾値(第3閾値電圧)以上である画素を暗画素とし、液晶素子120の印加電圧がこの閾値よりも大きい閾値(第4閾値電圧)以上である画素を明画素としてもよい。また、隣り合う画素の印加電圧の差(電圧差ΔV)が閾値以上である場合に、高電位側の画素を明画素とし、低電位側の画素を暗画素としてもよい。
暗画素及び明画素は、隣り合う2つの画素であって、液晶素子120の或る印加電圧を指定する画素と、液晶素子120に対してこれよりも大きい印加電圧を指定する画素との組み合わせで構成されればよく、それ以外の条件については変更されてもよい。
上述した各実施形態の液晶表示装置1が、R(赤)色、G(緑)色、B(青)色といった複数の色成分の画像を表示可能である場合、色成分毎に補正強度を異ならせてもよい。例えばG色は、R色及びB色に比べて補正による映像信号の変化がユーザーに知覚されにくいので、映像処理回路30は補正強度を高くしてもよい。
次に、上述した各実施形態に係る液晶表示装置を用いた電子機器の一例として、液晶パネル100をライトバルブとして用いた投射型表示装置(プロジェクター)について説明する。図13は、このプロジェクターの構成を示す平面図である。
図13に示すように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106及び2枚のダイクロイックミラー2108によってR色、G色、B色の3原色に分離されて、各原色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123及び出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色及びB色の光は90度に屈折する一方、G色の光は直進する。したがって、各原色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。
Claims (7)
- 各々が液晶素子を有する複数画素の各画素に対する印加電圧を、前記画素毎の印加電圧を指定した入力映像信号に基づいて規定する映像処理回路であって、
現フレーム、及び、現フレームよりも前の前フレームの前記入力映像信号の各々において、前記印加電圧が第1電圧である第1画素と、前記印加電圧が前記第1電圧よりも高い第2電圧である第2画素との境界を検出する境界検出部と、
現フレームの前記入力映像信号によって指定された前記画素毎の印加電圧を、前記境界検出部が検出した境界に生じる横電界を低減させるように、前フレームから現フレームにわたって移動した移動境界における補正強度を、その他の境界における補正強度よりも高くして補正する補正部と
を備える映像処理回路。 - 前記補正部は、
前記補正強度が高いほど、補正による前記印加電圧の変化を大きくする
請求項1に記載の映像処理回路。 - 前記補正部は、
前記補正強度が高いほど、補正により前記印加電圧を変化させる画素数を多くする
請求項1又は2に記載の映像処理回路。 - 前記補正部は、
前記移動境界に接する前記第1画素及び前記第2画素の前記印加電圧を補正し、
前記その他の境界に接する前記第1画素又は前記第2画素の前記印加電圧を補正する
請求項1から3のいずれか1項に記載の映像処理回路。 - 前記移動境界は、
前フレームから現フレームにわたって1画素分だけ移動した境界である
請求項1から4のいずれか1項に記載の映像処理回路。 - 各々が液晶素子を有する複数画素の各画素に対する印加電圧を、前記画素毎の印加電圧を指定した入力映像信号に基づいて規定する映像処理方法であって、
現フレーム、及び、現フレームよりも前の前フレームの前記入力映像信号の各々において、前記印加電圧が第1電圧である第1画素と、前記印加電圧が前記第1電圧よりも高い第2電圧である第2画素との境界を検出し、
現フレームの前記入力映像信号によって指定された前記画素毎の印加電圧を、検出した前記境界に生じる横電界を低減させるように、前フレームから現フレームにわたって移動した移動境界における補正強度を、その他の境界における補正強度よりも高くして補正する
映像処理方法。 - 各々が液晶素子を有する複数画素を含む液晶パネルと、
前記複数画素の各画素に対する印加電圧を、前記画素毎の印加電圧を指定した入力映像信号に基づいて規定する映像処理回路と
を備え、
前記映像処理回路が、
現フレーム、及び、現フレームよりも前の前フレームの前記入力映像信号の各々において、前記印加電圧が第1電圧である第1画素と、前記印加電圧が前記第1電圧よりも高い第2電圧である第2画素との境界を検出する境界検出部と、
現フレームの前記入力映像信号によって指定された前記画素毎の印加電圧を、前記境界検出部が検出した境界に生じる横電界を低減させるように、前フレームから現フレームにわたって移動した移動境界における補正強度を、その他の境界における補正強度よりも高くして補正する補正部と
を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013018177A JP2014149426A (ja) | 2013-02-01 | 2013-02-01 | 映像処理回路、映像処理方法及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013018177A JP2014149426A (ja) | 2013-02-01 | 2013-02-01 | 映像処理回路、映像処理方法及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014149426A true JP2014149426A (ja) | 2014-08-21 |
Family
ID=51572439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013018177A Withdrawn JP2014149426A (ja) | 2013-02-01 | 2013-02-01 | 映像処理回路、映像処理方法及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014149426A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009104053A (ja) * | 2007-10-25 | 2009-05-14 | Seiko Epson Corp | 駆動装置及び駆動方法、並びに電気光学装置及び電子機器 |
JP2011053390A (ja) * | 2009-09-01 | 2011-03-17 | Seiko Epson Corp | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP2011145501A (ja) * | 2010-01-15 | 2011-07-28 | Seiko Epson Corp | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP2011170235A (ja) * | 2010-02-22 | 2011-09-01 | Seiko Epson Corp | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP2011175199A (ja) * | 2010-02-25 | 2011-09-08 | Seiko Epson Corp | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP2012252206A (ja) * | 2011-06-03 | 2012-12-20 | Seiko Epson Corp | 表示制御回路、表示制御方法、電気光学装置及び電子機器 |
JP2013003493A (ja) * | 2011-06-21 | 2013-01-07 | Seiko Epson Corp | 制御装置、電気光学装置および電子機器 |
-
2013
- 2013-02-01 JP JP2013018177A patent/JP2014149426A/ja not_active Withdrawn
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009104053A (ja) * | 2007-10-25 | 2009-05-14 | Seiko Epson Corp | 駆動装置及び駆動方法、並びに電気光学装置及び電子機器 |
JP2011053390A (ja) * | 2009-09-01 | 2011-03-17 | Seiko Epson Corp | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP2011145501A (ja) * | 2010-01-15 | 2011-07-28 | Seiko Epson Corp | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP2011170235A (ja) * | 2010-02-22 | 2011-09-01 | Seiko Epson Corp | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP2011175199A (ja) * | 2010-02-25 | 2011-09-08 | Seiko Epson Corp | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP2012252206A (ja) * | 2011-06-03 | 2012-12-20 | Seiko Epson Corp | 表示制御回路、表示制御方法、電気光学装置及び電子機器 |
JP2013003493A (ja) * | 2011-06-21 | 2013-01-07 | Seiko Epson Corp | 制御装置、電気光学装置および電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5229162B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5381807B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
US10250780B2 (en) | Video processing method, video processing circuit, liquid crystal display, and electronic apparatus | |
JP5598014B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5370169B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5556234B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP6078959B2 (ja) | 映像処理回路、映像処理方法および電子機器 | |
JP5370214B2 (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP6051544B2 (ja) | 画像処理回路、液晶表示装置、電子機器及び画像処理方法 | |
JP5454092B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP6078965B2 (ja) | 映像処理回路、映像処理方法及び電子機器 | |
JP5903954B2 (ja) | 映像処理回路、映像処理方法および電子機器 | |
JP6233047B2 (ja) | 映像処理回路、映像処理方法、電気光学装置及び電子機器 | |
JP6083111B2 (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP2012113226A (ja) | 映像処理方法、映像処理回路、液晶表示装置および電子機器 | |
JP5574000B2 (ja) | 信号処理装置、液晶表示装置、電子機器および信号処理方法 | |
JP2014149426A (ja) | 映像処理回路、映像処理方法及び電子機器 | |
JP6191150B2 (ja) | 映像処理回路、映像処理方法及び電子機器 | |
JP5510580B2 (ja) | 信号処理装置、信号処理方法、液晶表示装置および電子機器 | |
JP2013156368A (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP6398162B2 (ja) | 画像処理回路、電気光学装置及び電子機器 | |
JP2014137436A (ja) | 画像処理回路、画像処理方法及び電子機器 | |
JP2013190630A (ja) | 画像処理回路、電子機器及び画像処理方法 | |
JP2015075698A (ja) | 電気光学装置及び電子機器 | |
JP2014219686A (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150109 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151130 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160609 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161004 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20161108 |