JP2015075698A - 電気光学装置及び電子機器 - Google Patents
電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2015075698A JP2015075698A JP2013212973A JP2013212973A JP2015075698A JP 2015075698 A JP2015075698 A JP 2015075698A JP 2013212973 A JP2013212973 A JP 2013212973A JP 2013212973 A JP2013212973 A JP 2013212973A JP 2015075698 A JP2015075698 A JP 2015075698A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- sub
- voltage
- unit
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】画素単位の印加電圧を指定した映像信号に基づいて液晶パネルを駆動する場合に、リバースチルトドメインを抑制するための印加電圧の補正を原因とした表示画像の変化を少なくする。【解決手段】電気光学装置1は、第1サブ画素と第2サブ画素とを含む単位画素を備えた液晶パネル100と、前記単位画素毎の印加電圧を指定した入力映像信号Vid−inに基づいて、前記印加電圧に所定の差がある、隣り合う2つの単位画素間の境界を検出する境界検出部と、液晶パネル100を駆動する駆動部であって、前記単位画素に含まれる前記第1サブ画素に対し、前記映像信号で指定された第1電圧を印加し、前記単位画素に含まれる前記第2サブ画素に対し、当該第2サブ画素が前記境界検出部により検出された境界に接する場合に、前記差を小さくする第2電圧を印加し、当該第2電圧を印加しない場合に、前記第1電圧を印加する駆動部とを備える。【選択図】図1
Description
本発明は、液晶の配向不良により生じる表示不具合の発生を抑える技術に関する。
液晶パネルは、画素毎に設けられた画素電極と、複数画素で共通に設けられたコモン電極とで液晶を挟持した構成である。この液晶パネルでは、隣り合う画素電極同士で生じる横電界に起因して、液晶の配向不良(リバースチルトドメイン)が発生し、これが表示不具合の発生の原因となることがある。この種の表示不具合の発生を抑える技術が、特許文献1から特許文献3に開示されている。特許文献1は、リバースチルトドメインの発生容易と判断される場合には、液晶パネル駆動部へ高階調値の信号が出力されないように、信号出力を制限することを開示している。特許文献2は、横電界が強く掛かる画素のうち、無機配向膜の蒸着方向によって画質不良が発生しやすい画素に生じる横電界を低減させるように、リバースチルトによる輝度変化を見込んで画素の駆動電圧を補正することを開示している。特許文献3は、映像信号において暗画素と明画素とが隣り合った場合に、暗画素に指定された印加電圧を高くする補正を少なくとも行うことを開示している。
特許文献1から特許文献3に記載の技術では、隣り合う2つの画素間の電圧差を小さくするために、印加電圧の補正の要否を画素単位で判定し、補正を要すると判定した画素に指定された印加電圧を補正する。しかし、リバースチルトドメインは、1画素の領域の全体で発生するのではなく、1画素の一部の領域のみで発生することが多い。このため、特許文献1から特許文献3に記載の技術では、1画素の領域のうちのリバースチルトドメインが発生しない領域も含めて、印加電圧の補正を行うこととなる。この場合、リバースチルトドメインの抑制に寄与しない電圧の変化を原因として、表示画像の変化が目立ちやすくなることがある。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、画素単位の印加電圧を指定した映像信号に基づいて液晶パネルを駆動する場合に、リバースチルトドメインを抑制するための印加電圧の補正を原因とした表示画像の変化を少なくすることである。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、画素単位の印加電圧を指定した映像信号に基づいて液晶パネルを駆動する場合に、リバースチルトドメインを抑制するための印加電圧の補正を原因とした表示画像の変化を少なくすることである。
上記目的を達成するために、本発明に係る電気光学装置は、第1サブ画素と第2サブ画素とを含む単位画素を備えた液晶パネルと、前記単位画素毎に印加電圧を指定した映像信号に基づいて、前記印加電圧に所定の差がある、隣り合う2つの単位画素間の境界を検出する境界検出部と、前記液晶パネルを駆動する駆動部であって、前記単位画素に含まれる前記第1サブ画素に対し、前記映像信号で指定された第1電圧を印加し、前記単位画素に含まれる前記第2サブ画素に対し、当該第2サブ画素が前記境界検出部により検出された境界に接する場合に、前記差を小さくする第2電圧を印加し、当該第2電圧を印加しない場合に、前記第1電圧を印加する駆動部とを備える。
本発明では、映像信号で指定された印加電圧に所定の差がある、隣り合う2つの単位画素において、これらの2つの単位画素間の境界に接する第2サブ画素に対しては、前記差を小さくする第2電圧を印加し、他の第2サブ画素及び第1サブ画素に対しては、映像信号で指定された第1電圧を印加する。このため、本発明によれば、画素単位の印加電圧を指定した映像信号に基づいて液晶パネルを駆動する場合に、リバースチルトドメインを抑制するための印加電圧の補正を原因とした表示画像の変化を少なくすることができる。
本発明では、映像信号で指定された印加電圧に所定の差がある、隣り合う2つの単位画素において、これらの2つの単位画素間の境界に接する第2サブ画素に対しては、前記差を小さくする第2電圧を印加し、他の第2サブ画素及び第1サブ画素に対しては、映像信号で指定された第1電圧を印加する。このため、本発明によれば、画素単位の印加電圧を指定した映像信号に基づいて液晶パネルを駆動する場合に、リバースチルトドメインを抑制するための印加電圧の補正を原因とした表示画像の変化を少なくすることができる。
本発明に係る電気光学装置において、前記液晶パネルは、所定方向に沿って前記第1サブ画素及び前記第2サブ画素が配列し、前記第2サブ画素は、前記所定方向において、前記第1サブ画素よりも小さいサイズとしてもよい。
この発明によれば、第2電圧を印加する第2サブ画素が、第1電圧を印加する第1サブ画素よりも小さいサイズであるため、リバースチルトドメインの抑制に寄与しない電圧の変化による表示画像の変化を少なくすることができる。
この発明によれば、第2電圧を印加する第2サブ画素が、第1電圧を印加する第1サブ画素よりも小さいサイズであるため、リバースチルトドメインの抑制に寄与しない電圧の変化による表示画像の変化を少なくすることができる。
本発明に係る電気光学装置において、前記第2サブ画素は、前記所定方向において、リバースチルトドメインが発生する領域に応じたサイズとしてもよい。
この発明によれば、第2電圧を印加する第2サブ画素が、リバースチルトドメインが発生する領域に応じたサイズであるため、リバースチルトドメインの抑制に寄与しない電圧の変化による表示画像の変化を少なくすることができる。
この発明によれば、第2電圧を印加する第2サブ画素が、リバースチルトドメインが発生する領域に応じたサイズであるため、リバースチルトドメインの抑制に寄与しない電圧の変化による表示画像の変化を少なくすることができる。
本発明に係る電気光学装置において、前記第2サブ画素は、前記液晶パネルにおける液晶のチルト方位に応じて、前記第1サブ画素の少なくとも二辺に沿って配置されてもよい。
この発明によれば、液晶のチルト方位に応じて、リバースチルトドメインが発生することがある領域に第2サブ画素が配置されるので、リバースチルトドメインの抑制に寄与しない電圧の変化による表示画像の変化を少なくすることができる。
この発明によれば、液晶のチルト方位に応じて、リバースチルトドメインが発生することがある領域に第2サブ画素が配置されるので、リバースチルトドメインの抑制に寄与しない電圧の変化による表示画像の変化を少なくすることができる。
本発明に係る電気光学装置において、前記第2サブ画素は、前記辺毎に独立して配置されてもよい。
この発明によれば、第1サブ画素の辺毎に第2サブ画素が独立して配置されるので、リバースチルトドメインの抑制に寄与しない電圧の変化による表示画像の変化を少なくすることができる。
この発明によれば、第1サブ画素の辺毎に第2サブ画素が独立して配置されるので、リバースチルトドメインの抑制に寄与しない電圧の変化による表示画像の変化を少なくすることができる。
本発明に係る電気光学装置において、前記第2サブ画素が前記境界に接する前記単位画素に指定された前記印加電圧を、前記差に応じて補正する補正部を備え、前記駆動部は、前記補正部による補正後の印加電圧を、前記第2電圧としてもよい。
この発明によれば、リバースチルトドメインの発生しやすさに応じて、映像信号で指定された印加電圧を補正した第2電圧を、第2サブ画素に印加することができる。
この発明によれば、リバースチルトドメインの発生しやすさに応じて、映像信号で指定された印加電圧を補正した第2電圧を、第2サブ画素に印加することができる。
本発明に係る電気光学装置において、複数の走査線と、複数のデータ線とを備え、前記単位画素は、前記走査線と前記データ線との交差に対応して配置され、前記第1サブ画素が第1のデータ線と接続され、前記第2サブ画素が第2のデータ線と接続され、前記駆動部は、前記複数の走査線を所定の順番で選択し、選択した走査線に対応した前記単位画素に含まれる前記第1サブ画素に対し、前記第1のデータ線を介して前記第1電圧を印加し、選択した走査線に対応する前記単位画素に含まれる、前記境界に接する前記第2サブ画素に対し、前記第2のデータ線を介して前記第1電圧又は前記第2電圧を印加する
ようにしてもよい。
この発明によれば、線順次で液晶パネルを駆動する場合に、一の単位画素に対応する第1のデータ線を介して第1サブ画素に映像信号で指定された電圧を印加し、第2のデータ線を介して第2サブ画素に電圧を印加することができる。
ようにしてもよい。
この発明によれば、線順次で液晶パネルを駆動する場合に、一の単位画素に対応する第1のデータ線を介して第1サブ画素に映像信号で指定された電圧を印加し、第2のデータ線を介して第2サブ画素に電圧を印加することができる。
また、上記目的を達成するために、本発明に係る電気光学装置は、第1サブ画素と第2サブ画素とを含む単位画素を備えた液晶パネルと、前記単位画素毎に印加電圧を指定した映像信号に基づいて、前記印加電圧に所定の差がある、隣り合う2つの単位画素を検出する検出部と、前記液晶パネルを駆動する駆動部であって、前記単位画素に含まれる前記第1サブ画素に対し、前記映像信号で指定された第1電圧を印加し、前記単位画素に含まれる前記第2サブ画素に対し、当該第2サブ画素が前記検出部により検出された隣り合う2つの単位画素の各第1サブ画素の間に配置される場合に、前記差を小さくする第2電圧を印加し、当該第2電圧を印加しない場合に、前記第1電圧を印加する駆動部とを備える。
本発明では、映像信号で指定された印加電圧に所定の差がある、隣り合う2つの単位画素において、これらの2つの単位画素のそれぞれの第1サブ画素の間に配置された第2サブ画素に対しては、前記差を小さくする第2電圧を印加し、他の第2サブ画素及び第1サブ画素に対しては、映像信号で指定された第1電圧を印加する。このため、本発明によれば、画素単位の印加電圧を指定した映像信号に基づいて液晶パネルを駆動する場合に、リバースチルトドメインを抑制するための印加電圧の補正を原因とした表示画像の変化を少なくすることができる。
本発明では、映像信号で指定された印加電圧に所定の差がある、隣り合う2つの単位画素において、これらの2つの単位画素のそれぞれの第1サブ画素の間に配置された第2サブ画素に対しては、前記差を小さくする第2電圧を印加し、他の第2サブ画素及び第1サブ画素に対しては、映像信号で指定された第1電圧を印加する。このため、本発明によれば、画素単位の印加電圧を指定した映像信号に基づいて液晶パネルを駆動する場合に、リバースチルトドメインを抑制するための印加電圧の補正を原因とした表示画像の変化を少なくすることができる。
なお、本発明は、電気光学装置ほか、当該電気光学装置を備えた電子機器としても観念することが可能である。
以下、本発明の実施の形態について図面を参照しつつ説明する。
図1は、本発明の一実施形態に係る電気光学装置1の全体構成を示すブロック図である。図1に示すように、電気光学装置1は、制御回路10と、液晶パネル100と、走査線駆動回路130と、データ線駆動回路140とを備える。
制御回路10には、入力映像信号Vid−inが同期信号Syncに同期して入力される。入力映像信号Vid−inは、液晶パネル100が備える画素単位で(後述する単位画素110毎に)印加電圧を指定したデジタルデータである。入力映像信号Vid−inは、同期信号Syncに含まれる垂直走査信号、水平走査信号及びドットクロック信号(いずれも図示省略)に従った走査の順番で供給される。
図1は、本発明の一実施形態に係る電気光学装置1の全体構成を示すブロック図である。図1に示すように、電気光学装置1は、制御回路10と、液晶パネル100と、走査線駆動回路130と、データ線駆動回路140とを備える。
制御回路10には、入力映像信号Vid−inが同期信号Syncに同期して入力される。入力映像信号Vid−inは、液晶パネル100が備える画素単位で(後述する単位画素110毎に)印加電圧を指定したデジタルデータである。入力映像信号Vid−inは、同期信号Syncに含まれる垂直走査信号、水平走査信号及びドットクロック信号(いずれも図示省略)に従った走査の順番で供給される。
入力映像信号Vid−inは、例えば、上位装置から電気光学装置1に供給された各画素の階調値を示す階調信号を変換して得られる信号である。電気光学装置1は、例えば、図示せぬ処理回路によって、階調信号に対してガンマ補正等の所定の処理を行った後に、階調値を電圧値に変換するテーブルを用いて、階調信号を入力映像信号Vid−inに変換する。ただし、階調値に応じて画素に指定された印加電圧が一意に定まる場合、入力映像信号Vid−inが各画素の階調値を指定する信号であってもよい。
制御回路10は、走査制御回路20と映像処理回路30とを備える。走査制御回路20は、各種の制御信号を生成して、同期信号Syncに同期して電気光学装置1の各部を制御する。映像処理回路30は、入力映像信号Vid−inに対して所定の映像処理を施して、データ信号Vxを出力する。データ信号Vxは、液晶パネル100における単位画素110毎の印加電圧を指定したアナログデータである。
液晶パネル100は、素子基板100aと対向基板100bとが一定の間隙を保って貼り合わせられるとともに、この間隙に、縦方向の電界で駆動される液晶105が挟持された構成である。素子基板100aのうち、対向基板100bとの対向面には、m行の走査線112が図においてX(横)方向に沿って設けられる一方、2n列のデータ線114が、Y(縦)方向に沿って、且つ各走査線112と互いに電気的に絶縁を保つように設けられている。
なお、この実施形態では、走査線112を区別するために、図において上から順に1、2、3、…、m行目という呼び方をする場合がある。同様に、データ線114を区別するために、図において左から順に1、2、3、4、5、6、…、2n−1、2n列目という呼び方をする場合がある。
なお、この実施形態では、走査線112を区別するために、図において上から順に1、2、3、…、m行目という呼び方をする場合がある。同様に、データ線114を区別するために、図において左から順に1、2、3、4、5、6、…、2n−1、2n列目という呼び方をする場合がある。
素子基板100aでは、走査線112とデータ線114との交差のそれぞれに対応して、nチャネル型のTFT116と、矩形形状で透明性を有する画素電極118a又は画素電極118bとの組が設けられている。TFT116のゲート電極は走査線112に接続され、ソース電極はデータ線114に接続され、ドレイン電極が画素電極118a又は画素電極118bに接続されている。この実施形態では、単位画素110が、画素電極118aと、画素電極118bとを1つずつ備える。図1に示すように、単位画素110において、画素電極118a及び画素電極118bがX方向に沿って配列する。また、画素電極118bは、X方向において画素電極118bよりも小さいサイズである。
一方、対向基板100bのうち、素子基板100aとの対向面には、透明性を有するコモン電極108が全面にわたって設けられる。コモン電極108には、図示省略した回路によって電圧LCcomが印加される。
なお、図1において、素子基板100aの対向面は紙面裏側であるので、その対向面に設けられる走査線112、データ線114、TFT116並びに画素電極118a及び118bについては、破線で示すべきであるが、見難くなるのでそれぞれ実線で示す。
なお、図1において、素子基板100aの対向面は紙面裏側であるので、その対向面に設けられる走査線112、データ線114、TFT116並びに画素電極118a及び118bについては、破線で示すべきであるが、見難くなるのでそれぞれ実線で示す。
図2は、液晶パネル100における等価回路を示す図である。
図2に示すように、液晶パネル100は、単位画素110を有する。単位画素110は、第1サブ画素120aと、第2サブ画素120bとを備える。第1サブ画素120aは、走査線112とデータ線114との交差に対応して、画素電極118aとコモン電極108とで液晶105を挟持した液晶素子に相当する。第2サブ画素120bは、走査線112とデータ線114との交差に対応して、画素電極118bとコモン電極108とで液晶105を挟持した液晶素子に相当する。
図2に示すように、液晶パネル100は、単位画素110を有する。単位画素110は、第1サブ画素120aと、第2サブ画素120bとを備える。第1サブ画素120aは、走査線112とデータ線114との交差に対応して、画素電極118aとコモン電極108とで液晶105を挟持した液晶素子に相当する。第2サブ画素120bは、走査線112とデータ線114との交差に対応して、画素電極118bとコモン電極108とで液晶105を挟持した液晶素子に相当する。
第1サブ画素120aでは、画素電極118aと、コモン電極108とによって生じる電界に応じて、液晶105の分子配向状態が変化する。第2サブ画素120bでは、画素電極118bと、コモン電極108とによって生じる電界に応じて、液晶105の分子配向状態が変化する。このため、第1サブ画素120a及び第2サブ画素120bは、透過型であれば、印加・保持電圧に応じた透過率となる。また、液晶パネル100では、第1サブ画素120a及び第2サブ画素120b毎に、透過率が変化する。
図1では図示を省略したが、実際には図2に示すように、第1サブ画素120a及び第2サブ画素120bの各々に対して、並列に補助容量(蓄積容量)125が設けられる。補助容量125は、一端が画素電極118a又は118bに接続され、他端が容量線115に共通接続されている。容量線115は時間的に一定の電圧に保たれている。
図1では図示を省略したが、実際には図2に示すように、第1サブ画素120a及び第2サブ画素120bの各々に対して、並列に補助容量(蓄積容量)125が設けられる。補助容量125は、一端が画素電極118a又は118bに接続され、他端が容量線115に共通接続されている。容量線115は時間的に一定の電圧に保たれている。
ここで、走査線112がHレベルになると、その走査線112にゲート電極が接続されたTFT116がオンとなり、画素電極118aが一のデータ線114(第1のデータ線)に接続され、画素電極118bが他のデータ線114(第2のデータ線)に接続される。このため、走査線112がHレベルであるときに、データ線114にデータ信号Vxに応じた電圧のデータ信号を供給すると、そのデータ信号は、オンしたTFT116を介して画素電極118a又は118bの一方のみに印加される。走査線112がLレベルになるとTFT116はオフするが、画素電極118aに印加された電圧は、第1サブ画素120aの容量によって保持されるとともに、第1サブ画素120aに並列接続された補助容量125において保持される。同様に、画素電極118bに印加された電圧は、第2サブ画素120bの容量によって保持されるとともに、第2サブ画素120bに並列接続された補助容量125において保持される。
なお、本実施形態においては、液晶105をVA(Vertical Alignment)方式とし、第1サブ画素120a及び第2サブ画素120bの各々が、電圧無印加時において黒状態となるノーマリーブラックモードとする。
なお、本実施形態においては、液晶105をVA(Vertical Alignment)方式とし、第1サブ画素120a及び第2サブ画素120bの各々が、電圧無印加時において黒状態となるノーマリーブラックモードとする。
図1に戻って説明する。
走査線駆動回路130は、走査制御回路20による制御信号Yctrに従って、1、2、3、…、m行目の走査線112に、走査信号Y1、Y2、Y3、…、Ymを供給する。詳細には、走査線駆動回路130は、走査線112をフレームにわたって1、2、3、・・・、m行目という順番で選択するとともに、選択した走査線への走査信号を選択電圧VH(Hレベル)とし、それ以外の走査線への走査信号を非選択電圧VL(Lレベル)とする。
ここにおいて、フレームとは、液晶パネル100を駆動することによって、画像の1コマ分を表示させるのに要する期間をいい、同期信号Syncに含まれる垂直走査信号の周波数が60Hzであれば、その逆数である16.7ミリ秒である。1フレームの入力映像信号Vid−inは、Y方向にm画素、X方向にn画素のm×n画素の印加電圧を指定する。mは、液晶パネル100において、Y方向に沿って配列した単位画素110の数と同じである。nは、液晶パネル100において、X方向に沿って配列した単位画素110の数と同じである。すなわち、nは、X方向に沿って配列した第1サブ画素120a及び第2サブ画素120bの総数の1/2である。
走査線駆動回路130は、走査制御回路20による制御信号Yctrに従って、1、2、3、…、m行目の走査線112に、走査信号Y1、Y2、Y3、…、Ymを供給する。詳細には、走査線駆動回路130は、走査線112をフレームにわたって1、2、3、・・・、m行目という順番で選択するとともに、選択した走査線への走査信号を選択電圧VH(Hレベル)とし、それ以外の走査線への走査信号を非選択電圧VL(Lレベル)とする。
ここにおいて、フレームとは、液晶パネル100を駆動することによって、画像の1コマ分を表示させるのに要する期間をいい、同期信号Syncに含まれる垂直走査信号の周波数が60Hzであれば、その逆数である16.7ミリ秒である。1フレームの入力映像信号Vid−inは、Y方向にm画素、X方向にn画素のm×n画素の印加電圧を指定する。mは、液晶パネル100において、Y方向に沿って配列した単位画素110の数と同じである。nは、液晶パネル100において、X方向に沿って配列した単位画素110の数と同じである。すなわち、nは、X方向に沿って配列した第1サブ画素120a及び第2サブ画素120bの総数の1/2である。
図3は、電気光学装置1の液晶パネル100における表示動作を示す図である。
本実施形態では、同期信号Syncにより制御される液晶パネル100の垂直走査信号の周波数は、240Hzである。図3(a)に示すように、電気光学装置1では、1フレームをそれぞれ第1フィールド〜第4フィールドの4つのフィールドに分割し、分割した各フィールドで1〜m行目の走査線を走査する、いわゆる4倍速駆動を実現する。すなわち、上位装置から60Hzの供給速度で供給される映像信号Vid−inに基づいて、電気光学装置1が240Hzの駆動速度で液晶パネル100を駆動することによって、1フレームの画像を表示する。1フィールドの期間は、1/4フレーム期間に相当し、ここではおよそ4.16ミリ秒である。例えば、図3(b)に示すように、電気光学装置1では、第1フィールド及び第3フィールドにおいて正極性書込を指定し、第2フィールド及び第4フィールドにおいて負極性書込を指定し、フィールド毎に書込極性を反転して、画素へのデータの書き込みを行う。
本実施形態では、同期信号Syncにより制御される液晶パネル100の垂直走査信号の周波数は、240Hzである。図3(a)に示すように、電気光学装置1では、1フレームをそれぞれ第1フィールド〜第4フィールドの4つのフィールドに分割し、分割した各フィールドで1〜m行目の走査線を走査する、いわゆる4倍速駆動を実現する。すなわち、上位装置から60Hzの供給速度で供給される映像信号Vid−inに基づいて、電気光学装置1が240Hzの駆動速度で液晶パネル100を駆動することによって、1フレームの画像を表示する。1フィールドの期間は、1/4フレーム期間に相当し、ここではおよそ4.16ミリ秒である。例えば、図3(b)に示すように、電気光学装置1では、第1フィールド及び第3フィールドにおいて正極性書込を指定し、第2フィールド及び第4フィールドにおいて負極性書込を指定し、フィールド毎に書込極性を反転して、画素へのデータの書き込みを行う。
データ線駆動回路140は、映像処理回路30から供給されるデータ信号Vxを、走査制御回路20による制御信号Xctrに従って、1、2、3、4、5、6、…、2n−1、2n列目のデータ線114に、データ信号X1、X2、X3、X4、X5、X6、…、X2n−1、X2nとしてサンプリングする。
走査線駆動回路130及びデータ線駆動回路140は、線順次で液晶パネル100を駆動する駆動部(駆動回路)を構成する。
走査線駆動回路130及びデータ線駆動回路140は、線順次で液晶パネル100を駆動する駆動部(駆動回路)を構成する。
図4は、入力映像信号Vid−inと、液晶パネル100に供給されるデータ信号Vxとの関係を説明する図である。図4の上段は、入力映像信号Vid−inが示す1フレームの画像の一例を説明する図である。図4の下段は、この入力映像信号Vid−inに対応するデータ信号Vxを説明する図である。図4において1マスが1画素に対応し、Y方向に配列した各数値は行番号を意味し、X方向に配列した各数値は列番号を意味する。図4で、白で表した画素は相対的に明るい階調の明画素に対応し、黒で表した画素は相対的に暗い暗画素に対応する。図4に示す例では、明画素は、画素電極118a又は118bと、コモン電極108の電圧LCcomとの電圧差が5.0Vとなる画素に相当する。暗画素は、画素電極118a又は118bと、コモン電極108の電圧LCcomとの電圧差が2.5Vとなる画素に相当する。
第i行(iは、1以上m以下の整数)第j列(jは、1以上n以下の整数)に対応する入力映像信号Vid−inは、液晶パネル100における、第i行第j列の単位画素110に対する印加電圧を指定する映像信号である。より詳細には、第i行第j列に対応する入力映像信号Vid−inは、液晶パネル100における、第i行2j−1列の第1サブ画素120a、及び、第i行第2j列の第2サブ画素120bに対する印加電圧を指定する映像信号である。
なお、この実施形態において、電圧については、第1サブ画素120a及び第2サブ画素120bの印加電圧を除き、特に明記しない限り、図示省略した接地電位を電圧ゼロの基準とする。第1サブ画素120aの印加電圧は、コモン電極108の電圧LCcomと画素電極118aとの電圧差であり、第1サブ画素120bの印加電圧は、コモン電極108の電圧LCcomと画素電極118bとの電圧差であり、他の電圧と区別する。
なお、この実施形態において、電圧については、第1サブ画素120a及び第2サブ画素120bの印加電圧を除き、特に明記しない限り、図示省略した接地電位を電圧ゼロの基準とする。第1サブ画素120aの印加電圧は、コモン電極108の電圧LCcomと画素電極118aとの電圧差であり、第1サブ画素120bの印加電圧は、コモン電極108の電圧LCcomと画素電極118bとの電圧差であり、他の電圧と区別する。
図5は、第1サブ画素120a及び第2サブ画素120bに指定された印加電圧と、第1サブ画素120a及び第2サブ画素120bの透過率との関係(V−T特性)を示すグラフである。図5に示すグラフにおいて、横軸は第1サブ画素120a及び第2サブ画素120bに指定された印加電圧の大きさを表し、縦軸は第1サブ画素120a及び第2サブ画素120bにおける透過率(具体的には、相対透過率)の大きさを表す。
液晶パネル100において、入力映像信号Vid−inで指定された電圧を、単位画素110の第1サブ画素120a及び第2サブ画素120bに印加した場合、これらの2つの単位画素110間の印加電圧の差(以下、電圧差ΔVと表す。)に応じて、リバースチルトドメインが発生することがある。ここで、一の単位画素110を、「単位画素110A」とし、単位画素110Aに対してX方向に隣り合う単位画素110を、「単位画素110B」とする。図5には、単位画素110Aの印加電圧をVAとし、単位画素110Aに対してX方向に隣り合う単位画素110Bの印加電圧をVB(ここではVB<VA)とした場合の電圧差ΔV(=VA―VB)の一例が示されている。一般に、電圧差ΔVが大きいほど、単位画素110Aと単位画素110Bとの間の境界付近で、リバースチルトドメインが発生しやすくなる。例えば、図6(a)に示すように、高電位側単位の単位画素110Aの第2サブ画素120bと、単位画素110Bの第1サブ画素120aとの電圧差ΔVが、リバースチルトドメインの発生に特に影響しやすい。この場合のリバースチルトドメインは、例えば図6(b)に示すように、単位画素110Aと単位画素110Bとの間の境界に接する、単位画素110Aの第2サブ画素120bの領域で主に発生する
液晶パネル100において、入力映像信号Vid−inで指定された電圧を、単位画素110の第1サブ画素120a及び第2サブ画素120bに印加した場合、これらの2つの単位画素110間の印加電圧の差(以下、電圧差ΔVと表す。)に応じて、リバースチルトドメインが発生することがある。ここで、一の単位画素110を、「単位画素110A」とし、単位画素110Aに対してX方向に隣り合う単位画素110を、「単位画素110B」とする。図5には、単位画素110Aの印加電圧をVAとし、単位画素110Aに対してX方向に隣り合う単位画素110Bの印加電圧をVB(ここではVB<VA)とした場合の電圧差ΔV(=VA―VB)の一例が示されている。一般に、電圧差ΔVが大きいほど、単位画素110Aと単位画素110Bとの間の境界付近で、リバースチルトドメインが発生しやすくなる。例えば、図6(a)に示すように、高電位側単位の単位画素110Aの第2サブ画素120bと、単位画素110Bの第1サブ画素120aとの電圧差ΔVが、リバースチルトドメインの発生に特に影響しやすい。この場合のリバースチルトドメインは、例えば図6(b)に示すように、単位画素110Aと単位画素110Bとの間の境界に接する、単位画素110Aの第2サブ画素120bの領域で主に発生する
図5及び図6で説明したリバースチルトドメインを抑制するためには、単位画素110Aの第2サブ画素120bに指定された印加電圧を、電圧差ΔVを小さくする方向に補正すればよい。
また、図6に示す例とは異なり、単位画素110Aが低電位側であり、単位画素110Bが高電位側となる場合も、単位画素110Aの第2サブ画素120bに指定された印加電圧を、電圧差ΔVを小さくする方向に補正することにより、リバースチルトドメインを抑制することができる。
電気光学装置1の映像処理回路30は、入力映像信号Vid−inに基づいて、印加電圧に所定の差がある隣り合う2つの単位画素110間の境界を検出して、当該境界に接する第2サブ画素120bに指定された印加電圧を補正するための映像処理を行う。
また、図6に示す例とは異なり、単位画素110Aが低電位側であり、単位画素110Bが高電位側となる場合も、単位画素110Aの第2サブ画素120bに指定された印加電圧を、電圧差ΔVを小さくする方向に補正することにより、リバースチルトドメインを抑制することができる。
電気光学装置1の映像処理回路30は、入力映像信号Vid−inに基づいて、印加電圧に所定の差がある隣り合う2つの単位画素110間の境界を検出して、当該境界に接する第2サブ画素120bに指定された印加電圧を補正するための映像処理を行う。
図7は、映像処理回路30のハードウェア構成を示すブロック図である。図7に示すように、映像処理回路30は、遅延回路31と、境界検出部32と、補正部33と、D/A変換部34とを備える。
遅延回路31は、FIFO(First In First Out:先入れ先出し)メモリーや多段のラッチ回路等を有し、供給された入力映像信号Vid−inを蓄積して、所定時間経過後に読み出して映像信号Vid−dとして出力する。
なお、遅延回路31における蓄積及び読出は、走査制御回路20によって制御される。
遅延回路31は、FIFO(First In First Out:先入れ先出し)メモリーや多段のラッチ回路等を有し、供給された入力映像信号Vid−inを蓄積して、所定時間経過後に読み出して映像信号Vid−dとして出力する。
なお、遅延回路31における蓄積及び読出は、走査制御回路20によって制御される。
境界検出部32は、入力映像信号Vid−inにおいて、電圧差ΔVが設定電圧SVよりも大きい隣り合う2つの単位画素110間の境界を検出する。ここでは、境界検出部32は、単位画素110における第1サブ画素120a及び第2サブ画素120bの配列方向、すなわち、X方向において隣り合う2つの単位画素110間の境界を検出する。境界検出部32は、検出した境界の位置を示す位置情報を補正部33へ出力する。
補正部33は、遅延回路31によって供給された映像信号Vid−dに基づいて、境界検出部32により検出された境界に接する第2サブ画素120bを補正対象とし、当該第2サブ画素120bに指定された印加電圧を補正して、映像信号Vid−outとして出力する。ここでは、補正部33は、電圧差ΔVに応じた補正電圧(第2電圧)を第2サブ画素120bに印加するように、映像信号Vid−dを補正する。境界に接する第2サブ画素120bは、同じ単位画素110に含まれる他のサブ画素(ここでは第1サブ画素120a)よりも境界に近い位置にある。
補正部33は、補正対象とした第2サブ画素120b以外のサブ画素、すなわち、第1サブ画素120a、及び、境界検出部32が検出した境界に接しない第2サブ画素120bについては、補正対象としない。この場合、補正部33は、入力映像信号Vid−inで指定された電圧(第1電圧)を印加するように、映像信号Vid−dをそのまま、映像信号Vid−outとして出力する。
補正部33は、補正対象とした第2サブ画素120b以外のサブ画素、すなわち、第1サブ画素120a、及び、境界検出部32が検出した境界に接しない第2サブ画素120bについては、補正対象としない。この場合、補正部33は、入力映像信号Vid−inで指定された電圧(第1電圧)を印加するように、映像信号Vid−dをそのまま、映像信号Vid−outとして出力する。
D/A変換部34は、デジタルデータである映像信号Vid−outを、アナログのデータ信号Vxに変換して出力する。D/A変換部34は、第1サブ画素120a及び第2サブ画素120bに指定された印加電圧を指定する映像信号Vid−outに基づいて、データ信号Vxを出力する。
なお、液晶105に直流成分が印加されるのを防止するため、データ信号Vxの電圧は、ビデオ振幅中心である電圧Vcntに対して高電位側の正極性電圧と低電位側の負極性電圧とに、例えばフレーム毎に交互に切り替えられる。D/A変換部34は、図3(b)に示すように正極性又は負極性のデータ信号Vxに変換する。
なお、コモン電極108に印加される電圧LCcomは、電圧Vcntとほぼ同電圧と考えてよいが、nチャネル型のTFT116のオフリーク等を考慮して、電圧Vcntよりも低位となるように調整されることがある。
なお、液晶105に直流成分が印加されるのを防止するため、データ信号Vxの電圧は、ビデオ振幅中心である電圧Vcntに対して高電位側の正極性電圧と低電位側の負極性電圧とに、例えばフレーム毎に交互に切り替えられる。D/A変換部34は、図3(b)に示すように正極性又は負極性のデータ信号Vxに変換する。
なお、コモン電極108に印加される電圧LCcomは、電圧Vcntとほぼ同電圧と考えてよいが、nチャネル型のTFT116のオフリーク等を考慮して、電圧Vcntよりも低位となるように調整されることがある。
図8は、映像処理回路30が行う映像処理の流れを示すフローチャートである。図9及び図10は、映像処理回路30が行う映像処理の具体例を示す図である。以下では、図4で説明した入力映像信号Vid−inに基づいて映像処理が行われる例を説明する。
映像処理回路30は、入力映像信号Vid−inによって印加電圧が指定された単位画素110の各々について、図8に示す処理ステップを実行する。
映像処理回路30は、入力映像信号Vid−inに基づいて、単位画素110Aと、この単位画素110Aに対してX方向に隣り合う単位画素110Bとを特定する(ステップS1)。次に、映像処理回路30は、入力映像信号Vid−inに基づいて、単位画素110Aに指定された印加電圧VAと、単位画素110Bに指定された印加電圧VBとの電圧差ΔVを算出する(ステップS2)。図4に示す入力映像信号Vid−inの場合、電圧差ΔVは、明画素と暗画素とが隣り合う場合の2.5Vか、又は、明画素同士又は暗画素同士が隣り合う場合の0Vのいずれかである。
映像処理回路30は、入力映像信号Vid−inによって印加電圧が指定された単位画素110の各々について、図8に示す処理ステップを実行する。
映像処理回路30は、入力映像信号Vid−inに基づいて、単位画素110Aと、この単位画素110Aに対してX方向に隣り合う単位画素110Bとを特定する(ステップS1)。次に、映像処理回路30は、入力映像信号Vid−inに基づいて、単位画素110Aに指定された印加電圧VAと、単位画素110Bに指定された印加電圧VBとの電圧差ΔVを算出する(ステップS2)。図4に示す入力映像信号Vid−inの場合、電圧差ΔVは、明画素と暗画素とが隣り合う場合の2.5Vか、又は、明画素同士又は暗画素同士が隣り合う場合の0Vのいずれかである。
次に、映像処理回路30は、電圧差ΔVが設定電圧SVよりも大きいかどうかを判断する(ステップS3)。設定電圧SVは、例えば、リバースチルトドメインが発生するときの単位画素110間の電圧差に基づいて、予め設定されている。設定電圧SVは、例えば計算的又は実験的に事前に求められた値に設定され、ここでは1.5Vである。
映像処理回路30は、電圧差ΔVが設定電圧SVよりも大きいと判断すると(ステップS3;YES)、単位画素110Aと単位画素110Bとの境界を検出する(ステップS4)。ここでは、図9(a)に示すように、映像処理回路30は、明画素と暗画素とがX方向に隣り合う、破線部の位置の境界を検出する。
そして、映像処理回路30は、入力映像信号Vid−idで単位画素110Aに指定された印加電圧のうち、第2サブ画素120bに指定された印加電圧を補正する(ステップS5)。ここにおいて、映像処理回路30は、単位画素110Aに指定された印加電圧VAと、単位画素110Bに指定された印加電圧VBとの電圧差ΔVに補正係数α(例えば0.4)を乗じた補正量で印加電圧を補正する。単位画素Aに対する補正電圧を、以下、補正電圧VArと表す。この結果、ここでは、図9(b)に示すように、映像処理回路30は、境界に接する第2サブ画素120bに指定された印加電圧を補正する。
なお、補正係数αは、0.4以外の値であってもよく、例えばリバースチルトドメインの抑制と表示画像の変化の抑制とのバランスを考慮して決められている。
そして、映像処理回路30は、入力映像信号Vid−idで単位画素110Aに指定された印加電圧のうち、第2サブ画素120bに指定された印加電圧を補正する(ステップS5)。ここにおいて、映像処理回路30は、単位画素110Aに指定された印加電圧VAと、単位画素110Bに指定された印加電圧VBとの電圧差ΔVに補正係数α(例えば0.4)を乗じた補正量で印加電圧を補正する。単位画素Aに対する補正電圧を、以下、補正電圧VArと表す。この結果、ここでは、図9(b)に示すように、映像処理回路30は、境界に接する第2サブ画素120bに指定された印加電圧を補正する。
なお、補正係数αは、0.4以外の値であってもよく、例えばリバースチルトドメインの抑制と表示画像の変化の抑制とのバランスを考慮して決められている。
印加電圧の補正について詳述すると、図10(a)の左側に示すように、単位画素110Aに指定された印加電圧VAが5.0Vで、単位画素110Bに指定された印加電圧VBが2.5Vである場合、映像処理回路30は、単位画素110Aの第2サブ画素120bに指定された印加電圧VAを低くする方向に補正する。具体的には、図10(a)の右側に示すように、映像処理回路30は、単位画素110Aの第2サブ画素120bに指定された印加電圧VAを、補正電圧VAr=5.0V−ΔV×α=5.0V−2.5V×0.4=4.0Vに補正する。他方、映像処理回路30は、単位画素110Aの第1サブ画素120aに指定された印加電圧VAを補正しないで、VA=5.0Vのままとする。
図10(b)の左側に示すように、単位画素110Aに指定された印加電圧VAが2.5Vで、単位画素110Bに指定された印加電圧VBが5.0Vの場合、映像処理回路30は、単位画素110Aの第2サブ画素120bに指定された印加電圧VAを高くする方向に補正する。具体的には、図10(b)の右側に示すように、映像処理回路30は、単位画素110Aの第2サブ画素120bに指定された印加電圧VAを、補正電圧VAr=2.5V+ΔV×α=2.5V+2.5V×0.4=3.5Vに補正する。他方、映像処理回路30は、単位画素110Aの第1サブ画素120aに指定された印加電圧VAを補正しないで、VA=2.5Vのままとする。
ここにおいて、単位画素110Aが高電位側である場合と、低電位側である場合とでαの値を同じにしているが、それぞれ異なる値が用いられてもよい。
ステップS5の処理により、単位画素110Aと単位画素110Bとの間の電圧差ΔVが補正前よりも小さくなり、図10に示す例では1.5Vとなる。この結果、単位画素110Aの画素電極118bと、単位画素110Bの画素電極118aとの間に生じる横電界が弱まり、リバースチルトドメインが抑制される。よって、リバースチルトドメインを原因とした、液晶パネル100における表示不具合の発生が抑えられる。
そして、映像処理回路30は、映像信号Vid−outをデータ信号Vxに変換して、液晶パネル100に出力する。
ここにおいて、単位画素110Aが高電位側である場合と、低電位側である場合とでαの値を同じにしているが、それぞれ異なる値が用いられてもよい。
ステップS5の処理により、単位画素110Aと単位画素110Bとの間の電圧差ΔVが補正前よりも小さくなり、図10に示す例では1.5Vとなる。この結果、単位画素110Aの画素電極118bと、単位画素110Bの画素電極118aとの間に生じる横電界が弱まり、リバースチルトドメインが抑制される。よって、リバースチルトドメインを原因とした、液晶パネル100における表示不具合の発生が抑えられる。
そして、映像処理回路30は、映像信号Vid−outをデータ信号Vxに変換して、液晶パネル100に出力する。
ステップS3の処理で、映像処理回路30は、電圧差ΔVが設定電圧SV以下であると判断した場合(ステップS3;NO)、単位画素110Aの第1サブ画素120a及び第2サブ画素120bに指定された印加電圧を補正しないで、データ信号Vxとして出力する。
以上説明した電気光学装置1は、液晶パネル100において、隣り合う2つの単位画素110間の電圧差ΔVが設定電圧SVよりも大きい場合に、これらの単位画素110間の境界に接する第2サブ画素120bに指定された印加電圧を、電圧差ΔVを小さくする方向に補正する。この補正において、電気光学装置1は、単位画素110の領域の全体の印加電圧を補正せず、少なくとも第1サブ画素120aに対しては、入力映像信号Vid−inで指定された電圧を印加する。このため、単位画素110には、入力映像信号Vid−inで指定された電圧が印加される領域が存在する。したがって、電気光学装置1によれば、1画素の領域の全体に対する印加電圧を補正する方式に比べて、リバースチルトドメインを抑制するための印加電圧の補正を原因とした表示画像の変化を少なくすることができる。
特に、液晶パネル100のX方向において、第2サブ画素120bが、第1サブ画素120aよりも小さいサイズであることにより、第2サブ画素120bに補正電圧を印加した場合であっても、この補正電圧の印加による表示画像の変化を目立たなくすることができる。また、第2サブ画素120bが、X方向においてリバースチルトドメインが発生する領域に応じたサイズ(例えば同じサイズ)であれば、リバースチルトドメインの抑制に寄与しない電圧の変化による表示画像の変化を、より少なくすることができる。リバースチルトドメインが発生する領域のサイズは、例えば実験的又は計算的に事前に求められたサイズでよい。
上述した実施形態では、単位画素110において、第1サブ画素120aと第2サブ画素120bとがX方向に配列する例を説明した。電圧差ΔVが設定電圧SVよりも大きい2つの単位画素110が、Y方向において隣り合った場合にも、この電圧差ΔVを原因としたリバースチルトドメインが発生する場合がある。
この場合のリバースチルトドメインを抑制するためには、単位画素110において、第1サブ画素120aと第2サブ画素120bとがY方向に隣り合っていればよい。第1サブ画素120aと、第2サブ画素120bとがY方向に隣り合った場合であっても、電気光学装置1は、第1サブ画素120aと第2サブ画素120bとが、X方向に隣り合った場合の駆動と同じ方法で、液晶パネル100を駆動すればよい。第1サブ画素120aと第2サブ画素120bとがY方向に隣り合った場合の電気光学装置1の動作については、X方向に隣り合った場合についての説明から容易に類推できるから、説明を省略する。
この場合のリバースチルトドメインを抑制するためには、単位画素110において、第1サブ画素120aと第2サブ画素120bとがY方向に隣り合っていればよい。第1サブ画素120aと、第2サブ画素120bとがY方向に隣り合った場合であっても、電気光学装置1は、第1サブ画素120aと第2サブ画素120bとが、X方向に隣り合った場合の駆動と同じ方法で、液晶パネル100を駆動すればよい。第1サブ画素120aと第2サブ画素120bとがY方向に隣り合った場合の電気光学装置1の動作については、X方向に隣り合った場合についての説明から容易に類推できるから、説明を省略する。
図11は、単位画素110の他の構成例を示す図である。
単位画素110は、図11に示すように構成されてもよい。具体的には、第1サブ画素120aの二辺、ここでは、第1サブ画素120aの右辺及び下辺に沿って第2サブ画素120bが配置される。このため、矩形形状である画素電極118aに対し、画素電極118bは逆L字状に形成されている。この単位画素110の構成とすることにより、電圧差ΔVが設定電圧SVよりも大きい2つの単位画素110が、X方向及びY方向のどちらに隣り合った場合であっても、リバースチルトドメインを抑制するように、映像処理回路30が第2サブ画素120bに指定された印加電圧を補正する。この場合、映像処理回路30は、単位画素110毎に、X方向及びY方向のそれぞれに隣り合う単位画素110との電圧差ΔVを算出し、どちらか一方でも電圧差ΔVが設定電圧SVよりも大きくなれば、第2サブ画素120bに指定された印加電圧を補正するとよい。
なお、補正係数αについては、電圧差ΔVが設定電圧SVよりも大きい2つの単位画素110が、X方向に隣り合う場合とY方向に隣り合う場合とで、異なる値が用いられてもよい。
単位画素110は、図11に示すように構成されてもよい。具体的には、第1サブ画素120aの二辺、ここでは、第1サブ画素120aの右辺及び下辺に沿って第2サブ画素120bが配置される。このため、矩形形状である画素電極118aに対し、画素電極118bは逆L字状に形成されている。この単位画素110の構成とすることにより、電圧差ΔVが設定電圧SVよりも大きい2つの単位画素110が、X方向及びY方向のどちらに隣り合った場合であっても、リバースチルトドメインを抑制するように、映像処理回路30が第2サブ画素120bに指定された印加電圧を補正する。この場合、映像処理回路30は、単位画素110毎に、X方向及びY方向のそれぞれに隣り合う単位画素110との電圧差ΔVを算出し、どちらか一方でも電圧差ΔVが設定電圧SVよりも大きくなれば、第2サブ画素120bに指定された印加電圧を補正するとよい。
なお、補正係数αについては、電圧差ΔVが設定電圧SVよりも大きい2つの単位画素110が、X方向に隣り合う場合とY方向に隣り合う場合とで、異なる値が用いられてもよい。
図12は、単位画素110の他の構成例を示す図である。
単位画素110は、図12に示すように構成されてもよい。具体的には、図12(a)に示す単位画素110は、図11で説明した画素電極118bを、第1サブ画素120aの右辺に沿った部分に相当する画素電極118b−1と、第1サブ画素120aの下辺に沿った部分に相当する画素電極118b−2とに分割した構成に等しい。この場合、画素電極118b−1を有する第2サブ画素120b−1と、画素電極118b−2を有する第2サブ画素120b−2とが独立して駆動される。この駆動を実現するためには、例えば図12(b)に示すように、1つの単位画素110につきデータ線114を3本対応させ、電気光学装置1がサブ画素毎に異なるデータ線114を介して電圧を印加する。
なお、以下の説明で、単位画素110に複数の第2サブ画素が含まれる場合、これらの複数の第2サブ画素を、「第2サブ画素120b」と総称する場合がある。
単位画素110は、図12に示すように構成されてもよい。具体的には、図12(a)に示す単位画素110は、図11で説明した画素電極118bを、第1サブ画素120aの右辺に沿った部分に相当する画素電極118b−1と、第1サブ画素120aの下辺に沿った部分に相当する画素電極118b−2とに分割した構成に等しい。この場合、画素電極118b−1を有する第2サブ画素120b−1と、画素電極118b−2を有する第2サブ画素120b−2とが独立して駆動される。この駆動を実現するためには、例えば図12(b)に示すように、1つの単位画素110につきデータ線114を3本対応させ、電気光学装置1がサブ画素毎に異なるデータ線114を介して電圧を印加する。
なお、以下の説明で、単位画素110に複数の第2サブ画素が含まれる場合、これらの複数の第2サブ画素を、「第2サブ画素120b」と総称する場合がある。
この単位画素110の構成とすることにより、電気光学装置1は、電圧差ΔVが設定電圧SVよりも大きくなる2つの単位画素110が、X方向に隣り合った場合には、第2サブ画素120b−1に対して補正電圧を印加する一方で、第1サブ画素120a及び第2サブ画素120b−2に対しては、入力映像信号Vid−inで指定された電圧を印加する。また、電気光学装置1は、電圧差ΔVが設定電圧SVよりも大きくなる2つの単位画素110が、Y方向に隣り合った場合には、第2サブ画素120b−2に対し補正電圧を印加する一方で、第1サブ画素120a及び第2サブ画素120b−1に対しては、入力映像信号Vid−inで指定された電圧を印加する。よって、図12(a)で説明した単位画素110とすれば、補正電圧の印加による表示画像の変化が、図11で説明した単位画素110を用いた場合よりも少なくなる。
なお、図11及び図12に示す第2サブ画素120b−1,120b−2は、第1サブ画素120aの別の二辺に沿って配置されてもよい。
なお、図11及び図12に示す第2サブ画素120b−1,120b−2は、第1サブ画素120aの別の二辺に沿って配置されてもよい。
図13は、単位画素110の他の構成例を示す図である。
単位画素110は、図13(a)に示すように構成されてもよい。具体的には、図13(a)に示す単位画素110は、第1サブ画素120aを挟んで、一方の側に第2サブ画素120b−1を配置し、反対の側に第2サブ画素120b−2を配置した構成である。この例でも、図12(b)で説明した構成により、電気光学装置1は、第2サブ画素120b−1と、第2サブ画素120b−2とを独立して駆動する。
この単位画素110の構成とすることにより、映像処理回路30は、1つの境界を挟んで隣り合う2つのサブ画素を、補正対象とすることができる。具体的には、図13(b)の左側に示すように、単位画素110Aに指定された印加電圧AVが5.0Vで、単位画素110Bに指定された印加電圧VBが2.5Vの場合、映像処理回路30は、境界に隣り合う単位画素110Aの第2サブ画素120b−1と、単位画素110Bの第2サブ画素120b−2との印加電圧をそれぞれ補正する。例えば、図13(b)の右側に示すように、映像処理回路30は、単位画素110Aの第2サブ画素120b−1に指定された印加電圧を4.0Vに補正し、単位画素110Bの第2サブ画素120b−2に指定された印加電圧を3.0Vに補正する。このため、図11及び図12で説明した単位画素110を用いる場合よりも、第2サブ画素120bに指定された印加電圧の補正量(つまり補正による電圧変化)を小さくしつつ、電位差ΔVがより小さくなる。
単位画素110は、図13(a)に示すように構成されてもよい。具体的には、図13(a)に示す単位画素110は、第1サブ画素120aを挟んで、一方の側に第2サブ画素120b−1を配置し、反対の側に第2サブ画素120b−2を配置した構成である。この例でも、図12(b)で説明した構成により、電気光学装置1は、第2サブ画素120b−1と、第2サブ画素120b−2とを独立して駆動する。
この単位画素110の構成とすることにより、映像処理回路30は、1つの境界を挟んで隣り合う2つのサブ画素を、補正対象とすることができる。具体的には、図13(b)の左側に示すように、単位画素110Aに指定された印加電圧AVが5.0Vで、単位画素110Bに指定された印加電圧VBが2.5Vの場合、映像処理回路30は、境界に隣り合う単位画素110Aの第2サブ画素120b−1と、単位画素110Bの第2サブ画素120b−2との印加電圧をそれぞれ補正する。例えば、図13(b)の右側に示すように、映像処理回路30は、単位画素110Aの第2サブ画素120b−1に指定された印加電圧を4.0Vに補正し、単位画素110Bの第2サブ画素120b−2に指定された印加電圧を3.0Vに補正する。このため、図11及び図12で説明した単位画素110を用いる場合よりも、第2サブ画素120bに指定された印加電圧の補正量(つまり補正による電圧変化)を小さくしつつ、電位差ΔVがより小さくなる。
図14は、単位画素110の他の構成例を示す図である。
単位画素110は、図14(a)に示すように構成されてもよい。具体的には、図14(a)に示す単位画素110は、第1サブ画素120aの同一の辺側に、第2サブ画素120b−1,120bー2を配置した構成である。図14(a)に示す例では、第1サブ画素120aの右辺に沿って第2サブ画素120b−1が配置され、第2サブ画素120b−1の右辺に沿って第2サブ画素120b−2が配置される。この例でも、図12(b)で説明した構成により、電気光学装置1は、第2サブ画素120b−1と、第2サブ画素120b−2とを独立して駆動する。
単位画素110は、図14(a)に示すように構成されてもよい。具体的には、図14(a)に示す単位画素110は、第1サブ画素120aの同一の辺側に、第2サブ画素120b−1,120bー2を配置した構成である。図14(a)に示す例では、第1サブ画素120aの右辺に沿って第2サブ画素120b−1が配置され、第2サブ画素120b−1の右辺に沿って第2サブ画素120b−2が配置される。この例でも、図12(b)で説明した構成により、電気光学装置1は、第2サブ画素120b−1と、第2サブ画素120b−2とを独立して駆動する。
例えば、図14(b)の左側に示すように、単位画素110Aに指定された印加電圧AVが5.0Vで、単位画素110Bに指定された印加電圧VBが2.5Vの場合、映像処理回路30は、境界に隣り合う単位画素110Aの第2サブ画素120b−1と、単位画素110Bの第2サブ画素120b−2とに指定された印加電圧をそれぞれ補正する。具体的には、図14(c)の右側に示すように、映像処理回路30は、単位画素110Aの第2サブ画素120b−1に指定された印加電圧を4.0Vに補正し、単位画素110Bの第2サブ画素120b−2に指定された印加電圧を3.5Vに補正する。この結果、第2サブ画素120bに指定された印加電圧の補正量を小さくしつつ、電位差ΔVがより小さくなる。
なお、図13及び図14では、第2サブ画素120b−1,120b−2がX方向に配列する例を説明したが、Y方向に配列してもよいし、X方向及びY方向のそれぞれに配列してもよい。また、図14に示す例で、第2サブ画素120bが3つ以上配列してもよい。
なお、図13及び図14では、第2サブ画素120b−1,120b−2がX方向に配列する例を説明したが、Y方向に配列してもよいし、X方向及びY方向のそれぞれに配列してもよい。また、図14に示す例で、第2サブ画素120bが3つ以上配列してもよい。
また、液晶パネル100における液晶105のチルト方位に応じて、第2サブ画素120bが配置される位置が決められていてもよい。液晶105の液晶分子の初期配向状態を考慮すると、画素同士の位置関係によって、リバースチルトの発生領域が定まるからである。
図15は、入力映像信号Vid−inと、チルト方位角θが45度である場合のリバースチルト発生領域との関係を説明する図である。図15(a)に示すように、チルト方位は、画素電極118a及び118bの側からコモン電極108に向かって平面視したときに、画素電極118a及び118b側における液晶分子の長軸の一端から、液晶分子の他端に向かう方向(つまり液晶分子の長軸方向)のことである。チルト方位角θは、ここでは、画面上方向(Y方向の反対方向)から、液晶分子Rvの長軸の一端を始点として他端に向かう方向(図中右上方向)までを、時計回りで規定した角度である。
図15(b)は、入力映像信号Vid−inにが示す画像を示す図である。ここでは、説明を簡単にするために、縦方向及び横方向に隣り合う5×7の画素からなる領域を例示している。図15(c)は、入力映像信号Vid−inによって、従来のように1つの単位画素が1画素で構成された液晶パネルに表示される画像を示す図である。
図15(b)に示す入力映像信号Vid−inに基づいて、液晶パネルに画像を表示した場合、図15(c)に示すように、第3行に配列した明画素及び第3列に配列した明画素において、暗画素との境界付近の領域でリバースチルトドメインが発生することがある。すなわち、画素毎に、上辺又は右辺に沿った領域でリバースチルトドメインが発生することがあるが、反対にそれ以外の下辺及び左辺に沿った領域では、リバースチルトドメインが基本的には発生しない。
図15(b)に示す入力映像信号Vid−inに基づいて、液晶パネルに画像を表示した場合、図15(c)に示すように、第3行に配列した明画素及び第3列に配列した明画素において、暗画素との境界付近の領域でリバースチルトドメインが発生することがある。すなわち、画素毎に、上辺又は右辺に沿った領域でリバースチルトドメインが発生することがあるが、反対にそれ以外の下辺及び左辺に沿った領域では、リバースチルトドメインが基本的には発生しない。
ここで、図15(c)の1画素を、第1サブ画素120a及び第2サブ画素120bを有する1つの単位画素110に対応させた場合を考える。この場合、図15(d)の左側に示すように、第1サブ画素120aの上辺及び右辺に沿って第2サブ画素120bが配置されることにより、リバースチルトが発生し得る領域だけに、第2サブ画素120bが配置されることとなる。この単位画素110の構成とすることにより、液晶パネル100において、不要な位置に第2サブ画素120bが配置されない。図15(c)に示す第2サブ画素120bは、図15(d)の右側に示すように、辺毎に独立した第2サブ画素120b−1及び120b−2に置き換えられてもよい。
チルト方位角θが45度でない場合にも、液晶パネル100における液晶105のチルト方位に応じて、第2サブ画素120bが配置される位置が決められていてもよい。例えば、チルト方位角θが90度の場合、画素単位で、上辺、右辺及び下辺に沿った領域でリバースチルトが発生することがある。このため、第2サブ画素120bは、第1サブ画素120aの上辺、右辺及び下辺の三辺に沿って配置されればよい。また、チルト方位角θが225度の場合、画素単位で、左辺及び下辺に沿った領域でリバースチルトが発生することがある。このため、第2サブ画素120bは、第1サブ画素120aの左辺及び下辺の二辺に沿って配置されればよい。
以上のとおり、単位画素110における第2サブ画素120bの配置については種々の構成例がある。1つの単位画素110に含まれる第2サブ画素120bは、2つ以上のいくつであってもよい。また、液晶パネル100において、上記各構成例で説明したサブ画素の配置を2つ以上組み合わせて、単位画素110が構成されてもよい。
以上のとおり、単位画素110における第2サブ画素120bの配置については種々の構成例がある。1つの単位画素110に含まれる第2サブ画素120bは、2つ以上のいくつであってもよい。また、液晶パネル100において、上記各構成例で説明したサブ画素の配置を2つ以上組み合わせて、単位画素110が構成されてもよい。
本発明は、上述した実施形態と異なる形態で実施することが可能である。また、以下に示す変形例は、各々を適宜に組み合わせてもよい。
境界検出部32は、入力映像信号Vid−inで指定された印加電圧に所定の差がある、隣り合う2つの画素間の境界を検出すればよく、それ以外の境界の検出条件については特に問わない。例えば、暗画素は、印加電圧がノーマリーブラックモードにおける黒レベルの電圧である第1閾値電圧を下回る単位画素110であってもよい。明画素は、印加電圧がノーマリーブラックモードにおける黒レベルの電圧である第2閾値電圧(ただし、第2閾値電圧>第1閾値電圧)を上回る単位画素110であってもよい。
境界検出部32は、入力映像信号Vid−inで指定された印加電圧に所定の差がある、隣り合う2つの画素間の境界を検出すればよく、それ以外の境界の検出条件については特に問わない。例えば、暗画素は、印加電圧がノーマリーブラックモードにおける黒レベルの電圧である第1閾値電圧を下回る単位画素110であってもよい。明画素は、印加電圧がノーマリーブラックモードにおける黒レベルの電圧である第2閾値電圧(ただし、第2閾値電圧>第1閾値電圧)を上回る単位画素110であってもよい。
また、境界検出部32は、入力映像信号Vid−inに基づいて、1フレーム前のフレームである前フレームから、現フレームにわたって移動した境界を検出してもよいし、特に、前フレームから現フレームにわたって1画素分だけ移動した境界を検出してもよい。画像の動きがある領域でリバースチルトドメインの発生が特に目立ちやすいためである。
また、補正部33は、1フレームの全体で、第2サブ画素120bに補正電圧を印加するのではなく、1フレームのうちの一部の期間(つまり一部のフィールド)を補正期間として、第2サブ画素120bに対して補正電圧を印加してもよい。この場合、補正部33は、補正期間以外の残りの期間では、入力映像信号Vid−inで指定された電圧を、第2サブ画素120bに印加する。
また、補正部33は、1フレームの全体で、第2サブ画素120bに補正電圧を印加するのではなく、1フレームのうちの一部の期間(つまり一部のフィールド)を補正期間として、第2サブ画素120bに対して補正電圧を印加してもよい。この場合、補正部33は、補正期間以外の残りの期間では、入力映像信号Vid−inで指定された電圧を、第2サブ画素120bに印加する。
上述した実施形態では、補正部33は、電圧差ΔVを用いた所定の演算式の演算を行って、補正電圧を算出していたが、この方法が採用されなくてもよい。例えば、補正部33は、隣り合う2つの単位画素110に指定された印加電圧と、補正電圧との関係を規定したルックアップテーブルを参照して、補正電圧を算出してもよい。すなわち、補正部33における補正電圧の具体的な決定方法については特に問わない。
以上のとおり、境界の検出条件や補正電圧の印加期間及び補正電圧の決定方法については、種々の変形が可能である。
以上のとおり、境界の検出条件や補正電圧の印加期間及び補正電圧の決定方法については、種々の変形が可能である。
上述した実施形態では、映像処理回路30は、印加電圧に所定の差がある隣り合う2つの単位画素110間の境界を検出して、当該境界に接する第2サブ画素120bに指定された印加電圧を補正するための映像処理を行っていた。これに対し、映像処理回路30は、印加電圧に所定の差がある隣り合う2つの単位画素110の位置情報に基づいて、当該2つの単位画素110でそれぞれの第1サブ画素120aの間に配置された第2サブ画素120bに指定された印加電圧を補正するための映像処理を行ってもよい。この場合、境界検出部32に対応する検出部は、印加電圧に所定の差がある隣り合う2つの単位画素110を検出する。
この変形例において、映像処理回路30は、隣り合う2つの単位画素110のそれぞれの第1サブ画素120aの間に位置する第2サブ画素120bを検出して、当該第2サブ画素120bに指定された印加電圧を補正するための映像処理を行ってもよい。
なお、この変形例の映像処理回路30を備えた電気光学装置1においては、上述した実施形態で説明したいずれの構成の単位画素110が採用されてもよい。また、この変形例において、印加電圧に所定の差がある隣り合う2つの単位画素110は、上述した実施形態の場合と同じ方法で特定されてよい。
この変形例において、映像処理回路30は、隣り合う2つの単位画素110のそれぞれの第1サブ画素120aの間に位置する第2サブ画素120bを検出して、当該第2サブ画素120bに指定された印加電圧を補正するための映像処理を行ってもよい。
なお、この変形例の映像処理回路30を備えた電気光学装置1においては、上述した実施形態で説明したいずれの構成の単位画素110が採用されてもよい。また、この変形例において、印加電圧に所定の差がある隣り合う2つの単位画素110は、上述した実施形態の場合と同じ方法で特定されてよい。
上述した実施形態の液晶パネル100は、一の単位画素110に含まれる2つ以上のサブ画素に対し、それぞれ異なるデータ線114を接続した構成であった。単位画素110のおける各サブ画素を駆動するための構成は、この例に限られない。
例えば、液晶パネル100において、一の単位画素110に含まれる2以上のサブ画素に共通のデータ線114を接続し、これらの2以上のサブ画素毎に、接続する走査線112を異ならせてもよい。この場合、走査線駆動回路130が走査線112を選択したときに、選択した走査線112に対応するサブ画素に対し、データ線駆動回路140が電圧を印加すればよい。
例えば、液晶パネル100において、一の単位画素110に含まれる2以上のサブ画素に共通のデータ線114を接続し、これらの2以上のサブ画素毎に、接続する走査線112を異ならせてもよい。この場合、走査線駆動回路130が走査線112を選択したときに、選択した走査線112に対応するサブ画素に対し、データ線駆動回路140が電圧を印加すればよい。
上述した各実施形態では、液晶105にVA方式を用いた例について説明したが、TN(Twisted Nematic)方式としてもよい。ノーマリーホワイトの液晶パネルの場合、単位画素110に印加する電圧と透過率との関係が、ノーマリーブラックのパネルの場合とは逆となり、透過率が低い場合ほど、単位画素110に印加されるべき電圧が大きくなる。
上述した各実施形態において、単位画素110は、透過型に限られず、反射型であってもよい。
なお、電気光学装置1は、4倍速駆動に限られず、例えば2倍速駆動や8倍速駆動等の他の倍速駆動を採用する装置であってもよいし、倍速駆動を採用しない等倍速の駆動を採用する装置であってもよい。
上述した各実施形態において、単位画素110は、透過型に限られず、反射型であってもよい。
なお、電気光学装置1は、4倍速駆動に限られず、例えば2倍速駆動や8倍速駆動等の他の倍速駆動を採用する装置であってもよいし、倍速駆動を採用しない等倍速の駆動を採用する装置であってもよい。
次に、上述した各実施形態に係る電気光学装置1を用いた電子機器の一例として、液晶パネル100をライトバルブとして用いた投射型表示装置(プロジェクター)について説明する。図16は、このプロジェクターの構成を示す平面図である。
図16に示すように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106及び2枚のダイクロイックミラー2108によってR色、G色、B色の3原色に分離されて、各原色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123及び出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
図16に示すように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106及び2枚のダイクロイックミラー2108によってR色、G色、B色の3原色に分離されて、各原色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123及び出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
このプロジェクター2100では、液晶パネル100を含む電気光学装置1が、R色、G色、B色のそれぞれに対応して3組設けられる。ライトバルブ100R、100G及び100Bの構成は、上述した液晶パネル100と同様である。R色、G色、B色のそれぞれの原色成分の映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ100R、100G及び100がそれぞれ駆動される構成となっている。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色及びB色の光は90度に屈折する一方、G色の光は直進する。したがって、各原色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色及びB色の光は90度に屈折する一方、G色の光は直進する。したがって、各原色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。
なお、ライトバルブ100R、100G及び100Bには、ダイクロイックミラー2108によって、R色、G色、B色のそれぞれに対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ100R、100Bの透過像は、ダイクロイックプリズム2112により反射した後に投射されるのに対し、ライトバルブ100Gの透過像はそのまま投射されるので、ライトバルブ100R、100Bによる水平走査方向は、ライトバルブ100Gによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
電子機器としては、図16を参照して説明したプロジェクターの他にも、テレビジョンや、ビューファインダー型・モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等が挙げられる。そして、これらの各種の電子機器に対して、電気光学装置1が適用可能である。
1…電気光学装置、30…映像処理回路、100…液晶パネル、100a…素子基板、100b…対向基板、105…液晶、108…コモン電極、110…単位画素、118a,118b…画素電極、120a…第1サブ画素、120b,120b−1,120b−2…第2サブ画素、31…遅延回路、32…境界検出部、33…補正部、34…D/A変換部、2100…プロジェクター
Claims (9)
- 第1サブ画素と第2サブ画素とを含む単位画素を備えた液晶パネルと、
前記単位画素毎に印加電圧を指定した映像信号に基づいて、前記印加電圧に所定の差がある、隣り合う2つの単位画素間の境界を検出する境界検出部と、
前記液晶パネルを駆動する駆動部であって、
前記単位画素に含まれる前記第1サブ画素に対し、前記映像信号で指定された第1電圧を印加し、
前記単位画素に含まれる前記第2サブ画素に対し、当該第2サブ画素が前記境界検出部により検出された境界に接する場合に、前記差を小さくする第2電圧を印加し、当該第2電圧を印加しない場合に、前記第1電圧を印加する駆動部と
を備える電気光学装置。 - 前記液晶パネルは、所定方向に沿って前記第1サブ画素及び前記第2サブ画素が配列し、
前記第2サブ画素は、
前記所定方向において、前記第1サブ画素よりも小さいサイズである
ことを特徴とする請求項1に記載の電気光学装置。 - 前記第2サブ画素は、
前記所定方向において、リバースチルトドメインが発生する領域に応じたサイズである
ことを特徴とする請求項1又は請求項2に記載の電気光学装置。 - 前記第2サブ画素は、
前記液晶パネルにおける液晶のチルト方位に応じて、前記第1サブ画素の少なくとも二辺に沿って配置された
ことを特徴とする請求項1から請求項3のいずれか1項に記載の電気光学装置。 - 前記第2サブ画素は、
前記辺毎に独立して配置された
ことを特徴とする請求項4に記載の電気光学装置。 - 前記第2サブ画素が前記境界に接する前記単位画素に指定された前記印加電圧を、前記差に応じて補正する補正部を備え、
前記駆動部は、
前記補正部による補正後の印加電圧を、前記第2電圧とする
ことを特徴とする請求項1から請求項5のいずれか1項に記載の電気光学装置。 - 複数の走査線と、
複数のデータ線と
を備え、
前記単位画素は、
前記走査線と前記データ線との交差に対応して配置され、
前記第1サブ画素が第1のデータ線と接続され、前記第2サブ画素が第2のデータ線と接続され、
前記駆動部は、
前記複数の走査線を所定の順番で選択し、
選択した走査線に対応した前記単位画素に含まれる前記第1サブ画素に対し、前記第1のデータ線を介して前記第1電圧を印加し、
選択した走査線に対応する前記単位画素に含まれる、前記境界に接する前記第2サブ画素に対し、前記第2のデータ線を介して前記第1電圧又は前記第2電圧を印加する
ことを特徴とする請求項1から請求項6のいずれか1項に記載の電気光学装置。 - 第1サブ画素と第2サブ画素とを含む単位画素を備えた液晶パネルと、
前記単位画素毎に印加電圧を指定した映像信号に基づいて、前記印加電圧に所定の差がある、隣り合う2つの単位画素を検出する検出部と、
前記液晶パネルを駆動する駆動部であって、
前記単位画素に含まれる前記第1サブ画素に対し、前記映像信号で指定された第1電圧を印加し、
前記単位画素に含まれる前記第2サブ画素に対し、当該第2サブ画素が前記検出部により検出された隣り合う2つの単位画素の各第1サブ画素の間に配置される場合に、前記差を小さくする第2電圧を印加し、当該第2電圧を印加しない場合に、前記第1電圧を印加する駆動部と
を備える電気光学装置。 - 請求項1から請求項8のいずれか1項に記載された電気光学装置を備える電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013212973A JP2015075698A (ja) | 2013-10-10 | 2013-10-10 | 電気光学装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013212973A JP2015075698A (ja) | 2013-10-10 | 2013-10-10 | 電気光学装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015075698A true JP2015075698A (ja) | 2015-04-20 |
Family
ID=53000583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013212973A Withdrawn JP2015075698A (ja) | 2013-10-10 | 2013-10-10 | 電気光学装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015075698A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007156483A (ja) * | 2005-12-06 | 2007-06-21 | Samsung Electronics Co Ltd | 液晶表示装置 |
JP2009237366A (ja) * | 2008-03-27 | 2009-10-15 | Sony Corp | 映像信号処理回路、表示装置、液晶表示装置、投射型表示装置及び映像信号処理方法 |
JP2010009081A (ja) * | 2007-08-29 | 2010-01-14 | Epson Imaging Devices Corp | 電気光学装置および電子機器 |
JP2011053417A (ja) * | 2009-09-01 | 2011-03-17 | Seiko Epson Corp | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
-
2013
- 2013-10-10 JP JP2013212973A patent/JP2015075698A/ja not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007156483A (ja) * | 2005-12-06 | 2007-06-21 | Samsung Electronics Co Ltd | 液晶表示装置 |
JP2010009081A (ja) * | 2007-08-29 | 2010-01-14 | Epson Imaging Devices Corp | 電気光学装置および電子機器 |
JP2009237366A (ja) * | 2008-03-27 | 2009-10-15 | Sony Corp | 映像信号処理回路、表示装置、液晶表示装置、投射型表示装置及び映像信号処理方法 |
JP2011053417A (ja) * | 2009-09-01 | 2011-03-17 | Seiko Epson Corp | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8411004B2 (en) | Video processing circuit, video processing method, liquid crystal display device, and electronic apparatus | |
JP5381807B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
TWI476478B (zh) | 影像處理方法、影像處理電路、液晶顯示裝置及電子機器 | |
JP6051544B2 (ja) | 画像処理回路、液晶表示装置、電子機器及び画像処理方法 | |
JP6078959B2 (ja) | 映像処理回路、映像処理方法および電子機器 | |
JP5454092B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5929538B2 (ja) | 表示制御回路、表示制御方法、電気光学装置及び電子機器 | |
JP6078965B2 (ja) | 映像処理回路、映像処理方法及び電子機器 | |
JP5217734B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
US10121400B2 (en) | Video processing circuit, electro-optical device, electronic apparatus, and video processing method | |
JP6233047B2 (ja) | 映像処理回路、映像処理方法、電気光学装置及び電子機器 | |
JP6083111B2 (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP2014170096A (ja) | 駆動制御装置、電気光学装置、電子機器および駆動制御方法 | |
JP6578686B2 (ja) | 映像処理回路、電子機器及び映像処理方法 | |
JP6417854B2 (ja) | 映像処理回路、映像処理方法、電気光学装置及び電子機器 | |
JP2015075698A (ja) | 電気光学装置及び電子機器 | |
JP5574000B2 (ja) | 信号処理装置、液晶表示装置、電子機器および信号処理方法 | |
JP6191150B2 (ja) | 映像処理回路、映像処理方法及び電子機器 | |
JP2016090651A (ja) | 映像処理回路、映像処理方法、電気光学装置及び電子機器 | |
JP2014137436A (ja) | 画像処理回路、画像処理方法及び電子機器 | |
JP2013190630A (ja) | 画像処理回路、電子機器及び画像処理方法 | |
JP6398162B2 (ja) | 画像処理回路、電気光学装置及び電子機器 | |
JP5510580B2 (ja) | 信号処理装置、信号処理方法、液晶表示装置および電子機器 | |
JP2014145931A (ja) | 画像処理装置、液晶表示装置、電子機器および画像処理方法 | |
JP2013003493A (ja) | 制御装置、電気光学装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170321 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20170522 |