JP2007156483A - 液晶表示装置 - Google Patents

Abstract

【課題】カップリング欠陥と縦線状欠陥を防止すると共に高速駆動を行うことができる液晶表示装置を提供する。
【解決手段】行列状に配列されている複数の画素ＰＸ、画素ＰＸに連結されているスイッチング素子Ｑとこれに連結されているデータ線Ｄ_１ａ〜Ｄ_６ｂ及びゲート線、データ電圧を生成してデータ線Ｄ_１ａ〜Ｄ_６ｂに印加するデータ駆動部を含み、データ線Ｄ_１ａ〜Ｄ_６ｂは画素ＰＸの左右に一対で配置されて、この一対のデータ線Ｄ_１ａ〜Ｄ_６ｂには同じ大きさの互いに異なる極性のデータ電圧が印加される。
【選択図】図４

Description

本発明は液晶表示装置に関する。

一般な液晶表示装置（ＬＣＤ）は、画素電極及び共通電極が備えられた二つの表示板とその間に入っている誘電率異方性を有する液晶層を含む。画素電極は行列状に配列されていて、薄膜トランジスタ（ＴＦＴ）などスイッチング素子に連結されて一行ずつ順次にデータ電圧を印加される。共通電極は表示板の全面にわたって形成され、共通電圧を印加される。画素電極と共通電極及びそれらの間の液晶層は電気回路として見ると、液晶蓄電器をなし、液晶蓄電器はこれに連結されたスイッチング素子と共に画素を構成する基本単位となる。

このような液晶表示装置では二つの電極に電圧を印加して液晶層に電界を生成し、この電界の強さを調節して液晶層を通過する光の透過率を調節することによって所望の画像を得る。この時、液晶層に一方向の電界が長時間印加されることによって発生する劣化現象を防止するためにフレーム別に、行別に、または画素別に共通電圧に対するデータ電圧の極性を反転させる。

一方、このような液晶表示装置は動画像表示特性を向上させるために様々な方法が試みられているが、例えば、秒当たり１２０フレーム速度で駆動する高速駆動が開発中である。高速駆動のために液晶は秒当たり６０フレームの速度に比べて応答速度を２倍ほど速くしなければならないが、現在は実現可能であると判断される。

また、高速駆動ではフレーム速度が速いほど多くの電力が消費されるため、反転駆動方式において、列反転を取り入れて電力消費の最少化を試みている。

列反転は１フレーム単位で同じデータ線を流れるデータ電圧の極性を変えることであり、データ電圧の反転回数が１フレーム当り一回であるため、消費電力面では非常に有利である。

しかし、列反転は大きい２つの問題があって、一つはカップリング欠陥（ｃｏｕｐｌｉｎｇ ｄｅｆｅｃｔ）であり、他の一つは縦線状欠陥（ｓｔｒｉｐｅ ｄｅｆｅｃｔ）である。

カップリング欠陥は、データ線と画素電極が重なって生じる寄生容量によって１フレーム間同じ極性のデータ電圧が続けて印加されることによって、液晶表示板組立体の上側と下側が互いに異なる輝度を示すことである。特に、低階調の背景画面にそれより高い（明るい）階調の小領域を画面中に配置すると、この小領域の上下により背景画面とは異なる階調の垂直クロストーク現象が現れることもある。このようなカップリング欠陥を工程において解決するためには、データ線と画素電極の重畳による寄生容量を全体容量対比１％以下に抑えなければならない問題がある。

縦線状欠陥は同じ極性のデータ電圧が縦方向に印加されて正極性と負極性のデータ電圧の差が生じる時に縦線が現れる現象である。

本発明が目的とする技術的課題は、高速駆動時にカップリング欠陥または縦線状欠陥を防止できる液晶表示装置を提供することである。

このような技術的課題を達成するための本発明の実施形態１による液晶表示装置は、行列状に配列されている複数の画素と、前記画素に連結されているスイッチング素子と、前記スイッチング素子に連結されているデータ線及びゲート線と、データ電圧を生成して前記データ線に印加するデータ駆動部と、を含み、前記データ線は前記画素の左右に一対で配置されていて、前記一対のデータ線には同じ大きさの互いに異なる極性のデータ電圧が印加される。

本発明において、前記スイッチング素子は前記一対のデータ線のうちの一つのデータ線にだけ連結されて、前記画素の列方向に隣接した二つの画素のスイッチング素子は前記一対のデータ線に交互に連結されている。

また、本発明においては、前記データ駆動部はＮ×２反転駆動を行うことができる。

また、本発明においては、前記画素列のうちの偶数番目画素列の画素配置は奇数番目画素列とその間のデータ線を中心に鏡対称をなし、この時前記データ駆動部はＮ×１反転駆動を行うことができる。

また、本発明による液晶表示装置は、行列状に配列されて、各々第１及び第２副画素を含む複数の画素と、前記第１及び第２副画素に連結されている第１及び第２スイッチング素子と、前記第１及び第２副画素に連結されているデータ線及びゲート線と、データ電圧を生成して前記データ線に印加するデータ駆動部と、を含み、前記データ線は前記画素の左右に一対で配置されていて、前記一対のデータ線には同じ大きさの互いに異なる極性のデータ電圧が印加される。

また、本発明においては、前記第１及び第２スイッチング素子は前記一対のデータ線のうちの互いに異なるデータ線に各々連結でき、前記データ駆動部はＮ×２反転駆動を行うことができる。

これとは異なって、前記データ駆動部はＮ×１反転駆動を行うことができる。

また、本発明においては、前記画素列のうちの偶数番目画素列の画素配置は奇数番目画素列とその間のデータ線を中心に鏡対称をなすことができる。

また、本発明においては、列方向に隣接した画素の隣接した前記第１及び第２副画素の前記第１及び第２スイッチング素子は同じデータ線に連結できる。

また、本発明においては、前記画素列のうちの偶数番目画素列の画素配置は奇数番目画素列とその間のデータ線を中心に鏡対称をなすことができる。

また、本発明による液晶表示装置は、行列状に配列されている複数の画素と、前記画素に連結されているスイッチング素子と、前記スイッチング素子に連結されているデータ線及びゲート線と、データ電圧を生成して前記データ線に印加するデータ駆動部とを含み、前記データ線は前記画素の列方向に延びており、前記画素の左右にある前記データ線に互いに異なる極性を有するデータ電圧が印加される。

本発明によれば、カップリング欠陥と縦線状欠陥を防止すると共に、高速駆動を行うことができる。

以下、添付図を参照して本発明の実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。

図面から多様な層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似する部分については同一図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“直ぐ上”にある場合だけでなく、その中間に他の部分がある場合も含む。反対にある部分が他の部分の“直上”にあるとする時には中間に他の部分がないことを意味する。

まず、図１及び図２を参照して本発明の実施形態１による液晶表示装置について詳細に説明する。

（実施形態１）
図１は本発明の実施形態１による液晶表示装置のブロック図であり、図２は本発明の実施形態１による液晶表示装置の一つの画素に対する等価回路図である。

図１に示したように、本発明の実施形態１による液晶表示装置は、液晶表示板組立体３００及びこれと連結されたゲート駆動部４００及びデータ駆動部５００、データ駆動部５００に連結された階調電圧生成部８００、そしてこれらを制御する信号制御部６００を含む。

液晶表示板組立体３００は等価回路から見ると、複数の信号線（Ｇ_１−Ｇ_ｎ、Ｄ_１−Ｄ_ｍ）とこれに連結されて行列状に配列された複数の画素（ＰＸ）を含む。一方、図２に示した構造から見ると、液晶表示板組立体３００は互いに対向する下部及び上部表示板１００、２００とその間に入っている液晶層３を含む。

信号線（Ｇ_１−Ｇ_ｎ、Ｄ_１−Ｄ_ｍ）はゲート信号（“走査信号”という）を伝達する複数のゲート線（Ｇ_１−Ｇ_ｎ）とデータ信号を伝達する複数のデータ線（Ｄ_１−Ｄ_ｍ）を含む。ゲート線（Ｇ_１−Ｇ_ｎ）は行方向に延びて互いに平行し、データ線（Ｄ_１−Ｄ_ｍ）はほぼ列方向に延びて互いに平行する。

各画素（ＰＸ）、例えば、ｉ番目（ｉ＝１、２、ｎ）のゲート線（Ｇ_ｉ）とｊ番目（ｊ＝１、２、ｍ）のデータ線（Ｄ_ｊ）に連結された画素（ＰＸ）は、信号線（Ｇ_ｉＤ_ｊ）に連結されたスイッチング素子（Ｑ）とこれに連結された液晶蓄電器（Ｃｌｃ）及び維持蓄電器（Ｃｓｔ）を含む。なお、液晶蓄電器（Ｃｌｃ）等価回路として、一つ画素において液晶層によって生じる容量成分を示す。一方、維持蓄電器（Ｃｓｔ）は不要ならば省略できる。

スイッチング素子（Ｑ）は下部表示板１００に備えられている薄膜トランジスタなどの三端子素子であって、その制御端子はゲート線（Ｇ_ｉ）と連結されており、入力端子はデータ線（Ｄ_ｊ）と連結されており、出力端子は液晶蓄電器（Ｃｌｃ）及び維持蓄電器（Ｃｓｔ）と連結されている。

液晶蓄電器（Ｃｌｃ）は、下部表示板１００の画素電極１９１と上部表示板２００の共通電極２７０を二つの端子とし、二つの電極１９１、２７０の間の液晶層３は誘電体として機能する。画素電極１９１はスイッチング素子（Ｑ）と連結され、共通電極２７０は上部表示板２００の前面に形成されて共通電圧（Ｖｃｏｍ）を印加される。

図２とは異なり、共通電極２７０が下部表示板１００に備えられる場合もあり、この時には二つの電極１９１、２７０のうちの少なくとも一つが線状または棒状に形成できる。

液晶蓄電器（Ｃｌｃ）の補助的役割を果たす維持蓄電器（Ｃｓｔ）は、下部表示板１００に備えられた別途の信号線（図示せず）と画素電極１９１が絶縁体を間に置いて重なって形成される。この別途の信号線には共通電圧（Ｖｃｏｍ）などの決められた電圧が印加される。しかし、維持蓄電器（Ｃｓｔ）は画素電極１９１が絶縁体を媒介として直ぐ上の前段ゲート線と重なって形成できる。

一方、色表示を実現するためには、各画素（ＰＸ）が基本色のうちの一つを固有表示したり（空間分割）、各画素（ＰＸ）が時間によって交互に基本色を表示するように（時間分割）して、これら基本色の空間的、時間的合計に願う色相が認識されるようにする。基本色の例としては、赤色、緑色、青色など三原色がある。図２は空間分割の一例であり、各画素（ＰＸ）が画素電極１９１に対応する上部表示板２００の領域に基本色のうちの一つを示す色フィルター２３０を備えることを示している。図２とは異なって、色フィルター２３０は下部表示板１００の画素電極１９１上または下に形成できる。

液晶表示板組立体３００の外側面には光を偏光させる少なくとも一つの偏光子（図示せず）が付着されている。

再び図１を参照すると、階調電圧生成部８００は画素（ＰＸ）の透過率と関連する二組の階調電圧集合（または基準階調電圧集合）を生成する。二組のうちの一組は共通電圧（Ｖｃｏｍ）に対して正の値を有し、他の一組は負の値を有する。

ゲート駆動部４００は液晶表示板組立体３００のゲート線（Ｇ_１−Ｇ_ｎ）と連結されてゲートオン電圧（Ｖｏｎ）とゲートオフ電圧（Ｖｏｆｆ）を組み合わせて構成されたゲート信号をゲート線（Ｇ_１−Ｇ_ｎ）に印加する。

データ駆動部５００は、液晶表示板組立体３００のデータ線（Ｄ_１−Ｄ_ｍ）に連結されており、階調電圧生成部８００からの階調電圧を選択してこれをデータ信号としてデータ線（Ｄ_１−Ｄ_ｍ）に印加する。しかし、階調電圧生成部８００が全ての階調に対する電圧を全て提供することではなく、決められた数の基準階調電圧のみを提供する場合に、データ駆動部５００は基準階調電圧を分圧して全体階調に対する階調電圧を生成し、この中でデータ信号を選択する。

信号制御部６００はゲート駆動部４００及びデータ駆動部５００などを制御する。

このような駆動装置４００、５００、６００、８００各々は、少なくとも一つの集積回路チップの形態に液晶表示板組立体３００上に直接装着されたり、可撓性印刷回路膜（図示せず）上に装着されてＴＣＰの形態に液晶表示板組立体３００に付けられたり、別途の印刷回路基板（図示せず）上に装着できる。これとは異なって、これら駆動装置４００、５００、６００、８００が信号線（Ｇ_１−Ｇ_ｎ、Ｄ_１−Ｄ_ｍ）及び薄膜トランジスタスイッチング素子（Ｑ）などと共に液晶表示板組立体３００に集積されてもよい。また、駆動装置４００、５００、６００、８００は単一チップで集積できるが、この場合、これらのうちの少なくとも一つまたはこれらをなす少なくとも一つの回路素子が単一チップの外側に付けられる。

このような液晶表示装置の動作について詳細に説明する。

信号制御部６００は外部のグラフィック制御機（図示せず）から入力映像信号（Ｒ、Ｇ、Ｂ）及びその表示を制御する入力制御信号を受信する。入力制御信号の例としては、垂直同期信号（Ｖｓｙｎｃ）と水平同期信号（Ｈｓｙｎｃ）、メインクロック（ＭＣＬＫ）、データイネーブル信号（ＤＥ）などがある。

信号制御部６００は、入力映像信号（Ｒ、Ｇ、Ｂ）と入力制御信号に基づいて入力映像信号（Ｒ、Ｇ、Ｂ）を液晶表示板組立体３００の動作条件に合うように適切に処理してゲート制御信号（ＣＯＮＴ１）及びデータ制御信号（ＣＯＮＴ２）などを生成した後、ゲート制御信号（ＣＯＮＴ１）をゲート駆動部４００に送信し、データ制御信号（ＣＯＮＴ２）と処理した映像信号（ＤＡＴ）をデータ駆動部５００に送信する。

ゲート制御信号（ＣＯＮＴ１）は走査開始を指示する走査開始信号（ＳＴＶ）とゲートオン電圧（Ｖｏｎ）の出力周期を制御する少なくとも一つのクロック信号を含む。ゲート制御信号（ＣＯＮＴ１）は、また、ゲートオン電圧（Ｖｏｎ）の持続時間を限定する出力イネーブル信号（ＯＥ）をさらに含むことができる。

データ制御信号（ＣＯＮＴ２）は、一行の画素（ＰＸ）に対する映像データの伝送開始を知らせる水平同期開始信号（ＳＴＨ）と、データ線（Ｄ_１−Ｄ_ｍ）にデータ信号を印加することを指示するロード信号（ＬＯＡＤ）及びデータクロック信号（ＨＣＬＫ）を含む。データ制御信号（ＣＯＮＴ２）は、また、共通電圧（Ｖｃｏｍ）に対するデータ信号の電圧極性（以下、“共通電圧に対するデータ信号の電圧極性”を略して“データ信号の極性”という）を反転させる反転信号（ＲＶＳ）をさらに含むことができる。

信号制御部６００からのデータ制御信号（ＣＯＮＴ２）によって、データ駆動部５００は一つの行の画素（ＰＸ）に対するデジタル映像信号（ＤＡＴ）を受信して、各デジタル映像信号（ＤＡＴ）に対応する階調電圧を選択することによって、デジタル映像信号（ＤＡＴ）をアナログデータ信号に変換した後に、これを当該データ線（Ｄ_１−Ｄ_ｍ）に印加する。

ゲート駆動部４００は信号制御部６００からのゲート制御信号（ＣＯＮＴ１）によってゲートオン電圧（Ｖｏｎ）をゲート線（Ｇ_１−Ｇ_ｎ）に印加してこのゲート線（Ｇ_１−Ｇ_ｎ）に連結されたスイッチング素子（Ｑ）を導通させる。それによりデータ線（Ｄ_１−Ｄ_ｍ）に印加されたデータ信号が導通したスイッチング素子（Ｑ）を通して当該画素（ＰＸ）に印加される。

画素（ＰＸ）に印加されたデータ信号の電圧と共通電圧（Ｖｃｏｍ）の差は液晶蓄電器（Ｃｌｃ）の充電電圧、つまり、画素電圧として現れる。液晶分子は画素電圧の大きさによってその配列を異ならせ、そのために液晶層３を通過する光の偏光が変化する。このような偏光の変化は表示板組立体３００に付着された偏光子によって光の透過率変化として現れる。

１水平周期［“１Ｈ”ともいい、水平同期信号（Ｈｓｙｎｃ）及びデータイネーブル信号（ＤＥ）の一周期と同一］を単位として、このような過程を繰り返すことによって、全てのゲート線（Ｇ_１−Ｇ_ｎ）に対して順次にゲートオン電圧（Ｖｏｎ）を印加して全ての画素（ＰＸ）にデータ信号を印加して１フレームの映像を表示する。

１フレームが終わると次のフレームが始まるようになり、各画素（ＰＸ）に印加されるデータ信号の極性が直前のフレームでの極性と反対となるようにデータ駆動部５００に印加される反転信号（ＲＶＳ）の状態が制御される（“フレーム反転”）。この時、１フレーム内でも反転信号（ＲＶＳ）の特性によって一つのデータ線を通して流れるデータ信号の極性が変わったり（例：行反転、点反転）、一つの画素行に印加されるデータ信号の極性も互いに異なることもありうる（例：列反転、点反転）。

本発明の実施形態による液晶表示装置の画素配置について図３乃至図８Ｂを参照して詳細に説明する。

図３は本発明の実施形態１による液晶表示装置の画素配置を示した図である。

ここで、説明のために、データ線の一部（Ｄ_１−Ｄ_７）とゲート線の一部（Ｇ_ｊ−１−Ｇ_ｊ＋２）を示す。データ線（Ｄ_１−Ｄ_７）は画素（ＰＸ）の列方向に延びて配置されており、ゲート線（Ｇ_ｊ−１−Ｇ_ｊ＋２）は画素（ＰＸ）の行方向に延びて配置されている。

データ駆動部５００はデータ線（Ｄ_１−Ｄ_７）上に、図示した極性のように一つの画素を見たときその左右にあるデータ線に互いに異なる極性を有するデータ電圧が印加されるようにしている（列反転と称する）。

この列反転は正極性と負極性が交互に現れるだけでなく、同じ極性が一度繰り返される場合も含む。例えば、データ電圧の極性が‘＋、−、＋、−、＋、−、・・・’のように二つの極性が交互に現れるもの（Ｎ×１反転）と、‘＋、＋、−、−、＋、＋、−、−、＋、＋、・・・’のように同じ極性が一度繰り返された後、極性が変わる場合（Ｎ×２反転）も含む。

さらに、一番左側のデータ線にだけ別の電圧が印加されて、１＋Ｎ×２反転駆動になる場合にも以下では単にＮ×２反転駆動という。また、画素（ＰＸ）のスイッチング素子（Ｑ）がデータ線（Ｄ_１−Ｄ_７）及びゲート線（Ｄ_１−Ｄ_７、Ｇ_ｊ−１−Ｇ_ｊ＋２）に連結されるが、画素（ＰＸ）が二つの信号線（Ｄ_１−Ｄ_７、Ｇ_ｊ−１−Ｇ_ｊ＋２）に連結されるとして説明する。

図３は、一行の画素（ＰＸ）は右側または左側のデータ線（Ｄ_１−Ｄ_７）に連結されており、一列の画素（ＰＸ）は右側と左側データ線（Ｄ_１−Ｄ_７）に交互に連結されている。それにより、画素（ＰＸ）に現れるデータ電圧の極性（以下、‘画素の極性’という）は正極性（＋）と負極性（−）を交互に帯びるようになって、点反転を行う結果となる。従って、一列の画素（ＰＸ）の極性が同じ時に現れる縦線状欠陥を防止できる。

（実施形態２）
図４は本発明の実施形態２による液晶表示装置の画素配置を示した図である。

図４には、図３とは異なって、各画素（ＰＸ）の左右に一対のデータ線（Ｄ_１ａ、Ｄ_１ｂ、Ｄ_２ａ、Ｄ_２ｂ、Ｄ_３ａ、Ｄ_３ｂ、Ｄ_４ａ、Ｄ_４ｂ、Ｄ_５ａ、Ｄ_５ｂ、Ｄ_６ａ、Ｄ_６ｂ）が画素（ＰＸ）の列方向に配置されていて、画素（ＰＸ）は全て右側に位置したデータ線（Ｄ_１ｂ、Ｄ_２ｂ、Ｄ_３ｂ、Ｄ_４ｂ、Ｄ_５ｂ、Ｄ_６ｂ）に連結されている。

これにより、一行の画素（ＰＸ）の極性は交互に変わって、一列の画素（ＰＸ）の極性は同一になる。この時、一対のデータ線（Ｄ_１ａ、Ｄ_１ｂ、Ｄ_２ａ、Ｄ_２ｂ、Ｄ_３ａ、Ｄ_３ｂ、Ｄ_４ａ、Ｄ_４ｂ、Ｄ_５ａ、Ｄ_５ｂ、Ｄ_６ａ、Ｄ_６ｂ）のうち画素（ＰＸ）が連結されていないデータ線（Ｄ_１ａ、Ｄ_１ｂ、Ｄ_２ａ、Ｄ_２ｂ、Ｄ_３ａ、Ｄ_３ｂ、Ｄ_４ａ、Ｄ_４ｂ、Ｄ_５ａ、Ｄ_５ｂ、Ｄ_６ａ、Ｄ_６ｂ）の極性は画素（ＰＸ）が連結されているデータ線（Ｄ_１ａ、Ｄ_１ｂ、Ｄ_２ａ、Ｄ_２ｂ、Ｄ_３ａ、Ｄ_３ｂ、Ｄ_４ａ、Ｄ_４ｂ、Ｄ_５ａ、Ｄ_５ｂ、Ｄ_６ａ、Ｄ_６ｂ）の極性と反対となる。

これは、例えば、第１列に属するデータ線（Ｄ_１ａ、Ｄ_１ｂ）を見ると、右側のデータ線（Ｄ_１ｂ）には負極性のデータ電圧（Ｖｄｔｂ）が、左側のデータ線（Ｄ_１ａ）が正極性のデータ電圧（Ｖｄｔａ）が印加されて、これを共通電圧（Ｖｃｏｍ）を基準に示すと図５のようになる。つまり、左側のデータ線（Ｄ_１ａ）には右側のデータ線（Ｄ_１ｂ）に印加されるデータ電圧と大きさが同一であって極性だけが反対であるデータ電圧を印加することである。このようにすると、各画素（ＰＸ）には、画素の寄生容量にかかる電圧が互いに相殺されてカップリング欠陥が生じない。

なお、ゲート線（Ｇ_ｊ−１−Ｇ_ｊ＋２）は実施形態１と同様に画素（ＰＸ）の行方向に配置されている。

図６Ａ及び図６Ｂは図４に示した画素配置を変形した例である。

図６Ａに示した画素配置は同一行の画素（ＰＸ）は同一データ線（Ｄ_１ａ、Ｄ_１ｂ、Ｄ_２ａ、Ｄ_２ｂ、Ｄ_３ａ、Ｄ_３ｂ、Ｄ_４ａ、Ｄ_４ｂ、Ｄ_５ａ、Ｄ_５ｂ、Ｄ_６ａ、Ｄ_６ｂ）に連結されており、同一列の画素（ＰＸ）は一対のデータ線（Ｄ_１ａ、Ｄ_１ｂ、Ｄ_２ａ、Ｄ_２ｂ、Ｄ_３ａ、Ｄ_３ｂ、Ｄ_４ａ、Ｄ_４ｂ、Ｄ_５ａ、Ｄ_５ｂ、Ｄ_６ａ、Ｄ_６ｂ）に一行単位で交互に連結されている。図６Ｂに示した画素配置は、奇数番目画素列の画素配置は図８Ａに示した画素配置と同じで、偶数番目画素列の画素配置は奇数番目画素列とその間のデータ線を中心に鏡対称をなす。例えば、第２列の画素配置はデータ線（Ｄ_１ｂ、Ｄ_２ａ）を中心に第１列の画素配置と鏡対称をなす。

図４に示した画素配置では一列の画素（ＰＸ）に印加されるデータ電圧の極性が同一で縦線状欠陥が生じることがありうるが、図６Ａ及び図６Ｂに示した画素配置ではカップリング欠陥だけでなく縦線状欠陥も防止できる。

図７は本発明の実施形態２による液晶表示装置の画素配置を示した図であり、図８Ａ乃至図８Ｄは図７に示した画素配置の変形例である。

図７を見ると、図４、図６Ａ及び図６Ｂに示した画素構造における一つの画素（ＰＸ）をゲート線（Ｇ_ｊ−１−Ｇ_ｊ＋２）を中心に二つの副画素（ＰＸａ、ＰＸｂ）に分けた構造を有する。これは側面視認性を改善するために現在開発中の構造であって、主に垂直配向方式の液晶表示装置に使用される。

一つの画素（ＰＸ）を構成する二つの副画素（ＰＸａ、ＰＸｂ）は互いに異なるデータ線（Ｄ_１ａ、Ｄ_１ｂ、Ｄ_２ａ、Ｄ_２ｂ、Ｄ_３ａ、Ｄ_３ｂ、Ｄ_４ａ、Ｄ_４ｂ、Ｄ_５ａ、Ｄ_５ｂ、Ｄ_６ａ、Ｄ_６ｂ）に連結されており、このような構造が行方向及び列方向に繰り返し採用され、ここで示したような画素（ＰＸ）の極性が現れる。

従って、画素（ＰＸ）を間に置いた一対のデータ線（Ｄ_１ａ、Ｄ_１ｂ、Ｄ_２ａ、Ｄ_２ｂ、Ｄ_３ａ、Ｄ_３ｂ、Ｄ_４ａ、Ｄ_４ｂ、Ｄ_５ａ、Ｄ_５ｂ、Ｄ_６ａ、Ｄ_６ｂ）の極性が互いに反対であるため、カップリング欠陥が生じないで、また、一列の画素（ＰＸ）の極性が交互に繰り返し変化するため、縦線状欠陥が生じない。

図８Ａの場合には図７に示した画素配置と同一である。ただし、印加されるデータ電圧の極性が異なって、これによって同じ構造でも画素（ＰＸ）の極性が変わる。つまり、図７に示した画素配置では行方向及び列方向に画素（ＰＸ）の極性が正極性と負極性を示したが、図８Ａに示した画素配置では行方向に同じ極性を有する。しかし、この場合にもカップリング欠陥や縦線状欠陥を防止できる。

図８Ｂの場合、一つの画素（ＰＸ）を構成する二つの副画素（ＰＸａ、ＰＸｂ）は互いに異なるデータ線（Ｄ_１ａ、Ｄ_１ｂ、Ｄ_２ａ、Ｄ_２ｂ、Ｄ_３ａ、Ｄ_３ｂ、Ｄ_４ａ、Ｄ_４ｂ、Ｄ_５ａ、Ｄ_５ｂ、Ｄ_６ａ、Ｄ_６ｂ）に連結されている。ただし、列方向に隣接した画素の隣接した二つの副画素は同じデータ線（Ｄ_１ａ、Ｄ_１ｂ、Ｄ_２ａ、Ｄ_２ｂ、Ｄ_３ａ、Ｄ_３ｂ、Ｄ_４ａ、Ｄ_４ｂ、Ｄ_５ａ、Ｄ_５ｂ、Ｄ_６ａ、Ｄ_６ｂ）に連結されている。例えば、第１列（ｊ−１）行の下側副画素（ＰＸｂ）とこれと隣接したｊ行の上側副画素（ＰＸａ）は同じデータ線（Ｄ_１ａ）に連結されており、ｊ行の下側副画素（ＰＸｂ）とこれと隣接した（ｊ＋１）行の上側副画素（ＰＸａ）は同じデータ線（Ｄ_１ｂ）に連結されている。

図８Ｃの場合、奇数番目画素列の画素配置は図８Ｂに示した画素配置と同じで、偶数番目画素列の画素配置は奇数番目画素列とその間のデータ線を中心に鏡対称をなす。例えば、第２列の画素配置はデータ線（Ｄ_１ｂ、Ｄ_２ａ）を中心に第１列の画素配置と鏡対称をなす。

図８Ｄの場合、奇数番目画素列の画素配置は図７ａに示したのと同様である。つまり、一つの画素（ＰＸ）を構成する二つの副画素（ＰＸａ、ＰＸｂ）は互いに異なるデータ線（Ｄ_１ａ、Ｄ_１ｂ、Ｄ_２ａ、Ｄ_２ｂ、Ｄ_３ａ、Ｄ_３ｂ、Ｄ_４ａ、Ｄ_４ｂ、Ｄ_５ａ、Ｄ_５ｂ、Ｄ_６ａ、Ｄ_６ｂ）に連結されており、このような構造が列方向に繰り返し採用される。偶数番目画素列の画素配置は図８Ｃのように奇数番目画素列とその間のデータ線を中心に鏡対称をなす。

このように、一対のデータ線（Ｄ_１ａ、Ｄ_１ｂ、Ｄ_２ａ、Ｄ_２ｂ、Ｄ_３ａ、Ｄ_３ｂ、Ｄ_４ａ、Ｄ_４ｂ、Ｄ_５ａ、Ｄ_５ｂ、Ｄ_６ａ、Ｄ_６ｂ）に同じ大きさの互いに異なる極性のデータ電圧を印加し、列方向の画素の極性が交互に繰り返し変化することによって、カップリング欠陥と縦線状欠陥を防止することが分かる。

以上で本発明の望ましい実施形態について詳細に説明しましたが、本発明の権利範囲はこれに限定されることはなく、特許請求の範囲で定義している本発明の基本概念を利用した当業者による多様な変形及び改良形態も本発明の権利範囲に属する。

本発明の実施形態１による液晶表示装置のブロック図である。 本発明の実施形態１による液晶表示装置の一つの画素に対する等価回路図である。 本発明の実施形態１による液晶表示装置の画素配置を示した図である。 本発明の実施形態２による液晶表示装置の画素配置の一例を示した図である。 図４に示した画素配置でカップリング欠陥を除去する原理を説明する図である。 図４に示した画素配置の変形例を示した図である。 図４に示した画素配置の変形例を示した図である。 本発明の実施形態２による液晶表示装置の画素配置を示した図である。 図７に示した画素配置の変形例を示した図である。 図７に示した画素配置の変形例を示した図である。 図７に示した画素配置の変形例を示した図である。 図７に示した画素配置の変形例を示した図である。

符号の説明

３…液晶層、
１００…下部表示板、
１９１…画素電極、
２００…上部表示板、
２３０…色フィルター、
２７０…共通電極、
３００…液晶表示板組立体、
４００…ゲート駆動部、
５００…データ駆動部、
６００…信号制御部、
８００…階調電圧生成部、
Ｒ、Ｇ、Ｂ…入力映像データ、
ＤＥ…データイネーブル信号、
ＭＣＬＫ…メインクロック、
Ｈｓｙｎｃ…水平同期信号、
Ｖｓｙｎｃ…垂直同期信号、
ＣＯＮＴ１…ゲート制御信号、
ＣＯＮＴ２…データ制御信号、
ＤＡＴ…デジタル映像信号、
Ｃｌｃ…液晶蓄電器、
Ｃｓｔ…維持蓄電器、
Ｑ…スイッチング素子、
ＰＸ…画素、
ＰＸａ、ＰＸｂ…副画素。

Claims (16)

1. 行列状に配列されている複数の画素と、
   前記画素に連結されているスイッチング素子と、
   前記スイッチング素子に連結されているデータ線及びゲート線と、
   データ電圧を生成して前記データ線に印加するデータ駆動部と
   を含み、
   前記データ線は前記画素の左右に一対で配置されていて、
   前記一対のデータ線には同じ大きさの互いに異なる極性を有するデータ電圧が印加されることを特徴とする液晶表示装置。
2. 前記スイッチング素子は、前記一対のデータ線のうちの一つのデータ線にだけ連結されていることを特徴とする請求項１に記載の液晶表示装置。
3. 前記画素の列方向に隣接した二つの画素のスイッチング素子は、前記一対のデータ線に交互に連結されていることを特徴とする請求項１に記載の液晶表示装置。
4. 前記データ駆動部は、Ｎ×２反転駆動を行うことを特徴とする請求項２または請求項３に記載の液晶表示装置。
5. 前記画素の列のうちの偶数番目画素列の画素配置は、奇数番目画素列とその間のデータ線を中心に鏡対称をなすことを特徴とする請求項１に記載の液晶表示装置。
6. 前記データ駆動部は、Ｎ×１反転駆動を行うことを特徴とする請求項５に記載の液晶表示装置。
7. 行列状に配列されて各々第１及び第２副画素を含む複数の画素と、
   前記第１及び第２副画素に連結されている第１及び第２スイッチング素子と、
   前記第１及び第２副画素に連結されているデータ線及びゲート線と、
   データ電圧を生成して前記データ線に印加するデータ駆動部と
   を含み、
   前記データ線は前記画素の左右に一対で配置されていて、
   前記一対のデータ線には同じ大きさの互いに異なる極性のデータ電圧が印加されることを特徴とする液晶表示装置。
8. 前記第１及び第２スイッチング素子は、前記一対のデータ線のうちの互いに異なるデータ線に各々連結されていることを特徴とする請求項７に記載の液晶表示装置。
9. 前記データ駆動部は、Ｎ×２反転駆動を行うことを特徴とする請求項８に記載の液晶表示装置。
10. 前記データ駆動部は、Ｎ×１反転駆動を行うことを特徴とする請求項８に記載の液晶表示装置。
11. 前記画素の列のうちの偶数番目画素列の画素配置は、奇数番目画素列とその間のデータ線を中心に鏡対称をなすことを特徴とする請求項８に記載の液晶表示装置。
12. 列方向に隣接した画素の隣接した前記第１及び第２副画素の前記第１及び第２スイッチング素子は、同じデータ線に連結されていることを特徴とする請求項８に記載の液晶表示装置。
13. 前記画素の列のうちの偶数番目画素列の画素配置は、奇数番目画素列とその間のデータ線を中心に鏡対称をなすことを特徴とする請求項１０に記載の液晶表示装置。
14. 行列状に配列されている複数の画素と、
    前記画素に連結されているスイッチング素子と、
    前記スイッチング素子に連結されているデータ線及びゲート線と、
    データ電圧を生成して前記データ線に印加するデータ駆動部と
    を含み、
    前記データ線は前記画素の列方向に延びており、前記画素の左右にある前記データ線に互いに異なる極性を有するデータ電圧が印加されることを特徴とする液晶表示装置。
15. 前記データ駆動部は、Ｎ×２反転駆動を行うことを特徴とする請求項１４に記載の液晶表示装置。
16. 前記データ駆動部は、Ｎ×１反転駆動を行うことを特徴とする請求項１４に記載の液晶表示装置。

Images