JP2005309438A - 液晶表示装置 - Google Patents

Abstract

【課題】 液晶表示装置の画質を向上させる。また、列反転及びドット反転のメリットを両方有する液晶表示装置を提供する。駆動回路チップの数を減らして液晶表示装置の製造コストを節減する。
【解決手段】 本発明は、垂直クロストークの発生を大きく減らして画質を向上させる液晶表示装置に関する。本発明の液晶表示装置は、スイッチング素子を有する複数の画素からなる少なくとも一つの画素行、前記スイッチング素子に接続され前記スイッチング素子をターンオンさせるゲートオン電圧を伝達する複数対のゲート線、並びに前記スイッチング素子に接続されデータ電圧を伝達する複数のデータ線を含む。前記各対のゲート線は前記画素行の上下に配置され、前記データ線それぞれは二つの画素列の間に配置されて隣接画素及び次隣接画素に接続されている。ここで、駆動部反転は列反転であり、見掛け反転は１×２ドット反転である。
【選択図】 図３

Description

本発明は液晶表示装置に関する。

一般に、液晶表示装置（ＬＣＤ）は、画素電極及び共通電極が具備された二つの表示板と、その間に入っている誘電率異方性を有する液晶層とを含む。画素電極は、行列状に配列され、薄膜トランジスタ（ＴＦＴ）等のスイッチング素子に接続されて一行ずつ順次にデータ電圧が印加される。共通電極は、表示板の全面に対して形成され、共通電圧が印加される。画素電極と共通電極、及びその間の液晶層は、回路的には液晶キャパシタをなし、液晶キャパシタは、これに接続されたスイッチング素子と共に画素を構成する基本単位となる。

このような液晶表示装置では、二つの電極に電圧を印加して液晶層に電界を生成し、該電界の強度を調節して液晶層を通過する光の透過率を調節することによって所望の画像を得る。この時、液晶層に一方向の電界が長く印加されることによって発生する劣化現象を防ぐため、フレーム毎に、行毎に、若しくは画素毎に共通電圧に対するデータ電圧の極性を反転させる。

前記データ電圧の反転方式のうち、画素毎にデータ電圧の極性を反転させる場合（以下、ドット反転と言う。）、キックバック電圧（ｋｉｃｋｂａｃｋ ｖｏｌｔａｇｅ）による垂直フリッカー現象や垂直クロストーク（ｖｅｒｔｉｃａｌ ｃｒｏｓｓｔａｌｋ）現象などが減少して画質が向上する。しかし、所定の行毎及び列毎にデータ電圧の極性を反転させることで、データ線へのデータ電圧の印加動作が複雑になり、かつデータ線の信号遅延による不具合がある。このため、信号遅延を減らすために低抵抗物質でデータ線を作製する等、製造工程が複雑で、かつ製造コストが増加する。

これに対し、所定の列毎にデータ電圧の極性を反転させる場合（以下、列反転と言う。）、一つのデータ線を通じて流れるデータ電圧の極性がフレーム毎にのみ反転され、データ線の信号遅延問題が大きく減少する。

ところが、列反転ではドット反転のメリットを維持することができず、垂直フリッカー現象や垂直クロストーク現象などが生じ、液晶表示装置の画質が悪化する。
また、液晶表示装置は、スイッチング素子を制御するためのゲート信号を伝達するゲート線と、電界生成電極に印加するためのデータ電圧を伝達するデータ線、並びにゲート信号及びデータ電圧を生成するゲート駆動部とデータ駆動部を備える。ゲート駆動部及びデータ駆動部は複数の駆動集積回路チップからなるのが普通であり、チップの数をできる限り減らすことが生産コスト節減において重要要素である。特に、データ駆動集積回路チップはゲート駆動回路チップに比べて高価であってチップ数を減らすことは一層重要である。

本発明の目的は、液晶表示装置の画質を向上させることである。本発明の他の目的は、列反転及びドット反転のメリットを両方有する液晶表示装置を提供することである。本発明の他の目的は、駆動回路チップの数を減らして液晶表示装置の製造コストを節減することである。

前述した目的を達成するために、本発明１は、
・スイッチング素子を有する複数の画素からなる少なくとも一つの画素行、
・前記スイッチング素子に接続され前記スイッチング素子をターンオンさせるゲートオン電圧を伝達する複数対のゲート線、
・前記スイッチング素子に接続されデータ電圧を伝達する複数のデータ線、を含み、
・前記各対のゲート線は前記画素行の下部及び上部に配置され、前記のデータ線のそれぞれは、１対の画素列の間に配置されている液晶表示装置を提供する。

このような液晶表示装置においては、各画素のスイッチング素子の位置を配線の長さができるだけ短くなるような位置に、画素行毎に変えることが好ましい。駆動部反転は列反転方式であっても見掛け反転は１×２ドット反転であることができるので、画質が向上する。

発明２は、発明１において、同一のデータ線に接続された画素のうち、データ線に隣接する画素のうちの１つと、データ線と１つの画素を挟んで隣り合う画素のうちの１つと、は同一の画素行に属している液晶表示装置を提供する。

発明３は、発明１において、前記各画素行において、隣接した二つのデータ線の間に位置する二つの画素は、同一のデータ線に接続されている液晶表示装置を提供する。
発明４は、発明３において、上下に隣接した二つの画素は、互いに異なるデータ線に接続されている液晶表示装置を提供する。

発明５は、発明４において、隣接したデータ線に沿って流れるデータ電圧の極性は逆である液晶表示装置を提供する。
発明６は、発明４において、各データ線に沿って流れるデータ電圧の極性は同一である液晶表示装置を提供する。

発明７は、発明６において、見掛け反転は１×２ドット反転である液晶表示装置を提供する。
発明８は、発明７において、左側端の画素列または右側端の画素列において、少なくとも一つの画素を反対側最後のデータ線に接続するための少なくとも一つのダミー線をさらに含む液晶表示装置を提供する。

発明９は、
・交互に配置されている複数の第１画素及び第２画素をそれぞれ含む複数の画素行、
・前記第１画素に接続されている複数の第１信号線、前記第２画素に接続されている複数の第２信号線、
・前記第１信号線と交差し、隣接した一対の第１画素及び第２画素の間にそれぞれ配置されてこれに接続されている複数の第３信号線、
・前記各画素行のうち左側端または右側端に位置した第１画素または第２画素を反対側最後の第３信号線に接続するための少なくとも一つの第４信号線、を含み、
・前記第３信号線それぞれは隣接する第１画素及び次隣接する第２画素に接続されている、薄膜トランジスタ表示板を提供する。

発明１０は、前記発明９において、同一の第３信号線に接続された画素のうち、第３信号線に隣接する第１画素のうちの一つと、第３信号線と１つの画素を挟んで隣り合う第２画素のうちの一つと、は同一の画素行に属している薄膜トランジスタ表示板を提供する。

発明１１は、発明１０において、前記各画素行において、隣接した二つの第３信号線の間に位置する第１画素及び第２画素は、同一の第３信号線に接続されている薄膜トランジスタ表示板を提供する。

発明１２は、発明１１において、上下に隣接した第１画素及び第２画素は、互いに異なる第３信号線に接続されている薄膜トランジスタ表示板を提供する。

本発明では隣接した画素行の間にスイッチング素子が接続されたデータ線の位置を変更すれば、駆動部反転は列反転方式であっても見掛け反転は１×２ドット反転であることができる。従って、データ駆動部から列反転方式でデータ電圧の極性を決めて印加でき、データ線材料の選択幅が広くなり、製造工程を単純化し易く、かつ見掛け反転がドット反転であって画質が向上される。

以下、添付した図面を参照して、本発明の実施例に対して、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施例に限定されない。

図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。

本発明の実施例による液晶表示装置について、図面を参照して詳細に説明する。
図１は、本発明の一実施例による液晶表示装置のブロック図であり、図２は、本発明の一実施例による液晶表示装置の一画素に対する等価回路図である。また、図３は、本発明の一実施例による液晶表示装置の構造図である。

図１に示したように、本発明の一実施例による液晶表示装置は、液晶表示板組立体３００及びこれに接続されたゲート駆動部４００とデータ駆動部５００、データ駆動部５００に接続された階調電圧生成部８００、及びこれらを制御する信号制御部６００を含む。

液晶表示板組立体３００は等価回路によれば、複数の表示信号線（Ｇ₁-Ｇ_2n、Ｄ₁-Ｄ_m、Ｌ１、Ｌ２）と、これに接続されほぼ行列状に配列された複数の画素とを含む。
表示信号線（Ｇ₁-Ｇ_2n、Ｄ₁-Ｄ_m、Ｌ１、Ｌ２）は、ゲート信号（走査信号とも言う。）を伝達する複数のゲート線（Ｇ₁-Ｇ_2n）と、データ信号を伝達するデータ線（Ｄ₁-Ｄ_m）、及びダミー線（Ｌ１、Ｌ２）を含む。ゲート線（Ｇ₁-Ｇ_2n）は、ほぼ行方向に延びて互いにほぼ平行であり、データ線（Ｄ₁-Ｄ_m）とダミー線（Ｌ１、Ｌ２）は、ほぼ列方向に延びて互いにほぼ平行である。

図３に示したように、ゲート線（Ｇ₁-Ｇ_2n）、データ線（Ｄ₁-Ｄ_m）及びダミー線（Ｌ１、Ｌ２）が具備された液晶表示板組立体３００の上方には液晶表示装置を駆動するための信号制御部６００、駆動電圧生成部７００及び階調電圧生成部８００等の回路要素を備えているプリント回路基板（ＰＣＢ）５５０が位置している。ダミー線（Ｌ１）は液晶表示板組立体３００の最左側の周縁部付近に、ダミー線（Ｌ２）は液晶表示板組立体３００の最右側の周縁部付近に、ほぼ行方向に延びてデータ線（Ｄ₁-Ｄ_m）とほぼ平行である。

液晶表示板組立体３００及びＰＣＢ５５０は、可撓性回路（ＦＰＣ）基板５１０を通じて互いに電気的、物理的に接続されている。
前記可撓性回路基板５１０には、データ駆動部５００を構成するデータ駆動集積回路チップ５４０が実装されており、複数のデータ伝達線５２１が設けられている。該データ伝達線５２１は、接触部（Ｃ１）を通じて液晶表示板組立体３００上に形成された複数のデータ線（Ｄ₁-Ｄ_m）にそれぞれ接続されて該当するデータ電圧を伝達する。

最左側及び最右側に位置したＦＰＣ基板５１０には、信号伝達線５２２ａ、５２２ｂ、５２３ａ、５２３ｂが設けられている。信号伝達線５２２ａ、５２２ｂ、５２３ａ、５２３ｂは、接触部Ｃ３を通じてＰＣＢ５５０に設けられた信号伝達線５５１ａ、５５１ｂに接続される。

最左側のＦＰＣ基板５１０に形成された信号伝達線５２２ａは、接触部Ｃ２を通じて最左側に位置したデータ線（Ｄ１）に接続されており、更に、接触部（Ｃ３）を通じて信号伝達線５５１ａ、５２３ａに接続され、接触部（Ｃ１）を通じてダミー線（Ｌ２）に接続されている。

また、最右側のＦＰＣ基板５１０に形成された信号伝達線５２３ｂは、最右側に位置したデータ線（Ｄｍ）に接触部（Ｃ２）を通じて連結され、更に、接触部（Ｃ３）を通じて信号伝達線５５１ｂ、５２３ｂに連結されて接触部（Ｃ１）を通じてダミー線（Ｌ１）に連結されている。

各画素は、表示信号線（Ｇ₁-Ｇ_2n、Ｄ₁-Ｄ_m）及びダミー線（Ｌ１、Ｌ２）に接続されたスイッチング素子（Ｑ）と、これに接続された液晶キャパシタ（Ｃ_LC）、及びストレージキャパシタ（Ｃ_ST）を含む。ストレージキャパシタ（Ｃ_ST）は必要に応じて省略することができる。

薄膜トランジスタ等のスイッチング素子（Ｑ）は下部表示板１００に具備されており、三端子素子であって、その制御端子及び入力端子はそれぞれゲート線（Ｇ₁-Ｇ_2n）、データ線（Ｄ-Ｄ_m）、及びダミー線（Ｌ１、Ｌ２）に接続され、出力端子は液晶キャパシタ（Ｃ_LC）及びストレージキャパシタ（Ｃ_ST）に接続されている。

液晶キャパシタ（Ｃ_LC）は、下部表示板１００の画素電極１９０と、上部表示板２００の共通電極２７０を二つの端子とし、二つの電極１９０、２７０の間の液晶層３は誘電体として機能する。画素電極１９０はスイッチング素子（Ｑ）に接続され、共通電極２７０は上部表示板２００の全面に形成されて共通電圧（Ｖｃｏｍ）の印加を受ける。図２とは異なって、共通電極２７０が下部表示板１００に具備される場合もあり、その場合、二つの電極１９０、２７０のうちの少なくとも一つは、線形または棒形に形成することができる。

液晶キャパシタ（Ｃ_LC）の補助的な役割をするストレージキャパシタ（Ｃ_ST）は、下部表示板１００に具備された別の信号線（図示せず）及び画素電極１９０が絶縁体を介在して重なってなり、該別の信号線には共通電圧（Ｖｃｏｍ）等の定められた電圧が印加される。しかし、ストレージキャパシタ（Ｃ_ST）は、画素電極１９０が絶縁体を媒介としてすぐ上の前段ゲート線と重なってなることができる。

図３に示したように、一対のゲート線（Ｇ₁及びＧ₂、Ｇ₃及びＧ₄）は、一行の画素電極１９０の上下に配置されている。また、データ線（Ｄ₁-Ｄ_m）は、二列の画素電極１９０の間に一つずつ配置されている。即ち、一対の画素列の間に一つのデータ線が配置されている。かかるゲート線（Ｇ₁-Ｇ_2n）及びデータ線（Ｄ₁-Ｄ_m）と画素電極１９０間の接続についてより詳しく説明する。

画素電極１９０の上側及び下側に接続された複数対のゲート線（Ｇ₁-Ｇ_2n）は、各画素電極１９０の上側または下側に形成されたスイッチング素子（Ｑ）を通じて該当する画素電極１９０に接続される。

即ち、奇数番目画素行において、データ線（Ｄ₁-Ｄ_m）を中心に左側に位置したスイッチング素子（Ｑ）は、上側に位置したゲート線（Ｇ₁、Ｇ₅、Ｇ₉）に接続され、データ線（Ｄ₁-Ｄ_m）を中心に右側に位置したスイッチング素子（Ｑ）は、下側に位置したゲート線（Ｇ₂、Ｇ₆、Ｇ₁₀）に接続されている。これに対し、偶数番目画素行に位置した上側ゲート線（Ｇ₃、Ｇ₇、Ｇ₁₁）及び下側ゲート線（Ｇ₄、Ｇ₈、Ｇ１₂）とスイッチング素子（Ｑ）との接続は、奇数番目画素行と逆である。即ち、データ線（Ｄ₁-Ｄ_m）を中心に右側に位置したスイッチング素子（Ｑ）は、上側に位置したゲート線（Ｇ₃、Ｇ₇、Ｇ₁₁）に接続され、データ線（Ｄ₁-Ｄ_m）を中心に左側に位置したスイッチング素子（Ｑ）は、下側に位置したゲート線（Ｇ₄、Ｇ₈、Ｇ₁₂）に接続されている。

奇数番目行の画素電極１９０のうちデータ線（Ｄ₁-Ｄ_m）を中心に左側に位置した画素電極１９０は、スイッチング素子（Ｑ）を通じてすぐに隣接したデータ線（Ｄ₁-Ｄ_m）に接続され、データ線（Ｄ₁-Ｄ_m）を中心に右側に位置した画素電極１９０は、スイッチング素子（Ｑ）を通じて次隣接するデータ線に接続されている。偶数番目行の画素電極１９０のうちデータ線（Ｄ₁-Ｄ_m）を中心に左側に位置した画素電極１９０は、スイッチング素子（Ｑ）を通じて直前のデータ線に接続され、データ線（Ｄ₁-Ｄ_m）を中心に右側に位置した画素電極１９０は、スイッチング素子（Ｑ）を通じてすぐ隣接したデータ線に接続されている。また、第１列の偶数番目行の画素電極１９０は、最後のデータ線（Ｄ_m）に連結されたダミー線（Ｌ１）に接続され、最後の列の奇数番目行の画素電極１９０は、第１のデータ線（Ｄ₁）に連結された連結線（Ｌ１）に接続されている。

既に説明したように、各画素に形成されたスイッチング素子（Ｑ）は、連結されたデータ線（Ｄ₁-Ｄ_m）やダミー線（Ｌ１、Ｌ２）に接続され易くするよう、つまり連結長さができるだけ短くなるような位置に形成される。従って、図３に示した配置において、スイッチング素子（Ｑ）の位置は画素行毎に変わる。即ち、奇数番目行に位置した画素対のうちのデータ線（Ｄ₁-Ｄ_m）の左側に位置した画素においては、右側上段部にスイッチング素子（Ｑ）が形成され、データ線（Ｄ₁-Ｄ_m）の右側に位置した画素においては、右側下段部にスイッチング素子（Ｑ）が形成されている。

これに対し、偶数番目行に位置した画素のスイッチング素子（Ｑ）の形成位置は、隣接した画素行の形成位置と正反対である。即ち、偶数番目行に位置した画素対のうちのデータ線（Ｄ₁-Ｄ_m）の左側に位置した画素においては、左側下段部にスイッチング素子（Ｑ）が形成され、データ線（Ｄ₁-Ｄ_m）の右側に位置した画素においては、左側上段部にスイッチング素子（Ｑ）が形成されている。

図３に示した画素電極１９０とデータ線（Ｄ₁-Ｄ_m）の接続に関しては、各画素行において、隣接した二つのデータ線の間に位置した二つの画素のスイッチング素子（Ｑ）は同一なデータ線に接続されている。即ち、奇数番目画素行において、二つのデータ線の間に形成された二つの画素のスイッチング素子（Ｑ）は、右側に位置したデータ線に接続され、偶数番目画素行において、二つのデータ線の間に形成された二つの画素のスイッチング素子（Ｑ）は、左側に位置したデータ線に接続されている。

図３に示した配置は一例であって、奇数番目行と偶数番目行における画素電極１９０とデータ線（Ｄ₁-Ｄ_m）及びゲート線（Ｇ₁-Ｇ_2n）の接続は互いに入れ替わることもあり、さらに別の接続関係を有することもできる。

一方、色表示を実現するためには、各画素が三原色のうちの一色を固有に表示したり（空間分割）、各画素が時間によって交互に三原色を表示して（時間分割）、三原色の空間的、時間的な和によって所望のカラーが認識されるようにする。図２は、空間分割の一例であって、各画素が画素電極１９０に対応する領域において、赤色、緑色、または青色のカラーフィルタ２３０を具備している様子を示している。図２とは異なって、カラーフィルタ２３０は、下部表示板１００の画素電極１９０の上または下に形成することもできる。

図３で、カラーフィルタ２３０は、行方向には赤色、緑色、青色の順で配列され、各画素列は一色のカラーフィルタ２３０のみを備えるストライプ配列となっている。
液晶表示板組立体３００の二つの表示板１００、２００のうちの少なくとも一つの外側面には、光を偏光する偏光子（図示せず）が付着されている。

以下、液晶表示板組立体３００の下部表示板１００構造について、図４乃至図６を参照して詳細に説明する。
図４は、本発明の一実施例による薄膜トランジスタ表示板の配置図であり、図５及び図６は、各々図４の薄膜トランジスタ表示板のＶ-Ｖ´線及びＶＩ-ＶＩ´線による断面図である。

透明なガラスなどの絶縁基板１１０上に、複数のゲート線１２１ａ、１２１ｂ及び複数の維持電極線１３１が形成されている。
ゲート線１２１ａ、１２１ｂは主に横方向に延びており、各ゲート線１２１の一部は下または上に突出してゲート電極１２４をなす。二つのゲート線１２１ａ、１２１ｂは互いに隣接して対をなして、互いに逆方向に延びているゲート電極１２４を備える。最上のゲート線１２１ｂと最下のゲート線１２１ａは対をなさない場合もある。

維持電極線１３１は、距離の遠いゲート線１２１ａ、１２１ｂの間に主に横方向に延びており、縦方向に延びている複数の維持電極１３３を含む。
ゲート線１２１ａ、１２１ｂ及び維持電極線１３１の上には、窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜１４０が形成されている。

前記ゲート絶縁膜１４０上には、水素化非晶質シリコンなどからなる複数の線状半導体１５１が形成されている。線状半導体１５１は、主に縦方向に延びており、ここから複数の突出部１５４がゲート電極１２４に向けて延びている。

半導体１５１上部には、シリサイドまたはｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどの物質からなる複数の線状及び島状抵抗性接触部材（ｏｈｍｉｃ ｃｏｎｔａｃｔ）１６１、１６５が形成されている。線状接触部材１６１は複数の突出部１６３を備えており、該突出部１６３と島状接触部材１６５は対をなして半導体１５１の突出部１５４上に位置する。

抵抗接触部材１６１、１６５及びゲート絶縁膜１４０の上には、各々複数のデータ線１７１及び複数のドレイン電極１７５が形成されている。
データ線１７１は、主に縦方向に延びてゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１は、他の層または外部装置との接続のために幅が拡張されている拡張部１７９と、ドレイン電極１７５に向けて延びた複数のソース電極１７３とを含む。ソース電極１７３とドレイン電極１７５は互いに分離されてゲート電極１２４に対し互いに反対側に位置する。ゲート電極１２４、ソース電極１７３、及びドレイン電極１７５は、半導体１５１の突出部１５４と共に薄膜トランジスタ（ＴＦＴ）をなし、薄膜トランジスタのチャンネル（ｃｈａｎｎｅｌ）は、ソース電極１７３とドレイン電極１７５との間の突出部１５４に設けられる。データ線１７１の一部は、隣接した二つのゲート線１２１の間を横方向に延びて次隣接画素のソース電極１７３となる。

抵抗性接触部材１６１、１６５は、その下部の半導体１５１と、その上部のデータ線１７１及びドレイン電極１７５の間にのみ存在し、接触抵抗を低くする役割を果たす。線状半導体１５１は、薄膜トランジスタが位置する突出部１５４を除いて、データ線１７１、ドレイン電極１７５、及びその下部の抵抗性接触部材１６１、１６５と実質的に同一平面形状を有する。即ち、線状半導体１５１は、データ線１７１及びドレイン電極１７５と、その下部の抵抗性接触部材１６１、１６５の下に存在する部分の他にも、ソース電極１７３とドレイン電極１７５の間にこれらで覆われず露出された部分を有する。これとは異なって、突出部１５４のみを残し他の部分は全て除去できる。

データ線１７１及びドレイン電極１７５と、露出された半導体１５１部分の上には保護膜１８０が形成されている。
保護膜１８０には、ドレイン電極１７５及びデータ線１７１の拡張部１７９をそれぞれ露出する複数の接触孔（ｃｏｎｔａｃｔ ｈｏｌｅ）１８５、１８１が形成され、ゲート絶縁膜１４０と共にゲート線１２１の拡張部１２９を露出する複数の接触孔１８１が形成されている。

保護膜１８０上には、ＩＴＯまたはＩＺＯからなる複数の画素電極１９０及び複数の接触補助部材１９２、１９９が形成されている。
画素電極１９０は、接触孔１８５を通じてドレイン電極１７５と物理的・電気的に連結されてドレイン電極１７５からデータ電圧が印加される。データ電圧が印加された画素電極１９０は、共通電圧（Ｖｃｏｍ）が印加される共通電極２７０と共に電場を生成することによって、二つの電極１９０、２７０の間の液晶層３の液晶分子を再配列する。

また、画素電極１９０及び共通電極２７０は液晶キャパシタ（ＣＬＣ）をなして、薄膜トランジスタがターンオフされた後にも印加された電圧を維持し、電圧維持能力を強化するために液晶キャパシタと並列に接続されたストレージキャパシタは、画素電極１９０及びそれと隣接する維持電極線１３１の重畳などで作られる。

更に維持電極１３３は、データ線１７１が間に無い二つの画素電極１９０間に位置して、二つの画素電極１９０の結合容量による干渉を減らす役割を果たす。
画素電極１９０上には、液晶層を配向できる配向膜（図示せず）が塗布されている。

この時、ゲート線１２１ａ、１２１ｂ、維持電極線１３１、データ線１７１、及びドレイン電極１７５等は、各々Ｃｒ、Ａｌ、ＡｌＮｄ、Ｍｏ、ＭｏＷなどの単一層であることができる。更に、２種類の金属からなる二重層構造であることもできる。

再び図１を参照すれば、階調電圧生成部８００は、画素の透過率に関連する二組の複数階調電圧を生成する。そのうち一組は共通電圧（Ｖｃｏｍ）に対し正の値を有し、もう一組は負の値を有する。

ゲート駆動部４００は、液晶表示板組立体３００のゲート線（Ｇ₁-Ｇ_2n）に接続されて、外部からのゲートオン電圧（Ｖｏｎ）とゲートオフ電圧（Ｖｏｆｆ）との組み合わせからなるゲート信号をゲート線（Ｇ₁-Ｇ_2n）に印加し、複数の集積回路で構成される。

データ駆動部５００は、液晶表示板組立体３００のデータ線（Ｄ₁-Ｄ_m）に接続されて、階調電圧生成部８００からの階調電圧を選択してデータ信号として画素に印加する
複数のゲート駆動集積回路またはデータ駆動集積回路は、チップの形態でＦＰＣ基板に実装してＦＰＣ基板を液晶表示板組立体３００に付着することも、ＦＰＣ基板を用いずガラス基板上に該集積回路を直接付着することもできる（ＣＯＧ実装方式：ｃｈｉｐ ｏｎ ｇｌａｓｓ）。更に、該集積回路のような機能を有する回路を画素の薄膜トランジスタと共に液晶表示板組立体３００に直接設けることもできる。

信号制御部６００は、ゲート駆動部４００及びデータ駆動部５００などの動作を制御する。
以下、このような液晶表示装置の表示動作について詳細に説明する。

信号制御部６００は、外部のグラフィック制御部（図示せず）から入力映像信号（Ｒ、Ｇ、Ｂ）及びその表示を制御する入力制御信号、例えば垂直同期信号（Ｖｓｙｎｃ）と水平同期信号（Ｈｓｙｎｃ）、メインクロック（ＭＣＬＫ）、データイネーブル信号（ＤＥ）などが提供される。信号制御部６００の入力映像信号（Ｒ、Ｇ、Ｂ）及び入力制御信号に基づいて、映像信号（Ｒ、Ｇ、Ｂ）を液晶表示板組立体３００の動作条件に合わせて適合に処理し、ゲート制御信号（ＣＯＮＴ１）及びデータ制御信号（ＣＯＮＴ２）などを生成した後、ゲート制御信号（ＣＯＮＴ１）をゲート駆動部４００に送り、データ制御信号（ＣＯＮＴ２）及び処理した映像信号（ＤＡＴ）をデータ駆動部５００に送る。ここで、映像信号（Ｒ、Ｇ、Ｂ）の処理は、図３に示した液晶表示板組立体の画素配列によって映像データ（Ｒ、Ｇ、Ｂ）を再配列する動作を含む。

ゲート制御信号（ＣＯＮＴ１）は、ゲートオン電圧（Ｖｏｎ）の出力開始を指示する垂直同期開始信号（ＳＴＶ）、ゲートオン電圧（Ｖｏｎ）の出力時期を制御するゲートクロック信号（ＣＰＶ）、及びゲートオン電圧（Ｖｏｎ）の持続時間を限定する出力イネーブル信号（ＯＥ）などを含む。

データ制御信号（ＣＯＮＴ２）は、映像データ（ＤＡＴ）の伝送開始を知らせる水平同期開始信号（ＳＴＨ）、データ線（Ｄ₁-Ｄ_m）に該当データ電圧の印加を指示するロード信号（ＴＰ）、共通電圧（Ｖｃｏｍ）に対するデータ電圧の極性（以下、“共通電圧に対するデータ電圧の極性”を略して“データ電圧の極性”と言う。）を反転させる反転信号（ＲＶＳ）、及びデータクロック信号（ＨＣＬＫ）などを含む。

データ駆動部５００は、信号制御部６００からのデータ制御信号（ＣＯＮＴ２）に従って一行の画素のうちの半分に対する映像データ（ＤＡＴ）群を順に受信し、階調電圧生成部８００からの階調電圧のうちの各映像データ（ＤＡＴ）に対応する階調電圧を選択することによって映像データ（ＤＡＴ）を該当データ電圧に変換した後、これを該当するデータ線（Ｄ₁-Ｄ_m）に印加する。

ゲート駆動部４００は、信号制御部６００からのゲート制御信号（ＣＯＮＴ１）に従ってゲートオン電圧（Ｖｏｎ）をゲート線（Ｇ₁-Ｇ_2n）に順に印加して、該ゲート線（Ｇ₁-Ｇ_2n）に接続されたスイッチング素子（Ｑ）をターンオンし、これにより、データ線（Ｄ₁-Ｄ_m）に印加されたデータ電圧がターンオンされたスイッチング素子（Ｑ）を通じて該当する画素に印加される。

画素に印加されたデータ電圧と共通電圧（Ｖｃｏｍ）との差は、液晶キャパシタ（ＣＬＣ）の充電電圧、つまり画素電圧として表れる。液晶分子は、画素電圧の大きさに応じてその配列を相違にし、これによって液晶層３を通過する光の偏光が変化する。かかる偏光の変化は、表示板１００、２００に付着された偏光子（図示せず）によって光透過率の変化として表れる。

１/２水平周期（または１/２Ｈ）[水平同期信号（Ｈｓｙｎｃ）及びゲートクロック（ＣＰＶ）の一周期]を単位としてデータ駆動部５００及びゲート駆動部４００は同じ動作を繰り返す。この方法で、１フレーム期間の間全てのゲート線（Ｇ₁-Ｇ_2n）に対し順にゲートオン電圧（Ｖｏｎ）を印加して、全ての画素にデータ電圧を印加する。１フレームが終了すれば次のフレームが開始し、各画素に印加されるデータ電圧の極性が直前フレームでの極性と逆になるようデータ駆動部５００に印加される反転信号（ＲＶＳ）の状態が制御される（フレーム反転）。

前記のようなフレーム反転の他にも、データ駆動部５００は、１フレーム内において隣接するデータ線（Ｄ₁-Ｄ_m）に沿って下降するデータ電圧の極性を反転し、これによりデータ電圧が印加された画素電圧の極性も変化する。ところが、図３に示したように、画素とデータ線（Ｄ₁-Ｄ_m）の接続は様々であって、データ駆動部５００での極性反転パターンと、液晶表示板組立体３００の画面に表示される画素電圧の極性反転パターンとが異なる。以下、データ駆動部５００での反転を駆動部反転とし、画面に表示される反転を見掛け反転とする。

再び図３を参照して、本発明の実施例による反転形態について詳細に説明する。
図３で、駆動部反転は列反転であって、一つのデータ線に流れるデータ電圧は常に同一極性であり、隣接した二つのデータ線に流れるデータ電圧は逆極性であり、見掛け反転は１×２ドット反転である。

このように、見掛け反転がドット反転である場合、画素電圧が正極性である時と負極性である時にキックバック電圧のため生ずる輝度差が分散され、縦筋不良が減少する。
以上のように、隣接した画素行間にスイッチング素子が接続されたデータ線の位置を変更すれば、駆動部反転は列反転方式であっても見掛け反転は１×２ドット反転であることができる。従って、データ駆動部から列反転方式でデータ電圧の極性が決定されて印加され、データ線材料の選択幅が大きくなり、製造工程を単純化し易く、かつ見掛け反転がドット反転であって画質が向上される。

以上で本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態も本発明の権利範囲に属するものである。

本発明の一実施例による液晶表示装置のブロック図である。 本発明の一実施例による液晶表示装置の一画素に対する等価回路図である。 本発明の一実施例による液晶表示装置の構造図である。 本発明の一実施例による薄膜トランジスタ表示板の配置図である。 図４の薄膜トランジスタ表示板のＶ-Ｖ´線及びＶＩ-ＶＩ´線による断面図である。 図４の薄膜トランジスタ表示板のＶ-Ｖ´線及びＶＩ-ＶＩ´線による断面図である。

符号の説明

３ 液晶層
９２、９７ 接触補助部材
１００、２００ 表示板
１１０、２１０ 絶縁基板
１２１ａ、１２１ｂ ゲート線
１２４ ゲート電極
１３１ 維持電極線
１４０ ゲート絶縁膜
１５１、１５４ 半導体
１６１、１６３、１６５ 抵抗性接触部材
１７１、１７９ データ線
１７３ ソース電極
１７５ ドレイン電極
１８０ 保護膜
１８１、１８５ 接触孔
１９０ 画素電極
２３０ カラーフィルタ
２７０ 共通電極
３００ 液晶表示板組立体
４００ ゲート駆動部
５００ データ駆動部
５１０ 可撓性回路基板
５５０ プリント回路基板
５２２ａ、５２２ｂ、５２３ａ、５２３ｂ、５５１ａ、５５１ｂ 信号伝達線
６００ 信号制御部
７００ 駆動電圧生成部
８００ 階調電圧生成部

Claims (12)

1. スイッチング素子を有する複数の画素からなる少なくとも一つの画素行と、
   前記スイッチング素子に接続され前記スイッチング素子をターンオンさせるゲートオン電圧を伝達する複数対のゲート線と、
   前記スイッチング素子に接続されデータ電圧を伝達する複数のデータ線と、
   を含み、
   前記各対のゲート線は前記画素行の上下に配置され、
   前記のデータ線のそれぞれは、１対の画素列の間に配置されている、
   液晶表示装置。
2. 同一のデータ線に接続された画素のうち、データ線に隣接する画素のうちの１つと、データ線と１つの画素を挟んで隣り合う画素のうちの１つと、は同一の画素行に属している、請求項１に記載の液晶表示装置。
3. 前記各画素行において、隣接した２つのデータ線の間に位置する２つの画素は、同一のデータ線に接続されている、請求項１に記載の液晶表示装置。
4. 上下に隣接した２つの画素は、互いに異なるデータ線に接続されている、請求項３に記載の液晶表示装置。
5. 隣接したデータ線に沿って流れるデータ電圧の極性は互いに逆である、請求項４に記載の液晶表示装置。
6. 各データ線に沿って流れるデータ電圧の極性は同一である、請求項４に記載の液晶表示装置。
7. 前記液晶表示装置の見掛け反転は１×２ドット反転である、請求項６に記載の液晶表示装置。
8. 左側端の画素列または右側端の画素列において、少なくとも一つの画素を反対側最後のデータ線に接続するための少なくとも一つのダミー線をさらに含む、請求項７に記載の液晶表示装置。
9. 交互に配置されている複数の第１画素及び第２画素をそれぞれ含む複数の画素行と、
   前記第１画素に接続されている複数の第１信号線と、
   前記第２画素に接続されている複数の第２信号線と、
   前記第１信号線と交差し、隣接した一対の第１画素及び第２画素の間にそれぞれ配置されてこれに接続されている複数の第３信号線と、
   前記各画素行のうちの左側端または右側端に位置した第１画素または第２画素を反対側最後の第３信号線に接続するための少なくとも一つの第４信号線と、
   を含み、
   前記第３信号線のそれぞれは、１対の画素列の間に配置されている、
   薄膜トランジスタ表示板。
10. 同一の第３信号線に接続された画素のうち、第３信号線に隣接する第１画素のうちの一つと、第３信号線と１つの画素を挟んで隣り合う第２画素のうちの一つと、は同一の画素行に属している、請求項９に記載の薄膜トランジスタ表示板。
11. 前記各画素行において、隣接した二つの第３信号線の間に位置する第１画素及び第２画素は、同一の第３信号線に接続されている、請求項１０に記載の薄膜トランジスタ表示板。
12. 上下に隣接した第１画素及び第２画素は、互いに異なる第３信号線に接続されている、請求項１１に記載の薄膜トランジスタ表示板。

Images