KR102098304B1

KR102098304B1 - 액정 표시 장치 및 그 제조 방법

Info

Publication number: KR102098304B1
Application number: KR1020130153339A
Authority: KR
Inventors: 조영제; 김성만; 이유진
Original assignee: 삼성디스플레이 주식회사
Priority date: 2013-12-10
Filing date: 2013-12-10
Publication date: 2020-05-27
Also published as: KR20150067635A; US20150160519A1; EP2884333A1; CN104698693B; CN104698693A; EP2884333B1

Abstract

본 발명의 한 실시예에 따른 액정 표시 장치는 제1 기판, 상기 제1 기판 위에 위치하는 복수의 신호선, 상기 신호선 위에 위치하는 제1 절연막, 상기 제1 절연막 위에 위치하는 제1 전극, 상기 제1 전극 위에 위치하는 제2 절연막, 상기 제2 절연막 위에 위치하는 제2 전극, 상기 제1 기판과 마주하는 제2 기판, 그리고 상기 제1 기판과 상기 제2 기판 사이에 위치하는 제1 스페이서 및 제2 스페이서를 포함하고, 상기 제2 절연막과 상기 제2 전극은 상기 복수의 신호선 중 일부분과 중첩하는 제1 절개부와 제2 절개부를 가지고, 상기 제2 스페이서는 상기 제1 절개부 및 상기 제2 절개부와 중첩한다.

Description

액정 표시 장치 및 그 제조 방법 {LIQUID CRYSTAL DISPLAY AND MANUFACTURING METHOD THEREOR}

본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 방향을 변화시킴으로써 액정층을 통과하는 빛의 투과율을 조절하는 표시 장치이다.

액정 표시 장치 중에서 액정층에 전기장을 생성하는 화소 전극 및 공통 전극을 스위칭 소자가 형성되어 있는 하나의 표시판에 구비할 수 있다.

한편, 액정 표시 장치의 상부 패널과 하부 패널은 두 패널 사이에 배치되어 있는 스페이서에 의해 지지되어 셀갭을 유지한다.

일반적으로, 액정 적하 방식으로 형성되는 액정 표시 장치의 경우, 두 패널 중 어느 한 패널에 액정을 적하 방식으로 형성하고, 컬럼 스페이서가 형성된 다른 패널에 표시 영역의 주변부를 둘러싸는 실 라인을 형성한 다음, 상부 패널과 하부 패널을 합착함으로써 제조된다.

일반적으로, 액정 표시 장치의 스미어 불량 및 액정 적하 마진을 유지하기 위하여, 상부 표시판과 하부 표시판의 셀 갭을 유지하는 메인 스페이서, 그리고 메인 스페이서와 압력 내성이 다른 서브 스페이서를 구별하여 형성한다.

스페이서의 압력 내성이 낮은 경우, 스페이서가 눌려 일정한 셀 갭을 유지하지 못해 발생하는 스미어(Smear) 불량이 발생할 수 있다. 이러한 스미어 불량을 방지하기 위하여, 스페이서의 압력 내성을 높이기 위하여, 복수의 영역에 서브 스페이서를 형성한다. 그러나, 서브 스페이서와 대향하는 표시판 사이의 간격이 좁아지거나, 서브 스페이서의 밀도가 높아지는 경우 스페이서의 압축 변형률이 감소하게 된다. 스페이서의 압축 변형률이 감소하게 되면, 액정 적하 마진이 감소하여 액정 적하량의 조절이 어려워짐에 따라 액정이 부족하게 되어, 상부 패널과 하부 패널 사이에 액정으로 채워지지 않은 빈 공간이 생겨 빛이 누설될 수 있다.

따라서, 메인 스페이서와 서브 스페이서를 구별하여 형성하기 위하여, 메인 스페이서와 서브 스페이서의 높이를 다르게 형성하여, 메인 스페이서는 대향 표시판과 접촉하도록 하고, 서브 스페이서는 대향 표시판과 일정한 간격을 이루도록 할 수 있다.

그러나, 액정층에 전기장을 생성하는 화소 전극 및 공통 전극을 스위칭 소자가 형성되어 있는 하나의 표시판에 형성하는 경우, 전기장 생성 전극 아래에 유기막을 형성한다. 이러한 유기막을 형성함으로써, 스위칭 소자가 형성되어 있는 표시판의 신호선에 따른 단차가 감소하게 되고, 메인 스페이서와 서브 스페이서가 형성되는 위치의 단차가 감소하게 된다. 따라서, 메인 스페이서의 높이와 서브 스페이서의 높이 사이의 차이를 크게 형성하여야 한다.

이처럼, 메인 스페이서와 서브 스페이서의 높이 차이를 크게 형성하게 되면, 서브 스페이서의 높이뿐만 아니라 단면적도 감소하게 되고, 이에 따라 서브 스페이서가 안정적으로 형성되지 않을 수 있다.

본 발명이 해결하고자 하는 기술적 과제는 액정층에 전기장을 생성하는 화소 전극 및 공통 전극을 스위칭 소자가 형성되어 있는 하나의 표시판에 형성하고, 화소 전극 및 공통 전극 아래에 유기막을 형성하고, 메인 스페이서의 높이와 서브 스페이서의 높이 사이의 차이를 크게 형성하지 않으면서도, 메인 스페이서와 서브 스페이서의 압력 내성과 액정 적하 마진을 확보할 수 있는 액정 표시 장치 및 그 제조 방법을 제공하는 것이다.

상기 제1 절개부의 가장자리는 상기 제2 절개부의 가장자리와 중첩할 수 있다.

상기 제2 전극은 상기 제1 전극과 중첩하는 복수의 제3 절개부를 가지고, 상기 제2 전극은 상기 복수의 제3 절개부에 의해 정의되는 복수의 가지 전극을 포함할 수 있다.

상기 제2 절연막은 상기 복수의 제3 절개부와 같은 위치에 형성되어 있는 복수의 제4 절개부를 더 가지고, 상기 복수의 제3 절개부의 가장자리는 상기 복수의 제4 절개부의 가장자리와 중첩할 수 있다.

상기 제1 스페이서는 상기 제1 기판과 상기 제2 기판과 접촉하고, 상기 제2 스페이서는 상기 제1 기판과 상기 제2 기판 중 어느 하나와 제1 간격만큼 이격될 수 있다.

상기 제1 간격은 상기 제2 전극의 두께와 상기 제2 보호막의 두께보다 클 수 있다.

상기 제1 스페이서와 상기 제2 스페이서의 높이는 서로 다를 수 있다.

상기 제2 전극은 서로 인접한 제1 화소 영역과 제2 화소 영역에 형성되어 있고, 상기 제2 전극은 상기 제2 화소 영역에 형성되어 있는 상기 제2 스페이서와 중첩하는 제5 절개부를 더 포함하고, 상기 제2 전극의 상기 제1 절개부는 상기 제1 화소 영역에 위치하고, 상기 제2 전극의 상기 제5 절개부는 상기 제2 화소 영역에 위치하고, 상기 제1 화소 영역에 형성되어 있는 상기 제2 전극의 상기 제3 절개부와 상기 제1 절개부 사이의 간격은 상기 제2 화소 영역에 형성되어 있는 상기 제2 전극의 상기 제3 절개부와 상기 제5 절개부 사이의 간격과 서로 다를 수 있다.

본 발명의 한 실시예에 따른 액정 표시 장치의 제조 방법은 상기 제1 기판 위에 복수의 신호선을 형성하는 단계, 상기 신호선 위에 제1 절연막을 형성하는 단계, 상기 제1 절연막 위에 제1 전극을 형성하는 단계, 상기 제1 전극 위에 제2 절연막을 형성하는 단계, 상기 제2 절연막 위에 상기 복수의 신호선 중 일부분과 중첩하는 제1 절개부를 가지는 제2 전극을 형성하는 단계, 상기 제2 절연막에 상기 복수의 신호선 중 일부분과 중첩하는 제2 절개부를 형성하는 단계, 그리고 상기 제1 기판과 상기 제2 기판 사이에 위치하는 제1 스페이서 및 제2 스페이서를 형성하는 단계를 포함하고, 상기 제2 스페이서는 상기 제1 절개부 및 상기 제2 절개부와 중첩하는 위치에 형성한다.

상기 제2 절연막 위에 상기 복수의 신호선 중 일부분과 중첩하는 제1 절개부를 가지는 제2 전극을 형성하는 단계 및 상기 제2 절연막에 상기 복수의 신호선 중 일부분과 중첩하는 제2 절개부를 형성하는 단계는 하나의 감광막 패턴을 이용하여 동시에 이루어질 수 있다.

상기 제2 전극을 형성하는 단계는 상기 제2 전극에 상기 제1 전극과 중첩하는 복수의 제3 절개부를 형성하는 단계를 더 포함하고, 상기 제2 전극은 상기 복수의 제3 절개부에 의해 정의되는 복수의 가지 전극을 포함하도록 형성될 수 있다.

상기 제2 절연막에 상기 복수의 신호선 중 일부분과 중첩하는 제2 절개부를 형성하는 단계는 상기 제2 절연막에 상기 복수의 제3 절개부와 같은 위치에 형성되어 있는 복수의 제4 절개부를 형성하는 단계를 더 포함하고, 상기 복수의 제3 절개부를 형성하는 단계와 상기 복수의 제4 절개부를 형성하는 단계는 상기 하나의 감광막 패턴을 이용하여 동시에 이루어질 수 있다.

상기 제1 스페이서는 상기 제1 기판과 상기 제2 기판과 접촉하도록 형성하고, 상기 제2 스페이서는 상기 제1 기판과 상기 제2 기판 중 어느 하나와 제1 간격만큼 이격되도록 형성될 수 있다.

상기 제1 간격은 상기 제2 전극의 두께와 상기 제2 보호막의 두께보다 크도록 형성될 수 있다.

제1 스페이서 및 제2 스페이서를 형성하는 단계에서 상기 제1 스페이서와 상기 제2 스페이서의 높이는 서로 다르도록 형성될 수 있다.

본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 따르면, 액정층에 전기장을 생성하는 화소 전극 및 공통 전극을 스위칭 소자가 형성되어 있는 하나의 표시판에 형성하고, 화소 전극 및 공통 전극 아래에 유기막을 형성하고, 메인 스페이서의 높이와 서브 스페이서의 높이 사이의 차이를 크게 형성하지 않으면서도, 메인 스페이서와 서브 스페이서의 압력 내성과 액정 적하 마진을 확보할 수 있다.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이다.
도 2는 도 1의 액정 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이다.
도 3은 도 1의 액정 표시 장치를 III-III 선을 따라 잘라 도시한 단면도이다.
도 4는 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 배치도이다.
도 5는 도 4의 액정 표시 장치를 V-V 선을 따라 잘라 도시한 단면도이다.
도 6은 도 4의 액정 표시 장치를 VI-VI 선을 따라 잘라 도시한 단면도이다.
도 7은 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 배치도이다.
도 8은 도 7의 액정 표시 장치를 VIII-VIII 선을 따라 잘라 도시한 단면도이다.
도 9는 도 7의 액정 표시 장치를 IX-IX 선을 따라 잘라 도시한 단면도이다.
도 10은 도 7의 액정 표시 장치의 일부를 도시한 평면도이다.
도 11은 본 발명의 한 실시예에 따른 액정 표시 장치의 제조 단계 중 일부를 도시한 배치도이다.
도 12는 도 11의 액정 표시 장치를 XII-XII 선을 따라 잘라 도시한 단면도이다.
도 13은 도 10의 액정 표시 장치를 XIII-XIII 선을 따라 잘라 도시한 단면도이다.
도 14는 본 발명의 한 실시예에 따른 액정 표시 장치의 제조 단계 중 일부를 도시한 배치도이다.
도 15는 도 14의 액정 표시 장치를 XV-XV 선을 따라 잘라 도시한 단면도이다.
도 16은 도 14의 액정 표시 장치를 XVI-XVI 선을 따라 잘라 도시한 단면도이다.
도 17은 본 발명의 한 실시예에 따른 액정 표시 장치의 제조 단계 중 일부를 도시한 단면도로서, 도 14의 XV-XV 선을 따라 잘라 도시한 단면도이다.
도 18은 본 발명의 한 실시예에 따른 액정 표시 장치의 제조 단계 중 일부를 도시한 단면도로서, 도 14의 XVI-XVI 선을 따라 잘라 도시한 단면도이다.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이제 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 도 1 내지 도 3을 참고로 하여 상세하게 설명한다. 도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 2는 도 1의 액정 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이고, 도 3은 도 1의 액정 표시 장치를 III-III 선을 따라 잘라 도시한 단면도이다.

도 1 내지 도 3을 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 서로 마주보는 제1 표시판(100) 및 제2 표시판(200)과 그 사이 주입되어 있는 액정층(3)을 포함한다.

먼저, 제1 표시판(100)에 대하여 설명한다.

투명한 유리 또는 플라스틱 등으로 이루어진 제1 절연 기판(110) 위에 게이트선(121) 및 공통 전압선(131)을 포함하는 게이트 도전체가 형성되어 있다.

게이트선(121)은 게이트 전극(124) 및 다른 층 또는 외부 구동 회로와의 접속을 위한 게이트 패드부(도시하지 않음)을 포함한다.

공통 전압선(131)은 게이트선(121)과 나란한 방향으로 뻗으며, 데이터선(171)이 형성되는 방향을 따라 뻗어 있는 줄기부(132)와 확장부(135)를 포함한다.

게이트 도전체(121, 124, 131, 132, 135)는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 게이트선(121)은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다중막 구조를 가질 수도 있다.

게이트 도전체(121, 124, 131, 132, 135) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 이루어지는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다층막 구조를 가질 수도 있다.

게이트 절연막(140) 위에는 비정질 규소 또는 다결정 규소 등으로 만들어진 반도체(154)가 형성되어 있다. 반도체(154)는 산화물 반도체를 포함할 수 있다.

반도체(154) 위에는 저항성 접촉 부재(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 인(phosphorus) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉 부재(163, 165)는 쌍을 이루어 반도체(154) 위에 배치될 수 있다. 반도체(154)가 산화물 반도체인 경우, 저항성 접촉 부재(163, 165)는 생략 가능하다.

저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 소스 전극(173)을 포함하는 데이터선(171)과 드레인 전극(175)을 포함하는 데이터 도전체가 형성되어 있다.

데이터선(171)은 다른 층 또는 외부 구동 회로와의 접속을 위한 데이터 패드부(도시하지 않음)을 포함한다.

데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다.

이 때, 데이터선(171)은 액정 표시 장치의 최대 투과율을 얻기 위해서 굽어진 형상을 갖는 굴곡부를 가질 수 있으며, 굴곡부는 화소 영역의 중간 영역에서 서로 만나 V자 형태를 이룰 수 있다.

데이터선(171)은 소스 전극(173)을 포함하고, 드레인 전극(175)은 반도체(154) 위에서 소스 전극(173)과 마주한다.

게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.

데이터선(171)과 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171)과 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.

데이터 도전체(171, 173, 175), 게이트 절연막(140), 그리고 반도체(154)의 노출된 부분 위에는 제1 보호막(180a)이 형성되어 있다. 제1 보호막(180a)은 무기 절연 물질을 포함한다.

제1 보호막(180a) 위에는 유기막(80)이 형성되어 있다. 유기막(80)은 색필터일 수 있다. 유기막(80)이 색필터인 경우, 유기막(80)은 기본색(primary color) 중 하나를 고유하게 표시할 수 있으며, 기본색의 예로는 적색, 녹색, 청색 등 삼원색 또는 황색(yellow), 청록색(cyan), 자홍색(magenta) 등을 들 수 있다. 도시하지는 않았지만, 색필터는 기본색 외에 기본색의 혼합색 또는 백색(white)을 표시하는 색필터를 더 포함할 수 있다.

유기막(80)의 표면은 대체로 평탄하며, 그 아래에 형성되어 있는 복수의 신호선 등에 따른 단차를 줄인다.

유기막(80) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 화소 전극(191)은 면형(planar shape), 즉 판 형태를 가지고 하나의 화소 영역에 배치된다.

화소 전극(191)은 제1 보호막(180a) 및 유기막(80)에 형성되어 있는 제1 접촉 구멍(185)을 통해 드레인 전극(175)과 연결되어, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.

화소 전극(191) 위에는 제2 보호막(180b)이 형성되어 있다. 제2 보호막(180b)은 무기 절연 물질 또는 유기 절연 물질을 포함한다.

제2 보호막(180b) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 제1 기판(110) 전면에 형성되어 있으며, 화소 영역에 형성되어 있는 복수의 제1 절개부(71)와 게이트선(121) 또는 공통 전압선(131) 등과 같은 게이트 도전체와 중첩하는 비개구 영역에 형성되어 있는 제2 절개부(72)를 가진다. 공통 전극(270)은 복수의 제1 절개부(71)에 의해서 정의되는 복수의 가지 전극(271)을 포함한다. 복수의 가지 전극(271)은 면형의 화소 전극(191)과 중첩한다.

도시하지는 않았지만, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 따르면, 공통 전극(270)에는 제1 접촉 구멍(185)과 중첩하는 영역에 형성되어 있는 절개부가 더 형성되어 있을 수 있다. 제1 접촉 구멍(185)과 중첩하는 영역에 형성되어 있는 절개부를 형성함으로써, 공통 전극(270)과 화소 전극(191)의 중첩 면적을 줄일 수 있고, 이에 따라 공통 전극(270)과 화소 전극(191) 사이의 축전 용량이 불필요하게 커지는 것을 방지하여, 화소 전극에 충전되는 전압의 신호 지연을 방지할 수 있다.

제2 보호막(180b)은 공통 전극(270)의 제2 절개부(72)와 같은 위치에 형성되어, 서로 동일한 평면 형태를 가지는 제3 절개부(81)를 가지고, 공통 전극(270)의 복수의 제1 절개부(71)와 동일한 평면 형태를 가지는 복수의 제4 절개부(82)를 가진다.

보다 구체적으로, 비개구 영역에 형성되어 있는 공통 전극(270)의 제2 절개부(72)의 가장자리는 제2 보호막(180b)의 제3 절개부(81)의 가장자리와 중첩하고, 화소 영역에 형성되어 있는 공통 전극(270)의 복수의 제1 절개부(71)의 가장자리는 제2 보호막(180b)의 복수의 제4 절개부(82)의 가장자리와 중첩한다.

공통 전극(270)은 게이트 절연막(140), 제1 보호막(180a), 유기막(80), 그리고 제2 보호막(180b)에 형성되어 있는 제2 접촉 구멍(186)을 통해 공통 전압선(131)의 확장부(135)에 연결되어 있다. 그러나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 따르면, 공통 전압선(131)은 표시 영역 외부에 형성될 수 있고, 공통 전극(270)은 표시 영역 외부로부터 공통 전압을 인가 받고, 표시 영역 내에는 공통 전압선(131)이 형성되지 않을 수도 있다.

도시하지는 않았지만, 공통 전극(270) 위에는 제1 배향막(alignment layer)이 도포되어 있고, 제1 배향막은 수평 배향막일 수 있으며, 일정한 방향으로 러빙되어 있다. 그러나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 따르면, 제1 배향막은 광반응 물질을 포함하여, 광배향될 수 있다.

그러면, 제2 표시판(200)에 대하여 설명한다.

투명한 유리 또는 플라스틱 등으로 만들어진 제2 절연 기판(210) 위에는 제1 스페이서(325a)와 제2 스페이서(325b)가 형성되어 있다.

제1 스페이서(325a)는 게이트 전극(124), 반도체(154), 소스 전극(173) 및 드레인 전극(175)을 포함하는 박막 트랜지스터와 중첩하는 위치에 형성되어 있고, 제2 스페이서(325b)는 공통 전극(270)의 제2 절개부(72) 및 제2 보호막(180b)의 제3 절개부(81)와 중첩하는 위치에 형성되어 있다.

도시하지는 않았지만, 제2 표시판(200)의 안쪽 표면에는 제2 배향막이 도포되어 있고, 제2 배향막은 수평 배향막일 수 있으며, 일정한 방향으로 러빙되어 있다. 그러나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 따르면, 제2 배향막은 광반응 물질을 포함하여, 광배향될 수 있다.

액정층(3)은 양의 유전율 이방성을 가지는 액정 물질을 포함한다. 액정층(3)의 액정 분자는 그 장축 방향이 표시판(100, 200)에 평행하게 배열되어 있다. 그러나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 따르면, 액정층(3)은 음의 유전율 이방성을 가질 수도 있다.

화소 전극(191)은 드레인 전극(175)으로부터 데이터 전압을 인가 받고, 공통 전극(270)은 표시 영역 외부에 배치되어 있는 기준 전압 인가부로부터 일정한 크기의 공통 전압을 인가 받는다.

전기장 생성 전극인 화소 전극(191)과 공통 전극(270)은 전기장을 생성함으로써 두 전극(191, 270) 위에 위치하는 액정층(3)의 액정 분자는 전기장의 방향과 평행한 방향으로 회전한다. 이와 같이 결정된 액정 분자의 회전 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다.

앞서 설명한 바와 같이, 제1 스페이서(325a)는 게이트 전극(124), 반도체(154), 소스 전극(173) 및 드레인 전극(175)을 포함하는 박막 트랜지스터와 중첩하는 위치에 형성되어 있고, 제2 스페이서(325b)는 공통 전극(270)의 제2 절개부(72) 및 제2 보호막(180b)의 제3 절개부(81)와 중첩하는 위치에 형성되어 있다. 그러나, 제1 스페이서(325a)는 박막 트랜지스터와 중첩하지 않는 다른 영역에 형성될 수도 있다.

도 2에 도시한 바와 같이, 공통 전극(270)의 제2 절개부(72)와 제2 보호막(180b)의 제3 절개부(81)가 형성된 영역의 높이는 다른 영역의 높이와 비교하여, 제1 높이(H1)의 높이 차이가 발생한다. 제1 높이(H1)는 제2 보호막(180b)의 두께와 공통 전극(270)의 두께를 합한 값을 가진다.

따라서, 제2 표시판(200)에 형성되어 있는 제1 스페이서(325a)와 제1 표시판(100)은 이격되지 않고, 제2 스페이서(325b)와 제1 표시판(100) 사이의 간격(W1)은 제1 높이(H1) 이상이 된다.

만일, 제1 스페이서(325a)의 제2 높이(Ha)와 제2 스페이서(325b)의 제3 높이(Hb)의 차이가 없는 경우, 메인 스페이서인 제1 스페이서(325a)는 제1 표시판(100)의 상부 표면과 접촉하지만, 서브 스페이서인 제2 스페이서(325b)와 제1 표시판(100)의 상부 표면은 제1 높이(H1)와 거의 같은 간격(W1)을 가지게 된다.

만일, 제1 스페이서(325a)의 제2 높이(Ha)와 제2 스페이서(325b)의 제3 높이(Hb)의 차이가 발생할 경우, 제2 스페이서(325b)와 제1 표시판(100) 사이의 간격(W1)은 제1 스페이서(325a)의 제2 높이(Ha)와 제2 스페이서(325b)의 제3 높이(Hb)의 차이만큼 넓어지는 바, 공통 전극(270)의 제2 절개부(72)와 제2 보호막(180b)의 제3 절개부(81)에 의한 제1 높이(H1)와 제1 스페이서(325a)의 제2 높이(Ha)와 제2 스페이서(325b)의 제3 높이(Hb)의 차이를 더한 값을 가질 수 있다.

이처럼, 본 발명의 실시예에 따른 액정 표시 장치에 따르면, 표면의 거의 평탄한 유기막(80)을 포함하고, 화소 전극(191)과 공통 전극(270)을 모두 제1 표시판(100) 위에 형성하면서도, 공통 전극(270)의 제2 절개부(72)와 제2 보호막(180b)의 제3 절개부(81)가 형성된 영역과 그 이외의 영역 사이의 단차를 형성함으로써, 서브 스페이서인 제2 스페이서(325b)와 대향하는 제1 표시판(100) 사이의 간격을 충분히 넓게 유지할 수 있다.

이처럼, 서브 스페이서인 제2 스페이서(325b)와 대향하는 제1 표시판(100) 사이의 간격을 충분히 넓게 유지함으로써, 메인 스페이서인 제1 스페이서(325a)의 높이와 서브 스페이서인 제2 스페이서(325b)의 높이 사이의 차이를 크게 형성하지 않으면서도, 메인 스페이서와 서브 스페이서의 압력 내성과 액정 적하 마진을 확보할 수 있다.

그러면, 도 4 내지 도 6을 참고하여, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 대하여 설명한다. 도 4는 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 5는 도 4의 액정 표시 장치를 V-V 선을 따라 잘라 도시한 단면도이고, 도 6은 도 4의 액정 표시 장치를 VI-VI 선을 따라 잘라 도시한 단면도이다.

도 4 내지 도 6을 참고하면, 본 실시예에 따른 액정 표시 장치는 도 1 내지 도 3을 참고로 설명한 실시예에 따른 액정 표시 장치와 유사하다. 동일한 구성 요소에 대한 구체적인 설명은 생략한다.

도 4 내지 도 6을 참고하면, 본 발명의 다른 한 실시예에 따른 액정 표시 장치는 서로 마주보는 제1 표시판(100) 및 제2 표시판(200)과 그 사이 주입되어 있는 액정층(3)을 포함한다.

먼저, 제1 표시판(100)에 대하여 설명한다.

투명한 유리 또는 플라스틱 등으로 이루어진 제1 절연 기판(110) 위에 게이트선(121) 및 공통 전압선(131)을 포함하는 게이트 도전체(121, 124, 131, 132, 135)가 형성되어 있다.

게이트 도전체(121, 124, 131, 132, 135) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 이루어지는 게이트 절연막(140)이 형성되어 있다.

반도체(154) 위에는 저항성 접촉 부재(163, 165)가 형성되어 있다. 반도체(154)가 산화물 반도체인 경우, 저항성 접촉 부재(163, 165)는 생략 가능하다.

제1 보호막(180a) 위에는 유기막(80)이 형성되어 있다. 유기막(80)의 표면은 대체로 평탄하며, 그 아래에 형성되어 있는 복수의 신호선 등에 따른 단차를 줄인다.

게이트 전극(124), 반도체(154), 소스 전극(173) 및 드레인 전극(175)을 포함하는 박막 트랜지스터와 중첩하는 위치에 제1 스페이서(325a)가 형성되어 있고, 공통 전극(270)의 제2 절개부(72) 및 제2 보호막(180b)의 제3 절개부(81)와 중첩하는 위치에 제2 스페이서(325b)가 형성되어 있다.

그러면, 제2 표시판(200)에 대하여 설명한다.

투명한 유리 또는 플라스틱 등으로 만들어진 제2 절연 기판(210) 위에는 제2 배향막(도시하지 않음)이 형성되어 있다. 제2 배향막은 수평 배향막일 수 있으며, 일정한 방향으로 러빙되어 있다. 그러나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 따르면, 제2 배향막은 광반응 물질을 포함하여, 광배향될 수 있다. 제2 절연 기판(210) 위에는 차광 부재(도시하지 않음)가 형성될 수도 있다.

도 5에 도시한 바와 같이, 공통 전극(270)의 제2 절개부(72)와 제2 보호막(180b)의 제3 절개부(81)가 형성된 영역의 높이는 다른 영역의 높이와 비교하여, 제1 높이(H1)의 높이 차이가 발생한다. 제1 높이(H1)는 제2 보호막(180b)의 두께와 공통 전극(270)의 두께를 합한 값을 가진다.

따라서, 제1 표시판(100)에 형성되어 있는 제1 스페이서(325a)와 제2 표시판(200)은 이격되지 않고, 제1 표시판(100)에 형성되어 있는 제2 스페이서(325b)와 제2 표시판(200) 사이의 간격(W1)은 제1 높이(H1) 이상이 된다.

만일, 제1 스페이서(325a)의 제2 높이(Ha)와 제2 스페이서(325b)의 제3 높이(Hb)의 차이가 없는 경우, 메인 스페이서인 제1 스페이서(325a)는 제2 표시판(200)의 표면과 접촉하지만, 서브 스페이서인 제2 스페이서(325b)와 제2 표시판(200)의 표면은 제1 높이(H1)와 거의 같은 간격(W1)을 가지게 된다.

만일, 제1 스페이서(325a)의 제2 높이(Ha)와 제2 스페이서(325b)의 제3 높이(Hb)의 차이가 발생할 경우, 제2 스페이서(325b)와 제2 표시판(200) 사이의 간격(W1)은 제1 스페이서(325a)의 제2 높이(Ha)와 제2 스페이서(325b)의 제3 높이(Hb)의 차이만큼 넓어지는 바, 공통 전극(270)의 제2 절개부(72)와 제2 보호막(180b)의 제3 절개부(81)에 의한 제1 높이(H1)와 제1 스페이서(325a)의 제2 높이(Ha)와 제2 스페이서(325b)의 제3 높이(Hb)의 차이를 더한 값을 가질 수 있다.

이처럼, 본 발명의 실시예에 따른 액정 표시 장치에 따르면, 표면의 거의 평탄한 유기막(80)을 포함하고, 화소 전극(191)과 공통 전극(270)을 모두 제1 표시판(100) 위에 형성하면서도, 공통 전극(270)의 제2 절개부(72)와 제2 보호막(180b)의 제3 절개부(81)가 형성된 영역과 그 이외의 영역 사이의 단차를 형성함으로써, 서브 스페이서인 제2 스페이서(325b)와 대향하는 표시판 사이의 간격을 충분히 넓게 유지할 수 있다.

이처럼, 서브 스페이서인 제2 스페이서(325b)와 대향하는 표시판 사이의 간격을 충분히 넓게 유지함으로써, 메인 스페이서인 제1 스페이서(325a)의 높이와 서브 스페이서인 제2 스페이서(325b)의 높이 사이의 차이를 크게 형성하지 않으면서도, 메인 스페이서와 서브 스페이서의 압력 내성과 액정 적하 마진을 확보할 수 있다.

앞서 도 1 내지 도 3을 참고로 설명한 실시예에 따른 액정 표시 장치의 모든 특징들은 본 실시예에 따른 액정 표시 장치에 모두 적용 가능하다.

그러면, 도 7 내지 도 10을 참고하여, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 대하여 설명한다. 도 7은 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 배치도이다. 도 8은 도 7의 액정 표시 장치를 VIII-VIII 선을 따라 잘라 도시한 단면도이다. 도 9는 도 7의 액정 표시 장치를 IX-IX 선을 따라 잘라 도시한 단면도이다. 도 10은 도 7의 액정 표시 장치의 일부를 도시한 평면도이다.

먼저, 도 7 내지 도 9를 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 서로 마주보는 제1 표시판(100) 및 제2 표시판(200)과 그 사이 주입되어 있는 액정층(3)을 포함한다.

먼저, 제1 표시판(100)에 대하여 설명한다.

투명한 유리 또는 플라스틱 등으로 이루어진 제1 절연 기판(110) 위에 제1 게이트선(121a), 제2 게이트선(121b)을 포함하는 복수의 게이트선(121a, 121b)이 형성되어 있다.

제1 게이트선(121a)과 제2 게이트선(121b)은 화소 행과 화소 행 사이에 짝을 이뤄 배치되어 있다.

제1 게이트선(121a)은 제1 게이트 전극(124a)을 포함하고, 제2 게이트선(121b)은 제2 게이트 전극(124b)을 포함한다.

복수의 게이트선(121a, 121b) 위에는 게이트 절연막(140)이 형성되어 있다.

게이트 절연막(140) 위에는 제1 반도체(154a) 및 제2 반도체(154b)가 형성되어 있다. 반도체(154a, 154b)는 산화물 반도체를 포함할 수 있다.

반도체(154a, 154b) 위에는 저항성 접촉 부재(163, 165)가 형성되어 있다. 반도체(154a, 154b)가 산화물 반도체를 포함하는 경우, 저항성 접촉 부재(163, 165)는 생략될 수 있다.

저항성 접촉 부재(163, 165) 위에는 복수의 데이터선(171)과 복수의 드레인 전극(175a, 175b), 그리고 공통 전압선(131)을 포함하는 데이터 도전체가 형성되어 있다.

데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121a, 121b)과 교차한다. 각 데이터선(171)은 두 개의 화소 열 마다 하나씩 배치되어 있다.

데이터선(171)은 액정 표시 장치의 최대 투과율을 얻기 위해서 굽어진 형상을 갖는 굴곡부를 가질 수 있으며, 굴곡부는 화소 영역의 중간 영역에서 서로 만나 V자 형태를 이룰 수 있다.

각 데이터선(171a, 171b)은 두 개의 화소 열 마다 하나씩 배치되어 있으며, 각 데이터선(171a, 171b)은 화소 열을 따라 데이터선(171a, 171b)의 좌측과 우측에 배치되어 있는 화소의 화소 전극(191)과 번갈아가며 연결되어 있다. 이처럼, 각 데이터선(171a, 171b)이 화소 열을 따라 두 개의 화소 열에 배치되어 있는 두 개의 화소 전극(191)에 연결되어, 데이터 전압을 인가함으로써, 데이터선(171a, 171b)의 수효는 반으로 줄 수 있다. 따라서, 액정 표시 장치의 비용을 줄일 수 있다.

제1 데이터선(171a)은 제1 게이트 전극(124a)을 향해 뻗은 제1 소스 전극(173a)을 포함하고, 제2 데이터선(171b)은 제2 게이트 전극(124b)을 향해 뻗은 제2 소스 전극(173b)을 포함한다.

제1 드레인 전극(175a)은 제1 게이트 전극(124a)을 중심으로 제1 소스 전극(173a)과 마주하는 끝 부분과 면적이 넓은 다른 끝 부분을 포함한다.

제2 드레인 전극(175b)은 제2 게이트 전극(124b)을 중심으로 제2 소스 전극(173b)과 마주하는 끝 부분과 면적이 넓은 다른 끝 부분을 포함한다.

공통 전압선(131)은 데이터선(171)과 나란하게 뻗으며, 두 개의 화소 열마다 하나씩 배치될 수 있다. 데이터선(171)과 공통 전압선(131)은 교대로 배치될 수 있다.

복수의 데이터선(171), 복수의 드레인 전극(175a, 175b), 그리고 복수의 공통 전압선(131) 위에는 제1 보호막(180a)이 형성되어 있다. 제1 보호막(180a)은 유기 절연 물질 또는 무기 절연 물질 등으로 이루어질 수 있다.

화소 전극(191)은 제1 보호막(180a) 및 유기막(80)에 형성되어 있는 제3 접촉 구멍(185a) 또는 제4 접촉 구멍(185b)을 통해 제1 드레인 전극(175a) 또는 제2 드레인 전극(175b)과 연결되어, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.

제2 보호막(180b) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 제1 기판(110) 전면에 형성되어 있으며, 화소 영역에 형성되어 있는 복수의 제1 절개부(71)와 제1 게이트선(121a)과 제2 게이트선(121b)의 게이트 도전체와 중첩하는 비개구 영역에 형성되어 있는 제5 절개부(72a) 및 제6 절개부(72b)를 가진다. 공통 전극(270)은 복수의 제1 절개부(71)에 의해서 정의되는 복수의 가지 전극(271)을 포함한다. 복수의 가지 전극(271)은 면형의 화소 전극(191)과 중첩한다.

도시하지는 않았지만, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 따르면, 공통 전극(270)에는 제3 접촉 구멍(185a) 또는 제4 접촉 구멍(185b)과 중첩하는 영역에 형성되어 있는 절개부가 더 형성되어 있을 수 있다. 제3 접촉 구멍(185a) 또는 제4 접촉 구멍(185b)과 중첩하는 영역에 형성되어 있는 절개부를 형성함으로써, 공통 전극(270)과 화소 전극(191)의 중첩 면적을 줄일 수 있고, 이에 따라 공통 전극(270)과 화소 전극(191) 사이의 축전 용량이 불필요하게 커지는 것을 방지하여, 화소 전극에 충전되는 전압의 신호 지연을 방지할 수 있다.

제2 보호막(180b)은 공통 전극(270)의 제5 절개부(72a) 및 제6 절개부(72b)와 같은 위치에 형성되어, 서로 동일한 평면 형태를 가지는 제7 절개부(81a) 및 제8 절개부(도시하지 않음)를 가지고, 공통 전극(270)의 복수의 제1 절개부(71)와 동일한 평면 형태를 가지는 복수의 제4 절개부(82)를 가진다.

보다 구체적으로, 비개구 영역에 형성되어 있는 공통 전극(270)의 제5 절개부(72a) 및 제6 절개부(72b)의 가장자리는 제2 보호막(180b)의 제7 절개부(81a) 및 제8 절개부(도시하지 않음)의 가장자리와 중첩하고, 화소 영역에 형성되어 있는 공통 전극(270)의 복수의 제1 절개부(71)의 가장자리는 제2 보호막(180b)의 복수의 제4 절개부(82)의 가장자리와 중첩한다.

그러면, 제2 표시판(200)에 대하여 설명한다.

제1 스페이서(325a)는 게이트 전극(124), 반도체(154), 소스 전극(173) 및 드레인 전극(175)을 포함하는 박막 트랜지스터와 중첩하는 위치에 형성되어 있고, 제2 스페이서(325b)는 공통 전극(270)의 제5 절개부(72a) 또는 제6 절개부(72b), 그리고 제2 보호막(180b)의 제7 절개부(81a) 또는 제8 절개부(도시하지 않음)와 중첩하는 위치에 형성되어 있다.

앞서 설명한 바와 같이, 제1 스페이서(325a)는 게이트 전극(124), 반도체(154), 소스 전극(173) 및 드레인 전극(175)을 포함하는 박막 트랜지스터와 중첩하는 위치에 형성되어 있고, 제2 스페이서(325b)는 공통 전극(270)의 제5 절개부(72a) 또는 제6 절개부(72b), 그리고 제2 보호막(180b)의 제7 절개부(81a) 또는 제8 절개부(도시하지 않음)와 중첩하는 위치에 형성되어 있다. 그러나, 제1 스페이서(325a)는 박막 트랜지스터와 중첩하지 않는 다른 영역에 형성될 수도 있다.

도 8에 도시한 바와 같이, 공통 전극(270)의 제5 절개부(72a) 또는 제6 절개부(72b), 그리고 제2 보호막(180b)의 제7 절개부(81a) 또는 제8 절개부(도시하지 않음)가 형성되어 있는 영역의 높이는 다른 영역의 높이와 비교하여, 제1 높이(H1)의 높이 차이가 발생한다. 제1 높이(H1)는 제2 보호막(180b)의 두께와 공통 전극(270)의 두께를 합한 값을 가진다.

만일, 제1 스페이서(325a)의 제2 높이(Ha)와 제2 스페이서(325b)의 제3 높이(Hb)의 차이가 발생할 경우, 제2 스페이서(325b)와 제1 표시판(100) 사이의 간격(W1)은 제1 스페이서(325a)의 제2 높이(Ha)와 제2 스페이서(325b)의 제3 높이(Hb)의 차이만큼 넓어지는 바, 공통 전극(270)의 제5 절개부(72a) 또는 제6 절개부(72b), 그리고 제2 보호막(180b)의 제7 절개부(81a) 또는 제8 절개부(도시하지 않음)에 의한 제1 높이(H1)와 제1 스페이서(325a)의 제2 높이(Ha)와 제2 스페이서(325b)의 제3 높이(Hb)의 차이를 더한 값을 가질 수 있다.

이처럼, 본 발명의 실시예에 따른 액정 표시 장치에 따르면, 표면의 거의 평탄한 유기막(80)을 포함하고, 화소 전극(191)과 공통 전극(270)을 모두 제1 표시판(100) 위에 형성하면서도, 공통 전극(270)의 제5 절개부(72a) 또는 제6 절개부(72b), 그리고 제2 보호막(180b)의 제7 절개부(81a) 또는 제8 절개부(도시하지 않음)가 형성된 영역과 그 이외의 영역 사이의 단차를 형성함으로써, 서브 스페이서인 제2 스페이서(325b)와 대향하는 제1 표시판(100) 사이의 간격을 충분히 넓게 유지할 수 있다.

그러면, 도 10을 참고하여, 공통 전극(270)에 형성되어 있는 절개부에 대하여 보다 구체적으로 설명한다.

도 10은 동일한 화소 행에 위치하는 두 개의 화소 영역의 공통 전극(270)을 도시한 평면도이다.

도 10을 참고하면, 인접한 두 개의 화소 중 제1 화소(PX1)에 형성되어 있는 공통 전극(270)의 제5 절개부(72a)와 공통 전극(270)의 제1 절개부(71) 사이의 최단 간격인 제1 간격(D1)은 인접한 두 개의 화소 중 제2 화소(PX2)에 형성되어 있는 공통 전극(270)의 제6 절개부(72b)와 공통 전극(270)의 제1 절개부(71) 사이의 최단 간격인 제2 간격(D2)은 서로 다르다.

도시하지는 않았지만, 제1 화소(PX1)와 왼쪽으로 인접한 제3 화소의 경우, 제2 화소(PX2)와 유사하게 공통 전극(270)은 제1 절개부(71)와 제6 절개부(72b)를 가질 수 있고, 제3 화소의 공통 전극(270)의 제6 절개부(72b)와 제1 절개부(71)의 최단 간격은 제2 간격(D2)과 같을 수 있다. 이와 유사하게, 도시하지는 않았지만, 제2 화소(PX2)와 오른쪽으로 인접한 제4 화소의 경우, 제1 화소(PX1)와 유사하게 공통 전극(270)은 제1 절개부(71)와 제5 절개부(72a)를 가질 수 있고, 제4 화소의 공통 전극(270)의 제5 절개부(72a)와 제1 절개부(71)의 최단 간격은 제1 간격(D1)과 같을 수 있다.

이처럼, 본 실시예에 따른 액정 표시 장치에 따르면, 인접한 두 화소 영역에서 제2 스페이서(325b)와 중첩하는 공통 전극(270)의 제5 절개부(72a)와 제6 절개부(72b)는 공통 전극(270)의 제1 절개부(71)와 서로 다른 간격을 이루도록 형성될 수 있다. 즉, 인접한 두 화소 영역에서 제2 스페이서(325b)와 중첩하는 공통 전극(270)의 제5 절개부(72a)와 제6 절개부(72b)는 공통 전극(270)의 제1 절개부(71)를 기준으로 상대적으로 서로 다른 위치에 형성될 수 있다.

본 실시예에 따른 액정 표시 장치에 따르면, 제1 스페이서(325a) 및 제2 스페이서(325b)는 제2 표시판(200) 위에 형성되는 것으로 설명하였지만, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 따르면, 제1 스페이서(325a) 및 제2 스페이서(325b)는 제1 표시판(100) 위에 형성될 수도 있다.

그러면, 도 11 내지 도 18을 참고하여, 본 발명의 한 실시예에 따른 액정 표시 장치의 제조 방법에 대하여 설명한다. 도 11은 본 발명의 한 실시예에 따른 액정 표시 장치의 제조 단계 중 일부를 도시한 배치도이고, 도 12는 도 11의 액정 표시 장치를 XII-XII 선을 따라 잘라 도시한 단면도이고, 도 13은 도 10의 액정 표시 장치를 XIII-XIII 선을 따라 잘라 도시한 단면도이다. 도 14는 본 발명의 한 실시예에 따른 액정 표시 장치의 제조 단계 중 일부를 도시한 배치도이고, 도 15는 도 14의 액정 표시 장치를 XV-XV 선을 따라 잘라 도시한 단면도이고, 도 16은 도 14의 액정 표시 장치를 XVI-XVI 선을 따라 잘라 도시한 단면도이다. 도 17은 본 발명의 한 실시예에 따른 액정 표시 장치의 제조 단계 중 일부를 도시한 단면도로서, 도 14의 XV-XV 선을 따라 잘라 도시한 단면도이고, 도 18은 본 발명의 한 실시예에 따른 액정 표시 장치의 제조 단계 중 일부를 도시한 단면도로서, 도 14의 XVI-XVI 선을 따라 잘라 도시한 단면도이다.

먼저, 도 11 내지 도 13을 참고하면, 제1 절연 기판(110) 위에, 게이트선(121) 및 공통 전압선(131)을 포함하는 게이트 도전체(121, 124, 131, 132, 135)를 형성하고, 게이트 도전체(121, 124, 131, 132, 135) 위에 게이트 절연막(140)을 적층하고, 반도체(154), 저항성 접촉 부재(163, 165), 그리고 소스 전극(173)을 포함하는 데이터선(171)과 드레인 전극(175)을 포함하는 데이터 도전체(171, 173, 175)를 형성한다.

데이터 도전체(171, 173, 175), 게이트 절연막(140), 그리고 반도체(154)의 노출된 부분 위에 제1 보호막(180a)을 형성한다.

제1 보호막(180a) 위에 유기막(80)을 형성하고, 제1 보호막(180a) 및 유기막(80)에 형성되어 있는 제1 접촉 구멍(185)을 통해 드레인 전극(175)과 연결되어 있는 화소 전극(191)을 형성한다.

화소 전극(191) 위에 제2 보호막(180b)을 적층한다.

다음으로 도 14 내지 도 16에 도시한 바와 같이, 제2 보호막(180b) 위에 투명한 도전체를 적층하고, 그 위에 감광막을 적층한 뒤 노광 및 현상하여, 감광막 패턴(40)을 형성하고, 감광막 패턴(40)을 식각 마스크로 하여, 투명한 도전체를 식각하여, 화소 영역에 형성되어 있는 복수의 제1 절개부(71)와 게이트선(121) 또는 공통 전압선(131) 등과 같은 게이트 도전체와 중첩하는 비개구 영역에 형성되어 있는 제2 절개부(72)를 가지는 공통 전극(270)을 형성한다. 공통 전극(270)은 복수의 제1 절개부(71)에 의해서 정의되는 복수의 가지 전극(271)을 포함하고, 복수의 가지 전극(271)은 면형의 화소 전극(191)과 중첩하도록 형성된다.

다음으로, 감광막 패턴(40)을 마스크로 하여, 제2 보호막(180b)을 식각하여 도 17 및 도 18에 도시한 바와 같이, 제2 보호막(180b)에 공통 전극(270)의 제2 절개부(72)와 같은 위치에 형성되어, 서로 동일한 평면 형태를 가지는 제3 절개부(81)와 공통 전극(270)의 복수의 제1 절개부(71)와 동일한 평면 형태를 가지는 복수의 제4 절개부(82)를 형성하고, 감광막 패턴(40)을 제거한다.

이처럼, 하나의 감광막 패턴(40)을 이용하여, 공통 전극(270)의 복수의 제1 절개부(71) 및 제2 절개부(72), 그리고 제2 보호막(180b)의 제3 절개부(81)와 제4 절개부(82)를 형성함으로써, 제조 공정을 복잡하게 하지 않고, 공통 전극(270)의 제2 절개부(72)와 제2 보호막(180b)의 제3 절개부(81)가 형성된 영역의 높이를 다른 영역의 높이와 비교하여, 제1 높이(H1)만큼 낮게 형성할 수 있다.

다음으로, 도 1 및 도 2 또는 도 4 및 도 5에 도시한 바와 같이, 제1 표시판(100) 또는 제2 표시판(200) 위에 제1 스페이서(325a)와 제2 스페이서(325b)를 형성한다.

제1 스페이서(325a)는 게이트 전극(124), 반도체(154), 소스 전극(173) 및 드레인 전극(175)을 포함하는 박막 트랜지스터와 중첩하는 위치에 형성되고, 제2 스페이서(325b)는 공통 전극(270)의 제2 절개부(72)와 제2 보호막(180b)의 제3 절개부(81)가 형성되어 있는 위치에 형성된다.

따라서, 제1 스페이서(325a)와 대향 표시판은 이격되지 않고, 제2 스페이서(325b)와 대향 표시판 사이의 간격(W1)은 제1 높이(H1) 이상이 된다.

그 후, 제1 표시판(100)과 제2 표시판(200) 중 어느 하나 위에 실런트를 도포하고, 액정층(3)을 적하한 후, 제1 표시판(100)과 제2 표시판(200)를 서로 마주보도록 정렬한 후 실런트로 접착하여, 액정 표시 장치를 완성한다.

본 발명의 실시예에 따른 액정 표시 장치의 제조 방법에 따르면, 하나의 감광막 패턴(40)을 이용하여, 공통 전극(270)과 제2 보호막(180b)을 식각하기 때문에, 공통 전극(270)의 제2 절개부(72)와 제2 보호막(180b)의 제3 절개부(81)는 서로 같은 위치에 형성되어, 서로 동일한 평면 형태를 가지고, 공통 전극(270)의 복수의 제1 절개부(71)와 제2 보호막(180b)의 복수의 제4 절개부(82)는 서로 같은 위치에 형성되어, 서로 동일한 평면 형태를 가질 수 있다. 즉, 비개구 영역에 형성되어 있는 공통 전극(270)의 제2 절개부(72)의 가장자리는 제2 보호막(180b)의 제3 절개부(81)의 가장자리와 중첩하고, 화소 영역에 형성되어 있는 공통 전극(270)의 복수의 제1 절개부(71)의 가장자리는 제2 보호막(180b)의 복수의 제4 절개부(82)의 가장자리와 중첩한다.

하나의 감광막 패턴(40)을 이용하여, 공통 전극(270)의 복수의 제1 절개부(71) 및 제2 절개부(72), 그리고 제2 보호막(180b)의 제3 절개부(81)와 제4 절개부(82)를 형성함으로써, 제조 공정을 복잡하게 하지 않고, 공통 전극(270)의 제2 절개부(72)와 제2 보호막(180b)의 제3 절개부(81)가 형성된 영역의 높이를 다른 영역의 높이와 비교하여, 제1 높이(H1)만큼 낮게 형성할 수 있다.

이처럼, 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 따르면, 표면의 거의 평탄한 유기막(80)을 포함하고, 화소 전극(191)과 공통 전극(270)을 하나의 표시판 위에 형성하면서도, 공통 전극(270)의 제2 절개부(72)와 제2 보호막(180b)의 제3 절개부(81)가 형성된 영역과 그 이외의 영역 사이의 단차를 형성함으로써, 서브 스페이서인 제2 스페이서(325b)와 대향하는 표시판 사이의 간격을 충분히 넓게 유지할 수 있다. 서브 스페이서인 제2 스페이서(325b)와 대향하는 표시판 사이의 간격을 충분히 넓게 유지함으로써, 메인 스페이서인 제1 스페이서(325a)의 높이와 서브 스페이서인 제2 스페이서(325b)의 높이 사이의 차이를 크게 형성하지 않으면서도, 메인 스페이서와 서브 스페이서의 압력 내성과 액정 적하 마진을 확보할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

3: 액정층 100, 200: 표시판
110, 210: 기판 121, 121a, 121b: 게이트선
124, 124a, 124b: 게이트 전극 131: 공통 전압선
140: 게이트 절연막 154, 154a, 154b: 반도체
163, 165: 저항성 접촉 부재 171, 171a, 171b: 데이터선
175a, 175b: 드레인 전극 180a, 180b: 보호막
191: 화소 전극 270: 공통 전극
325a, 325b: 스페이서 71, 72, 72a, 72b: 절개부

Claims

제1 기판,
상기 제1 기판 위에 위치하는 복수의 게이트선,
상기 게이트선 위에 위치하는 게이트 절연막,
상기 게이트 절연막 위에 위치하는 드레인 전극,
상기 드레인 전극 위에 위치하는 제1 절연막,
상기 제1 절연막 위에 위치하는 유기막,
상기 유기막 위에 위치하고, 상기 유기막의 접촉 구멍을 통해 상기 드레인 전극과 연결되어 있는 제1 전극,
상기 제1 전극 위에 위치하는 제2 절연막,
상기 제2 절연막 위에 위치하는 제2 전극,
상기 제1 기판과 마주하는 제2 기판, 그리고
상기 제1 기판과 상기 제2 기판 사이에 위치하는 제1 스페이서 및 제2 스페이서를 포함하고,
상기 제2 전극과 상기 제2 절연막은 상기 복수의 신호선 중 일부분과 중첩하는 제1 절개부와 제2 절개부를 가지고,
상기 제2 스페이서는 상기 제1 절개부 및 상기 제2 절개부와 중첩하는 액정 표시 장치.
제1항에서,
상기 제1 절개부의 가장자리는 상기 제2 절개부의 가장자리와 중첩하는 액정 표시 장치.
제2항에서,
상기 제2 전극은 상기 제1 전극과 중첩하는 복수의 제3 절개부를 가지고,
상기 제2 전극은 상기 복수의 제3 절개부에 의해 정의되는 복수의 가지 전극을 포함하는 액정 표시 장치.
제3항에서,
상기 제2 절연막은 상기 복수의 제3 절개부와 같은 위치에 형성되어 있는 복수의 제4 절개부를 더 가지고,
상기 복수의 제3 절개부의 가장자리는 상기 복수의 제4 절개부의 가장자리와 중첩하는 액정 표시 장치.
제4항에서,
상기 제1 스페이서는 상기 제1 기판과 상기 제2 기판과 접촉하고,
상기 제2 스페이서는 상기 제1 기판과 상기 제2 기판 중 어느 하나와 제1 간격만큼 이격되어 있는 액정 표시 장치.
제5항에서,
상기 제1 간격은 상기 제2 전극의 두께와 상기 제2 절연막의 두께보다 큰 액정 표시 장치.
제6항에서,
상기 제1 스페이서와 상기 제2 스페이서의 높이는 서로 다른 액정 표시 장치.
제6항에서,
상기 제2 전극은 서로 인접한 제1 화소 영역과 제2 화소 영역에 형성되어 있고,
상기 제2 전극은 상기 제2 스페이서와 중첩하는 제5 절개부를 더 포함하고,
상기 제2 전극의 상기 제1 절개부는 상기 제1 화소 영역에 위치하고,
상기 제2 전극의 상기 제5 절개부는 상기 제2 화소 영역에 위치하고,
상기 제1 화소 영역에 형성되어 있는 상기 제2 전극의 상기 제3 절개부와 상기 제1 절개부 사이의 간격은 상기 제2 화소 영역에 형성되어 있는 상기 제2 전극의 상기 제3 절개부와 상기 제5 절개부 사이의 간격과 서로 다른 액정 표시 장치.
제3항에서,
상기 제2 전극은 서로 인접한 제1 화소 영역과 제2 화소 영역에 형성되어 있고,
상기 제2 전극은 상기 제2 스페이서와 중첩하는 제5 절개부를 더 포함하고,
상기 제2 전극의 상기 제1 절개부는 상기 제1 화소 영역에 위치하고,
상기 제2 전극의 상기 제5 절개부는 상기 제2 화소 영역에 위치하고,
상기 제1 화소 영역에 형성되어 있는 상기 제2 전극의 상기 제3 절개부와 상기 제1 절개부 사이의 간격은 상기 제2 화소 영역에 형성되어 있는 상기 제2 전극의 상기 제3 절개부와 상기 제5 절개부 사이의 간격과 서로 다른 액정 표시 장치.
제1항에서,
상기 제1 스페이서는 상기 제1 기판과 상기 제2 기판과 접촉하고,
상기 제2 스페이서는 상기 제1 기판과 상기 제2 기판 중 어느 하나와 제1 간격만큼 이격되어 있는 액정 표시 장치.
제10항에서,
상기 제1 간격은 상기 제2 전극의 두께와 상기 제2 절연막의 두께보다 큰 액정 표시 장치.
제11항에서,
상기 제1 스페이서와 상기 제2 스페이서의 높이는 서로 다른 액정 표시 장치.
제1항에서,
상기 제2 전극은 상기 제1 전극과 중첩하는 복수의 제3 절개부를 가지고,
상기 제2 전극은 상기 복수의 제3 절개부에 의해 정의되는 복수의 가지 전극을 포함하는 액정 표시 장치.
제13항에서,
상기 제2 절연막은 상기 복수의 제3 절개부와 같은 위치에 형성되어 있는 복수의 제4 절개부를 더 가지고,
상기 복수의 제3 절개부의 가장자리는 상기 복수의 제4 절개부의 가장자리와 중첩하는 액정 표시 장치.
제1 기판 위에 복수의 게이트선을 형성하는 단계,
상기 게이트선 위에 위치하는 게이트 절연막을 형성하는 단계,
상기 게이트 절연막 위에 위치하는 드레인 전극을 형성하는 단계,
상기 드레인 전극 위에 제1 절연막을 형성하는 단계,
상기 제1 절연막 위에 유기막을 형성하는 단계,
상기 드레인 전극과 상기 유기막의 접촉 구멍을 통해 연결되도록, 상기 유기막 위에 제1 전극을 형성하는 단계,
상기 제1 전극 위에 제2 절연막을 형성하는 단계,
상기 제2 절연막 위에 상기 복수의 신호선 중 일부분과 중첩하는 제1 절개부를 가지는 제2 전극을 형성하는 단계,
상기 제2 절연막에 상기 복수의 신호선 중 일부분과 중첩하는 제2 절개부를 형성하는 단계, 그리고
상기 제1 기판과 제2 기판 사이에 위치하는 제1 스페이서 및 제2 스페이서를 형성하는 단계를 포함하고,
상기 제2 스페이서는 상기 제1 절개부 및 상기 제2 절개부와 중첩하는 위치에 형성하는 액정 표시 장치의 제조 방법.
제15항에서,
상기 제2 절연막 위에 상기 복수의 신호선 중 일부분과 중첩하는 제1 절개부를 가지는 제2 전극을 형성하는 단계 및 상기 제2 절연막에 상기 복수의 신호선 중 일부분과 중첩하는 제2 절개부를 형성하는 단계는 하나의 감광막 패턴을 이용하여 동시에 이루어지는 액정 표시 장치의 제조 방법.
제16항에서,
상기 제2 전극을 형성하는 단계는 상기 제2 전극에 상기 제1 전극과 중첩하는 복수의 제3 절개부를 형성하는 단계를 더 포함하고,
상기 제2 전극은 상기 복수의 제3 절개부에 의해 정의되는 복수의 가지 전극을 포함하도록 형성되는 액정 표시 장치의 제조 방법.
제17항에서,
상기 제2 절연막에 상기 복수의 신호선 중 일부분과 중첩하는 제2 절개부를 형성하는 단계는 상기 제2 절연막에 상기 복수의 제3 절개부와 같은 위치에 형성되어 있는 복수의 제4 절개부를 형성하는 단계를 더 포함하고,
상기 복수의 제3 절개부를 형성하는 단계와 상기 복수의 제4 절개부를 형성하는 단계는 상기 하나의 감광막 패턴을 이용하여 동시에 이루어지는 액정 표시 장치의 제조 방법.
제18항에서,
상기 제1 스페이서는 상기 제1 기판과 상기 제2 기판과 접촉하도록 형성하고,
상기 제2 스페이서는 상기 제1 기판과 상기 제2 기판 중 어느 하나와 제1 간격만큼 이격되도록 형성되는 액정 표시 장치의 제조 방법.
제19항에서,
상기 제1 간격은 상기 제2 전극의 두께와 상기 제2 절연막의 두께보다 크도록 형성되는 액정 표시 장치의 제조 방법.
제20항에서,
제1 스페이서 및 제2 스페이서를 형성하는 단계에서 상기 제1 스페이서와 상기 제2 스페이서의 높이는 서로 다르도록 형성되는 액정 표시 장치의 제조 방법.
제15항에서,
상기 제1 스페이서는 상기 제1 기판과 상기 제2 기판과 접촉하도록 형성하고,
상기 제2 스페이서는 상기 제1 기판과 상기 제2 기판 중 어느 하나와 제1 간격만큼 이격되도록 형성되는 액정 표시 장치의 제조 방법.
제22항에서,
상기 제1 간격은 상기 제2 전극의 두께와 상기 제2 절연막의 두께보다 크도록 형성되는 액정 표시 장치의 제조 방법.
제23항에서,
제1 스페이서 및 제2 스페이서를 형성하는 단계에서 상기 제1 스페이서와 상기 제2 스페이서의 높이는 서로 다르도록 형성되는 액정 표시 장치의 제조 방법.
제15항에서,
상기 제2 전극을 형성하는 단계는 상기 제2 전극에 상기 제1 전극과 중첩하는 복수의 제3 절개부를 형성하는 단계를 더 포함하고,
상기 제2 전극은 상기 복수의 제3 절개부에 의해 정의되는 복수의 가지 전극을 포함하도록 형성되는 액정 표시 장치의 제조 방법.
제25항에서,
상기 제2 절연막에 상기 복수의 신호선 중 일부분과 중첩하는 제2 절개부를 형성하는 단계는 상기 제2 절연막에 상기 복수의 제3 절개부와 같은 위치에 형성되어 있는 복수의 제4 절개부를 형성하는 단계를 더 포함하고,
상기 복수의 제3 절개부를 형성하는 단계와 상기 복수의 제4 절개부를 형성하는 단계는 하나의 감광막 패턴을 이용하여 동시에 이루어지는 액정 표시 장치의 제조 방법.